KR930001292B1 - 푸시-풀 증폭기 - Google Patents

Abstract

내용 없음.

Description

푸시-풀 증폭기

제1도는 본 발명의 실시예를 구성하는 푸시-풀 증폭기.

제2도는 보다 상세한 제1도의 회로장치.

* 도면의 주요부분에 대한 부호의 설명

2 : 정전원 공급단자 3 : 부전원 공급단자

10 : 전치증폭기 20 : 출력증폭단

본 발명은 푸시-풀 증폭기에 관한것으로서, 제1 및 제2출력을 가진 전치증폭단을 구비하며, 도전성이 반대인 제1 및 제2트랜지스터를 구비하는 출력증폭단을 구비하며, 상기 트랜지스터의 콜렉터-에미터 통로는 2개의 전원공급단자 사이에서 직렬로 연결되어 있으며, 콜렉터는 출력단자에 결합되어 있고, 제1트랜지스터의 베이스는 제1출력에 의해 구동되고, 제2트랜지스터의 베이스는 전치증폭단의 제2출력에 의해 구동되며, 제1 및 제2트랜지스터의 베이스-에미터 전압의 합이 일정하게 유지되도록 하는 수단을 구비하며, 상기 수단은 제1트랜지스터의 베이스-에미터 전압을 전류로 변환하기 위해, 제3트랜지스터를 구비한 전압-전류변환기를 구비하며, 전압-전류변환기에서 나온 전류를 상기 베이스-에미터 전압과 같은 전압으로 변환하기 위해, 제3트랜지스터와 같은 제4트랜지스터를 구비한 전류-전압변환기를 구비하고, 제4트랜지스터의 베이스는 제2트랜지스터의 베이스에 연결되어 있다.

상기와 같은 푸시-풀 증폭기는 본 출원과 동시에 출원하는 특허출원서에서 기술된 바와 같이 오디오 증폭기 회로에서 사용될 수 있다.

상기와 같은 증폭기는 미합중국 특허 제4,366,448호에 공지되어 있으며, 상기 특허에서, 작은 정지전류는 도전형태가 반대인 출력 트랜지스터를 통해 공급되어 증폭기는 AB급 증폭기로 작동된다. 그래서 출력 트랜지스터를 부적적으로 도전시켜서 교차왜곡을 감소시킨다. 만족한 교차작용을 위해, 출력 트랜지스터의 베이스-에미터 전압의 합은 작동중 일정하게 유지되어야 한다. 상기 트랜지스터의 작동으로 인해서, 제1출력 트랜지스터의 베이스-애미터 전압변화는 제2출력 트랜지스터의 베이스-에미터 전압변화가 같은 크기로 일어나지만 반대로 생긴다.

종래의 회로장치에서, 제3트랜지스터는 제1출력 트랜지스터의 베이스-에미터전압을 전류로 변환시키며, 상기 전류는 베이스가 제2출력 트랜지스터의 베이스에 연결된 제4트랜지스터에 의해, 상기 베이스-에미터 전압과 같은 크기의 전압으로 재변환된다. 제3트렌지스터의 에미터와 롤렉터 사이의 전압은 제1 및 제2출력 트랜지스터의 베이스 에미터 전압과 합과 같다. 상기 전압은 에미터 회로에서 다이오드로 연결된 트랜지스터가 장치되어 있어 트랜지스터의 베이스 회로에 인가된다. 상기 트랜지스터의 콜렉터 전류는 전치증폭기를 구성하는 차동증폭기의 공통에미터선에 장치되어 있는 전류원으로부터 유도된다. 결과적인 부궤환은 출력 트랜지스터에서 특정한 정지 전류를 발생한다.

그러나, 상기 공지된 회로장치는 전치증폭기에 대한 궤환때문에 비교적 큰 제어루프가 생기며, 상기 루프는 안정도문제를 일으키기 쉬운 결점이 있다. 그래서 본 발명의 목적은 안정한 AB급 셋팅을 가진 푸시-풀 증폭기를 제공하여 정확하게 한정된 정지전류를 출력 트랜지스터에서 흐르게 하는 것이다. 본 발명에 있어서, 서두에 규정된 형태의 푸시-풀 증폭기는 차동증폭기 쌍으로 배치되어 있으며, 공통 에미터선에 배치된 제1전류원을 가진 제5 및 제6트랜지스터를 구비하며, 제5트랜지스터의 베이스는 전류-전압 변환기의 입력에 결합되어 있고. 제6트랜지스터의 베이스는 일정한 전류에 의해 2개의 다이오드를 통해 발생된 전압과 같은 기준전압상태에 있고. 제5 및 제6트랜지스터의 콜렉터는 거의 동일한 2개의 전류원중 하나에 의해 효과적으로 부하가 걸려지며, 상기 전류원에서 전류의 합은 제1전류원에서 나오는 전류와 거의 같을 때, 제5 및 제6트랜지스터의 콜렉터는 또한 제1 및 제2트랜지스터의 베이스에 각각 결합되어 있는 것을 특징으로 한다.

본 발명에 따라서. 제1 및 제2출력 트랜지스터의 베이스-에미터 전압의 합 즉, 전류-전압 변환기의 입력상에서 나타나는 전압의 합은 차동증폭기에 의하여 기준전압과 같게 만들어지며, 상기 기준전압은 특정된 일정전류가 흐르는 2개의 다이오드를 통해 나타난 전압과 같다. 베이스-에미터 전압의 합은 기준전압의 합과 같기 때문에, 출력 트랜지스터를 통한 정지전류의 값은 또한 정확하게 한정된다. 차동증폭기는 출력 증폭기의 바로 앞에 있는 단계이기 때문에, 제어루프는 아주 작게되고, 따라서 안정도에 대한 문제는 피할 수 있다.

본 발명의 실시예에서, 제3 및 제4트랜지스터의 에미터 영역은 제1트랜지스터의 에미터 영역보다 작은 것을 특징으로 한다. 상기 실시예는 또한 저항기 제3 및 제4트랜지스터의 에미터 라인에 장치되어 있는 것을 특징으로 한다. 상기 각 단계는 제1출력 트랜지스터를 통해 흐르는 전류의 아주 작은 비율이 제3 및 제4트랜지스터를 통해 흐르게 하며, 따라서, 상기 트랜지스터에서 전류소모는 상당히 낮게 되는 것을 특징으로 한다.

상기 실시예 또는 다른 실시예에서 2개의 다이오드는 도전극성이 반대인 다이오드로 연결된 트랜지스터인 것을 특징으로 한다. 상기와 같이. 기준전압은 제1 및 제2트랜지스터의 베이스-에미터 전압의 합과 같은 변화, 예를 들어 온도변화와 같은 것이 영향을 받도록 되어 있다. 따라서 상기 변화는 정지전류 셋팅에 영향을 미치지 않는다.

상기 실시예 또는 다른 실시예에서는 저항이 제5 및 제6트랜지스터의 에미터라인에 장치되어 있는 것을 특징으로 한다. 상기 방안은 이득을 감소시키며, 안정도 제어를 위해 양호한 것이다.

본 발명은 첨부된 도면을 참고로 예를 들어 상세히 설명하기로 한다.

제1도는 본 발명의 실시예를 구성하는 푸시-풀 증폭기를 도시한다. 상기 대략적으로 도시된 전치증폭단(10)을 구비하여 정전원 공급단자(2)와 부전원 공급단자(3)에 연결된 공급단자(11, 12)를 갖는다.

상기 증폭단(10)은 종래의 증폭기 형태일 수도 있으며, 또는 본원과 동시에 출원하는 출원서에 기술된 것과 같이 구성될 수도 있다. 증폭단(10)은 출력증폭단(20)의 입력(13,14)에 연결된 2개의 출력을 갖는다.

상기 증폭단(20)은 PNP 출력 트랜지스터(T₁)와 NPN출력 트랜지스터(T₂)를 구비하며, 상기 트랜지스터의 콜렉터-애미터 통로는 정,부전원 공급단자(2,3) 사이에서 직렬로 장치되어 있다. 트랜지스터(T₁, T₂)의 콜렉터는 증폭기 장치의 출력에 연결되며, 상기 출력에는 부하가 연결될 수 있다. 트랜지스터(T₁)의 베이스에는 출력증폭단 (20)의 일력(13)이 연결되며, 트랜지스터(T₂)의 베이스에는 입력(14)이 연결된다. 저항(R₁)과 트랜지스터(T₃)의 베이스 에미터 접합은 트랜지스터(T₁)의 베이스-에미터 접합에 병렬로 연결되고, 상기 트랜지스터(T₃)의 콜렉터는 저항(R₂)의 한쪽단자에 연결되며, 저항(R₂)의 다른쪽 단자는 트랜지스터(T₄)의 에미터에 연결되고, 상기 트랜지스터(T₄)의 베이스는 트랜지스터(T₂)의 베이스에 연결되며, 상기 트랜지스터(T₄)의 콜렉터는 전원공급단자(3)에 연결된다. 저항(R₂)과 트랜지스터(T₄)는 저항(R₁) 및 트랜지스터(T₃)와 동일하다.

출력단은 트랜지스터(T₅, T₆)로 구비된 차동증폭기를 구비하며, 상기 트랜지스터의 에미터 라인에는 저항(R₃)이 배치된다. 공통 에미터단자는 전류원(I₁=2I)에 의해 부전원 공급단자(3)에 연결된다 트랜지스터(T₅)의 콜렉터 전류원(I₂=I)을 통해 정전원 공급단자에 연결되며, 트랜지스터(T₂)의 베이스에 연결된다. 유사하게, 트랜지스터 (T₆)의 콜렉터는 전류원(I₃,=l)을 통해 전원 공급단자(2)에 연결되며, 트랜지스터 (T₁)의 베이스에 연결된다. 트랜지스터(T₅)의 베이스는 저항(R₂)의 한쪽단자(5)에 연결되며, 트랜지스터(T₆)의 베이스는 다이오드로 연결된 PNP트랜지스터(T₇)와 다이오드로 연결된 NPN트랜지스터(T₈)의 베이스-에미터 전압의 합과 같은 기준전압상태에 있다. 전류원(I₄)의 전류, 예를 들어 I₄=1/3인 전류는 트랜지스터(T₇, T₈)를 통해 흐른다.

회로장치는 다음과 같이 작동한다. 입력(13, 14)은 구동신호를 수신하지 않고, 그리고 지점(6)에서의 전압은 지점(5)에서의 전압보다 높다고 가정한다. 트랜지스터 (T₆)의 콜렉터 전류는 I보다 크고, 트랜지스터(T₅)의 콜렉터 전류는 I보다 적다.

상기의 결과, 트랜지스터(T₁)의 베이스전류와 트랜지스터(T₂)의 베이스전류 모두는 증가할 것이며, 따라서 트랜지스터(T₁, T₂)의 베이스-에미터 전류는 증가한다. 전압-전류변환기(T₃, R₁)를 통해, 트랜지스터(T₁)의 베이스-에미터 전압은 전류로 변환되며, 상기 전류는 지점(5)과 트랜지스터 (T₄)의 베이스 사이에서 전류-전압변환기 (R₂, T₄)에 의해 상기 베이스-에미터 전압으로 재변환된다. 트랜지스터 (T₂)의 베이스-에미터 전압은 트랜지스터 (T₄)의 베이스와 콜렉터 사이에서 나타난다. 트랜지스터 (T₁, T₂)의 베이스-에미터 전압증가 때문에, 트랜지스터 (T₅)의 베이스전압은 또한 증가할 것이다. 이와 같이 지점(5)상의 전압이 제어되어 지점(6)상의 전압과 같아지며, 작은 정지전류가 트랜지스터 (T₁, T₂)에 흐르며, 따라서, AB급 작동이 얻어진다. 전류원에서 나온 전류가 평형상태에 있을 때 I₂와 I₃는 모두 트랜지스터(T₅, T₆)에 의해 고갈된다. 트랜지스터(T₂, T₁)의 베이스전류는 전치증폭단(10)에 의해 공급되며, 따라서 상기 증폭단의 작은 옵셋을 일으키게 한다.

만약 예를 들어 출력단이 구동되었을 때 트랜지스터(T₁)의 베이스전류가 증가하고, 트랜지스터(T₂)의 전류는 감소된다고 하며, 트랜지스터(T₁)의 베이스-에미터 전압은 감소할 것이다. 만약 트랜지스터(T₁)의 베이스-애미터 전압의 증가가 트랜지스터 (T₂)의 베이스-에미터 전압의 감소보다 크다고 하면, 트랜지스터(T₅)의 베이스전압은 트랜지스터(T₆) 배이스 전압에 비해 증가할 것이다. 상기와 같은 것은 트랜지스터 (T₂)의 베이스전류와 트랜지스터(T₁)의 베이스전류를 감소시키게 하여, 트랜지스터(T₁)의 베이스-에미터 전압을 더욱 감소시키며 트랜지스터(T₁)의 베이스-에미터 전압을 약간 증가시킨다. 상기와 같이 지점(5)상의 전압은 지점(6)상에 전압과 같아질때까지 제어되며, 따라서 트랜지스터(T₁)의 베이스-에미터 전압증가는 트랜지스터(T₂)의 베이 스-에미터 전압감소와 같아진다. 구동중에, 대전류는 트랜지스터(T₁)에서 흐를 수 있다. 그래서 트랜지스터(T₃)에서 전류는 더욱 작아져야 한다. 상기와 같은 목적을 위해 트랜지스터(T₃)의 애미터 영역은 트랜지스터(T₁)의 에미터 영역보다 더 작아진다. 상기 트랜지스터를 통하는 전류의 감소를 위해, 본 실시예에서는 저항(R₁)이 트랜지스터 (T₃)의 에미터라인에 장치되어 있다. 그러나, 상기 저항은 전류감소가 필요치 않은 경우, 없앨 수 있다. 양호하게, 트랜지스터(T₆) 베이스의 기준전압은 PNP트랜지스터 (T₁)와 NPN트랜지스터(T₂)와 각각 같은 형태인 다이오드로 연결된 PNP트랜지스터 (T₇)와 다이오드로 연결된 NPN트랜지스터(T₈)에 의해 발생된다. 상기는 상기 트랜지스터의 특성이 동일하므로 온도변화와 같은 가능한 변화는 트랜지스터(T₅, T₆)의 베이스 전압에 동일한 영향을 미치는 장점이 있다.

전술된 바와 같이 전치증폭단(10)은 종래의 증폭기로 될 수 있다. 그러나 제2도에 도시된 푸시-풀 증폭기는 본 출원과 동시에 출원하는 명세서에 기술된 것과 같은 새로운 형태의 전치증폭기가 구비되어 있다. 대응하는 부품은 제1도에서와 같은 참고번호로 되어 있다. 전치 증폭기(10)는 트랜지스터(T₉, T₁₀)를 가진 차동 증폭기를 구비하며, 상기 트랜지스터의 에미터는 각각 전류원(I_S=I)과 전류원(I₆=I)을 통해 정전원공급단자에 연결되어 있다. 또한, 저항(R₅)은 트랜지스터 (T₉, T₁₀)의 에미터 사이에 배치되어 있다.

트랜지스터(T₉)의 콜렉터는 직접 부전원 공급단자에 연결되며 트랜지스터 (T₁₀)의 콜렉터는 3.5I의 전류를 공급하는 전류원(I₇)을 통해 상기 단자애 연결된다. 전류원(I₇)은 트랜지스터(T₁₁, T₁₂)와 케스케이드로 연결되어 있으며, 상기 트랜지스터의 공통 베이스는 기준전압(V_R)을 전달한다. 상기 기준전압(V_R)은 전류원(I₇)을 작동상태에 유지하는데 적당하다. 트랜지스터(T₁₁, T₁₂)의 콜렉터는 전류원(I₃, I₂)에 각각 연결되며, 상기 전류원은 2I전류를 공급하고, 정전원 공급단자(2)에 연결되어 있다. 트랜지스터(T₁₀)의 콜렉터는 저항(R₉)에 의해 출력(4)에 연결된다. 정지상태에서 트랜지스터 (T₅, T₆)는 전류원(I₂)과 전류원(I₃)에서 나온 전류의 1/2을 소모한다. 상기 전류원에서 나오는 나머지 1/2의 전류와 전류원(I₆)에서 나온 전류는 트랜지스터(T₁₀)를 통해 흐르구 전류원(I₇)에 의해 소모된다.

전류원(I₇)에 의해 필요한 잔여전류 0.5I는 저항(R₉)을 통해 공급된다. 상기 저항은 출력(4)상의 전압이 공급전압의 1/2에 해당하도록 만드는 값을 가진다. 만약 트랜지스터(T₁₀)의 콜렉터 전류가 반전 및 비반전입력 사이의 차이신호인가때문에 줄어든다면, 전류원(I₇)에 의해 필요한 부가적인 전류는 트랜지스터(T₁₁, T₁₂)를 통해 흐르는 전류를 증가시킬 것이다. 따라서, 트랜지스터(T₁)의 베이스 전류를 증가되며, 트랜지스터(T₂)의 베이스 전류는 감소한다. 제1도를 참고로 기술된 방법에서, 트랜지스터(T₁, T₂)의 베이스-에미터 전압의 합이 차동증폭기(T₅, T₆)에 의해 다이오드로 연결된 트랜지스터(T₇, T₈)를 통하는 기준전압과 같게 유지된다.

본 발명은 도시된 실시예에만 한정되는 것은 아니다. 예를 들어 트랜지스터(T₂)의 베이스-에미터 전압은 전압-전류변환기와 전류-전압 변환기를 통해 트랜지스터 (T₁)의 베이스-에미터전압에 합산될 수 있다. 회로의 나머지 부분을 도전형태가 반대인 트랜지스터로 트랜지스터를 대치하여 변환될 수 있다.

Claims (5)

1. 제1 및 제2출력을 가진 전치 증폭단과, 도전성이 반대인 제1 및 제2트랜지스터를 가진 출력 증폭기단을 구비하며, 상기 트랜지스터의 콜렉터-에미터 통로는 2개의 전원 공급단자 사이에서 직렬로 장치되어 있고 콜렉터는 출력단자에 결합되어 있으며, 제1트랜지스터의 베이스는 제1출력에 의해 구동되고, 제2트랜지스터의 베이스는 전치 증폭단의 제2출력에 의해 구동되고 제1 및 제2트랜지스터의 베이스-에미터전압의 합을 일정하게 유지하는 수단을 구비하며, 상기 수단은 제1트랜지스터의 베이스-에미터 전압을 전류로 변환하기 위해 제3트랜지스터를 구비하는 전압-전류변환기와 상기 전압-전류 변환기에서 나온 전류를 상기 베이스-에미터전압과 같은 전압으로 변환하기 위해 제3트랜지스터와 동일한 제4트랜지스터로 구비된 전류-전압 변환기를 구비하고, 상기 제4트랜지스터의 베이스가 제2트랜지스터의 베이스에 연결되어 있는 푸시-풀 증폭기에서, 상기 수단은 또한 차동증폭기로 장치되어 있으며 공통 에미터 라인에서 장치된 제1전류원을 가진 제5 및 제6트랜지스터를 구비하여, 제5트랜지스터의 베이스는 전류-전압 변환기의 입력에 결합되어 있고, 제6트랜지스터의 베이스는 기준 전압 상태에 있으며, 상기 전압은 일정한 전류에 의해 2개의 다이오드를 통해 발생된 전압과 동일하며, 제5 및 제6트랜지스터의 각 콜렉터는 2개의 동일한 전류원중 하나에 의해 효과적으로 부하가 걸리며, 상기 전류의 합은 제1전류원에서 발생된 전류와 실제로 같고, 제5 및 제6트랜지스터의 콜렉터는 또한 제1 및 재 2트랜지스터의 베이스에 각각 연결되어 있는 것을 특징으로 하는 푸시-풀 증폭기.
2. 제1항의 증폭기에 있어서, 제3 및 제4트랜지스터의 에미터 영역은 제1트랜지스터의 에미터 영역보다 작은 것을 특징으로 하는 푸시-풀 증폭기.
3. 제1항 또는 제2항의 증폭기에 있어서, 저항이 제3 및 제4트랜지스터의 에미터 라인에 장치되어 있는 것을 특징으로 하는 푸시-풀 증폭기.
4. 제1항 또는 제2항 또는 제3항의 증폭기에 있어서, 2개의 다이오드는 도전성이 서로 반대인 다이오드로 연결된 트랜지스터인것을 특징으로 하는 푸시-풀 증폭기.
5. 상기 제1항 내지 4항중 어느 한 항의 증폭기에 있어서, 저항이 제5 및 제6트랜지스터의 에미터라인에 장치되어 있는 것을 특징으로 하는 푸시-풀 증폭기.

Images