KR930004707Y1 - Logarithm amp using cmos - Google Patents
Logarithm amp using cmos Download PDFInfo
- Publication number
- KR930004707Y1 KR930004707Y1 KR2019890012165U KR890012165U KR930004707Y1 KR 930004707 Y1 KR930004707 Y1 KR 930004707Y1 KR 2019890012165 U KR2019890012165 U KR 2019890012165U KR 890012165 U KR890012165 U KR 890012165U KR 930004707 Y1 KR930004707 Y1 KR 930004707Y1
- Authority
- KR
- South Korea
- Prior art keywords
- cmos
- operational amplifier
- bipolar
- transistor
- exponential
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
내용 없음.No content.
Description
제1도는 바이폴라를 이용한 종래의 지수증폭기 회로도.1 is a diagram of a conventional exponential amplifier circuit using bipolar.
제2도는 씨모스(CMOS)에서의 엔피엔(NPN) 트랜지스터의 구조.2 shows the structure of an NPN transistor in a CMOS.
제3도는 본 고안에 의한 지수증폭기 회로도.3 is an exponential amplifier circuit diagram according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
TR1, TR11, TR12 : 바이폴라트랜지스터 R1,R11 : 저항TR1, TR11, TR12: Bipolar Transistor R1, R11: Resistance
OP1, OP11 : 연산증폭기 TRO0 : 엔모스(MOS)트랜지스터OP1, OP11: Operational Amplifier TRO0: MOS Transistor
A : 전류원A: current source
본 과안은 지수증폭기에 관한 것으로, 특히 씨모스(CMOS) 집적회로에 이용하기 적당하도록 한 씨모스(CMOS)를 이용한 지수증폭기에 관한 것이다.The present invention relates to an exponential amplifier, and more particularly, to an exponential amplifier using a CMOS that is suitable for use in a CMOS integrated circuit.
종래의 지수증폭기는 제1도에 도시한 바와 같이 바이폴라를 이용한 지수증폭기로서, 바이폴라 트랜지스터(TR1)의 에미터를 입력(Vi)으로하고 베이스는 접지시키며 콜렉터를 연산증폭기(OP1)의 반전입력단자 및 저항(R1)을 통해 연산증폭기(OP1)의 출력단자와 공통으로 출력단자(Vo)에 연결하고 상기 연산증폭기(OP1)의 비반전 입력잔자는 접지하도록 구성하였다.The conventional exponential amplifier is an exponential amplifier using a bipolar as shown in FIG. 1, and the emitter of the bipolar transistor TR1 is input Vi, the base is grounded, and the collector is an inverting input terminal of the operational amplifier OP1. And an output terminal Vo in common with the output terminal of the operational amplifier OP1 through the resistor R1, and the non-inverting input residue of the operational amplifier OP1 is grounded.
이와 같이 구성된 종래의 바이폴라 지수증폭기의 입력단자에 입력(Vi)을 인가하면 바이폴라 트랜지스터(TR1)의 콜렉터에 다음식(1)과 같은 크기의 전류가 흐르게 된다.When the input Vi is applied to the input terminal of the conventional bipolar exponential amplifier configured as described above, a current having a magnitude as shown in Equation (1) flows through the collector of the bipolar transistor TR1.
I = Is e-Vi/VT 식(1)I = Is e-Vi / VT equation (1)
연산증폭기(OP1) 반전입력단자에는 전류가 거의 입력되지않고 저항(T1)을 통해흐르게되며 출력전압은 연산증폭기(OP1)의 비반전입력단자에 접지상태이므로 다음식(2)과 같은 크기의 출력이 나타난다.Since almost no current is input to the op amp of the operational amplifier OP1 and flows through the resistor T1, and the output voltage is grounded to the non-inverting input terminal of the operational amplifier OP1. Appears.
Vo= R Is e-Vi/VT 식(2)Vo = R Is e-Vi / VT equation (2)
이와 같이 입력전압(Vi)에 대해 출력전압(Vo)이 지수함수값으로 나타나는 지수함수 증폭기 작용을 한다.In this manner, the exponential amplifier function in which the output voltage Vo is an exponential function with respect to the input voltage Vi.
그러나 이와 같은 종래의 바이폴라 지수증폭기는 바이폴라 집직회로에는 사용이 가능하나 씨모스(CMOS)에서는 트랜지스터와 콜렉터를 반드시 전원전압(VDD)에 연결해야 하므로 씨모스(CMOS) 집적회로에 사용할 수 없었고 출력전압(Vo=R Is e -Vi/VT)이 상기 설명과 같이 트랜지스터의 포화전류(Is)에 영향을 받으므로 안정성이 떨어진다는 결함이 있었다.However, such a conventional bipolar exponential amplifier can be used in bipolar integrated circuits, but in CMOS, transistors and collectors must be connected to the power supply voltage (V DD ) and thus cannot be used in CMOS integrated circuits. Since the voltage Vo = R Is e -Vi / VT is affected by the saturation current Is of the transistor as described above, there is a defect that the stability is poor.
제2도는 씨모스(CMOS)에서의 엔피엔(NPN) 트랜지스터의 구조에 관한 것으로, 콜렉터가 되는 엔(N)형 기판에 전원전압(VDD)을 인가하도록 되어있어 종래의 바이폴라 트랜지스터를 이용한 지수 증폭기는 씨모스(CMOS) 회로에 사용할 수 없었다.2 is related to the structure of NPN transistors in CMOS, and is applied to apply a power supply voltage V DD to an N-type substrate serving as a collector, and thus an index using a conventional bipolar transistor. Amplifiers could not be used in CMOS circuits.
본 고안은 이와 같은 종래의 결함을 감안하여 씨모스(CMOS)를 이용하여 트랜지스터의 포화전류(Is)에 영향을 받지않고, 씨모스(CMOS) 집적회로에 이용할 수 있도록 안출한 것으로, 이를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.The present invention is designed to be used in CMOS integrated circuits without being affected by the saturation current Is of the transistor by using CMOS, in view of such a conventional defect. Referring to the drawings in detail as follows.
제3도는 본 고안의 씨모스(CMOS)를 이용한 지수증폭기 회로도로서 이에 도시한 바와 같이 입력단자(VA) 및 바이어스 전압단자(VB)를 콜렉터에 전원전압(VDD)이 인가되게 한 바이폴라 트랜지스터(TR11),(TR12)의 베이스에 각각 접속하여, 상기 바이폴라 트랜지스터(TR11)의 에미터는 전류원(A) 및 연산증폭기(OP11)의 반전입력단자에 접속하고, 상기 바이폴라 트랜지스터(TR12)의 에미터는 상기 연산증폭기(OP11)의 비반전입력 단자 및 엔모스 트랜지스터(TRO1)의 드레인에 접속하며, 상기 연산증폭기(OP11)의 출력단자를 상기 엔모스 트랜지스터(TRO1)의 게이트테 접속함과 아울러 그의 소오스를 저항(R11) 및 출력단자(Vo)에 접속하여 구성하였다.3 is a diagram illustrating an exponential amplifier circuit using a CMOS of the present invention, as shown in the figure. A bipolar polarizer in which an input terminal V A and a bias voltage terminal V B are applied to a collector is supplied with a power supply voltage V DD . The emitters of the bipolar transistors TR11 are connected to the bases of the transistors TR11 and TR12, respectively, and the emitters of the bipolar transistors TR11 are connected to the inverting input terminals of the current source A and the operational amplifier OP11, and the emitters of the bipolar transistors TR12. Is connected to the non-inverting input terminal of the operational amplifier OP11 and the drain of the NMOS transistor TRO1, and the output terminal of the operational amplifier OP11 is connected to the gate frame of the NMOS transistor TRO1. The source was connected to the resistor R11 and the output terminal Vo.
이와 같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.Referring to the effect of the present invention configured as described above are as follows.
전원전압(VDD) 및 바이어스전압(VB)을 인가하고 입력단자(VA)에 입력전압을 인가하면, 연산증폭기(OP11)의 비반전입력단자에 입력되는 바이폴라 트랜지스터(TR12)의 에미터전압이 반전입력단자에 입력되는 바이폴라 트랜지스터(TR11)의 에미터전압보다 클때 상기 연산증폭기(OP11)의 출력단자에 고전위가 출력되어 엔모스트랜지스터(TRO1)를 턴온시키고, 상기 연산증폭기(OP11)의 입력(Vi)에 해당하는 상기 바이폴라 트랜지스터(TR11),(TR12)의 베이스-에미터간 전압(VBE1),(VBE2)의 차(Vi=VBE2-VBE1)에 지수적 관계인 전류(Io=Il e -Vi/VT)가 상기 바이폴라 트랜지스터(TR12)의 에미터에서 상기 엔모스 트랜지스터(TRO1)를 통해 저항(R11)에 비례하는 전압(Vo=RIo)이 출력단자(Vo)에 출력된다.When the power supply voltage V DD and the bias voltage V B are applied and the input voltage is applied to the input terminal V A , the emitter of the bipolar transistor TR12 input to the non-inverting input terminal of the operational amplifier OP11. When the voltage is greater than the emitter voltage of the bipolar transistor TR11 input to the inverting input terminal, a high potential is output to the output terminal of the operational amplifier OP11 to turn on the enMOS transistor TRO1, and the operational amplifier OP11. The current in exponential relation to the difference (Vi = V BE2 -V BE1 ) between the base-emitter voltages V BE1 and (V BE2 ) of the bipolar transistors TR11 and TR12 corresponding to the input Vi of Io = Il e -Vi / VT is output from the emitter of the bipolar transistor TR12 to the output terminal Vo by a voltage (Vo = RIo) proportional to the resistance R11 through the NMOS transistor TRO1. do.
따라서 본 고안은 입력(VA)에 의해 지수승으로 비레하는 출력값(Vo=RIl e -Vi/VT)이 결정되는 지수증폭기 작용을 한다.Therefore, the present invention acts as an exponential amplifier in which the output value (Vo = RIl e -Vi / VT) determined by the exponential power is determined by the input V A.
이상에서 설명한 바와 같이 본 고안은 지수증폭기 회로에 씨모스(CMOS)를 잉함으로써 씨모스(CMOS) 집적 회로구성에 사용할 수 있으며 출력이 트랜지스터의 포화전류(Is)의 무관하므로 안전성이 뛰어난 효과가 있다.As described above, the present invention can be used for CMOS integrated circuit configuration by supplying CMOS to the exponential amplifier circuit, and the output is independent of the saturation current (Is) of the transistor. .
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019890012165U KR930004707Y1 (en) | 1989-08-18 | 1989-08-18 | Logarithm amp using cmos |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019890012165U KR930004707Y1 (en) | 1989-08-18 | 1989-08-18 | Logarithm amp using cmos |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910005087U KR910005087U (en) | 1991-03-20 |
| KR930004707Y1 true KR930004707Y1 (en) | 1993-07-22 |
Family
ID=19289255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019890012165U KR930004707Y1 (en) | 1989-08-18 | 1989-08-18 | Logarithm amp using cmos |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930004707Y1 (en) |
-
1989
- 1989-08-18 KR KR2019890012165U patent/KR930004707Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910005087U (en) | 1991-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4399399A (en) | Precision current source | |
| US4588941A (en) | Cascode CMOS bandgap reference | |
| KR890004647B1 (en) | Static current source circuit and differential amplifier with it | |
| US4495425A (en) | VBE Voltage reference circuit | |
| US4987379A (en) | Operational amplifier circuit | |
| JP2549540B2 (en) | Level shift circuit | |
| US4935690A (en) | CMOS compatible bandgap voltage reference | |
| KR920005259B1 (en) | Voltage source | |
| US4639685A (en) | Offset reduction in unity gain buffer amplifiers | |
| US4524318A (en) | Band gap voltage reference circuit | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| US4647841A (en) | Low voltage, high precision current source | |
| US4978868A (en) | Simplified transistor base current compensation circuitry | |
| US5485074A (en) | High ratio current mirror with enhanced power supply rejection ratio | |
| US4786856A (en) | Temperature compensated current source | |
| KR920009548B1 (en) | Cascade current source appliance | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US6194886B1 (en) | Early voltage and beta compensation circuit for a current mirror | |
| KR930007295B1 (en) | Amplifier | |
| KR930004707Y1 (en) | Logarithm amp using cmos | |
| KR19990007418A (en) | Constant current circuit | |
| KR920013891A (en) | Single Gain Final Stage of Monolithic Integrated Power Amplifier | |
| US4577119A (en) | Trimless bandgap reference voltage generator | |
| US6218894B1 (en) | Voltage and/or current reference circuit | |
| KR930007127B1 (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20040618 Year of fee payment: 12 |
|
| EXPY | Expiration of term |