KR920006210Y1 - Circuit for enhancing stereo-sound - Google Patents
Circuit for enhancing stereo-sound Download PDFInfo
- Publication number
- KR920006210Y1 KR920006210Y1 KR2019890017646U KR890017646U KR920006210Y1 KR 920006210 Y1 KR920006210 Y1 KR 920006210Y1 KR 2019890017646 U KR2019890017646 U KR 2019890017646U KR 890017646 U KR890017646 U KR 890017646U KR 920006210 Y1 KR920006210 Y1 KR 920006210Y1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- capacitor
- resistor
- transistor
- stereo
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04S—STEREOPHONIC SYSTEMS
- H04S1/00—Two-channel systems
- H04S1/002—Non-adaptive circuits, e.g. manually adjustable or static, for enhancing the sound image or the spatial distribution
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안에 따른 스테레오 효과 증대회로도.1 is a stereo effect increase circuit diagram according to the present invention.
제2도는 제1도의 동작 설명을 위한 타이밍도.2 is a timing diagram for explaining the operation of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 제1증폭기 2 : 제2증폭기1: first amplifier 2: 2nd amplifier
본 고안은 스테레오 효과 증대회로에 관한 것으로, 특히 카 오디오(CAR AUDI O)처럼 피스커의 위치를 취적의 상태로 유지하기 어려운 경우 스테레오 찬넬이 교차되는 신호를 혼합하여 상호 위상반전시켜 스테레오 효과 증대회로에 관한 것이다.The present invention relates to a stereo effect enhancement circuit, and in particular, when it is difficult to maintain the position of the picker like Car Audio (CAR AUDI O), the stereo channel is mixed by inverting the phase where the stereo channels are intersected to mutually invert the stereo effect enhancement circuit. It is about.
일반적으로 차량 등 좁은 공간에서 스테레오 음을 청취시 스피커를 분리시켜 위치시킬 수 있는 공간이 적어 스테레오 음을 청취할 수 없었다.In general, when listening to stereo sound in a narrow space such as a car, there is little space to separate and place the speaker, so the stereo sound could not be heard.
따라서, 본 고안은 상기한 단점을 해소하여 좁은 공간에서도 명료히 분리되는 스테레오 음을 청취할 수 있는 스테레오 효과 증대회로를 제공하는 테 그 목적이 있다.Accordingly, an object of the present invention is to provide a stereo effect enhancement circuit capable of eliminating the above-mentioned disadvantages and listening to stereo sound that is clearly separated even in a narrow space.
본 고안은 스테레오 입력단자 A로부터 접속된 캐패시터 C1과, 상기 캐패시터 C1로부터 접속되는데, 에미터단자는 저항 R3를 경유해 접지되고, 컬렉터 단자는 저항 R2를 경유해 B+단자에 접속되는 동시에 캐패시터 C4에 접속되는 트랜지스터 Q1과, 상기 트랜지스터 Q1의 베이스 단자와 컬렉터 단자간에 접속되는 저항 R1로구성되는 제1증폭기(1)와, 스테레오 입력단자 B로부터 접속된 캐패시터 C2와, 상기 캐패시터 C2로부터 접속되는테, 에미터 단자는 저항 R7을 경유해 접지되고, 컬렉터 단자는 저항 R4를 경유해 B+단자에 접속되는 동시에 캐패시터 C3에 접속되는 트랜지스터 Q2와, 상기 트랜지스터 Q2의 베이스 단자와 컬렉터 단자간에 접속되는 저항 R5로 구성되는 제2증폭기(2)로 이루어지는 스테레오 증폭기에 있어서. 상기 트랜지스터Q1및 Q2의 각 에미터 단자간에 저항 R6및 캐패시터 C6가 직렬접속 구성되는 것을 특징으로 한다.The present invention is connected to the capacitor C1 connected from the stereo input terminal A and the capacitor C1, wherein the emitter terminal is grounded through the resistor R3, and the collector terminal is connected to the B + terminal via the resistor R2 and simultaneously connected to the capacitor C4. A first amplifier 1 composed of a transistor Q1 to be connected, a resistor R1 connected between the base terminal and the collector terminal of the transistor Q1, a capacitor C2 connected from a stereo input terminal B, and a capacitor C2; The emitter terminal is grounded via resistor R7, and the collector terminal is connected to B + terminal via resistor R4 and transistor Q2 connected to capacitor C3, and resistor R5 connected between the base terminal and collector terminal of transistor Q2. A stereo amplifier comprising a second amplifier (2) configured. A resistor R6 and a capacitor C6 are connected in series between the emitter terminals of the transistors Q1 and Q2.
이하 침부된 도면을 참조하여 본 고안을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the submerged drawings.
제1도는 본 고안에 따른 스테레오 효과 증대 회로도로서 제2도를 참조하여 설명하기로 한다.1 is a stereo effect enhancement circuit diagram according to the present invention will be described with reference to FIG.
먼저 그 구성을 살펴보면 스테레오 입력단자 A로 부터 접속된 제1증폭기(1)의 캐패시터 C1이 에미터 단자가 저항 R3를 경유해 접지되며 켈렉터 단자는 저항 R2를 경유해 공급전윈 B+단자에 접속되는 트랜지스터Q1의 베이스단자에 접속된다.First of all, the configuration of the capacitor C1 of the first amplifier 1 connected from the stereo input terminal A is connected to the emitter terminal via the resistor R3, and the collector terminal is connected to the supply power B + terminal via the resistor R2. It is connected to the base terminal of transistor Q1.
또한 상기 트랜지스터 Q1의 베이스단자와 컬렉터 단자 간에는 저항 R1이 접속되며 이 컬렉터 단자는 캐패시터 C4를 경유해 음성신호가 출력되도록 구성된다.In addition, a resistor R1 is connected between the base terminal of the transistor Q1 and the collector terminal, and the collector terminal is configured to output an audio signal via the capacitor C4.
또한, 스테레오 입력단자 B로 부터 접속된 제2증폭기(2)의 캐패시터 C2는 에미터 단자가 저항 R7을 경유해 접지되며 컬렉터 단자는 저항 R4를 경유해 상기 B+단자에 접속되는 트랜지스터 Q2의 베이스 단자에 접속된다.In addition, the capacitor C2 of the second amplifier 2 connected from the stereo input terminal B has an emitter terminal grounded through the resistor R7, and the collector terminal has a base terminal of the transistor Q2 connected to the B + terminal via the resistor R4. Is connected to.
상기 트랜지스터 Q2의 베이스단자와 컬렉터 단자간에는 저항 R5가 접속되고 상기 트랜지스터 Q2의 컬렉터 단자는 캐패시터 C3를 경유해 음성신호가 출력되도록 구성되는데 상기 B+단자는 캐패시터 C5를 경유해 접지 된다.A resistor R5 is connected between the base terminal and the collector terminal of the transistor Q2, and the collector terminal of the transistor Q2 is configured to output an audio signal via the capacitor C3, and the B + terminal is grounded through the capacitor C5.
또한 상기 제1증폭기 및 제2증폭기(1및 2)의 에미터 단자 간에는 저항 R6및 캐패시터 C6가 직렬 접속된다.In addition, a resistor R6 and a capacitor C6 are connected in series between the emitter terminals of the first and second amplifiers 1 and 2.
상기와 같이 구성된 본 고안의 동작을 설명하면 다음과 같다.Referring to the operation of the present invention configured as described above are as follows.
예를들어, 제2도의 FA 및 FB주파수 특성을 갖는 신호가 상기 입력단자 A 및 B입력단자에 각기 입력되면, T1시간에서 상기 FA신호는 High상태이고 FB는 Low상태로 볼 수 있으므로 상기 트랜지스터 Q1은 에미터 접지증폭기로 동작하여 상기 FA신호를 증폭한다.For example, when the signals having the FA and FB frequency characteristics of FIG. Acts as an emitter ground amplifier to amplify the FA signal.
그러므로 캐패시터 C4를 경유한 출력은 FC4와 같이 형성되며, 이때 상기 트랜지스터 Q1의 에미터 단자에서 출력되는 신호는 상기 저항 R6 및 캐패시터 C6에서 위상천이되어 상기 트랜지스터 Q2의 에미터단자에 공급된다.Therefore, the output via the capacitor C4 is formed like FC4, and the signal output from the emitter terminal of the transistor Q1 is phase shifted from the resistor R6 and the capacitor C6 and supplied to the emitter terminal of the transistor Q2.
따라서 상기 트랜지스터 Q2는 베이스 단자에 입력되는 신호가 없는 상태이므로, 이는 베이스 접지 증폭기로 동작하여 상기 트랜지스터 Q1의 에미터 단자에서 출력되는 신호를 증폭한다.Therefore, since the transistor Q2 has no signal input to the base terminal, it acts as a base ground amplifier to amplify the signal output from the emitter terminal of the transistor Q1.
그러므로 캐패시터 C3를 경유한 출력은 FC3를 형성하게 된다.Therefore, the output via capacitor C3 forms FC3.
T2시간에서는 상기 FA신호는 Low상태이고 FB는 High상태이므로, 상기 트랜지스터 (Q2)는 에메터 접지 증폭기로 동작하고 반면에 상기 트랜지스터 Q1는 베이스 접지 증폭기로 동작하므로, 전술한 제2도와는 반대 특성을 가지고 동작한다.In the T2 time, since the FA signal is low and FB is high, the transistor Q2 acts as an emitter ground amplifier, while the transistor Q1 acts as a base ground amplifier. It works with
단, 상기저항 R1과 R5에 의해 궤환되는 주파수 특성은 생략하였다.However, the frequency characteristics fed back by the resistors R1 and R5 are omitted.
제2도는 도시된 바와같이 상기 트랜지스터 Q1 및 Q2의 출력인 FC4과 FC3는 서로 위상이 반전된 상태로 본 고안의 효과를 주파수 특성으로 도시하고 있다.2 shows the effects of the present invention in terms of frequency characteristics, with the outputs of the transistors Q1 and Q2 FC4 and FC3 being inverted from each other.
전술한 바와같이, 본 고안에 의하면 스테레오 찬넬이 교차되는 신호를 상호 위상 반전시켜 좁은 공간에서 스테레오 효과를 증대시킬 수 있는 효과가 있다.As described above, according to the present invention, there is an effect of increasing the stereo effect in a narrow space by mutually inverting a signal intersecting a stereo channel.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019890017646U KR920006210Y1 (en) | 1989-11-28 | 1989-11-28 | Circuit for enhancing stereo-sound |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019890017646U KR920006210Y1 (en) | 1989-11-28 | 1989-11-28 | Circuit for enhancing stereo-sound |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910010387U KR910010387U (en) | 1991-06-29 |
| KR920006210Y1 true KR920006210Y1 (en) | 1992-09-17 |
Family
ID=19292389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019890017646U KR920006210Y1 (en) | 1989-11-28 | 1989-11-28 | Circuit for enhancing stereo-sound |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920006210Y1 (en) |
-
1989
- 1989-11-28 KR KR2019890017646U patent/KR920006210Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910010387U (en) | 1991-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1360292A (en) | Differential amplifier circuit | |
| US3725583A (en) | Volume and tone control for multi-channel audio systems | |
| GB1479008A (en) | Amplifier circuit | |
| EP0293833A3 (en) | Output circuit having wide range frequency response characteristic | |
| EP0173288A3 (en) | Voltage level converting circuit | |
| KR880008511A (en) | Active filter | |
| US4274060A (en) | Signal change-over amplifier | |
| KR920006210Y1 (en) | Circuit for enhancing stereo-sound | |
| GB1431433A (en) | Circuits for providing an output to a line | |
| EP0354513A3 (en) | Gain controlled amplifier circuit | |
| KR920005459A (en) | Amplification circuit | |
| KR910017731A (en) | Amplifier circuit | |
| KR910005553A (en) | Amplifier with determined input impedance and various transconductance values | |
| JPS5620312A (en) | Reference voltage generating circuit | |
| SE7909300L (en) | MELLANFREKVENSBERVAGLJUDSYSTEM | |
| KR910003609Y1 (en) | Volume retarding time variable circuit | |
| CA2065635A1 (en) | Transistor direct-coupled amplifier | |
| GB1223053A (en) | Improvements in or relating to balanced to unbalanced coupling circuits | |
| JP2615033B2 (en) | Switch circuit | |
| JPS6231523B2 (en) | ||
| KR890000059Y1 (en) | Sound width mapping circuit | |
| SU1073879A1 (en) | Low-frequency power amplifier | |
| KR910001645Y1 (en) | Microphone mixing circuit | |
| EP0388529A3 (en) | Logic circuits using a status holding circuit | |
| SU1580527A1 (en) | Amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |