KR900002634B1 - Time division multiplex communications i/o device - Google Patents
Time division multiplex communications i/o device Download PDFInfo
- Publication number
- KR900002634B1 KR900002634B1 KR1019860010179A KR860010179A KR900002634B1 KR 900002634 B1 KR900002634 B1 KR 900002634B1 KR 1019860010179 A KR1019860010179 A KR 1019860010179A KR 860010179 A KR860010179 A KR 860010179A KR 900002634 B1 KR900002634 B1 KR 900002634B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- communication
- circuit
- input
- output
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
제 1 도는 본 발명 시분할 다중통신 장치의 1 실시예의 전체 구성을 나타내는 블록도.1 is a block diagram showing the overall configuration of an embodiment of the present invention.
제 2 도는 본 발명의 1 실시예에 있어서의 요부인 통신데이터 입출력회로의 일예의 개요를 나타내는 블록도이다.2 is a block diagram showing an outline of an example of a communication data input / output circuit which is a main part of one embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 단말 인터페이스 2 : 통신회선 인터 페이스1: terminal interface 2: communication line interface
3 : 통신데이터 입출력회로 4 : 제어부3: communication data input / output circuit 4: control unit
5 : 자국 어드레스 스위치 6 : 통신조건 스위치5: Self address switch 6: Communication condition switch
11 : 데이터 버스11: data bus
12 : 송신데이터 병렬-직렬변환기(병직 변환기)12: parallel data transmission-to-serial converter (parallel converter)
13 : 송신데이터 출력버퍼 14 : 송신타이밍 결정회로13: Transmission data output buffer 14: Transmission timing determination circuit
15 : 수신데이터 입력버퍼15: Receive data input buffer
16 : 수신데이터 직렬-병렬변환기(직병변환기)16: Serial-to-parallel converter (serial converter)
17 : 수신타이밍 결정회로 18 : 통신접속요구 검출회로17: Receive timing determination circuit 18: Communication connection request detection circuit
19 : 상대 애드레스 검출회로 20 : 단말수 설정회로19: relative address detection circuit 20: terminal number setting circuit
21 : 자국 어드레스 입력회로 22 : 디코우더회로21: local address input circuit 22: decoder circuit
23 : 스위치 스테이터스 입력회로 24 : 어드레스 버스23: switch status input circuit 24: address bus
본 발명은, 단말장치와 통신회선과의 사이에 접속되어, 통신회선으로서 시분할 다중통신되는 데이터의 단말장치에 대한 입출력제어를 행하는 시분할 다중통신장치에 관한 것이다.The present invention relates to a time division multiplexing device connected between a terminal device and a communication line and performing input / output control for a terminal device of time division multiplexing communication as a communication line.
종래에 있어, LAN(로우컬 에리어 네트워크의 약칭임)등의 데이터통신에 있어서는, 통신회선의 효율적인 이용을 위하여, 시분할 다중통신방식이 일반적으로 채용되고 있다.Background Art Conventionally, in data communication such as LAN (abbreviation for local area network), a time division multiple communication method is generally employed for efficient use of a communication line.
이와같은 시분할 다중통신방식에는, 여러 가지의 방식이 있으나, 비교적 소규모인 LAN등에 있어서의 데이터통신에 적합한 방식으로서, 수직 및 수평의 2종류의 동기신호를 이용한 것이었다.There are various types of time division multiplexing methods. However, two types of synchronization signals, vertical and horizontal, are used as a method suitable for data communication in a relatively small LAN.
이 방식에 의한 시분할 다중통신에서는, 단말장치와 통신회선과의 사이에 시분할 다중통신장치를 구비하여서, 단말로부터의 데이터의 송신과, 통신회선으로부터의 데이터의 수신과를 행하게 되어있다.In the time division multiplexing communication by this method, a time division multiplexing device is provided between the terminal apparatus and the communication line to transmit data from the terminal and receive data from the communication line.
종래에, 이와같은 종류의 시분할 다중통신장치로서는, 단말과 접속되는 단말 인터페이스와, 통신회선과 접속되는 통신회선 인터페이스와, 이 통신회선 인터페이스에 대하여 입출력데이터, 신호등의 배열변환, 접속경로의 설정, 동기제어 및 이들 각 기능의 제어등을 행하는 제어수단과를 구비하여서 구성되는 것이있다.Conventionally, this type of time division multiplexing communication apparatus includes a terminal interface connected to a terminal, a communication line interface connected to a communication line, an array conversion of input / output data, signals, and the like, and a connection path setting for the communication line interface, And some means for performing synchronous control and control of each of these functions.
그런데, 이와같은 종류의 장치는, 규격화 하는것에 의하여, 장치의 가격의 저렴화와, 소형경량화를 도모할 수가 있다.However, by standardizing such a device, it is possible to reduce the price of the device and reduce the size and weight of the device.
이 경우에, 종래의 장치의 각 구성요소는, 서로 긴밀하게 연관하여 맞추어지고 있는 것이기 때문에, 종래에는, 장치 전체로서 규격화 하는 것이 생각되고 있었다.In this case, since each component of the conventional apparatus is closely related to each other, it has been conventionally considered to standardize as an entire apparatus.
그러나, 비교적 소규모인 LAN등의 데이터통신에 있어서는, 각 시스템에서의 용도 또는 규모에 따라서, 각 시스템마다 사용되는 단말장치 및 통신회선의 성능이 여러 가지로 잡다하게 되어, 장치전체의 규격화가 곤란한 것이다.However, in data communication such as a relatively small LAN, the performance of the terminal device and communication line used for each system is varied depending on the use or scale of each system, making it difficult to standardize the whole device. .
이로인하여, 종래에, 이들에 이용되는 시분할 다중통신장치는, 각 데이터통신 시스템마다 적합한 것을 설계하는 것에 의하여 구성되고 있었다.For this reason, conventionally, the time-division multiplexing device used for these has been comprised by designing the thing suitable for each data communication system.
그리고, 소규모인 LAN등의 경우에, 별개로 설계된 시분할 다중통신장치를 제작할때에, 그대수가 적기 때문에 대량으로 생산하기가 어렵고, 따로따로의 부품에 손작업의 제작으로 되어서, 고가로 되는 문제가 있었다.In the case of a small LAN or the like, when manufacturing a separately designed time-division multiple communication device, there is a problem that it is difficult to produce a large quantity because of the small number, and the production of hand work on separate parts is expensive. .
또한, 따로따로의 부품에 의하여 제작되기 때문에, 부품점수가 많게 되어서, 제작상에 많은 시간이 소요됨과 동시에, 장치전체를 소형화하는 것이 곤란하였다.In addition, since it is manufactured by separate parts, the number of parts is increased, which takes a lot of time in production, and it is difficult to miniaturize the entire apparatus.
또한, LAN의 시스템을 변경하고자 할 때에, 예를들면, 전송속도의 변경등을 행할 때에, 종래의 장치에 있어서는, 장치의 구성에 유연성이 없기 때문에, 시분할 다중통신장치의 전체를 교환할 필요가 있고, 이로인하여, 시스템의 품질향상을 행하도록 할 때에, 아주 많은 비용이 드는 결점이 있었다.In addition, when the system of the LAN is to be changed, for example, when the transmission speed is changed, etc., in the conventional apparatus, since the configuration of the apparatus is inflexible, it is necessary to replace the entire time division multiple communication apparatus. As a result, there has been a drawback that is very costly to improve the quality of the system.
이에대하여, 본 발명자는, 시분할 다중통신장치의 각 기능 및 그의 회로구성에 대하여, 여러 가지로 분석하고, 연구한 결과, 장치의 전체를 규격화하는 것이 곤란하더라도, 장치의 일부를 규격화하는 것은 가능하므로, 일부를 규격화하더라도, 시스템가격의 저렴화를 기대할 수가 있고, 또한, 시스템의 변경에 대한 유연성을 가질수 있는것도 가능하다는 것을 알게되었다.On the other hand, the present inventors have analyzed and studied various functions of the time division multiple communication device and its circuit configuration, and as a result, it is possible to standardize a part of the device even if it is difficult to standardize the whole device. However, it has been found that even if some of the parts are standardized, the system price can be expected to be lowered, and the flexibility of the system can be changed.
특히, 통신데이타 입출력회로에 대하여, 그의 구격화의 용마성과, 효과의 상승을 알게 되었다.In particular, the communication data input and output circuits have been found to have abrasion of their size and an increase in effect.
본 발명은, 이러한 견지에 기초하여 상기한 종래의 문제점을 해결할수 있도록 이루어진 것으로서, 성능이 다른 여러 가지의 데이터통신 시스템에 폭넓게 적용할수 있음과 동시에, 동일의 시스템에 있어서의 변경에 대하여서도 유연하게 대응할 수가 있고, 또한, 개별적인 설계부분을 적게하여, 부품점수를 줄이는 것에 의하여 경량이고도 소형화 할 수가 있으며, 또한, 대량으로 생산할 수가 있어서 싼값으로 제작할 수가 있는, 시분할 다중통신장치를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems on the basis of this point, and can be widely applied to various data communication systems having different performances, and it is also flexible to change in the same system. In order to provide a time-division multiple communication device that can cope with, and to reduce the number of parts by reducing individual design parts, to be lightweight and compact, and to be mass produced, and to be manufactured at low cost. do.
본 발명은, 상기한 문제점의 해결수단으로서, 단말장치와 통신회선과의 사이에 접속되는 시분할 다중통신장치내에 있어서의 통신데이터의 입출력회로로서 기능을 수행하는 구성요소를, 상기의 시분할 다중통신장치의 다른 기능을 수행하는 회로구성요소와는 분리하여 독립한 기능소자로서, 모듈(Module)화 하여 구성한 것을 특징으로 한다.The present invention provides the above-described time division multiple communication apparatus comprising a component that performs a function as an input / output circuit of communication data in a time division multiple communication apparatus connected between a terminal apparatus and a communication line. It is a separate functional device separate from the circuit components that perform other functions of, characterized in that configured as a module (Module).
상기 통신데이터의 입출력회로로서 기능을 수행하는 구성요소로서는 여러 가지의 것이있다.There are various kinds of components that perform a function as an input / output circuit of the communication data.
예를들면, 다음에서와 같은 것이다.For example,
① 통신회선상에 전송되는 동기신호를 검출하여, 자체의 장치의 송신타이밍을 결정하는 수단과, 통신회선상에 전송되는 동기신호를 검출하여, 자체의 장치의 수신데이터의 수신타이밍을 결정하는 수단.(1) means for detecting a synchronization signal transmitted on a communication line to determine transmission timing of an own device, and means for determining a reception timing of received data of its own device by detecting a synchronization signal transmitted on a communication line. .
② 송신데이터 병렬-직렬변환의 기능 및 버퍼의 기능을 가지는 데이터 출력수단과, 버퍼의 기능 및 수신데이터 직렬-병렬변환의 기능을 가지는 데이터 입력수단.(2) data output means having a function of transmitting data parallel-serial conversion and a buffer, and data input means having a function of buffer and receiving data serial-parallel conversion.
③ 통신회선에 전송되는 데이터가 자체의 장치의 수신인가 아닌가를 식별하는 수단.(3) A means for identifying whether or not data transmitted to a communication line is reception of its own device.
④ 동기신호를 계수하여, 통신을 희망하는 상대 어드레스를 검출하는 상대 어드레스 검출수단.(4) Relative address detection means for counting a synchronization signal and detecting a relative address for which communication is desired.
⑤ 자국(自局)어드레스를 입력하는 수단.⑤ A means for entering home address.
⑥ 해당 통신회선에 접속되어 있는 단말 수를 설정하는 수단.⑥ A means for setting the number of terminals connected to the communication line.
⑦ 데이터 버스등의 인터페이스 수단.⑦ Interface means such as data bus.
본 발명은, 이들의 요소의 전부 또는 일부를 조합시키고, 분리하여 독립된 기능소자로서 모듈화 한다.The present invention combines all or part of these elements, separates them, and modularizes them as independent functional elements.
또한, 본 발명은, 시스템의 변경등의 영향을 받지 아니하는 회로부분이라면, 상기 수단에 한정되지 아니하고, 상기 수단에 부가할 수가 있다.In addition, the present invention is not limited to the above means as long as it is a circuit portion which is not affected by the change of the system, etc., and can be added to the above means.
본 발명에 있어서의 모듈화는, 구성요소를 1개의 칩(chip)에 얹어놓은 모노리딕(Monolithic)IC에 의한 것이 가장 효과적이다.Modularization in the present invention is most effective with a monolithic IC in which components are placed on one chip.
그러나, 이것에 한정되지 아니하고, 구성요소를 복수칩의 IC에 의하여 구성하여, 이것을 1개의 프린트기판에 얹어놓는 형식으로 하는 것도 가능하다.However, the present invention is not limited to this, but it is also possible to form a component by a plurality of chip ICs and place it on one printed circuit board.
또한, 하이브리드(Hybrid)IC에 의하여 행하여서도 좋다.In addition, it may be performed by a hybrid IC.
본 발명은, 시분할 다중통신장치의 구성요소로부터, 통신회선과 단말장치와의 사이에 있어서의 통신데이터의 입출력회로로서 기능을 수행하는 구성요소를 뽑아내어서, 상기 시분할 다중통신장치의 다른 기능을 수행하는 회로 구성요소와는 분리하고 독립하여 구성되어져 있다.The present invention extracts a component that performs a function as an input / output circuit for communication data between a communication line and a terminal device from a component of a time division multiple communication device, and performs other functions of the time division multiple communication device. It is separate from the circuit components it performs.
이것은, 이들의 구성요소가 전송속도등의 변경에 대하여, 구성내용을 변경하지 아니하고 사용할 수 있는 것에 의한다.This is because these components can be used for changing the transmission speed or the like without changing the configuration contents.
이로인하여, 여러종류 및 여러용도의 통신시스템에 적용할때에, 또한, 동일의 시스템에서의 변경으로 할 때에, 다른 구성요소에 대하여서만, 별개로 설계한다거나, 변경한다거나 하면 족하므로, 변경등에 대하여 유연하게 대응할 수가 있다.As a result, when applied to communication systems of various types and purposes, and when changing from the same system, only different components may be designed or changed separately. It is possible to respond flexibly.
그리고, 시분할 다중통신장치의 구성의 일부를 규격화한 대량생산품으로서 형성할 수가 있기 때문에, 시스템전체의 가격을 저렴하게 할 수가 있다.Since a part of the time division multiple communication device can be formed as a standardized mass production product, the price of the entire system can be reduced.
본 발명의 실시예를 첨부한 도면에 따라 상세히 설명하면 다음과 같다.An embodiment of the present invention will be described in detail with reference to the accompanying drawings.
[실시예]EXAMPLE
본 발명의 실시예는, 버스형의 통신회선을 구비한, 단일 버스형 LAN에 적용되는 시분할 다중통신장치로서, 수직 및 수평의 2종류의 동기신호내에, 수직동기신호에 의하여 프레임동기를 취하고, 수평동기신호에 의하여 슬로트동기를 취하는 시분할 다중통신에 적용되는 예이다.An embodiment of the present invention is a time division multiple communication apparatus applied to a single bus type LAN having a bus type communication line, which adopts frame synchronization by a vertical synchronization signal in two types of synchronization signals, vertical and horizontal, This is an example applied to time division multiple communication taking slot synchronization by a horizontal synchronization signal.
본 발명 실시예의 시분할 다중통신 입출력장치는, 시분할 다중통신장치에, 그의 구성요소의 일부로하여서 조합하여 사용한다.The time division multiple communication input / output device according to the embodiment of the present invention is used in a time division multiple communication apparatus in combination as part of its components.
이 시분할 다중통신장치는, 제 1 도에 나타낸 바와같이, 단말장치(도시생략함)와 접속되는 단말 인터페이스(1)와, 통신회선(도시생략함)과 접속되는 통신회선 인터페이스(2)와, 이 통신회선 인터페이스(2)에 대하는 입출력데이터, 신호등의 배열변환, 접속경로의 설정 및 동기제어 등을 행하는 통신데이터 입출력회로(3)와, 마이크로 컴퓨터를 주된 구성요소로하여서, 상기 각부의 동작을 제어하는 제어부(4)와, 자국 어드레스 스위치(5)와, 통신조건 스위치(6)와를 구비하여서 구성된다.As shown in FIG. 1, this time division multiplexing device includes a terminal interface 1 connected to a terminal device (not shown), a communication line interface 2 connected to a communication line (not shown), The operation of each part is performed using the communication data input / output circuit 3 and the microcomputer as main components for performing input / output data, array conversion of signals, etc., connection path setting and synchronous control for the communication line interface 2, and the like. The control unit 4 to control, the local station address switch 5, and the communication condition switch 6 is provided.
이들의 구성요소내에, 통신데이터 입출력회로(3)가, 본 발명 실시예의 시분할 다중통신 입출력장치이다.In these components, the communication data input / output circuit 3 is a time division multiple communication input / output device of the embodiment of the present invention.
제 2 도에, 이 통신데이터 입출력회로(3)의 일예의 개요를 나타낸다.2 shows an outline of an example of this communication data input / output circuit 3.
제 2 도에 나타낸 통신데이터 입출력회로는, 다음에서의 구성요소를 구비하여서 구성된다.The communication data input / output circuit shown in FIG. 2 includes the following components.
ⓐ 데이터 출력수단으로서 기능을 수행하여, 송신데이터를 병렬에서 직렬로 배열을 변환하는 송신데이터 병렬-직렬변환기(12)(이하 병직전환기라 약정함) 및 도시하지 아니한 통신회선으로서의 송신데이터를 잠시동안 유지하는 송신데이터 출력버퍼(13).Ⓐ A transmission data parallel-to-serial converter 12 (hereinafter referred to as a parallel converter) that performs a function as a data output means to convert an array from parallel to serial, and transmission data as a communication line (not shown) for a while. The transmission
ⓑ 통신회선으로부터 수직 및 수평동기신호를 검출하여 자체장치의 송신데이터의 송신타이밍을 설정하는 수단인 송신타이밍 결정회로(14).B) a transmission timing determining circuit 14 which is means for detecting the vertical and horizontal synchronization signals from the communication line and setting the transmission timing of the transmission data of the own apparatus.
ⓒ 데이터 입력수단으로서 기능을 수행하여, 통신회선으로부터 입력되는 수신데이터를 잠시동안 유지하는 수신데이터 입력버퍼(15) 및 수신데이터를 직렬에서 병렬로 배열을 변환하는 수신 데이터 직렬-병렬변환기(16)(이하 직병변환기라 약칭함).A receiving data input buffer 15 which performs a function as a data input means for holding the received data input from the communication line for a while and a receiving data serial-to-parallel converter 16 for converting the received data from serial to parallel. (Hereinafter abbreviated as direct converter).
ⓓ 통신회선으로부터 수직 및 수평동기신호를 검출하여 자체장치의 수신의 수신데이터의 수신타이밍을 설정하는 수단인 수신타이밍 결정회로(17).Reception timing determining circuit 17 which is means for detecting the vertical and horizontal synchronization signals from the communication line and setting the reception timing of the reception data of the reception by the own device.
ⓔ 수신데이터가 자체장치의 수신인가 아닌가를 검출하여, 자체장치의 수신일때에, 제어부(4)에 대하여 통신접속요구 신호를 출력하는 통신접속요구 검출회로(18).Ⓔ A communication connection
ⓕ 동기신호를 계수하여 상대 어드레스를 검출하는 수단으로서, 수신타이밍 결정을 기준으로 하여 수신 타이밍 결정회로(17)에 보내는 상대 어드레스 검출회로(19).A relative
ⓖ 송신 및 수신타이밍을 결정하기 위하여 기준으로 되는 단말수를 설정하는 수단인 단말수 설정회로(20).Ⓖ terminal
ⓗ 상기 송신타이밍 결정회로(14) 및 통신접속요구 검출회로(18)에 대하여 자국 어드레스를 설정하는 수단인 자국 어드레스 입력회로(21).A local address input circuit (21) which is a means for setting a local station address for the transmission timing determining circuit (14) and the communication connection request detection circuit (18).
ⓘ 인터페이스 수단으로서 기능을 수행하여, 송수신하는 통신데이터, 어드레스등을, 대응하는 상기 각부에 접속하는 데이터 버스(11)와, 이 데이터 버스(11)와 상기 각부와의 접속상태, 통신조건등을 결정하기 위하여 스위치 스테이터스(Status)를 입력하는 스위치 스테이터스 입력회로(23)와, 상기 제어부(4)로부터의 콘트롤 신호 및 어드레스를 받아서, 이들을 해독하여, 상기 각부의 동작지령을 행하는 디코우터 회로(22).Functions as an interface means, and transmits / receives communication data, addresses, and the like, the data bus 11 for connecting the corresponding parts, the connection state between the data bus 11 and the parts, the communication conditions, and the like. A switch
그리고, 본 발명 실시예의 최대의 특징은, 상기한 각 회로요소를, 상기 시분할 다중통신장치에 있어서의 다른 회로구성요소와 분리하여 독립된 기능소자로서, 모듈화 하는데에 있다.The greatest feature of the embodiment of the present invention is that the above-mentioned circuit elements are modularized as independent functional elements separately from other circuit elements in the time division multiple communication apparatus.
이와같은 모듈화는, 본 발명 실시예의 경우에, 기능부분을 커스텀(Custom)IC등으로서 단일 칩화하는 것에 의하여 행하여지고, 듀얼 인 라인 패키지(Dual in line Package)등에 수납하여 실제로 장착된다.Such modularization is performed in the case of the embodiment of the present invention by converting a functional portion into a single chip as a custom IC or the like, and is actually housed in a dual in line package or the like.
이와같이 기능 소자화된 통신 데이터 입출력회로를, 상기 제 1 도에 나타낸 시분할 다중통신장치에 조합할 때의 접속관계는, 다음에서와 같이 되어져 있다.The connection relationship when combining the communication data input / output circuit functionalized as described above with the time division multiple communication device shown in FIG. 1 is as follows.
먼저, 제어부(4)에 대하여서는, 디코우처 회로(22) 및 데이터 버스(11)를 접속한다.First, the control unit 4 connects the
이들은, 각각 데이터등을 파라델로서 전송하도록 접속된다.These are connected so as to transmit data and the like as paradies, respectively.
또한, 통신회선 인터페이스(2)에 대하여서는, 송신데이터 출력버퍼(13) 및 송신 타이밍결정회로(14)와, 수신데이터 입력버퍼(15) 및 수신타이밍 결정회로(17)와, 통신접속요구 검출회로(18)와, 상대 어드레스 검출회로(19)와를 접속한다.In addition, with respect to the communication line interface 2, the transmission
이들은, 각각 데이터등을 시리얼로서 전송하도록 접속된다.These are connected so as to transmit data and the like as serial, respectively.
상기 송신타이밍 결정회로(14)와, 수신타이밍 결정회로(17)와는, 카운터 종류를 구비하여서 구성된다.The transmission timing determination circuit 14 and the reception timing determination circuit 17 have a counter type.
전자는, 자국 어드레스 입력회로(21)에 의하여 입력된 자국 어드레스 및 단말수 설정회로(20)로부터 입려된 값을 목표값으로하여 동기신호를 계수하는 것에 의하여, 자체장치의 송신이 가능한 슬로트를 결정한다.The former counts the synchronization signal using the local station address inputted by the local station
한편, 후자는, 상애 어드레스 검출회로(19)에 의하여 입력된 상대 어드레스 및 단말수 설정회로(20)로부터 입력된 값을 목표값으로하여 동기신호를 계수하는 것에 의하여, 자체장치의 수신의 슬로트를 결정한다.On the other hand, the latter is a slot of reception of the own apparatus by counting the synchronization signal using the relative address input by the upper
또한, 스위치 스테이터스 입력회로(23)는, 상기 제 1 도에 나타낸 통신조건 스위치(6)에, 그리고 자국 어드레스 입력회로(21)는 자국 어드레스 스위치(5)에 각각 접속된다.The switch
본 발명의 실시예에 적용되는 시분할 다중통신은, 앞서 설명한 바와같이, 수직동기신호에 의하여 프레임 동기를 취하고, 수평동기신호에 의하여 슬로드동기를 취하는 방식으로 되어져 있다.Time-division multiplexing communication applied to the embodiment of the present invention has been made in such a manner that, as described above, frame synchronization is performed by the vertical synchronization signal, and slot synchronization is performed by the horizontal synchronization signal.
이 방식은, 1 프레임내에, 단말의 대수보다 많은 개수의 슬로트를 설정하고, 각 슬로트에 단말에 대응하는 어드레스를 부여하여, 1 프레임에 적어도 한번의 통신기회를 각 단말에 부여하는 구성으로 되어져 있다.This method is configured to set more slots than the number of terminals in one frame, give each slot an address corresponding to the terminal, and give each terminal at least one communication opportunity in one frame. It is done.
그리고, 각 단말에서는, 할당된 슬로트에, 통신데이터 패키트(Packet)를 싣는 것에 의하여 통신을 행한다.In each terminal, communication is carried out by placing a communication data packet in the assigned slot.
이때에, 통신회선에는, 도시하지 아니한 싱트로나이져로부터 수직동기신호와 이것에 연이어지는 수평동기신호가 소정의 시간 간격으로 순차적으로 출력된다.At this time, a vertical synchronization signal and a horizontal synchronization signal successively connected thereto are sequentially output from the syncronizer (not shown) at predetermined time intervals.
이와같은 프레임구성의 일예를 나타내면, 1 프레임을 489개의 수평동기신호에 의하여 분할하여, 488개의 슬로트를 구성함과 동시에, 1 프레임을 16.6ms의 길이로하고, 수직동기신호를 0.6ms, 수평동기신호를 5μs로하여, 슬로트의 길이가 32.5μs, 데이터의 길이가 20μs로 되는 것이 있다.As an example of such a frame configuration, one frame is divided by 489 horizontal synchronous signals to form 488 slots, one frame is 16.6 ms long, and the vertical synchronous signal is 0.6 ms horizontal. The synchronization signal is 5 s, the slot length is 32.5 s and the data length is 20 s.
또한, 각 슬로트에 끼워 넣어지는 패키트는, 본 발명의 실시예에서는 20비트의 길이로서 설정하고 있다.In addition, the package inserted in each slot is set as 20 bits in the Example of this invention.
최초의 1비트째는, 스타아트 비트이고, 다음의 3비트가 제어비트이며, 나머지의 16비트가 데이터 비트이다.The first one bit is a star art bit, the next three bits are control bits, and the remaining 16 bits are data bits.
이와같은 프레임구성을 취하는 통신회선에, 복수대, 예를들면, 61대의 단말장치를 접속하면, 각 단말은, 1프레임 중에서 8회의 데이터 송출기회를 가지는 것으로 된다.When a plurality of terminal devices, for example, 61 terminal devices are connected to a communication line having such a frame structure, each terminal has eight data transmission opportunities in one frame.
그리고, 1패키트가 20비트이므로, 하나의 단말당의 데이터전송속도는, 다음식으로 나타나게 된다.Since one package is 20 bits, the data transmission rate per one terminal is represented by the following equation.
8회 × 20비트 × 60/s = 9600비트/s8 times × 20 bits × 60 / s = 9600 bits / s
그리고, 각 단말에서는, 할당된 슬로트에, 통신데이터 패키트를 싣는것에 의하여 통신을 행한다.In each terminal, communication is carried out by loading a communication data package in the assigned slot.
여기에서, 단말 측으로부터 송신을 행하는 경우에 대하여 설명한다.Here, a case of transmitting from the terminal side will be described.
또한, 장치의 사용전에, 본 발명의 실시예의 통신데이터 입출력회로(3)에 있어서의 단말수 설정회로(20)에, 해당 LAN의 단말수를 설정하여 둔다.Before using the apparatus, the number of terminals of the LAN is set in the terminal
이 수는, 해당 LAN의 단말수에 변경이 없는 한 그 상태대로 유지된다.This number is maintained as it is unless there is a change in the number of terminals of the LAN.
디코우터 회로(22)는, 제어부(4)로부터의 콘트롤 신호를 받아서, 이것을 해독하고, 그 지시내용에 따라서, 병직변환기(12), 직병변환기(16), 상대 어드레스 검출회로(19), 자국 어드레스 입력회로(21) 및 스위치 스테이터스 입력회로(23)의 동작을 각각 제어한다.The
예를들면, 데이터 송신시에는, 데이터 버스(11)에 의하여, 해당 단말에 할당되어 있는 자국 어드레스를 어드레스 버스(24)를 통하여 송신타이밍 결정회로(14)에 보내고, 자국 어드레스를 이들에 설정하여 둔다.For example, at the time of data transmission, the local station address assigned to the terminal is sent to the transmission timing determination circuit 14 by the data bus 11 via the
이 어드레스도 변경이 없는한, 그 상태대로 유지된다.This address is also kept as it is unless there is a change.
다음에, 디코우더 회로(22)는, 데이터 버스(11)에 의하여, 제어부(4)에 연이어지는 데이터 버스와 병직변환기(12)와를 접속한다.Next, the
제어부(4)는, 단말장치로부터의 데이터를 단말인터페이스(1) 및 제어부(4)를 거쳐 병직변환기(12)에 보낸다.The control unit 4 sends the data from the terminal apparatus to the
병직변환기(12)로서 직렬로 변환된 송신데이터는, 송신데이터 출력버퍼(13)로서 잠시동안 보존된다.The transmission data converted serially as the
이때에, 송신타이밍 결정회로(14)에서는, 통신회선의 동기신호를 검출하여 송신타이밍을 설정한다.At this time, the transmission timing determination circuit 14 detects the synchronization signal of the communication line and sets the transmission timing.
이 송신타이밍은, 수직동기신호를 기준으로 하여 미리 설정된 접속단말수와, 자국 어드레스와를 목표값으로하여 결정한다.The transmission timing is determined based on the vertical synchronization signal based on the number of connection terminals set in advance and the local station address.
즉, 자국 어드레스 입력회로(21)에 의하여 입력된 자국 어드레스를 목표값으로하여, 수직동기신호의 뒤에 연이어지는 수평동기신호를 계수하는 것에 의하여, 자체장치의 송신이 가능한 슬로트를 결정한다.That is, a slot capable of transmitting its own device is determined by counting the horizontal synchronization signal subsequent to the vertical synchronization signal with the local address inputted by the local
또한, 상기한 바와같이, 미리 설정된 접속단말수에 의하여 1프레임의 슬로트수를 나눈값에 상당하는 회수분인, 자체장치의 데이터를 송신할 수가 있기 때문에, 송신타이밍 결정회로(14)는, 수평동기신호를 접속단말수분으로 계수하여, 상기 슬로트의 결정을 위하여 계수를 반복한다.As described above, since the data of the own device, which is the number corresponding to the number of slots of one frame divided by the number of preset terminals, can be transmitted, the transmission timing determination circuit 14 is horizontal. The synchronization signal is counted by the number of connection terminals, and the count is repeated to determine the slot.
이와같은 반복은, 상기한 회수분이 가능하다.Such repetition is possible for the above-mentioned recovery amount.
상기 계수값이, 자국 어드레스에 대응하는 값으로 되었을때에, 송신이 가능한 슬로트이면 판단하여서, 송신타이밍 결정회로(14)는, 송신데이터 출력버터(13)에 격납되어 있는 송신데이터를 통신회선 인터페이스(2)를 통하여 통신회선에 출력한다.When the count value becomes a value corresponding to the local station address, it is determined that the slot is capable of transmission, and the transmission timing determination circuit 14 determines the transmission data stored in the transmission
이때에, 송신타이밍 결정회로(14)는, 병직변환기(12)에 대하여, 다음의 송신데이터의 입력을 허용하는 신호를 출력한다.At this time, the transmission timing determination circuit 14 outputs a signal to the
이 결과, 상기한 바와같이 하여, 다음의 송신데이터가 병직변환기(12)에 입력된다.As a result, the following transmission data is input to the
다음에, 다른 단말자아치로부터의 데이터를 수신하는 경우에 대하여 설명한다.Next, a case of receiving data from another terminal magnetic value will be described.
통신회선으로부터, 통신회선 인터페이스(2)를 통하여 데이터가 입력되고, 수신데이터 입력버퍼(15)에 잠시동안 격납된다.Data is input from the communication line via the communication line interface 2 and stored in the received data input buffer 15 for a while.
이 수신데이터는, 직병변환기(16)에서 직렬 데이터로부터 병렬데이터로 변환된다.This received data is converted into serial data from serial data in the serial-to-parallel converter 16.
통신접속요구 검출회로(18)는, 이 수신데이터와, 미리 설정된 자국 어드레스와 비교하여, 이 수신데이터가 자체장치의 수신인 것으로 판단하면, 제어부(4)에 대하여 통신접속요구 신호를 보낸다.The communication connection
제어부(4)는, 상대의 장치에 대하여, 통신회선을 통하여 통신이 가능한 신호를 보냄과 동시에, 상애 장치의 어드레스를 데이터 버스(11)를 통하여 상대 어드레스 검출회로(19)로부터 입력한다.The control unit 4 sends a signal capable of communication to the counterpart device via the communication line, and inputs the address of the host device from the counterpart
이것을 받아서, 상대 장치로부터의 데이터가, 상대 장치에 할당된 슬로트에 끼워 넣어져 통신회선 상에 전송된다.Upon receiving this, the data from the counterpart device is inserted into the slot assigned to the counterpart device and transmitted on the communication line.
또한, 수신타이밍 결정회로(17)에서는, 통신회선의 동기신호를 검출하여, 수신 타이밍을 설정한다.In addition, the reception timing determination circuit 17 detects the synchronization signal of the communication line and sets the reception timing.
이 수신타이밍은, 수직동기신호를 기준으로하고, 미리 설정된 접속단말수와, 상기 상대 어드레스 검출회로(19)로서 검출된 상대 어드레스와를 목표값으로 하여 결정한다.The reception timing is determined on the basis of the vertical synchronization signal and determined based on the number of connection terminals set in advance and the relative address detected as the relative
즉, 상대 어드레스 검출회로(19)에 의하여 입력된 상대 어드레스를 목표값으로하여, 수직동기신호의 뒤의 수평동기신호를 계수하는 것에 의하여, 자체장치가 수신할 상대 장치의 슬로트를 결정한다.In other words, by counting the horizontal synchronous signal behind the vertical synchronous signal with the relative address input by the relative
또한, 상기 송신의 경우와 동일하게, 미리 설정된 접속 단말수에 의하여 1프레임의 슬로트수를 나눈값에 상당하는 회수분인 데이터를 상대 장치가 송신할 수가 있기 때문에, 수평동기신호를 접속단말수분으로 계수하여, 상기 슬로트의 결정을 위하여 계수를 반복한다.In addition, as in the case of the above-mentioned transmission, since the counterpart apparatus can transmit data corresponding to the number of slots divided by one frame by the preset number of connected terminals, the horizontal synchronization signal is divided into the number of connected terminals. Count, and repeat counting to determine the slot.
이와같은 반복은, 상기한 회수분이 가능하다.Such repetition is possible for the above-mentioned recovery amount.
상기 계수값이, 상대 애드레스에 대응하는 값으로 되었을때에, 송신할 슬로트이면 판단하여서, 수신타이밍 결정회로(17)는, 통신회선으로부터 통신회선 인터페이스(2)를 통하여 수신데이터 입력버퍼(15)에 격납되어 있는 수신데이터를, 직병변환기(16)에 전송시켜서 직렬데이터를 병렬데이터로 변환한다.When the count value becomes a value corresponding to the relative address, it is determined that the slot is to be transmitted, and the reception timing determining circuit 17 determines the received data input buffer (from the communication line through the communication line interface 2). The received data stored in 15) is transferred to the serial-to-parallel converter 16 to convert serial data into parallel data.
여기에서, 디코우더 회로(22)는, 제어부(4)로부터의 콘트롤 신호를 해독하여 데이터 버스(11)에 의하여, 상기 직병변환기(16)와 제어부(4)로 통하는 데이터 버스와를 접속한다.Here, the
이것에 의하여, 수신데이터는, 제어부(4) 및 단말 인터페이스(1)를 통하여 단말장치에 입력된다.As a result, the received data is input to the terminal apparatus via the control unit 4 and the terminal interface 1.
다음에, 시스템의 변경, 예를들면, 통신회선의 전송속도를 더욱 빠르게 하도록 변경하는 경우에 대하여 설명한다.Next, a change of the system, for example, a case of changing the transmission line speed of the communication line to be further described will be described.
본 발명의 실시예에서는, 단말 인터페이스(1), 통신회선 인터페이스(2) 및 제어부(4)에 대하여, 회로의 일부 또는 전부를 변경할 필요가 있다.In the embodiment of the present invention, it is necessary to change some or all of the circuits for the terminal interface 1, the communication line interface 2, and the control unit 4.
그러나, 본 발명의 주요부인 통신데이터 입출력회로에 대하여서는, 송신타이밍 결정회로(14) 및 수신타이밍 결정회로(17)에 있어서, 통신 회선의 수직동기신호를 기준으로하여 수평동기신호를 계수하는 것에 의하여, 송신 및 수신타이밍을 설정하고 있는 것이어서, 통신회선의 전송속도의 변경이 있더라도, 그 상태대로 대응할 수가 있다.However, with respect to the communication data input / output circuit, which is an essential part of the present invention, in the transmission timing determination circuit 14 and the reception timing determination circuit 17, the horizontal synchronization signal is counted based on the vertical synchronization signal of the communication line. Thus, since the transmission and reception timings are set, even if there is a change in the transmission speed of the communication line, it is possible to respond as it is.
따라서, 시스템의 품질향상등을 변경할때에, 유연하게 대응할 수가 있다.Therefore, when changing the quality improvement of a system, it can respond flexibly.
이것은, 모듈화한 본 발명의 실시예의 통신데이터 입출력회로의 부분이 범용성을 가지는 것을 의미한다.This means that the part of the communication data input / output circuit of the embodiment of the present invention modularized has versatility.
이로인하여, 여러 가지 성능의 LAN등의 시분할 다중통신장치에 대하여, 통신데이터 입출력회로의 부분에 모듈화한 것을 이용할 수가 있는 것으로 된다.This makes it possible to use a modularized part of the communication data input / output circuit for a time division multiple communication device such as a LAN having various performances.
따라서, 본 발명의 실시예에 의한 시분할 다중통신장치의 구성에 있어서는, 장치의 일부가 규격화 되어있는 것에 의하여, 시스템의 가격이 저렴하게 되고, 또한, 시스템의 변경에 대한 유연성을 가지게 되는 것이 가능하다.Therefore, in the configuration of the time division multiplexing device according to the embodiment of the present invention, the standardization of a part of the device makes it possible to reduce the price of the system and to have flexibility in changing the system. .
또한, 본 발명의 실시예에서는, 통신데이터 입출력회로의 부분이 모듈화 되어있기 때문에, 그 밖에 다른 구성요소에 있어서의 개별적인 설계부분이 적게 되어서, 부품수가 감소되고, 이로인하여, 시분할 다중통신장치를 보다더 경량화하고 또한 소형화 할 수가 있고, 또한, 대량으로 생산할 수가 있으므로 값싸게 구성할 수가 있는 것이다.In addition, in the embodiment of the present invention, since the portion of the communication data input / output circuit is modularized, the individual design portions in other components are reduced, so that the number of parts is reduced, which makes the time division multiple communication apparatus more suitable. It can be made cheaper because it can be lighter and smaller, and can be produced in large quantities.
본 발명은, 상기한 실시예에 한정되는 것만은 아니고, 여러 가지의 형태가 가능하다.This invention is not limited to the above-mentioned embodiment, Various forms are possible.
예를들면, 상기 실시예에 있어서 모듈화된 회로구성요소의 전부가 아니고, 일부를 모듈화하는 것이 생각 될 수 있다.For example, in the above embodiment, it is conceivable to modularize a part of the circuit components rather than all of them.
상기의 모듈화 하는 구성요소의 조합을 예시적으로 열거하면 다음과 같다.For example, a combination of the above-described modularized components is as follows.
ⓐ 송신타이밍 결정회로(14) 및 수신타이밍 결정회로(17).Transmission timing determining circuit 14 and receiving timing determining circuit 17;
ⓑ 병직변환기(12) 및 송신데이터 출력버퍼(13).Ⓑ a
ⓒ 상기 ⓐ 항 및 ⓑ 항의 것의 조합.Ⓒ combinations of the above items ⓐ and ⓑ.
ⓓ 상기 ⓐ 항, ⓑ 항 또는 ⓒ 항의 것에, 통신접속요구 검출회로(19)를 부가한 것.Ⓓ The communication connection
ⓔ 상기 ⓐ 항, ⓑ 항, ⓒ 항 또는 ⓓ 항의 것에 상대 어드레스 검출회로(19) 및 단말수 설정회로(20)를 부가한 것.Ⓔ The relative
상대 어드레스 검출회로(19) 및 단말수 설정회로(20)를 부가한 것.The relative
또한, 상기 변형의 예에서와 같이, 모듈화 되는 회로의 요소가 적으면, 장치 전체의 회로 간소화의 효과가 다소 적어지지만, 그대신에, 범용성이 보다 더 커지는 이점이 있다.In addition, as in the example of the above modification, when the elements of the circuit to be modularized are less, the effect of circuit simplification of the apparatus as a whole becomes less, but instead, there is an advantage that the versatility becomes larger.
이상에서 설명한 바와같이, 본 발명은, 성능이 다른 여러 가지의 데이터통신 시스템에 폭넓게 적용할 수가 있음과 동시에, 동일의 시스템에 있어서의 변경에 대하여서도 유연하게 대응할 수가 있고, 또한, 개별적인 설계부분을 적게하여, 부품점수를 줄이는 것에 의하여 경량이고도 소형화 할 수가 있으며, 또한, 대량으로 생산할 수가 있어서, 시분할 다중통신장치를 싼값으로 구성할 수 있는 효과가 있는 것이다.As described above, the present invention can be widely applied to various data communication systems having different performances, and can flexibly cope with changes in the same system. By reducing the number of parts, the weight and size can be reduced, the mass production can be performed in large quantities, and the time-division multiple communication apparatus can be configured at a low price.
Claims (5)
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6826 | 1986-01-16 | ||
JP61006826A JPS62164347A (en) | 1986-01-16 | 1986-01-16 | Time division multiplex communications i/o device |
JP61-6826 | 1986-01-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870007616A KR870007616A (en) | 1987-08-20 |
KR900002634B1 true KR900002634B1 (en) | 1990-04-21 |
Family
ID=11649021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019860010179A KR900002634B1 (en) | 1986-01-16 | 1986-11-29 | Time division multiplex communications i/o device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS62164347A (en) |
KR (1) | KR900002634B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5005571B2 (en) | 2008-02-14 | 2012-08-22 | 東京エレクトロン株式会社 | Liquid processing equipment |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5161702A (en) * | 1974-11-26 | 1976-05-28 | Yaskawa Denki Seisakusho Kk | DEETAKOKANHOSHIKI |
JPS5911055A (en) * | 1982-07-10 | 1984-01-20 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor communication controller |
JPS60130946A (en) * | 1983-12-20 | 1985-07-12 | Nec Corp | Synchronous communication controller |
-
1986
- 1986-01-16 JP JP61006826A patent/JPS62164347A/en active Pending
- 1986-11-29 KR KR1019860010179A patent/KR900002634B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPS62164347A (en) | 1987-07-21 |
KR870007616A (en) | 1987-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1203876A (en) | Peripheral control for a digital telephone system | |
US3983330A (en) | TDM switching network for coded messages | |
EP0253381B1 (en) | Data transfer apparatus | |
US4546470A (en) | Communications systems | |
KR850008089A (en) | Digital PBX switch | |
US4685104A (en) | Distributed switching system | |
CA1107850A (en) | Modular switching system | |
US4516236A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals. | |
KR900002634B1 (en) | Time division multiplex communications i/o device | |
US4720828A (en) | I/o handler | |
US4241802A (en) | Method and circuit arrangement for switching signals having different transmission speeds within a program-controlled data exchange system | |
US6532239B1 (en) | Transmission/reception concurrent matching apparatus for TDM channels and method thereof | |
US20060209679A1 (en) | Transceiver, optical transmitter, port-based switching method, program, and storage medium | |
US4799216A (en) | Distributed switching system | |
JPS6051319B2 (en) | Control signal transmission method in button telephone equipment | |
US4532627A (en) | Time multiplex controlled data system | |
CA1083696A (en) | Time division switching network | |
US4482995A (en) | Time division multiplex switching network unit | |
KR950006602B1 (en) | Synchronizing ad-drop transmitter | |
KR980007180A (en) | Multi-Universal Asynchronous Transceiver with Time Division | |
KR900002633B1 (en) | Method for controlling time division multiplex communication | |
JP2689508B2 (en) | Multiple information transmission processor for digital protection relay system | |
KR100217939B1 (en) | Subscriber board improved group delay | |
CA1189928A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals | |
US5757276A (en) | Communication port control system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19940304 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |