Nothing Special   »   [go: up one dir, main page]

KR900006944B1 - 데이타 단말기용 신호로 제어 회로 - Google Patents

데이타 단말기용 신호로 제어 회로 Download PDF

Info

Publication number
KR900006944B1
KR900006944B1 KR1019840007093A KR840007093A KR900006944B1 KR 900006944 B1 KR900006944 B1 KR 900006944B1 KR 1019840007093 A KR1019840007093 A KR 1019840007093A KR 840007093 A KR840007093 A KR 840007093A KR 900006944 B1 KR900006944 B1 KR 900006944B1
Authority
KR
South Korea
Prior art keywords
signal
signals
buffer
data
logic circuit
Prior art date
Application number
KR1019840007093A
Other languages
English (en)
Other versions
KR850004823A (ko
Inventor
코트네이 포처 토마스
에른스트 로빈슨 모르간
Original Assignee
디지탈 이큅먼트 코포레이션
원본미기재
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디지탈 이큅먼트 코포레이션, 원본미기재 filed Critical 디지탈 이큅먼트 코포레이션
Publication of KR850004823A publication Critical patent/KR850004823A/ko
Application granted granted Critical
Publication of KR900006944B1 publication Critical patent/KR900006944B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G06F3/0227—Cooperation and interconnection of the input arrangement with other functional units of a computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Communication Control (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Computer And Data Communications (AREA)

Abstract

내용 없음.

Description

데이타 단말기용 신호로 제어 회로
도면은 본 발명의 회로를 도시한 계통도.
* 도면의 주요부분에 대한 부호의 설명
11 : 메인 컴퓨터 13 : 쌍방향성 채널
15 : UART 17 : 키보드
19 및 29 : 멀티플렉서 23 및 43 : 버퍼
25 : AND 게이트 31 : 비교기
39 : 플립-플롭 49 : 스크린 메모리
55 : 디스플레이 장치 59 : 엔코더
63 : 원-쇼트 멀티바이브레이터 65 : OR게이트
73 : 클리어 통신 키 79 : 디코더
본 발명은 데이타 단말기용 신호로 제어 회로에 관한 것이다.
데이타 프로세싱(procesing) 시스템, 특히 데이타 단말기를 사용하는 데이타 프로세싱 시스템에서 종종 호스트 컴퓨터(host computer)라고도 부르는 메인(main) 데이타 프로세서에로 및 이 메인 데이타 프로세서로부터 흐르는 데이타 신호 교통량은 대단히 많다. 시간적 제한이나 데이타의 기억 제한 등과 같은 제한적 사항에 대해 데이타 신호 교통량이 시스템의 용량을 초과하지 않도록 종래 기술의 시스템에는 값(value) 안전 모니터링(monitoring) 시스템이 포함되어 있다. 이러한 값의 안전 여부에 관한 요건중 하나는 "온(on)" 또는 "오프(off)" 신호를 보내기 위한 메인 데이타 프로세서의 능력이다. "오프" 신호는 데이타 단말기가 유효하게 접속되지 않게 하며, "온" 신호는 데이타 단말기를 범 비동기식 송수신기(UART ; Universal Asynchronous Receiver Transmitter) 에 유효하게 접속시킨다. 그러나, 이러한 안전성으로는 문제점이 발생하고 있는데, 예를 들어(전압 강하, 부정확한 프로그래밍, 부품들의 돌발적인 고장, 신호선 잡음 등과 같은) 시스템의 불규칙성으로 연하여 "오프" 상태가 단말기 회로에서 의사적(擬似的)으로 실행될수 있다는 점이다. "오프"상태가 허위로 발생되면, 비록 실제로는 "오프" 상태로 될 이유가 없음에도 불구하고 단말기 회로는 문제점이 수정될 때까지 사용할 수 없게 된다. 종래 기술에서, 불규칙 상태가 있는 것이 아닌가 하는 의심이 들면 단말기를 "턴 오프(tum off)" 시켰다가, 즉, 전원을 껐다가 다시 키게된다. 이렇게 함으로써 "오프" 상태가 사라지게 되지만, 이것은 정보를 재적재하여 일련의 초기치 설정 단계들을 거쳐야 한다는 것을 의미한다.
본 발명의 목적의 의사 "오프" 상태가 발생하는 경우에 단말기를 턴오프시켰다가 이를 재개하는 필요성을 제거하는 것이다. 본 발명의 시스템은 사용자로 하여금 데이타 전송 경로를 클리어(clear)시킬 수 있게 하며, "오프" 상태가 국부적인 문제일 경우, 재개 과정이 필요없게 된다. 이의 잇점은 정보를 재적재하고 초기화 루틴(routine)을 위해 여러 단계를 수행하는 것과 같은 작업을 하는데 소요되는 시간을 낭비하지 않으므로 데이타 처리가 불필요하게 지연되지 않는다는 점이다. 본 발명의 시스템은 또한 데이타 교통량의 흐름이 시스템의 용량을 초과하는 점에 접근하는 경우에 데이타 전송을 차단시킨다.
본 발명의 시스템은 병렬-직렬 변환 및 직렬-병렬 변환을 처리하도록 메인 데이타 프로세서에 접속된 UART를 포함한다. 키보드(keyboard)로부터의 데이타 전송로는 UART에 접속되고, 이 경로는 2개의 멀티플렉서(multiplexer) 및 게이트(gate) 회로에 의해 제어되는 버퍼(buffer)를 포함한다. 데이타 신호들을 키보드로부터 1개의 멀티플렉서를 통해 버퍼로 전송되고, 게이트 회로의 제어하에서 이 버퍼로부터 다른 멀티플렉서를 통해 UART로 전송된다. 또한, 온-오프 상태를 기억하기 위한 수단을 제공하도록 플립-플롭(flip-flop)이 접속된 온-오프 비교기를 포함하는 제2데이타 전송로가 UART에 접속된다. 제2데이타전송로에서, 제2버퍼는 비교기에 접속된다. 또한 이 제2버퍼는 디스플레이(display) 장치에 접속되는 스크린 메모리(screen memory)에 접속된다. 디스플레이 데이타 신호들은 제2데이타 전송로를 따라 UART로부터 디스플레이 장치로 전송된다. "오프" 신호가 메인 데이타 프로세서로부터 전송될 때, 이 신호는 비교기에서 검출되어, 플립-플롭이 "온"신호를 발생시키게 한다. 플립-플롭의 "오프" 측은 제1버퍼의 판독을 제어하는 게이트 회로에 접속되고, 이 "오프" 신호는 이 게이트를 불능으로 만들도록 동작한다 이러한 상황에서, 단말기 사용자가 "오프" 신호가 의사적이거나 아니면 온-오프 플립-플롭이 잘못 셋트(∞t)되었다고 의심하지만 어떤 다른 이유로 인해 사용자는 정보를 전송할 수 있어야 하는 경우가 있다.
한 실시예에서, 사용자는 이러한 상황하에서 단말기 키보드 상의 클리어 통신키를 누를 수 있다. 클리어통신키를 누르게 되면 키보드는 신호를 디코더(decoder)에 보내는데 이 디코더는 두개의 버퍼에는 클리어신호를 게공하고 온-오프 플립-믈릅에는 리셋트(reset) 신호를 보낸다. 버퍼에 기억되어 있는 데이타는 지워지고 플립-플롭은 "온" 측으로 리셋트된다. 이러한 구성으로 메인 컴퓨터가 "오프" 상태가 의사적인것이 아니었다는 확인 요청을 받을 때까지 키보드 사용자는 "오프" 상태를 무시할 수 있다. 이를 구현하기 위해서는 키보드가 클리어링 신호들을 전송하는 것과 동시에 키보드는 또한 "온 신호 요청"을 메인 데이타프로세서로 보냄으로써 이루어진다. 메이 데이타 프로세서가 긍정적으로 응답을 하게 되면, "온"신호를 보내게 되고 이 "온" 신호는 비교기에 의해 검출되므로 온-오프 플립-플롭은 "온" 위치에 남아 있게 된다. 게이트가 엔에이블(enable), 즉 "온"상태로 있는 동안, 키보드는 데이타를 메인 데이타 프로세서로 전송할수 있다. 또한, 시스템은 제2버퍼의 일부분으로서 상부 및 하부 임계 검출(threshlod detection) 회로를 갖고 있으므로, 제2버퍼가 적재되는 중이며 또한 버퍼의 한개 용량에 근접하는 경우에, 제2버퍼는 신호를 메인 데이타 프로세서로 보내어 "오프" 신호를 요청한다. 이와는 달리 제2버퍼에 적재되어 있는 데이타가 하부 임계값 이하이면, 제2버퍼는 신호를 메인 데이타 프로세서로 보내어 "오프" 신호를 요청한다.
이제부터, 첨부한 도면을 참조하여 위에서 논의한 본 발명의 특징 및 목적들에 대해서 상세하게 기술하겠다.
도면에는 쌍방향성 채널(bidirectional channel, 13)을 통해 UART(15)에 접속되는 메인 컴퓨터(11)이 도시되어 있다. 채널(13)은 병렬로 배열된 도체들을 포함하고 있다. UART대로 들어가는 1개의 메인 데이타 경로 및 UART 밖으로 나가는 1개의 메인 데이타 경로도 있다. UART 내로 들어가는 메인 데이타 경로는 키보드(17)에서 시작되는데, 이 키보드는 멀티플렉서(MUX, 19)에 접속된 2개의 채널들을 갖고 있다. 제1채널(21)은 또한 MUX(19)로부터 버퍼(23)에 접속된다.
양호한 실시예에서, 키보드(17)은 디지탈 이퀼먼트코포레이션(Digital Equipment Corporation)제품인 LK201이고, MUX(19)는 시그네틱스 코포레이션(Signetics Corporation) 제품인 다수의 LS 157로 구성되고, 버퍼(23)은 티알더블유 코포레이션(TRW Corporation) 제품인 다수의 TDC 1030으로 구성된다. 버퍼동작은 키보드에 의해 활성화되는 펌 웨어(firmware)에 의해 구현될 수도 있다는 것을 이해해야 한다.
버퍼(23)은 키보드(17)로부터 전송된 데이타 정보를 일시적으로 기억하고, 최종적으로는 AND 게이트(25)로부터의 콜럭 신호들에 응답하여 이 데이타 정보를 MUX(29)로 전송한다. 게이트(25)는 플립-플롭(39)로부터의 라인(27)상의 신호의 존재 또는 부재에 따라 클럭신호들을 통과시키도록 또는 통과시키지 않도록 조건지어지는데 이에 대해서는 나중에 설명하겠다. 버퍼(23)으로부터의 출력은 MUX(29)로 보내지고, 이 MUX를 통해 UART(15)로 보내져 메인 컴퓨터(11)로 보내진다.
제2전송 라인 UART(l5)에서 시작되는데, 신호들은 이로부터 비교기(31)로 전송된다. 양호한 실시예에서, 비교기(31)은 시그네틱스 코포레이션 제품인 다수의 LS 85로 구성된다. UART(15)로부터 라인(33)위로 전송되는 신호들은 코드화(coded) 신호들인데, 비교기(31)이 이 코드화 신호들을 모니터링한다. 이 코드화 신호들이 "오프" 또는 "온" 상태를 나타내면, 비교기(31)은 라인들(35,37) 각각으로 신호들을 보내어 플립-플롭(39)를 "오프" 또는 "온" 상태로 전이시킨다. 플립-플롭(39)가 "오프" 상태에 있으며, AND 게이트(25)를 불능으로 만들어 콜럭 신호들이 통과하지 못하도록 이 플립-플롭은 라인(27) 상에 차단 신호를 전송한다.
UART(15)는 비교기(31)을 통해 라인(41)을 따라 버퍼(43)으로 디스플레이 데이타를 전송한다. 버퍼(43)은 디스플레이 데이타를 임시적으로 보유한 다음 이 디스플레이 데이타를 라인(45)에서 수신된 출력 콜럭 신호들과 함께 라인(45) 상으로 전송한다. 양호한 실시예에서, 버퍼(43)은 티알더블유 코포레이션 제품인 다수의 TDC 1030들로 구성된다. 도면에는 클럭 발생기를 도시하지 않았다. 클럭 신호를 제공하는 것은 데이타 프로세싱 기술분야에서 잘 알려져 있으므로 더 이상 설명하지 않겠다. 채널(45)상의 출력 디스플레이 데이타 신호들은 스크린 메모리(49)(비트 맵 메모리로 대체할 수도 있음)로 전송되고, 이 디스를레이 데이타 신호들은 라인(51)을 통해 전송된 어드레스 신호들에 따라 스크린 메모리 내에 기억된다. 어드레스 신호를 스크린 메모리에 제공하는 것도 잘 알려져 있으므로 본 명세서에서는 더 이상 기술하지 않겠다. 또한, 주지의 사실로서 스크린 메모리는 채널(53)을 통해 화소(pixel) 정보를 디스플레이 장치(55)에 제공한다.
버퍼(43)은 내부에 상부 및 하부 임계 검출 회로를 갖도록 설계된다. 상부 임게 검출 회로는 버퍼(43)이 선정된 임계값 이상으로 적재된 때를 검출하면 출력 신호를 라인(57)상에 제공한다. 라인(57)상의 출력 신호는 엔코더(encoder,59)로 전송된다. 엔코더(59)는 일군의 신호들을 "오프" 측으로부터 라인(61)을 통해MUX(29)에 제공하여 메인 컴퓨터로 전송되도록 한다. 그러므로, 이 일군의 신호들은 메인 컴퓨터에 대한요구로서 디스플레이 단말기에의 전송을 중단하도록, 즉 라인(33)위로 전송하는 것을 중지하도록 요청한다. 버퍼(43)내의 데이타 양이 하부 임게값 이하로 떨어지연, 버퍼(43)은 라인(58)을 통해 신호를 엔코더(59)의 "온 요청"측에 전송한다. 유념할 것은 MUX(29)에는 원-쇼트(one-shot, 또는 단안정) 멀티바이브레이터(multivibrator, 63)이 접속되어 있는데 이 단안정 멀티바이브레이터(63)의입력 신호는 OR게이트(65)로부터 입력된다. OR게이트(65)의 입력은 라인(57) 및 라인(67)로부터 입력된다. 상부 임계 검출 신호가 라인(57)상에 인가되면, 이 신호는 OR게이트(65)로도 전송되어 단안정 멀티바이브레이터가 비안정 측으로 전이되도록 OR게이트를 통과한다 단안정 멀티바이브레이터(63)의 비안정 측으로부터의 출력은 라인(69) 상으로 전송되어 MUX(29)가 라인(61) 상의 신호를 수신하도록 한다. 단안정 멀티바이브레이터(63)이 MUX(29)를 위에서 언급한 바와 같이 조건짓지 않으면, MUX(29)는 버퍼(23)으로부터의 채널(71)상으로 나온 신호들을 통과시키게 된다.
시스템이 "오프" 상태에 있으므로써 AND 게이트(25)를 차단시키고 키보드(17)로부터 나와 UART(15)를 통하게 되는 데이타 전송 라인이 통과 불능이 되는 경우에, 사용자는 "오프" 신호 또는 "오프" 상태(이는 여러가지 상태에 의해 발생될 수 있다)가 의사적이 아닌가 하고 의심할 수 있다. 예를 들어, 저전압 상태 또는 신호 라인 잡음은 플립-플롭(39)를 "오프"상태에 놓여지게 할 수 있다. 또 다른 예로는 UART(15)가 부품 고장으로 인해 신호들을 잘못 처리하여 플립-플롭(39)가 "오프" 상태로 되게 할수 있다. 또다른 예로는, 실제로는 아무런 조처도 필요하지 않은데 메인 컴퓨터(11)로부터 "오프" 상태를 요청받을 수있으며, 많은 다른 이유로 인해 사용자는 "오프" 상태가 적절한 상태가 아니라는 것을 짐작할 수 있다. 이러한 상황에서, 사용자는 키보드(17)상에 있는 "클리어 통신 키"(73)을 누름으로써 의사 오프 상태를 소거할 수 있다.
이와는 달리 의사 오프 상태를 수행하기 위해 일련의(특정한)키들을 누름으로써 펌웨어로 하여금 코드화 신호들을 전송하도록 하여 소거 가능을 실행할 수 있다. 키(73)을 누르면 일군의 신호들이 라인(75)상에 전송되어 MUX(19)를 통해 채널(77)을 따라 디코더(79)로 전송된다. 디코더(79)는 실제로는 키보드로부터 들어오는 많은 신호들을 디코딩 하기 위해 사용되지만, 븐 설명의 목적상 한 셋트의 신호만을 디코딩 하는것으로 간주하겠다. 양호한 실시예에서, 디코더(79)는 인텔 코포레이션(Intel Corporation) 제품인 2716EPROM이다. 이 디코더(79)로부터의 출력은 라인(67)을 따라 전송되고, 이 라인(67)로부터 라인(81)을 따라 버퍼(23 및 43)상의 "클리어" 단자로 전송되는 신호이다. 버퍼(23 및 43)에 의해 수신되는 "클리어"신호는 이 버퍼들을 클리어킴으로써 이 버퍼들 내에 존재하는 데이타를 지운다. 동시에, 라인(81) 상의 "클리어" 신호는 플립-플롭(39)에 대한 리셋트 신호로서 작용한다. "클리어" 신호가 라인(81)상에 존재하면, 플립-플롭(39)는 "온"측으로 전이된다. 플립-플롭(39)가 "온"측으로 전이되면, 라인(27)상의 차단 신호는 제거되므로, AND게이트(25)는 엔에이블되어 클럭 신호들을 전송하고 이는 차례로 키보드(17)로부터 버퍼(23)을 통과하는 데이타의 흐름을 엔에이블링 시킨다.
동시에, 라인(67)상의 신호는 OR 게이트(65)로 전송되는데, 이 OR게이트(65)의 출력은 단안정 멀티바이브레이터(63)을 비안정 측으로 전이시킨다. 단안정 멀티바이브레이터(63)이 비안정측에 있으면, 이 멀티바이브레이터는 라인(61)상에 신호를 제공하여 MUX(29)를 개방시켜 라인(61) 또는 라인(83)상의 신호를 수신하도록 한다. 이예에서, 라인(67)상의 신호는 엔코더(59)의 "온 요정"측으로 전송될 것이므로 라인(83)상의 일군의 신호들은 MUX(2g) 및 UART(15)를 통해 메인 컴퓨터(11)로 전송된다. 이 나중에 언급된 일군의 신호들은 "온"신호가 단말기에 의해 요청된다는 것을 표시하도록 메인 컴퓨터내에서 디코딩된다. 메인컴퓨터가 긍정적으로 응답하면, "온" 신호가 UART(15)를 통해 라인(33)상에 전송된다. 버퍼(23 및 43)과 플립-플립(39)를 리셋팅하는 것외에도, 본 발명의 시스템은 의사 "온"신호를 요청하여 의사 신호가 어떻게해서 발생되었으며 또 재발생되려고 하는 경우에, 메인 컴퓨터로부터의 "온" 신호에 의해 이러한 상태를 제거한다.
상기 설명한 것에 비추어 븐 발명의 시스템은 명백히 다음 사항을 제공한다. 메인 컴퓨터로부터 "온" 또는 "오프" 신호가 있었는가를 검출하는 것, 메인 컴퓨터가 요청하는 상태를 기억하는 것, 메인 컴퓨터가 "오프" 상태를 요청한 경우에 키보드로부터 시작되는 전송로를 차단하는 것, 디스플례이 장치에 대해 전송로 내에 있는 버퍼가 과잉적재되는 경우에 "오프" 상태를 요청하는 것, 디스플레이 장치에 대해 전송로 내에 있는 버퍼가 하부 임계값 이하로 떨어지는 경우에 "온" 상태를 요청하는 것, 키보드로부터 메인 컴퓨터에 이르는 경로를 클리어시키는 클리어링 동작을 제공하여 각 전송로의 버퍼를 리셋트시키고 플립-플롭을 리셋트시키며(그러므로, 키보드로부터 메인 컴퓨터에 이르는 전송로를 차단하지 않는다) 또한 메인 컴퓨터가 "온" 신호를 제공할 것을 요청하도록 하는 것을 제공한다. 또한 이해해야 할 것은 본 발명의 시스템은 버퍼(23 및 43)을 클리어시키므로 전송로가 개방되는 경우에 버퍼(23)에 관한 한 이를 통해 데이타를 전송하는 데는 문제점이 없을 뿐아니라 버퍼(43)에 관한 한 이를 통해 정보를 수신하는 데에도 아무런 문제점이 없다. 또한 사용자는 버퍼(43)의 내용이 의사 상태를 불러일으켰다는 것을 짐작할 수 있다는 것을 이해해야한다.
본 발명에서는 클리어 통신 키를 사용하였으나 본 명세서에 기술한 바와 같은 클리어 통신 기능은 펌 웨어 내에 정학한 명령 데이타를 기억시키고 예를 들어 일련의 키를 누름으로써 정확한 명령 데이타를 펫칭(fetching)함으로써, 수행될 수도 있다. 이러한 장치는 본 발명의 개념에 포함된다.

Claims (9)

  1. 출력 메모리 수단(49) 및 키보드(17)을 포함하는 데이타 출력 장치를 갖고 있고 데이타 단말기 시스템이 신호들을 메인 데이타 프로세서에 전송하는지의 여부를 제어하도록 코드화 "온" 및 "오프"신호들을 상기 데이타 단말기 시스템에 전송하는 메인 데이타 프로세서로부터 데이타 신호들을 수신하며 또한 이 메인 데이타 프로세서로 데이타 신호를 보내도록 접속된 데이타 단말기 시스템에 있어서 한 방향으로는 병렬 신호를 직렬 신호로 변환시키며 다른 방향으로는 직렬 신호를 병렬 신호로 변환시키도록 형성되고 또한 신호들을 상기 메인 데이타 프로세서(11)로부터 수신하고 이 베인 데이타 프로세서로 보내도록 접속되는 쌍방향신호 변환 장치(15) ; "클리어" 신호에 응답하여 클리어되도록 형성되며 디스플레이하기 위해 신호들을 전송하도록 상기 출력 메모리 수단(49)에 접속된 제1버퍼 장치(43), 신호들을 상기 제1버퍼장치로 통과시키고 상기 "온" 또는 "오프" 신호의 존재를 검출하도록 상기 신호들을 모니터링하기 위해 상기 쌍방향성 신호 변환 장치(15) 및 상기 제1버퍼 장치(43)에 접속된 신호 모니터링 장치(31); 이 신호 모니터링 장치에 접속되며 검출된 "온" 또는 검출된 "오프" 신호에 각기 대응하는 제1 및 제2상태를 갖는 제1논리회로(39), "클리어" 신호에 응답하여 클리어되도록 형성되고, 상기 키보드(17)로부터 나오는 신호들을 수신하여 상기 쌍방향성 신호 변환 장치에의 전송을 위해 이 신호들을 기억하도록 접속된 제2버퍼장치(23); 상기 제l논리 회로(39)를 상기 제2버퍼 장치(23)에 접속시켜 이 제1논리 장치가 상기 게2상태인 것에 응답하여 데이타 신호들을 통과시키는 것으로부터 상기 제2버퍼 창치가 뷸능이 되도록 하는 제2논리 회로(25); 및 상기 키보드(17)을 상기 제1 및 제2버퍼 장치(23,43)과 상기 제1논리 회로(39)에 접속시킴으로써 상기 키보드로부터의 "클리어 통신" 신호에 응답하여 상기 제1 및 제2버퍼장치를 클리어 시키며 또한 상기 제1상태에 대해 상기 제1논리 회로를 리셋트 시킴으로써 상기 제2버퍼 장치를 엔에이블시켜 데이타신호들을 통과시키도록 하는 신호를 전송하는 디코딩 장치(79)를 포함하는 것을 특정으로 하는 데이타 단말기 시스템과 메인 데이타 프로세서 사이의 통신로를 선택적으로 클리어 및 차단하기 위한 창치.
  2. 제1항에 있어서, 상기 신호 모니터링 창치(31)이 상기 "온" 신호 및 선택적으로 상기 "오프" 신호의 존재를 검출하기 위한 비교기 장치를 포함하는 것을 특징으로 하는 통신로를 선택적으로 클리어 및 차단하기 위한 장치.
  3. 제2항에 있어서, 상기 제1논리회로(39)가 상기 비교기 장치에 접속된 쌍안정 화로를 포함하는 것을 특징으로 하는 통신로를 선택적으로 클리어 및 차단하기 위한 장치.
  4. 제1항에 있어서, 상기 제2논리 회로가 상기 제2버퍼 장치(23)에 접속된 출력과 상기 제2상태일때 상기 제1논리 회로에 의한 차단신호 출력을 수신하도록 접속된 입력 및 클럭 신호들을 수신하도록 접속된 입력을 가지고 있는 AND 게이트(25)를 포함하는 것을 특징으로 하는 통신로를 선택적으로 클리어 및 차단하기 위한 장치.
  5. 제1항에 있어서, 상기 키보드(17)이 제1신호 경로(75) 및 멀티플렉서 장치(19)에 의해 상기 디코딩장치(79)에 접속되며, 또한 제2신호 경로(21) 및 상기 멀티플렉서 장치(19)에 의해 상기 제2버퍼 장치(23)에 접속되는 것을 특징으로 하는 통신로를 선택적으로 클리어 및 차단하기 위한 장치.
  6. 제1항에 있어서, 제2버퍼 장치(23)이 제2멀티플렉서 장치(29)에 의해 상기 쌍방향성 신호 변환 장치(15)에 접속되며, 상기 디코딩 장치(79)는 제3논리 회로(59,63,65)에 의해 상기 제2멀티플렉서 장치에 접속되는 것을 특징으로 하는 통신로를 선택적으로 클리어 및 차단하기 위한 장치.
  7. 제1항에 있어서, 상기 제3논리 회로(59,63,65)가 엔코더 장치(59)를 포함하고, 상기 디코딩 장치(79)로부터의 신호에 응답하여 상기 엔코더 장치(59)가 상기 메인데이타 프로세서(11)이 "온" 신호를 발생시킬 것을 요청하는 요청신호를 상기 메인 데이다 프로세서로 보내는 것을 특징으로 하는 통신로를 선택적으로 클리어 및 차단하기 위한 장치.
  8. 제1항에 있어서, 상기 제1버퍼 장치(43)이 그 내부에 기억되어 있는 데이타가 상부 임계값을 초과하는 경우에 과잉적재 신호를 발생시키기 위한 장치를 포함하고, 상기 엔코더 장치(59)가 상기 과잉적재 신호에 응답하여 상기 메인 데이타 프로세서로부터 "오프" 신호를 요청하는 것을 특징으로 하는 통신로를 선택적으로 클리어 및 차단하기 위한 장치.
  9. 제1항에 있어서, 상기 제1버퍼 장치(43)이 그 대부에 기억되어 있는 데이타가 하부 임계값 이하인 경우에 과소적재 신호를 발생시키기 위한 장치를 포함하고, 상기 엔코더장치(59)가 상기 과소적재 신호에 응답하여 상기 메인 데이타 프로세서로부터 "온" 신호를 요청하는 것을 특징으로 하는 통신로를 선택적으로 클리어 및 차단하기 위한 장치.
KR1019840007093A 1983-11-14 1984-11-13 데이타 단말기용 신호로 제어 회로 KR900006944B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/551,010 US4639891A (en) 1983-11-14 1983-11-14 Signals path control circuitry for a data terminal
US551010 1983-11-14
US551.010 1983-11-14

Publications (2)

Publication Number Publication Date
KR850004823A KR850004823A (ko) 1985-07-27
KR900006944B1 true KR900006944B1 (ko) 1990-09-25

Family

ID=24199457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840007093A KR900006944B1 (ko) 1983-11-14 1984-11-13 데이타 단말기용 신호로 제어 회로

Country Status (14)

Country Link
US (1) US4639891A (ko)
EP (1) EP0142445B1 (ko)
JP (1) JPS60117358A (ko)
KR (1) KR900006944B1 (ko)
AU (1) AU569556B2 (ko)
BR (1) BR8405799A (ko)
CA (1) CA1221768A (ko)
DE (1) DE3484264D1 (ko)
DK (1) DK541284A (ko)
FI (1) FI844449L (ko)
GR (1) GR80897B (ko)
IE (1) IE56891B1 (ko)
MX (1) MX158348A (ko)
ZA (1) ZA848814B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4639891A (en) * 1983-11-14 1987-01-27 Digital Equipment Corporation Signals path control circuitry for a data terminal
US5465366A (en) * 1993-09-03 1995-11-07 Energy Concepts, Inc. Power control module for computer monitors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3693166A (en) * 1970-09-21 1972-09-19 Searle Medidata Inc Data interpretation terminal
US4031518A (en) * 1973-06-26 1977-06-21 Addressograph Multigraph Corporation Data capture terminal
GB1478363A (en) * 1974-07-30 1977-06-29 Mullard Ltd Data transmission systems
NL7608165A (nl) * 1976-07-23 1978-01-25 Philips Nv Inrichting voor het besturen van informatie- stromen.
US4228496A (en) * 1976-09-07 1980-10-14 Tandem Computers Incorporated Multiprocessor system
US4245343A (en) * 1978-09-22 1981-01-13 Data Line Corporation Automatic shunt device
US4405978A (en) * 1979-06-25 1983-09-20 Honeywell Information Systems Inc. Microprocessor based computer terminal
EP0036864B1 (en) * 1979-10-09 1984-10-03 BURROUGHS CORPORATION (a Michigan corporation) Data communications controller
US4365293A (en) * 1980-03-28 1982-12-21 Pitney Bowes Inc. Serial communications bus for remote terminals
US4460957A (en) * 1981-08-12 1984-07-17 International Business Machines Corporation Self-pacing serial keyboard interface for data processing system
US4639891A (en) * 1983-11-14 1987-01-27 Digital Equipment Corporation Signals path control circuitry for a data terminal

Also Published As

Publication number Publication date
MX158348A (es) 1989-01-26
DE3484264D1 (de) 1991-04-18
AU3539284A (en) 1985-05-23
JPS60117358A (ja) 1985-06-24
DK541284D0 (da) 1984-11-14
DK541284A (da) 1985-05-15
AU569556B2 (en) 1988-02-04
GR80897B (en) 1985-01-28
CA1221768A (en) 1987-05-12
ZA848814B (en) 1985-10-30
IE842916L (en) 1985-05-14
FI844449A0 (fi) 1984-11-13
EP0142445A2 (en) 1985-05-22
US4639891A (en) 1987-01-27
IE56891B1 (en) 1992-01-15
KR850004823A (ko) 1985-07-27
EP0142445A3 (en) 1987-08-19
JPH0149976B2 (ko) 1989-10-26
FI844449L (fi) 1985-05-15
EP0142445B1 (en) 1991-03-13
BR8405799A (pt) 1985-09-17

Similar Documents

Publication Publication Date Title
KR920018567A (ko) 데이타 처리 시스템
JPS62227243A (ja) 伝送制御方式
KR910001522A (ko) 데이타 전송방법과 이 방법을 사용한 데이타 처리 시스템
KR900006944B1 (ko) 데이타 단말기용 신호로 제어 회로
US5033050A (en) Operation control system
US4866705A (en) Data transmission system with means for distributing collision signals via the transmission line
KR900004004B1 (ko) 작동 기능 회로의 선택 및 로킹 회로
KR910003505A (ko) 중앙연산 처리장치간의 통신방법
JP2549444B2 (ja) データ転送装置
KR0174001B1 (ko) 하이레벨 데이타 링크 제어절차 프레임의 경로 선택장치
JP2697481B2 (ja) 二重化切替制御方式
JPS5850848A (ja) 情報伝送方式
JP3296639B2 (ja) 通信切替システム装置
KR19980034794A (ko) 다수의 인터럽트 정합장치
SU1275514A1 (ru) Устройство дл передачи и приема цифровой информации
KR970058202A (ko) 리모콘 신호의 잡음 혼입에 따른 오동작 방지 방법
JPH05250195A (ja) 情報処理システムのヘルスチェック制御方式
KR910014293A (ko) 엘리베이터의 데이타 송수신방식
JPH03137750A (ja) 情報処理システム
KR19980077118A (ko) 다대다 경로 시스템의 단순 이중화시 데이터 절체장치
JPH05129992A (ja) 伝送路の試験制御装置
KR960028489A (ko) 디지탈 시스템의 매크로블럭 연산기
JPH05143498A (ja) 分散システムの通信障害対応方法
JPH05167600A (ja) 信号切換装置
JPS5810991A (ja) 遠方監視制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19950911

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee