KR20240106259A - Display device and driving method thereof - Google Patents
Display device and driving method thereof Download PDFInfo
- Publication number
- KR20240106259A KR20240106259A KR1020220188976A KR20220188976A KR20240106259A KR 20240106259 A KR20240106259 A KR 20240106259A KR 1020220188976 A KR1020220188976 A KR 1020220188976A KR 20220188976 A KR20220188976 A KR 20220188976A KR 20240106259 A KR20240106259 A KR 20240106259A
- Authority
- KR
- South Korea
- Prior art keywords
- block
- compensation
- luminance
- blocks
- distance
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 24
- 230000008859 change Effects 0.000 claims abstract description 156
- 238000004364 calculation method Methods 0.000 claims abstract description 21
- 238000001514 detection method Methods 0.000 claims abstract description 14
- 238000010586 diagram Methods 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 21
- 230000004044 response Effects 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 6
- 208000032005 Spinocerebellar ataxia with axonal neuropathy type 2 Diseases 0.000 description 5
- 208000033361 autosomal recessive with axonal neuropathy 2 spinocerebellar ataxia Diseases 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 241000872198 Serjania polyphylla Species 0.000 description 1
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 명세서의 실시예에 따른 표시장치는, 복수개의 전원 입력 라인에 각각 연결되어 기준 전압을 포함하는 구동전원을 입력받아 영상 데이터를 표시하는 서브픽셀들을 포함하는 표시패널; 현재 프레임의 영상 데이터와 이전 프레임의 영상 데이터의 휘도차를 블록 단위로 비교하여 블록별 휘도 변화량을 산출하는 계산부; 상기 블록별 휘도 변화량에 기초하여 휘도가 변하지 않는 블록인 제1 블록들에 대해 보상을 수행할지 결정하고, 보상 수행이 결정되면 휘도 변화 블록인 제2 블록들의 위치정보와 해당 블록의 휘도 변화량을 포함하는 제2 블록정보를 검출하는 검출부; 및 상기 블록별 휘도 변화량에 따라 상기 기준 전압 보상을 위한 기준 전압 보상값을 생성하고, 상기 제1 블록들과 상기 제2 블록들의 거리와 상기 제2 블록들의 휘도 변화량에 따라 상기 제1 블록들의 데이터전압을 각각 보상하기 위한 제1 보상값들을 생성하는 보상부;를 포함한다.A display device according to an embodiment of the present specification includes a display panel including subpixels that are each connected to a plurality of power input lines and receive driving power including a reference voltage to display image data; a calculation unit that calculates a luminance change amount for each block by comparing the luminance difference between the image data of the current frame and the image data of the previous frame on a block basis; Based on the luminance change amount for each block, it is determined whether to perform compensation for the first blocks, which are blocks whose luminance does not change, and when compensation is decided, the location information of the second blocks, which are luminance change blocks, and the luminance change amount of the corresponding block are included. a detection unit that detects second block information; and generating a reference voltage compensation value for the reference voltage compensation according to the amount of change in luminance for each block, and generating data of the first blocks according to the distance between the first blocks and the second blocks and the amount of change in luminance of the second blocks. It includes a compensator that generates first compensation values for compensating for each voltage.
Description
본 명세서는 표시장치와 그 구동방법에 관한 것이다.This specification relates to a display device and its driving method.
최근, 표시장치로서 각광받고 있는 유기발광표시장치는 스스로 발광하는 유기발광다이오드(OLED: Organic Light Emitting Diode)를 이용함으로써 응답속도가 빠르고, 명암비(Contrast Ration), 발광효율, 휘도 및 시야각 등이 확대되는 장점을 가지고 있다.Recently, organic light-emitting displays, which have been in the spotlight as display devices, use organic light-emitting diodes (OLEDs: Organic Light Emitting Diodes) that emit light on their own, resulting in faster response speeds and increased contrast ratio, luminous efficiency, brightness, and viewing angle. It has the advantage of being
이러한 유기발광표시장치는 유기발광다이오드(OLED)와 이를 구동하는 구동 트랜지스터를 포함하는 서브 픽셀을 매트릭스 형태로 배열하고, 영상 데이터의 계조에 따라 각 서브 픽셀들의 밝기를 제어하여 영상을 표시할 수 있다. 각 서브 픽셀에는 유기발광다이오드(OLED)의 구동을 위한 고전위 전압(EVDD)과 저전위 전압(EVSS) 및 기준 전압(Vref)이 공급되고, 구동 트랜지스터를 이용하여 유기발광다이오드(OLED)에 흐르는 전류량을 제어함으로써 밝기를 제어할 수 있다.This organic light emitting display device arranges subpixels including organic light emitting diodes (OLEDs) and driving transistors that drive them in a matrix form, and can display images by controlling the brightness of each subpixel according to the gradation of image data. . Each subpixel is supplied with a high-potential voltage (EVDD), a low-potential voltage (EVSS), and a reference voltage (Vref) for driving the organic light-emitting diode (OLED), and the voltage flowing to the organic light-emitting diode (OLED) is supplied using a driving transistor. Brightness can be controlled by controlling the amount of current.
그런데, 각 서브 픽셀에 공급되는 구동 전압은 전원 공급원으로부터의 거리에 따라 편차가 생길 수 있으며, 표시되는 영상의 휘도가 급격히 변하는 경우에도 구동 전압이 불안정해 질 수 있다. 이러한 구동 전압의 편차는 휘도 불균일을 초래하여 화상의 품위를 저하시키는 문제점이 있다.However, the driving voltage supplied to each subpixel may vary depending on the distance from the power source, and the driving voltage may become unstable even when the luminance of the displayed image changes rapidly. This deviation in driving voltage causes luminance non-uniformity, which has the problem of deteriorating the quality of the image.
본 명세서에 개시된 실시예는 전술한 문제점을 해결하기 위한 것으로서, 영상 표시 시 화면의 휘도 균일도를 향상할 수 있는 표시장치와 그 구동 방법을 제공한다.Embodiments disclosed in this specification are intended to solve the above-described problems, and provide a display device and a driving method that can improve screen luminance uniformity when displaying an image.
본 명세서의 실시예에 따른 표시장치는, 복수개의 전원 입력 라인에 각각 연결되어 기준 전압을 포함하는 구동전원을 입력받아 영상 데이터를 표시하는 서브픽셀들을 포함하는 표시패널; 현재 프레임의 영상 데이터와 이전 프레임의 영상 데이터의 휘도차를 블록 단위로 비교하여 블록별 휘도 변화량을 산출하는 계산부; 상기 블록별 휘도 변화량에 기초하여 휘도가 변하지 않는 블록인 제1 블록들에 대해 보상을 수행할지 결정하고, 보상 수행이 결정되면 휘도 변화 블록인 제2 블록들의 위치정보와 해당 블록의 휘도 변화량을 포함하는 제2 블록정보를 검출하는 검출부; 및 상기 블록별 휘도 변화량에 따라 상기 기준 전압 보상을 위한 기준 전압 보상값을 생성하고, 상기 제1 블록들과 상기 제2 블록들의 거리와 상기 제2 블록들의 휘도 변화량에 따라 상기 제1 블록들의 데이터전압을 각각 보상하기 위한 제1 보상값들을 생성하는 보상부;를 포함한다.A display device according to an embodiment of the present specification includes a display panel including subpixels that are each connected to a plurality of power input lines and receive driving power including a reference voltage to display image data; a calculation unit that calculates a luminance change amount for each block by comparing the luminance difference between the image data of the current frame and the image data of the previous frame on a block basis; Based on the luminance change amount for each block, it is determined whether to perform compensation for the first blocks, which are blocks whose luminance does not change, and when compensation is decided, the location information of the second blocks, which are luminance change blocks, and the luminance change amount of the corresponding block are included. a detection unit that detects second block information; and generating a reference voltage compensation value for the reference voltage compensation according to the amount of change in luminance for each block, and generating data of the first blocks according to the distance between the first blocks and the second blocks and the amount of change in luminance of the second blocks. It includes a compensator that generates first compensation values for compensating for each voltage.
상기 검출부는, 상기 블록별 휘도 변화량의 총합이 기준 휘도 변화량 이상인 경우 상기 제1 블록들에 대해 보상을 수행할 수 있다.The detector may perform compensation for the first blocks when the total amount of luminance change for each block is greater than or equal to a reference luminance change.
상기 표시패널의 일 측에 위치하여 상기 구동전원을 인가하는 전원공급부; 및 상기 전원공급부에서 출력된 구동전원을 상기 복수개의 전원 입력 라인에 전달하는 소스-PCB;를 더 포함할 수 있다.a power supply unit located on one side of the display panel to apply the driving power; and a source-PCB that transmits the driving power output from the power supply unit to the plurality of power input lines.
상기 보상부는, 상기 전원공급부의 입력 위치와 상기 제1 블록과의 거리에 따라 상기 제1 블록의 데이터전압을 보상하기 위한 제2 보상값을 생성할 수 있다.The compensation unit may generate a second compensation value to compensate for the data voltage of the first block according to the distance between the input position of the power supply unit and the first block.
상기 보상부는, 상기 소스-PCB와 상기 제1 블록과의 거리에 따라 상기 제1 블록의 데이터전압을 보상하기 위한 제3 보상값을 생성할 수 있다.The compensation unit may generate a third compensation value to compensate for the data voltage of the first block according to the distance between the source-PCB and the first block.
상기 보상부는, 상기 전원공급부와 상기 제1 블록 간의 X축 방향 거리에 따라 제2 보상값을 생성하고, 상기 소스-PCB와 상기 제1 블록 간의 Y축 방향 거리에 따라 제3 보상값을 생성할 수 있다.The compensation unit may generate a second compensation value according to the X-axis distance between the power supply unit and the first block, and generate a third compensation value according to the Y-axis direction distance between the source-PCB and the first block. You can.
상기 보상부는, 상기 기준전압 보상값을 상기 전원공급부에 입력하여 상기 전원공급부에서 출력되는 상기 기준전압을 보상할 수 있다.The compensation unit may input the reference voltage compensation value to the power supply unit to compensate for the reference voltage output from the power supply unit.
상기 보상부는, 상기 제1 블록과 상기 제2 블록의 수평 거리에 따른 보상값과 수직 거리에 따른 보상값을 합산하여 상기 제1 보상값을 생성할 수 있다.The compensation unit may generate the first compensation value by adding a compensation value according to the horizontal distance and a compensation value according to the vertical distance between the first block and the second block.
상기 보상부는, 상기 제1 보상값과, 상기 구동전원을 인가하는 전원공급부의 위치와 상기 제1 블록의 거리에 따라 생성되는 제2 보상값과, 상기 전원공급부에서 출력된 구동전원을 상기 복수개의 전원 입력 라인에 전달하는 소스-PCB의 위치와 상기 제1 블록의 거리에 따라 생성되는 제3 보상값을 합산하여 상기 제1 블록의 데이터전압을 보상할 수 있다.The compensation unit combines the first compensation value, a second compensation value generated according to the position of the power supply unit that applies the driving power and the distance between the first block, and the driving power output from the power supply unit to the plurality of The data voltage of the first block can be compensated by summing the third compensation value generated according to the position of the source-PCB transmitted to the power input line and the distance between the first block.
상기 보상부는, 상기 블록별 휘도 변화량의 합산값에 대응되는 기준 전압 보상값이 저장된 제1LUT; 상기 제2 블록의 휘도 변화량과 상기 제1 블록과 상기 제2 블록의 거리에 대응되는 상기 제1 보상값이 저장된 제2LUT; 상기 블록별 휘도 변화량의 합산값과 상기 구동전원의 입력 위치와 상기 제1 블록의 거리에 대응되는 상기 제2 보상값이 저장된 제3LUT; 및 상기 블록별 휘도 변화량의 합산값과 상기 데이터전압의 입력 위치와 상기 제1 블록의 거리에 대응되는 상기 제3 보상값이 저장된 제4LUT;를 포함할 수 있다.The compensation unit includes: a first LUT storing a reference voltage compensation value corresponding to the sum of the luminance changes for each block; a second LUT storing the first compensation value corresponding to the amount of change in luminance of the second block and the distance between the first block and the second block; a third LUT storing the sum of the luminance changes for each block and the second compensation value corresponding to the distance between the input position of the driving power and the first block; and a fourth LUT storing the sum of the luminance changes for each block and the third compensation value corresponding to the distance between the input position of the data voltage and the first block.
상기 보상부는, 상기 블록별 휘도 변화량의 합산값에 대응되는 기준 전압 보상값이 저장된 제1LUT; 및 상기 제2 블록의 휘도 변화량과 상기 제1 블록과 상기 제2 블록의 거리에 대응되는 상기 제1 보상값이 저장된 제2LUT;를 포함할 수 있다.The compensation unit includes: a first LUT storing a reference voltage compensation value corresponding to the sum of the luminance changes for each block; and a second LUT storing the first compensation value corresponding to the amount of change in luminance of the second block and the distance between the first block and the second block.
본 명세서의 실시예에 따른 표시장치의 구동방법은, 기준 전압을 포함하는 구동전원을 인가하는 복수개의 전원 입력 라인 및 데이터전압을 인가하는 복수개의 데이터 라인이 배열되고, 상기 전원 입력라인 및 상기 데이터 라인에 연결되어 영상 데이터를 표시하는 복수개의 서브픽셀들을 포함하는 표시패널을 포함하는 표시장치의 구동방법에 있어서, 현재 프레임의 영상 데이터와 이전 프레임의 영상 데이터의 휘도차를 블록별로 비교하는 단계; 상기 블록별 휘도 변화량의 총합이 기준 휘도 변화량 이상인 경우 휘도가 변하지 않는 블록인 제1 블록들에 대한 보상 수행을 결정하는 단계; 보상 수행이 결정되면 휘도 변화 블록인 제2 블록들의 위치정보와 해당 블록의 휘도 변화량을 검출하는 단계; 상기 블록별 휘도 변화량의 총합에 따라 상기 기준 전압 보상을 위한 기준 전압 보상값을 생성하는 단계; 및 상기 제1 블록들과 상기 제2 블록들의 거리와 상기 제2 블록들의 휘도 변화량에 따라 상기 제1 블록들의 데이터전압을 각각 보상하기 위한 제1 보상값들을 생성하는 단계;를 포함한다.In a method of driving a display device according to an embodiment of the present specification, a plurality of power input lines for applying driving power including a reference voltage and a plurality of data lines for applying a data voltage are arranged, and the power input lines and the data A method of driving a display device including a display panel including a plurality of subpixels connected to lines to display image data, comprising: comparing a luminance difference between image data of a current frame and image data of a previous frame for each block; determining compensation for first blocks, which are blocks whose luminance does not change, when the total amount of luminance change for each block is greater than or equal to a reference luminance change; When compensation performance is determined, detecting location information of second blocks that are luminance change blocks and the amount of luminance change of the corresponding blocks; generating a reference voltage compensation value for the reference voltage compensation according to the total amount of luminance change for each block; and generating first compensation values for compensating the data voltages of the first blocks according to the distance between the first blocks and the second blocks and the amount of change in luminance of the second blocks.
표시장치의 구동방법은, 상기 구동전원을 인가하는 전원공급부의 위치와 상기 제1 블록의 거리에 따라 상기 제1 블록의 데이터전압을 보상하기 위한 제2 보상값을 생성하는 단계; 및 상기 전원공급부에서 출력된 구동전원을 상기 복수개의 전원 입력 라인에 전달하는 소스-PCB의 위치와 상기 제1 블록의 거리에 따라 상기 제1 블록의 데이터전압을 보상하기 위한 제3 보상값을 생성하는 단계;를 더 포함할 수 있다.A method of driving a display device includes generating a second compensation value to compensate for the data voltage of the first block according to the location of the power supply unit that applies the driving power and the distance between the first block; And generating a third compensation value to compensate for the data voltage of the first block according to the distance between the first block and the location of the source-PCB that transmits the driving power output from the power supply to the plurality of power input lines. It may further include a step of doing so.
표시장치의 구동방법은, 상기 제1 보상값과, 상기 제2 보상값과, 상기 제3 보상값을 합산하여 상기 제1 블록의 데이터전압을 보상하는 단계를 더 포함할 수 있다.The method of driving a display device may further include compensating the data voltage of the first block by adding the first compensation value, the second compensation value, and the third compensation value.
본 명세서의 실시예는 다음과 같은 효과가 있다.The embodiments of this specification have the following effects.
본 명세서의 실시예는, 영상 표시 시 화면의 휘도 균일도를 향상시킬 수 있다.Embodiments of the present specification can improve screen luminance uniformity when displaying an image.
본 명세서의 실시예는, 화면을 표시하는 경우 순간적으로 휘도가 급격히 변화하는 영역과 그 주변의 휘도가 변하지 않는 영역 간의 거리에 따라 휘도가 변하지 않는 영역의 영상 데이터를 보상하여 화면에서 발생하는 플리커(flicker)와 딤(dim) 현상을 저감시킬 수 있다.The embodiment of the present specification compensates for the flicker (flicker) that occurs on the screen by compensating for image data in an area where luminance does not change according to the distance between an area where luminance changes rapidly and the surrounding area where luminance does not change when displaying a screen. Flicker and dim phenomena can be reduced.
본 명세서의 실시예는, 구동전원을 인가하는 전원공급부의 위치와 전원공급부에서 출력된 구동전원을 전원 입력 라인에 전달하는 소스-PCB의 위치를 반영하여 영상 데이터를 보상함으로써 화면에서 발생하는 플리커(flicker)와 딤(dim) 현상을 저감시킬 수 있다.The embodiment of the present specification compensates for image data by reflecting the position of the power supply unit that applies the driving power and the position of the source-PCB that transmits the driving power output from the power supply unit to the power input line, thereby reducing the flicker (flicker) that occurs on the screen. Flicker and dim phenomena can be reduced.
본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.The effects according to the present specification are not limited to the contents exemplified above, and further various effects are included within the present specification.
도 1은 표시장치를 개략적으로 나타낸 블록도이다.
도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이다.
도 3은 본 명세서의 실시예에 따른 표시장치를 개략적으로 나타낸 블록도이다.
도 4는 도 3에 도시된 서브 픽셀의 구성을 예시한 회로도이다.
도 5 내지 도 7은 도 4의 서브 픽셀의 구동 방법을 설명하기 위한 도면이다.
도 8 내지 도 10은 일부 영역의 휘도 변화 시 나타나는 화면 저하 현상을 설명하기 위한 도면이다.
도 11은 본 명세서의 실시예에 따른 표시장치를 개략적으로 나타낸 블록도이다.
도 12 및 도 13은 도 11의 계산부의 제어방법을 설명하기 위한 도면이다.
도 14는 도 11의 보상부에 저장되는 LUT들의 구성을 예시한 도면이다.
도 15는 도 11의 보상부의 제어 방법을 설명하기 위한 도면이다.
도 16 및 도 17은 비교예와 실시예에 따른 화면 표시 결과를 테스트한 결과이다.1 is a block diagram schematically showing a display device.
FIG. 2 is a schematic configuration diagram of the subpixel shown in FIG. 1.
Figure 3 is a block diagram schematically showing a display device according to an embodiment of the present specification.
FIG. 4 is a circuit diagram illustrating the configuration of the subpixel shown in FIG. 3.
5 to 7 are diagrams for explaining a method of driving the subpixel of FIG. 4.
Figures 8 to 10 are diagrams to explain the screen deterioration phenomenon that occurs when the luminance of some areas changes.
Figure 11 is a block diagram schematically showing a display device according to an embodiment of the present specification.
Figures 12 and 13 are diagrams for explaining the control method of the calculation unit of Figure 11.
FIG. 14 is a diagram illustrating the configuration of LUTs stored in the compensation unit of FIG. 11.
FIG. 15 is a diagram for explaining a method of controlling the compensator of FIG. 11.
Figures 16 and 17 show test results of screen display results according to comparative examples and embodiments.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.The advantages and features of the present specification and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present specification is not limited to the embodiments disclosed below and will be implemented in various different forms, but the present embodiments only serve to ensure that the disclosure of the present specification is complete, and that common knowledge in the technical field to which this specification pertains is provided. It is provided to fully inform those who have the scope of the invention, and this specification is only defined by the scope of the claims.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shape, size, ratio, angle, number, etc. disclosed in the drawings for explaining the embodiments of the present specification are illustrative, and the present specification is not limited to the matters shown. Like reference numerals refer to like elements throughout the specification. When 'includes', 'has', 'consists of', etc. mentioned in the specification are used, other parts may be added unless '~ only' is used. When a component is expressed in the singular, the plural is included unless specifically stated otherwise.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.When interpreting a component, it is interpreted to include the margin of error even if there is no separate explicit description.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of a positional relationship, for example, if the positional relationship between two parts is described as 'on top', 'on top', 'at the bottom', 'next to ~', 'right next to' Alternatively, there may be one or more other parts placed between the two parts, unless 'directly' is used.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.First, second, etc. may be used to describe various components, but these components are not limited by these terms. These terms are merely used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the technical idea of the present specification.
아울러, 이하에서 설명되는 표시장치의 픽셀 회로와 게이트 구동부는 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터들은 산화물 반도체를 포함한 Oxide TFT(Thin Film Transistor), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT 등으로 구현될 수 있다. 트랜지스터들 각각은 p 채널 TFT 또는 n 채널 TFT로 구현될 수 있다.In addition, the pixel circuit and gate driver of the display device described below may include a plurality of transistors. Transistors can be implemented as Oxide TFT (Thin Film Transistor) containing an oxide semiconductor, LTPS TFT containing Low Temperature Poly Silicon (LTPS), etc. Each of the transistors may be implemented as a p-channel TFT or n-channel TFT.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.A transistor is a three-electrode device including a gate, source, and drain. The source is an electrode that supplies carriers to the transistor. Within the transistor, carriers begin to flow from the source. The drain is the electrode through which carriers exit the transistor. In a transistor, the flow of carriers flows from the source to the drain. In the case of an n-channel transistor, because the carriers are electrons, the source voltage has a lower voltage than the drain voltage so that electrons can flow from the source to the drain. In an n-channel transistor, the direction of current flows from the drain to the source. In the case of a p-channel transistor (PMOS), since the carrier is a hole, the source voltage is higher than the drain voltage to allow holes to flow from the source to the drain. In a p-channel transistor, current flows from the source to the drain because holes flow from the source to the drain. It should be noted that the source and drain of a transistor are not fixed. For example, the source and drain may change depending on the applied voltage. Therefore, the invention is not limited by the source and drain of the transistor. In the following description, the source and drain of the transistor will be referred to as first and second electrodes.
게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)한다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터는 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. p 채널 트랜지스터는 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.The gate signal swings between Gate On Voltage and Gate Off Voltage. The gate-on voltage is set to a voltage higher than the threshold voltage of the transistor, and the gate-off voltage is set to a voltage lower than the threshold voltage of the transistor. The transistor is turned on in response to the gate-on voltage, while the transistor is turned-off in response to the gate-off voltage. For an n-channel transistor, the gate-on voltage may be a gate high voltage (Gate High Voltage, VGH), and the gate-off voltage may be a gate low voltage (VGL). The gate-on voltage of the p-channel transistor may be the gate low voltage (VGL), and the gate-off voltage may be the gate high voltage (VGH).
전계발광 표시장치의 픽셀들 각각은 발광 소자와, 게이트-소스 사이 전압에 따라 픽셀 전류를 생성하여 발광 소자를 구동시키는 구동 소자를 포함한다. 발광 소자는 애노드 전극, 캐소드 전극 및 이 전극들 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공 주입층(Hole Injection layer, HIL), 정공 수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자 수송층(Electron transport layer, ETL), 전자 주입층(Electron Injection layer, EIL) 등을 포함할 수 있으나 이에 한정되지 않는다. 발광 소자에 픽셀 전류가 흐를 때 정공 수송층(HTL)을 통과한 정공과 전자 수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동하여 여기자가 형성되고, 그 결과 발광층(EML)이 가시광을 방출할 수 있다.Each pixel of an electroluminescent display device includes a light emitting element and a driving element that drives the light emitting element by generating a pixel current according to a gate-source voltage. The light emitting device includes an anode electrode, a cathode electrode, and an organic compound layer formed between these electrodes. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer. EIL), etc. may be included, but are not limited thereto. When a pixel current flows through a light emitting device, holes passing through the hole transport layer (HTL) and electrons passing through the electron transport layer (ETL) move to the light emitting layer (EML), forming excitons, and as a result, the light emitting layer (EML) emits visible light. can do.
명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 이하, 첨부된 도면을 참조하여 본 명세서의 실시예를 상세히 설명한다. 이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Like reference numerals refer to substantially like elements throughout the specification. Hereinafter, embodiments of the present specification will be described in detail with reference to the attached drawings. In the following description, if it is determined that a detailed description of a known function or configuration related to the present specification may unnecessarily obscure the gist of the present specification, the detailed description will be omitted.
본 발명에 따른 표시장치는 텔레비전, 영상 플레이어, 개인용 컴퓨터(PC), 홈시어터, 자동차 전기장치, 스마트폰 등으로 구현될 수 있으며, 이에 한정되는 것은 아니다. 본 발명에 따른 표시장치는 발광표시장치(Light Emitting Display Device: LED), 양자점표시장치(Quantum Dot Display Device; QDD), 액정표시장치(Liquid Crystal Display Device: LCD) 등으로 구현될 수 있다. 그러나 이하에서는 설명의 편의를 위해 무기 발광다이오드 또는 유기 발광다이오드를 기반으로 빛을 직접 발광하는 표시장치를 일례로 한다.The display device according to the present invention can be implemented in a television, video player, personal computer (PC), home theater, automobile electric device, smartphone, etc., but is not limited thereto. The display device according to the present invention may be implemented as a light emitting display device (LED), a quantum dot display device (QDD), a liquid crystal display device (LCD), etc. However, hereinafter, for convenience of explanation, a display device that directly emits light based on an inorganic light-emitting diode or an organic light-emitting diode is taken as an example.
도 1은 표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이다.FIG. 1 is a block diagram schematically showing a display device, and FIG. 2 is a configuration diagram schematically showing the subpixel shown in FIG. 1.
도 1 및 도 2에 도시된 바와 같이, 표시장치는 영상 공급부(110), 타이밍 컨트롤러(120), 게이트 구동부(130), 데이터 구동부(140), 표시패널(150) 및 전원 공급부(180) 등을 포함할 수 있다.As shown in Figures 1 and 2, the display device includes an image supply unit 110, a timing controller 120, a gate driver 130, a data driver 140, a
영상 공급부(110)는 외부로부터 공급된 영상 데이터신호 또는 내부 메모리에 저장된 영상 데이터신호와 더불어 각종 구동신호를 출력할 수 있다. 영상 공급부(110)는 데이터신호와 각종 구동신호를 타이밍 컨트롤러(120)에 공급할 수 있다.The image supply unit 110 may output various driving signals in addition to image data signals supplied from the outside or image data signals stored in internal memory. The image supply unit 110 may supply data signals and various driving signals to the timing controller 120.
타이밍 컨트롤러(120)는 게이트 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC), 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC) 및 수직 동기신호, 수평 동기신호 등의 각종 구동 신호를 출력할 수 있다. 타이밍 컨트롤러(120)는 데이터 타이밍 제어신호(DDC)와 함께 영상 공급부(110)로부터 공급된 데이터신호(DATA)를 데이터 구동부(140)에 공급할 수 있다. 타이밍 컨트롤러(120)는 영상 데이터 표시 시 발생하는 플리커(flicker), 딤(dim) 등을 제거하기 위해, 영상 데이터를 보상하거나 각종 구동 전압을 제어할 수 있다. 이러한, 타이밍 컨트롤러(120)는 IC(Integrated Circuit) 형태로 형성되어 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.The timing controller 120 includes a gate timing control signal (GDC) for controlling the operation timing of the gate driver 130, a data timing control signal (DDC) and a vertical synchronization signal for controlling the operation timing of the data driver 140, Various driving signals such as horizontal synchronization signals can be output. The timing controller 120 may supply the data signal DATA supplied from the image supply unit 110 to the data driver 140 along with the data timing control signal DDC. The timing controller 120 may compensate for image data or control various driving voltages to remove flicker, dim, etc. that occur when displaying image data. The timing controller 120 may be formed in the form of an integrated circuit (IC) and mounted on a printed circuit board, but is not limited to this.
게이트 구동부(130)는 타이밍 컨트롤러(120)로부터 공급된 게이트 타이밍 제어신호(GDC) 등에 응답하여 스캔신호를 출력할 수 있다. 게이트 구동부(130)는 게이트라인들(GL1~GLm)을 통해 표시패널(150)에 포함된 서브 픽셀(SP)들에 스캔신호를 공급할 수 있다. 게이트 구동부(130)는 IC 형태로 형성되거나 게이트인패널(Gate In Panel) 방식으로 표시패널(150) 상에 직접 형성될 수 있으나 이에 한정되지 않는다.The gate driver 130 may output a scan signal in response to a gate timing control signal (GDC) supplied from the timing controller 120. The gate driver 130 may supply a scan signal to the subpixels SP included in the
데이터 구동부(140)는 타이밍 컨트롤러(120)로부터 공급된 데이터 타이밍 제어신호(DDC) 등에 응답하여 데이터신호(DATA)를 아날로그 형태의 데이터전압으로 변환하여 출력할 수 있다. 데이터 구동부(140)는 데이터라인들(DL1~DLn)을 통해 표시패널(150)에 포함된 서브 픽셀(SP)들에 데이터전압을 공급할 수 있다. 데이터 구동부(140)는 하나 이상의 소스 IC(S-IC: Source Driver Integrated Circuit) 형태로 형성되어 표시패널(150) 상에 실장되거나, 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.The data driver 140 may convert the data signal DATA into an analog data voltage and output the data in response to the data timing control signal DDC supplied from the timing controller 120. The data driver 140 may supply a data voltage to the subpixels SP included in the
전원 공급부(180)는 외부로부터 공급되는 외부 입력전압을 기반으로 표시장치의 구동을 위한 전원을 생성한다. 예를 들어, 전원 공급부(180)는 서브 픽셀(SP) 구동을 위한 고전위 전압(EVDD), 저전위 전압(EVSS) 및 기준 전압(VREF)을 생성하여 해당 전원라인으로 출력할 수 있다. 전원 공급부(180)는 고전위 전압(EVDD) 및 저전위 전압(EVSS)뿐만 아니라 스캔 구동부(130)의 구동에 필요한 전압(예: 게이트하이전압과 게이트로우전압을 포함하는 게이트전압)이나 데이터 구동부(140)의 구동에 필요한 전압(드레인전압과 하프드레인전압을 포함하는 드레인전압) 등을 생성 및 출력할 수 있다. 이러한 전원 공급부(180)는 타이밍 컨트롤러(120)의 제어에 따라 소정 전압레벨의 전원을 생성하는 하나 이상의 IC의 형태로 구현될 수 있다.The power supply unit 180 generates power to drive the display device based on an external input voltage supplied from the outside. For example, the power supply unit 180 may generate a high potential voltage (EVDD), a low potential voltage (EVSS), and a reference voltage (VREF) for driving the subpixel (SP) and output them to the corresponding power line. The power supply unit 180 provides not only the high potential voltage (EVDD) and the low potential voltage (EVSS), but also the voltage required to drive the scan driver 130 (e.g., a gate voltage including the gate high voltage and gate low voltage) or the data driver. The voltage required to drive (140) (drain voltage including drain voltage and half-drain voltage) can be generated and output. This power supply unit 180 may be implemented in the form of one or more ICs that generate power at a predetermined voltage level under the control of the timing controller 120.
한편, 위의 설명에서는 타이밍 컨트롤러(120), 게이트 구동부(130), 데이터 구동부(140) 등을 각각 개별적인 구성인 것처럼 설명하였다. 그러나 표시장치의 구현 방식에 따라 타이밍 컨트롤러(120), 게이트 구동부(130), 데이터 구동부(140) 중 하나 이상은 하나의 IC 내에 통합될 수 있다.Meanwhile, in the above description, the timing controller 120, gate driver 130, data driver 140, etc. were described as if they were individual components. However, depending on how the display device is implemented, one or more of the timing controller 120, gate driver 130, and data driver 140 may be integrated into one IC.
표시패널(150)은 스캔신호와 데이터전압을 포함하는 구동신호, 고전위 전압(EVDD)과 저전위 전원(EVSS) 등에 대응하여 영상을 표시할 수 있다. 표시패널(150)의 서브 픽셀(SP)들은 직접 빛을 발광한다. 서브 픽셀(SP)들은 적색, 녹색 및 청색을 포함하는 픽셀 또는 적색, 녹색, 청색 및 백색을 포함하는 픽셀로 이루어질 수 있다.The
도 2를 참조하면, 하나의 서브 픽셀(SP)은 스위칭 트랜지스터, 구동 트랜지스터, 캐패시터, 유기 발광다이오드 등으로 이루어진 픽셀회로(PC)를 포함할 수 있다. 서브 픽셀(SP)은 유기 발광다이오드의 구동을 위한 고전위 전압(EVDD), 저전위 전원(EVSS) 및 기준 전압(Vref)을 입력받고, 데이터라인(DL) 및 게이트라인(GL)과 연결되어 스캔신호와 데이터전압을 포함하는 구동신호를 입력받을 수 있다. 서브 픽셀(SP)은 게이트라인(GL)과 연결된 스위칭 트랜지스터(SW)가 턴온되면 데이터라인(DL)으로부터 데이터전압을 입력받을 수 있다. 서브 픽셀(SP)의 픽셀회로(PC)는 고전위 전압(EVDD)과 저전위 전압(EVSS) 및 기준 전압(Vref)을 입력 받아, 데이터라인(DL)으로 입력된 데이터전압에 따라 유기발광다이오드(OLED)에 흐르는 전류량을 제어함으로써 밝기를 제어할 수 있다. 픽셀회로(PC)는 유기발광다이오드(OLED)에 구동전류를 공급하기 위한 회로와, 구동 트랜지스터 등의 열화를 보상하는 보상회로 등을 포함하여 다양한 형태로 구현될 수 있다.Referring to FIG. 2, one subpixel (SP) may include a pixel circuit (PC) consisting of a switching transistor, a driving transistor, a capacitor, an organic light emitting diode, etc. The subpixel (SP) receives the high potential voltage (EVDD), low potential power supply (EVSS), and reference voltage (Vref) for driving the organic light emitting diode, and is connected to the data line (DL) and gate line (GL). A driving signal including a scan signal and a data voltage can be input. The subpixel (SP) can receive a data voltage from the data line (DL) when the switching transistor (SW) connected to the gate line (GL) is turned on. The pixel circuit (PC) of the subpixel (SP) receives the high potential voltage (EVDD), low potential voltage (EVSS), and reference voltage (Vref), and operates an organic light emitting diode according to the data voltage input to the data line (DL). Brightness can be controlled by controlling the amount of current flowing through (OLED). The pixel circuit (PC) can be implemented in various forms, including a circuit for supplying driving current to an organic light emitting diode (OLED) and a compensation circuit for compensating for deterioration of a driving transistor, etc.
도 3은 본 명세서의 실시예에 따른 표시장치를 개략적으로 나타낸 블록도이다. 본 명세서의 실시예에 따른 표시장치는, 게이트 구동부(130)를 게이트 구동 IC(G-IC)로 구현하고, 데이터 구동부(140)를 소스 구동 IC(S-IC)로 구현하는 경우를 예시하고 있다.Figure 3 is a block diagram schematically showing a display device according to an embodiment of the present specification. The display device according to an embodiment of the present specification exemplifies the case where the gate driver 130 is implemented with a gate driver IC (G-IC) and the data driver 140 is implemented with a source driver IC (S-IC). there is.
본 명세서의 실시예에 따른 표시장치는, 표시패널(150), 게이트 구동 IC(G-IC), 소스 구동 IC(S-IC), 소스 PCB(S-PCB) 및 컨트롤 PCB(C-PCB)을 포함한다.A display device according to an embodiment of the present specification includes a
표시패널(150)은 서브 픽셀(SP)이 배치되어 영상을 표시하는 표시영역(AA)과 표시영역(AA) 외곽의 비표시 영역에 배치된 게이트 구동 IC(G-IC)를 포함한다. 게이트 구동 IC(G-IC)는 표시패널(150)의 좌측, 우측 또는 좌우 양측에 부착될 수 있다.The
소스 구동 IC(S-IC)는 하나 이상 구비되어 표시패널(150)의 일 측에 배열될 수 있다. 소스 구동 IC(S-IC)는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(Chip on Glass, COG) 방식으로 표시패널(150)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(150)에 직접 배치될 수도 있다. 예를 들어, 도 3의 소스 구동 IC(S-IC)는 COF 방식으로 구현되어, 복수개의 소스 구동 IC(S-IC)가 표시패널(150)의 하단에 일렬로 부착되고, 각 소스 구동 IC(S-IC)는 패드 연결을 통해 표시패널(150)과 소스 PCB(S-PCB)를 연결한다. 소스 구동 IC(S-IC)는 컨트롤 PCB(C-PCB)로부터 표시패널(150)로 제공되는 데이터전압을 포함하는 구동신호 등을 전달할 수 있다.One or more source driving ICs (S-ICs) may be provided and arranged on one side of the
소스 PCB(S-PCB)는 표시패널(150)의 하단부로부터 FPCB를 통해 표시패널(150)과 연결되며 FPC(Flexible Plat Cable) 연결을 통해 제어 PCB(C-PCB)와 연결될 수 있다. 이러한 소스 PCB(S-PCB)는 소스 구동 IC(S-IC)와 직접적으로 연결되어 컨트롤 PCB(C-PCB)로부터 인가된 제어신호를 소스 구동 IC(S-IC)와 게이트 구동 IC(G-IC)로 전달할 수 있다.The source PCB (S-PCB) is connected to the
소스 PCB(S-PCB)는 표시패널(150)의 구동에 필요한 전원을 공급하는 제1전원공급부(180a)를 포함할 수 있다. 소스 PCB(S-PCB)의 제1전원공급부(180a)는 타이밍 컨트롤러(120)로부터 입력된 전원제어 신호에 따라, 고전위 전압(EVDD), 기준 전압(Vref) 등의 구동전원을 생성할 수 있다. 전원공급부(180a)에서 생성된 구동전원은 소스 PCB(S-PCB)를 통해 서브픽셀(SP)들이 연결된 복수개의 전원 입력 라인에 인가될 수 있다.The source PCB (S-PCB) may include a first
컨트롤 PCB(C-PCB)는 표시패널(150)의 하단에 배치되며 소스 PCB(S-PCB)와 케이블(FPC)을 통해 연결될 수 있다. 이러한 컨트롤 PCB(C-PCB)는 타이밍 컨트롤러(120) 및 메모리(125)를 포함할 수 있다. 메모리(125)는 표시패널(150)의 구동을 위해 필요한 각종 설정값 또는 연산 데이터를 저장할 수 있다. 또한, 메모리(125)는 영상 데이터의 보상을 위한 알고리즘과, 보상 데이터를 저장하며, 알고리즘 연산 및 보상에 필요한 각종 설정값을 저장할 수 있다.The control PCB (C-PCB) is placed at the bottom of the
이러한 구성을 포함하는 표시장치에서 각 서브 픽셀(SP)은 소스 PCB(S-PCB)의 제1전원공급부(180a)로부터 고전위 전압(EVDD), 기준 전압(Vref) 등을 공급받아, 소스 구동 IC(S-IC)로부터 입력되는 데이터전압에 따라 발광할 수 있다. 그런데, 각 서브 픽셀(SP)들은 제1전원공급부(180a) 및 소스 PCB(S-PCB)로부터의 배선 거리가 상이하므로 구동 시 공급되는 전원에 차이가 있을 수 있다.In a display device including this configuration, each subpixel (SP) receives a high potential voltage (EVDD), a reference voltage (Vref), etc. from the first
제1전원공급부(180a)는 소스 PCB(S-PCB)의 일 측에 마련되므로, 제1전원공급부(180a)가 실장된 소스 PCB(S-PCB)의 일단과 소스 PCB(S-PCB)의 타단 간의 거리에 따라, 구동 전원의 크기가 달라질 수 있다. 또한, 소스 PCB(S-PCB)에서 서브픽셀(SP)들이 연결된 복수개의 전원 입력 라인들에 구동전원을 인가할 시, 소스 PCB(S-PCB)로부터의 거리가 멀 수록 전원이 불안정해질 수 있다. 이에, 제1전원공급부(180a) 및 소스 PCB(S-PCB)로부터의 거리가 멀 수록 화면이 깜빡이는 플리커(flicker), 화면이 어두워지는 딤(dim) 등의 화질 저하 현상이 심화될 수 있다.Since the first
도 4는 도 3에 도시된 서브 픽셀(SP)의 구성을 예시한 회로도이다.FIG. 4 is a circuit diagram illustrating the configuration of the subpixel SP shown in FIG. 3.
이하의 설명에서, 트랜지스터의 제1 전극은 소스전극과 드레인전극 중 어느 하나일 수 있고, 트랜지스터의 제2 전극은 소스전극과 드레인전극 중 나머지 하나일 수 있다.In the following description, the first electrode of the transistor may be one of the source electrode and the drain electrode, and the second electrode of the transistor may be the other one of the source electrode and the drain electrode.
하나의 서브픽셀(SP)은 고전위 전압(EVDD), 저전위 전압(EVSS), 기준 전압(Vref)을 공급받고, 제1 및 제2 스캔신호(Scan1, Scan2), 발광신호(EM) 및 데이터 전압신호(Vdata)를 입력받을 수 있다.One subpixel (SP) is supplied with a high potential voltage (EVDD), a low potential voltage (EVSS), and a reference voltage (Vref), and receives first and second scan signals (Scan1, Scan2), an emission signal (EM), and A data voltage signal (Vdata) can be input.
하나의 서브픽셀(SP)은 OLED(Organic Light Emitting Diodes), 구동TFT(DT), 캐패시터(Cst), 제1 발광TFT(ET1), 제2 발광TFT(ET2) 및 제1 내지 제3 스위칭TFT(T1~T3)를 포함할 수 있다.One subpixel (SP) includes OLED (Organic Light Emitting Diodes), a driving TFT (DT), a capacitor (Cst), a first light-emitting TFT (ET1), a second light-emitting TFT (ET2), and first to third switching TFTs. It may include (T1~T3).
구동TFT(DT) 및 스위칭 TFT(ET1, ET2, T1~T3)는, n타입 TFT로 구성되거나, p타입 TFT로 구성되거나, n타입 TFT 및 p타입 TFT를 조합하여 구성할 수 있다. 본 명세서의 실시 예에 따른 서브픽셀(SP)은 p타입 TFT로만 이루어진 서브픽셀(SP)을 예시하고 있으나, TFT의 종류 및 개수 등은 개시된 실시예에 한정되지 아니한다.The driving TFT (DT) and switching TFTs (ET1, ET2, T1 to T3) may be composed of n-type TFT, p-type TFT, or a combination of n-type TFT and p-type TFT. The subpixel (SP) according to an embodiment of the present specification exemplifies a subpixel (SP) composed only of p-type TFTs, but the type and number of TFTs are not limited to the disclosed embodiment.
OLED(OLED)는 구동TFT(DT)로부터 공급되는 구동 전류에 의해 발광한다. OLED의 애노드 전극은 제5 노드(N5)에 연결되고, OLED의 캐소드 전극은 저전위 전압(EVSS)이 제공되는 배선에 연결된다.OLED (OLED) emits light by the driving current supplied from the driving TFT (DT). The anode electrode of the OLED is connected to the fifth node (N5), and the cathode electrode of the OLED is connected to a wiring provided with a low potential voltage (EVSS).
구동TFT(DT)의 게이트 전극은 제2 노드(N2)에 연결되고, 제1 전극은 고전위 전압(EVDD)이 제공되는 배선에 연결에 연결되고, 제2 전극은 제3 노드(N3)에 연결된다. 구동TFT(DT)는 데이터 전압신호(Vdata)에 대응하여 구동전류를 발생할 수 있다.The gate electrode of the driving TFT (DT) is connected to the second node (N2), the first electrode is connected to a wire provided with a high potential voltage (EVDD), and the second electrode is connected to the third node (N3). connected. The driving TFT (DT) can generate driving current in response to the data voltage signal (Vdata).
제1 스위칭TFT(T1)는 데이터 전압신호(Vdata)를 캐패시터(Cst)의 제1 전극이 연결된 제1 노드(N1)에 인가한다. 제1 스위칭TFT(T1)는 제1 스캔신호(Scan1)의 입력 라인에 연결된 게이트 전극, 데이터전압 신호(Vdata)가 공급되는 데이터라인에 연결된 제1 전극, 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다. 이에, 제1 스위칭TFT(T1)는 턴온 레벨의 제1 스캔 신호 (Scan1)에 응답하여, 데이터라인으로 공급되는 데이터전압 신호(Vdata)를 캐패시터(Cst)의 제1 전극이 연결된 제1 노드(N1)에 인가한다.The first switching TFT (T1) applies the data voltage signal (Vdata) to the first node (N1) to which the first electrode of the capacitor (Cst) is connected. The first switching TFT (T1) has a gate electrode connected to the input line of the first scan signal (Scan1), a first electrode connected to the data line to which the data voltage signal (Vdata) is supplied, and a second electrode connected to the first node (N1). It may include electrodes. Accordingly, the first switching TFT (T1) responds to the first scan signal (Scan1) at the turn-on level and transmits the data voltage signal (Vdata) supplied to the data line to the first node ( Applies to N1).
제2 스위칭TFT(T2)는 캐패시터(Cst)의 제2 전극과 구동TFT(DT)의 드레인 전극이 연결된 제3 노드(N3)를 연결한다. 제2 스위칭TFT(T2)는 제2 스캔신호(Scan2)의 입력 라인에 연결된 게이트 전극, 제2 노드(N2)에 연결된 제1 전극, 제3 노드(N3)에 연결된 제2 전극을 포함할 수 있다. 이에, 제2 스위칭TFT(T2)는 턴온 레벨의 제2 스캔 신호 (Scan2)에 응답하여, 캐패시터(Cst)의 제2 전극과 구동TFT(DT)의 드레인 전극이 연결된 제3 노드(N3)를 연결한다.The second switching TFT (T2) connects the third node (N3) to which the second electrode of the capacitor (Cst) and the drain electrode of the driving TFT (DT) are connected. The second switching TFT (T2) may include a gate electrode connected to the input line of the second scan signal (Scan2), a first electrode connected to the second node (N2), and a second electrode connected to the third node (N3). there is. Accordingly, the second switching TFT (T2) responds to the second scan signal (Scan2) at the turn-on level, and connects the third node (N3) to which the second electrode of the capacitor (Cst) and the drain electrode of the driving TFT (DT) are connected. Connect.
제3 스위칭TFT(T3)는 제2 스캔신호(Scan2)에 응답하여 제2 스위칭TFT(T2)와 함께 턴온된다. 제3 스위칭TFT(T3)는 턴온 동작 시 기준 전압(Vref)이 연결된 제4 노드(N4)와 제2 발광TFT(ET2)가 연결된 제5 노드(N5)를 연결한다. 제3 스위칭TFT(T3)는 제2 스캔신호(Scan2)의 입력 라인에 연결된 게이트 전극, 제4 노드(N4)에 연결된 제1 전극, 제5 노드(N5)에 연결된 제2 전극을 포함할 수 있다.The third switching TFT (T3) is turned on together with the second switching TFT (T2) in response to the second scan signal (Scan2). During turn-on operation, the third switching TFT (T3) connects the fourth node (N4) to which the reference voltage (Vref) is connected and the fifth node (N5) to which the second light-emitting TFT (ET2) is connected. The third switching TFT (T3) may include a gate electrode connected to the input line of the second scan signal (Scan2), a first electrode connected to the fourth node (N4), and a second electrode connected to the fifth node (N5). there is.
제1 발광TFT(ET1)와 제2 발광TFT(ET2)는 OLED의 발광을 제어하기 위한 것이다. 제1 발광TFT(ET1)와 제2 발광TFT(ET2)는 각각의 게이트 전극에 동시에 입력되는 발광신호(EM)에 따라 동시에 온/오프 제어된다.The first light-emitting TFT (ET1) and the second light-emitting TFT (ET2) are used to control light emission of the OLED. The first light emitting TFT (ET1) and the second light emitting TFT (ET2) are simultaneously controlled on/off according to the light emitting signal (EM) simultaneously input to each gate electrode.
제1 발광TFT(ET1)는 발광신호(EM)에 의해 턴온되어, 기준 전압(Vref)을 캐패시터(Cst)의 제1 전극에 전달하는 역할을 할 수 있다. 제1 발광TFT(ET1)는 발광신호(EM)의 입력 라인에 연결된 게이트 전극, 제1 노드(N1)에 연결된 제1 전극, 제4 노드(N4)에 연결된 제2 전극을 포함할 수 있다.The first light-emitting TFT (ET1) is turned on by the light-emitting signal (EM) and may serve to transmit the reference voltage (Vref) to the first electrode of the capacitor (Cst). The first light emitting TFT (ET1) may include a gate electrode connected to the input line of the light emitting signal (EM), a first electrode connected to the first node (N1), and a second electrode connected to the fourth node (N4).
제2 발광TFT(ET2)는 발광신호(EM)에 의해 턴온되어, 제3 노드(N3)와 제5 노드(N5)를 연결할 수 있다. 제2 발광TFT(ET2)는 발광신호(EM)의 입력 라인에 연결된 게이트 전극, 제3 노드(N3)에 연결된 제1 전극, 제5 노드(N5)에 연결된 제2 전극을 포함할 수 있다.The second light emitting TFT (ET2) is turned on by the light emitting signal (EM) to connect the third node (N3) and the fifth node (N5). The second light emitting TFT (ET2) may include a gate electrode connected to the input line of the light emitting signal (EM), a first electrode connected to the third node (N3), and a second electrode connected to the fifth node (N5).
캐패시터(Cst)는 데이터 전압(Vdata)을 저장한다. 스토리지 캐패시터(Cst)의 일 전극은 제1 노드(N1)에 연결되고, 타 전극은 제2 노드(N2)에 연결에 연결된다.The capacitor (Cst) stores the data voltage (Vdata). One electrode of the storage capacitor Cst is connected to the first node N1, and the other electrode is connected to the second node N2.
이상의 구성을 포함하는 서브 픽셀(SP)의 동작을 5 내지 도 7을 참조하여 설명한다. 도 5는 서브 픽셀의 발광 기간의 전류 흐름을 도시한 도면이고, 도 6은 서브 픽셀의 초기화 기간의 전류 흐름을 도시한 것이고, 도 7은 서브 픽셀의 초기화 기간에 발생할 수 있는 전류 흐름을 도시한 도면이다.The operation of the subpixel SP including the above configuration will be described with reference to FIGS. 5 to 7. FIG. 5 is a diagram showing the current flow during the emission period of the subpixel, FIG. 6 is a diagram showing the current flow during the subpixel initialization period, and FIG. 7 is a diagram showing the current flow that may occur during the subpixel initialization period. It is a drawing.
도 5를 참조하면, 서브 픽셀의 발광 기간에는 캐패시터(Cst)에 데이터전압(Vdata)을 샘플링한 상태에서, 기준 전압(Vref)을 이용하여 캐패시터(Cst)의 양단 전위를 변경하고, 커플링(coupling) 현상을 이용하여 구동TFT(DT)의 게이트전압에 데이터전압(Vdata)을 반영함으로써 구동TFT(DT)를 이용하여 OLED에 인가되는 전류량을 제어할 수 있다.Referring to FIG. 5, during the emission period of the subpixel, the data voltage (Vdata) is sampled at the capacitor (Cst), the potential at both ends of the capacitor (Cst) is changed using the reference voltage (Vref), and coupling ( The amount of current applied to the OLED can be controlled using the driving TFT (DT) by reflecting the data voltage (Vdata) in the gate voltage of the driving TFT (DT) using the coupling phenomenon.
캐패시터(Cst)에 데이터전압(Vdata)이 충전되어 있는 상태에서 캐패시터(Cst)의 제1 전극이 연결된 제1 노드(N1)에 기준 전압(Vref)을 인가하면, 캐패시터(Cst)의 제1 전극의 전압이 Vref로 변동된다. 이에, 캐패시터(Cst)의 제2 전극 또한 제1 전극의 전압과 커플링되어, 캐패시터(Cst)의 제2 전극이 연결된 제2 노드(N2)에 Vref 전압이 반영된다. 캐패시터(Cst)의 제2 전극이 연결된 제2 노드(N2)는 구동TFT(DT)의 게이트전극이 연결된 노드로서, 캐패시터(Cst)의 커플링 전에는 EVDD-Vth로 유지되다가, 제1 노드(N1)의 전압 변동분이 반영되어 EVDD-Vth-(Vdata-Vref) 전압으로 변경된다. 이에, 구동TFT(DT)는 Vdata-Vref전압에 따라 OLED로 인가되는 전류량을 제어할 수 있다.When the reference voltage (Vref) is applied to the first node (N1) to which the first electrode of the capacitor (Cst) is connected while the data voltage (Vdata) is charged in the capacitor (Cst), the first electrode of the capacitor (Cst) The voltage changes to Vref. Accordingly, the second electrode of the capacitor Cst is also coupled to the voltage of the first electrode, and the Vref voltage is reflected in the second node N2 to which the second electrode of the capacitor Cst is connected. The second node (N2) to which the second electrode of the capacitor (Cst) is connected is a node to which the gate electrode of the driving TFT (DT) is connected. Before coupling of the capacitor (Cst), it is maintained at EVDD-Vth, and the first node (N1) is connected to the second electrode of the capacitor (Cst). ) is reflected and changed to EVDD-Vth-(Vdata-Vref) voltage. Accordingly, the driving TFT (DT) can control the amount of current applied to the OLED according to the Vdata-Vref voltage.
도 6을 참조하면, 서브 픽셀의 초기화 기간에는 데이터 전압(Vdata)을 저장하는 캐패시터(Cst)의 양단 전위를 기준 전압(Vref)으로 초기화한다. 이를 위해, 제1 발광TFT(ET1), 제2 발광TFT(ET2), 제2 TFT(T2) 및 제3 TFT(T3)가 턴온 상태로 유지된다. 캐패시터(Cst)의 제1 전극이 연결된 제1 노드(N1)는 제1 발광TFT(ET1)를 통해 기준 전압(Vref)이 인가될 수 있다. 캐패시터(Cst)의 제2 전극이 연결된 제2 노드(N2)는 제3 TFT(T3), 제2 발광TFT(ET2) 및 제2 TFT(T2)에 의해, 설정되는 전원라인을 통해 기준 전압(Vref)이 인가될 수 있다. 제3 TFT(T3)는 기준 전압(Vref)이 연결된 제4 노드(N4)와 제 5 노드(N5)를 연결하고, 제2 발광TFT(ET2)는 제5 노드(N5)와 제3 노드(N3)를 연결하고, 제2 TFT(T2)는 제 3 노드(N3)와 제2 노드(N2)를 연결하여 제2 노드(N2)에 기준 전압(Vref)이 인가될 수 있다.Referring to FIG. 6, during the initialization period of the subpixel, the potential at both ends of the capacitor (Cst) storing the data voltage (Vdata) is initialized to the reference voltage (Vref). To this end, the first light-emitting TFT (ET1), the second light-emitting TFT (ET2), the second TFT (T2), and the third TFT (T3) are maintained in a turned-on state. The reference voltage Vref may be applied to the first node N1 to which the first electrode of the capacitor Cst is connected through the first light-emitting TFT ET1. The second node (N2), to which the second electrode of the capacitor (Cst) is connected, has a reference voltage ( Vref) may be approved. The third TFT (T3) connects the fourth node (N4) and the fifth node (N5) to which the reference voltage (Vref) is connected, and the second light-emitting TFT (ET2) connects the fifth node (N5) and the third node ( N3), and the second TFT (T2) connects the third node (N3) and the second node (N2), so that the reference voltage (Vref) can be applied to the second node (N2).
그런데, 제2 노드(N2)에는 구동TFT(DT)의 게이트전극도 연결되어 있기 때문에, 제2 노드(N2)에 기준 전압(Vref)을 인가하는 중에 구동TFT(DT)의 게이트전극과 소스 전극 간에 전위차(Vgs)가 발생하여 구동TFT(DT)가 턴온될 수 있다.However, since the gate electrode of the driving TFT (DT) is also connected to the second node (N2), the gate electrode and the source electrode of the driving TFT (DT) are connected while applying the reference voltage (Vref) to the second node (N2). A potential difference (Vgs) may occur between the two and the driving TFT (DT) may be turned on.
도 7은 서브 픽셀의 초기화 기간에 구동TFT(DT)에 의해 고전위 전압(EVDD) 및 기준 전압(Vref) 간 Short Path가 형성된 상태를 도시하고 있다. 고전위 전압(EVDD) 및 기준 전압(Vref) 간 Short Path가 형성됨에 따라, 고전위 전압(EVDD)의 전압이 △EVDD만큼 변동되고, 기준 전압(Vref) 또한 △Vref만큼 변동될 수 있다. 화면의 휘도 변화가 클수록 고전위 전압(EVDD)은 낮아지고, 기준 전압(Vref)은 높아지는 방향으로 이동한다.FIG. 7 shows a state in which a short path is formed between the high potential voltage (EVDD) and the reference voltage (Vref) by the driving TFT (DT) during the subpixel initialization period. As a short path is formed between the high potential voltage (EVDD) and the reference voltage (Vref), the voltage of the high potential voltage (EVDD) may change by △EVDD, and the reference voltage (Vref) may also change by △Vref. As the change in screen luminance increases, the high potential voltage (EVDD) decreases and the reference voltage (Vref) moves toward increasing.
고전위 전압(EVDD) 및 기준 전압(Vref) 변동 시, 발광(Emission) 구간과 샘플링(Sampling) 구간의 구동TFT(DT)의 게이트 노드 소스 노드 간 전위에 차이가 발생하고, 이는 VGS 및 구동TFT(DT)의 구동 전류에 영향을 주어 화면에 번쩍임 현상, 즉, 플리커(Flicker)를 유발할 수 있다.When the high potential voltage (EVDD) and reference voltage (Vref) change, a difference occurs in the potential between the gate node and source node of the driving TFT (DT) in the emission section and the sampling section, which causes V GS and driving It may affect the driving current of the TFT (DT), causing flashing or flicker on the screen.
고전위 전압(EVDD)이 변동된 이후, 고전위 전압(EVDD)이 유지되는 구간에서는, 기준 전압(Vref)의 변동량이 VGS 및 구동TFT(DT)의 구동 전류에 영향을 주어 화면이 어두워지는 현상, 즉, 딤(Dim)을 유발할 수 있다.After the high potential voltage (EVDD) changes, in the section where the high potential voltage (EVDD) is maintained, the amount of change in the reference voltage (Vref) affects V GS and the driving current of the driving TFT (DT), causing the screen to darken. It can cause a phenomenon, namely Dim.
이를 수식으로 나타내면 다음과 같다.This can be expressed in a formula as follows:
< ELVDD 및 Vref 미 변동 시 구동TFT의 VGS >< V GS of driving TFT when ELVDD and Vref do not change >
< ELVDD 및 Vref가 변동중인 경우 구동TFT의 VGS >< V GS of driving TFT when ELVDD and Vref are fluctuating >
< ELVDD 변동 후 유지되는 경우 구동TFT의 VGS >< V GS of driving TFT when maintained after ELVDD change >
도 8 내지 도 10은 전체 화면 중 일부 영역은 블랙(Black)과 화이트(White)로 휘도가 변화하고 그 이외에 영역은 휘도가 변화하지 않을 시, 화질을 실험한 결과이다.Figures 8 to 10 show the results of an image quality experiment when the luminance of some areas of the entire screen changes to black and white and the luminance of other areas does not change.
도 8은 휘도 변화 영역의 휘도 변화에 따른 화질 변화를 알아보기 위해, 전체 화면 중 일부 영역은 블랙(Black)과 화이트(White)로 휘도가 변화하고 그 이외에 영역은 휘도가 변화하지 않을 시, 고전위 전압(EVDD) 및 기준 전압(Vref)의 변화와 화면의 휘도 변화를 측정한 실험 결과이다.Figure 8 shows the change in image quality according to the luminance change in the luminance change area, when the luminance of some areas of the entire screen changes to black and white and the luminance of other areas does not change, the classic image quality is shown in Figure 8. These are the results of an experiment measuring changes in the above voltage (EVDD) and reference voltage (Vref) and changes in screen luminance.
도 8의 실험결과를 참조하면, 휘도 변화 영역이 블랙(Black)과 화이트(White)로 교번하여 표시되면 고전위 전압(EVDD) 및 기준 전압(Vref) 또한 휘도 변화에 따라 변동되는 것을 확인할 수 있다. 블랙(Black) 영상 표시 시 고전위 전압(EVDD)은 상승하고 기준 전압(Vref)은 하강한다. 화이트(White) 영상 표시 시 고전위 전압(EVDD)은 하강하고 기준 전압(Vref)은 상승한다.Referring to the experimental results of FIG. 8, it can be seen that when the luminance change area is alternately displayed as black and white, the high potential voltage (EVDD) and reference voltage (Vref) also change according to the luminance change. . When displaying a black image, the high potential voltage (EVDD) increases and the reference voltage (Vref) decreases. When displaying a white image, the high potential voltage (EVDD) falls and the reference voltage (Vref) rises.
이와 같이, 고전위 전압(EVDD) 및 기준 전압(Vref)이 변동됨에 따라, 휘도 미변화 영역인 정지영역의 화면이 번쩍이는 플리커가 발생하고, 표시된 영상을 유지하는 구간에는 딤이 발생하는 것을 확인할 수 있다. 이러한 플리커와 딤 현상은 휘도 변화 영역의 휘도 변화값이 클수록 더 심화될 수 있다.In this way, as the high potential voltage (EVDD) and the reference voltage (Vref) change, flicker occurs in the still area, which is an area where the luminance does not change, and dims occur in the section that maintains the displayed image. You can check it. These flicker and dim phenomena may become more severe as the luminance change value of the luminance change area increases.
도 9는 고전위 전압(EVDD) 및 기준 전압(Vref)을 생성하는 제1전원공급부(180a)로부터의 거리(가로축)와, 기준 전압(Vref)을 복수의 전원라인에 인가하는 소스 PCB(S-PCB)로부터의 거리(세로축)에 따른 플리커를 측정한 실험 결과이다.9 shows the distance (horizontal axis) from the first
도 9를 참조하면, 실험을 위해 화면 영역을 두 영역으로 분할하여 제1전원공급부(180a)와의 거리가 상대적으로 먼 영역에 블랙(Black)과 화이트(White)가 교번으로 반짝이는 패턴을 표시하고, 제1전원공급부(180a)와의 거리가 상대적으로 가까운 영역은 정지 영역으로써 화이트(White) 영상을 표시한다. 이 후, 화면에서 발생하는 플리커를 측정하면, 제1 전원공급부(180a)와의 거리가 멀어질 수록 정지 영역의 플리커가 증가하는 것을 확인할 수 있다. 또한, 기준 전압(Vref)을 전원라인에 인가하는 소스 PCB(S-PCB)와의 수직 거리가 증가함에 따라 플리커가 증가함을 확인할 수 있다.Referring to FIG. 9, for the experiment, the screen area is divided into two areas and a pattern in which black and white flash alternately is displayed in the area where the distance from the first
즉, 제1전원공급부(180a)와의 거리 및 소스 PCB(S-PCB)와의 수직 거리가 증가함에 따라 정지 영역의 화질은 저하됨을 확인할 수 있다.That is, it can be seen that the image quality of the still area deteriorates as the distance to the first
도 10은 휘도 변화 영역의 거리에 따른 정지 영역의 플리커를 측정한 실험 결과이다.Figure 10 shows the results of an experiment measuring the flicker of a still area according to the distance of the luminance change area.
도 10을 참조하면, 실험을 위해 화면의 중앙 영역에 블랙(Black)과 화이트(White)로 반짝이는 패턴을 표시하고, 정지 영역은 그레이(Gray) 영상을 표시한다.Referring to Figure 10, for the experiment, a black and white sparkling pattern is displayed in the central area of the screen, and a gray image is displayed in the still area.
이 후, 화면에서 발생하는 플리커를 측정하면, 제1 전원공급부(180a)와의 거리가 가장 가까운 P1 영역의 플리커는 1.17로 가장 작은 값으로 측정된다.Afterwards, when the flicker occurring on the screen is measured, the flicker in the P1 area, which is the closest distance to the first
P2 영역은 소스 PCB(S-PCB)와의 수직 거리는 P1 영역과 동일하나 제1 전원공급부(180a)와의 거리는 먼 영역으로서, P1 영역보다 약 0.04 정도 플리커가 증가한 것으로 측정되었다.The P2 area has the same vertical distance to the source PCB (S-PCB) as the P1 area, but the distance to the first
P3 영역과 P4 영역은 P1 영역보다 제1전원공급부(180a)와의 거리와 소스 PCB(S-PCB)와의 거리가 모두 증가한 영역으로서, P1 영역보다 플리커가 0.5 내외로 증가한 것으로 측정된다. 여기서, P4 영역은 P3 영역과 소스 PCB(S-PCB)와의 수직 거리는 동일하나 제1 전원공급부(180a)와의 거리는 먼 위치에 있으며, 이에, P3 영역보다 0.03 정도 증가한 것으로 측정된다.The P3 area and P4 area are areas where both the distance to the first
P5 영역은 P4 영역보다 제1전원공급부(180a)와의 거리와 소스 PCB(S-PCB)와의 수직 거리보다 가까우나 반짝이는 패턴과의 거리가 가까운 영역이다. 이러한 P5 영역의 플리커는 2.1로, P4 영역보다 플리커가 약 0.5 증가한 것으로 측정된다. 따라서, 화면의 플리커 정도는 제1전원공급부(180a), 소스 PCB(S-PCB)와의 거리보다 반짝이는 패턴과의 거리에 더 큰 영향을 받는 다는 것을 알 수 있다.The P5 area is an area where the distance to the first
이상과 같이, 도 8의 실험결과를 통해, 휘도 변화 영역의 휘도 변화량이 클수록 고전위 전압(EVDD) 및 기준 전압(Vref)의 변동폭이 증가하여 플리커 및 딤이 심해지는 것을 알 수 있다. 도 9의 실험결과를 통해 제1전원공급부(180a) 및 소스 PCB(S-PCB)와의 거리가 멀 수록 플리커가 심해지는 것을 알 수 있다. 도 10의 실험결과를 통해 휘도 변화 영역과의 거리가 가까울 수록 플리커는 심해지고, 휘도 변화 영역과의 거리가 제1전원공급부(180a) 및 소스 PCB(S-PCB)와의 거리 보다 화질 저하에 더 큰 영향을 미친다는 것을 알 수 있다.As described above, through the experimental results of FIG. 8, it can be seen that as the amount of luminance change in the luminance change area increases, the fluctuation range of the high potential voltage (EVDD) and the reference voltage (Vref) increases, causing flicker and dimming to become more severe. Through the experimental results of FIG. 9, it can be seen that the flicker becomes more severe as the distance between the first
이에, 본 명세서의 실시예는 휘도 변화 영역의 휘도 변화 시 발생하는 정지 영역의 화질 저하를 개선하기 위해, 기준 전압(Vref)을 보상하여 딤 현상을 해소하고, 휘도 변화 영역과 미변화 영역의 거리와 제1전원공급부(180a) 및 소스 PCB(S-PCB)와의 거리에 따라 데이터전압(Vdata)를 보상함으로써 플리커 현상을 감소시킨다.Accordingly, in order to improve the image quality deterioration of the still area that occurs when the brightness of the brightness change area changes, the embodiment of the present specification compensates for the reference voltage (Vref) to eliminate the dim phenomenon and adjusts the distance between the brightness change area and the unchanged area. The flicker phenomenon is reduced by compensating the data voltage (Vdata) according to the distance between the first
도 11은 본 명세서의 실시예에 따른 표시장치를 개략적으로 나타낸 블록도이다. 본 명세서의 실시예에 따른 표시장치는 화면에 표시되는 1 프레임의 영상 데이터를 복수의 블록(Block)으로 분할하고 이전 프레임과 현재 프레임의 휘도차를 각 블록별로 산출하여 영상 보상 여부를 결정한 후, 기준 전압(Vref)과 각 블록별 영상 데이터를 보상할 수 있다.Figure 11 is a block diagram schematically showing a display device according to an embodiment of the present specification. The display device according to an embodiment of the present specification divides one frame of image data displayed on the screen into a plurality of blocks, calculates the luminance difference between the previous frame and the current frame for each block, and determines whether to compensate the image. The reference voltage (Vref) and image data for each block can be compensated.
도 11을 참조하면, 본 명세서의 실시예에 따른 표시장치는, 프레임 버퍼(200), 계산부(210), 검출부(220) 및 보상부(230)를 포함한다.Referring to FIG. 11 , a display device according to an embodiment of the present specification includes a
프레임 버퍼(200)는 프레임 단위로 입력되는 영상 데이터(Video Data)를 저장하여 이전 프레임 데이터(Frame(n-1))를 계산부(210)에 제공한다.The
계산부(210)는 디스플레이의 휘도 조정값인 DBV(Display Brightness Value)와 현재 프레임 데이터(Frame(n))를 입력받고 프레임 버퍼(200)로부터 이전 프레임 데이터(Frame(n-1))를 입력 받는다. 계산부(210)는 현재 프레임 데이터(Frame(n))와 현재 프레임 데이터(Frame(n))를 복수의 블록으로 분할하여 각 블록별로 휘도 변화량(△Lum)을 산출한다. 계산부(210)는 산출된 각 블록별로 휘도 변화량(△Lum)을 검출부(220)로 출력한다. 이러한 계산부(210)는 영상 데이터의 감마값에 따른 휘도를 계산하는 감마-휘도 변환기(215)를 포함할 수 있다. 비디오 휘도 변환기(215)는 영상을 표시하는 표시패널(150)의 감마특성에 따라 각 블록의 감마값(Gray)을 휘도정보(nit)로 변환할 수 있다. 계산부(210)의 연산 방법은 이후 더 상세히 설명하기로 한다.The calculation unit 210 receives DBV (Display Brightness Value), which is a brightness adjustment value of the display, and current frame data (Frame(n)), and inputs previous frame data (Frame(n-1)) from the
검출부(220)는 계산부(210)에서 산출된 각 블록별로 휘도 변화량(△Lum)에 기초하여 현재 프레임 데이터(Frame(n))를 표시할 시, 보상을 수행할 지 여부를 결정한다. 예를 들어, 검출부(220)는 각 블록별로 휘도 변화량을 합산하여(Σ△Lum), 그 합산 값(Σ△Lum)이 기준 휘도 변화량(△Lum_Threshold) 이상인 경우 보상을 수행해야 하는 것으로 결정할 수 있다. 보상을 수행해야 하는 것으로 결정되면, 검출부(220)는 보상 플래그(Flag) 및 휘도 변화량의 합산 값(Σ△Lum)과 함께 휘도 변화 블록정보를 보상부(230)에 제공할 수 있다. 휘도 변화 블록정보는 휘도가 변화하는 블록의 위치 정보와 해당 블록의 휘도 변화량(△Lum)의 정보를 포함할 수 있다. 여기서, 검출부(220)는 휘도 변화 블록정보를 획득하는 블록정보 검출기(225)를 포함할 수 있다. 블록정보 검출기(225)는 전체 블록들 중 휘도 변화량(△Lum)을 갖는 블록, 즉, 휘도 변화 블록의 위치정보를 검출할 수 있다.The detection unit 220 determines whether to perform compensation when displaying the current frame data (Frame(n)) based on the luminance change amount (△Lum) for each block calculated by the calculation unit 210. For example, the detector 220 may sum up the luminance change amount for each block (Σ△Lum) and determine that compensation should be performed if the sum value (Σ△Lum) is greater than or equal to the reference luminance change amount (△Lum_Threshold). . If it is determined that compensation must be performed, the detector 220 may provide the compensation unit 230 with luminance change block information along with a compensation flag and a sum of the luminance changes (Σ△Lum). The luminance change block information may include location information of a block whose luminance changes and information on the amount of luminance change (△Lum) of the block. Here, the detector 220 may include a block information detector 225 that acquires luminance change block information. The block information detector 225 can detect the location information of a block with a luminance change amount (△Lum), that is, a luminance change block, among all blocks.
보상부(230)는 검출부(220)로부터 보상 플래그가 수신되면, 휘도 변화량의 합산 값(Σ△Lum) 및 휘도 변화 블록정보에 기초하여 기준 전압 보상값(△Vref Value)과 블록 별 보상 데이터(△Data)를 생성하여 출력한다. 보상부(230)에서 출력한 기준 전압 보상값(△Vref Value)은 제1 전원공급부(180a)에 전달되어 현재 프레임(Frame(n))을 표시할 시 기준 전압(Vref)에 반영된다. 블록별 보상 데이터(△Data)는 휘도 변화 블록의 영향으로 플리커가 발생하는 블록들의 데이터전압(Vdata)에 반영될 수 있다. 이와 같이, 기준 전압(Vref)을 보상하면 급격한 휘도 변화 시 나타나는 EVDD 전압 변동이 구동TFT(DT)의 VGS 에 영향을 주지 않도록 하여 화면 번쩍임을 저감시킬 수 있다. 블록별로 적용되는 보상 데이터(△Data)는 EVDD 및 기준 전압(Vref)의 변동에 따라 화면 영역별로 다르게 나타나는 딤 현상을 저감시킬 수 있다.When the compensation flag is received from the detection unit 220, the compensation unit 230 sets a reference voltage compensation value (△Vref Value) and compensation data for each block based on the sum of the luminance changes (Σ△Lum) and the luminance change block information. △Data) is generated and output. The reference voltage compensation value (△Vref Value) output from the compensation unit 230 is transmitted to the first
보상부(230)는 수신된 휘도 변화량의 합산 값(Σ△Lum)에 따라 기준 전압 보상값(△Vref Value)을 생성할 수 있다. 보상부(230)는 휘도 변화량의 합산 값(Σ△Lum)에 따른 기준 전압 보상값(△Vref Value)이 저장된 Vref 보상 LUT를 포함할 수 있다. 이에, 보상부(230)는 수신된 휘도 변화량의 합산 값(Σ△Lum)에 대응되는 기준 전압 보상값(△Vref Value)을 Vref 보상 LUT로부터 획득하여 제1전원공급부(180a)에 제공할 수 있다.The compensator 230 may generate a reference voltage compensation value (ΔVref Value) according to the sum of the received luminance changes (ΣΔLum). The compensation unit 230 may include a Vref compensation LUT in which a reference voltage compensation value (ΔVref Value) according to the sum of luminance changes (ΣΔLum) is stored. Accordingly, the compensation unit 230 may obtain a reference voltage compensation value (△Vref Value) corresponding to the sum of the received luminance changes (Σ△Lum) from the Vref compensation LUT and provide it to the first
보상부(230)는 수신된 휘도 변화 블록정보에 기초하여, 휘도 변화 블록의 영향으로 플리커가 발생하는 블록들의 보상 데이터(△Data)를 생성할 수 있다. 보상 데이터(△Data)는, 보상 대상 블록과 휘도 변화 블록과의 거리(△Distance), 제1전원공급부(180a) 및 소스 PCB(S-PCB)로부터의 거리(△Position_X, △Position_Y) 등에 기초하여 산출될 수 있다.The compensation unit 230 may generate compensation data (ΔData) for blocks in which flicker occurs due to the influence of the luminance change block, based on the received luminance change block information. Compensation data (△Data) is based on the distance (△Distance) between the block to be compensated and the luminance change block, the distance (△Position_X, △Position_Y) from the first
보상부(230)는 블록별 보상 데이터(△Data) 생성을 위해, 휘도 변화 블록과의 거리(△Distance)에 따른 데이터전압(Vdata) 보상값이 저장된 Distance 보상 LUT, 제1전원공급부(180a)로부터의 수평방향 거리(△Position_X)에 따른 데이터전압(Vdata) 보상값이 저장된 Position_X 보상 LUT, 소스 PCB(S-PCB)로부터의 수직방향 거리(△Position_Y)에 따른 데이터전압(Vdata) 보상값이 저장된 Position_Y 보상 LUT을 포함할 수 있다. 이에, 보상부(230)는 수신된 휘도 변화 블록정보에 기초하여, 휘도 변화 블록과의 거리(△Distance), 제1전원공급부(180a) 및 소스 PCB(S-PCB)로부터의 거리(△Position_X, △Position_Y)에 따라 Distance 보상 LUT, Position_X 보상 LUT 및 Position_Y 보상 LUT로부터 각각 보상값들을 획득하고, 획득된 보상값들을 연산하여 각 블록별 보상 데이터(△Data)를 생성할 수 있다.The compensation unit 230 includes a distance compensation LUT in which a data voltage (Vdata) compensation value according to the distance (△Distance) to the luminance change block is stored in order to generate compensation data (△Data) for each block, and a first power supply unit (180a). Position_X compensation LUT, which stores the data voltage (Vdata) compensation value according to the horizontal distance (△Position_X) from the source PCB (S-PCB). May contain stored Position_Y compensation LUT. Accordingly, based on the received luminance change block information, the compensation unit 230 determines the distance (△Distance) from the luminance change block, the distance (△Position_X) from the first
여기서, 제1전원공급부(180a)는 소스 PCB(S-PCB)의 일 측에 마련되어 구동전원을 생성하고, 제1전원공급부(180a)에서 생성된 구동전원은 소스 PCB(S-PCB)를 통해 서브픽셀(SP)들이 연결된 복수개의 전원 입력 라인들에 인가된다.Here, the first
따라서, 제1전원공급부(180a)로부터의 거리는 제1전원공급부(180a)가 하단의 최우측 또는 최좌측에 위치할 수 있기 때문에, 수평방향 거리(△Position_X)만을 고려하여 보상값이 설정될 수 있다.Therefore, the distance from the first
소스 PCB(S-PCB)는 서브픽셀(SP)들이 연결된 복수개의 전원 입력 라인에 각각 구동전원을 입력하기 때문에, 소스 PCB(S-PCB)와의 거리는 수직방향 거리(△Position_Y)만을 고려하여 보상값이 설정될 수 있다.Since the source PCB (S-PCB) inputs driving power to a plurality of power input lines connected to the subpixels (SP), the distance from the source PCB (S-PCB) is a compensation value considering only the vertical distance (△Position_Y) This can be set.
이상 설명한 바와 같이, 보상부(230)는 수신된 휘도 변화량의 합산 값(Σ△Lum)에 대응되는 기준 전압 보상값(△Vref Value)과 휘도 변화 블록 간의 거리(△Distance), 제1전원공급부(180a)로부터의 수평방향 거리(△Position_X) 및 소스 PCB(S-PCB)로부터의 수직방향 거리(△Position_Y)에 따라 산출되는 각 블록별 보상 데이터(△Data)를 생성할 수 있다.As described above, the compensation unit 230 determines the reference voltage compensation value (△Vref Value) corresponding to the sum of the received luminance changes (Σ△Lum), the distance (△Distance) between the luminance change blocks, and the first power supply unit. Compensation data (△Data) for each block calculated according to the horizontal distance (△Position_X) from (180a) and the vertical distance (△Position_Y) from the source PCB (S-PCB) can be generated.
상술한 설명에서는 블록 단위로 데이터전압(Vdata)을 보상하는 경우를 예시하였지만, 보상 수행이 결정된 후, 보상 블록 정보(△Distance, △Position_X, △Position_Y)를 픽셀 단위로 생성하면 각 픽셀 단위로 데이터전압을 보상하는 것도 가능하다.In the above description, the case of compensating the data voltage (Vdata) on a block basis is exemplified, but after compensation performance is determined, if compensation block information (△Distance, △Position_X, △Position_Y) is generated on a pixel basis, the data is calculated on a per-pixel basis. It is also possible to compensate for voltage.
도 12 및 도 13은 도 11의 계산부(210)의 제어방법을 설명하기 위한 도면이다. 계산부(210)는 DBV 및 현재 프레임 데이터(Frame(n))와 이전 프레임 데이터(Frame(n-1))를 입력받아 각 블록별 휘도 변화량(△Lum)을 계산하고, 산출된 각 블록별로 휘도 변화량(△Lum)을 검출부(220)로 출력한다.FIGS. 12 and 13 are diagrams for explaining the control method of the calculation unit 210 of FIG. 11. The calculation unit 210 receives the DBV, current frame data (Frame(n)), and previous frame data (Frame(n-1)), calculates the luminance change amount (△Lum) for each block, and calculates the luminance change amount (△Lum) for each block. The luminance change amount (△Lum) is output to the detection unit 220.
도 12를 참조하면, 표시영역(AA)에 표시되는 프레임 데이터는 복수개의 블록으로 분할할 수 있다. 도 12의 실시예는 프레임 데이터를 M개의 행과 N개의 열로 분할하고, 각 블록을 행과 열의 번호로 구분하여 표시하고 있다.Referring to FIG. 12, frame data displayed in the display area (AA) can be divided into a plurality of blocks. In the embodiment of Figure 12, frame data is divided into M rows and N columns, and each block is displayed by dividing it into row and column numbers.
B25블록과 B26블록은 그레이값이 255Gray와 0Gray로 변동되는 휘도 변화 블록을 나타낸 것으로서, 블랙과 화이트로 휘도가 변동하는 블록일 수 있다.Blocks B25 and B26 represent luminance change blocks whose gray values change between 255 Gray and 0 Gray, and may be blocks whose luminance changes between black and white.
B35블록과 B36블록은 그레이값이 255Gray와 127Gray로 변동되는 휘도 변화 블록을 나타낸 것으로서, 블랙과 회색으로 휘도가 변동하는 블록일 수 있다.The B35 block and B36 block represent luminance change blocks whose gray values change between 255 Gray and 127 Gray, and may be blocks whose luminance changes between black and gray.
B52블록과 B53블록은 그레이값이 255Gray와 127Gray로 변동되는 휘도 변화 블록을 나타낸 것으로서, 블랙과 회색으로 휘도가 변동하는 블록일 수 있다.The B52 block and B53 block represent luminance change blocks whose gray values change between 255 Gray and 127 Gray, and may be blocks whose luminance changes between black and gray.
B62블록과 B63블록은 그레이값이 255Gray와 0Gray로 변동되는 휘도 변화 블록을 나타낸 것으로서, 블랙과 화이트로 휘도가 변동하는 블록일 수 있다.The B62 block and B63 block represent luminance change blocks whose gray values change between 255 Gray and 0 Gray, and may be blocks whose luminance changes between black and white.
현재 프레임 데이터(Frame(n))와 이전 프레임 데이터(Frame(n-1))는 이러한 블록별 그레이값들을 포함할 수 있다.Current frame data (Frame(n)) and previous frame data (Frame(n-1)) may include gray values for each block.
계산부(210)는 감마-휘도 변환기(215)를 이용하여 각 블록별 휘도를 획득한 후, 현재 프레임 데이터(Frame(n))와 이전 프레임 데이터(Frame(n-1))의 각 블록별 휘도 변화량(△Lum)을 계산할 수 있다.The calculation unit 210 obtains the luminance for each block using the gamma-luminance converter 215, and then obtains the luminance for each block of the current frame data (Frame(n)) and the previous frame data (Frame(n-1)). The luminance change amount (△Lum) can be calculated.
감마-휘도 변환기(215)는 입력된 DBV에 따라 해당 표시장치의 감마 설정값을 참고하여 각 그레이(Gray)별 휘도를 획득한다.The gamma-luminance converter 215 obtains the luminance for each gray by referring to the gamma setting value of the corresponding display device according to the input DBV.
도 13은 DBV에 따른 각 그레이별 휘도 설정값을 예시한 그래프이다.Figure 13 is a graph illustrating the luminance setting value for each gray according to DBV.
도 13을 참조하면, DBV가 2047인 경우(DBV=2047), 255Gray(white)의 휘도는 400nit로 설정될 수 있다. DBV가 1617인 경우(DBV=1617), 255Gray(white)의 휘도는 350nit로 설정될 수 있다. 이러한 DBV에 따른 각 그레이별 휘도 설정값은 표시장치의 특성에 따라 미리 설정될 수 있다.Referring to FIG. 13, when the DBV is 2047 (DBV=2047), the luminance of 255 Gray (white) can be set to 400 nit. If the DBV is 1617 (DBV=1617), the luminance of 255 Gray (white) can be set to 350 nit. The luminance setting value for each gray according to DBV can be set in advance according to the characteristics of the display device.
이에, 감마-휘도 변환기(215)는 입력된 DBV에 따라 해당 표시장치의 각 그레이별 휘도 설정값을 참고하여 현재 프레임 데이터(Frame(n))와 이전 프레임 데이터(Frame(n-1))의 각 블록별 휘도를 획득할 수 있다. 여기서, 미리 저장되어 있지 않은 DBV가 입력되는 경우, 감마-휘도 변환기(215)는 입력된 DBV와 근접한 DBV값의 설정값들을 보간연산(Interpolation)하여, 블록별 휘도를 획득할 수 있다.Accordingly, the gamma-luminance converter 215 refers to the luminance setting value for each gray of the corresponding display device according to the input DBV and converts the current frame data (Frame(n)) and the previous frame data (Frame(n-1)). The luminance of each block can be obtained. Here, when a DBV that has not been stored in advance is input, the gamma-luminance converter 215 can obtain luminance for each block by interpolating the settings of DBV values close to the input DBV.
예를 들어, DBV 값이 1832인 경우, 감마-휘도 변환기(215)는 DBV가 2047인 경우(DBV=2047)의 감마-휘도 설정값과, DBV가 1617인 경우(DBV=1617)의 감마-휘도 설정값에 기초하여 DBV 값이 1832인 경우의 감마-휘도 설정값을 산출할 수 있다. 이에, DBV 값이 1832인 경우, 0Gray는 0nit, 127Gray는 60nit, 255Gray는 375nit로 산출될 수 있다.For example, when the DBV value is 1832, the gamma-luminance converter 215 converts the gamma-luminance setting value when the DBV is 2047 (DBV=2047) and the gamma-luminance setting value when the DBV is 1617 (DBV=1617). Based on the luminance setting value, the gamma-luminance setting value when the DBV value is 1832 can be calculated. Therefore, if the DBV value is 1832, 0Gray can be calculated as 0nit, 127Gray can be calculated as 60nit, and 255Gray can be calculated as 375nit.
이상과 같이, 감마-휘도 변환기(215)를 이용하여 각 블록별 휘도를 획득한 후, 계산부(210)는 현재 프레임 데이터(Frame(n))와 이전 프레임 데이터(Frame(n-1))의 각 블록별 휘도 변화량(△Lum)을 계산할 수 있다.As described above, after obtaining the luminance for each block using the gamma-luminance converter 215, the calculation unit 210 calculates the current frame data (Frame(n)) and the previous frame data (Frame(n-1)). The luminance change amount (△Lum) for each block can be calculated.
예를 들어, 도 12의 B25블록과 같이, 그레이값이 255Gray와 0Gray로 변동되는 블록의 경우, 이전 프레임의 휘도(Luminance)는 255Gray에 설정된 휘도인 375nit로 획득될 수 있다. 현재 프레임의 휘도(Luminance)는 0Gray에 설정된 휘도인 0nit로 획득될 수 있다. 따라서, B25블록의 휘도 변화량(△Lum)은 375로 산출될 수 있다. 이를 간단히 정리하면 다음과 같다.For example, in the case of a block whose gray value changes between 255Gray and 0Gray, such as block B25 in FIG. 12, the luminance of the previous frame can be obtained as 375nit, which is the luminance set at 255Gray. The luminance of the current frame can be obtained as 0nit, which is the luminance set to 0Gray. Accordingly, the luminance change amount (ΔLum) of the B25 block can be calculated as 375. To summarize this briefly, it is as follows.
같은 방식으로 B35블록의 휘도 변화량(△Lum)을 산출하면 다음과 같다.Calculating the luminance change (△Lum) of the B35 block in the same way is as follows.
나머지 B26, B36, B52, B53, B62, B63 블록들의 휘도 변화량(△Lum)로 다음과 같이 산출될 수 있다.The luminance change amount (△Lum) of the remaining blocks B26, B36, B52, B53, B62, and B63 can be calculated as follows.
계산부(210)는 이상의 과정에 따라 각 블록별 휘도 변화량(△Lum)을 산출하여 검출부(220)로 출력한다.The calculation unit 210 calculates the luminance change amount (ΔLum) for each block according to the above process and outputs it to the detection unit 220.
이 후, 검출부(220)는 각 블록별로 휘도 변화량(△Lum)에 기초하여 보상을 수행할 지 여부를 결정하고, 보상 수행이 결정되면 검출부(220)는 보상부(230)에 보상 플래그(Flag)와 함께 휘도 변화량(△Lum)과 보상 블록 정보를 보상부(230)에 제공할 수 있다. 검출부(220)는 각 블록별로 휘도 변화량(△Lum)를 합산하여, 휘도 변화량의 합산 값(Σ△Lum)이 기준 휘도 변화량(△Lum_Threshold) 이상인 경우 보상을 수행해야 하는 것으로 결정할 수 있다.Afterwards, the detection unit 220 determines whether to perform compensation based on the luminance change amount (△Lum) for each block, and when compensation is determined, the detection unit 220 sends a compensation flag to the compensation unit 230. ) along with the luminance change amount (△Lum) and compensation block information can be provided to the compensation unit 230. The detector 220 may sum up the luminance change amount (△Lum) for each block, and determine that compensation should be performed if the sum of the luminance change amounts (Σ△Lum) is greater than or equal to the reference luminance change amount (△Lum_Threshold).
예를 들어, 도 12의 프레임 데이터의 경우 B25, B26, B35, B36, B52, B53, B62, B63 블록들의 휘도 변화량(△Lum)을 모두 합산한 휘도 변화량의 합산 값(Σ△Lum)은 2760으로 산출된다. 여기서, 기준 휘도 변화량(△Lum_Threshold)이 2500으로 설정되어 있는 경우, 도 12의 프레임 데이터는 보상이 필요한 것으로 판단할 수 있다. 보상을 수행해야 하는 것으로 결정되면, 검출부(220)는 보상 플래그(Flag)와 함께 휘도 변화량의 합산 값(Σ△Lum) 및 휘도 변화 블록정보를 보상부(230)에 제공한다. 여기서, 휘도 변화 블록정보는 B25, B26, B35, B36, B52, B53, B62, B63 블록들의 위치정보와 각 블록의 휘도 변화량(△Lum)을 포함할 수 있다.For example, in the case of the frame data of FIG. 12, the sum of the luminance changes (△Lum) of blocks B25, B26, B35, B36, B52, B53, B62, and B63 is 2760. It is calculated as Here, when the reference luminance change amount (△Lum_Threshold) is set to 2500, it can be determined that the frame data of FIG. 12 requires compensation. When it is determined that compensation must be performed, the detection unit 220 provides the compensation flag (Flag), the sum of the luminance changes (ΣΔLum), and the luminance change block information to the compensation unit 230. Here, the luminance change block information may include location information of blocks B25, B26, B35, B36, B52, B53, B62, and B63 and the amount of luminance change (△Lum) of each block.
도 14 및 도 15는 도 11의 보상부(230)의 제어 방법을 설명하기 위한 도면이다. 도 14는 보상부(230)에 저장되는 LUT의 구성을 예시한 도면이고, 도 15는 B32블록의 보상 데이터를 생성하는 방법을 설명하기 위한 도면이다.FIGS. 14 and 15 are diagrams for explaining a control method of the compensator 230 of FIG. 11 . FIG. 14 is a diagram illustrating the configuration of the LUT stored in the compensation unit 230, and FIG. 15 is a diagram illustrating a method of generating compensation data of the B32 block.
보상부(230)는 휘도 변화량의 합산 값(Σ△Lum)에 따라 기준 전압 보상값(△Vref Value)을 생성할 수 있다. 휘도 변화량의 합산 값(Σ△Lum)에 따른 기준 전압 보상값(△Vref Value)은 Vref 보상 LUT로부터 획득할 수 있다.The compensator 230 may generate a reference voltage compensation value (△Vref Value) according to the sum of the luminance changes (Σ△Lum). The reference voltage compensation value (ΔVref Value) according to the sum of the luminance changes (ΣΔLum) can be obtained from the Vref compensation LUT.
보상부(230)는 휘도 변화량의 합산 값(Σ△Lum)과 제1전원공급부(180a)로부터의 수평방향 거리(△Position_X) 및 소스 PCB(S-PCB)로부터의 수직방향 거리(△Position_Y), 휘도 변화량(△Lum)과 보상 대상 블록과 휘도 변화 블록과의 거리(△Distance)에 따라 각각 보상값을 획득하여 각 블록별 보상 데이터(△Data)를 생성할 수 있다. 이러한 보상값들은 미리 저장된 LUT로부터 획득할 수 있다.The compensation unit 230 calculates the sum of the luminance changes (Σ△Lum), the horizontal distance (△Position_X) from the first
도 14를 참조하면, 보상부(230)는 LUT1 ~ LUT4를 포함할 수 있다.Referring to FIG. 14, the compensation unit 230 may include LUT1 to LUT4.
LUT1은 휘도 변화량의 합산 값(Σ△Lum)에 따른 Vref 보상 게인이 저장된 Vref 보상 LUT이다. α값은 휘도 변화량의 합산 값(Σ△Lum)에 따른 Vref 보상 게인일 수 있다.LUT1 is a Vref compensation LUT in which the Vref compensation gain according to the sum of luminance changes (Σ△Lum) is stored. The α value may be a Vref compensation gain according to the sum of the luminance changes (Σ△Lum).
LUT2는 휘도 변화량의 합산 값(Σ△Lum)과 제1전원공급부(180a)로부터의 수평방향 거리(△Position_X)에 따른 보상값이 저장된 Position_X 보상 LUT이다. 수평방향 거리(△Position_X)는 블록의 개수로 측정될 수 있다. β값은 휘도 변화량의 합산 값(Σ△Lum)과 제1전원공급부(180a)로부터의 수평방향 거리(△Position_X)에 따른 데이터 보상 게인일 수 있다.LUT2 is a Position_X compensation LUT that stores a compensation value according to the sum of luminance changes (Σ△Lum) and the horizontal distance (△Position_X) from the first
LUT3은 휘도 변화량의 합산 값(Σ△Lum)과 소스 PCB(S-PCB)로부터의 수직방향 거리(△Position_Y)에 따른 보상값이 저장된 Position_Y 보상 LUT이다. 수직방향 거리(△Position_Y)는 블록의 개수로 측정될 수 있다. γ값은 휘도 변화량의 합산 값(Σ△Lum)과 소스 PCB(S-PCB)로부터의 수직방향 거리(△Position_Y)에 따른 데이터 보상 게인일 수 있다.LUT3 is a Position_Y compensation LUT that stores compensation values according to the sum of luminance changes (Σ△Lum) and the vertical distance (△Position_Y) from the source PCB (S-PCB). The vertical distance (△Position_Y) can be measured by the number of blocks. The γ value may be a data compensation gain according to the sum of the luminance changes (ΣΔLum) and the vertical distance (ΔPosition_Y) from the source PCB (S-PCB).
LUT4는 휘도 변화 블록의 휘도 변화량(△Lum) 및 해당 휘도 변화 블록과의 거리(△Distance)에 따른 보상값이 저장된 Distance 보상 LUT이다. 보상 대상 블록과 휘도 변화 블록과의 거리(△Distance)는 X축 방향 거리(△x)와 Y축 방향 거리(△y)로 측정될 수 있다. δ값은 휘도 변화 블록의 휘도 변화량(△Lum) 및 X축 방향 거리(△x)에 따른 데이터 보상 게인일 수 있다. ε값은 휘도 변화 블록의 휘도 변화량(△Lum) 및 Y축 방향 거리(△y)에 따른 데이터 보상 게인일 수 있다.LUT4 is a distance compensation LUT that stores compensation values according to the luminance change amount (△Lum) of the luminance change block and the distance (△Distance) from the luminance change block. The distance (△Distance) between the compensation target block and the luminance change block can be measured as the X-axis distance (△x) and the Y-axis distance (△y). The δ value may be a data compensation gain according to the luminance change amount (△Lum) and the X-axis direction distance (△x) of the luminance change block. The ε value may be a data compensation gain according to the luminance change amount (△Lum) and the Y-axis direction distance (△y) of the luminance change block.
도 15는 B32블록의 보상 데이터를 생성하는 방법을 설명하기 위한 도면이다.Figure 15 is a diagram for explaining a method of generating compensation data for the B32 block.
B32 블록의 보상 데이터(△Data)는, 휘도 변화량의 합산 값(Σ△Lum)과 제1전원공급부(180a)로부터의 수평방향 거리(△Position_X) 및 소스 PCB(S-PCB)로부터의 수직방향 거리(△Position_Y), B32블록의 휘도 변화량(△Lum)과 휘도 변화 블록들(B25, B26, B35, B36, B52, B53, B62, B63)과의 거리(△Distance)에 따라 결정될 수 있다. 보상 데이터(△Data) 산출 시 사용되는 거리들은 블록의 개수를 이용하여 측정될 수 있다.The compensation data (△Data) of the B32 block is the sum of the luminance changes (Σ△Lum), the horizontal distance (△Position_X) from the first
B32 블록과 제1전원공급부(180a) 간의 수평방향 거리(△Position_X) 거리는 B32 블록과 제1전원공급부(180a) 간 X축 방향의 블록 개수인 5로 측정될 수 있다(△Position_X=5). 이에, Position_X 보상 LUT(LUT2)로부터 휘도 변화량의 합산 값(Σ△Lum)에 따른 △Position_X=5의 보상값을 획득할 수 있다.The horizontal distance (△Position_X) between the B32 block and the first power supply unit (180a) can be measured as 5, which is the number of blocks in the X-axis direction between the B32 block and the first power supply unit (180a) (△Position_X=5). Accordingly, a compensation value of △Position_X=5 according to the sum of the luminance changes (Σ△Lum) can be obtained from the Position_X compensation LUT (LUT2).
B32 블록과 소스 PCB(S-PCB) 간의 수직방향 거리(△Position_Y)는, B32 블록과 소스 PCB(S-PCB) 간 Y축 방향의 블록 개수인 7로 측정될 수 있다(△Position_Y=7). 이에, Position_Y 보상 LUT(LUT3)로부터 휘도 변화량의 합산 값(Σ△Lum)에 따른 △Position_Y=7의 보상값을 획득할 수 있다.The vertical distance (△Position_Y) between the B32 block and the source PCB (S-PCB) can be measured as 7, which is the number of blocks in the Y-axis direction between the B32 block and the source PCB (S-PCB) (△Position_Y=7) . Accordingly, a compensation value of △Position_Y=7 according to the sum of luminance changes (Σ△Lum) can be obtained from the Position_Y compensation LUT (LUT3).
B32 블록과 휘도 변화 블록들(B25, B26, B35, B36, B52, B53, B62, B63)과의 거리(△Distance)는 두 블록간 X축 방향의 블록 개수와 Y축 방향의 블록 개수로 측정될 수 있다. 예를 들어, B32 블록과 B25블록 간 X축 방향 거리는 △x=3, Y축 방향 거리는 △y=1로 측정될 수 있다. B32 블록과 B53블록 간 X축 방향 거리는 △x=1, Y축 방향 거리는 △y=2로 측정될 수 있다. 같은 방식으로 다른 휘도 변화 블록들 과의 거리도 측정하여, 총 8개의 휘도 변화 블록들에 대해 각각 X축 방향의 거리(△x)와 Y축 방향의 거리(△y)를 측정할 수 있다. 이에, Distance 보상 LUT(LUT4)로부터 휘도 변화 블록의 휘도 변화량(△Lum)에 따른 △x의 보상값과 △y의 보상값을 획득할 수 있다.The distance (△Distance) between the B32 block and the luminance change blocks (B25, B26, B35, B36, B52, B53, B62, B63) is measured by the number of blocks in the X-axis direction and the number of blocks in the Y-axis direction between the two blocks. It can be. For example, the X-axis distance between the B32 block and the B25 block can be measured as △x=3, and the Y-axis distance can be measured as △y=1. The distance in the X-axis direction between the B32 block and the B53 block can be measured as △x=1, and the distance in the Y-axis direction can be measured as △y=2. By measuring the distance to other luminance change blocks in the same way, the distance in the X-axis direction (△x) and the distance in the Y-axis direction (△y) can be measured for a total of 8 luminance change blocks, respectively. Accordingly, the compensation value of △x and △y according to the luminance change amount (△Lum) of the luminance change block can be obtained from the distance compensation LUT (LUT4).
보상부(230)는 제1전원공급부(180a)로부터의 수평방향 거리(△Position_X) 및 소스 PCB(S-PCB)로부터의 수직방향 거리(△Position_Y), 휘도 변화 블록과의 거리(△Distance)에 따라 획득된 보상값들을 연산하여 B32 블록의 보상 데이터(△Data)를 산출할 수 있다.The compensation unit 230 has a horizontal distance (△Position_X) from the first
예를 들어, 보상부(230)는 다음과 같은 방법으로 기준 전압 보상값(△Vref Value)과 B32 블록의 보상 데이터(△Data32)를 산출할 수 있다.For example, the compensation unit 230 may calculate the reference voltage compensation value (△Vref Value) and the compensation data (△Data32) of the B32 block in the following manner.
보상부(230)는 휘도 변화량의 합산 값(Σ△Lum)에 따라 Vref 보상 LUT(LUT1)로부터 Vref 보상 게인(α)를 획득할 수 있다. 이에, 기준 전압 보상값(△Vref)는 휘도 변화량의 합산 값(Σ△Lum)에 ref 보상 게인(α)을 곱하여 산출될 수 있다(△Vref = α*Σ△Lum).The compensator 230 may obtain the Vref compensation gain (α) from the Vref compensation LUT (LUT1) according to the sum of the luminance changes (Σ△Lum). Accordingly, the reference voltage compensation value (△Vref) can be calculated by multiplying the sum of the luminance changes (Σ△Lum) by the ref compensation gain (α) (△Vref = α*Σ△Lum).
보상부(230)는 휘도 변화량의 합산 값(Σ△Lum)과 B32 블록과 제1전원공급부(180a) 간의 수평방향 거리(△Position_X)에 따라 Position_X 보상 LUT(LUT2)로부터 보상 게인(β)을 획득할 수 있다. 이에, 수평방향 거리(△Position_X)에 따른 B32 블록의 보상값(△Data32Position_X)은 휘도 변화량의 합산 값(Σ△Lum)에 보상 게인(β)을 곱하여 산출될 수 있다(△Data32Position _X = β*Σ△Lum).The compensation unit 230 calculates a compensation gain (β) from the Position_ It can be obtained. Accordingly, the compensation value (△Data32 Position_X ) of the B32 block according to the horizontal distance (△Position_X) can be calculated by multiplying the sum of luminance changes (Σ△Lum) by the compensation gain (β) (△Data32 Position _X = β*Σ△Lum).
보상부(230)는 휘도 변화량의 합산 값(Σ△Lum)과 B32 블록과 소스 PCB(S-PCB) 간의 수직방향 거리(△Position_Y)에 따라 Position_Y 보상 LUT(LUT3)으로부터 보상 게인(γ)을 획득할 수 있다. 이에, 수직방향 거리(△Position_Y)에 따른 B32 블록의 보상값(△Data32Position_Y)은 휘도 변화량의 합산 값(Σ△Lum)에 보상 게인(γ)을 곱하여 산출될 수 있다(△Data32Position _Y = γ*Σ△Lum).The compensation unit 230 calculates a compensation gain (γ) from the Position_Y compensation LUT (LUT3) according to the sum of the luminance changes (Σ△Lum) and the vertical distance (△Position_Y) between the B32 block and the source PCB (S-PCB). It can be obtained. Accordingly, the compensation value (△Data32 Position_Y ) of the B32 block according to the vertical distance (△Position_Y) can be calculated by multiplying the sum of the luminance changes (Σ△Lum) by the compensation gain (γ) (△Data32 Position _Y = γ*Σ△Lum).
휘도 변화 블록인 B25블록과 보상 대상 블록인 B32 블록 간의 거리(△Distance)에 따른 보상값은 Distance 보상 LUT(LUT4)를 이용하여 획득될 수 있다. B25블록과 B32블록 간의 X축 방향 거리(△x)에 따른 데이터 보상 게인(δ)은 B25블록의 휘도 변화량(△Lum25) 및 B32 블록과의 X축 방향 거리(△x)에 따라 획득될 수 있다. B25블록과 B32블록 간의 Y축 방향 거리(△y)에 따른 데이터 보상 게인(ε)은 B25블록의 휘도 변화량(△Lum25) 및 B32 블록과의 Y축 방향 거리(△y)에 따라 획득될 수 있다. 이에, B25블록과 B32블록 간의 거리(△Distance)에 따른 보상값(△Data32Block_25)은 B25블록의 휘도 변화량(△Lum25)에 X축 방향 거리(△x)의 보상 게인(δ)와 Y축 방향 거리(△y)의 보상 게인(γ)의 합을 곱하여 산출될 수 있다(△Data32Block_25 = △Lum25(δ+ε)). 같은 방식으로 나머지 휘도 변화 블록들(B26, B35, B36, B52, B53, B62, B63)과의 거리(△Distance)에 따른 보상값들(△Data32Block_26, △Data32Block _35, △Data32Block _36, △Data32Block _52, △Data32Block _53, △Data32Block_62, △Data32Block _ 63)을 산출할 수 있다. 이에, 보상 대상 블록인 B32의 블록 간의 거리(△Distance)에 대한 데이터 보상값은 8개의 휘도 변화 보상값들(△Data32Block_25, △Data32Block _26, △Data32Block _35, △Data32Block _36, △Data32Block _52, △Data32Block_53, △Data32Block _62, △Data32Block _ 63)을 합산하여 산출할 수 있다.The compensation value according to the distance (△Distance) between the B25 block, which is the luminance change block, and the B32 block, which is the compensation target block, can be obtained using the Distance Compensation LUT (LUT4). Data compensation gain (δ) according to the there is. Data compensation gain (ε) according to the Y-axis direction distance (△y) between the B25 block and B32 block can be obtained according to the luminance change amount (△Lum25) of the B25 block and the Y-axis direction distance (△y) from the B32 block. there is. Accordingly, the compensation value (△Data32 Block_25 ) according to the distance (△Distance) between the B25 block and the B32 block is the luminance change of the B25 block (△Lum25) plus the compensation gain (δ) of the distance in the X-axis direction (△x) and the Y-axis. It can be calculated by multiplying the sum of the compensation gain (γ) by the direction distance (△y) (△Data32 Block_25 = △Lum25(δ+ε)). In the same way, compensation values (△Data32 Block_26, △Data32 Block _35, △Data32 Block _36, △Data32 Block _52, △Data32 Block _53, △Data32 Block_62, △Data32 Block _ 63 ) can be calculated. Accordingly, the data compensation value for the distance (△Distance) between blocks of B32, the compensation target block, is 8 luminance change compensation values (△Data32 Block_25, △Data32 Block _26, △Data32 Block _35, △Data32 Block _36, △Data32 It can be calculated by adding up Block _52, △Data32 Block_53, △Data32 Block _62, △Data32 Block _ 63 ).
최종적으로, B32 블록의 보상 데이터(△Data32)는 제1전원공급부(180a) 간의 수평방향 거리(△Position_X), 소스 PCB(S-PCB) 간의 수직방향 거리(△Position_Y) 및 휘도 변화 블록들과의 거리(△Distance)에 따라 획득된 모든 보상값들을 합산하여 산출될 수 있다. 이를 수식으로 나타내면 다음과 같다.Finally, the compensation data (△Data32) of the B32 block is the horizontal distance (△Position_X) between the first
도 16 및 도 17은 비교예와 실시예에 따른 화면 표시 결과를 테스트한 결과이다.Figures 16 and 17 show test results of screen display results according to comparative examples and embodiments.
도 16은 보상 조건을 달리하는 경우 정지화상의 휘도 변화 측정 결과를 보여주는 도면이다.Figure 16 is a diagram showing the results of measuring the luminance change of a still image when compensation conditions are different.
(a)는 보상을 수행하지 않은 경우, 화면의 휘도 변화에 따른 EVDD 및 Vref의 변화와 정지화면의 휘도 측정 결과를 나타낸다. 보상을 수행하지 않은 경우 정지화면에서 번쩍임과 딤이 발생함을 알 수 있다.(a) shows the change in EVDD and Vref according to the change in screen luminance and the luminance measurement result of a still image when compensation is not performed. If compensation is not performed, you can see that flashing and dimming occur in still images.
(b)는 Vref만 보상한 경우, 화면의 휘도 변화에 따른 EVDD 및 Vref의 변화와 정지화면의 휘도 측정 결과를 나타낸다. Vref만 보상한 경우 정지화면에서 번쩍임 현상은 제거되었지만 딤 현상은 발생함을 알 수 있다.(b) shows the change in EVDD and Vref according to the change in screen luminance and the luminance measurement result of the still image when only Vref is compensated. When only Vref is compensated, the flashing phenomenon is removed in still images, but the dimming phenomenon occurs.
(c)는 Vref와 블록별 데이터를 모두 보상한 경우, 화면의 휘도 변화에 따른 EVDD 및 Vref의 변화와 정지화면의 휘도 측정 결과를 나타낸다. Vref와 블록별 데이터를 모두 보상하면 정지화면이 번쩍임이나 딤 없이 일정한 휘도를 유지함을 알 수 있다.(c) shows the change in EVDD and Vref according to the change in screen luminance and the luminance measurement result of a still image when both Vref and data for each block are compensated. When both Vref and block-specific data are compensated, it can be seen that the still image maintains a constant luminance without flashing or dimming.
도 17은 보상을 수행하지 않은 경우와 보상을 수행한 경우 화면 표시 상태를 테스트한 결과이다.Figure 17 shows the results of testing the screen display status when compensation was not performed and when compensation was performed.
(a)는 화이트(White)화면을 배경으로 휘도 변화 영역이 블랙(Black)과 화이트(White)로 휘도가 변화할 시, 모든 영역이 화이트(White)화면을 표시하는 경우를 예시하고 있다.(a) illustrates a case where when the luminance change area changes to black and white against a white screen, all areas display a white screen.
(b)는 보상을 수행하지 않은 상태에서, 화이트(White)화면을 배경으로 휘도 변화 영역이 화이트(White)에서 블랙(Black)으로 휘도가 변화할 시 화면을 도시한 것이다. 휘도 변화 영역의 휘도가 급변함에 따라 정지화면 영역의 휘도가 변경되는 것을 확인할 수 있다. 특히, 휘도 변화 영역과 인접한 영역의 휘도 변화가 더 심하고, 제1전원공급부(180a) 및 소스 PCB(S-PCB)와의 거리가 멀 수록 휘도 변화가 심하다는 것을 확인할 수 있다.(b) shows the screen when the luminance change area changes from white to black with a white screen as the background without compensation. It can be seen that the luminance of the still image area changes as the luminance of the luminance change area changes rapidly. In particular, it can be seen that the luminance change in the area adjacent to the luminance change area is more severe, and that the longer the distance from the first
(c)는 Vref와 블록별 데이터를 모두 보상한 경우, 화이트(White)화면을 배경으로 휘도 변화 영역이 화이트(White)에서 블랙(Black)으로 휘도가 변화할 시 화면을 도시한 것이다. Vref와 블록별 데이터를 모두 보상하면 휘도 변화 영역의 휘도가 급변하여도 정지화면 영역의 휘도가 일정하게 유지되는 것을 확인할 수 있다. (c) shows the screen when the luminance change area changes from white to black against a white screen when both Vref and data for each block are compensated. If both Vref and data for each block are compensated, it can be confirmed that the luminance of the still image area remains constant even if the luminance of the luminance change area changes suddenly.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present specification have been described in more detail with reference to the accompanying drawings, the present specification is not necessarily limited to these embodiments, and various modifications may be made without departing from the technical spirit of the present specification. . Accordingly, the embodiments disclosed in this specification are not intended to limit the technical idea of the present specification, but rather to explain it, and the scope of the technical idea of the present specification is not limited by these embodiments. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of protection of this specification should be interpreted in accordance with the claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of rights of this specification.
110: 영상 공급부
120: 타이밍 컨트롤러
130: 게이트 구동부
140: 데이터 구동부
150: 표시패널
180, 180a: 전원 공급부
200: 프레임 버퍼
210: 계산부
215: 감마-휘도 변환기
220: 검출부
225: 블록 정보 검출기
230: 보상부110: video supply unit 120: timing controller
130: gate driver 140: data driver
150:
200: frame buffer 210: calculation unit
215: Gamma-luminance converter 220: Detection unit
225: block information detector 230: compensation unit
Claims (14)
현재 프레임의 영상 데이터와 이전 프레임의 영상 데이터의 휘도차를 블록 단위로 비교하여 블록별 휘도 변화량을 산출하는 계산부;
상기 블록별 휘도 변화량에 기초하여 휘도가 변하지 않는 블록인 제1 블록들에 대해 보상을 수행할지 결정하고, 보상 수행이 결정되면 휘도 변화 블록인 제2 블록들의 위치정보와 해당 블록의 휘도 변화량을 포함하는 제2 블록정보를 검출하는 검출부; 및
상기 블록별 휘도 변화량에 따라 상기 기준 전압 보상을 위한 기준 전압 보상값을 생성하고, 상기 제1 블록들과 상기 제2 블록들의 거리와 상기 제2 블록들의 휘도 변화량에 따라 상기 제1 블록들의 데이터전압을 각각 보상하기 위한 제1 보상값들을 생성하는 보상부;
를 포함하는 표시장치.A display panel including subpixels that are each connected to a plurality of power input lines and receive driving power including a reference voltage to display image data;
a calculation unit that calculates a luminance change amount for each block by comparing the luminance difference between the image data of the current frame and the image data of the previous frame on a block basis;
Based on the luminance change amount for each block, it is determined whether to perform compensation for the first blocks, which are blocks whose luminance does not change, and when compensation is decided, the location information of the second blocks, which are luminance change blocks, and the luminance change amount of the corresponding block are included. a detection unit that detects second block information; and
Generates a reference voltage compensation value for the reference voltage compensation according to the amount of change in luminance for each block, and generates a data voltage of the first blocks according to the distance between the first blocks and the second blocks and the amount of change in luminance of the second blocks. a compensation unit that generates first compensation values to compensate for each;
A display device including a.
상기 검출부는,
상기 블록별 휘도 변화량의 총합이 기준 휘도 변화량 이상인 경우 상기 제1 블록들에 대해 보상을 수행하는 것으로 결정하는 표시장치.According to paragraph 1,
The detection unit,
A display device that determines to perform compensation for the first blocks when the total amount of luminance change for each block is greater than or equal to a reference luminance change.
상기 표시패널의 일 측에 위치하여 상기 구동전원을 인가하는 전원공급부; 및
상기 전원공급부에서 출력된 구동전원을 상기 복수개의 전원 입력 라인에 전달하는 소스-PCB;
를 더 포함하는 표시장치.According to paragraph 1,
a power supply unit located on one side of the display panel to apply the driving power; and
a source-PCB that transmits the driving power output from the power supply unit to the plurality of power input lines;
A display device further comprising:
상기 보상부는,
상기 전원공급부의 입력 위치와 상기 제1 블록과의 거리에 따라 상기 제1 블록의 데이터전압을 보상하기 위한 제2 보상값을 생성하는 표시장치.According to paragraph 3,
The compensation department,
A display device that generates a second compensation value to compensate for the data voltage of the first block according to the input position of the power supply unit and the distance between the first block and the first block.
상기 보상부는,
상기 소스-PCB와 상기 제1 블록과의 거리에 따라 상기 제1 블록의 데이터전압을 보상하기 위한 제3 보상값을 생성하는 표시장치.According to paragraph 3,
The compensation department,
A display device that generates a third compensation value to compensate for the data voltage of the first block according to the distance between the source-PCB and the first block.
상기 보상부는,
상기 전원공급부와 상기 제1 블록 간의 X축 방향 거리에 따라 제2 보상값을 생성하고,
상기 소스-PCB와 상기 제1 블록 간의 Y축 방향 거리에 따라 제3 보상값을 생성하는 표시장치.According to paragraph 3,
The compensation department,
Generate a second compensation value according to the distance in the X-axis direction between the power supply unit and the first block,
A display device that generates a third compensation value according to the Y-axis direction distance between the source-PCB and the first block.
상기 보상부는,
상기 기준전압 보상값을 상기 전원공급부에 입력하여 상기 전원공급부에서 출력되는 상기 기준전압을 보상하는 표시장치.According to paragraph 3,
The compensation department,
A display device that inputs the reference voltage compensation value into the power supply unit to compensate for the reference voltage output from the power supply unit.
상기 보상부는,
상기 제1 블록과 상기 제2 블록의 수평 거리에 따른 보상값과 수직 거리에 따른 보상값을 합산하여 상기 제1 보상값을 생성하는 표시장치.According to paragraph 1,
The compensation department,
A display device that generates the first compensation value by adding a compensation value according to the horizontal distance and a compensation value according to the vertical distance of the first block and the second block.
상기 보상부는,
상기 제1 보상값과, 상기 구동전원을 인가하는 전원공급부의 위치와 상기 제1 블록의 거리에 따라 생성되는 제2 보상값과, 상기 전원공급부에서 출력된 구동전원을 상기 복수개의 전원 입력 라인에 전달하는 소스-PCB의 입력 위치와 상기 제1 블록의 거리에 따라 생성되는 제3 보상값을 합산하여 상기 제1 블록의 데이터전압을 보상하는 표시장치.According to paragraph 1,
The compensation department,
The first compensation value, the second compensation value generated according to the position of the power supply that applies the driving power and the distance between the first block, and the driving power output from the power supply to the plurality of power input lines. A display device that compensates for the data voltage of the first block by adding a third compensation value generated according to the input position of the transmitting source-PCB and the distance between the first block.
상기 보상부는,
상기 블록별 휘도 변화량의 합산값에 대응되는 기준 전압 보상값이 저장된 제1LUT;
상기 제2 블록의 휘도 변화량과 상기 제1 블록과 상기 제2 블록의 거리에 대응되는 상기 제1 보상값이 저장된 제2LUT;
상기 블록별 휘도 변화량의 합산값과 상기 구동전원의 입력 위치와 상기 제1 블록의 거리에 대응되는 상기 제2 보상값이 저장된 제3LUT; 및
상기 블록별 휘도 변화량의 합산값과 상기 데이터전압의 입력 위치와 상기 제1 블록의 거리에 대응되는 상기 제3 보상값이 저장된 제4LUT;
를 포함하는 표시장치.According to clause 9,
The compensation department,
a first LUT storing a reference voltage compensation value corresponding to the sum of the luminance changes for each block;
a second LUT storing the first compensation value corresponding to the amount of change in luminance of the second block and the distance between the first block and the second block;
a third LUT storing the sum of the luminance changes for each block and the second compensation value corresponding to the distance between the input position of the driving power and the first block; and
a fourth LUT storing the sum of the luminance changes for each block and the third compensation value corresponding to the distance between the input position of the data voltage and the first block;
A display device including a.
상기 보상부는,
상기 블록별 휘도 변화량의 합산값에 대응되는 기준 전압 보상값이 저장된 제1LUT; 및
상기 제2 블록의 휘도 변화량과 상기 제1 블록과 상기 제2 블록의 거리에 대응되는 상기 제1 보상값이 저장된 제2LUT;
를 포함하는 표시장치.According to paragraph 1,
The compensation department,
a first LUT storing a reference voltage compensation value corresponding to the sum of the luminance changes for each block; and
a second LUT storing the first compensation value corresponding to the amount of change in luminance of the second block and the distance between the first block and the second block;
A display device including a.
현재 프레임의 영상 데이터와 이전 프레임의 영상 데이터의 휘도차를 블록별로 비교하는 단계;
상기 블록별 휘도 변화량의 총합이 기준 휘도 변화량 이상인 경우 휘도가 변하지 않는 블록인 제1 블록들에 대한 보상 수행을 결정하는 단계;
보상 수행이 결정되면 휘도 변화 블록인 제2 블록들의 위치정보와 해당 블록의 휘도 변화량을 검출하는 단계;
상기 블록별 휘도 변화량의 총합에 따라 상기 기준 전압 보상을 위한 기준 전압 보상값을 생성하는 단계; 및
상기 제1 블록들과 상기 제2 블록들의 거리와 상기 제2 블록들의 휘도 변화량에 따라 상기 제1 블록들의 데이터전압을 각각 보상하기 위한 제1 보상값들을 생성하는 단계;
를 포함하는 표시장치의 구동방법.A plurality of power input lines for applying driving power including a reference voltage and a plurality of data lines for applying a data voltage are arranged, and a plurality of subpixels are connected to the power input line and the data line to display image data. In a method of driving a display device including a display panel,
Comparing the luminance difference between the image data of the current frame and the image data of the previous frame for each block;
determining compensation for first blocks, which are blocks whose luminance does not change, when the total amount of luminance change for each block is greater than or equal to a reference luminance change;
When compensation performance is determined, detecting location information of second blocks that are luminance change blocks and the amount of luminance change of the corresponding blocks;
generating a reference voltage compensation value for the reference voltage compensation according to the total amount of luminance change for each block; and
generating first compensation values for compensating the data voltages of the first blocks according to the distance between the first blocks and the second blocks and the amount of change in luminance of the second blocks;
A method of driving a display device including.
상기 구동전원을 인가하는 전원공급부의 위치와 상기 제1 블록의 거리에 따라 상기 제1 블록의 데이터전압을 보상하기 위한 제2 보상값을 생성하는 단계; 및
상기 전원공급부에서 출력된 구동전원을 상기 복수개의 전원 입력 라인에 전달하는 소스-PCB의 입력 위치와 상기 제1 블록의 거리에 따라 상기 제1 블록의 데이터전압을 보상하기 위한 제3 보상값을 생성하는 단계;
를 더 포함하는 표시장치의 구동방법.According to clause 12,
generating a second compensation value to compensate for the data voltage of the first block according to the location of the power supply unit that applies the driving power and the distance between the first block; and
A third compensation value is generated to compensate for the data voltage of the first block according to the distance between the input position of the source-PCB and the first block, which transmits the driving power output from the power supply to the plurality of power input lines. steps;
A method of driving a display device further comprising:
상기 제1 보상값과, 상기 제2 보상값과, 상기 제3 보상값을 합산하여 상기 제1 블록의 데이터전압을 보상하는 단계를 더 포함하는 표시장치의 구동방법.According to clause 13,
A method of driving a display device further comprising compensating the data voltage of the first block by adding the first compensation value, the second compensation value, and the third compensation value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220188976A KR20240106259A (en) | 2022-12-29 | 2022-12-29 | Display device and driving method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220188976A KR20240106259A (en) | 2022-12-29 | 2022-12-29 | Display device and driving method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20240106259A true KR20240106259A (en) | 2024-07-08 |
Family
ID=91945886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220188976A KR20240106259A (en) | 2022-12-29 | 2022-12-29 | Display device and driving method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20240106259A (en) |
-
2022
- 2022-12-29 KR KR1020220188976A patent/KR20240106259A/en unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5611312B2 (en) | Organic light emitting diode display device and driving method thereof | |
US11087698B2 (en) | Display device | |
KR102509795B1 (en) | Display apparatus, method of driving display panel using the same | |
US20170076671A1 (en) | Pixel, organic light emitting display device including the pixel, and method of driving the pixel | |
CN111883053B (en) | Display device and method of driving the same | |
KR102526354B1 (en) | Display device | |
KR101962811B1 (en) | Display device, driving device for display device and driving method thereof | |
US11114034B2 (en) | Display device | |
US11790849B2 (en) | Display device and power setting method thereof | |
KR102417424B1 (en) | Tiled display and luminance compensation method thereof | |
KR101901757B1 (en) | Organic light emitting diode display device and method of driving the same | |
US11393374B2 (en) | Display device and method of driving the same | |
KR20160055324A (en) | Organic light emitting display device and organic light emitting display panel | |
US11842694B2 (en) | Display device | |
KR20130051149A (en) | Organic light emitting diode display device and method of driving the same | |
KR102537974B1 (en) | Electroluminescent Display | |
KR102703220B1 (en) | Display apparatus, method of driving display panel using the same | |
KR102387346B1 (en) | Display Device and Driving Method thereof | |
US20230066738A1 (en) | Display device, timing controller and display panel | |
US11587481B2 (en) | Display device and method of driving the same | |
KR20200074522A (en) | Display device, data driving circuit, and driving method | |
KR102675355B1 (en) | Display apparatus | |
KR20240106259A (en) | Display device and driving method thereof | |
KR20140075352A (en) | Organic Light Emitting diode display and method of driving the same | |
KR102576695B1 (en) | Display device |