Nothing Special   »   [go: up one dir, main page]

KR20240103060A - 방사선 방출 컴포넌트 및 방사선 방출 컴포넌트를 생성하기 위한 방법 - Google Patents

방사선 방출 컴포넌트 및 방사선 방출 컴포넌트를 생성하기 위한 방법 Download PDF

Info

Publication number
KR20240103060A
KR20240103060A KR1020247020769A KR20247020769A KR20240103060A KR 20240103060 A KR20240103060 A KR 20240103060A KR 1020247020769 A KR1020247020769 A KR 1020247020769A KR 20247020769 A KR20247020769 A KR 20247020769A KR 20240103060 A KR20240103060 A KR 20240103060A
Authority
KR
South Korea
Prior art keywords
radiation
semiconductor chip
conversion element
emitting component
emitting
Prior art date
Application number
KR1020247020769A
Other languages
English (en)
Inventor
플로리안 페스콜레르
게르트루드 크로이테르
안겔라 에베르하르트
모리츠 라우브쉐르
Original Assignee
에이엠에스-오스람 인터내셔널 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이엠에스-오스람 인터내셔널 게엠베하 filed Critical 에이엠에스-오스람 인터내셔널 게엠베하
Publication of KR20240103060A publication Critical patent/KR20240103060A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0041Processes relating to semiconductor body packages relating to wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 방사선 방출 컴포넌트에 관한 것이고, 그 방사선 방출 컴포넌트는 동작 동안 방사선 출사 표면으로부터 제1 파장 범위의 전자기 방사선을 방출하는 반도체 칩, 및 방사선 출사 표면을 포함하는 반도체 칩 커버 표면 상의 변환 요소를 갖고, 상기 변환 요소는 매트릭스 재료 및 그 매트릭스 재료에 통합되고 제1 파장 범위의 전자기 방사선을 제2 파장 범위의 전자기 방사선으로 변환하는 인광체 입자들을 포함한다. 변환 요소는 반도체 칩의 커버 표면의 면적과 동일하거나 또는 그보다 더 작은 면적을 갖는 지지 표면을 갖고, 전체 지지 표면은 반도체 칩의 커버 표면과 직접 접촉한다. 본 발명은 또한 방사선 방출 컴포넌트를 생성하기 위한 방법에 관한 것이다.

Description

방사선 방출 컴포넌트 및 방사선 방출 컴포넌트를 생성하기 위한 방법
방사선 방출 컴포넌트 및 방사선 방출 컴포넌트를 생성하기 위한 방법이 개시된다.
적어도 하나의 실시예의 태스크는 개선된 특성들을 갖는 방사선 방출 컴포넌트를 제공하는 것이다. 적어도 하나의 추가의 실시예의 태스크는 개선된 특성들을 갖는 방사선 방출 컴포넌트를 생성하기 위한 방법을 제공하는 것이다. 이러한 태스크들은 청구항 제1항에 따른 컴포넌트 및 청구항 제16항에 따른 방법에 의해 해결된다. 컴포넌트 및 방법의 추가의 구성들 및 추가의 개발들은 종속 청구항들의 주제이다.
방사선 방출 컴포넌트가 개시된다. 방사선 방출 컴포넌트는 동작 동안 방사선 출사 표면으로부터 제1 파장 범위의 전자기 방사선을 방출하는 반도체 칩을 갖는다. 따라서, 제1 파장 범위의 전자기 방사선은 반도체 칩의 방출 스펙트럼을 형성하고 1차 방사선으로서 또한 지칭된다. 방사선 출사 표면은 방사선 방출 표면으로서 또한 지칭될 수 있다.
반도체 칩은, 예컨대, 발광 다이오드 칩 또는 레이저 다이오드 칩이다. 따라서, 컴포넌트는 발광 다이오드(LED) 또는 레이저일 수 있다. 바람직하게는, 반도체 칩은 전자기 방사선을 생성하는 데 적합한 활성 구역을 갖는 에피택셜 성장된 반도체 층 시퀀스를 갖는다. 예컨대, 이를 위해, 활성 구역은 pn 접합, 이중 헤테로 구조, 단일 양자 우물 또는 다중 양자 우물 구조를 갖는다.
동작 동안, 반도체 칩은, 예컨대, 자외선 스펙트럼 범위 및/또는 가시 스펙트럼 범위, 특히, 청색 스펙트럼 범위로부터 전자기 방사선을 방출할 수 있다. 따라서, 1차 방사선은, 예컨대, 400 nm 내지 500 nm의 범위의 파장들을 갖는다.
적어도 하나의 실시예에 따르면, 방사선 방출 컴포넌트는 방사선 출사 표면을 포함하는 반도체 칩의 커버 표면 상의 변환 요소를 더 포함하고, 변환 요소는 매트릭스 재료 및 제1 파장 범위의 전자기 방사선을 제2 파장 범위의 전자기 방사선으로 변환하는 그 매트릭스 재료에 매립된 인광체 입자들을 포함한다. 반도체 칩의 커버 표면은 반도체 칩의 주 연장 방향에 평행하게 이어지는 반도체 칩의 최하부 표면을 등지는 면으로서 이해되어야 한다. 방사선 출사 표면에 추가하여, 커버 표면은 전기 연결부들, 소우(saw) 마크들 및/또는 다크(dark), 즉, 비방출 에지 영역들을 위한 영역들을 포함할 수 있다.
"인광체 입자"라는 용어는 입자들의 형태의 파장 변환 재료, 즉, 전자기 방사선을 흡수 및 방출하도록 설정된 재료를 의미하는 것으로 여기서 그리고 이하에서 이해된다. 특히, 인광체 입자들은 인광체 입자들에 의해 방출되는 전자기 방사선과는 상이한 파장 최대치를 갖는 전자기 방사선을 흡수한다.
예컨대, 인광체 입자들은 방출 최대치보다 더 짧은 파장들에서 파장 최대치를 갖는 방사선을 흡수하고, 그에 따라, 적색을 향해 시프트된 방출 최대치를 갖는 방사선을 방출한다. 순수한 산란 또는 순수한 흡수는 본 경우에서 파장 변환으로서 이해되지 않는다.
적어도 하나의 실시예에 따르면, 변환 요소는 반도체 칩의 커버 표면과 동일하거나 또는 그보다 더 작은 베어링 표면을 갖는다. 따라서, 변환 요소는 반도체 칩의 커버 표면을 완전히 또는 부분적으로만 덮는다. 변환 요소로 반도체 칩의 커버 표면을 부분적으로만 덮는 경우, 즉, 부분 코팅의 경우, 특정 영역들, 예컨대, 본드 패드들, 에지 영역들 및/또는 소우 마크들과 같은 반도체 칩과 접촉하기 위한 영역들에는 특별히 변환 요소가 없는 상태로 유지될 수 있다.
적어도 하나의 실시예에 따르면, 베어링 표면은 반도체 칩의 커버 표면과 완전히 직접 접촉한다. 다시 말하면, 변환 요소의 베어링 표면은 반도체 칩의 커버 표면의 표면 특성과 무관하게 갭 없이 반도체 칩의 커버 표면과 맞대어 안착된다. 이는 변환 요소가 접착제 없이 반도체 칩의 커버 표면에 고정되고, 그에 따라, 반도체 칩과 공통 계면을 갖는다는 것을 의미한다.
적어도 하나의 실시예에 따르면, 방사선 방출 컴포넌트가 개시되고, 그 방사선 방출 컴포넌트는, 동작 시에 방사선 출사 표면으로부터 제1 파장 범위의 전자기 방사선을 방출하는 반도체 칩, 및 방사선 출사 표면을 포함하는 반도체 칩의 커버 표면 상의 변환 요소를 포함하고, 변환 요소는 매트릭스 재료 및 제1 파장 범위의 전자기 방사선을 제2 파장 범위의 전자기 방사선으로 변환하는 그 매트릭스 재료에 매립된 인광체 입자들을 포함하고,
여기서, 변환 요소는 반도체 칩의 커버 표면과 동일하거나 또는 그보다 더 작은 베어링 표면을 갖고, 베어링 표면은 반도체 칩의 커버 표면과 완전히 직접 접촉한다.
본 발명자들은 반도체 칩의 커버 표면 상의 변환 요소의 직접적인, 즉, 접착제가 없는 배열은 변환 요소의 양호한 열 전도를 가능하게 한다는 것을 인식하였다. 종래에는, 실리콘(silicone)이 일반적으로 사용되는 반도체 칩에 접착되어야 하는 변환 플레이트릿(platelet)들이 사용된다. 그러나, 실리콘은 낮은 열 전도율을 갖고, 이는 층 두께가 증가됨에 따라 증가되는 열 배리어를 변환 플레이트릿과 반도체 칩 사이에 생성한다. 이러한 열 배리어는 반도체 칩 상의 변환 요소의 직접적인 배열로 인해 여기서 설명되는 컴포넌트에서 생략될 수 있다. 이는, 예컨대, 헤드라이트들 또는 스테이지 조명과 같이 높은 휘도 레벨들이 요구되는 애플리케이션들에서, 컴포넌트가 또한 높은 전류들로 동작될 수 있다는 것을 의미한다. 1 A/mm2 초과의 전류 밀도들을 갖는 이러한 소위 고전류 애플리케이션들에서도, 변환 요소에서 생성되는 열은 그로부터 반도체 칩 내로 쉽게 소산될 수 있다.
접착제 층의 부재는 또한 컴포넌트의 제조에 유리한 영향을 미친다. 예컨대, 종래의 사전 제작된 변환 플레이트릿이 이전에 적용된 접착제 층 상에 배치될 때, 접착제 재료가 압착되고/되거나 반사기 재료, 예컨대, 티타늄 이산화물로 충전된 실리콘이 플레이트릿의 에지 아래의 접착제가 없는 공동들 내로 침투한다. 이러한 현상들은 감소된 밝기로 이어지는데, 이는 접착제 층이 또한 광학 배리어를 표현한다는 것을 의미한다. 이는 여기서 설명되는 바와 같은 변환 요소를 사용함으로써 회피될 수 있다. 마지막으로, 접착제 층을 생략하는 것은 또한 컴포넌트의 제조 프로세스를 단순화하고 비용 감소시키는데, 그 이유는 접착제 프로세스가 요구되지 않고, 더 적은 비닝(binning) 프로세스들, 즉, 컴포넌트들을 그들의 색도 좌표들에 따라 분류하기 위한 프로세스들이 또한 필요하지 않기 때문이다.
게다가, 변환 요소는 반도체 칩의 부분 구역들에만 적용될 수 있는데, 즉, 반도체 칩의 커버 표면의 정의된 영역들만이 변환 요소로 코팅될 수 있다. 그 결과, 방사선 방출 및 방사선 반사 표면들에만 변환 요소가 제공되고 (다크) 광 트랩들에는 변환 요소가 제공되지 않을 수 있는데, 이는 컴포넌트의 개선된 효율로 이어진다. 이러한 부분 코팅에 의해, 예컨대, 반도체 칩의 커버 표면의 대략 10 μm 내지 12 μm 폭의 에지 구역(메사 에지)에는 변환 요소가 없을 수 있다. 전기적 접촉을 위한 영역들이 또한 변환 요소가 없는 상태로 유지될 수 있고/있거나 방사선 출사 표면이 변환 요소로 부분적으로만 코팅될 수 있다.
여기서 설명되는 컴포넌트는 예컨대 5700 K 또는 6500 K에서의 냉백색 애플리케이션들 및 예컨대 3200 K에서의 온백색 애플리케이션들뿐만 아니라 80 이상, 특히, 90 이상의 연색 지수 Ra가 요구되는 애플리케이션들에 대해서도 동일하게 적합하다. 그러한 높은 연색 지수에 의해, 방출 스펙트럼에 비교적 높은 적색 부분이 있고, 그에 따라, 전형적인 적색 발광 물질들은 더 큰 스토크스 시프트(Stokes shift) 및 더 강한 열 소광(thermal quenching)으로 인해 높은 동작 전류들 및 동작 온도들에 대해 특히 민감하다. 이러한 높은 전류 밀도들 및/또는 높은 동작 온도들은 여기서 설명되는 컴포넌트로 실현될 수 있는데, 그 이유는 여기서 설명되는 변환 요소가, 특히, 반도체 칩과의 직접적인 접촉으로 인해, 생성된 열을 양호하게 소산시킬 수 있기 때문이다. 이는, 예컨대, 매트릭스 재료로서 실리콘을 갖는 종래의 변환 칩들과 비교하여 상당한 개선이고, 그 이유는 실리콘이 낮은 열 안정성 및 열 전도율을 갖기 때문인데, 이는 이러한 변환 플레이트릿들이 최고 150 ℃까지의 애플리케이션들 및 1 A/mm2 미만의 전류 밀도들에 대해서만 적합하다는 것을 의미한다.
적어도 하나의 실시예에 따르면, 변환 요소의 베어링 표면은 방사선 출사 표면과 동일하거나 또는 그보다 더 작다.
적어도 하나의 실시예에 따르면, 반도체 칩은 측부 표면들을 갖고, 측부 표면들에는 변환 요소가 없다. 반도체 칩의 측부 표면들은 여기서 그리고 이하에서 반도체 칩의 주 연장 방향에 대체로 수직으로 연장되고 커버 표면을 반도체 칩의 최하부 표면에 연결하는 구역들로서 이해되어야 한다. 특히, 측부 표면들은 방사선 출사 표면을 포함하지 않는다. 따라서, 칩의 측부 표면들을 통한 효율의 손실이 회피될 수 있다.
적어도 하나의 실시예에 따르면, 변환 요소는 2 μm 미만, 특히, 1 μm 미만의 평균 거칠기를 갖고/갖거나 소우 마크들을 갖지 않는 측부 표면들을 갖는다. 특히, 변환 요소의 측부 표면들은 변환 요소의 베어링 표면에 대체로 수직으로 이어진다. 따라서, 변환 요소의 측부 표면들은 특히 평활한 표면들을 갖는다. 변환 요소의 측부 표면들의 평활한 표면은 측부 표면들을 통한 방출을 감소시킬 수 있다. 추가하여, 변환 요소의 평활한 표면은 변환 요소의 매트릭스 재료에 매립된 입자들, 특히, 인광체 입자들이 변환 요소에 인접한 요소들을 손상시키지 않는 것을 보장한다. 이는 클리빙(cleaving) 또는 소잉(sawing)에 의해 싱귤레이트되고(singulated) 그 측부 표면들 상에 상당히 더 거친 표면을 갖는 종래에 사용된 변환 플레이트릿들에 비해 이점이다.
적어도 하나의 실시예에 따르면, 변환 요소는 둥근 코너들을 갖는 측부 표면들을 갖는다. 따라서, 2개의 만나는 측부 표면은 명확히 정의된 코너를 형성하지 않는데, 이는, 예컨대, 90° 각도를 갖는 것이 아니라 반경을 갖는 둥근 코너를 갖는다. 이러한 반경은 0.04 mm 이상으로부터 0.1 mm 이하까지의 범위, 특히, 0.05 mm 이상으로부터 0.06 mm 이하까지의 범위에 있을 수 있다.
적어도 하나의 실시예에 따르면, 변환 요소는 베어링 표면으로부터 반도체 칩을 등지는 변환 요소의 면을 향해 테이퍼링되는 단면 영역을 갖는다. 이러한 원뿔형 기하형상은 특정 광 가이드, 특히, 방사선 방출 영역의 감소 및 휘도의 증가, 즉, 방출되는 방사선의 집속을 제공할 수 있다.
적어도 하나의 실시예에 따르면, 변환 요소는 반도체 칩을 등지는 변환 요소의 면으로부터 베어링 표면을 향해 테이퍼링되는 단면 영역을 갖는다. 이러한 원뿔형 기하형상은 특정 광 가이드, 특히, 방출되는 방사선의 확장을 제공할 수 있다.
적어도 하나의 실시예에 따르면, 변환 요소는 150 μm 이하, 특히, 100 μm 이하의 두께를 갖는다. 특히, 두께는 35 μm 이하, 예컨대, 25 μm 이하일 수 있다. 정확한 두께는 인광체 입자 크기 및 원하는 변환도와 매칭될 수 있다. 25 μm 미만의 두께는, 예컨대, 냉백색 방출을 위해 사용될 수 있는 한편, 약 80 μm 내지 90 μm의 두께는 오렌지색 톤들을 위해 선택될 수 있다. 이는 변환 요소가 특히 얇아지는 것을 허용하는데, 이는, 예컨대, 측부 방출을 감소시키고, 반도체 칩에 대한 변환 요소의 양호한 열 본딩을 보장한다. 여기서 설명되는 변환 요소의 두께는 유리 플레이트 또는 필름 상에 생성되고 완성 후에 접착제 층에 의해서만 반도체 칩에 부착되는 이전에 사용된 변환 플레이트릿들에 비해 특히 감소된다.
적어도 하나의 실시예에 따르면, 변환 요소는 10 μm 이상의 두께를 갖는다.
적어도 하나의 실시예에 따르면, 변환 요소는 45 부피% 이상, 특히, 50 부피% 이상의 고체 함유량을 갖는다. 일 실시예에 따르면, 고체 함유량은 최고 100%까지 인광체 입자들인 고체 입자들에 의해 형성된다. 이는 매트릭스 재료가 변환 요소의 온도, 방사선 및 화학 저항에 긍정적인 영향을 미치는 높은 고체 함유량을 갖는다는 것을 의미한다. 인광체 입자들에 추가하여, 고체 함유량은 마이크로입자들/충전제들 및/또는 나노입자들/충전제들로 구성될 수 있다. 다시 말하면, 인광체 입자들은, 예컨대, 변환 층의 동일한 두께를 유지하면서 색도 좌표를 조정 및/또는 제어할 수 있도록, 비변환 마이크로 또는 나노입자들로 부분적으로 대체될 수 있다. 예컨대, 변환 요소는 최고 220 ℃ 및 최고 6 W/mm2에서 장기간 안정적이다.
적어도 하나의 실시예에 따르면, 매트릭스 재료는 40 중량% 미만, 특히, 20 중량% 미만의 유기물 함유량을 갖는다. 낮은 유기물 함유량은, 특히, 변환 요소 및 그에 따른 컴포넌트의 장기간 안정성에 기여한다.
적어도 하나의 실시예에 따르면, 매트릭스 재료는 50 초과의 쇼어 D 경도를 갖는다. 이는 변환 요소, 예컨대, 반도체 칩을 등지는 변환 요소의 면이 쉽게 재작업, 예컨대, 그라인딩 또는 폴리싱될 수 있다는 것을 의미한다. 예컨대, 반도체 칩을 등지는 변환 요소의 면 상의 변환 요소의 수정들이 또한 고려될 수 있다. 예컨대, 이 변환 요소에는 추가의 층, 작은 플레이트릿 또는 구조가 양호하게 제공될 수 있다. 추가하여, 변환 요소는 그의 경도로 인해 높은 기계적 안정성을 갖는데, 이는, 예컨대, 이미 적용된 변환 요소들이 소잉에 의해 서로 분리되어야 하는 경우에 유리하다.
추가의 실시예에 따르면, 매트릭스 재료는 3차원 가교 결합된 폴리오르가노실록산을 포함한다. 이러한 폴리오르가노실록산은 반도체 칩을 손상시키지 않는 경화 온도를 갖고 그에 양호하게 결합 또는 접착되는 전구체 재료로부터 유도된다. 이러한 경화 온도는, 예컨대, 220 ℃ 이하이다. 따라서, 변환 요소를 생성하기 위해, 매트릭스 재료의 전구체 재료가 반도체 칩에 직접 도포되고 거기서 경화될 수 있다. 특히, 이는 종래의 컴포넌트들과 비교하여 반도체 칩에 대한 변환 요소의 열 본딩을 개선하고 더 효율적이게 한다. 게다가, 3차원 가교 결합된 폴리오르가노실록산은, 특히, 45 부피% 이상의 높은 고체 함유량을 갖는 경우, 경화 후에 균열들 또는 세공들 없이 형성될 수 있다. 3차원 가교 결합된 폴리오르가노실록산은 또한, 특히, 예컨대, 40 중량% 미만의 낮은 유기물 함유량을 갖는 경우, 양호한 열 전도율을 갖는다.
게다가, 3차원 가교 결합된 폴리오르가노실록산을 높은 비율의 인광체 입자들, 특히, 45 부피% 초과의 비율로 충전하여 변환 요소의 높은 온도, 방사선 및 화학 저항을 달성하는 것이 가능하다. 그의 경화 후에, 3차원 가교 결합된 폴리오르가노실록산은 변환 요소의 추가의 기계적 프로세싱 및/또는 수정을 허용하기에 충분한 경도를 갖는다. 변환 요소의 두께는 또한, 예컨대, 그라인딩에 의해 정밀하게 조정될 수 있고, 그에 따라, 특히, 변환된 방사선의 정확한 색도 좌표가 설정될 수 있다.
적어도 하나의 실시예에 따르면, 3차원 가교 결합된 폴리오르가노실록산은 다음의 반복 유닛을 갖는다:
이 일반식에서, a + b + c = 1이고, 0.65 ≤ a ≤ 1이고, 0 ≤ b + c ≤ 0.35이고, 0 ≤ b < 0.35이고, 0 ≤ c < 0.35이다. 게다가, R은 메틸, 페닐 및 그들의 조합들로부터 독립적으로 선택된다. T1 및 T2는 메틸, 메톡시 및 그들의 조합들로부터 독립적으로 선택된다. ...은 추가의 반복 유닛들에 대한 결합 포인트들을 표현한다.
3차원 가교 결합된 폴리오르가노실록산은 또한 다양한 인광체 입자들의 매립을 가능하게 한다. 적어도 하나의 실시예에 따르면, 인광체 입자들은 다음의 그룹으로부터 선택된다:
0 < x ≤ 0.1이고 0 ≤ y ≤ 1인 (RE1-xCex)3(Al1-yA'y)5O12,
0 < x ≤ 0.1이고 0 ≤ y ≤ 2인 (RE1-xCex)3(Al5-2yMgySiy)O12,
0 < x ≤ 0.1이고 0 ≤ y ≤ 0.5인 (RE1-xCex)3Al5-ySiyO12-yNy,
0 < x ≤ 0.1인 (RE1-xCex)2CaMg2Si3O12:Ce3+,
0 < x ≤ 0.1인 (AE1-xEux)2Si5N8,
0 < x ≤ 0.1인 (AE1-xEux)AlSiN3,
0 < x ≤ 0.1인 (AE1-xEux)2Al2Si2N6,
0 < x ≤ 0.1인 (Sr1-xEux)LiAl3N4,
0 < x ≤ 0.1인 (AE1-xEux)3Ga3N5,
0 < x ≤ 0.1인 (AE1-xEux)Si2O2N2,
0.2 ≤ x ≤ 2.2이고 0 < y ≤ 0.1인 (AExEuy)Si12-2x-3yAl2x+3yOyN16-y,
0 < x ≤ 0.1인 (AE1-xEux)2SiO4,
0 < x ≤ 0.1인 (AE1-xEux)3Si2O5,
0 < x ≤ 0.2이고 0 < y ≤ 1-x인 K2(Si1-x-yTiyMnx)F6,
0 < x ≤ 0.2인 (AE1-xEux)5(PO4)3Cl,
0 < x ≤ 0.2인 (AE1-xEux)Al10O17
및 그들의 조합들. RE는 Y, Lu, Tb 및 Gd 중 적어도 하나이고, AE는 Mg, Ca, Sr, Ba 중 적어도 하나이고, A'는 Sc 및 Ga 중 적어도 하나이고, 그에 따라, 인광체 입자들은 하나 이상의 할로겐을 임의로 포함할 수 있다.
따라서, 3차원 가교 결합된 폴리오르가노실록산은 색도 좌표의 선택 측면에서 종래의 실리콘 매트릭스와 유사한 유연성을 허용하고, 인광체 입자들이 유리에 매립된 변환기들뿐만 아니라 변환 세라믹들에 비해 색도 좌표의 선택 측면에서 우수한 유연성을 허용하지만, 종래의 실리콘 매트릭스에 비해 개선된 광학적 및 열적 성능 및 온도 저항을 갖는다.
적어도 하나의 실시예에 따르면, 3차원 가교 결합된 폴리오르가노실록산은 알콕시 기능화, 특히, 메톡시 기능화 폴리오르가노실록산 수지를 포함하는 전구체 재료로부터 생성된다. 따라서, 그로부터 생성되는 3차원 가교 결합된 폴리오르가노실록산은 40 중량% 미만, 특히, 20 중량% 미만의 낮은 유기물 함유량을 갖는다.
적어도 하나의 실시예에 따르면, 전구체 재료는 다음의 반복 유닛을 갖는다:
이 일반식에서, a + b + c = 1이고, 0.65 ≤ a ≤ 1이고, 0 ≤ b + c ≤ 0.35이고, 0 ≤ b < 0.35이고, 0 ≤ c < 0.35이다. 게다가, R은 메틸, 페닐 및 그들의 조합들로부터 독립적으로 선택된다. T1 및 T2는 메틸, 메톡시 및 그들의 조합들로부터 독립적으로 선택된다. ...은 추가의 반복 유닛들에 대한 결합 포인트들을 표현한다.
적어도 하나의 실시예에 따르면, 변환 요소는 충전제 물질들을 더 포함한다. 충전제 물질들은 다음의 그룹으로부터 선택될 수 있다.
- 산화물들, 예컨대, SiO2, 특히, 나노 SiO2 및 마이크로 SiO2, ZrO2, TiO2, Al2O3 및 ZnO, 질화물들, 예컨대, AlN, Si3N4, BN 및 GaN,
- 탄소계 충전제 물질들, 예컨대, 탄소 나노튜브들, 그래핀 및 그들의 유도체들, 헤테로폴리산들, 예컨대, 12-텅스토인산 (H3P12WO40) 및 12-텅스토실리실산(tungstosilicylic acid) (H4SiW12O40),
- 유기금속 성분들, 예컨대, 규소, 티타늄, 지르코늄, 알루미늄 및/또는 하프늄의 알콕시드들,
- 유기 분자들, 이를테면, 접착 촉진제들, 소포제들, 증점제들, 희석제들 및 가소제들,
- 유기 및 무기 폴리머들, 예컨대, 폴리(디메틸실록산), 폴리(메틸페닐실록산), 폴리(디페닐실록산) 및 폴리실세스퀴옥산(PSQ),
및 그들의 조합들이 선택될 수 있다. 위에서 언급된 무기 나노입자들에는 변환 요소의 매트릭스 재료를 생성하기 위한 전구체 재료와의 더 양호한 혼화성을 달성하기 위해 그들의 표면 상에 코팅 재료가 제공될 수 있다.
적어도 하나의 실시예에 따르면, 컴포넌트는 전기적 접촉을 위한 연결부들을 갖고, 여기서, 연결부들은 방사선 출사 표면을 등지는 반도체 칩의 면 상에 존재한다. 이는 연결부들이 반도체 칩의 비방출 면 상에 존재하고, 전도 방식으로 그 위에 솔더링(soldered) 또는 글루잉될(glued) 수 있다는 것을 의미한다. 이러한 반도체 칩은 플립 칩으로서 또한 지칭될 수 있고, 여기서 설명되는 변환 요소와 쉽게 조합될 수 있다.
적어도 하나의 실시예에 따르면, 컴포넌트는 전기적 접촉을 위한 연결부들을 갖고, 여기서, 연결부들은 방사선 방출 표면과 대면하는 반도체 칩의 면 상에 존재한다. 이러한 반도체 칩들은, 특히, 그들의 베이스, 예컨대, 기판에 대한 절연 본드 또는 솔더링을 갖고, 여기서 설명되는 변환 요소와 쉽게 조합될 수 있다.
적어도 하나의 실시예에 따르면, 컴포넌트는 전기적 접촉을 위한 연결부들을 포함하고, 여기서, 연결부들은 방사선 출사 표면을 등지는 반도체 칩의 면 및 방사선 출사 표면과 대면하는 반도체 칩의 면 상에 존재한다. 따라서, 연결부들은 반도체 칩의 상이한 면들 상에 위치된다. 예컨대, 본드 패드가 방사선 출사 표면과 대면하는 반도체 칩의 면 상에 위치되고, 전도성 솔더링 또는 본딩이 방사선 출사 표면을 등지는 반도체 칩의 면 상에 위치된다. 이러한 반도체 칩은 또한 여기서 설명되는 변환 요소와 양호하게 조합될 수 있다.
여기서 설명되는 변환 요소를 상이한 반도체 칩 타입들과 조합하는 가능성은, 특히, 변환 요소가 부분 코팅으로서 적용될 수 있고, 그에 따라, 다크 영역들, 특히, 에지 영역들 및/또는 반도체 칩과 접촉하기 위한 영역들이 변환 요소가 없는 상태로 남겨질 수 있다는 사실에 기초한다.
컴포넌트를 생성하기 위한 방법이 추가로 개시된다. 방법은 본원에서 설명되는 컴포넌트를 생성하는 데 특히 적합하다. 따라서, 컴포넌트와 관련하여 언급된 모든 피처들은 방법에 또한 적용되고 그 반대도 마찬가지이다.
적어도 하나의 실시예에 따르면, 동작 동안 방사선 출사 표면으로부터 제1 파장 범위의 전자기 방사선을 방출하는 적어도 하나의 반도체 칩이 방법에서 제공된다. 적어도 하나의 반도체 칩에 의해, 방법은 변환 요소를 갖는 단일 반도체 칩을 제공할 뿐만 아니라 여러 반도체 칩들을 동시에 제공하기 위해 사용될 수 있다는 것을 이해해야 한다. 여러 반도체 칩들에 변환 요소들이 동시에 제공되는 경우, 반도체 칩들은 또한 변환 요소들이 적용된 후에 서로 연결되고 싱귤레이트될 수 있다. 따라서, 방법은 멀티칩 코팅을 가능하게 한다.
적어도 하나의 실시예에 따르면, 방법은 제1 파장 범위의 전자기 방사선을 제2 파장 범위의 전자기 방사선으로 변환하는 인광체 입자들이 매립된 전구체 재료를 증착하는 단계를 더 포함한다. 증착은 방사선 출사 표면을 포함하는 반도체 칩의 커버 표면의 적어도 하나의 구역 상에 직접(directly on) 발생한다.
전구체 재료는 완성된 컴포넌트에 존재하는 원하는 재료를 형성하기 위해 외부 영향들에 의해 개시되는 화학 반응을 통해 반응하는 재료이다. 외부 영향들은, 예컨대, 조사 또는 온도의 증가를 포함할 수 있다. 전구체 재료는, 예컨대, 알콕시 기능화, 특히, 메톡시 기능화 폴리오르가노실록산 수지일 수 있다. 이러한 전구체 재료들은 반응하여 3차원 가교 결합된 폴리오르가노실록산을 형성할 수 있다.
직접 증착은 전구체 재료가 반도체 칩의 커버 표면과 직접 접촉하게 되어 반도체 칩과의 공통 계면을 갖고 갭 없이 반도체 칩의 커버 표면에 정합되는 것을 의미한다. 따라서, 접착제 층이 생략될 수 있다. 이는, 특히, 전구체 재료가 반도체 칩의 원하는 구역에 고정되는 것을 보장하는 특정 점착성을 전구체 재료가 갖는다는 사실에 의해 가능하게 된다.
"커버 표면의 적어도 일부 상"은 반도체 칩의 전체 커버 표면이 전구체 재료로 코팅되는 것 또는 반도체 칩의 커버 표면의 특정 영역들이 전구체 재료가 없는 상태로 남겨지는 부분 코팅만이 발생하는 것을 의미하도록 의도된다.
적어도 하나의 실시예에 따르면, 전구체 재료는 닥터 블레이딩(doctor blading), 분무 및 인쇄로부터 선택되는 방법에 의해 증착된다. 적어도 하나의 실시예에 따르면, 인광체 입자들이 매립된 전구체 재료는 균질 혼합물의 형태로 증착되고, 여기서, 혼합물은 추가의 충전제 물질들을 포함할 수 있다. 가능한 충전제 물질들뿐만 아니라 인광체 입자들은 컴포넌트와 관련하여 이미 언급되었고, 방법에 또한 적용된다.
적어도 하나의 실시예에 따르면, 방법은 매트릭스 재료(5) 및 그 매트릭스 재료(5)에 매립된 인광체 입자들(1)을 포함하는 변환 요소를 형성하기 위해 전구체 재료를 경화시키는 단계를 더 포함하고, 여기서, 변환 요소는 반도체 칩의 커버 표면과 동일하거나 또는 그보다 더 작은 베어링 표면을 갖고, 베어링 표면은 반도체 칩의 커버 표면과 완전히 직접 접촉한다. 따라서, 경화 프로세스 동안, 전구체 재료로부터 인광체 입자들이 매립되고 세공들 및 균열들이 대체로 또는 완전히 없는 매트릭스 재료가 형성된다. 이어서, 변환 요소는 전구체 재료가 이전에 증착된 반도체 칩의 커버 표면의 구역에 고정된다.
적어도 하나의 실시예에 따르면, 방사선 방출 컴포넌트를 생성하기 위한 방법이 개시되고, 그 방법은,
- 동작 시에 방사선 출사 표면으로부터 제1 파장 범위의 전자기 방사선을 방출하는 적어도 하나의 반도체 칩을 제공하는 단계,
- 방사선 출사 표면을 포함하는 반도체 칩의 커버 표면의 적어도 하나의 구역 상에 직접(directly onto), 제1 파장 범위의 전자기 방사선을 제2 파장 범위의 전자기 방사선으로 변환하는 인광체 입자들이 매립된 전구체 재료를 증착하는 단계, 및
- 매트릭스 재료(5) 및 그 매트릭스 재료(5)에 매립된 인광체 입자들(1)을 포함하는 변환 요소를 형성하기 위해 전구체 재료를 경화시키는 단계
를 포함하고, 변환 요소는 반도체 칩의 커버 표면과 동일하거나 또는 그보다 더 작은 베어링 표면을 갖고, 베어링 표면은 반도체 칩의 커버 표면과 완전히 직접 접촉한다.
방법은 반도체 칩과 변환 요소 사이에 접착제 층이 필요하지 않기 때문에 구현하기에 특히 단순하고 비용 효과적이다. 따라서, 접착 프로세스가 필요하지 않다. 추가하여, 변환 요소와 반도체 칩 사이의 열적 및/또는 광학적 배리어를 표현할 접착제 층이 생성된 컴포넌트에 없다. 게다가, 전구체 재료는 특히 반도체 칩의 방출 및/또는 반사 구역들 상에 증착되어, 활성 구역의 기하형상을 맵핑하고, 예컨대, 변환 요소가 없는 다크 에지 구역들을 남길 수 있다. 이는 효율 손실의 감소로 이어진다. 여기서 설명되는 방법을 사용하여 생성된 컴포넌트의 추가의 이점들이 컴포넌트와 관련하여 이미 제시되었고, 방법을 사용하여 생성된 컴포넌트에 동일하게 적용된다.
적어도 하나의 실시예에 따르면, 경화는 220 ℃ 이하의 온도에서 수행된다. 이는 반도체 칩 및 질화물 인광체들과 같은 온도에 민감한 발광 물질들에 손상 영향을 미치지 않는 온도가 경화를 위해 사용된다는 것을 의미한다. 일 실시예에 따르면, 경화는 5시간 이하, 특히, 2시간 이하의 시간 기간 동안 발생한다.
적어도 하나의 실시예에 따르면, 전구체 재료의 증착 및 경화 후에 싱귤레이트되는 복수의 반도체 칩들이 제공된다. 따라서, 멀티칩 코팅이 방법으로 실현될 수 있다. 게다가, 싱귤레이트는 평활한 측부 표면들을 갖는 변환 요소들이 배열된 반도체 칩들로 이어진다. 싱귤레이션 후에, 변환 요소의 측부 표면들은 2 μm 미만, 특히, 1 μm 미만의 거칠기를 갖는다. 매트릭스 재료의 경도로 인해, 변환 요소들은, 예컨대, 소잉에 의해 기계적으로 쉽게 분리될 수 있다. 대안적으로, 변환 요소들의 분리 또는 싱귤레이션은 변환 요소의 베어링 표면이 반도체 칩의 커버 표면보다 더 작도록 전구체 재료가 증착되는 경우 전혀 필요하지 않다. 이 경우, 반도체 칩들만이 싱귤레이트된다. 이 변형은 또한 제조 프로세스의 결과로서 이미 평활한 측부 표면들을 갖는 변환 요소들을 제공한다. 반도체 칩들만이 싱귤레이트되어야 하는 경우, 이는 다시 비용 이점을 유발하는데, 그 이유는 변환 요소들의 소잉 및 연관된 마모가 회피되기 때문이다. 게다가, 변환 요소들의 매우 평활한 측부 표면들로 인해 특히 양호한 광학적 성능을 갖는 컴포넌트들이 제공될 수 있다.
적어도 하나의 실시예에 따르면, 변환 요소의 두께 및 형상은 전구체 재료의 증착 및/또는 경화 동안 조정된다. 예컨대, 전구체 재료는 적어도 반도체 칩의 커버 표면의 구역들에 적용되고, 제1 온도에서 거기서 사전 경화되고, 이 상태에서 기계적으로, 예컨대, 그라인딩에 의해 원하는 두께로 될 수 있다. 이어서, 재료는 특히 제1 온도보다 더 높은 제2 온도에서 완전히 경화되어 매트릭스 재료를 형성할 수 있다.
대안적으로 또는 추가적으로, 전구체 재료는 증착 동안 구조화될 수 있다. 이는, 예컨대, 리소그래피 프로세스를 사용하여 이루어질 수 있다. 예컨대, 전구체 재료가 증착되기 전에, 포토레지스트 층이 반도체 칩의 커버 표면에 적용되고 노출에 의해 구조화될 수 있다. 이어서, 전구체 재료는 결과적인 구조체들, 즉, 포토레지스트 층이 없는 반도체 칩의 커버 표면 상의 영역들에 충전되고 사전 경화될 수 있다. 구조화된 포토레지스트 층이 화학적으로 제거되는 추가의 단계 후에, 예컨대, 완전한 경화가 발생할 수 있다. 이러한 방법은, 특히, 위에서 이미 설명된 바와 같은 변환 요소의 원뿔형 기하형상 및/또는 둥근 코너들을 생성하기 위해 사용될 수 있다. 예컨대, 구조화된 포토레지스트 층은 마스크를 형성할 수 있고, 결과적인 변환 요소는 반도체 칩으로부터 멀어지는 방향으로 넓어지는 단면 영역을 가질 수 있다. 다른 예에 따르면, 변환 요소는 반도체 칩으로부터 멀어지는 방향으로 테이퍼링되는 단면 영역을 갖는 소위 LDI(laser direct imaging) 프로세스에 의해 생성될 수 있다.
적어도 하나의 실시예에 따르면, 전구체 재료는 경화 동안 3차원 가교 결합된다. 특히, 알콕시 기능화 폴리오르가노실록산 수지가 전구체 재료로서 사용되는 경우, 40 중량% 미만, 특히, 20 중량% 미만의 낮은 비율의 유기 잔여물들을 갖는 3차원 SiO2 네트워크가 경화 동안 형성된다. 최고 100%까지 인광체 입자들인 고체 입자들이 이 네트워크에 매립된다. 변환 요소 내의 고체 함유량은, 예컨대, 적어도 45 부피%, 특히, 적어도 50 부피%이다.
컴포넌트 및 방법의 추가의 유리한 실시예들 및 추가의 실시예들은 도면들과 관련하여 아래에서 설명되는 예시적인 실시예들로부터 기인한다.
도 1은 예시적인 실시예들에 따른 변환 요소들의 개략적인 단면도들을 도시한다.
도 2, 도 3a 내지 도 3c, 도 4a 내지 도 4c, 도 5 및 도 6은 예시적인 실시예들에 따른 컴포넌트들의 개략적인 단면도들을 도시한다.
도 3d 및 도 4d는 예시적인 실시예들에 따른 컴포넌트들의 평면도들을 도시한다.
도 7 및 도 8은 예시적인 실시예들에 따른 변환 요소들의 광학 현미경 이미지들을 도시한다.
도 9a 내지 도 9c는 다양한 예시적인 실시예들에 따른 컴포넌트들의 개략적인 단면들을 도시한다.
예시적인 실시예들 및 도면들에서, 동일한, 유사한 또는 유사하게 작용하는 요소들에는 각각 동일한 참조 부호들이 제공될 수 있다. 도시된 요소들 및 그들의 상대적인 크기들은 축척에 맞는 것으로 간주되지 않아야 하고; 오히려, 층들, 요소들, 컴포넌트들 및 영역들과 같은 개별 요소들은 더 양호한 시각화 및/또는 더 양호한 이해를 위해 과장된 크기로 도시될 수 있다.
예시적인 실시예에 따른 컴포넌트를 생성하기 위해, 반도체 칩(10), 특히, LED 칩 또는 칩 웨이퍼의 형태의 복수의 반도체 칩들이 제공된다. 인광체 입자들(1)이 매립된 전구체 재료 또는 인광체 입자들(1)이 매립된 전구체 재료를 포함하는 균질 혼합물이 반도체 칩 또는 칩들(10)의 커버 표면(12)에 직접 증착된다.
전구체 재료는 다음의 반복 유닛을 갖는 메톡시 기능화 폴리오르가노실록산 수지이다:
여기서, a + b + c = 1이고, 0.65 ≤ a ≤ 1이고, 0 ≤ b + c ≤ 0.35이고, 0 ≤ b < 0.35이고, 0 ≤ c < 0.35이다. 게다가, R은 메틸, 페닐 및 그들의 조합들로부터 독립적으로 선택된다. T1 및 T2는 메틸, 메톡시 및 그들의 조합들로부터 독립적으로 선택된다. ...은 추가의 반복 유닛들에 대한 결합 포인트들을 표현한다. 전구체 재료를 포함하고 프로세싱을 개선하기 위한 충전제 물질들로서의 마이크로 SiO2 및 리올로지(rheology)를 조정하기 위한 나노 SiO2를 더 포함하는 균질 혼합물이 준비된다. 혼합물은 인광체 입자들(1)을 또한 포함하는데, 그들은 다음의 그룹으로부터 선택된다:
0 < x ≤ 0.1이고 0 ≤ y ≤ 1인 (RE1-xCex)3(Al1-yA'y)5O12,
0 < x ≤ 0.1이고 0 ≤ y ≤ 2인 (RE1-xCex)3(Al5-2yMgySiy)O12,
0 < x ≤ 0.1이고 0 ≤ y ≤ 0.5인 (RE1-xCex)3Al5-ySiyO12-yNy,
0 < x ≤ 0.1인 (RE1-xCex)2CaMg2Si3O12:Ce3+,
0 < x ≤ 0.1인 (AE1-xEux)2Si5N8,
0 < x ≤ 0.1인 (AE1-xEux)AlSiN3,
0 < x ≤ 0.1인 (AE1-xEux)2Al2Si2N6,
0 < x ≤ 0.1인 (Sr1-xEux)LiAl3N4,
0 < x ≤ 0.1인 (AE1-xEux)3Ga3N5,
0 < x ≤ 0.1인 (AE1-xEux)Si2O2N2,
0.2 ≤ x ≤ 2.2이고 0 < y ≤ 0.1인 (AExEuy)Si12-2x-3yAl2x+3yOyN16-y,
0 < x ≤ 0.1인 (AE1-xEux)2SiO4,
0 < x ≤ 0.1인 (AE1-xEux)3Si2O5,
0 < x ≤ 0.2이고 0 < y ≤ 1-x인 K2(Si1-x-yTiyMnx)F6,
0 < x ≤ 0.2인 (AE1-xEux)5(PO4)3Cl,
0 < x ≤ 0.2인 (AE1-xEux)Al10O17
및 그들의 조합들. RE는 Y, Lu, Tb 및 Gd 중 적어도 하나이고, AE는 Mg, Ca, Sr, Ba 중 적어도 하나이고, A'는 Sc 및 Ga 중 적어도 하나이고, 그에 따라, 인광체 입자들은 하나 이상의 할로겐을 임의로 포함할 수 있다.
혼합물은 닥터 블레이딩, 인쇄 또는 분무에 의해 반도체 칩 또는 칩들(10)의 커버 표면(12)의 구역들(부분 코팅) 또는 전체 커버 표면(12)에 직접 증착된다. 부분 코팅의 경우, 예컨대, 변환 요소(20)가 없는 상태로 유지될 반도체 칩(10)의 영역들은 포토레지스트에 의해 보호되는데, 그 포토레지스트는 전구체 재료가 증착되고 사전 경화된 후에 다시 제거된다.
전구체 재료 또는 전구체 재료를 포함하는 혼합물의 증착 후에, 전구체 재료는 경화되어 매트릭스 재료(5)로서 3차원 가교 결합된 폴리오르가노실록산을 형성한다.
경화는 220 ℃ 이하의 온도에서 발생한다. 3차원 가교 결합된 폴리오르가노실록산은 다음의 반복 유닛을 갖는다:
이 일반식에서, a + b + c = 1이고, 0.65 ≤ a ≤ 1이고, 0 ≤ b + c ≤ 0.35이고, 0 ≤ b < 0.35이고, 0 ≤ c < 0.35이다. 게다가, R은 메틸, 페닐 및 그들의 조합들로부터 독립적으로 선택된다. T1 및 T2는 메틸, 메톡시 및 그들의 조합들로부터 독립적으로 선택된다. ...은 추가의 반복 유닛들에 대한 결합 포인트들을 표현한다.
이러한 방식으로 생성된 변환 요소(20)의 두께는 원하는 색도 좌표에 따라 10 μm 내지 150 μm이다.
도 1은 위에서 설명된 바와 같이 생성된 변환 요소들(20)의 예시적인 실시예들의 단면들을 도시한다. 세부사항들의 더 양호한 시각화를 위해, 변환 요소들(20)은 그들이 직접 적용되는 반도체 칩들(10) 없이 여기서 도시된다.
변환 요소(20)는 인광체 입자들(1)이 매립된 매트릭스 재료(5)를 포함한다. 도 1a는 반도체 칩(10)의 커버 표면(12)(여기서는 도시되지 않음)과 직접 접촉하는 베어링 표면(21)을 또한 도시한다. 도 1a의 변환 요소(20)는 베어링 표면(21)에 수직인 평면 평행 측부 표면들(25)을 갖는다.
도 1b 및 도 1c는 변환 요소(20)의 2개의 대안적인 기하형상을 도시한다. 도 1a와 대조적으로, 변환 요소의 단면 영역(26)이 여기서 또한 도시되는데, 그는 도 1b에서 베어링 표면(21)으로부터 베어링 표면(21) 반대편에 있는 면(반도체 칩(10)을 등지는 면)까지 테이퍼링된다. 이러한 원뿔형 기하형상은, 예컨대, 컴포넌트(100)의 동작 동안 방사선 집속을 가능하게 한다. 도 1c에서, 변환 요소(20)는 또한 원뿔형 기하형상을 갖지만, 변환 요소(20)의 단면 영역(26)은 베어링 표면(21)으로부터의 거리가 증가됨에 따라 증가된다. 이러한 기하형상은, 예컨대, 컴포넌트(100)의 동작 동안 방사선 확장을 가능하게 한다.
도 2는 도 1에 도시된 변환 요소들(20)을 포함하는 컴포넌트들(100)의 예시적인 실시예들의 개략적인 단면들을 도시한다. 각각의 경우에서, 반도체 칩(10)이 도시되고, 그의 커버 표면(12) 상에는 변환 요소(20)의 베어링 표면(21)이 직접 접촉하여 적용되고 접착제들 및 갭들 없이 안착된다. 이는 변환 요소(20)와 반도체 칩(10) 사이의 양호한 열 전도를 보장한다. 커버 표면(12)은 반도체 칩(10)의 방사선 출사 표면(11)을 또한 포함하지만, 또한 이보다 더 클 수 있다. 도 2a는 도 1a에 따른 변환 요소(20)를 갖는 컴포넌트(100)를 도시하고, 도 2b는 도 1b에 따른 변환 요소(20)를 갖는 컴포넌트(100)를 도시하고, 도 2c는 도 1c에 따른 변환 요소(20)를 갖는 컴포넌트(100)를 도시한다. 변환 요소(20)가 없는 반도체 칩(10)의 측부 표면들(15)이 또한 도시된다.
도 3a 내지 도 3c 및 도 4a 내지 도 4c는 변환 요소(20)가 각각의 경우에서 부분 코팅으로서 반도체 칩(10)에 적용된 컴포넌트들(100)의 개략적인 단면들을 도시한다. 명확성을 위해, 도 1 및 도 2에 도시된 참조 부호들 모두가 여기서 도시되지는 않지만, 그들은 도 3 및 도 4와 유사하게 적용된다. 도 3d 및 도 4d 각각은 컴포넌트들(100)을 평면도로 도시한다.
도 3a 및 도 4a는 도 1a의 변환 요소(20)를 도시하고, 도 3b 및 도 4b는 도 1b의 변환 요소(20)를 도시하고, 도 3c 및 도 4c는 반도체 칩(10) 상의 도 1c의 변환 요소(20)를 도시한다. 각각의 경우에서, 변환 요소(20)는 부분 코팅으로서 반도체 칩(10)에 적용된다. 도 3d의 평면도에 따르면, 전기 연결부들(40)(본드 패드들 또는 본드 바들) 및 소우 마크들(41)을 위한 영역들에는 변환 요소(20)가 없다. 변환 요소(20)는 반도체 칩(10)의 커버 표면의 방사선 출사 표면(11) 및 다크 에지 영역들(메사 에지들)(42)을 덮고, 명확성을 위해 빗금으로 도시된다.
도 4에서, 변환 요소(20)는 도 4a 내지 도 4c에서 명확화를 위해 빗금 층으로서 도시된 방사선 출사 표면(11)까지만 연장된다. 도 4d는 변환 요소(20)의 이러한 배열을 컴포넌트(100)의 평면도로 다시 도시하고, 여기서, 변환 요소(20)는 빗금으로 도시된다.
도 5는 컴포넌트(100)의 추가의 변형을 도시한다. 여기서, 변환 요소(20)는 방사선 출사 표면(11)의 부분 구역까지만 연장되는데, 이는 예시 목적들을 위해 도 5a 내지 도 5c에 추가적인 층으로서 다시 도시된다. 도 1a에 따른 변환 요소는 도 5a의 반도체 칩(10) 상에 위치되고, 도 1b에 따른 변환 요소는 도 5b의 반도체 칩(10) 상에 위치되고, 도 1c에 따른 변환 요소는 도 5c의 반도체 칩(10) 상에 위치된다.
이전의 도면들의 컴포넌트들(100)과의 다른 차이는 도 5에 포팅(potting)(30)이 도시된다는 것이고, 포팅(30)은 반도체 칩(10)과 변환 요소(20) 둘 모두를 측방에서 에워싼다. 포팅(30)은 상이한 기하형상들 및 충전 높이들을 가질 수 있다. 포팅(30)은 도 5a에 도시된 바와 같이 변환 요소(20)와 동일 평면 상에 있을 수 있거나 또는 변환 요소(20)를 넘어서 돌출될 수 있다(도 5b 및 도 5c). 게다가, 포팅(30)은 평면 평행 측벽들을 가질 수 있거나(도 5a) 또는 변환 요소(20)의 방향으로 경사진 측벽들을 가질 수 있다(도 5b 및 도 5c). 포팅은, 예컨대, 실리콘 또는 에폭시 수지로 형성될 수 있고, 임의로, 예컨대, TiO2로 충전될 수 있다. 추가의 구성에서, 예컨대, TiO2에 추가하여 다른 충전제 물질들이 또한 포함될 수 있다.
도 6은 변환 요소들(20)이 이미 적용된 복수의 인접한 반도체 칩들(10)로서 반도체 칩 웨이퍼의 개략적인 단면을 도시한다. 따라서, 싱귤레이션 후에, 멀티칩 코팅에 의해 복수의 컴포넌트들(100)이 획득된다.
도 7은 광학 현미경 하의 변환 요소(20)의 평면도를 도시한다. 전기 연결부들(40)(본드 바들) 및 소우 마크들(41)을 위한 영역에는 변환 요소(20)가 없다는 것을 볼 수 있다. 따라서, 변환 요소(20)는 방사선 출사 표면(11)만을 덮는다. 변환 요소(20)의 크기는 대략 1 mm2이다. 이 이미지에서 하부 반도체 칩(10)은 아직 싱귤레이트되지 않았고, 그에 따라, 변환 요소들(20)은 멀티칩 코팅에 의해 생성되었다. 변환 요소(20)의 코너들은 둥글고, 변환 요소들(20)의 측부 표면들(25)은 직선이고 온전한 것으로 보이는데, 즉, 칩핑을 볼 수 없다.
도 8은 반도체 칩(10)의 싱귤레이션 전, 즉, 멀티칩 코팅 후의 여전히 도 7과 유사한 변환 요소들(20)을 경사진 뷰로 도시한다. 이들은 도 1b와 관련하여 설명된 바와 같은 기하형상을 갖고 대략 1 mm2의 크기를 갖는 변환 요소들(20)이다. 둥근 코너들에 추가하여, 변환 요소의 평활하고 명확하게 구조화되고 온전한 측부 표면들(25)도 여기서 볼 수 있다. 이 경우, 변환 요소의 두께는 25 μm 내지 30 μm이다. 가넷 인광체 입자들(1)이 냉백색 애플리케이션을 위해 그에 매립된다.
도 9는 여기서 설명되는 변환 요소들(20)과 조합될 수 있는 상이한 타입들의 반도체 칩들(10)을 갖는 컴포넌트들(100)의 개략적인 단면을 도시한다. 도 9a 내지 도 9c 각각에서, 도 1a에 따른 변환 요소들(20)이 반도체 칩(10)에 적용된다. 그러나, 여기서 설명되는 변환 요소들(20)과 다양한 반도체 칩 타입들의 임의의 조합이 또한 가능하다. 도 9a 내지 도 9c에서, 반도체 칩들(10) 각각에는 전기 연결부들(40)이 제공되는데, 그들 둘 모두는 커버 표면(12)을 등지는 반도체 칩(10)의 면 상에 존재할 수 있다(플립 칩 설계, 도 9a). 이 경우, 커버 표면(12)은 변환 요소(20)에 의해 완전히 덮일 수 있지만, 부분 코팅이 또한 고려될 수 있다. 전기 연결부들(40)은 또한 커버 표면(12) 상에 그리고 커버 표면(12)을 등지는 반도체 칩(10)의 면 상에 존재할 수 있고(도 9b), 그들 둘 모두는 반도체 칩의 커버 표면(12) 상에 존재할 수 있다(도 9c).
예시적인 실시예 1: 냉백색 애플리케이션들을 위한 변환 요소(20)를 갖는 LED 플립 칩(10)을 갖는 컴포넌트(100)
전구체 재료로서의 알콕시 기능화 폴리오르가노실록산 수지, 나노 SiO2, 임의로, 마이크로 SiO2, 및 냉백색 방출을 생성하기 위한 하나 이상의 황색 방출 가넷 인광체를 포함하는 인광체 입자들(1)을 포함하는 균질 혼합물이 플립 칩 설계(즉, 전기적 접촉을 위한 모든 전기 연결부들(40)이 변환 요소(20)를 등지는 반도체 칩(10)의 면 상에 존재함)의 LED 반도체 칩(10) 또는 플립 칩 설계의 LED 반도체 칩 웨이퍼의 전체 커버 표면(12)에 걸쳐 분무되고, 수 시간 동안 최대 150 ℃에서 경화된다. 이 색도 좌표에 대한 결과적인 변환 요소(20)의 층 두께는 인광체 입자들(1)의 정확한 조성 및 입자 크기에 따라 10 μm 내지 100 μm이다. 균질 혼합물의 증착은 또한 닥터 블레이드 프로세스 또는 인쇄에 의해 가능하다.
커버 표면(12)의 구역들에 변환 요소(20)가 없어야 하는 경우, 이는 또한 거기서 다시 부분적으로 제거될 수 있다. 대안적으로, 이러한 영역들은 또한 포토레지스트에 의해 보호될 수 있는데, 그 포토레지스트는 균질 혼합물이 증착되고 변환 요소(20)가 형성된 후에 다시 제거된다.
예컨대, 광학 코팅(이를테면, 반사 방지 코팅(AR) 또는 COA(color over angle)를 개선하기 위한 코팅)에 의한 변환 요소(20)의 후속 표면 코팅이 가능하다. 원하는 특성들에 따라, 반도체 칩(10)을 등지는 변환 요소(20)의 표면은 거칠게 되거나 또는 평활화될 수 있고, 변환 요소(20)의 두께는 재조정될 수 있다.
예시적인 실시예 2: 커버 표면(12) 및 커버 표면(12)을 등지는 반도체 칩(10)의 면 상의 전기 연결부(40), 및 냉백색 애플리케이션들을 위한 커버 표면(12) 상의 변환 요소(20)를 갖는 LED 반도체 칩(10)을 갖는 컴포넌트(100)
반도체 칩(10)의 커버 표면(12) 상의 전기적 접촉을 위한 전기 연결부(40)로서의 본드 패드/바, 및 반도체 칩(10)의 커버 표면(12) 상의 임의로 소우 마크들(41) 및 임의로 다크 비발광 영역들과 같은 변환 요소(20)가 없는 상태로 유지되어야 하는 반도체 칩(10)의 커버 표면(12)의 모든 영역들은 포토레지스트에 의해 보호된다. 이어서, 전구체 재료로서의 알콕시 기능화 폴리오르가노실록산 수지, 나노 SiO2, 임의로, 마이크로 SiO2, 및 냉백색 방출을 생성하기 위한 하나 이상의 황색 방출 가넷 인광체를 포함하는 인광체 입자들(1)을 포함하는 균질 혼합물이 닥터 블레이드 프로세스 또는 인쇄에 의해 LED 반도체 칩(10) 또는 LED 반도체 칩 웨이퍼의 커버 표면(12)에 증착되고, 1시간 동안 최대 120 ℃에서 경화된다. 포토레지스트를 제거한 후에, 결과적인 변환 요소(20)는 더 높은 온도, 예컨대, 220 ℃에서 다시 사후 경화될 수 있다. 이 색도 좌표에 대한 변환 요소의 층 두께는 인광체 입자들(1)의 정확한 조성 및 입자 크기에 따라 10 μm 내지 100 μm이다. 균질 혼합물은 또한 분무에 의해 증착될 수 있다.
대안적으로, 균질 혼합물에 의한 커버 표면(12)의 완전한 코팅과 변환 요소(20)의 후속 부분 제거의 조합이 또한 고려될 수 있다.
예컨대, 광학 코팅(이를테면, 반사 방지 코팅(AR) 또는 COA(color over angle)를 개선하기 위한 코팅)에 의한 변환 요소(20)의 후속 표면 코팅이 가능하다. 원하는 특성들에 따라, 반도체 칩(10)을 등지는 변환 요소(20)의 표면은 거칠게 되거나 또는 평활화될 수 있고, 변환 요소(20)의 두께는 재조정될 수 있다.
예시적인 실시예 3: 커버 표면(12) 및 커버 표면(12)을 등지는 반도체 칩(10)의 면 상의 전기 연결부(40), 및 오렌지색(호박색) 애플리케이션들을 위한 커버 표면(12) 상의 변환 요소(20)를 갖는 LED 반도체 칩(10)을 갖는 컴포넌트(100)
컴포넌트는 예시적인 실시예 2에서와 같지만, 호박색을 위한 인광체 혼합물(녹색 및 적색 방출 인광체 입자들(1))로 생성된다. 이 색도 좌표에 대한 변환 층의 층 두께는 인광체 입자들의 정확한 조성 및 입자 크기에 따라 30 μm 내지 150 μm이다.
예컨대, 광학 코팅(예컨대, 반사 방지 코팅(AR))에 의한 변환 요소(20)의 후속 표면 코팅이 가능하다. 원하는 특성들에 따라, 반도체 칩(10)을 등지는 변환 요소(20)의 표면은 거칠게 되거나 또는 평활화될 수 있고, 변환 요소(20)의 두께는 재조정될 수 있다.
예시적인 실시예 4: 온백색 애플리케이션들을 위한 변환 요소(20)를 갖는 커버 표면(12) 상에만 전기 연결부(40)를 갖는 LED 반도체 칩(10)을 갖는 컴포넌트(100)
컴포넌트는 예시적인 실시예 3에서와 동일한 방식으로 생성되지만, 전기 연결부들(40)과 관련하여 상이한 타입의 칩 및 하나 이상의 상이한 녹색 및 적색 방출 인광체 입자(1)를 포함하는 온백색을 위한 인광체 혼합물로 생성된다. 이 색도 좌표에 대한 변환 요소(20)의 층 두께는 인광체 입자들(1)의 정확한 조성 및 입자 크기에 따라 20 μm 내지 120 μm이다.
예컨대, 광학 코팅(이를테면, 반사 방지 코팅(AR) 또는 COA(color over angle)를 개선하기 위한 코팅)에 의한 변환 요소(20)의 후속 표면 코팅이 가능하다. 원하는 특성들에 따라, 반도체 칩(10)을 등지는 변환 요소(20)의 표면은 거칠게 되거나 또는 평활화될 수 있고, 변환 요소(20)의 두께는 재조정될 수 있다.
후속 표면 코팅은 또한 다중 코팅일 수 있는데, 즉, 여러 동일한 또는 상이한 코팅들이 변환 요소(20)에 적용될 수 있다.
도면들과 관련하여 설명된 피처들 및 예시적인 실시예들은, 모든 조합들이 명시적으로 설명되지 않은 경우에도, 추가의 예시적인 실시예들에 따라 서로 조합될 수 있다. 게다가, 도면들과 관련하여 설명된 예시적인 실시예들은 대안적으로 또는 추가적으로 일반적인 부분에서 설명되는 바와 같은 추가의 피처들을 가질 수 있다.
본 발명은 예시적인 실시예들에 기초한 설명으로 제한되지 않는다. 오히려, 본 발명은 임의의 새로운 피처뿐만 아니라 피처들의 임의의 조합을 포함하고, 이는 특히, 이 피처 또는 조합 자체가 특허 청구항들 또는 예시적인 실시예들에서 명시적으로 진술되지 않는 경우에도, 특허 청구항들에서의 피처들의 임의의 조합을 포함한다.
본 특허 출원은 독일 특허 출원 제102021131112.8호의 우선권을 주장하고, 이로써, 그의 개시내용은 참조로 포함된다.
1 인광체 입자들
5 매트릭스 재료
10 반도체 칩
11 방사선 출사 표면
12 커버 표면
15 반도체 칩의 측부 표면
20 변환 요소
21 베어링 표면
25 변환 요소의 측부 표면
26 변환 요소의 단면 영역
30 포팅
40 연결부
41 소우 마크
42 경계 영역
100 컴포넌트

Claims (20)

  1. 방사선 방출 컴포넌트(100)로서,
    동작 시에 방사선 출사 표면(11)으로부터 제1 파장 범위의 전자기 방사선을 방출하는 반도체 칩(10); 및
    상기 방사선 출사 표면(11)을 포함하는 상기 반도체 칩(10)의 커버 표면(12) 상의 변환 요소(20)
    를 포함하고,
    상기 변환 요소(20)는 매트릭스 재료(5) 및 상기 제1 파장 범위의 전자기 방사선을 제2 파장 범위의 전자기 방사선으로 변환하는 상기 매트릭스 재료(5)에 매립된 인광체 입자들(1)을 포함하고,
    상기 변환 요소(20)는 상기 반도체 칩(10)의 상기 커버 표면(12)과 동일하거나 또는 그보다 더 작은 베어링 표면(21)을 갖고, 상기 베어링 표면(21)은 상기 반도체 칩(10)의 상기 커버 표면(12)과 완전히 직접 접촉하고,
    상기 변환 요소(20)는 상기 베어링 표면(21)으로부터 상기 반도체 칩(10)을 등지는 상기 변환 요소(20)의 면을 향해 테이퍼링되는 단면 영역(26)을 갖거나, 또는 상기 변환 요소(20)는 상기 반도체 칩(10)을 등지는 상기 변환 요소(20)의 면으로부터 상기 베어링 표면(21)을 향해 테이퍼링되는 단면 영역(26)을 갖고/갖거나,
    상기 변환 요소(20)는 둥근 코너들을 갖는 측부 표면들(25)을 갖는, 방사선 방출 컴포넌트(100).
  2. 제1항에 있어서,
    상기 베어링 표면(21)은 상기 방사선 출사 표면(11)과 동일하거나 또는 그보다 더 작은, 방사선 방출 컴포넌트(100).
  3. 제1항 또는 제2항에 있어서,
    상기 반도체 칩(10)은 측부 표면들(15)을 갖고, 상기 측부 표면들(15)에는 상기 변환 요소(20)가 없는, 방사선 방출 컴포넌트(100).
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 변환 요소(20)는 2 μm 미만의 평균 거칠기를 갖고/갖거나 소우(saw) 마크들을 갖지 않는 측부 표면들(25)을 갖는, 방사선 방출 컴포넌트(100).
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 변환 요소(20)는 상기 반도체 칩(10)의 부분 구역들에만 적용되는, 방사선 방출 컴포넌트(100).
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 반도체 칩(10)의 상기 커버 표면(12)의 에지 구역에는 상기 변환 요소(20)가 없고, 상기 에지 구역은 10 μm 이상 내지 12 μm 이하의 범위로부터 선택되는 폭을 갖는, 방사선 방출 컴포넌트(100).
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 변환 요소(20)는 150 μm 이하 및/또는 10 μm 이상인 두께를 갖는, 방사선 방출 컴포넌트(100).
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 변환 요소(20)는 45 부피% 이상의 고체 함유량을 갖는, 방사선 방출 컴포넌트(100).
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 매트릭스 재료(5)는 40 중량% 미만의 유기물 함유량을 갖는, 방사선 방출 컴포넌트(100).
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 매트릭스 재료(5)는 50 초과의 쇼어 D 경도를 갖는, 방사선 방출 컴포넌트(100).
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 매트릭스 재료(5)는 3차원 가교 결합된 폴리오르가노실록산인, 방사선 방출 컴포넌트(100).
  12. 제11항에 있어서,
    상기 3차원 가교 결합된 폴리오르가노실록산은 알콕시 기능화 폴리오르가노실록산 수지를 포함하는 전구체 재료로부터 준비되는, 방사선 방출 컴포넌트(100).
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    전기적 접촉을 위한 연결부들(40)을 더 포함하고, 상기 연결부들(40)은 상기 방사선 출사 표면(11)을 등지는 상기 반도체 칩(10)의 면 상에 존재하는, 방사선 방출 컴포넌트(100).
  14. 제1항 내지 제12항 중 어느 한 항에 있어서,
    전기적 접촉을 위한 연결부들(40)을 더 포함하고, 상기 연결부들(40)은 상기 방사선 방출 표면(11)과 대면하는 상기 반도체 칩(10)의 면 상에 존재하는, 방사선 방출 컴포넌트(100).
  15. 제1항 내지 제12항 중 어느 한 항에 있어서,
    전기적 접촉을 위한 연결부들(40)을 더 포함하고, 상기 연결부들(40)은 상기 방사선 출사 표면(11)을 등지는 상기 반도체 칩(10)의 면 및 상기 방사선 출사 표면(11)과 대면하는 상기 반도체 칩(10)의 면 상에 존재하는, 방사선 방출 컴포넌트(100).
  16. 방사선 방출 컴포넌트(100)를 생성하기 위한 방법으로서,
    - 동작 시에 방사선 출사 표면(11)으로부터 제1 파장 범위의 전자기 방사선을 방출하는 적어도 하나의 반도체 칩(10)을 제공하는 단계;
    - 상기 방사선 출사 표면(11)을 포함하는 상기 반도체 칩(10)의 커버 표면(12)의 적어도 하나의 구역 상에 직접(directly onto), 상기 제1 파장 범위의 전자기 방사선을 제2 파장 범위의 전자기 방사선으로 변환하는 인광체 입자들(1)이 매립된 전구체 재료를 증착하는 단계; 및
    - 매트릭스 재료(5) 및 상기 매트릭스 재료(5)에 매립된 상기 인광체 입자들(1)을 포함하는 변환 요소(20)를 형성하기 위해 상기 전구체 재료를 경화시키는 단계
    를 포함하고,
    상기 변환 요소(20)는 상기 반도체 칩(10)의 상기 커버 표면(12)과 동일하거나 또는 그보다 더 작은 베어링 표면(21)을 갖고, 상기 베어링 표면(21)은 상기 반도체 칩(10)의 상기 커버 표면(12)과 완전히 직접 접촉하고,
    상기 전구체 재료는 증착 동안 구조화되고, 상기 변환 요소(20)는 상기 베어링 표면(21)으로부터 상기 반도체 칩(10)을 등지는 상기 변환 요소(20)의 면의 방향으로 테이퍼링되는 단면 영역(26)을 갖거나, 또는 상기 변환 요소(20)는 상기 반도체 칩(10)을 등지는 상기 변환 요소(20)의 면으로부터 상기 베어링 표면(21)의 방향으로 테이퍼링되는 단면 영역(26)을 갖고/갖거나,
    상기 변환 요소(20)는 둥근 코너들을 갖는 측부 표면들(25)을 갖는, 방법.
  17. 제16항에 있어서,
    상기 경화는 220 ℃ 이하의 온도에서 수행되는, 방법.
  18. 제16항 또는 제17항에 있어서,
    상기 전구체 재료의 증착 및 경화 후에 싱귤레이트되는(singulated) 복수의 반도체 칩들(20)이 제공되는, 방법.
  19. 제16항 내지 제18항 중 어느 한 항에 있어서,
    상기 변환 요소(20)의 두께 및 형상은 상기 전구체 재료의 증착 및/또는 경화 동안 조정되는, 방법.
  20. 제16항 내지 제19항 중 어느 한 항에 있어서,
    경화 동안 상기 전구체 재료는 3차원 가교 결합되는, 방법.
KR1020247020769A 2021-11-26 2022-11-24 방사선 방출 컴포넌트 및 방사선 방출 컴포넌트를 생성하기 위한 방법 KR20240103060A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102021131112.8 2021-11-26
DE102021131112.8A DE102021131112A1 (de) 2021-11-26 2021-11-26 Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
PCT/EP2022/083090 WO2023094504A1 (de) 2021-11-26 2022-11-24 Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements

Publications (1)

Publication Number Publication Date
KR20240103060A true KR20240103060A (ko) 2024-07-03

Family

ID=84463043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247020769A KR20240103060A (ko) 2021-11-26 2022-11-24 방사선 방출 컴포넌트 및 방사선 방출 컴포넌트를 생성하기 위한 방법

Country Status (4)

Country Link
KR (1) KR20240103060A (ko)
CN (1) CN118302867A (ko)
DE (2) DE102021131112A1 (ko)
WO (1) WO2023094504A1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014102293A1 (de) 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung optoelektronischer Halbleiterbauteile und optoelektronisches Halbleiterbauteil
US9806240B2 (en) 2014-03-10 2017-10-31 Osram Opto Semiconductors Gmbh Wavelength conversion element, light-emitting semiconductor component including a wavelength conversion element, method for producing a wavelength conversion element and method for producing a light-emitting semiconductor component including a wavelength conversion element
EP3547379A1 (en) * 2014-03-14 2019-10-02 Citizen Electronics Co., Ltd. Light emitting apparatus
WO2016094422A1 (en) * 2014-12-08 2016-06-16 Koninklijke Philips N.V. Wavelength converted semiconductor light emitting device
DE102016123972A1 (de) * 2016-12-09 2018-06-14 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US10570333B2 (en) * 2017-05-23 2020-02-25 Osram Opto Semiconductors Gmbh Wavelength conversion element, light emitting device and method for producing a wavelength conversion element
US11552228B2 (en) 2018-08-17 2023-01-10 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component
US10903266B2 (en) * 2018-12-31 2021-01-26 Lumileds Llc Ultra-smooth sidewall pixelated array LEDs

Also Published As

Publication number Publication date
WO2023094504A1 (de) 2023-06-01
CN118302867A (zh) 2024-07-05
DE102021131112A1 (de) 2023-06-01
DE112022004064A5 (de) 2024-07-04

Similar Documents

Publication Publication Date Title
TWI545808B (zh) 發光元件轉印片材之製造方法、發光裝置之製造方法、發光元件轉印片材及發光裝置
US8597963B2 (en) Manufacture of light emitting devices with phosphor wavelength conversion
TWI407581B (zh) 色彩轉換發光二極體
KR100986571B1 (ko) 발광소자 패키지 및 그 제조방법
TWI577053B (zh) 製造光轉換物質層之方法、其組成物及包括該光轉換物質層之組件
KR20100077213A (ko) 반도체 발광장치 및 반도체 발광장치의 제조방법
JP7168615B2 (ja) 光電子部品の製造方法、および光電子部品
KR20130099081A (ko) 발광 장치와 그 제조 방법
KR20160006695A (ko) 회로 기판, 광 반도체 장치 및 그 제조 방법
WO2007135707A1 (ja) 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
JP2007243076A (ja) 発光装置及び発光装置の製造方法
KR20120110006A (ko) 발광 다이오드 장치 및 그 제조 방법
JP2015530754A (ja) オプトエレクトロニクス部品およびその製造方法
JP2007165787A (ja) 発光装置及びその製造方法
JP6928244B2 (ja) 発光装置
KR102523240B1 (ko) 발광소자 패키지
JP7510097B2 (ja) 発光装置及び発光装置の製造方法
JP2024114807A (ja) 発光装置
KR20240103060A (ko) 방사선 방출 컴포넌트 및 방사선 방출 컴포넌트를 생성하기 위한 방법
JP7037053B2 (ja) 発光装置の製造方法及び発光装置
KR102200206B1 (ko) Led 패키지
JP2024541308A (ja) 放射線放出コンポーネント及び放射線放出コンポーネントの製造方法
US11705542B2 (en) Binder materials for light-emitting devices
JP6432654B2 (ja) 半導体発光装置
JP7227528B2 (ja) 半導体発光装置