KR20240053905A

KR20240053905A - 표시장치

Info

Publication number: KR20240053905A
Application number: KR1020220134011A
Authority: KR
Inventors: 강민지
Original assignee: 엘지디스플레이 주식회사
Priority date: 2022-10-18
Filing date: 2022-10-18
Publication date: 2024-04-25
Also published as: US20240130200A1; CN117915708A

Abstract

본 명세서는 표시장치에 관한 것으로서, 발광 소자 상에 배치되는 봉지부가 표시패널에 외곽에 형성되는 것을 방지하기 위한 댐의 배치구조에 있어서, 댐을 제1 배선 상에 배치시켜, 비표시 영역을 축소시킨 표시장치에 관한 것이다.

Description

표시장치 {DISPLAY APPARATUS}

본 명세서는 표시장치에 관한 것으로, 보다 상세하게는 비표시 영역에 형성되는 댐을 제1 배선 상에 배치시켜, 비표시 영역을 축소시킨 표시장치에 관한 것이다.

TV, 모니터, 스마트폰, 태블릿 PC, 및 노트북 등에서 영상을 표시하는 표시장치는, 다양한 방식과 형태가 사용되고 있다.

다양한 방식의 표시장치 중 액정 표시장치(Liquid Crystal Display Device; LCD)는 현재까지 이용되고 있으며, 유기발광 표시장치(Organic Light Emitting Display Device; OLED)도 이용 및 적용 범위가 급속하게 확대되고 있다.

표시장치들은 영상을 구현하기 위한 복수의 발광 소자 또는 액정, 및 각각의 발광 소자 또는 액정의 동작을 개별적으로 제어하기 위한 박막 트랜지스터를 갖는 표시패널을 포함한다.

이 중 액정 표시장치는 자체 발광 방식이 아니므로, 후면에서 빛을 공급하는 백라이트와 같은 광원이 필요하다. 백라이트는 액정 표시장치의 두께를 증가시키고, 구부리거나 다양한 형태의 디자인을 갖는 표시장치를 구현하는데 제한이 있다.

발광 소자가 있는 유기발광 표시장치는 광원을 내장하는 표시장치보다 얇게 구현될 수 있고, 별도의 광원이 필요 없으므로, 구부리거나 다양한 디자인의 표시장치를 구현할 수 있다.

이러한 유기발광 표시장치의 발광 소자를 구동하기 위해서 박막 트랜지스터가 표시장치에 배치되고, 발광 소자에 전압을 인가하여 유기발광 표시장치를 구동시키고 있다.

표시장치의 발광 소자에 수분이나 외부 이물질이 침투되는 경우, 발광 소자는 쉽게 손상되어 구동되지 않을 수 있다.

따라서, 발광 소자에 수분이나 외부 이물질의 침투를 억제하는 봉지부가 더 배치될 수 있고, 봉지부가 표시패널의 외곽에 형성되는 것을 방지하기 위해 복수의 댐이 형성될 수 있다.

복수의 댐을 형성하기 위해 비표시 영역은 증가되며, 비표시 영역의 증가로 표시장치의 전체 크기는 커지게 되어 휴대성이 떨어지게 되고, 디자인 측면에서도 단점을 가지게 된다. 또한, 사용자의 시선이 표시 영역에 집중되지 못하고 비표시 영역으로 분산되는 문제점이 있을 수 있다.

본 명세서에서는 복수의 댐 일부를 구동 전압(또는 공통 전압, 구동 신호)이 인가되는 제1 배선 상에 배치시켜, 비표시 영역을 축소시킬 수 있다.

제1 배선은 복수의 댐 사이에서 일부분이 노출되고, 노출된 제1 배선과 발광 소자의 제1 전극을 연결시켜, 제1 배선과 제1 전극의 접촉 저항을 감소시킬 수 있다.

제1 배선은 표시패널 내에 잔류하는 가스를 배출하기 위한 개구부와 그물 형태의 메쉬부를 포함하므로, 표시장치의 신뢰성을 향상시킬 수 있다.

그리고, 복수의 댐은 메쉬부의 끝단 일부에 중첩시켜, 제1 배선의 잔여물이 발생하는 것을 방지할 수 있다.

본 명세서의 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

본 명세서의 실시예에 따른 표시장치는, 영상이 표시되는 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 표시기판; 표시기판 상에 배치되며, 반도체층, 게이트 전극, 소스 전극, 및 드레인 전극을 포함하는 박막 트랜지스터; 표시 영역의 박막 트랜지스터 상에 배치되며, 제1 전극, 발광층, 및 제2 전극을 포함하는 발광 소자; 발광 소자 상에 배치되는 봉지부; 비표시 영역에 배치되며, 제1 전극과 동일한 재질의 금속을 포함하고, 제2 전극에 연결되는 제1 배선, 및 제1 배선 상에 배치되는 복수의 제1 댐을 포함할 수 있다.

그리고, 제1 배선은 복수의 개구부를 포함하며, 복수의 제1 댐은 복수의 개구부 상에 배치될 수 있다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 명세서의 실시예에 의하면, 복수의 댐을 구동 전압(또는 공통 전압, 구동 신호)이 인가되는 제1 배선 상에 배치시켜, 비표시 영역을 축소시킬 수 있으므로, 휴대성 및 디자인이 향상될 수 있다.

또한, 복수의 댐 사이에서 노출되는 제1 배선을 발광 소자의 제1 전극과 접촉시켜, 제1 배선과 제1 전극이 연결되는 면적을 증가시킬 수 있다. 따라서, 제1 배선과 제1 전극의 접촉 저항을 감소시켜, 표시 품질을 향상시킬 수 있다.

본 명세서의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

도 1a은 본 명세서의 실시예에 따른, 표시장치의 전면을 도시한 평면도이다.
도 1b는 본 명세서의 실시예에 따른, 표시장치의 배면을 도시한 평면도이다.
도 2는 도 1a의 A-A'선에 따른 단면도이다.
도 3은 도 2의 B-B'선에 따른 평면도이다.
도 4a는 도 3의 제1 배선을 도시한 평면도이다.
도 4b는 도 3의 제1 댐을 도시한 평면도이다.

본 발명을 실시하기 위한 구체적인 내용은, 도면과 함께 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 실시예들로 청구범위가 한정되는 것은 아니다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.

본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

본 명세서의 표시장치는 액정 표시장치 및 유기발광 표시장치에 적용될 수 있으나, 이에 제한되지 않으며, LED 표시장치나 양자점 표시장치와 같은 다양한 표시장치에 적용될 수 있다.

이하에서는, 도면을 참조하여, 본 명세서의 실시예에 따른 표시장치에 대해 설명하기로 한다.

도 1a는 본 명세서의 실시예에 따른, 표시장치의 전면을 도시한 평면도이다.

도 1b는 본 명세서의 실시예에 따른, 표시장치의 배면을 도시한 평면도이다.

도 1a와 도 1b를 참조하면, 표시장치는 표시패널(10)과 표시패널(10)에 연결되어 구동 신호 및 구동 전압 등을 인가하는 게이트 구동부, 데이터 구동부(50), 및 회로기판(30) 등을 포함할 수 있다.

표시패널(10)은 발광 소자가 포함되어 영상이 표시되는 표시 영역(AA)과 게이트 구동부 및 데이터 구동부 등이 배치되는 비표시 영역(NA)으로 구분될 수 있다.

표시 영역(AA)은 표시기판 상에 복수의 서브 화소(PX)가 배치되어 영상이 표시되는 영역일 수 있다. 복수의 서브 화소(PX) 각각은 빛을 발광하는 개별 단위로, 복수의 서브 화소(PX) 각각에는 발광 소자 및 박막 트랜지스터가 배치될 수 있다.

복수의 서브 화소(PX)는 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소, 및/또는 백색 서브 화소 등을 포함할 수 있으며, 이에 제한되는 것은 아니다.

비표시 영역(NA)은 영상이 표시되지 않는 영역일 수 있다. 비표시 영역(NA)에는 표시 영역(AA)에 배치된 복수의 서브 화소(PX)를 구동하기 위한 다양한 배선 및 구동 IC 등이 배치될 수 있다. 예를 들면, 비표시 영역(NA)에는 게이트 구동부, 데이터 구동부, 회로기판(30) 등이 배치될 수 있다.

비표시 영역(NA)은 표시 영역(AA)을 둘러싸는 영역일 수 있다. 예를 들면, 비표시 영역(NA)은 표시 영역(AA)에서 연장되는 영역일 수 있고, 복수의 서브 화소(PX)가 배치되지 않는 영역일 수 있다. 영상이 표시되지 않는 비표시 영역(NA)은 베젤 영역일 수 있다.

표시 영역(AA)의 복수의 서브 화소(PX)는 박막 트랜지스터를 포함할 수 있다. 표시 영역(AA) 내의 박막 트랜지스터는 다결정 반도체 물질 및/또는 산화물 반도체 물질을 포함할 수 있다.

게이트 구동부는 게이트 구동 칩을 표시기판에 직접 실장하거나, 표시기판에 직접 게이트 구동 회로를 형성하는 GIP(Gate In Panel) 방식을 적용할 수 있다. 표시기판에 직접 게이트 구동 회로를 형성하는 GIP(Gate In Panel)는 다결정 반도체 물질을 반도체층으로 사용하는 박막 트랜지스터와 산화물 반도체 물질을 반도체층으로 사용하는 박막 트랜지스터를 C-MOS로 구성하여 표시기판에 직접 형성할 수 있다. 이에 의해, 박막 트랜지스터 내의 채널에서 전자 이동도를 높일 수 있으므로, 고해상도 및 저소비 전력의 표시장치 구현이 가능하다.

표시 영역(AA)에는 복수의 데이터 라인 및 복수의 게이트 라인이 배치될 수 있다. 예를 들면, 복수의 데이터 라인은 행(Row) 또는 열(Column)로 배치될 수 있고, 복수의 게이트 라인은 열(Column) 또는 행(Row)으로 배치될 수 있다. 표시 패널(10)에서 복수의 데이터 라인과 복수의 게이트 라인이 배치된 영역 상에는 서브 화소(PX)가 배치될 수 있다.

표시패널(10)은 다수의 스캔 라인 및 다수의 발광제어 라인 등을 포함할 수 있다. 다수의 스캔 라인 및 다수의 발광제어 라인은 서로 다른 종류의 박막 트랜지스터들(스위칭 트랜지스터, 구동 트랜지스터)의 게이트 노드에 서로 다른 종류의 게이트 신호(스캔 신호, 발광 제어 신호)를 전달하는 배선일 수 있다.

게이트 구동부는 게이트 라인의 한 종류인 복수의 스캔 라인으로 스캔 신호들을 출력하는 스캔 구동 회로와 게이트 라인의 다른 종류인 복수의 발광제어 라인으로 발광제어 신호들을 출력하는 발광 구동 회로를 포함할 수 있다.

표시패널(10)은 전면부(FP), 전면부(FP)에서 연장되어, 구부러질 수 있는 밴딩부, 및 밴딩부에서 연장되고 전면부(FP)의 하부에 배치되는 패드부(PAD)를 포함할 수 있다.

표시패널(10)의 하부에 배치되는 패드부(PAD)에는 데이터 구동부(50)가 배치될 수 있다. 데이터 구동부(50)는 타이밍 제어부로부터 디지털 비디오 데이터와 소스 제어 신호를 입력 받는다. 데이터 구동부(50)는 소스 제어 신호에 따라 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 데이터 라인들에 공급한다. 데이터 구동부(50)는 데이터 구동칩으로 형성될 수 있으며, 표시패널(10)의 패드부(PAD)에 직접 실장되는 COP(chip on panel) 방식이나, 회로기판(30)에 실장되는 COF(chip on film) 방식으로 표시패널(10)에 연결될 수 있다.

비표시 영역(NA)에 배치되는 게이트 구동부는 복수의 게이트 라인에 스캔 신호를 순차적으로 공급함으로써, 표시 영역(AA)의 각 서브 화소(PX) 행들을 순차적으로 구동시킨다.

데이터 구동부(50)는 게이트 구동부에 의해 특정 게이트 라인이 열리면, 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 복수의 데이터 라인으로 공급한다.

데이터 라인은 데이터 구동부(50)의 공통 전압 및 구동 전압을 표시 영역(AA)의 복수의 서브 화소(PX)에 공급할 수 있으며, 데이터 라인은 벤딩부를 통과하도록 배치될 수 있다.

패드부(PAD)의 끝단에는 데이터 구동부(50) 및 타이밍 제어부 등을 갖는 회로기판(30)과 연결될 수 있다. 회로기판(30)은 FOP(film on panel) 방식으로 표시패널(10)에 연결될 수 있다. 회로기판(30)은 패드부(PAD)에 이방성 도전 필름(anisotropic conducting film)을 이용하여 부착할 수 있으며, 패드부(PAD)에 전기적으로 연결될 수 있다.

타이밍 제어부는 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력 받는다. 타이밍 제어부는 타이밍 신호에 기초하여 게이트 구동부의 동작 타이밍을 제어하기 위한 게이트 제어신호와 데이터 구동부를 제어하기 위한 데이터 제어신호를 발생한다. 타이밍 제어부는 게이트 제어신호를 게이트 구동부에 공급하고, 데이터 제어신호를 데이터 구동부(50)에 공급할 수 있다.

도 2는 도 1a의 A-A'선에 따른 단면도이다. 도 2는 표시패널(10)의 평면상 좌측 영역을 나타내고 있으나, 본 명세서의 실시예는 표시패널(10)의 평면상 상측, 하측, 우측 영역에도 동일하게 적용할 수 있다.

도 2를 참조하면, 표시패널(10)의 하부에 배치되는 표시기판(110)은 유리 또는 플라스틱으로 이루어질 수 있다. 표시기판(110)이 플라스틱 재질로 이루어지는 경우 표시패널(10)은 가요성(flexibility)을 가질 수 있다.

표시기판(110)도 표시패널(10)과 동일하게 영상이 표시되는 표시 영역(AA) 및 표시 영역(AA)을 둘러싸는 비표시 영역(NA)을 포함할 수 있다.

플라스틱 재질 표시기판(110)의 경우, 유기막과 무기막이 교대로 적층된 멀티 레이어(multi-layer)로 구성될 수 있다. 예를 들면, 표시기판(110)은 폴리이미드(polyimide)와 같은 유기막과 산화 실리콘과 같은 무기막이 교번적으로 적층하여 구성할 수 있으며, 본 명세서의 실시예들은 이에 한정되지 않는다.

기판(110) 상에는 버퍼층(120)이 배치될 수 있다. 버퍼층(120)은 하부 버퍼층(130)과 상부 버퍼층(140)을 포함할 수 있다.

하부 버퍼층(130)은 외부로부터 표시기판(110)을 통해 침투할 수 있는 수분 등을 차단하기 위한 것으로, 산화 실리콘(SiO2)막 또는 질화 실리콘(SiN)막 등으로 단층을 구성하거나, 다층으로 적층하여 구성할 수 있으며, 본 명세서의 실시예들은 이에 한정되지 않는다.

상부 버퍼층(140)은 상부에 형성되는 박막 트랜지스터(300)의 반도체층(310)을 보호하고, 반도체층(310)이 형성되는 기반을 제공하기 위해 형성될 수 있다. 상부 버퍼층(140)은 표시기판(110)으로부터 유입되는 다양한 종류의 결함을 차단할 수 있다. 상부 버퍼층(140)은 비정질 실리콘(a-Si) 등을 포함하여 형성될 수 있다.

버퍼층(120) 상에는 박막 트랜지스터(300)가 배치될 수 있으며, 박막 트랜지스터(300)의 반도체층(310)이 배치될 수 있다. 박막 트랜지스터(300)는 반도체층(310), 게이트 전극(320), 소스 전극(330), 및 드레인 전극(340)을 포함하며, 데이터 라인으로부터 인가되는 데이터 전압에 따라 발광 소자(400)에 구동 전류를 제공할 수 있다. 박막 트랜지스터(300)는 반도체층(310)으로 산화물 반도체 또는 다결정 반도체를 포함할 수 있다.

반도체층(310) 상에는 게이트 절연층(210)과 게이트 전극(320)이 배치될 수 있다. 게이트 절연층(210)은 무기막, 예를 들어 실리콘 나이트라이드층(SiNx), 실리콘 옥시 나이트라이드층(SiON), 실리콘 옥사이드층(SiOx), 티타늄 옥사이드층(TiOx), 또는 알루미늄 옥사이드층(AlOx) 등으로 형성될 수 있으며, 반도체층(310)을 보호하면서, 반도체층(310)과 게이트 전극(320)을 이격시켜 배치할 수 있다.

게이트 절연층(210) 상에는 게이트 전극(320)이 배치될 수 있다. 게이트 전극(320)은 게이트 라인과 연결되어 있어, 게이트 구동부에서 공급된 스캔 신호가 인가될 수 있다. 게이트 전극(320)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.

비표시 영역(NA)에는 반도체층(310)과 동일한 물질, 및 게이트 전극(320)과 동일한 물질을 포함하여 크랙 검출부(80)가 형성될 수 있다. 크랙은 다양한 부위에 형성될 수 있지만, 주로 표시패널(10)의 단면에 발생하여 내부로 전파되므로, 크랙 검출부(80)는 표시패널(10)의 외곽부를 따라 연속적으로 형성될 수 있다. 그러나, 이에 한정되는 것이 아니라 크랙 검출부(80)는 다양한 위치에 형성될 수 있다.

표시 영역(AA)의 게이트 전극(320) 상에는 층간 절연층(220)이 배치될 수 있다. 층간 절연층(220)은 무기막, 예를 들어 실리콘 나이트라이드층(SiNx), 실리콘 옥시 나이트라이드층(SiON), 실리콘 옥사이드층(SiOx), 티타늄 옥사이드층(TiOx), 또는 알루미늄 옥사이드층(AlOx) 등으로 형성될 수 있다. 층간 절연층(220)은 복수의 무기막을 포함하여 형성할 수도 있다.

층간 절연층(220) 상에는 소스 전극(330)과 드레인 전극(340)이 형성될 수 있다. 소스 전극(330)과 드레인 전극(340)은 층간 절연층(220) 및/또는 게이트 절연층(210)에 컨택홀을 형성하여 반도체층(310)에 연결할 수 있다.

소스 전극(330) 및 드레인 전극(340)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.

소스 전극(330)과 드레인 전극(340)은 반도체층(310)을 구성하는 물질에 따라 기능이 뒤바뀔 수 있으며, 이에 따라 명칭도 뒤바뀔 수 있다. 소스 전극(330) 또는 드레인 전극(340)은 데이터 라인에 연결되어 있어, 데이터 전압 또는 신호가 입력될 수 있으며, 발광 소자(400)의 제1 전극(410)에 소정의 전류 또는 전압을 공급할 수 있다.

박막 트랜지스터(300) 상에는 여러 구성요소들의 두께 차이로 인해 발생하는 단차들을 평탄화하기 위해 제1 평탄화층(230) 및/또는 제2 평탄화층(250)을 형성할 수 있다. 제1 평탄화층(230) 및/또는 제2 평탄화층(250)을 형성하므로, 발광 소자(400)와 박막 트랜지스터(또는 신호 배선 등) 사이의 이격 거리는 커지게 되며, 박막 트랜지스터(또는 신호 배선 등)에서 발생한 노이즈가 발광 소자(400)에 미치는 영향을 감소시킬 수 있다.

제1 평탄화층(230) 및 제2 평탄화층(250)은 폴리이미드나 아크릴 수지와 같은 유기막으로 구성될 수 있으며, 본 명세서의 실시예들은 이에 한정되지 않는다.

제2 평탄화층(250) 위에는 발광 소자(400)가 형성된다. 발광 소자(400)는 제1 전극(410)(또는 애노드 전극), 제1 전극(410)과 대응하는 제2 전극(420)(또는 캐소드 전극), 및 제1 전극(410)과 제2 전극(420) 사이에 위치하는 발광층(430)을 포함할 수 있다. 제1 전극(410)과 발광층(430)은 각 서브 화소(PX)마다 형성될 수 있고, 제2 전극(420)은 표시 영역(AA)의 전체 면적에 형성될 수 있다.

발광 소자(400)는 제1 평탄화층(230) 상에 형성되는 연결 전극(240)을 통해 박막 트랜지스터(300)의 소스 전극(330) 또는 드레인 전극(340)과 연결될 수 있다. 박막 트랜지스터(300)와 발광 소자(400)는 연결 전극(240)을 통해 연결될 수 있다.

연결 전극(240)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.

제1 전극(410)은 제2 평탄화층(250)을 관통하는 컨택홀을 통해 연결 전극(240)과 연결되고, 연결 전극(240)은 제1 평탄화층(230)을 관통하는 컨택홀을 통해 소스 전극(330) 또는 드레인 전극(340)과 연결될 수 있다.

제1 전극(410)은 박막 트랜지스터(300)를 통해 데이터 전압(전류) 또는 신호가 입력될 수 있으며, 제2 전극(420)은 저전위 전압인 공통 전압(EVSS)이 인가될 수 있다.

제1 전극(410)과 제2 전극(420)에 전압이 인가되면 정공과 전자가 각각 발광층에서 서로 결합하여 발광하게 된다.

제2 전극(420)에 공통 전압을 인가하기 위해 제2 전극(420)은 제1 배선(450)과 공통 배선(480)에 연결될 수 있다. 공통 배선(480)은 데이터 구동부(50) 또는 회로기판(30)에 연결되어 공통 전압(또는 음극, 그라운드)을 제1 배선(450)에 공급하고, 제1 배선(450)은 공통 배선(480)과 제2 전극(420)에 연결되어, 공통 전압을 제2 전극(420)에 공급할 수 있다.

제1 배선(450)은 별도로 형성할 수 있으며, 제2 전극(420)을 연장시켜 형성할 수 있다. 예를 들어, 제1 배선은(450)은 제1 전극(410)과 동일한 재질의 금속을 포함하고, 제2 평탄화층(250) 상에 형성할 수 있다.

제1 배선은(450)은 투명 도전막 또는 반사 효율이 높은 불투명 도전막을 포함하는 다층 구조로 형성할 수 있다. 투명 도전막으로는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 일함수 값이 비교적 큰 재질로 이루어지고, 불투명 도전막으로는 알루미늄(Al), 은(Ag), 구리(Cu), 납(Pb), 몰리브덴(Mo), 티타늄(Ti) 또는 이들의 합금을 포함하는 단층 또는 다층 구조로 이루어질 수 있으며, 본 명세서의 실시예들은 이에 한정되지 않는다.

제1 배선(450)은 제2 전극(420)과 연결하기 위해, 뱅크층(510) 및/또는 스페이서(520)에 컨택홀을 형성하여 연결할 수 있다.

제1 배선(450)은 복수의 개구부(452)를 포함할 수 있다. 복수의 개구부(452)는 가스를 배출하는 아웃개싱홀일 수 있다. 유기막인 제1 평탄화층(230) 또는 제2 평탄화층(250)에서 발생되는 가스는 상부나 측부로 이동하게 된다. 가스의 이동경로인 제1 평탄화층(230) 또는 제2 평탄화막(250) 상에는 제1 배선(450)이 덮고 있으므로, 가스가 외부로 배출되는 것을 막고 있다. 따라서, 유기막에 발생된 가스를 배출하기 위해, 제1 평탄화층(230) 또는 제2 평탄화층(250) 상에 배치된 제1 배선(450)에는 가스를 배출할 수 있는 복수의 개구부(452)를 형성할 수 있다.

복수의 개구부를 표시 영역(AA)에 형성할 수도 있으나, 가스가 표시 영역(AA)에 위치한 발광 소자(400)의 유기물층을 손상시킬 수 있으므로, 복수의 개구부(452)는 비표시 영역(NA)에 형성할 수 있다. 제1 배선(450)에서 복수의 개구부(452)를 제외한 부분은 전압 또는 전류가 이동할 수 있는 도전막으로 구성될 수 있다. 도전막은 그물 형태인 메쉬부로 구성될 수 있다.

제1 배선(450)의 끝단 영역에는 제1 배선(450)에 연결되어 공통 전압을 인가하는 공통 배선(480)이 배치될 수 있다. 공통 배선은(480)은 소스 전극(330)과 동일한 재질의 금속인 제1 공통 배선(482)을 포함할 수 있다. 그리고, 공통 배선(480)은 연결 전극(240)과 동일한 재질의 금속인 제2 공통 배선(484)을 포함할 수 있다. 예를 들어, 공통 배선(480)은 제1 공통 배선(482)과 제2 공통 배선(484)이 적층되어 형성될 수 있다.

제1 배선(450)과 공통 배선(480)은 제1 평탄화층(230) 및/또는 제2 평턴화층(250)에 컨택홀을 형성하여 접촉할 수 있다.

표시기판(110)의 비표시 영역(NA)에 배치되는 게이트 구동부(70)를 GIP(Gate In Panel) 방식으로 적용하는 경우, 복수의 박막 트랜지스터로 구성된 게이트 구동 회로가 비표시 영역(NA)에 형성될 수 있다.

게이트 구동 회로는 발광 소자(400)를 구동하는 박막 트랜지스터(300) 등과 동일한 물질의 금속으로 형성될 수 있다.

예를 들어, 게이트 구동 회로는 발광 소자(400)를 구동하는 박막 트랜지스터(300)의 소스 전극(330)과 동일한 물질의 금속을 포함할 수 있고, 발광 소자(400)와 박막 트랜지스터(300)를 연결하는 연결 전극(240)과 동일한 물질의 금속을 포함할 수 있다.

비표시 영역(NA)을 축소하기 위해, 게이트 구동부(70)는 제1 배선(450) 아래에 배치될 수 있다.

표시 영역(AA)에 배치되는 제1 전극(410)은 투명 도전막 또는 반사 효율이 높은 불투명 도전막을 포함하는 다층 구조로 형성할 수 있다. 투명 도전막으로는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 일함수 값이 비교적 큰 재질로 이루어지고, 불투명 도전막으로는 알루미늄(Al), 은(Ag), 구리(Cu), 납(Pb), 몰리브덴(Mo), 티타늄(Ti) 또는 이들의 합금을 포함하는 단층 또는 다층 구조로 이루어질 수 있으며, 본 명세서의 실시예들은 이에 한정되지 않는다.

예를 들면, 제1 전극(430)은 투명 도전막, 불투명 도전막 및 투명 도전막이 순차적으로 적층된 구조로 형성되거나, 투명 도전막 및 불투명 도전막이 순차적으로 적층된 구조로 형성될 수 있으며, 본 명세서의 실시예들은 이에 한정되지 않는다.

발광층(430)은 제1 전극(410) 상에 정공 관련층, 유기 발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성될 수 있다.

발광층(430) 사이에는 뱅크층(510)이 형성될 수 있다. 뱅크층(510)은 각 서브 화소(PX)의 제1 전극(410) 상에 형성되며, 제1 전극(410)을 노출시키는 화소 정의막일 수 있다. 예를 들어, 비표시 영역(NA)에서 뱅크층(510)은 제1 전극(410) 상에 배치되며, 제1 전극(410)의 일부를 덮도록 배치될 수 있다.

뱅크층(510)은 투명 재질로 형성되거나, 인접한 서브 화소(PX) 간 광 간섭을 방지하도록 불투명 재질로 형성될 수 있다. 예를 들어, 뱅크층(510)은 칼라 안료, 유기 블랙 및 카본 중 어느 하나로 이루어지는 차광 재질을 포함할 수 있다.

뱅크층(510) 상에는 스페이서(520)가 배치될 수 있다. 표시기판(110)의 비표시 영역(NA)에는 발광소자(440)의 발광층(430)을 형성하기 위해 증착마스크인 FMM(Fine Metal Mask)을 사용할 수 있다. 뱅크층(510) 상에 배치되는 증착마스크와 접촉하여 발생될 수 있는 손상을 방지하고, 뱅크층(510)과 증착마스크 사이에 일정한 거리를 유지하기 위해서, 뱅크층(510) 상부에 투명 유기물인 폴리이미드(PI), 포토아크릴(PAC) 및 벤조사이클로뷰텐(BCB) 중 하나로 구성되는 스페이서(520)를 배치할 수 있다.

표시기판(110)의 비표시 영역(NA)에는 댐을 형성할 수 있다. 댐은 제2 전극(420) 상에 형성되는 봉지부(600)가 표시패널(10) 외곽으로 흐르는 것을 막도록 배치할 수 있다.

댐은 복수의 제1 댐(550) 및 제 1 댐(550)의 외곽에 배치된 제2 댐(560)을 포함할 수 있다.

복수의 제1 댐(550) 각각 및 제2 댐(560)은 뱅크층(510)과 동일한 물질의 하부 댐층(554) 및 스페이서(520)와 동일한 물질의 상부 댐층(552) 중 하나 이상을 포함하여 형성 할 수 있다. 예를 들어, 제1 댐(550)은 뱅크층(510)과 스페이서(520)를 형성 후 패터닝 하여, 하부 댐층(554)과 상부 댐층(552)이 적층된 형태를 가질 수 있다.

복수의 제1 댐(550)은 제1 배선(450) 상에 배치될 수 있다. 예들 들어, 복수의 제1 댐(550)은 제1 배선(450)의 복수의 개구부(452) 상에 배치될 수 있다. 복수의 제1 댐(550) 각각은 복수의 개구부(452) 각각에 대응하여 중첩되게 배치될 수 있으며, 제1 배선(450)의 도전막에 일부 중첩하여 배치될 수 있다. 따라서, 제1 배선(450)의 복수의 개구부(452)는 제1 댐(550)에 의해 덮이게 되고, 제1 배선(450)의 도전막 일부분은 노출될 수 있다.

노출된 제1 배선(450)의 도전막은 제2 전극(420)과 접촉될 수 있다. 제2 전극(420)은 복수의 제1 댐(550) 상에 배치될 수 있고, 노출된 제1 배선(450)의 도전막에 접촉할 수 있다.

예를 들어, 제2 전극(420)은 뱅크층(510) 및/또는 스페이서(520)에 형성된 컨택홀을 따라 배치되어 제1 배선(450)과 연결할 수 있다. 뱅크층(510) 및/또는 스페이서(520)에 형성된 컨택홀로 인해 제1 댐(550)이 형성될 수 있고, 제1 댐(550) 사이로 노출된 제1 배선(450)에 제2 전극(420)을 추가로 연결할 수 있으므로, 접촉 저항을 낮출 수 있다.

제2 전극(420)은 복수의 제1 댐(550)의 일부 상부 표면을 따라 형성되며, 복수의 제1 댐(550) 사이에 배치된 제1 배선(450)의 도전막에 복수 영역에서 접촉할 수 있다.

제1 댐(550)은 제1 배선(450)의 도전막 끝단 테두리 영역을 덮도록 배치되어, 제1 배선(450) 형성 후에 진행되는 패터닝 공정에서 발생하는 제1 배선(450)의 잔사 물질 생성을 방지할 수 있다. 따라서, 제1 배선(450)의 잔사 물질이 표시 영역(AA)에 유입되어 발생할 수 있는 구동 불량 등이 방지될 수 있다.

뱅크층(510), 스페이서(520), 복수의 제1 댐(550), 및 발광층(430) 상에는 제2 전극(420)이 배치될 수 있다. 제2 전극(420)은 발광층(430)을 사이에 두고 제1 전극(410)과 대향하며, 발광층(430)의 상부면 및 측면 상에 형성될 수 있다.

제2 전극(420)은 표시 영역(AA) 전체 면에 일체로 형성될 수 있다. 제2 전극(420)은 전면 발광형(Top-Emission) 유기 발광 표시장치에 적용되는 경우, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명 도전막으로 구성될 수 있다.

발광 소자(400)의 제2 전극(420) 상에는 수분 및 외부 이물질이 침투되는 것을 억제하는 봉지부(600)가 배치될 수 있다. 봉지부(600)는 차례로 적층되는 제1 봉지층(610), 제2 봉지층(620), 및 제3 봉지층(630)을 포함할 수 있으며, 본 명세서의 실시예들은 이에 한정되지 않는다.

봉지부(600)의 제1 봉지층(610) 및 제3 봉지층(630)은 산화 실리콘(SiOx) 등의 무기 물질로 형성될 수 있다. 봉지부(600)의 제2 봉지층(620)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 및 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있으며. 본 명세서의 실시예들은 이에 한정되지 않는다.

제2 봉지층(620)의 테두리 지점에는, 뱅크층(510)과 동일한 물질층과 스페이서(520)와 동일한 물질층을 포함하는 제2 댐(560)이 배치될 수 있다. 제2 댐(560)은 제1 봉지층(510) 및 제3 봉지층(530)이 추가로 적층되어 형성될 수 있다.

제2 댐(560)은 봉지부(600)의 형성 과정에서 제2 봉지층(620)이 표시패널(10) 외곽으로 흐르는 것을 막을 수 있다. 제2 봉지층(620)은 유기물로 형성되고, 제2 봉지층(620)에 형성된 하부 단차를 평탄화하기 위해 두꺼운 두께로 형성되어, 형성과정에서 유동성을 가지고 있으므로, 제2 봉지층(620)의 흐름을 막기 위한 댐이 필요하다.

제2 댐(560)은 봉지부(600)의 일부가 연장되어 있기 때문에, 밀봉 기능을 할 수 있고, 측면에서 표시패널(10) 안쪽으로 유입되는 수분 등으로부터 서브 화소(PX) 등을 보호할 수 있다.

제2 봉지층(620)이 외곽으로 흐르는 것을 방지하기 위해 댐은 복수개로 형성할 수 있으나, 댐의 수량이 많아질수록 비표시 영역(NA)이 증가하게 되고, 표시패널(10)의 크기가 커질 수 있다.

복수개의 댐을 포함하면서, 비표시 영역(NA)이 증가되는 것을 방지하기 위해, 제1 댐(550)을 제2 댐(560)과 표시 영역(AA) 사이에 배치시킬 수 있다. 제1 댐(550)을 표시 영역(AA)에 인접하게 배치시켜, 비표시 영역(NA)이 증가되는 것을 방지할 수 있다.

제1 댐(550)을 제2 댐(560)과 표시 영역(AA) 사이에 배치시키기 위해, 제1 댐(550)은 제1 배선(450) 상에 배치할 수 있다. 또는, 제1 댐(550)은 게이트 구동부(70)가 배치된 영역 상에 배치될 수 있다.

제1 댐(550)은 제1 평탄화층(230)과 제2 평탄화층(250) 상에 배치되므로, 제2 댐(560) 보다 낮은 높이를 가질 수 있다. 따라서, 낮은 높이를 가지는 제1 댐(560)으로 제2 봉지층(620)의 흐름을 효과적으로 막기 위해 제1 댐(550)은 복수개로 형성될 수 있다.

복수의 제1 댐(550)은 제2 봉지층(620)을 막는 역할 보다는 제2 봉지층(620)의 흐름을 저지하는 역할을 할 수 있다. 제2 봉지층(620)의 흐름을 복수의 제1 댐(550)에서 효과적으로 저지하는 경우, 최외곽에 배치된 제2 댐(560)에서 제2 봉지층(620)의 흐름을 효과적으로 막을 수 있다.

따라서, 복수의 제1 댐(550) 상에는 제1 봉지층(610), 제2 봉지층(620), 및 제3 봉지층(630)이 배치되고, 제2 댐(560) 상에는 제1 봉지층(610) 및 제3 봉지층(630)이 배치될 수 있다.

도시하지 않았지만, 봉지부(600) 상에는 터치 센서가 배치될 수 있다. 터치 센서는 하부 전극, 상부 전극, 및 하부 전극과 상부 전극 사이에 배치되는 터치 절연막을 포함할 수 있다.

도 3은 도 2의 B-B'선에 따른 평면도이다.

도 3을 참조하면, 복수의 제1 댐(550)은 제1 방향(또는 Y축) 또는 제2 방향(또는 X축)을 따라 스트라이프 형태로 배치될 수 있다. 복수의 제1 댐(550) 및 제2 댐(560)은 표시패널(10)의 외곽을 따라 배치될 수 있으므로, 평면상 표시패널(10)의 좌우 영역에서는 제1 방향을 따라 배치될 수 있으며, 표시패널(10)의 상하 영역에서는 제2 방향을 따라 배치될 수 있다.

제2 댐(560)도 동일하게 표시패널(10)의 평면상 좌우 영역에서는 제1 방향을 따라 배치될 수 있으며, 표시패널(10)의 평면상 상하 영역에서는 제2 방향을 따라 배치될 수 있다.

복수의 제1 댐(550) 또는 제2 댐(560)은 표시패널(10)의 외곽을 따라 연속적으로 배치되거나, 중간에 끊기는 영역을 포함하여 분리되어 배치될 수 있다. 복수의 제1 댐(550) 또는 제2 댐(560)의 배치 구조는 이에 한정되지 않으며, 제품 구조에 따라 다양하게 적용될 수 있다.

도 4a는 도 3의 제1 배선을 도시한 평면도이고, 도 4b는 도 3의 제1 댐을 도시한 평면도이다.

도 4a와 도 4b는 도 3의 제1 배선(450)과 제1 댐(550)을 분리한 도면이다.

도 4a를 참조하면, 제1 배선(450)은 제1 배선(450) 아래에 배치된 유기막 에서 발생되는 가스를 배출하기 위한 복수의 개구부(452)를 포함할 수 있다.

복수의 개구부(452)는 다양한 형태로 구성될 수 있으며, 사각형상으로 일정한 간격을 두고 형성되는 경우, 제1 배선(450)에서 복수의 개구부(452)를 제외한 영역에 위치하는 도전막은 그물형태의 메쉬부(454)를 가질 수 있다.

제1 배선(450)은 복수의 개구부(452)와 메쉬부(454)를 포함할 수 있다.

복수의 개구부(452)의 형태는 이에 한정되지 않으며, 유기막에서 발생되는 가스를 효과적으로 배출하기 위해 원형 및 다각형 등으로 다양하게 형성될 수 있다. 복수의 개구부(452)가 형성되는 위치도 이에 한정되지 않으며, 가스 배출 및 복수의 제1 댐(550)이 배치되는 위치에 따라 다양하게 변경될 수 있다.

복수의 개구부(452)의 위치 및 형상에 따라, 메쉬부(454)의 형태도 다양하게 변경될 수 있다. 메쉬부(454)의 형태도 제1 배선(450)에 인가되는 공통 전압을 효율적으로 공급하기 위해 다양한 형태로 변경될 수 있다.

제1 배선(450)은 공통 배선(480)에 연결되어 공통 전압을 제2 전극(420)에 공급하여야 하므로, 전체적으로 이어져 있어야 되며, 그물형태의 메쉬부(454)로 형성될 수 있다.

도 4b를 참조하면, 복수의 제1 댐(550)은 스트라이프 형태를 가질 수 있다. 복수의 제1 댐(550)은 제1 배선(450)의 복수의 개구부(452)와 중첩하여 배치될 수 있으며, 제1 배선(450)의 메쉬부(454)의 일부와 중첩하여 배치될 수 있다.

복수의 제1 댐(550)이 제1 배선(450)의 개구부(452) 전체와 메쉬부(454) 일부에 중첩하여 배치되는 경우, 복수의 제1 댐(550)은 단차를 가진 개구부(452)와 메쉬부(454)에 의해 고정될 수 있으며, 유기물인 제1 댐(550)이 개구부(452)를 통해 유기물인 제2 평탄화층(250)에 접촉될 수 있어, 부착력이 향상될 수 있다.

복수의 제1 댐(550)은 스트라이프 형태로 형성되어, 제2 방향(또는 X축)을 따라 형성된 메쉬부(454)의 일부와 전체적으로 중첩되므로, 고정력은 더욱 향상될 수 있다.

그리고, 제1 댐(550)은 제1 방향(또는 Y축)을 따라 형성된 메쉬부(454)의 끝단 테두리 영역을 덮도록 배치되어, 제1 배선(450) 형성 후에 진행되는 뱅크층(510) 또는 스페이서(520)의 패터닝 공정에서 발생할 수 있는 제1 배선(450)의 잔사 물질 생성을 방지할 수 있다. 따라서, 제1 배선(450)의 잔사 물질이 표시 영역(AA)에 유입되어 발생할 수 있는 구동 불량 등이 방지될 수 있다.

본 명세서에 따른 표시장치는 아래와 같이 설명될 수 있다.

본 명세서에 따른 표시장치는, 영상이 표시되는 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 표시기판; 표시기판 상에 배치되며, 반도체층, 게이트 전극, 소스 전극, 및 드레인 전극을 포함하는 박막 트랜지스터; 표시 영역의 박막 트랜지스터 상에 배치되며, 제1 전극, 발광층, 및 제2 전극을 포함하는 발광 소자; 발광 소자 상에 배치되는 봉지부; 비표시 영역에 배치되며, 제1 전극과 동일한 재질의 금속을 포함하고, 제2 전극에 연결되는 제1 배선; 및 제1 배선 상에 배치되는 복수의 제1 댐을 포함할 수 있다.

본 명세서의 몇몇 실시예에 따르면, 제1 전극 상에 배치되며, 제1 전극의 일부를 덮는 뱅크층, 및 뱅크층 상에 배치되는 스페이서를 더 포함할 수 있다.

본 명세서의 몇몇 실시예에 따르면, 제1 댐은 뱅크층과 동일한 물질의 하부 댐층 및 스페이서와 동일한 물질의 상부 댐층 중 하나 이상을 포함할 수 있다.

본 명세서의 몇몇 실시예에 따르면, 제1 배선은 복수의 개구부를 제외한 영역에 위치하는 메쉬부를 포함하고, 복수의 제1 댐은 제1 방향 또는 제2 방향을 따라 스트라이프 형태로 배치될 수 있다.

본 명세서의 몇몇 실시예에 따르면, 복수의 제1 댐은 복수의 개구부와 중첩하여 배치될 수 있다.

본 명세서의 몇몇 실시예에 따르면, 복수의 제1 댐은 메쉬부의 일부와 중첩하여 배치될 수 있다.

본 명세서의 몇몇 실시예에 따르면, 제2 전극은 복수의 제1 댐 상에 배치되고, 제2 전극은 복수의 제1 댐 사이에 배치된 제1 배선에 접촉할 수 있다.

본 명세서의 몇몇 실시예에 따르면, 복수의 개구부는 아웃개싱홀일 수 있다.

본 명세서의 몇몇 실시예에 따르면, 복수의 제1 댐의 외곽에 배치되는 제2 댐을 더 포함할 수 있다.

본 명세서의 몇몇 실시예에 따르면, 봉지부는 제1 봉지층, 제2 봉지층, 제3 봉지층을 포함하며, 복수의 제1 댐 상에는 제1 봉지층, 제2 봉지층, 및 제3 봉지층이 배치되고, 제2 댐 상에는 제1 봉지층 및 제3 봉지층이 배치될 수 있다.

본 명세서의 몇몇 실시예에 따르면, 제1 배선에 연결되어, 제1 배선에 공통 전압을 인가하는 공통 배선을 더 포함하며, 공통 배선은 소스 전극과 동일한 재질의 금속인 제1 공통 배선을 포함할 수 있다.

본 명세서의 몇몇 실시예에 따르면, 박막 트랜지스터와 발광 소자를 연결하는 연결 전극을 더 포함하고, 공통 배선은 연결 전극과 동일한 재질의 금속인 제2 공통 배선을 더 포함할 수 있다.

첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

10 : 표시패널 30 : 회로기판
50 : 데이터 구동부 70 : 게이트 구동부
80 : 크랙 검출부 FP : 전면부
PAD : 패드부 AA : 표시 영역
NA : 비표시 영역 110 : 표시기판
120 : 버퍼층 130 : 하부 버퍼층
140 : 상부 버퍼층 210 : 게이트 절연층
220 : 층간 절연층 230 : 제1 평탄화층
240 : 연결 전극 250 : 제2 평탄화층
300 : 박막 트랜지스터 310 : 반도체층
320 : 게이트 전극 330 : 소스 전극
340 : 드레인 전극 400 : 발광 소자
410 : 제1 전극 420 : 제2 전극
430 : 발광층 450 : 제1 배선
452 : 개구부 454 : 메쉬부
480 : 공통 배선 482 : 제1 공통 배선
484 : 제2 공통 배선 510 : 뱅크층
520 : 스페이서 550 : 제1 댐
552 : 상부 댐층 554 : 하부 댐층
560 : 제2 댐 600 : 봉지부
610 : 제1 봉지층 620 : 제2 봉지층
630 : 제3 봉지층

Claims

영상이 표시되는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 표시기판;
상기 표시기판 상에 배치되며, 반도체층, 게이트 전극, 소스 전극, 및 드레인 전극을 포함하는 박막 트랜지스터;
상기 표시 영역의 상기 박막 트랜지스터 상에 배치되며, 제1 전극, 발광층, 및 제2 전극을 포함하는 발광 소자;
상기 발광 소자 상에 배치되는 봉지부;
상기 비표시 영역에 배치되며, 제1 전극과 동일한 재질의 금속을 포함하고, 제2 전극에 연결되는 제1 배선; 및
상기 제1 배선 상에 배치되는 복수의 제1 댐;을 포함하며,
상기 제1 배선은 복수의 개구부를 포함하며, 상기 복수의 제1 댐은 상기 복수의 개구부 상에 배치되는, 표시장치.
제1 항에 있어서,
상기 박막 트랜지스터 상에 배치되며, 상기 제1 전극의 일부를 덮는 뱅크층, 및
상기 뱅크층 상에 배치되는 스페이서를 더 포함하며,
상기 제1 댐은 상기 뱅크층과 동일한 물질의 하부 댐층 및 상기 스페이서와 동일한 물질의 상부 댐층 중 하나 이상을 포함하는, 표시장치.
제1 항에 있어서,
상기 제1 배선은 상기 복수의 개구부를 제외한 영역에 위치하는 메쉬부를 포함하고,
상기 복수의 제1 댐은 제1 방향 또는 제2 방향을 따라 스트라이프 형태로 배치되는, 표시장치.
제3 항에 있어서,
상기 복수의 제1 댐은 상기 복수의 개구부와 중첩하여 배치되는, 표시장치.
제3 항에 있어서,
상기 복수의 제1 댐은 상기 메쉬부의 일부와 중첩하여 배치되는, 표시장치.
제3 항에 있어서,
상기 제2 전극은 상기 복수의 제1 댐 상에 배치되고,
상기 제2 전극은 상기 복수의 제1 댐 사이에 배치된 상기 제1 배선에 접촉하는, 표시장치.
제1 항에 있어서,
상기 복수의 개구부는 아웃개싱홀인, 표시장치.
제1 항에 있어서,
상기 복수의 제1 댐의 외곽에 배치되는 제2 댐을 더 포함하는, 표시장치.
제8 항에 있어서,
상기 봉지부는 제1 봉지층, 제2 봉지층, 및 제3 봉지층을 포함하며,
상기 복수의 제1 댐 상에는 상기 제1 봉지층, 상기 제2 봉지층, 및 상기 제3 봉지층이 배치되고,
상기 제2 댐 상에는 상기 제1 봉지층 및 상기 제3 봉지층이 배치되는, 표시장치.
제1 항에 있어서,
상기 제1 배선에 연결되어, 상기 제1 배선에 공통 전압을 인가하는 공통 배선을 더 포함하며,
상기 공통 배선은 상기 소스 전극과 동일한 재질인 제1 공통 배선을 포함하는, 표시장치.
제10 항에 있어서,
상기 박막 트랜지스터와 상기 발광 소자를 연결하는 연결 전극을 더 포함하고,
상기 공통 배선은 상기 연결 전극과 동일한 재질인 제2 공통 배선을 더 포함하는, 표시장치.
제1 항에 있어서, 상기 비표시 영역(NA)에 배치되는 게이트 구동부를 더 포함하는, 표시장치.
제12 항에 있어서, 상기 게이트 구동부는 GIP(Gate In Panel)인, 표시장치.
제12 항에 있어서, 상기 게이트구동부를 덮는 평탄화층을 더 포함하는, 표시장치.
제14 항에 있어서, 상기 복수의 제1 댐은 상기 평탄화층 위에 배치되어 상기 복수이 제1 댐의 적어도 일부가 상기 게이트구동부와 중첩되는, 표시장치.