Nothing Special   »   [go: up one dir, main page]

KR20230117007A - 마이크로 범프 및 이의 제조 방법 - Google Patents

마이크로 범프 및 이의 제조 방법 Download PDF

Info

Publication number
KR20230117007A
KR20230117007A KR1020220013540A KR20220013540A KR20230117007A KR 20230117007 A KR20230117007 A KR 20230117007A KR 1020220013540 A KR1020220013540 A KR 1020220013540A KR 20220013540 A KR20220013540 A KR 20220013540A KR 20230117007 A KR20230117007 A KR 20230117007A
Authority
KR
South Korea
Prior art keywords
mold
micro
seed layer
hole
manufacturing
Prior art date
Application number
KR1020220013540A
Other languages
English (en)
Inventor
안범모
엄영흠
한신석
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020220013540A priority Critical patent/KR20230117007A/ko
Priority to TW112102732A priority patent/TW202339030A/zh
Priority to PCT/KR2023/001112 priority patent/WO2023146257A1/ko
Publication of KR20230117007A publication Critical patent/KR20230117007A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/1318—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13401—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13409—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13401—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13444—Gold [Au] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 소자와 기판을 접합시키는 마이크로 범프 및 이의 제조 방법에 관한 것으로서, 마이크로 단위의 반도체 소자을 기판에 쉽게 접합시킬 수 있으며, 마이크로 사이즈로 쉽게 대량생산이 가능한 마이크로 범프 및 이의 제조 방법에 관한 것이다.

Description

마이크로 범프 및 이의 제조 방법{MICRO BUMP AND MANUFACTURING METHOD OF THE SAME}
본 발명은 반도체 소자와 기판을 접합시키는 마이크로 범프 및 이의 제조 방법에 관한 것이다.
반도체 소자가 소형화 다기능화, 고성능화, 대용량화가 급속이 이루어짐에 따라 패키징(packaging) 기술은 최종적으로 제품의 전기적 성능, 신뢰성, 생산성 및 전자 시스템의 소형화를 결정짓는 핵심기술로서 그 중요성이 더해 가고 있다.
패키징 기술이란 웨이퍼 공정에서 만들어진 반도체 소자를 최종적으로 제품화하는 일련의 공정을 의미한다.
최근에는 단위 체적당 실장효율을 더욱 높이기 위해 BGA(ball grid array), 칩 크기와 거의 같은 크기의 CSP(chip size package), 칩 위에 또 다른 칩을 적층(stack) 시켜 쌓아 올리거나, 기능이 다른 여러 개의 반도체 소자들을 하나의 패키지 안에 배열하는 다중 칩 모듈(mutli chip module, MCM) 등의 기술이 등장하고 있다.
특히, 최근 들어 전자기기의 소형화 박형화 추세에 따라 반도체 소자를 외부 환경으로부터 보호하는 패키징 기술에 있어서, 고속, 고동작, 고밀도 실장 등이 요구되고 있으며, 이러한 요구에 부응하여 웨이퍼에서 얻어진 베어 소자(bare device)를 기판에 직접 접착하는 플립 칩(flip chip) 본딩 방식이 사용되고 있다.
기존의 솔더 범프(solder bump)를 이용한 플립 칩(flip chip) 본딩 방식은 와이어 본딩 방식에 비해 칩과 기판간의 접속부 길이가 최소되어 전기적 성능이 우수하고 입출력 단자의 집적도를 높일 수 있으며 열방출 경로를 분산시켜 내부의 열을 보다 빠르게 외부로 방출할 수 있다는 장점을 가지기 때문에 일반적으로 사용되어 왔다.
그러나 최근의 반도체 소자는 하나의 칩이 다양한 기능을 수행하고 처리속도도 점점 빨라지는 동시에 필연적으로 입출력단자 수가 증가하고 피치(pitch)는 점점 더 작아지는 추세이다.
반도체 소자의 크기 및 단자 간의 피치가 더욱 감소하면서, 솔더 범프의 크기 또한 더욱 작아지게 되어 마이크로 단위까지 미소화되고 있다.
이러한 미소 단위의 솔더 범프는 제작이 어려울 뿐만 아니라, 솔더 범프를 통해 반도체 소자과 기판을 접합할 때, 반도체 소자와 솔더 범프의 정렬이 어려워 접합 불량이 발생하는 문제점이 있다.
한편 최근 마이크로 LED 디스플레이가 또 하나의 차세대 디스플레이로 부상하고 있다. LCD와 OLED의 핵심소재가 각각 액정(Liquid Crystal), 유기재료인데 반해, 마이크로 LED 디스플레이는 1~100 마이크로미터(㎛) 단위의 LED 칩 자체를 발광재료로 사용하는 디스플레이이다. 마이크로 LED는 마이크로미터(㎛) 단위의 단자 크기와 피치 간격을 가지고 있기 때문에, 이러한 마이크로 LED를 기판(회로 기판)에 기존의 솔더 범프(solder bump)방식을 이용하여 본딩 접합함에 있어서도 상술한 문제가 동일하게 발생하게 된다.
한국등록특허 제10-1610326호
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 마이크로 단위의 반도체 소자을 기판에 쉽게 접합시킬 수 있으며, 마이크로 사이즈로 쉽게 대량생산이 가능한 마이크로 범프 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 특징에 따른 마이크로 범프 및 이의 제조 방법은, 하부에 시드층이 구비된 양극산화막 재질의 몰드를 준비하는 준비 단계; 상기 몰드에 복수개의 관통홀을 형성하는 관통홀 형성 단계; 상기 시드층을 전기 도금하여 전기 전도성 재질로 이루어진 복수개의 바디를 상기 복수개의 관통홀 내부 각각에 형성하는 도금 단계; 상기 복수개의 바디만이 남도록 상기 몰드 및 상기 시드층을 제거하는 제거 단계; 및 상기 복수개의 바디 각각의 표면에 접합 재질로 이루어진 코팅층을 형성하는 코팅 단계;를 포함한다.
또한, 상기 전기 전도성 재질은, Cu, Al, W, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질이고, 상기 접합 재질은, Sn, AgSn, Au, PbSn, SnAgCu, SnAgBi, AuSn, In, InSn 또는 Sn을 포함하는 함금 중 적어도 어느 하나의 재질이다.
또한, 상기 시드층 및 상기 바디는 서로 다른 재질로 이루어진다.
또한, 상기 관통홀의 단면은 사각 단면이고, 상기 복수개의 바디 각각은 육면체 형상을 갖으며, 상기 코팅층은 상기 바디의 6개의 면의 표면에 모두 형성된다.
또한, 상기 몰드의 내부에는 복수개의 포어가 형성되고, 상기 바디의 상면 및 하면을 제외한 측면에는 상기 포어에 의해 형성된 미세 트렌치가 형성된다.
본 발명의 일 특징에 따른 마이크로 범프는, 전기 전도성 재질로 이루어진 육면체 형상의 바디; 상기 바디의 상면 및 하면을 제외한 측면에 형성된 복수개의 미세 트렌치; 및 상기 바디의 모든 면의 표면에 접합 재질로 코팅된 코팅층;을 포함한다.
또한, 상기 전기 전도성 재질은, Cu, Al, W, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질로 이루어지고, 상기 접합 재질은, Sn, AgSn, Au, PbSn, SnAgCu, SnAgBi, AuSn, In, InSn 또는 Sn을 포함하는 함금 중 적어도 어느 하나의 재질로 이루어진다.
또한, 상기 바디는 정육면체 형상을 갖는다.
이상에서 설명한 바와 같은 본 발명의 마이크로 범프 및 이의 제조 방법에 따르면 다음과 같은 효과가 있다.
마이크로 단위의 마이크로 범프를 비교적 균일한 크기로 빠르게 대량 생산할 수 있다.
마이크로 범프의 제조 공정이 복잡하지 않아 마이크로 범프의 불량률이 낮다.
미세 트렌치에 의해 코팅층이 바디에 견고하게 형성되어 반도체 소자와 기판의 본딩 접합이 더욱 견고하게 이루어질 수 있다.
육면체로 형성될 경우, 모든 면에 접합 재질로 이루어진 코팅층이 있으므로, 마이크로 범프를 쉽게 정렬할 수 있어 마이크로 단위의 반도체 소자를 기판에 쉽게 본딩 접합시킬 수 있다.
마이크로 범프가 육면체(또는 정육면체) 형상으로 형성될 경우, 상하 단면적이 동일하여, 열적 전기적으로 병목 구간이 없으므로, 전기흐름 측면에서 유리하다.
도 1은 본 발명의 마이크로 범프의 사시도.
도 2a 내지 도 2f는 본 발명의 마이크로 범프를 제조하는 과정을 도시한 단면도.
도 3a는 도 2b의 평면도.
도 3b는 도 2c의 평면도.
도 3c는 도 2d의 평면도.
도 4는 도 2e의 바디를 도시한 사시도.
도 5는 본 발명의 마이크로 범프의 제조방법의 개략도.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시 예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시 예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시 도인 단면도 및/또는 사시도들을 참고하여 설명될 것이다. 이러한 도면들에 도시된 막 및 영역들의 두께 등은 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 또한 도면에 도시된 마이크로 범프의 개수는 예시적으로 일부만을 도면에 도시한 것이다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 본 명세서에서 사용한 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "구비하다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들에 대해 구체적으로 설명한다. 이하에서 다양한 실시예들을 설명함에 있어서, 동일한 기능을 수행하는 구성요소에 대해서는 실시예가 다르더라도 편의상 동일한 명칭 및 동일한 참조번호를 부여하기로 한다. 또한, 이미 다른 실시예에서 설명된 구성 및 작동에 대해서는 편의상 생략하기로 한다.
이하에서 설명하는 반도체 소자는 미세한 피치를 갖는 칩 단자를 포함하는 메모리 칩, 마이크로 프로세서 칩, 로직 칩, 발광소자, 혹은 이들의 조합일 수 있다. 반도체 소자는 특별히 제한되지 않으며 그 예는 로직 LSI(ASIC, FPGA 및 ASSP과 같은), 마이크로프로세서(CPU 및 GPU와 같은), 메모리(DRAM, HMC(Hybrid Memory Cube), MRAM(Magnetic RAM), PCM(Phase-Change Memory), ReRAM(Resistive RAM), FeRAM(강유전성 RAM) 및 플래쉬 메모리(NAND flash)), 반도체 발광소자(LED, 미니 LED, 마이크로 LED 등 포함), 전력 장치, 아날로그IC(DC-AC 컨버터 및 절연 게이트 2극 트랜지스터(IGBT)와 같은), MEMS(가속 센서, 압력 센서, 진동기 및 지로 센서와 같은), 무배선 장치(GPS, FM, NFC, RFEM, MMIC 및 WLAN과 같은), 별개 장치, BSI, CIS, 카메라 모듈, CMOS, 수동 장치, GAW 필터, RF 필터, RF IPD, APE 및 BB를 포함한다.
또한, 이하에서 설명하는 기판은 회로 기판, 배선 기판, 패키지 기판, 임시 기판, 중간 기판 등을 포함하며, 또한 반도체 소자와 직접적으로 또는 간접적으로 전기적으로 연결되는 기판을 모두 포함한다.
이하, 도 1 내지 도 6b를 참조하여 본 발명의 마이크로 범프(10)의 제조 방법 및 마이크로 범프(10)에 대해 설명한다.
도 1은 본 발명의 마이크로 범프의 제조방법의 개략도이고, 도 2a는 본 발명의 마이크로 범프를 제조하기 위한 양극산화막 재질의 몰드와 그 하부에 시드층이 구비된 것을 도시한 단면도이고, 도 2b는 도 2a의 평면도이고, 도 3a는 도 2a의 몰드에 복수개의 관통홀을 형성한 것을 도시한 단면도이고, 도 3b는 도 3a의 평면도이고, 도 4a는 도 3a의 복수개의 관통홀에 전기 전도성 재료가 형성된 것을 도시한 단면도이고, 도 4b는 도 4a의 평면도이고, 도 5a는 도 4a에서 몰드와 시드층을 제거한 바디를 제작한 것을 도시한 단면도이고, 도 5b는 도 5a의 사시도이고, 도 6a는 도 5a의 바디에 코팅층을 형성한 본 발명의 마이크로 범프의 단면도이고, 도 6b는 도 6a의 사시도이다.
도 1에 도시된 바와 같이, 본 발명의 마이크로 범프(10)의 제조 방법은, 하부에 시드층(400)이 구비된 양극산화막 재질의 몰드(300)를 준비하는 준비 단계(S10);와, 몰드(300)에 복수개의 관통홀(350)을 형성하는 관통홀 형성 단계(S20);와, 시드층(400)을 전기 도금하여 전기 전도성 재질로 이루어진 복수개의 바디(110)를 복수개의 관통홀(350) 내부 각각에 형성하는 도금 단계(S30);와, 복수개의 바디(110)만이 남도록 몰드(300) 및 시드층(400)을 제거하는 제거 단계(S40);와, 복수개의 바디(110) 각각의 표면에 접합 재질로 이루어진 코팅층(130)을 형성하는 코팅 단계(S50);를 포함하여 구성될 수 있다.
도 2a 및 도 2b에 도시된 바와 같이, 준비 단계(S10)에서는, 하부에 시드층(400)이 구비된 양극산화막 재질의 몰드(300)를 준비하는 과정이 수행된다.
양극산화막 재질의 몰드(300)의 하부에 시드층(400)을 구비한다.
시드층(400)은 몰드(300)의 하부에 위치한다.
몰드(300)는 모재 금속을 양극산화한 후 모재 금속을 제거하여 제작된다.
시드층(400)은 증착방법에 의해 몰드(300)의 일면에 구비된다.
시드층(400)은 전기 도금이 가능한 금속 재질로 이루어질 수 있다. 예컨데, 시드층(400)은 Cu, Al, W, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질로 이루어질 수 있다.
시드층(400)은 전기 도금시 도금 특성을 향상시키기 위해 구리(Cu) 재질로 형성되는 것이 바람직하다.
몰드(300)는 양극산화막 재질로 이루어지며, 시드층(400)의 상부에 위치한다.
몰드(300)와 시드층(400)은 서로 상하로 접합되어 있다.
몰드(300)는 모재 금속을 양극산화한 후 모재 금속을 제거하여 형성되는 양극산화막만으로 이루어진다.
몰드(300)의 내부에는 복수개의 포어(311)가 형성된다.
양극산화막은 모재 금속을 양극산화하여 형성된 막을 의미하고, 포어(311)는 모재 금속을 양극산화하여 양극산화막을 형성하는 과정에서 형성되는 구멍을 의미한다. 일 실시예로서, 모재 금속이 알루미늄(Al) 또는 알루미늄 합금인 경우, 모재 금속을 양극산화하면 모재 금속의 표면에 양극산화알루미늄(Al2O3) 재질의 양극산화막이 형성된다. 다만 모재 금속은 이에 한정되는 것은 아니며, Ta, Nb, Ti, Zr, Hf, Zn, W, Sb 또는 이들의 합금을 포함한다.
양극산화막은 내부에 포어(311)가 형성된 다공층(310)과 포어(311)의 일단부에서 포어(311)를 폐쇄하는 배리어층(330)을 포함하여 구성될 수 있다.
배리어층(330)은 양극산화시 모재의 상부에 위치하여 형성되고, 다공층(310)은 배리어층(330)의 일측에 위치하면서 형성된다. 구체적으로, 모재 금속을 양극산화할 경우, 모재 금속 상에 배리어층(330)이 먼저 형성되고, 배리어층(330)이 소정의 두께를 이루게 되면 다공층(310)이 배리어층(330) 상에 형성된다.
배리어층(330)의 두께는, 양극산화 공정 조건에 따라 달라질 수 있으나, 바람직하게는 수 십㎚ 이상 ~ 수 ㎛ 이하로 형성될 수 있고, 더욱 바람직하게는 100㎚이상 ~ 1㎛이하 사이로 형성될 수 있다.
다공층(310)의 두께 역시 양극산화 공정 조건에 따라 달라질 수 있으나, 바람직하게는 수 십㎚이상 ~ 수백 ㎛이하로 형성될 수 있다.
다공층(310)을 이루는 포어(311)의 직경은 수 ㎚이상 ~ 수백 ㎚이하로 형성될 수 있다.
양극산화 공정이 완료된 이후에 금속 모재를 제거하는 과정이 수행될 수 있다. 이와 같은 과정에 의해 양극산화알루미늄(Al2O3)재질의 양극산화막이 남게 된다. 몰드(300)는 이러한 양극산화막을 이용한다.
몰드(300)는 적어도 하나의 표면 측에 양극산화시 형성되어 포어(311)의 일단부를 밀폐하는 배리어층(330)이 구비된 몰드(300)이거나, 적어도 하나의 표면 측에 양극산화시 형성된 배리어층(330)이 제거되어 포어(311)의 양 단부가 노출되는 몰드(300)일 수 있다. 이처럼 몰드(300)는 다공층(310)과 배리어층(330)이 함께 구비되는 구조이거나, 배리어층(330)이 제거되어 다공층(310)만으로 구비될 수 있다.
본 발명에서는 하나의 예로써, 도 2a에 도시된 바와 같이, 몰드(100)의 상부에 배리어층(330)이 위치하고, 배리어층(330)의 하부에 다공층(310)이 위치한 형상을 갖고 있다. 즉, 도 2a의 몰드(100)는 양극산화막에서 모재를 제거한 후, 상하를 반전시켜 시드층(400)의 상부에 접합한 것이다. 따라서, 몰드(100)의 상면은 배리어층(330)에 의해 막혀 있고, 포어(311)의 개구 영역은 시드층(400)의 상면에 의해 막혀 있게 되며, 이로 인해, 포어(311)가 외부로 노출되지 않는다.
전술한 바와 같이, 시드층(400) 및 몰드(300)가 구비되면, 준비 단계(S10)가 완료된다.
준비 단계(S10)가 완료된 후, 관통홀 형성 단계(S20)가 수행된다.
도 3a 및 도 3b에 도시된 바와 같이, 관통홀 형성 단계(S20)에서는, 몰드(300)에 복수개의 관통홀(350)을 형성하는 과정이 수행된다.
관통홀 형성 단계(S20)에서는 몰드(300)에 포어(311)와는 별도로 포어(311)의 폭보다 더 큰 폭을 갖는 관통홀(350)을 형성시킨다.
관통홀(350)은 수 ㎛이상 ~ 수백 ㎛이하의 폭으로 형성될 수 있다.
관통홀(350)은 에칭 공정에 의해 구비될 수 있다.
관통홀(350)은 양극산화막에 습식 반응하는 에칭용액(예를 들어 알칼리 용액)을 이용하여 한번의 에칭 공정으로 다수의 관통홀(350)을 한꺼번에 형성할 수 있으므로 한 번에 하나의 비아홀을 형성하는 기술 대비 생산속도 및 제조원가 측면에서 유리하다.
관통홀(350)은 몰드(300)의 일면에 포토레지스트를 형성하고 이를 패터닝하여 개구영역을 형성한 다음 개구영역을 통해 에칭 용액을 흘려보냄으로써 형성될 수 있다. 따라서 패터닝된 개구영역의 형상이 그대로 모사되어 관통홀(350)의 단면 형상이 제작된다.
패터닝된 포토레지스트를 마스크로 이용한 에칭 공정을 이용하여 관통홀(350)을 형성하기 때문에, 관통홀(350)의 단면 형상에는 제약이 없고 양극산화막이 에칭 용액과 반응하여 형성되는 관통홀(350)의 내측벽은 수직한 내측벽을 형성하게 된다.
양극산화막 재질의 몰드(300)는 관통홀(350)을 한번에 쉽게 형성시킬 수 있어,다른 재질의 몰드(300)보다 더욱 손쉽고 값싸게 관통홀(350)을 형성시킬 수 있다.
또한, 포어(311)가 몰드(300)의 상하로 형성되어 있고, 관통홀(350) 또한, 몰드의 상하로 형성시키므로, 관통홀(350)이 보다 쉽고 빠르게 형성될 수 있다.
관통홀(350)은 그 단면이 사각 단면으로 형성될 수 있다. 특히, 관통홀(350)은 정사각 단면으로 형성될 있다.
관통홀(350)의 단면이 사각 단면으로 형성됨에 따라, 관통홀(350) 내부에 채워지는 바디(110)는 육면체(정사각 단면일 경우, 정육면체) 형상을 가질 수 있다.
위와 같이 몰드(300)에 관통홀(350)을 형성시키게 되면, 관통홀 형성 단계(S20)가 완료된다.
관통홀 형성 단계(S20)가 완료된 후, 도금 단계(S30)가 수행된다.
도 4a 및 도 4b에 도시된 바와 같이, 도금 단계(S30)에서는, 시드층(400)을 전기 도금하여 전기 전도성 재질로 이루어진 복수개의 바디(110)를 복수개의 관통홀(350) 내부 각각에 형성하는 과정이 수행된다.
바디(110)는 전기 전도성 재질의 재료를 관통홀(350)의 내부에서 도금시킴으로써, 형성되게 된다.
전기 전도성 재질은, Cu, Al, W, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질일 수 있다.
관통홀(350)이 사각 단면 형상을 갖게 될 경우, 바디(110)는 육면체 형상을 갖게 된다. 또한, 관통홀(350)이 정사각 단면 형상을 갖게 될 경우, 바디(110)는 정육면체 형상을 갖게 된다.
시드층(400)을 이용하여 전기도금하여, 수직한 내측벽을 가지는 관통홀(350)의 내부에 전기 전도성 재질의 재료가 충진됨으로써, 육면체 형상으로 바디(110)가 이루어진다.
위와 같이, 바디(110)가 관통홀(350)에 도금되어 형성됨에 따라, 마이크로 범프(10)는 그 단면이 사각 단면인 육면체 형상으로 구성될 수 있다. 이를 통해 기존의 볼(ball) 형태의 솔더 범프보다 더 큰 체적을 가지기 때문에 전류 밀도와 열에너지 밀도를 감소시키는 효과를 가지게 된다.
상세하게 설명하면, 바디(110)가 몰드(300)의 하면에서 상면에 이르기까지 사각 단면을 갖는 기둥 형상, 즉, 육면체 형상을 갖게 되므로, 마이크로 범프(10)의 바디(110)는 상하로 동일한 단면적을 가지게 된다. 따라서, 내측벽이 수직한 형상을 이루지 못하는, 예를 들어 구형 또는 원뿔형의 마이크로 범프에 비해 원활한 전기흐름 측면에서 유리하다.
내측벽이 수직한 형상을 이루지 못하고 하면에서 상면으로 갈수록 단면적이 작아지거나 중앙부로 갈수록 단면적이 작아지는 마이크로 범프의 경우에는 열적, 전기적으로 병목 구간을 형성하지만, 본 발명의 마이크로 범프(10)는 하면에서 상면까지 그 단면적이 동일하므로 열적, 전기적으로 병목 구간이 없는 구성이 된다.
바디(110)가 도금 공정에 의해 형성되기 때문에 바디(110)의 높이는 관통홀(350)의 높이로 한정되도록 하는 것이 가능하다. 따라서, 복수개의 바디(110)의 높이 편차를 줄일 수 있어, 대량생산된 복수개의 마이크로 범프(10)의 높이 편차를 줄일 수 있게 된다.
위와 같이, 시드층(400)을 전기 도금하여, 관통홀(350) 내부에 전기 전도성 재질의 바디(110)를 형성시킴으로써, 도금 단계(S30)가 완료된다.
도금 단계(S30)가 완료되면, 제거 단계(S40)가 수행된다.
도 5a 및 5b에 도시된 바와 같이, 제거 단계(S40)에서는, 복수개의 바디(110)만이 남도록 몰드(300) 및 시드층(400)을 제거하는 과정이 수행된다.
몰드(300)는 양극산화막 재질을 에칭함으로써, 제거될 수 있다.
시드층(400)은 시드층(400)을 이루는 금속 재질만을 에칭함으로써, 제거될 수 있다. 예컨데, 시드층(400)이 구리(Cu)로 이루어질 경우, 구리(Cu) 에천트를 이용하여 시드층(400)을 제거할 수 있다.
몰드(300)가 시드층(400)보다 먼저 제거될 수 있고, 시드층(400)이 몰드(300)보다 먼저 제거될 수도 있다.
시드층(400)과 바디(110)의 전기 전도성 재질은 서로 다른 재질로 이루어지는 것이 바람직하다. 이는 시드층(400)을 제거할 때, 바디(110)가 함께 제거되는 것을 방지하기 위함이다.
몰드(300)에는 복수개의 포어(311)가 형성되어 있으므로, 관통홀(350)에 전기 전도성 재질의 재료로 도금되어 형성된 바디(110)의 측면에는 포어(311)에 의해 미세 트렌치(111)가 형성된다.
즉, 몰드(300)는 수많은 포어(311)들을 포함하고 이러한 몰드(300)의 적어도 일부를 에칭하여 관통홀(350)을 형성하고, 관통홀(350) 내부로 전기 도금으로 전기 전도성 재질의 바디(110)를 형성하므로, 바디(110)의 측면에는 몰드(300)의 포어(311)와 접촉하면서 형성되는 미세 트렌치(111)가 구비되는 것이다. 즉, 미세 트렌치(111)는 바디(110)의 외주면에 형성된다.
바디(110)가 육면체 또는 정육면체 형상을 가질 경우, 복수개의 바디(110) 각각의 상면 및 하면을 제외한 4개의 측면, 즉, 둘레면에는 포어(311)에 의해 형성된 미세 트렌치(111)가 형성된다.
미세 트렌치(111)는 바디(110)의 측면에서 바디(110)의 높이 방향으로 길게 연장되어 형성된다.
미세 트렌치(111)는 그 깊이가 20㎚ 이상 1㎛이하의 범위를 가지며, 그 폭 역시 20㎚ 이상 1㎛이하의 범위를 가진다.
여기서 미세 트렌치(111)는 양극산화막 재질의 몰드(300)의 제조시 형성된 포어(311)에 기인한 것이기 때문에 미세 트렌치(111)의 폭과 깊이는 몰드(300)의 포어(311)의 직경의 범위 이하의 값을 가진다.
몰드(300)에 관통홀(350)을 형성하는 과정에서 에칭 용액에 의해 몰드(300)의 포어(311)의 일부가 서로 뭉개지면서 양극산화시 형성된 포어(311)의 직경의 범위보다 보다 큰 범위의 깊이를 가지는 미세 트렌치(111)가 적어도 일부 형성될 수 있다.
위와 같이, 시드층(400)과 몰드(300)를 제거하게 되면, 복수개의 바디(110)만이 남게 되며, 제거 단계(S40)가 완료된다.
제거 단계(S40)가 완료된 후, 코팅 단계(S50)가 수행된다.
도 6a 및 도 6b에 도시된 바와 같이, 코팅 단계(S50)에서는, 복수개의 바디(110) 각각의 표면에 접합 재질로 이루어진 코팅층(130)을 형성하는 과정이 수행된다.
바디(110)가 육면체 또는 정육면체 형상을 가질 경우, 코팅층(130)은 바디(110)의 6개의 면의 표면에 모두 형성된다.
미세 트렌치(111)는 그 깊이 및 폭이 매우 작으므로, 코팅층(130)이 형성되면, 코팅층(130)에 의해 미세 트렌치(111)가 메꿔지게 되어, 마이크로 범프(10)의 표면에서는 육안으로 식별할 수 없다.
코팅층(130)을 이루는 접합 재질은 Sn, AgSn, Au, PbSn, SnAgCu, SnAgBi, AuSn, In, InSn 또는 Sn을 포함하는 함금 중 적어도 어느 하나의 재질일 수 있다.
위와 같이, 복수개의 바디(110)의 표면에 코팅층(130)이 형성되면, 마이크로 범프(10)의 제조 방법이 완료된다.
전술한 마이크로 범프(10)의 제조 방법은, 몰드(300)에 관통홀(350)을 형성하고, 관통홀(350)에 바디(110)를 도금시킴으로써, 마이크로 단위의 마이크로 범프(10)를 비교적 균일한 크기로 빠르게 대량 생산할 수 있다는 장점이 있다.
또한, 마이크로 범프(10)의 제조 공정이 복잡하지 않아 마이크로 범프(10)의 불량률이 낮다는 장점이 있다.
이하, 마이크로 범프(10)에 대해 보다 상세하게 설명한다.
도 5a 내지 도 6b에 도시된 바와 같이, 마이크로 범프(10)는, 전기 전도성 재질로 이루어진 육면체 형상의 바디(110);와, 바디(110)의 상면 및 하면을 제외한 측면에 형성된 복수개의 미세 트렌치(111);와, 바디(110)의 모든 면의 표면에 접합 재질로 코팅된 코팅층(130);를 포함하여 구성될 수 있다.
바디(110)를 이루는 전기 전도성 재질은, Cu, Al, W, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질로 이루어지고, 코팅층(130)을 이루는 접합 재질은, Sn, AgSn, Au, PbSn, SnAgCu, SnAgBi, AuSn, In, InSn 또는 Sn을 포함하는 함금 중 적어도 어느 하나의 재질로 이루어질 수 있다.
바디(110)의 측면에 형성되는 미세 트렌치(111)는 그 깊이가 20㎚ 이상 1㎛이하의 산과 골이 반복되는 주름진 형태가 되므로, 바디(150)의 측면에 있어서 표면적으로 크게 할 수 있는 효과를 가진다. 따라서, 미세 트렌치(111)에 의해 바디(110)의 표면에 코팅층(130)이 더욱 견고하게 코팅될 수 있다. 이처럼, 코팅층(130)이 바디(110)에 견고하게 코팅됨에 따라, 본 발명의 마이크로 범프(10)를 통해 반도체 소자와 기판의 본딩 접합을 더욱 견고하게 할 수 있다.
마이크로 범프(10)가 육면체 또는 정육면체 형상을 가지므로, 반도체 소자와 기판의 접합시 정렬이 용이하다. 상세하게 설명하면, 종래의 구형의 솔더 범프의 경우, 반도체 소자가 마이크로 단위로 소형화되면 솔더 범프의 정렬이 어려워 마이크로 단위의 반도체 소자와 기판을 접합시키는 것이 매우 어려웠다. 그러나, 본 발명의 마이크로 범프(10)의 경우, 육면체(또는 정육면체) 형상을 가지고 있고, 기판에 홈을 구비하여 흐뜨려 놓으면, 홈에 마이크로 범프가 삽입됨으로써, 쉽게 정렬이 가능하고, 접합 재질로 이루어진 코팅층(130)이 모든 면에 형성되어 있으므로, 어느 방향으로 정렬되더라도 접합이 가능하다. 따라서, 마이크로 단위의 반도체 소자를 기판에 쉽게 본딩 접합시킬 수 있다.
나아가, 바디(110) 및 마이크로 범프(10)가 정육면체 형상을 가질 경우, 정렬이 더욱 쉽게 이루어질 수 있다.
마이크로 범프(10)가 육면체(또는 정육면체) 형상으로 형성되므로, 상하 단면적이 동일하여, 열적 전기적으로 병목 구간이 없으므로, 전기흐름 측면에서 유리하다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 마이크로 범프
110: 바디 111: 미세 트렌치
130: 코팅층
300: 몰드 310: 다공층
311: 포어 330: 배리어층
350: 관통홀
400: 시드층
S10: 준비 단계 S20: 관통홀 형성 단계
S30: 도금 단계 S40: 제거 단계
S50: 코팅 단계

Claims (8)

  1. 하부에 시드층이 구비된 양극산화막 재질의 몰드를 준비하는 준비 단계;
    상기 몰드에 복수개의 관통홀을 형성하는 관통홀 형성 단계;
    상기 시드층을 전기 도금하여 전기 전도성 재질로 이루어진 복수개의 바디를 상기 복수개의 관통홀 내부 각각에 형성하는 도금 단계;
    상기 복수개의 바디만이 남도록 상기 몰드 및 상기 시드층을 제거하는 제거 단계; 및
    상기 복수개의 바디 각각의 표면에 접합 재질로 이루어진 코팅층을 형성하는 코팅 단계;를 포함하는, 마이크로 범프의 제조 방법.
  2. 제1항에 있어서,
    상기 전기 전도성 재질은, Cu, Al, W, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질이고,
    상기 접합 재질은, Sn, AgSn, Au, PbSn, SnAgCu, SnAgBi, AuSn, In, InSn 또는 Sn을 포함하는 함금 중 적어도 어느 하나의 재질인, 마이크로 범프의 제조 방법.
  3. 제1항에 있어서,
    상기 시드층 및 상기 바디는 서로 다른 재질로 이루어진, 마이크로 범프의 제조 방법.
  4. 제1항에 있어서,
    상기 관통홀의 단면은 사각 단면이고,
    상기 복수개의 바디 각각은 육면체 형상을 갖으며, 상기 코팅층은 상기 바디의 6개의 면의 표면에 모두 형성되는, 마이크로 범프의 제조 방법.
  5. 제1항에 있어서,
    상기 몰드의 내부에는 복수개의 포어가 형성되고,
    상기 바디의 상면 및 하면을 제외한 측면에는 상기 포어에 의해 형성된 미세 트렌치가 형성되는, 마이크로 범프의 제조 방법.
  6. 전기 전도성 재질로 이루어진 육면체 형상의 바디;
    상기 바디의 상면 및 하면을 제외한 측면에 형성된 복수개의 미세 트렌치; 및
    상기 바디의 모든 면의 표면에 접합 재질로 코팅된 코팅층;을 포함하는, 마이크로 범프.
  7. 제6항에 있어서,
    상기 전기 전도성 재질은, Cu, Al, W, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질로 이루어지고,
    상기 접합 재질은, Sn, AgSn, Au, PbSn, SnAgCu, SnAgBi, AuSn, In, InSn 또는 Sn을 포함하는 함금 중 적어도 어느 하나의 재질로 이루어진, 마이크로 범프.
  8. 제6항에 있어서,
    상기 바디는 정육면체 형상을 갖는, 마이크로 범프.
KR1020220013540A 2022-01-28 2022-01-28 마이크로 범프 및 이의 제조 방법 KR20230117007A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220013540A KR20230117007A (ko) 2022-01-28 2022-01-28 마이크로 범프 및 이의 제조 방법
TW112102732A TW202339030A (zh) 2022-01-28 2023-01-19 微凸塊以及其製造方法
PCT/KR2023/001112 WO2023146257A1 (ko) 2022-01-28 2023-01-25 마이크로 범프 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220013540A KR20230117007A (ko) 2022-01-28 2022-01-28 마이크로 범프 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230117007A true KR20230117007A (ko) 2023-08-07

Family

ID=87472058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220013540A KR20230117007A (ko) 2022-01-28 2022-01-28 마이크로 범프 및 이의 제조 방법

Country Status (3)

Country Link
KR (1) KR20230117007A (ko)
TW (1) TW202339030A (ko)
WO (1) WO2023146257A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101610326B1 (ko) 2009-05-06 2016-04-07 엘지이노텍 주식회사 플립 칩 마이크로 범프 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217264A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法および製造装置
JP2011091185A (ja) * 2009-10-22 2011-05-06 Shinko Electric Ind Co Ltd 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
JP5752741B2 (ja) * 2012-09-26 2015-07-22 富士フイルム株式会社 多層基板および半導体パッケージ
KR102536305B1 (ko) * 2018-01-05 2023-05-24 (주)포인트엔지니어링 마이크로 led 구조체 및 이의 제조방법
KR102608888B1 (ko) * 2019-06-04 2023-12-01 (주)포인트엔지니어링 전기접속용 양극산화막 및 광소자 디스플레이 및 광소자 디스플레이 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101610326B1 (ko) 2009-05-06 2016-04-07 엘지이노텍 주식회사 플립 칩 마이크로 범프 제조방법

Also Published As

Publication number Publication date
TW202339030A (zh) 2023-10-01
WO2023146257A1 (ko) 2023-08-03

Similar Documents

Publication Publication Date Title
TWI608575B (zh) 半導體元件、半導體封裝及其製造方法
TWI467668B (zh) 封裝的半導體裝置、用於半導體裝置的封裝體及半導體裝置封裝方法
TWI714120B (zh) 封裝層電感器
US9754868B2 (en) Substrate structure, electronic package and method for fabricating the electronic package
US10553358B2 (en) Electronic substrates and interposers made from nanoporous films
US7071569B2 (en) Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection
TW201830652A (zh) 封裝結構
TWI489612B (zh) 三維積體電路內連結的製造方法
US10159148B2 (en) Porous alumina templates for electronic packages
US20240274522A1 (en) Package substrate
CN112992850A (zh) 半导体封装件及其制造方法
JP5338572B2 (ja) 半導体装置の製造方法
TWI838124B (zh) 具有改善的散熱效率的封裝及其形成方法
CN117542794A (zh) 基于转接板的三维堆叠封装结构及其制作方法
KR20230117007A (ko) 마이크로 범프 및 이의 제조 방법
TWI694562B (zh) 堆疊封裝結構及其製造方法
US20120103475A1 (en) Method of manufacturing metal base package with via
KR20230147949A (ko) 금속 성형물 및 이의 제조 방법
KR20230153870A (ko) 금속 성형물 및 이의 제조 방법
KR20230024650A (ko) 마이크로 범프, 이를 구비하는 전기 연결용 인터포저, 반도체 패키지, 다단 적층형 반도체 소자 및 디스플레이
KR101124110B1 (ko) 반도체 칩 패키지 및 그의 제조방법
CN222355120U (zh) 封装结构
CN220774343U (zh) 半导体封装
TWI834469B (zh) 半導體封裝及其製造方法
KR20230077869A (ko) 마이크로 범프 어레이

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20220128

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20250108

Comment text: Request for Examination of Application