Nothing Special   »   [go: up one dir, main page]

KR20230094548A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20230094548A
KR20230094548A KR1020210183801A KR20210183801A KR20230094548A KR 20230094548 A KR20230094548 A KR 20230094548A KR 1020210183801 A KR1020210183801 A KR 1020210183801A KR 20210183801 A KR20210183801 A KR 20210183801A KR 20230094548 A KR20230094548 A KR 20230094548A
Authority
KR
South Korea
Prior art keywords
pixel
unit
sub
unit pixel
signal output
Prior art date
Application number
KR1020210183801A
Other languages
English (en)
Inventor
이준안
정재진
조순익
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210183801A priority Critical patent/KR20230094548A/ko
Priority to US17/897,253 priority patent/US20230199346A1/en
Priority to CN202211649880.6A priority patent/CN116320805A/zh
Publication of KR20230094548A publication Critical patent/KR20230094548A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/672—Focus control based on electronic image sensor signals based on the phase difference signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서가 제공된다. 본 발명의 이미지 센서는, 제1 컬러 필터를 포함하고 제1 행을 따라 순차적으로 배치되어 제1 플로팅 확산 영역을 공유하는 제1 내지 제3 서브 픽셀 영역을 포함하는 제1 단위 픽셀 영역, 및 제2 컬러 필터를 포함하고 제2 행을 따라 순차적으로 배치되어 제1 플로팅 확산 영역과 다른 제2 플로팅 확산 영역을 공유하는 제1 내지 제3 서브 픽셀 영역을 포함하는 제2 단위 픽셀 영역을 포함하고, 제1 단위 픽셀 영역으로부터 출력되는 픽셀 신호의 출력 전압을 제1 픽셀 신호 출력 라인으로부터 입력받아 디지털 데이터로 변환하는 제1 ADC, 및 제2 단위 픽셀 영역으로부터 출력되는 픽셀 신호의 출력 전압을 제2 픽셀 신호 출력 라인으로부터 입력받아 디지털 데이터로 변환하는 제2 ADC를 포함하고, 제1 및 제2 단위 픽셀 영역 중 적어도 하나는 특수 픽셀 영역을 더 포함한다.

Description

이미지 센서{IMAGE SENSOR}
본 발명은 이미지 센서에 관한 것이다.
이미지 센싱 장치(image sensing device)는 광학 정보를 전기 신호로 변환시키는 반도체 소자 중 하나이다. 이러한 이미지 센싱 장치는 전하 결합형(CCD; Charge Coupled Device) 이미지 센싱 장치와 씨모스형(CMOS; Complementary Metal-Oxide Semiconductor) 이미지 센싱 장치를 포함할 수 있다.
CMOS 형 이미지 센서는 CIS(CMOS image sensor)라고 약칭될 수 있다. CIS는 2차원적으로 배열된 복수개의 픽셀들을 구비할 수 있다. 픽셀들 각각은 예를 들어, 포토 다이오드(photodiode, PD)를 포함할 수 있다. 포토 다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 할 수 있다.
최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로봇 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다. 또한, 반도체 장치가 고집적화됨에 따라 이미지 센서도 고집적화고 있다.
본 발명이 해결하려는 기술적 과제는, 성능 및 신뢰성이 향상된 이미지 센서를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 이미지 센서는, 픽셀 어레이 및 리드아웃 회로를 포함하는 이미지 센서로, 픽셀 어레이는
제1 컬러 필터를 가지고, 제1 로우(row) 라인을 따라 순차적으로 배치되어 제1 플로팅 확산 영역을 공유하는 제1 내지 제3 서브 픽셀 영역을 포함하는 제1 단위 픽셀 영역, 및 제2 컬러 필터를 가지고, 제2 로우 라인을 따라 순차적으로 배치되어 제1 플로팅 확산 영역과 다른 제2 플로팅 확산 영역을 공유하는 제1 내지 제3 서브 픽셀 영역을 포함하는 제2 단위 픽셀 영역을 포함하고, 리드아웃 회로는 제1 단위 픽셀 영역으로부터 출력되는 픽셀 신호의 출력 전압을 제1 픽셀 신호 출력 라인으로부터 입력받아 디지털 데이터로 변환하는 제1 ADC(Analog-Digtal Conveter), 및 제2 단위 픽셀 영역으로부터 출력되는 픽셀 신호의 출력 전압을 제2 픽셀 신호 출력 라인으로부터 입력받아 디지털 데이터로 변환하는 제2 ADC를 포함하고, 제1 및 제2 단위 픽셀 영역 중 적어도 하나는 위상 검출용 픽셀 영역을 더 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 이미지 센서는, 서로 동일한 컬러의 컬러 필터를 가지고 3x3 매트릭스 형태로 배치되어 제1 플로팅 확산 영역을 공유하는 복수의 서브 픽셀 영역 및 적어도 하나의 특수 픽셀 영역을 포함하는 제1 단위 픽셀 영역, 로우 라인을 통해 제1 단위 픽셀 영역을 제어하기 위한 제어 신호를 제공하는 로우 드라이버, 로우 드라이버가 선택한 로우 라인과 연결된 제1 단위 픽셀 영역으로부터 컬럼 라인을 통해 전압을 검출하는 리드아웃 회로, 및 제1 단위 픽셀 영역의 픽셀 신호로부터 이미지 데이터를 생성하는 신호 처리부를 포함하고, 제1 모드 적용 시, 신호 처리부는 제1 단위 픽셀 영역 중 특수 픽셀 영역의 픽셀 신호로부터 생성되는 이미지 데이터를 제외하고 이미지 데이터를 생성한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 이미지 센서는, 픽셀 어레이, 리드아웃 회로 및 신호 처리부를 포함하는 이미지 센서로, 픽셀 어레이는 제1 컬러의 컬러 필터를 가지고 제1 플로팅 확산 영역을 공유하도록 3x3 매트릭스 형태로 배치된 복수의 서브 픽셀 영역 및 특수 픽셀 영역을 포함하는 제1 단위 픽셀 영역, 및 제2 컬러의 컬러 필터를 가지고 제2 플로팅 확산 영역을 공유하도록 3x3 매트릭스 형태로 배치된 복수의 서브 픽셀 영역을 포함하는 제2 단위 픽셀 영역을 포함하고, 리드아웃 회로는 제1 단위 픽셀 영역으로부터 출력되는 픽셀 신호의 출력 전압을 제1 픽셀 신호 출력 라인으로부터 입력받아 디지털 데이터로 변환하는 제1 ADC, 및 제2 단위 픽셀 영역으로부터 출력되는 픽셀 신호의 출력 전압을 제2 픽셀 신호 출력 라인으로부터 입력받아 디지털 데이터로 변환하는 제2 ADC를 포함하고, 신호 처리부는 제1 단위 픽셀 영역의 픽셀 신호로부터 이미지 데이터를 생성하고, 제1 모드 적용 시, 신호 처리부는 제1 단위 픽셀 영역 중 특수 픽셀 영역의 픽셀 신호로부터 생성되는 이미지 데이터를 제외하고 이미지 데이터를 생성한다.
기타 실시예들의 구체적인 사항들은 발명의 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 이미지 촬영 장치를 설명하기 위한 블록도이다.
도 2는 몇몇 실시예에 따른 이미지 센서의 예시적인 블록도이다.
도 3은 도 2의 픽셀 어레이, 리드아웃 회로 및 이미지 신호 처리부를 설명하기 위한 블록도이다.
도 4는 도 2의 A-A' 선을 따라 절단한 단면도이다.
도 5는 도 2의 B-B' 선을 따라 절단한 단면도이다.
도 6은 도 2의 픽셀 어레이를 설명하기 위한 도면이다.
도 7은 몇몇 실시예에 따른 이미지 센서의 예시적인 평면도이다.
도 8은 도 2의 픽셀 어레이의 단위 픽셀 영역을 설명하기 위한 회로도이다.
도 9 및 도 10은 몇몇 실시예에 따른 이미지 센서의 리드아웃 회로를 설명하기 위한 도면들이다.
도 11 내지 도 15는 몇몇 실시예에 따른 이미지 센서의 픽셀 어레이를 설명하기 위한 도면들이다.
이하에서, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명의 몇몇 실시예에 따른 첨부된 도면을 참조하여 보다 상세하게 설명하고자 한다. 도 1 내지 도 8을 참조하여, 몇몇 실시예에 따른 이미지 센서에 대하여 설명한다.
도 1은 몇몇 실시예에 따른 이미지 촬영 장치를 설명하기 위한 블록도이다. 도 2는 몇몇 실시예에 따른 이미지 센서의 예시적인 블록도이다. 도 3은 도 2의 픽셀 어레이, 리드아웃 회로 및 이미지 신호 처리부를 설명하기 위한 블록도이다.
도 1을 참조하면, 이미지 촬영 장치(1000)는 촬영부(1100), 이미지 센서(100) 및 프로세서(1200)를 포함할 수 있다. 이미지 촬영 장치(1000)는 객체(S)를 촬영하여 영상 데이터를 획득할 수 있으며, 오토 포커싱(auto focusing, 자동 초점) 기능을 수행할 수 있다. 이미지 촬영 장치(1000)의 전체 동작은 프로세서(1200)에 의해 제어될 수 있다. 프로세서(1200)는 렌즈 구동부(1120), 타이밍 컨트롤러(120) 등에 각 구성 요소의 동작을 위한 제어 신호 및/또는 정보를 제공할 수 있다.
촬영부(1100)는 광을 수신하는 구성 요소로서, 렌즈(1110) 및 렌즈 구동부(1120)를 포함할 수 있으며, 렌즈(1110)는 적어도 하나의 렌즈들을 구비할 수 있다. 이 외에도, 촬영부(1100)는 조리개 및 조리개 구동부를 포함할 수 있다.
렌즈 구동부(1120)는 프로세서(1200)와 초점 검출에 관한 정보를 통신할 수 있고, 프로세서(1200)에서 제공된 제어 신호에 따라 렌즈(1110)의 위치를 조절할 수 있다. 렌즈 구동부(1120)는 렌즈(1110)를 객체(S)로부터의 거리가 증가하는 방향 또는 감소하는 방향으로 이동시킬 수 있다. 이로써, 렌즈(1110)와 객체(S) 사이의 거리가 조절될 수 있다. 렌즈(1110)의 위치에 따라 객체(S)에 대한 초점이 맞거나 흐려질 수 있다.
이미지 촬영 장치(1000)는 위상 검출 오토 포커싱(phase detection auto focusing, PDAF)을 수행할 수 있다. 예를 들어, 렌즈(1110)와 객체(S) 사이의 거리가 상대적으로 가까운 경우, 렌즈(1110)는 객체(S)에 대한 초점을 맞추기 위한 초점 위치(In-focus Position)에서 벗어나 있을 수 있고, 이미지 센서(100)에 촬영된 이미지들 사이에 위상 차가 발생할 수 있다. 렌즈 구동부(1120)는 프로세서(1200)에서 제공된 제어 신호에 기초하여, 렌즈(1110)를 객체(S)로부터의 거리가 증가하는 방향으로 이동시킬 수 있다.
또는, 렌즈(1110)와 객체(S) 사이의 거리가 상대적으로 먼 경우, 렌즈(1110)는 초점 위치에서 벗어나 있을 수 있고, 이미지 센서(100)에 맺힌 이미지들 사이에 위상 차가 발생할 수 있다. 렌즈 구동부(1120)는 프로세서(1200)에서 제공된 제어 신호에 기초하여, 렌즈(1110)를 객체(S)로부터의 거리가 감소하는 방향으로 이동시킬 수 있다
이미지 센서(100)는 입사되는 광을 이미지 데이터로 변환할 수 있다. 이미지 센서(100)는 픽셀 어레이(110), 타이밍 컨트롤러(120) 및 이미지 신호 처리부(130)를 포함할 수 있다. 렌즈(1110)를 투과한 광학 신호는 픽셀 어레이(110)의 수광면에 이르러 피사체의 상을 결상할 수 있다.
픽셀 어레이(110)는 광학 신호를 전기 신호로 변환하는 CIS(Complementary Metal Oxide Semiconductor Image Sensor)일 수 있다. 픽셀 어레이(110)는 복수의 센싱 픽셀들 및 복수의 위상 검출 픽셀들을 포함할 수 있다. 센싱 픽셀들은 객체(S)를 촬영한 이미지 데이터를 출력하기 위해 동작할 수 있으며, 위상 검출 픽셀들은 객체(S)를 촬영한 이미지 데이터 간의 위상 차이를 감지하여 렌즈(1110)를 이동시키기 위해 동작할 수 있다.
프로세서(1200)는 이미지 신호 처리부(130)로부터 이미지 데이터를 수신할 수 있고, 이미지 데이터에 관한 다양한 이미지 후처리 동작을 수행하거나, 위상 차 연산을 수행할 수 있다.
예를 들어, 프로세서(1200)는 센싱 픽셀들로부터 수신한 이미지 데이터에 대하여 밝기, 명암, 휘도 등의 이미지 파라미터를 조정하는 이미지 후처리 동작을 수행할 수 있다. 이미지 후처리 동작은 예컨대, 노이즈 저감 동작, 감마 보정(Gamma Correction), 색필터 배열보간(color filter array interpolation), 색 매트릭스(color matrix), 색보정(color correction), 색 향상(color enhancement) 등의 화질 개선을 위한 다양한 동작을 포함할 수 있다. 이 후, 프로세서(1200)는 압축 동작을 수행하여 이미지 파일을 생성할 수 있으며, 이미지 파일로부터 이미지 데이터를 복원할 수도 있다.
　다른 예로, 프로세서(1200)는 위상 검출 픽셀들로부터 수신한 이미지 데이터에 대하여 위상 차 연산을 수행할 수 있다. 프로세서(1200)는 위상 차 연산 결과로 초점의 위치, 초점의 방향 또는 객체(S)와 이미지 센서(100) 사이의 거리 등을 구할 수 있다. 프로세서(1200)는 위상 차 연산 결과를 기초로 하여, 렌즈(1110)의 위치를 이동시키기 위해 렌즈 구동부(1120)로 제어 신호를 출력할 수 있다.
몇몇 실시예에 따르면, 이미지 촬영 장치(1000)는 다양한 전자 기기에 포함될 수 있다. 예를 들어, 이미지 촬영 장치(1000)는 카메라, 스마트폰, 웨어러블 기기, 사물 인터넷(Internet of Things, IoT), 태블릿 PC(Personal Computer), 노트북 PC, PDA(Personal Digital Assistant), PMP(portable Multimedia Player), 네비게이션(navigation) 장치, 디스플레이 장치 등과 같은 전자 기기에 탑재될 수 있다. 또한 이미지 촬영 장치(1000)는 차량, 가구, 제조 설비, 도어, 각종 계측 기기 등에 부품으로서 구비되는 전자 기기에 탑재될 수 있다.
도 2를 참조하면, 이미지 센서(100)는 픽셀 어레이(110), 타이밍 컨트롤러(120), 이미지 신호 처리부(130), 로우 드라이버(140), 리드아웃 회로(150)를 포함할 수 있다.
도 2 및 후술하는 도 6을 함께 참조하면, 픽셀 어레이(110)는 복수의 단위 픽셀 영역(UP1, UP2, UP3, UP4, UP5, UP6, UP7, UP8)을 포함할 수 있다. 복수의 단위 픽셀 영역(UP1-UP8) 각각은 3x3 매트릭스 형태로 배치된 복수의 서브 픽셀 영역(SUB_UP1, SUB_UP2, SUB_UP3, SUB_UP4, SUB_UP5, SUB_UP6, SUB_UP7, SUB_UP8)을 포함할 수 있다. 예를 들어, 복수의 제1 서브 픽셀 영역(SUB_UP1)은 제1 단위 픽셀 영역(UP1) 내에서 3x3 매트릭스 형태로 배치되고 9개로 구성될 수 있다. 또한, 제1 단위 픽셀 영역(UP1)은 위상 검출 픽셀이 포함된 적어도 하나의 위상 검출용 픽셀 영역(AF)을 포함할 수 있다.
복수의 서브 픽셀 영역(SUB_UP1-SUB_UP8) 각각은 광 감지 소자를 포함하는 센싱 픽셀을 포함할 수 있다. 예를 들어, 광 감지 소자는 포토 다이오드일 수 있다. 광 감지 소자는 외부에서 입사된 빛에 의해 광 전하를 생성할 수 있으며, 복수의 서브 픽셀 영역(SUB_UP1-SUB_UP8)은 광 전하를 전압 또는 전류 신호로 변환하여 후술하는 픽셀 신호 출력 라인(OUT1, OUT2,...)을 통해 픽셀 신호로 출력할 수 있다.
픽셀 신호는, 복수의 서브 픽셀 영역(SUB_UP1-SUB_UP8)으로부터 출력된 이미지 신호를 포함할 수 있다. 예를 들어, 복수의 서브 픽셀 영역(SUB_UP1-SUB_UP8)은 도 1의 객체(S)에 대응하는 이미지 신호들을 픽셀 신호로 출력할 수 있다. 또한, 위상 검출용 픽셀 영역(AF)은 객체(S)가 촬영되어 생성된 이미지들 사이의 위상 차를 산출하기 위해 이용되는 위상 신호들을 생성할 수 있다.
몇몇 실시예에 따르면, 픽셀 어레이(110)는 복수의 단위 픽셀 영역(UP1-UP8)을 포함할 수 있다. 각각의 복수의 단위 픽셀 영역(UP1-UP8)은 로우 라인 (ROW1, ROW2,...) 방향 또는 컬럼 라인(CL1, CL2,...) 방향으로 서로 인접하게 배치될 수 있다.
타이밍 컨트롤러(120)는 픽셀 어레이(110)가 광을 흡수하여 전하를 축적하게 하거나, 축적된 전하를 임시로 저장하게 할 수 있다. 또한 타이밍 컨트롤러(120)는 저장된 전하에 따른 전기적 신호를 픽셀 어레이(110)의 외부로 출력하게 하도록 로우 드라이버(140)에 타이밍 컨트롤 신호를 제공함으로써, 로우 드라이버(140)를 제어할 수 있다.
로우 드라이버(140)는 타이밍 컨트롤러(120)의 제어에 따라 로우 라인 (ROW1, ROW2,...) 단위로 픽셀 어레이(110)를 제어할 수 있다. 로우 드라이버(140)는 로우 어드레스에 따라 픽셀 어레이(110)의 로우 라인(ROW1, ROW2,...) 중 적어도 하나의 로우 라인(ROW1, ROW2,...)을 선택할 수 있다. 이에 따라 복수의 서브 픽셀 영역(SUB_UP1-SUB_UP8) 및 복수의 위상 검출용 픽셀 영역(AF)을 복수의 로우 라인(ROW1, ROW2,...)에 따라 제어할 수 있다. 로우 드라이버(140)는 로우 어드레스를 디코딩하고 선택 트랜지스터(AX), 리셋 트랜지스터(RX), 및 소스 팔로워 트랜지스터(SX)와 연결될 수 있다. 픽셀 어레이(110)는 로우 드라이버(140)로부터 수신된 픽셀 선택 신호(SEL), 리셋 신호(RS) 및 전하 전송 신호(TS)와 같은 복수의 구동 신호들에 의해 구동될 수 있다.
리드아웃 회로(150)는 샘플링 회로(151), 아날로그-디지털 컨버터(Analog-to-Digital Converter, ADC, 152), 및 버퍼(153)를 포함할 수 있다.
샘플링 회로(151)는　상관　이중 샘플링 기법(Correlated Double Sampling, CDS)이 적용되는 비교 결과 신호를 생성할 수 있으며,　이는 상관　이중 샘플링 회로로 지칭될 수 있다. 복수의 픽셀들로부터 출력되는 픽셀 신호들은 각 픽셀마다 가지는 픽셀 고유의 특성(예를 들어, FPN(Fixed Pattern Noise) 등)에 의한 편차 및/또는 픽셀로부터 픽셀 신호를 출력하기 위한 로직의 특성 차이에 기인한 편차를 가질 수 있다. 이러한 픽셀 신호들 간의 편차를 보상하기 위하여, 픽셀 신호들 각각에 대하여 리셋 성분(또는 리셋 신호) 및 이미지 성분(또는 이미지 신호)을 구하고 그 차이를 유효한 신호 성분으로 추출하는 것을　상관　이중 샘플링 기법이라 할 수 있다. 리드아웃 회로(150)는 상관 이중 샘플링의 결과로 출력된 픽셀 데이터(PDTA)를 이미지 신호 처리부(130)로 출력하거나, 프로세서(1200)로 출력할 수 있다.
ADC(152)는 컬럼 라인(CL1, CL2,...)을 통해 픽셀 어레이(110)와 연결될 수 있다. ADC(152)는 픽셀 어레이(110)로부터 컬럼 라인(CL1, CL2,...)을 통해 수신되는 아날로그 신호들을 디지털 신호들로 변환할 수 있다. ADC(152)의 개수는 로우 라인(ROW1, ROW2,...)을 따라 배치되는 단위 픽셀 영역들의 개수 및 컬럼 라인(CL1, CL2,...)의 개수에 기초하여 결정될 수 있다. ADC(152)는 적어도 하나 이상일 수 있지만, 이에 제한되는 것은 아니다.
버퍼(153)는 ADC(152)에 의해서 제공되는 각각의 컬럼 라인(CL1, CL2,...) 단위의 데이터를 래치(latch)하여 출력한다. 구체적으로 도시되지는 않았으나, 버퍼(153)는 타이밍 컨트롤러(120)로부터의 제어 신호에 따라 ADC(152)에서 출력되는 데이터를 일시 저장하고, 이후 컬럼 디코더에 의해서 순차적으로 래치된 데이터를 출력할 수 있다.
이미지 신호 처리부(130)는 픽셀 데이터(PDTA)에 대하여 다양한 신호 처리를 수행할 수 있다. 이미지 신호 처리부(130)는 디지털 비닝 동작, 노이즈 저감 처리, 게인 조정, 파형 정형화 처리, 보간 처리, 화이트밸런스 처리, 감마 처리, 에지 강조 처리 등을 수행할 수 있다. 또한, 이미지 신호 처리부(130)는 위상 검출 오토 포커싱 시에 위상 검출 픽셀들의 위상 정보를 프로세서(1200)로 출력하여, 위상 차 연산을 수행하도록 할 수 있다. 몇몇 실시예에 있어서, 이미지 신호 처리부(130)는 이미지 센서(100) 외부의 이미지 프로세서(예를 들어, 도 1의 1200)에 구비될 수 있다.
도 4는 도 2의 A-A' 선을 따라 절단한 단면도이다.
도 4를 참조하면, 몇몇 실시예에 따른 이미지 센서는 기판(SB_1, SB_2), 광전 변환층(PD_1, PD_2), 반사 방지막(250), 측면 반사 방지막(240),　컬러 필터(CF_1), 상부 평탄화막(220), 하부 평탄화막(230), 마이크로 렌즈(ML_1, ML_2)를 포함한다.
기판(SB_1, SB_2)은 예를 들어, P형 또는 N형 벌크 기판을 사용하거나, P형 벌크 기판에 P형 또는 N형 에피층을 성장시켜 사용하거나, N형 벌크 기판에 P형 또는 N형 에피층을 성장시켜 사용할 수도 있다. 또한, 기판(SB_1, SB_2)은 반도체 기판 이외에도 플라스틱 기판과 같은 유기(organic) 물질이 포함된 기판을 사용할 수 있다.
광전 변환층(PD_1, PD_2)은 포토 다이오드, 포토 트랜지스터, 포토 게이트, 또는 핀형(pinned) 포토 다이오드일 수 있다.
반사 방지막(250)과 측면 반사 방지막(240)은 외부에서 마이크로 렌즈(ML_1, ML_2)로 입사하는 빛이 Gr 영역과 R 영역으로 서로 침투하지 않도록 막아줄 수 있다. 반사 방지막(250)과 측면 반사 방지막(240)은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막, 수지 및 이들의 조합물, 이들의 적층물과 같은 절연막으로 이루어질 수 있다.
상부 평탄화막(220)과 하부 평탄화막(230)은　컬러 필터(CF_1)를 사이에 두고 평탄하게 형성될 수 있다. 상부 평탄화막(220)과 하부 평탄화막(230)은 실리콘 산화막 계열의 물질, 실리콘 질화막 계열의 물질, 수지 또는 이들의 조합 중 적어도 하나를 포함할 수 있다.
도 5는 도 2의 B-B' 선을 따라 절단한 단면도이다. 설명의 편의를 위해, 도 4를 이용하여 설명한 내용과 동일한 내용에 대해서는 설명을 생략하거나 간략히 할 수 있다.
도 5를 참조하면, 위상 검출용 픽셀 영역(AF1)의 복수의 위상 검출 픽셀(예컨대, AFP1, AFP2)은 동일한 하나의 마이크로 렌즈(ML_3)를 포함할 수 있다. 위상 검출 픽셀(AFP1, AFP2)들은 하나의 마이크로 렌즈(ML_3)를 공유함으로서, 픽셀 어레이(110)의 단위 면적 당 픽셀의 개수를 증가시킬 수 있다. 예를 들어, 위상 검출용 픽셀 영역(AF1)에 포함된 복수의 위상 검출 픽셀(AFP1, AFP2)들은 동일한 컬러를 갖는 컬러 필터(CF_2)를 포함할 수 있다. 위상 차 연산을 수행하기 위해서 동일한 파장 대역의 빛이 요구되기 때문이다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
구체적으로 도시되지는 않았으나, 복수의 위상 검출 픽셀(AFP1, AFP2)은 포토 다이오드(PD3_1, PD3_2)의 일부분을 기판(SB_3) 내에 배치된 메탈 구조로 가리고(shield), 메탈 구조로 가려지지 않은 부분으로 입사되는 빛만을 검출할 수 있다. 메탈 구조로 가려진 픽셀과 가려지지 않은 픽셀을 이용하여 위상 차이를 검출할 수 있다.
도 6은 도 2의 픽셀 어레이를 설명하기 위한 도면이다. 도 7은 몇몇 실시예에 따른 이미지 센서의 예시적인 평면도이다. 도 8은 도 2의 픽셀 어레이의 단위 픽셀 영역을 설명하기 위한 회로도이다.
도 6을 참조하면, 픽셀 어레이(110)에 포함되는 복수의 단위 픽셀 영역(UP1-UP8)은 블루(B), 그린(Gb, Gr), 레드(R) 컬러를 각각 센싱하기 위한 복수의 서브 픽셀 영역(SUB_UP1-SUB_UP8)을 포함할 수 있다. 도 4 및 도 6을 함께 참조하면, 복수의 서브 픽셀 영역(SUB_UP1-SUB_UP8)은 각각에 대응하는 컬러를 선택적으로 투과할 수 있는 컬러 필터(CF_1)를 포함할 수 있다. 컬러 필터(CF_1)가 블루, 그린 및 레드 컬러를 센싱하는 필터들을 포함하는 예가 설시되었으나, 본 발명의 기술적 사상에 이에 제한되는 것은 아니다.
복수의 단위 픽셀 영역(UP1-UP8)에 포함된 복수의 서브 픽셀 영역(SUB_UP1-SUB_UP8)은 각각 서로 다른 플로팅 확산 영역(FD1, FD2, FD3, FD4, FD5, FD6, FD7, FD8)을 공유할 수 있다. 예를 들어, 제1 단위 픽셀 영역(UP1)에 포함된 복수의 제1 서브 픽셀 영역(SUB_UP1)은 제1 플로팅 확산 영역(FD1)을 공유하고, 제2 단위 픽셀 영역(UP2)에 포함된 복수의 제2 서브 픽셀 영역(SUB_UP2)들은 제2 플로팅 확산 영역(FD2)을 공유하고, 제3 단위 픽셀 영역(UP3)에 포함된 복수의 제3 서브 픽셀 영역(SUB_UP3)들은 제3 플로팅 확산 영역(FD3)을 공유하고, 제4 단위 픽셀 영역(UP4)에 포함된 복수의 제4 서브 픽셀 영역(SUB_UP4)들은 제4 플로팅 확산 영역(FD4)을 공유할 수 있다. 복수의 단위 픽셀 영역(UP1-UP8)에 포함된 복수의 서브 픽셀 영역(SUB_UP1-SUB_UP8)이 각각 하나의 플로팅 확산 영역을 공유함으로써, 픽셀 신호를 증폭시킬 수 있다.
제1 내지 제4 단위 픽셀 영역(UP1-UP4)과 제5 내지 제8 단위 픽셀 영역(UP5-UP8)은 제1 및 제2 픽셀 신호 출력 라인(OUT1, OUT2)을 통해 픽셀 신호를 출력할 수 있다.
동일한 컬럼 라인(CL1, CL2,...)에 포함된 제1 내지 제4 단위 픽셀 영역(UP1-UP4)의 서브 픽셀 영역(SUB_UP1-SUB_UP4)들과 제5 내지 제8 단위 픽셀 영역(UP5-UP8)의 서브 픽셀 영역(SUB_UP5-SUB_UP8)들은, 로우 라인(ROW1, ROW2,...) 단위로 픽셀 신호를 출력할 수 있다.
예를 들어, 제1 로우 라인(ROW1)에 배치된 제1 단위 픽셀 영역(UP1)의 제1 서브 픽셀 영역(SUB_UP1)의 픽셀 신호를 출력하고, 제2 로우 라인(ROW2)에 배치된 제2 단위 픽셀 영역(UP2)의 제2 서브 픽셀 영역(SUB_UP2)의 픽셀 신호를 출력하고, 제3 로우 라인(ROW3)에 배치된 제3 단위 픽셀 영역(UP3)의 제3 서브 픽셀 영역(SUB_UP3)의 픽셀 신호를 출력하고, 제4 로우 라인(ROW4)에 배치된 제4 단위 픽셀 영역(UP4)의 제4 서브 픽셀 영역(SUB_UP4)의 픽셀 신호를 제1 픽셀 신호 출력 라인(OUT1)을 통해 출력할 수 있다. 복수의 서브 픽셀 영역(SUB_UP1-SUB_UP8)들에서 출력된 픽셀 신호를 함께 이용하여, 저조도에서도 고품질의 이미지를 획득할 수 있다.
제1 ADC(ADC1)는 각각이 제1 내지 제4 로우 라인(ROW1, ROW2, ROW3, ROW4)에 배치된 제1 내지 제4 단위 픽셀 영역(UP1, UP2, UP3, UP4)으로부터 출력되는 픽셀 신호의 출력 전압을 제1 픽셀 신호 출력 라인(OUT1)으로부터 입력받아 디지털 데이터로 변환할 수 있다. 이 경우, 제1 내지 제4 단위 픽셀 영역(UP1, UP2, UP3, UP4)으로부터 출력되는 픽셀 신호는 서로 동일한 제1 픽셀 신호 출력 라인(OUT1)을 통해 제1 ADC로 각각 리드(read)될 수 있다.
제2 ADC(ADC2)는 각각이 제1 내지 제4 로우 라인(ROW1, ROW2, ROW3, ROW4)에 배치된 제5 내지 제8 단위 픽셀 영역(UP5, UP6, UP7, UP8)으로부터 출력되는 픽셀 신호의 출력 전압을 제2 픽셀 신호 출력 라인(OUT2)으로부터 입력받아 디지털 데이터로 변환할 수 있다. 이 경우, 제5 내지 제8 단위 픽셀 영역(UP5, UP6, UP7, UP8)으로부터 출력되는 픽셀 신호는 서로 동일한 제2 픽셀 신호 출력 라인(OUT2)을 통해 제2 ADC로 각각 리드(read)될 수 있다.
도 6을 참조하면, 이미지 센서(100)는 바이어스 회로(B1, B2)를 더 포함할 수 있다. 바이어스 회로(B1, B2)는 제1 및 제2 픽셀 신호 출력 라인(OUT1, OUT2)과 각각 연결될 수 있다.
도 7을 참조하면, 로우 드라이버(140)가 복수의 로우 라인(ROW1, ROW2,...)을 순차 선택함에 따라, 제1 컬럼 라인(CL1)의 멀티플렉서(multiplexer)를 통해 수신하는 복수의 로우 라인(ROW1, ROW2,...)의 픽셀들에 대응된 광전 변환 신호들과, 제2 컬럼 라인(CL2)의 멀티플렉서(multiplexer)를 통해 수신하는 복수의 로우 라인(ROW1, ROW2,...)의 픽셀들에 대응된 광전 변환 신호들을 전하 합산 방식으로 합산하여 순차 출력할 수 있다.
도 8은 도 6의 제1 내지 제8 단위 픽셀 영역(UP1-UP8) 중 예시적으로 제8 단위 픽셀 영역(UP8)을 설명하기 위한 회로도이다. 이하에서 설명하는 제8 단위 픽셀 영역(UP8)에 관한 설명은 제1 내지 제7 단위 픽셀 영역(UP1-UP7)에도 마찬가지로 적용될 수 있다.
도 8을 참조하면, 제8 단위 픽셀 영역(UP8)은 3x3 매트릭스 형태로 배치된 9개의 서브 픽셀 영역(SUB_UP8_1, SUB_UP8_2, SUB_UP8_2, SUB_UP8_4, SUB_UP8_5, SUB_UP8_6, SUB_UP8_7, SUB_UP8_8, SUB_UP8_9)을 포함할 수 있다. 9개의 서브 픽셀 영역(SUB_UP8_1-SUB_UP8_9)은 각각 9개의 광전 변환층들(PD1, PD2, PD3, PD4, PD5, PD6, PD7, PD8, PD9), 9개의 전송 트랜지스터(TX1, TX2, TX3, TX4, TX5, TX6, TX7, TX8, TX9)를 포함할 수 있다. 복수의 서브 픽셀 영역(SUB_UP8_1-SUB_UP8_9)은 1개의 플로팅 확산 영역(FD; Floating Diffusion region), 리셋 트랜지스터(RX), 소스 팔로워 트랜지스터(SX) 및 선택 트랜지스터(AX)를 포함할 수 있다.
광전 변환층들(PD1-PD9)은 외부로부터 입사되는 광의 양에 비례하여 전하를 생성할 수 있다. 광전 변환층들(PD1-PD9)은 n형 불순물 영역과 p형 불순물 영역을 포함하는 포토 다이오드일 수 있다. 광전 변환층들(PD1-PD9)은 생성되어 축적된 전하를 플로팅 확산 영역(FD)으로 전송하는 전송 트랜지스터(TX1-TX9)와 커플링될 수 있다. 플로팅 확산 영역(FD)은 전하를 전압으로 전환하는 영역으로, 기생 커패시턴스를 갖고 있기 때문에 전하가 누적적으로 저장될 수 있다.
전송 트랜지스터들(TX1-TX9)의 각각의 일단은 광전 변환층들(PD1-PD9) 중 하나와 연결되고, 전송 트랜지스터들(TX1-TX9)의 각각의 타단은 플로팅 확산 영역(FD)과 연결될 수 있다. 전송 트랜지스터들(TX1-TX9)은 전송 신호들에 의해 구동되는 트랜지스터로 형성될 수 있다. 전송 신호들은 전송 게이트들을 통해 인가될 수 있다. 즉, 전송 트랜지스터(TX1-TX9)는, 광전 변환층들(PD1-PD9)로부터 생성된 전하를 상기 전송 신호들에 따라 플로팅 확산 영역(FD)으로 전송할 수 있다.
타이밍 컨트롤러(120)의 제어에 따라 로우 드라이버(140)는 전송 트랜지스터(TX)의 동작을 제어할 수 있다. 전송 트랜지스터(TX)는 광전 변환층(PD)이 축적한 광 전하를 출력하도록 턴 온(turn-on)될 수 있다. 몇몇 실시예에서, 각각의 서브 픽셀 영역(SUB_UP1-SUB_UP8)의 전송 트랜지스터(TX)은 개별적으로 구동될 수 있다. 예를 들어, 도 8을 참조하면, 로우 드라이버(140)는 전송 트랜지스터들(TX1-TX9)을 개별적으로 제어하여 광전 변환층들(PD1-PD9)이 축적한 광 전하를 출력하도록 턴 온시킬 수 있다.
한편, 자동 초점 기능 모드 적용 시, 로우 드라이버(140)는 위상 검출용 픽셀 영역(AF)의 전송 트랜지스터(TX)를 제어하여 위상 검출용 픽셀 영역(AF)의 광전 변환층(PD)이 축적한 광 전하를 출력하지 않도록 턴 오프(turn-off)시킬 수 있다. 즉, 로우 드라이버(140)는 위상 검출용 픽셀 영역(AF)이 배치된 로우 라인(ROW1, ROW2,...)을 선택하지 않음으로써 전송 트랜지스터(TX)를 턴 오프시킬 수 있다. 이어, 신호 처리부(130)는 위상 검출용 픽셀 영역(AF)의 픽셀 신호로부터 생성되는 이미지 데이터를 제외하고 이미지 데이터를 생성할 수 있다.
예를 들어, 도 2 및 도 8을 함께 참조하면, 신호 처리부(130)는 하나의 단위 픽셀 영역(UP8) 중 위상 검출용 픽셀 영역(AF)을 제외한 제1 내지 제8 서브 픽셀 영역(SUB_UP8_1-SUB_UP8_8)으로부터 생성되는 이미지 데이터를 생성할 수 있다. 다른 예로, 신호 처리부(130)는 하나의 단위 픽셀 영역(UP8) 중 위상 검출용 픽셀 영역(AF)을 제외한 제1 내지 제7 서브 픽셀 영역(SUB_UP8_1-SUB_UP8_7)으로부터 생성되는 이미지 데이터를 생성할 수 있다.
한편, 위상 검출용 픽셀 영역(AF)의 배치 관계에 대하여서는 도 2에 관한 설명에 제한되지 아니하고, 후술하는 도 11 내지 도 15를 통해 보다 다양하게 설명될 수 있다.
도 8을 참조하면, 소스 팔로워 트랜지스터(SX)는, 광전 변환층들(PD1-PD9)로부터 전하를 전달받은 플로팅 확산 영역(FD)의 전기적 포텐셜의 변화를 증폭하고 이를 제2 픽셀 신호 출력 라인(OUT2)으로 출력할 수 있다. 소스 팔로워 트랜지스터(SX)가 턴 온되면, 소스 팔로워 트랜지스터(SX)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 선택 트랜지스터(AX)의 드레인 영역으로 전달될 수 있다. 소스 팔로워 트랜지스터(SX)의 소스 팔로워 게이트는 플로팅 확산 영역(FD)과 연결될 수 있다.
선택 트랜지스터(AX)는 로우 라인 단위로 읽어낼 단위 픽셀 영역을 선택할 수 있다. 선택 트랜지스터(AX)는 로우 라인 선택 신호를 인가하는 선택 라인에 의해 구동되는 트랜지스터로 이루어질 수 있다. 로우 라인 선택 신호는 선택 게이트를 통해 인가될 수 있다.
리셋 트랜지스터(RX)는 플로팅 확산 영역(FD)을 주기적으로 리셋시킬 수 있다. 리셋 트랜지스터(RX)는 리셋 신호를 인가하는 리셋 라인에 의해 구동되는 트랜지스터로 이루어질 수 있다. 리셋 신호는 리셋 게이트를 통해 인가될 수 있다. 리셋 신호에 의해 리셋 트랜지스터(RX)가 턴 온되면, 리셋 트랜지스터(RX)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 플로팅 확산 영역(FD)으로 전달될 수 있다.
몇몇 실시예에 따르면, 하나의 플로팅 확산 영역(FD)을 공유하는 3x3 매트릭스 형태로 배치된 복수의 서브 픽셀 영역(SUB_UP8_1-SUB_UP8_9)을 포함하는 이미지 센서(100)의 경우, 픽셀 각각의 신호를 읽어내기 위해 필요한 소자의 개수를 최소화할 수 있다. 결과, 반도체 장치의 노이즈를 저감하고, 고집적화를 보다 용이하게 구현할 수 있다.
도 9 및 도 10은 몇몇 실시예에 따른 이미지 센서의 리드아웃 회로를 설명하기 위한 도면들이다. 설명의 편의를 위해, 도 1 내지 도 8을 이용하여 설명한 내용과 동일한 내용에 대해서는 설명을 생략하거나 간략히 할 수 있다.
도 9 및 도 10을 참조하면, 도 6과 비교하여 픽셀 신호 출력 라인의 개수 및 ADC의 개수가 상이할 수 있다.
도 9를 참조하면, 제1 및 제2 단위 픽셀 영역(UP1, UP2)과 제3 및 제4 단위 픽셀 영역(UP3, UP4)은 각각 제1_2 및 제1_1 픽셀 신호 출력 라인(OUT1_2, OUT1_1)을 통해 픽셀 신호를 출력하고, 제5 및 제6 단위 픽셀 영역(UP5, UP6)과 제7 및 제8 단위 픽셀 영역(UP7, UP8)은 각각 제2_2 및 제2_1 픽셀 신호 출력 라인(OUT2_2, OUT2_1)을 통해 픽셀 신호를 출력할 수 있다.
동일한 컬럼 라인에 포함된 제1 및 제2 단위 픽셀 영역(UP1, UP2)의 서브 픽셀 영역(SUB_UP1-SUB_UP2)들, 제3 및 제4 단위 픽셀 영역(UP3, UP4)의 서브 픽셀 영역(SUB_UP3-SUB_UP4)들, 제5 및 제6 단위 픽셀 영역(UP5, UP6)의 서브 픽셀 영역(SUB_UP5-SUB_UP6)들, 제7 및 제8 단위 픽셀 영역(UP7, UP8)의 서브 픽셀 영역(SUB_UP7-SUB_UP8)들은, 로우 라인 (ROW1, ROW2,...) 단위로 픽셀 신호를 출력할 수 있다.
제1_2 ADC(ADC1_2)는 각각이 제1 및 제2 로우 라인(ROW1, ROW2)에 배치된 제1 및 제2 단위 픽셀 영역(UP1, UP2)으로부터 출력되는 픽셀 신호의 출력 전압을 제1_2 픽셀 신호 출력 라인(OUT1_2)으로부터 입력받아 디지털 데이터로 변환할 수 있다. 이 경우, 제1 및 제2 단위 픽셀 영역(UP1, UP2)으로부터 출력되는 픽셀 신호는 서로 동일한 제1_2 픽셀 신호 출력 라인(OUT1_2)을 통해 제1_2 ADC로 각각 리드(read)될 수 있다.
제1_1 ADC(ADC1_1)는 각각이 제3 및 제4 로우 라인(ROW3, ROW4)에 배치된 제3 및 제4 단위 픽셀 영역(UP3, UP4)으로부터 출력되는 픽셀 신호의 출력 전압을 제1_1 픽셀 신호 출력 라인(OUT1_1)으로부터 입력받아 디지털 데이터로 변환할 수 있다. 이 경우, 제3 및 제4 단위 픽셀 영역(UP3, UP4)으로부터 출력되는 픽셀 신호는 서로 동일한 제1_1 픽셀 신호 출력 라인(OUT1_1)을 통해 제1_1 ADC로 각각 리드(read)될 수 있다.
제2_2 ADC(ADC2_2)는 각각이 제1 및 제2 로우 라인(ROW1, ROW2)에 배치된 제5 및 제6 단위 픽셀 영역(UP5, UP6)으로부터 출력되는 픽셀 신호의 출력 전압을 제2_2 픽셀 신호 출력 라인(OUT2_2)으로부터 입력받아 디지털 데이터로 변환할 수 있다. 이 경우, 제5 및 제6 단위 픽셀 영역(UP5, UP6)으로부터 출력되는 픽셀 신호는 서로 동일한 제2_2 픽셀 신호 출력 라인(OUT2_2)을 통해 제2_2 ADC로 각각 리드(read)될 수 있다.
제2_1 ADC(ADC2_1)는 각각이 제3 및 제4 로우 라인(ROW3, ROW4)에 배치된 제7 및 제8 단위 픽셀 영역(UP7, UP8)으로부터 출력되는 픽셀 신호의 출력 전압을 제2_1 픽셀 신호 출력 라인(OUT2_1)으로부터 입력받아 디지털 데이터로 변환할 수 있다. 이 경우, 제7 및 제8 단위 픽셀 영역(UP7, UP8)으로부터 출력되는 픽셀 신호는 서로 동일한 제2_1 픽셀 신호 출력 라인(OUT2_1)을 통해 제2_1 ADC로 각각 리드(read)될 수 있다.
도 10을 참조하면, 제1 및 제2 단위 픽셀 영역(UP1, UP2)은 각각 제1_4 및 제1_3 픽셀 신호 출력 라인(OUT1_4, OUT1_3)을 통해 픽셀 신호를 출력하고, 제3 및 제4 단위 픽셀 영역(UP3, UP4)은 각각 제1_1 및 제1_2 픽셀 신호 출력 라인(OUT1_1, OUT1_2)을 통해 픽셀 신호를 출력하고, 제5 및 제6 단위 픽셀 영역(UP5, UP6)은 각각 제2_4 및 제2_3 픽셀 신호 출력 라인(OUT2_4, OUT2_3)을 통해 픽셀 신호를 출력하고, 제7 및 제8 단위 픽셀 영역(UP7, UP8)은 각각 제2_1 및 제2_2 픽셀 신호 출력 라인(OUT2_1, OUT2_2)을 통해 픽셀 신호를 출력할 수 있다.
제1 내지 제8 단위 픽셀 영역(UP1-UP8)의 서브 픽셀 영역(SUB_UP1-SUB_UP8)들은 서로 다른 컬럼 라인에 배치되어 로우 라인 단위로 픽셀 신호를 출력할 수 있다.
예를 들어, 제1_4 ADC(ADC1_4)는 각각이 제1 로우 라인(ROW1)에 배치된 제1 단위 픽셀 영역(UP1)으로부터 출력되는 픽셀 신호의 출력 전압을 제1_4 픽셀 신호 출력 라인(OUT1_4)으로부터 입력받아 디지털 데이터로 변환할 수 있다. 제1_3 ADC(ADC1_3)는 각각이 제2 로우 라인(ROW2)에 배치된 제2 단위 픽셀 영역(UP2)으로부터 출력되는 픽셀 신호의 출력 전압을 제1_3 픽셀 신호 출력 라인(OUT1_3)으로부터 입력받아 디지털 데이터로 변환할 수 있다. 제1_1 ADC(ADC1_1)는 각각이 제3 로우 라인(ROW3)에 배치된 제3 단위 픽셀 영역(UP3)으로부터 출력되는 픽셀 신호의 출력 전압을 제1_1 픽셀 신호 출력 라인(OUT1_1)으로부터 입력받아 디지털 데이터로 변환할 수 있다. 제1_2 ADC(ADC1_2)는 각각이 제4 로우 라인(ROW4)에 배치된 제4 단위 픽셀 영역(UP4)으로부터 출력되는 픽셀 신호의 출력 전압을 제1_2 픽셀 신호 출력 라인(OUT1_2)으로부터 입력받아 디지털 데이터로 변환할 수 있다.
이 경우, 제1 내지 제8 단위 픽셀 영역(UP1-UP8)으로부터 출력되는 각각의 픽셀 신호는 서로 다른 픽셀 신호 출력 라인(OUT1_1-OUT2_4)을 통해 서로 다른 ADC(ADC1_1-ADC2_4)로 각각 리드(read)될 수 있다. 결과, 이미지 센서의 고속 동작(high frame rate)을 구현할 수 있다.
도 11 내지 도 15는 몇몇 실시예에 따른 이미지 센서의 픽셀 어레이를 설명하기 위한 도면들이다. 설명의 편의를 위해, 도 1 내지 도 10을 이용하여 설명한 내용과 동일한 내용에 대해서는 설명을 생략하거나 간략히 할 수 있다.
도 11을 참조하면, 복수의 단위 픽셀 영역들(UP1-UP8)에 위상 검출용 픽셀 영역(AF1_1-AF1_8)이 포함될 수 있다. 예를 들어, 9개의 서브 픽셀 영역들(SUB_UP1) 중 2개의 영역은 위상 검출용 픽셀 영역(AF1_1)일 수 있다. 각각의 단위 픽셀 영역들(UP1-UP8)에 포함된 위상 검출용 픽셀 영역(AF1_1, AF1_2, AF1_3, AF1_4, AF1_5, AF1_6, AF1_7, AF1_8)들은 로우 라인(ROW1, ROW2,...) 방향으로 나란하게 배열될 수 있다. 예를 들어, 하나의 위상 검출용 픽셀 영역(AF1_1)에 포함된 위상 검출 픽셀들은 동일한 단위 픽셀 영역(UP1)에 배치되어 동일한 컬러의 광을 감지할 수 있다.
도 12를 참조하면, 복수의 단위 픽셀 영역들(UP1-UP8) 중 일부 영역들(UP1, UP3, UP6, UP8)에 위상 검출용 픽셀 영역(AF2_1, AF2_2, AF2_3, AF2_4)이 포함될 수 있다. 예를 들어, 9개의 서브 픽셀 영역들(SUB_UP1) 중 2개의 영역은 위상 검출용 픽셀 영역(AF2_1)일 수 있다. 각각의 단위 픽셀 영역들(UP1-UP8)에 포함된 위상 검출용 픽셀 영역(AF2_1, AF2_2, AF2_3, AF2_4)들은 로우 라인(ROW1, ROW2,...) 방향으로 나란하게 배열될 수 있다. 위상 검출용 픽셀 영역(AF2_1, AF2_2, AF2_3, AF2_4)들은 서로 지그재그 방향으로 배열될 수 있다. 예를 들어, 하나의 위상 검출용 픽셀 영역(AF2_1)에 포함된 위상 검출 픽셀들은 동일한 단위 픽셀 영역(UP1)에 배치되어 동일한 컬러의 광을 감지할 수 있다.
도 13을 참조하면, 복수의 단위 픽셀 영역들(UP1-UP8)에 위상 검출용 픽셀 영역(AF3_1, AF3_2, AF3_3, AF3_4)이 포함될 수 있다. 예를 들어, 9개의 서브 픽셀 영역들(SUB_UP1) 중 1개의 영역은 위상 검출용 픽셀 영역(AF3_1)일 수 있다. 각각의 단위 픽셀 영역들(UP1-UP8)에 포함된 위상 검출용 픽셀 영역(AF3_1, AF3_2, AF3_3, AF3_4)들은 로우 라인(ROW1, ROW2,...) 방향으로 나란하게 배열될 수 있다. 위상 검출용 픽셀 영역(AF3_1, AF3_2, AF3_3, AF3_4)들은 서로 지그재그 방향으로 배열될 수 있다. 예를 들어, 하나의 위상 검출용 픽셀 영역(AF3_1)에 포함된 위상 검출 픽셀들은 서로 다른 단위 픽셀 영역(UP1, UP2)에 배치될 수 있다.
도 14를 참조하면, 복수의 단위 픽셀 영역들(UP1-UP8) 중 일부 영역들(UP1, UP3, UP6, UP8)에 위상 검출용 픽셀 영역(AF4_1, AF4_2, AF4_3, AF4_4)이 포함될 수 있다. 예를 들어, 9개의 서브 픽셀 영역들(SUB_UP1) 중 2개의 영역은 위상 검출용 픽셀 영역(AF4_1)일 수 있다. 각각의 단위 픽셀 영역들(UP1, UP3, UP6, UP8)에 포함된 위상 검출용 픽셀 영역(AF4_1, AF4_3, AF4_2, AF4_4)들은 컬럼 라인(CL1, CL2,...) 방향으로 나란하게 배열될 수 있다. 위상 검출용 픽셀 영역(AF4_1, AF4_2, AF4_3, AF4_4)들은 서로 지그재그 방향으로 배열될 수 있다. 예를 들어, 하나의 위상 검출용 픽셀 영역(AF4_1)에 포함된 위상 검출 픽셀들은 동일한 단위 픽셀 영역(UP1)에 배치되어 동일한 컬러의 광을 감지할 수 있다.
도 15를 참조하면, 복수의 단위 픽셀 영역들(UP1-UP8)에 위상 검출용 픽셀 영역(AF5_1, AF5_2, AF5_3, AF5_4)이 포함될 수 있다. 예를 들어, 9개의 서브 픽셀 영역들(SUB_UP1) 중 1개의 영역은 위상 검출용 픽셀 영역(AF5_1)일 수 있다. 각각의 단위 픽셀 영역들(UP1-UP8)에 포함된 위상 검출용 픽셀 영역(AF5_1, AF5_2, AF5_3, AF5_4)들은 컬럼 라인(CL1, CL2,...) 방향 또는 로우 라인(ROW1, ROW2,...) 방향으로 나란하게 배열될 수 있다. 예를 들어, 하나의 위상 검출용 픽셀 영역(AF5_1)에 포함된 위상 검출 픽셀들은 서로 다른 단위 픽셀 영역(UP1, UP2)에 배치될 수 있다.
한편, 구체적으로 도시되지는 않았으나, 도 9 내지 도 10의 리드아웃 회로 및 ADC의 배치 관계가 도 11 내지 도 15에 관하여서도 마찬가지로 적용될 수 있다. 예를 들어, 위상 검출용 픽셀 영역을 포함하는 제1 내지 제8 단위 픽셀 영역(UP1-UP8)으로부터 출력되는 각각의 픽셀 신호는 서로 다른 ADC로 각각 리드(read)될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 이미지 센서 110: 픽셀 어레이
120: 타이밍 컨트롤러 130: 이미지 신호 처리부
140: 로우 드라이버 150: 리드아웃 회로
UP: 단위 픽셀 영역 SUB_UP: 서브 픽셀 영역

Claims (10)

  1. 픽셀 어레이 및 리드아웃 회로를 포함하는 이미지 센서로,
    상기 픽셀 어레이는
    제1 컬러 필터를 가지고, 제1 로우(row) 라인을 따라 순차적으로 배치되어 제1 플로팅 확산 영역을 공유하는 제1 내지 제3 서브 픽셀 영역을 포함하는 제1 단위 픽셀 영역, 및
    제2 컬러 필터를 가지고, 제2 로우 라인을 따라 순차적으로 배치되어 상기 제1 플로팅 확산 영역과 다른 제2 플로팅 확산 영역을 공유하는 제1 내지 제3 서브 픽셀 영역을 포함하는 제2 단위 픽셀 영역을 포함하고,
    상기 리드아웃 회로는
    상기 제1 단위 픽셀 영역으로부터 출력되는 픽셀 신호의 출력 전압을 제1 픽셀 신호 출력 라인으로부터 입력받아 디지털 데이터로 변환하는 제1 ADC(Analog-Digtal Conveter), 및
    상기 제2 단위 픽셀 영역으로부터 출력되는 픽셀 신호의 출력 전압을 제2 픽셀 신호 출력 라인으로부터 입력받아 디지털 데이터로 변환하는 제2 ADC를 포함하고,
    상기 제1 및 제2 단위 픽셀 영역 중 적어도 하나는 위상 검출용 픽셀 영역을 더 포함하는 이미지 센서.
  2. 제1 항에 있어서,
    상기 제1 및 제2 단위 픽셀 영역으로부터 출력되는 픽셀 신호는 서로 동일한 상기 제1 및 제2 픽셀 신호 출력 라인을 통해 상기 제1 ADC로 각각 리드(read)되는 이미지 센서.
  3. 제1 항에 있어서,
    상기 제1 및 제2 단위 픽셀 영역으로부터 출력되는 픽셀 신호는 서로 다른 상기 제1 및 제2 픽셀 신호 출력 라인을 통해 서로 다른 상기 제1 및 제2 ADC로 각각 리드(read)되는 이미지 센서.
  4. 제1 항에 있어서,
    상기 제1 및 제2 단위 픽셀 영역 각각은 3x3 매트릭스 형태로 배치된 복수의 상기 서브 픽셀 영역 및 적어도 하나의 상기 위상 검출용 픽셀 영역을 포함하는 이미지 센서.
  5. 제4 항에 있어서,
    상기 제1 및 제2 로우 라인을 통해 상기 제1 및 제2 단위 픽셀 영역을 제어하기 위한 제어 신호를 제공하는 로우 드라이버; 및
    상기 제1 및 제2 단위 픽셀 영역의 픽셀 신호로부터 이미지 데이터를 생성하는 신호 처리부를 더 포함하고,
    자동 초점 모드 적용 시, 상기 신호 처리부는 상기 제1 단위 픽셀 영역 중 상기 위상 검출용 픽셀 영역의 픽셀 신호로부터 생성되는 이미지 데이터를 제외하고 이미지 데이터를 생성하는 이미지 센서.
  6. 제5 항에 있어서,
    상기 자동 초점 모드 적용 시, 상기 로우 드라이버는 상기 제1 단위 픽셀 영역 중 상기 위상 검출용 픽셀 영역이 배치된 상기 제1 로우 라인을 선택하지 않는 이미지 센서.
  7. 제1 항에 있어서,
    상기 픽셀 어레이는
    제3 컬러 필터를 가지고, 제3 로우 라인을 따라 순차적으로 배치되어 상기 제1 및 제2 플로팅 확산 영역과 다른 제3 플로팅 확산 영역을 공유하는 제1 내지 제3 서브 픽셀 영역을 포함하는 제3 단위 픽셀 영역, 및
    제4 컬러 필터를 가지고, 제4 로우 라인을 따라 순차적으로 배치되어 상기 제1 내지 제3 플로팅 확산 영역과 다른 제4 플로팅 확산 영역을 공유하는 제1 내지 제3 서브 픽셀 영역을 포함하는 제4 단위 픽셀 영역을 더 포함하고,
    상기 리드아웃 회로는
    상기 제3 단위 픽셀 영역으로부터 출력되는 픽셀 신호의 출력 전압을 제3 픽셀 신호 출력 라인으로부터 입력받아 디지털 데이터로 변환하는 제3 ADC, 및
    상기 제4 단위 픽셀 영역으로부터 출력되는 픽셀 신호의 출력 전압을 제4 픽셀 신호 출력 라인으로부터 입력받아 디지털 데이터로 변환하는 제4 ADC를 더 포함하는 이미지 센서.
  8. 서로 동일한 컬러의 컬러 필터를 가지고 3x3 매트릭스 형태로 배치되어 제1 플로팅 확산 영역을 공유하는 복수의 서브 픽셀 영역 및 적어도 하나의 특수 픽셀 영역을 포함하는 제1 단위 픽셀 영역;
    로우 라인을 통해 상기 제1 단위 픽셀 영역을 제어하기 위한 제어 신호를 제공하는 로우 드라이버;
    상기 로우 드라이버가 선택한 상기 로우 라인과 연결된 상기 제1 단위 픽셀 영역으로부터 컬럼 라인을 통해 전압을 검출하는 리드아웃 회로; 및
    상기 제1 단위 픽셀 영역의 픽셀 신호로부터 이미지 데이터를 생성하는 신호 처리부를 포함하고,
    제1 모드 적용 시, 상기 신호 처리부는 상기 제1 단위 픽셀 영역 중 상기 특수 픽셀 영역의 픽셀 신호로부터 생성되는 이미지 데이터를 제외하고 이미지 데이터를 생성하는 이미지 센서.
  9. 제8 항에 있어서,
    상기 제1 모드 적용 시, 상기 로우 드라이버는 상기 제1 단위 픽셀 영역 중 상기 특수 픽셀 영역이 배치된 상기 로우 라인을 선택하지 않는 이미지 센서.
  10. 제8 항에 있어서,
    상기 리드아웃 회로는, 상기 제1 단위 픽셀 영역으로부터 출력되는 픽셀 신호의 출력 전압을 제1 픽셀 신호 출력 라인으로부터 입력받아 디지털 데이터로 변환하는 제1 ADC를 포함하는 이미지 센서.
KR1020210183801A 2021-12-21 2021-12-21 이미지 센서 KR20230094548A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210183801A KR20230094548A (ko) 2021-12-21 2021-12-21 이미지 센서
US17/897,253 US20230199346A1 (en) 2021-12-21 2022-08-29 Image sensor
CN202211649880.6A CN116320805A (zh) 2021-12-21 2022-12-21 图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210183801A KR20230094548A (ko) 2021-12-21 2021-12-21 이미지 센서

Publications (1)

Publication Number Publication Date
KR20230094548A true KR20230094548A (ko) 2023-06-28

Family

ID=86769573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210183801A KR20230094548A (ko) 2021-12-21 2021-12-21 이미지 센서

Country Status (3)

Country Link
US (1) US20230199346A1 (ko)
KR (1) KR20230094548A (ko)
CN (1) CN116320805A (ko)

Also Published As

Publication number Publication date
CN116320805A (zh) 2023-06-23
US20230199346A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
US11223788B2 (en) Image sensor including at least one autofocusing pixel and at least one normal pixel and driving method thereof
US11444115B2 (en) Solid-state imaging device and electronic apparatus
US10658405B2 (en) Solid-state image sensor, electronic apparatus, and imaging method
US11742369B2 (en) Solid-state image sensing device with a capacitance switching transistor overlapping a photodiode and electronic device having the same
KR102398120B1 (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
CN108389871B (zh) 摄像器件
KR101621158B1 (ko) 고체 촬상 장치
KR20170043140A (ko) 이미지 센서
JP2011239070A (ja) 固体撮像装置、および、その製造方法、電子機器
US20220102414A1 (en) Image sensing device
US8106427B2 (en) Image sensor with well bounce correction
US20230319435A1 (en) Image sensing device including light shielding pattern
KR20230094548A (ko) 이미지 센서
US11336871B2 (en) Image device
US20240022800A1 (en) Image sensor and electronic device including the same
KR102730555B1 (ko) 고체 촬상 소자 및 전자 기기
KR20220077735A (ko) 이미지 센서 및 이미지 센서의 픽셀 어레이