Nothing Special   »   [go: up one dir, main page]

KR20230045657A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230045657A
KR20230045657A KR1020210127035A KR20210127035A KR20230045657A KR 20230045657 A KR20230045657 A KR 20230045657A KR 1020210127035 A KR1020210127035 A KR 1020210127035A KR 20210127035 A KR20210127035 A KR 20210127035A KR 20230045657 A KR20230045657 A KR 20230045657A
Authority
KR
South Korea
Prior art keywords
line
voltage
transistor
initialization voltage
substrate
Prior art date
Application number
KR1020210127035A
Other languages
English (en)
Inventor
박형준
안준용
엄누리
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210127035A priority Critical patent/KR20230045657A/ko
Priority to US17/860,567 priority patent/US20230105246A1/en
Priority to EP22196327.5A priority patent/EP4160684A1/en
Priority to CN202211182442.3A priority patent/CN115884629A/zh
Publication of KR20230045657A publication Critical patent/KR20230045657A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 개시는 표시 장치에 관한 것으로, 일실시예에 의한 표시 장치는 표시 영역 및 주변 영역을 포함하는 기판, 상기 기판의 표시 영역 위에 위치하고, 제1 전압이 인가되는 제1 전압선, 상기 기판의 표시 영역 위에 위치하고, 상기 제1 전압선과 나란한 방향으로 연장되고, 제2 전압이 인가되는 제2 전압선, 상기 기판의 주변 영역 위에 위치하고, 상기 제1 전압을 전달하는 제1 전압 전달선, 상기 기판의 주변 영역 위에 위치하고, 상기 제2 전압을 전달하는 제2 전압 전달선, 상기 기판의 제1 가장자리 위에 위치하고, 상기 제1 전압선과 상기 제1 전압 전달선을 연결하는 제1 브릿지 전극, 및 상기 기판의 제2 가장자리 위에 위치하고, 상기 제2 전압선과 상기 제2 전압 전달선을 연결하는 제2 브릿지 전극을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
표시 장치는 화면을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Diode, OLED) 등이 있다. 이러한 표시 장치는 휴대 전화, 네비게이션, 디지털 사진기, 전자 북, 휴대용 게임기, 또는 각종 단말기 등과 같이 다양한 전자 기기들에 사용되고 있다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성한다. 여기자가 여기 상태(exited state)로부터 기저 상태(ground state)로 변하면서 에너지를 방출하여 발광한다.
이러한 유기 발광 표시 장치는 자발광 소자인 유기 발광 다이오드를 포함하는 복수의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수의 트랜지스터 및 하나 이상의 커패시터(Capacitor)가 형성되어 있다. 또한, 유기 발광 표시 장치는 복수의 화소를 구동하기 위한 신호가 인가되는 전압선, 이러한 전압선에 신호를 전달하는 전압 전달선을 더 포함할 수 있다. 이러한 전압선과 전압 전달선은 표시 장치의 가장자리에서 연결될 수 있으며, 연결 구조가 복잡해질 경우 화면이 표시되지 않는 영역('데드 스페이스'라고도 함)이 커질 수 있다.
실시예들은 화면이 표시되지 않는 영역을 줄일 수 있는 표시 장치를 제공하기 위한 것이다.
일실시예에 의한 표시 장치는 표시 영역 및 주변 영역을 포함하는 기판, 상기 기판의 표시 영역 위에 위치하고, 제1 전압이 인가되는 제1 전압선, 상기 기판의 표시 영역 위에 위치하고, 상기 제1 전압선과 나란한 방향으로 연장되고, 제2 전압이 인가되는 제2 전압선, 상기 기판의 주변 영역 위에 위치하고, 상기 제1 전압을 전달하는 제1 전압 전달선, 상기 기판의 주변 영역 위에 위치하고, 상기 제2 전압을 전달하는 제2 전압 전달선, 상기 기판의 제1 가장자리 위에 위치하고, 상기 제1 전압선과 상기 제1 전압 전달선을 연결하는 제1 브릿지 전극, 및 상기 기판의 제2 가장자리 위에 위치하고, 상기 제2 전압선과 상기 제2 전압 전달선을 연결하는 제2 브릿지 전극을 포함한다.
상기 제1 가장자리와 상기 제2 가장자리는 서로 마주볼 수 있다.
상기 제1 전압 및 상기 제2 전압은 각각 일정한 전압이고, 상기 제1 전압은 상기 제2 전압과 상이할 수 있다.
상기 기판은 다각형으로 이루어지고, 상기 다각형의 각 코너부는 라운드 형상을 가지고, 상기 제1 브릿지 전극 및 상기 제2 브릿지 전극은 상기 코너부에 위치할 수 있다.
상기 제1 브릿지 전극 및 상기 제2 브릿지 전극은 제1 방향으로 연장되고, 상기 제1 전압선 및 상기 제2 전압선은 상기 제1 방향에 수직한 제2 방향으로 연장될 수 있다.
상기 기판의 제1 가장자리는 제1 코너부, 제2 코너부, 및 상기 제1 코너부와 상기 제2 코너부 사이에 위치하는 제1 직선부를 포함하고, 상기 기판의 제2 가장자리는 제3 코너부, 제4 코너부, 및 상기 제3 코너부와 상기 제4 코너부 사이에 위치하는 제2 직선부를 포함하고, 상기 제1 브릿지 전극은 상기 제1 코너부 및 상기 제2 코너부 위에 위치하고, 상기 제3 코너부 및 상기 제4 코너부 위에는 위치하지 않고, 상기 제2 브릿지 전극은 상기 제3 코너부 및 상기 제4 코너부 위에 위치하고, 상기 제1 코너부 및 상기 제2 코너부 위에는 위치하지 않을 수 있다.
상기 제1 전압선과 상기 제1 전압 전달선은 상기 제1 코너부 및 상기 제2 코너부위에서 연결되고, 상기 제3 코너부 및 상기 제4 코너부 위에서 분리되어 있고, 상기 제2 전압선과 상기 제2 전압 전달선은 상기 제3 코너부 및 상기 제4 코너부위에서 연결되고, 상기 제1 코너부 및 상기 제2 코너부 위에서 분리되어 있을 수 있다.
일실시예에 의한 표시 장치는 상기 기판의 제1 가장자리의 제1 직선부 위에 위치하고, 상기 제1 전압선과 상기 제1 전압 전달선을 연결하는 제3 브릿지 전극, 및 상기 기판의 제2 가장자리의 제2 직선부 위에 위치하고, 상기 제1 전압선과 상기 제1 전압 전달선을 연결하는 제4 브릿지 전극을 더 포함하고, 상기 제3 브릿지 전극 및 상기 제4 브릿지 전극은 상기 제2 방향으로 연장되고, 상기 제1 전압 전달선 및 상기 제2 전압 전달선은 평면 상에서 상기 표시 영역을 둘러싸는 형상을 가지고, 상기 제1 전압 전달선은 상기 제2 전압 전달선의 외측에 위치할 수 있다.
상기 제2 전압선과 상기 제2 전압 전달선은 상기 제1 직선부 및 상기 제2 직선부위에서 직접적으로 연결될 수 있다.
일실시예에 의한 표시 장치는 상기 기판의 제1 가장자리의 제1 직선부 위에 위치하고, 상기 제1 전압선과 상기 제1 전압 전달선을 연결하는 제3 브릿지 전극을 더 포함하고, 상기 제3 브릿지 전극은 상기 제2 방향으로 연장되고, 상기 제1 전압선과 상기 제1 전압 전달선은 상기 기판의 제2 가장자리의 제2 직선부 위에서 분리되어 있고, 상기 제1 전압 전달선 및 상기 제2 전압 전달선은 평면 상에서 상기 표시 영역을 둘러싸는 형상을 가지고, 상기 제1 전압 전달선은 상기 제2 전압 전달선의 외측에 위치할 수 있다.
상기 제2 전압선과 상기 제2 전압 전달선은 상기 제2 직선부 위에서 직접적으로 연결되어 있고, 상기 제1 직선부 위에서 분리되어 있을 수 있다.
일실시예에 의한 표시 장치는 상기 기판 위에 위치하는 구동 트랜지스터의 채널, 제1 영역 및 제2 영역, 제4 트랜지스터의 채널, 제1 영역 및 제2 영역, 및 제7 트랜지스터의 채널, 제1 영역 및 제2 영역을 포함하는 반도체층, 상기 구동 트랜지스터의 채널과 중첩하는 구동 트랜지스터의 게이트 전극, 상기 제4 트랜지스터의 채널과 중첩하는 제4 트랜지스터의 게이트 전극, 및 상기 제7 트랜지스터의 채널과 중첩하는 제7 트랜지스터의 게이트 전극을 포함하는 게이트 도전체, 및 상기 구동 트랜지스터의 게이트 전극과 상기 제4 트랜지스터의 제2 영역을 연결하는 연결 전극을 포함하는 데이터 도전체를 더 포함할 수 있다.
상기 제1 전압선은 상기 제4 트랜지스터의 제1 영역에 연결되어 있고, 상기 제1 전압은 제1 초기화 전압일 수 있다.
상기 제1 전압선은 상기 데이터 도전체와 동일한 층에 위치할 수 있다.
상기 제1 전압 전달선은 상기 데이터 도전체와 동일한 층에 위치할 수 있다.
상기 제2 전압선은 상기 제7 트랜지스터의 제2 영역에 연결되어 있고, 상기 제2 전압은 제2 초기화 전압일 수 있다.
상기 제2 전압선은 상기 데이터 도전체와 동일한 층에 위치할 수 있다.
상기 제2 전압 전달선은 상기 데이터 도전체와 동일한 층에 위치할 수 있다.
상기 제1 브릿지 전극 및 상기 제2 브릿지 전극은 상기 게이트 도전체와 동일한 층에 위치할 수 있다.
일실시예에 의한 표시 장치는 상기 제1 전압선 및 상기 제2 전압선과 나란한 방향으로 연장되어 있는 데이터선 및 구동 전압선을 더 포함하고, 상기 데이터선 및 상기 구동 전압선은 상기 데이터 도전체와 동일한 층에 위치할 수 있다.
상기 데이터선 및 상기 구동 전압선은 평면 상에서 상기 제1 전압선과 상기 제2 전압선 사이에 위치할 수 있다.
상기 표시 장치는 복수의 화소를 포함하고, 상기 복수의 화소 각각은 상기 구동 트랜지스터, 상기 제4 트랜지스터 및 상기 제7 트랜지스터를 포함하고, 상기 복수의 화소는 상기 제2 전압선을 기준으로 대칭인 형상을 가질 수 있다.
실시예들에 따르면, 표시 장치에서 화면이 표시되지 않는 영역을 줄일 수 있다.
도 1은 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 2는 일 실시예에 의한 표시 장치의 한 화소의 회로도이다.
도 3은 일 실시예에 의한 표시 장치의 일부를 나타낸 평면도이다.
도 4는 도 3의 IV-IV'선을 따라 나타낸 일 실시예에 의한 표시 장치의 단면도이다.
도 5는 도 3의 V-V'선을 따라 나타낸 일 실시예에 의한 표시 장치의 단면도이다.
도 6 내지 도 8은 일 실시예에 의한 표시 장치의 제조 순서에 따라 순차적으로 도시한 평면도이다.
도 9는 일 실시예에 의한 표시 장치의 일부 구성 요소를 도시한 평면도이다.
도 10 및 도 11은 도 9의 일부를 도시한 평면도이다.
도 12 내지 도 15는 일 실시예에 의한 표시 장치의 일부 영역을 나타낸 평면도이다.
도 16은 도 13의 일부 영역을 확대하여 나타낸 평면도이다.
도 17은 도 16의 XVII-XVII'선을 따라 나타낸 단면도이다.
도 18은 도 15의 일부 영역을 확대하여 나타낸 평면도이다.
도 19는 도 18의 XIX-XIX'선을 따라 나타낸 단면도이다.
도 20은 일 실시예에 의한 표시 장치의 일부 구성 요소를 도시한 평면도이다.
도 21 및 도 22는 일 실시예에 의한 표시 장치의 일부 영역을 나타낸 평면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
먼저, 도 1을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 1은 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 1에 도시된 바와 같이, 일 실시예에 의한 표시 장치(1000)는 기판(110) 및 기판(110) 위에 위치하는 복수의 화소(PX)를 포함한다.
기판(110)은 제1 영역(A1), 제2 영역(A2), 및 제1 영역(A1)과 제2 영역(A2) 사이에 위치하는 벤딩 영역(BA)을 포함할 수 있다. 기판(110)은 가요성 물질로 이루어질 수 있고, 다양한 형태로 변화될 수 있다. 기판(110)은 플렉서블(flexible)하거나, 스트렛쳐블(stretchable)하거나, 폴더블(foldable)하거나, 벤더블(bendable)하거나, 롤러블(rollable)할 수 있다. 벤딩 영역(BA)은 기판(110)이 벤딩되는 영역일 수 있다. 제1 영역(A1) 및 제2 영역(A2)은 평평한 형상으로 이루어질 수 있다. 다만, 이는 하나의 예시에 불과하며, 기판(110)은 벤딩되는 영역을 추가로 포함할 수 있다. 예를 들면, 기판(110)의 제1 영역(A1) 또는 제2 영역(A2)의 적어도 일부가 벤딩될 수 있다.
기판(110)의 제1 영역(A1)은 벤딩 영역(BA)으로부터 연장되어 있다. 제1 영역(A1)은 대략 장변 및 단변을 포함하는 직사각형으로 이루어질 수 있고, 코너부가 모따기되어 라운드 형상을 가질 수 있다. 다만, 이러한 제1 영역(A1)의 형상은 하나의 예시에 불과하며 다양한 형상으로 변경될 수 있다. 제1 영역(A1)은 표시 영역(DA)과 주변 영역(PA)을 포함할 수 있다. 표시 영역(DA)은 제1 영역(A1)의 중심부에 위치할 수 있고, 대략 제1 영역(A1)과 유사한 형상으로 이루어질 수 있다. 주변 영역(PA)은 표시 영역(DA)을 둘러싸는 형태로 이루어질 수 있다. 즉, 주변 영역(PA)은 제1 영역(A1)의 외곽부에 위치할 수 있다.
복수의 화소(PX)는 표시 영역(DA)에 위치할 수 있다. 복수의 화소(PX)는 행렬로 배치될 수 있으며, 영상 신호를 입력 받아 이에 따라 영상을 표시할 수 있다. 이때, 복수의 화소(PX)의 배치 형태는 다양하게 변경될 수 있다. 도시는 생략하였으나 일 실시예에 의한 표시 장치는 복수의 신호선을 더 포함할 수 있다. 신호선은 복수의 스캔선, 복수의 발광 제어선, 복수의 데이터선, 복수의 제1 초기화 전압선, 복수의 제2 초기화 전압선, 복수의 구동 전압선 등으로 이루어질 수 있다. 이러한 신호선은 각각 스캔 신호, 발광 제어 신호, 데이터 신호, 제1 초기화 전압, 제2 초기화 전압, 구동 전압 등을 전달할 수 있다. 복수의 신호선은 제1 방향(DR1) 또는 제2 방향(DR2)으로 서로 교차하도록 위치할 수 있다. 이때, 제1 방향(DR1)은 행 방향일 수 있고, 제2 방향(DR2)은 열 방향일 수 있다. 또한, 각 화소(PX)는 복수의 신호선에 연결되어 있는 복수의 트랜지스터, 커패시터, 그리고 적어도 하나의 발광 다이오드(light emitting diode)를 포함할 수 있다. 즉, 일 실시예에 의한 표시 장치는 유기 발광 표시 장치로 이루어질 수 있다. 다만, 표시 장치의 종류는 이에 한정되지 않으며, 다양한 종류의 표시 장치로 이루어질 수 있다. 예를 들면, 표시 장치는 액정 표시 장치, 전기 영동 표시 장치, 전기 습윤 표시 장치 등으로 이루어질 수도 있다. 또한, 표시 장치는 마이크로 발광 다이오드(Micro LED) 표시 장치, 양자점 발광 다이오드(QLED) 표시 장치, 양자점 유기 발광 다이오드(QD-OLED) 표시 장치 등의 차세대 표시 장치로 이루어질 수도 있다.
주변 영역(PA)에는 복수의 신호선에 전압을 전달하기 위한 전압 전달선이 위치할 수 있다. 이때, 전압 전달선은 표시 영역(DA)을 둘러싸도록 형성될 수 있다. 전압 전달선은 제1 초기화 전압 전달선, 제2 초기화 전압 전달선 등으로 이루어질 수 있다. 제1 초기화 전압 전달선은 제1 초기화 전압선과 연결되어 제1 초기화 전압을 전달할 수 있다. 제2 초기화 전압 전달선은 제2 초기화 전압선과 연결되어 제2 초기화 전압을 전달할 수 있다.
기판(110)의 제2 영역(A2)은 벤딩 영역(BA)으로부터 연장되어 있다. 제2 영역(A2)은 영상을 표시하지 않는 비표시 영역으로서 화소(PX)를 포함하고 있지는 않다. 제2 영역(A2)에는 화소(PX)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 소자들 및/또는 배선들이 위치하고 있다.
제2 영역(A2) 위에는 구동 회로 칩(250) 및 연성 회로 기판(200)이 위치할 수 있다. 구동 회로 칩(250)은 제2 영역(A2)에 위치하는 소자 또는 배선들과 연결되어 복수의 화소(PX)에 각종 신호들을 전달하게 된다. 예를 들면, 구동 회로 칩(250)은 스캔 신호, 제어 신호, 데이터 신호 등을 공급할 수 있다. 연성 회로 기판(200)은 기판(110)의 제2 영역(A2)의 가장자리에 부착될 수 있다. 연성 회로 기판(200)은 가요성 재질로 이루어질 수 있다. 연성 회로 기판(200)에는 표시 장치의 구동을 제어하기 위한 회로가 설계되어 있다.
기판(110)의 벤딩 영역(BA)은 제1 영역(A1)과 제2 영역(A2) 사이에 위치하여, 제1 영역(A1)과 제2 영역(A2) 사이를 연결할 수 있다. 기판(110)이 벤딩된 상태에서 제1 영역(A1)과 제2 영역(A2)은 서로 중첩할 수 있다. 기판(110)의 벤딩 영역(BA)은 제1 영역(A1)의 일측 단변과 연결되도록 위치할 수 있다. 다만, 이러한 벤딩 영역(BA)의 위치는 하나의 예시에 불과하며 다양하게 변경될 수 있다. 예를 들면, 벤딩 영역(BA)이 제1 영역(A1)의 양측 단변에 연결되도록 위치하거나, 장변에 연결되도록 위치할 수도 있다.
이하에서는 도 2를 참고하여 일 실시예에 의한 표시 장치의 한 화소에 대하여 설명한다.
도 2는 일 실시예에 의한 표시 장치의 한 화소의 회로도이다.
도 2에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 영상을 표시할 수 있는 복수의 화소(PX) 및 복수의 신호선(127, 128, 151, 152, 153, 154, 171, 172)을 포함한다. 하나의 화소(PX)는 복수의 신호선(127, 128, 151, 152, 153, 154, 171, 172)에 연결된 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 커패시터(Cst), 그리고 적어도 하나의 발광 다이오드(light emitting diode)(LED)를 포함할 수 있다. 본 실시예에서는 하나의 화소(PX)가 하나의 발광 다이오드(LED)를 포함하는 예를 주로 하여 설명한다.
신호선(127, 128, 151, 152, 154, 155, 171, 172)은 제1 초기화 전압선(127), 제2 초기화 전압선(128), 복수의 스캔선(151, 152, 154), 발광 제어선(155), 데이터선(171), 그리고 구동 전압선(172)을 포함할 수 있다.
제1 초기화 전압선(127)은 제1 초기화 전압(VINT1)을 전달 할 수 있고, 제2 초기화 전압선(128)은 제2 초기화 전압(VINT2)을 전달할 수 있다. 복수의 스캔선(151, 152, 154)은 각각 스캔 신호(GWn, GIn, GI(n+1))를 전달할 수 있다. 스캔 신호(GWn, GIn, GI(n+1))는 화소(PX)가 포함하는 트랜지스터(T2, T3, T4, T7)를 턴온/턴오프할 수 있는 게이트 온 전압 및 게이트 오프 전압을 전달할 수 있다.
한 화소(PX)에 연결된 스캔선(151, 152, 154)은 스캔 신호(GWn)를 전달할 수 있는 제1 스캔선(151), 제1 스캔선(151)과 다른 타이밍에 게이트 온 전압을 가지는 스캔 신호(GIn)를 전달할 수 있는 제2 스캔선(152), 그리고 스캔 신호(GI(n+1))를 전달할 수 있는 제3 스캔선(154)을 포함할 수 있다. 본 실시예에서는 제2 스캔선(152)이 제1 스캔선(151)보다 이전 타이밍에 게이트 온 전압을 전달하는 예에 대해 주로 설명한다. 예를 들어, 스캔 신호(GWn)가 한 프레임 동안 인가되는 스캔 신호들 중 n번째 스캔 신호(Sn)(n은 1 이상의 자연수)인 경우, 스캔 신호(GIn)는 (n-1)번째 스캔 신호(S(n-1)) 등과 같은 전단 스캔 신호일 수 있고, 스캔 신호(GI(n+1))는 n번째 스캔 신호(Sn)일 수 있다. 그러나 본 실시예는 이에 한정되는 것은 아니고, 스캔 신호(GI(n+1))는 n번째 스캔 신호(Sn)와 다른 스캔 신호일 수도 있다.
발광 제어선(155)은 제어 신호를 전달할 수 있고, 특히 화소(PX)가 포함하는 발광 다이오드(LED)의 발광을 제어할 수 있는 발광 제어 신호(EM)를 전달할 수 있다. 발광 제어선(155)이 전달하는 제어 신호는 게이트 온 전압 및 게이트 오프 전압으로 이루어질 수 있으며, 스캔선(151, 152, 154)이 전달하는 스캔 신호와 다른 파형을 가질 수 있다.
데이터선(171)은 데이터 신호(Dm)를 전달하고, 구동 전압선(172)은 구동 전압(ELVDD)을 전달할 수 있다. 데이터 신호(Dm)는 표시 장치에 입력되는 영상 신호에 따라 다른 전압 레벨을 가질 수 있고, 구동 전압(ELVDD)은 실질적으로 일정한 레벨을 가질 수 있다.
도시하지 않았으나, 표시 장치는 복수의 신호선(127, 151, 152, 153, 154, 171, 172)에 신호를 전달하는 구동부를 더 포함할 수 있다.
한 화소(PX)가 포함하는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다.
제1 스캔선(151)은 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)에 스캔 신호(GWn)를 전달할 수 있고, 제2 스캔선(152)은 제4 트랜지스터(T4)에 스캔 신호(GIn)를 전달할 수 있고, 제3 스캔선(154)은 제7 트랜지스터(T7)에 스캔 신호(GI(n+1))를 전달할 수 있으며, 발광 제어선(155)은 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 발광 제어 신호(EM)를 전달할 수 있다.
제1 트랜지스터(T1)의 게이트 전극(G1)은 구동 게이트 노드(GN)를 통해 커패시터(Cst)의 일단과 연결되고, 제1 트랜지스터(T1)의 제1 전극(Ea1)은 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되고, 제1 트랜지스터(T1)의 제2 전극(Eb1)은 제6 트랜지스터(T6)를 경유하여 발광 다이오드(LED)의 애노드(anode)와 연결된다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터선(171)이 전달하는 데이터 신호(Dm)를 전달받아 발광 다이오드(LED)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)의 게이트 전극(G2)은 제1 스캔선(151)과 연결되고, 제2 트랜지스터(T2)의 제1 전극(Ea2)은 데이터선(171)과 연결되며, 제2 트랜지스터(T2)의 제2 전극(Eb2)은 제1 트랜지스터(T1)의 제1 전극(Ea1)과 연결되며 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결된다. 제2 트랜지스터(T2)는 제1 스캔선(151)을 통해 전달받은 스캔 신호(GWn)에 따라 턴온되어 데이터선(171)으로부터 전달된 데이터 신호(Dm)를 제1 트랜지스터(T1)의 제1 전극(Ea1)으로 전달할 수 있다.
제3 트랜지스터(T3)의 게이트 전극(G3)은 제1 스캔선(151)에 연결되고, 제3 트랜지스터(T3)의 제1 전극(Ea3)은 제1 트랜지스터(T1)의 제2 전극(Eb1)과 연결되며 제6 트랜지스터(T6)를 경유하여 발광 다이오드(LED)의 애노드와 연결된다. 제3 트랜지스터(T3)의 제2 전극(Eb3)은 제4 트랜지스터(T4)의 제2 전극(Eb4), 커패시터(Cst)의 일단 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결된다. 제3 트랜지스터(T3)는 제1 스캔선(151)을 통해 전달받은 스캔 신호(GWn)에 따라 턴온되어 제1 트랜지스터(T1)의 게이트 전극(G1)과 제2 전극(Eb1)을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4 트랜지스터(T4)의 게이트 전극(G4)은 제2 스캔선(152)과 연결되고, 제4 트랜지스터(T4)의 제1 전극(Ea4)은 제1 초기화 전압선(127)과 연결되며, 제4 트랜지스터(T4)의 제2 전극(Eb4)은 제3 트랜지스터(T3)의 제2 전극(Eb3)을 거쳐 커패시터(Cst)의 일단 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결된다. 제4 트랜지스터(T4)는 제2 스캔선(152)을 통해 전달받은 스캔 신호(GIn)에 따라 턴온되어 제1 초기화 전압(VINT1)을 제1 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 제1 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제5 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(155)과 연결되며, 제5 트랜지스터(T5)의 제1 전극(Ea5)은 구동 전압선(172)과 연결되고, 제5 트랜지스터(T5)의 제2 전극(Eb5)은 제1 트랜지스터(T1)의 제1 전극(Ea1) 및 제2 트랜지스터(T2)의 제2 전극(Eb2)에 연결된다.
제6 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(155)과 연결되며, 제6 트랜지스터(T6)의 제1 전극(Ea6)은 제1 트랜지스터(T1)의 제2 전극(Eb1) 및 제3 트랜지스터(T3)의 제1 전극(Ea3)과 연결되고, 제6 트랜지스터(T6)의 제2 전극(Eb6)은 발광 다이오드(LED)의 애노드와 전기적으로 연결된다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어선(155)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴온되고 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상되어 발광 다이오드(LED)에 전달될 수 있다.
제7 트랜지스터(T7)의 게이트 전극(G7)은 제3 스캔선(154)과 연결되고, 제7 트랜지스터(T7)의 제1 전극(Ea7)은 제6 트랜지스터(T6)의 제2 전극(Eb6) 및 발광 다이오드(LED)의 애노드에 연결되고, 제7 트랜지스터(T7)의 제2 전극(Eb7)은 제2 초기화 전압선(128)에 연결된다. 제7 트랜지스터(T7)는 제3 스캔선(154)을 통해 전달받은 스캔 신호(GI(n+1))에 따라 턴온되어 제2 초기화 전압(VINT2)을 발광 다이오드(LED)의 애노드에 전달하여 발광 다이오드(LED)의 애노드를 초기화시키는 역할을 할 수 있다. 본 실시예에서는 제4 트랜지스터(T4)와 제7 트랜지스터(T7)에 서로 다른 초기화 전압이 인가될 수 있다. 즉, 제4 트랜지스터(T4)에는 제1 초기화 전압(VINT1)이 인가되고, 제7 트랜지스터(T7)에는 제2 초기화 전압(VINT2)이 인가될 수 있다. 이로 인해 일 실시예에 의한 표시 장치의 특성을 향상시킬 수 있다.
트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 PMOS 등의 P형 채널 트랜지스터일 수 있으나 이에 한정되는 것은 아니고, 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 적어도 하나가 N형 채널 트랜지스터일 수도 있으며, P형 채널 트랜지스터와 N형 채널 트랜지스터를 모두 포함할 수도 있다.
커패시터(Cst)의 일단은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 게이트 전극(G1)과 연결되고, 타단은 구동 전압선(172)과 연결된다. 발광 다이오드(LED)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압(ELVSS) 단자와 연결되어 공통 전압(ELVSS)을 인가받을 수 있다.
일 실시예에 따른 화소(PX)의 구조는 도 2에 도시한 구조에 한정되는 것은 아니고 한 화소(PX)가 포함하는 트랜지스터의 수와 커패시터의 수 및 연결 관계는 다양하게 변경이 가능하다.
이하에서는 도 3 내지 도 8을 더욱 참조하여, 일 실시예에 의한 표시 장치의 하나의 화소의 층간 구조에 대하여 더욱 설명한다.
도 3은 일 실시예에 의한 표시 장치의 일부를 나타낸 평면도이고, 도 4는 도 3의 IV-IV'선을 따라 나타낸 일 실시예에 의한 표시 장치의 단면도이며, 도 5는 도 3의 V-V'선을 따라 나타낸 일 실시예에 의한 표시 장치의 단면도이다. 도 6 내지 도 8은 일 실시예에 의한 표시 장치의 제조 순서에 따라 순차적으로 도시한 평면도이다. 도 3 내지 도 8은 일 실시예에 의한 표시 장치의 표시 영역에 위치하는 인접한 두 개의 화소를 나타내고 있다. 이때, 인접한 두 개의 화소는 서로 대칭인 평면 구조를 가질 수 있다. 다만, 이에 한정되는 것은 아니며, 인접한 두 개의 화소가 동일한 평면 구조를 가질 수도 있다.
도 3 내지 도 8에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 기판(110)을 포함할 수 있다. 기판(110)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 하나를 포함할 수 있다. 기판(110)은 단층 또는 다층일 수 있다. 기판(110)은 순차적으로 적층된 고분자 수지를 포함하는 적어도 하나의 베이스층과 적어도 하나의 무기층이 교번하여 적층될 수 있다.
기판(110) 위에는 제1 트랜지스터(T1)의 채널(1132), 제1 영역(1131) 및 제2 영역(1133)을 포함하는 반도체층이 위치할 수 있다. 도 6은 반도체층을 도시하고 있다. 반도체층은 제1 트랜지스터(T1)뿐만 아니라 제4 트랜지스터(T4)의 채널(4132), 제1 영역(4131) 및 제2 영역(4133), 제7 트랜지스터(T7)의 채널(7132), 제1 영역(7131) 및 제2 영역(7133)을 더 포함할 수 있다. 또한, 반도체층은 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 각각의 채널, 제1 영역 및 제2 영역을 더 포함할 수 있다.
제1 트랜지스터(T1)의 채널(1132)은 평면 상에서 U자형으로 구부러진 형상을 가질 수 있다. 다만, 제1 트랜지스터(T1) 의 채널(1132)의 형상은 이에 한정되지 아니하며, 다양하게 변경될 수 있다. 예를 들면, 제1 트랜지스터(T1)의 채널(1132)은 다른 형상으로 구부러질 수도 있고, 막대 형상으로 이루어질 수도 있다. 제1 트랜지스터(T1)의 채널(1132)의 양측에 제1 트랜지스터(T1)의 제1 영역(1131) 및 제2 영역(1133)이 위치할 수 있다. 제1 트랜지스터(T1)의 제1 영역(1131)은 평면 상에서 위아래로 연장되어, 아래쪽으로 연장된 부분은 제5 트랜지스터(T5)의 제2 영역과 연결될 수 있고, 위쪽으로 연장된 부분은 제2 트랜지스터(T2)의 제2 영역과 연결될 수 있다. 제1 트랜지스터(T1)의 제2 영역(1133)은 평면 상에서 위아래로 연장되어, 아래쪽으로 연장된 부분은 제6 트랜지스터(T6)의 제1 영역과 연결될 수 있고, 위쪽으로 연장된 부분은 제3 트랜지스터(T3)의 제1 영역과 연결될 수 있다.
제4 트랜지스터(T4)는 두 개의 채널(4132)을 포함하고, 어느 하나의 채널(4132)의 일측에 제1 영역(4131)이 위치하고, 다른 하나의 채널(4132)의 일측에 제2 영역(4133)이 위치할 수 있다. 제4 트랜지스터(T4)의 제2 영역(4133)은 평면 상에서 아래로 연장되어 제3 트랜지스터(T3)의 제2 영역과 연결될 수 있다.
제7 트랜지스터(T7)의 채널(7132)의 양측에 제7 트랜지스터(T7)의 제1 영역(7131) 및 제2 영역(7133)이 위치할 수 있다. 제7 트랜지스터(T7)의 제1 영역(7131)은 평면 상에서 위로 연장되어 제6 트랜지스터(T6)의 제2 영역과 연결될 수 있다.
기판(110)과 제1 트랜지스터(T1)의 채널(1132), 제1 영역(1131) 및 제2 영역(1133), 제4 트랜지스터(T4)의 채널(4132), 제1 영역(4131) 및 제2 영역(4133), 제7 트랜지스터(T7)의 채널(7132), 제1 영역(7131) 및 제2 영역(7133)을 포함하는 반도체층 사이에는 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 단층 또는 다층 구조를 가질 수 있다. 버퍼층(111)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 또한, 기판(110)과 버퍼층(111) 사이에는 베리어층이 더 위치할 수 있다. 베리어층은 단층 또는 다층 구조를 가질 수 있다. 베리어층은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다.
제1 트랜지스터(T1)의 채널(1132), 제1 영역(1131) 및 제2 영역(1133), 제4 트랜지스터(T4)의 채널(4132), 제1 영역(4131) 및 제2 영역(4133), 제7 트랜지스터(T7)의 채널(7132), 제1 영역(7131) 및 제2 영역(7133)을 포함하는 반도체층 위에는 게이트 절연막(140)이 위치할 수 있다. 게이트 절연막(140)은 단층 또는 다층 구조를 가질 수 있다. 게이트 절연막(140)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다.
게이트 절연막(140) 위에는 제1 트랜지스터(T1)의 게이트 전극(1151)을 포함하는 게이트 도전체가 위치할 수 있다. 도 7은 반도체층 및 게이트 도전체를 함께 도시하고 있다.
게이트 도전체는 단층 또는 다층 구조를 가질 수 있다. 게이트 도전체는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti) 등의 금속 물질을 포함할 수 있다. 게이트 도전체는 제1 트랜지스터(T1)뿐만 아니라 제4 트랜지스터(T4)의 게이트 전극(4151) 및 제7 트랜지스터(T7)의 게이트 전극(7151)을 더 포함할 수 있다. 또한, 게이트 도전체는 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제5 트랜지스터(T5) 및 제6 트랜지스터(T6) 각각의 게이트 전극을 더 포함할 수 있다.
제1 트랜지스터(T1)의 게이트 전극(1151)은 제1 트랜지스터(T1)의 채널(1132)과 중첩할 수 있다. 제1 트랜지스터(T1)의 채널(1132)은 제1 트랜지스터(T1)의 게이트 전극(1151)에 의해 덮여 있다. 제4 트랜지스터(T4)의 게이트 전극(4151)은 제4 트랜지스터(T4)의 채널(4132)과 중첩할 수 있고, 제7 트랜지스터(T7)의 게이트 전극(7151)은 제7 트랜지스터(T7)의 채널(7132)과 중첩할 수 있다.
게이트 도전체는 제1 스캔선(151), 제2 스캔선(152), 제3 스캔선(154) 및 발광 제어선(155)을 더 포함할 수 있다. 제1 스캔선(151), 제2 스캔선(152), 제3 스캔선(154) 및 발광 제어선(155)은 서로 나란한 방향으로 연장될 수 있다. 제1 스캔선(151), 제2 스캔선(152), 제3 스캔선(154) 및 발광 제어선(155)은 대략 제1 방향(DR1)으로 연장될 수 있다. 이때, 제1 방향(DR1)은 행 방향일 수 있다.
제1 스캔선(151)은 제2 트랜지스터(T2)의 게이트 전극 및 제3 트랜지스터(T3)의 게이트 전극과 연결되어 있으며, 스캔 신호(GWn)를 전달할 수 있다. 제1 스캔선(151)은 제2 트랜지스터(T2)의 게이트 전극 및 제3 트랜지스터(T3)의 게이트 전극과 일체로 이루어질 수 있다.
제2 스캔선(152)은 제4 트랜지스터(T4)의 게이트 전극(4151)과 연결되어 있으며, 스캔 신호(GIn)를 전달할 수 있다. 제2 스캔선(152)은 제4 트랜지스터(T4)의 게이트 전극(4151)과 일체로 이루어질 수 있다. 제2 스캔선(152)은 이전 단의 화소에 위치하는 제7 트랜지스터(T7)의 게이트 전극(7151)과 연결될 수 있다. 즉, 제7 트랜지스터(T7)에 연결되는 제3 스캔선(154)은 후단의 제1 스캔선으로 이루어질 수 있다.
발광 제어선(155)은 제5 트랜지스터(T5)의 게이트 전극 및 제6 트랜지스터(T6)의 게이트 전극과 연결되어 있으며, 발광 제어 신호(EM)를 전달할 수 있다. 발광 제어선(155)은 제5 트랜지스터(T5)의 게이트 전극 및 제6 트랜지스터(T6)의 게이트 전극과 일체로 이루어질 수 있다.
제1 트랜지스터(T1)의 게이트 전극(1151), 제4 트랜지스터(T4)의 게이트 전극(4151), 및 제7 트랜지스터(T7)의 게이트 전극(7151)을 포함하는 게이트 도전체를 형성한 후 도핑 공정 또는 플라즈마 처리를 수행할 수 있다. 게이트 도전체에 의해 가려진 반도체층의 부분은 도핑이나 플라즈마 처리가 되지 않고, 게이트 도전체에 의해 덮여 있지 않은 반도체층의 부분은 도핑이나 플라즈마 처리가 되어 도전체와 동일한 특성을 가질 수 있다. 따라서 반도체층의 제1 내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 제1 영역 및 제2 영역은 각각 제1 전극 및 제2 전극이 될 수 있다. 이때 p형 도펀트로 도핑 공정을 진행할 수 있으며, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7)는 p형 트랜지스터 특성을 가질 수 있다.
제1 트랜지스터(T1)의 게이트 전극(1151), 제4 트랜지스터(T4)의 게이트 전극(4151), 및 제7 트랜지스터(T7)의 게이트 전극(7151)을 포함하는 게이트 도전체 위에는 층간 절연막(160)이 위치할 수 있다. 층간 절연막(160)은 단층 또는 다층 구조를 가질 수 있다. 층간 절연막(160)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.
층간 절연막(160) 위에는 제1 초기화 전압선(127) 및 제2 초기화 전압선(128)을 포함하는 데이터 도전체가 위치할 수 있다. 도 8은 반도체층, 게이트 도전체, 및 데이터 도전체를 함께 도시하고 있다. 데이터 도전체는 단층 또는 다층 구조를 가질 수 있다. 데이터 도전체는 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu) 등을 포함할 수 있다.
제1 초기화 전압선(127)과 제2 초기화 전압선(128)은 서로 나란한 방향으로 연장될 수 있다. 제1 초기화 전압선(127) 및 제2 초기화 전압선(128)은 제2 방향(DR2)을 따라 연장될 수 있다. 이때, 제2 방향(DR2)은 열 방향일 수 있다. 제1 초기화 전압선(127) 및 제2 초기화 전압선(128)은 제1 방향(DR1)으로는 연장되지 않을 수 있다. 제1 초기화 전압선(127) 및 제2 초기화 전압선(128)이 일 방향으로만 연장됨으로써, 표시 영역(DA) 내에서 차지하는 면적이 상대적으로 줄어들게 되어 일 실시예에 의한 표시 장치의 개구율을 향상시킬 수 있다.
제1 초기화 전압선(127)은 평면 상에서 기판(110) 위의 일측 단부로부터 타측 단부까지 이어질 수 있다. 예를 들면, 제1 초기화 전압선(127)은 평면 상에서 기판(110) 위의 상측 단부로부터 하측 단부까지 이어질 수 있다. 제2 방향(DR2)으로 인접한 화소는 동일한 제1 초기화 전압선(127)에 연결될 수 있다. 제1 초기화 전압선(127)은 제4 트랜지스터(T4)의 제1 영역(4131)과 연결되어 있으며, 제1 초기화 전압(VINT1)을 전달할 수 있다. 층간 절연막(160)은 제4 트랜지스터(T4)의 제1 영역(4131) 및 제1 초기화 전압선(127)과 중첩하는 개구부(163)를 포함할 수 있다. 이때, 개구부(163)는 게이트 절연막(140)에도 형성될 수 있다. 제1 초기화 전압선(127)은 개구부(163)를 통해 제4 트랜지스터(T4)의 제1 영역(4131)과 연결될 수 있다.
제2 초기화 전압선(128)은 평면 상에서 기판(110) 위의 일측 단부로부터 타측 단부까지 이어질 수 있다. 예를 들면, 제2 초기화 전압선(128)은 평면 상에서 기판(110) 위의 상측 단부로부터 하측 단부까지 이어질 수 있다. 제2 방향(DR2)으로 인접한 화소는 동일한 제2 초기화 전압선(128)에 연결될 수 있다. 제2 초기화 전압선(128)은 제7 트랜지스터(T7)의 제2 영역(7133)과 연결되어 있으며, 제2 초기화 전압(VINT2)을 전달할 수 있다. 층간 절연막(160)은 제7 트랜지스터(T7)의 제2 영역(7133) 및 제2 초기화 전압선(128)과 중첩하는 개구부(161)를 포함할 수 있다. 이때, 개구부(161)는 게이트 절연막(140)에도 형성될 수 있다. 제2 초기화 전압선(128)은 개구부(161)를 통해 제7 트랜지스터(T7)의 제2 영역(7133)과 연결될 수 있다. 평면 상에서 제2 초기화 전압선(128)을 기준으로 양측에 위치하는 두 개의 화소는 서로 대칭인 평면 구조를 가질 수 있다.
데이터 도전체는 데이터선(171), 구동 전압선(172), 제1 연결 전극(175) 및 제2 연결 전극(176)을 더 포함할 수 있다.
데이터선(171)과 구동 전압선(172)은 서로 나란한 방향으로 연장될 수 있다. 데이터선(171) 및 구동 전압선(172)은 제2 방향(DR2)을 따라 연장될 수 있다. 따라서, 데이터선(171) 및 구동 전압선(172)은 제1 초기화 전압선(127) 및 제2 초기화 전압선(128)과 나란한 방향으로 연장될 수 있다.
데이터선(171)은 평면 상에서 기판(110) 위의 일측 단부로부터 타측 단부까지 이어질 수 있다. 예를 들면, 데이터선(171)은 평면 상에서 기판(110) 위의 상측 단부로부터 하측 단부까지 이어질 수 있다. 제2 방향(DR2)으로 인접한 화소는 동일한 데이터선(171)에 연결될 수 있다. 데이터선(171)은 제2 트랜지스터(T2)의 제1 영역과 연결될 수 있으며, 데이터 신호(Dm)를 전달할 수 있다.
구동 전압선(172)은 평면 상에서 기판(110) 위의 일측 단부로부터 타측 단부까지 이어질 수 있다. 예를 들면, 구동 전압선(172)은 평면 상에서 기판(110) 위의 상측 단부로부터 하측 단부까지 이어질 수 있다. 제2 방향(DR2)으로 인접한 화소는 동일한 구동 전압선(172)에 연결될 수 있다. 구동 전압선(172)은 제5 트랜지스터(T5)의 제1 영역과 연결될 수 있으며, 구동 전압(ELVDD)을 전달할 수 있다. 제1 방향(DR1)으로 인접한 구동 전압선(172)은 서로 연결될 수 있다. 이때, 구동 전압선(172)과 상이한 층에 위치하는 별도의 전극 패턴을 통해 인접한 구동 전압선(172)이 서로 연결될 수 있다. 구동 전압선(172)은 제1 트랜지스터(T1)의 게이트 전극(1151)과 중첩하여 유지 커패시터(Cst)를 이룰 수 있다. 구동 전압선(172)과 제1 트랜지스터(T1)의 게이트 전극(1151) 사이에는 층간 절연막(160)이 위치할 수 있다. 구동 전압선(172)이 유지 커패시터(Cst)의 제1 유지 전극이 될 수 있고, 제1 트랜지스터(T1)의 게이트 전극(1151)이 유지 커패시터(Cst)의 제2 유지 전극이 될 수 있다.
제1 연결 전극(175)은 제1 트랜지스터(T1)와 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)를 연결할 수 있다. 제1 연결 전극(175)의 일측 단부는 제1 트랜지스터(T1)의 게이트 전극(1151)과 중첩할 수 있다. 층간 절연막(160)은 제1 연결 전극(175) 및 제1 트랜지스터(T1)의 게이트 전극(1151)과 중첩하는 개구부(165)를 포함할 수 있다. 제1 연결 전극(175)은 개구부(165)를 통해 제1 트랜지스터(T1)의 게이트 전극(1151)과 연결될 수 있다. 제1 연결 전극(175)의 타측 단부는 제4 트랜지스터(T4)의 제2 영역(4133)과 중첩할 수 있다. 층간 절연막(160)은 제1 연결 전극(175) 및 제4 트랜지스터(T4)의 제2 영역(4133)과 중첩하는 개구부(164)를 포함할 수 있다. 이때, 개구부(164)는 게이트 절연막(140)에도 형성될 수 있다. 제1 연결 전극(175)은 개구부(164)를 통해 제4 트랜지스터(T4)의 제2 영역(4133)과 연결될 수 있다. 제4 트랜지스터(T4)의 제2 영역(4133)은 제3 트랜지스터(T3)의 제2 영역과 연결되어 있으므로, 제3 트랜지스터(T3)의 제2 영역은 제1 연결 전극(175)과 연결될 수 있다. 따라서, 제1 연결 전극(175)에 의해 제1 트랜지스터(T1)의 게이트 전극(1151)은 제4 트랜지스터(T4)의 제2 영역(4133) 및 제3 트랜지스터(T3)의 제2 영역과 연결될 수 있다.
제2 연결 전극(176)은 제7 트랜지스터(T7)의 제1 영역(7131)과 중첩할 수 있다. 층간 절연막(160)은 제2 연결 전극(176) 및 제7 트랜지스터(T7)의 제1 영역(7131)과 중첩하는 개구부(162)를 포함할 수 있다. 이때, 개구부(162)는 게이트 절연막(140)에도 형성될 수 있다. 제2 연결 전극(176)은 개구부(162)를 통해 제7 트랜지스터(T7)의 제1 영역(7131)과 연결될 수 있다. 제7 트랜지스터(T7)의 제1 영역(7131)은 제6 트랜지스터(T6)의 제2 영역과 연결되어 있으므로, 제6 트랜지스터(T6)의 제2 영역은 제2 연결 전극(176)과 연결될 수 있다.
제1 초기화 전압선(127) 및 제2 초기화 전압선(128)을 포함하는 데이터 도전체 위에는 보호막(180)이 위치할 수 있다. 보호막(180)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
보호막(180) 위에는 화소 전극(191)이 위치할 수 있다. 보호막(180)은 화소 전극(191) 및 제2 연결 전극(176)과 중첩하는 개구부(181)를 포함할 수 있다. 화소 전극(191)은 개구부(181)를 통해 제2 연결 전극(176)과 연결될 수 있다. 화소 전극(191)은 제2 연결 전극(176)을 통해 제7 트랜지스터(T7)의 제1 영역(7131) 및 제6 트랜지스터(T6)의 제2 영역과 연결될 수 있다.
화소 전극(191) 위에는 격벽(350)이 위치할 수 있다. 격벽(350)에는 화소 개구부(351)가 형성되어 있으며, 격벽(350)의 화소 개구부(351)는 화소 전극(191)과 중첩할 수 있다. 격벽(350)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
격벽(350)의 화소 개구부(351) 내에는 발광 소자층(370)이 위치할 수 있다. 발광 소자층(370)은 화소 전극(191)과 중첩할 수 있다. 발광 소자층(370)은 발광층 및 유기 기능층을 포함할 수 있다. 발광층은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 유기 기능층은 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 등을 포함할 수 있다. 발광 소자층(370)은 소정의 유색 광을 생성할 수 있다.
발광 소자층(370) 및 격벽(350) 위에는 공통 전극(270)이 위치할 수 있다. 공통 전극(270)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 등을 포함하는 반사성 금속 또는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수 있다.
화소 전극(191), 발광 소자층(370) 및 공통 전극(270)은 발광 소자(LED)를 구성할 수 있으며, 이때 화소 전극(191)은 정공 주입 전극인 애노드 전극일 수 있고, 공통 전극(270)은 전자 주입 전극인 캐소드 전극일 수 있다. 다만, 이에 한정되는 것은 아니며, 표시 장치의 구동 방법에 따라 애노드 전극과 캐소드 전극이 이와 반대로 이루어질 수도 있다.
화소 전극(191) 및 공통 전극(270)으로부터 각각 정공과 전자가 발광 소자층(370) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exciton)이 여기 상태로부터 기저 상태로 떨어질 때 발광이 이루어진다.
도시는 생략하였으나, 공통 전극(270) 위에는 봉지층이 더 위치할 수 있다. 봉지층은 발광 소자(LED)의 상부면 뿐만 아니라 측면까지 덮어 밀봉할 수 있다. 발광 소자(LED)는 수분과 산소에 매우 취약하므로, 봉지층이 발광 소자(LED)를 밀봉하여 외부의 수분 및 산소의 유입을 차단할 수 있다.
이하에서는 도 9 내지 도 11을 더욱 참조하여, 일 실시예에 의한 표시 장치의 주변 영역에 위치하는 배선과 표시 영역에 위치하는 배선의 연결 구조에 대하여 더욱 설명한다.
도 9는 일 실시예에 의한 표시 장치의 일부 구성 요소를 도시한 평면도이고, 도 10 및 도 11은 도 9의 일부를 도시한 평면도이다. 도 10은 일 실시예에 의한 표시 장치의 제1 초기화 전압선 및 이에 연결되어 있는 배선을 도시하고, 도 11은 일 실시예에 의한 표시 장치의 제2 초기화 전압선 및 이에 연결되어 있는 배선을 도시하고 있다. 도 9은 도 10 및 도 11을 함께 나타낸 도면이다.
도 9 내지 도 11에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 기판(110)의 표시 영역(DA) 위에 위치하는 제1 초기화 전압선(127) 및 제2 초기화 전압선(128)을 포함한다. 또한, 일 실시예에 의한 표시 장치는 기판(110)의 주변 영역(PA) 위에 위치하는 제1 초기화 전압 전달선(1127) 및 제2 초기화 전압 전달선(1128)을 더 포함한다. 앞서 설명한 바와 같이, 일 실시예에 의한 표시 장치는 제1 초기화 전압선(127), 제2 초기화 전압선(128) 외에 데이터선, 구동 전압선, 스캔선, 발광 제어선 등과 같은 여러 배선을 더 포함할 수 있으며, 도 9 내지 도 11에서는 이러한 배선들의 도시가 생략되어 있다. 또한, 도시는 생략하였으나, 이러한 배선들에 전달되는 전압 전달선이 기판(110)의 주변 영역(PA) 위에 더 위치할 수 있다.
일 실시예에 의한 표시 장치는 복수의 제1 초기화 전압선(127)을 포함할 수 있으며, 복수의 제1 초기화 전압선(127)은 서로 나란한 방향으로 연장될 수 있다. 복수의 제1 초기화 전압선(127)은 제2 방향(DR2)으로 연장될 수 있다. 복수의 제1 초기화 전압선(127)에는 제1 초기화 전압(VINT1)이 인가될 수 있다.
일 실시예에 의한 표시 장치는 복수의 제2 초기화 전압선(128)을 포함할 수 있으며, 복수의 제2 초기화 전압선(128)은 서로 나란한 방향으로 연장될 수 있다. 복수의 제2 초기화 전압선(128)은 제2 방향(DR2)으로 연장될 수 있다. 복수의 제2 초기화 전압선(128)에는 제2 초기화 전압(VINT2)이 인가될 수 있다.
제1 초기화 전압선(127)과 제2 초기화 전압선(128)은 교대로 배치될 수 있다. 예를 들면, 기판(110)의 좌측 가장자리에 제2 초기화 전압선(128)이 위치하고, 제2 초기화 전압선(128)의 우측에 인접하도록 제1 초기화 전압선(127)이 위치할 수 있다. 이어, 제2 초기화 전압선(128)과 제1 초기화 전압선(127)이 순차적으로 반복하여 배치될 수 있다.
표시 영역(DA) 내에는 홀 영역(HA)이 위치할 수 있다. 홀 영역(HA)은 대략 원형으로 이루어질 수 있으며, 기판(110)의 좌측 상부에 위치할 수 있다. 다만, 이는 하나의 예시에 불광하며, 홀 영역(HA)의 형상 및 위치는 다양하게 변경될 수 있다. 홀 영역(HA)에는 카메라, 근접 센서, 조도 센서, 제스쳐 센서, 모션 센서, 지문 인식 센서, 및 생체 센서 등이 위치할 수 있다.
제1 초기화 전압선(127) 및 제2 초기화 전압선(128)은 홀 영역(HA)에는 위치하지 않을 수 있다. 이때, 홀 영역(HA)의 상측에 위치하는 제1 초기화 전압선(127)과 홀 영역(HA)의 하측에 위치하는 제1 초기화 전압선(127)이 서로 연결되지 않을 수 있다. 마찬가지로, 홀 영역(HA)의 상측에 위치하는 제2 초기화 전압선(128)과 홀 영역(HA)의 하측에 위치하는 제2 초기화 전압선(128)이 서로 연결되지 않을 수 있다.
제1 초기화 전압 전달선(1127)은 평면 상에서 표시 영역(DA)을 둘러싸는 형상을 가질 수 있다. 제1 초기화 전압 전달선(1127)은 평면 상에서 표시 영역(DA)을 완전히 둘러싸도록 닫힌 고리 형태를 가질 수 있다. 다만, 이에 한정되는 것은 아니며, 적어도 일부 영역에서 제1 초기화 전압 전달선(1127)이 끊어져 있을 수도 잇다. 즉, 제1 초기화 전압 전달선(1127)이 열린 고리 형태를 가질 수도 있다.
제1 초기화 전압 전달선(1127)은 복수의 제1 초기화 전압선(127)과 연결될 수 있다. 제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)은 기판(110)의 제1 가장자리(BD1) 또는 제2 가장자리(BD2)에서 연결될 수 있다. 제1 가장자리(BD1)와 제2 가장자리(BD2)는 서로 마주볼 수 있다. 예를 들면, 제1 가장자리(BD1)는 상측 가장자리이고, 제2 가장자리(BD2)는 하측 가장자리일 수 있다. 기판(110)은 대략 다각형으로 이루어질 수 있고, 다각형의 각 코너부는 라운드 형상을 가질 수 있다. 제1 가장자리(BD1)는 제1 코너부(CO1), 제2 코너부(CO2) 및 제1 코너부(CO1)와 제2 코너부(CO2) 사이에 위치하는 제1 직선부(ST1)를 포함할 수 있다. 제2 가장자리(BD2)는 제3 코너부(CO3), 제4 코너부(CO4) 및 제3 코너부(CO3)와 제4 코너부(CO4) 사이에 위치하는 제2 직선부(ST2)를 포함할 수 있다.
제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)은 제1 가장자리(BD1)의 제1 코너부(CO1), 제2 코너부(CO2) 및 제1 직선부(ST1)에서 연결될 수 있다. 또한, 제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)은 제2 가장자리(BD2)의 제2 직선부(ST2)에서 연결될 수 있다. 제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)은 제2 가장자리(BD2)의 제3 코너부(CO3) 및 제4 코너부(CO4)에서는 연결되지 않고, 분리되어 있을 수 있다.
제2 초기화 전압 전달선(1128)은 평면 상에서 표시 영역(DA)을 둘러싸는 형상을 가질 수 있다. 제2 초기화 전압 전달선(1128)은 평면 상에서 표시 영역(DA)을 완전히 둘러싸도록 닫힌 고리 형태를 가질 수 있다. 다만, 이에 한정되는 것은 아니며, 적어도 일부 영역에서 제2 초기화 전압 전달선(1128)이 끊어져 있을 수도 있다. 즉, 제2 초기화 전압 전달선(1128)이 열린 고리 형태를 가질 수도 있다. 제2 초기화 전압 전달선(1128)은 제1 초기화 전압 전달선(1127)의 내측에 위치할 수 있다. 즉, 제2 초기화 전압 전달선(1128)은 제1 초기화 전압 전달선(1127)을 둘러싸는 형태로 이루어질 수 있다.
제2 초기화 전압 전달선(1128)은 복수의 제2 초기화 전압선(128)과 연결될 수 있다. 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)은 기판(110)의 제1 가장자리(BD1) 또는 제2 가장자리(BD2)에서 연결될 수 있다. 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)은 제2 가장자리(BD2)의 제3 코너부(CO3), 제4 코너부(CO4) 및 제2 직선부(ST2)에서 연결될 수 있다. 또한, 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)은 제1 가장자리(BD1)의 제1 직선부(ST1)에서 연결될 수 있다. 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)은 제1 가장자리(BD1)의 제1 코너부(CO1) 및 제2 코너부(CO2)에서는 연결되지 않고, 분리되어 있을 수 있다.
이하에서는 도 12 내지 도 15를 더욱 참조하여 제1 가장자리(BD1) 및 제2 가장자리(BD2)에서 각 배선의 연결 구조에 대해 더욱 설명한다.
도 12 내지 도 15는 일 실시예에 의한 표시 장치의 일부 영역을 나타낸 평면도이다. 도 12는 일 실시예에 의한 표시 장치의 좌측 상부에 위치하는 제1 코너부, 제1 직선부 및 그 주변을 나타내고, 도 13은 일 실시예에 의한 표시 장치의 우측 상부에 위치하는 제2 코너부, 제1 직선부 및 그 주변을 나타내고 있다. 도 14는 일 실시예에 의한 표시 장치의 좌측 하부에 위치하는 제3 코너부, 제2 직선부 및 그 주변을 나타내고, 도 15는 일 실시예에 의한 표시 장치의 우측 하부에 위치하는 제4 코너부, 제2 직선부 및 그 주변을 나타내고 있다.
도 12 내지 도 15에 도시된 바와 같이, 기판(110)의 표시 영역(DA)과 주변 영역(PA) 사이에는 제1 브릿지 전극(510), 제2 브릿지 전극(520), 제3 브릿지 전극(530) 및 제4 브릿지 전극(540)이 위치할 수 있다. 제1 브릿지 전극(510) 및 제2 브릿지 전극(520)은 코너부에 위치할 수 있고, 제1 방향(DR1)으로 연장될 수 있다. 제3 브릿지 전극(530) 및 제4 브릿지 전극(540)은 직선부에 위치할 수 있고, 제2 방향(DR2)으로 연장될 수 있다.
기판(110)의 제1 가장자리(BD1)의 제1 코너부(CO1) 및 제2 코너부(CO2)에서 제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)은 제1 브릿지 전극(510)에 의해 연결될 수 있다. 제1 브릿지 전극(510)은 제1 방향(DR1)으로 연장되는 막대 형상으로 이루어질 수 있다. 제1 브릿지 전극(510)의 일측 단부는 제1 초기화 전압 전달선(1127)과 연결될 수 있고, 타측 단부는 제1 초기화 전압선(127)과 연결될 수 있다. 제1 브릿지 전극(510)은 하나의 제1 초기화 전압선(127)과 연결될 수도 있고, 복수의 제1 초기화 전압선(127)과 연결될 수도 있다. 예를 들면, 제1 브릿지 전극(510)은 2개의 제1 초기화 전압선(127)과 연결될 수 있다. 다만, 이는 하나의 예시에 불과하며, 제1 브릿지 전극(510)과 연결되는 제1 초기화 전압선(127)의 개수는 다양하게 변경될 수 있다. 제1 브릿지 전극(510)은 기판(110)의 제1 가장자리(BD1)의 제1 코너부(CO1) 및 제2 코너부(CO2)에 위치하고, 제2 가장자리(BD2)의 제3 코너부(CO3) 및 제4 코너부(CO4)에는 위치하지 않을 수 있다. 따라서, 제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)은 제2 가장자리(BD2)의 제3 코너부(CO3) 및 제4 코너부(CO4)에서는 연결되지 않고, 분리되어 있을 수 있다.
기판(110)의 제2 가장자리(BD2)의 제3 코너부(CO3) 및 제4 코너부(CO4)에서 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)은 제2 브릿지 전극(520)에 의해 연결될 수 있다. 제2 브릿지 전극(520)은 제1 방향(DR1)으로 연장되는 막대 형상으로 이루어질 수 있다. 제2 브릿지 전극(520)의 일측 단부는 제2 초기화 전압 전달선(1128)과 연결될 수 있고, 타측 단부는 제2 초기화 전압선(128)과 연결될 수 있다. 제2 브릿지 전극(520)은 하나의 제2 초기화 전압선(128)과 연결될 수도 있고, 복수의 제2 초기화 전압선(128)과 연결될 수도 있다. 예를 들면, 제2 브릿지 전극(520)은 2개의 제2 초기화 전압선(128)과 연결될 수 있다. 다만, 이는 하나의 예시에 불과하며, 제2 브릿지 전극(520)과 연결되는 제2 초기화 전압선(128)의 개수는 다양하게 변경될 수 있다. 제2 브릿지 전극(520)은 기판(110)의 제2 가장자리(BD2)의 제3 코너부(CO3) 및 제4 코너부(CO4)에 위치하고, 제1 가장자리(BD1)의 제1 코너부(CO1) 및 제2 코너부(CO2)에는 위치하지 않을 수 있다. 따라서, 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)은 제1 가장자리(BD1)의 제1 코너부(CO1) 및 제2 코너부(CO2)에서는 연결되지 않고, 분리되어 있을 수 있다.
기판(110)의 제1 가장자리(BD1)의 제1 직선부(ST1)에서 제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)은 제3 브릿지 전극(530)에 의해 연결될 수 있다. 제3 브릿지 전극(530)은 제2 방향(DR2)으로 연장되는 막대 형상으로 이루어질 수 있다. 제3 브릿지 전극(530)의 일측 단부는 제1 초기화 전압 전달선(1127)과 연결될 수 있고, 타측 단부는 제1 초기화 전압선(127)과 연결될 수 있다.
기판(110)의 제2 가장자리(BD2)의 제2 직선부(ST2)에서 제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)은 제4 브릿지 전극(540)에 의해 연결될 수 있다. 제4 브릿지 전극(540)은 제2 방향(DR2)으로 연장되는 막대 형상으로 이루어질 수 있다. 제4 브릿지 전극(540)의 일측 단부는 제1 초기화 전압 전달선(1127)과 연결될 수 있고, 타측 단부는 제1 초기화 전압선(127)과 연결될 수 있다.
기판(110)의 제1 가장자리(BD1)의 제1 직선부(ST1) 및 제2 가장자리(BD2)의 제2 직선부(ST2)에서 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)은 직접적으로 연결될 수 있다. 즉, 직선부에서는 별도의 브릿지 전극을 사용하지 않고, 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)이 연결될 수 있다.
라운드 형상을 가지는 코너부에서는 표시 영역(DA)에 위치하는 배선과 주변 영역(PA)에 위치하는 배선 간의 연결 구조가 복잡해질 수 있다. 일 실시예에 의한 표시 장치에서는 제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)이 제1 가장자리(BD1)의 제1 코너부(CO1) 및 제2 코너부(CO2)에서만 연결되어 있고, 제2 가장자리(BD2)의 제3 코너부(CO3) 및 제4 코너부(CO4)에서는 연결되어 있지 않다. 일 실시예에 의한 표시 장치는 제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)이 모든 코너부에서 연결되어 있는 구조에 비해 배선의 연결 구조를 단순화할 수 있다. 또한, 일 실시예에 의한 표시 장치에서는 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)이 제2 가장자리(BD2)의 제3 코너부(CO3) 및 제4 코너부(CO4)에서만 연결되어 있고, 제1 가장자리(BD1)의 제1 코너부(CO1) 및 제2 코너부(CO2)에서는 연결되어 있지 않다. 일 실시예에 의한 표시 장치는 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)이 모든 코너부에서 연결되어 있는 구조에 비해 배선의 연결 구조를 단순화할 수 있다. 따라서, 일 실시예에 의한 표시 장치에서 배선의 연결 구조를 단순화함으로써, 화면이 표시되지 않는 영역을 줄일 수 있다.
일 실시예에 의한 표시 장치에서는 제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)이 제1 가장자리(BD1)의 제1 직선부(ST1) 및 제2 가장자리(BD2)의 제2 직선부(ST2)에서 연결되어 있다. 즉, 제1 초기화 전압선(127)의 양측 단부에 각각 제1 초기화 전압 전달선(1127)이 연결되어 있으므로, 제1 초기화 전압선(127)에 인가되는 전압의 강하를 방지할 수 있다. 또한, 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)이 제1 가장자리(BD1)의 제1 직선부(ST1) 및 제2 가장자리(BD2)의 제2 직선부(ST2)에서 연결되어 있다. 즉, 제2 초기화 전압선(128)의 양측 단부에 각각 제2 초기화 전압 전달선(1128)이 연결되어 있으므로, 제2 초기화 전압선(128)에 인가되는 전압의 강하를 방지할 수 있다.
이하에서는 도 16 내지 도 19를 더욱 참조하여 각 배선의 층간 구조에 대하여 더욱 설명한다.
도 16은 도 13의 일부 영역을 확대하여 나타낸 평면도이고, 도 17은 도 16의 XVII-XVII'선을 따라 나타낸 단면도이다. 도 18은 도 15의 일부 영역을 확대하여 나타낸 평면도이고, 도 19는 도 18의 XIX-XIX'선을 따라 나타낸 단면도이다.
도 16 내지 도 19에 도시된 바와 같이, 기판(110) 위에 제1 브릿지 전극(510), 제2 브릿지 전극(520), 제3 브릿지 전극(530) 및 제4 브릿지 전극(540)이 위치할 수 있다. 제1 내지 제4 브릿지 전극(510, 520, 530, 540)은 기판(110)의 표시 영역(DA)과 주변 영역(PA) 사이의 경계부에 위치할 수 있다. 제1 내지 제4 브릿지 전극(510, 520, 530, 540)의 일부는 표시 영역(DA)에 위치할 수 있고, 나머지 일부는 주변 영역(PA)에 위치할 수 있다. 제1 브릿지 전극(510) 및 제2 브릿지 전극(520)은 제1 방향(DR1)으로 연장될 수 있고, 제3 브릿지 전극(530) 및 제4 브릿지 전극(540)은 제1 방향(DR1)에 수직한 제2 방향(DR2)으로 연장될 수 있다.
제1 내지 제4 브릿지 전극(510, 520, 530, 540)은 게이트 도전체와 동일한 층에 위치할 수 있다. 기판(110)과 제1 내지 제4 브릿지 전극(510, 520, 530, 540) 사이에는 버퍼층(111) 및 게이트 절연막(140)이 위치할 수 있다. 제1 내지 제4 브릿지 전극(510, 520, 530, 540) 위에는 층간 절연막(160)이 위치할 수 있다.
층간 절연막(160) 위에는 제1 초기화 전압선(127), 제2 초기화 전압선(128), 제1 초기화 전압 전달선(1127), 및 제2 초기화 전압 전달선(1128)이 위치할 수 있다. 제1 초기화 전압선(127) 및 제2 초기화 전압선(128)은 기판(110)의 표시 영역(DA) 위에 위치할 수 있고, 제2 방향(DR2)으로 연장될 수 있다. 제1 초기화 전압 전달선(1127) 및 제2 초기화 전압 전달선(1128)은 기판(110)의 주변 영역(PA) 위에 위치할 수 있고, 표시 영역(DA)을 둘러싸는 형상을 가질 수 있다.
기판(110)의 제1 코너부(CO1) 위에서 제1 초기화 전압선(127)은 제1 브릿지 전극(510)과 중첩할 수 있다. 층간 절연막(160)은 제1 초기화 전압선(127) 및 제1 브릿지 전극(510)과 중첩하는 개구부(1161)를 포함할 수 있다. 제1 초기화 전압선(127)은 개구부(1161)를 통해 제1 브릿지 전극(510)과 연결될 수 있다. 제1 초기화 전압 전달선(1127)은 제1 브릿지 전극(510)과 중첩할 수 있다. 층간 절연막(160)은 제1 초기화 전압 전달선(1127) 및 제1 브릿지 전극(510)과 중첩하는 개구부(1162)를 포함할 수 있다. 제1 초기화 전압 전달선(1127)은 개구부(1162)를 통해 제1 브릿지 전극(510)과 연결될 수 있다. 기판(110)의 제1 코너부(CO1) 위에서 제1 초기화 전압선(127)과 제1 초기화 전압 전달선(1127)은 제1 브릿지 전극(510)에 의해 연결될 수 있다. 마찬가지로, 기판(110)의 제2 코너부(CO2) 위에서도 제1 초기화 전압선(127)과 제1 초기화 전압 전달선(1127)은 제1 브릿지 전극(510)에 의해 연결될 수 있다.
기판(110)의 제1 직선부(ST1) 위에서 제1 초기화 전압선(127)은 제3 브릿지 전극(530)과 중첩할 수 있다. 층간 절연막(160)은 제1 초기화 전압선(127) 및 제3 브릿지 전극(530)과 중첩하는 개구부(1163)를 포함할 수 있다. 제1 초기화 전압선(127)은 개구부(1163)를 통해 제3 브릿지 전극(530)과 연결될 수 있다. 제1 초기화 전압 전달선(1127)은 제3 브릿지 전극(530)과 중첩할 수 있다. 층간 절연막(160)은 제1 초기화 전압 전달선(1127) 및 제3 브릿지 전극(530)과 중첩하는 개구부(1164)를 포함할 수 있다. 제1 초기화 전압 전달선(1127)은 개구부(1164)를 통해 제3 브릿지 전극(530)과 연결될 수 있다. 기판(110)의 제1 직선부(ST1) 위에서 제1 초기화 전압선(127)과 제1 초기화 전압 전달선(1127)은 제3 브릿지 전극(530)에 의해 연결될 수 있다.
기판(110)의 제2 직선부(ST2) 위에서 제1 초기화 전압선(127)은 제4 브릿지 전극(540)과 중첩할 수 있다. 층간 절연막(160)은 제1 초기화 전압선(127) 및 제4 브릿지 전극(540)과 중첩하는 개구부(1167)를 포함할 수 있다. 제1 초기화 전압선(127)은 개구부(1167)를 통해 제4 브릿지 전극(540)과 연결될 수 있다. 제1 초기화 전압 전달선(1127)은 제4 브릿지 전극(540)과 중첩할 수 있다. 층간 절연막(160)은 제1 초기화 전압 전달선(1127) 및 제4 브릿지 전극(540)과 중첩하는 개구부(1168)를 포함할 수 있다. 제1 초기화 전압 전달선(1127)은 개구부(1168)를 통해 제4 브릿지 전극(540)과 연결될 수 있다. 기판(110)의 제2 직선부(ST2) 위에서 제1 초기화 전압선(127)과 제1 초기화 전압 전달선(1127)은 제4 브릿지 전극(540)에 의해 연결될 수 있다.
기판(110)의 제3 코너부(CO3) 위에서 제2 초기화 전압선(128)은 제2 브릿지 전극(520)과 중첩할 수 있다. 층간 절연막(160)은 제2 초기화 전압선(128) 및 제2 브릿지 전극(520)과 중첩하는 개구부(1165)를 포함할 수 있다. 제2 초기화 전압선(128)은 개구부(1165)를 통해 제2 브릿지 전극(520)과 연결될 수 있다. 제2 초기화 전압 전달선(1128)은 제2 브릿지 전극(520)과 중첩할 수 있다. 층간 절연막(160)은 제2 초기화 전압 전달선(1128) 및 제2 브릿지 전극(520)과 중첩하는 개구부(1166)를 포함할 수 있다. 제2 초기화 전압 전달선(1128)은 개구부(1166)를 통해 제2 브릿지 전극(520)과 연결될 수 있다. 기판(110)의 제3 코너부(CO3) 위에서 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)은 제2 브릿지 전극(520)에 의해 연결될 수 있다. 마찬가지로, 기판(110)의 제4 코너부(CO4) 위에서도 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)은 제2 브릿지 전극(520)에 의해 연결될 수 있다.
제1 초기화 전압선(127), 제2 초기화 전압선(128), 제1 초기화 전압 전달선(1127), 및 제2 초기화 전압 전달선(1128) 위에는 보호막(180)이 위치할 수 있다. 보호막(180) 위에는 격벽(350)이 위치할 수 있다.
본 실시예에서 제1 초기화 전압선과 제1 초기화 전압 전달선이 제1 가장자리의 코너부에서 연결되고, 제2 가장자리의 코너부에서는 연결되지 않는다. 또한, 제2 초기화 전압선과 제2 초기화 전압 전달선이 제2 가장자리의 코너부에서 연결되고, 제1 가장자리의 코너부에서는 연결되지 않는다. 다만, 일 실시예에 의한 표시 장치는 이에 한정되지 아니하며, 반대로 이루어질 수도 있다. 제1 초기화 전압선과 제1 초기화 전압 전달선이 제2 가장자리의 코너부에서 연결되고, 제1 가장자리의 코너부에서는 연결되지 않을 수 있다. 또한, 제2 초기화 전압선과 제2 초기화 전압 전달선이 제1 가장자리의 코너부에서 연결되고, 제2 가장자리의 코너부에서는 연결되지 않을 수 있다.
본 실시예에서 제1 초기화 전압 전달선의 내측에 제2 초기화 전압 전달선이 위치하는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 이와 반대로, 제1 초기화 전압 전달선의 외측에 제2 초기화 전압 전달선이 위치할 수도 있다. 즉, 제2 초기화 전압 전달선의 내측에 제1 초기화 전압 전달선이 위치할 수 있다. 이때, 제1 가장자리 및 제2 가장자리의 직선부에서는 제2 초기화 전압 전달선과 제2 초기화 전압선이 브릿지 전극에 의해 연결될 수 있다. 또한, 제1 가장자리 및 제2 가장자리의 직선부에서 제1 초기화 전압 전달선과 제1 초기화 전압선은 직접적으로 연결될 수 있다.
본 실시예에서 제1 초기화 전압선과 제1 초기화 전압 전달선의 연결 구조, 제2 초기화 전압선과 제2 초기화 전압 전달선의 연결 구조에 대해 설명하였으나, 이에 한정되는 것은 아니다. 제1 초기화 전압이 인가되는 제1 초기화 전압선 및 제1 초기화 전압 전달선을 대신하여 제1 전압이 인가되는 제1 전압선 및 제1 전압 전달선으로 대체될 수 있다. 마찬가지로, 제2 초기화 전압이 인가되는 제2 초기화 전압선 및 제2 초기화 전압 전달선을 대신하여 제2 전압이 인가되는 제2 전압선 및 제2 전압 전달선으로 대체될 수 있다. 이때, 제1 전압 및 제2 전압은 각각 일정한 전압일 수 있다. 제1 전압은 제2 전압과 상이할 수 있다.
다음으로, 도 20을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 20에 도시된 실시예에 의한 표시 장치는 도 1 내지 도 19에 도시된 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 동일한 부분에 대한 설명은 생략한다. 본 실시예에서는 기판의 직선부에서의 연결 관계가 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 20은 일 실시예에 의한 표시 장치의 일부 구성 요소를 도시한 평면도이고, 도 21 및 도 22는 일 실시예에 의한 표시 장치의 일부 영역을 나타낸 평면도이다. 도 21은 일 실시예에 의한 표시 장치의 우측 상부에 위치하는 제2 코너부, 제1 직선부 및 그 주변을 나타내고, 도 22는 일 실시에에 의한 표시 장치의 좌측 하부에 위치하는 제3 코너부, 제2 직선부 및 그 주변을 나타내고 있다.
도 20 내지 도 22에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 기판(110)의 표시 영역(DA) 위에 위치하는 제1 초기화 전압선(127) 및 제2 초기화 전압선(128)을 포함한다. 또한, 일 실시예에 의한 표시 장치는 기판(110)의 주변 영역(PA) 위에 위치하는 제1 초기화 전압 전달선(1127) 및 제2 초기화 전압 전달선(1128)을 더 포함한다.
복수의 제1 초기화 전압선(127) 및 복수의 제2 초기화 전압선(128)은 제2 방향(DR2)으로 연장될 수 있다. 복수의 제1 초기화 전압선(127)에는 제1 초기화 전압(VINT1)이 인가될 수 있다. 복수의 제2 초기화 전압선(128)에는 제2 초기화 전압(VINT2)이 인가될 수 있다.
제1 초기화 전압 전달선(1127)은 평면 상에서 표시 영역(DA)을 둘러싸는 형상을 가질 수 있다. 이때, 제1 초기화 전압 전달선(1127)은 평면 상에서 표시 영역(DA)의 좌측 가장자리, 상측 가장자리 및 우측 가장자리에 인접하도록 위치할 수 있으며, 하측 가장자리에 인접하여서는 위치하지 않을 수 있다.
제1 초기화 전압 전달선(1127)은 복수의 제1 초기화 전압선(127)과 연결될 수 있다. 제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)은 기판(110)의 제1 가장자리(BD1)에서 연결될 수 있다. 제1 가장자리(BD1)는 상측 가장자리일 수 있다. 제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)은 제1 가장자리(BD1)의 제1 코너부(CO1), 제2 코너부(CO2) 및 제1 직선부(ST1)에서 연결될 수 있다. 제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)은 제2 가장자리(BD2)의 제3 코너부(CO3), 제4 코너부(CO4) 및 제2 직선부(ST2)에서는 연결되지 않고, 분리되어 있을 수 있다.
기판(110)의 제1 가장자리(BD1)의 제1 코너부(CO1) 및 제2 코너부(CO2)에서 제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)은 제1 브릿지 전극(510)에 의해 연결될 수 있다. 제1 브릿지 전극(510)은 제1 방향(DR1)으로 연장되는 막대 형상으로 이루어질 수 있다. 제1 브릿지 전극(510)의 일측 단부는 제1 초기화 전압 전달선(1127)과 연결될 수 있고, 타측 단부는 제1 초기화 전압선(127)과 연결될 수 있다.
기판(110)의 제1 가장자리(BD1)의 제1 직선부(ST1)에서 제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)은 제3 브릿지 전극(530)에 의해 연결될 수 있다. 제3 브릿지 전극(530)은 제2 방향(DR2)으로 연장되는 막대 형상으로 이루어질 수 있다. 제3 브릿지 전극(530)의 일측 단부는 제1 초기화 전압 전달선(1127)과 연결될 수 있고, 타측 단부는 제1 초기화 전압선(127)과 연결될 수 있다.
기판(110)의 제2 가장자리(BD2)의 제2 직선부(ST2)에서 제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)은 연결되지 않을 수 있다. 기판(110)의 제2 가장자리(BD2)의 제2 직선부(ST2)에는 제1 초기화 전압 전달선(1127)이 위치하지 않을 수 있다.
제2 초기화 전압 전달선(1128)은 평면 상에서 표시 영역(DA)을 둘러싸는 형상을 가질 수 있다. 제2 초기화 전압 전달선(1128)은 평면 상에서 표시 영역(DA)을 완전히 둘러싸도록 닫힌 고리 형태를 가질 수 있다. 다만, 이에 한정되는 것은 아니며, 적어도 일부 영역에서 제2 초기화 전압 전달선(1128)이 끊어져 있을 수도 있다. 예를 들면, 제2 초기화 전압 전달선(1128)은 평면 상에서 표시 영역(DA)의 좌측 가장자리, 하측 가장자리 및 우측 가장자리에 인접하도록 위치할 수 있으며, 상측 가장자리에 인접하여서는 위치하지 않을 수도 있다.
제2 초기화 전압 전달선(1128)은 복수의 제2 초기화 전압선(128)과 연결될 수 있다. 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)은 기판(110)의 제2 가장자리(BD2)에서 연결될 수 있다. 제2 가장자리(BD2)는 하측 가장자리일 수 있다. 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)은 제2 가장자리(BD2)의 제3 코너부(CO3), 제4 코너부(CO4) 및 제2 직선부(ST2)에서 연결될 수 있다. 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)은 제1 가장자리(BD1)의 제1 코너부(CO1), 제2 코너부(CO2) 및 제1 직선부(ST1)에서는 연결되지 않고, 분리되어 있을 수 있다.
기판(110)의 제2 가장자리(BD2)의 제3 코너부(CO3) 및 제4 코너부(CO4)에서 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)은 제2 브릿지 전극(520)에 의해 연결될 수 있다. 제2 브릿지 전극(520)은 제1 방향(DR1)으로 연장되는 막대 형상으로 이루어질 수 있다. 제2 브릿지 전극(520)의 일측 단부는 제2 초기화 전압 전달선(1128)과 연결될 수 있고, 타측 단부는 제2 초기화 전압선(128)과 연결될 수 있다.
기판(110)의 제2 가장자리(BD2)의 제2 직선부(ST2)에서 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)은 직접적으로 연결될 수 있다. 즉, 직선부에서는 별도의 브릿지 전극을 사용하지 않고, 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)이 연결될 수 있다.
기판(110)의 제1 가장자리(BD1)의 제1 직선부(ST1)에서 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)은 연결되지 않을 수 있다. 기판(110)의 제1 가장자리(BD1)의 제1 직선부(ST1)에 제2 초기화 전압 전달선(1128)이 위치하는 것으로 도시되어 있으나, 이에 한정되지 않으며 제1 직선부(ST1)에 제2 초기화 전압 전달선(1128)이 위치하지 않을 수도 있다.
일 실시예에 의한 표시 장치에서는 제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)이 제1 가장자리(BD1)의 제1 코너부(CO1), 제2 코너부(CO2), 및 제1 직선부(ST1)에서만 연결되어 있고, 제2 가장자리(BD2)의 제3 코너부(CO3), 제4 코너부(CO4), 및 제2 직선부(ST2)에서는 연결되어 있지 않다. 일 실시예에 의한 표시 장치는 제1 초기화 전압 전달선(1127)과 제1 초기화 전압선(127)이 양측 가장자리에서 모두 연결되어 있는 구조에 비해 배선의 연결 구조를 단순화할 수 있으며, 화면이 표시되지 않는 영역을 줄일 수 있다. 또한, 코너부에 연결되어 있는 배선과 직선부에 연결되어 있는 배선 간의 전압 차이가 발생하는 것을 방지할 수 있다.
또한, 일 실시예에 의한 표시 장치에서는 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)이 제2 가장자리(BD2)의 제3 코너부(CO3), 제4 코너부(CO4), 및 제2 직선부(ST2)에서만 연결되어 있고, 제1 가장자리(BD1)의 제1 코너부(CO1), 제2 코너부(CO2), 및 제1 직선부(ST1)에서는 연결되어 있지 않다. 일 실시예에 의한 표시 장치는 제2 초기화 전압 전달선(1128)과 제2 초기화 전압선(128)이 양측 가장자리에서 모두 연결되어 있는 구조에 비해 배선의 연결 구조를 단순화할 수 있으며, 화면이 표시되지 않는 영역을 줄일 수 있다. 또한, 코너부에 연결되어 있는 배선과 직선부에 연결되어 있는 배선 간의 전압 차이가 발생하는 것을 방지할 수 있다.
본 실시예에서 제1 초기화 전압선과 제1 초기화 전압 전달선이 제1 가장자리에서 연결되고, 제2 가장자리에서는 연결되지 않는다. 또한, 제2 초기화 전압선과 제2 초기화 전압 전달선이 제2 가장자리에서 연결되고, 제1 가장자리에서는 연결되지 않는다. 다만, 일 실시예에 의한 표시 장치는 이에 한정되지 아니하며, 반대로 이루어질 수도 있다. 제1 초기화 전압선과 제1 초기화 전압 전달선이 제2 가장자리에서 연결되고, 제1 가장자리에서는 연결되지 않을 수 있다. 또한, 제2 초기화 전압선과 제2 초기화 전압 전달선이 제1 가장자리에서 연결되고, 제2 가장자리에서는 연결되지 않을 수 있다.
본 실시예에서 제1 초기화 전압 전달선의 내측에 제2 초기화 전압 전달선이 위치하는 것으로 설명하였으나, 이와 반대로, 제1 초기화 전압 전달선의 외측에 제2 초기화 전압 전달선이 위치할 수도 있다.
본 실시예에서 제1 초기화 전압선과 제1 초기화 전압 전달선의 연결 구조, 제2 초기화 전압선과 제2 초기화 전압 전달선의 연결 구조에 대해 설명하였으나, 이에 한정되는 것은 아니며, 초기화 전압을 대신하여 다른 전압이 인가되는 배선들의 연결 구조에도 적용될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
127: 제1 초기화 전압선
128: 제2 초기화 전압선
140: 게이트 절연막
160: 층간 절연막
171: 데이터선
172: 구동 전압선
175: 제1 연결 전극
510: 제1 브릿지 전극
520: 제2 브릿지 전극
530: 제3 브릿지 전극
540: 제4 브릿지 전극
1127: 제1 초기화 전압 전달선
1128: 제2 초기화 전압 전달선
BD1: 제1 가장자리
BD2: 제2 가장자리
CO1: 제1 코너부
CO2: 제2 코너부
CO3: 제3 코너부
CO4: 제4 코너부
ST1: 제1 직선부
ST2: 제2 직선부

Claims (22)

  1. 표시 영역 및 주변 영역을 포함하는 기판,
    상기 기판의 표시 영역 위에 위치하고, 제1 전압이 인가되는 제1 전압선,
    상기 기판의 표시 영역 위에 위치하고, 상기 제1 전압선과 나란한 방향으로 연장되고, 제2 전압이 인가되는 제2 전압선,
    상기 기판의 주변 영역 위에 위치하고, 상기 제1 전압을 전달하는 제1 전압 전달선,
    상기 기판의 주변 영역 위에 위치하고, 상기 제2 전압을 전달하는 제2 전압 전달선,
    상기 기판의 제1 가장자리 위에 위치하고, 상기 제1 전압선과 상기 제1 전압 전달선을 연결하는 제1 브릿지 전극, 및
    상기 기판의 제2 가장자리 위에 위치하고, 상기 제2 전압선과 상기 제2 전압 전달선을 연결하는 제2 브릿지 전극을 포함하는 표시 장치.
  2. 제1항에서,
    상기 제1 가장자리와 상기 제2 가장자리는 서로 마주보는 표시 장치.
  3. 제1항에서,
    상기 제1 전압 및 상기 제2 전압은 각각 일정한 전압이고,
    상기 제1 전압은 상기 제2 전압과 상이한 표시 장치.
  4. 제1항에서,
    상기 기판은 다각형으로 이루어지고, 상기 다각형의 각 코너부는 라운드 형상을 가지고,
    상기 제1 브릿지 전극 및 상기 제2 브릿지 전극은 상기 코너부에 위치하는 표시 장치.
  5. 제4항에서,
    상기 제1 브릿지 전극 및 상기 제2 브릿지 전극은 제1 방향으로 연장되고,
    상기 제1 전압선 및 상기 제2 전압선은 상기 제1 방향에 수직한 제2 방향으로 연장되는 표시 장치.
  6. 제5항에서,
    상기 기판의 제1 가장자리는 제1 코너부, 제2 코너부, 및 상기 제1 코너부와 상기 제2 코너부 사이에 위치하는 제1 직선부를 포함하고,
    상기 기판의 제2 가장자리는 제3 코너부, 제4 코너부, 및 상기 제3 코너부와 상기 제4 코너부 사이에 위치하는 제2 직선부를 포함하고,
    상기 제1 브릿지 전극은 상기 제1 코너부 및 상기 제2 코너부 위에 위치하고, 상기 제3 코너부 및 상기 제4 코너부 위에는 위치하지 않고,
    상기 제2 브릿지 전극은 상기 제3 코너부 및 상기 제4 코너부 위에 위치하고, 상기 제1 코너부 및 상기 제2 코너부 위에는 위치하지 않는 표시 장치.
  7. 제6항에서,
    상기 제1 전압선과 상기 제1 전압 전달선은 상기 제1 코너부 및 상기 제2 코너부위에서 연결되고, 상기 제3 코너부 및 상기 제4 코너부 위에서 분리되어 있고,
    상기 제2 전압선과 상기 제2 전압 전달선은 상기 제3 코너부 및 상기 제4 코너부위에서 연결되고, 상기 제1 코너부 및 상기 제2 코너부 위에서 분리되어 있는 표시 장치.
  8. 제6항에서,
    상기 기판의 제1 가장자리의 제1 직선부 위에 위치하고, 상기 제1 전압선과 상기 제1 전압 전달선을 연결하는 제3 브릿지 전극, 및
    상기 기판의 제2 가장자리의 제2 직선부 위에 위치하고, 상기 제1 전압선과 상기 제1 전압 전달선을 연결하는 제4 브릿지 전극을 더 포함하고,
    상기 제3 브릿지 전극 및 상기 제4 브릿지 전극은 상기 제2 방향으로 연장되고,
    상기 제1 전압 전달선 및 상기 제2 전압 전달선은 평면 상에서 상기 표시 영역을 둘러싸는 형상을 가지고,
    상기 제1 전압 전달선은 상기 제2 전압 전달선의 외측에 위치하는 표시 장치.
  9. 제8항에서,
    상기 제2 전압선과 상기 제2 전압 전달선은 상기 제1 직선부 및 상기 제2 직선부위에서 직접적으로 연결되어 있는 표시 장치.
  10. 제6항에서,
    상기 기판의 제1 가장자리의 제1 직선부 위에 위치하고, 상기 제1 전압선과 상기 제1 전압 전달선을 연결하는 제3 브릿지 전극을 더 포함하고,
    상기 제3 브릿지 전극은 상기 제2 방향으로 연장되고,
    상기 제1 전압선과 상기 제1 전압 전달선은 상기 기판의 제2 가장자리의 제2 직선부 위에서 분리되어 있고,
    상기 제1 전압 전달선 및 상기 제2 전압 전달선은 평면 상에서 상기 표시 영역을 둘러싸는 형상을 가지고,
    상기 제1 전압 전달선은 상기 제2 전압 전달선의 외측에 위치하는 표시 장치.
  11. 제10항에서,
    상기 제2 전압선과 상기 제2 전압 전달선은 상기 제2 직선부 위에서 직접적으로 연결되어 있고, 상기 제1 직선부 위에서 분리되어 있는 표시 장치.
  12. 제1항에서,
    상기 기판 위에 위치하는 구동 트랜지스터의 채널, 제1 영역 및 제2 영역, 제4 트랜지스터의 채널, 제1 영역 및 제2 영역, 및 제7 트랜지스터의 채널, 제1 영역 및 제2 영역을 포함하는 반도체층,
    상기 구동 트랜지스터의 채널과 중첩하는 구동 트랜지스터의 게이트 전극, 상기 제4 트랜지스터의 채널과 중첩하는 제4 트랜지스터의 게이트 전극, 및 상기 제7 트랜지스터의 채널과 중첩하는 제7 트랜지스터의 게이트 전극을 포함하는 게이트 도전체, 및
    상기 구동 트랜지스터의 게이트 전극과 상기 제4 트랜지스터의 제2 영역을 연결하는 연결 전극을 포함하는 데이터 도전체를 더 포함하는 표시 장치.
  13. 제12항에서,
    상기 제1 전압선은 상기 제4 트랜지스터의 제1 영역에 연결되어 있고,
    상기 제1 전압은 제1 초기화 전압인 표시 장치.
  14. 제13항에서,
    상기 제1 전압선은 상기 데이터 도전체와 동일한 층에 위치하는 표시 장치.
  15. 제14항에서,
    상기 제1 전압 전달선은 상기 데이터 도전체와 동일한 층에 위치하는 표시 장치.
  16. 제12항에서,
    상기 제2 전압선은 상기 제7 트랜지스터의 제2 영역에 연결되어 있고,
    상기 제2 전압은 제2 초기화 전압인 표시 장치.
  17. 제16항에서,
    상기 제2 전압선은 상기 데이터 도전체와 동일한 층에 위치하는 표시 장치.
  18. 제17항에서,
    상기 제2 전압 전달선은 상기 데이터 도전체와 동일한 층에 위치하는 표시 장치.
  19. 제12항에서,
    상기 제1 브릿지 전극 및 상기 제2 브릿지 전극은 상기 게이트 도전체와 동일한 층에 위치하는 표시 장치.
  20. 제12항에서,
    상기 제1 전압선 및 상기 제2 전압선과 나란한 방향으로 연장되어 있는 데이터선 및 구동 전압선을 더 포함하고,
    상기 데이터선 및 상기 구동 전압선은 상기 데이터 도전체와 동일한 층에 위치하는 표시 장치.
  21. 제20항에서,
    상기 데이터선 및 상기 구동 전압선은 평면 상에서 상기 제1 전압선과 상기 제2 전압선 사이에 위치하는 표시 장치.
  22. 제12항에서,
    상기 표시 장치는 복수의 화소를 포함하고,
    상기 복수의 화소 각각은 상기 구동 트랜지스터, 상기 제4 트랜지스터 및 상기 제7 트랜지스터를 포함하고,
    상기 복수의 화소는 상기 제2 전압선을 기준으로 대칭인 형상을 가지는 표시 장치.
KR1020210127035A 2021-09-27 2021-09-27 표시 장치 KR20230045657A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210127035A KR20230045657A (ko) 2021-09-27 2021-09-27 표시 장치
US17/860,567 US20230105246A1 (en) 2021-09-27 2022-07-08 Display device
EP22196327.5A EP4160684A1 (en) 2021-09-27 2022-09-19 Display device
CN202211182442.3A CN115884629A (zh) 2021-09-27 2022-09-27 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210127035A KR20230045657A (ko) 2021-09-27 2021-09-27 표시 장치

Publications (1)

Publication Number Publication Date
KR20230045657A true KR20230045657A (ko) 2023-04-05

Family

ID=83362582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210127035A KR20230045657A (ko) 2021-09-27 2021-09-27 표시 장치

Country Status (4)

Country Link
US (1) US20230105246A1 (ko)
EP (1) EP4160684A1 (ko)
KR (1) KR20230045657A (ko)
CN (1) CN115884629A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102195166B1 (ko) * 2013-12-26 2020-12-24 엘지디스플레이 주식회사 탑 에미션 방식의 유기 발광 표시 장치 및 탑 에미션 방식의 유기 발광 표시 장치 제조 방법
KR102352312B1 (ko) * 2017-09-29 2022-01-19 삼성디스플레이 주식회사 표시 장치
KR102713259B1 (ko) * 2018-12-10 2024-10-04 삼성디스플레이 주식회사 표시 장치
KR20210083805A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 투명 표시 장치

Also Published As

Publication number Publication date
US20230105246A1 (en) 2023-04-06
CN115884629A (zh) 2023-03-31
EP4160684A1 (en) 2023-04-05

Similar Documents

Publication Publication Date Title
US11245090B2 (en) Display device with structure for preventing organic material overflow
CN107977109B (zh) 显示装置
CN107274837B (zh) 显示装置
TW202423271A (zh) 顯示裝置
KR20200015868A (ko) 표시 패널
CN110911445A (zh) 显示装置
CN113013196B (zh) 显示面板和包括该显示面板的显示设备
US12033584B2 (en) Display device
CN115769296A (zh) 显示基板及其制备方法、显示装置
CN217361587U (zh) 显示装置
US20230020926A1 (en) Display device
KR20240022052A (ko) 표시 장치
KR20230045657A (ko) 표시 장치
KR20230010081A (ko) 표시 장치
KR20220089776A (ko) 투명 표시 장치 및 이를 포함하는 타일드 표시 장치
US20230009353A1 (en) Display device
US11765953B2 (en) Display apparatus including overlapping elements
US20240324397A1 (en) Display device and method of manufacturing the same
US20240071311A1 (en) Display device
KR20240007851A (ko) 표시 장치 및 그 제조 방법
KR20230132662A (ko) 표시 장치
KR20230095159A (ko) 표시 장치
KR20240040175A (ko) 표시 장치
KR20230170195A (ko) 표시 장치
CN115707302A (zh) 显示装置和包括该显示装置的电子设备

Legal Events

Date Code Title Description
A201 Request for examination