KR20220137905A

KR20220137905A - 디스플레이

Info

Publication number: KR20220137905A
Application number: KR1020227027212A
Authority: KR
Inventors: 히로미츠 가츠이; 보 리우; 막심 르메트르
Original assignee: 제이에스알 가부시끼가이샤; 매트릭스 테크놀로지스, 인크.
Priority date: 2020-02-07
Filing date: 2021-02-02
Publication date: 2022-10-12
Also published as: TW202147605A; CN115053631A; WO2021157550A1; US20230058493A1

Abstract

전류 공급 라인에서의 전압 강하에 기인하는 표시 불량을 완화하도록 설계되는 디바이스 구성은 더 양호한 표시 품질을 갖는 디스플레이를 제공한다. 디스플레이는 제1 방향 및 제2 방향을 따라 어레이로 배열되는 복수의 VOLET; 복수의 VOLET의 게이트 전극을 제어하기 위해 전압을 공급하는 데이터 라인; VOLET의 각각의 게이트 전극과 데이터 라인 사이에 각각 연결되고 VOLET의 게이트 전극으로의 전압 공급을 제어하는 TFT; TFT의 게이트 전극에 연결되고 TFT를 제어하는 신호를 전송하는 게이트 라인; 제1 방향을 따라 연장되고 제1 방향을 따라 정렬되는 VOLET의 그룹의 각각에 전류를 공급하는 복수의 전류 공급 라인; 및 제2 방향을 따라 연장되고 복수의 전류 공급 라인 중 적어도 2개를 연결하는 보조 라인을 포함한다.

Description

디스플레이

본 발명은 디스플레이에 관한 것이다.

근년의 광원 디바이스로서의 실용화에 대한 유기 반도체 디바이스의 진보된 적용에 의해, 광원 디바이스로서 유기 반도체 디바이스를 사용하는 디스플레이가 시판되고 있다. 추가적인 성능 개선을 위해 더 높은 휘도, 더 높은 정밀도, 더 낮은 전력 소비, 및 더 긴 수명을 달성하는 방식을 찾고자, 광원 디바이스로서 유기 반도체 디바이스를 사용하는 디스플레이의 개발에 대한 연구가 현재 계속해서 수행되고 있다.

발광 디바이스로서 유기 반도체 디바이스를 사용하는 기존의 디스플레이의 화소는 유기 발광 다이오드("OLED"로도 지칭됨) 및 유기 발광 다이오드를 통해 흐르는 전류를 제어하는 트랜지스터로 구성된다. 유기 발광 다이오드는 애노드 전극과 캐소드 전극 사이에 개재된 유기 EL 층에 기판 상에 형성된 박막 트랜지스터("TFT"로도 지칭됨)로부터 입력된 전류에 따라 광을 방출하는 디바이스이다.

비교하자면, 이하에 열거되는 특허문헌 1은 더 높은 휘도를 달성하기 위해서 제어 디바이스의 개수의 감소 및 발광 면적의 증가를 가능하게 하는 디바이스로서 사용되는 수직형 유기 발광 트랜지스터("VOLET"라고도 지칭됨)를 설명한다. 수직형 유기 발광 트랜지스터는 트랜지스터 자체를 통해 흐르는 전류의 양에 따라 광을 방출하며, 트랜지스터는 게이트 전극에 인가되는 전압을 제어함으로써 전류의 흐름을 조절한다. 이하에 열거되는 특허문헌 2는 수직형 유기 발광 트랜지스터를 사용하는 디스플레이를 기재하며, 이에 의해 디스플레이는 아마도 상당히 증가된 휘도를 가질 것으로 기대된다.

WO 2009/036071 JP-A-2014-505324

디스플레이는 가정용 TV 또는 PC 디스플레이로서의 용도 이외에 역사 건물의 광고, 이벤트 사이트의 배경 등과 같은 매우 다양한 용도를 최근에 발견했다. 따라서, 크기 증가를 가능하게 하는 방법은 전술한 성능 개선과 함께 현재의 디스플레이 개발에 있어서 중요한 과제가 되었다.

유기 반도체를 사용하는 디스플레이에서, 화소를 구성하는 유기 발광 다이오드 및 박막 트랜지스터가 표시부에 배치되고, 이들 디바이스를 구동하는 드라이버가 표시부의 외주연부에 배치된다. 이는 여전히 오늘날 많은 디스플레이에서 채용되는 일반적인 구성이다.

이러한 구성으로 디스플레이의 크기를 증가시키면, 표시부 전체에 걸친 다양한 디바이스를 제어하거나 구동하기 위해 외주연부에 배치되는 다양한 드라이버로부터 출력되는 신호의 전송 거리가 증가한다. 드라이버와 디바이스를 연결하는 배선이 길수록, 드라이버와 디바이스 사이의 배선의 저항이 커진다. 배선의 증가된 저항은 통과 전류에 의해 야기되는 전압 강하("IR-강하"로도 지칭됨)를 초래하거나 신호 지연 또는 열화를 야기할 수 있다.

발광 디바이스에 전류를 공급하기 위한 전류 공급 라인은 특히 저항의 증가에 민감한데, 즉 전류 공급부로부터 각각의 발광 디바이스에 전류가 흐르게 하기 위해 동일한 전압이 인가되는 경우에도, 전류 공급부로부터의 거리가 증가함에 따라 전압이 배선의 저항 및 통과 전류에 따라 감소한다. 이는 실제로 공급되는 전류의 양이 화상 데이터의 표시에 필요한 전류값보다 작아지게 한다. 이 불일치는 관찰자가 휘도의 점진적 감소를 시각적으로 인지할 수 있을 정도로 표시 불량이 명백한 지점까지 증대될 수 있다. 더욱이, 많은 경우에 전류 공급 라인은 열 내에 정렬된 발광 디바이스의 그룹에 의해 공유되므로, 전류 공급 라인의 배선의 저항 면에서의 변동은 라인 사이의 휘도 면에서의 차이로 이어지고, 이것은 라인이 출현되는 표시 불량을 초래한다.

전술한 문제를 해결하기 위한 하나의 수단으로서, 각각의 화소의 방출 휘도가 검출되고 전압 강하를 고려하여 전압이 데이터 라인에 공급되는 전술한 특허문헌 3에 기재된 방법을 전류 공급 라인에 적용할 수 있다. 그러나, 추가적인 복잡한 회로는 발광 영역의 상당한 부분을 차지하고 휘도를 증가시키는 능력을 억제할 것이다. 또한, 디스플레이는 더 많은 디바이스의 사용으로 인해 오작동 및 고장에 더 취약해질 수 있다.

드라이버가 배치되는 외주연부를 사용하거나 외부 장비를 추가하는 것이 또한 가능할 수 있다. 그러나, 외주연부의 확대 또는 외부 장비의 추가는 디스플레이의 사용 모드 및 설치 위치에 제한을 부여할 것이며, 이는 적용 목적의 변경의 바람직함과 대립된다.

또한, 피드백 제어 등에서, 변동을 고려하여 전압이 인가되는 경우, 계산 방법에 따라 에러가 발생할 수 있으며, 이로 인해 전압 보정이 휘도 변화가 표시 불량으로서 인식되는 것을 방지할만큼 충분하지 않은 경우도 있을 수 있다. 따라서, 표시 불량을 방지하기 위한 수단은 바람직하게는 휘도의 변화의 보정에 의해서보다는 디바이스 구조로서 제공되어야 한다.

본 발명의 출원인은, 수직형 유기 발광 트랜지스터를 사용하는 디스플레이를 조사하는데 있어서, 수직형 유기 발광 트랜지스터에 관하여 이하의 문제를 또한 발견하였다. 수직형 유기 발광 트랜지스터는 전계 효과 트랜지스터와 유사하게 소스 전극, 게이트 전극 및 드레인 전극을 포함한다.

박막 트랜지스터와 같은 전계 효과 트랜지스터와 달리, 수직형 유기 발광 트랜지스터에는 소스 전극과 드레인 전극 사이에 EL 디바이스 및 유기 반도체 층이 제공된다. 이들 층의 재료 특성은 수직형 유기 발광 트랜지스터가 소스 전극(애노드 전극)과 드레인 전극(캐소드 전극) 사이에 흐르는 전류가 박막 트랜지스터와 같은 전계 효과 트랜지스터에 비해 이들 전극을 가로질러 인가되는 전압에 더 민감하다는 특징적인 특징을 갖게 한다. 즉, 전류 공급 라인은 유기 발광 다이오드 및 박막 트랜지스터를 갖는 기존 구성보다 전압 강하에 의해 더 영향을 받으며, 이로 인해 전술한 표시 불량이 더 쉽게 나타날 수 있다.

전술된 문제점의 견지에서, 본 발명의 목적은 더 양호한 표시 품질을 갖는 디스플레이를 제공하기 위해 전류 공급 라인의 전압 강하에 기인하는 표시 불량을 완화하도록 설계되는 디바이스 구성을 제공하는 것이다.

본 발명의 디스플레이는:

제1 방향 및 제1 방향에 직교하는 제2 방향을 따라 어레이로 배열되는 복수의 수직형 유기 발광 트랜지스터;

복수의 수직형 유기 발광 트랜지스터의 게이트 전극을 제어하기 위한 전압을 공급하는 데이터 라인;

수직형 유기 발광 트랜지스터 각각의 게이트 전극과 데이터 라인 사이에 각각 연결되고 수직형 유기 발광 트랜지스터의 게이트 전극으로의 전압 공급을 제어하는 박막 트랜지스터;

박막 트랜지스터의 게이트 전극에 연결되고 박막 트랜지스터를 제어하는 신호를 전송하는 게이트 라인;

제1 방향을 따라 연장되고, 제1 방향을 따라 정렬되는 수직형 유기 발광 트랜지스터의 그룹 각각에 전류를 공급하는 복수의 전류 공급 라인; 및

제2 방향을 따라 연장되고, 복수의 전류 공급 라인 중 적어도 2개를 연결하는 적어도 하나의 보조 라인을 포함한다.

수직형 유기 발광 트랜지스터에 전류를 공급하기 위한 전류 공급 라인은 제1 방향을 따라 연장되며, 제1 방향을 따라 배열되는 유기 발광 트랜지스터의 그룹에 의해 공유된다. 복수의 전류 공급 라인은 제2 방향을 따라 배열된다. 전류 공급 라인 중 적어도 2개는 제2 방향을 따라 연장되는 보조 라인에 의해 연결된다.

2개 이상의 전류 공급 라인이 연결되는 한, 임의의 개수의 보조 라인이 있을 수 있다. 보조 라인에 의해 연결되는 전류 공급 라인은 서로 근접하게 위치되는 것이 바람직하지만, 서로 인접한 전류 공급 라인이 반드시 서로 연결될 필요는 없다.

전술한 구성은 전류 공급 라인 중 하나에서 큰 국소 전압 강하가 불가피한 경우에도 국소 전압 강하를 감소시키는데, 그 이유는 보조 라인에 의해 그것에 연결되는 다른 전류 공급 라인에 의해 전압이 공급되어 전류 공급 라인 사이에서 전압이 균일해지기 때문이다. 이것은 주변 화소보다 극히 낮은 휘도를 갖는 화소의 영역 또는 라인이 거의 인식되지 않게 하고, 이에 의해 표시 품질이 상당히 개선된다.

더욱이, 전술된 구성에 따른 제2 방향을 따라 전류 공급 라인을 연결하는 보조 라인에 의해, 전압 강하가 단지 각각의 전류 공급 라인에서만 발생하는 것이 아니라 전체 스크린에 걸쳐 발생하므로, 휘도 감소가 점진적인 방식으로 일어나게 된다. 따라서, 전술한 구성에서와 같이 전압 강하를 고려하여 전압이 공급되는 경우, 전류 공급 라인 각각에 대해 전압 보정이 이루어지는 것이 아니라, 전체 스크린의 휘도 경향에 응답하여 전압이 점진적인 방식으로 보정되고 2차원적으로 및 집합적으로 조절된다. 따라서, 각각의 전류 공급 라인마다의 휘도 보정을 위한 복잡한 계산이 불필요하다. 더욱이, 계산 방법으로부터 발생하는 에러가 존재하더라도, 전압이 전체 스크린에 걸쳐 보정되기 때문에 국소 표시 불량이 거의 발생하지 않아, 표시 불량이 인지될 가능성이 적다.

상술한 디스플레이에서,

보조 라인은 수직형 유기 발광 트랜지스터의 소스 전극보다 기판에 더 가깝게 형성될 수 있다.

유기 발광 다이오드를 사용하는 디스플레이의 화소 구성은, 최소한, 하부 층 내의 2개의 박막 트랜지스터 및 상부 층 내의 유기 발광 다이오드를 포함하고, 상부 층은 기판으로부터 먼 층이다. 한편, 수직형 유기 발광 트랜지스터를 사용하는 디스플레이의 화소 구성은, 최소한, 하부 층 내의 하나의 박막 트랜지스터와 상부 층 내의 수직형 유기 발광 트랜지스터를 포함한다. 따라서, 하부 층에 필요하지 않은 다른 박막 트랜지스터를 위한 영역이 이용가능하게 된다. 이러한 영역을 배선 영역으로서 사용하면, 보조 라인의 형성뿐만 아니라, 기존 화소 구성과 비교되는 휘도의 유지 또는 향상이 허용된다.

상술한 디스플레이에서,

보조 라인은 게이트 라인을 구성하는 재료로 이루어지고 게이트 라인이 제공되는 층에 형성되는 배선을 포함할 수 있다.

박막 트랜지스터의 게이트 전극은 박막 트랜지스터의 소스 전극 및 드레인 전극 아래의 층에 형성된다. 따라서, 많은 경우에, 박막 트랜지스터의 게이트 전극에 연결되는 게이트 라인은 기판에 가장 가까운 최하층에 제공되는 한편, 유기 발광 다이오드 및 수직형 유기 발광 트랜지스터와 같은 발광 디바이스에 연결되는 데이터 라인 및 전원 라인은 이들이 발광 디바이스에 쉽게 연결될 수 있도록 게이트 라인 위의 층에 제공된다. 즉, 게이트 라인이 제공되는 층은 다른 층에 비해 배선에 이용하기가 더 용이하다.

또한, 수직형 유기 발광 트랜지스터를 사용하는 디스플레이는 유기 발광 다이오드를 사용하는 디스플레이에 비해 하나 적은 박막 트랜지스터를 가지며, 따라서 필요하지 않은 박막 트랜지스터를 위한 영역이 이용될 수 있으며, 이는 발광 영역의 크기 감소를 최소화하고 휘도의 상당한 감소를 방지하면서 보조 라인의 형성을 허용한다.

게이트 라인은 박막 트랜지스터의 고속 제어를 위해 신호를 전송하기 위한 배선이며, 따라서 다른 층의 재료보다 낮은 저항을 갖는 재료로 이루어진다. 따라서, 게이트 라인과 동일한 재료로 보조 라인을 구성하면, 보조 라인에 의해 연결되는 전류 공급 라인에 대한 보조 라인의 저항의 영향이 감소되어, 전압이 전류 공급 라인 사이에서 균일하게 되는 구성이 가능해진다.

상술한 디스플레이에서,

보조 라인은 수직형 유기 발광 트랜지스터의 게이트 전극을 구성하는 재료로 이루어지고 수직형 유기 발광 트랜지스터의 게이트 전극이 제공되는 층에 구성되는 배선을 포함할 수 있다.

전술한 구성은, 예를 들어 복잡한 제어 회로가 구성될 필요가 있으며 배선을 위한 영역이 확보되기 어려운 경우에도 보조 라인이 수직형 유기 발광 트랜지스터 아래의 층에 형성되는 것을 허용한다. 보조 라인은 또한 전술한 바와 같은 게이트 라인과 동일한 층에 형성되는 보조 라인에 걸쳐 층에서 평행하게 연장되도록 구성될 수 있으며, 이는 추가로 전압이 전류 공급 라인 사이에서 균일해질 수 있게 한다.

본 발명의 디스플레이는:

수직형 유기 발광 트랜지스터 각각의 게이트 전극과 데이터 라인 사이에 각각 연결되고 수직형 유기 발광 트랜지스터의 게이트 전극으로의 전압 공급을 제어하는 박막 트랜지스터; 및

박막 트랜지스터의 게이트 전극에 연결되고, 박막 트랜지스터를 제어하는 신호를 전송하는 게이트 라인을 포함하고,

서로 인접한 복수의 수직형 유기 발광 트랜지스터 중 적어도 2개는 그 사이에 연속적으로 형성되는 소스 전극 층을 갖는다.

전술한 구성에서는, 하나의 수직형 유기 발광 트랜지스터의 소스 전극 층은 인접한 수직형 유기 발광 트랜지스터의 소스 전극 층에 직접 연결되며, 따라서 수직형 유기 발광 트랜지스터의 각각의 소스 전극 층에 인가되는 전압에 큰 차이가 생성되지 않는다.

전술한 구성은 또한 고정밀 패터닝이 필요하지 않도록 큰 영역에 수직형 유기 발광 트랜지스터의 소스 전극 층을 형성하는 것을 허용한다. 따라서, 수직형 유기 발광 트랜지스터의 소스 전극 층은 예를 들어 하나의 인쇄 방법인 잉크젯 스크린 인쇄 같은 더 간단한 패터닝에 의해 형성될 수 있다. 이는 수직형 유기 발광 트랜지스터의 소스 전극 층의 형성 및 패터닝에 의해 야기될 수 있는 생산 단계의 수 및 처리 비용의 증가의 억제를 돕는다.

함께 결합되는 수직형 유기 발광 트랜지스터의 소스 전극은 주변 연결 화소 사이의 전류의 상호 분배를 가능하게 하고, 이는 접촉 홀의 형성을 불필요하게 만든다. 접촉 홀의 형성 방법의 간소화는 접촉 불량으로부터 야기될 수 있는 패널의 생산 수율의 저하뿐만 아니라 처리 비용의 증가를 억제할 수 있다.

전술한 디스플레이는,

제1 방향을 따라 연장되고, 제1 방향을 따라 정렬되는 수직형 유기 발광 트랜지스터의 그룹 각각에 전류를 공급하는 복수의 전류 공급 라인을 더 포함할 수 있다.

소스 전극 층은 전술한 디스플레이에서 복수의 수직형 유기 발광 트랜지스터 중 인접하는 트랜지스터 사이에서 연속적이기 때문에, 전류는 소스 전극을 통해 수직형 유기 발광 트랜지스터에 공급된다. 추가적인 전류 공급 라인에 의해, 수직형 유기 발광 트랜지스터의 소스 전극 사이의 저항이 감소되어, 각각의 수직형 유기 발광 트랜지스터의 소스 전극에서의 전압이 더 균일해진다.

전술한 디스플레이는,

제2 방향을 따라 연장되고, 복수의 전류 공급 라인 중 적어도 2개를 연결하는 적어도 하나의 보조 라인을 더 포함할 수 있다.

상술한 디스플레이에서,

전술한 구성 각각은 수직형 유기 발광 트랜지스터의 소스 전극 사이의 저항이 더 작아지게 하며, 이는 수직형 유기 발광 트랜지스터의 소스 전극에서의 전압이 더 균일해지는 것을 허용한다.

본 발명에 따르면, 전류 공급 라인의 전압 강하에 기인하는 표시 불량을 완화하도록 설계되는 디바이스 구성에 의해 더 양호한 표시 품질을 갖는 디스플레이가 실현된다.

도 1은 일 실시예의 디스플레이의 일부의 개략적인 구성도이다.
도 2는 도 1의 디스플레이의 영역(A1) 내의 발광부의 회로도이다.
도 3은 일 실시예에서의 발광부 및 그 주변부의 개략적인 디바이스 구성의 평면도이다.
도 4는 도 3의 A-A'를 따른 단면도이다.
도 5는 도 3의 B-B'를 따른 단면도이다.
도 6은 일 실시예에서의 발광부 및 그 주변부의 개략적인 디바이스 구성의 평면도이다.
도 7은 도 6의 A-A'를 따른 단면도이다.
도 8은 도 6의 B-B'를 따른 단면도이다.
도 9는 일 실시예에서의 발광부 및 그 주변부의 개략적인 디바이스 구성의 평면도이다.
도 10은 도 9의 A-A'를 따른 단면도이다.

이하, 본 발명의 디스플레이의 구성에 대해 도면을 참조하여 설명한다. 이하에 언급되는 도면은 각각 개략도를 제공한다. 도면의 요소의 치수비 및 개수는 요소의 실제 치수비 및 개수와 반드시 동일할 필요는 없다.

제1 실시예

도 1은 일 실시예의 디스플레이(1)의 일부의 개략적인 구성도이다. 도 1에 도시되는 바와 같이, 본 실시예의 디스플레이(1)는 발광부(10)의 어레이를 포함하며, 각각의 발광부는 수직형 유기 발광 트랜지스터, 수직형 유기 발광 트랜지스터의 게이트 전극에 전압을 공급하는 데이터 라인(11), 수직형 유기 발광 트랜지스터의 소스 전극에 전류를 공급하는 전류 공급 라인(12), 박막 트랜지스터를 제어하기 위한 신호를 전송하는 게이트 라인(13), 및 전류 공급 라인(12)을 연결하는 보조 라인(14)을 포함한다.

디스플레이(1)는 또한, 그 외주연부에, 표시될 화상 데이터에 따라 수직형 유기 발광 트랜지스터의 게이트 전극에 전압을 인가하기 위해 데이터 라인(11)에 전압을 공급하는 소스 드라이버(15a), 수직형 유기 발광 트랜지스터의 소스 전극에 전류가 공급되도록 전류 공급 라인(12)에 전류를 공급하는 전류 공급부(15b), 및 게이트 라인(13)에 박막 트랜지스터를 위한 제어 신호를 출력하는 게이트 드라이버(15c)를 포함한다.

도 2는 도 1의 디스플레이(1)의 영역(A1) 내의 발광부(10)의 상세 회로도이다. 도 2에 도시되는 바와 같이, 발광부(10)는 수직형 유기 발광 트랜지스터(20), 수직형 유기 발광 트랜지스터(20)의 게이트 전극으로의 전압 공급을 제어하는 박막 트랜지스터(21), 및 수직형 유기 발광 트랜지스터(20)의 게이트 전극과 소스 전극 사이에 연결된 커패시터(23)를 포함한다. 도 1 및 도 2를 참조한 설명에서, 전류 공급 라인(12)이 연장되는 방향은 X 방향(제1 방향)으로 지칭될 것이고, 보조 라인(14)이 연장되는 방향은 Y 방향(제2 방향)으로 지칭될 것이다.

데이터 라인(11)은 표시될 화상에 따라 수직형 유기 발광 트랜지스터(20)의 방출 휘도를 조절하기 위해 소스 드라이버(15a)로부터 출력된 전압을 박막 트랜지스터(21)를 통해 수직형 유기 발광 트랜지스터(20)의 게이트 전극에 인가하기 위한 배선이다. 본 실시예에서는 데이터 라인(11)이 X 방향을 따라 형성되지만, 데이터 라인은 Y 방향을 따라 형성될 수 있다.

전류 공급 라인(12)은 X 방향을 따라 정렬된 수직형 유기 발광 트랜지스터(20)의 그룹의 각각에 연결되도록 X 방향을 따라 형성된다. 각각의 전류 공급 라인(12)은 전류 공급부(15b)로부터 출력된 전류를 수직형 유기 발광 트랜지스터(20)의 그룹 내에 포함된 각각의 수직형 유기 발광 트랜지스터의 소스 전극에 공급한다.

게이트 라인(13)은 게이트 드라이버(15c)로부터 출력된 제어 신호가 박막 트랜지스터(21)의 게이트 전극에 전송되도록 박막 트랜지스터(21)의 게이트 전극에 연결된다. 따라서 수직형 유기 발광 트랜지스터(20)의 게이트 전극과 데이터 라인(11) 사이의 전력 인가 및 제어 신호 전송은 박막 트랜지스터(21)가 온 및 오프 전환됨으로써 제어된다. 게이트 라인(13)은 본 실시예에서 Y 방향을 따라 형성되지만, 게이트 라인은 X 방향을 따라 형성될 수 있다.

보조 라인(14)은 X 방향을 따라 정렬된 발광부(10) 사이에서 Y 방향을 따라 연장된다. 보조 라인(14)은 반드시 X 방향을 따라 정렬된 모든 발광부(10) 중 인접한 발광부 사이에 형성될 필요는 없다. 본 실시예에서는 전류 공급 라인(12)이 X 방향을 따라서 형성되고 보조 라인(14)이 Y 방향을 따라서 형성되지만, 전류 공급 라인(12)은 Y 방향을 따라서 형성될 수 있으며 보조 라인(14)은 X 방향을 따라서 형성될 수 있다.

커패시터(23)는 박막 트랜지스터(21)의 오프 상태 동안 미리결정된 시간 동안 표시되는 화상을 유지하도록 배치된 수직형 유기 발광 트랜지스터(20)의 게이트 전극과 소스 전극 사이의 전압 유지 디바이스이다.

다음으로, 기판 상에 형성된 각각의 디바이스의 구조에 대해 설명한다. 도 3은 일 실시예에서 발광부(10) 및 그 주변부의 개략적인 디바이스 구성의 평면도이다. 도 4는 도 3의 A-A'를 따른 단면도이다. 도 3 및 도 4에 도시되는 바와 같이, 수직형 유기 발광 트랜지스터(20) 및 박막 트랜지스터(21)는 데이터 라인(11), 전류 공급 라인(12) 및 게이트 라인(13)에 의해 표시된 영역에 제공된다.

도 5는 도 3의 B-B'를 따른 단면도이다. 도 3 및 도 5에 도시되는 바와 같이, 보조 라인(14)은, 박막 트랜지스터(21)의 게이트 전극 층(21g)에 연결되고 게이트 라인(13)과 동일한 재료로 이루어지는 게이트 라인(13)과 동일한 층에 형성된다. 이하에서, 게이트 라인(13)과 동일한 재료로 및 동일한 층에 이루어지는 보조 라인(14)은 배선 층 보조 라인(14a)으로 지칭될 것이다.

기판(30)은 광을 투과시키고 수직형 유기 발광 트랜지스터(20)로부터 방출된 광을 외부로 출력한다. 구체적인 재료에 대해서는 후술한다.

이하의 설명에서는, 데이터 라인(11) 및 전류 공급 라인(12)이 연장되는 방향은 X 방향으로 지칭하고, 게이트 라인(13)이 연장되는 방향은 Y 방향으로 지칭하고, 이들에 직교하는 방향을 Z 방향으로 지칭하며, 및 기판(30)으로부터 멀어지는 방향(Z 방향에서의 순방향)은 상부 층이라 지칭한다.

수직형 유기 발광 트랜지스터(20)는, 상부 층으로부터, 캐소드 전극에 대응하는 드레인 전극 층(20d), 유기 EL 층(20c), 유기 반도체 층(20a), 및 표면 층(31)의 표면을 탄소를 함유하는 도전성 재료(본 실시예에서는 탄소 나노튜브)로 코팅하여 형성되는 소스 전극 층(20s)을 포함하고, 그 아래의 층에는 유전체 재료로 이루어진 게이트 절연 층(20h)을 통해 게이트 전극 층(20g)을 포함하도록 구성된다. 게이트 전극 층(20g)에의 전압의 인가는 유기 반도체 층(20a)과 소스 전극 층(20s) 사이의 쇼트키 장벽(Schottky barrier)을 변화시키고, 미리결정된 임계값이 초과되면 소스 전극 층(20s)으로부터 유기 반도체 층(20a) 및 유기 EL 층(20c)으로 전류가 흘러, 수직형 유기 발광 트랜지스터(20)가 발광될 수 있게 한다.

본 실시예의 디스플레이(1)에서, 기판(30)은 가시광에 투과성인 재료로 이루어진다. 게이트 전극 층(20g) 및 소스 전극 층(20s)은, 양자 모두 가시광에 대해 투과성이며, 가시광이 통과하는 것을 허용하는 간극이 존재하여 유기 EL 층(20c)으로부터 출력된 광이 기판(30)을 통과하여 외부로 출사되도록 구성됨으로써, 화상이 표시된다. 광이 기판(30)을 통과하여 방출되는 이러한 구성은 "바텀 에미션 방식bottom emission type)"으로 지칭되고, 전극 사이의 간단한 상호 연결로 인해 생산이 용이하다는 점에서 유리하다.

박막 트랜지스터(21)의 소스 전극 층(21s)과 드레인 전극 층(21d)은 산화물 반도체 층(21a)을 통해 연결되며, 게이트 전극 층(21g)은 절연 층 또는 유전체 층을 통해 산화물 반도체 층(21a) 아래에 형성된다. 게이트 전극 층(21g)에 인가되는 전압은 전력이 소스 전극 층(21s)과 드레인 전극 층(21d)에 공급되도록 산화물 반도체 층(21a)에 각각의 도전성 채널을 생성한다.

박막 트랜지스터(21)의 소스 전극 층(21s) 및 드레인 전극 층(21d)은 각각 수직형 유기 발광 트랜지스터(20)의 데이터 라인(11) 및 게이트 전극 층(20g)에 연결된다.

도 3에 도시된 바와 같이, 수직형 유기 발광 트랜지스터(20)는 디스플레이(1)에 대해 높은 휘도를 달성하기 위해 데이터 라인(11), 전류 공급 라인(12) 및 게이트 라인(13)에 의해 표시되는 전체 영역을 실질적으로 커버하도록 형성되는 한편, 박막 트랜지스터(21)는 수직형 유기 발광 트랜지스터(20)의 발광 영역에 대한 영향을 최소화하기 위해 이러한 표시된 영역의 코너에서 가능한 작은 공간을 차지하도록 형성된다.

커패시터(23)는 도 3 내지 도 5에 도시되어 있지 않다. 본 실시예의 수직형 유기 발광 트랜지스터(20)는 기생 디바이스로서 커패시터(23)를 포함하며, 소스 전극 층(20s)과 게이트 전극 층(20g)은 도 4 또는 도 5에 도시되는 바와 같이 게이트 절연 층(20h)을 통해 서로 대향하여 배열된다. 이 커패시터(23)는 또한 전압 유지 기능의 역할을 할 수 있다. 기생 디바이스로서 구성된 이 커패시터(23)에 의해 제공되는 커패시턴스가 충분하지 않으면 다른 커패시터가 추가될 수 있다.

이하, 각각의 층에 사용될 수 있는 재료의 예가 열거된다.

게이트 라인(13) 및 배선 층 보조 라인(14a)에 대해, 알루미늄(Al), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 니오븀(Nb), 마그네슘(Mg), 은(Ag), 구리(Cu) 및 이들의 조합의 금속 합금이 채용될 수 있다.

기판(30)에 대해, 유리 재료, 또는 PET(폴리 에틸렌 테레프탈레이트), PEN(폴리 에틸렌 나프탈레이트) 및 폴리이미드 등의 플라스틱이 채용될 수 있다.

수직형 유기 발광 트랜지스터(20)의 드레인 전극 층(20d)에 대해, 단층 또는 다층 그래핀, 탄소 나노튜브, 알루미늄(Al), 은(Ag), 불화리튬(LiF), 산화몰리브덴(MoXOY), 산화인듐주석(ITO), 및 산화아연(ZnO)이 채용될 수 있다.

수직형 유기 발광 트랜지스터(20)의 게이트 전극 층(20g)에 대해, 알루미늄(Al), 주석(Sn), 이트륨(Y), 스칸듐(Sc) 및 갈륨(Ga)과 같은 금속으로 도핑될 수 있는 산화아연(ZnO), 산화인듐(In2O3), 이산화주석(SnO2) 및 산화카드뮴(CdO)과 같은 금속- 또는 비-도핑 투명 도전성 산화물, 및 이들의 조합을 함유하는 재료, 또는 알루미늄(Al), 금(Au), 은(Ag), 백금(Pt), 카드뮴(Cd), 니켈(Ni) 및 탄탈륨(Ta), 및 이들의 조합, 및 p- 또는 n-도핑 실리콘(Si) 또는 비소화갈륨(GaAs)이 채용될 수 있다.

수직형 유기 발광 트랜지스터(20)의 표면 층(31)과 게이트 전극 층(20g) 사이의 게이트 절연 층(20h)의 재료에 대해, 산화규소(SiOX), 산화알루미늄(Al2O3), 질화규소(Si3N4), 산화이트륨(Y2O3), 티탄산납(PbTiOX), 티탄산알루미늄(AlTiOX), 유리, 및 파릴렌 폴리머, 폴리스티렌, 폴리이미드, 폴리비닐페놀, 폴리메틸 메타크릴레이트, 및 플루오로폴리머 등의 유기 화합물이 채용될 수 있다.

수직형 유기 발광 트랜지스터(20)의 유기 반도체 층(20a)에 채용될 수 있는 재료는, 나프탈렌, 안트라센, 루브렌, 테트라센, 펜타센, 헥사센, 및 이들의 유도체와 같은 선형 애뉼레이티드 다환 방향족 화합물(linear annulated polycyclic aromatic compound)(또는 아센 화합물); 예를 들어 구리 프탈로시아닌(CuPc) 화합물, 아조 화합물, 페릴렌 화합물, 및 이들의 유도체와 같은 안료; 예를 들어 히드라존 화합물, 트리페닐 메탄 화합물, 디페닐메탄 화합물, 스틸벤 화합물, 알릴비닐 화합물, 피라졸린 화합물, 트리페닐아민 유도체(TPD), 알릴아민 화합물, 저분자량 아민 유도체(α-NPD), 2,2',7,7'-테트라키스(디페닐아미노)-9,9'-스피로비플루오렌(스피로-TAD), N,N'-디(1-나프틸)-N,N'-디페닐-4,4'-디아미노비페닐(스피로-NPB), 4,4',4"-트리스[N-3-메틸페닐-N-페닐아미노]-트리페닐아민(mMTDATA), 2,2',7,7'-테트라키스(2,2-디페닐비닐)-9,9-스피로비플루오렌(스피로-DPVBi), 4,4'-비스(2,2-디페닐비닐)비페닐(DPVBi),(8-퀴놀리놀라토)알루미늄(Alq), 트리스(8-퀴놀리놀라토)알루미늄(Alq3), 트리스(4-메틸-8퀴놀리놀라토)알루미늄(Almq3) 및 이들의 유도체와 같은 저분자량 화합물; 예를 들어 폴리티오펜, 폴리(p-페닐렌비닐렌)(PPV), 비페닐 기를 함유하는 폴리머, 디알콕시 기를 함유한 폴리머, 알콕시페닐-PPV, 페닐-PPV, 페닐/디알콕시-PPV 코폴리머, 폴리(2-메톡시-5-(2'-에틸헥실옥시)-1,4-페닐렌비닐렌)(MEH-PPV), 폴리(에틸렌디옥시티오펜)(PEDOT), 폴리(스티렌술폰산)(PSS), 폴리(아닐린)(PAM), 폴리(N-비닐카바졸), 폴리(비닐피렌), 폴리(비닐안트라센), 피렌-포름알데히드 수지, 할로겐화 에틸카르바졸-포름알데히드 할로겐화 수지, 및 이들의 변성체와 같은 폴리머 화합물; 예를 들어 5,5_-디퍼플루오로헥실 카르보닐-2,2_:5_,2_:5_,2_-쿼터티오펜(DFHCO-4T), DFH-4T, DFCO-4T, P(NDI2OD-T2), PDI8-CN2, PDIF-CN2, 및 F16CuPc, 풀러린, 나프탈렌, 및 페릴렌, 및 올리고티오펜 유도체와 같은 n형 수송 유기 저분자, 올리고머, 또는 폴리머; 및 티에노[3,2-b]티오펜, 디나프틸[2,3-b:2',3'-f]티에노[3,2-b]티오펜(DNTT), 2-데실-7-페닐벤조티에노[3,2-b]벤조티오펜(BTBT) 등과 같은 티오펜 고리를 갖는 방향족 화합물을 포함한다.

적합한 에너지 준위를 갖는 유기 반도체를 적절하게 선택함으로써, 표준 OLED 디스플레이에 사용되는 정공 주입 층, 정공 수송 층, 유기 EL 층, 전자 수송 층, 전자 주입 층 등을 수직형 유기 발광 트랜지스터(20)에 대해 유리하게 사용할 수 있다. 유기 EL 층(20c)의 재료는 외부로 방출되는 광이 적색, 녹색 및 청색과 같은 컬러를 갖도록 조절되게 상기 그룹으로부터 선택된다. 대안적으로, 수직형 유기 발광 트랜지스터(20)는 백색광을 방출하도록 구성될 수 있는데, 즉 동일한 수직형 유기 발광 트랜지스터(20)가 컬러 필터를 사용하여 원하는 컬러의 광을 선택적으로 방출하도록 구성될 수 있다.

표면 층(31)은 소스 전극 층(20s)(특히, CNT 층)을 고착할 목적으로 게이트 절연 층(20h) 상에 형성된 층이다. 표면 층(31)은 실란 커플링 재료, 아크릴 수지 등으로 이루어진 바인더 수지를 함유하는 조성물을 도포하는 것에 의해 형성될 수 있다.

박막 트랜지스터(21)에 포함된 산화물 반도체 층(21a)을 위해, In-Ga-Zn-O 반도체, Zn-O 반도체(ZnO), In-Zn-O 반도체(IZO(등록 상표)), Zn-Ti-O 반도체(ZTO), Cd-Ge-O 반도체, Cd-Pb-O 반도체, CdO(산화카드뮴), Mg-Zn-O 반도체, In-Sn-Zn-O 반도체(예컨대, In2O3-SnO2-ZnO), In-Ga-Sn-O 반도체 등이 채용될 수 있다.

본 실시예의 박막 트랜지스터(21)는 산화물 반도체이지만, 박막 트랜지스터는 비정질 실리콘으로 이루어질 수 있다. 반도체는 p형 또는 n형일 수 있다. 구체적으로, 스태거(staggered)형, 인버티드 스태거(inverted staggered)형, 코플래너(coplanar)형, 인버티드 코플래너(inverted coplanar)형 등을 포함하는 구성 중 임의의 것이 채용될 수 있다.

표면 층(31)과 유기 반도체 층(20a) 사이에는 절연을 위해 뱅크 층(bank layer)(24)이 형성된다. 소스 전극 층(20s)이 데이터 라인(11)에 연결되는 지점에서, 전기적 연결을 허용하기 위해 표면 층(31)과 게이트 절연 층(20h)에 제공된 간극을 충전하도록 뱅크 층(24)이 형성된다.

수직형 유기 발광 트랜지스터(20)에 대해서, 전술한 특허문헌 1 및 2에서 설명된 수직형 유기 발광 트랜지스터(20)가 채용될 수 있을 것이다. 또한, 특허문헌 3에 개시된 구성도 채용될 수 있다.

전류 공급 라인(12)이 배선 층 보조 라인(14a)에 의해 연결되는 상술된 구성은 전류 공급 라인(12)과 배선 층 보조 라인(14a) 사이의 연결 지점이 다른 연결된 전류 공급 라인(12)의 연결 지점에서와 동일한 전압값을 갖는 것을 허용한다. 즉, 전류 공급 라인(12)의 저항 변화로 인한 극단적인 국소 전압 강하의 경우에, 전압은 배선 층 보조 라인(14a)에 연결된 다른 전류 공급 라인(12)에 의해 상승된다. 본 실시예에서와 같이 전류 공급 라인(12)과 배선 층 보조 라인(14a) 사이에 연결 지점이 더 많이 있을수록, 전류 공급 라인(12)의 전압은 디스플레이(1)에 걸쳐 더 전체적으로 균일해진다.

배선 층 보조 라인(14a)에 의해 연결된 전류 공급 라인(12)의 전압은 이러한 방식으로 균일해진다. 따라서, 각각의 전류 공급 라인(12)에서 국소 전압 강하가 거의 발생하지 않아 표시 불량이 인지될 가능성이 낮은 더 양호한 표시 품질을 갖는 디스플레이(1)가 실현된다.

제2 실시예

주로 제1 실시예와 다른 점을 중심으로 본 발명의 디스플레이(1)의 제2 실시예의 구성을 설명할 것이다.

도 6은 일 실시예에서 발광부(10) 및 그 주변부의 개략적인 디바이스 구성의 평면도이다. 도 7은 도 6의 A-A'를 따른 단면도이다. 도 6의 A-A'를 따른 단면도인 도 7은 도 4의 제1 실시예와 동일한 구성을 도시한다. 도 8은 도 6의 B-B를 따른 단면도이다. 도 6 및 도 8에 도시되는 바와 같이, 제2 실시예에서, 배선 층 보조 라인(14a)에 추가하여, 게이트 전극 층(20g)과 동일한 재료로 이루어진 전극 층 보조 라인(14b)이 수직형 유기 발광 트랜지스터(20)의 게이트 전극 층(20g)과 동일한 층에 그에 평행하게 형성된다.

전극 층 보조 라인(14b)은 상술한 바와 같이 수직형 유기 발광 트랜지스터(20)의 게이트 전극 층(20g)과 동일한 층에 구성되기 때문에, 이 보조 라인은 수직형 유기 발광 트랜지스터(20)가 형성되어 있는 영역에 제공될 수 없다. 즉, 전극 층 보조 라인은 수직형 유기 발광 트랜지스터(20)가 존재하는 영역과는 다른 영역에 형성된다. 그러나, 배선 층 보조 라인(14a) 및 전극 층 보조 라인(14b)은 도 6 및 도 8에 도시되는 바와 같이 상이한 층에 형성되기 때문에, 이들은 Z 방향에서 중첩될 수 있다.

즉, 이러한 구성은 발광 영역의 크기 감소를 최소화하면서 양 보조 라인(14)(14a, 14b)의 각각의 저항 값이 감소되는 것을 허용한다. 보조 라인(14)(14a, 14b)의 저항이 작을수록, 보조 라인(14)(14a, 14b)을 통해 흐르는 전류에 의해 야기되는 전압 강하가 작아지며, 이는 각각의 전류 공급 라인(12)에서의 전압차가 훨씬 더 감소될 수 있게 한다. 이는 또한 각각의 전류 공급 라인(12)에서 국소 전압 강하가 거의 발생하지 않도록 보장하며, 더 양호한 표시 품질을 갖는 디스플레이(1)의 실현을 허용한다.

제3 실시예

주로 제1 및 제2 실시예와 다른 점을 중심으로 본 발명의 디스플레이(1)의 제3 실시예의 구성을 설명할 것이다.

전술된 설명은 배선 층 보조 라인(14a)만이 제공되는 구성과, 배선 층 보조 라인(14a) 및 전극 층 보조 라인(14b) 양자 모두가 제공되는 구성을 설명하지만, 전극 층 보조 라인(14b)만을 제공하는 것도 가능하다.

제4 실시예

주로 제1, 제2, 및 제3 실시예와 다른 점을 중심으로 본 발명의 디스플레이(1)의 제4 실시예의 구성을 설명할 것이다.

도 9는 일 실시예에서의 발광부(10) 및 그 주변부의 개략적인 디바이스 구성의 평면도이다. 도 10은 도 9의 A-A'를 따른 단면도이다. 도 9 및 도 10에 도시되는 바와 같이, 제4 실시예에서, 수직형 유기 발광 트랜지스터(20)의 소스 전극 층(20s)은 전류 공급 라인(12)으로서 실질적으로 기능하도록 적어도 2개 이상의 화소 사이에서 연속적으로 연장된다. 또한, 디스플레이(1) 제조 공정 동안, 소스 전극 층(20s)의 형성 후, 소스 전극 층(20s)에 대해 화학적 도핑과 같은 추가적인 처리 및/또는 공정을 실시할 수 있으며, 이에 따라 소스 전극 층(20s)의 전기 전도율이 크게 증가될 수 있다. 뱅크 층(24)이 형성된 후, 소스 전극 층(20s)이 초기 고유 저항률 및 전자 특성을 회복할 수 있도록 이전 처리의 효과를 반전시키기 위해 소스 전극 층(20s)의 노출된 영역에 대해 화학 처리, 열처리 및/또는 UV 조사와 같은 다른 처리 및/또는 공정이 수행될 수 있으며, 한편 뱅크 층(24)은 그 커버리지 하에 있는 소스 전극 층(20s)의 증가된 전기 전도율을 유지하는 마스크로서 기능한다.

제4 실시예에서와 같이 함께 결합된 소스 전극 층(20s)을 갖는 화소가 더 많이 있을수록, 각각의 수직형 유기 발광 트랜지스터(20)의 소스 전극 층(20s)에서의 전압은 전체 디스플레이(1)에 걸쳐 더 균일해져서, 가시적 표시 불량을 거의 나타내지 않고 더 양호한 표시 품질을 나타내는 디스플레이(1)가 실현된다.

제4 실시예에서는 전류 공급 라인(12)이 제공되지 않도록 소스 전극 층(20s)이 각각의 수직형 유기 발광 트랜지스터(20) 사이에서 연속적인 것으로 설명되었지만, 제4 실시예의 구성과 함께 전류 공급 라인(12)을 형성하는 것도 가능하다.

제5 실시예

주로 제1 내지 제4 실시예와 다른 점을 중심으로 본 발명의 디스플레이(1)의 제5 실시예의 구성을 설명할 것이다.

전류 공급 라인(12)이 제공되는 제4 실시예는 제1 내지 제3 실시예의 구성 중 임의의 것과 조합될 수 있고, 이러한 조합된 수단 사용으로, 각각의 전류 공급 라인(12)에서의 전압차는 제4 실시예에 비해 훨씬 더 감소될 수 있다. 이는 각각의 전류 공급 라인(12)에서 국소 전압 강하가 거의 발생하지 않는 것을 보장하며, 더 양호한 표시 품질을 갖는 디스플레이(1)의 실현을 허용한다.

다른 실시예

이하, 다른 실시예가 설명될 것이다.

<1> 디스플레이(1)는 유기 EL 층(20c)으로부터 출력된 광을 기판(30)의 반대쪽에 방출함으로써 화상을 표시하도록 구성될 수 있다. 이러한 구성은 "톱 에미션 방식(top emission type)"이라 지칭되고, 수직형 유기 발광 트랜지스터(20)와 기판(30) 사이에 또한 디바이스 및 배선이 구성되게 한다는 점에서 유리하다.

<2> 전술된 디스플레이(1)의 구성 및 제어 방법은 단지 예이고, 본 발명은 다양한 예시된 구성에 한정되지 않는다.

Claims

제1 방향 및 제1 방향에 직교하는 제2 방향을 따라 어레이로 배열되는 복수의 수직형 유기 발광 트랜지스터;
복수의 수직형 유기 발광 트랜지스터의 게이트 전극을 제어하기 위한 전압을 공급하는 데이터 라인;
수직형 유기 발광 트랜지스터 각각의 게이트 전극과 데이터 라인 사이에 각각 연결되고 수직형 유기 발광 트랜지스터의 게이트 전극으로의 전압 공급을 제어하는 박막 트랜지스터;
박막 트랜지스터의 게이트 전극에 연결되고 박막 트랜지스터를 제어하는 신호를 전송하는 게이트 라인;
제1 방향을 따라 연장되고, 제1 방향을 따라 정렬되는 수직형 유기 발광 트랜지스터의 그룹 각각에 전류를 공급하는 복수의 전류 공급 라인; 및
제2 방향을 따라 연장되고, 복수의 전류 공급 라인 중 적어도 2개를 연결하는 적어도 하나의 보조 라인을 포함하는 디스플레이.
제1항에 있어서, 보조 라인은 수직형 유기 발광 트랜지스터의 소스 전극보다 기판에 더 가깝게 형성되는 디스플레이.
제1항에 있어서, 보조 라인은 게이트 라인을 구성하는 재료로 이루어지고 게이트 라인이 제공되는 층에 형성되는 배선을 포함하는 디스플레이.
제1항에 있어서, 보조 라인은 수직형 유기 발광 트랜지스터의 게이트 전극을 구성하는 재료로 이루어지고 수직형 유기 발광 트랜지스터의 게이트 전극이 제공되는 층에 구성되는 배선을 포함하는 디스플레이.
디스플레이이며,
제1 방향 및 제1 방향에 직교하는 제2 방향을 따라 어레이로 배열되는 복수의 수직형 유기 발광 트랜지스터;
복수의 수직형 유기 발광 트랜지스터의 게이트 전극을 제어하기 위한 전압을 공급하는 데이터 라인;
수직형 유기 발광 트랜지스터 각각의 게이트 전극과 데이터 라인 사이에 각각 연결되고 수직형 유기 발광 트랜지스터의 게이트 전극으로의 전압 공급을 제어하는 박막 트랜지스터; 및
박막 트랜지스터의 게이트 전극에 연결되고, 박막 트랜지스터를 제어하는 신호를 전송하는 게이트 라인을 포함하고,
서로 인접한 복수의 수직형 유기 발광 트랜지스터 중 적어도 2개는 그 사이에 연속적으로 형성되는 소스 전극 층을 갖는 디스플레이.
제5항에 있어서, 제1 방향을 따라 연장되고, 제1 방향을 따라 정렬되는 수직형 유기 발광 트랜지스터의 그룹의 각각에 전류를 공급하는 복수의 전류 공급 라인을 더 포함하는 디스플레이.
제6항에 있어서, 제2 방향을 따라 연장되고 복수의 전류 공급 라인 중 적어도 2개를 연결하는 적어도 하나의 보조 라인을 더 포함하는 디스플레이.
제7항에 있어서, 보조 라인은 수직형 유기 발광 트랜지스터의 소스 전극보다 기판에 더 가깝게 형성되는 디스플레이.
제7항에 있어서, 보조 라인은 게이트 라인을 구성하는 재료로 이루어지고 게이트 라인이 제공되는 층에 형성되는 배선을 포함하는 디스플레이.
제7항에 있어서, 보조 라인은 수직형 유기 발광 트랜지스터의 게이트 전극을 구성하는 재료로 이루어지고 수직형 유기 발광 트랜지스터의 게이트 전극이 제공되는 층에 구성되는 배선을 포함하는 디스플레이.
제2항에 있어서, 보조 라인은 게이트 라인을 구성하는 재료로 이루어지고 게이트 라인이 제공되는 층에 형성되는 배선을 포함하는 디스플레이.
제2항에 있어서, 보조 라인은 수직형 유기 발광 트랜지스터의 게이트 전극을 구성하는 재료로 이루어지고 수직형 유기 발광 트랜지스터의 게이트 전극이 제공되는 층에 구성되는 배선을 포함하는 디스플레이.
제3항에 있어서, 보조 라인은 수직형 유기 발광 트랜지스터의 게이트 전극을 구성하는 재료로 이루어지고 수직형 유기 발광 트랜지스터의 게이트 전극이 제공되는 층에 구성되는 배선을 포함하는 디스플레이.
제8항에 있어서, 보조 라인은 게이트 라인을 구성하는 재료로 이루어지고 게이트 라인이 제공되는 층에 형성되는 배선을 포함하는 디스플레이.
제8항에 있어서, 보조 라인은 수직형 유기 발광 트랜지스터의 게이트 전극을 구성하는 재료로 이루어지고 수직형 유기 발광 트랜지스터의 게이트 전극이 제공되는 층에 구성되는 배선을 포함하는 디스플레이.
제14항에 있어서, 보조 라인은 수직형 유기 발광 트랜지스터의 게이트 전극을 구성하는 재료로 이루어지고 수직형 유기 발광 트랜지스터의 게이트 전극이 제공되는 층에 구성되는 배선을 포함하는 디스플레이.