Nothing Special   »   [go: up one dir, main page]

KR20220095356A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220095356A
KR20220095356A KR1020200186317A KR20200186317A KR20220095356A KR 20220095356 A KR20220095356 A KR 20220095356A KR 1020200186317 A KR1020200186317 A KR 1020200186317A KR 20200186317 A KR20200186317 A KR 20200186317A KR 20220095356 A KR20220095356 A KR 20220095356A
Authority
KR
South Korea
Prior art keywords
layer
contact hole
conductive layer
insulating
data line
Prior art date
Application number
KR1020200186317A
Other languages
English (en)
Inventor
이유진
김태희
이율규
이정안
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200186317A priority Critical patent/KR20220095356A/ko
Priority to US17/505,020 priority patent/US12069913B2/en
Publication of KR20220095356A publication Critical patent/KR20220095356A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3262—
    • H01L27/3272—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하는 제1 도전층, 상기 제1 도전층 위에 위치하는 제1 절연막, 상기 제1 절연막 위에 위치하는 반도체층, 상기 반도체층 위에 위치하는 제2 절연막, 상기 제2 절연막 위에 위치하고 상기 반도체층과 중첩하는 제2 도전층, 그리고 상기 제2 도전층 위에 위치하는 제3 절연막을 포함하고, 상기 제1 도전층은 일 영역에서 절단되어 이격된 두 개의 끝 부분을 포함하고, 상기 제1 도전층의 상기 두 개의 끝 부분은 제1 연결 부재에 의해 연결될 수 있다.

Description

표시 장치 {DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
발광 표시 장치는 자체 발광 특성을 가지며, 액정 표시 장치와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.
발광 표시 장치는 두 개의 전극 및 그 사이에 위치하는 발광층을 포함하는 발광 다이오드를 포함하고, 두 개의 전극으로부터 각각 정공과 전자가 발광층 내부로 주입되면, 주입된 정공과 전자가 결합한 엑시톤이 여기 상태로부터 기저 상태로 떨어질 때 발광하게 된다.
발광 표시 장치는 복수의 화소들을 포함하고, 각 화소는 유기 발광 다이오드와 상기 유기 발광 다이오드를 구동하는 화소 회로를 포함한다. 화소 회로는 복수의 트랜지스터들과 적어도 하나의 커패시터를 포함할 수 있다.
한편, 표시 장치의 화소 회로에 연결되어 있는 복수의 배선들을 통해 정전기가 전달될 수 있고, 정전기에 의해 서로 절연된 신호선들이 단락(short)될 수 있다.
실시예들은 정전기에 의한 신호선들의 단락을 방지할 수 있는 표시 장치를 제공하기 위한 것이다.
본 발명의 목적은 상술한 목적으로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있음이 자명하다.
실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하는 제1 도전층, 상기 제1 도전층 위에 위치하는 제1 절연막, 상기 제1 절연막 위에 위치하는 반도체층, 상기 반도체층 위에 위치하는 제2 절연막, 상기 제2 절연막 위에 위치하고 상기 반도체층과 중첩하는 제2 도전층, 그리고 상기 제2 도전층 위에 위치하는 제3 절연막을 포함하고, 상기 제1 도전층은 일 영역에서 절단되어 이격된 두 개의 끝 부분을 포함하고, 상기 제1 도전층의 상기 두 개의 끝 부분은 제1 연결 부재에 의해 연결될 수 있다.
상기 제1 도전층은 데이터선, 그리고 상기 반도체층과 중첩하는 광차단 패턴을 포함할 수 있다.
상기 데이터선은 상기 두 개의 끝 부분을 포함할 수 있다.
상기 제1 연결 부재는 상기 제3 절연막 위에 위치할 수 있고, 상기 제1 절연막, 상기 제2 절연막, 상기 제3 절연막은 상기 제1 도전층의 상기 두 개의 끝 부분과 중첩하는 제1 접촉구와 제2 접촉구를 가질 수 있고, 상기 제1 연결 부재는 상기 제1 접촉구와 상기 제2 접촉구를 통해 상기 제1 도전층의 상기 두 개의 끝 부분과 연결될 수 있다.
상기 제1 연결 부재는 상기 제2 절연막 위에 위치할 수 있고, 상기 제1 절연막 및 상기 제2 절연막은 상기 제1 도전층의 상기 두 개의 끝 부분과 중첩하는 제1 접촉구와 제2 접촉구를 가질 수 있고, 상기 제1 연결 부재는 상기 제1 접촉구와 상기 제2 접촉구를 통해 상기 제1 도전층의 상기 두 개의 끝 부분과 연결될 수 있다.
상기 제1 연결 부재는 상기 제2 절연막 위에 위치하는 하부층과 상기 제3 절연막 위에 위치하는 상부층을 포함할 수 있고, 상기 제1 절연막 및 상기 제2 절연막은 상기 제1 도전층의 상기 두 개의 끝 부분과 중첩하는 제1 접촉구와 제2 접촉구를 가질 수 있고, 상기 제1 연결 부재의 상기 하부층은 상기 제1 접촉구와 상기 제2 접촉구를 통해 상기 제1 도전층의 상기 두 개의 끝 부분과 연결될 수 있고, 상기 제3 절연막은 상기 제1 도전층의 상기 두 개의 끝 부분과 중첩하는 제3 접촉구와 제4 접촉구를 가질 수 있고, 상기 제2 연결 부재의 상기 상부층은 상기 제3 접촉구와 상기 제4 접촉구를 통해 상기 제1 연결 부재의 상기 하부층과 연결될 수 있다.
상기 제2 도전층은 상기 반도체층과 중첩하는 게이트 전극, 그리고 상기 데이터선과 중첩하고 구동 전압을 전달하는 구동 전압 전달부를 포함할 수 있고, 한 평면상, 상기 일 영역은 상기 반도체층과 상기 구동 전압 전달부 사이에 위치할 수 있다.
상기 제3 도전층은 상기 제1 도전층과 중첩하고, 공통 전압을 전달하는 공통 전압 전달부를 더 포함할 수 있고, 상기 한 평면상, 상기 일 영역은 상기 반도체층과 상기 공통 전압 전달부 사이에 위치할 수 있다.
상기 공통 전압 전달부는 상기 구동 전압 전달부와 중첩할 수 있다.
상기 제1 도전층은 구동 전압선을 더 포함할 수 있고, 상기 구동 전압 전달부는 상기 구동 전압선과 서로 연결될 수 있다.
상기 제1 도전층은 공통 전압선을 더 포함할 수 있고, 상기 공통 전압 전달부는 상기 공통 전압선과 서로 연결될 수 있다.
상기 제1 도전층은 데이터선, 구동 전압선, 초기화 전압선, 그리고 광차단 패턴을 포함할 수 있고, 상기 반도체층은 상기 구동 전압선에 연결되어 있는 구동 트랜지스터의 반도체층, 상기 데이터선에 연결되어 있는 스위칭 트랜지스터의 반도체층, 상기 초기화 전압선에 연결되어 있는 초기화 트랜지스터의 반도체층을 포함할 수 있고, 상기 제2 도전층은 상기 구동 트랜지스터의 반도체층과 중첩하는 구동 트랜지스터의 게이트 전극, 상기 구동 트랜지스터의 게이트 전극으로부터 연장되어 있고 상기 스위칭 트랜지스터의 반도체층에 연결되어 있는 하부 유지 전극을 포함할 수 있다.
실시예에 따른 표시 장치는 표시 영역과 상기 표시 영역의 주변에 위치하는 비표시 영역을 포함하는 기판, 상기 기판 위에 위치하고, 상기 표시 영역과 상기 비표시 영역에 위치하는 제1 도전층, 상기 제1 도전층 위에 위치하는 제1 절연막, 상기 제1 절연막 위에 위치하고, 상기 표시 영역에 위치하는 반도체층, 상기 제1 절연막과 상기 반도체층 위에 위치하는 제2 절연막, 상기 제2 절연막 위에 위치하고 상기 반도체층과 중첩하는 제2 도전층, 그리고 상기 제2 도전층 위에 위치하는 제3 절연막을 포함하고, 상기 제1 도전층은 상기 비표시 영역에 위치하는 절단부에 의해 이격된 두 개의 끝 부분을 포함하고, 상기 제1 도전층의 상기 두 개의 끝 부분은 제1 연결 부재에 의해 연결되고, 한 평면상, 상기 제1 도전층의 상기 절단부는 상기 반도체층과 상기 구동 전압 전달부 사이에 위치할 수 있다.
실시예들에 따른 표시 장치는 정전기에 의한 신호선들의 단락을 방지할 수 있다.
본 발명의 효과는 상술한 효과에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있음이 자명하다.
도 1은 한 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 한 실시예에 따른 표시 장치의 한 화소의 회로도이다.
도 3은 한 실시예에 따른 표시 장치의 표시 영역의 평면도이다.
도 4는 도 3의 IV-IV 선을 따라 도시한 표시 영역의 단면도이다.
도 5 내지 도 8은 도 3의 일부 층을 도시한 표시 장치의 평면도이다.
도 9는 한 실시예에 따른 표시 장치의 비표시 영역의 일부를 도시한 평면도이다.
도 10은 도 9의 X-X 선을 따라 도시한 한 실시예에 따른 표시 장치의 비표시 영역의 단면도이다.
도 11은 도 9의 X-X 선을 따라 도시한 다른 한 실시예에 따른 표시 장치의 비표시 영역의 단면도이다.
도 12는 도 9의 X-X 선을 따라 도시한 다른 한 실시예에 따른 표시 장치의 비표시 영역의 단면도이다.
도 13 및 도 14는 한 실험예의 결과를 도시한 이미지이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
또한, 명세서 전체에서, "연결된다"라고 할 때, 이는 둘 이상의 구성요소가 직접적으로 연결되는 것만을 의미하는 것이 아니고, 둘 이상의 구성요소가 다른 구성요소를 통하여 간접적으로 연결되는 것, 물리적으로 연결되는 것뿐만 아니라 전기적으로 연결되는 것, 또는 위치나 기능에 따라 상이한 명칭들로 지칭되었으나 일체인 것을 의미할 수 있다.
도 1을 참고하여, 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 1은 일 실시예에 따른 발광 표시 장치의 개략적인 평면도이다.
도 1을 참고하면, 한 실시예에 따른 발광 표시 장치는 기판(110) 및 패드부(30)를 포함한다.
기판(110)은 표시 영역(DA) 및 비표시 영역(NA)을 포함한다. 표시 영역(DA)은 이미지를 표시하는 영역이고, 비표시 영역(NA)은 이미지가 표시되지 않는 영역으로, 표시 영역(DA)을 둘러싸는 영역이다.
표시 영역(DA)에는 트랜지스터(Transistor), 발광 다이오드(light emitting diode) 등을 포함하는 화소(미도시)가 위치한다.
비표시 영역(NA)에는 표시 영역(DA)에 형성된 화소에 전압, 신호 등을 전달하기 위한 구동 전압선(미도시), 구동 저전압선(미도시), 패드부(30) 등이 형성된다.
패드부(30)는 비표시 영역(NA)의 일 부분에 위치하며, 복수의 패드(PAD)를 포함한다. 복수의 패드(PAD)는 표시 영역(DA)에 연결된 복수의 전압선(미도시) 등에 신호를 인가할 수 있다.
비표시 영역(NA)에는 연성 인쇄 회로 기판(Flexible Printed Circuit Board, 미도시)의 일부가 위치할 수 있다. 연성 인쇄 회로 기판(FPCB)은 패드부(30)와 연결되어 외부로부터 패드부(30)에 화소 등을 구동하기 위한 구동 신호를 인가할 수 있다. 연성 인쇄 회로 기판(FPCB)과 패드부(30) 사이에는 구동 집적회로(Intergrated Chip, 미도시)가 위치하여, 패드부(30)로부터 공급된 구동 신호는 구동 집적회로(IC)에서 변환되어 표시 영역(DA)에 공급될 수 있다.
그러면, 도 2 내지 도 8을 참고하여, 한 실시예에 따른 표시 장치의 표시 영역에 대하여 설명한다. 도 2는 한 실시예에 따른 표시 장치의 한 화소의 회로도이고, 도 3은 한 실시예에 따른 표시 장치의 표시 영역의 평면도이고, 도 4는 도 3의 IV-IV 선을 따라 도시한 표시 영역의 단면도이다. 도 5 내지 도 8은 도 3의 일부 층을 도시한 표시 장치의 평면도이다.
한 실시예에 따른 표시 장치의 표시 영역(DA)은 복수의 화소(PX)를 포함한다. 도 2를 참고하면, 복수의 화소(PX) 각각은 복수의 트랜지스터(T1, T2, T3), 커패시터(Cst), 그리고 발광 소자인 적어도 하나의 발광 다이오드(light emitting diode)(ED)를 포함할 수 있다. 본 실시예에서는 한 화소(PX)가 하나의 발광 다이오드(ED)를 포함하는 예를 주로 하여 설명한다.
복수의 트랜지스터(T1, T2, T3)는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 그리고 초기화 트랜지스터(T3)를 포함한다. 아래에서 설명할 제1 전극과 제2 전극은 각 트랜지스터(T1, T2, T3)의 반도체층의 채널의 양쪽에 위치하는 제1 영역 및 제2 영역에 각각 연결되어 있는 전극들로서, 소스 전극 또는 드레인 전극일 수 있다. 또는, 제1 전극 및 제2 전극은 반도체층의 채널의 양쪽에 위치하는 제1 영역 및 제2 영역을 의미할 수도 있다.
구동 트랜지스터(T1)의 게이트 전극은 커패시터(Cst)의 일단과 연결되어 있고, 구동 트랜지스터(T1)의 제1 전극은 구동 전압(ELVDD)을 전달하는 구동 전압선과 연결되어 있고, 구동 트랜지스터(T1)의 제2 전극은 발광 다이오드(ED)의 애노드 및 커패시터(Cst)의 타단과 연결되어 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 전압(DA)을 전달받아 커패시터(Cst)에 저장된 전압에 따라 발광 다이오드(ED)에 구동 전류를 공급할 수 있다.
스위칭 트랜지스터(T2)의 게이트 전극은 제1 스캔 신호(SC)를 전달하는 제1 스캔선과 연결되어 있고, 스위칭 트랜지스터(T2)의 제1 전극은 데이터 전압(DA) 또는 기준 전압을 전달할 수 있는 데이터선과 연결되어 있고, 스위칭 트랜지스터(T2)의 제2 전극은 커패시터(Cst)의 일단 및 구동 트랜지스터(T1)의 게이트 전극과 연결되어 있다. 스위칭 트랜지스터(T2)는 제1 스캔 신호(SC)에 따라 턴온되어 기준 전압 또는 데이터 전압(DA)을 구동 트랜지스터(T1)의 게이트 전극 및 커패시터(Cst)의 일단으로 전달할 수 있다.
초기화 트랜지스터(T3)의 게이트 전극은 제1 스캔 신호(SC)를 전달하는 제1 스캔선과 연결되어 있고, 초기화 트랜지스터(T3)의 제1 전극은 커패시터(Cst)의 타단, 구동 트랜지스터(T1)의 제2 전극 및 발광 다이오드(ED)의 애노드와 연결되어 있고, 초기화 트랜지스터(T3)의 제2 전극은 초기화 전압(INIT)을 전달하는 초기화 전압선과 연결되어 있다. 초기화 트랜지스터(T3)는 제1 스캔 신호(SC)에 따라 턴온되어 초기화 전압(INIT)을 발광 다이오드(ED)의 애노드 및 커패시터(Cst)의 타단에 전달하여 발광 다이오드(ED)의 애노드의 전압을 초기화시킬 수 있다.
커패시터(Cst)의 일단은 구동 트랜지스터(T1)의 게이트 전극과 연결되어 있고, 타단은 초기화 트랜지스터(T3)의 제1 전극 및 발광 다이오드(ED)의 애노드와 연결되어 있다. 발광 다이오드(ED)의 캐소드는 공통 전압(ELVSS)을 전달하는 공통 전압선과 연결되어 있다.
발광 다이오드(ED)는 구동 트랜지스터(T1)에 의해 생성된 구동 전류에 따른 휘도의 빛을 발광할 수 있다.
도시한 실시예에서 스위칭 트랜지스터(T2)와 초기화 트랜지스터(T3)는 동일한 제1 스캔선에 연결된 것으로 설명하였으나, 이에 한정되지 않으며, 스위칭 트랜지스터(T2)와 초기화 트랜지스터(T3)는 서로 다른 스캔선에 연결될 수 있다. 예를 들어, 스위칭 트랜지스터(T2)의 게이트 전극은 제1 스캔 신호(SC)를 전달하는 제1 스캔선과 연결될 수 있고, 초기화 트랜지스터(T3)의 게이트 전극은 제2 스캔 신호(SS)를 전달하는 제2 스캔선과 연결될 수도 있다.
도 2와 함께 도 3 내지 도 8을 참고하여 한 실시예에 따른 표시 장치의 표시 영역의 구조에 대하여 설명한다.
도 3 내지 도 8은 일 실시예에 의한 표시 장치의 표시 영역에 위치하는 복수의 화소들 중 인접한 3개의 화소를 도시하고 있으며, 표시 장치의 표시 영역에는 이러한 3개의 화소들이 반복하여 배치될 수 있다.
여기서, 복수의 화소(PX1, PX2, PX3) 각각은 앞에서 설명한 한 화소(PX)가 포함하는 구성 요소 즉, 복수의 트랜지스터(T1, T2, T3), 커패시터(Cst) 및 발광 다이오드(ED)가 형성된 부분 또는 영역을 의미할 수 있다.
도 3 및 도 4와 함께 도 5를 참고하면, 기판(110) 위에는 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c), 공통 전압선(170), 구동 전압선(172), 초기화 전압선(173) 및 광차단 패턴(177)을 포함하는 제1 도전층(171a, 171b, 171c, 170, 172, 173, 177)이 위치할 수 있다. 도 5는 제1 도전층(171a, 171b, 171c, 170, 172, 173, 177)을 도시한다.
제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c)은 소정의 폭을 가지고, 제1 방향(D1)을 따라 길게 연장되어 있다. 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c)은 제1 방향(D1)과 교차하는 제2 방향(D2)을 따라 인접하도록 위치할 수 있다. 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c)은 소정 간격 이격하도록 위치할 수 있다. 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c)에는 서로 다른 데이터 전압(DA1, DA2, DA3)이 인가되며, 이들 간의 쇼트가 발생하지 않도록 이격 배치될 수 있다.
제1 방향(D1)은 열 방향일 수 있고, 제2 방향(D2)은 행 방향일 수 있다. 제1 방향(D1)과 제2 방향(D2)은 서로 교차할 수 있으며, 직교할 수 있다.
제1 데이터선(171a)의 우측에 제2 데이터선(171b)이 인접하여 위치할 수 있고, 제2 데이터선(171b)의 우측에 제3 데이터선(171c)이 인접하여 위치할 수 있다. 이때, 데이터선(171a, 171b, 171c)들이 인접하여 위치한다는 표현은 데이터선(171a, 171b, 171c)들 사이에 데이터선(171a, 171b, 171c)과 나란한 방향으로 연장되는 다른 배선이 위치하지 않음을 의미한다. 즉, 서로 인접하는 제1 데이터선(171a)과 제2 데이터선(171b) 사이에 이들과 나란한 방향으로 연장되는 다른 배선이 위치하지 않을 수 있다. 또한, 서로 인접하는 제2 데이터선(171b)과 제3 데이터선(171c) 사이에 다른 배선이 위치하지 않을 수 있다.
공통 전압선(170), 구동 전압선(172) 및 초기화 전압선(173)은 제1 방향(D1)으로 연장되어 있다. 즉, 공통 전압선(170), 초기화 전압선(173) 및 구동 전압선(172)은 제1 내지 제3 데이터선(171a, 171b, 171c)과 나란한 방향으로 연장될 수 있다. 공통 전압선(170), 초기화 전압선(173) 및 구동 전압선(172)은 소정 간격 이격하도록 위치할 수 있다.
공통 전압선(170)에는 공통 전압(ELVSS)이 인가되고, 구동 전압선(172)에는 구동 전압(ELVDD)이 인가되고, 초기화 전압선(173)에는 초기화 전압(INIT)이 인가될 수 있다. 서로 다른 전압이 인가되는 공통 전압선(170), 초기화 전압선(173) 및 구동 전압선(172) 간에 쇼트가 발생하지 않도록 이격 배치될 수 있다. 초기화 전압선(173)은 제3 데이터선(171c)에 인접하도록 위치할 수 있고, 공통 전압선(170)은 초기화 전압선(173)에 인접하도록 위치할 수 있다. 다만, 이들의 위치는 이에 한정되는 것은 아니며 변경될 수도 있다.
광차단 패턴(177)은, 제1 방향(D1)과 제2 방향(D2)이 교차하여 이루어지는 한 평면 상, 구동 전압선(172)과 제1 데이터선(171a) 사이에 위치할 수 있다. 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 각각은 광차단 패턴(177)을 포함하고 있으며, 복수의 광차단 패턴(177)은 제1 방향(D1)을 따라 인접하도록 위치할 수 있다.
제1 방향(D1)과 나란한 방향을 따라, 제1 화소(PX1)의 광차단 패턴(177)의 하측에 제2 화소(PX2)의 광차단 패턴(177)이 위치할 수 있고, 제2 화소(PX2)의 광차단 패턴(177)의 하측에 제3 화소(PX3)의 광차단 패턴(177)이 위치할 수 있다.
광차단 패턴(177)의 평면 형상은 다각형일 수 있다. 복수의 화소(PX1, PX2, PX3)의 광차단 패턴(177)의 평면 형상은 동일할 수도 있고, 상이할 수도 있다. 예를 들면, 복수의 화소(PX1, PX2, PX3)의 광차단 패턴(177)은 직사각형일 수 있다.
제1 데이터선(171a), 제2 데이터선(171b), 제3 데이터선(171c), 공통 전압선(170), 구동 전압선(172), 초기화 전압선(173) 및 광차단 패턴(177)을 포함하는 제1 도전층(171a, 171b, 171c, 170, 172, 173, 177) 위에는 버퍼층(111)이 위치할 수 있다.
버퍼층(111)은 기판(110)과 반도체층 사이에 위치하여 다결정 규소를 형성하기 위한 결정화 공정시 기판(110)으로부터 불순물을 차단하여 다결정 규소의 특성을 향상시킬 수 있다. 또한, 기판(110)을 평탄화시켜 버퍼층(111) 위에 형성되는 반도체층의 스트레스를 완화할 수 있다. 버퍼층(111)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다. 버퍼층은 상기 물질의 단일층 또는 다층구조일 수 있다.
도 3 및 도 4와 함께 도 6을 참고하면, 버퍼층(111) 위에는 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 구동 트랜지스터(T1)의 반도체층(1130), 스위칭 트랜지스터(T2)의 반도체층(2130), 초기화 트랜지스터(T3)의 반도체층(3130)을 포함하는 반도체층(1130, 2130, 3130)이 위치할 수 있다. 도 6은 제1 도전층(171a, 171b, 171c, 170, 172, 173, 177) 및 반도체층(1130, 2130, 3130)을 도시한다.
반도체층(1130, 2130, 3130)은 비정질 규소, 다결정 규소, 또는 산화물 반도체 등의 반도체 물질을 포함할 수 있다.
구동 트랜지스터(T1)의 반도체층(1130)은 제1 영역(1131), 채널(1132) 및 제2 영역(1133)을 포함할 수 있다. 이때, 제1 영역(1131) 및 제2 영역(1133)은 소스 영역 또는 드레인 영역일 수 있다. 제1 영역(1131), 채널(1132) 및 제2 영역(1133)은 일체로 이루어질 수 있으며, 제2 방향(D2)으로 연장되어 있는 막대 형상을 가질 수 있다. 구동 트랜지스터(T1)의 반도체층(1130)의 채널(1132)은 제1 영역(1131)과 제2 영역(1133) 사이에 위치할 수 있다. 구동 트랜지스터(T1)의 제1 영역(1131)은 구동 전압선(172)과 중첩할 수 있다. 구동 트랜지스터(T1)의 제1 영역(1131)은 구동 전압선(172)과 연결될 수 있으며, 구동 전압선(172)으로부터 구동 전압(ELVDD)을 전달 받을 수 있다. 다만, 구동 트랜지스터(T1)의 제1 영역(1131)은 구동 전압선(172)과 직접적으로 연결되지 않을 수 있으며, 간접적으로 연결될 수 있다. 구동 트랜지스터(T1)의 채널(1132) 및 제2 영역(1133)은 광차단 패턴(177)과 중첩할 수 있다.
제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 구동 트랜지스터(T1)는 제1 방향(D1)을 따라 순차적으로 위치할 수 있다. 예를 들면, 제1 방향(D1)과 나란한 방향을 따라 제1 화소(PX1)의 구동 트랜지스터(T1)의 하측에 제2 화소(PX2)의 구동 트랜지스터(T1)가 위치할 수 있고, 제2 화소(PX2)의 구동 트랜지스터(T1)의 하측에 제3 화소(PX3)의 구동 트랜지스터(T1)가 위치할 수 있다.
스위칭 트랜지스터(T2)의 반도체층(2130)은 제1 영역(2131), 채널(2132) 및 제2 영역(2133)을 포함할 수 있다. 이때, 제1 영역(2131) 및 제2 영역(2133)은 소스 영역 또는 드레인 영역일 수 있다. 제1 영역(2131), 채널(2132) 및 제2 영역(2133)은 일체로 이루어질 수 있으며, 제2 방향(D2)으로 연장되어 있는 막대 형상을 가질 수 있다. 스위칭 트랜지스터(T2)의 반도체층(2130)의 채널(2132)은 제1 영역(2131)과 제2 영역(2133) 사이에 위치할 수 있다.
스위칭 트랜지스터(T2)의 제1 영역(2131)은 데이터선(171a, 171b, 171c) 중 어느 하나와 연결될 수 있다. 예를 들면, 제1 화소(PX1)의 스위칭 트랜지스터(T2)의 제1 영역(2131)은 제3 데이터선(171c)과 연결될 수 있다. 제2 화소(PX2)의 스위칭 트랜지스터(T2)의 제1 영역(2131)은 제2 데이터선(171b)과 연결될 수 있다. 제3 화소(PX3)의 스위칭 트랜지스터(T2)의 제1 영역(2131)은 제1 데이터선(171a)과 연결될 수 있다. 다만, 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 스위칭 트랜지스터(T2)의 제1 영역(2131)은 각 데이터선(171a, 171b, 171c)과 직접적으로 연결되지 않을 수 있으며, 간접적으로 연결될 수 있다.
제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 스위칭 트랜지스터(T2)와 데이터선(171a, 171b, 171c)의 연결 관계는 이에 한정되지 않으며, 다양하게 변경될 수 있다. 예를 들면, 제1 화소(PX1)의 스위칭 트랜지스터(T2)의 제1 영역(2131)이 제1 데이터선(171a)과 연결될 수 있고, 제3 화소(PX3)의 스위칭 트랜지스터(T2)의 제1 영역(2131)이 제3 데이터선(171c)과 연결될 수도 있다.
제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 스위칭 트랜지스터(T2)는 제1 방향(D1)을 따라 순차적으로 위치할 수 있다. 즉, 평면 상에서 제1 화소(PX1)의 스위칭 트랜지스터(T2)의 하측에 제2 화소(PX2)의 스위칭 트랜지스터(T2)가 위치할 수 있고, 제2 화소(PX2)의 스위칭 트랜지스터(T2)의 하측에 제3 화소(PX3)의 스위칭 트랜지스터(T2)가 위치할 수 있다. 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 스위칭 트랜지스터(T2)는 서로 다른 데이터선(171a, 171b, 171c)에 연결되어 있다.
초기화 트랜지스터(T3)의 반도체층(3130)은 제1 영역(3131), 채널(3132) 및 제2 영역(3133)을 포함할 수 있다. 이때, 제1 영역(3131) 및 제2 영역(3133)은 소스 영역 또는 드레인 영역일 수 있다. 제1 영역(3131), 채널(3132) 및 제2 영역(3133)은 일체로 이루어질 수 있으며, 제2 방향(D2)으로 연장되어 있는 막대 형상을 가질 수 있다. 초기화 트랜지스터(T3)의 반도체층(3130)의 채널(3132)은 제1 영역(3131)과 제2 영역(3133) 사이에 위치할 수 있다. 초기화 트랜지스터(T3)의 제2 영역(3133)은 초기화 전압선(173)과 연결될 수 있으며, 초기화 전압(INIT)을 전달 받을 수 있다. 다만, 초기화 트랜지스터(T3)의 제2 영역(3133)은 초기화 전압선(173)과 직접적으로 연결되지 않을 수 있으며, 간접적으로 연결될 수 있다. 초기화 트랜지스터(T3)의 제1 영역(3131)은 구동 트랜지스터(T1)의 제2 영역(1133) 및 광차단 패턴(177)과 연결될 수 있다. 다만, 초기화 트랜지스터(T3)의 제1 영역(3131)은 구동 트랜지스터(T1)의 제2 영역(1133) 및 광차단 패턴(177)과 직접적으로 연결되지 않을 수 있으며, 간접적으로 연결될 수 있다.
제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 초기화 트랜지스터(T3)는 제1 방향(D1)을 따라 순차적으로 위치할 수 있다. 예를 들면, 평면 상에서 제1 화소(PX1)의 초기화 트랜지스터(T3)의 하측에 제2 화소(PX2)의 초기화 트랜지스터(T3)가 위치할 수 있고, 제2 화소(PX2)의 초기화 트랜지스터(T3)의 하측에 제3 화소(PX3)의 초기화 트랜지스터(T3)가 위치할 수 있다.
구동 트랜지스터(T1)의 반도체층(1130), 스위칭 트랜지스터(T2)의 반도체층(2130), 그리고 초기화 트랜지스터(T3)의 반도체층(3130)을 포함하는 반도체층(1130, 2130, 3130) 위에는 제1 절연층(120)이 위치할 수 있다.
도 3 및 도 4와 함께 도 7을 참고하면, 제1 절연층(120) 위에 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 구동 트랜지스터(T1)의 게이트 전극(1155), 하부 유지 전극(1153), 스위칭 트랜지스터(T2)의 게이트 전극(2155), 그리고 초기화 트랜지스터(T3)의 게이트 전극(3155)을 포함하는 제2 도전층(1155, 1153, 2155, 3155)이 위치할 수 있다. 도 7은 제1 도전층, 반도체층 및 제2 도전층을 도시하고 있다.
구동 트랜지스터(T1)의 게이트 전극(1155)은 구동 트랜지스터(T1)의 채널(1132)과 중첩할 수 있다. 구동 트랜지스터(T1)의 게이트 전극(1155)은 하부 유지 전극(1153)으로부터 연장될 수 있고, 일체로 이루어질 수 있다. 하부 유지 전극(1153)은 스위칭 트랜지스터(T2)의 제2 영역(2133)과 연결될 수 있다. 다만, 하부 유지 전극(1153)은 스위칭 트랜지스터(T2)의 제2 영역(2133)과 직접적으로 연결되지 않을 수 있으며, 간접적으로 연결될 수 있다.
하부 유지 전극(1153)의 평면 형상은 다각형으로 이루어질 수 있다. 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 하부 유지 전극(1153)의 평면 형상은 동일할 수도 있고, 상이할 수 있다.
스위칭 트랜지스터(T2)의 게이트 전극(2155)은 스위칭 트랜지스터(T2)의 채널(2132)과 중첩할 수 있다. 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 스위칭 트랜지스터(T2)의 게이트 전극(2155)은 서로 연결될 수 있고, 일체로 이루어질 수 있다. 따라서, 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 스위칭 트랜지스터(T2)의 게이트 전극(2155)에는 동일한 제1 스캔 신호(SC)가 인가될 수 있다. 이때, 서로 연결되어 있는 스위칭 트랜지스터(T2)의 게이트 전극(2155)은 제1 방향(D1)으로 연장되어 있는 막대 형상으로 이루어질 수 있다.
초기화 트랜지스터(T3)의 게이트 전극(3155)은 초기화 트랜지스터(T3)의 채널(3132)과 중첩할 수 있다. 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 초기화 트랜지스터(T3)의 게이트 전극(3155)은 서로 연결될 수 있고, 일체로 이루어질 수 있다. 따라서, 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 초기화 트랜지스터(T3)의 게이트 전극(3155)에는 동일한 제1 스캔 신호(SC)가 인가될 수 있다. 이때, 서로 연결되어 있는 초기화 트랜지스터(T3)의 게이트 전극(3155)은 제1 방향(D1)으로 연장되어 있는 막대 형상으로 이루어질 수 있다.
제2 도전층은 제1 스캔선(151)을 더 포함할 수 있다. 제1 스캔선(151)은 제2 방향(D2)을 따라 연장될 수 있으며, 예를 들면 행 방향으로 연장될 수 있다. 제1 스캔선(151)은 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 초기화 트랜지스터(T3)의 게이트 전극(3155), 스위칭 트랜지스터(T2)의 게이트 전극(2155)과 연결될 수 있고, 일체로 이루어질 수 있다.
도시한 실시예에서 스위칭 트랜지스터(T2)의 게이트 전극(2155)과 초기화 트랜지스터(T3)의 게이트 전극(3155)은 동일한 제1 스캔선(151)에 연결된 것으로 설명하였으나, 이에 한정되지 않으며, 스위칭 트랜지스터(T2)와 초기화 트랜지스터(T3)는 서로 다른 스캔선에 연결될 수 있다. 예를 들어, 스위칭 트랜지스터(T2)의 게이트 전극(2155)은 제1 스캔 신호(SC)를 전달하는 제1 스캔선과 연결될 수 있고, 초기화 트랜지스터(T3)의 게이트 전극(3155)은 제2 스캔 신호(SS)를 전달하는 제2 스캔선과 연결될 수도 있다.
제2 도전층을 형성한 후 도핑 공정 또는 플라즈마 처리를 수행할 수 있다. 제2 도전층에 의해 가려진 반도체층은 도핑이나 플라즈마 처리가 되지 않고, 제2 도전층에 의해 덮여 있지 않은 반도체층의 부분은 도핑이나 플라즈마 처리가 되어 도전체와 동일한 특성을 가질 수 있다. 즉, 제2 도전층에 의해 가려진 구동 트랜지스터(T1)의 채널(1132), 스위칭 트랜지스터(T2)의 채널(2132), 초기화 트랜지스터(T3)의 채널(3132)은 도핑이나 플라즈마 처리가 되지 않는다. 제2 도전층에 의해 덮여 있지 않은 구동 트랜지스터(T1)의 제1 영역(1131) 및 제2 영역(1133), 스위칭 트랜지스터(T2)의 제1 영역(2131) 및 제2 영역(2133), 그리고 초기화 트랜지스터(T3)의 제1 영역(3131) 및 제2 영역(3133)은 도핑이나 플라즈마 처리가 되어 도전체와 동일한 특성을 가지게 된다.
구동 트랜지스터(T1)의 게이트 전극(1155), 하부 유지 전극(1153), 스위칭 트랜지스터(T2)의 게이트 전극(2155), 그리고 초기화 트랜지스터(T3)의 게이트 전극(3155) 위에는 제2 절연층(160)이 위치할 수 있다.
도 3 및 도 4와 함께 도 8을 참고하면, 제2 절연층(160) 위에는 구동 트랜지스터(T1)의 제1 전극(1173), 상부 유지 전극(1154), 스위칭 트랜지스터(T2)의 제1 전극(2173) 및 제2 전극(2175), 그리고 초기화 트랜지스터(T3)의 제2 전극(3175)을 포함하는 제3 도전층(1173, 1154, 2173, 2175, 3175)이 위치할 수 있다. 도 8은 제1 도전층(171a, 171b, 171c, 170, 172, 173, 177), 반도체층(1130, 2130, 3130), 제2 도전층(1155, 1153, 2155, 3155) 및 제3 도전층(1173, 1154, 2173, 2175, 3175)을 도시한다.
구동 트랜지스터(T1)의 제1 전극(1173)은 구동 전압선(172)과 중첩할 수 있다. 제2 절연층(160)은 구동 트랜지스터(T1)의 제1 전극(1173) 및 구동 전압선(172)과 중첩하는 개구부(1161)를 포함할 수 있다. 개구부(1161)는 제1 절연층(120) 및 버퍼층(111)에 더 형성될 수 있다. 구동 트랜지스터(T1)의 제1 전극(1173)은 개구부(1161)를 통해 구동 전압선(172)과 연결될 수 있다. 구동 트랜지스터(T1)의 제1 전극(1173)은 구동 트랜지스터(T1)의 반도체층(1130)의 제1 영역(1131)과 중첩할 수 있다. 제2 절연층(160)은 구동 트랜지스터(T1)의 제1 전극(1173) 및 구동 트랜지스터(T1)의 반도체층(1130)의 제1 영역(1131)과 중첩하는 개구부(1162)를 포함할 수 있다. 개구부(1162)는 제1 절연층(120)에 더 형성될 수 있다. 구동 트랜지스터(T1)의 제1 전극(1173)은 개구부(1162)를 통해 구동 트랜지스터(T1)의 반도체층(1130)의 제1 영역(1131)과 연결될 수 있다. 구동 트랜지스터(T1)의 반도체층(1130)의 제1 영역(1131)은 구동 트랜지스터(T1)의 제1 전극(1173)을 통해 구동 전압선(172)과 연결될 수 있다. 따라서, 구동 트랜지스터(T1)의 반도체층(1130)의 제1 영역(1131)에는 구동 전압선(172)을 통해 구동 전압(ELVDD)이 인가될 수 있다.
상부 유지 전극(1154)은 하부 유지 전극(1153)과 중첩할 수 있다. 하부 유지 전극(1153)과 상부 유지 전극(1154)은 제2 절연층(160)을 사이에 두고 서로 중첩하여 커패시터(Cst)를 형성할 수 있다. 하부 유지 전극(1153)은 제1 절연층(120)을 사이에 두고 광차단 패턴(177)과도 중첩할 수 있으므로 이중으로 커패시터(Cst)를 형성할 수 있다.
상부 유지 전극(1154)은 구동 트랜지스터(T1)의 제2 영역(1133)과 중첩할 수 있다. 제2 절연층(160)은 상부 유지 전극(1154) 및 구동 트랜지스터(T1)의 제2 영역(1133)과 중첩하는 개구부(1163)를 포함할 수 있다. 개구부(1163)는 제1 절연층(120)에 더 형성될 수 있다. 상부 유지 전극(1154)은 개구부(1163)를 통해 구동 트랜지스터(T1)의 제2 영역(1133)과 연결될 수 있다.
상부 유지 전극(1154)은 광차단 패턴(177)과 중첩할 수 있다. 제2 절연층(160)은 상부 유지 전극(1154) 및 광차단 패턴(177)과 중첩하는 개구부(1164)를 포함할 수 있다. 개구부(1164)는 제1 절연층(120) 및 버퍼층(111)에 더 형성될 수 있다. 상부 유지 전극(1154)은 개구부(1164)를 통해 광차단 패턴(177)과 연결될 수 있다.
상부 유지 전극(1154)은 초기화 트랜지스터(T3)의 제1 영역(3131)과 중첩할 수 있다. 제2 절연층(160)은 상부 유지 전극(1154) 및 초기화 트랜지스터(T3)의 제1 영역(3131)과 중첩하는 개구부(1165)를 포함할 수 있다. 개구부(1165)는 제1 절연층(120)에 더 형성될 수 있다. 상부 유지 전극(1154)은 개구부(1165)를 통해 초기화 트랜지스터(T3)의 제1 영역(3131)과 연결될 수 있다.
제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 각각은 상부 유지 전극(1154), 하부 유지 전극(1153), 광차단 패턴(177)을 포함하고 있다. 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 상부 유지 전극(1154), 하부 유지 전극(1153), 광차단 패턴(177)은 평면 상에서 구동 전압선(172)과 제1 데이터선(171a) 사이에 위치할 수 있다. 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 상부 유지 전극(1154)은 제1 방향(D1)을 따라 인접하도록 위치할 수 있다. 평면 상에서 제1 화소(PX1)의 상부 유지 전극(1154)의 하측에 제2 화소(PX2)의 상부 유지 전극(1154)이 위치할 수 있고, 제2 화소(PX2)의 상부 유지 전극(1154)의 하측에 제3 화소(PX3)의 상부 유지 전극(1154)이 위치할 수 있다. 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 하부 유지 전극(1153)은 제1 방향(D1)을 따라 인접하도록 위치할 수 있다. 평면 상에서 제1 화소(PX1)의 하부 유지 전극(1153)의 하측에 제2 화소(PX2)의 하부 유지 전극(1153)이 위치할 수 있고, 제2 화소(PX2)의 하부 유지 전극(1153)의 하측에 제3 화소(PX3)의 하부 유지 전극(1153)이 위치할 수 있다.
상부 유지 전극(1154)의 평면 형상은 다각형으로 이루어질 수 있다. 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 상부 유지 전극(1154)의 평면 형상은 동일할 수도 있고, 상이할 수 있다.
스위칭 트랜지스터(T2)의 제1 전극(2173)의 일측 단부는 스위칭 트랜지스터(T2)의 반도체층(2130)의 제1 영역(2131)과 중첩할 수 있다. 제2 절연층(160)은 스위칭 트랜지스터(T2)의 제1 전극(2173) 및 반도체층(2130)의 제1 영역(2131)과 중첩하는 개구부(2161)를 포함할 수 있다. 개구부(2161)는 제1 절연층(120)에 더 형성될 수 있다. 스위칭 트랜지스터(T2)의 제1 전극(2173)은 개구부(2161)를 통해 스위칭 트랜지스터(T2)의 반도체층(2130)의 제1 영역(2131)과 연결될 수 있다.
스위칭 트랜지스터(T2)의 제1 전극(2173)의 타측 단부는 데이터선(171a, 171b, 171c)과 중첩할 수 있다. 제2 절연층(160)은 스위칭 트랜지스터(T2)의 제1 전극(2173) 및 데이터선(171a, 171b, 171c)과 중첩하는 개구부(2162)를 포함할 수 있다. 개구부(2162)는 제1 절연층(120)에 더 형성될 수 있다. 스위칭 트랜지스터(T2)의 제1 전극(2173)은 개구부(2162)를 통해 데이터선(171a, 171b, 171c) 중 어느 하나와 연결될 수 있다. 제1 화소(PX1)에서 스위칭 트랜지스터(T2)의 제1 전극(2173)은 개구부(2162)를 통해 제3 데이터선(171c)과 연결될 수 있다. 제2 화소(PX2)에서 스위칭 트랜지스터(T2)의 제1 전극(2173)은 제2 데이터선(171b)과 연결될 수 있고, 제3 화소(PX3)에서 스위칭 트랜지스터(T2)의 제1 전극(2173)은 제1 데이터선(171a)과 연결될 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)에서 스위칭 트랜지스터(T2)의 제1 전극(2173)과 데이터선(171a, 171b, 171c)의 연결 관계는 다양하게 변경될 수 있다. 예를 들면, 제1 화소(PX1)에서 스위칭 트랜지스터(T2)의 제1 전극(2173)은 제1 데이터선(171a)과 연결될 수도 있다.
스위칭 트랜지스터(T2)의 제2 전극(2175)의 일측 단부는 스위칭 트랜지스터(T2)의 반도체층(2130)의 제2 영역(2133)과 중첩할 수 있다. 제2 절연층(160)은 스위칭 트랜지스터(T2)의 제2 전극(2175) 및 반도체층(2130)의 제2 영역(2133)과 중첩하는 개구부(1169)를 포함할 수 있다. 개구부(1169)는 제1 절연층(120)에 더 형성될 수 있다. 스위칭 트랜지스터(T2)의 제2 전극(2175)은 개구부(1169)를 통해 스위칭 트랜지스터(T2)의 반도체층(2130)의 제2 영역(2133)과 연결될 수 있다.
스위칭 트랜지스터(T2)의 제2 전극(2175)의 타측 단부는 하부 유지 전극(1153)과 중첩할 수 있다. 제2 절연층(160)은 스위칭 트랜지스터(T2)의 제2 전극(2175) 및 하부 유지 전극(1153)과 중첩하는 개구부(1168)를 포함할 수 있다. 스위칭 트랜지스터(T2)의 제2 전극(2175)은 개구부(1168)를 통해 하부 유지 전극(1153)과 연결될 수 있다. 따라서, 스위칭 트랜지스터(T2)의 반도체층(2130)의 제2 영역(2133)은 제2 전극(2175) 및 하부 유지 전극(1153)을 통해 구동 트랜지스터(T1)의 게이트 전극(1155)과 연결될 수 있다.
초기화 트랜지스터(T3)의 제2 전극(3175)의 일측 단부는 초기화 트랜지스터(T3)의 반도체층(3130)의 제2 영역(3133)과 중첩할 수 있다. 제2 절연층(160)은 초기화 트랜지스터(T3)의 제2 전극(3175) 및 반도체층(3130)의 제2 영역(3133)과 중첩하는 개구부(1166)를 포함할 수 있다. 개구부(1166)는 제1 절연층(120)에 더 형성될 수 있다. 초기화 트랜지스터(T3)의 제2 전극(3175)은 개구부(1166)를 통해 초기화 트랜지스터(T3)의 반도체층(3130)의 제2 영역(3133)과 연결될 수 있다.
초기화 트랜지스터(T3)의 제2 전극(3175)의 타측 단부는 초기화 전압선(173)과 중첩할 수 있다. 제2 절연층(160)은 초기화 트랜지스터(T3)의 제2 전극(3175) 및 초기화 전압선(173)과 중첩하는 개구부(1167)를 포함할 수 있다. 개구부(1167)는 제1 절연층(120) 및 버퍼층(111)에 더 형성될 수 있다. 초기화 트랜지스터(T3)의 제2 전극(3175)은 개구부(1167)를 통해 초기화 전압선(173)과 연결될 수 있다. 따라서, 초기화 트랜지스터(T3)의 반도체층(3130)의 제2 영역(3133)은 제2 전극(3175)을 통해 초기화 전압선(173)과 연결될 수 있다. 초기화 트랜지스터(T3)의 반도체층(3130)의 제2 영역(3133)은 초기화 전압선(173)을 통해 초기화 전압(INIT)을 인가 받을 수 있다.
구동 트랜지스터(T1)의 제1 전극(1173), 상부 유지 전극(1154), 스위칭 트랜지스터(T2)의 제1 전극(2173) 및 제2 전극(2175), 그리고 초기화 트랜지스터(T3)의 제2 전극(3175)을 포함하는 제3 도전층 위에는 제3 절연층(180)이 위치할 수 있다.
제1 도전층, 제2 도전층 및 제3 도전층 중 적어도 하나는 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 이들의 합금 등 금속 중 적어도 하나를 포함할 수 있다. 제1 도전층, 제2 도전층 및 제3 도전층 각각은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 제1 도전층, 제2 도전층 및 제3 도전층 중 적어도 하나는 티타늄을 포함하는 하부층과 구리를 포함하는 상부층을 포함하는 다중층 구조를 가질 수 있다.
버퍼층(111), 제1 절연층(120), 제2 절연층(160) 및 제3 절연층(180) 중 적어도 하나는 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiON) 등의 무기 절연 물질 및/또는 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
제3 절연층(180) 위에는 화소 전극(191)이 위치할 수 있다. 화소 전극(191)은 구동 트랜지스터(T1)와 연결될 수 있고, 구동 트랜지스터(T1)의 출력 전류를 전달받을 수 있다.
화소 전극(191) 위에는 제4 절연층(195)이 위치할 수 있다. 제4 절연층(195)에는 개구부가 형성되어 있으며, 제4 절연층(195)의 개구부는 화소 전극(191)과 중첩할 수 있다.
화소 전극(191) 및 제4 절연층(195) 위에는 발광층(370)이 위치할 수 있고, 발광층(370) 위에는 공통 전극(270)이 위치할 수 있다. 화소 전극(191), 발광층(370) 및 공통 전극(270)은 발광 다이오드(ED)를 구성할 수 있다.
그러면, 도 9 및 도 10을 참고하여, 한 실시예에 따른 표시 장치의 비표시 영역에 대하여 설명한다. 도 9는 한 실시예에 따른 표시 장치의 비표시 영역의 일부를 도시한 평면도이고, 도 10은 도 9의 X-X 선을 따라 도시한 한 실시예에 따른 표시 장치의 비표시 영역의 단면도이다.
도 1과 함께 도 9 및 도 10을 참고하면, 기판(110) 위에 위치하는 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c), 공통 전압선(170), 구동 전압선(172), 초기화 전압선(173)은 비표시 영역(NDA)까지 제1 방향(D1)과 나란한 방향으로 확장될 수 있다.
제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c)은 끝 부분에 형성된 패드부(179)를 포함할 수 있고, 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c)의 패드부(179)는 연성 인쇄 회로 기판(FPCB)과 같은 구동부와 연결되어, 데이터 신호를 인가 받을 수 있다.
비표시 영역(NDA)에는 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c), 공통 전압선(170), 구동 전압선(172), 초기화 전압선(173)과 중첩하는 위치에 제2 방향(D2)을 따라 뻗어 있는 구동 전압 전달부(72)와 공통 전압 전달부(70)가 위치할 수 있다.
구동 전압 전달부(72)는 구동 전압선(172)을 향해 확장된 제1 확장부(721)를 포함할 수 있다. 구동 전압선(172) 위에 위치하는 제1 절연층(120) 및 버퍼층(111)에는 구동 전압선(172)의 끝 부분과 중첩하는 복수의 제1 접촉구(72b)가 형성될 수 있고, 구동 전압 전달부(72)의 제1 확장부(721)는 복수의 제1 접촉구(72b)를 통해 구동 전압선(172)과 연결되어, 구동 전압선(172)에 구동 전압(ELVDD)을 인가할 수 있다.
구동 전압 전달부(72)는 표시 영역(DA)의 제2 도전층(1155, 1153, 2155, 3155)과 같은 층으로 함께 형성되어, 표시 영역(DA)의 제2 도전층(1155, 1153, 2155, 3155)과 같은 층으로 이루어질 수 있다.
공통 전압 전달부(70)는 공통 전압선(170)을 향해 확장된 제2 확장부(701)를 포함할 수 있다. 공통 전압선(170) 위에 위치하는 제2 절연층(160), 제1 절연층(120) 및 버퍼층(111)에는 공통 전압선(170)의 끝 부분과 중첩하는 복수의 제2 접촉구(70b)가 형성될 수 있고, 공통 전압 전달부(70)의 제2 확장부(701)는 복수의 제2 접촉구(70b)를 통해 공통 전압선(170)과 연결되어, 공통 전압선(170)에 공통 전압(ELVSS)을 인가할 수 있다.
공통 전압 전달부(70)는 표시 영역(DA)의 제3 도전층(1173, 1154, 2173, 2175, 3175)과 같은 층으로 함께 형성되어, 표시 영역(DA)의 제2 도전층(1155, 1153, 2155, 3155)과 같은 층으로 이루어질 수 있다.
제1 방향(D1)과 제2 방향(D2)이 교차하여 이루어지는 한 평면 상, 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c), 공통 전압선(170), 구동 전압선(172), 초기화 전압선(173)은 표시 영역(DA)과 구동 전압 전달부(72) 및 공통 전압 전달부(70)의 사이에 위치하는 영역에 위치하는 절단부(a, a1, a2)를 포함한다.
제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c)의 절단부(a)에 의해 제1 방향(D1)을 따라 이격된 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c) 각각의 서로 인접한 두 개의 끝 부분들은 제1 연결 부재(71a)에 의해 서로 연결된다. 데이터선(171a, 171b, 171c)과 유사하게, 초기화 전압선(173)의 절단부(a)를 이루는 두 개의 끝 부분들은 제1 연결 부재(71a)에 의해 서로 연결된다.
도 10을 참고하면, 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c) 위에 위치하는 제2 절연층(160), 제1 절연층(120) 및 버퍼층(111)에는 제3 접촉구(71a1)와 제4 접촉구(71a2)가 형성되고, 제3 접촉구(71a1)와 제4 접촉구(71a2)는 절단부(a)를 이루는 서로 인접한 두 개의 끝 부분들과 중첩할 수 있다. 제1 연결 부재(71a)는 제3 접촉구(71a1)와 제4 접촉구(71a2) 위에 위치하여, 제3 접촉구(71a1)와 제4 접촉구(71a2)를 통해 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c)의 절단부(a)를 이루는 두 개의 끝 부분들은 서로 연결할 수 있다.
제1 연결 부재(71a)는 표시 영역(DA)의 제3 도전층(1173, 1154, 2173, 2175, 3175)과 같은 층으로 함께 형성되어, 표시 영역(DA)의 제3 도전층(1173, 1154, 2173, 2175, 3175)과 같은 층으로 이루어질 수 있다.
이와 유사하게, 구동 전압선(172)의 절단부(a1)에 의해 제1 방향(D1)을 따라 이격된 구동 전압선(172)의 서로 인접한 두 개의 끝 부분들은 제2 연결 부재(72a)에 의해 서로 연결되고, 공통 전압선(170)의 절단부(a2)에 의해 제1 방향(D1)을 따라 이격된 공통 전압선(170)의 서로 인접한 두 개의 끝 부분들은 제3 연결 부재(70a)에 의해 서로 연결된다.
제2 절연층(160), 제1 절연층(120) 및 버퍼층(111)에는 구동 전압선(172)의 절단부(a1)를 이루는 두 개의 끝 부분과 중첩하는 제5 접촉구(72a1)와 제6 접촉구(72a2)가 형성되고, 제2 연결 부재(72a)는 제5 접촉구(72a1)와 제6 접촉구(72a2) 위에 위치하여, 제5 접촉구(72a1)와 제6 접촉구(72a2)를 통해 구동 전압선(172)의 절단부(a1)를 이루는 두 개의 끝 부분을 서로 연결한다. 이와 유사하게, 제2 절연층(160), 제1 절연층(120) 및 버퍼층(111)에는 공통 전압선(170)의 절단부(a2)를 이루는 두 개의 끝 부분과 중첩하는 제7 접촉구(70a1)와 제8 접촉구(70a2)가 형성되고, 제3 연결 부재(70a)는 제7 접촉구(70a1)와 제8 접촉구(70a2) 위에 위치하여, 제7 접촉구(70a1)와 제8 접촉구(70a2)를 통해 공통 전압선(170)의 절단부(a2)를 이루는 두 개의 끝 부분을 서로 연결한다.
제1 연결 부재(71a)와 같이, 제2 연결 부재(72a) 및 제3 연결 부재(70a)는 표시 영역(DA)의 제3 도전층(1173, 1154, 2173, 2175, 3175)과 같은 층으로 함께 형성되어, 표시 영역(DA)의 제3 도전층(1173, 1154, 2173, 2175, 3175)과 같은 층으로 이루어질 수 있다.
기판(110) 바로 위에 위치하는 제1 도전층(171a, 171b, 171c, 170, 172, 173, 177) 중, 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c), 공통 전압선(170), 구동 전압선(172), 초기화 전압선(173)은 제1 방향(D1)을 따라 표시 영역(DA)과 비표시 영역(NDA)에 걸쳐 길게 뻗어있다. 이러한 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c), 공통 전압선(170), 구동 전압선(172), 초기화 전압선(173)을 통해 제조 공정 중 발생할 수 있는 정전기가 이동할 수 있다.
앞서 설명한 바와 같이, 비표시 영역(NDA)에는 제2 방향(D2)을 따라 길게 뻗어 있는 구동 전압 전달부(72)와 공통 전압 전달부(70)가 위치할 수 있고, 구동 전압 전달부(72)와 공통 전압 전달부(70)는 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c)과 중첩할 수 있다.
이처럼, 제1 도전층으로 이루어진 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c), 제2 도전층으로 이루어진 구동 전압 전달부(72), 그리고 제3 도전층으로 이루어진 공통 전압 전달부(70)가 중첩하는 부분은 정전기에 의해 단락(short)될 수 있다. 특히, 제1 방향(D1)을 따라 표시 영역(DA)과 비표시 영역(NDA)을 따라 길게 뻗어 있는 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c)을 통해 흐르는 정전기는 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c)의 끝 부분에 모아질 수 있고, 이에 의해 데이터선(171a, 171b, 171c)과 구동 전압 전달부(72) 및 공통 전압 전달부(70)가 중첩하는 부분에서 모아진 정전기에 의해 절연막(111, 120, 160)이 파괴될 수 있다.
그러나, 실시예에 따른 표시 장치에 따르면, 제1 방향(D1)과 제2 방향(D2)이 교차하여 이루어지는 한 평면 상, 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c), 공통 전압선(170), 구동 전압선(172), 초기화 전압선(173)은 표시 영역(DA)과 구동 전압 전달부(72) 및 공통 전압 전달부(70)의 사이에 위치하는 영역에 위치하는 절단부(a, a1, a2)를 포함하고, 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c), 공통 전압선(170), 구동 전압선(172), 초기화 전압선(173)의 절단부(a, a1, a2)를 이루는 두 개의 끝 부분들은 제1 연결 부재(71a), 제2 연결 부재(72a) 및 제3 연결 부재(70a)를 통해 연결된다. 따라서, 제조 공정 중 표시 영역(DA)을 통과하여, 비표시 영역(NDA)으로 흐른 정전기들은 제1 연결 부재(71a), 제2 연결 부재(72a) 및 제3 연결 부재(70a)를 통해 분산되거나 방출될 수 있고, 이에 의해 정전기는 구동 전압 전달부(72) 및 공통 전압 전달부(70)와 중첩하는 부분까지 이동하지 않을 수 있다. 따라서, 정전기가 제1 도전층으로 이루어진 데이터선(171a, 171b, 171c), 제2 도전층으로 이루어진 구동 전압 전달부(72), 제3 도전층으로 이루어진 공통 전압 전달부(70)가 서로 중첩하는 부분에까지 이동하는 것을 방지할 수 있고, 정전기에 의한 단락을 방지할 수 있다.
그러면, 도 9와 함께 도 11을 참고하여, 다른 한 실시예에 따른 표시 장치의 비표시 영역에 대하여 설명한다. 도 11은 도 9의 X-X 선을 따라 도시한 다른 한 실시예에 따른 표시 장치의 비표시 영역의 단면도이다.
도 11을 참고하면, 본 실시예에 따른 표시 장치의 비표시 영역은 앞서 도 9 및 도 10을 참고로 설명한 실시예에 따른 표시 장치의 비표시 영역과 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
도 9와 함께 도 11을 참고하면, 비표시 영역(NDA)에는 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c), 공통 전압선(170), 구동 전압선(172), 초기화 전압선(173)과 중첩하는 위치에 제2 방향(D2)을 따라 뻗어 있는 구동 전압 전달부(72)와 공통 전압 전달부(70)가 위치할 수 있다.
제1 방향(D1)과 제2 방향(D2)이 교차하여 이루어지는 한 평면 상, 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c), 공통 전압선(170), 구동 전압선(172), 초기화 전압선(173)은 표시 영역(DA)과 구동 전압 전달부(72) 및 공통 전압 전달부(70)의 사이에 위치하는 영역에 위치하는 절단부(a, a1, a2)를 포함한다.
제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c)의 절단부(a)에 의해 제1 방향(D1)을 따라 이격된 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c) 각각의 서로 인접한 두 개의 끝 부분들은 제1 연결 부재(71a)에 의해 서로 연결된다.
이와 유사하게, 구동 전압선(172)의 절단부(a1)에 의해 제1 방향(D1)을 따라 이격된 구동 전압선(172)의 서로 인접한 두 개의 끝 부분들은 제2 연결 부재(72a)에 의해 서로 연결되고, 공통 전압선(170)의 절단부(a2)에 의해 제1 방향(D1)을 따라 이격된 공통 전압선(170)의 서로 인접한 두 개의 끝 부분들은 제3 연결 부재(70a)에 의해 서로 연결된다.
그러나, 도 10을 참고로 설명한 실시예에 따른 표시 장치와 다르게, 본 실시예에 따른 표시 장치의 제1 연결 부재(71a)는 표시 영역(DA)의 제2 도전층(1155, 1153, 2155, 3155)과 같은 층으로 함께 형성되어, 표시 영역(DA)의 제2 도전층(1155, 1153, 2155, 3155)과 같은 층으로 이루어질 수 있다. 제1 연결 부재(71a)는 제1 절연층(120) 및 버퍼층(111)에 형성된 제3 접촉구(71a1)와 제4 접촉구(71a2) 위에 위치하여, 제1 연결 부재(71a)는 제3 접촉구(71a1)와 제4 접촉구(71a2)를 통해 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c)의 절단부(a)를 이루는 두 개의 끝 부분들은 서로 연결할 수 있다.
이와 유사하게, 제2 연결 부재(72a) 및 제3 연결 부재(70a)는 표시 영역(DA)의 제2 도전층(1155, 1153, 2155, 3155)과 같은 층으로 함께 형성되어, 표시 영역(DA)의 제2 도전층(1155, 1153, 2155, 3155)과 같은 층으로 이루어질 수 있다.
제2 연결 부재(72a)는 제1 절연층(120) 및 버퍼층(111)에 형성된 제5 접촉구(72a1)와 제6 접촉구(72a2) 위에 위치하여, 제2 연결 부재(72a)는 제5 접촉구(72a1)와 제6 접촉구(72a2)를 통해 구동 전압선(172)의 절단부(a1)를 이루는 두 개의 끝 부분을 서로 연결한다. 제3 연결 부재(70a)는 제1 절연층(120) 및 버퍼층(111)에 형성된 제7 접촉구(70a1)와 제8 접촉구(70a2) 위에 위치하여, 제3 연결 부재(70a)는 제7 접촉구(70a1)와 제8 접촉구(70a2)를 통해 공통 전압선(170)의 절단부(a2)를 이루는 두 개의 끝 부분을 서로 연결한다.
실시예에 따른 표시 장치에 따르면, 제1 방향(D1)과 제2 방향(D2)이 교차하여 이루어지는 한 평면 상, 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c), 공통 전압선(170), 구동 전압선(172), 초기화 전압선(173)은 표시 영역(DA)과 구동 전압 전달부(72) 및 공통 전압 전달부(70)의 사이에 위치하는 영역에 위치하는 절단부(a, a1, a2)를 포함하고, 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c), 공통 전압선(170), 구동 전압선(172), 초기화 전압선(173)의 절단부(a, a1, a2)를 이루는 두 개의 끝 부분들은 제1 연결 부재(71a), 제2 연결 부재(72a) 및 제3 연결 부재(70a)를 통해 연결된다. 따라서, 제조 공정 중 표시 영역(DA)을 통과하여, 비표시 영역(NDA)으로 흐른 정전기들은 제1 연결 부재(71a), 제2 연결 부재(72a) 및 제3 연결 부재(70a)를 통해 분산되거나 방출될 수 있고, 이에 의해 정전기는 구동 전압 전달부(72) 및 공통 전압 전달부(70)와 중첩하는 부분까지 이동하지 않을 수 있다. 따라서, 정전기가 제1 도전층으로 이루어진 데이터선(171a, 171b, 171c), 제2 도전층으로 이루어진 구동 전압 전달부(72), 제3 도전층으로 이루어진 공통 전압 전달부(70)가 서로 중첩하는 부분에까지 이동하는 것을 방지할 수 있고, 정전기에 의한 단락을 방지할 수 있다.
앞서 설명한 실시예에 따른 많은 특징들은 본 실시예에 따른 표시 장치에 모두 적용 가능하다.
그러면, 도 9와 함께 도 12를 참고하여, 다른 한 실시예에 따른 표시 장치의 비표시 영역에 대하여 설명한다. 도 12는 도 9의 X-X 선을 따라 도시한 다른 한 실시예에 따른 표시 장치의 비표시 영역의 단면도이다.
도 12를 참고하면, 본 실시예에 따른 표시 장치의 비표시 영역은 앞서 도 9 및 도 10을 참고로 설명한 실시예에 따른 표시 장치의 비표시 영역과 유사하다. 동일한 구성 요소에 대한 구체적인 설명은 생략한다.
도 9와 함께 도 12를 참고하면, 비표시 영역(NDA)에는 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c), 공통 전압선(170), 구동 전압선(172), 초기화 전압선(173)과 중첩하는 위치에 제2 방향(D2)을 따라 뻗어 있는 구동 전압 전달부(72)와 공통 전압 전달부(70)가 위치할 수 있다.
제1 방향(D1)과 제2 방향(D2)이 교차하여 이루어지는 한 평면 상, 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c), 공통 전압선(170), 구동 전압선(172), 초기화 전압선(173)은 표시 영역(DA)과 구동 전압 전달부(72) 및 공통 전압 전달부(70)의 사이에 위치하는 영역에 위치하는 절단부(a, a1, a2)를 포함한다.
제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c)의 절단부(a)에 의해 제1 방향(D1)을 따라 이격된 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c) 각각의 서로 인접한 두 개의 끝 부분들은 제1 연결 부재(71a)에 의해 서로 연결된다.
이와 유사하게, 구동 전압선(172)의 절단부(a1)에 의해 제1 방향(D1)을 따라 이격된 구동 전압선(172)의 서로 인접한 두 개의 끝 부분들은 제2 연결 부재(72a)에 의해 서로 연결되고, 공통 전압선(170)의 절단부(a2)에 의해 제1 방향(D1)을 따라 이격된 공통 전압선(170)의 서로 인접한 두 개의 끝 부분들은 제3 연결 부재(70a)에 의해 서로 연결된다.
그러나, 도 10을 참고로 설명한 실시예에 따른 표시 장치와 다르게, 본 실시예에 따른 표시 장치의 제1 연결 부재(71a)는 표시 영역(DA)의 제2 도전층(1155, 1153, 2155, 3155)과 같은 층으로 함께 형성되어, 표시 영역(DA)의 제2 도전층(1155, 1153, 2155, 3155)과 같은 층으로 이루진 하부층(71aa)과 표시 영역(DA)의 제3 도전층(1173, 1154, 2173, 2175, 3175)과 같은 층으로 함께 형성되어, 표시 영역(DA)의 제3 도전층(1173, 1154, 2173, 2175, 3175)과 같은 층으로 이루어진 상부층(71ab)을 포함한다. 제1 연결 부재(71a)의 하부층(71aa)은 제1 절연층(120) 및 버퍼층(111)에 형성된 제3 접촉구(71a1)와 제4 접촉구(71a2) 위에 위치하고, 제1 연결 부재(71a)의 상부층(71ab)은 제2 절연층(160)에 형성된 제3 접촉구(71a1)와 제4 접촉구(71a2) 위에 위치한다. 제1 연결 부재(71a)의 하부층(71aa)과 상부층(71ab)은 제3 접촉구(71a1)와 제4 접촉구(71a2)를 통해 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c)의 절단부(a)를 이루는 두 개의 끝 부분들은 서로 연결할 수 있다.
이와 유사하게, 제2 연결 부재(72a) 및 제3 연결 부재(70a)는 표시 영역(DA)의 제2 도전층(1155, 1153, 2155, 3155)과 같은 층으로 함께 형성되어, 표시 영역(DA)의 제2 도전층(1155, 1153, 2155, 3155)과 같은 층으로 이루어진 하부층과 표시 영역(DA)의 제3 도전층(1173, 1154, 2173, 2175, 3175)과 같은 층으로 함께 형성되어, 표시 영역(DA)의 제3 도전층(1173, 1154, 2173, 2175, 3175)과 같은 층으로 이루어진 상부층을 포함할 수 있다.
제2 연결 부재(72a)의 하부층과 상부층은 제5 접촉구(72a1)와 제6 접촉구(72a2) 위에 위치하여, 제5 접촉구(72a1)와 제6 접촉구(72a2)를 통해 구동 전압선(172)의 절단부(a1)를 이루는 두 개의 끝 부분을 서로 연결한다. 제3 연결 부재(70a)의 하부층과 상부층은 제7 접촉구(70a1)와 제8 접촉구(70a2) 위에 위치하여, 제7 접촉구(70a1)와 제8 접촉구(70a2)를 통해 공통 전압선(170)의 절단부(a2)를 이루는 두 개의 끝 부분을 서로 연결한다.
실시예에 따른 표시 장치에 따르면, 제1 방향(D1)과 제2 방향(D2)이 교차하여 이루어지는 한 평면 상, 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c), 공통 전압선(170), 구동 전압선(172), 초기화 전압선(173)은 표시 영역(DA)과 구동 전압 전달부(72) 및 공통 전압 전달부(70)의 사이에 위치하는 영역에 위치하는 절단부(a, a1, a2)를 포함하고, 제1 데이터선(171a), 제2 데이터선(171b) 및 제3 데이터선(171c), 공통 전압선(170), 구동 전압선(172), 초기화 전압선(173)의 절단부(a, a1, a2)를 이루는 두 개의 끝 부분들은 제1 연결 부재(71a), 제2 연결 부재(72a) 및 제3 연결 부재(70a)를 통해 연결된다. 따라서, 제조 공정 중 표시 영역(DA)을 통과하여, 비표시 영역(NDA)으로 흐른 정전기들은 제1 연결 부재(71a), 제2 연결 부재(72a) 및 제3 연결 부재(70a)를 통해 분산되거나 방출될 수 있고, 이에 의해 정전기는 구동 전압 전달부(72) 및 공통 전압 전달부(70)와 중첩하는 부분까지 이동하지 않을 수 있다. 따라서, 정전기가 제1 도전층으로 이루어진 데이터선(171a, 171b, 171c), 제2 도전층으로 이루어진 구동 전압 전달부(72), 제3 도전층으로 이루어진 공통 전압 전달부(70)가 서로 중첩하는 부분에까지 이동하는 것을 방지할 수 있고, 정전기에 의한 단락을 방지할 수 있다.
앞서 설명한 실시예에 따른 많은 특징들은 본 실시예에 따른 표시 장치에 모두 적용 가능하다.
그러면, 도 13 및 도 14를 참고하여, 한 실험예에 대하여 설명한다. 도 13 및 도 14는 한 실험예의 결과를 도시한 이미지이다. 본 실험예에서는 실시예에 따른 표시 장치와 같이, 데이터선의 가장자리 부분을 절단부(a)를 통해 두 끝 부분을 분리하고, 그 위에 버퍼층, 반도체층, 제1 절연층, 제2 도전층, 제2 절연층, 제3 도전층을 형성한 제1 경우와, 종래와 같이 데이터선을 절단부(a) 없이 표시 영역에서 비표시 영역까지 확장되도록 형성하고 버퍼층, 반도체층, 제1 절연층, 제2 도전층, 제2 절연층, 제3 도전층을 형성한 제2 경우에 있어서, 정전기에 의한 절연막 파괴 여부를 관찰하였고, 그 결과를 도 13에 도시하였다. 도 13에서 (a)는 제1 경우를 도시하고, (b)는 제2 경우를 도시한다. 도 14에서는 제2 경우의 전자 현미경 사진을 도시한다.
도 13을 참고하면, 실시예에 따른 표시 장치와 같이, 데이터선의 가장자리 부분을 절단부(a)를 통해 두 끝 부분을 분리하고, 그 위에 버퍼층, 반도체층, 제1 절연층, 제2 도전층, 제2 절연층, 제3 도전층을 형성한 제1 경우, 정전기에 의해 절연막이 파괴되지 않았음을 알 수 있었다.
그러나, 도 13 및 도 14를 참고하면, 종래와 같이 데이터선을 절단부(a) 없이 표시 영역에서 비표시 영역까지 확장되도록 형성하고 버퍼층, 반도체층, 제1 절연층, 제2 도전층, 제2 절연층, 제3 도전층을 형성한 제2 경우, 정전기에 의해 절연막이 파괴되고, 이에 의해 제1 도전층, 제2 도전층, 제3 도전층 사이의 단락이 발생하였음을 알 수 있었다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
151: 제1 스캔선
170: 공통 전압선
171a, 171b, 171c: 데이터선
172: 구동 전압선
173: 초기화 전압선
1130: 구동 트랜지스터의 반도체층
1153: 하부 유지 전극
1154: 상부 유지 전극
1173: 구동 트랜지스터의 제1 전극
2130: 스위칭 트랜지스터의 반도체층
2173: 스위칭 트랜지스터의 제1 전극
2175: 스위칭 트랜지스터의 제2 전극
3130: 초기화 트랜지스터의 반도체층
3175: 초기화 트랜지스터의 제2 전극
70: 공통 전압 전달선
72: 구동 전압 전달선
70a, 71a, 72a: 연결 부재
a, a1, a2: 절단부

Claims (20)

  1. 기판,
    상기 기판 위에 위치하는 제1 도전층,
    상기 제1 도전층 위에 위치하는 제1 절연막,
    상기 제1 절연막 위에 위치하는 반도체층,
    상기 반도체층 위에 위치하는 제2 절연막,
    상기 제2 절연막 위에 위치하고 상기 반도체층과 중첩하는 제2 도전층, 그리고
    상기 제2 도전층 위에 위치하는 제3 절연막을 포함하고,
    상기 제1 도전층은 일 영역에서 절단되어 이격된 두 개의 끝 부분을 포함하고,
    상기 제1 도전층의 상기 두 개의 끝 부분은 제1 연결 부재에 의해 연결되는 표시 장치.
  2. 제1항에서,
    상기 제1 도전층은 데이터선, 그리고
    상기 반도체층과 중첩하는 광차단 패턴을 포함하고,
    상기 데이터선은 상기 두 개의 끝 부분을 포함하는 표시 장치.
  3. 제2항에서,
    상기 제1 연결 부재는 상기 제3 절연막 위에 위치하고,
    상기 제1 절연막, 상기 제2 절연막, 상기 제3 절연막은 상기 제1 도전층의 상기 두 개의 끝 부분과 중첩하는 제1 접촉구와 제2 접촉구를 가지고,
    상기 제1 연결 부재는 상기 제1 접촉구와 상기 제2 접촉구를 통해 상기 제1 도전층의 상기 두 개의 끝 부분과 연결된 표시 장치.
  4. 제2항에서,
    상기 제1 연결 부재는 상기 제2 절연막 위에 위치하고,
    상기 제1 절연막 및 상기 제2 절연막은 상기 제1 도전층의 상기 두 개의 끝 부분과 중첩하는 제1 접촉구와 제2 접촉구를 가지고,
    상기 제1 연결 부재는 상기 제1 접촉구와 상기 제2 접촉구를 통해 상기 제1 도전층의 상기 두 개의 끝 부분과 연결된 표시 장치.
  5. 제2항에서,
    상기 제1 연결 부재는 상기 제2 절연막 위에 위치하는 하부층과 상기 제3 절연막 위에 위치하는 상부층을 포함하고,
    상기 제1 절연막 및 상기 제2 절연막은 상기 제1 도전층의 상기 두 개의 끝 부분과 중첩하는 제1 접촉구와 제2 접촉구를 가지고,
    상기 제1 연결 부재의 상기 하부층은 상기 제1 접촉구와 상기 제2 접촉구를 통해 상기 제1 도전층의 상기 두 개의 끝 부분과 연결되고,
    상기 제3 절연막은 상기 제1 도전층의 상기 두 개의 끝 부분과 중첩하는 제3 접촉구와 제4 접촉구를 가지고,
    상기 제2 연결 부재의 상기 상부층은 상기 제3 접촉구와 상기 제4 접촉구를 통해 상기 제1 연결 부재의 상기 하부층과 연결된 표시 장치.
  6. 제1항에서,
    상기 제1 도전층은 데이터선을 포함하고,
    상기 제2 도전층은 상기 반도체층과 중첩하는 게이트 전극, 그리고 상기 데이터선과 중첩하고 구동 전압을 전달하는 구동 전압 전달부를 포함하고,
    한 평면상, 상기 일 영역은 상기 반도체층과 상기 구동 전압 전달부 사이에 위치하는 표시 장치.
  7. 제6항에서,
    상기 제3 도전층은 상기 제1 도전층과 중첩하고, 공통 전압을 전달하는 공통 전압 전달부를 더 포함하고,
    상기 한 평면상, 상기 일 영역은 상기 반도체층과 상기 공통 전압 전달부 사이에 위치하는 표시 장치.
  8. 제7항에서,
    상기 공통 전압 전달부는 상기 구동 전압 전달부와 중첩하는 표시 장치.
  9. 제8항에서,
    상기 제1 연결 부재는 상기 제3 절연막 위에 위치하고,
    상기 제1 절연막, 상기 제2 절연막, 상기 제3 절연막은 상기 제1 도전층의 상기 두 개의 끝 부분과 중첩하는 제1 접촉구와 제2 접촉구를 가지고,
    상기 제1 연결 부재는 상기 제1 접촉구와 상기 제2 접촉구를 통해 상기 제1 도전층의 상기 두 개의 끝 부분과 연결된 표시 장치.
  10. 제8항에서,
    상기 제1 연결 부재는 상기 제2 절연막 위에 위치하고,
    상기 제1 절연막 및 상기 제2 절연막은 상기 제1 도전층의 상기 두 개의 끝 부분과 중첩하는 제1 접촉구와 제2 접촉구를 가지고,
    상기 제1 연결 부재는 상기 제1 접촉구와 상기 제2 접촉구를 통해 상기 제1 도전층의 상기 두 개의 끝 부분과 연결된 표시 장치.
  11. 제8항에서,
    상기 제1 연결 부재는 상기 제2 절연막 위에 위치하는 하부층과 상기 제3 절연막 위에 위치하는 상부층을 포함하고,
    상기 제1 절연막 및 상기 제2 절연막은 상기 제1 도전층의 상기 두 개의 끝 부분과 중첩하는 제1 접촉구와 제2 접촉구를 가지고,
    상기 제1 연결 부재의 상기 하부층은 상기 제1 접촉구와 상기 제2 접촉구를 통해 상기 제1 도전층의 상기 두 개의 끝 부분과 연결되고,
    상기 제3 절연막은 상기 제1 도전층의 상기 두 개의 끝 부분과 중첩하는 제3 접촉구와 제4 접촉구를 가지고,
    상기 제2 연결 부재의 상기 상부층은 상기 제3 접촉구와 상기 제4 접촉구를 통해 상기 제1 연결 부재의 상기 하부층과 연결된 표시 장치.
  12. 제8항에서,
    상기 제1 도전층은 구동 전압선을 더 포함하고,
    상기 구동 전압 전달부는 상기 구동 전압선과 서로 연결된 표시 장치.
  13. 제12항에서,
    상기 제1 도전층은 공통 전압선을 더 포함하고,
    상기 공통 전압 전달부는 상기 공통 전압선과 서로 연결된 표시 장치.
  14. 제2항에서,
    상기 제1 도전층은 구동 전압선 및 초기화 전압선을 더 포함하고,
    상기 반도체층은 상기 구동 전압선에 연결되어 있는 구동 트랜지스터의 반도체층, 상기 데이터선에 연결되어 있는 스위칭 트랜지스터의 반도체층, 상기 초기화 전압선에 연결되어 있는 초기화 트랜지스터의 반도체층을 포함하고,
    상기 제2 도전층은 상기 구동 트랜지스터의 반도체층과 중첩하는 구동 트랜지스터의 게이트 전극, 상기 구동 트랜지스터의 게이트 전극으로부터 연장되어 있고 상기 스위칭 트랜지스터의 반도체층에 연결되어 있는 하부 유지 전극을 포함하는 표시 장치.
  15. 표시 영역과 상기 표시 영역의 주변에 위치하는 비표시 영역을 포함하는 기판,
    상기 기판 위에 위치하고, 상기 표시 영역과 상기 비표시 영역에 위치하는 제1 도전층,
    상기 제1 도전층 위에 위치하는 제1 절연막,
    상기 제1 절연막 위에 위치하고, 상기 표시 영역에 위치하는 반도체층,
    상기 제1 절연막과 상기 반도체층 위에 위치하는 제2 절연막,
    상기 제2 절연막 위에 위치하고 상기 반도체층과 중첩하는 제2 도전층, 그리고
    상기 제2 도전층 위에 위치하는 제3 절연막을 포함하고,
    상기 제1 도전층은 상기 비표시 영역에 위치하는 절단부에 의해 이격된 두 개의 끝 부분을 포함하고,
    상기 제1 도전층의 상기 두 개의 끝 부분은 제1 연결 부재에 의해 연결되고,
    한 평면상, 상기 제1 도전층의 상기 절단부는 상기 반도체층과 상기 구동 전압 전달부 사이에 위치하는 표시 장치.
  16. 제15항에서,
    상기 제1 도전층은 광차단층 및 데이터선을 포함하고,
    상기 제2 도전층은 상기 반도체층과 중첩하는 게이트 전극, 그리고 상기 비표시 영역에 위치하는 상기 데이터선과 중첩하고 구동 전압을 전달하는 구동 전압 전달부를 포함하고,
    상기 제3 도전층은 상기 데이터선과 중첩하고, 공통 전압을 전달하는 공통 전압 전달부를 더 포함하고,
    상기 한 평면상, 상기 제1 도전층의 상기 절단부는 상기 반도체층과 상기 공통 전압 전달부 사이에 위치하는 표시 장치.
  17. 제16항에서,
    상기 공통 전압 전달부는 상기 구동 전압 전달부와 중첩하는 표시 장치.
  18. 제17항에서,
    상기 제1 연결 부재는 상기 제3 절연막 위에 위치하고,
    상기 제1 절연막, 상기 제2 절연막, 상기 제3 절연막은 상기 제1 도전층의 상기 두 개의 끝 부분과 중첩하는 제1 접촉구와 제2 접촉구를 가지고,
    상기 제1 연결 부재는 상기 제1 접촉구와 상기 제2 접촉구를 통해 상기 제1 도전층의 상기 두 개의 끝 부분과 연결된 표시 장치.
  19. 제17항에서,
    상기 제1 연결 부재는 상기 제2 절연막 위에 위치하고,
    상기 제1 절연막 및 상기 제2 절연막은 상기 제1 도전층의 상기 두 개의 끝 부분과 중첩하는 제1 접촉구와 제2 접촉구를 가지고,
    상기 제1 연결 부재는 상기 제1 접촉구와 상기 제2 접촉구를 통해 상기 제1 도전층의 상기 두 개의 끝 부분과 연결된 표시 장치.
  20. 제17항에서,
    상기 제1 연결 부재는 상기 제2 절연막 위에 위치하는 하부층과 상기 제3 절연막 위에 위치하는 상부층을 포함하고,
    상기 제1 절연막 및 상기 제2 절연막은 상기 제1 도전층의 상기 두 개의 끝 부분과 중첩하는 제1 접촉구와 제2 접촉구를 가지고,
    상기 제1 연결 부재의 상기 하부층은 상기 제1 접촉구와 상기 제2 접촉구를 통해 상기 제1 도전층의 상기 두 개의 끝 부분과 연결되고,
    상기 제3 절연막은 상기 제1 도전층의 상기 두 개의 끝 부분과 중첩하는 제3 접촉구와 제4 접촉구를 가지고,
    상기 제2 연결 부재의 상기 상부층은 상기 제3 접촉구와 상기 제4 접촉구를 통해 상기 제1 연결 부재의 상기 하부층과 연결된 표시 장치.
KR1020200186317A 2020-12-29 2020-12-29 표시 장치 KR20220095356A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200186317A KR20220095356A (ko) 2020-12-29 2020-12-29 표시 장치
US17/505,020 US12069913B2 (en) 2020-12-29 2021-10-19 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200186317A KR20220095356A (ko) 2020-12-29 2020-12-29 표시 장치

Publications (1)

Publication Number Publication Date
KR20220095356A true KR20220095356A (ko) 2022-07-07

Family

ID=82117754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200186317A KR20220095356A (ko) 2020-12-29 2020-12-29 표시 장치

Country Status (2)

Country Link
US (1) US12069913B2 (ko)
KR (1) KR20220095356A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654569B1 (ko) 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100729046B1 (ko) 2005-12-09 2007-06-14 삼성에스디아이 주식회사 유기 발광 표시장치의 정전기 방지 구조 및 그 제조 방법
KR20070065066A (ko) 2005-12-19 2007-06-22 삼성전자주식회사 정전기 방지 평판 표시 패널 및 그 제조 방법
KR101252004B1 (ko) 2007-01-25 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104393000B (zh) * 2014-10-20 2018-06-19 上海天马微电子有限公司 一种阵列基板及其制作方法、显示装置
KR102283459B1 (ko) 2015-01-02 2021-07-30 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102437174B1 (ko) 2017-10-31 2022-08-26 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
KR20200136546A (ko) * 2019-05-27 2020-12-08 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US20220208930A1 (en) 2022-06-30
US12069913B2 (en) 2024-08-20

Similar Documents

Publication Publication Date Title
KR102600512B1 (ko) 표시 장치
KR102724191B1 (ko) 표시 장치
KR102528294B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102411543B1 (ko) 유기 발광 표시 장치
KR102687709B1 (ko) 표시 장치
US11917879B2 (en) Display device
KR102117614B1 (ko) 박막트랜지스터 기판 및 기판의 신호선 리페어 방법
US9871089B2 (en) Display device
US20150102303A1 (en) Thin film transistor array substrate and organic light-emitting display apparatus including the same
US20180108722A1 (en) Display device
US20170062538A1 (en) Thin film transistor, method of manufacturing the same, and organic light-emitting display
KR20160053243A (ko) 디스플레이 장치
KR20170082687A (ko) 유기 발광 표시 장치
KR20220097678A (ko) 디스플레이 장치
CN112735331A (zh) 显示装置
KR20210018591A (ko) 표시 장치
KR20200090313A (ko) 표시 장치
KR20220095356A (ko) 표시 장치
CN114093914A (zh) 显示装置
KR20220132712A (ko) 표시 장치
KR102296921B1 (ko) 표시장치 및 표시장치 제조방법
KR101932514B1 (ko) 유기전계 발광소자
KR20230174803A (ko) 표시 장치
KR20230159746A (ko) 표시 장치
KR20240155422A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination