Nothing Special   »   [go: up one dir, main page]

KR20210152203A - Ois circuit, ois device for data sharing, and method with the same - Google Patents

Ois circuit, ois device for data sharing, and method with the same Download PDF

Info

Publication number
KR20210152203A
KR20210152203A KR1020200069003A KR20200069003A KR20210152203A KR 20210152203 A KR20210152203 A KR 20210152203A KR 1020200069003 A KR1020200069003 A KR 1020200069003A KR 20200069003 A KR20200069003 A KR 20200069003A KR 20210152203 A KR20210152203 A KR 20210152203A
Authority
KR
South Korea
Prior art keywords
ois
spi
circuit
ois circuit
slave
Prior art date
Application number
KR1020200069003A
Other languages
Korean (ko)
Inventor
김규원
민경중
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200069003A priority Critical patent/KR20210152203A/en
Priority to US17/015,402 priority patent/US11263166B2/en
Priority to CN202011309122.0A priority patent/CN113840077A/en
Publication of KR20210152203A publication Critical patent/KR20210152203A/en

Links

Images

Classifications

    • H04N5/23267—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • H04N23/681—Motion detection
    • H04N23/6812—Motion detection based on additional sensors, e.g. acceleration sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • H04N23/682—Vibration or motion blur correction
    • H04N23/683—Vibration or motion blur correction performed by a processor, e.g. controlling the readout of an image memory
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/64—Imaging systems using optical elements for stabilisation of the lateral and angular position of the image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/667—Camera operation mode switching, e.g. between still and video, sport and normal or high- and low-resolution modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • H04N23/681—Motion detection
    • H04N23/6811—Motion detection based on the image signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • H04N23/682—Vibration or motion blur correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • H04N23/682—Vibration or motion blur correction
    • H04N23/685—Vibration or motion blur correction performed by mechanical compensation
    • H04N5/23254—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

The present invention relates to an OIS circuit for sharing data to simplify a circuit and an OIS apparatus and an operation method thereof. According to one embodiment of the present invention, the OIS circuit comprises: a first OIS circuit operated as a serial peripheral interface bus (SPI) master for a single sensor to read and store sensor data from the single sensor, providing a control code in a second SPI slave operation mode preceding a first SPI slave operation mode while being operated as an SPI slave, and providing the sensor data in the first SPI slave operation mode; and a second OIS circuit operated as the SPI master for the first OIS circuit to read and store the control code from the first OIS circuit in a second SPI master operation mode and reading and storing the sensor data in the second SPI master operation mode following the first SPI master operation mode.

Description

데이터 공유를 위한 OIS 회로, OIS 장치 및 그 동작 방법 {OIS CIRCUIT, OIS DEVICE FOR DATA SHARING, AND METHOD WITH THE SAME}OIS circuit for data sharing, OIS device and its operation method {OIS CIRCUIT, OIS DEVICE FOR DATA SHARING, AND METHOD WITH THE SAME}

본 발명은 데이터 공유를 위한 OIS 회로, OIS 장치 및 그 동작 방법에 관한 것이다.The present invention relates to an OIS circuit for data sharing, an OIS device, and an operating method thereof.

일반적으로, 카메라 모듈은 OIS 회로를 포함할 수 있고, 상기 OIS 회로는 손 떨림 정보를 검출하여 해당 손 떨림의 반대 방향으로 렌즈 또는 이미지 센서를 이동시켜, 손 떨림이 있음에도 선명한 촬영 이미지를 얻을 수 있도록 한다.In general, the camera module may include an OIS circuit, and the OIS circuit detects hand shake information and moves a lens or an image sensor in the opposite direction to the corresponding hand shake to obtain a clear shot image even in the presence of hand shake. do.

기존의 OIS 회로는, 카메라 모듈의 안정적인 동작을 위해, 자이로 센서(Gyro Sensor)로부터 수신되는 센서 데이타를 이용한다.The conventional OIS circuit uses sensor data received from a gyro sensor for stable operation of the camera module.

상기 OIS 회로는, SPI(Serial Peripheral Interface bus)/I2C(Inter-Integrated Circuit)를 이용하여 상기 자이로 센서(Gyro Sensor)로부터 센서 데이타를 읽어온다. The OIS circuit reads sensor data from the gyro sensor using a Serial Peripheral Interface bus (SPI)/Inter-Integrated Circuit (I2C).

또한, 기존의 OIS 회로에서는, 하나의 자이로 센서가 OIS 회로에 일대일로 구성된다. 따라서, 자이로 센서가 필요한 경우에는 복수의 자이로 센서에 일대일로 복수의 드라이버 회로(Driver IC)가 접속될 수 있다.In addition, in the conventional OIS circuit, one gyro sensor is configured one-to-one in the OIS circuit. Accordingly, when a gyro sensor is required, a plurality of driver circuits (Driver IC) may be connected to the plurality of gyro sensors on a one-to-one basis.

일 예로, 2개의 카메라 모듈에 적용되는 2개의 OIS 회로를 사용하는 경우에는 2개의 자이로 센서가 필요하게 된다.For example, when two OIS circuits applied to two camera modules are used, two gyro sensors are required.

최근에는, 전자 기기들이 점차 다기능 및 성능 고도화가 요구됨에 따라, 차량이나 스마트폰 등과 같은 전자 기기에는 점차 많은 카메라 모듈이 탑재될 수 있다.In recent years, as electronic devices are increasingly required to have multi-function and performance enhancement, more camera modules may be mounted on electronic devices such as vehicles or smart phones.

이와 같이, 전자 기기에 다수의 카메라 모듈이 장착되는 경우에, 다수의 자이로 센서를 이용하는 경우에는, 그 만큼 생산 단가가 상승하는 문제점이 발생된다.As described above, when a plurality of camera modules are mounted in an electronic device and when a plurality of gyro sensors are used, there is a problem in that the production cost increases accordingly.

이러한 문제점을 해결하기 위해서는, 다수의 자이로 센서를 사용하는 대신에, 하나의 자이로 센서를 이용하는 방안을 고려할 수 있는데, 이 경우에는 하나의 자이로 센서와 연결되는 복수의 OIS 회로들 사이에, 센서 데이터의 공유와 관련된 해결 과제들이 발생될 수 있다.To solve this problem, instead of using a plurality of gyro sensors, a method of using one gyro sensor may be considered. In this case, between a plurality of OIS circuits connected to one gyro sensor, the sensor data Sharing challenges may arise.

(선행기술문헌)(Prior art literature)

(특허문헌 1) KR 10-2009-0128605 (2009.12.16)(Patent Document 1) KR 10-2009-0128605 (2009.12.16)

(특허문헌 2) KR 10-2016-0102980 (2016.08.31)(Patent Document 2) KR 10-2016-0102980 (2016.08.31)

본 발명의 일 실시 예는, 제어코드 및 센서 데이터 등의 데이터를 복수의 OIS 회로들이 공유할 수 있는 OIS 회로, OIS 장치 및 그 동작 방법을 제공한다.An embodiment of the present invention provides an OIS circuit, an OIS device, and an operating method thereof in which a plurality of OIS circuits can share data such as a control code and sensor data.

본 발명의 일 실시 예에 의해, 싱글 센서에 대해 SPI(Serial Peripheral Interface bus) 마스터로 동작하여 상기 싱글 센서로부터 센서 데이터를 읽어와서 저장하고, SPI 슬레이브로 동작하는 동안에, 제1 SPI 슬레이브 동작모드에 선행하는 제2 SPI 슬레이브 동작모드에서는 제어 코드를 제공하고, 상기 제1 SPI 슬레이브 동작모드에서는 상기 센서 데이터를 제공하는 제1 OIS 회로; 및 상기 제1 OIS 회로에 대해 SPI 마스터로 동작하여, 제1 SPI 마스터 동작모드에서는 상기 제1 OIS 회로로부터 상기 제어코드를 읽어와서 저장하고, 상기 제1 SPI 마스터 동작모드에 후행되는 제2 SPI 마스터 동작모드에서는 상기 센서 데이터를 읽어와서 저장하는 제2 OIS 회로; 를 포함하는 OIS 회로가 제안된다.According to an embodiment of the present invention, it operates as a SPI (Serial Peripheral Interface bus) master for a single sensor, reads and stores sensor data from the single sensor, and while operating as an SPI slave, in the first SPI slave operation mode a first OIS circuit that provides a control code in a preceding second SPI slave operation mode and provides the sensor data in the first SPI slave operation mode; and a second SPI master that operates as an SPI master for the first OIS circuit, reads and stores the control code from the first OIS circuit in a first SPI master operation mode, and follows the first SPI master operation mode a second OIS circuit for reading and storing the sensor data in the operation mode; An OIS circuit including

또한, 본 발명의 다른 일 실시 예에 의해, SPI(Serial Peripheral Interface bus) 슬레이브로 동작하여 센서 데이터를 전송하는 싱글 센서; 상기 싱글 센서에 대해 SPI 마스터 동작하여 상기 싱글 센서로부터 센서 데이터를 읽어와서 저장하고, SPI 슬레이브로 동작하는 동안에, 제1 SPI 슬레이브 동작모드에 선행되는 제2 SPI 슬레이브 동작 모드에서는 제어 코드를 제공하고, 상기 제1 SPI 슬레이브 동작모드에서는 상기 센서 데이터를 제공하는 제1 OIS 회로; 및 상기 제1 OIS 회로에 대해 SPI 마스터로 동작하여, 제1 SPI 마스터 동작모드에서는 상기 제1 OIS 회로로부터 상기 제어코드를 읽어와서 저장하고, 상기 제1 SPI 마스터 동작모드에 후행되는 제2 SPI 마스터 동작모드에서는 상기 센서 데이터를 읽어와서 저장하는 제2 OIS 회로; 를 포함하는 OIS 장치가 제안된다.In addition, according to another embodiment of the present invention, a single sensor that operates as a SPI (Serial Peripheral Interface bus) slave and transmits sensor data; The SPI master operates for the single sensor, reads and stores sensor data from the single sensor, and provides a control code in the second SPI slave operation mode preceding the first SPI slave operation mode while operating as an SPI slave, a first OIS circuit for providing the sensor data in the first SPI slave operation mode; and a second SPI master that operates as an SPI master for the first OIS circuit, reads and stores the control code from the first OIS circuit in a first SPI master operation mode, and follows the first SPI master operation mode a second OIS circuit for reading and storing the sensor data in the operation mode; An OIS device comprising

또한, 본 발명의 또 다른 일 실시 예에 의해, 싱글 센서, 제1 OIS 회로, 및 제2 OIS 회로를 포함하는 OIS 장치의 동작 방법에 있어서, 상기 제2 OIS 회로가, 상기 제1 OIS 회로와의 통신 모드를 자동 인식하여 통신모드를 결정하는 단계; 상기 제2 OIS 회로가, 상기 결정된 통신모드를 수행하는 동안에, 상기 제1 OIS 회로에 대해 SPI 마스터로 동작하여, 제어코드를 저정하고 있는 메모리의 타입에 기초해 프레임 구조를 결정하는 단계; 제1 SPI 마스터 동작모드에서 상기 프레임 구조를 이용하여 상기 메모리에 저장되어 있는 제어 코드를 읽어오는 단계; 및 상기 제2 OIS 회로가, 제1 SPI 마스터 동작모드에서 제2 SPI 마스터 동작모드로 변경하고, 상기 제1 OIS 회로로부터 상기 센서 데이터를 읽어오는 단계; 를 포함하는 OIS 장치의 동작 방법이 제안된다.In addition, according to another embodiment of the present invention, in the method of operating an OIS device including a single sensor, a first OIS circuit, and a second OIS circuit, the second OIS circuit includes the first OIS circuit and determining the communication mode by automatically recognizing the communication mode of determining, by the second OIS circuit, a frame structure based on the type of memory storing the control code, by operating as an SPI master for the first OIS circuit while performing the determined communication mode; reading a control code stored in the memory using the frame structure in a first SPI master operation mode; and changing, by the second OIS circuit, the first SPI master operation mode to the second SPI master operation mode, and reading the sensor data from the first OIS circuit. A method of operating an OIS device including

본 발명의 각 실시 예에 의하면, OIS 회로들 사이에서 제어 코드 및 센서 데이터 등의 데이터 공유가 가능하도록 함으로써, 회로의 간소화가 가능하다는 장점이 있다.According to each embodiment of the present invention, there is an advantage in that circuits can be simplified by enabling data sharing such as control codes and sensor data among OIS circuits.

또한, 데이터 공유를 위한 OIS 회로들간의 통신 모드(3wire, 4wire)를 자동 확인하여 결정하도록 함으로써, 동작상 효율성을 개선할 수 있다는 장점이 있다.In addition, there is an advantage that operational efficiency can be improved by automatically checking and determining the communication mode (3wire, 4wire) between OIS circuits for data sharing.

게다가, 데이터 공유를 통해 칩 사이즈 또한 줄일 수 있어 카메라 모듈의 차지 공간을 줄일 수 있는 장점도 있다.In addition, the chip size can also be reduced through data sharing, which has the advantage of reducing the space occupied by the camera module.

뿐만 아니라, 제어코드를 저장하는 메인 OIS 회로(제1 OIS 회로)의 내부 메모리 또는 외부 메모리에도 대응할 수 있다는 장점이 있다.In addition, there is an advantage that it can respond to an internal memory or an external memory of the main OIS circuit (first OIS circuit) for storing the control code.

도 1은 본 발명의 일 실시 예에 따른 OIS 장치의 구성 블럭도이다.
도 2는 본 발명의 일 실시 예에 따른 OIS 회로의 구성 블럭도이다.
도 3은 도 1의 싱글센서, 제1 OIS 회로, 및 제2 OIS 회로 간의 인터페이스에 대한 일 예시도이다.
도 4는 도 1의 싱글센서, 제1 OIS 회로, 및 제2 OIS 회로 간의 인터페이스에 대한 다른 일 예시도이다.
도 5는 도 1의 싱글센서, 제1 OIS 회로, 및 제2 OIS 회로 간의 인터페이스에 대한 또 다른 일 예시도이다.
도 6은 제1 OIS 회로와 제2 OIS 회로간의 통신 모드 예시도이다.
도 7은 제1 OIS 회로와 제2 OIS 회로간의 통신 모드의 주기적인 확인과정 설명도이다.
도 8은 제어코드 읽기용 프레임 구조 예시도이다.
도 9는 내부 메모리의 읽기용 프레임 구조 예시도이다.
도 10은 외부 메모리의 읽기용 프레임 구조 예시도이다.
도 11은 본 발명의 일 실시 예에 따른 OIS 장치의 동작방법을 보이는 순서도이다.1 is a block diagram of an OIS device according to an embodiment of the present invention.
2 is a block diagram of an OIS circuit according to an embodiment of the present invention.
FIG. 3 is an exemplary diagram of an interface between the single sensor, the first OIS circuit, and the second OIS circuit of FIG. 1 .
FIG. 4 is another exemplary diagram of an interface between the single sensor, the first OIS circuit, and the second OIS circuit of FIG. 1 .
FIG. 5 is another exemplary diagram of an interface between the single sensor, the first OIS circuit, and the second OIS circuit of FIG. 1 .
6 is an exemplary diagram of a communication mode between a first OIS circuit and a second OIS circuit.
7 is an explanatory diagram of a periodic confirmation process of a communication mode between a first OIS circuit and a second OIS circuit.
8 is an exemplary diagram of a frame structure for reading a control code.
9 is an exemplary diagram of a frame structure for reading of an internal memory.
10 is an exemplary diagram of a frame structure for reading from an external memory.
11 is a flowchart illustrating a method of operating an OIS device according to an embodiment of the present invention.

이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.Hereinafter, it should be understood that the present invention is not limited to the described embodiments, and various changes may be made without departing from the spirit and scope of the present invention.

또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 여러 가지 새로운 실시 예가 이루어질 수 있다.In addition, in each embodiment of the present invention, the structure, shape, and numerical value described as an example are only examples for helping the understanding of the technical matters of the present invention, and thus the spirit and scope of the present invention are not limited thereto. It should be understood that various changes may be made without departing from it. The embodiments of the present invention may be combined with each other to form various new embodiments.

그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.In addition, in the drawings referenced in the present invention, components having substantially the same configuration and function will be denoted by the same reference numerals in light of the overall content of the present invention.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to enable those of ordinary skill in the art to easily practice the present invention.

도 1은 본 발명의 일 실시 예에 따른 OIS 장치의 구성 블럭도이다.1 is a block diagram of an OIS device according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 OIS 장치는, 싱글 센서(50), 제1 OIS 회로(100), 및 제2 OIS 회로(200)를 포함할 수 있다.Referring to FIG. 1 , an OIS device according to an embodiment of the present invention may include a single sensor 50 , a first OIS circuit 100 , and a second OIS circuit 200 .

상기 싱글 센서(50)는, SPI 슬레이브(51)를 포함하여, 상기 제1 OIS 회로(1OO)에 대해 SPI 슬레이브로 동작하여, SPI 마스터로 동작할 수 있는 상기 제1 OIS 회로(1OO)의 요청에 응답하여 상기 제1 OIS 회로(1OO)에 센서 데이터(SD)를 전송할 수 있다.The single sensor 50, including the SPI slave 51, operates as an SPI slave for the first OIS circuit 100, and the first OIS circuit 100 capable of operating as an SPI master request In response, the sensor data SD may be transmitted to the first OIS circuit 100 .

상기 제1 OIS 회로(100)는, 상기 싱글 센서(50)에 대해 SPI 마스터로 동작하여 상기 싱글 센서(50)로부터 센서 데이터(SD)를 읽어와서 저장하고, 상기 제2 OIS 회로(200)에 대해 SPI 슬레이브로 동작하여 상기 센서 데이터(SD) 및 제어 코드(SC)를 상기 제2 OIS 회로(200)에 전송할 수 있다. 일 예로, 상기 제어코드는 구동용 펌웨어(Firmware) 코드에 해당될 수 잇다.The first OIS circuit 100 operates as an SPI master for the single sensor 50 to read and store sensor data SD from the single sensor 50, and to the second OIS circuit 200 It may operate as an SPI slave to transmit the sensor data SD and control code SC to the second OIS circuit 200 . For example, the control code may correspond to a driving firmware code.

상기 제2 OIS 회로(200)는, 상기 제1 OIS 회로(100)에 대해 SPI 마스터로 동작하여, 상기 제1 OIS 회로(100)로부터 상기 제어코드(SC)를 읽어와서 저장하고, 상기 센서 데이터(SD)를 읽어와서 저장할 수 있다.The second OIS circuit 200 operates as an SPI master for the first OIS circuit 100 , reads and stores the control code SC from the first OIS circuit 100 , and stores the sensor data (SD) can be read and saved.

일 예로, 상기 제어코드(SC)는, 제1 OIS 회로(100)의 내부 메모리 또는 외부 메모리 등의 메모리 타입에 따라 프레임 구조를 결정할 수 있고, 해당 메모리에 적합한 프레임 구조를 이용하여 상기 제어코드를 읽어올 수 있으며, 이에 대해서는 후술한다.For example, the control code SC may determine a frame structure according to a memory type such as an internal memory or an external memory of the first OIS circuit 100, and use a frame structure suitable for the corresponding memory to execute the control code. can be read, which will be described later.

도 2는 본 발명의 일 실시 예에 따른 OIS 회로의 구성 블럭도이다.2 is a block diagram of an OIS circuit according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시 예에 따른 OIS 회로는, 제1 OIS 회로(100), 및 제2 OIS 회로(200)를 포함할 수 있다.Referring to FIG. 2 , an OIS circuit according to an embodiment of the present invention may include a first OIS circuit 100 and a second OIS circuit 200 .

상기 제1 OIS 회로(100)는, 싱글 센서(50)에 대해 SPI 마스터로 동작하여 싱글 센서(50)로부터 센서 데이터(SD)를 읽어와서 저장하고, 상기 제2 OIS 회로(200)에 대해 SPI 슬레이브로 동작하는 동안에, 제1 SPI 슬레이브 동작모드에 선행하는 제2 SPI 슬레이브 동작모드에서는 제어 코드를 제공하고, 상기 제1 SPI 슬레이브 동작모드에서는 상기 센서 데이터를 제공할 수 있다.The first OIS circuit 100 operates as an SPI master for the single sensor 50 to read and store sensor data SD from the single sensor 50 , and SPI for the second OIS circuit 200 . During operation as a slave, a control code may be provided in a second SPI slave operation mode preceding the first SPI slave operation mode, and the sensor data may be provided in the first SPI slave operation mode.

상기 제2 OIS 회로(200)는, 상기 제1 OIS 회로(100)에 대해 SPI 마스터로 동작하여, 제1 SPI 마스터 동작모드에서는 상기 제1 OIS 회로(100)로부터 상기 제어코드(SC)를 읽어와서 저장하고, 상기 제1 SPI 마스터 동작모드에 후행되는 제2 SPI 마스터 동작모드에서는 상 상기 센서 데이터(SD)를 읽어와서 저장할 수 있다.The second OIS circuit 200 operates as an SPI master for the first OIS circuit 100 and reads the control code SC from the first OIS circuit 100 in the first SPI master operation mode. The sensor data SD may be read and stored in the second SPI master operation mode following the first SPI master operation mode.

도 1 및 도 2를 참조하면, 상기 제1 OIS 회로(100)는, 제1 SPI 마스터(110), 제1 메모리(101), 제1 SP1 슬레이브(120), 제2 메모리(102), 및 제2 SPI 슬레이브(130)를 포함할 수 있다.1 and 2 , the first OIS circuit 100 includes a first SPI master 110 , a first memory 101 , a first SP1 slave 120 , a second memory 102 , and A second SPI slave 130 may be included.

상기 제1 SPI 마스터(110)는, 싱글 센서(50)에 대해 SPI 마스터로 동작하여 싱글 센서(50)로부터 상기 센서 테이타(SD)를 읽어올 수 있다.The first SPI master 110 may read the sensor data SD from the single sensor 50 by operating as an SPI master for the single sensor 50 .

상기 제1 메모리(101)는, 상기 제1 SPI 마스터(110)에 의해 읽혀진 센서 테이타(SD)를 저장할 수 있다.The first memory 101 may store the sensor data SD read by the first SPI master 110 .

상기 제2 메모리(102)는, 상기 제어 코드(SC)를 저장할 수 있다. 예를 들어, 제2 메모리(102)는 헤더정보(Head Information or control value)를 포함할 수 있고, 상기 헤더 정보는 메모리 타입을 식별할 수 있는 특정 ID를 포함할 수 있다.The second memory 102 may store the control code SC. For example, the second memory 102 may include header information (or control value), and the header information may include a specific ID for identifying a memory type.

상기 제1 SP1 슬레이브(120)는, 상기 제2 OIS 회로(200)에 대해 SPI 슬레이브로 동작하여, 상기 제2 SPI 슬레이브 동작모드에서 상기 제2 OIS 회로(200)의 요청에 따라 상기 센서 데이터(SD)를 상기 제2 OIS 회로(200)에 전송할 수 있다.The first SP1 slave 120 operates as an SPI slave for the second OIS circuit 200, and in response to the request of the second OIS circuit 200 in the second SPI slave operation mode, the sensor data ( SD) may be transmitted to the second OIS circuit 200 .

그리고, 상기 제2 SPI 슬레이브(130)는, 상기 제1 SPI 슬레이브 동작모드에서 상기 제2 OIS 회로(200)의 요청에 따라 상기 제어 코드(SC)를 전송할 수 있다.In addition, the second SPI slave 130 may transmit the control code SC according to the request of the second OIS circuit 200 in the first SPI slave operation mode.

상기 제2 OIS 회로(200)는, 제2 SPI 마스터(210), 및 제3 메모리(201)를 포함할 수 있다.The second OIS circuit 200 may include a second SPI master 210 and a third memory 201 .

상기 제2 SPI 마스터(210)는, 상기 제1 OIS 회로(100)의 상기 제1 SP1 슬레이브(120) 및 상기 제2 SPI 슬레이브(130)에 대해 SPI 마스터로 동작하여, 제1 SPI 마스터 동작모드에서는 상기 제2 SP1 슬레이브(130)를 선택해서 상기 제어 코드(SC)를 읽어오고, 제2 SPI 마스터 동작모드에서는 상기 제1 SP1 슬레이브(120)를 선택해서 상기 센서 데이터(SD)를 읽어올 수 있다.The second SPI master 210 operates as an SPI master for the first SP1 slave 120 and the second SPI slave 130 of the first OIS circuit 100, and operates in a first SPI master operation mode. selects the second SP1 slave 130 to read the control code SC, and in the second SPI master operation mode, selects the first SP1 slave 120 to read the sensor data SD have.

상기 제3 메모리(201)는, 상기 제2 SPI 마스터(210)에 의해 읽혀진 상기 제어 코드(SC) 및 상기 센서 데이터(SD)를 저장할 수 잇다.The third memory 201 may store the control code SC and the sensor data SD read by the second SPI master 210 .

본 발명의 각 도면에 대해, 동일한 부호 및 동일한 기능의 구성요소에 대해서는 가능한 불필요한 중복 설명은 생략될 수 있고, 각 도면에 대해 가능한 차이점에 대한 사항이 설명될 수 있다.For each drawing of the present invention, unnecessary redundant descriptions of components having the same reference numerals and the same functions may be omitted, and possible differences may be described for each drawing.

도 3은 도 1의 싱글센서, 제1 OIS 회로, 및 제2 OIS 회로 간의 인터페이스에 대한 일 예시도이다.FIG. 3 is an exemplary diagram of an interface between the single sensor, the first OIS circuit, and the second OIS circuit of FIG. 1 .

도 3을 참조하면, 상기 제2 메모리(102)는, 상기 제어 코드(SC)를 저장하는 메모리로서, 상기 제1 OIS 회로(100)의 내부 메모리가 될 수 있다.Referring to FIG. 3 , the second memory 102 is a memory for storing the control code SC, and may be an internal memory of the first OIS circuit 100 .

상기 제2 SPI 슬레이브(130)는, 상기 제2 OIS 회로(200)의 요청에 따라 상기 제2 메모리(102)에 저장된 제어 코드(SC)를 상기 제2 OIS 회로(200)에 전송할 수 있다.The second SPI slave 130 may transmit the control code SC stored in the second memory 102 to the second OIS circuit 200 according to the request of the second OIS circuit 200 .

도 3에서, 싱글 센서(50)의 SPI 슬레이브(51)와, 제1 OIS 회로(100)의 제1 SPI 마스터(110)는, SPI SCK, SPI CS, SPI MOSI, 및 SPI MISO를 통해 접속된다. 또한, 제1 OIS 회로(100)의 제1 SPI 슬레이브(120)와, 제2 OIS 회로(200)의 제2 SPI 마스터(210)는, SPI SCK, SPI CS, SPI MOSI, 및 SPI MISO를 통해 접속된다. 그리고, 제1 OIS 회로(100)의 제2 SPI 슬레이브(130)와, 제2 OIS 회로(200)의 제2 SPI 마스터(210)는, SPI SCK, SPI MOSI, SPI MISO, 및 SPI CS2를 통해 접속된다.In FIG. 3 , the SPI slave 51 of the single sensor 50 and the first SPI master 110 of the first OIS circuit 100 are connected via SPI SCK, SPI CS, SPI MOSI, and SPI MISO. . In addition, the first SPI slave 120 of the first OIS circuit 100 and the second SPI master 210 of the second OIS circuit 200 are SPI SCK, SPI CS, SPI MOSI, and SPI MISO through connected And, the second SPI slave 130 of the first OIS circuit 100 and the second SPI master 210 of the second OIS circuit 200 are SPI SCK, SPI MOSI, SPI MISO, and SPI CS2 through connected

도 4는 도 1의 싱글센서, 제1 OIS 회로, 및 제2 OIS 회로 간의 인터페이스에 대한 다른 일 예시도이다.FIG. 4 is another exemplary diagram of an interface between the single sensor, the first OIS circuit, and the second OIS circuit of FIG. 1 .

도 4를 참조하면, 상기 제1 OIS 회로(100)는, 제1 SPI 마스터(110), 제1 메모리(101), 및 제1 SP1 슬레이브(120)를 포함할 수 있다.Referring to FIG. 4 , the first OIS circuit 100 may include a first SPI master 110 , a first memory 101 , and a first SP1 slave 120 .

상기 제1 SPI 마스터(110)는, 싱글 센서(50)에서 상기 센서 테이타(SD)를 읽어올 수 있다.The first SPI master 110 may read the sensor data SD from the single sensor 50 .

상기 제1 메모리(101)는, 상기 센서 테이타(SD)를 저장할 수 있다.The first memory 101 may store the sensor data SD.

상기 제1 SP1 슬레이브(120)는, 상기 제2 OIS 회로(200)의 요청에 따라 상기 센서 데이터(SD)를 전송할 수 있다.The first SP1 slave 120 may transmit the sensor data SD according to the request of the second OIS circuit 200 .

또한, 상기 OIS 장치는, 외부 메모리 장치(400)를 더 포함할 수 있다. 상기 외부 메모리 장치(400)는, 상기 제2 OIS 회로(200)의 요청에 따라 상기 제어 코드(SC)를 전송할 수 있다.In addition, the OIS device may further include an external memory device 400 . The external memory device 400 may transmit the control code SC according to the request of the second OIS circuit 200 .

일 예로, 상기 외부 메모리 장치(400)는, 제4 메모리(401) 및 제3 SPI 슬레이브(410)를 포함할 수 있다.For example, the external memory device 400 may include a fourth memory 401 and a third SPI slave 410 .

상기 제4 메모리(401)는, 상기 제어 코드(SC)를 저장할 수 있다.The fourth memory 401 may store the control code SC.

상기 제3 SPI 슬레이브(410)는, 상기 제2 OIS 회로(200)의 요청에 따라 상기 제어 코드(SC)를 전송할 수 있다.The third SPI slave 410 may transmit the control code SC according to the request of the second OIS circuit 200 .

도 4에서, 싱글 센서(50)의 SPI 슬레이브(51)와, 제1 OIS 회로(100)의 제1 SPI 마스터(110)는, SPI SCK, SPI CS, SPI MOSI, 및 SPI MISO를 통해 접속된다. 또한, 제1 OIS 회로(100)의 제1 SPI 슬레이브(120)와, 제2 OIS 회로(200)의 제2 SPI 마스터(210)는, SPI SCK, SPI CS, SPI MOSI, 및 SPI MISO를 통해 접속된다. 그리고, 외부 메모리 장치(400)의 제3 SPI 슬레이브(410)와, 제2 OIS 회로(200)의 제2 SPI 마스터(210)는, SPI SCK, SPI MOSI, SPI MISO, 및 SPI CS2를 통해 접속된다.In FIG. 4 , the SPI slave 51 of the single sensor 50 and the first SPI master 110 of the first OIS circuit 100 are connected via SPI SCK, SPI CS, SPI MOSI, and SPI MISO. . In addition, the first SPI slave 120 of the first OIS circuit 100 and the second SPI master 210 of the second OIS circuit 200 are SPI SCK, SPI CS, SPI MOSI, and SPI MISO through connected And, the third SPI slave 410 of the external memory device 400 and the second SPI master 210 of the second OIS circuit 200 are connected through SPI SCK, SPI MOSI, SPI MISO, and SPI CS2. do.

도 5는 도 1의 싱글센서, 제1 OIS 회로, 및 제2 OIS 회로 간의 인터페이스에 대한 또 다른 일 예시도이다.FIG. 5 is another exemplary diagram of an interface between the single sensor, the first OIS circuit, and the second OIS circuit of FIG. 1 .

도 5를 참조하면, 상기 OIS 장치(10)는, 핀 멀티플렉서(PIN Multiplexer)(500)를 더 포함할 수 있다.Referring to FIG. 5 , the OIS device 10 may further include a PIN multiplexer 500 .

상기 핀 멀티플렉서(PIN Multiplexer)(500)는, 상기 제2 OIS 회로(200)의 동작모드 변경에 동기되어, 상기 제1 SP1 슬레이브(120) 및 상기 제2 SP1 슬레이브(130)중 하나를 선택할 수 있다. 일 예로, 제2 OIS 회로(200)가 제어코드를 읽어오는 동작모드에서 센서 데이터를 읽어오는 동작모드로 변경하면서, 상기 제1 OIS 회로(100)에 특정 코드값을 보내면, 상기 제1 OIS 회로(100)는 상기 특정 코드값에 따라 상기 핀 멀티플렉서(500)를 통해서 제어코드(SC)를 읽어오는 제2 SP1 슬레이브(130)에서 센서 데이터를 읽어오는 제1 SP1 슬레이브(120)로 변경할 수 있다.The PIN Multiplexer 500 is synchronized with the operation mode change of the second OIS circuit 200, and can select one of the first SP1 slave 120 and the second SP1 slave 130. have. For example, when the second OIS circuit 200 sends a specific code value to the first OIS circuit 100 while changing from an operation mode for reading control codes to an operation mode for reading sensor data, the first OIS circuit (100) can be changed from the second SP1 slave 130 that reads the control code SC through the pin multiplexer 500 to the first SP1 slave 120 that reads sensor data according to the specific code value. .

도 5에서, 싱글 센서(50)의 SPI 슬레이브(51)와, 제1 OIS 회로(100)의 제1 SPI 마스터(110)는, SPI SCK, SPI CS, SPI MOSI, 및 SPI MISO를 통해 접속된다.In FIG. 5 , the SPI slave 51 of the single sensor 50 and the first SPI master 110 of the first OIS circuit 100 are connected via SPI SCK, SPI CS, SPI MOSI, and SPI MISO. .

또한, 핀 멀티플렉서(PIN Multiplexer)(500)와, 제2 OIS 회로(200)의 제2 SPI 마스터(210)는, SPI SCK, SPI CS, SPI MOSI, 및 SPI MISO를 통해 접속된다. 상기 핀 멀티플렉서(PIN Multiplexer)(500)와, 제1 OIS 회로(100)의 제1 SPI 슬레이브(120)는 SPI SCK, SPI CS, SPI MOSI, 및 SPI MISO를 통해 접속된다. 그리고, 핀 멀티플렉서(PIN Multiplexer)(500)와 제1 OIS 회로(100)의 제2 SPI 슬레이브(130)는 SPI SCK, SPI MOSI, SPI MISO, 및 SPI CS2를 통해 접속된다.In addition, the pin multiplexer (PIN Multiplexer) 500 and the second SPI master 210 of the second OIS circuit 200 are connected through SPI SCK, SPI CS, SPI MOSI, and SPI MISO. The pin multiplexer 500 and the first SPI slave 120 of the first OIS circuit 100 are connected through SPI SCK, SPI CS, SPI MOSI, and SPI MISO. In addition, the pin multiplexer 500 and the second SPI slave 130 of the first OIS circuit 100 are connected through SPI SCK, SPI MOSI, SPI MISO, and SPI CS2.

상기 제1 OIS 회로(100)와 제2 OIS 회로(200)는 4선식(4wire) 통신모드 또는 3선식 (3wire) 통신모드로 접속될 수 있는데, 4선식(4wire) 통신모드에 대해서는 도 6을 참조하여 설명한다.The first OIS circuit 100 and the second OIS circuit 200 may be connected in a 4-wire communication mode or a 3-wire communication mode. For the 4-wire communication mode, see FIG. 6 . It will be described with reference.

도 6은 제1 OIS 회로와 제2 OIS 회로간의 통신 모드 예시도이다.6 is an exemplary diagram of a communication mode between a first OIS circuit and a second OIS circuit.

도 6을 참조하면, 제1 OIS 회로(100)의 제1 SPI 슬레이브(120)와, 제2 OIS 회로(200)의 제2 SPI 마스터(210)는, 일반적으로 알려져 있는 바와 같이, SPI SCK(SPI Clock Signal), SPI CS(Chip Select Signal), SPI MOSI(Mater Out Slave In), 및 SPI MISO(Master In Slave Out)를 통해, 4선식(4wire) 통신모드로 접속될 수 있다.Referring to FIG. 6 , the first SPI slave 120 of the first OIS circuit 100 and the second SPI master 210 of the second OIS circuit 200 are, as is generally known, the SPI SCK ( Through SPI Clock Signal), SPI CS (Chip Select Signal), SPI MOSI (Mater Out Slave In), and SPI MISO (Master In Slave Out), it can be connected in a 4-wire communication mode.

또는, 제1 OIS 회로(100)의 제1 SPI 슬레이브(120)와, 제2 OIS 회로(200)의 제2 SPI 마스터(210)는, 일반적으로 알려져 있는 바와 같이, SPI SCK, SPI CS, 및 SPI MIMO(Master In Master Out)를 통해, 3선식(3wire) 통신모드로 접속될 수 있다.Alternatively, the first SPI slave 120 of the first OIS circuit 100 and the second SPI master 210 of the second OIS circuit 200 are, as is generally known, SPI SCK, SPI CS, and Through SPI MIMO (Master In Master Out), it can be connected in 3-wire communication mode.

도 7은 제1 OIS 회로와 제2 OIS 회로간의 통신 모드의 주기적인 확인과정 설명도이다. 7 is an explanatory diagram of a periodic confirmation process of a communication mode between a first OIS circuit and a second OIS circuit.

일 예로, 도 7에 도시한 바와 같이, 4선식(4wire) 및 3선식(3wire)의 반복적인 신호 송신 및 응답에 기초하여, 즉 4선식(4wire)에서 신호를 송신하고 이에 대해 응답이 있으면 4선식 통신 모드로 확인할 수 있고, 만약 응답이 없으면 3선식(3wire)에서 신호를 송신하고 이에 대해 응답이 있으면 3선식 통신 모드로 확인할 수 있다. For example, as shown in Fig. 7, based on the repeated signal transmission and response of 4-wire and 3-wire, that is, when a signal is transmitted in 4-wire and there is a response, 4 It can be checked in wire communication mode, and if there is no response, it transmits a signal in 3 wire and if there is a response, it can be checked in 3-wire communication mode.

이러한 과정에서, 만약, 응답이 없으면 다시 상기 과정을 반복적으로 응답이 있을 때까지 수행한다.In this process, if there is no response, the above process is repeatedly performed until there is a response.

상기 과정을 통해서, 상기 제2 OIS 회로(200)는, 상기 제1 OIS 회로(100)와의 통신을 수행하기 이전에, 전술한 바와 같은 상기 제1 OIS 회로와의 통신모드를 확인하는 과정을 수행하여, 상기 제1 OIS 회로(100)와의 통신 결선(4wire or 3wire)을 자동 확인하여 통신모드를 결정할 수 있다.Through the above process, the second OIS circuit 200 performs a process of confirming the communication mode with the first OIS circuit as described above before performing communication with the first OIS circuit 100 . Accordingly, the communication mode can be determined by automatically checking the communication connection (4wire or 3wire) with the first OIS circuit 100 .

예를 들어, 상기 제2 OIS 회로(200)는 상기 제1 OIS 회로(100)의 내부 메모리(제2 메모리(102)) or 외부 메모리로부터 헤더 정보(Header Information)을 가져올 수 있다. 이때 헤더정보(Header Information)에는 특정 ID를 가지고 있다. 예를 들어 헥사값(Hex value)로 550F을 가진다고 했을 때 상기 제2 OIS 회로(200)는 통신모드를 계속해서 변경해 가면서 해당 값이 들어올 때까지 실행한다. For example, the second OIS circuit 200 may obtain header information from an internal memory (the second memory 102 ) or an external memory of the first OIS circuit 100 . At this time, the header information has a specific ID. For example, assuming that it has 550F as a hexa value, the second OIS circuit 200 continues to change the communication mode until the corresponding value is entered.

만약 해당 값이 3wire or 4wire 통신 모드에서 읽혀지면 그 때의 통신모드를 SPI 통신모드로 고정하고 헤더 정보(Header Information)을 모두 읽어 온다. 해당 정보를 모두 읽어 오고 나면 상기 제2 OIS 회로(200)는, 제1 OIS 회로(100)에 대해 SPI 마스터로 동작하는 동안에, 먼저 제1 SPI 마스터 동작모드에서는, 상기 제2 OIS 회로(200)를 구동 시킬 수 있는 제어코드(SC)를 상기 제1 OIS 회로(100)의 제2 메모리(102) or 외부 메모리(도 4의 제4 메모리(401))로부터 읽어 들인 후 이를 SRAM에 저장할 수 있다.If the corresponding value is read in 3wire or 4wire communication mode, the communication mode at that time is fixed to SPI communication mode and all header information is read. After reading all the corresponding information, the second OIS circuit 200 operates as the SPI master for the first OIS circuit 100. First, in the first SPI master operation mode, the second OIS circuit 200 After reading the control code SC that can drive .

이와 같이, 읽은 후 상기 제2 OIS 회로(200)는 제1 SPI 마스터 동작모드에서 센서 데이터를 읽어 오기 위한 제2 SPI 마스터 동작모드로 변경하고, 또한 상기 제1 OIS 회로(100)는 센서 데이터를 공유하기 위한 제2 SPI 슬레이브를 선택하여 데이터를 공유 한다. In this way, after reading, the second OIS circuit 200 changes from the first SPI master operation mode to the second SPI master operation mode for reading sensor data, and the first OIS circuit 100 receives the sensor data Select a second SPI slave to share and share data.

도 8은 제어코드 읽기용 프레임 구조 예시도이다.8 is an exemplary diagram of a frame structure for reading a control code.

도 8을 참조하면, 제어코드 읽기용 프레임 구조는, 커멘트 영역(CA), 주소 영역(AA), 데이터 영역(DA)을 포함할 수 있다. 일 예로, 커멘트 영역(CA)은 제어코드를 의미하고, 주소 영역(AA)은 주소 위치를 의미하고, 데이터 영역(DA)은 제어값(control value)을 의미한다.Referring to FIG. 8 , the frame structure for reading the control code may include a comment area (CA), an address area (AA), and a data area (DA). For example, the comment area CA means a control code, the address area AA means an address location, and the data area DA means a control value.

도 9는 내부 메모리의 읽기용 프레임 구조 예시도이고, 도 10은 외부 메모리의 읽기용 프레임 구조 예시도이다.9 is an exemplary diagram of a frame structure for reading in an internal memory, and FIG. 10 is an exemplary diagram of a frame structure for reading in an external memory.

상기 제2 OIS 회로(200)는, 상기 제어코드(SC)에 저장된 헤더정보에 기초해 읽어올 대상 메모리의 타입을 인식하고, 상기 인식된 메모리의 타입에 적합한 프레임 구조를 결정할 수 있다.The second OIS circuit 200 may recognize the type of the target memory to be read based on the header information stored in the control code SC, and determine a frame structure suitable for the recognized type of memory.

예를 들어, 내부 메모리의 읽기용 프레임 구조는 도 9에 도시되어 있고, 외부 메모리의 읽기용 프레임 구조는 도 10에 도시되어 있다.For example, the read frame structure of the internal memory is shown in FIG. 9 , and the read frame structure of the external memory is shown in FIG. 10 .

도 9를 참조하면, 내부 메모리의 읽기용 프레임 구조는, 커멘트 영역(CA), 주소 영역(AA), 데이터 영역(DA)를 포함할 수 있다.Referring to FIG. 9 , the frame structure for reading of the internal memory may include a comment area CA, an address area AA, and a data area DA.

도 10을 참조하면, 외부 메모리의 읽기용 프레임 구조는, 커멘트 영역(CA), 주소 영역(AA), 아이들 영역(IA), 및 데이터 영역(DA)를 포함할 수 있다.Referring to FIG. 10 , the read frame structure of the external memory may include a comment area CA, an address area AA, an idle area IA, and a data area DA.

여기서, 아이들 영역(IA)은 메모리로부터 데이터를 가져오는데 필요한 시간이다.Here, the idle area IA is the time required to retrieve data from the memory.

도 11은 본 발명의 일 실시 예에 따른 OIS 장치의 동작방법을 보이는 순서도이다.11 is a flowchart illustrating a method of operating an OIS device according to an embodiment of the present invention.

도 1 내지 도 11을 참조하여 본 발명의 실시 예에 따른 OIS 장치의 동작방법을 설명한다. 이하, 본 발명의 실시 예에 따른 OIS 장치의 동작방법에 대한 설명에 있어서, 도 1 내지 도 10을 참조하여 이루어진 동작 설명이 그대로 적용될 수 있으며, 이에 따라 상기 OIS 장치의 동작방법에 대한 설명에서, 가능한 중복되는 세부 설명은 생략될 수 있다.An operating method of an OIS device according to an embodiment of the present invention will be described with reference to FIGS. 1 to 11 . Hereinafter, in the description of the operation method of the OIS apparatus according to an embodiment of the present invention, the operation description made with reference to FIGS. 1 to 10 may be applied as it is, and accordingly, in the description of the operation method of the OIS apparatus, Possible overlapping detailed descriptions may be omitted.

도 2 및 도 11을 참조하면, OIS 장치의 동작 방법은, 싱글 센서(50), 제1 OIS 회로(100), 및 제2 OIS 회로(200)를 포함하는 OIS 장치에 적용될 수 있다.2 and 11 , the operating method of the OIS device may be applied to an OIS device including a single sensor 50 , a first OIS circuit 100 , and a second OIS circuit 200 .

도 11을 참조하면, 단계(S100)에서, 상기 제2 OIS 회로(200)가, 상기 제1 OIS 회로(100)와의 통신 모드를 자동 인식하여 통신모드를 결정할 수 있다.Referring to FIG. 11 , in step S100 , the second OIS circuit 200 may determine a communication mode by automatically recognizing a communication mode with the first OIS circuit 100 .

일 예로, 단계(S100)에서, 상기 제1 OIS 회로(100)와의 통신을 수행하기 이전에, 상기 제1 OIS 회로(100)와의 통신 결선(4wire or 3wire)을 자동 확인하여 통신모드를 결정할 수 있다.For example, in step S100 , before performing communication with the first OIS circuit 100 , the communication mode can be determined by automatically checking the communication connection (4wire or 3wire) with the first OIS circuit 100 . have.

다음, 단계(S200)에서, 상기 결정된 통신모드를 수행하는 동안에, 상기 제1 OIS 회로(100)에 대해 SPI 마스터로 동작하여, 제어코드(SC)를 저정하고 있는 메모리(도 1의 제2 메모리(102) 또는 도 4의 제4 메모리(401))의 타입에 기초해 프레임 구조를 결정할 수 있다.Next, in step S200, while performing the determined communication mode, it operates as an SPI master for the first OIS circuit 100 and stores the control code SC (the second memory in FIG. 1 ). The frame structure may be determined based on the type of ( 102 ) or the fourth memory 401 of FIG. 4 .

일 예로, 단계(S200)에서, 상기 제2 OIS 회로(200)가, 상기 도 1의 제2 메모리(102) 또는 도 4의 제4 메모리(401)에 저장된 헤더정보에 기초해 읽어올 대상 메모리의 타입을 인식하고, 상기 인식된 해당 메모리(도 1의 제2 메모리(102) 또는 도 4의 제4 메모리(401)))의 타입에 적합한 프레임 구조를 결정할 수 있다.For example, in step S200 , the second OIS circuit 200 , the target memory to be read based on header information stored in the second memory 102 of FIG. 1 or the fourth memory 401 of FIG. 4 . A frame structure suitable for the type of the recognized corresponding memory (the second memory 102 of FIG. 1 or the fourth memory 401 of FIG. 4 ) may be determined.

다음, 단계(S300)에서, 상기 제2 OIS 회로(200)가, 제1 SPI 마스터 동작모드에서 상기 프레임 구조를 이용하여 상기 메모리에 저장되어 있는 제어 코드를 읽어올 수 있다.Next, in step S300 , the second OIS circuit 200 may read the control code stored in the memory using the frame structure in the first SPI master operation mode.

일 예로, 단계(S300)에서, 상기 제2 OIS 회로(200)가, 상기 제1 SPI 마스터 동작모드에서 상기 제1 OIS 회로(100)에 대해 SPI 마스터로 동작하고, 상기 제1 SPI 마스터 동작모드에서는 상기 제1 OIS 회로(100)의 상기 제2 SPI 슬레이브를 선택하여, 상기 제1 OIS 회로(100)를 통해 내부 메모리 또는 외부 메모리로부터 상기 제어 코드(SC)를 읽어와서 저장할 수 있다.For example, in step S300 , the second OIS circuit 200 operates as an SPI master for the first OIS circuit 100 in the first SPI master operation mode, and the first SPI master operation mode may select the second SPI slave of the first OIS circuit 100 , read the control code SC from an internal memory or an external memory through the first OIS circuit 100 , and store it.

예를 들어, 제2 OIS 회로(200)가 제1 OIS 회로(100)로부터 제2 메모리(102)에 저장된 제어코드(SC)를 읽어 온 후 제3 메모리(201)에 저장하고, 제1 OIS 회로(100)에 특정 값을 전달할 수 있다.For example, after the second OIS circuit 200 reads the control code SC stored in the second memory 102 from the first OIS circuit 100 and stores it in the third memory 201 , the first OIS A specific value may be transmitted to the circuit 100 .

이 경우, 제1 OIS 회로(100)에서는 특정 값에 기초해 SPI 슬레이브의 채널을 변경할 수 있다. 즉, 제2 OIS 회로(200)는, 제어코드를 읽어 오는 제1 SPI 마스터 동작모드에서 센서 데이터를 가져오는 제2 SPI 마스터 동작모드로 변경할 수 있다. 이와 같이 동작모드를 변경하여, 제2 OIS 회로(200)는, 제1 OIS 회로(100)의 내부 메모리 또는 외부 메모리로부터 제어코드를 가져 올 수 있을 뿐 만 아니라 센서 데이터까지 공유하여 사용 할 수 있게 된다.In this case, the first OIS circuit 100 may change the channel of the SPI slave based on a specific value. That is, the second OIS circuit 200 may change from the first SPI master operation mode in which the control code is read to the second SPI master operation mode in which the sensor data is retrieved. By changing the operation mode in this way, the second OIS circuit 200 can not only get the control code from the internal memory or the external memory of the first OIS circuit 100, but also share and use the sensor data. do.

그리고, 단계(S400)에서, 상기 제2 OIS 회로(200)가, 제1 SPI 마스터 동작모드에서 제2 SPI 마스터 동작모드로 변경하고, 상기 제1 OIS 회로(100)로부터 상기 센서 데이터(SD)를 읽어올 수 있다.And, in step S400, the second OIS circuit 200 changes from the first SPI master operation mode to the second SPI master operation mode, and the sensor data SD from the first OIS circuit 100 can be read

일 예로, 단계(S400)에서, 상기 제2 OIS 회로(200)가, 상기 제2 SPI 마스터 동작모드에서는 상기 제1 OIS 회로(100)에 포함된 상기 제1 SPI 슬레이브를 선택하여, 상기 제1 SPI 슬레이브를 통해 상기 센서 데이타(SD)를 읽어와서 저장할 수 있다.For example, in step S400 , the second OIS circuit 200 selects the first SPI slave included in the first OIS circuit 100 in the second SPI master operation mode to select the first The sensor data SD may be read and stored through the SPI slave.

이상에서는 본 발명을 실시 예로써 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.In the above, the present invention has been described as an embodiment, but the present invention is not limited to the above embodiment, and without departing from the gist of the present invention as claimed in the claims, those of ordinary skill in the art to which the invention pertains Anyone can make various modifications.

50: 싱글 센서
100: 제1 OIS 회로
200: 제2 OIS 회로
101: 제1 메모리
102: 제2 메모리
110: 제1 SPI 마스터
120: 제1 SP1 슬레이브
130: 제2 SPI 슬레이브50: single sensor
100: first OIS circuit
200: second OIS circuit
101: first memory
102: second memory
110: first SPI master
120: first SP1 slave
130: second SPI slave

Claims (17)

싱글 센서에 대해 SPI(Serial Peripheral Interface bus) 마스터로 동작하여 상기 싱글 센서로부터 센서 데이터를 읽어와서 저장하고, SPI 슬레이브로 동작하는 동안에, 제1 SPI 슬레이브 동작모드에 선행하는 제2 SPI 슬레이브 동작모드에서는 제어 코드를 제공하고, 상기 제1 SPI 슬레이브 동작모드에서는 상기 센서 데이터를 제공하는 제1 OIS 회로; 및
상기 제1 OIS 회로에 대해 SPI 마스터로 동작하여, 제1 SPI 마스터 동작모드에서는 상기 제1 OIS 회로로부터 상기 제어코드를 읽어와서 저장하고, 상기 제1 SPI 마스터 동작모드에 후행되는 제2 SPI 마스터 동작모드에서는 상기 센서 데이터를 읽어와서 저장하는 제2 OIS 회로;
를 포함하는 OIS 회로.
It operates as a SPI (Serial Peripheral Interface bus) master for a single sensor, reads and stores sensor data from the single sensor, and while operating as an SPI slave, in the second SPI slave operation mode preceding the first SPI slave operation mode a first OIS circuit providing a control code and providing the sensor data in the first SPI slave operation mode; and
Operates as an SPI master for the first OIS circuit, reads and stores the control code from the first OIS circuit in a first SPI master operation mode, and operates a second SPI master following the first SPI master operation mode a second OIS circuit for reading and storing the sensor data in the mode;
OIS circuit comprising
 제1항에 있어서, 상기 제1 OIS 회로는,
상기 싱글 센서에서 상기 센서 테이타를 읽어오는 제1 SPI 마스터;
상기 센서 테이타를 저장하는 제1 메모리;
상기 제어 코드를 저장하는 제2 메모리;
상기 제2 SPI 슬레이브 동작모드에서, 상기 제2 OIS 회로의 요청에 따라 상기 센서 데이터를 제공하는 제1 SP1 슬레이브; 및
상기 제1 SPI 슬레이브 동작모드에서 상기 제2 OIS 회로의 요청에 따라 상기 제어 코드를 제공하는 제2 SPI 슬레이브;
를 포함하는 OIS 회로.
According to claim 1, wherein the first OIS circuit,
a first SPI master reading the sensor data from the single sensor;
a first memory for storing the sensor data;
a second memory storing the control code;
a first SP1 slave providing the sensor data according to a request of the second OIS circuit in the second SPI slave operation mode; and
a second SPI slave providing the control code according to a request of the second OIS circuit in the first SPI slave operation mode;
OIS circuit comprising
 제2항에 있어서, 상기 제2 OIS 회로는,
상기 제1 OIS 회로의 상기 제1 SP1 슬레이브 및 상기 제2 SPI 슬레이브에 대해 SPI 마스터로 동작하여, 상기 제1 SPI 마스터 동작모드에서는 상기 제2 SP1 슬레이브를 통해 상기 제어 코드를 읽어오고, 상기 제2 SPI 마스터 동작모드에서는 상기 제1 SP1 슬레이브를 통해 상기 센서 데이터를 읽어오는 제2 SPI 마스터; 및
상기 제2 SPI 마스터에 의해 읽혀진 상기 제어 코드 및 상기 센서 데이터를 저장하는 제3 메모리;
를 포함하는 OIS 회로.
According to claim 2, wherein the second OIS circuit,
It operates as an SPI master for the first SP1 slave and the second SPI slave of the first OIS circuit. In the first SPI master operation mode, the control code is read through the second SP1 slave, and the second a second SPI master reading the sensor data through the first SP1 slave in the SPI master operation mode; and
a third memory for storing the control code and the sensor data read by the second SPI master;
OIS circuit comprising
 제3항에 있어서, 상기 제2 OIS 회로는,
상기 제1 OIS 회로와의 통신을 수행하기 이전에, 상기 제1 OIS 회로와의 통신모드를 확인하는 과정을 수행하여, 상기 제1 OIS 회로와의 통신 모드를 자동 확인하여 통신모드를 결정하는
OIS 회로.
According to claim 3, wherein the second OIS circuit,
Before performing communication with the first OIS circuit, a process of confirming a communication mode with the first OIS circuit is performed to automatically check a communication mode with the first OIS circuit to determine a communication mode
OIS circuit.
 제3항에 있어서, 상기 제2 OIS 회로는,
상기 제1 OIS 회로의 내부 매모리인 제2 메모리 또는 외부 메모리에 저장된 헤더정보에 기초해 읽어올 해당 메모리의 타입을 인식하고, 상기 인식된 메모리의 타입에 적합한 프레임 구조를 결정하는
OIS 회로.
According to claim 3, wherein the second OIS circuit,
Recognizing the type of the memory to be read based on header information stored in the second memory or external memory, which is the internal memory of the first OIS circuit, and determining a frame structure suitable for the recognized type of memory
OIS circuit.
 SPI(Serial Peripheral Interface bus) 슬레이브로 동작하여 센서 데이터를 전송하는 싱글 센서;
상기 싱글 센서에 대해 SPI 마스터 동작하여 상기 싱글 센서로부터 센서 데이터를 읽어와서 저장하고, SPI 슬레이브로 동작하는 동안에, 제1 SPI 슬레이브 동작모드에 선행되는 제2 SPI 슬레이브 동작 모드에서는 제어 코드를 제공하고, 상기 제1 SPI 슬레이브 동작모드에서는 상기 센서 데이터를 제공하는 제1 OIS 회로; 및
상기 제1 OIS 회로에 대해 SPI 마스터로 동작하여, 제1 SPI 마스터 동작모드에서는 상기 제1 OIS 회로로부터 상기 제어코드를 읽어와서 저장하고, 상기 제1 SPI 마스터 동작모드에 후행되는 제2 SPI 마스터 동작모드에서는 상기 센서 데이터를 읽어와서 저장하는 제2 OIS 회로;
를 포함하는 OIS 장치.
A single sensor that operates as a Serial Peripheral Interface bus (SPI) slave and transmits sensor data;
The SPI master operates for the single sensor, reads and stores sensor data from the single sensor, and provides a control code in the second SPI slave operation mode preceding the first SPI slave operation mode while operating as an SPI slave, a first OIS circuit for providing the sensor data in the first SPI slave operation mode; and
Operates as an SPI master for the first OIS circuit, reads and stores the control code from the first OIS circuit in a first SPI master operation mode, and operates a second SPI master following the first SPI master operation mode a second OIS circuit for reading and storing the sensor data in the mode;
OIS device comprising a.
 제6항에 있어서, 상기 제1 OIS 회로는,
상기 싱글 센서에서 상기 센서 테이타를 읽어오는 제1 SPI 마스터;
상기 센서 테이타를 저장하는 제1 메모리;
상기 제어 코드를 저장하는 제2 메모리;
상기 제2 SPI 슬레이브 동작모드에서, 상기 제2 OIS 회로의 요청에 따라 상기 센서 데이터를 제공하는 제1 SP1 슬레이브; 및
상기 제1 SPI 슬레이브 동작모드에서, 상기 제2 OIS 회로의 요청에 따라 상기 제어 코드를 제공하는 제2 SPI 슬레이브;
를 포함하는 OIS 장치.
The method of claim 6, wherein the first OIS circuit,
a first SPI master reading the sensor data from the single sensor;
a first memory for storing the sensor data;
a second memory storing the control code;
a first SP1 slave providing the sensor data according to a request of the second OIS circuit in the second SPI slave operation mode; and
a second SPI slave providing the control code in response to a request of the second OIS circuit in the first SPI slave operation mode;
OIS device comprising a.
 제6에 있어서, 상기 제1 OIS 회로는,
상기 싱글 센서에서 상기 센서 테이타를 읽어오는 제1 SPI 마스터;
상기 센서 테이타를 저장하는 제1 메모리; 및
상기 제1 SPI 슬레이브 동작모드에서, 상기 제2 OIS 회로의 요청에 따라 상기 센서 데이터를 전송하는 제1 SP1 슬레이브; 를 포함하고,
상기 OIS 장치는,
상기 제2 OIS 회로의 요청에 따라 상기 제어 코드를 전송하는 외부 메모리 장치를 더 포함하고,
상기 외부 메모리 장치는,
상기 제어 코드를 저장하는 제3 메모리; 및
상기 제2 SPI 슬레이브 동작모드에서 상기 제2 OIS 회로의 요청에 따라 상기 제어 코드를 전송하는 제3 SPI 슬레이브;
를 포함하는 OIS 장치.
The method of claim 6, wherein the first OIS circuit,
a first SPI master reading the sensor data from the single sensor;
a first memory for storing the sensor data; and
a first SP1 slave configured to transmit the sensor data according to a request of the second OIS circuit in the first SPI slave operation mode; including,
The OIS device,
Further comprising an external memory device for transmitting the control code in response to the request of the second OIS circuit,
The external memory device,
a third memory for storing the control code; and
a third SPI slave configured to transmit the control code according to a request of the second OIS circuit in the second SPI slave operation mode;
OIS device comprising a.
 제8항에 있어서, 상기 제2 OIS 회로는,
상기 제1 OIS 회로의 상기 제1 SP1 슬레이브 및 상기 제2 SPI 슬레이브에 대해 SPI 마스터로 동작하여, 제1 SPI 마스터 동작모드에서는 상기 제2 SP1 슬레이브를 통해 상기 제어 코드를 읽어오고, 제2 SPI 마스터 동작모드에서는 상기 제1 SP1 슬레이브를 통해 상기 센서 데이터를 읽어오는 제2 SPI 마스터; 및
상기 제2 SPI 마스터에 의해 읽혀진 상기 제어 코드 및 상기 센서 데이터를 저장하는 제3 메모리;
를 포함하는 OIS 장치.
The method of claim 8, wherein the second OIS circuit,
It operates as an SPI master for the first SP1 slave and the second SPI slave of the first OIS circuit. In the first SPI master operation mode, the control code is read through the second SP1 slave, and the second SPI master a second SPI master reading the sensor data through the first SP1 slave in the operation mode; and
a third memory for storing the control code and the sensor data read by the second SPI master;
OIS device comprising a.
 제9항에 있어서, 상기 제2 OIS 회로는,
상기 제1 OIS 회로와의 통신을 수행하기 이전에, 상기 제1 OIS 회로와의 통신모드를 확인하는 과정을 수행하여, 상기 제1 OIS 회로와의 통신 모드를 자동 확인하여 통신모드를 결정하는
OIS 장치.
10. The method of claim 9, wherein the second OIS circuit,
Before performing communication with the first OIS circuit, a process of confirming a communication mode with the first OIS circuit is performed to automatically check a communication mode with the first OIS circuit to determine a communication mode
OIS device.
 제9항에 있어서, 상기 제2 OIS 회로는,
상기 제1 OIS 회로의 제2 메모리 또는 상기 외부 메모리 장치의 제3 메모리에 저장된 헤더정보에 기초해 읽어올 해당 메모리의 타입을 인식하고, 상기 인식된 메모리의 타입에 적합한 프레임 구조를 결정하는
OIS 장치.
10. The method of claim 9, wherein the second OIS circuit,
Recognizing the type of the memory to be read based on header information stored in the second memory of the first OIS circuit or the third memory of the external memory device, and determining a frame structure suitable for the recognized type of memory
OIS device.
 제9항에 있어서,
상기 제2 OIS 회로의 칩선택 신호에 응답하여, 상기 제1 SP1 슬레이브 및 상기 제2 SP1 슬레이브중 하나를 선택하는 핀 멀티플렉서;
를 더 포함하는 OIS 장치.
10. The method of claim 9,
a pin multiplexer for selecting one of the first SP1 slave and the second SP1 slave in response to a chip select signal of the second OIS circuit;
OIS device further comprising a.
 싱글 센서, 제1 OIS 회로, 및 제2 OIS 회로를 포함하는 OIS 장치의 동작 방법에 있어서,
상기 제2 OIS 회로가, 상기 제1 OIS 회로와의 통신 모드를 자동 인식하여 통신모드를 결정하는 단계;
상기 제2 OIS 회로가, 상기 결정된 통신모드를 수행하는 동안에, 상기 제1 OIS 회로에 대해 SPI 마스터로 동작하여, 제어코드를 저정하고 있는 메모리의 타입에 기초해 프레임 구조를 결정하는 단계;
제1 SPI 마스터 동작모드에서 상기 프레임 구조를 이용하여 상기 메모리에 저장되어 있는 제어 코드를 읽어오는 단계; 및
상기 제2 OIS 회로가, 제1 SPI 마스터 동작모드에서 제2 SPI 마스터 동작모드로 변경하고, 상기 제1 OIS 회로로부터 상기 센서 데이터를 읽어오는 단계;
를 포함하는 OIS 장치의 동작 방법.
A method of operating an OIS device including a single sensor, a first OIS circuit, and a second OIS circuit, the method comprising:
determining, by the second OIS circuit, a communication mode by automatically recognizing a communication mode with the first OIS circuit;
while the second OIS circuit performs the determined communication mode, operating as an SPI master for the first OIS circuit, and determining a frame structure based on a type of memory storing a control code;
reading a control code stored in the memory using the frame structure in a first SPI master operation mode; and
changing, by the second OIS circuit, the first SPI master operation mode to the second SPI master operation mode, and reading the sensor data from the first OIS circuit;
A method of operating an OIS device comprising a.
 제13항에 있어서, 상기 통신모드를 결정하는 단계는,
상기 제1 OIS 회로와의 통신을 수행하기 이전에, 상기 제1 OIS 회로와의 통신모드를 확인하는 과정을 수행하여, 상기 제1 OIS 회로와의 통신 모드를 자동 확인하여 통신모드를 결정하는
OIS 장치의 동작 방법.
The method of claim 13, wherein determining the communication mode comprises:
Before performing communication with the first OIS circuit, a process of confirming a communication mode with the first OIS circuit is performed to automatically check a communication mode with the first OIS circuit to determine a communication mode
How OIS devices work.
 제14항에 있어서, 상기 제어 코드를 읽어오는 단계는,
상기 제2 OIS 회로가, 상기 제1 SPI 마스터 동작모드에서 상기 제1 OIS 회로에 대해 SPI 마스터로 동작하고, 상기 제1 SPI 마스터 동작모드에서는 상기 제1 OIS 회로의 상기 제2 SPI 슬레이브를 선택하여, 상기 메모리로부터 상기 제어 코드를 읽어와서 저장하는
를 포함하는 OIS 장치의 동작 방법.
The method of claim 14, wherein the reading of the control code comprises:
The second OIS circuit operates as an SPI master for the first OIS circuit in the first SPI master operation mode, and selects the second SPI slave of the first OIS circuit in the first SPI master operation mode , to read and store the control code from the memory
A method of operating an OIS device comprising a.
 제14항에 있어서, 상기 프레임 구조를 결정하는 단계는,
상기 제2 OIS 회로가, 상기 제1 OIS 회로의 메모리에 저장된 헤더정보에 기초해 읽어올 해당 메모리의 타입을 인식하고, 상기 해당 메모리의 타입에 적합한 프레임 구조를 결정하는
OIS 장치의 동작 방법.
The method of claim 14, wherein determining the frame structure comprises:
The second OIS circuit recognizes the type of the memory to be read based on header information stored in the memory of the first OIS circuit, and determines a frame structure suitable for the type of the memory.
How OIS devices work.
 제14항에 있어서, 상기 센서 데이터(SD)를 읽어오는 단계는,
상기 제2 OIS 회로가, 상기 제2 SPI 마스터 동작모드에서는 상기 제1 OIS 회로에 포함된 상기 제1 SPI 슬레이브를 선택하여, 상기 제1 SPI 슬레이브를 통해 상기 센서 데이타를 읽어와서 저장하는
OIS 장치의 동작 방법.
The method of claim 14, wherein the reading of the sensor data (SD) comprises:
the second OIS circuit, in the second SPI master operation mode, selects the first SPI slave included in the first OIS circuit, reads the sensor data through the first SPI slave, and stores it
How OIS devices work.
KR1020200069003A 2020-06-08 2020-06-08 Ois circuit, ois device for data sharing, and method with the same KR20210152203A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200069003A KR20210152203A (en) 2020-06-08 2020-06-08 Ois circuit, ois device for data sharing, and method with the same
US17/015,402 US11263166B2 (en) 2020-06-08 2020-09-09 OIS circuit, OIS data sharing device, and operating method thereof
CN202011309122.0A CN113840077A (en) 2020-06-08 2020-11-20 OIS circuit, OIS data sharing apparatus, and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200069003A KR20210152203A (en) 2020-06-08 2020-06-08 Ois circuit, ois device for data sharing, and method with the same

Publications (1)

Publication Number Publication Date
KR20210152203A true KR20210152203A (en) 2021-12-15

Family

ID=78817476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200069003A KR20210152203A (en) 2020-06-08 2020-06-08 Ois circuit, ois device for data sharing, and method with the same

Country Status (3)

Country Link
US (1) US11263166B2 (en)
KR (1) KR20210152203A (en)
CN (1) CN113840077A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11223767B1 (en) * 2020-12-16 2022-01-11 Semiconductor Components Industries, Llc Methods and apparatus for optical image stabilization
JP7273127B1 (en) * 2021-11-15 2023-05-12 旭化成エレクトロニクス株式会社 Camera modules, portable electronics and position control systems

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819301B1 (en) * 2006-12-20 2008-04-03 삼성전자주식회사 Method and apparatus for optical image stabilizer on mobile camera module
KR20090128605A (en) 2008-06-11 2009-12-16 삼성전자주식회사 Inter-processor communication device having burst transfer function, system including the inter-processor communication device, and device driver for operating the inter-processor communication device
US20150124120A1 (en) 2013-11-05 2015-05-07 Microscan Systems, Inc. Machine vision system with device-independent camera interface
CN108184100A (en) * 2018-01-22 2018-06-19 中原工学院 A kind of multipoint wireless Video transmission system
KR102460750B1 (en) * 2018-02-13 2022-10-31 삼성전기주식회사 Camera apparatus having ois function and communication method thereof
CN108337381B (en) * 2018-03-14 2019-11-19 维沃移动通信有限公司 A kind of lens control method and mobile terminal
KR102620533B1 (en) * 2018-10-12 2024-01-03 삼성전기주식회사 Camera module
KR102586073B1 (en) * 2019-04-19 2023-10-05 삼성전기주식회사 Ois device and communication method thereof with improved spi communication efficiency
CN115174804B (en) * 2019-06-28 2024-02-20 华为技术有限公司 SPI-based data transmission system
KR102586074B1 (en) * 2019-09-30 2023-10-05 삼성전기주식회사 Camera module
CN111031235B (en) * 2019-11-21 2021-10-22 维沃移动通信有限公司 OIS driving circuit structure, data acquisition method and electronic equipment
KR20210093565A (en) * 2020-01-20 2021-07-28 삼성전기주식회사 Camera module
KR20210093566A (en) * 2020-01-20 2021-07-28 삼성전기주식회사 Camera module
CN111371997A (en) * 2020-03-16 2020-07-03 Oppo广东移动通信有限公司 Control method of mobile equipment and mobile equipment
KR20210127409A (en) * 2020-04-14 2021-10-22 삼성전기주식회사 Ois circuit, ois device with a synchronization function between a single sensor and multiple drivers, and its operation method
CN112188084B (en) * 2020-09-02 2022-02-01 维沃移动通信有限公司 Communication circuit, control method, device and electronic equipment

Also Published As

Publication number Publication date
US20210382844A1 (en) 2021-12-09
CN113840077A (en) 2021-12-24
US11263166B2 (en) 2022-03-01

Similar Documents

Publication Publication Date Title
KR101111946B1 (en) Imaging device, image signal processor and method for sharing memory among chips
US6745267B2 (en) Multi-functional mini-memory card suitable for SFMI and USB interfaces
US10102177B2 (en) Serial communication system, communication control unit, and electronic device for finding and assigning unused addresses
KR101186102B1 (en) A driving circuit of display device
KR20210152203A (en) Ois circuit, ois device for data sharing, and method with the same
US11979695B2 (en) SPI-based data transmission system
JP6717110B2 (en) Optical transceiver and method for writing download data thereof
US12105580B2 (en) Transmission system
JP6007509B2 (en) Serial I / F bus control device and imaging device
JP2016220254A (en) Imaging device
JP4001511B2 (en) IC card and control method thereof
JP5243893B2 (en) Interchangeable lens and intermediate accessories constituting camera system and camera system
KR20210127409A (en) Ois circuit, ois device with a synchronization function between a single sensor and multiple drivers, and its operation method
CN114996184B (en) Compatible implementation SPI or I 2 Interface module of slave C and data transmission method
CN100504712C (en) Version-programmable circuit module
CN111970448B (en) Optical anti-shake drive circuit, drive system, control method of drive system, and electronic device
KR20070102823A (en) Device for controlling address in a i2c protocol
CN111913904A (en) Method for automatically assigning mutually different addresses to a plurality of slave devices using a master-slave communication protocol and device therefor
US7137564B2 (en) Communication protocol for multi-functional mini-memory card suitable for small form memory interface and usb interfaces
US20080091788A1 (en) Controller, address control method, and data transmission system using the same
CN1441566A (en) Communication device using three step communication buffer storage
KR200246472Y1 (en) Digital camera having serial communication interfaces
KR20160043378A (en) Apparatus and method for updating vehicle device having multiple modules
KR100295683B1 (en) General call acknowledge apparatus and method for inter-integrated circuit
JP3852340B2 (en) Optical transmission apparatus and optical data link control method

Legal Events

Date Code Title Description
A201 Request for examination