Nothing Special   »   [go: up one dir, main page]

KR20210128206A - 인쇄회로기판 및 이의 제조 방법 - Google Patents

인쇄회로기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210128206A
KR20210128206A KR1020200046110A KR20200046110A KR20210128206A KR 20210128206 A KR20210128206 A KR 20210128206A KR 1020200046110 A KR1020200046110 A KR 1020200046110A KR 20200046110 A KR20200046110 A KR 20200046110A KR 20210128206 A KR20210128206 A KR 20210128206A
Authority
KR
South Korea
Prior art keywords
insulating layer
circuit pattern
pad
via pad
printed circuit
Prior art date
Application number
KR1020200046110A
Other languages
English (en)
Inventor
정원석
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020200046110A priority Critical patent/KR20210128206A/ko
Priority to CN202180029012.5A priority patent/CN115428595A/zh
Priority to US17/996,285 priority patent/US20230199959A1/en
Priority to PCT/KR2021/004795 priority patent/WO2021210941A1/ko
Priority to JP2022562903A priority patent/JP2023521913A/ja
Publication of KR20210128206A publication Critical patent/KR20210128206A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

실시 예에 따른 인쇄회로기판은 제1 절연층; 상기 제1 절연층의 상면 위에 배치된 제2 절연층; 상기 제1 절연층의 하부 영역에 매립되어 배치되고, 제1 비아 패드를 포함하는 제1 회로 패턴; 상기 제1 절연층과 상기 제2 절연층 사이에 배치되고, 제2 비아 패드를 포함하는 제2 회로 패턴; 상기 제2 절연층의 상부 영역에 매립되어 배치되고, 제3 비아 패드를 포함하는 제3 회로 패턴; 상기 제1 절연층 내에 배치되고, 상기 제1 비아 패드와 상기 제2 비아 패드를 연결하는 제1 비아; 및 상기 제2 절연층 내에 배치되고, 상기 제2 비아 패드와 상기 제3 비아 패드를 연결하는 제2 비아를 포함하며, 상기 제2 비아의 상면 및 하면 중 적어도 하나는 상측 또는 하측 방향으로 볼록한 부분을 포함한다.

Description

인쇄회로기판 및 이의 제조 방법{PRINTED CIRCUIT BOARD AND MEHOD OF MANUFACTURING THEREOF}
실시 예는 인쇄회로기판에 관한 것으로, 특히 최외층의 회로 패턴이 절연층 내로 매립된 구조를 가지는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
전자부품의 소형화, 경량화, 집적화가 가속되면서 회로의 선폭이 미세화하고 있다. 특히, 반도체 칩의 디자인룰이 나노미터 스케일로 집적화함에 따라, 반도체 칩을 실장하는 패키지기판 또는 인쇄회로기판의 회로 선폭이 수 마이크로미터 이하로 미세화하고 있다.
인쇄회로기판의 회로집적도를 증가시키기 위해서, 즉 회로 선폭을 미세화하기 위하여 다양한 공법들이 제안된 바 있다. 동도금 후 패턴을 형성하기 위해 식각하는 단계에서의 회로 선폭의 손실을 방지하기 위한 목적에서, 에스에이피(SAP; semi-additive process) 공법과 앰에스에이피(MSAP; modified semi-additive process) 등이 제안되었다.
이후, 보다 미세한 회로패턴을 구현하기 위해서 동박을 절연층 속에 묻어서 매립하는 임베디드 트레이스(Embedded Trace Substrate; 이하 'ETS'라 칭함) 공법이 당업계에서 사용되고 있다. ETS 공법은 동박회로를 절연층 표면에 형성하는 대신에, 절연층 속에 매립형식으로 제조하기 때문에 식각으로 인한 회로손실이 없어서 회로 피치를 미세화하는데 유리하다.
한편, 최근 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G(5th generation) 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 여기에서, 5G 통신 시스템은 높은 데이터 전송률을 달성하기 위해 초고주파(mmWave) 대역(sub 6기가(6GHz), 28기가 28GHz, 38기가 38GHz 또는 그 이상 주파수)를 사용한다.
그리고, 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가 시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 어레이 안테나(array antenna) 등의 집척화 기술들이 개발 되고 있다. 이러한 주파수 대역들에서 파장의 수백 개의 활성 안테나로 이루어질 수 있는 점을 고려하면, 안테나 시스템이 상대적으로 커진다.
이러한 안테나 및 AP 모듈은 인쇄회로기판에 패턴닝되거나 실장되기 때문에, 인쇄회로기판의 저손실이 매우 중요하다. 이는, 활성 안테나 시스템을 이루는 여러 개의 기판들 즉, 안테나 기판, 안테나 급전 기판, 송수신기(transceiver) 기판, 그리고 기저대역(baseband) 기판이 하나의 소형장치(one compactunit)로 집적되어야 한다는 것을 의미한다.
그리고, 상기와 같은 5G 통신 시스템에 적용되는 인쇄회로기판은 경박 단소화 트렌드로 제조되며, 이에 따라 회로 패턴은 점점 미세화되어간다.
그러나, 종래의 미세 회로 패턴을 포함하는 인쇄회로기판은 최외곽에 배치된 회로 패턴이 절연층 상부로 돌출되는 구조를 가지며, 이에 따라 상기 최외곽의 회로 패턴이 쉽게 무너지는 문제점을 가진다.
실시 예에서는 새로운 구조의 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.
또한, 실시 예에서는 최외층의 회로 패턴이 모두 절연층 내에 매립된 구조를 가지는 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.
또한, 실시 예에서는 최외층의 회로 패턴이 절연층의 중심을 기준으로 대칭 구조를 가지도록 한 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 인쇄회로기판은 제1 절연층; 상기 제1 절연층의 상면 위에 배치된 제2 절연층; 상기 제1 절연층의 하부 영역에 매립되어 배치되고, 제1 비아 패드를 포함하는 제1 회로 패턴; 상기 제1 절연층과 상기 제2 절연층 사이에 배치되고, 제2 비아 패드를 포함하는 제2 회로 패턴; 상기 제2 절연층의 상부 영역에 매립되어 배치되고, 제3 비아 패드를 포함하는 제3 회로 패턴; 상기 제1 절연층 내에 배치되고, 상기 제1 비아 패드와 상기 제2 비아 패드를 연결하는 제1 비아; 및 상기 제2 절연층 내에 배치되고, 상기 제2 비아 패드와 상기 제3 비아 패드를 연결하는 제2 비아를 포함하며, 상기 제2 비아의 상면 및 하면 중 적어도 하나는 상측 또는 하측 방향으로 볼록한 부분을 포함한다.
또한, 상기 제2 비아의 하면은 하측 방향으로 볼록한 곡면을 가지고, 상기 제2 비아 패드의 상면은 상기 제2 비아의 하면에 대응하게 하측 방향으로 오목한 곡면을 가진다.
또한, 상기 제2 비아 패드의 상면은, 상기 제2 비아의 하면과 접촉하는 제1 부분과, 상기 제1 부분 이외의 제2 부분을 포함하고, 상기 제2 비아 패드의 상면의 제1 부분은 상기 제2 비아의 하면에 대응하는오목한 곡면을 가지고, 상기 제2 비아 패드의 상면의 제2 부분은 평면을 가진다.
또한, 상기 제2 비아의 상면은 상측 방향으로 볼록한 곡면을 가지고, 상기 제3 비아 패드의 하면은 상기 제2 비아의 상면에 대응하게 상측 방향으로 오목한 곡면을 가진다.
또한, 상기 제3 비아 패드의 하면은, 상기 제2 비아의 상면과 접촉하는 제1 부분과, 상기 제1 부분 이외의 제2 부분을 포함하고, 상기 제3 비아 패드의 하면의 제1 부분은 상기 제2 비아의 상면에 대응하는오목한 곡면을 가지고, 상기 제2 회로 패턴의 하면의 제2 부분은 평면을 가진다.
또한, 상기 제3 비아 패드의 상면은, 상기 제3 비아 패드의 하면의 상기 제1 부분과 수직 방향으로 중첩되고, 상기 제2 절연층의 상면보다 높게 위치하는 부분을 포함한다.
또한, 상기 제1 비아의 상면 및 하면은 평면을 가지고, 상기 제2 비아의 상면 및 하면은 곡면을 가진다.
또한, 상기 제1 비아는 상면에서 하면으로 갈수록 폭이 감소하는 형상을 가지고, 상기 제2 비아는 상면 및 하면의 폭이 동일한 형상을 가진다.
또한, 상기 제2 및 제3 회로 패턴은 각각 트레이스를 포함하고, 상기 트레이스의 상면 및 하면은 각각 평면을 가진다.
또한, 상기 제1 비아는 제1 높이를 가지고, 상기 제2 비아는 상기 제1 높이보다 작은 제2 높이를 가진다.
한편, 실시 예에 따른 인쇄회로기판의 제조 방법은 제1 캐리어 보드 상에 제1 비아 패드를 포함하는 제1 회로 패턴을 형성하고, 상기 제1 캐리어 보드 상에 상기 제1 회로 패턴을 덮는 제1 절연층을 형성하고, 상기 제1 절연층 내에 상기 제1 비아 패드와 연결되는 제1 비아를 형성하고, 상기 제1 절연층의 상면에 상기 제1 비아와 연결되는 제2 비아 패드를 포함하는 제2 회로 패턴을 형성하고, 상기 제1 캐리어 보드를 제거하여 상기 제1 절연층, 상기 제1 회로 패턴, 상기 제2 회로 패턴 및 상기 제1 비아를 포함하는 제1 기판을 제조하는 단계; 제2 캐리어 보드 상에 제3 비아 패드를 포함하는 제3 회로 패턴을 형성하고, 상기 제3 비아 패드 상에 제2 비아에 대응하는 범프를 형성하고, 상기 제2 캐리어 보드 상에 상기 제3 회로 패턴을 덮으면서 상기 제2 비아의 하면보다 높게 위치한 하면을 가지는 제2 절연층을 형성하고, 상기 제2 캐리어 보드를 제거하여 상기 제2 절연층, 상기 제3 회로 패턴 및 상기 제2 비아를 포함하는 제2 기판을 제조하는 단계; 및 상기 제1 기판의 상기 제2 비아 패드 상에 상기 제2 비아의 하면을 위치시킨 상태에서 프레스 공정을 진행하여, 상기 제1 기판 상에 상기 제2 기판을 부착시키는 단계를 포함하며, 상기 제2 비아의 하면은 하측 방향으로 볼록한 곡면을 가지고, 상기 제2 비아 패드의 상면은 상기 제2 비아의 하면에 대응하게 하측 방향으로 오목한 곡면을 가지며, 상기 제2 비아의 상면은 상측 방향으로 볼록한 곡면을 가지고, 상기 제3 비아 패드의 하면은 상기 제2 비아의 상면에 대응하게 상측 방향으로 오목한 곡면을 가진다.
또한, 상기 제2 비아 패드의 상면 및 상기 제3 비아 패드의 하면은 , 상기 제2 비아의 하면 또는 상면과 접촉하는 제1 부분과, 상기 제1 부분 이외의 제2 부분을 포함하고, 상기 제1 부분은 상기 제2 비아에 대응하는 오목한 곡면을 가지고, 상기 제2 부분은 평면을 가진다.
또한, 상기 제3 비아 패드의 상면은, 상기 제3 비아 패드의 하면의 상기 제1 부분과 수직 방향으로 중첩되고, 상기 제2 절연층의 상면보다 높게 위치하는 부분을 포함한다.
또한, 상기 제1 비아의 상면 및 하면은 평면을 가지고, 상기 제2 비아의 상면 및 하면은 곡면을 가진다.
또한, 상기 제1 비아는 상면에서 하면으로 갈수록 폭이 감소하는 형상을 가지고, 상기 제2 비아는 상면 및 하면의 폭이 동일한 형상을 가진다.
또한, 상기 제2 및 제3 회로 패턴은 각각 트레이스를 포함하고, 상기 트레이스의 상면 및 하면은 각각 평면을 가진다.
또한, 상기 제1 비아는 제1 높이를 가지고, 상기 제2 비아는 상기 제1 높이보다 작은 제2 높이를 가진다.
실시 예의 인쇄회로기판은 절연층의 양측에 배치된 최외층 회로 패턴을 포함한다. 이때, 상기 최외층 회로 패턴은 적어도 하나의 절연층의 최하측에 배치된 제1 외층 회로 패턴과, 최상측에 배치된 제2 외층 회로 패턴을 포함할 수 있다. 이때, 실시 예에서의 제1 외층 회로 패턴과 상기 제2 외층 회로 패턴은 모두 절연층 내에 매립된 구조를 가질 수 있다. 이에 따르면, 실시 예에서는 상기 제1 외층 회로 패턴 및 제2 외층 회로 패턴이 모두 절연층 내에 매립된 구조를 가짐에 따라, 상기 제1 외층 회로 패턴 및/또는 제2 외층 회로 패턴이 가지는 두께만큼 인쇄회로기판의 두께를 감소시킬 수 있으며, 이에 따른 제품 슬림화를 달성할 수 있다.
또한, 상기 제1 및 제2 외층 회로 패턴 중 어느 하나의 외층 회로 패턴만이 절연층 내에 매립되는 경우, 인쇄회로기판의 제조 공정 중에서 비대칭 구조로 인한 휨이 발생하는 문제가 있다. 반면, 실시 예에서는 제1 및 제2 외층 회로 패턴이 모두 절연층 내에 매립됨에 따라 인쇄회로기판의 휨 발생을 최소화할 수 있으며, 이에 따른 제품 신뢰성을 향상시킬 수 있다.
도 1a 및 도 1는 비교 예에 따른 SAP 공법으로 제조된 인쇄회로기판을 나타낸 도면이다.
도 2는 비교 예에서 ETS 공법으로 제조된 인쇄회로기판을 나타낸 도면이다.
도 3은 제1 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 4는 도 3의 일부 영역을 확대한 확대도이다.
도 5는 제1 실시 예에 의해 제조된 인쇄회로기판의 일 예를 나타낸 도면이다.
도 6 내지 도 14는 도 2에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.
도 15는 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 16은 제3 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예를 상세하게 설명하면 다음과 같다.
본 실시 예의 설명에 앞서, 본 실시 예와 비교되는 비교 예에 대해 설명하기로 한다.
도 1a 및 도 1b는 비교 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 1a를 참조하면, 비교 예에 따른 인쇄회로기판은 일반적은 SAP 공법으로 제조된 회로 패턴을 포함한다.
구체적으로, 인쇄회로기판은 절연층(10), 회로 패턴(20) 및 보호층(30)을 포함한다.
회로 패턴(20)은 절연층(10)의 상면 및 하면에 각각 배치된다.
이때, 절연층(10)의 표면에 배치된 회로 패턴(20) 중 적어도 하나는 미세 회로 패턴을 포함한다.
도 1a에서는 절연층(10)의 상면에 배치된 회로 패턴(20)은 미세 회로 패턴을 포함한다. 미세 회로 패턴은 신호 전달 배선 라인인 트레이스(21)와, 칩 실장 등을 위한 패드(22)를 포함한다.
또한, 절연층(10)의 표면에는 회로 패턴(20)을 보호하는 보호층(30)이 배치된다.
이때, 절연층(10)의 상부 영역은 보호층(30)이 배치되는 제1 영역과, 보호층(30)이 배치되지 않는 오픈 영역인 제2 영역을 포함한다.
이에 따라, 상기 절연층(10)의 상면에 배치된 회로 패턴(20) 중 일부는 상기 보호층(30)에 의해 덮이고, 나머지 일부는 상기 보호층(30)에 덮이지 않고 외부로 노출된다.
이때, 상기 보호층(30)의 오픈 영역인 제2 영역에는 상기 설명한 바와 같이 미세 회로 패턴에 대응하는 트레이스(21) 및 패드(22)가 배치되어 있다.
예를 들어, 상기 트레이스(21) 및 패드(22) 중 적어도 하나는 폭/간격이 15㎛/15㎛ 이하로 형성된다.
이때, 상기 보호층(30)의 오픈 영역에 형성된 회로 패턴이 미세 회로 패턴이 아닌 15㎛를 초과하는 폭을 가지는 패턴인 경우, 외부 충격에 강할 수 있다.
그러나, 도 1b에서와 같이, 회로 패턴이 점차 미세화되어 가면서 상기 최외층의 미세 회로 패턴인 트레이스(21) 및 패드(22)의 폭 및 간격이 점점 작아지고 있으며, 이에 따라 보호층의 오픈 영역인 제2 영역에 절연층(10)의 상면 위로 돌출된 미세 회로 패턴이 배치되는 경우, 외부 충격에 의해 상기 미세 회로 패턴이 쉽게 무너지는 문제가 발생한다.
즉, 도 1b의 B에서와 같이, 최외층의 미세 회로 패턴에 대응하는 트레이스(21)는 극도로 미세한 패턴 형태를 가지고 있으며, 이에 따라 외부의 작은 충격에도 쉽게 무너지거나 쓸리는 문제가 발생한다.
한편, 최근에는 ETS 공법을 사용하여 절연층 내에 매립된 구조를 가지면서 보호층의 오픈 영역에 배치되는 미세 회로 패턴을 형성하고 있다.
도 2는 비교 예에서 ETS 공법으로 제조된 인쇄회로기판을 나타낸 도면이다.
도 2를 참조하면, 구체적으로, 인쇄회로기판은 절연층(10A), 회로 패턴(20A) 및 보호층(30A)을 포함한다.
회로 패턴(20A)은 절연층(10A)의 상면 및 하면에 각각 배치된다.
이때, 절연층(10A)의 표면에 배치된 회로 패턴(20A) 중 적어도 하나는 미세 회로 패턴을 포함한다.
여기에서, ETS 공법으로 회로 패턴을 형성하는 경우, 가장 처음에 형성된 회로 패턴은 절연층(10A) 내에 매립된 구조를 가지고 있다. 이에 따라 상기 처음에 형성되는 회로 패턴을 미세 회로 패턴으로 형성하는 경우, 비교 예에서도 미세 회로 패턴이 절연층(10A) 내에 매립된 구조를 가질 수 있다.
즉, ETS 공법으로 제조된 인쇄회로기판은 절연층(10A)의 표면 내에 매립된 구조를 가지는 미세 회로 패턴을 포함한다. 즉, 미세 회로 패턴은 신호 전달 배선 라인인 트레이스(21A)와, 칩 실장 등을 위한 패드(22A)를 포함한다.
그리고, 상기와 같이 ETS 공법으로 제조된 인쇄회로기판의 경우, 미세 회로 패턴이 절연층 내에 매립된 구조를 가지기 때문에 외부 충격으로부터 상기 미세 회로 패턴이 보호된다.
그러나, 비교 예에서의 ETS 공법으로 제조된 인쇄회로기판에서, 가장 마지막에 형성된 회로 패턴은 절연층(10A)의 표면 위로 돌출되는 문제를 가지고 있다.
즉, 비교 예의 인쇄회로기판은 절연층(10A)의 일측에 매립된 구조를 가지는 트레이스(21A) 및 패드(22A)를 포함한다. 또한, 비교 예의 인쇄회로기판은 절연층(10A)의 타측에 돌출된 구조를 가지는 트레이스(21B) 및 패드(22B)를 포함한다.
그러나, 상기와 같이 비교 예에서의 인쇄회로기판은 일측의 회로 패턴은 절연층 내에 매립된 구조를 가지지만, 타측에 배치된 회로 패턴은 절연층의 표면 위로 돌출된 구조를 가지며, 이에 따른 상호 비대칭 구조로 인한 휨 발생 정도가 커지는 문제가 있다.
또한, 비교 예에서의 인쇄회로기파는 타측에 배치된 회로 패턴은 미세 회로 패턴으로 형성할 수 없으며, 만약 상기 돌출된 회로 패턴이 미세패턴인 경우, 상기 도 1a 및 도 1b에서 설며한 바와 같은 신뢰성 문제를 가지고 있다.
또한, 최근에는 5G 기술이 발달되면서, 이를 반영할 수 있는 인쇄회로기판에 관심이 고조되고 있다. 이때, 5G 기술이 적용되기 위해서는 인쇄회로기판이 고다층 구조를 가져야 하며, 이에 따른 회로 패턴이 미세화되어야 한다. 그러나, 비교 예에서는 미세 패턴을 형성하는 것은 가능하지만, 이를 안정하게 보호할 수 없는 문제점이 있고, 제품 휨 발생이나 두께 증가와 같은 다양한 문제를 포함하고 있다.
이에 따라, 실시 예는 최외곽에 배치되는 미세 패턴의 신뢰성 문제를 해결할 수 있는 새로운 구조의 인쇄회로기판 및 이의 제어 방법을 제공하고자 한다
도 3은 제1 실시 예에 따른 인쇄회로기판을 나타낸 도면이고, 도 4는 도 3의 일부 영역을 확대한 확대도이며, 도 5는 제1 실시 예에 의해 제조된 인쇄회로기판의 일 예를 나타낸 도면이다.
이하에서는, 도 3 내지 도 5를 참조하여 제1 실시 예에 따른 인쇄회로기판에 대해 설명하기로 한다.
도 3 내지 도 5의 설명에 앞서, 실시 예에 따른 인쇄회로기판은 다층 구조를 가질 수 있다. 바람직하게, 실시 예에 따른 인쇄회로기판은 회로 패턴의 층 수를 기준으로 3층 구조를 가질 수 있다. 다만, 이는 일 실시 예에 불과할 뿐, 이에 한정되지는 않는다. 즉, 실시 예에서의 인쇄회로기판은 3층 보다 작은 층 수를 가질 수 있으며, 이와 다르게 3층보다 큰 층수를 가질 수도 있을 것이다.
다만, 실시 예에서의 인쇄회로기판은 비교 예의 ETS 공법이나 SAP 공법이 가지는 문제를 해결하기 위한 것이다. 이때, 상기 비교 예에서의 ETS 공법은 최외층의 회로 패턴 중 일측의 회로 패턴만이 절연층 내에 매립된 구조를 가지고 있으며, 이에 따라 실시 예에서는 양측 매립 구조를 가지는 3층 인쇄회로기판에 대해 설명하기로 한다.
도 3 내지 도 5를 참조하면, 인쇄회로기판(100)은 절연층을 포함한다.
바람직하게, 인쇄회로기판(100)은 3층의 회로 패턴의 구조를 구현하기 위해, 제1 및 제2 절연층(110, 120)을 포함할 수 있다. 즉, 실시 예에서의 제1 절연층(110)은 다층의 절연층 적층 구조 중 최하측에 배치된 절연층을 의미할 수 있다. 또한, 제2 절연층(120)은 다층의 절연층 적층 구조 중 최상측에 배치된 절연층을 의미할 수 있다. 또한, 상기 설명한 바와 같이, 실시 예에서의 인쇄회로기판은 상기 제1 절연층(110)과 제2 절연층(120) 사이에 적어도 하나의 절연층이 추가로 배치될 수 있을 것이다.
제1 절연층(110) 및 제2 절연층(120)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 표면에 회로패턴들을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.
예를 들어, 제1 절연층(110) 및 제2 절연층(120) 중 적어도 하나는 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제1 절연층(110) 및 제2 절연층(120) 중 적어도 하나는 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 제1 절연층(110) 및 제2 절연층(120) 중 적어도 하나는, 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.
또한, 상기 제1 절연층(110) 및 제2 절연층(120) 중 적어도 하나는 광등방성 필름을 포함할 수 있다. 일례로, 상기 제1 절연층(110) 및 제2 절연층(120) 중 적어도 하나는 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.
또한, 상기 제1 절연층(110) 및 제2 절연층(120) 중 적어도 하나는 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 제1 절연층(110) 및 제2 절연층(120) 중 적어도 하나는 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 제1 절연층(110) 및 제2 절연층(120) 중 적어도 하나는 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.
또한, 상기 제1 절연층(110) 및 제2 절연층(120) 중 적어도 하나는 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 제1 절연층(110) 및 제2 절연층(120) 중 적어도 하나는 커브드(curved) 또는 벤디드(bended) 기판일 수 있다. 이때, 제1 절연층(110) 및 제2 절연층(120) 중 적어도 하나는 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 제1 절연층(110) 및 제2 절연층(120) 중 적어도 하나는 전기 부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.
제1 절연층(110) 및 제2 절연층(120)의 표면에는 회로 패턴이 배치될 수 있다.
즉, 제1 절연층(110) 및 제2 절연층(120)의 각각의 표면에는 회로 패턴이 배치될 수 있다.
여기에서, 실시 예에서의 회로패턴은 내층 회로 패턴 및 외층 회로 패턴을 포함할 수 있다. 내층 회로 패턴은 제1 절연층(110)과 제2 절연층(120) 사이에 배치된 회로패턴을 의미할 수 있다. 또한, 외층 회로 패턴은 최하측에 배치된 제1 절연층(110)의 하면에 배치된 회로 패턴과, 최상측에 배치된 제2 절연층(120)의 상면에 배치된 회로 패턴을 의미할 수 있다.
바람직하게, 회로 패턴은 제1 절연층(110)의 하면에 배치된 제1 회로 패턴, 제1 절연층(110)의 상면에 배치된 제2 회로패턴, 및 제2 절연층(120)의 상면에 배치된 제3 회로 패턴을 포함할 수 있다. 이때, 상기 제1 회로 패턴과 제3 회로 패턴은 외층 회로 패턴일 수 있고, 상기 제2 회로 패턴은 내층 회로 패턴일 수 있다.
한편, 상기의 설명에서, 외층 회로 패턴이 각각 제1 절연층(110)의 하면 및 제2 절연층(120)의 상면에 배치된다고 하였으나, 실질적으로 외층 회로 패턴은 각각 제1 절연층(110)의 하부 및 제2 절연층(120)의 상부에 매립된 구조를 가질 수 있다.
제1 회로패턴은 제1 절연층(110)의 하면에 매립되어 배치될 수 있다. 예를 들어, 제1 회로 패턴의 상면은 제1 절연층(110)의 하면보다 높게 위치할 수 있다. 예를 들어, 제1 회로 패턴의 하면은 제1 절연층(110)의 하면과 동일 평면 상에 위치할 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 제1 회로 패턴의 하면의 가공 처리(예를 들어, 화학 또는 물리적 연마, 에칭 등)를 통해 상기 제1 회로 패턴의 하면은 상기 제1 절연층(110)의 하면보다 높게 위치할 수 있다.
상기 제1 회로 패턴은 트레이스(135) 및 패드(130)를 포함할 수 있다. 상기 패드(130)는 추후 설명할 비아와 연결되는 비아 패드를 포함할 수 있다.
제2 회로 패턴은 제1 절연층(110)의 상면에 배치될 수 있다. 예를 들어, 제2 회로 패턴의 상면은 제1 절연층(110)의 상면보다 높게 위치할 수 있다. 예를 들어, 제2 회로 패턴의 하면은 제1 절연층(110)의 상면과 직접 접촉하며 배치될 수 있다. 즉, 제2 회로 패턴은 상기 제1 절연층(110)의 상면 위로 돌출된 구조를 가지며 배치될 수 있다.
또한, 상기 제2 회로 패턴은 내층 회로 패턴이며, 이에 따라 상기 제2 회로 패턴은 상기 제1 절연층(110) 위에 돌출된 구조를 가지고는 있지만, 상기 제2 절연층(120)에 의해 덮일 수 있다.
상기 제2 회로 패턴은 트레이스(145) 및 패드(140)를 포함할 수 있다.
제3 회로패턴은 제2 절연층(120)의 상면에 매립되어 배치될 수 있다. 예를 들어, 제3 회로 패턴의 하면은 제2 절연층(120)의 상면보다 낮게 위치할 수 있다. 예를 들어, 제3 회로 패턴의 상면은 제2 절연층(120)의 상면과 동일 평면 상에 위치할 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 제3 회로 패턴의 상면의 가공 처리(예를 들어, 화학 또는 물리적 연마, 에칭 등)를 통해 상기 제3 회로 패턴의 상면은 상기 제2 절연층(120)의 상면보다 낮게 위치할 수 있다.
상기 제3 회로 패턴은 트레이스(155) 및 패드(150)를 포함할 수 있다. 상기 패드(150)는 추후 설명할 비아와 연결되는 비아 패드를 포함할 수 있다. 이때, 상기 제3 회로 패턴의 패드(150)와 상기 트레이스(155)는 서로 다른 높이를 가질 수 있다. 여기에서, 서로 다른 높이를 가진다는 것은, 상기 제3 회로 패턴의 패드(150)의 상면과 상기 트레이스(155)의 상면이 서로 다른 높이를 가진다는 것을 의미할 수 있다. 예를 들어, 제3 회로 패턴의 패드(150)의 상면은 상기 트레이스(155)의 상면보다 높게 위치할 수 있다. 예를 들어, 제3 회로 패턴의 패드(150)의 상면은 상기 트레이스(155)의 상면보다 높게 위치하는 부분을 포함할 수 있다.
상기 제1 내지 제3 회로 패턴은 미세 회로 패턴을 포함할 수 있다. 바람직하게, 상기 제1 내지 제3 회로 패턴은 패턴의 선폭이 10㎛ 이하이고, 패턴들 사이의 간격이 10㎛이하인 미세 회로 패턴을 포함할 수 있다. 이에 따라, 제1 회로 패턴 및 제3 회로 패턴이 제1 절연층(110)의 하면 아래 또는 제2 절연층(120)의 상면 위로 돌출된 구조를 가지는 경우, 외부 요인으로부터 상기 미세 회로 패턴에 충격이 가해질 수 있고, 이에 따른 신뢰성 문제가 발생할 수 있다. 이에 따라, 실시 예에서의 상기 제1 회로 패턴은 제1 절연층(110)의 하부에 매립된 구조를 가지도록 하고, 제 3 회로 패턴은 제2 절연층(120)의 상부에 매립된 구조를 가지도록 하여 상기 외층 회로 패턴에 대한 신뢰성을 향상시키도록 한다.
상기 제1 내지 제3 회로 패턴은 전기적 신호를 전달하는 배선으로, 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 상기 제1 내지 제3 회로 패턴은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 제1 내지 제3 회로 패턴은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 제1 내지 제3 회로 패턴은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.
상기 제1 내지 제3 회로 패턴 중 적어도 하나는 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
한편, 제1 절연층(110) 및 제2 절연층(120)에는 비아가 배치될 수 있다. 상기 비아는 각각의 절연층 내에 배치되고, 그에 따라 서로 다른 층에 배치된 회로 패턴을 서로 전기적으로 연결할 수 있다.
제1 절연층(110) 내에는 제1 비아(160)가 배치될 수 있다. 상기 제1 비아(160)는 상기 제1 절연층(110)의 하부에 매립된 제1 회로 패턴과, 상기 제1 절연층(110)의 상면 위로 돌출된 제2 회로 패턴을 전기적으로 연결할 수 있다. 예를 들어, 제1 비아(160)의 일단은 상기 제1 회로 패턴의 상면과 직접 접촉하고, 제1 비아(160)의 타단은 상기 제2 회로 패턴의 하면과 직접 접촉할 수 있다.
제2 절연층(120) 내에는 제2 비아(165)가 배치될 수 있다. 상기 제2 비아(165)는 상기 제2 절연층(120)의 상부에 매립된 제3 회로 패턴과, 상기 제1 절연층(110)의 상면 위로 돌출된 제2 회로 패턴을 전기적으로 연결할 수 있다. 예를 들어, 제2 비아(160)의 일단은 상기 제1 회로 패턴의 상면과 직접 접촉하고, 제1 비아(160)의 타단은 상기 제2 회로 패턴의 하면과 직접 접촉할 수 있다.
상기와 같은 제1 비아(160)는 제1 절연층(110) 내에 형성된 비아 홀 내부를 금속 물질로 충진하는 것에 의해 형성될 수 있다.
상기 비아 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 비아 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 절연층(110)을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 비아 홀이 형성되면, 상기 비아 홀 내부를 전도성 물질로 충진하여 상기 제1 비아(160)를 형성할 수 있다. 상기 제1 비아(160)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
한편, 상기 제2 비아(165)는 상기 제1 비아(160)와는 다른 방식으로 형성될 수 있다. 즉, 상기 제1 비아(160)는 제1 절연층(110)에 형성된 비아 홀 내부를 금속 물질로 충진하여 형성할 수 있다. 이와 다르게, 제2 비아(165)는 마스크(미도시)를 이용하여 범프를 형성하고, 상기 형성한 비아를 상기 제2 회로 패턴 상에 위치시킨 상태에서 프레스 공정을 진행하여 형성할 수 있다. 즉, 실시 예에서는 캐리어 보드 상에 제3 회로 패턴 및 범프를 형성한 후 상기 제3 회로 패턴 및 범프를 둘러싸는 제2 절연층(120)을 형성하여 범프 기판을 제작하고, 상기 제작된 범프 기판을 상기 제1 절연층(110) 상에 배치시킨 상태에서 프레스 공정을 진행하여, 상기 제1 절연층(110) 상에 상기 제2 절연층(120)을 부착시킬 수 있다.
이에 따라, 상기 제1 비아(160) 및 제2 절연층(120)는 서로 다른 형상을 가질 수 있다. 예를 들어, 상기 제1 비아(160) 및 제2 비아(165)는 기본 형상은 동일할 수 있다. 즉, 상기 제1 비아(160) 및 제2 비아(165)의 기본 형상은 일면에서 타면으로 갈수록 폭이 감소하는 사다리꼴 형상을 가질 수 있다. 다만, 제1 절연층(110)의 표면이 가지는 형상은 상기 제2 비아(165)의 표면이 가지는 형상과 다를 수 있다. 제1 비아(160)의 표면은 평면일 수 있다. 이와 다르게, 상기 제2 비아(165)의 표면은 곡면일 수 있다. 예를 들어, 제2 비아(165)은 상측 방향 또는 하측 방향으로 돌출된 볼록면일 수 있다.
이에 대해서는 하기에서 더욱 상세히 설명하기로 한다.
한편, 인쇄회로기판(100)의 최외측에는 보호층이 배치될 수 있다. 바람직하게, 제1 절연층(110)의 하면에는 제1 보호층(170)이 배치될 수 있다. 또한, 제2 절연층(120)의 상면에는 제2 보호층(175)이 배치될 수 있다.
상기 제1 보호층(170) 및 상기 제2 보호층(175)은 SR(Solder Resist), 산화물 및 Au 중 어느 하나 이상을 이용하여, 적어도 하나 이상의 층으로 형성될 수 있다. 바람직하게, 상기 제1 보호층(170) 및 상기 제2 보호층(175)은 솔더 레지스트일 수 있다.
상기 제1 보호층(170) 및 상기 제2 보호층(175)은 상기 제1 절연층(110)의 하면 및 상기 제2 절연층(120)의 상면을 각각 보호하는 기능을 할 수 있다. 또한, 상기 제1 보호층(170) 및 상기 제2 보호층(175)은 상기 제1 회로 패턴의 하면 및 상기 제2 회로 패턴의 상면을 보호하는 기능을 할 수 있다.
상기 제1 보호층(170)은 제1 회로 패턴과 부분적으로 중첩될 수 있다. 도면상에서, 제1 보호층(170)은 제1 회로 패턴과 중첩되는 부분이 존재하지 않는 것으로 도시하였으나, 이는 일 실시 예에 불과하며, 실질적으로 상기 제1 보호층(170)은 상기 제1 회로 패턴의 하면의 적어도 일부를 덮으며 배치될 수 있다. 또한, 제2 보호층(175)은 제3 회로 패턴과 부분적으로 중첩될 수 있다. 도면 상에서, 상기 제2 보호층(175)은 상기 제3 회로 패턴과 중첩되는 부분이 존재하지 않는 것으로 도시하였으나, 이는 일 실시 예에 불과하며, 실질적으로 상기 제2 보호층(175)은 상기 제3 회로 패턴의 상면의 적어도 일부를 덮으며 배치될 수 있다.
상기 제1 보호층(170)의 면적은 상기 제1 절연층(110)의 면적보다 작을 수 있다. 또한, 상기 제2 보호층(175)의 면적은 상기 제2 절연층(120)의 면적보다 작을 수 있다. 즉, 상기 제1 보호층(170)은 상기 제1 절연층(110)의 하부에 매립된 제1 회로 패턴의 하면을 노출하는 오픈 영역을 포함할 수 있다. 또한, 상기 제2 보호층(175)은 상기 제2 절연층(120)의 상부에 매립된 제3 회로 패턴의 상면을 노출하는 오픈 영역을 포함할 수 있다.
이하에서는, 실시 예에 따른 회로 패턴 및 비아의 형상에 대해 보다 구체적으로 설명하기로 한다.
실시 예에서의 제1 비아(160)는 비교 예의 비아와 동일한 형상을 가질 수 있다. 제1 비아(160)는 제1 절연층(110)에 비아 홀을 형성하고, 상기 형성한 비아 홀 내부를 금속물질로 충진함에 따라, 상면 및 하면이 평면이고, 일면에서 타면으로 갈수록 폭이 감소하는 형상을 가질 수 있다.
한편, 제2 비아(165)는 제1 비아(160)와 다른 형상을 가질 수 있다. 제2 비아(165)는 별도로 형성된 범프를 상기 제2 회로 패턴 상에 위치시킨 상태에서 프레스 공정을 진행함에 의해 형성될 수 있다. 이에 따라, 실시 예에서의 제2 비아(165)는 상면 및 하면이 평면이 아닌 특정 방향으로 볼록한 곡면을 가질 수 있다.
다시 말해서, 제2 비아(165)의 상면은 일단에서 타단으로 갈수록 높이가 변화할 수 있다. 예를 들어, 제2 비아(165)의 상면은 에지에서 센터로 갈수록 높이가 높아질 수 있다. 이에 따라, 상기 제2 비아(165)의 상면은 상측 방향으로 볼록한 곡면을 가질 수 있다.
또한, 제2 비아(165)의 하면은 일단에서 타단으로 갈수록 높이가 변화할 수 있다. 예를 들어, 제2 비아(165)의 하면은 에지에서 센터로 갈수록 높이가 낮아질 수 있다. 이에 따라, 상기 제2 비아(165)의 하면은 하측 방향으로 볼록한 곡면을 가질 수 있다.
도 4를 참조하면, 인쇄회로기판은 층간 도통을 위한 비아를 포함한다. 이때, 실질적으로 상기 비아는 절연층 내에 배치된다. 그리고, 상기 비아는 절연층의 표면에 배치된 회로 패턴인 패드(명확하게는 비아 패드라고도 할 수 있음)를 포함할 수 있다.
따라서, 실시 예에서의 인쇄회로기판에서의 비아는, 제1 비아(160), 상기 제1비아(160)의 하면과 연결되는 제1 비아 패드(130), 상기 제1 비아(160)의 상면과 연결되는 제2 비아 패드(140), 상기 제2 비아 패드(140)의 상면과 연결되는 제2 비아(165), 및 상기 제2 비아(165)의 상면과 연결되는 제3 비아 패드(150)를 포함할 수 있다.
이때, 실시 예에서는 제2 비아 패드(140) 위에 상기 제2 비아(160) 및 제3 비아 패드(150)를 위치시킨 상태에서 프레스 공정을 진행하여, 상기 제2 비아 패드(140) 위에 상기 제2 비아(165) 및 상기 제3 비아 패드(150)를 부착시킨다. 이에 따라, 실시 예에서의 상기 제2 비아(165)의 하면, 상기 제2 비아(165)의 하면과 접촉하는 제2 비아 패드(140)의 상면, 상기 제2 비아(165)의 상면, 상기 제2 비아(165)의 상면과 접촉하는 제3 비아 패드(150)의 하면, 그리고 상기 제3 비아 패드(150)의 하면과 수직 방향으로 오버랩되는 상면은 평면이 아닌 곡면을 가질 수 있다.
예를 들어, 제2 비아 패드(140)의 상면은 상기 제2 비아(165)의 하면과 접촉하는 제1 부분과, 이 이외의 제2 부분을 포함할 수 있다. 상기 제2 비아 패드(140)의 상면의 제1 부분은 하측 방향으로 오목한 형상을 가질 수 있다. 예를 들어, 상기 제2 비아 패드(140)의 상면의 제1 부분은 곡면일 수 있다. 그리고, 상기 제2 비아 패드(140)의 상면의 제2 부분은 평면일 수 있다.
상기 제2 비아(165)의 하면은 상기 제2 비아 패드(140)의 상면의 상기 제1 부분에 대응하는 형상을 가질 수 있다. 예를 들어, 상기 제2 비아(165)의 하면은 상기 제2 비아 패드(140)의 상면의 상기 제1 부분에 대응하게 하측 방향으로 볼록한 형상을 가질 수 있다. 예를 들어, 상기 제2 비아(165)의 하면은 곡면일 수 있다. 이에 따라, 상기 제2 비아(165)의 하면의 적어도 일부는 상기 제2 비아 패드(140)의 상면의 제2 부분보다 낮게 위치할 수 있다.
상기 제2 비아(165)의 상면은 상측 방향으로 볼록한 형상을 가질 수 있다. 예를 들어, 상기 제2 비아(165)의 상면은 곡면을 가질 수 있다. 이에 따라, 상기 제2 비아(165)의 상면의 적어도 일부는 상기 제3 비아 패드(150)의 하면의 적어도 일부보다 높게 위치할 수 있다.
제3 비아 패드(150)의 하면은 상기 제2 비아(165)의 상면과 접촉하는 제1 부분과, 이 이외의 제2 부분을 포함할 수 있다. 상기 제3 비아 패드(150)의 하면의 상기 제1 부분은 상기 제2 비아(165)의 상면에 대응하는 형상을 가질 수 있다. 예를 들어, 상기 제3 비아 패드(150)의 상면의 제1 부분은 상측 방향으로 오목한 형상을 가질 수 있다. 예를 들어, 상기 제3 비아 패드(150)의 하면의 제1 부분은 곡면일 수 있다. 그리고, 상기 제2 비아 패드(140)의 상면의 제2 부분은 평면일 수 있다.
상기 제3 비아 패드(150)의 상면은 상기 제3 비아 패드(150)의 하면의 상기 제1 부분과 수직방향으로 오버랩되는 제1 부분과 그 이외의 제2 부분을 포함할 수 있다. 그리고, 상기 제3 비아 패드(150)의 상면의 상기 제1 부분은 상기 제3 비아 패드(150)의 하면의 상기 제1 부분에 대응하는 형상을 가질 수 있다. 예를 들어, 상기 제3 비아 패드(150)의 상면의 상기 제1 부분은 상측 방향으로 볼록한 형상을 가질 수 있다. 예를 들어, 상기 제3 비아 패드(150)의 상면의 상기 제1 부분은 곡면을 가질 수 있다.
그리고, 상기 제3 비아 패드(150)의 상면의 제2 부분과, 하면의 제2 부분은 각각 평면일 수 있다.
이는, 상기 제1 절연층(110)과 상기 제2 절연층(120)을 접합시키는 과정에서 나타나는 구조적 특징일 수 있다.
즉, 제2 절연층(120)에는 제2 비아(165) 및 상기 제3 비아 패드(150)가 형성되어 있다. 그리고, 상기 제2 비아(165)를 상기 제2 비아 패드(140) 상에 위치시킨 상태에서 프레스 공정을 진행하여 상기 제1 절연층(110) 상에 제2 절연층(120)을 접합할 수 있다. 이때, 상기 프레스 공정에서, 상기 제2 비아(165)의 하면과 상기 제2 비아 패드(140)의 상면의 제1 부분은 서로 접촉된 상태에서 가압될 수 있다. 그리고, 상기 가압에 의해, 상기 제2 비아 패드(140)의 상면의 제1 부분은 하측 방향으로 오목한 형상을 가질 수 있다. 그리고, 상기 제2 비아(165)의 하면은 상기 제2 비아 패드(140)의 상면의 제1 부분을 채우는 볼록 형상을 가질 수 있다. 이때, 상기 제2 비아 패드(140)의 상면의 변형에 의해, 상기 제2 비아 패드(140)의 하면의 변형도 발생할 수 있다. 다만, 상기 제2 비아 패드(140) 아래에는 상기 제1 비아(160)가 배치되어 있고, 상기 제1 비아(160)의 지지에 의해 상기 제2 비아 패드(140)의 하면의 변형은 발생하지 않거나, 발생한다 하더라도 육안으로 구분되지 않을 수 있다.
또한, 상기 프레스 공정에서, 상기 제2 비아(165)의 상면과 상기 제3 비아 패드(150)의 하면의 제1 부분은 서로 접촉된 상태에서 가압될 수 있다. 그리고, 이의 가압에 의해 상기 제3 비아 패드(150)의 하면의 제1 부분은 상측 방향으로 오목한 형상을 가질 수 있다. 그리고, 상기 제2 비아(165)의 상면은 상기 제3 비아 패드(150)의 하면의 상기 제1 부분을 채우는 볼록 형상을 가질 수 있다. 이때, 상기 제3 비아 패드(150)의 하면의 상기 제1 부분의 변형에 의해, 이와 수직으로 중첩되는 제3 비아 패드(150)의 상면에도 변형이 이루어질 수 있다. 즉, 상기 제3 비아 패드(150)의 상면의 제1 부분은 상기 제3 비아 패드(150)의 하면의 제1 부분에 대응하게 상측 방향으로 볼록한 형상을 곡면 형상을 가질 수 있다.
즉, 실시 예는 제2 비아 패드(140), 제3 비아 패드(150) 및 이들 사이의 제2 비아(165)를 포함한다. 그리고, 제2 비아 패드(140)의 상면과 상기 제2 비아(165)의 하면 사이의 접촉면(S1)은 하측 방향으로 볼록한 형상을 가질 수 있다. 즉, 상기 제2 비아(165)의 하면은 상기 제2 비아 패드(140)의 상면으로부터 제1 높이(H1)만큼 하측 방향으로 볼록할 수 있다.
또한, 제3 비아 패드(150)의 하면과 상기 제2 비아(165)의 상면 사이의 접촉면(S2)은 상측 방향으로 볼록한 형상을 가질 수 있다. 즉, 상기 제2 비아(165)의 상면은 상기 제3 비아 패드(150)의 하면으로부터 제2 높이(H2)만큼 상측 방향으로 볼록할 수 있다. 이때, 상기 제2 높이(H2)는 상기 제1 높이(H1)보다 클 수 있다.
또한, 상기 제3 비아 패드(150)의 상면 중 상기 접촉면(S2)과 수직으로 중첩되는 부분(S3)은 상기 제3 비아 패드(150)의 상면의 다른 부분보다 제3 높이(H3)만큼 상측 방향으로 볼록할 수 있다. 이때, 상기 제3 높이(H3)는 상기 제2 높이(H2)에 대응될 수 있다.
실시 예는 상기와 같이 제2 절연층(120), 제3 비아 패드(150), 제2 비아(165)를 포함하는 범프 기판을 상기 제1 절연층(110) 상에 위치시킨 상태에서 프레스 공정을 진행하여 인쇄회로기판을 형성한다.
이에 따라, 실시 예에서의 제3 비아 패드(150)는 상기 제2 절연층(120) 내에 매립된 구조를 가질 수 있다. 그리고, 실시 예에서는 상기 제3 비아 패드(150)의 두께만큼 인쇄회로기판의 전체 두께를 감소시킬 수 있다.
다시 말해서, 실시 예에서의 제1 절연층(110)은 제1 두께(T1)를 가질 수 있다. 상기 제1 두께(T1)는 상기 제1 절연층(110)의 최상면에서부터 최하면까지의 거리에 대응할 수 있다. 또한, 실시 예에서의 제2 절연층(120)은 제2 두께(T1)를 가질 수 있다. 상기 제2 두께(T2)는 상기 제2 절연층(120)의 최상면에서부터 최하면까지의 거리에 대응될 수 있다. 그리고, 상기 제1 두께(T1)는 상기 제2 두께(T2)에 대응될 수 있다. 이때, 실시 예에서의 제2 절연층(120) 내에는 제2 비아 패드(140) 및 제3 비아 패드(150)가 모두 배치된다. 이에 따라, 실시 예에서의 제1 비아(160)는 제3 두께(T3)를 가질 수 있다. 그리고, 실시 예에서의 제2 비아(165)는 상기 제3 두께(T3)보다 작은 제4 두께(T4)를 가질 수 있다. 즉, 일반적인 인쇄회로기판에서의 제1 비아 및 제2 비아는 서로 동일한 두께를 가지게 된다. 이와 다르게, 실시 예에서는 상기 제3 비아 패드(150)가 제2 절연층(120) 내에 매립됨에 따라, 상기 제3 비아 패드(150)와 같은 제3 회로 패턴의 두께만큼 인쇄회로기판의 두께를 감소시킬 수 있다. 그리고, 상기 제3 비아 패드(150)와 같은 제3 회로 패턴의 두께만큼 상기 제2 비아(165)의 두께가 감소될 수 있다.
한편, 제2 절연층(120), 제2 비아(165), 제3 회로 패턴을 상기 제1 절연층(110) 및 제2 회로 패턴 상에 가압하는 경우, 상기와 같이 제2 비아(165), 제2 회로 패턴의 제2 비아 패드(140) 및 제3 비아 패드(150)는 상호 간의 접촉이 이루어진 상태에서 가압이 됨에 따라 변형이 이루어진다. 이와 다르게, 상기 제2 비아 패드(140)를 제외한 제2 회로 패턴이나, 상기 제3 비아 패드(150)를 제외한 제3 회로 패턴은 변형이 이루어지지 않는다.
즉, 상기 설명한 바와 같이, 제2 회로 패턴 및 제3 회로 패턴은 기능에 따라 트레이스 및 비아 패드를 포함할 수 있다. 그리고, 비아 패드는 상기 프레스 공정에서 가압에 의한 변형이 이루어진다. 이와 다르게 상기 트레이스는 상기와 같은 가압에 의한 변형이 이루어지지 않으며, 이에 따라 표면이 최초 형성된 상태인 평면 상태를 유지하게 된다.
즉, 제2 회로 패턴은 비아 패드(140) 및 트레이스(145)를 포함한다. 그리고, 상기 비아 패드(140)의 상면은 상기 제2 비아(165)의 가압에 의해 하측 방향으로 오목해지는 변형이 발생할 수 있다. 다만, 제2 회로 패턴의 트레이스(145)는 상기 프레스 공정에서 단지 제2 절연층(120)에 의해 덮이며, 이에 따라 표면 변형이 이루어지지 않게 된다. 예를 들어, 제2 회로 패턴의 트레이스(145)의 상면은 상기 비아 패드(140)와는 다르게 변형이 이루어지지 않으며, 이에 따라 최초 형성된 상태에 대응하는 평면을 유지하게 된다.
또한, 제3 회로 패턴은 비아 패드(150) 및 트레이스(155)를 포함한다. 그리고, 상기 비아 패드(150)의 하면은 상기 제2 비아(165)의 가압에 의해 상측 방향으로 오목해지는 변형이 발생할 수 있다. 또한, 상기 비아 패드(150)의 상면은 제2 비아(165)의 가압에 의해 상측 방향으로 볼록해지는 변형이 발생할 수 있다. 또한, 제3 회로 패턴의 트레이스(155)는 상기 프레스 공정에서 단지 제2 절연층(120)에 매립된 상태를 유지하게 되며, 이에 따라 표면 변형이 이루어지지 않게 된다. 예를 들어, 제3 회로 패턴의 트레이스(155)의 상면은 상기 비아 패드(150)와는 다르게 변형이 이루어지지 않으며, 이에 따라 최초 형성된 상태에 대응하는 평면을 유지하게 된다.
실시 예의 인쇄회로기판은 절연층의 양측에 배치된 최외층 회로 패턴을 포함한다. 이때, 상기 최외층 회로 패턴은 적어도 하나의 절연층의 최하측에 배치된 제1 외층 회로 패턴과, 최상측에 배치된 제2 외층 회로 패턴을 포함할 수 있다. 이때, 실시 예에서의 제1 외층 회로 패턴과 상기 제2 외층 회로 패턴은 모두 절연층 내에 매립된 구조를 가질 수 있다. 이에 따르면, 실시 예에서는 상기 제1 외층 회로 패턴 및 제2 외층 회로 패턴이 모두 절연층 내에 매립된 구조를 가짐에 따라, 상기 제1 외층 회로 패턴 및/또는 제2 외층 회로 패턴이 가지는 두께만큼 인쇄회로기판의 두께를 감소시킬 수 있으며, 이에 따른 제품 슬림화를 달성할 수 있다.
또한, 상기 제1 및 제2 외층 회로 패턴 중 어느 하나의 외층 회로 패턴만이 절연층 내에 매립되는 경우, 인쇄회로기판의 제조 공정 중에서 비대칭 구조로 인한 휨이 발생하는 문제가 있다. 반면, 실시 예에서는 제1 및 제2 외층 회로 패턴이 모두 절연층 내에 매립됨에 따라 인쇄회로기판의 휨 발생을 최소화할 수 있으며, 이에 따른 제품 신뢰성을 향상시킬 수 있다.
도 6 내지 도 14는 도 2에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.
제1 실시 예에서의 인쇄회로기판은 제1 기판과 제2 기판을 각각 형성하고, 상기 제1 기판 위에 상기 제2 기판을 프레스 공정을 통해 가압하여 부착하는 공정을 진행하여 제조될 수 있다.
상기 제1 기판은 도 2 내지 도 5에서 설명한 인쇄회로기판에서, 제1 절연층(110), 제1 회로 패턴, 제1 비아(160) 및 제2 회로 패턴을 포함할 수 있다. 또한, 제2 기판은 도 2 내지 도 5에서 설명한 인쇄회로기판에서, 제2 절연층(120), 제3 회로 패턴 및 제2 비아(165)를 포함할 수 있다.
이하에서는, 이를 중심으로 인쇄회로기판의 제조 공정에 대해 구체적으로 설명하기로 한다.
도 6을 참조하면, 실시 예는, 캐리어 보드(200)를 이용하여, 상기 캐리어 보드(200)의 양측면에서 각각 제1 기판을 제조하는 공정을 진행할 수 있다. 다시 말해서, 본원의 실시 예에서는 캐리어 보드(200)를 중심으로 복수의 제1 기판을 동시에 제조할 수 있다.
제1 기판은 ETS 공법을 통해 제조될 수 있다.
이를 위해, 실시 예에서는 캐리어 보드(200)를 준비할 수 있다.
캐리어 보드(200)는 캐리어 필름(210), 상기 캐리어 필름(210)의 상면 및 하면에 각각 배치된 금속층(220, 230)을 포함할 수 있다.
상기 금속층(220, 230)은 제1 기판의 제1 회로 패턴을 형성하기 위한 시드층으로 이용될 수 있다.
즉, 실시 예에서는 상기 캐리어 보드(200)가 준비되면, 상기 금속층(220, 230)을 시드층으로 하여, 상기 금속층(220, 230) 상에 제1 회로 패턴을 형성하는 공정을 진행할 수 있다.
이때, 상기 제1 회로 패턴은 다음과 같은 공정을 통해 제조될 수 있다. 제1 회로 패턴을 형성하기 위해, 실시 예에서는 우선적으로 상기 금속층(220, 230) 상에 개구부를 가지는 마스크(미도시)를 형성할 수 있다. 상기 마스크의 개구부는 상기 금속층(220, 230)의 표면 중 상기 제1 회로 패턴이 형성될 영역을 노출하는 개구부를 가질 수 있다. 다음으로, 상기 마스크가 형성되면, 상기 금속층(220, 230)을 시드층으로 하여 상기 마스크의 개구부 내에 도금을 진행하여 제1 회로 패턴을 형성할 수 있다. 그리고, 상기 마스크는 상기 제1 회로 패턴이 형성된 후에 제거될 수 있다.
상기 제1 회로 패턴은 전기적 신호를 전달하는 배선으로, 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 상기 제1 회로 패턴은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 제1 내지 제3 회로 패턴은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 제1 회로 패턴은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.
상기 제1 회로 패턴은 추후 형성될 제1 비아(160)와 연결되는 비아 패드(130)와, 신호 배선인 트레이스(135)를 포함할 수 있다.
다음으로, 도 7을 참조하면 상기 금속층(220, 230) 상에 제1 절연층(110)을 적층하는 공정을 진행할 수 있다.
상기 제1 절연층(110)은 상기 금속층(220, 230) 상에 배치되고, 그에 따라 상기 금속층(220, 230) 상에 형성된 제1 회로 패턴을 덮으며 형성될 수 있다.
상기 제1 절연층(110)은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제1 절연층(110)은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 제1 절연층(110)은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.
또한, 상기 제1 절연층(110)은 광등방성 필름을 포함할 수 있다. 일례로, 상기 제1 절연층(110)은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.
또한, 상기 제1 절연층(110)은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 제1 절연층(110)은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 제1 절연층(110)은 적어도 하나는 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.
또한, 상기 제1 절연층(110)은 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 제1 절연층(110)은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다. 이때, 제1 절연층(110)은 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다.
다음으로, 도 8을 참조하면 상기 제1 절연층(110) 상에 제2 회로 패턴 및 제1 비아(160)를 형성하는 공정을 진행할 수 있다.
이를 위해, 실시 예에서는 상기 제1 절연층(110)에 비아 홀(미도시)을 형성할 수 있다. 상기 비아 홀은 상기 제1 절연층(110)을 관통하며 형성될 수 있고, 이에 따라 상기 금속층(220, 230) 상에 배치된 제1 회로 패턴 중 비아 패드(130)의 상면을 노출하여 형성될 수 있다.
상기 비아 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 비아 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 절연층(110)을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 비아 홀이 형성되면, 상기 비아 홀 내부를 전도성 물질로 충진하여 상기 제1 비아(160)를 형성할 수 있다. 상기 제1 비아(160)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
또한, 상기 제1 비아(160)가 형성되면, 상기 제1 절연층(110) 상에 제2 회로 패턴을 형성하는 공정을 진행할 수 있다. 상기 제2 회로 패턴은 상기 제1 비아(160)와 연결되는 비아 패드(140)와, 신호 배선에 대응하는 트레이스(145)를 포함할 수 있다.
다음으로, 도 9를 참조하면, 상기의 도 6 내지 도 8을 통해 제조된 제1 기판을 캐리어 보드(200)에서 분리하는 공정을 진행할 수 있다.
구체적으로, 제1 기판은 상기 캐리어 보드(200)의 상측 및 하측에서 각각 제조될 수 있다. 그리고, 상기 캐리어 보드(200)의 캐리어 필름(210)을 중심으로, 상측에 위치한 금속층(220)을 포함한 제1 기판과, 하측에 위치한 금속층(230)을 포함한 제1 기판을 상호 분리시킬 수 있다.
상기와 같이, 캐리어 보드(200)를 통해 제조된 제1 기판이 분리되면, 제2 기판을 제조하는 공정을 진행할 수 있다. 상기 제2 기판은 범프 형성 공정을 통해 진행될 수 있다. 상기 범프는 비아로 이용될 수 있다.
구체적으로, 도 10을 참조하면, 실시 예에서는 제2 기판을 제조하기 위해 캐리어 보드(200)를 추가로 준비할 수 있다. 상기 캐리어 보드(200)는 상기 제1 기판의 제조 시에 사용된 캐리어 보드에 대응하게 캐리어 필름(210)과, 상기 캐리어 필름(210)의 상면 및 하면에 각각 배치된 금속층(220, 230)을 포함할 수 있다.
상기 캐리어 보드(200)가 준비되면, 상기 캐리어 보드(200) 상에 제3 회로 패턴 및 제2 비아(150)를 형성하는 공정을 진행할 수 있다.
구체적으로, 상기 캐리어 보드(200)의 금속층(220, 230) 상에 제3 회로 패턴을 형성하는 공정을 진행할 수 있다. 상기 제3 회로 패턴의 형성 공정은 상기 제1 회로 패턴의 형성 공정과 실질적으로 동일하기 때문에 이에 대한 상세한 설명은 생략하기로 한다.
상기 제3 회로 패턴은 도면에 도시된 바와 같이 비아 패드(150) 및 트레이스(155)를 포함할 수 있다.
이후, 상기 제3 회로 패턴이 형성되면, 상기 제3 회로 패턴 중 비아 패드(150) 상에 제2 비아(160)를 형성하는 공정을 진행할 수 있다. 바람직하게, 실시 예에서는 일반적인 포스트 범프 형성 공정을 진행하여, 상기 제3 회로 패턴의 비아 패드(150) 상에 범프를 형성하는 공정을 진행할 수 있다. 이때, 상기 범프는 인쇄회로기판에서 제2 비아(165)로 사용될 수 있다.
다음으로, 도 11을 참조하면, 상기 제3 회로 패턴 및 제2 비아(165)가 형성되면, 상기 금속층(220, 230) 상에 제2 절연층(120)을 형성하는 공정을 진행할 수 있다.
이때, 상기 제2 절연층(120)은 상기 금속층(220, 230) 상에 배치된 제3 회로 패턴을 덮으면서, 상기 제2 비아(165)의 표면은 노출하며 형성될 수 있다. 바람직하게, 상기 제2 절연층(120)의 표면은 상기 제2 비아(165)의 표면보다 낮게 위치할 수 있으며, 이에 따라 상기 제2 비아(165)의 표면 및 이와 연결되는 일부 측면은 상기 제2 절연층(120)이 형성된 후에도 노출된 상태를 유지할 수 있다.
다음으로, 도 12를 참조하면, 상기 제조된 제1 기판과 제2 기판을 프레스하여 부착하는 공정을 진행할 수 있다.
즉, 상기 제조된 제1 기판의 제2 회로 패턴이 상측 방향으로 향하도록 하고, 상기 제2 기판의 제2 비아(165)의 하면이 하측 방향으로 향하도록 하여 배치한다. 그리고, 상기 제2 절연층(120)을 통해 노출된 상기 제2 비아(165)의 하면과 상기 제1 기판의 제2 회로 패턴의 비아 패드(140)를 정렬시킨 상태에서 프레스 공정을 진행할 수 있다.
그리고, 상기 프레스 공정을 진행하면, 상기 제2 절연층(120)에 의해 상기 제1 기판 상에 상기 제2 기판의 부착될 수 있다.
이때, 도 13을 참조하면, 실시 예에서는 상기와 같이 프레스 공정을 통해 상기 제조된 제1 기판과 제2 기판을 상호 부착시킨다.
이에 따라, 실시 예에서의 제1 비아(160)는 비교 예의 비아와 동일한 형상을 가질 수 있다. 제1 비아(160)는 제1 절연층(110)에 비아 홀을 형성하고, 상기 형성한 비아 홀 내부를 금속물질로 충진함에 따라, 상면 및 하면이 평면이고, 일면에서 타면으로 갈수록 폭이 감소하는 형상을 가질 수 있다.
한편, 제2 비아(165)는 제1 비아(160)와 다른 형상을 가질 수 있다. 제2 비아(165)는 별도로 형성된 범프를 상기 제2 회로 패턴 상에 위치시킨 상태에서 프레스 공정을 진행함에 의해 형성될 수 있다. 이에 따라, 실시 예에서의 제2 비아(165)는 상면 및 하면이 평면이 아닌 특정 방향으로 볼록한 곡면을 가질 수 있다.
즉, 실시 예에서는 제2 비아 패드(140) 위에 상기 제2 비아(160) 및 제3 비아 패드(150)를 위치시킨 상태에서 프레스 공정을 진행하여, 상기 제2 비아 패드(140) 위에 상기 제2 비아(165) 및 상기 제3 비아 패드(150)를 부착시킨다. 이에 따라, 실시 예에서의 상기 제2 비아(165)의 하면, 상기 제2 비아(165)의 하면과 접촉하는 제2 비아 패드(140)의 상면, 상기 제2 비아(165)의 상면, 상기 제2 비아(165)의 상면과 접촉하는 제3 비아 패드(150)의 하면, 그리고 상기 제3 비아 패드(150)의 하면과 수직 방향으로 오버랩되는 상면은 평면이 아닌 곡면을 가질 수 있다.
예를 들어, 제2 비아 패드(140)의 상면은 상기 제2 비아(165)의 하면과 접촉하는 제1 부분과, 이 이외의 제2 부분을 포함할 수 있다. 상기 제2 비아 패드(140)의 상면의 제1 부분은 하측 방향으로 오목한 형상을 가질 수 있다. 예를 들어, 상기 제2 비아 패드(140)의 상면의 제1 부분은 곡면일 수 있다. 그리고, 상기 제2 비아 패드(140)의 상면의 제2 부분은 평면일 수 있다.
상기 제2 비아(165)의 하면은 상기 제2 비아 패드(140)의 상면의 상기 제1 부분에 대응하는 형상을 가질 수 있다. 예를 들어, 상기 제2 비아(165)의 하면은 상기 제2 비아 패드(140)의 상면의 상기 제1 부분에 대응하게 하측 방향으로 볼록한 형상을 가질 수 있다. 예를 들어, 상기 제2 비아(165)의 하면은 곡면일 수 있다. 이에 따라, 상기 제2 비아(165)의 하면의 적어도 일부는 상기 제2 비아 패드(140)의 상면의 제2 부분보다 낮게 위치할 수 있다.
상기 제2 비아(165)의 상면은 상측 방향으로 볼록한 형상을 가질 수 있다. 예를 들어, 상기 제2 비아(165)의 상면은 곡면을 가질 수 있다. 이에 따라, 상기 제2 비아(165)의 상면의 적어도 일부는 상기 제3 비아 패드(150)의 하면의 적어도 일부보다 높게 위치할 수 있다.
제3 비아 패드(150)의 하면은 상기 제2 비아(165)의 상면과 접촉하는 제1 부분과, 이 이외의 제2 부분을 포함할 수 있다. 상기 제3 비아 패드(150)의 하면의 상기 제1 부분은 상기 제2 비아(165)의 상면에 대응하는 형상을 가질 수 있다. 예를 들어, 상기 제3 비아 패드(150)의 상면의 제1 부분은 상측 방향으로 오목한 형상을 가질 수 있다. 예를 들어, 상기 제3 비아 패드(150)의 하면의 제1 부분은 곡면일 수 있다. 그리고, 상기 제2 비아 패드(140)의 상면의 제2 부분은 평면일 수 있다.
상기 제3 비아 패드(150)의 상면은 상기 제3 비아 패드(150)의 하면의 상기 제1 부분과 수직방향으로 오버랩되는 제1 부분과 그 이외의 제2 부분을 포함할 수 있다. 그리고, 상기 제3 비아 패드(150)의 상면의 상기 제1 부분은 상기 제3 비아 패드(150)의 하면의 상기 제1 부분에 대응하는 형상을 가질 수 있다. 예를 들어, 상기 제3 비아 패드(150)의 상면의 상기 제1 부분은 상측 방향으로 볼록한 형상을 가질 수 있다. 예를 들어, 상기 제3 비아 패드(150)의 상면의 상기 제1 부분은 곡면을 가질 수 있다.
그리고, 상기 제3 비아 패드(150)의 상면의 제2 부분과, 하면의 제2 부분은 각각 평면일 수 있다.
이는, 상기 제1 절연층(110)과 상기 제2 절연층(120)을 접합시키는 과정에서 나타나는 구조적 특징일 수 있다.
즉, 제2 절연층(120)에는 제2 비아(165) 및 상기 제3 비아 패드(150)가 형성되어 있다. 그리고, 상기 제2 비아(165)를 상기 제2 비아 패드(140) 상에 위치시킨 상태에서 프레스 공정을 진행하여 상기 제1 절연층(110) 상에 제2 절연층(120)을 접합할 수 있다. 이때, 상기 프레스 공정에서, 상기 제2 비아(165)의 하면과 상기 제2 비아 패드(140)의 상면의 제1 부분은 서로 접촉된 상태에서 가압될 수 있다. 그리고, 상기 가압에 의해, 상기 제2 비아 패드(140)의 상면의 제1 부분은 하측 방향으로 오목한 형상을 가질 수 있다. 그리고, 상기 제2 비아(165)의 하면은 상기 제2 비아 패드(140)의 상면의 제1 부분을 채우는 볼록 형상을 가질 수 있다. 이때, 상기 제2 비아 패드(140)의 상면의 변형에 의해, 상기 제2 비아 패드(140)의 하면의 변형도 발생할 수 있다. 다만, 상기 제2 비아 패드(140) 아래에는 상기 제1 비아(160)가 배치되어 있고, 상기 제1 비아(160)의 지지에 의해 상기 제2 비아 패드(140)의 하면의 변형은 발생하지 않거나, 발생한다 하더라도 육안으로 구분되지 않을 수 있다.
또한, 상기 프레스 공정에서, 상기 제2 비아(165)의 상면과 상기 제3 비아 패드(150)의 하면의 제1 부분은 서로 접촉된 상태에서 가압될 수 있다. 그리고, 이의 가압에 의해 상기 제3 비아 패드(150)의 하면의 제1 부분은 상측 방향으로 오목한 형상을 가질 수 있다. 그리고, 상기 제2 비아(165)의 상면은 상기 제3 비아 패드(150)의 하면의 상기 제1 부분을 채우는 볼록 형상을 가질 수 있다. 이때, 상기 제3 비아 패드(150)의 하면의 상기 제1 부분의 변형에 의해, 이와 수직으로 중첩되는 제3 비아 패드(150)의 상면에도 변형이 이루어질 수 있다. 즉, 상기 제3 비아 패드(150)의 상면의 제1 부분은 상기 제3 비아 패드(150)의 하면의 제1 부분에 대응하게 상측 방향으로 볼록한 형상을 곡면 형상을 가질 수 있다.
즉, 실시 예는 제2 비아 패드(140), 제3 비아 패드(150) 및 이들 사이의 제2 비아(165)를 포함한다. 그리고, 제2 비아 패드(140)의 상면과 상기 제2 비아(165)의 하면 사이의 접촉면(S1)은 하측 방향으로 볼록한 형상을 가질 수 있다. 즉, 상기 제2 비아(165)의 하면은 상기 제2 비아 패드(140)의 상면으로부터 제1 높이(H1)만큼 하측 방향으로 볼록할 수 있다.
또한, 제3 비아 패드(150)의 하면과 상기 제2 비아(165)의 상면 사이의 접촉면(S2)은 상측 방향으로 볼록한 형상을 가질 수 있다. 즉, 상기 제2 비아(165)의 상면은 상기 제3 비아 패드(150)의 하면으로부터 제2 높이(H2)만큼 상측 방향으로 볼록할 수 있다. 이때, 상기 제2 높이(H2)는 상기 제1 높이(H1)보다 클 수 있다.
또한, 상기 제3 비아 패드(150)의 상면 중 상기 접촉면(S2)과 수직으로 중첩되는 부분(S3)은 상기 제3 비아 패드(150)의 상면의 다른 부분보다 제3 높이(H3)만큼 상측 방향으로 볼록할 수 있다. 이때, 상기 제3 높이(H3)는 상기 제2 높이(H2)에 대응될 수 있다.
실시 예는 상기와 같이 제2 절연층(120), 제3 비아 패드(150), 제2 비아(165)를 포함하는 범프 기판을 상기 제1 절연층(110) 상에 위치시킨 상태에서 프레스 공정을 진행하여 인쇄회로기판을 형성한다.
이에 따라, 실시 예에서의 제3 비아 패드(150)는 상기 제2 절연층(120) 내에 매립된 구조를 가질 수 있다. 그리고, 실시 예에서는 상기 제3 비아 패드(150)의 두께만큼 인쇄회로기판의 전체 두께를 감소시킬 수 있다.
다시 말해서, 실시 예에서의 제1 절연층(110)은 제1 두께(T1)를 가질 수 있다. 상기 제1 두께(T1)는 상기 제1 절연층(110)의 최상면에서부터 최하면까지의 거리에 대응할 수 있다. 또한, 실시 예에서의 제2 절연층(120)은 제2 두께(T1)를 가질 수 있다. 상기 제2 두께(T2)는 상기 제2 절연층(120)의 최상면에서부터 최하면까지의 거리에 대응될 수 있다. 그리고, 상기 제1 두께(T1)는 상기 제2 두께(T2)에 대응될 수 있다. 이때, 실시 예에서의 제2 절연층(120) 내에는 제2 비아 패드(140) 및 제3 비아 패드(150)가 모두 배치된다. 이에 따라, 실시 예에서의 제1 비아(160)는 제3 두께(T3)를 가질 수 있다. 그리고, 실시 예에서의 제2 비아(165)는 상기 제3 두께(T3)보다 작은 제4 두께(T4)를 가질 수 있다. 즉, 일반적인 인쇄회로기판에서의 제1 비아 및 제2 비아는 서로 동일한 두께를 가지게 된다. 이와 다르게, 실시 예에서는 상기 제3 비아 패드(150)가 제2 절연층(120) 내에 매립됨에 따라, 상기 제3 비아 패드(150)와 같은 제3 회로 패턴의 두께만큼 인쇄회로기판의 두께를 감소시킬 수 있다. 그리고, 상기 제3 비아 패드(150)와 같은 제3 회로 패턴의 두께만큼 상기 제2 비아(165)의 두께가 감소될 수 있다.
한편, 제2 절연층(120), 제2 비아(165), 제3 회로 패턴을 상기 제1 절연층(110) 및 제2 회로 패턴 상에 가압하는 경우, 상기와 같이 제2 비아(165), 제2 회로 패턴의 제2 비아 패드(140) 및 제3 비아 패드(150)는 상호 간의 접촉이 이루어진 상태에서 가압이 됨에 따라 변형이 이루어진다. 이와 다르게, 상기 제2 비아 패드(140)를 제외한 제2 회로 패턴이나, 상기 제3 비아 패드(150)를 제외한 제3 회로 패턴은 변형이 이루어지지 않는다.
즉, 상기 설명한 바와 같이, 제2 회로 패턴 및 제3 회로 패턴은 기능에 따라 트레이스 및 비아 패드를 포함할 수 있다. 그리고, 비아 패드는 상기 프레스 공정에서 가압에 의한 변형이 이루어진다. 이와 다르게 상기 트레이스는 상기와 같은 가압에 의한 변형이 이루어지지 않으며, 이에 따라 표면이 최초 형성된 상태인 평면 상태를 유지하게 된다.
즉, 제2 회로 패턴은 비아 패드(140) 및 트레이스(145)를 포함한다. 그리고, 상기 비아 패드(140)의 상면은 상기 제2 비아(165)의 가압에 의해 하측 방향으로 오목해지는 변형이 발생할 수 있다. 다만, 제2 회로 패턴의 트레이스(145)는 상기 프레스 공정에서 단지 제2 절연층(120)에 의해 덮이며, 이에 따라 표면 변형이 이루어지지 않게 된다. 예를 들어, 제2 회로 패턴의 트레이스(145)의 상면은 상기 비아 패드(140)와는 다르게 변형이 이루어지지 않으며, 이에 따라 최초 형성된 상태에 대응하는 평면을 유지하게 된다.
또한, 제3 회로 패턴은 비아 패드(150) 및 트레이스(155)를 포함한다. 그리고, 상기 비아 패드(150)의 하면은 상기 제2 비아(165)의 가압에 의해 상측 방향으로 오목해지는 변형이 발생할 수 있다. 또한, 상기 비아 패드(150)의 상면은 제2 비아(165)의 가압에 의해 상측 방향으로 볼록해지는 변형이 발생할 수 있다. 또한, 제3 회로 패턴의 트레이스(155)는 상기 프레스 공정에서 단지 제2 절연층(120)에 매립된 상태를 유지하게 되며, 이에 따라 표면 변형이 이루어지지 않게 된다. 예를 들어, 제3 회로 패턴의 트레이스(155)의 상면은 상기 비아 패드(150)와는 다르게 변형이 이루어지지 않으며, 이에 따라 최초 형성된 상태에 대응하는 평면을 유지하게 된다.
다음으로, 실시 예에서는 제1 절연층(110)의 하면 및 상기 제2 절연층(120)의 상면에 배치된 금속층을 제거하는 공정을 진행할 수 있다.
그리고, 상기 금속층이 제거되면, 상기 제1 절연층(110)의 하면 및 상기 제2 절연층(120)의 상면에 각각 보호층(170, 175)을 형성하는 공정을 진행할 수 있다.
실시 예의 인쇄회로기판은 절연층의 양측에 배치된 최외층 회로 패턴을 포함한다. 이때, 상기 최외층 회로 패턴은 적어도 하나의 절연층의 최하측에 배치된 제1 외층 회로 패턴과, 최상측에 배치된 제2 외층 회로 패턴을 포함할 수 있다. 이때, 실시 예에서의 제1 외층 회로 패턴과 상기 제2 외층 회로 패턴은 모두 절연층 내에 매립된 구조를 가질 수 있다. 이에 따르면, 실시 예에서는 상기 제1 외층 회로 패턴 및 제2 외층 회로 패턴이 모두 절연층 내에 매립된 구조를 가짐에 따라, 상기 제1 외층 회로 패턴 및/또는 제2 외층 회로 패턴이 가지는 두께만큼 인쇄회로기판의 두께를 감소시킬 수 있으며, 이에 따른 제품 슬림화를 달성할 수 있다.
또한, 상기 제1 및 제2 외층 회로 패턴 중 어느 하나의 외층 회로 패턴만이 절연층 내에 매립되는 경우, 인쇄회로기판의 제조 공정 중에서 비대칭 구조로 인한 휨이 발생하는 문제가 있다. 반면, 실시 예에서는 제1 및 제2 외층 회로 패턴이 모두 절연층 내에 매립됨에 따라 인쇄회로기판의 휨 발생을 최소화할 수 있으며, 이에 따른 제품 신뢰성을 향상시킬 수 있다.
도 15는 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 15를 참조하면, 제2 실시 예에 따른 인쇄회로기판(300)은 상기 제1 실시 예에 따른 인쇄회로기판(100) 대비 절연층의 층 수에 차이가 있다.
즉, 상기 제1 실시 예의 인쇄회로기판(100)은 2층의 절연층을 포함하였으나, 이와 다르게 제2 실시 예의 인쇄회로기판(300)은 1층의 절연층을 포함할 수 있다.
즉, 인쇄회로기판(300)은 절연층(310)을 포함한다.
또한, 인쇄회로기판(300)은 절연층(310)의 상부 및 하부에 각각 매립되어 배치되는 제1 회로 패턴 및 제2 회로 패턴을 포함할 수 있다.
상기 제1 회로 패턴은 절연층(310)의 하부에 매립될 수 있고, 비아 패드(320)를 포함할 수 있다.
또한, 제2 회로 패턴은 절연층(310)의 상부에 매립될 수 있고, 비아 패드(330)를 포함할 수 있다.
또한, 절연층(310) 내에는 상기 제1 회로 패턴과 제2 회로 패턴을 전기적으로 연결하는 비아(340)가 형성될 수 있다.
또한, 절연층의 상면 및 하면에는 각각 보호층(350, 360)이 형성될 수 있다.
이때, 제2 실시 예에서의 제1 기판은 제1 회로 패턴만을 포함할 수 있다. 그리고, 제2 기판은 제1 실시 예에서와 제2 기판과 동일할 수 있다.
이에 따라, 제2 실시 예에서의 비아(340)는 제1 실시 예에서의 제2 비아(165)와 동일한 구조를 가질 수 있다.
또한, 제2 실시 예에서의 제1 회로 패턴은 제1 실시 예에서의 제2 회로 패턴과 동일한 구조를 가질 수 있다. 다만, 제1 실시예에서는 제2 회로 패턴의 하부에 제1 비아가 배치됨에 따라 프레스 공정에서 상기 제2 회로 패턴의 하면의 변형이 이루어지지 않았다. 이에 반하여, 제2 실시 예에서의 제1 회로 패턴은 하부에 추가 금속층이 배치되지 않음에 따라, 상기 프레스 공정에서 변형이 이루어질 수 있다. 예를 들어, 제2 실시 예에서의 제1 회로 패턴의 하면은 비아(340)의 하면과 수직 방향으로 중첩되는 영역에, 하측 방향으로 볼록한 부분을 포함할 수 있다.
또한, 제2 실시 예에서의 제2 회로 패턴은 제1 실시 예에서의 제3 회로 패턴과 동일한 구조를 가질 수 있다.
도 16은 제3 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 16을 참조하면, 인쇄회로기판(100A)은 제1 절연층(110), 제2 절연층(120), 제1 회로 패턴, 제2 회로 패턴, 제3 회로 패턴, 제1 비아(160), 제2 비아(165a), 제1 보호층(170) 및 제2 보호층(175)을 포함할 수 있다.
이때, 제3 실시 예에서의 인쇄회로기판(100A)의 구성 중 제1 실시 예의 인쇄회로기판의 구성과 다른 부분은 제2 비아의 형상에 있다.
즉, 제1 실시 예에서의 제2 비아(165)는 상측에서 하측 방향으로 갈수록 폭이 점차 감소하는 사다리꼴 형상을 가졌다. 이에 반하여, 제2 실시 예에서의 제2 비아(165a)는 상면 및 하면이 동일한 폭을 가질 수 있다. 예를 들어, 제2 비아(165)는 범프 형성 공정을 통해 형성되며, 이에 따라 상면과 하면의 면적이 서로 동일한 기둥 형상을 가질 수 있다.
그리고, 제3 실시 예에서의 제2 비아(165a)의 상면 및 하면의 형상, 제2 회로 패턴의 상면의 형상 및 제3 회로 패턴의 상면 및 하면의 형상은 상기 제1 실시 예의 제2 비아(165)의 상면 및 하면의 형상, 제2 회로 패턴의 상면의 형상 및 제3 회로 패턴의 상면 및 하면의 형상에 대응될 수 있다.
실시 예의 인쇄회로기판은 절연층의 양측에 배치된 최외층 회로 패턴을 포함한다. 이때, 상기 최외층 회로 패턴은 적어도 하나의 절연층의 최하측에 배치된 제1 외층 회로 패턴과, 최상측에 배치된 제2 외층 회로 패턴을 포함할 수 있다. 이때, 실시 예에서의 제1 외층 회로 패턴과 상기 제2 외층 회로 패턴은 모두 절연층 내에 매립된 구조를 가질 수 있다. 이에 따르면, 실시 예에서는 상기 제1 외층 회로 패턴 및 제2 외층 회로 패턴이 모두 절연층 내에 매립된 구조를 가짐에 따라, 상기 제1 외층 회로 패턴 및/또는 제2 외층 회로 패턴이 가지는 두께만큼 인쇄회로기판의 두께를 감소시킬 수 있으며, 이에 따른 제품 슬림화를 달성할 수 있다.
또한, 상기 제1 및 제2 외층 회로 패턴 중 어느 하나의 외층 회로 패턴만이 절연층 내에 매립되는 경우, 인쇄회로기판의 제조 공정 중에서 비대칭 구조로 인한 휨이 발생하는 문제가 있다. 반면, 실시 예에서는 제1 및 제2 외층 회로 패턴이 모두 절연층 내에 매립됨에 따라 인쇄회로기판의 휨 발생을 최소화할 수 있으며, 이에 따른 제품 신뢰성을 향상시킬 수 있다.
또한, 실시 예에서의 인쇄회로기판은 5G 통신 시스템에 적용 가능하며, 이에 따라 고주파수의 전송 손실을 최소화하여 신뢰성을 더욱 향상시킬 수 있다. 구체적으로, 실시 예에서의 인쇄회로기판은 고주파에서 사용 가능하고, 전파 손실을 줄일 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (17)

  1. 제1 절연층;
    상기 제1 절연층의 상면 위에 배치된 제2 절연층;
    상기 제1 절연층의 하부 영역에 매립되어 배치되고, 제1 비아 패드를 포함하는 제1 회로 패턴;
    상기 제1 절연층과 상기 제2 절연층 사이에 배치되고, 제2 비아 패드를 포함하는 제2 회로 패턴;
    상기 제2 절연층의 상부 영역에 매립되어 배치되고, 제3 비아 패드를 포함하는 제3 회로 패턴;
    상기 제1 절연층 내에 배치되고, 상기 제1 비아 패드와 상기 제2 비아 패드를 연결하는 제1 비아; 및
    상기 제2 절연층 내에 배치되고, 상기 제2 비아 패드와 상기 제3 비아 패드를 연결하는 제2 비아를 포함하며,
    상기 제2 비아의 상면 및 하면 중 적어도 하나는 상측 또는 하측 방향으로 볼록한 부분을 포함하는,
    인쇄회로기판.
  2. 제1항에 있어서,
    상기 제2 비아의 하면은 하측 방향으로 볼록한 곡면을 가지고,
    상기 제2 비아 패드의 상면은 상기 제2 비아의 하면에 대응하게 하측 방향으로 오목한 곡면을 가지는,
    인쇄회로기판.
  3. 제2항에 있어서,
    상기 제2 비아 패드의 상면은,
    상기 제2 비아의 하면과 접촉하는 제1 부분과, 상기 제1 부분 이외의 제2 부분을 포함하고,
    상기 제2 비아 패드의 상면의 제1 부분은 상기 제2 비아의 하면에 대응하는오목한 곡면을 가지고,
    상기 제2 비아 패드의 상면의 제2 부분은 평면을 가지는,
    인쇄회로기판.
  4. 제1항에 있어서,
    상기 제2 비아의 상면은 상측 방향으로 볼록한 곡면을 가지고,
    상기 제3 비아 패드의 하면은 상기 제2 비아의 상면에 대응하게 상측 방향으로 오목한 곡면을 가지는,
    인쇄회로기판.
  5. 제4항에 있어서,
    상기 제3 비아 패드의 하면은,
    상기 제2 비아의 상면과 접촉하는 제1 부분과, 상기 제1 부분 이외의 제2 부분을 포함하고,
    상기 제3 비아 패드의 하면의 제1 부분은 상기 제2 비아의 상면에 대응하는오목한 곡면을 가지고,
    상기 제2 회로 패턴의 하면의 제2 부분은 평면을 가지는,
    인쇄회로기판.
  6. 제5항에 있어서,
    상기 제3 비아 패드의 상면은,
    상기 제3 비아 패드의 하면의 상기 제1 부분과 수직 방향으로 중첩되고, 상기 제2 절연층의 상면보다 높게 위치하는 부분을 포함하는,
    인쇄회로기판.
  7. 제1항에 있어서,
    상기 제1 비아의 상면 및 하면은 평면을 가지고,
    상기 제2 비아의 상면 및 하면은 곡면을 가지는
    인쇄회로기판.
  8. 제1항에 있어서,
    상기 제1 비아는 상면에서 하면으로 갈수록 폭이 감소하는 형상을 가지고,
    상기 제2 비아는 상면 및 하면의 폭이 동일한 형상을 가지는
    인쇄회로기판.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 제2 및 제3 회로 패턴은 각각 트레이스를 포함하고,
    상기 트레이스의 상면 및 하면은 각각 평면을 가지는,
    인쇄회로기판.
  10. 제1항에 있어서,
    상기 제1 비아는 제1 높이를 가지고,
    상기 제2 비아는 상기 제1 높이보다 작은 제2 높이를 가지는
    인쇄회로기판.
  11. 제1 캐리어 보드 상에 제1 비아 패드를 포함하는 제1 회로 패턴을 형성하고, 상기 제1 캐리어 보드 상에 상기 제1 회로 패턴을 덮는 제1 절연층을 형성하고, 상기 제1 절연층 내에 상기 제1 비아 패드와 연결되는 제1 비아를 형성하고, 상기 제1 절연층의 상면에 상기 제1 비아와 연결되는 제2 비아 패드를 포함하는 제2 회로 패턴을 형성하고, 상기 제1 캐리어 보드를 제거하여 상기 제1 절연층, 상기 제1 회로 패턴, 상기 제2 회로 패턴 및 상기 제1 비아를 포함하는 제1 기판을 제조하는 단계;
    제2 캐리어 보드 상에 제3 비아 패드를 포함하는 제3 회로 패턴을 형성하고, 상기 제3 비아 패드 상에 제2 비아에 대응하는 범프를 형성하고, 상기 제2 캐리어 보드 상에 상기 제3 회로 패턴을 덮으면서 상기 제2 비아의 하면보다 높게 위치한 하면을 가지는 제2 절연층을 형성하고, 상기 제2 캐리어 보드를 제거하여 상기 제2 절연층, 상기 제3 회로 패턴 및 상기 제2 비아를 포함하는 제2 기판을 제조하는 단계; 및
    상기 제1 기판의 상기 제2 비아 패드 상에 상기 제2 비아의 하면을 위치시킨 상태에서 프레스 공정을 진행하여, 상기 제1 기판 상에 상기 제2 기판을 부착시키는 단계를 포함하며,
    상기 제2 비아의 하면은 하측 방향으로 볼록한 곡면을 가지고,
    상기 제2 비아 패드의 상면은 상기 제2 비아의 하면에 대응하게 하측 방향으로 오목한 곡면을 가지며,
    상기 제2 비아의 상면은 상측 방향으로 볼록한 곡면을 가지고,
    상기 제3 비아 패드의 하면은 상기 제2 비아의 상면에 대응하게 상측 방향으로 오목한 곡면을 가지는,
    인쇄회로기판의 제조 방법.
  12. 제11항에 있어서,
    상기 제2 비아 패드의 상면 및 상기 제3 비아 패드의 하면은 ,
    상기 제2 비아의 하면 또는 상면과 접촉하는 제1 부분과, 상기 제1 부분 이외의 제2 부분을 포함하고,
    상기 제1 부분은 상기 제2 비아에 대응하는 오목한 곡면을 가지고,
    상기 제2 부분은 평면을 가지는,
    인쇄회로기판의 제조 방법
  13. 제12항에 있어서,
    상기 제3 비아 패드의 상면은,
    상기 제3 비아 패드의 하면의 상기 제1 부분과 수직 방향으로 중첩되고, 상기 제2 절연층의 상면보다 높게 위치하는 부분을 포함하는,
    인쇄회로기판의 제조 방법.
  14. 제12항에 있어서,
    상기 제1 비아의 상면 및 하면은 평면을 가지고,
    상기 제2 비아의 상면 및 하면은 곡면을 가지는
    인쇄회로기판의 제조 방법.
  15. 제12항에 있어서,
    상기 제1 비아는 상면에서 하면으로 갈수록 폭이 감소하는 형상을 가지고,
    상기 제2 비아는 상면 및 하면의 폭이 동일한 형상을 가지는
    인쇄회로기판의 제조 방법.
  16. 제12항에 있어서,
    상기 제2 및 제3 회로 패턴은 각각 트레이스를 포함하고,
    상기 트레이스의 상면 및 하면은 각각 평면을 가지는,
    인쇄회로기판의 제조 방법.
  17. 제12항에 있어서,
    상기 제1 비아는 제1 높이를 가지고,
    상기 제2 비아는 상기 제1 높이보다 작은 제2 높이를 가지는
    인쇄회로기판의 제조 방법.
KR1020200046110A 2020-04-16 2020-04-16 인쇄회로기판 및 이의 제조 방법 KR20210128206A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200046110A KR20210128206A (ko) 2020-04-16 2020-04-16 인쇄회로기판 및 이의 제조 방법
CN202180029012.5A CN115428595A (zh) 2020-04-16 2021-04-16 电路板
US17/996,285 US20230199959A1 (en) 2020-04-16 2021-04-16 Circuit board
PCT/KR2021/004795 WO2021210941A1 (ko) 2020-04-16 2021-04-16 회로기판
JP2022562903A JP2023521913A (ja) 2020-04-16 2021-04-16 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200046110A KR20210128206A (ko) 2020-04-16 2020-04-16 인쇄회로기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210128206A true KR20210128206A (ko) 2021-10-26

Family

ID=78085231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200046110A KR20210128206A (ko) 2020-04-16 2020-04-16 인쇄회로기판 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US20230199959A1 (ko)
JP (1) JP2023521913A (ko)
KR (1) KR20210128206A (ko)
CN (1) CN115428595A (ko)
WO (1) WO2021210941A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69634597T2 (de) * 1995-11-17 2006-02-09 Kabushiki Kaisha Toshiba, Kawasaki Mehrschichtige leiterplatte, vorgefertigtes material für diese leiterplatte, verfahren zur herstellung einer mehrschichtigen leiterplatte, packung elektronischer bauelemente und verfahren zur herstellung vertikaler, elektrisch leitender verbindungen
KR19980016837A (ko) * 1996-08-29 1998-06-05 김광호 반도체 장치의 다층 배선 형성 방법
JP2005026598A (ja) * 2003-07-01 2005-01-27 Tokyo Electron Ltd 多層配線基板形成用部材およびその製造方法ならびに多層配線基板
US8933556B2 (en) * 2010-01-22 2015-01-13 Ibiden Co., Ltd. Wiring board
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法

Also Published As

Publication number Publication date
CN115428595A (zh) 2022-12-02
US20230199959A1 (en) 2023-06-22
WO2021210941A1 (ko) 2021-10-21
JP2023521913A (ja) 2023-05-25

Similar Documents

Publication Publication Date Title
KR20210114196A (ko) 인쇄회로기판 및 이의 제조 방법
US20230247769A1 (en) Circuit board
JP2023530107A (ja) 回路基板
US12089329B2 (en) Printed circuit board comprising via portions
US20230049806A1 (en) Circuit board
US20230199959A1 (en) Circuit board
KR20220085274A (ko) 회로기판 및 이의 제조 방법
KR20220080306A (ko) 회로기판의 제조 방법 및 이에 의해 제조된 회로기판
KR20210070012A (ko) 인쇄회로기판 및 이의 제조 방법
KR20210080833A (ko) 인쇄회로기판 및 이의 제조 방법
US20230189431A1 (en) Circuit board
KR20210143997A (ko) 인쇄회로기판 및 이의 제조 방법
US20240304554A1 (en) Semiconductor package
US12108531B2 (en) Circuit board comprising via
US11778741B2 (en) Circuit board
US20240314937A1 (en) Circuit board
US20230403790A1 (en) Circuit board
KR20210146030A (ko) 패키지기판 및 이의 제조 방법
US20230171886A1 (en) Circuit board
KR20210070024A (ko) 인쇄회로기판 및 이의 제조 방법
KR20220033838A (ko) 인쇄회로기판 및 이의 제조 방법
CN116137969A (zh) 电路板
JP2024538384A (ja) 回路基板及びこれを含む半導体パッケージ
KR20220086995A (ko) 회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal