Nothing Special   »   [go: up one dir, main page]

KR20210098981A - 표시 장치 및 표시 장치의 제작 방법 - Google Patents

표시 장치 및 표시 장치의 제작 방법 Download PDF

Info

Publication number
KR20210098981A
KR20210098981A KR1020217016209A KR20217016209A KR20210098981A KR 20210098981 A KR20210098981 A KR 20210098981A KR 1020217016209 A KR1020217016209 A KR 1020217016209A KR 20217016209 A KR20217016209 A KR 20217016209A KR 20210098981 A KR20210098981 A KR 20210098981A
Authority
KR
South Korea
Prior art keywords
wiring
substrate
transistor
layer
display device
Prior art date
Application number
KR1020217016209A
Other languages
English (en)
Inventor
겐이치 오카자키
유키노리 시마
다이스케 구로사키
마사타카 나카다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20210098981A publication Critical patent/KR20210098981A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L27/32—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H01L51/50—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

표시 장치의 제작 수율을 향상시킨다. 표시 장치의 ESD에 대한 내성을 높인다. 표시 장치는 기판과, 표시부와, 접속 단자와, 제 1 배선과, 제 2 배선을 가진다. 제 1 배선은 접속 단자와 전기적으로 접속되며, 접속 단자와 표시부 사이에 위치하는 부분을 가진다. 제 2 배선은 접속 단자와 전기적으로 접속되고, 접속 단자와 기판 단부 사이에 위치하며, 기판의 단부에서 측면이 노출된 부분을 가진다. 표시부는 트랜지스터를 가진다. 트랜지스터는 반도체층과, 게이트 절연층과, 게이트 전극을 가진다. 또한 반도체층과 제 2 배선은 금속 산화물을 포함한다.

Description

표시 장치 및 표시 장치의 제작 방법
본 발명의 일 형태는 표시 장치에 관한 것이다. 본 발명의 일 형태는 표시 장치의 제작 방법에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다. 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다.
유기 EL(Electro Luminescence) 소자나, 액정 소자가 적용된 표시 장치가 알려져 있다. 또한 그 외에도, 발광 다이오드(LED: Light Emitting Diode) 등의 발광 소자를 가지는 발광 장치, 전기 영동 방식 등에 의하여 표시를 수행하는 전자 종이 등도 표시 장치의 일례로서 들 수 있다.
또한 표시 장치의 화소를 구성하는 트랜지스터에 적용 가능한 반도체 재료로서 금속 산화물을 사용한 산화물 반도체가 주목을 받고 있다. 예를 들어 특허문헌 1에는, 복수의 산화물 반도체층을 적층하고, 상기 복수의 산화물 반도체층 중 채널이 되는 산화물 반도체층이 인듐 및 갈륨을 포함하고, 또한 인듐의 비율을 갈륨의 비율보다 높게 함으로써 전계 효과 이동도(단순히 이동도 또는 μFE라고 하는 경우가 있음)를 높인 반도체 장치가 개시되어 있다.
반도체층에 사용할 수 있는 금속 산화물은 스퍼터링법 등을 사용하여 형성할 수 있기 때문에, 대형 표시 장치를 구성하는 트랜지스터의 반도체층에 사용할 수 있다. 또한 다결정 실리콘이나 비정질 실리콘을 사용한 트랜지스터의 생산 설비의 일부를 개량하여 이용할 수 있기 때문에 설비 투자를 억제할 수 있다. 또한 금속 산화물을 사용한 트랜지스터는 비정질 실리콘을 사용한 경우에 비하여 전계 효과 이동도가 높기 때문에, 구동 회로가 제공된 고성능의 표시 장치를 실현할 수 있다.
일본 공개특허공보 특개2014-7399호
표시 장치의 제작 공정에서, 정전기 방전(ESD: Electro Static Discharge)에 의하여 발생하는 과전압 등에 의하여 트랜지스터나 용량 소자 등이 파괴되는 경우가 있다. 특히, 대형 유리 기판 등의 절연성 기판을 사용하여 표시 장치를 제작하는 경우에는, 배선 등에 전하가 축적되기 쉬우므로 수율 저하의 원인이 된다.
본 발명의 일 형태는 표시 장치의 제작 수율을 향상시키는 것을 과제 중 하나로 한다. 또는 표시 장치의 ESD에 대한 내성을 높이는 것을 과제 중 하나로 한다. 또는 신뢰성이 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 신규 구성을 가지는 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 추출할 수 있다.
본 발명의 일 형태는 기판과, 표시부와, 접속 단자와, 제 1 배선과, 제 2 배선을 가지는 표시 장치이다. 제 1 배선은 접속 단자와 전기적으로 접속되며, 접속 단자와 표시부 사이에 위치하는 부분을 가진다. 제 2 배선은 접속 단자와 전기적으로 접속되고, 접속 단자와 기판 단부 사이에 위치하며, 기판의 단부에서 측면이 노출된 부분을 가진다. 표시부는 트랜지스터를 가진다. 트랜지스터는 반도체층과, 게이트 절연층과, 게이트 전극을 가진다. 또한 반도체층과 제 2 배선은 금속 산화물을 포함한다.
또한 상기에서, 반도체층과 제 2 배선은 동일한 면 위에 제공되며, 동일한 금속 원소를 포함하는 것이 바람직하다.
또한 상기에서, 반도체층은 게이트 전극과 중첩된 제 1 영역과, 게이트 전극과 중첩되지 않은 제 2 영역을 가지는 것이 바람직하다. 이때, 제 2 영역과 제 2 배선은 제 1 영역보다 저항이 낮은 것이 바람직하다.
또한 상기에서, 제 2 배선은 제 1 배선보다 저항이 높은 것이 바람직하다.
또한 상기에서, 트랜지스터와 전기적으로 접속되는 제 3 배선을 가지는 것이 바람직하다. 이때, 제 3 배선과 제 1 배선은 동일한 면 위에 제공되며, 동일한 금속 원소를 포함하는 것이 바람직하다.
또한 상기에서, 접속 단자는 제 1 배선의 일부를 포함하는 것이 바람직하다.
또한 상기에서, 접속 단자와 전기적으로 접속되는 FPC를 가지는 것이 바람직하다. 이때, FPC는 제 2 배선과 중첩된 부분을 가지는 것이 바람직하다.
또한 상기에서, 기판은 제 1 배선과 중첩된 제 1 부분과, 접속 단자 및 제 2 배선과 중첩된 제 2 부분을 가지는 것이 바람직하다. 이때, 제 1 부분은 제 1 배선이 외측이 되도록 만곡되고, 제 2 부분은 제 1 배선 또는 표시부와 중첩된 영역을 가지는 것이 바람직하다.
또한 본 발명의 다른 일 형태는 기판 위에 반도체층을 포함한 트랜지스터, 복수의 접속 단자, 및 상기 복수의 접속 단자를 전기적으로 접속하는 배선을 형성하고, 기판의 일부 및 배선의 일부를 절단하여 복수의 접속 단자를 전기적으로 분리하고, 복수의 접속 단자에 FPC를 접속하는 표시 장치의 제작 방법이다. 또한 반도체층과 배선은 동일한 금속 산화물막을 가공하여 형성되는 것이 바람직하다.
본 발명의 일 형태에 의하여, 표시 장치의 제작 수율을 향상시킬 수 있다. 또는 표시 장치의 ESD에 대한 내성을 높일 수 있다. 또는 신뢰성이 높은 표시 장치를 제공할 수 있다. 또는 신규 구성을 가지는 표시 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 또한 이들 외의 효과는 명세서, 도면, 청구항 등의 기재로부터 추출할 수 있다.
도 1의 (A) 내지 (D)는 표시 장치의 구성예를 나타낸 도면이다.
도 2의 (A) 내지 (D)는 표시 장치의 구성예를 나타낸 도면이다.
도 3은 표시 장치의 구성예를 나타낸 도면이다.
도 4의 (A) 및 (B)는 표시 장치의 단면 구성예를 나타낸 도면이다.
도 5의 (A) 및 (B)는 표시 장치의 단면 구성예를 나타낸 도면이다.
도 6의 (A) 및 (B)는 표시 장치의 단면 구성예를 나타낸 도면이다.
도 7의 (A) 및 (B)는 표시 장치의 단면 구성예를 나타낸 도면이다.
도 8의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 도면이다.
도 9의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 도면이다.
도 10의 (A) 내지 (L)은 배선의 구성예를 나타낸 도면이다.
도 11은 표시 장치의 단면 구성예를 나타낸 도면이다.
도 12는 표시 장치의 단면 구성예를 나타낸 도면이다.
도 13은 표시 장치의 단면 구성예를 나타낸 도면이다.
도 14의 (A) 내지 (E)는 TEG의 구성예를 나타낸 도면이다.
도 15의 (A)는 표시 장치의 블록도이다. 도 15의 (B) 및 (C)는 화소의 회로도이다.
도 16의 (A), (C), 및 (D)는 표시 장치의 회로도이다. 도 16의 (B)는 타이밍 차트이다.
도 17의 (A) 및 (B)는 표시 모듈의 구성예를 나타낸 도면이다.
도 18의 (A) 내지 (C)는 전자 기기의 구성예를 나타낸 도면이다.
도 19의 (A) 내지 (E)는 전자 기기의 구성예를 나타낸 도면이다.
도 20의 (A) 내지 (G)는 전자 기기의 구성예를 나타낸 도면이다.
도 21의 (A) 내지 (D)는 전자 기기의 구성예를 나타낸 도면이다.
아래에서 실시형태에 대하여 도면을 참조하여 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 아래의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한 아래에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 간에서 공통적으로 사용하고, 그 반복적인 설명은 생략한다. 또한 같은 기능을 가지는 부분을 가리키는 경우에는, 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 본 명세서에서 설명하는 각 도면에서 각 구성요소의 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서, 반드시 그 스케일에 한정되는 것은 아니다.
또한 본 명세서 등에서의 '제 1', '제 2' 등의 서수사는, 구성 요소의 혼동을 피하기 위하여 붙이는 것이며, 수적으로 한정하는 것이 아니다.
트랜지스터는 반도체 소자의 일종이며, 전류나 전압의 증폭이나 도통 또는 비도통을 제어하는 스위칭 동작 등을 실현할 수 있다. 본 명세서에서의 트랜지스터는 IGFET(Insulated Gate Field Effect Transistor)나 박막 트랜지스터(TFT: Thin Film Transistor)를 포함한다.
또한 '소스'나 '드레인'의 기능은 상이한 극성의 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 변화하는 경우 등에는 바뀌는 경우가 있다. 그러므로, 본 명세서에서는 '소스'나 '드레인'의 용어는 바꾸어 사용할 수 있는 것으로 한다.
또한 본 명세서 등에서, '막'이라는 용어와 '층'이라는 용어는 서로 바뀔 수 있다. 예를 들어, "도전층"이나 "절연층"이라는 용어는 "도전막"이나 "절연막"이라는 용어와 서로 바꿀 수 있는 경우가 있다.
본 명세서 등에서 표시 장치의 일 형태인 표시 패널은 표시면에 화상 등을 표시(출력)하는 기능을 가지는 것이다. 따라서 표시 패널은 출력 장치의 일 형태이다.
또한 본 명세서 등에서는, 표시 패널의 기판에 예를 들어 FPC(Flexible Printed Circuit) 또는 TCP(Tape Carrier Package) 등의 커넥터가 장착된 것, 또는 기판에 COG(Chip On Glass) 방식 등에 의하여 IC가 실장된 것을 표시 패널 모듈, 표시 모듈, 또는 단순히 표시 패널 등이라고 부르는 경우가 있다.
또한 본 명세서 등에서 표시 장치의 일 형태인 터치 패널은 표시면에 화상 등을 표시하는 기능과, 표시면에 손가락이나 스타일러스 등의 피검지체가 접촉되거나, 가압하거나, 또는 근접되는 것 등을 검출하는 터치 센서로서의 기능을 가진다. 따라서 터치 패널은 입출력 장치의 일 형태이다.
터치 패널은 예를 들어 터치 센서를 가지는 표시 패널(또는 표시 장치), 터치 센서 기능을 가지는 표시 패널(또는 표시 장치)이라고도 부를 수 있다. 터치 패널은 표시 패널과 터치 센서 패널을 가지는 구성으로 할 수도 있다. 또는 표시 패널의 내부 또는 표면에 터치 센서 기능을 가지는 구성으로 할 수도 있다.
또한 본 명세서 등에서는, 터치 패널의 기판에 커넥터나 IC가 실장된 것을 터치 패널 모듈, 표시 모듈, 또는 단순히 터치 패널 등이라고 부르는 경우가 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 표시 장치의 구성예 및 그 제작 방법의 예에 대하여 설명한다.
본 발명의 일 형태는 기판 위에 표시부와 복수의 접속 단자가 제공된 표시 장치이다.
표시부는 화상을 표시하는 영역이고, 표시 소자를 가지는 복수의 화소가 매트릭스로 배치된다. 화소는 하나 이상의 표시 소자와 하나 이상의 트랜지스터를 포함하는 것이 바람직하다.
접속 단자는 FPC(Flexible Printed Circuit)나 IC 등이 접속되는 단자이다. 접속 단자는 적어도 하나의 도전층으로 구성되고, 그 표면이 노출된 구성을 가진다.
또한 접속 단자와 표시부 사이에는 제 1 배선이 제공된다. 제 1 배선은 접속 단자와 전기적으로 접속되고, 이 접속 단자로부터 공급된 신호나 전위를 표시부 또는 표시부를 구동하기 위한 구동 회로에 공급하는 기능을 가진다. 제 1 배선은 저항이 낮은 것이 바람직하다. 제 1 배선은 예를 들어 트랜지스터나 표시 소자를 구성하는 전극이나 배선과 동일한 면 위에 위치하고, 이들과 동일한 도전막을 가공하여 형성되는 것이 바람직하다.
또한 표시 장치의 제작 공정에서, 복수의 접속 단자를 전기적으로 접속하는 제 2 배선을 제공한다. 제 2 배선에 의하여, 복수의 접속 단자가 전기적으로 접속되기 때문에, 표시 장치의 제작 공정에서의 ESD의 영향을 완화하여, 표시 장치가 가지는 소자나 배선 등이 파괴되는 것을 적합하게 억제할 수 있다. 표시 장치의 제작 공정에서 ESD가 발생할 수 있는 처리로서, 예를 들어, 기판의 반송, 성막이나 에칭 등에서의 플라스마 처리, 웨트 에칭 처리, 현상 처리, 세정 처리 등 다양한 처리가 있다.
표시부 및 복수의 접속 단자 등을 형성한 후에, 기판을 분단(절단이라고도 함)하는 공정에서, 제 2 배선과 기판을 동시에 절단하는 것이 바람직하다. 이에 의하여, 기판의 분단 공정에서 동시에 복수의 접속 단자를 전기적으로 분리할 수 있다. 이후, 복수의 접속 단자에 FPC나 IC를 접속함으로써 표시 장치(표시 모듈)를 완성시킬 수 있다.
제 2 배선은 반도체막을 가공하여 형성되는 것이 바람직하다. 이때, 캐리어 농도가 높아져 저저항화된 반도체막으로 제 2 배선을 형성하는 것이 바람직하다.
특히 표시부 또는 구동 회로가 가지는 트랜지스터의 반도체층과 동일한 반도체막을 가공하여 형성하는 것이 바람직하다. 트랜지스터의 반도체층은 채널이 형성될 수 있는 채널 형성 영역과, 이 채널 형성 영역을 끼우고 채널 형성 영역보다 저항이 낮은 저저항 영역을 가진다. 제 2 배선은 상기 반도체층의 저저항 영역과 마찬가지로 저저항화된 반도체막으로 구성되는 것이 바람직하다. 반도체층은 실리콘(단결정 실리콘, 다결정 실리콘, 또는 비정질 실리콘)막이나, 유기 반도체막 등을 포함하여 구성되어도 되지만, 특히 반도체 특성을 나타내는 금속 산화물막(산화물 반도체막이라고도 함)을 사용하는 것이 바람직하다.
기판 분단 후, 제 2 배선은 기판의 단부면 근방(단부라고도 함)에서, 절단면(단부면, 측면이라고도 함)이 노출된 상태가 된다. 여기서, 제 2 배선으로서 금속막 등의 저저항 재료를 사용한 경우에는, 노출된 제 2 배선의 단부로부터 전기적인 노이즈가 접속 단자에 전달되거나, 표시 장치가 실장되는 기기를 구성하는 하우징이나 각종 부품과 제 2 배선의 절단면이 접촉하여 접속 단자가 전기적으로 단락될 우려가 있다. 한편, 본 발명의 일 형태의 표시 장치는 제 2 배선으로서 금속막보다 도전성이 낮은 반도체막을 사용하기 때문에 상술한 문제가 생기기 어렵다. 특히, 제 2 배선으로서 금속 산화물막을 사용함으로써, 금속 부재와 접촉하였을 때의 접촉 저항을 금속막을 사용한 경우와 비교하여 높일 수 있다.
제 2 배선은 전기 저항률, 배선의 단위 길이당 저항값, 또는 시트 저항값이 실온에서 제 1 배선의 2배 이상, 바람직하게는 5배 이상, 더 바람직하게는 10배 이상, 더욱 바람직하게는 100배 이상이고, 10000배 이하, 더 바람직하게는 5000배 이하, 더욱 바람직하게는 1000배 이하인 것이 바람직하다. 예를 들어 저항값 또는 시트 저항값으로부터 산출되는 전기 저항률이 1×10-7[Ωm] 이상 1×10-3[Ωm] 이하, 바람직하에는 1×10-6[Ωm] 이상 1×10-4[Ωm] 이하인 금속 산화물막을 제 2 배선에 사용하는 것이 바람직하다.
또한 접속 단자에 접속된 FPC의 일부는 기판 측에 잔존하는 제 2 배선과 중첩되도록 제공되는 것이 바람직하다. 특히, FPC의 일부가 기판의 단부면과 중첩되는 위치까지 연장되고, 제 2 배선이 노출된 단부면을 덮도록 제공되는 것이 바람직하다. 이에 의하여, 표시 장치가 실장되는 기기를 구성하는 하우징이나 각종 부품이 제 2 배선의 단부면과 접촉하는 것을 적합하게 방지할 수 있다.
또한 기판에 가요성을 가지는 재료를 사용함으로써 휠 수 있는 표시 장치(플렉시블 디스플레이)로 하여도 좋다. 이때, 기판은 지지 기판, 지지 필름, 보호 필름 등을 포함한다. 또한 기판의 제 1 배선과 중첩된 부분(제 1 부분)을 표시부의 표시면 측과는 반대 측으로 제 1 배선이 외측이 되도록 만곡시킴으로써, 기판의 접속 단자 및 제 2 배선과 중첩된 부분(제 2 부분)을 제 1 배선의 일부 또는 표시부와 중첩된 상태로 할 수 있다. 이에 의하여, 접속 단자나 FPC를 표시면의 뒤쪽으로 접을 수 있어 표시 장치를 실장하는 기기의 소형화를 실현할 수 있다.
아래에서는 표시 장치의 더 구체적인 예에 대하여 도면을 참조하여 설명한다.
[표시 장치의 구성예 1]
도 1의 (A)에 나타낸 표시 장치(10)는 기판(21), 기판(22), 표시부(11), 복수의 접속 단자(12), 복수의 배선(13), 및 배선(14)을 가진다. 도 1의 (A)는 배선(14) 절단 전의 사시도에 상당한다.
기판(21)과 기판(22)이 중첩된 영역에 표시부(11)가 제공되어 있다. 표시부(11)는 화상을 표시하는 부분이고, 도시되지 않은 복수의 화소가 매트릭스로 제공된다. 또한 기판(22)은 불필요하면 제공하지 않아도 된다.
표시부(11)의 화소에 제공되는 표시 소자로서는 액정 소자, 발광 소자 등을 들 수 있다.
발광 소자로서는, LED(Light Emitting Diode), OLED(Organic LED), QLED(Quantum-dot LED), 반도체 레이저 등의 자발광성 발광 소자를 들 수 있다.
유기 EL 소자(OLED)로서는, 피형성면 측에 광을 사출하는 보텀 이미션형, 피형성면 측과는 반대 측에 광을 사출하는 톱 이미션형, 및 양쪽에 광을 사출하는 듀얼 이미션형 등이 있고, 어느 것을 사용하여도 좋다. 특히, 톱 이미션형 발광 소자를 사용함으로써 개구율을 크게 할 수 있으므로 고정세(高精細)화가 용이하고 또한 발광 소자의 휘도를 높일 수 있어 바람직하다.
발광 다이오드(LED)로서는 크기가 큰 것으로부터 마크로 LED(거대 LED라고도 함), 미니 LED, 마이크로 LED 등이 있다. 여기서, LED 칩의 1변의 치수가 1mm를 넘는 것을 마크로 LED, 100μm보다 크고 1mm 이하인 것을 미니 LED, 100μm 이하인 것을 마이크로 LED라고 부른다. 표시부(11)에 적용하는 LED로서 특히 미니 LED 또는 마이크로 LED를 사용하는 것이 바람직하다. 마이크로 LED를 사용하면 정세도가 매우 높은 표시 장치를 실현할 수 있다.
또한 표시 소자로서 투과형 액정 소자, 반사형 액정 소자, 반투과형 액정 소자 등의 액정 소자를 사용할 수도 있다. 또한 셔터 방식 또는 광 간섭 방식의 MEMS(Micro Electro Mechanical Systems) 소자나, 마이크로캡슐 방식, 전기 영동 방식, 일렉트로 웨팅 방식, 또는 전자 분류체(電子粉流體, Electronic Liquid Powder)(등록 상표) 방식 등을 적용한 표시 소자 등을 사용할 수도 있다.
접속 단자(12), 배선(13), 및 배선(14)은 기판(21) 위에 제공되어 있다. 접속 단자(12)는 후술하는 FPC(16)나 IC(19) 등과 전기적으로 접속되는 단자로서 기능한다. 접속 단자(12)는 기판(21)에서 기판(22)으로 덮이지 않은 영역에 제공되어 있다.
배선(13)은 접속 단자(12)와, 표시 장치(10)의 표시부(11) 또는 구동 회로(미도시) 등을 전기적으로 접속한다.
배선(14)은 복수의 접속 단자(12)를 전기적으로 접속하는 기능을 가진다. 배선(14)은 한 번의 절단 공정에 의하여 용이하게 복수의 접속 단자(12)를 전기적으로 분리할 수 있는 형상인 것이 바람직하다. 예를 들어, 도 1의 (A)에 나타낸 바와 같이, 배선(14)은 각 접속 단자(12)로부터 연장되는 복수의 부분과, 이들 복수의 부분이 접속되는 부분을 가지는, 빗살 형상을 가지는 것이 바람직하다. 이때, 배선(14)에서 상기 접속 단자(12)로부터 연장되는 부분이 기판(21)의 스크라이브 라인(일점쇄선으로 나타냄)과 교차하도록 제공되면, 기판(21) 분단 공정에서 동시에 배선(14)을 절단할 수 있어 바람직하다.
도 1의 (B)는 기판(21) 및 배선(14)을 절단한 후의 상태를 나타낸 사시도이다. 도 1의 (B)에는, 기판(21)으로부터 분리된 기판(21a)과, 절단 후의 배선(14a)을 나타내었다.
기판(21)의 분단은 스크라이버, 레이저 스크라이버, 커터, 전단(shearing) 장치 등을 사용할 수 있다. 또한 기판(21)으로서 가요성을 가지는 필름 등을 사용하는 경우에는, 커터, 레이저 커터, 레버 시어, 또는 펀칭(punching) 장치 등을 사용하여도 좋다. 펀칭 장치로서는, 금형을 사용한 것이나, 톰슨(Thomson)형(목형에 강철의 칼날이 매립된 형)을 사용한 것이 있다.
기판(21)을 분단함과 동시에 배선(14)을 절단함으로써, 기판(21) 측에는 복수의 배선(15)이 형성되고, 복수의 접속 단자(12)는 각각 전기적으로 분리된다. 배선(15) 각각은 하나의 접속 단자(12)와 전기적으로 접속된다. 또한 배선(15)의 접속 단자(12)와는 반대 측의 단부는 기판(21)의 단부에서 절단면(측면, 단부면이라고도 함)이 노출된 상태가 된다.
도 1의 (C)는 복수의 접속 단자(12)에 FPC(16)를 제공한 후의 사시도에 상당한다. 또한 FPC(16)와는 별도로 IC를 장착하여도 좋고, IC가 실장된 FPC를 접속 단자(12)에 장착하여도 좋다.
도 1의 (D)는 표시 장치(10)의 기판(21)의 절단면 및 그 근방의 단면 개략도를 나타낸 것이다. 도 1의 (D)에서는 절단된 기판(21a) 및 배선(14a)도 함께 명시하였다.
표시 장치(10)는 기판(21)과 기판(22) 사이에 트랜지스터(30), 배선(13), 접속 단자(12), 및 배선(15) 등을 가진다. 또한 기판(21)과 기판(22)은 접착층(25)에 의하여 접합되어 있다. 트랜지스터(30)는 표시부(11)의 화소를 구성하는 트랜지스터, 또는 표시부(11)를 구동하는 구동 회로를 구성하는 트랜지스터이다.
트랜지스터(30)는 기판(21) 위의 절연층(41) 위에 제공되고, 반도체층(31), 도전층(32), 절연층(33)을 가진다. 도전층(32)의 일부는 게이트 전극으로서 기능한다. 절연층(33)의 일부는 게이트 절연층으로서 기능한다. 반도체층(31)은 도전층(32)과 중첩된 영역이 채널 형성 영역으로서 기능한다. 또한 반도체층(31)에는, 채널 형성 영역을 끼우는 한 쌍의 저저항 영역(34)이 제공되어 있다.
반도체층(31)으로서는, 반도체 특성을 나타내는 금속 산화물(산화물 반도체)을 적용하는 것이 바람직하다. 또한 반도체층(31)에 실리콘이나 유기 반도체 등을 적용하여도 좋지만, 산화물 반도체를 적용하면, 실리콘이나 유기 반도체 등을 사용한 경우와 비교하여 저비용으로 성능이 높은 표시 장치를 제작할 수 있다.
한 쌍의 저저항 영역(34)은 트랜지스터(30)의 소스 영역 및 드레인 영역으로서 기능하는 영역이다. 또한 저저항 영역(34)은 채널 형성 영역보다 저항이 낮은 영역이다. 또한 저저항 영역(34)은 채널 형성 영역보다 캐리어 농도가 높은 영역, 산소 결손량이 많은 영역, 수소 농도가 높은 영역, 또는 불순물 농도가 높은 영역이라고도 할 수 있다.
또한 트랜지스터(30)를 덮어 절연층(42)이 제공되고, 절연층(42) 위에 배선(13)이 제공되어 있다. 도 1의 (D)에는, 배선(13)이 절연층(42)에 제공된 개구를 통하여 트랜지스터(30)의 저저항 영역(34)과 전기적으로 접속되는 예를 나타내었다. 또한 배선(13)을 덮어 절연층(43)이 제공되어 있다.
도 1의 (D)에는 배선(13)의 일부가 접속 단자(12)를 구성하는 예를 나타내었다. 접속 단자(12)에서는 배선(13) 위의 절연층(43)의 일부가 제거되어 있다. 또한 여기서는, 배선(13)이 트랜지스터(30)의 소스 및 드레인 중 한쪽과 전기적으로 접속되는 예를 나타내었지만, 트랜지스터(30)의 게이트에 전기적으로 접속되는 구성으로 하여도 좋다.
또한 기판(21)의 단부에는 배선(15)이 제공되어 있다. 배선(15)은 반도체층(31)과 동일한 면 위(즉 절연층(41) 위)에 제공되어 있다. 또한 배선(15)과 반도체층(31)은 같은 반도체막을 가공하여 형성되는 것이 바람직하다. 또한 배선(15)은 반도체층(31)의 저저항 영역(34)과 마찬가지로 채널 형성 영역보다 저항이 낮은 것이 바람직하다. 또한 배선(15)은 배선(13)보다 저항이 높은 것이 바람직하다.
또한 기판(21)의 단부면 근방(단부)에서, 배선(15)의 절단면(단부면 또는 측면이라고도 함)이 노출되어 있다. 도 1의 (D)에는, 기판(21)의 측면, 절연층(41)의 측면, 배선(15)의 측면, 절연층(42)의 측면, 및 절연층(43)의 측면이 일치되는 예를 나타내었다. 또한 기판(21a)을 분단하였을 때의 응력 완화에 의하여 각 절연층이나 배선(15)이 막면 방향으로 수축하거나 연장되는 경우 등에는, 이들의 측면(단부면)이 일치되지 않는 경우가 있다. 예를 들어 배선(15)의 단부면이 기판(21)의 단부면보다 내측에 위치하거나 외측에 돌출되는 경우도 있다.
또한 본 명세서 등에서, 기판의 단부라고 하는 경우, 기판의 단부면에서 내측 10mm까지의 범위를 포함한 영역, 5mm까지의 범위를 포함한 영역, 또는 3mm까지의 범위를 포함한 영역, 및 기판의 상기 영역과 중첩된 영역을 가리킨다. 또한 기판의 단부라고 하는 경우, 기판의 단부면도 포함된다.
접속 단자(12)에는 접속체(17)를 통하여 FPC(16)가 접속되어 있다. FPC(16)는 배선(15)과 중첩된 영역을 가진다. 또한 FPC(16)는 기판(21)의 단부면, 및 배선(15)의 단부면과도 중첩되고, 이들을 덮도록 제공되어 있다. 그러므로, 배선(15)의 단부면이 노출되어 있어도, FPC(16)의 일부에 의하여 보호되기 때문에, 도전성 부재가 복수의 배선(15)과 접촉하여, 이들이 전기적으로 단락되는 것 등을 적합하게 방지할 수 있다. 또한 배선(15)의 단부면이 FPC(16)로 덮인 구성으로 함으로써, 외부로부터 배선(15)에 입력될 수 있는 전기적인 노이즈를 FPC(16)에 의하여 차폐하거나 저감시킬 수 있는 경우도 있다.
또한 앞에서는 기판(21)을 분단함과 동시에 배선(14)을 절단하는 예에 대하여 설명하였지만, 기판(21)의 분단과는 상이한 공정에서 배선(14)을 절단하여도 좋다. 이때, 배선(15)의 단부면이 기판(21)의 단부면보다 내측에 위치하고 표면이 노출되지 않는 구성이 되는 경우가 있다.
아래에서는 배선(15) 등의 상면 형상의 예에 대하여 설명한다. 도 2의 (A)는 접속 단자(12) 및 기판(21)의 단부 근방에서의 상면 개략도이다. 또한 도 2의 (A)에서는 분단 후의 기판(21a) 및 절단 후의 배선(14a)도 함께 명시하였다.
도 2의 (A)에 나타낸 바와 같이, 배선(15)은 접속 단자(12)로부터 기판(21)의 절단면(단부면)에 걸쳐 연장되도록 제공되어 있다.
도 2의 (A)에는, 배선(15)의 폭이 접속 단자(12)의 폭보다 가는 예를 나타내었다. 또한 도 2의 (B)에는 배선(15)의 폭을 접속 단자(12)의 폭과 실질적으로 같은 정도로 한 경우의 예를 나타내었다. 또한 여기서는 나타내지 않았지만, 배선(15)의 폭이 접속 단자(12)의 폭보다 굵어도 좋다. 배선(15)의 폭이 넓을수록 전기 저항을 작게 할 수 있다. 배선(15)의 폭은 요구되는 배선 저항의 값에 따라 선택할 수 있다.
또한 도 2의 (C)에는, 기판(21)의 단부에서 배선(15)의 배열 간격이 접속 단자(12)의 배열 간격보다 좁은 경우의 예를 나타내었다. 이에 의하여, 기판(21)의 분단 공정에서, 배선(14)의 절단 부분의 폭을 작게 할 수 있으므로 공정 수율을 높일 수 있다.
도 2의 (D)에는 기판(21)을 분단하지 않고 배선(14)만을 절단한 경우의 예를 나타내었다. 예를 들어 배선(14)을 레이저 가공기나 커터 등에 의하여 절단하는 것이나, 또는 배선(14)의 일부를 에칭에 의하여 제거하는 것 등에 의하여, 기판(21)을 분단하지 않고 배선(14)만을 절단하여 복수의 접속 단자(12)를 전기적으로 분리할 수 있다.
또한 도 2의 (D)에서는, 배선(14)을 절단할 때 생기는 가공 흔적(14b)을 파선으로 나타내었다. 가공 흔적(14b)의 형태는 배선(14)의 절단 방법에 따라 다르다. 예를 들어, 레이저 가공기나 커터 등으로 배선(14)을 절단한 경우에는, 배선(14)의 상부 또는 하부에 제공된 절연막이나 기판(21) 등에 남은 흠이나 요철, 개구부 등이 가공 흔적(14b)에 상당한다. 또한 에칭에 의하여 배선(14)을 절단한 경우에는, 배선(14)을 덮는 절연막 등에 제공된 개구부가 가공 흔적(14b)에 상당한다.
여기서, 배선(14)의 절단 공정은 예를 들어 대형 기판을 사용하여 복수의 표시 장치를 제작할 때 기판을 각 표시 장치로 분단하는 공정을 겸하는 것이 바람직하다. 이에 의하여, 생산성을 높일 수 있다.
도 3에는 일례로서 분단 전의 기판(21) 등을 나타내었다. 여기서는, 하나의 기판(21)에 세로 3개Х가로 2개의 총 6개의 표시 장치를 형성한 예를 나타내었다. 또한 도 3에서 복수의 절단선(20a 내지 20c)을 파선으로 나타내었다.
도 3에는 세로 방향으로 배치된 복수의 표시 장치에 걸쳐 띠 형상의 기판(22)이 제공된 경우의 예를 나타내었다. 도 3에서, 접속 단자(12), 배선(13)의 일부, 및 배선(14)은 기판(21)에서 기판(22)으로 덮이지 않은 영역에 제공되어 있다.
절단선(20b)은 가로 방향으로 인접한 2개의 표시 장치를 분단하는 절단선이다. 절단선(20c)은 세로 방향으로 인접한 2개의 표시 장치를 분단하는 절단선이다. 절단선(20a)은 절단선(20b)과 평행하고, 기판(21) 및 배선(14)을 분단하는 절단선이다.
[단면 구성예 1]
아래에서는 표시 장치(10)의 더 구체적인 단면 구성예에 대하여 설명한다.
[구성예 1]
도 4의 (A)에 표시 장치(10)의 단면도를 나타내었다. 도 4의 (A)에는 기판(21)의 단부, 배선(15), 접속 단자(12), 배선(13), 및 표시부(11)에 제공된 트랜지스터(30a)를 포함한 영역에서의 단면도의 예를 나타내었다.
또한 여기서는 설명을 용이하게 하기 위하여, 표시부(11)에서의 표시 소자나, 기판(22) 등을 명시하지 않았다.
트랜지스터(30a)는 절연층(41) 위에 제공된 반도체층(31)과, 반도체층(31) 위의 절연층(33)과, 절연층(33) 위에 있고 반도체층(31)의 채널 형성 영역과 중첩된 도전층(32)을 가진다. 또한 반도체층(31)은 채널 형성 영역을 끼우는 한 쌍의 저저항 영역(34)을 가진다. 도전층(32)의 일부는 게이트 전극으로서 기능하고, 절연층(33)의 일부는 게이트 절연층으로서 기능한다.
트랜지스터(30a)는 반도체층(31) 위쪽에 게이트 전극을 가지는, 소위 톱 게이트형 트랜지스터이다.
또한 절연층(33)은 도전층(32)과 상면 형상이 실질적으로 일치되도록 가공되어 있다. 절연층(42)은 트랜지스터(30a)를 덮어 제공되고, 반도체층(31)의 저저항 영역(34)의 상면과 접촉하여 제공되어 있다. 절연층(41) 위에는 소스 전극 및 드레인 전극으로서 기능하는 한 쌍의 도전층(35)이 제공되어 있다. 도전층(35) 각각은 절연층(42)에 제공된 개구를 통하여 저저항 영역(34)과 전기적으로 접속되어 있다.
또한 본 명세서 등에서 '상면 형상이 실질적으로 일치된다'란, 적층된 층과 층 간에서 적어도 윤곽의 일부가 중첩되는 것을 말한다. 예를 들어 위층과 아래층이 동일한 마스크 패턴, 또는 일부가 동일한 마스크 패턴에 의하여 가공된 경우를 포함한다. 다만 엄밀하게 말하면 윤곽이 중첩되지 않고 위층이 아래층의 내측에 위치하거나 위층이 아래층의 외측에 위치하는 경우도 있고, 이 경우도 '상면 형상이 실질적으로 일치된다'고 한다.
접속 단자(12)와 전기적으로 접속되는 배선(13)은 트랜지스터(30a)와 전기적으로 접속되는 한 쌍의 도전층(35)과 동일한 면 위(즉 절연층(42) 위)에 위치한다. 여기서, 배선(13)은 도전층(35)과 동일한 도전막을 가공하여 형성되는 것이 바람직하다.
또한 절연층(42) 및 도전층(35)을 덮어 절연층(43)이 제공되어 있다. 절연층(43)은 평탄화층으로서 기능하여도 좋다. 또한 절연층(43) 위에 도전층(38)이 제공되어 있다. 도전층(38)은 화소 전극 또는 배선 등으로서 사용할 수 있다.
접속 단자(12)는 도전층(32p), 도전층(35p), 및 도전층(38p)이 적층된 적층 구조를 가진다.
도전층(32p)은 도전층(32)과 동일한 면 위에 위치한다. 이때, 도전층(32p)은 도전층(32)과 동일한 도전막을 가공하여 형성되는 것이 바람직하다.
도전층(35p)은 배선(13)의 일부를 구성한다. 도전층(35p)은 절연층(42)에 제공된 개구를 통하여 도전층(32p)과 전기적으로 접속된다. 도전층(35p)은 도전층(35)과 동일한 면 위에 위치한다. 이때, 도전층(35p)은 도전층(35)과 동일한 도전막을 가공하여 형성되는 것이 바람직하다.
도전층(38p)은 절연층(43) 위에 제공되고, 절연층(43)에 제공된 개구를 통하여 도전층(35p)과 전기적으로 접속된다. 도전층(38p)은 도전층(38)과 동일한 면 위에 위치한다. 이때, 도전층(38p)은 도전층(38)과 동일한 도전막을 가공하여 형성되는 것이 바람직하다.
여기서, 접속 단자(12)의 표면은 산화되기 어려운 도전성 재료 또는 산화되어도 도전성이 유지되는 도전성 재료를 사용하는 것이 바람직하다. 특히, 접속 단자(12)의 표면 측에 위치하는 도전층으로서 도전성 산화물 또는 도전성 질화물을 사용하는 것이 바람직하다.
도 4의 (A)에 나타낸 접속 단자(12)의 구성에서는, 노출된 도전층(38p)의 표면이 FPC(16) 등과 접속되는 부분에 상당한다. 그러므로, 도전층(38p)의 적어도 상부에는 도전성 산화물 재료 등을 사용하는 것이 바람직하다. 예를 들어 금속 또는 합금을 포함한 도전막과, 도전성 산화물을 포함한 도전막의 적층 구조를 도전층(38p)에 적용하면, 전기 저항을 저감할 수 있어 바람직하다.
또한 접속 단자(12)의 구성은 이에 한정되지 않고, 도전층(32p), 도전층(35p), 및 도전층(38p) 중 적어도 하나를 가지면 좋다. 특히, 도전층(35p)을 포함하는 것이 바람직하다.
기판(21)의 단부에는 배선(15)이 제공되어 있다. 도 4의 (A)에서는 기판(21)의 단부에서, 기판(21), 절연층(41), 배선(15), 절연층(42), 및 절연층(43)이 적층되고, 이들의 단부면(절단면)이 실질적으로 일치된 예를 나타내었다.
배선(15)은 트랜지스터(30a)의 반도체층(31)과 동일한 면 위(여기서는, 절연층(41) 위)에 위치한다. 특히 배선(15)은 반도체층(31)과 동일한 막을 가공하여 형성되는 것이 바람직하다. 또한 배선(15)은 반도체층(31)이 가지는 저저항 영역(34)과 마찬가지로 저항이 낮은 것이 바람직하다.
도 4의 (A)에서 도전층(35p)과 배선(15)의 접속부(18)를 파선으로 나타내었다. 여기서는, 접속부(18)에서 절연층(42)에 제공된 개구를 통하여 도전층(35p)과 배선(15)이 전기적으로 접속되어 있다.
[구성예 2]
도 4의 (B)는 트랜지스터의 구성 및 접속 단자(12)의 구성의 일부가 상이한 점에서 도 4의 (A)와 주로 상이하다.
도 4의 (B)에 나타낸 트랜지스터(30b)는 기판(21)과 절연층(41) 사이에 반도체층(31)의 채널 형성 영역과 중첩된 도전층(36)을 가진다. 트랜지스터(30b)에서, 도전층(36)은 제 1 게이트 전극으로서 기능하고, 도전층(32)은 제 2 게이트 전극으로서 기능한다. 또한 이때, 절연층(41)의 일부는 제 1 게이트 절연층으로서 기능하고, 절연층(33)의 일부는 제 2 게이트 절연층으로서 기능한다.
도전층(32)과 도전층(36)에는 상이한 전위 또는 신호가 공급되어도 좋다. 또는 도전층(32)과 도전층(36)이 전기적으로 접속되고, 같은 전위 또는 신호가 공급되어도 좋다. 또는 도전층(36)은 한 쌍의 도전층(35) 중 어느 하나와 전기적으로 접속되어 있어도 좋다.
접속 단자(12)는 도전층(36p)을 가진다. 도전층(36p)은 도전층(36)과 동일한 면 위에 위치한다. 이때, 도전층(36p)은 도전층(36)과 동일한 도전막을 가공하여 형성되는 것이 바람직하다.
도전층(36p)과 도전층(32p)은 절연층(41) 및 절연층(33)의 일부에 제공된 개구를 통하여 전기적으로 접속되어 있다.
[구성예 3]
도 5의 (A)는 트랜지스터의 구성의 일부가 상이한 점에서 도 4의 (A)와 주로 상이하다.
도 5의 (A)에 나타낸 트랜지스터(30c)에서는, 절연층(33)이 반도체층(31)의 상면 및 측면(즉 저저항 영역(34)의 상면 및 측면)을 덮어 제공되어 있다. 또한 배선(15)도 마찬가지로 상면 및 측면이 절연층(33)으로 덮여 있다.
[구성예 4]
도 5의 (B)는 트랜지스터의 구성의 일부가 상이한 점에서 도 4의 (B)와 주로 상이하다.
도 5의 (B)에 나타낸 트랜지스터(30d)는 절연층(33)이 반도체층(31)의 상면 및 측면(즉 저저항 영역(34)의 상면 및 측면)을 덮어 제공되어 있다. 또한 배선(15)도 마찬가지로 상면 및 측면이 절연층(33)으로 덮여 있다.
[구성예 5]
도 6의 (A)는 상술한 것과는 다른 구성의 트랜지스터(40)를 사용한 경우의 예이다.
트랜지스터(40)는 기판(21) 위에 제공된 도전층(32)과, 도전층(32)을 덮는 절연층(33)과, 절연층(33) 위에 위치하고 도전층(32)과 중첩된 영역을 가지는 반도체층(31)과, 반도체층(31)의 상면과 접촉하는 한 쌍의 도전층(35)을 가진다.
트랜지스터(40)는 반도체층(31) 아래쪽에 게이트 전극을 가지는, 소위 보텀 게이트형 트랜지스터이다.
반도체층(31)에서 도전층(32)과 중첩되며 도전층(35)과 접촉하지 않은 영역은 채널 형성 영역으로서 기능한다. 또한 반도체층(31)에서 도전층(35)과 접촉한 영역은 저저항 영역(34)으로서 기능한다.
또한 트랜지스터(40)를 덮어 절연층(45)이 제공되고, 절연층(45) 위에 절연층(43) 및 도전층(38)이 제공되어 있다. 절연층(45)의 일부는 반도체층(31)의 채널 형성 영역의 상면과 접촉하여 제공되어 있다.
접속 단자(12)는 도전층(32p), 도전층(35p), 및 도전층(38p)을 가진다. 도전층(32p)과 도전층(35p)은 절연층(33)에 제공된 개구를 통하여 전기적으로 접속되어 있다. 도전층(35p)과 도전층(38p)은 절연층(45) 및 절연층(43)에 제공된 개구를 통하여 전기적으로 접속되어 있다.
배선(15)은 절연층(33) 위에 제공되어 있다. 또한 접속부(18)에서 도전층(35p)과 배선(15)이 접촉하고, 이들이 전기적으로 접속되어 있다.
여기서, 절연층(45)이 배선(15)의 상면과 접촉하는 구성으로 한 경우, 트랜지스터(40)의 채널 형성 영역과 같은 적층 구조가 실현되기 때문에 배선(15)이 고저항화하는 경우가 있다. 그러므로, 도 6의 (A)에 나타낸 바와 같이, 절연층(45)은 배선(15)의 상면과 접촉하지 않도록 가공되어 있는 것이 바람직하다. 도 6의 (A)에는, 배선(15)의 산면과 접촉하여 절연층(43)이 제공된 예를 나타내었다.
[구성예 6]
도 6의 (B)는 절연층(43) 대신에 절연층(46)을 가지는 점 및 도전층(37)을 가지는 점에서 도 6의 (A)와 주로 상이하다.
절연층(46)은 외부로부터 물이나 수소 등이 확산되는 것을 방지하는 배리어막으로서 기능한다. 또한 절연층(46)은 절연층(45)에 포함되는 산소를 외부로 이탈시키는 기능을 가져도 좋다.
트랜지스터(40a)는 제 2 게이트 전극으로서 기능하는 도전층(37)을 가진다. 도전층(37)은 절연층(45) 및 절연층(46)을 개재(介在)하여 반도체층(31)의 채널 형성 영역과 중첩된 영역을 가진다. 도전층(37)은 도전층(38)과 동일한 도전막을 가공하여 형성되는 것이 바람직하다.
접속 단자(12)는 도전층(32p), 도전층(35p), 및 도전층(38p)을 가진다. 도전층(35p)과 도전층(38p)은 절연층(45) 및 절연층(46)에 제공된 개구를 통하여 전기적으로 접속되어 있다.
절연층(45)은 배선(15)의 상면과 접촉하지 않도록 가공되어 있다. 또한 절연층(46)은 절연층(45)의 단부를 넘어 연장되고, 배선(15)의 상면과 접촉하여 제공되어 있다.
[변형예]
아래에서는 트랜지스터의 반도체층(31)과 배선(15)을 상이한 막을 가공하여 형성하는 예에 대하여 설명한다.
[변형예 1]
도 7의 (A)는 도전층(39)과 절연층(46)을 가지는 점에서 도 6의 (A)에 나타낸 구성과 주로 상이하다.
도 7의 (A)에 나타낸 트랜지스터(40b)는 제 2 게이트 전극으로서 기능하는 도전층(39)을 가진다. 도전층(39)은 절연층(45) 위에 제공되고, 절연층(45)을 개재하여 반도체층(31)의 채널 형성 영역과 중첩된 부분을 가진다. 또한 도전층(39)의 상면 및 측면과 접촉하여 절연층(46)이 제공되어 있다.
도전층(39)은 반도체층(31)과 같은 재료를 포함하는 것이 바람직하다. 특히, 도전층(39)과 반도체층(31)은 같은 금속 원소를 하나 이상 포함한 금속 산화물을 포함하여 구성되는 것이 바람직하다. 특히 도전층(39)과 반도체층(31)은 금속 원소의 조성(함유율)이 실질적으로 같은 것이 바람직하다.
접속 단자(12)는 도전층(32p), 도전층(35p), 및 도전층(38p)을 가진다. 도전층(35p)과 도전층(38p)은 절연층(45), 절연층(46), 및 절연층(43)에 제공된 개구를 통하여 전기적으로 접속되어 있다.
기판(21)의 단부에는 배선(15a)이 제공되어 있다. 배선(15a)은 절연층(45) 위에 제공되어 있다. 배선(15a)은 도전층(39)과 동일한 도전막을 가공하여 형성되는 것이 바람직하다. 배선(15a)의 상면 및 측면과 접촉하여 절연층(46)이 제공되어 있다.
또한 접속부(18)에서, 도전층(35p)과 배선(15a)이 절연층(45)에 제공된 개구를 통하여 전기적으로 접속되어 있다.
[변형예 2]
도 7의 (B)에는 배선(15a)이 접속 단자(12)까지 연장된 예를 나타내었다.
접속 단자(12)는 도전층(32p), 도전층(35p), 배선(15a)의 일부, 및 도전층(38p)을 가진다. 도전층(35p)과 배선(15a)의 일부는 절연층(45)에 제공된 개구를 통하여 전기적으로 접속되어 있다. 배선(15a)과 도전층(38p)은 절연층(46) 및 절연층(43)에 제공된 개구를 통하여 전기적으로 접속되어 있다.
이와 같은 구성으로 함으로써 접속 단자(12)가 접속부(18)를 겸하는 구성으로 할 수 있다.
여기서 예시한 각 구성예 및 각 변형예에서는, 접속 단자, 및 접속 단자와 전기적으로 접속되는 배선을 표시부가 가지는 트랜지스터나 화소를 구성하는 도전막 또는 반도체막으로 구성할 수 있다. 그러므로, 공정을 늘리지 않고 접속 단자나 배선을 형성할 수 있으므로, 제작 비용이 증대되지 않고 저비용으로 신뢰성이 높은 표시 장치를 실현할 수 있다.
[표시 장치의 구성예 2]
아래에서는 가요성을 가지고 휠 수 있는 표시 장치의 구성예에 대하여 설명한다.
[구성예 1]
도 8의 (A)는 표시 장치(10a)의 상면 개략도이다. 표시 장치(10a)는 가요성을 가지는 기판(51)을 가진다. 기판(51)에는 표시부(11), 한 쌍의 회로부(52), 회로부(53), 복수의 배선(13), 복수의 접속 단자(12), 및 복수의 배선(15)이 제공되어 있다.
회로부(52) 및 회로부(53)는 표시부(11)를 구동하는 기능을 가진다. 회로부(52)는 표시부(11)를 끼우고 2개 제공되어 있다. 회로부(53)는 표시부(11)와 배선(13) 사이에 제공되어 있다. 회로부(52)는 예를 들어 게이트 드라이버로서의 기능을 가지고, 회로부(53)는 예를 들어 소스 드라이버 또는 그 일부로서의 기능을 가진다. 예를 들어 회로부(53)는 버퍼 회로 또는 디멀티플렉서 회로를 포함하여도 좋다.
표시부(11)에 제공되는 표시 소자로서는 예를 들어 액정 소자 또는 발광 소자 등 상술한 각종 표시 소자를 적용할 수 있다. 특히, 표시 소자로서 유기 EL 소자를 사용하는 것이 바람직하다.
기판(51)은 배선(13), 접속 단자(12), 및 배선(15)이 제공되는 부분이 다른 부분보다 돌출된 상면 형상을 가진다. 바꿔 말하면, 기판(51)의 상기 부분의 폭이 표시부(11)가 제공되는 부분의 폭보다 작다.
또한 기판(51)의 돌출부는 배선(13)과 중첩된 영역에서 만곡시킬 수 있는 영역(만곡부(50a))을 가진다. 또한 기판(51)은 표시부(11)가 제공되는 영역에서 만곡시킬 수 있는 한 쌍의 영역(만곡부(50b))을 가진다. 도 8의 (A)에 나타낸 바와 같이, 기판(51)의 일부가 돌출된 형상을 가짐으로써, 만곡부(50a)의 만곡 방향과 만곡부(50b)의 만곡 방향은 교차할 수 있다.
도 8의 (B) 및 (C)에는 만곡부(50a)와 만곡부(50b)에서, 표시면 측과는 반대 측으로 기판(51)을 만곡시킨 경우의 표시 장치(10a)의 사시도를 나타내었다. 도 8의 (B)는 표시면 측을 포함한 사시도이고, 도 8의 (C)는 표시면 측과는 반대 측을 포함한 사시도이다. 또한 도 8의 (C)에서는 접속 단자(12)에 접속된 FPC(16)를 명시하였다.
도 8의 (B)에 나타낸 바와 같이, 표시부(11)의 양측을 각각 만곡시킴으로써 전자 기기에 표시 장치(10a)를 포함시킬 때 전자 기기의 양측부에 만곡된 표시부를 제공할 수 있다. 이에 의하여, 기능성이 높은 전자 기기를 실현할 수 있다.
또한 도 8의 (B) 및 (C)에 나타낸 바와 같이, 만곡부(50a)에 의하여, 기판(51)의 일부를 표시면 측과는 반대 측으로 접을 수 있다. 구체적으로는 배선(13)이 외측이 되도록 기판(51)의 돌출부를 접을 수 있다. 이에 의하여, 접속 단자(12) 및 배선(15)을 표시면 측과는 반대 측에 배치할 수 있고, 또한 FPC(16)를 표시면 측과는 반대 측에 배치할 수 있다. 이에 의하여, 표시 장치(10a)를 전자 기기에 포함시킬 때 비표시부의 면적을 축소할 수 있다.
또한 도 8의 (C)에 나타낸 바와 같이, 표시면 측과는 반대 측에서 FPC(16)의 일부가 기판(51)의 단부를 덮는 구성으로 할 수 있다. 이에 의하여, 배선(15)의 일부(단부면이나 절단면 등)가 노출된 경우에도, 전자 기기의 하우징 등의 부재와 접촉하는 것을 방지할 수 있어, 신뢰성이 높은 전자 기기를 실현할 수 있다.
도 8의 (C)에는 FPC(16)에 IC(19)가 실장된 예를 나타내었다. IC(19)는 예를 들어 단결정 반도체 기판 위에 형성되고, 소스 드라이버로서 기능하는 회로를 포함한 반도체 칩을 가진다.
[구성예 2]
도 9의 (A), (B), 및 (C)에는 상술한 것과는 일부의 구성이 상이한 표시 장치(10b)의 상면도 및 사시도를 나타내었다.
표시 장치(10b)는 기판(51)의 돌출부에서 FPC(16)가 접속되는 접속 단자(12a)와, IC(19)가 접속되는 접속 단자(12b)를 가진다. 또한 복수의 배선(15) 각각은 접속 단자(12a) 또는 접속 단자(12b)에 전기적으로 접속된다. 이에 의하여, 도 9의 (C)에 나타낸 바와 같이, IC(19)를 기판(51)에 실장할 수 있다.
또한 기판(51)에는 노치부(54)가 제공되어 있다. 노치부(54)는 예를 들어 전자 기기가 가지는 카메라의 렌즈, 광학 센서 등의 각종 센서, 조명 장치, 또는 디자인 등을 배치할 수 있는 부분이다. 표시부(11)의 일부의 노치에 의하여, 디자인성이 더 높은 전자 기기를 실현할 수 있다. 또한 이에 의하여, 전자 기기의 하우징 표면에 대한 화면의 점유율을 높일 수 있다.
[배선의 구성예]
상기 표시 장치(10a) 및 표시 장치(10b)에서는, 만곡부(50a)를 작은 곡률 반경으로 만곡시킬수록 표시 장치(10a) 및 표시 장치(10b)의 돌출부를 포함한 두께를 얇게 할 수 있으므로, 전자 기기의 설계 자유도를 높일 수 있다. 한편, 만곡부(50a)의 곡률 반경을 작게 하면, 만곡부(50a)에 위치하는 배선(13)이 단선될 우려가 있다. 아래에서는 만곡부(50a)에 적합하게 사용할 수 있는 배선(13)의 구성예에 대하여 설명한다.
도 10의 (A) 내지 (L)에는, 만곡부(50a)에 위치하는 부분을 포함하는, 인접한 2개의 배선(13)의 상면 형상을 나타내었다.
도 10의 (A)에 나타낸 배선(13)은 만곡부(50a)에서 다른 부분보다 가는(폭이 좁은) 형상을 가진다. 이에 의하여, 배선(13)을 만곡시켰을 때 크랙이 생기기 어려우므로 강도를 높일 수 있다.
도 10의 (B), (C), 및 (D)에 나타낸 배선(13)에서는, 만곡부(50a)의 범위에 걸친 개구(13a)가 배선(13)의 연장 방향으로 제공되어 있다. 또한 배선(13)은 복수의 가는 부분으로 분기된 형상을 가진다고도 할 수 있다. 이와 같은 구성으로 함으로써, 배선(13)의 일부가 단선되어도 다른 부분에 의하여 도통을 유지할 수 있다.
또한 개구(13a)는 배선(13)의 하부에 위치하는 절연층(예를 들어 절연층(42))과 배선(13)의 상부에 위치하는 절연층(예를 들어 절연층(43))이 접촉하는 구성을 가지므로 밀착성이 높은 부분이다. 그러므로, 배선(13) 중 만곡부(50a)에 위치하는 분기된 가는 부분을 밀착성이 높은 부분으로 끼우는 구성으로 할 수 있어, 만곡부(50a)에서의 배선(13)의 막 박리를 억제할 수 있다.
도 10의 (B)에는 만곡부(50a)에 걸쳐 하나의 개구(13a)가 제공되고, 배선(13)이 2개로 분기된 예를 나타내었다. 또한 도 10의 (C)에는 만곡부(50a)에 걸쳐 2개의 개구(13a)가 제공되고, 배선(13)이 3개로 분기된 예를 나타내었다. 또한 도 10의 (C)에는 만곡부(50a)에 걸쳐 3개의 개구(13a)가 제공되고, 배선(13)이 4개로 분기된 예를 나타내었다. 또한 이들에 한정되지 않고, 4개 이상의 개구(13a)가 제공되어 있어도 좋다.
또한 도 10의 (D)에서는, 배선(13)의 만곡부(50a)에 위치하는 부분이 폭 방향으로 팽창한 형상을 가진다. 이에 의하여, 복수로 분기된 부분의 폭을 넓게 할 수 있으므로 배선 저항을 작게 할 수 있다.
도 10의 (E) 및 (F)에는 배선(13)에 복수의 개구(13b)가 제공되어 있는 예를 나타내엇다. 개구(13b)는 배선(13)의 연장 방향에서의 길이가 만곡부(50a)의 길이보다 짧다. 이에 의하여, 배선(13)의 강도 및 밀착성을 높이면서 배선 저항을 낮게 할 수 있다.
도 10의 (E)에는 개구(13b)가 좌우 번갈아 배치된 예를 나타내었다. 또한 도 10의 (F)에는 개구(13b)가 정렬하도록 배치됨으로써 배선(13)이 격자 형상을 가지는 예를 나타내었다.
도 10의 (G) 및 (H)는 만곡부(50a)에 걸쳐 연장되는 개구(13a)와, 만곡부(50a)의 길이보다 짧은 개구(13b)가 혼재하는 예를 나타내었다. 이와 같은 구성에 의하여, 밀착성을 더 높일 수 있다.
도 10의 (G)에는 같은 형상의 개구(13b)를 만곡부(50a)에 걸쳐 배치한 경우의 예를 나타내었다. 또한 이에 한정되지 않고, 상이한 형상의 개구(13b)를 배선(13)의 연장 방향으로 배열하여도 좋다. 도 10의 (H)에는 일례로서 만곡부(50a)의 중앙부에 가까워질수록 개구(13b)의 길이가 짧아지는 예를 나타내었다.
도 10의 (I) 및 (J)에는 배선(13)에서 가는 부분과 굵은 부분이 번갈아 반복되는 예를 나타내었다. 이와 같은 형상으로 함으로써, 배선(13)의 가는 부분을 밀착성이 높은 부분으로 할 수 있으므로 배선(13)의 막 박리를 억제할 수 있다. 또한 이와 같이 가는 부분을 복수로 제공함으로써, 배선(13)의 연장 방향으로의 만곡에 대한 강도뿐만 아니라 비틀림에 대한 강도도 높일 수 있다.
도 10의 (I)에는 인접한 2개의 배선(13)을 같은 형상으로 한 경우를 나타내었다. 또한 도 10의 (J)에는 2개의 배선(13)의 굵은 부분과 가는 부분이 번갈아 배치되도록 형상을 상이하게 한 경우를 나타내었다. 도 10의 (J)에 나타낸 구성으로 함으로써 인접한 2개의 배선의 간격을 좁게 할 수 있으므로 배선 밀도를 높일 수 있다.
도 10의 (K) 및 (L)에는 배선(13)이 복수의 교차부(13c)를 가지는 예를 나타내었다. 또한 실질적으로 마름모형 형상을 가지는 개구(13d)가 하나의 교차부를 끼우도록 제공되어 있다. 이와 같은 구성으로 함으로써 만곡 및 비틀림에 대한 강도가 높고, 밀착성이 높고, 배선 저항이 낮은 배선(13)으로 할 수 있다.
도 10의 (K)에는 교차부(13c)가 배선(13)의 연장 방향으로 1열로 배열되는 형상의 예를 나타내었다. 도 10의 (L)에는 교차부(13c)가 배선(13)의 연장 방향으로 복수(여기서는 3열)로 배열되는 형상의 예를 나타내었다.
여기서, 도 10의 각 도면에 나타낸 바와 같이, 배선(13)의 윤곽 및 각 개구부의 윤곽은 모난 부분(예각의 부분 또는 둔각의 부분)을 가지지 않고, 만곡 형상 또는 원호 형상 등의 둥그스름한 형상으로 하는 것이 바람직하다. 배선(13)이 모난 부분을 가지면, 외력이 가해질 때 상기 모난 부분이 크랙의 기점이 되고, 최악의 경우에는, 배선(13)이 단선될 수도 있다. 그러므로, 배선(13)의 윤곽 및 개구부의 윤곽을 둥그스름한 형상으로 하면 크랙이 생기기 어려운 배선(13)으로 할 수 있다.
여기까지가 배선의 구성예에 대한 설명이다.
[단면 구성예 2]
아래에서는 표시 장치의 더 구체적인 단면 구성예에 대하여 설명한다.
[구성예 1]
도 11에 표시 장치(10a)의 단면 개략도를 나타내었다. 도 11은 도 8의 (A)에 나타낸 표시 장치(10a)의 일점쇄선 S-T에서의 단면에 상당한다.
도 11에는 표시부(11)와, 회로부(52)와, 만곡부(50a)와, 접속 단자(12)를 포함한 단면을 나타내었다. 표시부(11)에는 트랜지스터(750) 및 용량 소자(790)가 제공되어 있다. 회로부(52)에는 트랜지스터(752)가 제공되어 있다. 접속 단자(12)에는 접속체(780)를 통하여 FPC(716)가 접속되어 있다.
트랜지스터(750) 및 트랜지스터(752)는 채널이 형성되는 반도체층에 산화물 반도체를 적용한 트랜지스터이다. 또한 이에 한정되지 않고, 반도체층에 실리콘(비정질 실리콘, 다결정 실리콘, 또는 단결정 실리콘)이나, 유기 반도체를 사용한 트랜지스터를 적용할 수도 있다.
본 실시형태에서 사용하는 트랜지스터는 고순도화되고 산소 결손의 형성이 억제된 산화물 반도체막을 가진다. 상기 트랜지스터는 오프 전류를 매우 낮게 할 수 있다. 그러므로, 이와 같은 트랜지스터가 적용된 화소는 화상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있고, 화상 신호 등의 기록 간격도 길게 설정할 수 있다. 따라서, 리프레시 동작의 빈도를 적게 할 수 있기 때문에, 소비 전력을 저감할 수 있다.
또한 본 실시형태에서 사용하는 트랜지스터는 비교적 높은 전계 효과 이동도를 얻을 수 있기 때문에 고속 구동이 가능하다. 예를 들어 이와 같은 고속 구동이 가능한 트랜지스터를 표시 장치에 사용함으로써, 화소의 스위칭 트랜지스터와 구동 회로부에 사용되는 드라이버 트랜지스터를 동일 기판 위에 형성할 수 있다. 즉, 실리콘 웨이퍼 등으로 형성된 구동 회로를 적용하지 않는 구성도 가능하기 때문에 표시 장치의 부품 점수를 삭감할 수 있다. 또한, 화소에서도, 고속 구동이 가능한 트랜지스터를 사용함으로써, 고화질의 화상을 제공할 수 있다.
용량 소자(790)는 트랜지스터(750)가 가지는 제 1 게이트 전극과 동일한 막을 가공하여 형성되는 하부 전극과, 반도체층과 동일한 금속 산화물막을 가공하여 형성되는 상부 전극을 가진다. 상부 전극은 트랜지스터(750)의 소스 영역 및 드레인 영역과 마찬가지로 저저항화되어 있다. 또한 하부 전극과 상부 전극 사이에는 트랜지스터(750)의 제 1 게이트 절연층으로서 기능하는 절연막의 일부가 제공된다. 즉, 용량 소자(790)는 한 쌍의 전극 사이에 유전체막으로서 기능하는 절연막이 끼워진 적층형 구조를 가진다. 또한 상부 전극에는 트랜지스터(750)의 소스 전극 및 드레인 전극과 동일한 막을 가공하여 얻어지는 배선이 접속되어 있다.
또한 트랜지스터(750), 트랜지스터(752), 및 용량 소자(790) 위에는 평탄화막으로서 기능하는 절연층(770)이 제공되어 있다.
표시부(11)가 가지는 트랜지스터(750)와 회로부(52)가 가지는 트랜지스터(752)에는 상이한 구조의 트랜지스터를 사용하여도 좋다. 예를 들어 이들 중 어느 한쪽에 톱 게이트형 트랜지스터를 적용하고 다른 쪽에 보텀 게이트형 트랜지스터를 적용한 구성으로 하여도 좋다. 또한 상기 회로부(53)에 대해서도 회로부(52)와 마찬가지이다.
또한 트랜지스터(750) 및 트랜지스터(752)의 구성에 대해서는 상기 단면 구성예 1을 원용할 수 있다.
배선(13), 접속 단자(12), 및 배선(15)의 구성에 대해서는 상기 단면 구성예 1 및 변형예 등을 원용할 수 있다.
표시 장치(10a)는 각각이 지지 기판으로서 기능하는 기판(51)과 기판(740)을 가진다. 기판(51) 및 지지 기판(740)으로서는, 예를 들어 유리 기판 또는 플라스틱 기판 등의 가요성을 가지는 기판을 사용할 수 있다.
트랜지스터(750), 트랜지스터(752), 용량 소자(790) 등은 절연층(744) 위에 제공된다. 기판(51)과 절연층(744)은 접착층(742)에 의하여 접합되어 있다.
또한 표시 장치(10a)는 발광 소자(782), 착색층(736), 차광층(738) 등을 가진다.
발광 소자(782)는 도전층(772), EL층(786), 및 도전층(788)을 가진다. 도전층(772)은 트랜지스터(750)가 가지는 소스 전극 또는 드레인 전극과 전기적으로 접속된다. 도전층(772)은 절연층(770) 위에 제공되고, 화소 전극으로서 기능한다. 또한 도전층(772)의 단부를 덮어 절연층(730)이 제공되고, 절연층(730) 및 도전층(772) 위에 EL층(786)과 도전층(788)이 적층되어 제공되어 있다.
도전층(772)에는 가시광에 대하여 반사성을 가지는 재료를 사용할 수 있다. 예를 들어, 알루미늄, 은 등을 포함한 재료를 사용할 수 있다. 또한 도전층(788)에는 가시광에 대하여 투광성을 가지는 재료를 사용할 수 있다. 예를 들어, 인듐, 아연, 주석 등을 포함하는 산화물 재료를 사용하는 것이 좋다. 그러므로, 발광 소자(782)는 피형성면과는 반대 측(기판(740) 측)에 광을 사출하는 톱 이미션형 발광 소자이다.
EL층(786)은 유기 화합물 또는 퀀텀닷(quantum dot) 등의 무기 화합물을 가진다. EL층(786)은 전류가 흘렀을 때 광을 나타내는 발광 재료를 포함한다.
발광 재료로서는, 형광 재료, 인광 재료, 열 활성화 지연 형광(Thermally Activated Delayed Fluorescence: TADF) 재료, 무기 화합물(퀀텀닷 재료 등) 등을 사용할 수 있다. 퀀텀닷에 사용할 수 있는 재료로서는, 콜로이드상 퀀텀닷 재료, 합금형 퀀텀닷 재료, 코어·셸형 퀀텀닷 재료, 코어형 퀀텀닷 재료 등을 들 수 있다.
차광층(738)과 착색층(736)은 절연층(746)의 한쪽의 면에 제공되어 있다. 착색층(736)은 발광 소자(782)와 중첩되는 위치에 제공되어 있다. 또한 차광층(738)은 표시부(11)에서, 발광 소자(782)와 중첩되지 않는 영역에 제공되어 있다. 또한 차광층(738)은 회로부(52) 등에도 중첩되어 제공되어 있어도 좋다.
기판(740)은 절연층(746)의 다른 쪽의 면에 접착층(747)에 의하여 접합되어 있다. 또한 기판(740)과 기판(51)은 밀봉층(732)에 의하여 접합되어 있다.
여기서는, 발광 소자(782)가 가지는 EL층(786)에 백색의 발광을 나타내는 발광 재료가 적용되어 있다. 발광 소자(782)가 발하는 백색의 발광은 착색층(736)에 의하여 착색되어 외부로 사출된다. EL층(786)은 상이한 색을 나타내는 화소에 걸쳐 제공된다. 표시부(11)에 적색의 광(R), 녹색의 광(G), 또는 청색의 광(B) 중 어느 것을 투과시키는 착색층(736)이 제공된 화소를 매트릭스상으로 배치함으로써, 표시 장치(10a)는 풀 컬러의 표시를 수행할 수 있다.
또한 도전층(788)으로서, 투과성 및 반사성을 가지는 도전막을 사용하여도 좋다. 이때, 도전층(772)과 도전층(788) 사이에서 미소 공진기(마이크로캐비티) 구조를 실현하고, 특정의 파장의 광을 강하게 하여 사출하는 구성으로 할 수 있다. 또한 이때 도전층(772)과 도전층(788) 사이에 광학 거리를 조정하기 위한 광학 조정층을 배치하고, 상기 광학 조정층의 두께를 상이한 색의 화소 간에서 상이하게 함으로써, 각 화소로부터 사출되는 광의 색 순도를 높이는 구성으로 하여도 좋다.
또한 EL층(786)을 화소마다 섬 형상으로, 또는 화소 열마다 줄무늬 형상으로 형성하는, 즉 개별 도포에 의하여 형성하는 경우에는, 착색층(736)이나 상술한 광학 조정층을 제공하지 않는 구성으로 하여도 좋다.
여기서, 절연층(744)과 절연층(746)에는 각각 투습성이 낮은 배리어막으로서 기능하는 무기 절연막을 사용하는 것이 바람직하다. 이와 같은 절연층(744)과 절연층(746) 사이에 발광 소자(782)나 트랜지스터(750) 등이 끼워진 구성으로 함으로써, 이들의 열화가 억제되고 신뢰성이 높은 표시 장치를 실현할 수 있다.
[구성예 2]
도 12에는 도 11과는 일부의 구성이 다른 표시 장치(10a)의 단면도를 나타내었다. 또한 도 12에서는 만곡부(50a)에서 표시 장치(10a)의 일부가 만곡되어 표시면 측과는 반대 측으로 접은 형태를 명시하였다.
도 12에 도시된 표시 장치(10a)에서는, 도 11에 나타낸 접착층(742)과 절연층(744) 사이에 수지층(743)이 제공되어 있다. 또한 기판(740) 대신에 보호층(749)을 가진다.
수지층(743)은 폴리이미드나 아크릴 등의 유기 수지를 포함하는 층이다. 절연층(744)은 산화 실리콘, 산화질화 실리콘, 질화 실리콘 등의 무기 절연 재료를 포함한 층이다. 수지층(743)과 기판(51)은 접착층(742)에 의하여 접합된다. 수지층(743)은 지지 기판(51)보다 얇은 것이 바람직하다.
보호층(749)은 밀봉층(732)과 접합되어 있다. 보호층(749)으로서는, 유리 기판이나 수지 필름 등을 사용할 수 있다. 또한 보호층(749)으로서, 편광판(원 편광판을 포함함), 산란판 등의 광학 부재나, 터치 센서 패널 등의 입력 장치, 또는 이들을 2개 이상 적층한 구성을 적용하여도 좋다. 또한 보호층(749)은 전자 기기의 하우징의 일부(예를 들어 화면이 되는 부분)을 구성하는 부재를 포함하여도 좋다.
또한 발광 소자(782)가 가지는 EL층(786)은 절연층(730) 및 도전층(772) 위에 섬 형상으로 제공되어 있다. EL층(786)을 부화소(subpixel)마다 발광색이 상이하게 되도록 형성함으로써, 착색층(736)을 사용하지 않고 컬러 표시를 실현할 수 있다.
또한 발광 소자(782)를 덮어 보호층(741)이 제공되어 있다. 보호층(741)은 발광 소자(782)로 물 등의 불순물이 확산되는 것을 방지하는 기능을 가진다. 보호층(741)은 도전층(788) 측으로부터 절연층(741a), 절연층(741b), 및 절연층(741c)이 이 순서대로 적층된 적층 구조를 가진다. 이때, 절연층(741a)과 절연층(741c)에는 물 등의 불순물에 대하여 배리어성이 높은 무기 절연막을, 절연층(741b)에는 평탄화막으로서 기능하는 유기 절연막을 각각 사용하는 것이 바람직하다. 또한 보호층(741)은 회로부(52) 등에도 연장되어 제공되어 있는 것이 바람직하다.
또한 밀봉층(732)보다 내측에서, 트랜지스터(750)나 트랜지스터(752) 등을 덮는 유기 절연막이 섬 형상으로 형성되는 것이 바람직하다. 바꿔 말하면, 상기 유기 절연막의 단부가 밀봉층(732)의 내측 또는 밀봉층(732)의 단부와 중첩된 영역에 위치하는 것이 바람직하다. 도 12에는, 절연층(770), 절연층(730), 및 절연층(741b)이 섬 형상으로 가공되어 있는 예를 나타내었다. 예를 들어 밀봉층(732)과 중첩된 부분에서는, 절연층(741c)과 절연층(741a)이 접촉하여 제공되어 있다. 이와 같이, 트랜지스터(750)나 트랜지스터(752)를 덮는 유기 절연막의 표면이 밀봉층(732)보다 외측에 노출되지 않는 구성으로 함으로써, 외부로부터 상기 유기 절연막을 통하여 트랜지스터(750)나 트랜지스터(752)로 물이나 수소가 확산되는 것을 적합하게 방지할 수 있다. 이에 의하여, 트랜지스터의 전기 특성의 변동을 억제할 수 있어, 신뢰성이 매우 높은 표시 장치를 실현할 수 있다.
또한 도 12에서, 만곡부(50a)는 기판(51), 접착층(742) 외, 절연층(744) 등의 무기 절연막이 제공되지 않은 부분을 가진다. 또한 만곡부(50a)에서 배선(13)이 노출되는 것을 방지하기 위하여 유기 재료를 포함한 절연층(770)이 배선(13)을 덮는 구성을 가진다. 도 12에 나타낸 구성에서는, 만곡부(50a)가 수지층(743), 배선(13), 및 절연층(770)이 적층된 적층 구조를 가진다.
만곡부(50a)에 가능한 한 무기 절연막을 제공하지 않고, 또한 금속 또는 합금을 포함하는 도전층과 유기 재료를 포함하는 층만을 적층시킨 구성으로 함으로써, 만곡시켰을 때 크랙이 생기는 것을 방지할 수 있다. 또한 만곡부(50a)에 기판(51)을 제공하지 않는 것에 의하여, 표시 장치(10a)의 일부를 매우 작은 곡률 반경으로 만곡시킬 수 있다.
또한 접속 단자(12)와 중첩된 영역에서, 수지층(743)에는 접착층(748)을 개재하여 지지체(720)가 접합되어 있다. 지지체(720)에는 기판(51) 등보다 강성이 높은 재료를 사용할 수 있다. 또는 지지체(720)는 전자 기기의 하우징의 일부 또는 전자 기기의 내부에 배치되는 부재의 일부이어도 좋다.
또한 도 12에서, 보호층(741) 위에는 도전층(761)이 제공되어 있다. 도전층(761)은 배선이나 전극으로서 사용할 수 있다.
또한 도전층(761)은 터치 센서가 표시 장치(10a)와 중첩하여 제공되는 경우에, 화소를 구동할 때의 전기적인 노이즈가 상기 터치 센서에 전달되는 것을 방지하기 위한 정전 차폐막으로서 기능할 수 있다. 이때, 도전층(761)에는 소정의 정전위가 공급되는 구성으로 하면 좋다.
또는 도전층(761)은 예를 들어 터치 센서의 전극으로서 사용할 수 있다. 이로써, 표시 장치(10a)를 터치 패널로서 기능시킬 수 있다. 예를 들어, 도전층(761)은 정전 용량 방식의 터치 센서의 전극 또는 배선으로서 사용할 수 있다. 이때, 도전층(761)은 검지 회로가 접속되는 배선 또는 전극이나, 센서 신호가 입력되는 배선 또는 전극으로서 사용할 수 있다. 이와 같이, 발광 소자(782) 위에 터치 센서를 형성함으로써, 부품 수를 삭감할 수 있고, 전자 기기 등의 제조 비용을 삭감할 수 있다.
도전층(761)은 발광 소자(782)와 중첩되지 않은 부분에 제공되는 것이 바람직하다. 예를 들어 도전층(761)은 절연층(730)과 중첩되는 위치에 제공할 수 있다. 이로써, 도전층(761)으로서 도전성이 비교적 낮은 투명 도전막을 사용할 필요가 없고, 도전성이 높은 금속이나 합금 등을 사용할 수 있기 때문에, 센서의 감도를 높일 수 있다.
또한 도전층(761)을 사용하여 구성할 수 있는 터치 센서의 방식으로서는, 정전 용량 방식에 한정되지 않고, 저항막 방식, 표면 탄성파 방식, 적외선 방식, 광학 방식, 감압 방식 등 다양한 방식을 사용할 수 있다. 또는 이들 중 2개 이상을 조합하여 사용하여도 좋다.
[구성예 3]
도 13에는, 표시 소자로서 액정 소자를 사용한 경우의 표시 장치(10b)의 단면 개략도를 나타내었다. 도 13에는 회로부(52), 표시부(11), 및 접속 단자(12)를 포함한 영역의 단면도를 나타내었다.
도 13에 나타낸 표시 장치(10b)는 기판(701)과 기판(705) 사이에 트랜지스터(721), 트랜지스터(722), 액정 소자(710) 등을 가진다. 기판(701)과 기판(705)은 밀봉층(732)에 의하여 접합되어 있다.
여기서는, 트랜지스터(721)와 트랜지스터(722)로서 보텀 게이트형 트랜지스터를 적용한 경우에 대하여 나타내었다. 트랜지스터, 배선(13), 접속 단자(12), 및 배선(15) 등에 대해서는 상기 단면 구성예 1을 원용할 수 있다.
액정 소자(710)는 도전층(711), 액정(712), 및 도전층(713)을 가진다. 도전층(713)은 기판(701) 위에 제공된다. 도전층(713) 위에 하나 이상의 절연층이 제공되어 있고, 상기 절연층 위에 도전층(711)이 제공되어 있다. 또한 액정(712)은 도전층(711)과 기판(705) 사이에 위치한다. 도전층(713)은 배선(723)과 전기적으로 접속되고, 공통 전극으로서 기능한다. 도전층(711)은 트랜지스터(721)와 전기적으로 접속되고, 화소 전극으로서 기능한다. 배선(723)에는 공통 전위가 공급된다.
도 13에 나타낸 액정 소자(710)는 수평 전계 방식(예를 들어 FFS(Fringe Field Switching) 모드)가 적용된 액정 소자이다. 도전층(711)은 빗살 형상, 또는 슬릿을 가지는 상면 형상을 가진다. 액정 소자(710)는 도전층(711)과 도전층(713) 사이에 생기는 전계에 의하여 액정(712)의 배향 상태가 제어된다.
또한 도전층(711), 도전층(713), 및 이들에 협지된 하나 이상의 절연층의 적층 구조에 의하여, 저장 용량 소자(storage capacitor)로서 기능하는 용량 소자(790)가 형성되어 있다. 그러므로 용량 소자를 별도로 제공할 필요가 없으므로 개구율을 높일 수 있다.
도전층(711) 및 도전층(713) 각각에는 가시광에 대하여 투광성을 가지는 재료 또는 반사성을 가지는 재료를 사용할 수 있다. 투광성 재료로서는 예를 들어 인듐, 아연, 주석 등을 포함한 산화물 재료를 사용하는 것이 좋다. 반사성 재료로서는 예를 들어 알루미늄, 은 등을 포함한 재료를 사용하는 것이 좋다.
도전층(711) 및 도전층(713) 중 어느 한쪽 또는 양쪽에 반사성 재료를 사용하면, 표시 장치(10b)는 반사형 액정 표시 장치가 된다. 한편, 도전층(711) 및 도전층(713)의 양쪽에 투광성 재료를 사용하면, 표시 장치(10b)는 투과형 액정 표시 장치가 된다. 반사형 액정 표시 장치의 경우, 시인 측에 편광판을 제공한다. 한편, 투과형 액정 표시 장치의 경우, 액정 소자를 끼우도록 한 쌍의 편광판을 제공한다.
도 13에는 투과형 액정 표시 장치의 예를 나타내었다. 기판(701)보다 외측에 편광판(755)과 광원(757)이 제공되어 있고, 기판(705)보다 외측에 편광판(756)이 제공되어 있다. 광원(757)은 백라이트로서 기능한다.
기판(705)의 기판(701) 측 면에는, 차광층(738) 및 착색층(736)이 제공되어 있다. 또한 차광층(738) 및 착색층(736)을 덮어 평탄화층으로서 기능하는 절연층(734)이 제공되어 있다. 절연층(734)의 기판(701) 측의 면에는 스페이서(727)가 제공되어 있다.
또한 액정(712)은 도전층(711)을 덮는 배향막(725)과, 절연층(734)을 덮는 배향막(726) 사이에 위치한다. 또한 배향막(725) 및 배향막(726)은 불필요하면 제공하지 않아도 된다.
또한 도 13에는 도시하지 않았지만, 기판(705)보다 외측에 위상차 필름, 반사 방지 필름 등의 광학 부재(광학 필름), 보호 필름, 오염 방지 필름 등을 적절히 제공할 수 있다. 방사 방지 필름으로서는, AG(Anti Glare) 필름, AR(Anti Reflection) 필름 등이 있다.
액정(712)에는 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정(PDLC: Polymer Dispersed Liquid Crystal), 고분자 네트워크형 액정(PNLC: Polymer Network Liquid Crystal), 강유전성 액정, 반강유전성 액정 등을 사용할 수 있다. 또한 횡전계 방식을 채용하는 경우, 배향막을 사용하지 않는 블루상을 나타내는 액정을 사용하여도 좋다.
또한 액정 소자의 모드로서는 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In-Plane-Switching) 모드, FFS 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, ECB(Electrically Controlled Birefringence) 모드, 게스트 호스트 모드 등을 사용할 수 있다.
또한 액정(712)에 고분자 분산형 액정이나, 고분자 네트워크형 액정 등을 사용한, 산란형 액정을 사용할 수도 있다. 이때, 착색층(736)을 제공하지 않고 흑백 표시를 수행하는 구성으로 하여도 좋고, 착색층(736)을 사용하여 컬러 표시를 수행하는 구성으로 하여도 좋다.
또한 액정 소자의 구동 방법으로서 계시 가법 혼색법에 의거하여 컬러 표시를 수행하는 시간 분할 표시 방식(필드 시??셜 구동 방식이라고도 함)을 적용하여도 좋다. 그 경우, 착색층(736)을 제공하지 않는 구성으로 할 수 있다. 시간 분할 표시 방식을 사용한 경우, 예를 들어 R(적색), G(녹색), B(청색) 각각의 색을 발하는 부화소를 제공할 필요가 없기 때문에, 화소의 개구율을 향상시키거나, 정세도를 높일 수 있다는 등의 이점이 있다.
도 13에 나타낸 표시 장치(10b)는 화소 전극으로서 기능하는 도전층(711)이나 공통 전극으로서 기능하는 도전층(713)의 피형성면 측에 평탄화층으로서 기능하는 유기 절연막을 제공하지 않는 구성을 가진다. 또한 표시 장치(10b)가 가지는 트랜지스터(721) 등으로서, 제작 공정이 비교적 짧은 보텀 게이트형 트랜지스터가 적용되어 있다. 또한 상술한 바와 같이, 배선(13), 접속 단자(12), 및 배선(15) 등은 특별한 공정을 늘리지 않고 트랜지스터나 액정 소자 등의 제조 공정과 공통의 공정으로 제작할 수 있다. 이와 같은 구성으로 함으로써, 제조 비용을 저감할 수 있고, 또한 제조 수율을 높일 수 있고, 신뢰성이 높은 표시 장치를 저렴하게 제공할 수 있다.
여기까지가 단면 구성예 2에 대한 설명이다.
[구성 요소에 대하여]
아래에서는 표시 장치에 적용할 수 있는 트랜지스터 등의 구성 요소에 대하여 설명한다.
[기판]
기판의 재질 등에 큰 제한은 없지만 적어도 나중의 열처리에 견딜 수 있을 정도의 내열성을 가질 필요가 있다. 예를 들어 실리콘이나 탄소화 실리콘을 재료로 한 단결정 반도체 기판, 다결정 반도체 기판, 실리콘 저마늄 등으로 이루어지는 화합물 반도체 기판, SOI 기판, 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판 등을 기판으로서 사용하여도 좋다. 또한 이들 기판 위에 반도체 소자가 제공된 것을 기판으로서 사용하여도 좋다.
또한 기판으로서 가요성 기판을 사용하고, 가요성 기판 위에 표시 장치를 직접 형성하여도 좋다. 또는 기판과 표시 장치 사이에 박리층을 제공하여도 좋다. 박리층은, 그 위에 표시 장치의 일부 또는 전부를 완성시킨 후에 기판으로부터 분리하고 다른 기판에 전재(轉載)하기 위하여 사용할 수 있다. 그 때, 표시 장치는 내열성이 떨어지는 기판이나 가요성 기판에도 전재할 수 있다.
[트랜지스터]
트랜지스터는 게이트 전극으로서 기능하는 도전층과, 반도체층과, 소스 전극으로서 기능하는 도전층과, 드레인 전극으로서 기능하는 도전층과, 게이트 절연층으로서 기능하는 절연층을 가진다.
또한 본 발명의 일 형태의 표시 장치가 가지는 트랜지스터의 구조는 특별히 한정되지 않는다. 예를 들어, 플레이너형 트랜지스터로 하여도 좋고, 스태거형 트랜지스터로 하여도 좋고, 역 스태거형 트랜지스터로 하여도 좋다. 또한 톱 게이트형 및 보텀 게이트형 중 어느 구조를 가지는 트랜지스터로 하여도 좋다. 또는 채널의 상하에 게이트 전극이 제공되어 있어도 좋다.
트랜지스터에 사용하는 반도체 재료의 결정성에 대해서도 특별히 한정되지 않고, 비정질 반도체, 단결정 반도체, 또는 단결정 이외의 결정성을 가지는 반도체(미결정 반도체, 다결정 반도체, 또는 일부에 결정 영역을 가지는 반도체) 중 어느 것을 사용하여도 좋다. 단결정 반도체 또는 결정성을 가지는 반도체를 사용하면, 트랜지스터 특성의 열화를 억제할 수 있어 바람직하다.
아래에서는 특히 금속 산화물막을 채널이 형성되는 반도체층에 사용하는 트랜지스터에 대하여 설명한다.
트랜지스터에 사용하는 반도체 재료로서는, 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상인 금속 산화물을 사용할 수 있다. 대표적으로는 인듐을 포함한 금속 산화물 등이 있고, 예를 들어 후술되는 CAC-OS 등을 사용할 수 있다.
실리콘보다 밴드 갭이 넓고, 또한 캐리어 농도가 작은 금속 산화물을 사용한 트랜지스터는 오프 전류가 낮기 때문에, 트랜지스터에 직렬로 접속된 용량 소자에 축적된 전하가 장기간 유지될 수 있다.
반도체층은, 예를 들어 인듐, 아연, 및 M(M은 알루미늄, 타이타늄, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 세륨, 주석, 네오디뮴 또는 하프늄 등의 금속)을 포함하는 In-M-Zn계 산화물로 표기되는 막으로 할 수 있다.
반도체층을 구성하는 금속 산화물이 In-M-Zn계 산화물인 경우, In-M-Zn 산화물을 성막하기 위하여 사용되는 스퍼터링 타깃의 금속 원소의 원자수비는 In≥M, Zn≥M을 만족시키는 것이 바람직하다. 이와 같은 스퍼터링 타깃의 금속 원소의 원자수비로서는 In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5:1:8 등이 바람직하다. 또한 성막되는 반도체층의 원자수비는 각각, 상기 스퍼터링 타깃에 포함되는 금속 원소의 원자수비의 ±40%의 변동을 포함한다.
반도체층으로서는, 캐리어 농도가 낮은 금속 산화물막을 사용한다. 예를 들어 반도체층은 캐리어 농도가 1×1017cm-3 이하, 바람직하게는 1×1015cm-3 이하, 더 바람직하게는 1×1013cm-3 이하, 더욱 바람직하게는 1×1011cm-3 이하, 더더욱 바람직하게는 1×1010cm-3 미만이고, 1×10-9cm-3 이상인 금속 산화물을 사용할 수 있다. 이와 같은 금속 산화물을 고순도 진성 또는 실질적으로 고순도 진성인 금속 산화물이라고 부른다. 상기 산화물 반도체는 결함 준위 밀도가 낮고 안정적인 특성을 가지는 금속 산화물이라고 할 수 있다.
또한 이들에 한정되지 않고, 필요로 하는 트랜지스터의 반도체 특성 및 전기 특성(전계 효과 이동도, 문턱 전압 등)에 따라 적절한 조성의 산화물 반도체를 사용하면 좋다. 또한 필요로 하는 트랜지스터의 반도체 특성을 얻기 위하여, 반도체층의 캐리어 농도나 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 거리, 밀도 등을 적절한 것으로 하는 것이 바람직하다.
반도체층을 구성하는 금속 산화물에서, 14족 원소 중 하나인 실리콘이나 탄소가 포함되면 반도체층에서 산소 결손이 증가되어 n형화된다. 그러므로, 반도체층에서의 실리콘이나 탄소의 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 알칼리 금속 및 알칼리 토금속은 금속 산화물과 결합되면 캐리어를 생성하는 경우가 있고, 트랜지스터의 오프 전류가 증대되는 경우가 있다. 이 때문에 반도체층에서의 이차 이온 질량 분석법에 의하여 얻어지는 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 반도체층을 구성하는 금속 산화물에 질소가 포함되면, 캐리어인 전자가 생기고 캐리어 농도가 증가되므로 n형화되기 쉽다. 이 결과, 질소가 포함되는 금속 산화물을 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 반도체층에서의 이차 이온 질량 분석법에 의하여 얻어지는 질소 농도는 5×1018atoms/cm3 이하로 하는 것이 바람직하다.
산화물 반도체는 단결정 산화물 반도체와 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는 CAAC-OS(c-axis-aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 있다.
또한 본 발명의 일 형태에 개시되는 트랜지스터의 반도체층에는 상술한 비단결정 산화물 반도체를 적합하게 사용할 수 있다. 또한 비단결정 산화물 반도체로서는 nc-OS 또는 CAAC-OS를 적합하게 사용할 수 있다.
또한 반도체층이 CAAC-OS의 영역, 다결정 산화물 반도체의 영역, nc-OS의 영역, a-like OS의 영역, 및 비정질 산화물 반도체의 영역 중 2종류 이상을 가지는 혼합막이어도 좋다. 혼합막은 예를 들어 상술한 영역 중 어느 2종류 이상의 영역을 포함하는 단층 구조 또는 적층 구조를 가지는 경우가 있다.
또한 본 발명의 일 형태에 개시되는 트랜지스터의 반도체층에는, CAC-OS(Cloud-Aligned Composite oxide semiconductor)를 사용하는 것이 바람직하다. CAC-OS를 사용함으로써 트랜지스터에 높은 전기 특성 또는 높은 신뢰성을 부여할 수 있다.
아래에서는 CAAC(c-axis aligned crystal)에 대하여 설명한다. CAAC는 결정 구조의 일례를 나타낸다.
CAAC 구조란 복수의 나노 결정(최대 직경이 10nm 미만인 결정 영역)을 가지는 박막 등의 결정 구조의 하나이고, 각 나노 결정은 c축이 특정의 방향으로 배향하고, 또한 a축 및 b축은 배향성을 가지지 않고, 나노 결정들이 입계를 형성하지 않고 연속적으로 연결된다는 특징을 가지는 결정 구조이다. 특히 CAAC 구조를 가지는 박막은 각 나노 결정의 c축이 박막의 두께 방향, 피형성면의 법선 방향, 또는 박막의 표면의 법선 방향으로 배향하기 쉽다는 특징을 가진다.
CAAC-OS(Oxide Semiconductor)는 결정성이 높은 산화물 반도체이다. 한편, CAAC-OS는 명확한 결정립계를 확인할 수 없기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물의 혼입이나 결함의 생성 등에 의하여 저하되는 경우가 있기 때문에, CAAC-OS는 불순물이나 결함(산소 결손 등)이 적은 산화물 반도체라고도 할 수 있다. 따라서, CAAC-OS를 가지는 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 산화물 반도체는 열에 강하고 신뢰성이 높다.
여기서, 결정학에서 단위 격자를 구성하는 a축, b축, 및 c축의 3개의 축(결정축)에 대하여 특이적인 축을 c축으로 한 단위 격자를 취하는 것이 일반적이다. 특히 층상 구조를 가지는 결정에서는 층의 면 방향에 평행한 2개의 축을 a축 및 b축으로 하고, 층과 교차하는 축을 c축으로 하는 것이 일반적이다. 이와 같은 층상 구조를 가지는 결정의 대표적인 예로서 육방정계로 분류되는 그래파이트가 있고, 그 단위 격자의 a축 및 b축은 벽개(劈開)면에 평행하고, c축은 벽개면과 직교한다. 예를 들어 층상 구조인 YbFe2O4형의 결정 구조를 가지는 InGaZnO4의 결정은 육방정계로 분류될 수 있고, 그 단위 격자의 a축 및 b축은 층의 면 방향에 평행하고, c축은 층(즉 a축 및 b축)과 직교한다.
미결정 구조를 가지는 산화물 반도체막(미결정 산화물 반도체막)은 TEM에 의한 관찰 이미지에서는 결정부를 명확히 확인할 수 없는 경우가 있다. 미결정 산화물 반도체막에 포함되는 결정부는 1nm 이상 100nm 이하, 또는 1nm 이상 10nm 이하의 크기인 경우가 많다. 특히, 1nm 이상 10nm 이하, 또는 1nm 이상 3nm 이하의 미결정인 나노 결정(nc: nanocrystal)을 가지는 산화물 반도체막을 nc-OS(nanocrystalline Oxide Semiconductor)막이라고 부른다. 또한 nc-OS막은 예를 들어 TEM에 의한 관찰 이미지에서는 결정립계를 명확히 확인할 수 없는 경우가 있다.
nc-OS막은, 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 또한 nc-OS막은 상이한 결정부들 사이에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서, nc-OS막은 분석 방법에 따라서는 비정질 산화물 반도체막과 구별하지 못하는 경우가 있다. 예를 들어 nc-OS막에 대하여 결정부보다 큰 직경의 X선을 사용하는 XRD 장치를 사용하여 구조 해석을 수행하면, out-of-plane법에 의한 해석에서는 결정면을 나타내는 피크가 검출되지 않는다. 또한 결정부보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자선을 사용하는 전자선 회절(제한 시야 전자선 회절이라고도 함)을 nc-OS막에 대하여 수행하면 헤일로 패턴과 같은 회절 패턴이 관측된다. 한편, nc-OS막에 대하여, 결정부의 크기에 가깝거나 결정부보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)의 전자선을 사용하는 전자선 회절(나노 빔 전자선 회절이라고도 함)을 수행하면, 원을 그리듯이 휘도가 높은 링 형상의 영역이 관측되고, 상기 링 형상의 영역 내에 복수의 스폿이 관측되는 경우가 있다.
nc-OS막은 비정질 산화물 반도체막보다 결함 준위 밀도가 낮다. 다만, nc-OS막은 상이한 결정부들 사이에서 결정 방위에 규칙성이 보이지 않는다. 그러므로, nc-OS막은 CAAC-OS막에 비하여 결함 준위 밀도가 높아진다. 따라서, nc-OS막은 CAAC-OS막에 비하여 캐리어 농도가 높고 전자 이동도가 높아지는 경우가 있다. 따라서, nc-OS막을 사용한 트랜지스터는 높은 전계 효과 이동도를 나타내는 경우가 있다.
nc-OS막은 CAAC-OS막과 비교하여 성막 시의 산소 유량비를 작게 함으로써 형성할 수 있다. 또한 nc-OS막은 CAAC-OS막과 비교하여 성막 시의 기판 온도를 낮게 하는 것에 의해서도 형성할 수 있다. 예를 들어, nc-OS막은 기판 온도를 비교적 저온(예를 들어 130℃ 이하의 온도)으로 한 상태, 또는 기판을 가열하지 않은 상태에서도 성막할 수 있기 때문에, 대형의 유리 기판이나 수지 기판 등을 사용하는 경우에 적합하므로, 생산성을 높일 수 있다.
금속 산화물의 결정 구조의 일례에 대하여 설명한다. In-Ga-Zn 산화물 타깃(In:Ga:Zn=4:2:4.1[원자수비])을 사용하여, 기판 온도 100℃ 이상 130℃ 이하에서 스퍼터링법에 의하여 형성한 금속 산화물은 nc(nano crystal) 구조 및 CAAC 구조 중 어느 한쪽의 결정 구조 또는 이들이 혼재된 구조를 가지기 쉽다. 한편, 기판 온도를 실온(R.T.)으로 하고 형성한 금속 산화물은 nc의 결정 구조를 가지기 쉽다. 또한 여기서 실온(R.T.)은 기판을 의도적으로 가열하지 않는 경우의 온도를 포함한다.
<CAC-OS의 구성>
아래에서는 본 발명의 일 형태에 개시된 트랜지스터에 사용할 수 있는 CAC(Cloud-Aligned Composite)-OS의 구성에 대하여 설명한다.
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 편재한 재료의 한 구성이다. 또한 아래에서는 금속 산화물에 하나 또는 하나 이상의 금속 원소가 편재하고, 상기 금속 원소를 가지는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 금속 산화물은 적어도 인듐을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이에 더하여 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
예를 들어, In-Ga-Zn 산화물에서의 CAC-OS(CAC-OS 중에서도 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 불러도 좋음)란, 인듐 산화물(이하, InOX1(X1은 0보다 큰 실수임)로 함) 또는 인듐 아연 산화물(이하, InX2ZnY2OZ2(X2, Y2, 및 Z2는 0보다 큰 실수임)로 함)과, 갈륨 산화물(이하, GaOX3(X3은 0보다 큰 실수임)으로 함) 또는 갈륨 아연 산화물(이하, GaX4ZnY4OZ4(X4, Y4, 및 Z4는 0보다 큰 실수임)로 함) 등으로 재료가 분리함으로써 모자이크 패턴이 되고, 모자이크 패턴의 InOX1 또는 InX2ZnY2OZ2가 막 내에 균일하게 분포한 구성(이하, 클라우드상이라고도 함)이다.
즉 CAC-OS는 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 혼합된 구성을 가지는 복합 금속 산화물이다. 또한 본 명세서에서, 예를 들어 제 1 영역의 원소 M에 대한 In의 원자수비가 제 2 영역의 원소 M에 대한 In의 원자수비보다 큰 것을, 제 1 영역은 제 2 영역과 비교하여 In의 농도가 높다고 한다.
또한 IGZO는 통칭이며, In, Ga, Zn, 및 O로 이루어지는 하나의 화합물을 뜻하는 경우가 있다. 대표적인 예로서, InGaO3(ZnO)m1(m1은 자연수임) 또는 In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1, m0은 임의의 수임)으로 나타내어지는 결정성 화합물을 들 수 있다.
상기 결정성 화합물은 단결정 구조, 다결정 구조, 또는 CAAC 구조를 가진다. 또한 CAAC 구조는, 복수의 IGZO의 나노 결정이 c축 배향을 가지고 또한 a-b면에서는 배향하지 않고 연결된 결정 구조이다.
한편, CAC-OS는 금속 산화물의 재료 구성에 관한 것이다. CAC-OS란 In, Ga, Zn, 및 O를 포함한 재료 구성에서, 일부에 Ga를 주성분으로 하는 나노 입자상으로 관찰되는 영역, 및 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 각각 모자이크 패턴으로 무작위로 분산되는 구성을 말한다. 따라서, CAC-OS에서 결정 구조는 부차적인 요소이다.
또한 CAC-OS는 조성이 상이한 2종류 이상의 막의 적층 구조를 포함하지 않는 것으로 한다. 예를 들어, In을 주성분으로 하는 막과, Ga를 주성분으로 하는 막의 2층으로 이루어지는 구조는 포함하지 않는다.
또한 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역에서는, 명확한 경계를 관찰할 수 없는 경우가 있다.
또한 갈륨 대신에 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류가 포함되는 경우, CAC-OS는 일부에 상기 금속 원소를 주성분으로 하는 나노 입자상으로 관찰되는 영역과, 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 각각 모자이크 패턴으로 무작위로 분산되어 있는 구성을 말한다.
CAC-OS는 예를 들어 기판을 의도적으로 가열하지 않는 조건하에서 스퍼터링법으로 형성할 수 있다. 또한 CAC-OS를 스퍼터링법에 의하여 형성하는 경우, 성막 가스로서 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 어느 하나 또는 복수를 사용하면 좋다. 또한 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량비는 낮을수록 바람직하고, 예를 들어 산소 가스의 유량비를 0% 이상 30% 미만, 바람직하게는 0% 이상 10% 이하로 하는 것이 바람직하다.
CAC-OS는 X선 회절(XRD: X-ray diffraction) 측정법의 하나인 Out-of-plane법에 의한 θ/2θ 스캔을 사용하여 측정하였을 때 명확한 피크가 관찰되지 않는다는 특징을 가진다. 즉 X선 회절 측정으로부터 측정 영역의 a-b면 방향 및 c축 방향의 배향이 보이지 않는 것을 알 수 있다.
또한 CAC-OS는 프로브 직경이 1nm인 전자선(나노 빔 전자선이라고도 함)을 조사함으로써 얻어지는 전자선 회절 패턴에서, 휘도가 높은 링 형상의 휘도가 높은 영역과 상기 링 형상의 영역 내에 복수의 휘점이 관측된다. 따라서 전자선 회절 패턴으로부터 CAC-OS의 결정 구조는 평면 방향 및 단면 방향에서 배향성을 가지지 않는 nc(nano-crystal) 구조를 가진다는 것을 알 수 있다.
또한 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑에 의하여, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 편재하고 혼합되어 있는 구조를 가진다는 것을 확인할 수 있다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 상이한 구조이고, IGZO 화합물과는 상이한 성질을 가진다. 즉, CAC-OS는 GaOX3 등이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역으로 서로 상분리(相分離)되어, 각 원소를 주성분으로 하는 영역이 모자이크 패턴인 구조를 가진다.
여기서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역은 GaOX3 등이 주성분인 영역과 비교하여 도전성이 높은 영역이다. 즉, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역을 캐리어가 흐름으로써, 금속 산화물로서의 도전성이 발현된다. 따라서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 금속 산화물 내에 클라우드상으로 분포됨으로써, 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편, GaOX3 등이 주성분인 영역은 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역과 비교하여 절연성이 높은 영역이다. 즉, GaOX3 등이 주성분인 영역이 금속 산화물 내에 분포됨으로써, 누설 전류를 억제하여 양호한 스위칭 동작을 실현할 수 있다.
따라서 CAC-OS를 반도체 소자에 사용한 경우, GaOX3 등에 기인하는 절연성과, InX2ZnY2OZ2 또는 InOX1에 기인하는 도전성이 상보적으로 작용함으로써, 높은 온 전류(Ion) 및 높은 전계 효과 이동도(μ)를 실현할 수 있다.
또한 CAC-OS를 사용한 반도체 소자는 신뢰성이 높다. 따라서, CAC-OS는 디스플레이를 비롯한 다양한 반도체 장치에 최적이다.
또한 반도체층에 CAC-OS를 가지는 트랜지스터는 전계 효과 이동도가 높고, 또한 구동 능력이 높기 때문에, 상기 트랜지스터를 구동 회로, 대표적으로는 게이트 신호를 생성하는 주사선 구동 회로에 사용함으로써, 베젤 폭의 좁은(슬림 베젤이라고도 함) 표시 장치를 제공할 수 있다. 또한 상기 트랜지스터를, 표시 장치가 가지는 신호선 구동 회로(특히 신호선 구동 회로가 가지는 시프트 레지스터의 출력 단자와 접속되는 디멀티플렉서)에 사용함으로써, 표시 장치와 접속되는 배선수가 적은 표시 장치를 제공할 수 있다.
또한 반도체층에 CAC-OS를 가지는 트랜지스터는 저온 폴리실리콘을 사용한 트랜지스터와 같은 레이저 결정화 공정이 불필요하다. 그러므로 대면적 기판을 사용한 표시 장치이어도 제조 비용을 저감할 수 있다. 또한 울트라 하이비전('4K 해상도', '4K2K', '4K'), 슈퍼 하이비전('8K 해상도', '8K4K', '8K')과 같이 해상도가 높고, 또한 대형의 표시 장치에서, 반도체층에 CAC-OS를 가지는 트랜지스터를 구동 회로 및 표시부에 사용함으로써 단시간에 기록할 수 있고, 표시 불량을 저감할 수 있어 바람직하다.
또는 트랜지스터의 채널이 형성되는 반도체에 실리콘을 사용하여도 좋다. 실리콘으로서 비정질 실리콘을 사용하여도 좋지만 특히 결정성을 가지는 실리콘을 사용하는 것이 바람직하다. 예를 들어, 미결정 실리콘, 다결정 실리콘, 단결정 실리콘 등을 사용하는 것이 바람직하다. 특히, 다결정 실리콘은 단결정 실리콘에 비하여 저온에서 형성할 수 있고, 또한 비정질 실리콘에 비하여 높은 전계 효과 이동도와 높은 신뢰성을 가진다.
[도전층]
트랜지스터의 게이트, 소스, 및 드레인 외에, 표시 장치를 구성하는 각종 배선 및 전극 등의 도전층에 사용할 수 있는 재료로서는 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 또는 텅스텐 등의 금속, 또는 이를 주성분으로 하는 합금 등을 들 수 있다. 또한 이들 재료를 포함한 막을 포함하는 단층 구조 또는 적층 구조를 사용할 수 있다. 예를 들어, 실리콘을 포함한 알루미늄막의 단층 구조, 타이타늄막 위에 알루미늄막을 적층하는 2층 구조, 텅스텐막 위에 알루미늄막을 적층하는 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막을 적층하는 2층 구조, 타이타늄막 위에 구리막을 적층하는 2층 구조, 텅스텐막 위에 구리막을 적층하는 2층 구조, 타이타늄막 또는 질화 타이타늄막 위에 알루미늄막 또는 구리막을 적층하고, 그 위에 타이타늄막 또는 질화 타이타늄막을 형성하는 3층 구조, 몰리브데넘막 또는 질화 몰리브데넘막 위에 알루미늄막 또는 구리막을 적층하고, 그 위에 몰리브데넘막 또는 질화 몰리브데넘막을 형성하는 3층 구조 등이 있다. 또한 산화 인듐, 산화 주석, 또는 산화 아연 등의 산화물을 사용하여도 좋다. 또한 망가니즈를 포함하는 구리를 사용하면, 에칭에 의한 형상 제어성이 높아지므로 바람직하다.
[절연층]
각 절연층에 사용할 수 있는 절연 재료로서는, 예를 들어 아크릴, 에폭시 등의 수지, 실록산 결합을 가지는 수지 외에, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄 등의 무기 절연 재료를 사용할 수도 있다.
한 발광 소자는 한 쌍의 투수성이 낮은 절연막 사이에 제공되는 것이 바람직하다. 이로써, 발광 소자에 물 등의 불순물이 침입하는 것을 억제할 수 있어, 장치의 신뢰성의 저하를 억제할 수 있다.
투수성이 낮은 절연막으로서는 질화 실리콘막, 질화산화 실리콘막 등 질소 및 실리콘을 포함하는 막이나, 질화 알루미늄막 등 질소 및 알루미늄을 포함하는 막 등을 들 수 있다. 또한 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막 등을 사용하여도 좋다.
예를 들어, 투수성이 낮은 절연막의 수증기 투과량을 1×10-5[g/(m2·day)] 이하, 바람직하게는 1×10-6[g/(m2·day)] 이하, 더 바람직하게는 1×10-7[g/(m2·day)] 이하, 더욱 바람직하게는 1×10-8[g/(m2·day)] 이하로 한다.
여기까지가 구성 요소에 대한 설명이다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합하여 실시할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
실시형태 1에서 예시한 제 2 배선(배선(14))은 표시 장치에 한정되지 않고, 다양한 반도체 장치에 적용할 수 있다. 즉 단결정 기판 위, 유리 기판 위, 또는 필름 기판 위에 형성된 표시 기능을 가지지 않는 반도체 회로에도 적합하게 적용할 수 있다.
또한 표시 장치를 포함하는 다양한 반도체 장치의 연구 개발이나 생산 관리 등에서, 제작한 소자나 회로 등의 전기 특성 등을 평가하기 위한 평가용 소자인 TEG(Test Element Group)가 알려져 있다. 이와 같은 TEG는 측정용 탐침을 접촉시키기 위한 단자를 가진다. 많은 경우, 단자는 피측정 소자보다 충분히 큰 면적을 가지기 때문에 ESD의 영향을 받기 쉽다. 그러므로, 피측정 소자의 전기 특성이 ESD의 영향을 받아 변동하는 경우가 있다.
본 실시형태에서는 실시형태 1에서 예시한 배선(14)을 TEG에 적용한 경우의 예에 대하여 설명한다.
도 14의 (A)에는 TEG(100a)의 상면 개략도를 나타내었다. TEG(100a)는 피측정 소자(101), 복수의 단자(102), 배선(103), 및 배선(14)을 가진다.
피측정 소자(101)로서는 다양한 소자 또는 회로를 사용할 수 있다. 예를 들어 트랜지스터, 저항 소자, 용량 소자, 배선, 또는 이들을 하나 이상 포함한 회로 등을 들 수 있다. 또한 피측정 소자(101)로서는 접촉 저항의 평가 소자, 절연 파괴 전압의 평가용 소자 등 측정 목적에 따라 다양한 소자를 적용할 수 있다.
여기서는, 피측정 소자(101)와 전기적으로 접속되는 4개의 단자(102)를 가지는 예를 나타내었다. 예를 들어 피측정 소자(101)로서 트랜지스터를 적용하는 경우에는, 4개의 단자(102) 각각은 상기 트랜지스터의 제 1 게이트 전극, 제 2 게이트 전극, 소스 전극, 및 드레인 전극 각각에 배선(103)을 통하여 전기적으로 접속된 단자에 상당한다.
배선(14)은 4개의 단자(102)와 전기적으로 접속되어 있다. 여기서, 도 14의 (A)에 나타낸 절단선(120)을 따라 배선(14)을 절단함으로써 4개의 단자(102)를 전기적으로 분리할 수 있다. 도 14의 (A)에 나타낸 바와 같이, 한 번의 절단에 의하여 모든 단자(102)를 전기적으로 분리할 수 있도록 배선(14)을 평행하게 배열한 부분(빗살 형상의 부분이라고도 함)을 가지는 상면 형상으로 하는 것이 바람직하다. 또한 여기서는 배선(14)이 직선적인 형상을 가지는 예를 나타내었지만, 예를 들어 배선(14)의 적어도 일부를 완만한 사행 형상, S자 형상, 또는 복수의 S자 형상이 연속된 형상(벨로스 형상이라고도 함) 등으로 하여도 좋다.
배선(14)의 절단은 측정 직전에 수행하는 것이 바람직하다. 배선(14)의 절단 방법은 특별히 한정되지 않지만, 레이저 커터를 적합하게 사용할 수 있다.
이와 같이, TEG(100a)가 가지는 복수의 단자(102)를 측정 직전까지 배선(14)에 의하여 전기적으로 접속되는 구성으로 함으로써 제작 공정 중이나 제작 후의 기판의 대전 등에 의하여 생기는 ESD의 영향을 완화하여 피측정 소자(101)가 파괴되는 것 또는 전기 특성이 변화하는 것 등을 적합하게 억제할 수 있다.
도 14의 (B)에서는 4개의 단자(102) 중 2개의 단자(102)를 배선(14)에 의하여 전기적으로 접속한 TEG(100b)를 나타내었다. 이와 같이, 모든 단자(102)를 전기적으로 접속하는 것이 아리나, 피측정 소자(101)의 구성에 따라 피측정 소자(101) 중에서 내압이 낮은 전극 등과 전기적으로 접속되는 단자(102)만을 선택하여 배선(14)에 의하여 전기적으로 접속하는 구성으로 하여도 좋다.
또한 도 14의 (C)에는 2단자의 피측정 소자(101)를 가지는 TEG(100c)의 예를 나타내었다. 또한 도 14의 (D)에는 3단자의 피측정 소자(101)를 가지는 TEG(100d)의 예를 나타내었다.
또한 도 14의 (E)에는 4개의 단자(102) 중 2개를 전기적으로 접속하는 배선(14p)과, 다른 2개를 전기적으로 접속하는 배선(14q)을 가지는 TEG(100e)의 예를 나타내었다. 도 14의 (E)에 나타낸 바와 같이, 전기적으로 절연된 2개 이상의 배선(14)을 가지는 경우에는, 이들을 한번에 절단할 수 있는 상면 형상으로 하는 것이 바람직하다.
또한 단자(102)의 개수는 상술한 것에 한정되지 않고, 피측정 소자(101)의 구성에 따라 5개 이상의 단자를 가지는 구성으로 하여도 좋다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태의 반도체 장치를 가지는 표시 장치에 대하여 도 15를 사용하여 설명한다.
도 15의 (A)에 나타낸 표시 장치는 화소부(502)와, 구동 회로부(504)와, 보호 회로(506)와, 단자부(507)를 가진다. 또한 보호 회로(506)를 제공하지 않은 구성으로 하여도 좋다.
화소부(502)나 구동 회로부(504)가 가지는 트랜지스터에 본 발명의 일 형태의 트랜지스터를 적용할 수 있다. 또한 보호 회로(506)에도 본 발명의 일 형태의 트랜지스터를 적용하여도 좋다.
화소부(502)는 X행 Y열(X, Y는 각각 독립적으로 2 이상의 자연수임)로 배치된 복수의 표시 소자를 구동시키는 복수의 화소 회로(501)를 가진다.
구동 회로부(504)는 게이트선(GL_1 내지 GL_X)에 주사 신호를 출력하는 게이트 드라이버(504a), 데이터선(DL_1 내지 DL_Y)에 데이터 신호를 공급하는 소스 드라이버(504b) 등의 구동 회로를 가진다. 게이트 드라이버(504a)는 적어도 시프트 레지스터를 가지는 구성으로 하면 좋다. 또한 소스 드라이버(504b)는 예를 들어 복수의 아날로그 스위치 등을 사용하여 구성된다. 또한 시프트 레지스터 등을 사용하여 소스 드라이버(504b)를 구성하여도 좋다.
단자부(507)란 외부의 회로로부터 표시 장치에 전원, 제어 신호, 및 화상 신호 등을 입력하기 위한 단자가 제공된 부분을 말한다.
보호 회로(506)는 그 자체가 접속되는 배선에 일정한 범위 외의 전위가 공급되었을 때, 상기 배선과 다른 배선을 도통 상태로 하는 회로이다. 도 15의 (A)에 나타낸 보호 회로(506)는 예를 들어 게이트 드라이버(504a)와 화소 회로(501) 사이의 배선인 게이트선(GL), 또는 소스 드라이버(504b)와 화소 회로(501) 사이의 배선인 데이터선(DL) 등의 각종 배선에 접속된다. 또한 도 15의 (A)에서는, 보호 회로(506)와 화소 회로(501)를 구별하기 위하여 보호 회로(506)에 해칭을 넣었다.
또한 게이트 드라이버(504a)와 소스 드라이버(504b)는 각각 화소부(502)와 같은 기판 위에 제공되어도 좋고, 게이트 드라이버 회로 또는 소스 드라이버 회로가 별도로 형성된 기판(예를 들어 단결정 반도체 또는 다결정 반도체로 형성된 구동 회로 기판)을 COG나 TAB(Tape Automated Bonding)에 의하여 기판에 실장하는 구성으로 하여도 좋다.
또한 도 15의 (A)에 나타낸 복수의 화소 회로(501)는 예를 들어 도 15의 (B) 또는 (C)에 나타낸 구성으로 할 수 있다.
도 15의 (B)에 나타낸 화소 회로(501)는 액정 소자(570)와, 트랜지스터(550)와, 용량 소자(560)를 가진다. 또한 화소 회로(501)에는 데이터선(DL_n), 게이트선(GL_m), 전위 공급선(VL) 등이 접속되어 있다.
액정 소자(570)의 한 쌍의 전극 중 한쪽의 전위는 화소 회로(501)의 사양에 따라 적절히 설정된다. 액정 소자(570)는 기록되는 데이터에 따라 배향 상태가 설정된다. 또한 복수의 화소 회로(501) 각각이 가지는 액정 소자(570)의 한 쌍의 전극 중 한쪽에 공통 전위(코먼 전위)를 공급하여도 좋다. 또한 각 행의 화소 회로(501)의 액정 소자(570)의 한 쌍의 전극 중 한쪽에 상이한 전위를 공급하여도 좋다.
또한 도 15의 (C)에 나타낸 화소 회로(501)는 트랜지스터(552)와, 트랜지스터(554)와, 용량 소자(562)와, 발광 소자(572)를 가진다. 또한 화소 회로(501)에는 데이터선(DL_n), 게이트선(GL_m), 전위 공급선(VL_a), 및 전위 공급선(VL_b) 등이 접속되어 있다.
또한 전위 공급선(VL_a) 및 전위 공급선(VL_b) 중 한쪽에는 고전원 전위(VDD)가 공급되고, 다른 쪽에는 저전원 전위(VSS)가 공급된다. 트랜지스터(554)의 게이트에 공급되는 전위에 따라 발광 소자(572)를 흐르는 전류가 제어됨으로써, 발광 소자(572)로부터의 발광 휘도가 제어된다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합하여 실시할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 4)
아래에서는 화소에 표시되는 계조를 보정하기 위한 메모리를 가지는 화소 회로와, 이를 가지는 표시 장치에 대하여 설명한다. 실시형태 1에서 예시한 트랜지스터는, 아래에서 예시하는 화소 회로에 사용되는 트랜지스터에 적용할 수 있다.
[회로 구성]
도 16의 (A)에 화소 회로(400)의 회로도를 나타내었다. 화소 회로(400)는 트랜지스터(M1), 트랜지스터(M2), 용량 소자(C1), 및 회로(401)를 가진다. 또한 화소 회로(400)에는 배선(S1), 배선(S2), 배선(G1), 및 배선(G2)이 접속된다.
트랜지스터(M1)에서는 게이트가 배선(G1)에 접속되고, 소스 및 드레인 중 한쪽이 배선(S1)에 접속되고, 다른 쪽이 용량 소자(C1)의 한쪽 전극에 접속된다. 트랜지스터(M2)에서는 게이트가 배선(G2)에 접속되고, 소스 및 드레인 중 한쪽이 배선(S2)에 접속되고, 다른 쪽이 용량 소자(C1)의 다른 쪽 전극 및 회로(401)에 접속된다.
회로(401)는 적어도 하나의 표시 소자를 포함하는 회로이다. 표시 소자로서는 다양한 소자를 사용할 수 있지만, 대표적으로는 유기 EL 소자나 LED 소자 등의 발광 소자, 액정 소자, 또는 MEMS(Micro Electro Mechanical Systems) 소자 등을 적용할 수 있다.
트랜지스터(M1)와 용량 소자(C1)를 접속하는 노드를 노드(N1)로 하고, 트랜지스터(M2)와 회로(401)를 접속하는 노드를 노드(N2)로 한다.
화소 회로(400)는 트랜지스터(M1)를 오프 상태로 함으로써 노드(N1)의 전위를 유지할 수 있다. 또한 트랜지스터(M2)를 오프 상태로 함으로써 노드(N2)의 전위를 유지할 수 있다. 또한 트랜지스터(M2)를 오프 상태로 한 상태로 트랜지스터(M1)를 통하여 노드(N1)에 소정의 전위를 기록함으로써, 용량 소자(C1)를 통한 용량 결합에 의하여 노드(N1)의 전위의 변위에 따라 노드(N2)의 전위를 변화시킬 수 있다.
여기서, 트랜지스터(M1), 트랜지스터(M2) 중 한쪽 또는 양쪽에, 실시형태 1에서 예시한 산화물 반도체가 적용된 트랜지스터를 적용할 수 있다. 그러므로 매우 낮은 오프 전류에 의하여, 노드(N1) 및 노드(N2)의 전위를 장기간에 걸쳐 유지할 수 있다. 또한 각 노드의 전위를 유지하는 기간이 짧은 경우(구체적으로는 프레임주파수가 30Hz 이상인 경우 등)에는, 실리콘 등의 반도체를 적용한 트랜지스터를 사용하여도 좋다.
[구동 방법의 예]
이어서, 도 16의 (B)를 사용하여 화소 회로(400)의 동작 방법의 일례를 설명한다. 도 16의 (B)는 화소 회로(400)의 동작에 따른 타이밍 차트이다. 또한 여기서는 설명을 용이하게 하기 위하여 배선 저항 등의 각종 저항, 트랜지스터나 배선 등의 기생 용량, 및 트랜지스터의 문턱 전압 등의 영향은 고려하지 않는다.
도 16의 (B)에 나타낸 동작에서는, 1프레임 기간을 기간 T1과 기간 T2로 나눈다. 기간 T1은 노드(N2)에 전위를 기록하는 기간이고, 기간 T2는 노드(N1)에 전위를 기록하는 기간이다.
[기간 T1]
기간 T1에서는, 배선(G1)과 배선(G2)의 양쪽에 트랜지스터를 온 상태로 하는 전위를 공급한다. 또한 배선(S1)에는 고정 전위인 전위(Vref)를 공급하고, 배선(S2)에는 제 1 데이터 전위(Vw)를 공급한다.
노드(N1)에는 트랜지스터(M1)를 통하여 배선(S1)으로부터 전위(Vref)가 공급된다. 또한 노드(N2)에는 트랜지스터(M2)를 통하여 배선(S2)으로부터 제 1 데이터 전위(Vw)가 공급된다. 따라서 용량 소자(C1)에는 전위차(Vw-Vref)가 유지된 상태가 된다.
[기간 T2]
이어서, 기간 T2에서는 배선(G1)에 트랜지스터(M1)를 온 상태로 하는 전위를 공급하고, 배선(G2)에 트랜지스터(M2)를 오프 상태로 하는 전위를 공급한다. 또한 배선(S1)에는 제 2 데이터 전위(Vdata)를 공급한다. 배선(S2)은 소정의 정전위가 공급되거나, 또는 부유 상태가 되어도 좋다.
노드(N1)에는 트랜지스터(M1)를 통하여 배선(S1)으로부터 제 2 데이터 전위(Vdata)가 공급된다. 이때 용량 소자(C1)를 통한 용량 결합에 의하여, 제 2 데이터 전위(Vdata)에 따라 노드(N2)의 전위가 전위(dV)만큼 변화된다. 즉, 회로(401)에는 제 1 데이터 전위(Vw)와 전위(dV)를 합한 전위가 입력된다. 또한 도 16의 (B)에서는 전위(dV)를 양의 값으로 나타내었지만, 음의 값이어도 좋다. 즉, 제 2 데이터 전위(Vdata)가 전위(Vref)보다 낮아도 좋다.
여기서 전위(dV)는 용량 소자(C1)의 용량값과 회로(401)의 용량값에 의하여 실질적으로 결정된다. 용량 소자(C1)의 용량값이 회로(401)의 용량값보다 충분히 큰 경우, 전위(dV)는 제 2 데이터 전위(Vdata)에 가까운 전위가 된다.
이와 같이, 화소 회로(400)에서는 2종류의 데이터 신호를 조합함으로써, 표시 소자를 포함한 회로(401)에 공급되는 전위를 생성할 수 있기 때문에, 화소 회로(400) 내에서 계조의 보정을 수행할 수 있다.
또한 화소 회로(400)에서는 배선(S1) 및 배선(S2)에 공급 가능한 최대 전위를 넘는 전위를 생성할 수도 있다. 예를 들어 발광 소자를 사용한 경우에는, 하이 다이내믹 레인지(HDR) 표시 등을 할 수 있다. 또한 액정 소자를 사용한 경우에는, 오버드라이브 구동 등을 실현할 수 있다.
[적용예]
[액정 소자를 사용한 예]
도 16의 (C)에 나타낸 화소 회로(400LC)는 회로(401LC)를 가진다. 회로(401LC)는 액정 소자(LC)와 용량 소자(C2)를 가진다.
액정 소자(LC)는 한쪽 전극이 노드(N2) 및 용량 소자(C2)의 한쪽 전극에 접속되고, 다른 쪽 전극이 전위(Vcom2)가 공급되는 배선에 접속된다. 용량 소자(C2)는 다른 쪽 전극이 전위(Vcom1)가 공급되는 배선에 접속된다.
용량 소자(C2)는 저장 용량 소자로서 기능한다. 또한 용량 소자(C2)는 불필요하면 생략할 수 있다.
화소 회로(400LC)에서는 액정 소자(LC)에 높은 전압을 공급할 수 있기 때문에, 예를 들어 오버드라이브 구동에 의하여 고속 표시를 실현하는 것, 구동 전압이 높은 액정 재료를 적용하는 것 등이 가능하다. 또한 배선(S1) 또는 배선(S2)에 보정 신호를 공급함으로써, 사용 온도나 액정 소자(LC)의 열화 상태 등에 따라 계조를 보정할 수도 있다.
[발광 소자를 사용한 예]
도 16의 (D)에 나타낸 화소 회로(400EL)는 회로(401EL)를 가진다. 회로(401EL)는 발광 소자(EL), 트랜지스터(M3), 및 용량 소자(C2)를 가진다.
트랜지스터(M3)는 게이트가 노드(N2) 및 용량 소자(C2)의 한쪽 전극에 접속되고, 소스 및 드레인 중 한쪽이 전위(VH)가 공급되는 배선에 접속되고, 다른 쪽이 발광 소자(EL)의 한쪽 전극에 접속된다. 용량 소자(C2)는 다른 쪽 전극이 전위(Vcom)가 공급되는 배선에 접속된다. 발광 소자(EL)는 다른 쪽 전극이 전위(VL)가 공급되는 배선에 접속된다.
트랜지스터(M3)는 발광 소자(EL)에 공급되는 전류를 제어하는 기능을 가진다. 용량 소자(C2)는 저장 용량 소자로서 기능한다. 용량 소자(C2)는 불필요하면 생략할 수 있다.
또한 여기서는 발광 소자(EL)의 양극 측이 트랜지스터(M3)에 접속되는 구성을 나타내었지만, 음극 측에 트랜지스터(M3)를 접속하여도 좋다. 이때, 전위(VH)와 전위(VL)의 값을 적절히 변경할 수 있다.
화소 회로(400EL)에서는 트랜지스터(M3)의 게이트에 높은 전위를 공급함으로써 발광 소자(EL)에 큰 전류를 흘릴 수 있기 때문에, 예를 들어 HDR 표시 등을 실현할 수 있다. 또한 배선(S1) 또는 배선(S2)에 보정 신호를 공급함으로써 트랜지스터(M3)나 발광 소자(EL)의 전기 특성의 편차를 보정할 수도 있다.
또한 도 16의 (C) 및 (D)에서 예시한 회로에 한정되지 않고, 트랜지스터나 용량 소자 등을 별도로 추가한 구성으로 하여도 좋다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는 본 발명의 일 형태를 사용하여 제작할 수 있는 표시 모듈에 대하여 설명한다.
도 17의 (A)에 나타낸 표시 모듈(6000)은 상부 커버(6001)와 하부 커버(6002) 사이에 FPC(6005)가 접속된 표시 장치(6006), 프레임(6009), 인쇄 기판(6010), 및 배터리(6011)를 가진다.
예를 들어 본 발명의 일 형태를 사용하여 제작된 표시 장치를 표시 장치(6006)에 사용할 수 있다. 표시 장치(6006)에 의하여 소비 전력이 매우 낮은 표시 모듈을 실현할 수 있다.
상부 커버(6001) 및 하부 커버(6002)는 표시 장치(6006)의 크기에 맞추어 형상이나 치수를 적절히 변경할 수 있다.
표시 장치(6006)는 터치 패널로서의 기능을 가져도 좋다.
프레임(6009)은 표시 장치(6006)의 보호 기능, 인쇄 기판(6010)의 동작에 의하여 발생하는 전자기파를 차단하는 기능, 방열판으로서의 기능 등을 가져도 좋다.
인쇄 기판(6010)은 전원 회로, 비디오 신호 및 클록 신호를 출력하기 위한 신호 처리 회로, 배터리 제어 회로 등을 가진다.
도 17의 (B)는 광학식 터치 센서를 가지는 표시 모듈(6000)의 단면 개략도이다.
표시 모듈(6000)은 인쇄 기판(6010)에 제공된 발광부(6015) 및 수광부(6016)를 가진다. 또한 상부 커버(6001)와 하부 커버(6002)로 둘러싸인 영역에 한 쌍의 도광부(도광부(6017a), 도광부(6017b))를 가진다.
표시 장치(6006)는 프레임(6009)을 개재하여 인쇄 기판(6010)이나 배터리(6011)와 중첩하여 제공된다. 표시 장치(6006)와 프레임(6009)은 도광부(6017a), 도광부(6017b)에 고정된다.
발광부(6015)로부터 방출된 광(6018)은 도광부(6017a)를 통하여 표시 장치(6006) 상부를 경유하고 도광부(6017b)를 통하여 수광부(6016)에 도달한다. 예를 들어 손가락이나 스타일러스 등의 피검지체에 의하여 광(6018)이 차단됨으로써 터치 조작을 검출할 수 있다.
발광부(6015)는 예를 들어 표시 장치(6006)의 인접한 2변을 따라 복수로 제공된다. 수광부(6016)는 발광부(6015)와 대향하는 위치에 복수로 제공된다. 이로써, 터치 조작이 수행된 위치의 정보를 취득할 수 있다.
발광부(6015)에는 예를 들어 LED 소자 등의 광원을 사용할 수 있고, 특히 적외선을 발하는 광원을 사용하는 것이 바람직하다. 수광부(6016)에는 발광부(6015)가 발하는 광을 받고 전기 신호로 변환하는 광전 소자를 사용할 수 있다. 바람직하게는 적외선을 수광 가능한 포토다이오드를 사용할 수 있다.
광(6018)을 투과시키는 도광부(6017a), 도광부(6017b)를 사용함으로써, 발광부(6015)와 수광부(6016)를 표시 장치(6006) 아래쪽에 배치할 수 있어, 외광이 수광부(6016)에 도달하여 터치 센서가 오동작하는 것을 억제할 수 있다. 특히 가시광을 흡수하고 적외선을 투과시키는 수지를 사용하면 터치 센서의 오동작을 더 효과적으로 억제할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 실시형태에서는 본 발명의 일 형태의 표시 장치를 적용할 수 있는 전자 기기의 예에 대하여 설명한다.
도 18의 (A)에 도시된 전자 기기(6500)는 스마트폰으로서 사용할 수 있는 휴대 정보 단말기이다.
전자 기기(6500)는 하우징(6501), 표시부(6502), 전원 버튼(6503), 버튼(6504), 스피커(6505), 마이크로폰(6506), 카메라(6507), 및 광원(6508) 등을 가진다. 표시부(6502)는 터치 패널 기능을 가진다.
표시부(6502)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
표시부(6502)는 노치부를 가지고, 이 노치부에 카메라(6507) 및 광원(6508)이 제공되어 있다. 이와 같은 구성으로 함으로써 하우징(6501)에 대한 표시부(6502)의 점유 면적을 크게 할 수 있다.
또한 도 18의 (B)에는 표시부(6502)가 개구를 가지고, 개구 내부에 카메라(6507)와 카메라(6507)를 둘러싸는 고리형 광원(6509)이 배치된 예를 나타내었다. 또한 표시부(6502)의 노치부에 스피커(6505)가 제공되어 있다. 또한 표시부(6502)를 피사체를 비치는 광원으로서 사용하여도 좋다. 이와 같은 구성으로 함으로써, 하우징(6501)에 대한 표시부(6502)의 점유 면적을 더 크게 할 수 있다.
도 18의 (C)는 하우징(6501)의 마이크로폰(6506) 측의 단부를 포함한 단면 개략도이다.
하우징(6501)의 표시면 측에는 투광성을 가지는 보호 부재(6510)가 제공되고, 하우징(6501)과 보호 부재(6510)로 둘러싸인 공간 내에 표시 패널(6511), 광학 부재(6512), 터치 센서 패널(6513), 인쇄 기판(6517), 배터리(6518) 등이 배치된다.
보호 부재(6510)에는 표시 패널(6511), 광학 부재(6512), 및 터치 센서 패널(6513)이 도시하지 않은 접착층에 의하여 고정되어 있다.
표시부(6502)보다 외측의 영역에서 표시 패널(6511)의 일부가 접혀 있다. 또한 이 접힌 부분에 FPC(6515)가 접속된다. FPC(6515)에는 IC(6516)가 실장되어 있다. 또한 FPC(6515)는 인쇄 기판(6517)에 제공된 단자에 접속된다.
표시 패널(6511)에는 본 발명의 일 형태의 플렉시블 디스플레이 패널을 적용할 수 있다. 그러므로 매우 가벼운 전자 기기를 실현할 수 있다. 또한 표시 패널(6511)이 매우 얇기 때문에 전자 기기의 두께를 얇게 하면서 대용량 배터리(6518)를 탑재할 수도 있다. 또한 표시 패널(6511)의 일부를 접어 화소부의 이면 측에 FPC(6515)와의 접속부를 배치함으로써 슬림 베젤의 전자 기기를 실현할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 실시형태에서는, 본 발명의 일 형태를 사용하여 제작된 표시 장치를 가지는 전자 기기에 대하여 설명한다.
아래에서 예시하는 전자 기기는 표시부에 본 발명의 일 형태의 표시 장치를 포함한다. 따라서 높은 해상도가 실현된 전자 기기이다. 또한 높은 해상도와 큰 화면이 양립된 전자 기기로 할 수 있다.
본 발명의 일 형태의 전자 기기의 표시부에는, 예를 들어 풀 하이비전, 4K2K, 8K4K, 16K8K, 또는 그 이상의 해상도를 가지는 영상을 표시할 수 있다.
전자 기기로서는, 예를 들어 텔레비전 장치, 노트북형 퍼스널 컴퓨터, 모니터 장치, 디지털 사이니지, 파칭코기, 게임기 등 비교적 큰 화면을 가지는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등이 있다.
본 발명의 일 형태가 적용된 전자 기기는 가옥 또는 빌딩의 내벽 또는 외벽, 자동차 등의 내장 또는 외장 등의 평면 또는 곡면을 따라 제공할 수 있다.
도 19의 (A)는 파인더(8100)가 장착된 상태의 카메라(8000)의 외관을 나타낸 도면이다.
카메라(8000)는 하우징(8001), 표시부(8002), 조작 버튼(8003), 셔터 버튼(8004) 등을 가진다. 또한 카메라(8000)에는 탈착 가능한 렌즈(8006)가 장착된다.
또한 카메라(8000)는 렌즈(8006)와 하우징이 일체화되어도 좋다.
카메라(8000)는 셔터 버튼(8004)을 누르거나 터치 패널로서 기능하는 표시부(8002)를 터치함으로써 촬상할 수 있다.
하우징(8001)은 전극을 가지는 마운트를 가지고, 파인더(8100) 외에 스트로보 장치 등이 접속될 수 있다.
파인더(8100)는 하우징(8101), 표시부(8102), 버튼(8103) 등을 가진다.
하우징(8101)은 카메라(8000)의 마운트와 결합하는 마운트에 의하여 카메라(8000)에 장착되어 있다. 파인더(8100)는 카메라(8000)로부터 수신한 영상 등을 표시부(8102)에 표시시킬 수 있다.
버튼(8103)은 전원 버튼 등으로서의 기능을 가진다.
카메라(8000)의 표시부(8002) 및 파인더(8100)의 표시부(8102)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 또한 파인더가 내장된 카메라(8000)이어도 좋다.
도 19의 (B)는 헤드 마운트 디스플레이(8200)의 외관을 나타낸 도면이다.
헤드 마운트 디스플레이(8200)는 장착부(8201), 렌즈(8202), 본체(8203), 표시부(8204), 케이블(8205) 등을 가진다. 또한 장착부(8201)에는 배터리(8206)가 내장된다.
케이블(8205)은 배터리(8206)로부터 본체(8203)에 전력을 공급한다. 본체(8203)는 무선 수신기 등을 가지고, 수신한 영상 정보를 표시부(8204)에 표시할 수 있다. 또한 본체(8203)는 카메라를 가지고, 사용자의 안구나 눈꺼풀의 움직임의 정보를 입력 수단으로서 사용할 수 있다.
또한 장착부(8201)는 사용자와 접촉하는 위치에 사용자의 안구의 움직임에 따라 흐르는 전류를 검지할 수 있는 복수의 전극이 제공되고, 시선을 인식하는 기능을 가져도 좋다. 또한 상기 전극을 흐르는 전류에 의하여 사용자의 맥박을 모니터링하는 기능을 가져도 좋다. 또한 장착부(8201)는 온도 센서, 압력 센서, 가속도 센서 등의 각종 센서를 가져도 좋고, 사용자의 생체 정보를 표시부(8204)에 표시하는 기능이나, 사용자의 머리의 움직임에 맞추어 표시부(8204)에 표시되는 영상을 변화시키는 기능을 가져도 좋다.
표시부(8204)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 19의 (C), (D), 및 (E)는 헤드 마운트 디스플레이(8300)의 외관을 나타낸 도면이다. 헤드 마운트 디스플레이(8300)는 하우징(8301)과, 표시부(8302)와, 밴드상의 고정구(8304)와, 한 쌍의 렌즈(8305)를 가진다.
사용자는 렌즈(8305)를 통하여 표시부(8302)의 표시를 시인할 수 있다. 또한 표시부(8302)를 만곡시켜 배치하면, 사용자는 높은 임장감을 느낄 수 있어 바람직하다. 또한 표시부(8302)의 다른 영역에 표시된 다른 화상을 렌즈(8305)를 통하여 시인함으로써, 시차를 사용한 3차원 표시 등을 수행할 수도 있다. 또한 하나의 표시부(8302)를 제공하는 구성에 한정되지 않고, 2개의 표시부(8302)를 제공하고 사용자의 한쪽 눈마다 하나의 표시부를 배치하여도 좋다.
또한 표시부(8302)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 본 발명의 일 형태의 반도체 장치를 가지는 표시 장치는 정세도가 매우 높기 때문에, 도 19의 (E)와 같이 렌즈(8305)를 사용하여 확대하여도 사용자에게 화소가 시인되지 않고 현실감이 더 높은 영상을 표시할 수 있다.
도 20의 (A) 내지 (G)에 나타낸 전자 기기는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 가지는 것), 마이크로폰(9008) 등을 가진다.
도 20의 (A) 내지 (G)에 나타낸 전자 기기는 다양한 기능을 가진다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 기록 매체에 기록되어 있는 프로그램 또는 데이터를 판독하여 처리하는 기능 등을 가질 수 있다. 또한 전자 기기의 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다. 전자 기기는 복수의 표시부를 가져도 좋다. 또한 전자 기기는 카메라 등을 가지고, 정지 화상이나 동영상을 촬영하고 기록 매체(외부 또는 카메라에 내장됨)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가져도 좋다.
도 20의 (A) 내지 (G)에 나타낸 전자 기기의 자세한 사항에 대하여 아래에서 설명한다.
도 20의 (A)는 텔레비전 장치(9100)를 나타낸 사시도이다. 텔레비전 장치(9100)에는 대화면, 예를 들어 50인치 이상 또는 100인치 이상의 표시부(9001)를 포함시킬 수 있다.
도 20의 (B)는 휴대 정보 단말기(9101)를 나타낸 사시도이다. 휴대 정보 단말기(9101)는 예를 들어 스마트폰으로서 사용할 수 있다. 또한 휴대 정보 단말기(9101)에는 스피커(9003), 접속 단자(9006), 센서(9007) 등을 제공하여도 좋다. 또한 휴대 정보 단말기(9101)는 문자나 화상 정보를 그 복수의 면에 표시할 수 있다. 도 20의 (B)에는 3개의 아이콘(9050)을 표시한 예를 나타내었다. 또한 파선의 직사각형으로 나타낸 정보(9051)를 표시부(9001)의 다른 면에 표시할 수도 있다. 정보(9051)의 예로서는 전자 메일, SNS, 전화 등의 착신의 알림, 전자 메일이나 SNS 등의 제목, 송신자명, 일시, 시각, 배터리의 잔량, 안테나 수신의 강도 등이 있다. 또는 정보(9051)가 표시되는 위치에는 아이콘(9050) 등을 표시하여도 좋다.
도 20의 (C)는 휴대 정보 단말기(9102)를 나타낸 사시도이다. 휴대 정보 단말기(9102)는 표시부(9001)의 3면 이상에 정보를 표시하는 기능을 가진다. 여기서는 정보(9052), 정보(9053), 정보(9054)가 각각 다른 면에 표시되어 있는 예를 나타내었다. 예를 들어, 사용자는 옷의 가슴 포켓에 휴대 정보 단말기(9102)를 수납한 상태에서, 휴대 정보 단말기(9102) 위쪽에서 볼 수 있는 위치에 표시된 정보(9053)를 확인할 수도 있다. 사용자는 휴대 정보 단말기(9102)를 포켓에서 꺼내지 않고 표시를 확인하고, 예를 들어 전화를 받을지 여부를 판단할 수 있다.
도 20의 (D)는 손목시계형 휴대 정보 단말기(9200)를 나타낸 사시도이다. 휴대 정보 단말기(9200)는 예를 들어 스마트 워치로서 사용할 수 있다. 또한 표시부(9001)는 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라 표시를 할 수 있다. 또한 휴대 정보 단말기(9200)가, 예를 들어 무선 통신이 가능한 헤드세트와 상호 통신함으로써, 핸즈프리로 통화를 할 수도 있다. 또한 휴대 정보 단말기(9200)는 접속 단자(9006)에 의하여 다른 정보 단말기와 상호로 데이터를 주고받거나 충전을 할 수도 있다. 또한 충전 동작은 무선 급전에 의하여 수행하여도 좋다.
도 20의 (E), (F), 및 (G)는 접을 수 있는 휴대 정보 단말기(9201)를 나타낸 사시도이다. 또한 도 20의 (E)는 휴대 정보 단말기(9201)를 펼친 상태의 사시도이고, 도 20의 (G)는 접은 상태의 사시도이고, 도 20의 (F)는 도 20의 (E)와 (G) 중 한쪽으로부터 다른 쪽으로 변화되는 도중의 상태의 사시도이다. 휴대 정보 단말기(9201)는 접힌 상태에서는 가반성이 우수하고, 펼쳐딘 상태에서는 이음매가 없고 넓은 표시 영역에 의하여 표시의 일람성(一覽性)이 우수하다. 휴대 정보 단말기(9201)가 가지는 표시부(9001)는 힌지(9055)에 의하여 연결된 3개의 하우징(9000)으로 지지되어 있다. 예를 들어, 표시부(9001)는 곡률 반경 1mm 이상 150mm 이하로 휠 수 있다.
도 21의 (A)에 텔레비전 장치의 일례를 나타내었다. 텔레비전 장치(7100)는 하우징(7101)에 표시부(7500)가 제공되어 있다. 여기서는 스탠드(7103)로 하우징(7101)을 지지한 구성을 나타내었다.
도 21의 (A)에 나타낸 텔레비전 장치(7100)의 조작은 하우징(7101)이 가지는 조작 스위치나, 별체의 리모트 컨트롤러(7111)로 수행할 수 있다. 또는 표시부(7500)에 터치 패널을 적용하고 이를 터치함으로써 텔레비전 장치(7100)를 조작하여도 좋다. 리모트 컨트롤러(7111)는 조작 버튼 외에 표시부를 가져도 좋다.
또한 텔레비전 장치(7100)는 텔레비전 방송의 수신기나, 네트워크 접속을 위한 통신 장치를 가져도 좋다.
도 21의 (B)에 노트북형 퍼스널 컴퓨터(7200)를 나타내었다. 노트북형 퍼스널 컴퓨터(7200)는 하우징(7211), 키보드(7212), 포인팅 디바이스(7213), 외부 접속 포트(7214) 등을 가진다. 하우징(7211)에 표시부(7500)가 포함된다.
도 21의 (C) 및 (D)에 디지털 사이니지(Digital Signage: 전자 간판)의 일례를 나타내었다.
도 21의 (C)에 나타낸 디지털 사이니지(7300)는 하우징(7301), 표시부(7500), 및 스피커(7303) 등을 가진다. 또한 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 마이크로폰 등을 가질 수 있다.
또한 도 21의 (D)는 원기둥 모양의 기둥(7401)에 장착된 디지털 사이니지(7400)를 나타낸 것이다. 디지털 사이니지(7400)는 기둥(7401)의 곡면을 따라 제공된 표시부(7500)를 가진다.
표시부(7500)가 넓을수록 한번에 제공할 수 있는 정보량을 늘릴 수 있고, 또한 사람의 눈에 띄기 쉽기 때문에, 예를 들어 광고의 선전 효과를 높이는 효과가 있다.
표시부(7500)에 터치 패널을 적용함으로써 사용자가 조작할 수 있는 구성으로 하는 것이 바람직하다. 이로써, 광고 용도뿐만 아니라, 노선 정보나 교통 정보, 상업 시설의 안내 정보 등, 사용자가 요구하는 정보를 제공하기 위한 용도로 사용할 수도 있다.
또한 도 21의 (C) 및 (D)에 나타낸 바와 같이, 디지털 사이니지(7300) 또는 디지털 사이니지(7400)는 사용자가 소유하는 스마트폰 등의 정보 단말기(7311)와 무선 통신에 의하여 연계할 수 있는 것이 바람직하다. 예를 들어, 표시부(7500)에 표시되는 광고의 정보를 정보 단말기(7311)의 화면에 표시하거나 정보 단말기(7311)를 조작함으로써, 표시부(7500)의 표시를 전환할 수 있다.
또한 디지털 사이니지(7300) 또는 디지털 사이니지(7400)에 정보 단말기(7311)를 조작 수단(컨트롤러)으로 한 게임을 실행시킬 수도 있다. 이에 의하여, 불특정 다수의 사용자가 동시에 게임에 참여하여 즐길 수 있다.
도 21의 (A) 내지 (D)의 표시부(7500)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
본 실시형태의 전자 기기는 표시부를 가지는 구성을 가지지만, 표시부를 가지지 않는 전자 기기에도 본 발명의 일 형태를 적용할 수 있다.
10, 10a, 10b: 표시 장치, 11: 표시부, 12, 12a, 12b: 접속 단자, 13, 14, 14a, 14p, 14q, 15, 15a: 배선, 13a, 13b, 13d: 개구, 13c: 교차부, 14b: 가공 흔적, 16: FPC, 17: 접속체, 18: 접속부, 19: IC, 20a, 20b, 20c: 절단선, 21, 21a, 22: 기판, 25: 접착층, 30, 30a, 30b, 30c, 30d, 40, 40a, 40b: 트랜지스터, 31: 반도체층, 32, 32p, 35, 35p, 36, 36p, 37, 38, 38p, 39: 도전층, 33, 41, 42, 43, 45, 46: 절연층, 34: 저저항 영역, 50a, 50b: 만곡부, 51: 기판, 52, 53: 회로부, 54: 노치부, 100a, 100b, 100c, 100d, 100e: TEG, 101: 피측정 소자, 102: 단자, 103: 배선, 120: 절단선, 701, 705: 기판, 710: 액정 소자, 711, 713: 도전층, 712: 액정, 720: 지지체, 721, 722, 750, 752: 트랜지스터, 723: 배선, 725, 726: 배향막, 727: 스페이서, 730, 734, 741a, 741b, 741c, 744, 746, 770: 절연층, 732: 밀봉층, 736: 착색층, 738: 차광층, 740: 기판, 741: 보호층, 742, 747, 748: 접착층, 743: 수지층, 749: 보호층, 755, 756: 편광판, 757: 광원, 761, 772, 788: 도전층, 782: 발광 소자, 786: EL층, 790: 용량 소자

Claims (9)

  1. 표시 장치로서,
    기판과, 표시부와, 접속 단자와, 제 1 배선과, 제 2 배선을 가지고,
    상기 제 1 배선은 상기 접속 단자와 전기적으로 접속되며, 상기 접속 단자와 상기 표시부 사이에 위치하는 부분을 가지고,
    상기 제 2 배선은 상기 접속 단자와 전기적으로 접속되고, 상기 접속 단자와 상기 기판 단부 사이에 위치하며, 상기 기판의 단부에서 측면이 노출된 부분을 가지고,
    상기 표시부는 트랜지스터를 가지고,
    상기 트랜지스터는 반도체층과, 게이트 절연층과, 게이트 전극을 가지고,
    상기 반도체층과 상기 제 2 배선은 금속 산화물을 포함하는, 표시 장치.
  2. 제 1 항에 있어서,
    상기 반도체층과 상기 제 2 배선은 동일한 면 위에 제공되며, 동일한 금속 원소를 포함하는, 표시 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체층은 상기 게이트 전극과 중첩된 제 1 영역과, 상기 게이트 전극과 중첩되지 않은 제 2 영역을 가지고,
    상기 제 2 영역과 상기 제 2 배선은 상기 제 1 영역보다 저항이 낮은, 표시 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 배선은 상기 제 1 배선보다 저항이 높은, 표시 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 트랜지스터와 전기적으로 접속되는 제 3 배선을 가지고,
    상기 제 3 배선과 상기 제 1 배선은 동일한 면 위에 제공되며, 동일한 금속 원소를 포함하는, 표시 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 접속 단자는 상기 제 1 배선의 일부를 포함하는, 표시 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 접속 단자와 전기적으로 접속되는 FPC를 가지고,
    상기 FPC는 상기 제 2 배선과 중첩된 부분을 가지는, 표시 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 기판은 상기 제 1 배선과 중첩된 제 1 부분과, 상기 접속 단자 및 상기 제 2 배선과 중첩된 제 2 부분을 가지고,
    상기 제 1 부분은 상기 제 1 배선이 외측이 되도록 만곡되고,
    상기 제 2 부분은 상기 제 1 배선 또는 상기 표시부와 중첩된 영역을 가지는, 표시 장치.
  9. 기판 위에 반도체층을 포함한 트랜지스터, 복수의 접속 단자, 및 상기 복수의 접속 단자를 전기적으로 접속하는 배선을 형성하고,
    상기 기판의 일부 및 상기 배선의 일부를 절단하여 상기 복수의 접속 단자를 전기적으로 분리하고,
    상기 복수의 접속 단자에 FPC를 접속하는 표시 장치의 제작 방법으로서,
    상기 반도체층과 상기 배선은 동일한 금속 산화물막을 가공하여 형성되는, 표시 장치의 제작 방법.
KR1020217016209A 2018-12-06 2019-11-25 표시 장치 및 표시 장치의 제작 방법 KR20210098981A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-229400 2018-12-06
JP2018229400 2018-12-06
PCT/IB2019/060103 WO2020115603A1 (ja) 2018-12-06 2019-11-25 表示装置、及び表示装置の作製方法

Publications (1)

Publication Number Publication Date
KR20210098981A true KR20210098981A (ko) 2021-08-11

Family

ID=70975276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217016209A KR20210098981A (ko) 2018-12-06 2019-11-25 표시 장치 및 표시 장치의 제작 방법

Country Status (5)

Country Link
US (2) US11392004B2 (ko)
JP (1) JP2024107013A (ko)
KR (1) KR20210098981A (ko)
CN (2) CN116887634A (ko)
WO (1) WO2020115603A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355460B1 (en) * 2020-12-07 2022-06-07 Infineon Technologies Ag Molded semiconductor package with high voltage isolation
US20230180399A1 (en) * 2021-12-07 2023-06-08 Meta Platforms Technologies, Llc Design to protect chip-on-flex for dual bending
CN115542609B (zh) * 2022-10-11 2024-01-26 厦门天马微电子有限公司 光源组件和背光模组

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007399A (ja) 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07199215A (ja) * 1993-11-25 1995-08-04 Sanyo Electric Co Ltd 表示装置及び液晶ディスプレイ
JPH08316336A (ja) * 1995-05-18 1996-11-29 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
CN1143159C (zh) * 1995-11-29 2004-03-24 三洋电机株式会社 显示装置和显示装置的制造方法
JP4179483B2 (ja) 1996-02-13 2008-11-12 株式会社半導体エネルギー研究所 表示装置の作製方法
JP3622705B2 (ja) * 2001-06-21 2005-02-23 松下電器産業株式会社 表示装置用半導体装置の製造方法
JP4934394B2 (ja) * 2006-10-12 2012-05-16 株式会社 日立ディスプレイズ 表示装置
US8237163B2 (en) * 2008-12-18 2012-08-07 Lg Display Co., Ltd. Array substrate for display device and method for fabricating the same
KR102315889B1 (ko) * 2015-04-14 2021-10-21 삼성디스플레이 주식회사 표시 패널
WO2017081575A1 (en) * 2015-11-11 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP6756508B2 (ja) 2016-04-04 2020-09-16 株式会社ジャパンディスプレイ 表示装置
JP2018092013A (ja) * 2016-12-05 2018-06-14 三菱電機株式会社 液晶表示装置および液晶表示装置の駆動方法
CN111868809B (zh) * 2018-03-28 2022-02-01 夏普株式会社 显示装置和显示装置的制造方法
JP6799123B2 (ja) * 2018-09-19 2020-12-09 シャープ株式会社 アクティブマトリクス基板およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007399A (ja) 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20220350213A1 (en) 2022-11-03
CN112997235B (zh) 2023-09-05
US11392004B2 (en) 2022-07-19
WO2020115603A1 (ja) 2020-06-11
JPWO2020115603A1 (ko) 2020-06-11
US20220004070A1 (en) 2022-01-06
JP2024107013A (ja) 2024-08-08
CN112997235A (zh) 2021-06-18
US11852937B2 (en) 2023-12-26
CN116887634A (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
JP7050460B2 (ja) 表示装置
US20230209944A1 (en) Display device, display module, and electronic device
JP2020057797A (ja) 半導体装置の作製方法
US11852937B2 (en) Display device and method for manufacturing the display device
US11929412B2 (en) Semiconductor device
KR20210143213A (ko) 표시 장치 및 전자 기기
WO2017168283A1 (ja) 複合酸化物半導体、当該複合酸化物半導体を用いた半導体装置、当該半導体装置を有する表示装置
CN110024135B (zh) 半导体装置
JP7016630B2 (ja) 半導体装置
JP2023178328A (ja) トランジスタ
US10504924B2 (en) Semiconductor device and display device including the semiconductor device
JP2017201394A (ja) 表示装置およびその作製方法
JP7462087B2 (ja) 半導体装置
TW201727725A (zh) 金屬氧化物膜及其之形成方法、以及半導體裝置
JP2024050542A (ja) 発光装置