Nothing Special   »   [go: up one dir, main page]

KR20210082316A - 표시 패널 및 이를 구비하는 표시 장치 - Google Patents

표시 패널 및 이를 구비하는 표시 장치 Download PDF

Info

Publication number
KR20210082316A
KR20210082316A KR1020190174360A KR20190174360A KR20210082316A KR 20210082316 A KR20210082316 A KR 20210082316A KR 1020190174360 A KR1020190174360 A KR 1020190174360A KR 20190174360 A KR20190174360 A KR 20190174360A KR 20210082316 A KR20210082316 A KR 20210082316A
Authority
KR
South Korea
Prior art keywords
layer
disposed
area
pixel
display
Prior art date
Application number
KR1020190174360A
Other languages
English (en)
Inventor
복승룡
전용제
김송이
박옥경
손영란
이동호
이승훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190174360A priority Critical patent/KR20210082316A/ko
Priority to US17/094,368 priority patent/US11899862B2/en
Priority to CN202011527361.3A priority patent/CN113035910A/zh
Publication of KR20210082316A publication Critical patent/KR20210082316A/ko
Priority to US18/414,930 priority patent/US20240184390A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H01L27/3227—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1615—Constructional details or arrangements for portable computers with several enclosures having relative motions, each enclosure supporting at least one I/O or computing function
    • G06F1/1616—Constructional details or arrangements for portable computers with several enclosures having relative motions, each enclosure supporting at least one I/O or computing function with folding flat displays, e.g. laptop computers or notebooks having a clamshell configuration, with body parts pivoting to an open position around an axis parallel to the plane they define in closed position
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1626—Constructional details or arrangements for portable computers with a single-body enclosure integrating a flat display, e.g. Personal Digital Assistants [PDAs]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1643—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being associated to a digitizer, e.g. laptops that can be used as penpads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1647—Details related to the display arrangement, including those related to the mounting of the display in the housing including at least an additional display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • G06F1/1658—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories related to the mounting of internal components, e.g. disc drive or any other functional module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1675—Miscellaneous details related to the relative movement between the different enclosures or enclosure parts
    • G06F1/1681—Details related solely to hinges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1684—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1684—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675
    • G06F1/1686—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675 the I/O peripheral being an integrated camera
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/3244—
    • H01L51/52—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Mathematical Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 메인표시영역과, 투과영역을 구비한 컴포넌트영역을 포함하는 표시 패널에 있어서, 상기 투과영역에 대응하여 깊이 방향으로 그루브를 가지는 기판; 상기 메인표시영역에 대응하여 상기 기판 상에 배치된 메인 표시요소들과 상기 메인 표시요소들과 각각 연결된 메인 화소회로들; 및 상기 컴포넌트영역에 대응하여 상기 기판 상에 배치된 보조 표시요소들과 상기 보조 표시요소들과 각각 연결된 보조 화소회로들;을 포함하는, 표시 패널을 제공한다.

Description

표시 패널 및 이를 구비하는 표시 장치{DISPLAY PANEL AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명의 실시예들은 표시 패널 및 이를 구비하는 표시 장치에 관한 것으로서, 더 상세하게는 전자요소인 컴포넌트가 배치되는 영역에서도 이미지를 디스플레이할 수 있도록 표시영역이 확장된 표시 패널 및 이를 구비하는 표시 장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치가 다양하게 활용됨에 따라 표시 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 표시 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명의 실시예들은 전자요소인 컴포넌트가 배치되는 영역에서도 이미지를 디스플레이할 수 있도록 표시영역이 확장된 표시 패널 및 이를 구비하는 표시 장치를 제공하고자 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
일 실시예에 따른 표시 패널은, 메인표시영역과, 투과영역을 구비한 컴포넌트영역을 포함하는 표시 패널에 있어서, 상기 투과영역에 대응하여 깊이 방향으로 그루브를 가지는 기판; 상기 메인표시영역에 대응하여 상기 기판 상에 배치된 메인 표시요소들과 상기 메인 표시요소들과 각각 연결된 메인 화소회로들; 및 상기 컴포넌트영역에 대응하여 상기 기판 상에 배치된 보조 표시요소들과 상기 보조 표시요소들과 각각 연결된 보조 화소회로들;을 포함한다.
일 실시예에 따른 표시 패널은, 메인표시영역과, 복수의 보조표시영역 및 복수의 이미지센서영역을 구비하는 컴포넌트영역을 포함하는 표시 패널에 있어서, 기판; 상기 메인표시영역에 대응하여 상기 기판 상에 배치된 메인 표시요소들과 상기 메인 표시요소들과 각각 연결된 메인 화소회로들; 상기 복수의 보조표시영역 각각에 대응하여 상기 기판 상에 배치된 보조 표시요소들과 상기 보조 표시요소들과 각각 연결된 보조 화소회로들; 및 상기 복수의 이미지 센서영역 각각에 대응하여 상기 기판 상에 배치된 포토다이오드들과 상기 포토다이오드들과 각각 연결된 수광 화소회로들;을 포함하며, 상기 복수의 보조표시영역 및 복수의 이미지 센서영역은 교번적으로 배치될 수 있다.
일 실시예에 따른 표시 장치는, 제1 표시 요소들에 의해서 제1방향으로 광이 출사되어 이미지가 디스플레이 되며, 메인표시영역 및 컴포넌트영역을 구비한 제1 표시 패널; 상기 제1 표시 패널의 하부에 배치되며, 제2 표시 요소들에 의해서 상기 제1방향으로 광이 출사되어 이미지가 디스플레이 되는 제2 표시 영역을 구비한 제2 표시 패널; 및 상기 제1 표시 패널, 및 상기 제2 표시 패널을 수납하는 하부 커버;를 포함한다.
일 실시예에 따른 표시 장치는, 표시 요소들에 의해서 제1방향으로 광이 출사되어 이미지가 디스플레이 되며, 메인표시영역 및 컴포넌트영역을 구비한 표시 패널; 상기 제1방향과 반대방향을 바라보도록 배치된 컴포넌트부; 상기 컴포넌트영역으로 입사되는 광을 상기 컴포넌트부로 안내하는 광안내부; 및 상기 컴포넌트부에 대응하는 카메라 홀을 구비한 하부 커버;를 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 전자요소인 컴포넌트가 배치되는 영역에서도 이미지를 디스플레이할 수 있도록 표시영역이 확장된 표시 패널 및 이를 구비하는 표시 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 2는 일 실시예에 따른 표시 장치를 보여주는 분해 사시도이다.
도 3은 일 실시예에 따른 표시 장치를 보여주는 블록도이다.
도 4는 일 실시예에 따른 표시 패널을 보여주는 평면도이다.
도 5는 도 4의 표시 패널의 일 예를 보여주는 측면도이다.
도 6은 일 실시예에 따른 표시 패널을 보여주는 평면도이다.
도 7는 도 6의 표시 패널의 일 예를 보여주는 측면도이다.
도 8a 내지 도 8i는 실시예들에 따른 컴포넌트영역의 형상 및 배치를 나타낸 배치도이다.
도 9a 내지 도 9e는 실시예들에 따른 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 10은 일 실시예에 따른 표시 패널을 개략적으로 나타내는 평면도이다.
도 11a 및 도 11b는 실시예들에 따른 부화소를 구동하는 화소회로의 등가회로도이다.
도 12는 일 실시예에 따른 표시 패널의 메인표시영역에서의 화소 배치 구조를 개략적으로 도시하는 배치도이다.
도 13a 내지 도 15는 실시예들에 따른 표시 패널의 컴포넌트영역에서의 화소 배치 구조를 개략적으로 도시하는 배치도이다.
도 16a 내지 도 16h는 실시예들에 따른 하부금속층의 형상을 개략적으로 나타낸 평면도이다.
도 17은 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.
도 18a 내지 도 18c는 일 실시예에 따른 대향전극의 패터닝 방법을 순차적으로 나타낸 단면도이다.
도 19a 내지 도 19c는 일 실시예에 따른 대향전극의 패터닝 방법 및 상기 방법에 의해 제조된 표시 패널을 나타낸 단면도이다.
도 20a 및 도 20b는 일 실시예에 따른 대향전극의 패터닝 방법을 순차적으로 나타낸 단면도이다.
도 21a 및 도 21b는 일 실시예에 따른 대향전극의 패터닝 방법을 순차적으로 나타낸 단면도이다.
도 22a 내지 도 22c는 일 실시예에 따른 대향전극의 패터닝 방법을 순차적으로 나타낸 평면도이다.
도 22d는 도 22a 내지 도 22c의 제조방법이 적용된 표시 패널의 일부를 개략적으로 나타낸 단면도이다.
도 23a 내지 도 23e는 일 실시예에 따른 대향전극의 패터닝 방법을 개략적으로 도시한 도면이다.
도 24는 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.
도 25는 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.
도 26은 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.
도 27a는 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.
도 27b는 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.
도 27c는 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.
도 27d는 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.
도 28은 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.
도 29a 및 도 29b는 일부 실시예들에 따른 컴포넌트영역에서의 화소 배치 구조를 개략적으로 도시하는 배치도이다.
도 30은 도 29a의 II-II'선에 대응하는 개략적인 단면도이다.
도 31은 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.
도 32은 일 실시예에 따른 표시 패널 및 그 하부에 배치되는 컴포넌트를 나타내는 평면도이다.
도 33a 및 도 33b는 일 실시예에 따른 표시 패널의 부화소들 및 배선들의 배치관계를 개략적으로 도시한 평면도이다.
도 34는 일 실시예에 따른 표시 패널의 단면도로, 투과영역에 배치된 배선을 도시한다.
도 35는 일 실시예에 따른 표시 패널의 단면도로, 도 33b의 III-III'선 및 IV-IV'선에 대응하는 단면도이다.
도 36a 및 도 36b는 일 실시예에 따른 표시 패널의 부화소들 및 배선들의 배치관계를 개략적으로 도시한 평면도이다.
도 37은 일 실시예에 따른 표시 패널의 부화소들 및 배선들의 배치관계를 개략적으로 도시한 평면도이다.
도 38a 및 도 38b는 도 37의 V-V'선에 대응될 수 있는 개략적인 단면도이다.
도 39 내지 도 41은 실시예들에 따른 표시 패널의 부화소들 및 배선들의 배치관계를 개략적으로 도시한 평면도이다.
도 42는 일 실시예에 따른 표시 패널을 개략적으로 나타내는 평면도이다.
도 43은 일 실시예에 따른 표시 패널의 부화소들 및 배선들의 배치관계를 개략적으로 도시한 평면도이다.
도 44는 일 실시예에 따른 표시 패널의 부화소들 및 배선들의 배치관계를 개략적으로 도시한 평면도이다.
도 45는 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 46는 일 실시에에 따른 표시 패널의 로드 매칭부를 개략적으로 도시한 평면도이다.
도 47은 도 46의 VI-VI'선에 대응하는 단면도이다.
도 48은 일 실시에에 따른 표시 패널의 일부를 개략적으로 도시한 단면도이다.
도 49는 일 실시예에 따른 표시 패널의 일부를 개략적으로 도시한 단면도이다.
도 50은 일 실시예에 따른 표시 패널의 일부를 개략적으로 도시한 단면도이다.
도 51a는 일 실시예에 따른 표시 패널의 일부를 개략적으로 도시한 단면도이다.
도 51b는 일 실시예에 따른 표시 패널의 일부를 개략적으로 도시한 단면도이다.
도 51c는 일 실시예에 따른 표시 패널의 일부를 개략적으로 도시한 단면도이다.
도 52는 일 실시예에 따른 표시 패널의 터치스크린층을 보여주는 평면도이다.
도 53은 터치 전극들에 접속된 터치 센서 구동부의 일 예를 보여주는 도면이다.
도 54는 일 실시예에 따른 터치스크린층의 터치 감지 영역을 보여주는 확대 평면도이다.
도 55는 일 실시예에 따른 표시 패널의 터치스크린층을 보여주는 평면도이다.
도 56은 도 55의 터치 전극들에 접속된 센서 구동부를 보여주는 일 예시도면이다.
도 57은 일 실시예에 따른 표시 패널의 터치스크린층을 보여주는 평면도이다.
도 58 및 도 59는 실시예들에 따른 터치스크린층의 일부를 확대한 평면도이다.
도 60 내지 도 62는 실시예들에 따른 표시 패널의 일부를 개략적으로 도시한 단면도이다.
도 63 및 도 64는 실시예들에 따른 표시 패널의 일부를 개략적으로 도시한 단면도이다.
도 65는 일 실시예에 따른 표시 패널을 보여주는 사시도이다.
도 66은 일 실시예에 따른 표시 패널을 보여주는 전개도이다.
도 67은 도 65의 표시 패널의 일 예를 보여주는 정면도이다.
도 68은 도 65의 표시 패널의 일 예를 보여주는 배면도이다.
도 69는 도 65의 표시 패널의 일 예를 보여주는 일 측면도이다.
도 70a는 일 실시예에 따른 표시 패널을 보여주는 전개도의 일부를 나타낸다.
도 70b는 일 실시예에 따른 표시 패널을 보여주는 전개도의 일부를 나타낸다.
도 71은 일 실시예에 따른 표시 패널을 보여주는 전개도의 일부를 나타낸다.
도 72는 일 실시예에 따른 표시 패널을 보여주는 단면도의 일부를 나타낸다.
도 73a 내지 73c는 일 실시예에 따른 표시 패널과 표시 패널 하부에 배치된 컴포넌트의 위치 관계를 나타낸 도면이다.
도 74는 일 실시예에 따른 표시 장치의 개략적인 사시도이다.
도 75는 도 74의 표시 장치가 접힌 상태를 나타낸다.
도 76은 도 75의 표시 장치가 접힌 상태를 개략적으로 나타낸 단면도이다.
도 77a 내지 도 77c는 일 실시예에 따른 제1 컴포넌트영역 내지 제3 컴포넌트영역을 나타낸다.
도 78은 일 실시예에 따른 표시 패널의 컴포넌트영역을 개략적으로 도시한 평면도이다.
도 79a 및 도 79b은 실시예들에 따라 도 78의 표시 패널이 변형이 되는 형상을 나타낸 개략적인 단면도이다.
도 80은 도 78의 표시 패널의 일부를 나타낸 개략적인 단면도이다.
도 81 및 도 82은 실시예들에 따른 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 83은 표시 장치에 포함될 수 있는 제2 표시 패널의 개략적인 평면도를 나타낸다.
도 84a 및 도 84b는 일 실시예에 따른 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 85a 내지 도 85c는 표시 장치에 포함될 수 있는 제2 표시 패널의 개략적인 평면도이다.
도 86a은 일 실시예에 따른 제2 표시 패널의 개략적인 평면도이다.
도 86b는 도 86a의 실시예의 개략적인 단면도이다.
도 87은 이미지 센서 영역에 배치된 수광 화소에 대한 회로도이다.
도 88은 일 실시예에 따른 제2 표시 패널의 이미지 센서 영역을 도시한 단면도이다.
도 89는 일 실시예에 따른 표시 장치에 적용될 수 있는 발광 소자를 보여주는 사시도이다.
도 90는 일 실시예에 따른 제2 표시 패널의 제2 표시영역의 일 예를 보여주는 평면도이다.
도 91은 도 90의 VII-VII'의 일 예를 보여주는 단면도이다.
도 92 및 도 93은 제2 표시 패널의 제2 표시영역의 일 예를 보여주는 평면도이다.
도 94는 도 92의 VIII-VIII'의 일 예를 보여주는 단면도이다.
도 95는 일 실시예에 따른 표시 장치를 간략히 도시한 단면도이다.
도 96은 도 95의 제2 표시 패널의 일 실시예를 개략적으로 나타낸 평면도이다.
도 97은 일 실시예에 따른 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 98은 도 97의 표시 장치에 포함된 제2 표시 패널의 일 예를 도시한 평면도이다.
도 99는 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다.
도 100은 일 실시예에 따른 표시 패널의 컴포넌트영역을 개략적으로 도시한 단면도이다.
도 101a 내지 도 101c는 도 100에 적용될 수 있는 포토다이오드의 일 예를 나타낸다.
도 102a는 일 실시예에 따른 표시 패널의 컴포넌트영역을 나타낸 개략적인 평면도이다.
도 102b는 도 102a의 실시예의 개략적인 단면도이다.
도 103은 일 실시예에 따른 표시 장치를 나타낸 개략적인 단면도이다.
도 104는 일 실시예에 따른 표시 장치의 일부를 나타낸 개략적인 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이고, 도 2는 일 실시예에 따른 표시 장치를 보여주는 분해 사시도이다. 도 3은 일 실시예에 따른 표시 장치를 보여주는 블록도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 표시 장치(1)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이로 사용될 수 있다.
도 1 및 도 2에서는 설명의 편의를 위해 일 실시예에 따른 표시 장치(1)가 스마트 폰으로 사용되는 것을 예시하였다. 일 실시예에 따른 표시 장치(1)는 커버 윈도우(50), 표시 패널(10), 표시 회로 보드(30), 표시 구동부(32), 터치 센서 구동부(33), 브라켓(bracket, 60), 메인 회로 보드(70), 배터리(80), 및 하부 커버(90)를 포함한다.
본 명세서에서, "상부"는 표시 패널(10)을 기준으로 커버 윈도우(50)가 배치되는 방향, 즉 +z 방향을 가리키고, "하부"는 표시 패널(10)을 기준으로 하부 커버(90)가 배치되는 방향, -z 방향을 가리킨다. 또한, "좌", "우", "상", "하"는 표시 패널(10)을 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, "좌"는 -x 방향, "우"는 +x 방향, "상"은 +y 방향, "하"는 -y 방향을 가리킨다.
표시 장치(1)는 평면상 직사각형 형태로 이루어질 수 있다. 예를 들어, 표시 장치(1)는 도 1과 같이 제1 방향(x 방향)의 단변과 제2 방향(y 방향)의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. 제1 방향(x 방향)의 단변과 제2 방향(y 방향)의 장변이 만나는 모서리는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 장치(1)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 타원형, 또는 비정형 형상으로 형성될 수 있다.
커버 윈도우(50)는 표시 패널(10)의 상면을 커버하도록 표시 패널(10)의 상부에 배치될 수 있다. 이로 인해, 커버 윈도우(50)는 표시 패널(10)의 상면을 보호하는 기능을 할 수 있다.
커버 윈도우(50)는 표시 패널(10)에 대응하는 투과 커버부(DA50)와 표시 패널(10) 이외의 영역에 대응하는 차광 커버부(NDA50)를 포함할 수 있다. 차광 커버부(NDA50)는 광을 차광하는 불투명한 물질을 포함할 수 있다. 차광 커버부(NDA50)는 화상을 표시하지 않는 경우에 사용자에게 보여줄 수 있는 패턴을 포함할 수 있다.
표시 패널(10)은 커버 윈도우(50)의 하부에 배치될 수 있다. 표시 패널(10)은 커버 윈도우(50)의 투과 커버부(DA50)와 중첩할 수 있다.
표시 패널(10)은 메인표시영역(MDA)과 컴포넌트영역(CA)을 포함한다. 메인표시영역(MDA)과 컴포넌트영역(CA)은 모두 이미지가 디스플레이되는 영역으로, 컴포넌트영역(CA)은 그 하부에 가시광선, 적외선이나 음향 등을 이용하는 센서, 카메라와 같은 컴포넌트(40)가 배치되는 영역일 수 있다. 일 실시예에 있어서, 컴포넌트영역(CA)은 메인표시영역(MDA) 보다 광투과율 및/또는 음향 투과율이 높은 영역일 수 있다. 일 실시예로, 컴포넌트영역(CA)을 통해 광이 투과하는 경우, 광 투과율은 약 25% 이상, 30% 이상, 보다 바람직하게 50% 이상이거나, 75% 이상이거나 80% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
표시 패널(10)은 발광 소자(light emitting element)를 포함하는 발광 표시 패널일 수 있다. 예를 들어, 표시 패널(10)은 유기 발광층을 포함하는 유기 발광 다이오드(organic light emitting diode)를 이용하는 유기 발광 표시 패널, 및 초소형 발광 다이오드(micro LED)를 이용하는 초소형 발광 다이오드 표시 패널, 양자점 발광층을 포함하는 양자점 발광 소자(Quantum dot Light Emitting Diode)를 이용하는 양자점 발광 표시 패널, 또는 무기 반도체를 포함하는 무기 발광 소자를 이용하는 무기 발광 표시 패널일 수 있다.
표시 패널(10)은 강성이 있어 쉽게 구부러지지 않는 리지드(rigid) 표시 패널 또는 유연성이 있어 쉽게 구부러지거나 접히거나 말릴 수 있는 플렉시블(flexible) 표시 패널일 수 있다. 예를 들어, 표시 패널(10)은 접고 펼 수 있는 폴더블(foldable) 표시 패널, 표시면이 구부러진 커브드(curved) 표시 패널, 표시면 이외의 영역이 구부러진 벤디드(bended) 표시 패널, 말거나 펼 수 있는 롤러블(rollable) 표시 패널, 및 연신 가능한 스트레처블(stretchable) 표시 패널일 수 있다.
표시 패널(10)은 투명하게 구현되어 표시 패널(10)의 하면에 배치되는 사물이나 배경을 표시 패널(10)의 상면에서 볼 수 있는 투명 표시 패널일 수 있다. 또는, 표시 패널(10)은 표시 패널(10)의 상면의 사물 또는 배경을 반사할 수 있는 반사형 표시 패널일 수 있다.
표시 패널(10)의 일 측 가장자리에는 제1 연성 필름(34)이 부착될 수 있다. 제1 연성 필름(34)의 일 측은 이방성 도전 필름(anisotropic conductive film)을 이용하여 표시 패널(10)의 일 측 가장자리에 부착될 수 있다. 제1 연성 필름(34)은 구부러질 수 있는 플렉서블 필름(flexible film)일 수 있다.
표시 구동부(32)는 제1 연성 필름(34) 상에 배치될 수 있다. 표시 구동부(32)는 제어 신호들과 전원 전압들을 인가받고, 표시 패널(10)을 구동하기 위한 신호들과 전압들을 생성하여 출력할 수 있다. 표시 구동부(32)는 집적회로(integrated circuit, IC)로 형성될 수 있다.
표시 회로 보드(30)는 제1 연성 필름(34)의 타 측에 부착될 수 있다. 제1 연성 필름(34)의 타 측은 이방성 도전 필름을 이용하여 표시 회로 보드(30)의 상면에 부착될 수 있다. 표시 회로 보드(30)는 구부러질 수 있는 연성 인쇄 회로 보드(flexible printed circuit board, FPCB), 단단하여 잘 구부러지지 않는 강성 인쇄 회로 보드(rigid printed circuit board, PCB), 또는 강성 인쇄 회로 보드와 연성 인쇄 회로 보드를 모두 포함하는 복합 인쇄 회로 보드일 수 있다.
표시 회로 보드(30) 상에는 터치 센서 구동부(33)가 배치될 수 있다. 터치 센서 구동부(33)는 집적회로로 형성될 수 있다. 터치 센서 구동부(33)는 표시 회로 보드(30) 상에 부착될 수 있다. 터치 센서 구동부(33)는 표시 회로 보드(30)를 통해 표시 패널(10)의 터치스크린층의 터치 전극들에 전기적으로 연결될 수 있다.
표시 패널(10)의 터치스크린층은 저항막 방식, 정전 용량 방식 등 여러가지 터치 방식 중 적어도 하나를 이용하여 사용자의 터치 입력을 감지할 수 있다. 예를 들어, 표시 패널(10)의 터치스크린층이 정전 용량 방식으로 사용자의 터치 입력을 감지하는 경우, 터치 센서 구동부(33)는 터치 전극들 중 구동 전극들에 구동 신호들을 인가하고, 터치 전극들 중 감지 전극들을 통해 구동 전극들과 감지 전극들 사이의 상호 정전 용량(mutual capacitance, 이하 "상호 용량"으로 칭함)들에 충전된 전압들을 감지함으로써, 사용자의 터치 여부를 판단할 수 있다. 사용자의 터치는 접촉 터치와 근접 터치를 포함할 수 있다. 접촉 터치는 사용자의 손가락 또는 펜 등의 물체가 터치스크린층 상에 배치되는 커버 윈도우(50)에 직접 접촉하는 것을 가리킨다. 근접 터치는 호버링(hovering)과 같이, 사용자의 손가락 또는 펜 등의 물체가 커버 윈도우(50) 상에 근접하게 떨어져 위치하는 것을 가리킨다. 터치 센서 구동부(33)는 감지된 전압들에 따라 센서 데이터를 메인 프로세서(710)로 전송하며, 메인 프로세서(710)는 센서 데이터를 분석함으로써, 터치 입력이 발생한 터치 좌표를 산출할 수 있다.
표시 회로 보드(30) 상에는 표시 패널(10)의 화소들, 스캔 구동부, 및 표시 구동부(32)를 구동하기 위한 구동 전압들을 공급하기 위한 전원 공급부가 추가로 배치될 수 있다. 또는, 전원 공급부는 표시 구동부(32)와 통합될 수 있으며, 이 경우 표시 구동부(32)와 전원 공급부는 하나의 집적회로로 형성될 수 있다.
표시 패널(10)의 하부에는 표시 패널(10)을 지지하기 위한 브라켓(60)이 배치될 수 있다. 브라켓(60)은 플라스틱, 금속, 또는 플라스틱과 금속을 모두 포함할 수 있다. 브라켓(60)에는 카메라 장치(731)가 삽입되는 제1 카메라 홀(CMH1), 배터리(80)가 배치되는 배터리 홀(BH), 표시 회로 보드(30)에 연결된 케이블(35)이 통과하는 케이블 홀(CAH)이 형성될 수 있다. 또한, 브라켓(60)에는 표시 패널(10)의 컴포넌트영역(CA)과 중첩하는 컴포넌트 홀(CPH)이 구비될 수 있다. 컴포넌트 홀(CPH)은 제3 방향(z 방향)에서 메인 회로 보드(70)의 컴포넌트(40)들과 중첩할 수 있다. 이에 따라, 표시 패널(10)의 컴포넌트영역(CA)은 제3 방향(z 방향)에서 메인 회로 보드(70)의 컴포넌트(40)들과 중첩할 수 있다. 한편, 브라켓(60)에는 컴포넌트 홀(CPH)이 형성되지 않을 수 있으며, 이 경우 브라켓(60)은 제3 방향(z 방향)에서 표시 패널(10)의 컴포넌트영역(CA)과 중첩하지 않도록 배치될 수 있다.
표시 패널(10)의 컴포넌트영역(CA)과 중첩하는 컴포넌트(40)는 복수로 구비될 수 있다. 예컨대, 컴포넌트영역(CA) 중첩하도록 제1 내지 제4 컴포넌트(41, 42, 43, 44)가 배치될 수 있다. 제1 내지 제4 컴포넌트(41, 42, 43, 44)는 각각 근접 센서, 조도 센서, 홍채 센서, 및 카메라(또는 이미지 센서)로 구비될 수 있다. 표시 패널(10)의 컴포넌트영역(CA)은 소정의 광투과율을 구비할 수 있는 바, 적외선을 이용하는 근접 센서는 표시 장치(1)의 상면에 근접하게 배치된 물체를 검출할 수 있으며, 조도 센서는 표시 장치(1)의 상면으로 입사되는 광의 밝기를 감지할 수 있다. 또한, 홍채 센서는 표시 장치(1)의 상면 상에 배치된 사람의 홍채를 촬영할 수 있으며, 카메라는 표시 장치(1)의 상면 상에 배치된 물체를 촬영할 수 있다. 표시 패널(10)의 컴포넌트영역(CA)과 중첩하여 배치되는 컴포넌트(40)는 근접 센서, 조도 센서, 홍채 센서, 및 카메라에 한정되지 않으며, 후술할 다양한 센서가 배치될 수 있다.
브라켓(60)의 하부에는 메인 회로 보드(70)와 배터리(80)가 배치될 수 있다. 메인 회로 보드(70)는 인쇄 회로 기판(printed circuit board) 또는 연성 인쇄 회로 기판일 수 있다.
메인 회로 보드(70)는 메인 프로세서(710), 카메라 장치(731), 메인 커넥터(75) 및 컴포넌트(40)들을 포함할 수 있다. 메인 프로세서(710)는 집적회로로 형성될 수 있다. 카메라 장치(731)는 메인 회로 보드(70)의 상면과 하면 모두에 배치되고, 메인 프로세서(710)와 메인 커넥터(75) 각각은 메인 회로 보드(70)의 상면 및 하면 중 어느 한 면에 배치될 수 있다.
메인 프로세서(710)는 표시 장치(1)의 모든 기능을 제어할 수 있다. 예를 들어, 메인 프로세서(710)는 표시 패널(10)이 영상을 표시하도록 디지털 비디오 데이터를 표시 회로 보드(30)를 통해 표시 구동부(32)로 출력할 수 있다. 또한, 메인 프로세서(710)는 터치 센서 구동부(33)로부터 감지 데이터를 입력받는다. 메인 프로세서(710)는 감지 데이터에 따라 사용자의 터치 여부를 판단하고, 사용자의 직접 터치 또는 근접 터치에 대응되는 동작을 실행할 수 있다. 예를 들어, 메인 프로세서(710)는 감지 데이터를 분석하여 사용자의 터치 좌표를 산출한 후 사용자가 터치한 아이콘이 지시하는 어플리케이션을 실행하거나 동작을 수행할 수 있다. 메인 프로세서(710)는 집적회로로 이루어진 어플리케이션 프로세서(application processor), 중앙 처리 장치(central processing unit), 또는 시스템 칩(system chip)일 수 있다.
카메라 장치(731)는 카메라 모드에서 이미지 센서에 의해 얻어지는 정지 영상 또는 동영상 등의 화상 프레임을 처리하여 메인 프로세서(710)로 출력한다. 카메라 장치(731)는 카메라 센서(예를 들어, CCD, CMOS 등), 포토 센서(또는 이미지 센서) 및 레이저 센서 중 적어도 하나를 포함할 수 있다. 카메라 장치(731)는 컴포넌트영역(CA)과 중첩 배치된 컴포넌트(40) 중 이미지 센서와 연결되어 이미지 센서로 입력된 이미지를 처리할 수 있다.
메인 커넥터(75)에는 브라켓(60)의 케이블 홀(CAH)을 통과한 케이블(35)이 연결될 수 있으며, 이로 인해 메인 회로 보드(70)는 표시 회로 보드(30)에 전기적으로 연결될 수 있다.
메인 회로 보드(70)는 메인 프로세서(710), 카메라 장치(731), 및 메인 커넥터(75) 이외에, 도 3에 도시된 무선 통신부(720)의 적어도 하나, 입력부(730)의 적어도 하나, 센서부(740)의 적어도 하나, 출력부(750)의 적어도 하나, 인터페이스부(760)의 적어도 하나, 메모리(770), 및 전원 공급부(780)를 더 포함할 수 있다.
무선 통신부(720)는 방송 수신 모듈(721), 이동통신 모듈(722), 무선 인터넷 모듈(723), 근거리 통신 모듈(724), 위치정보 모듈(725) 중 적어도 하나를 포함할 수 있다.
방송 수신 모듈(721)은 방송 채널을 통하여 외부의 방송 관리 서버로부터 방송 신호 및/또는 방송 관련된 정보를 수신한다. 방송 채널은 위성 채널, 지상파 채널을 포함할 수 있다.
이동통신 모듈(722)은, 이동 통신을 위한 기술 표준들 또는 통신 방식(예를 들어, GSM(Global System for Mobile communication), CDMA(Code Division Multi Access), CDMA2000(Code Division Multi Access 2000), EV-DO(Enhanced Voice-Data Optimized or Enhanced Voice-Data Only), WCDMA(Wideband CDMA), HSDPA(High Speed Downlink Packet Access), HSUPA(High Speed Uplink Packet Access), LTE(Long Term Evolution), LTE-A(Long Term Evolution-Advanced) 등)에 따라 구축된 이동 통신망 상에서 기지국, 외부의 단말, 서버 중 적어도 하나와 무선 신호를 송수신한다. 무선 신호는, 음성 호 신호, 화상 통화 호 신호 또는 문자/멀티미디어 메시지 송수신에 따른 다양한 형태의 데이터를 포함할 수 있다.
무선 인터넷 모듈(723)은 무선 인터넷 접속을 위한 모듈을 가리킨다. 무선 인터넷 모듈(723)은 무선 인터넷 기술들에 따른 통신망에서 무선 신호를 송수신하도록 이루어질 수 있다. 무선 인터넷 기술로는, 예를 들어 WLAN(Wireless LAN), Wi-Fi(Wireless-Fidelity), Wi-Fi(Wireless Fidelity) Direct, DLNA(Digital Living Network Alliance) 등이 있다.
근거리 통신 모듈(724)은 근거리 통신(Short range communication)을 위한 것으로서, 블루투스(Bluetooth™), RFID(Radio Frequency Identification), 적외선 통신(Infrared Data Association; IrDA), UWB(Ultra Wideband), ZigBee, NFC(Near Field Communication), Wi-Fi(Wireless-Fidelity), Wi-Fi Direct, Wireless USB(Wireless Universal Serial Bus) 기술 중 적어도 하나를 이용하여, 근거리 통신을 지원할 수 있다. 근거리 통신 모듈(724)은 근거리 무선 통신망(Wireless Area Networks)을 통해 표시 장치(1)와 무선 통신 시스템 사이, 표시 장치(1)와 다른 전자 장치 사이, 또는 표시 장치(1)와 다른 전자 장치(또는 외부 서버)가 위치한 네트워크 사이의 무선 통신을 지원할 수 있다. 근거리 무선 통신망은 근거리 무선 개인 통신망(Wireless Personal Area Networks)일 수 있다. 다른 전자 장치는 표시 장치(1)와 데이터를 상호 교환하는 것이 가능한(또는 연동 가능한) 웨어러블 디바이스(wearable device)일 수 있다.
위치 정보 모듈(725)은 표시 장치(1)의 위치(또는 현재 위치)를 획득하기 위한 모듈로서, 그의 대표적인 예로는 GPS(Global Positioning System) 모듈 또는 WiFi(Wireless Fidelity) 모듈이 있다. 예를 들어, 표시 장치(1)는 GPS 모듈을 활용하면, GPS 위성에서 보내는 신호를 이용하여 표시 장치(1)의 위치를 획득할 수 있다. 또한, 표시 장치(1)는 Wi-Fi 모듈을 활용하면, Wi-Fi 모듈과 무선신호를 송신 또는 수신하는 무선 AP(Wireless Access Point)의 정보에 기반하여, 표시 장치(1)의 위치를 획득할 수 있다. 위치 정보 모듈(725)은 표시 장치(1)의 위치(또는 현재 위치)를 획득하기 위해 이용되는 모듈로, 표시 장치(1)의 위치를 직접적으로 계산하거나 획득하는 모듈로 한정되지는 않는다.
입력부(730)는 영상 신호 입력을 위한 카메라 장치(731)와 같은 영상 입력부, 음향 신호 입력을 위한 마이크로폰(microphone, 732)과 같은 음향 입력부, 사용자로부터 정보를 입력 받기 위한 입력 장치(733)를 포함할 수 있다.
카메라 장치(731)는 화상 통화 모드 또는 촬영 모드에서 이미지 센서에 의해 얻어지는 정지 영상 또는 동영상 등의 화상 프레임을 처리한다. 처리된 화상 프레임은 표시 패널(10)에 표시되거나 메모리(770)에 저장될 수 있다.
마이크로폰(732)은 외부의 음향 신호를 전기적인 음성 데이터로 처리한다. 처리된 음성 데이터는 표시 장치(1)에서 수행 중인 기능(또는 실행 중인 어플리케이션)에 따라 다양하게 활용될 수 있다. 한편, 마이크로폰(732)에는 외부의 음향 신호를 입력 받는 과정에서 발생되는 잡음(noise)을 제거하기 위한 다양한 잡음 제거 알고리즘이 구현될 수 있다.
메인 프로세서(710)는 입력 장치(733)를 통해 입력되는 정보에 대응되도록 표시 장치(1)의 동작을 제어할 수 있다. 입력 장치(733)는 표시 장치(1)의 후면 또는 측면에 위치하는 버튼, 돔 스위치(dome switch), 조그 휠, 조그 스위치 등과 같은 기계식(mechanical) 입력 수단 또는 터치 입력 수단을 포함할 수 있다. 터치 입력 수단은 표시 패널(10)의 터치스크린층으로 이루어질 수 있다.
센서부(740)는 표시 장치(1) 내 정보, 표시 장치(1)를 둘러싼 주변 환경 정보 및 사용자 정보 중 적어도 하나를 센싱하고, 이에 대응하는 센싱 신호를 발생하는 하나 이상의 센서를 포함할 수 있다. 메인 프로세서(710)는 이러한 센싱 신호에 기초하여, 표시 장치(1)의 구동 또는 동작을 제어하거나, 표시 장치(1)에 설치된 어플리케이션과 관련된 데이터 처리, 기능 또는 동작을 수행할 수 있다. 센서부(740)는 근접센서(proximity sensor), 조도 센서(illumination sensor), 가속도 센서(acceleration sensor), 자기 센서(magnetic sensor), 중력 센서(G-sensor), 자이로스코프 센서(gyroscope sensor), 모션 센서(motion sensor), RGB 센서, 적외선 센서(IR 센서: infrared sensor), 지문인식 센서(finger scan sensor), 초음파 센서(ultrasonic sensor), 광 센서(optical sensor), 배터리 게이지(battery gauge), 환경 센서(예를 들어, 기압계, 습도계, 온도계, 방사능 감지 센서, 열 감지 센서, 가스 감지 센서 등), 화학 센서(예를 들어, 전자 코, 헬스케어 센서, 생체 인식 센서 등) 중 적어도 하나를 포함할 수 있다.
근접 센서는 소정의 검출면에 접근하는 물체, 혹은 근방에 존재하는 물체의 유무를 전자계의 힘 또는 적외선 등을 이용하여 기계적 접촉 없이 검출하는 센서를 가리킨다. 근접 센서의 예로는 투과형 광전 센서, 직접 반사형 광전 센서, 미러 반사형 광전 센서, 고주파 발진형 근접 센서, 정전 용량형 근접 센서, 자기형 근접 센서, 적외선 근접 센서 등이 있다. 근접 센서는 근접 터치뿐만 아니라 근접 터치 거리, 근접 터치 방향, 근접 터치 속도, 근접 터치 시간, 근접 터치 위치, 근접 터치 이동 상태와 같은 근접 터치 패턴을 감지할 수 있다. 메인 프로세서(710)는 근접 센서를 통해 감지된 근접 터치 동작 및 근접 터치 패턴에 상응하는 데이터(또는 정보)를 처리하며, 처리된 데이터에 대응하는 시각적인 정보를 표시 패널(10)에 표시하도록 제어할 수 있다.
초음파 센서는 초음파를 이용하여 사물의 위치 정보를 인식할 수 있다. 메인 프로세서(710)는 광 센서와 복수의 초음파 센서로부터 감지되는 정보를 통해, 사물의 위치를 산출하는 것이 가능하다. 사물의 위치는 광의 속도와 초음파의 속도가 다르므로, 광이 광 센서에 도달하는 시간과 초음파가 초음파 센서에 도달하는 시간을 이용하여 산출될 수 있다.
출력부(750)는 시각, 청각 또는 촉각 등과 관련된 출력을 발생시키기 위한 것으로, 표시 패널(10), 음향 출력부(751), 햅틱 모듈(752), 광 출력부(753) 중 적어도 하나를 포함할 수 있다.
표시 패널(10)은 표시 장치(1)에서 처리되는 정보를 표시(출력)한다. 예를 들어, 표시 패널(10)은 표시 장치(1)에서 구동되는 어플리케이션의 실행화면 정보, 또는 실행화면 정보에 따른 UI(User Interface), GUI(Graphic User Interface) 정보를 표시할 수 있다. 표시 패널(10)은 화상을 표시하는 표시층과 사용자의 터치 입력을 감지하는 터치스크린층을 포함할 수 있다. 이로 인해, 표시 패널(10)은 표시 장치(1)와 사용자 사이의 입력 인터페이스를 제공하는 입력 장치(733) 중 하나로 기능함과 동시에, 표시 장치(1)와 사용자 사이의 출력 인터페이스를 제공하는 출력부(750) 중 하나로 기능할 수 있다.
음향 출력부(751)는 호 신호 수신, 통화모드 또는 녹음 모드, 음성인식 모드, 방송수신 모드 등에서 무선 통신부(720)로부터 수신되거나 메모리(770)에 저장된 음향 데이터를 출력할 수 있다. 음향 출력부(751)는 표시 장치(1)에서 수행되는 기능(예를 들어, 호 신호 수신음, 메시지 수신음 등)과 관련된 음향 신호를 출력하기도 한다. 음향 출력부(751)는 리시버(receiver)와 스피커(speaker)를 포함할 수 있다. 리시버와 스피커 중 적어도 하나는 표시 패널(10)의 하부에 부착되어 표시 패널(10)을 진동하여 음향을 출력하는 음향 발생 장치일 수 있다. 음향 발생 장치는 전기 신호에 따라 수축 및 팽창하는 압전 소자(piezoelectric element, 壓電素子) 또는 압전 액츄에이터(piezoelectric actuator)이거나 보이스 코일을 이용하여 자력을 생성하여 표시 패널(10)을 진동시키는 여진기(Exciter)일 수 있다.
햅틱 모듈(haptic module)(752)은 사용자가 느낄 수 있는 다양한 촉각 효과를 발생시킨다. 햅틱 모듈(752)은 촉각 효과로서 사용자에게 진동을 제공할 수 있다. 햅틱 모듈(752)에서 발생하는 진동의 세기와 패턴 등은 사용자의 선택 또는 메인 프로세서(710)의 설정에 의해 제어될 수 있다. 예를 들어, 햅틱 모듈(752)은 서로 다른 진동을 합성하여 출력하거나 순차적으로 출력할 수도 있다. 햅틱 모듈(752)은 진동 외에도 접촉된 피부면에 대해 수직 운동하는 핀 배열, 분사구나 흡입구를 통한 공기의 분사력이나 흡입력, 피부 표면에 대한 스침, 전극(electrode)의 접촉, 정전기력 등의 자극에 의한 효과와, 흡열이나 발열 가능한 소자를 이용한 냉온감 재현에 의한 효과 등 다양한 촉각 효과를 발생시킬 수 있다. 햅틱 모듈(752)은 직접적인 접촉을 통해 촉각 효과를 전달할 수 있을 뿐만 아니라, 사용자가 손가락이나 팔 등의 근 감각을 통해 촉각 효과를 느낄 수 있도록 구현할 수도 있다.
광 출력부(753)는 광원의 빛을 이용하여 이벤트 발생을 알리기 위한 신호를 출력한다. 표시 장치(1)에서 발생되는 이벤트의 예로는 메시지 수신, 호 신호 수신, 부재중 전화, 알람, 일정 알림, 이메일 수신, 애플리케이션을 통한 정보 수신 등이 될 수 있다. 광 출력부(753)가 출력하는 신호는 표시 장치(1)가 전면이나 후면으로 단색이나 복수 색의 빛을 발광함에 따라 구현된다. 신호 출력은 표시 장치(1)가 사용자의 이벤트 확인을 감지함에 의하여 종료될 수 있다.
인터페이스부(760)는 표시 장치(1)에 연결되는 다양한 종류의 외부 기기와의 통로 역할을 수행한다. 인터페이스부(760)는, 유/무선 헤드셋 포트(port), 외부 충전기 포트(port), 유/무선 데이터 포트(port), 메모리 카드(memory card) 포트, 식별 모듈이 구비된 장치를 연결하는 포트(port), 오디오 I/O(Input/Output) 포트(port), 비디오 I/O(Input/Output) 포트(port), 이어폰 포트(port) 중 적어도 하나를 포함할 수 있다. 표시 장치(1)는 인터페이스부(760)에 외부 기기가 연결되는 것에 대응하여, 연결된 외부 기기와 관련된 적절할 제어를 수행할 수 있다.
메모리(770)는 표시 장치(1)의 다양한 기능을 지원하는 데이터를 저장한다. 메모리(770)는 표시 장치(1)에서 구동되는 다수의 어플리케이션(application program), 표시 장치(1)의 동작을 위한 데이터들, 명령어들을 저장할 수 있다. 다수의 어플리케이션 중 적어도 일부는 무선 통신을 통해 외부 서버로부터 다운로드 될 수 있다. 메모리(770)는 메인 프로세서(710)의 동작을 위한 어플리케이션을 저장할 수 있고, 입/출력되는 데이터, 예를 들어, 폰북, 메시지, 정지영상, 동영상 등과 같은 데이터를 임시 저장할 수도 있다. 또한, 메모리(770)는 햅틱 모듈(752)에 제공되는 다양한 패턴의 진동을 위한 햅틱 데이터와 음향 출력부(751)에 제공되는 다양한 음향에 관한 음향 데이터를 저장할 수 있다. 메모리(770)는 플래시 메모리 타입(flash memory type), 하드디스크 타입(hard disk type), SSD 타입(Solid State Disk type), SDD 타입(Silicon Disk Drive type), 멀티미디어 카드 마이크로 타입(multimedia card micro type), 카드 타입의 메모리(예를 들어 SD 또는 XD 메모리 등), 램(random access memory; RAM), SRAM(static random access memory), 롬(read-only memory; ROM), EEPROM(electrically erasable programmable read-only memory), PROM(programmable read-only memory), 자기 메모리, 자기 디스크 및 광디스크 중 적어도 하나의 타입의 저장매체를 포함할 수 있다.
전원 공급부(780)는 메인 프로세서(710)의 제어 하에서, 외부의 전원, 내부의 전원을 인가받아 표시 장치(1)에 포함된 각 구성요소들에 전원을 공급한다. 전원 공급부(780)는 배터리(80)를 포함할 수 있다. 또한, 전원 공급부(780)는 연결포트를 구비하며, 연결 포트는 배터리의 충전을 위하여 전원을 공급하는 외부 충전기가 전기적으로 연결되는 인터페이스부(760)의 일 예로서 구성될 수 있다. 또는, 전원 공급부(780)는 연결 포트를 이용하지 않고 무선 방식으로 배터리(80)를 충전하도록 이루어질 수 있다. 배터리(80)는 외부의 무선 전력 전송장치로부터 자기 유도 현상에 기초한 유도 결합(Inductive Coupling) 방식이나 전자기적 공진 현상에 기초한 공진 결합(Magnetic Resonance Coupling) 방식 중 하나 이상을 이용하여 전력을 전달받을 수 있다. 배터리(80)는 제3 방향(z 방향)에서 메인 회로 보드(70)와 중첩하지 않도록 배치될 수 있다. 배터리(80)는 브라켓(60)의 배터리 홀(BH)에 중첩할 수 있다.
하부 커버(90)는 메인 회로 보드(70)와 배터리(80)의 하부에 배치될 수 있다. 하부 커버(90)는 브라켓(60)과 체결되어 고정될 수 있다. 하부 커버(90)는 표시 장치(1)의 하면 외관을 형성할 수 있다. 하부 커버(90)는 플라스틱, 금속, 또는 플라스틱과 금속을 모두 포함할 수 있다.
하부 커버(90)에는 카메라 장치(731)의 하면이 노출되는 제2카메라 홀(CMH2)이 형성될 수 있다. 카메라 장치(731)의 위치와 카메라 장치(731)에 대응되는 제1 및 제2 카메라 홀들(CMH1, CMH2)의 위치는 도 1 및 도 2에 도시된 실시예에 한정되지 않는다.
도 4는 일 실시예에 따른 표시 패널을 보여주는 평면도이다. 도 5는 도 4의 표시 패널의 일 예를 보여주는 측면도이다. 도 4에는 제1 연성 필름(34)이 구부러지지 않고 펼쳐진 표시 패널(10)의 평면도가 나타나 있다.
도 4 및 도 5를 참조하면, 표시 패널(10)은 기판(100), 표시층(DISL), 터치스크린층(TSL), 광학기능층(OFL), 및 패널 보호 부재(PB)를 포함할 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 예컨대 기판(100)은 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 기판(100)은 상술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다. 예컨대 기판(100)은 상술한 고분자 수지를 포함하는 두 층들 및 그 사이에 개재된 무기 배리어층을 포함할 수 있다.
기판(100) 상에는 표시층(DISL)이 배치될 수 있다. 표시층(DISL)은 화소들을 포함하며, 화상을 표시하는 층일 수 있다. 표시층(DISL)은 박막 트랜지스터들이 구비된 회로층, 표소요소들이 배치된 표시요소층, 및 표시요소층을 밀봉하기 위한 밀봉부재를 포함할 수 있다.
표시층(DISL)은 표시영역(DA)과 주변영역(DPA)으로 구분될 수 있다. 표시영역(DA)은 화소들이 배치되어 화상을 표시하는 영역일 수 있다. 주변영역(DPA)은 표시영역(DA)의 외측에 배치되어 화상을 표시하지 않는 영역일 수 있다. 주변영역(DPA)은 표시영역(DA)을 둘러싸도록 배치될 수 있다. 주변영역(DPA)은 표시영역(DA)의 바깥쪽에서부터 표시 패널(10)의 가장자리까지의 영역일 수 있다. 표시영역(DA)에는 화소들뿐만 아니라 화소를 구동하는 화소회로들, 화소회로에 접속되는 스캔 배선들, 데이터 배선들, 전원 배선들 등이 배치될 수 있다. 주변영역(DPA)에는 스캔 배선들에 스캔 신호들을 인가하기 위한 스캔 구동부, 데이터 배선들과 표시 구동부(32)를 연결하는 팬 아웃 배선들 등이 배치될 수 있다.
표시층(DISL) 상에는 터치스크린층(TSL)이 배치될 수 있다. 터치스크린층(TSL)은 터치 전극들을 포함하며, 사용자의 터치 여부를 감지하기 위한 층일 수 있다. 터치스크린층(TSL)은 표시층(DISL)의 밀봉부재 상에 직접 형성될 수 있다. 또는, 터치스크린층(TSL)은 별도로 형성된 후 광학 투명 접착제(optically clear adhesive, OCA)와 같은 점착층을 통해 표시층(DISL)의 밀봉부재 상에 결합될 수 있다.
터치스크린층(TSL) 상에는 광학기능층(OFL)이 배치될 수 있다. 광학기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 표시 장치(1) f를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다.
일부 실시예에서, 반사 방지층은 편광 필름으로 구비될 수 있다. 편광 필름은 선편광판과 λ/4 판(quarter-wave plate)과 같은 위상지연필름을 포함할 수 있다. 위상지연필름은 터치스크린층(TSL) 상에 배치되고, 선편광판은 위상지연필름 상에 배치될 수 있다.
일부 실시예에서, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함하는 필터층을 포함할 수 있다. 컬러필터들은 표시 장치(1) 의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 예컨대, 필터층은 적색, 녹색, 또는 청색의 컬러필터를 포함할 수 있다.
일부 실시예에서, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 수 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
광학기능층(OFL) 상에는 커버 윈도우(50)가 배치될 수 있다. 커버 윈도우(50)는 광학 투명 접착제(OCA) 필름과 같은 투명 접착 부재에 의해 광학기능층(OFL) 상에 부착될 수 있다.
표시 패널(10)의 하부에는 패널 보호 부재(PB)가 배치될 수 있다. 패널 보호 부재(PB)는 접착 부재를 통해 표시 패널(10)의 하면에 부착될 수 있다. 접착 부재는 압력 민감 점착제(pressure sensitive adhesive, PSA)일 수 있다. 패널 보호 부재(PB)는 외부로부터 입사되는 광을 흡수하기 위한 광 흡수층, 외부로부터의 충격을 흡수하기 위한 쿠션층, 및 표시 패널(10)의 열을 효율적으로 방출하기 위한 방열층 중 적어도 하나를 포함할 수 있다.
광 흡수층은 표시 패널(10)의 하부에 배치될 수 있다. 광 흡수층는 광의 투과를 저지하여 광 흡수 부재의 하부에 배치된 구성들, 예를 들어 표시 회로 보드(30) 등이 표시 패널(10)의 상부에서 시인되는 것을 방지한다. 광 흡수층은 블랙 안료나 블랙 염료 등과 같은 광 흡수 물질을 포함할 수 있다.
쿠션층은 광 흡수 부재의 하부에 배치될 수 있다. 쿠션층은 외부 충격을 흡수하여 표시 패널(10)이 파손되는 것을 방지한다. 쿠션층은 단일층 또는 복수층으로 이루어질 수 있다. 예를 들어, 쿠션층은 폴리우레탄(polyurethane), 폴리카보네이트(polycarbonate), 폴리프로필렌(polypropylene), 폴리에틸렌(polyethylene)등과 같은 고분자 수지로 형성되거나, 고무, 우레탄 계열 물질, 또는 아크릴 계열 물질을 발포 성형한 스폰지 등 탄성을 갖는 물질을 포함하여 이루어질 수 있다.
방열층은 쿠션층의 하부에 배치될 수 있다. 방열층는 그라파이트나 탄소 나노 튜브 등을 포함하는 제1 방열층과 전자기파를 차폐할 수 있고 열전도성이 우수한 구리, 니켈, 페라이트, 은과 같은 금속 박막으로 형성된 제2 방열층을 포함할 수 있다.
패널 보호 부재(PB)는 컴포넌트영역(CA)에 대응하는 개구(PB_OP)를 구비할 수 있다. 패널 보호 부재(PB)에 개구(PB_OP)를 구비함으로써, 컴포넌트영역(CA)의 광 투과율을 향상시킬 수 있다.
컴포넌트영역(CA)의 면적은 컴포넌트(40)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 패널 보호 부재(PB)에 구비된 개구(PB_OP)의 면적은 상기 컴포넌트영역(CA)의 면적과 일치하지 않을 수 있다. 컴포넌트(40)는 상기 개구(PB_OP)와 중첩하도록 배치될 수 있다. 일 실시예에서, 컴포넌트(40)는 개구(PB_OP) 내부에 삽입되도록 배치될 수 있다.
표시 패널(10)의 일 측 가장자리의 주변영역(DPA)에는 제1 연성 필름(34)이 배치될 수 있다. 제1 연성 필름(34)은 표시 패널(10)의 하부로 구부러질 수 있으며, 표시 회로 보드(30)는 패널 보호 부재(PB)의 하면에 배치될 수 있다. 표시 회로 보드(30)는 제1 접착 부재(39)를 통해 패널 보호 부재(PB)의 하면에 부착되어 고정될 수 있다. 제1 접착 부재(39)는 압력 민감 접착제일 수 있다.
표시 패널(10)의 표시영역(DA)은 그 하부에 컴포넌트(40)가 배치되는 컴포넌트영역(CA) 및 메인표시영역(MDA)을 포함한다. 컴포넌트영역(CA)은 메인표시영역(MDA)의 일측에 배치될 수 있다. 일 실시예로서 도 4에서는, 컴포넌트영역(CA)은 메인표시영역(MDA)의 x 방향으로의 폭과 동일한 폭을 구비한 바-타입(Bar-type)으로 배치된 것을 도시한다. 이러한, 컴포넌트영역(CA)은 주변영역(DPA)과 메인표시영역(MDA) 사이에 배치되어, 컴포넌트영역(CA)의 상측, 우측, 좌측 변은 주변영역(DPA)과 접하고, 하측 변은 메인표시영역(MDA)과 접하도록 배치될 수 있다.
도 6은 일 실시예에 따른 표시 패널을 보여주는 평면도이다. 도 7는 도 6의 표시 패널의 일 예를 보여주는 측면도이다. 도 6에는 제1 벤딩 영역(BA1)이 구부러지지 않고 펼쳐진 표시 패널(10)의 평면도가 나타나 있다.
도 6 및 도 7의 실시예는 표시 패널(10)의 일 측의 제1 벤딩 영역(BA1)이 벤딩되어 제1 패드 영역(PDA1)이 패널 보호 부재(PB)의 하면 상에 배치되는 것에서, 도 4 및 도 5의 실시예와 차이가 있다. 즉, 표시 패널(10)은 일 측이 구부러진 벤디드 표시 패널일 수 있다.
도 6 및 도 7을 참조하면, 제1 벤딩 영역(BA1)과 제1 패드 영역(PDA1)은 표시 패널(10)의 일 측의 주변영역(DPA)으로부터 -y 방향으로 돌출될 수 있다. 도 6에서와 같이, 제1 벤딩 영역(BA1)과 제1 패드 영역(PDA1)의 x 방향의 길이가 표시영역(DA)의 x 방향의 길이보다 작게 구비될 수 있다.
표시 패널(10)은 제1 벤딩 영역(BA1)에서 구부러질 수 있으며, 제1 패드 영역(PDA1)은 패널 보호 부재(PB)의 하면 상에 배치될 수 있다. 제1 패드 영역(PDA1)은 표시 패널(10)의 두께 방향(z 방향)에서 표시영역(DA)과 중첩할 수 있다. 제1 패드 영역(PDA1)에는 표시 구동부(32)와 표시 회로 보드(30)가 배치될 수 있다.
도 4 및 도 6에 있어서, 표시영역(DA)의 컴포넌트영역(CA)이 바-타입으로 구비된 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 컴포넌트영역(CA)의 형상은 원형, 타원, 또는 삼각형이나 오각형 등과 같은 다각형일 수 있으며, 컴포넌트영역(CA)의 위치도 다양하게 변형될 수 있다. 또한, 표시 장치는 2개 이상의 컴포넌트영역(CA)들을 가질 수 있고, 복수의 컴포넌트영역(CA)들의 형상 및 크기는 서로 상이할 수 있다.
도 8a 내지 도 8i는 다양한 실시예들에 따른 컴포넌트영역(CA)의 형상 및 배치를 나타낸다.
도 8a 내지 도 8f를 참조하면, 컴포넌트영역(CA)은 메인표시영역(MDA)의 내측에 배치되어 메인표시영역(MDA)으로 둘러싸일 수 있다. 또한, 컴포넌트영역(CA)은 원형으로 구비될 수 있으며, 복수로 구비될 수 있다. 컴포넌트영역(CA)은 도 8a와 같이 표시영역(DA)의 우상측에 배치될 수 있으며, 도 8b와 같이 표시영역(DA) 상측의 가운데에 배치될 수 있다. 또한, 컴포넌트영역(CA)은 도 8c와 같이 표시영역(DA)의 가운데에 배치될 수 있다. 이러한 배치는 컴포넌트영역(CA)에 대응하여 카메라와 같은 촬상소자가 배치되는 경우, 셀프 촬영 또는 화상 통화를 하는 사용자의 시선이 자연스럽게 촬영될 수 있다.
컴포넌트영역(CA)은 도 8d 및 도 8e와 같이 y 방향으로 나란히 배치된 제1컴포넌트영역(CA1) 및 제2컴포넌트영역(CA2)를 포함할 수 있다. 또는, 컴포넌트영역(CA)은 도 8f와 같이 x 방향으로 나란히 배치된 제1컴포넌트영역(CA1) 및 제2컴포넌트영역(CA2)를 포함할 수 있다. 이 경우, 제1컴포넌트영역(CA1) 및 제2컴포넌트영역(CA2)은 서로 이격되어 배치되며, 제1컴포넌트영역(CA1) 및 제2컴포넌트영역(CA2) 각각은 메인표시영역(MDA)으로 둘러싸일 수 있다. 이 경우, 제1컴포넌트영역(CA1)에 대응하여 제1카메라가 배치되고, 제2컴포넌트영역(CA2)에 대응하여 제2카메라가 배치될 수 있다. 한편, 도 8e와 같이 컴포넌트영역(CA)은 표시영역(DA)의 장변에 중심부에 배치될 수 있다. 이는 표시장치가 가로 모드로 사용되는 경우 유용한 배치일 수 있다.
컴포넌트영역(CA)은 도 8g와 같이 3개 이상을 포함할 수 있다. 컴포넌트영역(CA)은 표시영역(DA)의 각 모서리 내측에 배치된 제1 내지 제4컴포넌트영역(CA1~CA4)을 포함할 수 있다. 또한, 컴포넌트영역(CA)은 표시영역(DA)의 중심에 배치된 제5컴포넌트영역(CA5)을 포함할 수 있다. 제1 내지 제5컴포넌트영역(CA1~ CA5)에 대응하도록 제1카메라 내지 제5카메라가 배치될 수 있다. 이 경우, 다양한 각도에서 이미지를 촬영할 수 있는 바, 제1카메라 내지 제5카메라가 촬상한 이미지를 기반으로 이미지를 보상할 수 있다.
컴포넌트영역(CA)은 도 8h 및 도 8i와 같이 컴포넌트영역(CA)의 일측이 주변영역(DPA)과 접하도록 배치될 수 있다. 도 8h 및 도 8i를 참조하면, 컴포넌트영역(CA)은 표시영역(DA)의 일측에서 중앙부로 삽입되는 노치-타입(Notch-type)으로 구비될 수 있다. 노치 형상은 사각형, 반원형, 반타원형 등 다양하게 구비될 수 있다.
도 9a 내지 도 9e는 일 실시예에 따른 표시 장치(1)의 일부를 개략적으로 도시한 단면도이다.
도 9a 내지 도 9e를 참조하면, 표시 장치(1)는 표시 패널(10) 및 상기 표시 패널(10)과 중첩 배치된 컴포넌트(40)을 포함할 수 있다. 표시 패널(10)은 컴포넌트(40)와 중첩되는 영역인 컴포넌트영역(CA) 및 메인 이미지가 디스플레이되는 메인표시영역(MDA)를 포함한다.
표시 패널(10)은 기판(100), 기판(100) 상의 표시층(DISL), 터치스크린층(TSL), 광학기능층(OFL) 및 기판(100) 하부에 배치된 패널 보호 부재(PB)를 포함할 수 있다. 표시층(DISL)은 박막트랜지스터(TFT, TFT')를 포함하는 회로층(PCL), 표시요소인 발광 소자(light emitting element, ED, ED')를 포함하는 표시요소층, 및 박막봉지층(TFEL) 또는 밀봉기판(ENS)과 같은 밀봉부재(ENCM)를 포함할 수 있다. 기판(100)과 표시층(DISL) 사이, 표시층(DISL) 내에는 절연층(IL, IL')이 배치될 수 있다.
전술한 바와 같이, 기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
표시 패널(10)의 메인표시영역(MDA)에는 메인 박막트랜지스터(TFT) 및 이와 연결된 메인 발광 소자(ED)가 배치되어 메인 부화소(Pm)를 구현하며, 컴포넌트영역(CA)에는 보조 박막트랜지스터(TFT') 및 이와 연결된 보조 발광 소자(ED')가 배치되어 보조 부화소(Pa)를 구현할 수 있다.
또한, 컴포넌트영역(CA)에는 표시요소가 배치되지 않는 투과영역(TA)이 배치될 수 있다. 투과영역(TA)은 컴포넌트영역(CA)에 대응하여 배치된 컴포넌트(40)로부터 방출되는 빛/신호 나 컴포넌트(40)로 입사되는 빛/신호가 투과(tansmission)되는 영역일 수 있다.
컴포넌트영역(CA)에는 하부금속층(BML)이 배치될 수 있다. 하부금속층(BML)은 보조 박막트랜지스터(TFT')의 하부에 대응하도록 배치될 수 있다. 예컨대, 하부금속층(BML)은 보조 박막트랜지스터(TFT')와 기판(100) 사이에 배치될 수 있다. 이러한 하부금속층(BML)은 외부 광이 보조 박막트랜지스터(TFT')에 도달하는 것을 차단할 수 있다. 일부 실시예에서, 하부금속층(BML)에는 정전압 또는 신호가 일가되어, 정전기 방전에 의한 화소회로의 손상을 방지할 수 있다. 컴포넌트영역(CA) 내에는 하부금속층(BML)이 복수로 배치될 수 있으며, 경우에 따라 각 하부금속층(BML)에는 서로 다른 전압이 인가될 수 있다. 물론 컴포넌트영역(CA) 내에는 투과영역(TA)에 대응하는 홀을 구비하는 하나의 하부금속층(BML)이 위치할 수도 있다.
표시요소층(EDL)은 박막봉지층(TFEL)으로 커버되거나, 밀봉기판(ENS)으로 커버될 수 있다. 일부 실시예에서, 박막봉지층(TFEL)은 도 9a에 도시된 바와 같이 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 박막봉지층(TFEL)은 제1 및 제2무기봉지층(131, 133) 및 이들 사이의 유기봉지층(132)을 포함할 수 있다.
일부 실시예에서, 밀봉기판(ENS)은 도 9b에 도시된 바와 같이 표시요소층(EDL)을 사이에 두고 기판(100)과 마주보도록 배치될 수 있다. 밀봉기판(ENS)과 표시요소층(EDL) 사이에는 갭이 존재할 수 있다. 밀봉기판(ENS)은 글래스를 포함할 수 있다. 기판(100)과 밀봉기판(ENS) 사이에는 프릿(frit) 등으로 이루어진 실런트가 배치되며, 실런트는 전술한 주변영역(DPA)에 배치될 수 있다. 주변영역(DPA)에 배치된 실런트는 표시영역(DA)을 둘러싸면서 측면을 통해 수분이 침투하는 것을 방지할 수 있다.
터치스크린층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치스크린층(TSL)은 터치전극 및 터치전극과 연결된 트레이스 라인들을 포함할 수 있다. 터치스크린층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치스크린층(TSL)은 박막봉지층(TFEL) 상에 형성될 수 있다. 또는, 터치스크린층(TSL)은 터치기판 상에 별도로 형성된 후 광학 투명 접착제(OCA)와 같은 점착층을 통해 박막봉지층(TFEL) 상에 결합될 수 있다. 일 실시예로서, 도 9a 내지 도 9d에 도시된 바와 같이 터치스크린층(TSL)은 박막봉지층(TFEL) 바로 위에 직접 형성될 수 있으며, 이 경우 점착층은 터치스크린층(TSL)과 박막봉지층(TFEL) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 표시 장치(1) 을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다.
일부 실시예에서, 광학기능층(OFL)은 편광 필름일 수 있다. 광학기능층(OFL)은 투과영역(TA)에 대응하는 개구(OFL_OP)를 구비할 수 있다. 이에 따라, 투과영역(TA)의 광투과율이 현저히 향상될 수 있다. 상기 개구(OFL_OP)에는 광투명수지(OCR, optically clear resin)와 같은 투명한 물질이 채워질 수 있다.
일부 실시예에서, 광학기능층(OFL)은 도 9c에 도시된 바와 같이 블랙매트릭스와 컬러필터들을 포함하는 필터 플레이트(180)를 포함할 수 있다. 필터 플레이트(180)는 베이스층(181), 베이스층(181) 상의 컬러필터(182)들, 블랙매트릭스(183), 및 오버코트층(184)을 포함할 수 있다.
컬러필터(182)들은 표시 패널(10)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 예컨대, 발광 소자(ED, ED')에서 방출되는 빛의 색상에 따라 컬러필터(182)는 적색, 녹색, 또는 청색을 가질 수 있다. 투과영역(TA)에는 컬러필터(182) 및 블랙매트릭스(183)가 존재하지 않는다. 예컨대, 컬러필터(182) 및 블랙매트릭스(183)를 포함하는 층은 투과영역(TA)에 해당하는 홀(183OP)을 포함할 수 있으며, 홀(183OP)에는 오버코트층(184)의 일부가 적어도 부분적으로 채워질 수 있다. 오버코트층(184)은 수지와 같은 유기물을 포함할 수 있으며, 전술한 유기물은 투명할 수 있다.
도 9d와 같이, 표시 패널(10) 상부에는 커버 윈도우(50)가 배치되어, 표시 패널(10)을 보호할 수 있다. 커버 윈도우(50)에는 표시 패널(10)의 투과영역(TA)에 대응하도록 렌즈부재(50L)가 내장될 수 있다. 상기 렌즈부재(50L)는 컴포넌트영역(CA)에 배치된 컴포넌트(40)가 카메라 또는 이미지 센서인 경우에 배치될 수 있다. 렌즈부재(50L)가 배치됨에 따라, 카메라인 컴포넌트(40)로 외부 광이 집광될 수 있기에, 상기 카메라가 촬상하는 이미지의 화질이 향상될 수 있다.
도 9e와 같이, 컴포넌트(40)는 표시 패널(10)의 하부에 부착될 수 있다. 또한, 패널 보호 부재(PB)는 보호층(PY), 광 차단층(LBY), 쿠션층(CY), 및 방열층(HSY)을 포함할 수 있다. 보호층(PY)은 기판(100) 하면에 부착되며, 외부로부터 기판(100)을 보호할 수 있다. 예를 들어, 보호층(PY)은 외부로부터의 물리적 충격을 흡수하거나, 이물질 또는 수분 등이 표시층(DISL)으로 침투하는 것을 차단할 수 있다. 보호층(PY)은 기판(SUB)의 하면에 코팅되거나, 필름 형태로 부착될 수 있다.
일 실시예에 있어서, 보호층(PY)은 자외선(Ultraviolet rays, UV)을 차단하는 물질을 포함할 수 있다. 예를 들어, 보호층(PY)은 베이스 수지, 자외선 흡수제 및 무기 입자를 포함할 수 있다. 자외선 흡수제 및 무기 입자는 베이스 수지에 분산되어 제공될 수 있다. 베이스 수지는 아크릴레이트계 수지일 수 있으며, 예를 들어 우레탄 아크릴레이트(urethane acrylate)일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며 광학적으로 투명하고 자외선 흡수제와 무기 입자를 분산시킬 수 있는 베이스 수지는 제한 없이 보호층(PY)에 사용될 수 있다.
예시적으로, 자외선 흡수제로 벤조트리아졸계(benzotriazol), 벤조페논계(benzophenone), 살리실산계(salicylic acid), 살리실레이트계(salicylate), 시아노아크릴레이트계(cyanoacrylate), 시너메이트계(cinnamate), 옥사닐라이드계(oxanilide), 폴리스틸렌계(polystyrene), 아조메틴계(azomethine), 트리아진계(triazine) 화합물 중 적어도 하나를 포함할 수 있다.
광 차단층(LBY)은 보호층(PY) 하면에 배치되며, 쿠션층(CY)은 광 차단층(LBY) 하면에 배치될 수 있다. 광 차단층(LBY)은 보호층(PY) 및 쿠션층(CY) 사이에 배치된 양면 접착제일 수 있다. 또한, 광 차단층(LBY)은 외부로부터 전달되는 광을 흡수할 수 있다. 일 예로, 광 차단층(LBY)은 외부 광을 흡수하기 위해 블랙층으로 제공될 수 있다. 다만, 이에 한정되지 않으며, 광 차단층(LBY)은 외부의 광을 흡수할 수 있는 다양한 물질을 포함할 수 있다.
쿠션층(CY)은 광 차단층(LBY) 하면에 부착되어, 외부로부터 표시 패널(10)을 보호할 수 있다. 쿠션층(CY)은 탄성을 갖는 물질을 포함할 수 있으며, 예시적으로, 스폰지 또는 고무 등으로 제공될 수 있다.
방열층(HSY)은 쿠션층(CY)의 하부에 배치될 수 있다. 방열층(HSY)은 그라파이트나 탄소 나노 튜브 등을 포함하는 제1 방열층과 전자기파를 차폐할 수 있고 열전도성이 우수한 구리, 니켈, 페라이트, 은과 같은 금속 박막으로 형성된 제2 방열층을 포함할 수 있다.
패널 보호 부재(PB)를 형성하는 보호층(PY), 광 차단층(LBY), 쿠션층(CY), 및 방열층(HSY)의 위치는 다양하게 변형될 수 있다.
전술한 바와 같이, 패널 보호 부재(PB)는 컴포넌트영역(CA)에 대응한 개구(PB_OP)를 구비할 수 있으며, 컴포넌트(40)는 상기 개구(PB_OP) 내에 배치될 수 있다.
컴포넌트(40)는 패키지(40SP)에 실장되며, 상기 패키지(40SP)는 접착 부재(40RS)에 의해서 기판(100)의 하면에 부착될 수 있다. 패키지(40SP)는 메인 회로 보드(70) 및 컴포넌트(40) 각각에 전기적으로 연결된 제어회로를 포함할 수 있다.
컴포넌트(40)와 기판(100)의 하면 사이에는 광투명수지(OCR)가 채워질 수 있다. 광투명수지(OCR)는 광학투명성을 가져 컴포넌트(40)로 입사되는 광의 손실을 최소화할 수 있다.
접착 부재(40RS)는 패키지(40SP)를 기판(100)의 하면에 고정시킨다. 접착 부재(40RS)는 레진(Resin)을 포함할 수 있다. 즉, 레진이 패키지(40SP) 및 기판(100)의 하면에 각각 접촉되도록 배치된 후에, 자외선에 의한 경화 작업이 진행될 수 있다. 상기 접착 부재(40RS)는 광흡수물질을 포함할 수 있다.
도 10은 일 실시예에 따른 표시 패널(10)을 개략적으로 나타내는 평면도이다.
도 10을 참조하면, 표시 패널(10)을 이루는 각종 구성 요소들은 기판(100) 상에 배치된다. 기판(100)은 표시영역(DA) 및 표시영역(DA)을 둘러싸는 주변영역(DPA)을 포함한다. 표시영역(DA)은 메인 이미지가 디스플레이되는 메인표시영역(MDA)과, 투과영역(TA)을 가지며 보조 이미지가 디스플레이되는 컴포넌트영역(CA)을 포함한다. 보조 이미지는 메인 이미지와 함께 하나의 전체 이미지를 형성할 수도 있고, 보조 이미지는 메인 이미지로부터 독립된 이미지일 수도 있다.
메인표시영역(MDA)에는 복수의 메인 부화소(Pm)들이 배치된다. 메인 부화소(Pm)들은 각각 유기발광다이오드(OLED)와 같은 표시요소로 구현될 수 있다. 각 메인 부화소(Pm)는 예컨대 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 메인표시영역(MDA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
컴포넌트영역(CA)은 전술한 바와 같이 메인표시영역(MDA)의 일측에 위치거나, 표시영역(DA)의 내측에 배치되어 메인표시영역(MDA)에 의해 둘러싸일 수 있다. 컴포넌트영역(CA)에는 복수의 보조 부화소(Pa)들이 배치된다. 복수개의 보조 부화소(Pa)들은 각각 유기발광다이오드(OLED)와 같은 표시요소에 의해서 구현될 수 있다. 각 보조 부화소(Pa)는 예컨대, 적색, 녹색, 청색 또는 백색의 광을 방출할 수 있다. 컴포넌트영역(CA)은 밀봉부재로 커버되어, 외기 또는 수분 등으로부터 보호될 수 있다.
한편, 컴포넌트영역(CA)은 투과영역(TA)을 가질 수 있다. 투과영역(TA)은 복수개의 보조 부화소(Pa)들을 둘러싸도록 배치될 수 있다. 또는 투과영역(TA)은 복수개의 보조 부화소(Pa)들과 격자 형태로 배치될 수도 있다.
컴포넌트영역(CA)은 투과영역(TA)을 갖기에, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도보다 낮을 수 있다. 예컨대, 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)의 해상도의 약 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 1/16 등일 수 있다. 예컨대 메인표시영역(MDA)의 해상도는 약 400ppi 이상이고, 컴포넌트영역(CA)의 해상도는 약 200ppi 또는 약 100ppi 일 수 있다.
부화소(Pm, Pa)들을 구동하는 화소회로들 각각은 주변영역(DPA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(DPA)에는 제1 스캔 구동회로(SDRV1), 제2 스캔 구동회로(SDRV2), 단자부(PAD), 구동전압 공급라인(11) 및 공통전압 공급라인(13)이 배치될 수 있다.
제1 스캔 구동회로(SDRV1)는 스캔선(SL)을 통해 부화소(Pm, Pa)들을 구동하는 화소회로들 각각에 스캔 신호를 인가할 수 있다. 제1 스캔 구동회로(SDRV1)는 발광 제어선(EL)을 통해 각 화소회로에 발광 제어 신호를 인가할 수 있다. 제2 스캔 구동회로(SDRV2)는 메인표시영역(MDA)을 중심으로 제1 스캔 구동회로(SDRV1)의 반대편에 위치할 수 있으며, 제1 스캔 구동회로(SDRV1)와 대략 평행할 수 있다. 메인표시영역(MDA)의 메인 부화소(Pm)들의 화소회로 중 일부는 제1 스캔 구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(SDRV2)에 전기적으로 연결될 수 있다. 컴포넌트영역(CA)의 보조 부화소(Pa)들의 화소회로 일부는 제1 스캔 구동회로(SDRV1)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(SDRV2)에 전기적으로 연결될 수 있다. 제2 스캔 구동회로(SDRV2)는 생략될 수 있다.
단자부(PAD)는 기판(100)의 일측에 배치될 수 있다. 단자부(PAD)는 절연층에 의해 덮이지 않고 노출되어 표시 회로 보드(30)와 연결된다. 표시 회로 보드(30)에는 표시 구동부(32)가 배치될 수 있다. 표시 구동부(32)는 제1 스캔 구동회로(SDRV1)와 제2 스캔 구동회로(SDRV2)에 전달하는 제어 신호를 생성할 수 있다. 또한, 표시 구동부(32)는 구동전압 공급라인(11)에 구동전압(ELVDD)을 공급할 수 있고, 공통전압 공급라인(13)에 공통전압(ELVSS)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압 공급라인(11)과 연결된 구동전압선(PL)을 통해 부화소들(Pm, Pa)의 화소회로에 인가되고, 공통전압(ELVSS)은 공통전압 공급라인(13)과 연결되어 표시요소의 대향전극에 인가될 수 있다. 표시 구동부(32)는 데이터 신호를 생성하며, 생성된 데이터 신호는 팬아웃 배선(FW) 및 팬아웃 배선(FW)과 연결된 데이터선(DL)을 통해 부화소(Pm, Pa)들의 화소회로에 전달될 수 있다.
구동전압 공급라인(11)은 메인표시영역(MDA)의 하측에서 x 방향으로 연장되어 구비될 수 있다. 공통전압 공급라인(13)은 루프 형상에서 일측이 개방된 형상을 가져, 메인표시영역(MDA)을 부분적으로 둘러쌀 수 있다.
도 11a 및 도 11b는 실시예들에 따른 부화소(Pm, Pa)를 구동하는 화소회로의 등가회로도이다.
도 11a를 참조하면, 화소회로(PC)는 발광 소자(ED)와 연결되어 부화소들의 발광을 구현할 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 발광 소자(ED)에 흐르는 구동 전류를 제어할 수 있다. 발광 소자(ED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 11a에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 11b를 참조하면, 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
도 11b에서는, 각 화소회로(PC) 마다 신호선들(SL, SL-1, SL+1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(SL, SL-1, SL+1, EL, DL) 중 적어도 어느 하나, 또는/및 초기화전압선(VL)은 이웃하는 화소회로들에서 공유될 수 있다.
구동 박막트랜지스터(T1)의 드레인전극은 발광제어 박막트랜지스터(T6)를 경유하여 발광 소자(ED)와 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 발광 소자(ED)에 구동 전류를 공급한다.
스위칭 박막트랜지스터(T2)의 게이트전극은 스캔선(SL)과 연결되고, 소스전극은 데이터선(DL)과 연결된다. 스위칭 박막트랜지스터(T2)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극과 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온 되어 데이터선(DL)으로 전달된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 게이트전극은 스캔선(SL)에 연결될 수 있다. 보상 박막트랜지스터(T3)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극과 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 발광 소자(ED)의 화소전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 드레인전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제1초기화 박막트랜지스터(T4)의 소스전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 보상 박막트랜지스터(T3)는 스캔선(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1초기화 박막트랜지스터(T4)의 게이트전극은 이전 스캔선(SL-1)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 소스전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 보상 박막트랜지스터(T3)의 드레인전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔선(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 초기화 전압(Vint)을 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
동작제어 박막트랜지스터(T5)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 소스전극은 구동전압선(PL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극 및 스위칭 박막트랜지스터(T2)의 드레인전극과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극 및 보상 박막트랜지스터(T3)의 소스전극과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 드레인전극은 발광 소자(ED)의 화소전극과 전기적으로 연결될 수 있다. 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광 제어선(EL)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온 되어 구동전압(ELVDD)이 발광 소자(ED)에 전달되며, 발광 소자(ED)에 구동 전류가 흐르게 된다.
제2초기화 박막트랜지스터(T7)의 게이트전극은 이후 스캔선(SL+1)에 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 소스전극은 발광 소자(ED)의 화소전극과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)는 이후 스캔선(SL+1)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴 온 되어 발광 소자(ED)의 화소전극을 초기화시킬 수 있다.
도 11b에서는, 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 각각 이전 스캔선(SL-1) 및 이후 스캔선(SL+1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4) 및 제2초기화 박막트랜지스터(T7)는 모두 이전 스캔선(SLn-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동할 수 있다.
스토리지 커패시터(Cst)의 다른 하나의 전극은 구동전압선(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 구동 박막트랜지스터(T1)의 게이트전극, 보상 박막트랜지스터(T3)의 드레인전극 및, 제1초기화 박막트랜지스터(T4)의 소스전극에 함께 연결될 수 있다.
발광 소자(ED)의 대향전극(예컨대, 캐소드)은 공통전압(ELVSS)을 제공받는다. 발광 소자(ED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
화소회로(PC)는 도 11a 및 도 11b를 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다.
메인 부화소(Pm) 및 보조 부화소(Pa)를 구동하는 화소회로(PC)는 동일하게 구비될 수도 있고, 서로 다르게 구비될 수도 있다. 예컨대, 메인 부화소(Pm)과 보조 부화소(Pa)를 구동하는 화소회로(PC)는 도 11b에 도시된 화소회로(PC)로 구비될 수 있다. 다른 실시예로, 메인 부화소(Pm)를 구동하는 화소회로(PC)는 도 11b에 도시된 화소회로(PC)를 채용하고, 보조 부화소(Pa)를 구동하는 화소회로(PC)는 도 11a에 도시된 화소회로(PC)를 채용할 수 있다.
도 12는 일 실시예에 따른 메인표시영역에서의 화소 배치 구조를 개략적으로 도시하는 배치도이다.
메인표시영역(MDA)에는 복수의 메인 부화소(Pm)들이 배치될 수 있다. 본 명세서에서 부화소는 이미지를 구현하는 최소 단위로 발광영역을 의미한다. 한편, 유기발광다이오드를 표시요소로 채용하는 경우, 상기 발광영역은 화소정의막의 개구에 의해서 정의될 수 있다. 이에 대해서는 후술한다.
도 12와 같이, 메인표시영역(MDA)에 배치된 메인 부화소(Pm)들은 펜타일 구조로 배치될 수 있다. 적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb)는 각각 적색, 녹색, 청색을 구현할 수 있다.
제1 행(1N)에는 복수의 적색 부화소(Pr)와 복수의 청색 부화소(Pb)가 교대로 배치되어 있으며, 인접한 제2 행(2N)에는 복수의 녹색 부화소(Pg)가 소정 간격 이격되어 배치되어 있고, 인접한 제3 행(3N)에는 청색 부화소(Pb)와 적색 부화소(Pr)가 교대로 배치되어 있으며, 인접한 제4 행(4N)에는 복수의 녹색 부화소(Pg)가 소정 간격 이격되어 배치되어 있고, 이러한 화소의 배치가 제N 행까지 반복되어 있다. 이 때, 청색 부화소(Pb) 및 적색 부화소(Pr)는 녹색 부화소(Pg)보다 크게 구비될 수 있다.
제1 행(1N)에 배치된 복수의 적색 부화소(Pr) 및 청색 부화소(Pb)와 제2 행(2N)에 배치된 복수의 녹색 부화소(Pg)는 서로 엇갈려서 배치되어 있다. 따라서, 제1 열(1M)에는 적색 부화소(Pr) 및 청색 부화소(Pb)가 교대로 배치되어 있으며, 인접한 제2 열(2M)에는 복수의 녹색 부화소(Pg)가 소정 간격 이격되어 배치되어 있고, 인접한 제3 열(3M)에는 청색 부화소(Pb) 및 적색 부화소(Pr)가 교대로 배치되어 있으며, 인접한 제4 열(4M)에는 복수의 녹색 부화소(Pg)가 소정 간격 이격되어 배치되어 있으며, 이러한 화소의 배치가 제M 열까지 반복되어 있다.
이와 같은 화소 배열 구조를 다르게 표현하면, 녹색 부화소(Pg)의 중심점을 사각형의 중심점으로 하는 가상의 사각형(VS)의 꼭지점 중에 서로 마주보는 제1, 제3 꼭지점에는 적색 부화소(Pr)가 배치되며, 나머지 꼭지점인 제2, 제4 꼭지점에 청색 부화소(Pb)가 배치되어 있다고 표현할 수 있다. 이 때, 가상의 사각형(VS)는 직사각형, 마름모, 정사각형 등 다양하게 변형될 수 있다.
이러한 화소 배열 구조를 펜타일 매트릭스(Pentile Matrix) 구조, 또는 펜타일 구조라고 하며, 인접한 화소를 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 작은 수의 화소로 고해상도를 구현할 수 있다.
도 12에서는 복수의 메인 부화소(Pm)들이 펜타일 매트릭스 구조로 배치된 것으로 도시하나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 복수개의 메인 부화소(Pm)들은 스트라이프(stripe) 구조, 모자익(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
도 13a 내지 도 15는 다양한 실시예들에 따른 컴포넌트영역(CA)에서의 화소 배치 구조를 개략적으로 도시하는 배치도이다.
도 13a를 참조하면, 컴포넌트영역(CA)에는 복수개의 보조 부화소(Pa)들이 배치될 수 있다. 보조 부화소(Pa)들 각각은 적색, 녹색, 청색 및 백색 중 어느 하나의 광을 방출할 수 있다.
컴포넌트영역(CA)은 적어도 하나 이상의 보조 부화소(Pa)를 포함하는 화소그룹(PG)과 투과영역(TA)을 가질 수 있다. 화소그룹(PG)과 투과영역(TA)은 x 방향과 y 방향을 따라 교번하여 배치되며, 예컨대 격자형상으로 배치될 수 있다. 이 경우 컴포넌트영역(CA)은 복수 개의 화소그룹(PG)들과 복수 개의 투과영역(TA)들을 가질 수 있다.
화소그룹(PG)은 복수 개의 보조 부화소(Pa)들을 사전 설정된 단위로 묶은 부화소 집합체로 정의할 수 있다. 예컨대, 도 13a에서와 같이, 하나의 화소그룹(PG)에는 펜타일 구조로 배열된 8개의 보조 부화소(Pa)들이 포함될 수 있다. 즉, 하나의 화소그룹(PG)에는 2개의 적색 부화소(Pr), 4개의 녹색 부화소(Pg), 2개의 청색 부화소(Pb)가 포함될 수 있다.
컴포넌트영역(CA)에서는 소정의 개수의 화소그룹(PG)과 소정의 개수의 투과영역(TA)이 묶여진 기본 유닛(U)이 x 방향 및 y 방향으로 반복적으로 배치될 수 있다. 도 13a에 있어서, 기본 유닛(U)은 2개의 화소그룹(PG)과 그 주변의 배치된 2개의 투과영역(TA)을 사각형으로 묶은 형상일 수 있다. 기본 유닛(U)은 반복적인 형상을 구획한 것으로, 구성의 단절을 의미하지 않는다.
메인표시영역(MDA)에 상기 기본 유닛(U)의 면적과 동일한 면적으로 구비된 대응 유닛(U')을 설정할 수 있다. 이 경우, 대응 유닛(U')에 포함된 메인 부화소(Pm)들의 개수는 기본 유닛(U)에 포함된 보조 부화소(Pa)들의 개수보다 크게 구비될 수 있다. 즉, 기본 유닛(U)에 포함된 보조 부화소(Pa)들은 16개이고, 대응 유닛(U')에 포함된 메인 부화소(Pm)들은 32개로, 동일 면적당 배치된 보조 부화소(Pa)들의 개수와 메인 부화소(Pm)들의 개수는 1:2의 비율로 구비될 수 있다.
도 13a와 같이 보조 부화소(Pa)들의 배치구조가 펜타일 구조이며, 해상도는 메인표시영역(MDA)에 비해 1/2으로 구비되는 컴포넌트영역(CA)의 화소 배치 구조를 1/2 펜타일 구조라고 한다. 화소그룹(PG)에 포함된 보조 부화소(Pa)의 개수나 배열 방식은 컴포넌트영역(CA)의 해상도에 따라 변형 설계될 수 있다.
도 13b를 참조하면, 컴포넌트영역(CA)의 화소 배치 구조는 1/4 펜타일 구조로 구비될 수 있다. 본 실시예에서, 화소그룹(PG)에는 8개의 보조 부화소(Pa)들이 펜타일 구조로 배치되나, 기본 유닛(U)에는 하나의 화소그룹(PG)만이 포함될 수 있다. 기본 유닛(U)의 나머지 영역은 투과영역(TA)으로 구비될 수 있다. 따라서, 동일 면적당 배치된 보조 부화소(Pa)들의 개수와 메인 부화소(Pm)들의 개수는 1:4의 비율로 구비될 수 있다. 이 경우, 하나의 화소그룹(PG)은 투과영역(TA)에 의해서 둘러싸일 수 있다.
도 13c를 참조하면, 컴포넌트영역(CA)의 화소 배치 구조는 1/4 펜타일 분산 구조로 구비될 수 있다. 본 실시예에서, 기본 유닛(U)에는 2개의 화소그룹(PG)이 분산되어 배치될 수 있다. 하나의 화소그룹(PG)에는 펜타일 구조를 기본으로 하며, 1개의 적색 부화소(Pr), 2개의 녹색 부화소(Pg), 1개의 청색 부화소(Pb)의 총 4개의 보조 부화소(Pa)가 포함될 수 있다.
상기 4개의 보조 부화소(Pa)는 각각 가상의 사각형(VS')의 꼭지점에 배열되는 화소 배열 구조 가질 수 있다. 일 실시예에서, 가상의 사각형(VS')은 평행사변형일 수 있다. 이 때, 적색 부화소(Pr) 및 청색 부화소(Pb)는 제1 행(1N)에 배치되고, 2개의 녹색 부화소(Pg)는 제2 행(2N)에 배치될 수 있다.
화소그룹(PG)과 투과영역(TA)은 교번적으로 배치되는 바, 화소그룹(PG)에 포함된 보조 부화소(Pa)의 개수가 작게 배치됨에 따라, 보조 부화소(Pa)들은 기본 유닛(U) 내에서 보다 분산되어 배치될 수 있다.
도 13d를 참조하면, 컴포넌트영역(CA)의 화소 배치 구조는 3/8 펜타일 구조로 구비될 수 있다. 본 실시예에서, 기본 유닛(U)에는 4개의 화소그룹(PG)이 분산되어 배치될 수 있다. 하나의 화소그룹(PG)에는 펜타일 구조를 기본으로 하며, 각각 하나의 적색 부화소(Pr), 녹색 부화소(Pg), 청색 부화소(Pb)의 총 3개의 보조 부화소(Pa)가 포함될 수 있다. 하나의 화소그룹(PG)에 포함된 보조 부화소(Pa)들의 배치는 가상의 삼각형(VT)의 꼭지점에 각각 적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb)의 중심점 배치될 수 있다.
본 실시예의 화소 배치 구조는 도 12의 메인표시영역(MDA)에 배치된 기본 펜타일 구조와 비교할 때, 제3 행(3N) 및 제4 행(4N)에 부화소가 배치되고 있지 않으며, 제4 열(4I)에도 부화소가 배치되고 있지 않다. 이에 따라, 기본 유닛(U)에 포함된 보조 부화소(Pa)들은 12개이고, 대응 유닛(U')에 포함된 메인 부화소(Pm)들은 32개로, 동일한 면적당 보조 부화소(Pa)들의 개수와 메인 부화소(Pm)들의 개수는 3:8의 비율로 구비될 수 있다.
도 13e를 참조하면, 컴포넌트영역(CA)의 화소 배치 구조는 S-스트라이프(stripe) 구조로 구비될 수 있다. 본 실시예에서, 하나의 화소그룹(PG)에 포함된 보조 부화소(Pa)들은 각각 하나의 적색 부화소(Pr), 녹색 부화소(Pg), 청색 부화소(Pb)의 총 3개의 보조 부화소(Pa)가 포함될 수 있다.
본 실시예에서, 제1 열(1I)에는 적색 부화소(Pr)과 녹색 부화소(Pg)가 교번적으로 배치되고, 인접한 제2 열(2I)에는 청색 부화소(Pb)가 배치될 수 있다. 이 때, 적색 부화소(Pr) 및 녹색 부화소(Pg)는 x 방향으로 장변을 갖는 사각형 형상으로 구비되며, 청색 부화소(Pb)는 y 방향으로 장변을 갖는 사각형 형상으로 배치될 수 있다. 청색 부화소(Pb)의 y 방향의 길이는 적색 부화소(Pr)의 y 방향의 길이와 녹색 부화소(Pg)의 y 방향의 길이를 합한 것과 같거나 크게 구비될 수 있다. 이에 따라, 청색 부화소(Pb)의 크기가 적색 부화소(Pr) 및 녹색 부화소(Pg)의 크기보다 크게 구비될 수 있다.
본 실시예에서, 기본 유닛(U)에서 하나의 화소그룹(PG)이 차지하는 면적은 기본 유닛(U)의 약 1/4 정도일 수 있다. 도 13e에서는 기본 유닛(U)에 하나의 화소그룹(PG)만 포함된 것으로 도시하고 있으나, 다른 실시예로, 기본 유닛(U)에는 2개 이상의 화소그룹(PG)이 포함될 수 있다. 또한, 화소그룹(PG)에 포함된 보조 부화소(Pa)들의 면적도 다양하게 변형될 수 있다.
도 13f을 참조하면, 컴포넌트영역(CA)에 배치된 기본 유닛(U)에는 S-스트라이프 구조를 기반으로 한 2개의 화소그룹(PG)가 배치될 수 있다. 상기 2개의 화소그룹(PG)은 투과영역(TA)을 사이에 두고 이격되어 배치될 수 있다.
본 실시예에서, 기본 유닛(U)에 포함된 화소그룹(PG)이 차지하는 면적은 기본 유닛(U)의 약 1/4 정도일 수 있다. 즉, 도 13f에 포함된 보조 부화소(Pa)들의 면적은 도 13e에 포함된 보조 부화소(Pa)들의 면적보다 작게 구비될 수 있다.
도 13g를 참조하면, 컴포넌트영역(CA)의 화소 배치 구조는 스트라이프(stripe) 구조로 구비될 수 있다. 즉, 적색 부화소(Pr), 녹색 부화소(Pg) 및 청색 부화소(Pb)는 x 방향을 따라 나란하게 배열될 수 있다. 이 때, 적색 부화소(Pr), 녹색 부화소(Pg) 및 청색 부화소(Pb)는 y 방향의 장변을 가질 수 있다.
또는, 도시된 바와 달리, 적색 부화소(Pr), 녹색 부화소(Pg) 및 청색 부화소(Pb)는 y 방향을 따라 나란하게 배열될 수 있다. 이 때, 적색 부화소(Pr), 녹색 부화소(Pg) 및 청색 부화소(Pb)는 x 방향의 장변을 가질 수 있다.
도 14a 내지 도 14f를 참조하면, 컴포넌트영역(CA)에 배치되는 보조 부화소(Pa)들은 원형으로 배치될 수 있다. 예컨대, 보조 부화소(Pa)들은 가상의 원(VC)의 원주 방향을 따라 적색 부화소(Pr), 녹색 부화소(Pg), 청색 부화소(Pb)가 순차적으로 배치될 수 있다. 화소그룹(PG)에 포함된 보조 부화소(Pa)의 형상, 배치 및 개수는 다양하게 변형될 수 있다.
예컨대, 도 14a과 같이 각 보조 부화소(Pa)의 형상은 마름모일 수 있다. 또는, 도 14b와 같이, 보조 부화소(Pa)는 소정의 폭을 가지고, 원주 방향으로 연장된 길이를 갖도록 구비될 수 있다. 이와 같이 보조 부화소(Pa)들이 원형으로 구비되는 경우, 화소그룹(PG)에 포함된 보조 부화소(Pa)들은 투과영역(TA)을 둘러싸도록 배치될 수 있다. 한편, 도 14c와 같이 기본 유닛(U)에는 원형으로 배치된 복수의 화소그룹(PG)이 포함될 수 있다.
도 14d 내지 도 14f을 참조하면, 컴포넌트영역(CA)에는 동심을 가지며 서로 다른 직경을 갖는 가상의 원(VC1~VC3)들의 원주를 따라 배치되는 보조 부화소(Pa)들을 포함할 수 있다. 각 가상의 원(VC1~VC3)에 포함된 보조 부화소(Pa)들은 원의 지름 방향을 따라 일 열로 배치되거나, 어긋나도록 배치될 수 있다.
도 15를 참조하면, 컴포넌트영역(CA)에는 서로 다른 화소 배치를 갖는 제1화소그룹(PG1) 및 제2화소그룹(PG2)가 포함될 수 있다. 제1화소그룹(PG1) 및 제2화소그룹(PG2)은 도 13a 내지 14f를 예로 들어 설명한 화소 배치 구조가 적용될 수 있다. 예컨대, 제1화소그룹(PG1)의 보조 부화소(Pa)들은 펜타일 구조로 배치되고, 제2화소그룹(PG2)의 보조 부화소(Pa)들은 S-스트라이프 구조로 배치될 수 있다.
도 16a 내지 도 16h는 컴포넌트영역(CA)에 배치될 수 있는 하부금속층(BML)의 형상들을 개략적으로 나타낸 평면도이다.
도 16a 내지 도 16h를 참조하면, 하부금속층(BML)은 컴포넌트영역(CA)에 대응하도록 배치되며, 하부-홀(BMLH)을 구비할 수 있다. 하부금속층(BML) 및 하부-홀(BMLH)의 형상 및 크기는 다양하게 구비될 수 있다.
도 16a을 참조하면, 하부-홀(BMLH)은 사각형으로 구비되며, 하부-홀(BMLH)은 화소그룹(PG)에 대응되지 않게 구비될 수 있다. 이 경우, 하부-홀(BMLH)의 형상 및 크기에 의해서 투과영역(TA)의 형상 및 크기가 정의될 수 있다. 평면상 볼 때, 하부-홀(BMLH)은 단위 유닛(U)당 2개로 구비되며, 화소그룹(PG)과 교번적으로 배치될 수 있다.
도 16b을 참조하면, 하부-홀(BMLH)은 투과영역(TA) 및 일부 화소그룹(PG)에 대응하도록 구비될 수 있다. 이 경우, 하부-홀(BMLH)의 형상 및 크기는 투과영역(TA)의 형상 및 크기와 다르게 구비될 수 있다.
도 16c를 참조하면, 하부금속층(BML)은 화소그룹(PG)에 대응하는 제1하부금속층(BML1) 및 화소그룹(PG)와 화소그룹(PG) 사이에 배치된 배선(WL)에 대응하는 제2하부금속층(BML2)을 포함할 수 있다. 제2하부금속층(BML2)의 폭은 제1하부금속층(BML1)의 폭보다 작게 구비되며, 제1하부금속층(BML1) 및 제2하부금속층(BML2)은 일체로 구비될 수 있다. 이에 따라, 하부-홀(BMLH)의 형상은 '+' 형상으로 구비될 수 있다. 하부금속층(BML)이 배선(WL)들에 대응하여 배치됨에 따라, 배선(WL)들 사이에 형성된 슬릿에 의한 빛의 회절 현상을 차단할 수 있다.
도 16d 및 도 16e를 참조하면, 하부-홀(BMLH)은 원형으로 구비될 수 있다. 투과영역(TA)이 원형에 가깝게 구비될 때, 빛의 회절 특성이 향상되기에, 컴포넌트영역(CA) 하부에 배치되는 컴포넌트가 카메라인 경우, 투과영역(TA)는 원형에 가깝게 구비되는 것이 바람직하다. 하부-홀(BMLH)은 원형과 가까운 팔각 이상의 다각형 또는 타원형으로 구비될 수 있다. 하부-홀(BMLH)은 화소그룹(PG)들 사이에서 하나로 구비되거나 복수로 구비될 수 있는 등 다양한 변형이 가능하다.
도 16f를 참조하면, 하부-홀(BMLH)은 형상이 다른 제1하부-홀(BMLH1) 및 제2하부-홀(BML2)을 포함할 수 있다. 예컨대, 제1하부-홀(BMLH1)은 사각형으로 구비되며, 제2하부-홀(BMLH2)은 원형으로 구비될 수 있다.
도 16g 및 도 16h를 참조하면, 복수의 하부-홀(BMLH)은 다양한 방식으로 배열될 수 있다. 예컨대, 도 16g와 같이, 복수의 하부-홀(BMLH)은 x 방향 및 y 방향으로 나란히 배열될 수 있다. 또는, 도 16h와 같이, 복수의 하부-홀(BMLH)은 x 방향으로는 일렬로 배열되나, y 방향으로는 지그재그로 배열될 수 있다.
이러한, 하부-홀(BMLH)의 배치를 고려하여, 화소그룹(PG)에 배치된 보조 부화소(Pa)들의 형상이 선택될 수 있다. 예컨대, 도 16g의 제1화소그룹(PG1)에 배치된 보조 부화소(Pa)들 중 가운데에 배치된 청색 부화소(Pb)는 양 옆에 배치된 적색 부화소(Pr) 및 녹색 부화소(Pg)보다 y 방향으로 길게 배치될 수 있다. 또는, 도 16g의 제2화소그룹(PG2)에 배치된 보조 부화소(Pa)들과 같이 각 보조 부화소(Pa)들은 녹색 부화소(Pg)를 가운데에 두고 적색 부화소(Pr) 및 청색 부화소(Pb)는 마름모 형상으로 배치될 수 있다.
도 16h를 참조하면, 제1화소그룹(PG1)에 포함된 적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb)는 삼각형 형상으로 배치되고 있으며, 제2화소그룹(PG2)에 포함된 보조 부화소(Pa)들 중 가운데에 배치된 녹색 부화소(Pg)는 양 옆에 배치된 적색 부화소(Pr) 및 청색 부화소(Pb) 보다 y 방향으로 길게 배치될 수 있다.
도 17은 일 실시예에 따른 표시 패널(10)의 일부를 나타낸 개략적인 단면도로, 메인표시영역(MDA) 및 컴포넌트영역(CA)을 개략적으로 도시한 단면도이다.
도 17을 참조하면, 표시 패널(10)은 메인표시영역(MDA) 및 컴포넌트영역(CA)을 포함한다. 메인표시영역(MDA)에는 메인 부화소(Pm)가 배치되고, 컴포넌트영역(CA)에는 보조 부화소(Pa)와 투과영역(TA)이 배치된다. 메인표시영역(MDA)에는 메인 박막트랜지스터(TFT)와 메인 스토리지 커패시터(Cst)를 포함하는 메인 화소회로(PC) 및 메인 화소회로(PC)와 연결된 표시요소로써 메인 유기발광다이오드(OLED)가 배치될 수 있다. 컴포넌트영역(CA)에는 보조 박막트랜지스터(TFT')와 보조 스토리지 커패시터(Cst')를 포함하는 보조 화소회로(PC') 및 보조 화소회로(PC')와 연결된 표시요소로써 보조 유기발광다이오드(OLED')가 배치될 수 있다.
본 실시예에서는 표시 요소로써 유기발광다이오드가 채용된 것을 예를 들고 있으나, 다른 실시예로 표시 요소로써 무기 발광 소자, 또는 양자점 발광 소자가 채용될 수 있다.
이하, 표시 패널(10)에 포함된 구성들이 적층된 구조에 대해서 설명하도록 한다. 표시 패널(10)은 기판(100), 버퍼층(111), 회로층(PCL), 및 표시요소층(EDL)이 적층되어 구비될 수 있다.
전술한 바와 같이, 기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘산화물(SiO2) 또는 실리콘질화물(SiNX)으로 구비될 수 있다. 버퍼층(111)은 제1버퍼층(111a) 및 제2버퍼층(111b)이 적층되도록 구비될 수 있다.
컴포넌트영역(CA)에서, 제1버퍼층(111a)과 제2버퍼층(111b) 사이에는 하부금속층(BML)이 배치될 수 있다. 다른 실시예로, 하부금속층(BML)은 기판(100)과 제1버퍼층(111a) 사이에 배치될 수 있다. 하부금속층(BML)은 보조 화소회로(PC')의 하부에 배치되어, 컴포넌트 등으로부터 방출되는 빛에 의해서 보조 박막트랜지스터(TFT')의 특성이 열화되는 것을 방지할 수 있다. 또한, 하부금속층(BML)은 컴포넌트 등으로부터 방출되거나 컴포넌트로 향하는 빛이 보조 화소회로(PC')에 연결된 배선들 사이의 좁은 틈을 통해 회절하는 것을 방지할 수 있다. 하부금속층(BML)은 투과영역(TA)에는 존재하지 않는다.
또한, 하부금속층(BML)은 다른 층에 배치된 배선(GCL)과 컨택홀을 통해 연결될 수 있다. 하부금속층(BML)은 상기 배선(GCL)으로부터 정전압 또는 신호를 제공받을 수 있다. 예컨대, 하부금속층(BML)은 구동전압(ELVDD) 또는 스캔 신호를 제공받을 수 있다. 하부금속층(BML)은 정전압 또는 신호를 제공받음에 따라 정전기 방전이 발생될 확률을 현저히 줄일 수 있다. 하부금속층(BML)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있다. 하부금속층(BML)은 전술한 물질의 단일층 또는 다층으로 구비될 수 있다.
회로층(PCL)은 버퍼층(111) 상에 배치되며, 화소회로(PC, PC'), 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(115), 및 평탄화층(117)을 포함할 수 있다. 메인 화소회로(PC)는 메인 박막트랜지스터(TFT) 및 메인 스토리지 커패시터(Cst)를 포함할 수 있으며, 보조 화소회로(PC')는 보조 박막트랜지스터(TFT') 및 보조 스토리지 커패시터(Cst')를 포함할 수 있다.
버퍼층(111) 상부에는 메인 박막트랜지스터(TFT) 및 보조 박막트랜지스터(TFT')가 배치될 수 있다. 메인 박막트랜지스터(TFT)는 제1반도체층(A1), 제1게이트전극(G1), 제1소스전극(S1), 제1드레인전극(D1)을 포함하고, 보조 박막트랜지스터(TFT)는 제2반도체층(A2), 제2게이트전극(G2), 제2소스전극(S2), 제2드레인전극(D2)을 포함한다. 메인 박막트랜지스터(TFT)는 메인 유기발광다이오드(OLED)와 연결되어 메인 유기발광다이오드(OLED)를 구동할 수 있다. 보조 박막트랜지스터(TFT')는 보조 유기발광다이오드(OLED')와 연결되어 보조 유기발광다이오드(OLED')를 구동할 수 있다.
제1반도체층(A1) 및 제2반도체층(A2)은 상기 버퍼층(111) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1) 및 제2반도체층(A2)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1) 및 제2반도체층(A2)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 제1반도체층(A1) 및 제2반도체층(A2)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
제2반도체층(A2)은 상기 제2버퍼층(111b)을 사이에 두고 하부금속층(BML)과 중첩할 수 있다. 일 실시예로서, 제2반도체층(A2)의 폭은 하부금속층(BML)의 폭 보다 작게 형성될 수 있으며, 따라서 기판(100)에 수직한 방향에서 사영하였을 때 제2반도체층(A2)은 전체적으로 하부금속층(BML)과 중첩할 수 있다.
제1반도체층(A1) 및 제2반도체층(A2)을 덮도록 제1게이트절연층(112)이 구비될 수 있다. 제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1게이트절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1게이트절연층(112) 상부에는 상기 제1반도체층(A1) 및 제2반도체층(A2)과 각각 중첩되도록 제1게이트전극(G1) 및 제2게이트전극(G2)이 배치된다. 제1게이트전극(G1) 및 제2게이트전극(G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 제1게이트전극(G1) 및 제2게이트전극(G2)은 Mo의 단층일 수 있다.
제2게이트절연층(113)은 상기 제1게이트전극(G1) 및 제2게이트전극(G2)을 덮도록 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등과 같은 무기 절연물을 포함할 수 있다. 제2게이트절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2게이트절연층(113) 상부에는 메인 스토리지 커패시터(Cst)의 제1상부 전극(CE2) 및 보조 스토리지 커패시터(Cst')의 제2상부 전극(CE2')이 배치될 수 있다.
메인표시영역(MDA)에서 제1상부 전극(CE2)은 그 아래의 제1게이트전극(G1)과 중첩할 수 있다. 제2게이트절연층(113)을 사이에 두고 중첩하는 제1게이트전극(G1) 및 제1상부 전극(CE2)은 메인 스토리지 커패시터(Cst)를 이룰 수 있다. 제1게이트전극(G1)은 메인 스토리지 커패시터(Cst)의 제1하부 전극(CE1)일 수 있다.
컴포넌트영역(CA)에서 제2상부 전극(CE2')은 그 아래의 제2게이트전극(G2)과 중첩할 수 있다. 제2게이트절연층(113)을 사이에 두고 중첩하는 제2게이트전극(G2) 및 제2상부 전극(CE2')은 보조 스토리지 커패시터(Cst')를 이룰 수 있다. 제1게이트전극(G1)은 보조 스토리지 커패시터(Cst')의 제2하부 전극(CE1')일 수 있다.
제1상부 전극(CE2) 및 제2상부 전극(CE2')은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(115)은 상기 제1상부 전극(CE2) 및 제2상부 전극(CE2')을 덮도록 형성될 수 있다. 층간절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 층간절연층(115)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
이러한 제1게이트절연층(112), 제2게이트절연층(113) 및 층간절연층(115)을 통칭하여 무기절연층(IIL)이라고 하면, 무기절연층(IIL)은 투과영역(TA)에 대응하는 제1홀(H1)을 가질 수 있다. 제1홀(H1)은 버퍼층(111) 또는 기판(100)의 상면의 일부를 노출시킬 수 있다. 제1홀(H1)은 투과영역(TA)에 대응되도록 형성된 제1게이트절연층(112)의 개구, 제2게이트절연층(113)의 개구 및 층간절연층(115)의 개구가 중첩된 것일 수 있다. 이러한 개구들은 별도의 공정을 통해서 각각 형성되거나 동일한 공정을 통해서 동시에 형성될 수 있다. 이러한 개구들이 별도의 공정으로 형성되는 경우, 제1홀(H1)의 내측면은 매끄럽지 않고 계단 형상과 같은 단차를 가질 수도 있다.
물론 이와 달리, 무기절연층(IIL)은 버퍼층(111)을 노출하는 제1홀(H1)이 아닌 그루브(groove)를 가질 수도 있다. 또는, 무기절연층(IIL)은 투과영역(TA)에 대응하는 제1홀(H1)이나 그루브를 갖지 않을 수도 있다. 무기절연층(IIL)은 대체로 우수한 광 투과율을 갖는 무기 절연 물질을 포함하는바, 투과영역(TA)에 대응하는 홀이나 그루브를 갖지 않더라도 충분한 투과율을 가져, 컴포넌트(40, 도 2 참조)가 충분한 양의 광을 송/수신하도록 할 수 있다.
소스전극(S1, S2) 및 드레인전극(D1, D2)은 층간절연층(115) 상에 배치된다. 소스전극(S1, S2) 및 드레인전극(D1, D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(S1, S2)과 드레인전극(D1, D2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
소스전극(S1, S2)과 드레인전극(D1, D2)를 덮도록 평탄화층(117)이 배치될 수 있다. 평탄화층(117)은 그 상부에 배치되는 제1화소전극(121) 및 제2화소전극(121')이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
평탄화층(117)은 유기물질 또는 무기물질을 포함할 수 있으며, 단층구조 또는 다층구조를 가질 수 있다. 이러한, 평탄화층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다. 한편, 평탄화층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 평탄화층(117)을 형성할 시, 층을 형성한 후 평탄한 상면을 제공하기 위해서 그 층의 상면에 화학적 기계적 폴리싱이 수행될 수 있다.
평탄화층(117)은 투과영역(TA)에 대응하여 제2홀(H2)을 가질 수 있다. 제2홀(H2)은 제1홀(H1)과 중첩할 수 있다. 도 17에서는 제2홀(H2)이 제1홀(H1) 보다 크게 형성된 것으로 도시하고 있다. 다른 실시예로, 평탄화층(117)은 무기절연층(IIL)의 제1홀(H1)의 가장자리를 덮도록 구비되어, 제2홀(H2)의 면적이 제1홀(H1)의 면적보다 좁게 형성될 수 있다.
평탄화층(117)은 메인 박막트랜지스터(TFT)의 제1소스전극(S1) 및 제1드레인전극(D1) 중 어느 하나를 노출시키는 비아홀을 가지며, 제1화소전극(121)은 이 비아홀을 통해 제1소스전극(S1) 또는 제1드레인전극(D1)과 컨택하여 메인 박막트랜지스터(TFT)에 전기적으로 연결될 수 있다. 또한, 평탄화층(117)은 보조 박막트랜지스터(TFT')의 제2소스전극(S2) 및 제2드레인전극(D2) 중 어느 하나를 노출시키는 비아홀을 가지며, 제2화소전극(121')은 이 비아홀을 통해 제2소스전극(S2) 또는 제2드레인전극(D2)과 컨택하여 보조 박막트랜지스터(TFT')에 전기적으로 연결될 수 있다.
제1화소전극(121)과 제2화소전극(121')은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 제1화소전극(121)과 제2화소전극(121')은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 예컨대 제1화소전극(121)과 제2화소전극(121')은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막들을 갖는 구조를 가질 수 있다. 이 경우, 제1화소전극(121)과 제2화소전극(121')은 ITO/Ag/ITO로 적층된 구조를 가질 수 있다.
화소정의막(119)은 평탄화층(117) 상에서, 제1화소전극(121) 및 제2화소전극(121') 각각의 가장자리를 덮으며, 제1화소전극(121) 및 제2화소전극(121')의 중앙부를 노출하는 제1개구(OP1) 및 제2개구(OP2)를 구비할 수 있다. 상기 제1개구(OP1) 및 제2개구(OP2)에 의해서 유기발광다이오드(OLED, OLED')의 발광영역, 즉, 부화소(Pm, Pa)의 크기 및 형상이 정의된다.
화소정의막(119)은 화소전극(121, 121')의 가장자리와 화소전극(121, 121') 상부의 대향전극(123)의 사이의 거리를 증가시킴으로써 화소전극(121, 121')의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(119)은 투과영역(TA)에 위치하는 제3홀(H3)을 구비할 수 있다. 제3홀(H3)은 제1홀(H1) 및 제2홀(H2)과 중첩할 수 있다. 제1홀(H1) 내지 제3홀(H3)에 의해, 투과영역(TA)에서의 광 투과율이 향상될 수 있다. 한편, 도 17에서는 버퍼층(111)은 투과영역(TA)에 대응하여 연속적으로 배치된 것으로 도시하고 있으나, 버퍼층(111)은 투과영역(TA)에 위치하는 홀을 구비할 수 있음은 물론이다. 제1홀(H1) 내지 제3홀(H3)의 내측면에는 후술할 대향전극(123)의 일부가 배치될 수 있다.
화소정의막(119)의 제1개구(OP1) 및 제2개구(OP2)의 내부에는 제1화소전극(121) 및 제2화소전극(121')에 각각 대응되도록 형성된 제1발광층(122b) 및 제2발광층(122b')이 배치된다. 제1발광층(122b)과 제2발광층(122b')은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제1발광층(122b)과 제2발광층(122b')의 상부 및/또는 하부에는 유기 기능층(122e)이 배치될 수 있다. 유기 기능층(122e)은 제1기능층(122a) 및/또는 제2기능층(122c)를 포함할 수 있다. 제1기능층(122a) 또는 제2기능층(122c)는 생략될 수 있다.
제1기능층(122a)은 제1발광층(122b)과 제2발광층(122b')의 하부에 배치될 수 있다. 제1기능층(122a)은 유기물로 구비된 단층 또는 다층일 수 있다. 제1기능층(122a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 제1기능층(122a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다. 제1기능층(122a)은 메인표시영역(MDA)과 컴포넌트영역(CA)에 포함된 유기발광다이오드(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다.
제2기능층(122c)은 상기 제1발광층(122b) 및 제2발광층(122b') 상부에 배치될 수 있다. 제2기능층(122c)은 유기물로 구비된 단층 또는 다층일 수 있다. 제2기능층(122c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2기능층(122c)은 메인표시영역(MDA)과 컴포넌트영역(CA)에 포함된 유기발광다이오드(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다.
제2기능층(122c) 상부에는 대향전극(123)이 배치된다. 대향전극(123)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(123)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(123)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(123)은 메인표시영역(MDA)과 컴포넌트영역(CA)에 포함된 유기발광다이오드(OLED, OLED')들에 대응되도록 일체로 형성될 수 있다.
메인표시영역(MDA)에 형성된 제1화소전극(121)으로부터 대향전극(123)까지의 층들은 메인 유기발광다이오드(OLED)를 이룰 수 있다. 컴포넌트영역(CA)에 형성된 제2화소전극(121')으로부터 대향전극(123)까지의 층들은 보조 유기발광다이오드(OLED')를 이룰 수 있다.
대향전극(123) 상에는 유기물질을 포함하는 상부층(150)이 형성될 수 있다. 상부층(150)은 대향전극(123)을 보호하는 동시에 광추출 효율을 높이기 위해서 마련된 층일 수 있다. 상부층(150)은 대향전극(123) 보다 굴절률이 높은 유기물질을 포함할 수 있다. 또는, 상부층(150)은 굴절율이 서로 다른층들이 적층되어 구비될 수 있다. 예컨대, 상부층(150)은 고굴절률층/저굴절률층/고굴절률층이 적층되어 구비될 수 있다. 이 때, 고굴절률층의 굴절률은 1.7이상 일 수 있으며, 저굴절률층의 굴절률은 1.3이하 일 수 있다.
상부층(150)은 추가적으로 LiF를 포함할 수 있다. 또는, 상부층(150)은 추가적으로 실리콘 산화물(SiO2), 실리콘 질화물(SiNx)와 같은 무기 절연물을 포함할 수 있다.
제1기능층(122a), 제2기능층(122c), 대향전극(123), 및 상부층(150)은 투과영역(TA)에 대응하는 투과홀(TAH)을 구비할 수 있다. 즉, 제1기능층(122a), 제2기능층(122c), 대향전극(123), 및 상부층(150) 각각이 투과영역(TA)에 대응하는 개구들을 가질 수 있다. 그러한 개구들의 면적은 실질적으로 동일할 수 있다. 예컨대, 대향전극(123)의 개구의 면적은 투과홀(TAH)의 면적과 실질적으로 동일할 수 있다.
이러한 투과홀(TAH)이 투과영역(TA)에 대응한다는 것은, 투과홀(TAH)이 투과영역(TA)과 중첩하는 것으로 이해될 수 있다. 이 때, 투과홀(TAH)의 면적은 무기절연층(IIL)에 형성된 제1홀(H1)의 면적보다 좁게 구비될 수 있다. 이를 위해, 도 17에서는 투과홀(TAH)의 폭(Wt)이 제1홀(H1)의 폭보다 작은 것으로 도시하고 있다. 여기서, 투과홀(TAH)의 면적은 투과홀(TAH)을 구성하는 개구들 중 가장 좁은 면적을 갖는 개구의 면적으로 정의될 수 있다. 제1홀(H1)의 면적 역시 제1홀(H1)을 구성하는 개구들 중 가장 좁은 면적을 갖는 개구의 면적으로 정의될 수 있다.
투과홀(TAH)에 의해, 투과영역(TA)에서 대향전극(123)의 일부가 존재하지 않게 되고, 이를 통해 투과영역(TA)에서의 광 투과율이 현저히 높아질 수 있다. 이러한 투과홀(TAH)을 구비한 대향전극(123)은 다양한 방법으로 형성할 수 있다. 일 실시예로, 대향전극(123)을 형성하는 물질을 기판(100) 전면에 형성한 후, 투과영역(TA)에 대응하는 부분을 레이저 리프트 오프(laser lift off)를 통해 제거하여, 투과홀(TAH)을 갖는 대향전극(123)을 형성할 수 있다. 다른 실시예로, MSP(metal self patterning) 공법을 통해 투과홀(TAH)을 갖는 대향전극(123)을 형성할 수 있다. 또 다른 실실시예로, FMM(fine metal mask)을 이용하여 대향전극(123)을 증착하는 방식을 통해 투과홀(TAH)를 갖는 대향전극(123)을 형성할 수도 있다.
도 18a 내지 도 18c는 일 실시예에 따른 대향전극의 패터닝 방법을 순차적으로 나타낸 단면도이다. 구체적으로, 도 18a 내지 도 18c는 레이저 리프트 오프 방법을 통한 대향전극 패터닝을 도시한다.
도 18a를 참조하면, 제1기능층(122a)을 형성하기 전에 투과영역(TA)과 중첩하도록 희생-금속층(SML)을 형성한다. 예컨대, 희생-금속층(SML)은 무기절연층(IIL)의 제1홀(H1)의 내부에 형성될 수 있다.
희생-금속층(SML)은 은(Ag), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 몰리브덴(Mo), 티타늄(Ti) 등의 금속을 포함할 수 있다. 또한, 희생-금속층(SML)은 전술한 금속물질 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다. 일 실시예에 있어서, 희생-금속층(SML)은 화소전극(121, 121')과 동일한 물질로 동시에 형성될 수 있다.
그 다음, 도 18b와 같이, 희생-금속층(SML) 상에 메인표시영역(MDA) 및 컴포넌트영역(CA)에 일체로 형성되는 제1기능층(122a), 제2기능층(122c), 대향전극(123), 및 상부층(150)을 순차적으로 형성한다.
다음으로, 기판(100)의 하면에서 투과영역(TA)에 배치된 희생-금속층(SML)으로 레이저 광을 조사한다. 즉, 상기 레이저 광은 기판(100)의 하면에서 + z방향으로 진행하여 희생-금속층(SML)의 하면에 조사될 수 있다.
일부 실시예에 있어서, 하부금속층(BML)은 컴포넌트영역(CA)에 전체에 대응되도록 배치될 수 있며, 투과영역(TA)에 대응한 하부-홀(BMLH)을 구비할 수 있다. 이에 따라, 하부금속층(BML)은 투과영역(TA) 이외의 영역으로 상기 레이저 광이 도달하는 것을 차단하는 역할을 할 수 있다. 이 경우, 하부금속층(BML)의 두께는 1000 Å 내지 3000 Å으로 구비될 수 있다. 하부금속층(BML)이 1000 Å 미만으로 구비되는 경우, 레이저 광에 의해서 하부금속층(BML)에 공극이 발생할 수 있기 때문이다.
상기 레이저 광은 적외선 파장을 가질 수 있다. 레이저 광이 적외선인 경우, 기판(100) 및 버퍼층(111)에 대한 투과율이 80 ~ 90% 이상인 바, 레이저 광이 효율적으로 희생-금속층(SML)에 도달할 수 있다. 희생-금속층(SML)은 불투명의 금속을 포함하는 바, 상기 레이저 광을 흡수할 수 있다. 이에 따라, 희생-금속층(SML)에 열 팽창 발생하여, 레이저 광이 조사된 희생-금속층(SML)은 기판(100) 또는 버퍼층(111)으로부터 박리(lift-off)될 수 있다.
희생-금속층(SML)가 박리됨에 따라, 박리되는 희생-금속층(SML) 상부에 배치된 제1기능층(122a), 제2기능층(122c), 대향전극(123), 및 상부층(150)도 희생-금속층(SML)과 함께 제거될 수 있다. 이에 따라, 도 18c에 도시된 바와 같이, 제1기능층(122a), 제2기능층(122c), 대향전극(123), 및 상부층(150)의 개구들로 형성된 투과홀(TAH)이 형성될 수 있다. 레이저 리프트 오프 방법을 통해서, 투과홀(TAH)을 형성하는 경우, 투과홀(TAH)을 형성하는 제1기능층(122a), 제2기능층(122c), 대향전극(123), 및 상부층(150)의 측면은 동일면 상에 배치될 수 있다. 또는, 제1기능층(122a), 제2기능층(122c), 대향전극(123), 및 상부층(150)의 개구들의 면적은 동일하게 구비될 수 있다.
도 19a 내지 도 19c는 일 실시예에 따른 대향전극의 패터닝 방법 및 상기 방법에 의해 제조된 표시 패널을 개략적으로 나타낸 단면도이다. 구체적으로, 도 19a 내지 도 19c는 MSP(metal self patterning) 공법의 일 예를 도시한다.
대향전극(123)을 형성하는 증착 물질은 증착되는 면에 따라 성막 결과가 달라지는 특징을 가진다. 일 예로 대향전극(123)을 형성하는 물질 중 마스네슘(Mg)은 MeOH 등의 일부 solvent로 세정한 계면, 제1기능층(122a)에 포함될 수 있는 홀 주입층(HIL), 홀 수송층(HTL) 계면에서 성막이 어려우며, 화소정의막(119)을 형성하는 물질 위에도 성막에 어려움이 있다. 이러한 Mg의 특징을 대향전극(123) 자체 패터닝 기술로 사용할 수 있다.
도 19a을 참조하면, 대향전극(123)을 형성하기 전에 투과영역(TA)에 대응하도록 저접착층(WAL, Weak Adhesion Layer)을 형성한다. 예컨대, 저접착층(WAL)은 무기절연층(IIL)의 제1홀(H1)의 내부에서 제2기능층(122c) 상면에 형성할 수 있다. 저접착층(WAL)은 투과영역(TA)에 대응하여 개구(MSPM1_OP)를 가지는 마스크(MSPM1)를 이용하여 투과영역(TA)에 대응하도록 성막될 수 있다.
저접착층(WAL)은 대향전극(123)에 대해서 접착력이 약한 물질로, 저접착층(WAL) 상면에는 대향전극(123)이 성막되지 않거나 매우 얇게 성막되는 특성을 가진 물질일 수 있다.
예컨대, 저접착층(WAL)은 8-퀴놀리나토리튬 (Liq; [8-Quinolinolato Lithium]), N,N-디페닐-N,N-비스(9-페닐-9H-카바졸-3-일)비페닐-4,4'-디아민 (N,N-diphenyl-N,N-bis(9-phenyl-9H-carbazol-3-yl)biphenyl-4,4'-diamine ; HT01), N(디페닐-4-일)9,9-디메틸-N-(4(9-페닐-9H-카바졸-3-일)페닐)-9H-플루오렌-2-아민 (N(diphenyl-4-yl)9,9-dimethyl-N-(4(9-phenyl-9H-carbazol-3-yl)phenyl)-9H-fluorene-2-amine ; HT211), 2-(4-(9,10-디(나프탈렌-2-일)안트라센-2-일)페닐)-1-페닐-1H-벤조-[D]이미다졸 (2-(4-(9,10-di(naphthalene-2-yl)anthracene-2-yl)phenyl)-1-phenyl-1H-benzo-[D]imidazole ; LG201) 등의 물질을 이용하여 형성할 수 있다.
그 다음, 도 19b를 참조하면, 저접착층(WAL) 상에 오픈 마스크를 이용하여 메인표시영역(MDA) 및 컴포넌트영역(CA) 전체에 대향전극(123)을 성막한다.
대향전극(123) 증착 물질은 저접착층(WAL)과의 접착력이 약하므로, 저접착층(WAL) 상면에는 도 19b와 같이 대향전극이 형성되지 않고, 투과홀(TAH)이 형성될 수 있다. 또는, 도 19c와 같이 대향전극(123)은 저접착층(WAL) 상부에서 매우 얇게 형성될 수 있다. 즉, 대향전극(123)의 저접착층(WAL) 상부에서의 두께(123_t2)는 저접착층(WAL)의 주변영역의 두께(123_t1)에 비해서 매우 얇게 구비될 수 있다. 이 경우, 대향전극(123)은 투과영역(TA)에 대응한 투과 그루브(TAG)을 가질 수 있다.
본 실시예에 따른 표시 패널은 투과영역(TA)에 배치된 저접착층(WAL) 및 상기 투과영역(TA)에 대응하는 투과홀(TAH) 또는 투과 그루브(TAG)를 구비한 대향전극(123)을 포함할 수 있다.
도 20a 및 도 20b는 일 실시예에 따른 대향전극의 패터닝 방법을 순차적으로 나타낸 단면도이다. 도 20a 및 도 20b는 MSP(metal self patterning) 공법의 일 예를 도시한다.
도 20a를 참조하면, 대향전극을 형성하기 전에 투과영역(TA)에 대응하는 홀(122cH)를 구비한 제2기능층(122c)을 형성한다. 이러한 제2기능층(122c)은 투과영역(TA)에 대응한 차단부를 구비한 마스크(MSPM2)를 이용하여 증착 공정을 수행하여 형성할 수 있다.
그 다음, 도 20b와 같이, 오픈 마스크를 이용하여 대향전극(123)을 기판(100) 전면에 증착한다. 제1기능층(122a)은 홀 주입층(HIL) 및/또는 홀 수송층(HTL)을 구비하기에, 그 상부에 증착되는 대향전극(123)과의 접착력이 약할 수 있다. 이에 따라, 제1기능층(122a)의 상면이 노출된 제2기능층(122c)의 홀(122cH) 내부에서는 도 20b와 같이 대향전극이 형성되지 않고, 투과홀(TAH)이 형성될 수 있다. 또는, 제2기능층(122c)의 홀(122cH) 내부에 배치된 대향전극은 매우 얇게 구비될 수 있다.
본 실시예에 따른 표시 패널(10)은 투과영역(TA)에 연속적으로 배치된 제1기능층(122a), 상기 제1기능층(122a) 상부에 배치되며 상기 투과영역(TA)에 대응하는 홀(122cH)을 구비한 제2기능층(122c), 및 상기 투과영역(TA)에 대응하는 투과홀(TAH)을 구비한 대향전극(123)을 포함할 수 있다.
도 21a 및 도 21b는 일 실시예에 따른 대향전극의 패터닝 방법을 순차적으로 나타낸 단면도이다. 구체적으로, 도 21a 및 도 21b는 FMM(fine metal mask) 패터닝 공법의 일 예를 도시한다.
도 21a 및 도 21b을 참조하면, 기능층(122e)을 형성한 후, 투과영역(TA)에 대응하는 차단부를 구비한 FMM 마스크(FMM_M1)을 기판(100)에 대해서 정렬시킨 후, 대향전극(123)을 증착 한다. FMM 마스크(FMM_M1)를 이용하여 대향전극(123)을 형성하기에, 대향전극(123)은 투과영역(TA)에 대응하는 투과홀(TAH)을 구비할 수 있다.
그 다음, FMM 마스크(FMM_M1)를 제거하고 기판(100)의 전면에 대응하여 상부층(150)을 형성할 수 있다. 이에 따라, 제1기능층(122a), 제2기능층(122c), 및 상부층(150) 중 적어도 하나는 투과영역(TA)에 대응되도록 배치될 수 있다. 즉, 제1기능층(122a), 제2기능층(122c), 및 상부층(150) 중 적어도 하나는 투과홀(TAH) 내부에 배치될 수 있다.
도 22a 내지 도 22c는 일 실시예에 따른 대향전극의 패터닝 방법을 순차적으로 나타낸 평면도이다. 구체적으로, 도 22a 내지 도 22c는 FMM(fine metal mask patterning) 공법의 일 예를 도시한다. 도 22d는 도 22a 내지 도 22c의 제조방법이 적용된 표시 패널의 일부를 개략적으로 나타낸 단면도이다.
도 22a 및 도 22b를 참조하면, 대향전극용 마스크(M1)는 서로 이격된 복수의 마스크 개구(M_OP)를 포함할 수 있다. 도면에서는 복수의 마스크 개구(M_OP)의 형상을 동일하게 도시하고 있으나, 복수의 마스크 개구(M_OP)는 서로 다른 크기 및/또는 형상의 마스크 개구(M_OP)들을 포함할 수 있다. 복수의 마스크 개구(M_OP)는 일정한 이격거리를 두고 x 방향 및/또는 y 방향으로 배열될 수 있다.
대향전극용 마스크(M1)은 FMM(fine metal mask)일 수 있다. FMM 마스크는 금속판에 홀을 형성한 후 인장하는 방식으로 제조될 수 있다. 이에 따라, 마스크 개구(M_OP)는 마스크 개구의 중심을 지나는 제1방향의 축 또는 마스크 개구의 중심을 지나는 제2방향의 축을 기준으로 대칭적으로 형성될 수 있다.
도 22a를 참조하면, 기판(100) 상에 제2기능층(122c, 도 17 참조)까지 형성한 후, 마스크 개구(M_OP)가 일부 화소그룹(PG)에 대응되도록 배치시킨다.
그 다음, 증착원(미도시)을 이용하여 대향전극으로 형성될 증착물질을 방출시켜, 상기 제2기능층(122c) 상부에 일부 대향전극(123)을 1차 증착한다. 이 때, 대향전극(123)은 마스크(M1)의 마스크 개구(M_OP)의 배치에 따라 일부만 형성된다.
그 다음, 도 22b와 같이, 마스크(M1)의 위치를 x 방향 및 y 방향으로 이동시켜 배치 시킨 후, 나머지 대향전극(123)을 2차 증착 시킨다. 2차 증착시 형성되는 대향전극(123)의 일부 영역은 상기 1차 증착시 형성된 대향전극(123)과 중첩되어 컨택될 수 있다. 도 21b에 있어서는 대향전극(123)의 1차 증착 후, 마스크(M1)을 45도 방향으로 우상향 배치하여 2차 증착하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 대향전극(123)의 1차 증착 후, 마스크(M1)를 -45도 방향으로 좌하향 배치하여 2차 증착할 수 있다.
이와 같은 증착 방법에 의해서, 도 22c와 같이 화소그룹(PG)에 대응해서는 대향전극(123)이 증착되고, 투과영역(TA)에는 대향전극(123)이 증착되지 않을 수 있어, 투과영역(TA)의 높은 투과율을 확보할 수 있다.
본 실시예에 있어서, 1차 증착시 형성된 대향전극(123)과 2차 증착시 형성된 대향전극(123)은 서로 중첩되어 컨택될 수 있다. 이에 따라, 도 22d에 도시된 바와 같이 대향전극(123)의 두께는 보조 유기발광다이오드(OLED') 상부에서 보다 상기 중첩영역(R1)에서 더 두껍게 구비될 수 있다.
상기와 같이, 투과홀(TAH)을 가지는 대향전극(123)의 형성 방법은 전술한 레이저 리프트 오프 방법, FMM 패터닝 방법, 및/또는 MSP 방법의 실시예들을 설명하였으나, 본 발명은 이에 한정되지 않는다. 예컨대, 투과홀(TAH)을 가지는 대향전극(123)의 형성 방법은 전술한 레이저 리프트 오프 방법, FMM 패터닝 방법, 및/또는 MSP 방법을 조합하여 적용할 수 있다.
도 23a 내지 도 23e는 FMM 패터닝 방법과 레이저 리프트 오프 방법을 이용하여 대향전극을 패터닝하는 방법을 도시한다.
먼저, 도 23a 및 도 23b는 일 실시예에 적용될 수 있는 대향전극용 제1마스크(MM1) 및 제2마스크(MM2)를 도시한다. 제1마스크(MM1)는 컴포넌트영역(CA, 도 23c)을 가리는 차단부(MM1_SP)를 포함하며, 메인표시영역(MDA)을 노출하는 제1마스크 개구(MM1_OP)를 포함할 수 있다. 제2마스크(MM2)는 컴포넌트영역(CA)의 일부에 대응하는 복수의 제2마스크 개구(MM2_OP)를 포함할 수 있다. 일 실시예에 있어서, 제2마스크 개구(MM2_OP)는 컴포넌트영역(CA)의 y 방향의 길이에 대응하는 장변을 가지는 사각형으로 구비될 수 있다. 복수의 제2마스크 개구(MM2_OP)들은 x 방향으로 이격되어 배열될 수 있다. 다른 실시예로, 제2마스크 개구(MM2_OP)는 컴포넌트영역(CA)의 x 방향의 길이에 대응하는 장변을 가지는 사각형으로 구비될 수 있다.
도 23c는 상기 제1마스크(MM1)를 이용하여 대향전극(123)을 1차 증착한 후, 상기 제2마스크(MM2)를 이용하여 대향전극(123)을 2차 증착한 형상을 도시한 평면도이고, 도 23d는 도 23c의 AI 부분을 확대한 평면도이다.
도 23c 및 도 23d를 참조하면, 대향전극(123)은 메인표시영역(MDA)을 커버 하고, 컴포넌트영역(CA)의 일부를 커버하도록 증착될 수 있다. 대향전극(123)은 제2마스크(MM2)의 제2마스크 개구(MM2_OP)의 형상에 따라, y 방향으로 나열된 복수의 화소그룹(PG)을 커버하도록 형성될 수 있다.
그 다음, 도 23e와 같이, 레이저 리프트 오프 방법을 이용하여 컴포넌트영역(CA)에 증착된 대향전극(123)의 일부를 제거하여 투과홀(TAH)을 형성할 수 있다. 이에 따라, 투과영역(TA)의 광 투과율이 향상될 수 있다.
도 24는 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다. 도 24에 있어서, 도 17과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 24를 참조하면, 표시 패널(10)의 보조 화소회로(PC')에 산화물 반도체로 구비된 박막트랜지스터와 폴리 실리콘으로 구비된 박막트랜지스터를 포함한다는 점에서 도 17의 실시예와 차이가 있다. 도 24에서는 컴포넌트영역(CA)만을 도시하고 있으나, 메인표시영역(MDA)의 메인 화소회로(PC)에도 컴포넌트영역(CA)의 보조 화소회로(PC')와 마찬가지로 적용될 수 있다.
도 24를 참조하면, 표시 패널(10)의 화소회로(PC')는 다결정 실리콘으로 이루어진 반도체층(A2)을 포함하는 제1 박막트랜지스터(TFTp')와 산화물 반도체로 이루어진 반도체층(A3)을 포함하는 제2 박막트랜지스터(TFTo')를 포함할 수 있다.
제1 박막트랜지스터(TFTp')은 제2반도체층(A2), 제2게이트전극(G2), 제2소스전극(S2), 제2드레인전극(D2)을 포함한다. 제1 박막트랜지스터(TFTp')은 도 17을 참고하여 설명한 보조 박막트랜지스터(TFT')와 실질적으로 동일하게 구비되며, 제1 박막트랜지스터(TFTp')의 제2반도체층(A2)은 다결정 실리콘으로 구비될 수 있다.
한편, 본 실시예의 회로층(PCL)은 도 17의 회로층(PCL)에 비해서, 층간절연층(115)이 제1층간절연층(115a) 및 제2층간절연층(115b)으로 구비되는 점에서 차이가 있다.
제2 박막트랜지스터(TFTo')는 제3반도체층(A3), 제3게이트전극(G3), 제3소스전극(S3), 제3드레인전극(D3)을 포함할 수 있다. 제3반도체층(A3)은 제1층간절연층(115a) 상에 배치될 수 있다. 즉, 제3반도체층(A3)은 제2반도체층(A2)과는 다른 층에 배치될 수 있다. 제3반도체층(A3)은 채널영역 및 채널영역 양측에 배치된 소스영역 및 드레인 영역을 포함할 수 있다. 일부 실시예에서, 제3반도체층(A3)은 산화물 반도체로 구비될 수 있다. 예컨대, 제3반도체층(A3)은 Zn 산화물계 물질로, Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 형성될 수 있다. 또는, 제3반도체층(A3)은 ZnO에 인듐(In),과 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체로 구비될 수 있다.
제3반도체층(A3)의 소스 영역 및 드레인 영역은 산화물 반도체의 캐리어 농도를 조절하여 도전성화하여 형성될 수 있다. 예컨대, 제3반도체층(A3)의 소스 영역 및 드레인 영역은 산화물 반도체에 수소(H) 계열 가스, 불소(F) 계열의 가스, 또는 이들의 조합을 이용한 플라즈마 처리를 통해서 캐리어 농도를 증가시킴으로서 형성될 수 있다.
제3반도체층(A3)의 채널영역과 중첩하여 제3게이트전극(G3)이 배치되고, 제3반도체층(A3)와 제3게이트전극(G3) 사이에는 제3게이트절연층(116)이 배치될 수 있다. 즉, 제3게이트전극(G3)은 제3게이트절연층(116)에 의해서 제3반도체층(A3)와 절연될 수 있다. 제3게이트절연층(116)은 제3게이트전극(G3)의 형상에 따라 패터닝되어 구비될 수 있다.
제3게이트절연층(116)은 산화물 또는 질화물을 포함하는 무기물을 포함할 수 있다. 예컨대, 제3게이트절연층(116)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 제3게이트전극(G3)은 제3게이트절연층(116) 상에 배치되며, 몰리브덴(Mo), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다.
제2층간절연층(115b)은 제3박막트랜지스터(TFT3)의 제3게이트전극(G3)을 덮으며 기판(100)의 상면에 배치될 수 있다. 제2층간절연층(115b) 상부에는 제3소스전극(S3) 및 제3드레인전극(D3)이 배치될 수 있다.
제3소스전극(S3) 및 제3드레인전극(D3)은 제2층간절연층(115b)를 관통하는 컨택홀을 통해 각각 제3반도체층(A3)의 소스영역과 드레인영역에 접촉할 수 있다. 제3소스전극(S3) 및 제3드레인전극(D3)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
다결정 실리콘으로 구성된 반도체층을 구비한 박막트랜지스터는 높은 신뢰성을 가지는 바, 구동 박막트랜지스터로 채용하여, 고품질의 표시 패널을 구현할 수 있다.
산화물 반도체는 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않다. 즉, 저주파 구동 시에도 전압 강하에 따른 화상의 색상 변화가 크지 않으므로, 저주파 구동이 가능하다. 이와 같이 산화물 반도체의 경우 누설전류가 적은 이점을 갖기에, 구동 박막트랜지스터 이외의 다른 박막트랜지스터 중 적어도 하나에 산화물 반도체를 채용하여 누설 전류를 방지하는 동시에 소비전력을 줄일 수 있다.
도 25는 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.도 25에 있어서, 도 17과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 25의 실시예는 평탄화층(117)이 제1평탄화층(117a) 및 제2평탄화층(117b)로 구비되고, 메인표시영역(MDA)에 제1금속층(BML1)이 배치되며, 하부금속층(BML)의 하부홀(BMLH)에 의해서 투과영역(TA)이 정의되는 점에서, 도 17의 실시예와 차이가 있다.
도 25를 참조하면, 표시 패널(10)의 회로층(PCL)은 제1평탄화층(117a) 및 제2평탄화층(117b)을 포함할 수 있다. 이에 따라, 제1평탄화층(117a)과 제2평탄화층(117b) 사이에 배선 등의 도전 패턴을 형성할 수 있어, 고집적화에 유리할 수 있다.
제1평탄화층(117a)은 화소회로(PC, PC')를 덮도록 배치될 수 있다. 제2평탄화층(117b)은 상기 제1평탄화층(117a) 상에 배치되며, 화소전극(121, 121')이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다. 제1평탄화층(117a) 및 제2평탄화층(117b)은 유기물질 또는 무기물질을 포함할 수 있으며, 단층구조 또는 다층구조를 가질 수 있다. 이러한, 제1평탄화층(117a) 및 제2평탄화층(117b)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다. 한편, 제1평탄화층(117a) 및 제2평탄화층(117b)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1평탄화층(117a) 및 제2평탄화층(117b)을 형성할 시, 층을 형성한 후 평탄한 상면을 제공하기 위해서 그 층의 상면에 화학적 기계적 폴리싱이 수행될 수 있다.
제2평탄화층(117b) 상에는 유기발광다이오드(OLED, OLED')가 배치된다. 유기발광다이오드(OLED, OLED')의 화소전극(121, 121')은 평탄화층(117) 상에 배치된 연결전극(CM, CM')을 통해서 화소회로(PC, PC')와 연결될 수 있다.
제1평탄화층(117a)과 제2평탄화층(117b) 사이에는 연결전극(CM, CM')이 배치될 수 있다. 연결전극(CM, CM')은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 연결전극(CM, CM')은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
한편, 표시 패널(10)은 메인표시영역(MDA)에 배치된 제1금속층(BML1)을 포함할 수 있다. 상기 제1금속층(BML1)은 기판(100)과 메인 화소회로(PC) 사이에서 메인표시영역(MDA)의 메인 박막트랜지스터(TFT)에 대응되도록 배치될 수 있다. 일 실시예에서, 제1금속층(BML1)은 메인표시영역(MDA)의 일부에 대응되도록 배치될 수 있다. 또는, 제1금속층(BML1)은 메인표시영역(MDA)의 전체에 대응되도록 배치될 수 있다. 또는, 제1금속층(BML1)은 컴포넌트영역(CA)의 하부금속층(BML)과 일체로 형성될 수 있다. 제1금속층(BML1)은 정전압 또는 신호가 인가될 수 있으며, 이에 따라 정전기 방전에 의한 메인 화소회로(PC)의 손상을 방지할 수 있다.
제1금속층(BML1)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있다. 제1금속층(BML1)은 전술한 물질의 단일층 또는 다층일 수 있다.
컴포넌트영역(CA)의 하부금속층(BML)은 컴포넌트영역(CA) 전체에 대응하도록 구비될 수 있다. 이 경우, 하부금속층(BML)은 투과영역(TA)과 중첩하는 하부-홀(BMLH)을 구비할 수 있다. 일부 실시예에서, 상기 하부-홀(BMLH)의 형상 및 크기에 의해서 투과영역(TA)의 형상 및 크기가 정의될 수 있다.
표시 패널(10)은 서로 다른 층에 배치된 제1 배선 내지 제4 배선(WL1, WL2, WL3, WL3)을 포함할 수 있다.
제1 배선(WL1)은 게이트전극(G1, G2)와 동일층인 제1게이트절연층(112) 상에 배치되어, 화소회로(PC, PC')에 스캔 신호를 전달하는 스캔선으로 기능할 수 있다. 또는, 제1 배선(WL1)은 발광제어선으로 기능할 수 있다.
제2 배선(WL2)은 스토리지 커패시터(Cst, Cst')의 상부 전극(CE2, CE2')와 동일층인 제2게이트절연층(113) 상에 배치되어, 스캔선(SL) 및/또는 발광제어선(EL)으로 기능할 수 있다.
제3 배선(WL3)은 층간절연층(115) 상에 배치되어, 화소회로(PC, PC')에 데이터신호를 전달하는 데이터선(DL)으로 기능할 수 있다. 또는, 제3 배선(WL3)은 화소회로에 구동전압을 전달하는 구동전압선으로 기능할 수 있다.
제4 배선(WL4)은 연결전극(CM, CM')과 동일층인 평탄화층(117) 상에 배치되어, 화소회로에 구동전압을 전달하는 구동전압선 또는 화소회로에 데이터 신호를 전달하는 데이터선으로 기능할 수 있다.
제1 내지 제4 배선(WL1 ~ WL4)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 또는, 제1 내지 제4 배선(WL1 ~ WL4)은 투명 도전성 물질로 구비될 수 있다. 제1 내지 제4 배선(WL1 ~ WL4) 각각은 동일 물질을 포함하거나 서로 다른 물질로 구비될 수 있다.
도 26은 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다.도 26에 있어서, 도 25와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다. 도 26의 실시예는 기판(100)이 투과영역(TA)에 대응하는 그루브(100GR)을 가진다는 점에서 도 25의 실시예와 차이가 있다.
도 26을 참조하면, 표시 패널의 기판(100)은 순차적으로 적층된 제1베이스층(101), 제1무기 배리어층(102), 제2베이스층(103) 및 제2무기 배리어층(104)을 포함할 수 있다. 제1베이스층(101)과 제2베이스층(103)은 각각 전술한 것과 같은 고분자 수지를 포함할 수 있다. 제1무기 배리어층(102)과 제2무기 배리어층(104) 각각은 외부로부터의 불순물의 침투를 방지하는 배리어층으로서, 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON)와 같은 무기물을 포함하며, 각각 단층구조 또는 다층구조를 가질 수 있다.
본 실시예에 있어서, 투과영역(TA)에 대응하여 기판(100)은 그루브(100GR)를 가질 수 있다. 그루브(100GR, groove)는 기판(100)이 아래 방향(-z 방향)으로 일부가 제거되고 일부는 남아있는 영역을 의미할 수 있다. 예컨대, 제1베이스층(101) 및 제1무기 배리어층(102)은 투과영역(TA)에 걸쳐서 연속적일 수 있다. 그리고 제2베이스층(103) 및 제2무기 배리어층(104)은 투과영역(TA)에 대응하는 개구(103OP, 104OP)를 가질 수 있다. 이러한 형상에 의해서 기판(100)은 그루브(100GR)를 구비할 수 있다. 즉, 기판(100)의 그루브(100GR)는 제2무기 배리어층(104)의 개구(104OP), 제2베이스층(103)의 개구(103OP), 및 상기 개구(104OP, 103OP)들에 의해서 노출된 제1무기 배리어층(102)의 상면(102S)으로 구비될 수 있다.
기판(100)은 다양한 형태로 그루브(100GR)를 포함할 수 있다. 예컨대, 제1무기 배리어층(102)의 (+z 방향) 상면의 일부도 제거될 수 있으며, 이와 달리 제2베이스층(103)의 (-z 방향) 하면은 제거 되지 않고 잔존할 수도 있다. 기판(100)의 그루브(100GR)에 의해, 투과영역(TA)에서 기판(100)의 두께가 얇게 되고, 이를 통해 투과영역(TA)에서의 광 투과율이 현저히 높아질 수 있다. 또한, 본 실시예에 있어서, 버퍼층(111)도 투과영역(TA)에 대응한 버퍼홀(111H)을 구비할 수 있다.
전술한 실시예들에 있어서, 투과영역(TA)의 광 투과율을 높이기 위해서 기판(100)에 그루브를 형성하거나, 버퍼층(111), 무기절연층(IIL), 평탄화층(117), 화소정의막(119)에 각각 투과영역(TA)에 대응한 버퍼홀(111H), 제1 내지 제3홀(H3)을 구비한 것을 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않는다.
표시 패널(10)의 기판(100), 버퍼층(111), 무기절연층(IIL), 평탄화층(117), 및 화소정의막(119) 각각은 광 투과율이 높은 물질로 구비되는 바, 컴포넌트영역(CA) 하부에 배치된 컴포넌트(40, 도 2 참조)의 종류에 따라서 버퍼홀(111H), 제1 내지 제3홀(H1 ~ H3)은 구비되지 않을 수 있다.
도 27a 내지 도 27d는 다양한 실시예들에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다. 도 27a 내지 도 27d에 있어서, 구체적으로 표시 패널의 컴포넌트영역의 일부를 도시한다.
도 27a을 참조하면, 무기절연층(IIL)은 투과영역(TA)에 대응하여 연속적으로 배치될 수 있다. 또는, 무기절연층(IIL)의 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(115) 중 적어도 하나는 투과영역(TA)에 대응하여 연속적으로 배치될 수 있다. 한편, 평탄화층(117) 및 화소정의막(119) 각각은 투과영역(TA)에 대응하여 무기절연층(IIL)의 상면을 노출하는 제2홀(H2) 및 제3홀(H3)을 구비할 수 있다.
도 27b을 참조하면, 무기절연층(IIL)과 평탄화층(117)은 투과영역(TA)에 대응하여 연속적으로 배치될 수 있고, 화소정의막(119)은 투과영역(TA)에 대응하여 무기절연층(IIL)의 상면을 노출하는 제3홀(H3)을 구비할 수 있다. 도시하지 않았으나, 화소정의막(119)도 투과영역(TA)에 대응하여 연속적으로 배치될 수 있다.
도 27c을 참조하면, 대향전극(123)은 투과영역(TA)에 대응하여 연속적으로 배치될 수 있다. 대향전극(123) 또한 광 투과율이 높은 물질로 구비되는 바, 대향전극(123)이 투과영역(TA)에 대응하여 투과홀을 구비하지 않더라도 투과영역(TA)은 소정의 광 투과율을 구비할 수 있다.
도 27d를 참조하면, 무기절연층(IIL)은 투과영역(TA)에 대응한 제1홀(H1)을 구비하되, 제1평탄화층(117a) 및 제2평탄화층(117b)은 상기 제1홀(H1) 내부를 채우도록 구비될 수 있다. 일부 실시예에서, 제1평탄화층(117a) 및 제2평탄화층(117b)은 기판(100) 및 버퍼층(111)의 굴절률과 유사한 굴절율을 갖는 투명 유기물질로 구비될 수 있다. 예컨대, 제1평탄화층(117a) 및 제2평탄화층(117b)은 광 투과율이 높은 실록산계 유기물질로 구비될 수 있다. 실록산계 유기물질은 헥사메틸디실록산(Hexamethyldisiloxane), 옥타메틸트리실록산(Octamethyltrisiloxane), 데카메틸테트라실록산(Decamethyltetrasiloxane), 도데카메틸펜타실록산(Dodecamethylpentasiloxane) 및 폴리디메틸실록산(Polydimethylsiloxanes)을 포함할 수 있다.
투과영역(TA)에 대응하여, 기판(100) 및 버퍼층(111)과 굴절율이 유사한 평탄화층(117)이 배치됨에 따라, 굴절율 차이에 의한 광 투과율의 손실을 최소화할 수 있다.
도 28은 일 실시예에 따른 표시 패널의 일부를 나타낸 개략적인 단면도이다. 도 28에 있어서, 도 24와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 28을 참조하면, 보조 부화소(Pa)의 크기는 상기 보조 부화소(Pa)와 동일 색상을 내는 메인 부화소(Pm)의 크기에 비해서 크게 구비될 수 있다. 즉, 보조 부화소(Pa)의 크기를 정의하는 화소정의막(119)의 제2개구(OP2)는 메인 부화소(Pm)의 크기를 정의하는 화소정의막(119)의 제1개구(OP1)의 크기보다 크게 구비될 수 있다.
컴포넌트영역(CA)은 투과영역(TA)을 구비하는 바, 보조 부화소(Pa)의 크기가 메인 부화소(Pm)와 동일한 크기를 가지는 경우, 보조 부화소(Pa)와 메인 부화소(Pm)를 구현하는 유기발광다이오드(OLED. OLED')에 동일한 전류를 인가하게 되면 전체적으로 볼 때, 컴포넌트영역(CA)의 휘도가 저하될 수 있다. 한편, 컴포넌트영역(CA)의 휘도를 보상하기 위해서 컴포넌트영역(CA)에 배치된 보조 유기발광다이오드(OLED')에 더 많은 전류를 인가하는 경우, 상기 보조 유기발광다이오드(OLED')는 쉽게 열화될 수 있다.
본 실시예에 있어서는 컴포넌트영역(CA)에서 보조 부화소(Pa)들의 크기를 동일 색상을 내는 메인 부화소(Pm)보다 크게 구비하여 보조 유기발광다이오드(OLED')의 열화를 방지하면서도 컴포넌트영역(CA)의 휘도 보상할 수 있다. 이를 위해서 컴포넌트영역(CA)에서는 보조 부화소(Pa)들의 크기가 크게 구비될 수 있는 화소 배치 구조를 채용할 수 있다.
도 29a 및 도 29b는 일부 실시예들에 따른 컴포넌트영역(CA)에서의 화소 배치 구조를 개략적으로 도시하는 배치도이다.
도 29a를 참조하면, 컴포넌트영역(CA)에 배치된 보조 부화소(Pa)는 광 투과율이 상이한 표시요소에 의해 구현되는 제1보조 부화소(Pa1) 및 제2보조 부화소(Pa2)를 포함할 수 있다. 예컨대, 제1보조 부화소(Pa1)를 구현하는 표시요소의 화소전극은 반사막을 포함하고, 제2보조 부화소(Pa2)를 구현하는 표시요소의 화소전극은 투명전극으로 구비될 수 있다. 이에 따라, 제2보조 부화소(Pa2)들로 이루어진 제2화소그룹(PG2)이 배치된 영역은 광이 일부 투과하는 반투과영역(semi-transmission area, STA)일 수 있다. 즉, 반투과영역(STA)은 제1보조 부화소(Pa1)들로 이루어진 제1화소그룹(PG1)이 배치된 영역보다 광 투과율이 높고, 보조 부화소들이 배치되지 않은 투과영역(TA)에 비해서는 광 투과율이 낮은 영역으로 정의될 수 있다. 제2화소그룹(PG2)이 배치됨에 따라, 컴포넌트영역(CA)의 광 투과율을 확보하는 동시에 해상도를 증가시킬 수 있다.
도 29a에서는 컴포넌트영역(CA)에 투과영역(TA)이 배치되는 것을 도시하고 있으나, 반투과영역(STA)이 배치되는 경우, 도 28b와 같이 투과영역(TA)은 구비되지 않을 수 있다. 또한, 반투과영역(STA)에 배치된 제2보조 부화소(Pa2)들의 형상, 화소 배치 구조는 다양하게 변형될 수 있다. 예컨대, 제1보조 부화소(Pa1)들은 펜타일 구조로 배치되고, 제2보조 부화소(Pa2)들은 스트라이프 구조로 배치될 수 있다.
도 29b를 참조하면, 컴포넌트영역(CA)에 배치된 보조 부화소(Pa)는 광 투과율이 상이한 표시요소에 의해 구현되는 제1보조 부화소(Pa1) 및 제2보조 부화소(Pa2)를 포함할 수 있다. 예컨대, 제1보조 부화소(Pa1)를 구현하는 표시요소의 화소전극은 반사막을 포함하고, 제2보조 부화소(Pa2)를 구현하는 표시요소의 화소전극은 투명전극으로 구비될 수 있다. 이 경우, 제1보조 부화소(Pa1)의 크기(W_Pa1)는 동일한 색을 내는 제2보조 부화소(Pa2)의 크기(W_Pa2)에 비해서 작게 구비될 수 있다. 동일 조건 하에서, 제2보조 부화소(Pa2)의 휘도는 제1보조 부화소(Pa1)보다 작을 수 있는 바, 제1보조 부화소(Pa1)의 크기를 줄여 휘도를 균일하게 맞출 수 있다.
도 30은 일 실시예에 따른 컴포넌트영역(CA)의 단면도로 도 29a의 II-II'선에 대응하는 개략적인 단면도이다. 도 30에 있어서, 도 17과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복설명은 생략한다.
도 30을 참조하면, 컴포넌트영역(CA)은 제1보조 부화소(Pa1) 및 제2보조 부화소(Pa2)가 배치된다. 제1보조 부화소(Pa1)는 제1유기발광다이오드(OLED1)의 발광영역에 대응되고, 제2보조 부화소(Pa2)는 제2유기발광다이오드(OLED2)의 발광영역에 대응될 수 있다.
제1유기발광다이오드(OLED1)는 제1화소전극(1211), 제1기능층(122a), 제1발광층(1221b'), 제2기능층(122c) 및 대향전극(123)이 순차 적층되어 구비될 수 있다. 제2유기발광다이오드(OLED2)는 제2화소전극(1212), 제1기능층(122a), 제2발광층(1222b'), 제2기능층(122c) 및 대향전극(123)이 순차 적층되어 구비될 수 있다.
제1유기발광다이오드(OLED1)의 제1화소전극(1211)은 반사막(1211b)을 포함할 수 있다. 제1화소전극(1211)에 반사막(1211b)이 포함됨으로서, 제1발광층(1221b')에서 생성된 광은 반사막(2211b)에 의해 반사되어 기판(100)의 상부 방향(+z 방향)으로 출사될 수 있다. 즉, 기판(100)의 상부 방향으로의 출사광 효율이 증가될 수 있다. 일부 실시예에서, 제1화소전극(1211)은 제1 투명전극층(1211a), 반사막(1211b), 및 제2 투명전극층(1211c)이 순차 적층되어 구비될 수 있다.
제1 투명전극층(1211a) 및 제2 투명전극층(1211c)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 투명 전도성 산화물을 포함할 수 있다.
반사막(1211b)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물로 구비될 수 있다.
제2유기발광다이오드(OLED2)의 제2화소전극(1212)은 반사막을 포함하지 않고 투명한 도전 물질로 구비될 수 있다. 제2화소전극(1212)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 투명 전도성 산화물로 구비될 수 있다.
제2화소전극(1212)은 반사막을 구비하지 않고, 투명 전도성 물질로 구비되는 바, 제2화소전극(1212)을 통해서 외부 광이 적어도 일부 투과될 수 있다. 즉, 컴포넌트(40)로부터 방출되는 빛/신호 나 컴포넌트(40)로 입사되는 빛/신호는 제2유기발광다이오드(OLED2)를 투과할 수 있다. 이러한 제2유기발광다이오드(OLED2)가 배치되는 영역을 반투과영역(STA)라고 한다. 반투과영역(STA)은 광투과가 가능한 표시요소가 배치되고, 투과영역(TA)보다 광투과율이 작은 영역일 수 있다.
한편, 제2유기발광다이오드(OLED2)의 제2화소전극(1212)은 반사막을 구비하지 않는 바, 제2발광층(1222b')에서 생성된 광은 기판(100)의 상측 및 하측으로 출사될 수 있다. 이에 따라, 제2유기발광다이오드(OLED2)의 기판(100) 상측 방향으로의 광 출사율은 제1유기발광다이오드(OLED1)의 기판(100) 상측 방향으로의 광 출사율보다 작을 수 있다. 즉, 동일 조건 하에서 제2보조 부화소(Pa2)의 휘도는 제1보조 부화소(Pa1)의 휘도보다 작을 수 있다.
제2화소전극(1212)은 제1화소전극(1211)의 제1 투명전극층(1211a)을 형성할 때, 동시에 형성할 수 있다. 또는, 제2화소전극(1212)은 제1화소전극(1211)의 제1 투명전극층(1211a)을 형성할 때 일부 형성되고, 제1화소전극(1211)의 제2 투명전극층(1211b)을 형성할 때 나머지가 형성될 수 있다. 이에 따라, 제2화소전극(1212)의 두께(t2)는 제1화소전극(1211)의 두께(t1)보다 작을 수 있다.
제1유기발광다이오드(OLED1)의 제1발광층(1221b')은 제2유기발광다이오드(OLED2)의 제2발광층(1222b')과 동일한 색의 광을 방출할 수 있다. 또는, 제1유기발광다이오드(OLED1)의 제1발광층(1221b')은 제2유기발광다이오드(OLED2)의 제2발광층(1222b')과 다른 색의 광을 방출할 수 있다.
제1유기발광다이오드(OLED1)는 제1화소회로(PC1)에 의해서 구동되며, 제2유기발광다이오드(OLED2)는 제2화소회로(PC2)에 의해서 구동될 수 있다. 본 실시예에서, 제2화소회로(PC2)는 제2화소전극(1212)과의 중첩이 최소가 되도록 배치될 수 있다. 제1화소회로(PC1) 및 제2화소회로(PC2)의 하부와 중첩되도록 하부금속층(BML)이 배치될 수 있다. 하부금속층(BML)은 반투과영역(STA)에 대응하는 하부-홀(BMLH2)을 구비할 수 있다.
도 31은 일 실시예에 따른 표시 패널(10)의 컴포넌트영역(CA)을 나타낸 개략적인 단면도이다. 도 31에 있어서, 도 17과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복설명은 생략한다.
도 31을 참조하면, 컴포넌트영역(CA)에 배치된 하나의 유기발광다이오드(OLED)는 두 개의 발광영역을 가질 수 있으며, 각 발광영역은 제1보조 부화소(Pa1) 및 제2보조 부화소(Pa2)에 대응될 수 있다.
본 실시예에서, 유기발광다이오드(OLED)의 화소전극(121)은 반사막(1211b)을 가지는 제1화소전극부(1211p) 및 투명 전도성 물질로 구비된 제2화소전극부(1212p)를 포함할 수 있다. 화소정의막(119)은 제1화소전극부(1211p)을 노출하는 제1개구(OP1) 및 제2화소전극부(1212p)를 노출하는 제2개구(OP2)를 구비하여, 각각의 발광영역을 정의할 수 있다.
제1개구(OP1) 내부에는 제1발광층(1221b')이 배치되고, 제2개구(OP2) 내부에는 제2발광층(1222b')가 배치될 수 있다. 제1발광층(1221b')은 제2발광층(1222b')과 동일한 색의 광을 방출할 수 있다. 또는, 제1발광층(1221b')은 제2발광층(1222b')과 다른 색의 광을 방출할 수 있다.
제1화소전극부(1211p)는 제1 투명전극층(1211a), 반사막(1211b), 및 제2 투명전극층(1211c)이 순차 적층되어 구비될 수 있다. 제2화소전극부(1212p)는 제1화소전극부(1211p)의 제2 투명전극층(1211c)가 연장되어 구비될 수 있다. 제2화소전극부(1212p)은 제1 투명전극층(1211a)으로만 구비되거나, 제1 투명전극층(1211a) 및 제2 투명전극층(1211c)이 적층되어 구비될 수 있다.
제2화소전극부(1212p)는 반사막을 구비하지 않고 투명 전도성 물질로 구비되는 바, 유기발광다이오드(OLED)의 일부 영역으로 외부 광이 투과될 수 있다. 유기발광다이오드(OLED)의 제2화소전극부(1212p)는 반투과영역(STA)에 배치될 수 있다. 하부금속층(BML)은 반투과영역(STA)에 대응하는 하부-홀(BMLH2)을 구비할 수 있다.
유기발광다이오드(OLED)의 제2화소전극부(1212p)은 반사막을 구비하지 않는 바, 동일 조건 하에서 제2보조 부화소(Pa2)의 휘도는 제1보조 부화소(Pa1)의 휘도 보다 작을 수 있다. 제2화소전극부(1212p)의 두께(t2)는 제1화소전극부(1211p)의 두께(t1)보다 작을 수 있다. 제1보조 부화소(Pa1) 및 제2보조 부화소(Pa2)는 하나의 유기발광다이오드(OLED)로 구현되는 바, 하나의 화소회로(PC)에 의해서 동시에 구동될 수 있다.
도 32은 일 실시예에 따른 표시 패널(10) 및 그 하부에 배치되는 컴포넌트를 나타내는 평면도이다.
도 32을 참조하면, 컴포넌트영역(CA)은 표시영역(DA)에 복수로 구비될 수 있다. 컴포넌트영역(CA)은 원형으로 구비되고, 메인표시영역(MDA)의 내측에 배치되어 메인표시영역(MDA)으로 둘러싸일 수 있다.
컴포넌트영역(CA)은 서로 이격되어 구비된 복수의 컴포넌트영역을 포함할 수 있다. 예컨대, 컴포넌트영역(CA)은 표시 패널(10)의 상측 중앙에 배치된 제1컴포넌트영역(CA1), 좌하측에 배치된 제2컴포넌트영역(CA2), 및 우하측에 배치된 제3컴포넌트영역(CA3)을 포함할 수 있다. 제1 내지 제3 컴포넌트영역(CA1 ~ CA3)에 대응하도록 표시 패널(10) 하부에 제1 내지 제3 컴포넌트(41, 42, 43)이 배치될 수 있다. 제1 내지 제3 컴포넌트(41, 42, 43)는 이미지를 촬상하는 카메라일 수 있다. 이 경우, 다양한 각도에서 이미지를 촬영할 수 있는 바, 제1 내지 제3 컴포넌트(41, 42, 43)가 촬상한 이미지를 기반으로 이미지를 보상할 수 있다.
컴포넌트영역(CA)이 복수로 구비되는 경우, 각 컴포넌트영역(CA)의 화소 배치 구조 및 해상도는 서로 상이하게 구비될 수 있다. 예컨대, 제1 내지 제3 컴포넌트영역(CA1~3)은 도 13a 내지 도 14f, 도 29A 및 도 29B에서 설명한 화소 배치 구조에서 선택된 서로 다른 화소 배치 구조를 채용할 수 있다. 또는, 제1 내지 제3 컴포넌트영역(CA1~CA3)은 동일한 화소 배치 구조를 기반으로 하되, 해상도가 서로 상이하게 구비될 수 있다. 예컨대, 제1 내지 제3 컴포넌트영역(CA1~CA3)의 단위 유닛 당 배치된 보조 부화소의 개수가 상이하게 구비될 수 있다.
도 33a 및 도 33b는 일 실시예에 따른 표시 패널의 부화소들 및 배선들의 배치관계를 개략적으로 도시한 평면도이다. 이 평면도는 표시 패널의 일부만을 도시하기에, 더 많은 부화소들은 생략되어 있다. 또한, 이 평면도는 설명에 필요한 배선들만을 도시하고 있기에, 더 많은 배선들은 생략되어 있다. 이 평면도는 컴포넌트영역(CA)과 그 외측의 메인표시영역(MDA) 및 주변영역(DPA)의 일부를 도시하고 있다.
도 33a 및 도 33b의 컴포넌트영역(CA)은 표시영역(DA)의 일측에서 중앙부로 삽입되는 노치-타입(Notch-type)으로 구비된 경우를 도시하나, 본 실시예는 컴포넌트영역(CA)은 바-타입으로 구비되는 경우에도 적용될 수 있다. 즉, 컴포넌트영역(CA)의 상측은 주변영역(DPA)과 접하고 하측은 메인표시영역(MDA)과 접하도록 구비될 수 있다. 또한, 부화소(Pm, Pa)들이 펜타일 구조로 배치된 경우를 도시하나, 본 실시예는 전술한 다양한 화소 배치 구조가 적용될 수 있다.
도 33a를 참조하면, 스캔선(SL)은 x 방향으로 연장되어, 메인 부화소(Pm)들의 화소회로 및 보조 부화소(Pa)들의 화소회로에 스캔신호를 전달할 수 있다. 데이터선(DL)은 y 방향으로 연장되어, 메인 부화소(Pm)들의 화소회로 및 보조 부화소(Pa)들의 화소회로에 데이터신호를 전달할 수 있다.
스캔선(SL)은 제1스캔선(SL1)들 및 제2스캔선(SL2)들을 포함할 수 있다. 제1스캔선(SL1)들은 x 방향으로 연장되어, 메인표시영역(MDA) 내에서 동일 행에 배치된 메인 부화소(Pm)의 화소회로를 전기적으로 연결시키되, 보조 부화소(Pa)의 화소회로와는 연결되지 않고 컴포넌트영역(CA)의 투과영역(TA)을 가로질러 배치될 수 있다. 제2스캔선(SL2)들은 x 방향으로 연장되어, 메인표시영역(MDA) 및 컴포넌트영역(CA) 내에서 동일 행에 배치된 메인 부화소(Pm)의 화소회로 및 보조 부화소(Pa)의 화소회로를 전기적으로 연결시킬 수 있다.
데이터선(DL)은 제1데이터선(DL1)들 및 제2데이터선(DL2)들을 포함할 수 있다. 제1데이터선(DL1)들은 대략 y 방향으로 연장되어, 메인표시영역(MDA) 내에서 동일 열에 배치된 메인 부화소(Pm)들의 화소회로를 전기적으로 연결시키고, 컴포넌트영역(CA)의 투과영역(TA)을 가로질러 주변영역(DPA)까지 연장된다. 제1데이터선(DL1)의 끝단(DL1_E)은 컴포넌트영역(CA)의 상단의 가장자리 또는 주변영역(DPA)에 배치될 수 있다.
제2데이터선(DL2)들은 y 방향으로 연장되어, 메인표시영역(MDA) 및 컴포넌트영역(CA) 내에서 동일 열에 배치된 메인 부화소(Pm)의 화소회로 및 보조 부화소(Pa)의 화소회로를 전기적으로 연결시킬 수 있다. 데이터선(DL)은 스캔선(SL)과 다른 층에 배치될 수 있다. 일 실시예에서, 스캔선(SL)은 제1 배선(WL1, 도 25 참조) 또는 제2 배선(WL2)과 동일층에 배치될 수 있으며, 데이터선(DL)은 제3 배선(WL3) 또는 제4 배선(WL4)과 동일층에 배치될 수 있다.
본 실시예에서, 제2데이터선(DL2)들의 끝단(DL2_E)은 제1데이터선(DL1)들의 끝단(DL2_E)과 동일 선상에 배치될 수 있다. 예컨대, 제2데이터선(DL2)들의 끝단(DL2_E)은 컴포넌트영역(CA)의 상단의 가장자리 또는 주변영역(DPA)에 배치될 수 있다. 이는 제2데이터선(DL2)의 전기적 로드(load)를 제1데이터선(DL1)의 전기적 로드(load)와 동일 수준으로 구비하기 위함일 수 있다.
본 실시예에서, 스캔선(SL)들 및 데이터선(DL)들 중 적어도 일부는 투과영역(TA)을 가로질러 배치될 수 있다. 일부 실시예에서, 스캔선(SL)들 및 데이터선(DL)들은 투명 도전물질로 구비될 수 있다. 예컨대, 스캔선(SL)들 및 데이터선(DL)들은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 투명 도전성 산화물을 포함할 수 있다. 투과영역(TA) 내에 배치되는 배선들이 투명 도전물질로 구비되는 바, 투과영역(TA)의 광 투과율은 높게 유지될 수 있다.
다른 실시예로, 스캔선(SL)들 및 데이터선(DL)들은 중 적어도 일부는 투과영역(TA)을 가로질러 배치되나, 불투명 금속으로 구비될 수 있다. 이는 컴포넌트영역(CA)에 대응하여 배치될 컴포넌트의 종류에 따라, 투과율을 고려하여 적절히 선택될 수 있다.
도 33a에 있어서, 스캔선(SL)들 및 데이터선(DL)들은 메인표시영역(MDA) 및 컴포넌트영역(CA)에 연속적으로 구비되는 것으로 도시하고 있으나, 도 33b와 같이 스캔선(SL)들 및 데이터선(DL)들은 일부 영역에서 다른 층에 배치된 스캔 브릿지 배선(SBL) 및 데이터 브릿지 배선(DBL)과 컨택홀(CNTB1, CNTB2)을 통해 연결되어 구비될 수 있다.
도 34는 일 실시예에 따른 표시 패널의 단면도로, 투과영역에 배치된 배선을 도시한다. 구체적으로, 도 34는 투과영역(TA)에 대응하여 무기절연층(IIL), 평탄화층(117), 및 화소정의막(119)에 제1 내지 제3홀(H1~H3)을 구비한 경우, 투과영역(TA)에 배치된 투명배선의 위치를 나타낸다.
기판(100)은 순차적으로 적층된 제1베이스층(101), 제1무기 배리어층(102), 제2베이스층(103) 및 제2무기 배리어층(104)을 포함할 수 있다.
제1 투명배선(TL1)은 기판(100)의 하면에 형성될 수 있다. 제1 투명배선(TL1)을 커버하도록 무기보호층(PVX)이 기판(100)의 하면 전체에 배치될 수 있다. 제2 투명배선(TL2)은 기판(100)의 제1무기 배리어층(102)과 제2베이스층(103) 사이에 배치될 수 있다. 제3 투명배선(TL3)은 제2무기 배리어층(104)과 버퍼층(111) 사이에 배치될 수 있다. 제4 투명배선(TL4)는 버퍼층(111) 상에 배치될 수 있다.
제1 내지 제4 투명배선(TL1 ~ TL4)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
제1 내지 제4 투명배선(TL1 ~ TL4) 중 적어도 하나는 스캔신호를 전달하는 스캔선(SL) 또는 스캔 브릿지 배선(SBL)으로 기능하고, 다른 하나는 데이터신호를 전달하는 데이터선(DL) 또는 데이터 브릿지 배선(DBL)로 기능할 수 있다. 이 경우, 제1 내지 제4 투명배선(TL1 ~ TL4)은 제1 내지 제4 배선(WL1 ~ WL4)과 컨택홀을 통해서 연결될 수 있다.
일부 실시예에서, 제4 투명배선(TL4)은 화소전극(121')을 형성할 때, 동시에 형성할 수 있다. 화소전극(121')은 투명 도전성 산화물과 반사막이 적층된 구조로 구비될 수 있다. 예컨대, 화소전극(121')은 ITO/Ag/ITO로 구비될 수 있다.
이에 따라, 화소전극(121')과 제4 투명배선(TL4)을 형성하기 위해서 ITO/Ag/ITO을 기판(100) 전면에 형성하고, 하프톤 마스크 또는 슬릿 마스크를 이용한 공정을 통해서 ITO/Ag/ITO의 화소전극(121')과 ITO의 제4 투명배선(TL4)을 형성할 수 있다.
도 35는 일 실시예에 따른 표시 패널의 단면도로, 도 33b의 III-III'선 및 IV-IV'선에 대응하는 단면도이다. 구체적으로, 도 35는 스캔선(SL) 및 데이터선(DL)이 투명배선으로 구비된 브릿지 배선으로 연결된 구조를 도시한다.
도 35를 참조하면, 스캔선(SL)은 투과영역(TA)의 주변에서 제1 배선(WL1, 도 34 참조)과 동일층인 제1게이트절연층(112) 상에 배치될 수 있고, 스캔 브릿지 배선(SBL)은 투과영역(TA)에 대응하여 제1 투명배선(TL1)과 동일층인 기판(100)의 하면에 배치될 수 있다. 스캔선(SL)은 스캔 브릿지 배선(SBL)과 제1게이트절연층(112), 버퍼층(111), 기판(100)을 관통하는 컨택홀(CNTB1)을 통해 접속될 수 있다.
데이터선(DL)은 투과영역(TA)의 주변에서 제3 배선(WL3, 도 34 참조)과 동일층인 층간절연층(115) 상에 배치될 수 있고, 데이터 브릿지 배선(DBL)은 투과영역(TA)에 대응하여 제4 투명배선(TL4)과 동일층에 배치될 수 있다. 데이터선(DL)은 투과영역(TA)의 주변에서 데이터 브릿지 배선(DBL)과 평탄화층(117)을 관통하는 컨택홀(CNTB2)을 통해 접속될 수 있다. 데이터 브릿지 배선(DBL)은 무기절연층(IIL)의 제1홀(H1) 및 평탄화층(117)의 제2홀(H2)의 내부의 버퍼층(111) 상에 배치될 수 있으며, 데이터 브릿지 배선(DBL)은 무기절연층(IIL)의 제1홀(H1) 및 평탄화층(117)의 제2홀(H2)의 내측벽에 배치될 수 있다.
도 35에서는 스캔 브릿지 배선(SBL)은 제1 투명배선(TL1)과 동일층에 배치되고, 데이터 브릿지 배선(DBL)은 제4 투명배선(TL4)와 동일층에 배치되는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 스캔 브릿지 배선(SBL)은 도 34를 참고 하여 설명한 제2 내지 제4 투명배선(TL2 ~TL4) 중 어느 하나와 동일층에 배치될 수 있으며, 데이터 브릿지 배선(DBL)은 제1 내지 제3 투명배선(TL1~ TL3) 중 어느 하나와 동일층에 배치될 수 있다.
도 36a 및 도 36b는 일 실시예에 따른 표시 패널의 부화소들 및 배선들의 배치관계를 개략적으로 도시한 평면도이다. 도 36a 및 도 36b에 있어서, 도 33a와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 36a를 참조하면, 컴포넌트영역(CA)에 배치된 스캔선(SL)들 및 데이터선(DL)들은 컴포넌트영역(CA)에서의 광 투과율을 높이기 위해서 투과영역(TA)의 중앙부에 배치되지 않고, 일 측에 편중되도록 배치될 수 있다. 이를 위해, 컴포넌트영역(CA)에 배치된 스캔선(SL)들 및 데이터선(DL)들은 적절히 절곡되어 구비될 수 있다. 이에 따라, 이격된 화소그룹(PG)들 사이를 지나는 스캔선(SL)들의 간격은 화소그룹(PG) 내의 부화소를 지나는 스캔선(SL)들의 간격보다 작게 구비될 수 있다. 또한, 이격된 화소그룹(PG)들 사이를 지나는 데이터선(DL)들의 간격은 화소그룹(PG) 내의 부화소를 지나는 데이터선(DL)들의 간격보다 작게 구비될 수 있다.
일부 실시예에서, 이격된 화소그룹(PG)들 사이에 배치된 제1데이터선(DL1)들은 좌측으로 편중되어 배치되고, 제2데이터선(DL2)들은 우측으로 편중되어 배치될 수 있다. 일부 실시예에서, 이격된 화소그룹(PG)들 사이에 배치된 제1스캔선(SL1)들은 하측으로 편중되어 배치되고, 제2스캔선(SL2)들은 상측으로 편중되어 배치될 수 있다.
이와 같은 배선 배치 구조에 따라, 투과영역(TA)의 광 투과율 및 컴포넌트영역(CA) 전체의 광 투과율을 향상시킬 수 있다. 한편, 컴포넌트영역(CA)에 배치된 배선들의 간격이 좁아짐에 따라 광의 회절 현상이 발생할 수 있는 바, 도 36b와 같이 컴포넌트영역(CA)에 배치된 배선들과 중첩하도록 하부금속층(BML)이 배치될 수 있다. 일부 실시예에서, 하부금속층(BML)은 컴포넌트영역(CA) 전체에 대응하도록 배치될 수 있으며, 투과영역(TA)에 대응한 하부-홀(BMLH)을 구비할 수 있다. 하부-홀(BMLH)의 형상은 도 16a 내지 16h를 참조하여 설명한 바와 같이 다양하게 구비될 수 있다.
도 37은 일 실시예에 따른 표시 패널의 부화소들 및 배선들의 배치관계를 개략적으로 도시한 평면도이다. 도 38a 및 도 38b는 도 37의 V-V'선에 대응될 수 있는 개략적인 단면도이다. 도 37에 있어서, 도 36a와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 37을 참조하면, 제2데이터선(DL2)은 메인표시영역(MDA)에서 컴포넌트영역(CA)으로 연속적으로 구비되나, 제1데이터선(DL1)은 컴포넌트영역(CA)의 가장자리에서 제1데이터선(DL1)과 다른층에 배치된 데이터 브릿지 배선(DBL)과 컨택홀(CNTB)을 통해서 연결될 수 있다. 한편, 제2데이터선(DL2)은 제1데이터선(DL1)과 동일층에 배치될 수 있다.
데이터 브릿지 배선(DBL)들은 제2데이터선(DL2)들과 다른 층에 배치되는 바, 데이터 브릿지 배선(DBL)들은 제2데이터선(DL2)과 인접하여 배치되거나 중첩될 수 있다. 예컨대, 도 38a와 같이 데이터 브릿지 배선(DBL)들과 제2데이터선(DL2)들은 일 방향을 따라 서로 교번하여 배치될 수 있다. 또는 도 38b와 같이 데이터 브릿지 배선(DBL)들은 제2데이터선(DL2)들과 적어도 일부 중첩될 수 있다.
이와 같은 구성으로 컴포넌트영역(CA) 내에서 배선들이 차지하는 면적을 줄일 수 있어, 상대적으로 투과영역(TA)의 면적을 확장할 수 있다. 이에 따라, 컴포넌트영역(CA)의 광 투과율이 향상될 수 있다.
도 39 내지 도 41은 실시예들에 따른 표시 패널의 부화소들 및 배선들의 배치관계를 개략적으로 도시한 평면도이다. 이 평면도는 표시 패널의 일부만을 도시하기에, 더 많은 부화소들은 생략되어 있다. 또한, 이 평면도는 설명에 필요한 배선들만을 도시하고 있기에, 더 많은 배선들은 생략되어 있다. 이 평면도는 컴포넌트영역(CA)과 그 외측의 메인표시영역(MDA)의 일부를 도시하고 있다.
도 39 내지 도 41의 컴포넌트영역(CA)은 표시영역(DA)의 내측에 배치되어 메인표시영역(MDA)로 둘러싸인 구조일 수 있다. 즉, 컴포넌트영역(CA)의 상측 및 하측은 메인표시영역(MDA)과 접하도록 구비될 수 있다. 또한, 도 38 내지 40에 도시된 부화소(Pa, Pm)들은 펜타일 구조로 배치된 경우를 도시하나, 본 실시예는 전술한 다양한 화소 배치 구조가 적용될 수 있다.
도 39을 참조하면, 스캔선(SL)은 x 방향으로 연장되어, 메인 부화소(Pm)들의 화소회로 및 보조 부화소(Pa)들의 화소회로에 스캔신호를 전달할 수 있다. 데이터선(DL)은 y 방향으로 연장되어, 메인 부화소(Pm)들의 화소회로 및 보조 부화소(Pa)들의 화소회로에 데이터신호를 전달할 수 있다.
스캔선(SL)은 제1스캔선(SL1)들 및 제2스캔선(SL2)들을 포함할 수 있다. 제1스캔선(SL1)들은 x 방향으로 연장되어, 메인표시영역(MDA) 내에서 동일 행에 배치된 메인 부화소(Pm)의 화소회로를 전기적으로 연결시키되, 보조 부화소(Pa)의 화소회로와는 연결되지 않고 투과영역(TA)을 가로지르도록 배치될 수 있다. 제2스캔선(SL2)들은 x 방향으로 연장되어, 메인표시영역(MDA) 및 컴포넌트영역(CA) 내에서 동일 행에 배치된 메인 부화소(Pm)의 화소회로 및 보조 부화소(Pa)의 화소회로를 전기적으로 연결시킬 수 있다.
데이터선(DL)은 제1데이터선(DL1)들 및 제2데이터선(DL2)들을 포함할 수 있다. 제1데이터선(DL1)들은 대략 y 방향으로 연장되어, 컴포넌트영역(CA)의 하측에 배치된 메인표시영역(MDA) 내에서 동일 열에 배치된 메인 부화소(Pm)들의 화소회로를 전기적으로 연결시키고, 컴포넌트영역(CA)의 투과영역(TA)을 가로질러 상측에 배치된 메인표시영역(MDA) 내에서 동일 열에 배치된 메인 부화소(Pm)들의 화소회로를 전기적으로 연결시킨다. 제2데이터선(DL2)들은 y 방향으로 연장되어, 메인표시영역(MDA) 및 컴포넌트영역(CA) 내에서 동일 열에 배치된 메인 부화소(Pm)의 화소회로 및 보조 부화소(Pa)의 화소회로를 전기적으로 연결시킬 수 있다. 데이터선(DL)은 스캔선(SL)과 다른 층에 배치될 수 있다.
본 실시예에서, 스캔선(SL)들 및 데이터선(DL)들 중 적어도 일부는 투과영역(TA)을 가로질러 배치될 수 있다. 일부 실시예에서, 스캔선(SL)들 및 데이터선(DL)들은 투명 도전물질로 구비될 수 있다. 예컨대, 스캔선(SL)들 및 데이터선(DL)들은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 투과영역(TA)을 가로지르는 배선들이 투명 도전물질로 구비되는 바, 투과영역(TA)의 광 투과율을 높게 유지될 수 있다.
다른 실시예로, 스캔선(SL)들 및 데이터선(DL)들은 중 적어도 일부는 투과영역(TA)을 가로질러 배치되나, 불투명 금속으로 구비될 수 있다. 이는 컴포넌트영역(CA)에 대응하여 배치될 컴포넌트의 종류에 따라, 투과율을 고려하여 적절히 선택될 수 있다.
도 39에 있어서, 상기 스캔선(SL)들 및 데이터선(DL)들은 메인표시영역(MDA) 및 컴포넌트영역(CA)에 연속적으로 구비되는 것으로 도시하고 있으나, 스캔선(SL)들 및 데이터선(DL)들은 일부 영역에서 다른 층에 배치된 브릿지 배선들과 연결될 수 있다.
도 40을 참조하면, 컴포넌트영역(CA)에 배치된 스캔선(SL)들 및 데이터선(DL)들은 컴포넌트영역(CA)에서의 광 투과율을 높이기 위해서 투과영역(TA)의 중앙부에 배치되지 않고, 일 측에 편중되도록 배치될 수 있다. 이를 위해, 컴포넌트영역(CA)에 배치된 스캔선(SL)들 및 데이터선(DL)들은 적절히 절곡되어 구비될 수 있다. 이에 따라, 이격된 화소그룹(PG)들 사이를 지나는 스캔선(SL)들의 간격은 화소그룹(PG) 내의 부화소를 지나는 스캔선(SL)들의 간격보다 작게 구비될 수 있다. 또한, 이격된 화소그룹(PG)들 사이를 지나는 데이터선(DL)들의 간격은 화소그룹(PG) 내의 부화소를 지나는 데이터선(DL)들의 간격보다 작게 구비될 수 있다.
일부 실시예에서, 이격된 화소그룹(PG)들 사이에 배치된 제1데이터선(DL1)들은 좌측으로 편중되어 배치되고, 제2데이터선(DL2)들은 우측으로 편중되어 배치될 수 있다. 일부 실시예에서, 이격된 화소그룹(PG)들 사이에 배치된 제1스캔선(SL1)들은 하측으로 편중되어 배치되고, 제2스캔선(SL2)들은 상측으로 편중되어 배치될 수 있다.
이와 같은 배선 배치 구조에 따라, 투과영역(TA)의 광 투과율 및 컴포넌트영역(CA) 전체의 광 투과율을 향상시킬 수 있다. 한편, 컴포넌트영역(CA)에 배치된 배선들의 간격이 좁아짐에 따라 광의 회절 현상이 발생할 수 있는 바, 컴포넌트영역(CA)에 배치된 배선들과 중첩하도록 하부금속층이 배치될 수 있다.
도 41을 참조하면, 제2데이터선(DL2)은 메인표시영역(MDA)에서 컴포넌트영역(CA)으로 연속적으로 구비되나, 제1데이터선(DL1)은 컴포넌트영역(CA)의 가장자리에서 제1데이터선(DL1) 및 제2데이터선(DL2)과 다른 층에 배치된 데이터 브릿지 배선(DBL)과 컨택홀(CNTB)을 통해서 연결될 수 있다.
데이터 브릿지 배선(DBL)들은 제2데이터선(DL2)들과 다른 층에 배치되는 바, 데이터 브릿지 배선(DBL)들은 제2데이터선(DL2)과 인접하여 배치되거나 중첩될 수 있다. 이와 같은 구성으로 컴포넌트영역(CA) 내에서 배선들이 차지하는 면적을 줄일 수 있어, 상대적으로 투과영역(TA)의 면적을 확장할 수 있다. 이에 따라, 컴포넌트영역(CA)의 광 투과율이 향상될 수 있다. 한편, 도면에 도시되고 있지 않으나, 스캔선(SL)들 중 적어도 일부는 다른 층에 배치된 브릿지 배선으로 연결될 수 있다.
도 42는 일 실시예에 따른 표시 패널(10)을 개략적으로 나타내는 평면도이다. 도 42는 도 10과 비교할 때, 메인표시영역(MDA) 및 컴포넌트영역(CA)은 각각 제1표시 구동부(32a)와 제2표시 구동부(32b)로 구비된다는 점에서 차이가 있다.
도 42를 참조하면, 표시 패널(10)을 이루는 각종 구성 요소들은 기판(100) 상에 배치된다. 기판(100)은 표시영역(DA) 및 표시영역(DA)을 둘러싸는 주변영역(DPA)을 포함한다. 표시영역(DA)은 메인 이미지가 디스플레이되는 메인표시영역(MDA)과, 투과영역(TA)을 가지며 보조 이미지가 디스플레이되는 컴포넌트영역(CA)을 포함한다. 보조 이미지는 메인 이미지와 함께 하나의 전체 이미지를 형성할 수도 있고, 보조 이미지는 메인 이미지로부터 독립된 이미지일 수도 있다.
메인표시영역(MDA)에는 복수의 메인 부화소(Pm)들이 배치되고, 컴포넌트영역(CA)에는 복수의 보조 부화소(Pa)들이 배치된다.
부화소(Pm, Pa)들을 구동하는 화소회로들 각각은 주변영역(DPA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 주변영역(DPA)에는 제1 스캔 구동회로(SDRV1), 제2 스캔 구동회로(SDRV2), 제1 단자부(PAD1), 제2 단자부(PAD2), 제1 구동전압 공급라인(11a), 제2 구동전압 공급라인(11b), 제1 공통전압 공급라인(13a), 및 제2 공통전압 공급라인(13b)이 배치될 수 있다.
제1 스캔 구동회로(SDRV1) 및 제2 스캔 구동회로(SRDV2)는 스캔선(SL)을 통해 부화소(Pm, Pa)들을 구동하는 화소회로들 각각에 스캔 신호를 인가할 수 있다.
제1 단자부(PAD1)는 기판(100)의 일측에 배치될 수 있다. 제1 단자부(PAD1)는 절연층에 의해 덮이지 않고 노출되어 제1 표시 회로 보드(30a)와 연결될 수 있다. 제1 표시 회로 보드(30a)에는 제1 표시 구동부(32a)가 배치될 수 있다. 일부 실시예에서, 제1표시 구동부(32a)는 표시 패널(10)의 주변영역(DPA)에 배치될 수 있다. 제1표시 구동부(32a)는 메인표시영역(MDA)에 배치된 메인 부화소(Pm)를 구동하는 화소회로에 전달되는 데이터신호, 제1 구동전압, 제1 공통전압 등을 생성할 수 있다.
제1 표시 구동부(32a)는 제1 스캔 구동회로(SDRV1)와 제2 스캔 구동회로(SDRV2)에 전달하는 제어 신호를 생성할 수 있다. 또한, 제1 표시 구동부(32a)는 제1 구동전압 공급라인(11a)에 제1 구동전압을 공급할 수 있고, 제1 공통전압 공급라인(13a)에 제1 공통전압을 공급할 수 있다. 제1 구동전압은 제1 구동전압 공급라인(11a)과 연결된 구동전압선(PL)을 통해 메인 부화소(Pm)들의 화소회로에 인가되고, 제1 공통전압은 제1 공통전압 공급라인(13a)과 연결되어 표시요소의 대향전극에 인가될 수 있다. 제1 표시 구동부(32a)는 데이터 신호를 생성하며, 생성된 데이터 신호는 제1 팬아웃 배선(FW1) 및 제1 팬아웃 배선(FW1)과 연결된 데이터선(DL)을 통해 메인 부화소(Pm)들의 화소회로에 전달될 수 있다.
제2 단자부(PAD2)는 기판(100)의 타측에 배치될 수 있다. 제2 단자부(PAD2)는 절연층에 의해 덮이지 않고 노출되어 제2 표시 회로 보드(30b)와 연결될 수 있다. 제2 표시 회로 보드(30b)에는 제2 표시 구동부(32b)가 배치될 수 있다. 일부 실시예에서, 제2 표시 구동부(32b)는 표시 패널(10)의 주변영역(DPA)에 배치될 수 있다. 제2 표시 구동부(32b)는 컴포넌트영역(CA)에 배치된 보조 부화소(Pa)를 구동하는 화소회로에 전달되는 데이터신호, 제2구동전압, 제2공통전압 중 적어도 하나를 생성할 수 있다.
제2 표시 구동부(32b)는 제2 구동전압 공급라인(11b)에 제2 구동전압을 공급할 수 있고, 제2 공통전압 공급라인(13b)에 제2 공통전압을 공급할 수 있다. 제2 구동전압은 제2 구동전압 공급라인(11b)과 연결된 구동전압선(PL)을 통해 보조 부화소(Pa)들의 화소회로에 인가되고, 제2 공통전압은 제2 공통전압 공급라인(13b)과 연결되어 표시요소의 대향전극에 인가될 수 있다. 제2 표시 구동부(32b)는 데이터 신호를 생성하며, 생성된 데이터 신호는 제2 팬아웃 배선(FW2) 및 제2 팬아웃 배선(FW2)과 연결된 데이터선(DL)을 통해 보조 부화소(Pa)들의 화소회로에 전달될 수 있다.
본 실시예에서, 제2 표시 구동부(32b)에서 제공하는 제2 구동전압은 제1 표시 구동부(32a)에서 제공하는 제1 구동전압과 다르게 구비될 수 있으며, 제2 표시 구동부(32b)에서 제공하는 제2 공통전압은 제1 표시 구동부(32a)에서 제공하는 제1 공통전압과 다르게 구비될 수 있다.
컴포넌트영역(CA)의 단위 면적당 보조 부화소의 개수가 메인표시영역(MDA)의 단위 면적당 메인 부화소의 개수보다 적게 구비되는 바, 메인표시영역(MDA)과 동일한 구동전압 및 공통전압이 인가되는 경우 컴포넌트영역(CA)의 휘도가 작을 수 있다. 본 실시예에서는 컴포넌트영역(CA)을 별도로 구동하는 제2 표시 구동부(32b)를 채용하여, 컴포넌트영역(CA)의 휘도를 조절할 수 있다.
또한, 본 실시예는 컴포넌트영역(CA)을 별도로 구동하는 제2 표시 구동부(32b)를 채용하고 있는 바, 컴포넌트영역(CA) 하부에 배치된 컴포넌트(40, 도 2 참조)의 구동 시에 컴포넌트영역(CA)의 보조 부화소(Pa)의 구동을 오프(off)하여 보조 부화소(Pa)의 구동에 의한 노이즈를 줄일 수 있다.
한편, 도 42에서는 제2 표시 회로 보드(30b)가 구비된 경우를 도시하고 있으나, 일부 실시예에서는 제2 표시 회로 보드(30b)는 구비되지 않을 수 있다. 이 경우, 제2 단자부(PAD2) 또한 구비되지 않을 수 있으며, 제2 표시 구동부(32b)는 표시 패널(10)의 주변영역(DPA)에 배치되거나 제1 표시 회로 보드(30a)에 배치될 수 있는 등 다양한 변형이 가능하다.
도 43은 실시예들에 따른 표시 패널의 부화소들 및 배선들의 배치관계를 개략적으로 도시한 평면도이다. 도 43은 컴포넌트영역(CA)을 별도로 구동하는 경우, 컴포넌트영역(CA) 및 그 주변의 메인표시영역(MDA)에 배치되는 데이터선(DLm, DLa)들을 중심으로 설명한다.
도 43의 컴포넌트영역(CA)은 바-타입(bar-type)으로 구비될 수 있다. 즉, 컴포넌트영역(CA)의 상측은 주변영역(DPA)과 접하고 하측은 메인표시영역(MDA)과 접하도록 구비될 수 있다.
도 43을 참조하면, 메인표시영역(MDA)에는 메인 데이터선(DLm)들이 +y 방향으로 연장되어, 메인 부화소(Pm)들의 화소회로에 연결될 수 있다. 상기 메인 데이터선(DLm)들은 제1 표시 구동부(32a, 도 42 참조)에서 생성된 제1데이터 신호들을 메인 부화소(Pm)들의 화소회로에 전달할 수 있다. 메인 데이터선(DLm)들은 메인표시영역(MDA)에서 대략 직선으로 배치될 수 있다.
컴포넌트영역(CA)에는 보조 데이터선(DLa)들이 -y 방향으로 연장되어, 보조 부화소(Pa)들의 화소회로에 연결될 수 있다. 상기 보조 데이터선(DLa)들은 제2 표시 구동부(32b, 도 42 참조)에서 생성된 제2 데이터신호들을 보조 부화소(Pa)들의 화소회로에 전달할 수 있다. 보조 데이터선(DLa)들은 투과영역(TA)의 투과율을 향상시키기 위해, 투과영역(TA)을 지날 때 일측으로 편중되어 배치될 수 있다. 이에 따라, 보조 데이터선(DLa)들은 적절히 절곡될 수 있다.
본 실시예에서, 메인 부화소(Pm)들과 보조 부화소(Pa)들은 별도의 표시 구동부에 의해서 구동되는 바, 메인 데이터선(DLm)과 보조 데이터선(DLa)들은 서로 연결되지 않을 수 있다. 즉, 메인 데이터선(DLm)들의 끝단(DLm_E)은 상기 보조 데이터선(DLa)들의 끝단(DLa_E)과 서로 마주보며 이격되어 배치될 수 있다.
도시되고 있지 않으나, 구동전압을 전달하는 구동전압선들도 데이터선들과 같이 컴포넌트영역(CA)과 메인표시영역(MDA) 각각에서 별도로 구비되며, 데이터선들과 비슷한 양상으로 구비될 수 있다.
도 44는 일 실시예에 따른 표시 패널의 부화소들 및 배선들의 배치관계를 개략적으로 도시한 평면도이다. 도 44는 컴포넌트영역(CA)을 별도로 구동하는 경우 컴포넌트영역(CA) 및 그 주변의 메인표시영역(MDA)에 배치되는 데이터선들을 중심으로 설명한다. 도 44의 컴포넌트영역(CA)은 메인표시영역(MDA)에 의해서 둘러싸일 수 있다. 즉, 컴포넌트영역(CA)의 상측 및 하측 모두 메인표시영역(MDA)과 접하도록 구비될 수 있다.
도 44를 참조하면, 메인표시영역(MDA)에는 제1메인 데이터선(DLm1)들 및 제2메인 데이터선(DLm2)들이 배치될 수 있다. 제1메인 데이터선(DLm1)들 및 제2메인 데이터선(DLm2)들은 제1 표시 구동부(32a, 도 42 참조)에서 생성된 제1데이터 신호들을 메인 부화소(Pm)들의 화소회로에 전달할 수 있다.
제1메인 데이터선(DLm1)들은 컴포넌트영역(CA)을 사이에 두고 단절되며, 제1메인 데이터선(DLm1)들과 다른 층에 배치된 브릿지 배선(DBL)과 컨택홀(CNTB)을 통해 연결될 수 있다. 제2메인 데이터선(DLm2)들은 컴포넌트영역(CA)의 투과영역(TA)을 가로질러 컴포넌트영역(CA)의 상측 및 하측에 배치된 메인 부화소(Pm)들의 화소회로들과 연결될 수 있다. 제2메인 데이터선(DLm2)들은 제1메인 데이터선(DLm1)들과 동일층에 배치될 수 있다. 예컨대, 제2메인 데이터선(DLm2)들과 제1메인 데이터선(DLm1)들은 제3 배선(WL3, 도 25 참조)와 동일층인 층간절연층(115) 상에 배치될 수 있다. 브릿지 배선(DBL)들은 제4 배선(WL4, 도 25 참조)와 동일층인 제1평탄화층(117a) 상에 배치될 수 있다.
브릿지 배선(DBL)들 및 제2메인 데이터선(DLm)들은 투과영역(TA)의 투과율을 확보하기 위해서 적절히 절곡되어 화소그룹(PG)의 일측으로 편중되어 배치될 수 있다. 한편, 브릿지 배선(DBL)들 및 제2메인 데이터선(DLm)들은 서로 다른 층에 배치되는 바, 컴포넌트영역(CA)을 지날 때, 서로 인접하게 배치되거나 적어도 일부 중첩하도록 배치될 수 있다. 이에 따라, 투과영역(TA)의 투과율이 향상될 수 있다.
컴포넌트영역(CA)에는 보조 데이터선(DLa)들이 -y 방향으로 연장되어, 보조 부화소(Pa)들의 화소회로에 연결될 수 있다. 상기 보조 데이터선(DLa)들은 제2 표시 구동부(32b, 도 42 참조)에서 생성된 제2데이터신호들을 보조 부화소(Pa)들의 화소회로에 전달할 수 있다. 보조 데이터선(DLa)들은 투과영역(TA)의 투과율을 향상시키기 위해, 투과영역(TA)을 지날 때 일측으로 편중되어 배치될 수 있다. 이에 따라, 보조 데이터선(DLa)들은 적절히 절곡될 수 있다.
일부 실시예에서, 보조 데이터선(DLa)들은 제1메인 데이터선(DLm1) 및 제2메인 데이터선(DLm2)과 동일한 층에 배치될 수 있다. 그러나, 이에 한정되지 않는다. 예컨대, 보조 데이터선(DLa)들은 브릿지 배선(DBL)과 동일층에 배치될 수 있다.
보조 데이터선(DLa)들은 컴포넌트영역(CA) 상측의 메인표시영역(MDA)에 배치되고 있으나, 보조 데이터선(DLa)들은 메인 부화소(Pm)의 화소회로와는 연결되지 않는다. 보조 데이터선(DLa)들의 끝단은 컴포넌트영역(CA) 내에 배치될 수 있다. 보조 데이터선(DLa)들의 끝단 상기 제1 메인 데이터선(DLm)들의 끝단과 서로 마주보며 이격되어 배치될 수 있다.
도 45는 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다. 도 45는 표시 패널에 배치된 로드 매칭부(LM) 및/또는 더미 화소회로(DPC)를 중심으로 설명한다.
도 45를 참조하면, 표시 패널(10)은 메인표시영역(MDA)과 컴포넌트영역(CA)로 구비된 표시영역(DA), 및 표시영역(DA) 외측의 주변영역(DPA)을 포함한다. 컴포넌트영역(CA)의 근처의 주변영역(DPA)에는 로드 매칭부(LM) 및/또는 더미 화소회로(DPC)가 배치될 수 있다. 한편, 도 44의 컴포넌트영역(CA)은 노치-타입으로 도시되고 있으나, 컴포넌트영역(CA)의 형상은 이에 한정되지 않는다.
로드 매칭부(LM) 및/또는 더미 화소회로(DPC)는 컴포넌트영역(CA) 근처의 주변영역(DPA)에 배치되어 제1 로드 연결선(LW1)을 통해 메인표시영역(MDA)에 배치된 메인 부화소(Pm)들의 화소회로와 전기적으로 연결될 수 있다. 예컨대, 제1 로드 연결선(LW1)은 메인 부화소(Pm)를 지나는 스캔선(SL)과 컨택홀(CNTL1)을 통해 연결될 수 있다. 일 실시예에 있어서, 제1 로드 연결선(LW1)은 하부 금속층(BML, 도 17 참조)과 동일한 층에 동일한 물질로 구비될 수 있다. 컴포넌트영역(CA)을 지나는 스캔선(SL) 중 일부는 보조 부화소(Pa)의 화소회로와 연결될 수 있는 바, 제1 로드 연결선(LW1)은 스캔선(SL)과 다른 층에 배치되는 도전층으로 구비될 수 있다.
컴포넌트영역(CA)에 배치되는 단위 면적 당 보조 부화소(Pa)의 개수는 메인표시영역(MDA)에 배치되는 단위 면적 당 메인 부화소(Pm)의 개수보다 적게 구비될 수 있는 바, 컴포넌트영역(CA)을 지나는 스캔선(SL)에 걸리는 로드(load)는 메인표시영역(MDA) 만을 지나는 스캔선에 걸리는 로드(load)와 다르게 구비될 수 있다. 이에 따라, 표시영역(DA) 내의 휘도 불균일 현상이 발생할 수 있다. 본 실시예에서는 로드 매칭부(LM) 및/또는 더미 화소회로(DPC)를 도입하여, 표시영역(DA) 전체의 전기적 로드를 균일하게 하여 휘도 균일성을 확보할 수 있다.
로드 매칭부(LM) 및/또는 더미 화소회로(DPC)는 복수로 구비될 수 있으며, 복수의 로드 매칭부(LM) 및/또는 더미 화소회로(DPC)들은 제2 로드 연결선(LW2)을 통해 서로 전기적으로 연결될 수 있다. 복수의 로드 매칭부(LM) 및/또는 더미 화소회로(DPC)들을 전기적으로 연결함에 따라, 등전위 영역을 확대하여 정전기에 의한 표시영역(DA)의 손상을 방지할 수 있다.
도 45에 있어서, 로드 매칭부(LM) 및/또는 더미 화소회로(DPC)가 표시 패널(10)의 주변영역(DPA)에 배치되는 것으로 도시하고 있으나, 다른 실시예로, 로드 매칭부(LM) 및/또는 더미 화소회로(DPC)는 별도의 더미 패널에 형성되어 표시 패널(10)과 연결될 수 있다. 또한, 로드 매칭부(LM) 및/또는 더미 화소회로(DPC)가 배치된 주변영역(DPA)은 벤딩되어 구비될 수 있다.
도 46는 일 실시에에 따른 표시 패널의 로드 매칭부를 개략적으로 도시한 평면도이고, 도 47은 도 46의 VI-VI'선에 대응하는 단면도이다.
도 46 및 도 47를 참조하면, 로드 매칭부(LM)는 제1 로드 도전층(LCL1), 제1 로드 도전층(LCL1) 상에 배치되는 제2 로드 도전층(LCL2) 및 제2 로드 도전층(LCL2) 상에 배치되는 제3 로드 도전층(LCL3)을 포함할 수 있다. 제1 내지 제3 로드 도전층(LCL1~LCL3)은 사이에는 절연층(112, 113, 115)이 배치될 수 있다.
일 실시예에서, 제1 로드 도전층(LCL1)은 반도체층(A1, 도 17 참조)과 동일층에 동일한 물질로 구비될 수 있다. 제2 로드 도전층(LCL2)은 게이트전극(G1, 도 17 참조)과 동일층에 동일한 물질로 구비될 수 있다. 제3 로드 도전층(LCL3)은 소스전극(S1, 도 17 참조) 또는 드레인 전극(D1)과 동일층에 동일한 물질로 구비될 수 있다.
제1 로드 도전층(LCL1)은 제3 로드 도전층(LCL3)과 컨택홀(CNTL2)을 통해서 연결될 수 있다. 제2 로드 도전층(LCL2)은 제1 로드 연결선(LW1) 컨택홀(CNTL1)을 통해 연결될 수 있다. 제3 로드 도전층(LCL3)은 구동전압선과 연결되어 정전압을 인가받을 수 있다. 로드 매칭부(LM)는 제1 내지 제3 로드 도전층(LCL1~LCL3)의 배치에 의해서 커패시터 등의 전기적 로드를 형성할 수 있다.
일 실시예에 있어서, 제1 내지 제3 로드 도전층(LCL1~ LCL3)은 x 방향 또는 y 방향을 따라 패터닝되어 연장될 수 있다. 즉, 제1 내지 제3 로드 도전층(LCL1~LCL3)은 각각 서로 이격되며 일 방향으로 연장된 복수의 도전 라인으로 구비될 수 있다.
도 46을 참조하면, 제1 로드 도전층(LCL1)은 +y 방향을 따라 연장될 수 있으며, 제2 로드 도전층(LCL2)은 +x 방향을 따라 연장될 수 있다. 제1 로드 도전층(LCL1)과 제2 로드 도전층(LCL2)은 격자 형태로 서로 직교하여 배치될 수 있다.
제2 로드 도전층(LCL2) 상에는 제3 로드 도전층(LCL3)이 배치될 수 있다. 도 45에 도시된 것과 같이, 제3 로드 도전층(LCL3)은 제1 로드 도전층(LCL1)과 같이 +y 방향을 따라 연장될 수 있으며, 제1 로드 도전층(LCL1)과 중첩되도록 위치할 수 있다. 본 실시예에 있어서 제3 로드 도전층(LCL3)은 일 방향을 따라 제1 로드 도전층(LCL1)과 같이 패터닝될 수 있다. 도 46에서는 제3 로드 도전층(LCL3)이 +y 방향을 따라 제1 로드 도전층(LCL1)과 같이 패터닝된 구조를 도시하고 있으나, 다른 실시예들에서는 제3 로드 도전층(LCL3)은 +x 방향을 따라 패터닝될 수 있다.
다른 실시예로, 로드 매칭부(LM)에는 제1 로드 도전층(LCL1)이 배치되지 않을 수 있다. 또 다른 실시예로, 로드 매칭부(LM)의 제3 로드 도전층(LCL3)은 패터닝되지 않고 로드 매칭부(LM) 영역 전반에 걸쳐 일체로 구비될 수 있다.
도 48은 일 실시에에 따른 표시 패널의 일부를 개략적으로 도시한 단면도이다. 도 48는 주변영역(DPA)에 배치된 더미 화소회로(DPC)를 중심으로 설명한다.
도 48을 참조하면, 표시 패널(10)의 메인표시영역(MDA)에는 메인 화소회로(PC) 및 표시요소로써 메인 유기발광다이오드(OLED)가 배치될 수 있다. 표시 패널(10)의 주변영역(DPA)에는 더미 화소회로(DPC)가 배치될 수 있다. 더미 화소회로(DPC)는 로드 매칭부(LM, 도 45 참조)와 유사하게 전기적 로드를 맞추기 위한 구성으로, 표시요소와 연결되지 않는다.
더미 화소회로(DPC)는 더미 박막 트랜지스터(TFTd) 및 더미 스토리지 커패시터(Cstd)를 포함할 수 있다. 더미 박막 트랜지스터(TFTd)는 더미 반도체층(Ad), 더미 게이트전극(Gd), 더미 소스전극(Sd), 및 더미 드레인전극(Dd)를 포함할 수 있다. 더미 스토리지 커패시터(Cstd)는 더미 하부 전극(Cstd1) 및 더미 상부 전극(Cstd2)을 포함할 수 있다.
더미 화소회로(DPC)에는 복수의 박막 트랜지스터를 포함할 수 있다. 일부 실시예에서, 더미 화소회로(DPC)는 메인 화소회로(PC)와 동일한 구조를 가질 수 있다.
더미 화소회로(DPC)는 메인표시영역(MDA)에 배치된 스캔선, 데이터선, 구동전압선과 전기적으로 연결될 수 있다. 예컨대, 더미 박막트랜지스터(TFTd)의 게이트전극은 메인표시영역(MDA)에 배치된 스캔선과 전기적으로 연결될 수 있다.
더미 화소회로(DPC) 상부에는 기능층(122e), 대향전극(123), 상부층(150) 등이 배치될 수 있다. 기능층(122e), 대향전극(123), 상부층(150)은 오픈 마스크를 이용하여 표시 패널 전체에 걸쳐 형성되고 있는 바, 공정상 상기 층들이 더미화소회로(DPC)에 대응되도록 배치되는 것이 유리할 수 있다.
도 49는 일 실시예에 따른 표시 패널을 개략적으로 도시한 단면도이다. 도 49는 도 26의 실시예에 밀봉부재로써 박막봉지층이 적용된 경우를 중심으로 설명한다.
도 49를 참조하면, 표시 패널(10)의 표시요소층(EDL) 상부에는 밀봉부재(ENCM)로써 박막봉지층(TFEL)이 배치될 수 있다. 즉, 유기발광다이오드(OLED, OLED')는 박막봉지층(TFEL)에 의해서 밀봉될 수 있다. 박막봉지층(TFEL)은 상부층(150) 상에 배치될 수 있다. 박막봉지층(TFEL)은 외부의 수분이나 이물질이 유기발광다이오드(OLED, OLED')로 침투하는 것을 방지할 수 있다.
박막봉지층(TFEL)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있으며, 이와 관련하여 도 49에서는 박막봉지층(TFEL)이 제1무기봉지층(131), 유기봉지층(132) 및 제2무기봉지층(133)이 적층된 구조를 도시한다. 다른 실시예에서 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.
제1무기봉지층(131) 및 제2무기봉지층(133)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(132)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
제1무기봉지층(131), 유기봉지층(132) 및 제2무기봉지층(133)은 메인표시영역(MDA) 및 컴포넌트영역(CA)을 커버하도록 일체로 형성될 수 있다. 이에 따라, 제1무기봉지층(131), 유기봉지층(132) 및 제2무기봉지층(133)은 투과홀(TAH) 내부에 배치될 수 있다.
도 49와 같이, 투과영역(TA)에 대응하여 기판(100)이 그루브(100GR)를 가지는 경우, 제1무기봉지층(131)은 기판(100)의 그루브(100GR) 내부에 배치될 수 있다. 제1무기봉지층(131)은 기판(100)의 제1무기 배리어층(102)의 상면(102S)과 직접 접촉될 수 있다.
다른 실시예에서, 유기봉지층(132)은 메인표시영역(MDA) 및 컴포넌트영역(CA)을 커버하도록 일체로 형성되되, 투과영역(TA)에는 존재하지 않을 수 있다. 바꾸어 말하면, 유기봉지층(132)은 투과영역(TA)에 대응하는 개구를 포함할 수 있다. 이 경우, 제1무기봉지층(131) 및 제2무기봉지층(133)은 투과홀(TAH) 내부에서 서로 접촉할 수 있다.
도 50은 본 발명의 일 실시예에 따른 표시 장치의 일부를 개략적으로 나타낸 단면도이다. 도 50은 도 25의 실시예에 밀봉부재로써 밀봉기판이 적용된 경우를 중심으로 설명한다.
도 50을 참조하면, 표시 패널(10)의 표시요소층(EDL) 상부에는 밀봉부재(ENCM)로써 밀봉기판(ENS)이 배치될 수 있다. 유기발광다이오드(OLED, OLED')는 밀봉기판(ENS)에 의해서 밀봉될 수 있다. 기판(100)과 밀봉기판(ENS)은 주변영역에서 프릿 이나 실런트에 의해서 서로 합착될 수 있다.
기판(100)은 글래스 소재를 포함할 수 있으며, 밀봉기판(ENS)도 글래스 소재를 포함할 수 있다. 기판(100) 및 밀봉기판(ENS)은 각각 글래스 기판을 포함할 수 있다. 기판(100) 및 밀봉기판(ENS) 사이에는 내부 공간(INS)이 정의될 수 있으며, 내부 공간(INS)에는 공기층이 존재할 수 있다. 또는, 내부 공간(INS)에는 투명물질층이 존재할 수 있다. 투명물질층은 기판(100) 및 밀봉기판(ENS)의 굴절률과 유사한 굴절율을 갖는 투명 물질을 포함할 수 있다. 투명 물질은 액상의 투명한 물질을 포함할 수 있다. 투명 물질은 에폭시, 우레탄 아크릴레이트, 에폭시 아크릴레이트 또는 실리콘류(예를 들어, 비스페놀 A 타입 에폭시, 싸이클로알리파틱 에폭시 레진, 페닐 실리콘 레진 또는 고무, 아크릴릭 에폭시 레진, 알리파틱 우레탄 아크릴레이트 등) 계열의 수지를 포함할 수 있다. 또는, -40℃ 내지 100℃의 온도 범위에서 상(phase) 변화가 없고 5% 이내의 부피 변화율을 갖는 실리콘 또는 실리콘 오일류 예를 들어, 헥사메틸디실록산(Hexamethyldisiloxane), 옥타메틸트리실록산(Octamethyltrisiloxane), 데카메틸테트라실록산(Decamethyltetrasiloxane), 도데카메틸펜타실록산(Dodecamethylpentasiloxane) 및 폴리디메틸실록산(Polydimethylsiloxanes)로 이루어진 군에서 선택된 물질을 사용할 수 있다.
도 51a 내지 도 51c는 실시예들에 따른 표시 패널의 개략적인 단면도이다. 도 51a 내지 도 51c는 도 17의 실시예에 터치스크린층(TSL)이 적용된 경우를 중심으로 설명한다.
도 51a를 참조하면, 표시 패널(10)은 표시층(DISL) 상부에 배치된 터치스크린층(TSL)을 더 포함할 수 있다. 터치스크린층(TSL)은 밀봉부재(ENCM) 상부에 배치될 수 있다. 밀봉부재(ENCM)는 도 49를 참조하여 설명한 박막봉지층(TFEL) 또는 도 50 참조하여 설명한 밀봉기판(ENS)일 수 있다. 터치스크린층(TSL)이 밀봉기판(ENS) 상에 배치되는 경우, 터치스크린층(TSL)은 별도의 지지기판 상에 형성된 후, OCA 등의 접착제로 부착될 수 있다.
터치스크린층(TSL)은 제1 터치 도전층(TCL1), 제1 터치 절연층(TINS1), 제2 터치 도전층(TCL2), 제2 터치 절연층(TINS2)이 순차 적층된 구조를 가질 수 있다. 터치스크린층(TSL)은 터치 버퍼층(TBF)을 더 포함할 수 있다.
일부 실시예에서, 제2 터치 도전층(TCL2)은 접촉 여부를 감지하는 터치 전극으로 작용하고, 제1 터치 도전층(TCL1)은 패터닝된 제2 터치 도전층(TCL2)을 일 방향으로 연결하는 연결부의 역할을 할 수 있다.
일부 실시예에서, 제1 터치 도전층(TCL1) 및 제2 터치 도전층(TCL2) 모두 터치 전극으로 작용할 수 있다. 예컨대, 제1 터치 절연층(TINS1)은 상기 제1 터치 도전층(TCL1)의 상면을 노출 시키는 비아홀을 포함하고, 상기 비아홀을 통해서 제1 터치 도전층(TCL1)과 상기 제2 터치 도전층(TCL2)이 연결될 수 있다. 이와 같이 제1 터치 도전층(TCL1)과 제2 터치 도전층(TCL2)을 사용함에 따라서, 터치 전극의 저항이 감소하여, 터치스크린층(TSL)의 응답 속도가 향상될 수 있다.
일부 실시예에서, 터치전극은 유기발광다이오드(OLED, OLED')로부터 방출되는 빛이 통과할 수 있도록 메쉬구조로 형성될 수 있다. 이에 따라, 제1 터치 도전층(TCL1) 및 제2 터치 도전층(TCL2)은 유기발광다이오드(OLED, OLED')의 발광영역과 중첩되지 않도록 배치될 수 있다.
제1 터치 도전층(TCL1) 및 제2 터치 도전층(TCL2)은 각각 전도성이 좋은 도전물질로 이루어진 단일막 또는 다층막일 수 있다. 예를들어, 제1 터치 도전층(TCL1) 및 제2 터치 도전층(TCL2)은 투명 도전층, 알루미늄(Al), 구리(Cu), 몰리브덴(Mo) 및/또는 티타늄(Ti) 등을 포함하는 도전 물질로 이루어진 단일막 또는 다층막일 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그래핀 등을 포함할 수 있다. 일부 실시예에서, 제1 터치 도전층(TCL1)은 몰리브덴(Mo)으로 구비되고, 제2 터치 도전층(TCL2)은 Ti/Al/Ti의 적층구조로 구비될 수 있다.
제1 터치 절연층(TINS1) 및 제2 터치 절연층(TINS2)은 각각 무기물 또는 유기물로 구비될 수 있다. 상기 무기물은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물 또는 실리콘 산화질화물 중 적어도 어느 하나일 수 있다. 상기 유기물은 아크릴계 수지, 메타크릴계 수지,폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 및 페릴렌계 수지 중 적어도 어느 하나일 수 있다.
밀봉부재(ENCM)로 박막봉지층을 채용한 경우, 박막봉지층(TFEL, 도 49 참조)과 터치스크린층(TSL) 사이에는 터치 버퍼층(TBF)이 더 구비될 수 있다. 터치 버퍼층(TBF)은 박막봉지층(TFEL) 상부에 직접 형성될 수 있다. 터치 버퍼층(TBF)은 박막봉지층(TFEL)의 손상을 방지하며, 터치스크린층(TSL)의 구동시 발생할 수 있는 간섭 신호를 차단하기 위한 역할을 할 수 있다. 터치 버퍼층(TBF)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON) 등과 같은 무기 절연물을 포함하며, 단일층 또는 다층으로 구비될 수 있다. 도 51a에서는 터치스크린층(TSL)은 투과영역(TA)에 대응하여 개구나 그루브를 구비하지 않는 것으로 도시하고 있다. 터치스크린층(TSL)에 포함된 절연층들은 대체로 우수한 광 투과율을 갖는 무기 절연 물질을 포함하는바, 투과영역(TA)에 대응하는 개구이나 그루브를 갖지 않더라도 충분한 투과율을 가져, 컴포넌트(40, 도 2 참조)가 충분한 양의 광을 송/수신하도록 할 수 있다.
다른 실시예로, 도 51b를 참조하면, 터치스크린층(TSL)은 컴포넌트영역(CA)의 투과영역(TA)에 대응한 터치 개구(TSL_OP)를 구비할 수 있다. 터치 개구(TSL_OP)는 투과영역(TA)에 대응되도록 형성된 터치 버퍼층(TBF)의 개구, 제1터치 절연층(TINS1)의 개구, 제2터치 절연층(TINS2)의 개구가 중첩된 것일 수 있다. 이러한 개구들이 별도의 공정으로 형성되는 경우, 터치 개구(TSP_OP)의 내측면은 매끄럽지 않고 계단 형상과 같은 단차를 가질 수 있다. 터치스크린층(TSL)이 투과영역(TA)에 대응한 터치 개구(TSP_OP)를 구비함에 따라, 투과영역(TA)의 광투과율이 더욱 향상될 수 있다. 물론 이와 달리, 터치스크린층(TSL)은 박막봉지층(TFEL)의 상면을 노출하지 않는 그루브(groove)를 가질 수 있다.
도 51c를 참조하면, 터치스크린층(TSL)은 제1 터치 도전층(TCL1) 및 제1 터치 절연층(TINS1)이 순차 적층된 구조를 가질 수 있다. 터치스크린층(TSL)은 터치 버퍼층(TBF)을 더 포함할 수 있다. 즉, 터치스크린층(TSL)은 제2 터치 도전층(TCL2)은 포함하지 않을 수 있다. 이 경우, 제1 터치 도전층(TCL1)은 자기 정전용량 방식의 터치 전극으로 사용될 수 있다. 또한, 제1 터치 도전층(TCL1)은 유기발광다이오드(OLED, OLED')와 적어도 일부 중첩하도록 배치될 수 있다.
도 52는 일 실시예에 따른 표시 패널의 터치스크린층을 보여주는 평면도이다.
도 52에서는 터치스크린층(TSL)의 터치 전극들(TE, RE)이 두 종류의 전극들, 예를 들어 구동 전극(TE)들과 감지 전극(RE)들을 포함하며, 구동 전극(TE)들에 구동 신호를 인가한 후 감지 전극(RE)들을 통해 상호 용량들에 충전된 전압들을 감지하는 상호 용량 방식으로 구동되는 것을 중심으로 설명한다. 또한, 도 52에서는 설명의 편의를 위해 터치 전극들(TE, RE), 터치 배선들(TL, RL), 터치 패드들(TP1, TP2), 가드 배선들(GL1~GL5), 및 접지 배선들(GRL1~GRL3)만을 도시하고 있다.
본 실시예에서, 메인표시영역(MDA) 및 컴포넌트영역(CA)에 대응하는 터치스크린층(TSL)은 모두 상호 용량 방식으로 구동될 수 있다. 이에 따라, 메인표시영역(MDA)에 배치된 터치 전극들(TE, RE)은 컴포넌트영역(CA)에 배치된 터치 전극들(TE, RE)과 연결될 수 있다.
도 52를 참조하면, 터치스크린층(TSL)은 사용자의 터치를 감지하기 위한 터치 감지 영역(TSA)과 터치 감지 영역(TSA)의 주변에 배치되는 터치 주변 영역(TPA)을 포함한다. 터치 감지 영역(TSA)은 표시층(DISL)의 표시영역(DA)에 중첩하고, 터치 주변 영역(TPA)은 표시층(DISL)의 주변영역(DPA)에 중첩할 수 있다.
터치 전극들(TE, RE)은 제1 터치 전극(TE)들과 제2 터치 전극(RE)들을 포함할 수 있다. 도 52에 도시된 실시예에서, 제1 터치 전극은 구동 전극(TE)이고, 제2 터치 전극은 감지 전극(RE)인 것을 중심으로 설명한다. 도 52에서는 구동 전극(TE)들 및 감지 전극(RE)들 각각이 마름모의 평면 형태를 갖는 것을 예시하였으나, 이에 한정되지 않는다.
감지 전극(RE)들은 제1 방향(x 방향)으로 배치되고, 전기적으로 연결될 수 있다. 구동 전극(TE)들은 제1 방향(x 방향)과 교차하는 제2 방향(y 방향)으로 배치되며, 전기적으로 연결될 수 있다. 구동 전극(TE)들과 감지 전극(RE)들은 서로 이격되어 배치될 수 있다. 구동 전극(TE)들은 제2 방향(y 방향)으로 나란하게 배치될 수 있다. 감지 전극(RE)들과 구동 전극(TE)들이 그들의 교차 영역들에서, 제2 방향(y 방향)으로 서로 인접한 구동 전극(TE)들은 제1연결전극(BE1)을 통해 연결되고, 제1 방향(x 방향)으로 서로 인접한 감지 전극(RE)들은 제2연결전극(BE2)을 통해 연결될 수 있다.
터치 배선들(TL, RL)은 터치 주변 영역(TPA)에 배치될 수 있다. 터치 배선들(TL, RL)은 감지 전극(RE)들에 연결되는 감지 배선(RL)들, 및 구동 전극(TE)들에 연결되는 제1 구동 배선(TL1)들과 제2 구동 배선(TL2)들을 포함할 수 있다.
터치 감지 영역(TSA)의 일 측에 배치된 감지 전극(RE)들은 감지 배선(RL)들에 연결될 수 있다. 예를 들어, 도 52와 같이 제1 방향(x 방향)으로 전기적으로 연결된 감지 전극(RE)들 중 우측 끝에 배치된 감지 전극은 감지 배선(RL)에 연결될 수 있다. 감지 배선(RL)들은 제2 터치 패드(TP2)들에 연결될 수 있다.
터치 감지 영역(TSA)의 일 측에 배치된 구동 전극(TE)들은 제1 구동 배선(TL1)들에 연결되고, 터치 감지 영역(TSA)의 타 측에 배치된 구동 전극(TE)들은 제2 구동 배선(TL2)들에 연결될 수 있다. 예를 들어, 도 52와 같이 제2 방향(y 방향)으로 전기적으로 연결된 구동 전극(TE)들 중 하측 끝에 배치된 구동 전극(TE)은 제1 구동 배선(TL1)에 연결되며, 상측 끝에 배치된 구동 전극(TE)은 제2 구동 배선(TL2)에 연결될 수 있다. 제2 구동 배선(TL2)들은 터치 감지 영역(TSA)의 좌측 바깥쪽을 경유하여 터치 감지 영역(TSA)의 상측에서 구동 전극(TE)들에 연결될 수 있다. 제1 구동 배선(TL1)들과 제2 구동 배선(TL2)들은 제1 터치 패드(TP1)들에 연결될 수 있다.
제1 가드 배선(GL1)은 감지 배선(RL)들 중 가장 외곽에 배치된 감지 배선(RL)의 바깥쪽에 배치될 수 있다. 또한, 제1 접지 배선(GRL1)은 제1 가드 배선(GL1)의 바깥쪽에 배치될 수 있다. 도 52와 같이, 제1 가드 배선(GL1)은 감지 배선(RL)들 중 우측 끝에 배치된 감지 배선(RL)의 우측에 배치되고, 제1 접지 배선(GRL1)은 제1 가드 배선(GL1)의 우측에 배치될 수 있다.
제2 가드 배선(GL2)은 감지 배선(RL)들 중 가장 안쪽에 배치된 감지 배선(RL)과 제1 구동 배선(TL1)들 중 우측 끝에 배치된 제1 구동 배선(TL1) 사이에 배치될 수 있다. 도 52와 같이, 감지 배선(RL)들 중 가장 안쪽에 배치된 감지 배선(RL)은 감지 배선(RL)들 중 좌측 끝에 배치된 감지 배선(RL)일 수 있다. 또한, 제2 가드 배선(GL2)은 제1 구동 배선(TL1)들 중 우측 끝에 배치된 제1 구동 배선(TL1)과 제2 접지 배선(GRL2) 사이에 배치될 수 있다.
제3 가드 배선(GL3)은 감지 배선(RL)들 중 가장 안쪽에 배치된 감지 배선(RL)과 제2 접지 배선(GRL2) 사이에 배치될 수 있다. 제2 접지 배선(GRL2)은 제1 터치 패드(TP1)들 중 가장 우측에 배치된 제1 터치 패드(TP1)와 제2 터치 패드(TP2)들 중에 가장 좌측에 배치된 제2 터치 패드(TP2)에 연결될 수 있다.
제4 가드 배선(GL4)은 제2 구동 배선(TL2)들 중 가장 외곽에 배치된 제2 구동 배선(TL2)의 바깥쪽에 배치될 수 있다. 도 52와 같이, 제4 가드 배선(GL4)은 제2 구동 배선(TL2)들 중 좌측 끝에 배치된 제2 구동 배선(TL2)의 좌측에 배치될 수 있다.
또한, 제4 가드 배선(GL4)의 바깥쪽에는 제3 접지 배선(GRL3)이 배치될 수 있다. 도 52와 같이, 제4 가드 배선(GL4)은 제2 구동 배선(TL2)들 중 좌측과 상측 끝에 배치된 제2 구동 배선(TL2)의 좌측과 상측에 배치되고, 제3 접지 배선(GRL3)은 제4 가드 배선(GL4)의 좌측과 상측에 배치될 수 있다.
제5 가드 배선(GL5)은 제2 구동 배선(TL2)들 중에 가장 안쪽에 배치된 제2 구동 배선(TL2)의 안쪽에 배치될 수 있다. 도 52와 같이, 제5 가드 배선(GL5)은 제2 구동 배선(TL2)들 중에 우측 끝에 배치된 제2 구동 배선(TL2)과 감지 전극(RE)들 사이에 배치될 수 있다.
제1 접지 배선(GRL1), 제2 접지 배선(GRL2), 및 제3 접지 배선(GRL3)에는 서로 다른 레벨의 정전압을 가지거나, 동일한 레벨의 정전압을 가질 수 있다. 또한, 제1 가드 배선(GL1), 제2 가드 배선(GL2), 제3 가드 배선(GL3), 제4 가드 배선(GL4), 및 제5 가드 배선(GL5)에는 서로 다른 레벨의 정전압을 가지거나, 동일한 레벨의 정전압을 가질 수 있다.
도 53은 터치 전극들에 접속된 터치 센서 구동부의 일 예를 보여주는 도면이다.
도 53에서는 설명의 편의를 위해 하나의 열에 배치되며 제2 방향(y 방향)으로 전기적으로 연결된 구동 전극(TE)들과 하나의 행에 배치되며 제1 방향(x 방향)으로 전기적으로 연결된 감지 전극(RE)들만 도시하고 있다.
도 53을 참조하면, 터치 센서 구동부(TSDR)는 구동 신호 출력부(TSDR1), 제1 센서 감지부(TSDR2), 및 제1 아날로그 디지털 변환부(analog to digital converter)(TSDR3)를 포함할 수 있다.
구동 신호 출력부(TSDR1)는 구동 배선(TL)을 통해 터치 구동 신호(TD)를 구동 전극(TE)들에 출력할 수 있다. 터치 구동 신호(TD)는 복수의 펄스들을 포함할 수 있다. 구동 신호 출력부(TSDR1)는 미리 정해진 순서대로 구동 배선(TL)들 에 터치 구동 신호(TD)를 출력할 수 있다. 예를 들어, 구동 신호 출력부(TSDR1)는 도 52의 터치 감지 영역(TSA)의 좌측에 배치된 구동 전극(TE)들로부터 터치 감지 영역(TSA)의 우측에 배치된 구동 전극(TE)들로 터치 구동 신호(TD)를 순차적으로 출력할 수 있다.
제1 센서 감지부(TSDR2)는 감지 전극(RE)들에 전기적으로 연결된 감지 배선(RL)을 통해 제1 상호 용량(Cm1)에 충전된 전압을 감지한다. 도 43과 같이 구동 전극(TE)과 감지 전극(RE) 사이에 제1 상호 용량(Cm1)이 형성될 수 있다.
제1 센서 감지부(TSDR2)는 제1 연산 증폭기(OPA1), 제1 피드백 커패시터(Cfb1), 및 제1 리셋 스위치(RSW1)를 포함할 수 있다. 제1 연산 증폭기(OPA1)는 제1 입력단자(-), 제2 입력단자(+), 및 출력 단자(out)를 포함할 수 있다. 제1 연산 증폭기(OPA1)의 제1 입력단자(-)는 감지 배선(RL)에 접속되고, 제2 입력단자(+)에는 초기화 전압(VREF)이 공급되며, 제1 연산 증폭기(OPA1)의 출력 단자(out)는 제1 저장 커패시터(Cs1)에 접속될 수 있다. 제1 저장 커패시터(Cs1)는 제1 연산 증폭기(OPA1)의 출력 단자(out)와 그라운드 사이에 접속되어 제1 연산 증폭기(OPA1)의 출력 전압(Vout1)을 저장한다. 제1 피드백 커패시터(Cfb1)와 제1 리셋 스위치(RSW1)는 제1 연산 증폭기(OPA1)의 제1 입력단자(-)와 출력 단자(out) 사이에 병렬로 접속될 수 있다. 제1 리셋 스위치(RSW1)는 제1 피드백 커패시터(Cfb1)의 양단의 접속을 제어하는 역할을 한다. 제1 리셋 스위치(RSW1)가 턴-온되어 제1 피드백 커패시터(Cfb1)의 양단이 접속되는 경우, 제1 피드백 커패시터(Cfb1)는 리셋될 수 있다.
제1 연산 증폭기(OPA1)의 출력 전압(Vout1)은 수학식 1과 같이 정의될 수 있다.
Figure pat00001
수학식 1에서, "Vout1"은 제1 연산 증폭기(OPA1)의 출력 전압, "Cm1"은 제1 상호 용량, "Cfb1"는 제1 피드백 커패시터의 용량, "Vt1"은 제1 상호 용량(Cm1)에 충전된 전압을 지시한다.
제1 아날로그 디지털 변환부(TSDR3)는 제1 저장 커패시터(Cs1)에 저장된 출력 전압(Vout1)을 제1 디지털 데이터로 변환하여 출력할 수 있다. 이에 따라, 터치스크린층(TSL)은 제1 상호 용량(Cm1)들에 충전된 전압들을 감지함으로써, 사용자의 터치 여부를 판단할 수 있다.
도 54는 일 실시예에 따른 터치스크린층의 터치 감지 영역을 보여주는 확대 평면도이다.
도 54에서는 설명의 편의를 위해 제1 방향(x 방향)으로 인접한 두 개의 감지 전극(RE)들과 제2 방향(y 방향)으로 인접한 두 개의 구동 전극(TE)들만 도시하였다.
구동 전극(TE)들, 감지 전극(RE)들 각각은 사각형의 평면 형태를 가질 수 있으나, 이에 한정되지 않는다. 도 54와 같이, 구동 전극(TE)들, 감지 전극(RE)들, 제1연결전극(BE1)들, 및 제2연결전극(BE2)들은 평면 상 메쉬 구조 또는 그물망 구조로 형성될 수 있다.
구동 전극(TE), 감지 전극(RE) 및 제2연결전극(BE2)은 메쉬 패턴을 갖는 제2 터치 도전층(TCL2, 도 51a 참조)으로 구비될 수 있으며, 제1연결전극(BE1)은 메쉬 패턴을 갖는 제1 터치 도전층(TCL1, 도 51a 참조)으로 구비될 수 있다. 다른 실시예로, 구동 전극(TE), 감지 전극(RE) 및 제2연결전극(BE2)은 메쉬 패턴을 갖는 제1 터치 도전층(TCL1, 도 51a 참조)으로 구비될 수 있으며, 제1연결전극(BE1)은 메쉬 패턴을 갖는 제2 터치 도전층(TCL2, 도 51a 참조)으로 구비될 수 있다.
제1 터치 도전층(TCL1) 및 제2 터치 도전층(TCL2)은 개구(T_OP)들을 포함할 수 있다. 상기 개구(T_OP)들은 표시 패널(10)의 부화소(P)들과 중첩하도록 배치될 수 있다.
감지 전극(RE)들은 상기 감지 전극(RE)들과 동일층에 배치된 제2연결전극(BE2)들에 의해 서로 연결될 수 있다. 예컨대, 감지 전극(RE)들은 제2연결전극(BE2)들과 동일한 물질을 포함하며, 일체로 형성될 수 있다.
구동 전극(TE)들은 구동 전극(TE)들과 다른 층 상에 형성된 제1연결전극(BE1)들에 의해 전기적으로 서로 연결될 수 있다. 구동 전극(TE)들은 제1 터치 절연층(TINS1)에 형성된 컨택홀을 통해 제1연결전극(BE1)들과 접속될 수 있다.
도 55는 일 실시예에 따른 표시 패널의 터치스크린층을 보여주는 평면도이다.
도 55에서는 터치스크린층(TSL)의 터치 전극(SE)이 한 종류의 전극들을 포함하며, 터치 전극(SE)에 구동 신호를 인가한 후 터치 전극(SE)의 자기 정전 용량(self-capacitance)에 충전된 전압을 감지하는 1 층(one layer)의 자기 정전 용량 방식으로 구동되는 것을 중심으로 설명한다. 또한, 도 55에서는 설명의 편의를 위해 터치 전극(SE), 터치 배선(SEL)들, 터치 패드(TP), 및 접지 배선들(GRL1~GRL2)만을 도시한다.
본 실시예에서, 메인표시영역(MDA) 및 컴포넌트영역(CA)에 대응하는 터치스크린층(TSL)은 모두 자기 정전 용량 방식으로 구동될 수 있다.
도 55를 참조하면, 터치 전극(SE)들은 서로 전기적으로 분리될 수 있다. 터치 전극(SE)들은 서로 떨어져 배치될 수 있다. 터치 전극(SE)들 각각은 터치 배선(SEL)에 연결될 수 있다. 도 55에서는 터치 전극(SE)들 각각이 메쉬 패턴을 구비하는 것으로 도시하였으나, 터치 전극(SE)들은 메쉬 패턴을 구비하지 않을 수 있다.
터치 배선(SEL)들은 터치 감지 영역(TSA)과 터치 주변 영역(TPA)에 배치될 수 있다. 터치 배선(SEL)들은 터치 감지 영역(TSA)의 일 측 바깥쪽의 터치 주변 영역(TPA)에 배치될 수 있다. 터치 배선(SEL)들 각각은 터치 전극(SE)에 연결될 수 있다. 터치 배선(SEL)들 각각은 터치 전극(SE)의 일 측에 배치될 수 있다.
제1 접지 배선(GRL1)과 제2 접지 배선(GRL2)에는 접지 전압이 인가될 수 있다. 제1 접지 배선(GRL1)은 터치 감지 영역(TSA)의 좌측 바깥쪽의 터치 주변 영역(TPA)에 배치될 수 있다. 제2 접지 배선(GRL2)은 터치 감지 영역(TSA)의 우측 바깥쪽의 터치 주변 영역(TPA)과 상측 바깥쪽의 터치 주변 영역(TPA)에 배치될 수 있다. 터치 주변 영역(TPA)에는 가드 배선이 더 배치될 수 있다.
도 56은 도 55의 터치 전극들에 접속된 센서 구동부를 보여주는 일 예시도면이다. 도 56에서는 설명의 편의를 위해 하나의 터치 전극(SE)에 연결된 터치 센서 구동부(TSDR)를 도시하였다.
도 56을 참조하면, 터치 센서 구동부(TSDR)는 구동 신호 출력부(TSDR1), 제1 센서 감지부(TSDR2), 및 제1 아날로그 디지털 변환부(TSDR3)를 포함할 수 있다.
구동 신호 출력부(TSDR1)는 터치 배선(SEL)을 통해 터치 구동 신호(TD)를 터치 전극(SE)들에 출력할 수 있다. 터치 구동 신호(TD)는 복수의 펄스들을 포함할 수 있다. 구동 신호 출력부(TSDR1)는 미리 정해진 순서대로 터치 배선(SEL)들에 터치 구동 신호(TD)를 출력할 수 있다.
제1 센서 감지부(TSDR2)는 터치 전극(SE)에 전기적으로 연결된 터치 배선(SEL)을 통해 자기 정전 용량(Cs)에 충전된 전압을 감지한다. 도 56과 같이 터치 전극(SE) 및 그와 중첩하는 타 전극 사이에 자기 정전 용량(Cs)이 형성될 수 있다.
제1 센서 감지부(TSDR2)는 제1 연산 증폭기(OPA1), 제1 피드백 커패시터(Cfb1), 및 제1 리셋 스위치(RSW1)를 포함할 수 있다. 제1 센서 감지부(TSDR2)의 제1 연산 증폭기(OPA1), 제1 피드백 커패시터(Cfb1), 및 제1 리셋 스위치(RSW1)는 도 53을 결부하여 설명한 바와 실질적으로 동일하다. 제1 저장 커패시터(Cs1)는 제1 연산 증폭기(OPA1)의 출력 단자(out)와 그라운드 사이에 접속되어 제1 연산 증폭기(OPA1)의 출력 전압(Vout1)을 저장한다.
제1 아날로그 디지털 변환부(TSDR3)는 제1 저장 커패시터(Cs1)에 저장된 출력 전압(Vout1)을 제1 디지털 데이터로 변환하여 출력할 수 있다. 이와 같이, 자기 정전 용량 방식에서는 터치 전극(SE)의 자기 정전 용량(Cs)을 터치 구동 신호(TD)로 충전한 후, 자기 정전 용량(Cs)에 충전된 전압을 감지함으로써, 사용자의 터치 여부를 판단할 수 있다.
(터치스크린층 - 상호 정전 용량 + 자기 정전 용량)
도 57은 일 실시예에 따른 표시 패널의 터치스크린층(TSL)을 보여주는 평면도이다.
도 57에서는 터치스크린층(TSL)에서 일부는 상호 용량 방식으로, 일부는 자기 정전 용량 방식으로 구동되는 경우를 설명한다. 또한, 도 57에서는 설명의 편의를 위해 일부 터치 전극(SE, RE, TE)들, 일부 배선(SEL, TL, RL)들, 터치 패드들(TP1, TP2)만을 도시한다.
본 실시예에서, 메인표시영역(MDA)에 대응하는 터치스크린층(TSL)은 상호 용량 방식으로 구동되며, 컴포넌트영역(CA)에 대응하는 터치스크린층(TSL)은 자기 정전 용량 방식으로 구동될 수 있다.
메인표시영역(MDA)에 대응하는 터치스크린층(TSL)은 구동 전극(TE), 및 감지 전극(RE)을 포함한다. 감지 전극(RE)들은 제1 방향(x 방향)으로 배치되고, 전기적으로 연결될 수 있다. 구동 전극(TE)들은 제1 방향(x 방향)과 교차하는 제2 방향(y 방향)으로 배치되며, 전기적으로 연결될 수 있다. 구동 전극(TE)들과 감지 전극(RE)들은 서로 이격되어 배치될 수 있다. 구동 전극(TE)들은 제2 방향(y 방향)으로 나란하게 배치될 수 있다. 감지 전극(RE)들과 구동 전극(TE)들이 그들의 교차 영역들에서, 제2 방향(y 방향)으로 서로 인접한 구동 전극(TE)들은 제1연결전극(BE1)을 통해 연결되고, 제1 방향(x 방향)으로 서로 인접한 감지 전극(RE)들은 제2연결전극(BE2)을 통해 연결될 수 있다.
이러한, 구동 전극(TE) 및 감지 전극(RE)은 각각 터치 주변 영역(TPA)에 배치된 구동 배선(TL) 및 감지 배선(RL)과 연결될 수 있다. 구동 배선(TL) 및 감지 배선(RL)은 터치 패드(TP)들에 연결되어, 터치 패드에 연결된 센서 구동부와 신호를 주고 받을 수 있다. 이 경우, 메인표시영역(MDA)에 배치된 구동 전극(TE)과 감지 전극(RE) 간의 정전용량의 변화에 의해서, 사용자의 터치 여부를 판단할 수 있다.
컴포넌트영역(CA)에는 서로 이격되어 배치된 터치 전극(SE)들을 포함할 수 있다. 터치 전극(SE)들 각각은 터치 배선(SEL)에 연결될 수 있다. 터치 배선(SEL)들은 터치 패드(TP)들에 연결되어, 터치 패드에 연결된 센서 구동부와 신호를 주고 받을 수 있다. 이 경우, 컴포넌트영역(CA)에 배치된 터치 전극(SE)의 자기 정전 용량(Cs)에 충전된 전압을 감지함으로써, 사용자의 터치 여부를 판단할 수 있다.
컴포넌트영역(CA)에도 구동 전극 및 감지 전극을 배치해서 상호 용량 방식으로 터치 여부를 감지할 수 있다. 다만, 컴포넌트영역(CA)은 투과영역(TA)을 구비하는 바, 투과영역(TA)의 투과율을 확보하기 위해서 구동 전극과 감지 전극의 이격거리를 크게 하는 경우, 구동 전극과 감지 전극간의 정전용량 변화를 감지하기 어려울 수 있다.
본 실시예에 있어서는, 컴포넌트영역(CA)은 자기 정전 용량 방식으로 터치 여부를 감지하는 구조를 채용하여, 투과영역(TA)에 터치 전극이 최소한으로 배치되게 할 수 있다. 이에 따라, 투과영역(TA)의 투과율이 향상될 수 있다.
도 58 및 도 59는 실시예들에 따른 터치스크린층의 일부를 확대한 평면도이다. 구체적으로 컴포넌트영역(CA)과 그 주변의 메인표시영역(MDA)의 확대도이다. 도 58 및 도 59에서는 일부 구동 전극(TE) 및 일부 감지 전극(RE) 만을 도시하고 있으며, 더 많은 터치 전극들은 생략되어 있다.
도 58 및 도 59를 참조하면, 메인표시영역(MDA)에는 x 방향으로 나열된 감지 전극(RE)들이 배치되며, y 방향으로 나열된 구동 전극(TE)들이 배치될 수 있다. 컴포넌트영역(CA)의 좌측 및 우측에 배치된 감지 전극(RE)들은 제2연결전극(BE2)에 의해서 연결될 수 있다. 제2연결전극(BE2)은 컴포넌트영역(CA)을 x 방향으로 가로질러 배치될 수 있다. 제2연결전극(BE2)은 감지 전극(RE)과 동일한 층에 배치되어, 감지 전극(RE)과 일체로 구비될 수 있다.
컴포넌트영역(CA)의 상측 및 하측에 배치된 구동 전극(TE)들은 제1연결전극(BE1)에 의해서 연결될 수 있다. 제1연결전극(BE1)은 컴포넌트영역(CA)을 y 방향으로 가로질러 배치될 수 있다. 제1연결전극(BE1)은 구동 전극(TE)과 다른 층에 배치되어 컨택홀(CNT)을 통해 구동 전극(TE)과 접속될 수 있다.
제1연결전극(BE1) 및 제2연결전극(BE2)은 투과영역(TA)의 투과율을 확보하기 위해서 투과영역(TA)의 중앙부에 배치되지 않고, 컴포넌트영역(CA)에서 화소그룹(PG) 쪽으로 치우쳐 배치될 수 있다. 일부 실시예에서, 상기 제1연결전극(BE1) 및 제2연결전극(BE2)은 컴포넌트영역(CA)의 화소회로를 연결하는 배선들, 예컨대, 스캔선 및 데이터선들과 중첩되도록 배치될 수 있다. 또는, 제1연결전극(BE1) 및 제2연결전극(BE2)은 하부금속층과 중첩되도록 배치될 수 있다.
컴포넌트영역(CA)에는 도 58과 같이 화소그룹(PG)들에 각각 대응하여 배치된 터치 전극(SE)들이 배치될 수 있다. 또는, 도 59와 같이 복수의 화소그룹(PG)들에 대응하여 하나의 터치 전극(SE)이 배치될 수 있다.
터치 전극(SE)들 각각은 터치 배선(SEL)과 연결될 수 있다. 터치 배선(SEL)은 터치 전극(SE)과 다른 층에 배치될 수 있다. 이에 따라, 터치 배선(SEL)은 컨택홀(CNT)을 통해서 터치 전극(SE)에 접속할 수 있다. 터치 배선(SEL)은 투과영역(TA)의 투과율을 확보하기 위해서 투과영역(TA)의 중앙부에 배치되지 않고, 컴포넌트영역(CA)에서 화소그룹(PG) 쪽으로 치우쳐 배치될 수 있다. 일부 실시예에서, 상기 터치 배선(SEL)은 컴포넌트영역(CA)의 화소회로를 연결하는 배선들, 예컨대, 스캔선 및 데이터선들과 중첩되도록 배치될 수 있다. 또는, 터치 배선(SEL)은 하부금속층(BML)과 중첩되도록 배치될 수 있다.
도 59와 같이, 복수의 화소그룹(PG)들에 대응하여 하나의 터치 전극(SE)이 배치되는 경우, 각 화소그룹(PG)에 배치된 터치 전극 영역은 제3연결전극(BE3) 및 제4연결전극(BE4)에 의해 연결될 수 있다. 즉, 터치 전극(SE)은 투과영역(TA)에 대응하여 개구을 구비할 수 있다. 제3연결전극(BE3)은 터치 전극(SE)과 동일층에 배치될 수 있으며, 제4연결전극(BE4)은 터치 전극(SE)과 다른층에 배치되어 컨택홀(CNT)을 통해 터치 전극(SE)과 연결될 수 있다.
일부 실시예에서, 구동 전극(TE), 감지 전극(RE), 터치 전극(SE), 제2연결전극(BE1), 제3연결전극(BE3)은 제2터치 도전층(TCL2, 도 51a 참조)으로 구비될 수 있다. y 방향으로 연장된 제1연결전극(BE1), 제4연결전극(BE4), 터치 배선(SEL)은 제1터치 도전층(TCL1, 도 51a 참조)으로 구비될 수 있다. 구동 전극(TE), 감지 전극(RE), 터치 전극(SE)들 메쉬 구조 또는 그물망 구조로 구비될 수 있다. 또는 구동 전극(TE), 감지 전극(RE), 터치 전극(SE)들 중 적어도 일부는 메시 구조를 가지지 않고 평면상 사각형으로 구비될 수 있다. 이 경우, 구동 전극(TE), 감지 전극(RE), 터치 전극(SE)들은 투명 전도성 물질로 구비될 수 있다.
도 60 내지 도 62는 실시예들에 따른 표시 패널의 일부를 개략적으로 도시한 단면도이다. 도 60 내지 도 62는 표시 패널의 메인표시영역(MDA)이 미러 영역(mirror area, MA)을 포함하는 것을 중심으로 설명한다. 도 60 내지 도 62에 있어서, 도 17과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 60을 참조하면, 표시 패널(10)은 미러 부재(MRM)를 포함할 수 있으며, 표시 패널(10)의 메인표시영역(MDA)은 미러 영역(MA)을 포함할 수 있다. 미러 영역(MA)은 표시 패널(10)의 외부에서 입사되는 광을 반사시키는 영역일 수 있다. 표시 패널(10)은 미러 부재(MRM)를 포함함으로써 미러 기능을 수행할 수 있다. 미러 부재(MRM)는 밀봉기판(ENS)의 일 면에 배치될 수 있다. 미러 부재(MRM)는 제1미러막(MR1), 및 제2미러막(MR2)을 포함할 수 있다.
제1미러막(MR1)은 밀봉기판(ENS)의 일 면에 배치되며, 메인 유기발광다이오드(OLED)들의 발광영역에 대응하는 개구(MR1_OP)를 포함할 수 있다. 또는 제1미러막(MR1)은 표시요소들, 예컨대, 메인 유기발광다이오드(OLED)들의 발광영역의 일 측에 배치된 미러 영역(MA)에 대응하여 배치될 수 있다. 이러한, 제1미러막(MR1)은 알루미늄(Al), 크롬(Cr), 은(Ag), 철(Fe), 플라티늄(Pt), 수은(Hg), 니켈(Ni), 텅스텐(W), 바나듐(V), 및 몰리브덴(Mo) 등을 포함하며 단층 또는 다층으로 구비될 수 있다.
제2미러막(MR2)은 제1미러막(MR1) 및 밀봉기판(ENS)의 일 면에 배치되며, 미러 영역(MA) 및 제1미러막(MR1)의 개구(MR1_OP) 내부에 위치할 수 있다. 제2미러막(MR2)은 제1미러막(MR1)의 개구(MR1_OP)에서 발생될 수 있는 난반사를 감소시키기 위한 것일 수 있다. 제2미러막(MR2)은 알루미늄(Al), 크롬(Cr), 은(Ag), 철(Fe), 플라티늄(Pt), 수은(Hg), 니켈(Ni), 텅스텐(W), 바나듐(V), 및 몰리브덴(Mo), 또는 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
제1미러막(MR1)의 반사율은 제2미러막(MR2)의 반사율보다 높을 수 있다. 제2미러막(MR2)은 상기 제1미러막(MR1)의 두께보다 얇은 두께로 구비될 수 있다. 제1미러막(MR1)은 미러 영역(MA)에만 위치하고 상대적으로 높은 반사율을 가지므로, 미러 영역(MA)의 반사율을 높일 수 있다. 또한, 제2미러막(MR2)은 메인표시영역(MDA)의 모든 영역에 위치하고 상대적으로 낮은 반사율 및 얇은 두께를 가지므로, 메인 유기발광다이오드(OLED)에서 방출하는 광을 외부로 투과시킬 수 있다.
도 61을 참조하면, 미러 부재(MRM)의 제2미러막(MR2)과 제1미러막(MR1) 사이에는 미러 절연층(MRI)이 배치될 수 있다. 밀봉기판(ENS)의 일 면에 순차적으로 제2미러막(MR2), 미러 절연층(MRI), 및 제1미러막(MR1)이 배치될 수 있다.
제2미러막(MR2)은 메인 유기발광다이오드(OLED)의 발광영역 및 미러 영역(MA)에 배치되고, 제1미러막(MR1)는 미러 영역(MA)에 배치될 수 있다. 제1미러막(MR1)은 유기발광다이오드(OLED)의 발과영역에 대응한 개구(MR1_OP)를 구비할 수 있다. 제1미러막(MR1)의 반사율은 제2미러막(MR2)의 반사율보다 높게 구비될 수 있다.
본 실시예에서, 제2미러막(MR2)은 자기 정전 용량 방식(Self Capacitance)의 터치 스크린층의 터치 전극으로서 기능할 수 있다. 그러나, 본 발명은 이에 한정되는 것이 아니며, 상기 제1미러막(MR1)이 자기 정전 용량 방식(Self Capacitance)의 터치 스크린층의 터치 전극으로서 기능할 수도 있다. 또한, 제1미러막(MR1) 및 제2미러막(MR2)이 모두 자기 정전 용량 방식(Self Capacitance)의 터치 스크린층의 터치 전극으로서 기능할 수도 있다.
제2미러막(MR2)이 자기 정전 용량 방식(Self Capacitance)의 터치 스크린층의 터치 전극으로서 기능하는 경우, 제2미러막(MR2)는 소정의 사이즈로 패터닝되어 구비될 수 있다.제2미러막(MR2)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 투명 도전성 산화물로 구비될 수 있다.
도 60 및 도 61에 있어서는 표시 패널(10)의 밀봉부재로 밀봉기판(ENS)가 적용된 경우를 예로 들어 설명하였으나, 표시 패널(10)의 밀봉부재로 박막봉지층이 적용되는 경우에도 미러 부재(MRM)가 적용될 수 있다.
도 62를 참조하면, 표시 패널(10)의 박막봉지층(TFEL) 상부에는 미러 부재(MRM)가 배치될 수 있다. 미러 부재(MRM)는 제1미러막(MR1) 및 제2미러막(MR2)을 포함할 수 있으며, 제1미러막(MR1)과 제2미러막(MR2) 사이에는 미러 절연층(MRI)가 배치될 수 있다.
제1미러막(MR1)은 제2미러막(MR2)보다 높은 반사율을 구비할 수 있으며, 제1미러막(MR1)은 메인 유기발광다이오드(OLED)의 발광영역에 대응하여 개구(MR1_OP)를 구비할 수 있다. 제1미러막(MR1)은 미러 영역(MA)에 배치되고, 제2미러막(MR2)는 미러 영역(MA) 및 메인 유기발광다이오드(OLED)의 발광영역에 대응하여 배치될 수 있다.
박막봉지층(TFEL) 상부에는 제2미러막(MR2), 미러 절연층(MRI), 및 제1미러막(MR1)이 순차 적층되어 구비될 수 있다. 본 실시예에서, 제2미러막(MR2)은 자기 정전 용량 방식(Self Capacitance)의 터치 스크린층의 터치 전극으로서 기능할 수 있다. 그러나, 본 발명은 이에 한정되는 것이 아니며, 상기 제1미러막(MR1)이 자기 정전 용량 방식(Self Capacitance)의 터치 스크린층의 터치 전극으로서 기능할 수도 있다. 또한, 제1미러막(MR1) 및 제2미러막(MR2)이 모두 자기 정전 용량 방식(Self Capacitance)의 터치 스크린층의 터치 전극으로서 기능할 수도 있다.
제2미러막(MR2)이 자기 정전 용량 방식(Self Capacitance)의 터치 스크린층의 터치 전극으로서 기능하는 경우, 제2미러막(MR2)는 소정의 사이즈로 패터닝되어 구비될 수 있다. 제2미러막(MR2)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 투명 도전성 산화물로 구비될 수 있다.
도 63 및 도 64는 실시예들에 따른 표시 패널의 일부를 개략적으로 도시한 단면도이다. 도 63 및 도 64는 표시 패널의 컴포넌트영역(CA)이 미러 영역(mirror area, MA)을 포함하는 것을 중심으로 설명한다. 도 63 및 도 64에 있어서, 도 17과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 63을 참조하면, 표시 패널(10)은 미러 부재(MRM)를 포함할 수 있으며, 표시 패널(10)의 컴포넌트영역(CA)은 미러 영역(MA)을 포함할 수 있다. 미러 부재(MRM)는 밀봉기판(ENS)의 일 면에 배치될 수 있으며, 미러 부재(MRM)는 제1미러막(MR1), 및 제2미러막(MR2)을 포함할 수 있다.
제1미러막(MR1)은 밀봉기판(ENS)의 일 면에 배치되며, 보조 유기발광다이오드(OLED')들의 발광영역에 대응하는 개구(MR1_OP1) 및 투과영역(TA)에 대응하는 개구(MR1_OP2)를 포함할 수 있다.
제2미러막(MR2)은 제1미러막(MR1) 및 밀봉기판(ENS)의 일 면에 배치되며, 미러 영역(MA) 및 제1미러막(MR1)의 개구(MR1_OP1, MR1_OP2)들 내부에 위치할 수 있다. 제2미러막(MR2)은 제1미러막(MR1)의 개구(MR1_OP1, MR1_OP2)들에서 발생될 수 있는 난반사를 감소시키기 위한 것일 수 있다.
제1미러막(MR1)의 반사율은 제2미러막(MR2)의 반사율보다 높을 수 있다. 제2미러막(MR2)은 상기 제1미러막(MR1)의 두께보다 얇은 두께로 구비될 수 있다. 제1미러막(MR1)은 미러 영역(MA)에만 위치하고 상대적으로 높은 반사율을 가지므로, 미러 영역(MA)의 반사율을 높일 수 있다. 또한, 제2미러막(MR2)은 컴포넌트영역(CA)의 모든 영역에 위치하고 상대적으로 낮은 반사율 및 얇은 두께를 가지므로, 보조 유기발광다이오드(OLED')에서 방출하는 광을 외부로 투과시킬 수 있으며, 컴포넌트영역(CA) 하부에 배치되는 컴포넌트(40, 도 2 참조)로 입사되는 광을 투과시킬 수 있다.
도 63에 있어서는 제2미러막(MR2)이 컴포넌트영역(CA)의 모든 영역에 위치하는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 도 64와 같이, 제2미러막(MR2)은 투과영역(TA)에 대응한 개구(MR2_OP)를 가질 수 있다. 투과영역(TA)에는 표시요소가 배치되지 않는 바, 표시 요소에 의한 난반사는 적게 발생될 수 있다. 이에 따라, 제2미러막(MR2)에 투과영역(TA)에 대응한 개구(MR2_OP)를 형성함으로써, 투과영역(TA)의 투과율을 향상시킬 수 있다.
한편, 도시되지 않았으나, 컴포넌트영역(CA)에 있어서, 제1미러막(MR1)과 제2미러막(MR2) 사이에는 절연층이 배치될 수 있다. 도 63 및 도 64에서는 표시 패널(10)의 밀봉부재(ENCM)로 밀봉기판(ENS)이 적용된 경우를 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않는다. 표시패널(10)의 밀봉부재(ENCM)로 박막봉지층이 적용된 표시 패널의 컴포넌트영역에도 미러 부재가 적용될 수 있음은 물론이다.
도 65는 일 실시예에 따른 표시 패널을 보여주는 사시도이다. 도 66은 일 실시예에 따른 표시 패널을 보여주는 전개도이다. 도 67은 도 65의 표시 패널의 일 예를 보여주는 정면도이다. 도 68은 도 65의 표시 패널의 일 예를 보여주는 배면도이다. 도 69는 도 65의 표시 패널의 일 예를 보여주는 일 측면도이다. 도 65 내지 도 69는 표시 패널의 상면부와 상면부로부터 연장된 4개의 측면부에 영상이 디스플레이되는 4면 에지 디스플레이를 중심으로 설명한다.
도 65 내지 도 69를 참조하면, 표시 패널(10)은 상면부(PS), 제1 측면부(SS1), 제2 측면부(SS2), 제3 측면부(SS3), 제4 측면부(SS4), 제1 코너부(CS1), 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4)를 갖는 기판(100)을 포함할 수 있다.
상면부(PS)는 구부러지지 않고 평탄하게 형성된 면일 수 있다. 상면부(PS)는 제1 방향(x 방향)의 단변과 제2 방향(y 방향)의 장변을 갖는 사각형의 면일 수 있다. 상면부(PS)에서 단변과 장변이 만나는 코너는 소정의 곡률을 가져 구부러지도록 형성될 수 있다. 상면부(PS)는 표시 패널(10)의 상면일 수 있다.
제1 측면부(SS1)는 상면부(PS)의 제1 측으로부터 연장될 수 있다. 제1 측면부(SS1)는 상면부(PS)의 좌측으로부터 연장될 수 있다. 제1 측면부(SS1)는 제1 벤딩 라인(BL1)에서 구부러질 수 있다. 제1 벤딩 라인(BL1)은 상면부(PS)와 제1 측면부(SS1)의 경계일 수 있다. 제1 측면부(SS1)는 평면 상에서 바라볼 때 제3 방향(z 방향)의 단변과 제2 방향(y 방향)의 장변을 갖는 사각형의 면일 수 있다. 제1 측면부(SS1)는 표시 패널(10)의 좌측면일 수 있다.
제2 측면부(SS2)는 상면부(PS)의 제2 측으로부터 연장될 수 있다. 제2 측면부(SS2)는 상면부(PS)의 하측으로부터 연장될 수 있다. 제2 측면부(SS2)는 제2 벤딩 라인(BL2)에서 구부러질 수 있다. 제2 벤딩 라인(BL2)은 상면부(PS)와 제2 측면부(SS2)의 경계일 수 있다. 제2 측면부(SS2)는 평면 상에서 바라볼 때 제3 방향(z 방향)의 단변과 제1 방향(x 방향)의 장변을 갖는 사각형의 면일 수 있다. 제2 측면부(SS2)는 표시 패널(10)의 하측면일 수 있다.
제3 측면부(SS3)는 상면부(PS)의 제3 측으로부터 연장될 수 있다. 제3 측면부(SS3)는 상면부(PS)의 상측으로부터 연장될 수 있다. 제3 측면부(SS3)는 제3 벤딩 라인(BL3)에서 구부러질 수 있다. 제3 벤딩 라인(BL3)은 상면부(PS)와 제3 측면부(SS3)의 경계일 수 있다. 제3 측면부(SS3)는 평면 상에서 바라볼 때 제3 방향(z 방향)의 단변과 제1 방향(x 방향)의 장변을 갖는 사각형의 면일 수 있다. 제3 측면부(SS3)는 표시 패널(10)의 상측면일 수 있다.
제4 측면부(SS4)는 상면부(PS)의 제4 측으로부터 연장될 수 있다. 제4 측면부(SS4)는 상면부(PS)의 우측으로부터 연장될 수 있다. 제4 측면부(SS4)는 제4 벤딩 라인(BL4)에서 구부러질 수 있다. 제4 벤딩 라인(BL4)은 상면부(PS)와 제4 측면부(SS4)의 경계일 수 있다. 제4 측면부(SS4)는 평면 상에서 바라볼 때 제3 방향(z 방향)의 단변과 제2 방향(y 방향)의 장변을 갖는 사각형의 면일 수 있다. 제4 측면부(SS4)는 표시 패널(10)의 우측면일 수 있다.
제1 코너부(CS1)는 제1 측면부(SS1)와 제2 측면부(SS2) 사이에 배치될 수 있다. 제1 코너부(CS1)의 폭은 제1 측면부(SS1)의 폭과 제2 측면부(SS2)의 폭보다 작을 수 있다. 그러므로, 제1 측면부(SS1)의 일부와 제2 측면부(SS2)의 일부 사이에는 빈 공간(ES)이 마련될 수 있다.
제2 코너부(CS2)는 제1 측면부(SS1)와 제3 측면부(SS3) 사이에 배치될 수 있다. 제2 코너부(CS2)의 폭은 제1 측면부(SS1)의 폭과 제3 측면부(SS3)의 폭보다 작을 수 있다. 그러므로, 제1 측면부(SS1)의 일부와 제3 측면부(SS3)의 일부 사이에는 빈 공간(ES)이 마련될 수 있다.
제3 코너부(CS3)는 제2 측면부(SS2)와 제4 측면부(SS4) 사이에 배치될 수 있다. 제3 코너부(CS3)의 폭은 제2 측면부(SS2)의 폭과 제4 측면부(SS4)의 폭보다 작을 수 있다. 그러므로, 제2 측면부(SS2)의 일부와 제4 측면부(SS4)의 일부 사이에는 빈 공간(ES)이 마련될 수 있다.
제4 코너부(CS4)는 제3 측면부(SS3)와 제4 측면부(SS4) 사이에 배치될 수 있다. 제4 코너부(CS4)의 폭은 제3 측면부(SS3)의 폭과 제4 측면부(SS4)의 폭보다 작을 수 있다. 그러므로, 제3 측면부(SS3)의 일부와 제4 측면부(SS4)의 일부 사이에는 빈 공간(ES)이 마련될 수 있다.
패드 영역(PDA)은 제2 측면부(SS2)의 일 측으로부터 연장될 수 있다. 패드 영역(PDA)은 제5 벤딩 라인(BL5)에서 구부러질 수 있다. 제5 벤딩 라인(BL5)은 제2 측면부(SS2)와 패드 영역(PDA)의 경계일 수 있다. 패드 영역(PDA)은 평면 상에서 바라볼 때 제2 방향(y 방향)의 단변과 제1 방향(x 방향)의 장변을 갖는 사각형의 면일 수 있다. 패드 영역(PDA)은 표시 패널(10)의 상면과 마주보는 하면일 수 있다.
상면부(PS)는 메인 영상을 표시하는 메인표시영역(MDA)을 포함할 수 있다. 상면부(PS)는 비표시영역를 포함하지 않을 수 있으며, 이로 인해 상면부(PS) 전체는 메인표시영역(MDA)일 수 있다. 상면부(PS)에는 컴포넌트영역(CA)이 배치될 수 있다. 도면에서는 컴포넌트영역(CA)이 메인표시영역(MDA)으로 둘러싸인 경우를 도시하고 있으나, 컴포넌트영역(CA)은 도 8a 내지 도 8i 등을 참고하여 설명한 다양한 배치 및 형상이 적용될 수 있다.
제1 측면부(SS1)는 제1 서브 영상을 표시하는 제1 서브 표시영역(SDA1)과 제1 비표시영역(NDA1)을 포함할 수 있다. 제1 비표시영역(NDA1)은 도 66과 같이 제1 측면부(SS1)의 상측 가장자리, 좌측 가장자리, 및 하측 가장자리에 배치될 수 있다. 제1 서브 표시영역(SDA1)은 메인표시영역(MDA)의 좌측으로부터 연장될 수 있다. 제1 서브 표시영역(SDA1)은 제1 측면부(SS1)에서 제1 비표시영역(NDA1)를 제외한 영역일 수 있다.
제2 측면부(SS2)는 제2 서브 영상을 표시하는 제2 서브 표시영역(SDA2)과 제2 비표시영역(NDA2)을 포함할 수 있다. 제2 비표시영역(NDA2)은 도 66과 같이 제2 측면부(SS2)의 좌측 가장자리, 하측 가장자리, 및 우측 가장자리에 배치될 수 있다. 제2 서브 표시영역(SDA2)은 메인표시영역(MDA)의 하측으로부터 연장될 수 있다. 제2 서브 표시영역(SDA2)은 제2 측면부(SS2)에서 제2 비표시영역(NDA2)를 제외한 영역일 수 있다.
제3 측면부(SS3)는 제3 서브 영상을 표시하는 제3 서브 표시영역(SDA3)과 제3 비표시영역(NDA3)을 포함할 수 있다. 제3 비표시영역(NDA3)은 도 66과 같이 제3 측면부(SS3)의 좌측 가장자리, 상측 가장자리, 및 우측 가장자리에 배치될 수 있다. 제3 서브 표시영역(SDA3)은 메인표시영역(MDA)의 상측으로부터 연장될 수 있다. 제3 서브 표시영역(SDA3)은 제3 측면부(SS3)에서 제3 비표시영역(NDA3)을 제외한 영역일 수 있다.
제4 측면부(SS4)는 제4 서브 영상을 표시하는 제4 서브 표시영역(SDA4)과 제4 비표시영역(NDA4)을 포함할 수 있다. 제4 비표시영역(NDA4)은 도 66과 같이 제4 측면부(SS4)의 상측 가장자리, 우측 가장자리, 및 하측 가장자리에 배치될 수 있다. 제4 서브 표시영역(SDA4)은 메인표시영역(MDA)의 우측으로부터 연장될 수 있다. 제4 서브 표시영역(SDA4)은 제4 측면부(SS4)에서 제4 비표시영역(NDA4)을 제외한 영역일 수 있다.
제1 코너부(CS1), 제2 코너부(CS2), 제3 코너부(CS3), 및 제4 코너부(CS4)는 비표시영역일 수 있으나, 이에 한정되지 않는다. 제1 코너부(CS1)의 일부, 제2 코너부(CS2)의 일부, 제3 코너부(CS3)의 일부, 및 제4 코너부(CS4)의 일부는 영상이 표시되는 표시영역일 수 있다. 이 경우, 제1 코너부(CS1)의 일부, 제2 코너부(CS2)의 일부, 제3 코너부(CS3)의 일부, 및 제4 코너부(CS4)의 일부는 메인표시영역(MDA)으로부터 연장될 수 있다.
도 70a 및 도 70b는 일 실시예에 따른 표시 패널을 보여주는 전개도의 일부를 나타낸다. 도 70a 및 도 70b의 실시예는 컴포넌트영역(CA)이 표시 패널(10)의 측면부에 배치되는 것에서 도 66의 실시예와 차이가 있다.
도 70a을 참조하면, 컴포넌트영역(CA)은 표시 패널(10)의 상면부(PS) 및 제3 측면부(SS3)의 경계에 배치될 수 있다. 이에 따라, 컴포넌트영역(CA)은 메인표시영역(MDA)의 일부와 제3 서브 표시영역(SDA3)의 일부로 둘러싸일 수 있다. 컴포넌트영역(CA)은 제3 벤딩 라인(BL3)과 중첩되도록 배치되어, 컴포넌트영역(CA)은 벤딩된 영역에 배치될 수 있다. 마찬가지로, 컴포넌트영역(CA)은 제1 벤딩 라인(BL1), 제2 벤딩 라인(BL2), 및/또는 제4 벤딩 라인(BL4)과 중첩되어 형성될 수 있다.
표시 패널(10)의 벤딩 영역은 외부 광에 의한 반사가 다른 영역에 비해서 클 수 있다. 따라서, 표시 패널(10)의 벤딩 영역에 컴포넌트영역(CA)을 배치하는 경우, 컴포넌트영역(CA)의 시인성을 줄일 수 있다. 컴포넌트영역(CA)의 해상도는 메인표시영역(MDA)에 비해서 작을 수 있는 바, 이러한 해상도 차이를 사용자가 시인하지 않는 것이 유리할 수 있다.
도 70b를 참조하면, 컴포넌트영역(CA)은 제1 측면부(SS1)에 배치된 제1컴포넌트영역(CA1), 상면부(PS)에 배치된 제2컴포넌트영역(CA2), 제4 측면부(SS4)에 배치된 제3컴포넌트영역(CA3)을 포함할 수 있다.
제1컴포넌트영역(CA1), 제2컴포넌트영역(CA2), 제3컴포넌트영역(CA3)은 표시 패널(10)의 전개도상에서 일직선 상에 배치될 수 있다. 제1컴포넌트영역(CA1)의 하부에는 제1컴포넌트(41)가 배치되며, 제2컴포넌트영역(CA2)의 하부에는 제2컴포넌트(42), 제3컴포넌트영역(CA3)의 하부에는 제3컴포넌트(43)가 배치될 수 있다. 제1 내지 제3컴포넌트(41~43)가 카메라 장치인 경우, 이러한 배치에 의해서 다양한 각도에 의한 영상을 촬영할 수 있다. 예컨대, 표시 패널(10)을 사용자가 움직이지 않더라도, 파노라마 촬영이 가능할 수 있다.
도 71은 일 실시예에 따른 표시 패널을 보여주는 전개도의 일부를 나타낸다. 도 71의 실시예는 표시 패널(10의 일 측면부가 영상을 표시하지 않는 것에서 서 도 66의 실시예와 차이가 있다.
도 71을 참조하면, 제3 측면부(SS3)는 서브 표시영역을 포함하지 않으며, 제3 비표시영역(NDA3)만을 포함할 수 있다. 컴포넌트영역(CA)은 상면부(PS)에 배치되되, 제3 측면부(SS3)에 인접하게 배치될 수 있다. 이에 따라, 컴포넌트영역(CA)가 연결되는 로드 매칭부(LM) 및/또는 더미 화소회로(DPC)는 컴포넌트영역(CA)과 인접한 제3측면부(SS3)에 배치될 수 있다.
로드 매칭부(LM) 및/또는 더미 화소회로(DPC)는 컴포넌트영역(CA) 근처의 주변영역(DPA)에 배치되어 제1 로드 연결선(LW1)을 통해 메인표시영역(MDA)에 배치된 메인 부화소(Pm)들의 화소회로와 전기적으로 연결될 수 있다. 예컨대, 제1 로드 연결선(LW1)은 메인 부화소(Pm)를 지나는 스캔선(SL)과 컨택홀(CNTL1)을 통해 연결될 수 있다. 일 실시예에 있어서, 제1 로드 연결선(LW1)은 하부 금속층(BML, 도 17 참조)과 동일한 층에 동일한 물질로 구비될 수 있다. 컴포넌트영역(CA)을 지나는 스캔선(SL) 중 일부는 보조 부화소(Pa)의 화소회로와 연결될 수 있는 바, 제1 로드 연결선(LW1)은 스캔선(SL)과 다른 층에 배치되는 도전층으로 구비될 수 있다.
컴포넌트영역(CA)에 배치되는 단위 면적 당 보조 부화소(Pa)의 개수는 메인표시영역(MDA)에 배치되는 단위 면적 당 메인 부화소(Pm)의 개수보다 적게 구비될 수 있는 바, 컴포넌트영역(CA)을 지나는 스캔선(SL)에 걸리는 로드(load)는 메인표시영역(MDA) 만을 지나는 스캔선에 걸리는 로드(load)와 다르게 구비될 수 있다. 이에 따라, 표시영역(DA) 내의 휘도 불균일 현상이 발생할 수 있다. 본 실시예에서는 로드 매칭부(LM) 및/또는 더미 화소회로(DPC)를 도입하여, 표시영역(DA) 전체의 전기적 로드를 균일하게 하여 휘도 균일성을 확보할 수 있다.
로드 매칭부(LM) 및/또는 더미 화소회로(DPC)는 복수로 구비될 수 있으며, 복수의 로드 매칭부(LM) 및/또는 더미 화소회로(DPC)들은 제2 로드 연결선(LW2)을 통해 서로 전기적으로 연결될 수 있다. 복수의 로드 매칭부(LM) 및/또는 더미 화소회로(DPC)들을 전기적으로 연결함에 따라, 등전위 영역을 확대하여 정전기에 의한 표시영역(DA)의 손상을 방지할 수 있다.
도 72는 일 실시예에 따른 표시 패널을 보여주는 단면도의 일부를 나타낸다. 도 72의 실시예는 제2 측면부와 제3 측면부가 상면부로부터 구부러진 곡률이 서로 다르다는 점에서 도 69의 실시예와 차이가 있다.
도 72를 참조하면, 컴포넌트영역(CA)은 상면부(PS)에 배치되되, 제3 측면부(SS3)에 인접하게 배치될 수 있다. 컴포넌트(40)는 컴포넌트영역(CA) 하부에 중첩되어 배치되는 바, 컴포넌트(40)의 사이즈에 따라, 제3 측면부(SS3)가 구부러지는 곡률 반경이 변경될 수 있다. 일부 실시예에서, 컴포넌트(40)가 인접하게 배치된 제3 측면부(SS3)가 상면부(PS)로부터 구부러진 곡률 반경(R2)은 제2 측면부(SS2)가 상면부(PS)로부터 구부러진 곡률 반경(R1)보다 클 수 있다.(R2 > R1)
마찬가지로, 컴포넌트(40)가 인접한 제3 측면부(SS3)가 상면부(PS)로부터 구부러진 곡률 반경(R2)은 제1 측면부(SS1)가 상면부(PS)로부터 구부러진 곡률 반경이나 제4 측면부(SS4)가 상면부(PS)로부터 구부러진 곡률 반경보다 클 수 있다.
도 73a 내지 73c는 일 실시예에 따른 표시 패널과 표시 패널 하부에 배치된 컴포넌트의 위치 관계를 나타낸 도면이다. 도 73a 내지 도 73c는 도 69의 표시 패널의 일부를 도시한다.
도 73a을 참조하면, 표시 패널(10)의 컴포넌트영역(CA)은 표시 패널(10)의 상면부(PS)에 배치되며, 컴포넌트영역(CA)은 제3 측면부(SS3)에 인접하도록 배치될 수 있다. 이 경우, 컴포넌트(40)의 크기로 인해, 컴포넌트(40)의 수광면(40S)이 컴포넌트영역(CA)을 바라보고 배치되기 어려울 수 있다. 이 경우, 컴포넌트(40)의 수광면(40S)은 제3 측면부(SS3)를 향하도록 배치하고, 컴포넌트(40)의 수광면(40S) 앞에 광경로를 바꿔주는 반사경(MR40)을 배치할 수 있다.
도 73b를 참조하면, 표시 패널(10)의 컴포넌트영역(CA)은 표시 패널(10)의 상면부(PS)에 배치되며, 컴포넌트(40)는 제3 측면부(SS3)의 하면에 부착될 수 있다. 이 경우, 컴포넌트(40)의 수광면(40S)은 제3 측면부(SS3)를 향하는 반대 방향(-y 방향)으로 배치시키고, 수광면(40S) 앞에 광경로를 바꿔주는 반사경(MR40)을 배치할 수 있다.
도 73c를 참조하면, 표시 패널(10)의 컴포넌트영역(CA)은 표시 패널(10)의 상면부(PS) 및 제3 측면부(SS3)에 걸쳐서 배치될 수 있다. 이 경우, 컴포넌트(40)의 수광면(40S)은 상면부(PS)와 제3 측면부(SS3) 사이를 바라보도록 배치될 수 있다. 컴포넌트(40)의 수광면(40S)은 상면부(PS)에 대해서 다양한 각도로 배치될 수 있다.
도 74는 일 실시예에 따른 표시 장치의 개략적인 사시도이다. 도 75는 도 74의 표시 장치가 접힌 상태를 나타낸다.
도 74를 참조하면, 표시 장치(1)는 하부 커버(90) 및 표시 패널(10)을 포함할 수 있다. 하부 커버(90)는 표시 패널(10)의 각 부분들을 지지하는 제1 부분(91) 및 제2 부분(92)을 포함할 수 있다. 하부 커버(90)는 제1 부분(91) 및 제2 부분(92) 사이의 폴딩축(FAX)을 중심으로 접힐 수 있다. 일 실시예로서 제1 부분(91) 및 제2 부분(92) 사이의 제3 부분(93)은 힌지 구조를 가질 수 있다.
표시 패널(10)은 메인표시영역 및 컴포넌트영역을 포함하는 표시영역을 구비한다. 표시 패널(10)은 하부 커버(90)와 함께 접힐 수 있는데, 표시영역을 가로지르는 폴딩축(FAX)을 중심으로 접힌 표시 패널(10)의 표시영역의 부분들은 서로 마주볼 수 있다. 이하에서는 설명의 편의상, 화면 영역인 표시영역 중 폴딩축(FAX)을 중심으로 양측에 배치된 부분들을 각각 제1_1 표시영역(DA1_1)과 제1_2 표시영역(DA1_2)으로 부른다. 제1_1 표시영역(DA1_1)에는 제1컴포넌트영역(CA1)이 배치되고, 제1_2 표시영역(DA1_2)에는 제2컴포넌트영역(CA2)이 배치될 수 있다.
표시 장치(1)는 폴딩축(FAX)을 중심으로 접힐 수 있으며, 이 경우 표시 패널(10)의 제1_1 표시영역(DA1_1)과 제1_2 표시영역(DA1_2)은 서로 마주볼 수 있다. 이 때, 제1_1 표시영역(DA1_1)의 내측에 배치된 제1컴포넌트영역(CA1)과 제1_2 표시영역(DA1_2)의 내측에 배치된 제2컴포넌트영역(CA2)도 서로 마주보도록 배치될 수 있다. 즉, 표시 장치(1)가 접혔을 때, 제1컴포넌트영역(CA1)은 제2컴포넌트영역(CA2)과 중첩될 수 있다.
표시 장치(1)는 표시 패널(10)의 이미지 면, 예컨대 표시영역과 다른 방향을 향해 이미지를 표시할 수 있는 서브 표시 패널(10S)을 더 포함할 수 있다. 도 75를 참조하면, 접힌 표시 장치(1)에서 서브 표시 패널(10S)은 표시 패널(10)과 다른 방향을 향해 노출된 표시영역(이하, 서브 표시영역이라 함, SDA)을 통해 이미지를 표시할 수 있다. 서브 표시 패널(10S)은 하부 커버(90)의 일 부분, 예컨대 제2 부분(92)에 의해 지지될 수 있다.
서브 표시 패널(10S)의 표시영역 내측에는 제3 컴포넌트영역(CA3)가 배치될 수 있다. 제3 컴포넌트영역(CA3)은 표시 장치(1)가 접혔을 때, 제1컴포넌트영역(CA1) 및 제2컴포넌트영역(CA2)과 중첩될 수 있다.
도 76은 도 75의 표시 장치가 접힌 상태를 개략적으로 나타낸 단면도이고, 도 77a 내지 도 77c는 일 실시예에 따른 제1컴포넌트영역(CA1) 내지 제3 컴포넌트영역(CA3)을 나타낸다.
도 76을 참조하면, 표시 장치(1)가 접힌 상태에서 제1 내지 제3 컴포넌트영역(CA1 ~ CA3)은 중첩하도록 배치되며, 상기 제1 내지 제3컴포넌트영역(CA1 ~ CA3) 하부에는 컴포넌트(40)가 배치될 수 있다. 즉, 표시 장치(1)가 접힌 상태에서 컴포넌트(40) 상부에서부터 제1컴포넌트영역(CA1), 제2컴포넌트영역(CA2), 제3컴포넌트영역(CA3)이 순차적으로 배치될 수 있다.
제1컴포넌트영역(CA1)은 제1 투과영역(TA1)을 포함하고, 제2컴포넌트영역(CA2)는 제2 투과영역(TA2)을 포함한다. 또한, 제3 컴포넌트영역(CA3)은 제3 투과영역(TA3)을 포함한다. 제3투과영역(TA3)은 제2투과영역(TA2) 및 제1 투과영역(TA1)과 중첩할 수 있다.
본 실시예에서, 컴포넌트(40)에서 방출되거나 컴포넌트(40)로 진행하는 빛의 간섭을 줄이기 위하여, 제3투과영역(TA3)의 전체 면적은 제2투과영역(TA2)의 전체 면적과 같거나 크고, 제2투과영역(TA2)의 전체 면적은 제1투과영역(TA1)의 전체 면적과 같거나 클 수 있다. 이를 표현하기 위해서, 도 76에서는 제1투과영역(TA1)의 폭이 제2투과영역(TA2)의 폭보다 작고, 제2투과영역(TA2)의 폭이 제3투과영역(TA3)의 폭보다 작게 도시되고 있다.
도 77a 내지 도 77c를 참조하면, 제1컴포넌트영역(CA1)의 제1투과영역(TA1)은 제1컴포넌트영역(CA1)의 약 1/2의 면적으로 구비될 수 있다. 제1컴포넌트영역(CA1)에서 부화소(Pa)들은 1/2 펜타일 구조로 구비될 수 있다.
제2컴포넌트영역(CA2)의 제2투과영역(TA2)은 제2컴포넌트영역(CA2)의 약 3/4의 면적으로 구비될 수 있다. 제2컴포넌트영역(CA2)에서 부화소(Pa)들은 1/4 펜타일 구조로 구비될 수 있다.
제3 컴포넌트영역(CA3)의 제3투과영역(TA3)는 제3 컴포넌트영역(CA3)의 약 7/8의 면적으로 구비될 수 있다. 제3 컴포넌트영역(CA3)에서 부화소(Pa)들은 1/8 펜타일 구조로 구비될 수 있다.
이러한 구성에 의해서, 제1 내지 제3 컴포넌트영역(CA1 ~ CA3)이 중첩될 때, 제1 내지 제3 투과영역(TA1 ~ TA3)이 중첩되도록 배치되는 바, 컴포넌트(40)에서 방출되거나 컴포넌트(40)로 진행하는 빛이 방해받지 않고 진행될 수 있다.
도 78은 일 실시예에 따른 표시 패널의 컴포넌트영역을 개략적으로 도시한 평면도이다. 도 78은 표시 패널의 적어도 일부분이 변형될 수 있는 구조를 중심으로 설명한다.
도 78을 참조하면, 본 실시예에서, 기판(100)은 플렉서블 소재로 형성될 수 있다. 예를 들면, 기판(100)은 휘어지고 구부러지며 접거나 돌돌 말 수 있는 재질로 형성될 수 있다. 기판(100)을 형성하는 플렉서블 소재는 초박형 유리, 금속 또는 플라스틱일 수 있다. 기판(100)이 플라스틱을 포함하는 경우, 기판(100)은 폴리이미드(PI)를 함유할 수 있다. 일부 실시예에서, 기판(100)은 전기 활성 폴리머(Electroactive Polymer) 또는 압전 세라믹(Piezoelectric Ceramic)을 포함할 수 있다.
기판(100)은 서로 이격된 복수의 아일랜드(100I)들, 복수의 아일랜드(100I)들을 연결하는 복수의 연결부(100C)들, 및 복수의 연결부(100C)들 사이에 기판(100)을 관통하는 복수의 관통홀(100H)들을 포함할 수 있다.
복수의 아일랜드(100I)들은 서로 이격 되어 배치될 수 있다. 예를 들어, 복수의 아일랜드(100I)들은 제1 방향(x 방향) 및 제1 방향(x 방향)과 상이한 제2 방향(y 방향)을 따라 반복 배치되어 평면 격자 패턴을 이룰 수 있다. 일 예로, 제1 방향(x)과 제2 방향(y)은 서로 직교하는 방향일 수 있다. 다른 예로, 제1 방향(x)과 제2 방향(y)은 둔각 또는 예각을 이룰 수 있다.
복수의 아일랜드(100I)들 상에는 복수의 화소그룹(PG)들이 각각 배치될 수 있다. 화소그룹(PG)은 전술한 바와 같이 복수의 보조 부화소들을 포함할 수 있으며, 보조 부화소들은 유기발광다이오드와 같은 표시요소에 의해서 구현될 수 있다.
복수의 연결부(100C)들은 복수의 아일랜드(100I)들을 서로 연결할 수 있다. 구체적으로, 복수의 아일랜드(100I)들 각각에는 네 개의 연결부(100C)들이 연결되며, 하나의 아일랜드(100I)에 연결된 네 개의 연결부(100C)들은 서로 다른 방향으로 연장되어, 상기 하나의 아일랜드(100I)와 인접하게 배치됨으로써 상기 하나의 아일랜드(100I)를 에워싸는 다른 네 개의 아일랜드(100I)들과 각각 연결될 수 있다. 복수의 아일랜드(100I)들과 복수의 연결부(100C)들은 적어도 일부가 동일한 재질로 연속하여 이루어질 수 있다. 복수의 아일랜드(100I)들과 복수의 연결부(100C)들은 일체적으로 형성될 수 있다.
관통홀(100H)들은 기판(100)을 관통하도록 형성된다. 관통홀(100H)은 복수의 아일랜드(100I)들 간에 이격 영역을 제공하며, 기판(100)의 무게를 감소시키고, 기판(100)의 유연성을 향상시킬 수 있다. 또한, 기판(100)에 대한 변형 발생 시 관통홀(100H)들의 형상이 변화함으로써, 기판(100) 변형 시의 응력 발생을 용이하게 감소시켜, 기판(100)의 비정상적 변형을 방지하고 내구성을 향상할 수 있다.
관통홀(100H)는 기판(100)의 일 영역을 식각, 레이저 조사 등의 방법으로 제거하여 형성된 것일 수 있고, 또 다른 예로서 기판(100)의 제조 시 관통홀(100H)를 구비하도록 형성된 것일 수 있다. 기판(100)에 관통홀(100H)가 형성되는 과정의 예는 다양할 수 있고, 그 제조 방법에 제한은 없다. 본 실시예에서, 관통홀(100H)은 컴포넌트영역(CA)의 투과영역(TA)에 대응할 수 있다.
이하에서는, 기판(100)을 이루는 기본 단위인 단위부(UI)를 설정하고, 이를 이용하여 기판(100)의 구조를 보다 상세히 설명하기로 한다.
단위부(UI)는 제1 방향(x) 및 제2 방향(y)을 따라 반복 배치될 수 있다. 즉, 기판(100)은 제1 방향(x) 및 제2 방향(y)을 따라 반복 배치된 복수의 단위부(UI)들이 서로 결합되어 형성된 것으로 이해될 수 있다. 단위부(UI)는 아일랜드(100I)와 아일랜드(100I)에 연결된 적어도 하나의 연결부(100C)를 포함할 수 있다. 하나의 아일랜드(100I)에는 네 개의 연결부(100C)들이 연결될 수 있다.
서로 인접한 두 개의 단위부(UI)들의 아일랜드(100I)들은 서로 이격 되고, 서로 인접한 두 개의 단위부(UI)들의 연결부(100C)들은 서로 연결될 수 있다. 여기서, 단위부(UI)에 포함된 연결부(100C)는 단위부(UI)의 영역 내에 위치하는 연결부(100C)의 일부 영역을 지칭할 수 있으며, 또는 이웃한 두 개의 아일랜드(100I)들 사이에서 두 개의 아일랜드(100I)들을 연결하는 연결부(100C) 전체를 지칭할 수도 있다.
복수의 단위부(UI)들 중 서로 인접한 네 개의 단위부(UI)들은 그들 사이에 폐곡선을 형성하는데, 폐곡선은 빈 공간인 관통홀(100H)를 정의할 수 있다. 관통홀(100H)는, 기판(100)의 일 영역이 제거되어 형성된 영역으로, 기판(100)의 유연성을 향상시키고, 기판(100)에 변형이 일어날 때 발생하는 응력을 감소시킬 수 있다.
복수의 단위부(UI)들 중, 서로 인접한 두 개의 단위부(UI)들은 서로 대칭일 수 있다. 구체적으로 도 78에 도시된 바와 같이, 하나의 단위부(UI)는 제1 방향(x)과 나란한 대칭축을 기준으로 제2 방향(y)을 따라 인접하게 배치된 다른 하나의 단위부(UI)와 대칭인 동시에, 제2 방향(y)과 나란한 대칭축을 기준으로 제1 방향(x)을 따라 인접하게 배치된 또 다른 하나의 단위부(UI)와 대칭일 수 있다.
또한, 연결부(100C)가 연장된 방향과, 연결부(100C)가 연결된 아일랜드(100I)의 측면이 이루는 각도 중 하나는 예각일 수 있다. 특히 제1 방향(x)으로 연장된 연결부(100C)가 연장된 방향과 이러한 연결부(100C)가 연결된 아일랜드(100I)의 측면이 이루는 각도(θ)는 예각일 수 있다. 예를 들어, 아일랜드(100I)가 사각형의 형상을 가지고, 사각형의 코너부들이 제1 방향(x)과 제2 방향(y)을 향하도록 배치될 때, 연결부(100C)들은 상기 코너부들과 인접한 영역에서 아일랜드(100I)와 연결되고, 제2 방향(y) 또는 제1 방향(x)과 나란한 방향으로 연장될 수 있다. 즉, 제1 방향(x)을 향하는 코너부에 연결된 연결부(100C)는 제2 방향(y) 또는 -제2 방향(-y)을 향하며, 제2 방향(y)을 향하는 코너부에 연결된 연결부(100C)는 제1 방향(x) 또는 -제1 방향(-X)을 향할 수 있다. 따라서, 하나의 연결부(100C)와 연결된 인접한 두 개의 아일랜드(100I)들의 측면들과 상기 하나의 연결부(100C)가 연장된 방향은 각각 예각을 이룰 수 있으며, 이에 의해, 아일랜드(100I)들이 조밀하게 배치되고, 연결부(100C)들의 길이를 최소화하여, 관통홀(100H)의 면적을 최대화할 수 있다. 또한, 기판(100)에 연신 특성을 부여할 수 있다.
기판(100)에 외력이 가해지면, 연결부(100C)가 연결된 아일랜드(100I)의 측면과 연결부(100C)가 이루는 각도는 모두 증가하며(θ<θ') 이에 의해 관통홀(100H)의 면적, 즉 투과영역(TA)의 면적이 증가할 수 있다. 따라서, 아일랜드(100I)들 간의 간격이 증가하여, 기판(100)은 제1 방향(x) 및 제2 방향(y)을 따라 신장되어, 2차원 또는 3차원적으로 형상이 변화할 수 있다.
한편, 연결부(100C)의 일 폭(100C_W)은 아일랜드(101I)의 일 변의 폭보다 작은 폭을 가지고 형성되므로, 기판(100)에 외력의 인가시 상기 각도 증가를 위한 형상 변화는 연결부(100C)에 주로 나타나게 되며, 아일랜드(100I)는 기판(100)의 연신시에도 형상이 변화하지 않을 수 있다. 따라서, 아일랜드(100I) 상에 배치된 화소그룹(PG)은 기판(100)이 신장하더라도 안정적으로 유지될 수 있다.
한편, 기판(100)의 연신시 스트레스는 아일랜드(100I)의 측면과 연결된 연결부(100C)의 연결부위에 집중하게 되는바, 스트레스의 집중에 의한 연결부(100C)의 찢어짐 등을 방지하기 위해 연결부(100C)의 연결부위는 곡면을 포함하여 형성될 수 있다.
도 78에서는 컴포넌트영역(CA)에 대응하여 기판(100)이 복수의 아일랜드(100I) 및 복수의 연결부(100C), 관통홀(100H)을 구비하는 것을 중심으로 설명하였으나, 도 78의 구조는 메인표시영역(MDA)에도 적용될 수 있다.
도 79a 및 도 79b은 실시예들에 따라 도 78의 표시 패널이 변형이 되는 형상을 나타낸 개략적인 단면도이다.
도 79a를 참조하면, 표시 패널(10)의 컴포넌트영역(CA)은 변형 구동부(DFD)의 구동에 의해서 z 방향으로 돌출될 수 있다. 일 실시예에 있어서, 표시 패널(10)의 기판(100, 도 78 참조)은 전기 활성 폴리머를 포함할 수 있다. 이 경우, 표시 패널(10)의 기판에 전압을 공급하는 것으로 표시 패널(10)의 기판이 변형될 수 있다. 표시 패널(10)의 기판은 + z 방향으로 돌출되도록 변형될 수 있다. 표시 패널(10)의 기판이 변형됨으로써 컴포넌트영역(CA)에 배치된 표시 패널(10)의 외면의 면적이 증가함으로써 투과영역(TA, 도 78 참조)의 면적이 증가할 수 있다.
도 79b를 참조하면, 변형 구동부(DFD)는 액츄에이터(DF10) 및 액츄에이터(DF10)에 의해 제어되는 구동 핀(pin, DF20)을 포함할 수 있다. 액츄에이터(DF10)는 구동 핀(DF20)의 상하 방향으로의 움직임을 제어할 수 있다. 구동 핀(DF20)이 z 방향으로 이동함에 따라, 기판(100)은 z 방향으로 돌출될 수 있다. 이에 따라, 투과영역(TA)의 면적이 증가할 수 있다.
투과영역(TA)의 면적이 증가한다는 것은 컴포넌트영역(CA) 하부에 배치된 컴포넌트(40)가 외부로 방출하는 빛이나 외부에서 컴포넌트(40)로 도달하는 빛의 양이 증가함을 의미한다. 컴포넌트(40)가 촬상소자인 경우, 고화질의 이미지를 획득할 수 있다.
컴포넌트(40)가 구동하지 않는 경우는 변형 구동부(DFD)는 동작하지 않을 수 있다. 이 경우, 표시 패널(10)은 평평하게 유지될 수 있다. 컴포넌트(40)가 구동하는 경우 변형 구동부(DFD)가 구동하여, 표시 패널(10)의 컴포넌트영역(CA)은 돌출되며, 투과영역(TA)의 면적이 증가될 수 있다.
도 80은 도 78의 표시 패널의 일부를 나타낸 개략적인 단면도이다. 도 80에 있어서, 도 17과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 80을 참조하면, 표시 패널(10)의 컴포넌트영역(CA)에는 기판(100) 상에 배치된 보조 박막트랜지스터(TFT') 및 보조 스토리지 커패시터(Cst')를 포함하는 화소회로(PC'), 및 화소회로(PC')와 연결된 표시요소로써 보조 유기발광다이오드(OLED')가 배치되며, 이들을 밀봉하는 박막봉지층(TFEL)이 배치될 수 있다. 기판(100)의 아일랜드(100I) 상에는 보조 유기발광다이오드(OLED')가 배치되고, 아일랜드(100I)들을 연결하는 연결부(100C) 상에는 배선(W)들이 배치될 수 있다.
아일랜드(100I)에 대응하여, 박막봉지층(TFEL)은 제1무기봉지층(131), 제2무기봉지층(133), 및 상기 제1무기봉지층(131)과 제2무기봉지층(133) 사이에 개재된 유기봉지층(132)을 포함할 수 있다. 유기봉지층(132)은 아일랜드(100I)들 각각에 대응되도록 구비될 수 있다. 즉, 유기봉지층(132)는 아일랜드(100I)에 배치되고, 연결부(100C)에는 배치되지 않을 수 있다. 이에 따라, 제1무기봉지층(131)과 제2무기봉지층(133)은 유기봉지층(132)의 외곽에서 서로 접하게 되어, 화소그룹(PG)들 각각을 개별적으로 캡슐화할 수 있다.
박막봉지층(TFEL)은 제1무기봉지층(131), 유기봉지층(132) 및 제2무기봉지층(133)을 포함하는바, 이와 같은 다층 구조를 통해 박막봉지층(TFEL) 내에 크랙이 발생한다고 하더라도, 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 화소그룹(PG)로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다. 또한, 제2무기봉지층(133)은 유기봉지층(132) 외측에 위치한 가장자리에서 제1무기봉지층(131)과 컨택함으로써, 단위 유기봉지층(132)이 외부로 노출되지 않도록 할 수 있다.
기판(100)의 연결부(100C) 상에는 단차 보상층(105)이 배치될 수 있다. 기판(100)의 연결부(100C)는 아일랜드(100I) 보다 작은 폭을 가지고 형성될 수 있는 바, 표시 패널(10)의 형상 변형시 발생하는 응력에 취약할 수 있다. 이에 따라, 기판(100)의 연결부(100C) 상부에는 무기절연층으로 형성된 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(115) 중 적어도 하나 이상은 배치되지 않을 수 있다.
일 예로, 연결부(100C) 상부에서 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(115)은 에칭 등의 공정에 의해서 제거하고, 그 대신 유기물질로 이루어진 단차 보상층(105)을 형성할 수 있다.
단차 보상층(105) 상부에는 화소 회로(PC')에 전압 또는 신호를 전달하는 배선(W)이 배치되는 바, 단차 보상층(105)은 상기 배선(W)이 아일랜드(100I)로 이어질 때, 그 높이 차이가 발생하지 않도록 하는 동시에 배선에 인가될 수 있는 스트레스를 흡수하는 역할을 할 수 있다.
단차 보상층(105)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로 구비될 수 있다. 단차 보상층(105)는 이와 같은 유기 절연물질의 단층 또는 다층 구조로 구비될 수 있다.
단차 보상층(105) 상부에 배치된 배선(W)은 상기 아일랜드(100I)에 배치된 보조 박막트랜지스터(TFT')의 소스전극(S2) 또는 드레인전극(D2)과 동일한 물질로 구비될 수 있다. 또는, 단차 보상층(105) 상부에 배치된 배선(W)은 보조 박막트랜지스터(TFT')의 게이트전극(G2)과 동일한 물질로 구비될 수 있다. 배선(W)은 화소회로(PC')에 전압 또는 신호를 전달하는 배선들로 구비될 수 있다.
상기 배선(W)은 평탄화층(117) 및/또는 화소정의막(119)으로 덮일 수 있다. 화소정의막(119) 상부에는 제1무기봉지층(131), 및 제2무기봉지층(133)이 적층될 수 있다.
도 81 및 도 82은 실시예들에 따른 표시 장치(1)의 일부를 개략적으로 도시한 단면도이고, 도 83은 표시 장치(1)에 포함될 수 있는 제2 표시 패널(20)의 개략적인 평면도를 나타낸다.
도 81 및 도 82를 참조하면, 표시 장치(1)는 제1 표시 패널(10) 및 상기 제1 표시 패널(10) 하부에 배치된 제2 표시 패널(20)을 포함할 수 있다. 제1 표시 패널(10)은 도 1 내지 도 80을 참조하여 설명한 표시 패널일 수 있다. 제2 표시 패널(20)은 제1 표시 패널(10)과 브라켓(60, 도 2참조) 사이, 또는 브라켓(60)과 메인 회로 보드 (70) 사이 등 다양한 위치에 배치될 수 있다. 제1 표시 패널(10)과 제2 표시 패널(20)은 하부 커버(90, 도 2 참조)에 의해 수납될 수 있다.
제1 표시 패널(10)은 기판(100), 기판(100) 상의 박막트랜지스터(TFT)를 포함하는 회로층, 제1 발광 소자(ED1), 및 이들 사이의 절연층(IL, IL')을 포함할 수 있다. 제1 표시 패널(10)은 메인표시영역(MDA)과, 투과영역(TA)을 포함하는 컴포넌트영역(CA)을 포함한다. 제1 표시 패널(10)은 표시 요소인 제1 발광 소자(ED1)들에 의해서 +z 방향으로 광이 출사되어 제1 표시 패널(10)의 상면에 이미지가 디스플레이될 수 있다.
제2 표시 패널(20)은 기판(200), 기판(200) 상의 박막트랜지스터(TFT)를 포함하는 회로층, 제2 발광 소자(ED2), 및 이들 사이의 절연층(IL)을 포함할 수 있다. 제2 표시 패널(20)은 제1 표시 패널(10)의 컴포넌트영역(CA)에 대응한 홀(20H)을 구비할 수 있다. 제2 표시 패널(20) 하부에는 상기 홀(20H)에 대응하여 컴포넌트(40)가 배치될 수 있다. 제2 표시 패널(20)은 표시 요소인 제2 발광 소자(ED2)들에 의해서 +z 방향으로 광이 출사되어 제2 표시 패널(20)의 상면에 이미지가 디스플레이될 수 있다.
제2 표시 패널(20)은 도 82와 같이 제1 표시 패널(10)의 하부에 부착될 수 있다. 이 경우, 제2 표시 패널(20)의 홀(20H) 내부에 광투명수지(OCR, optically clear resin)가 채워질 수 있다. 광투명수지(OCR)는 광학투명성을 가져 시인성을 향상시킬 수 있다.
또한, 제2 발광 소자(ED2) 상부에는 광 가이드층(GUIL)이 배치될 수 있다. 광 가이드층(GUIL)은 제2 발광 소자(ED2)에서 방출되는 빛을 확산시키는 역할을 할 수 있다. 광 가이드층(GUIL)은 아크릴 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있다. 한편, 광 가이드층(GUIL)에서 확산된 빛이 측면 방향으로 방출되는 것을 방지하기 위해서, 제2 발광 소자(ED2) 주변, 즉, 제2 표시 패널(20)의 주변에는 빛샘방지층(201)이 더 배치될 수 있다. 빛샘방지층(201)은 흑색 안료, 흑색 염료, Cr, CrOx 등의 물질로 형성될 수 있다.
제2 표시 패널(20)에 배치된 제2 발광 소자(ED2)들은 컴포넌트영역(CA)의 가장자리에 대응하여 배치될 수 있다. 또는, 컴포넌트(40)의 가장자리에 대응하여 배치될 수 있다. 즉, 상기 제2 발광 소자(ED2)들은 평면상 볼 때, 도 83과 같이 컴포넌트(40)를 둘러싸도록 배치될 수 있다. 또는, 상기 제2 발광 소자(ED2)들은 제2 표시 패널(20)의 홀(20H)을 둘러싸도록 배치될 수 있다. 제2 발광 소자(ED2)들은 마이크로 사이즈 또는 나노 사이즈의 무기 발광 다이오드로 구비될 수 있다. 또는, 제2 발광 소자(ED2)는 유기 발광 다이오드로 구비될 수 있다.
도 83을 참조하면, 상기 제2 발광 소자(ED2)에 의해서 제2 표시 패널(20)의 부화소(Ps)가 구현될 수 있다. 제2 표시 패널(20)의 부화소(Ps)는 적색 부화소(Pr), 녹색 부화소(Pg), 청색 부화소(Pb), 및/또는 백색 부화소(Pw)를 포함할 수 있다. 상기 부화소(Ps)들은 홀(20H)의 주위를 따라 원형으로 배치될 수 있다. 이에 따라, 부화소(Ps)들이 배치된 제2 표시영역(DA2)은 링 형상으로 구비될 수 있다.
제2 표시 패널(20)의 일 측은 제2 표시 회로 보드(25)와 연결될 수 있다. 제2 표시 회로 보드(25)는 제2 표시 패널(20)을 구동하는 제2 표시 구동부(27)을 포함할 수 있다. 상기 제2 표시 구동부(27)는 제1 표시 패널(10)의 구동 신호 및 컴포넌트(40)의 구동 신호와 연동되어, 제2 표시 패널(20)의 부화소(Ps)들의 휘도 및 색상을 제어하는 신호를 생성할 수 있다.
예컨대, 제2 표시 구동부(27)는 제1 표시 패널(10)의 컴포넌트영역(CA)에 적색 이미지가 구현되는 경우, 제2 표시 패널(20)의 적색 부화소(Pr)이 구동되는 신호를 생성할 수 있다. 또는, 제2 표시 구동부(27)는 제1 표시 패널(10)의 컴포넌트영역(CA)에 다홍색 이미지가 구현되는 경우, 제2 표시 패널(20)의 적색 부화소(Pr) 및 청색 부화소(Pb)가 구동되는 신호를 생성할 수 있다.
제1 표시 패널(10)의 컴포넌트영역(CA)은 투과영역(TA)을 구비하는 바, 컴포넌트영역(CA)에서 구현되는 이미지는 메인표시영역(MDA)에서 구현되는 이미지의 휘도보다 낮은 휘도의 이미지가 구현될 수 있다.
본 실시예에 있어서는 제2 표시 패널(20)을 채용하여, 상기 컴포넌트영역(CA)과 중첩되는 제2 표시영역(DA2)에서 이미지를 구현함에 따라, 컴포넌트영역(CA)의 휘도 및 컬러를 보상하여 시인성을 향상시킬 수 있다.
전술한 바와 같이, 제1 표시 패널(10)은 복수의 컴포넌트영역(CA)을 포함할 수 있으며, 제2 표시 패널(20)은 각각의 컴포넌트영역(CA)에 대응하여, 컴포넌트영역(CA) 주변을 둘러싸도록 배치된 제2 발광 소자(ED2)를 구비할 수 있다. 이 경우, 각각의 컴포넌트영역(CA)에서 발현되는 색상에 따라 제2 표시 패널(20)의 배치된 부화소(Ps)들은 개별적으로 구동될 수 있다. 예컨대, 제1컴포넌트영역이 적색이고, 제2컴포넌트영역이 녹색인 경우, 제1컴포넌트영역에 대응하는 부분은 적색 부화소(Pr)가 구동되고, 제2컴포넌트영역에 대응하는 부분은 녹색 부화소(Pg)가 구동될 수 있다.
도 84a 및 도 84b는 일 실시예에 따른 표시 장치(1)의 일부를 개략적으로 도시한 단면도이다. 도 85a 내지 도 85c는 표시 장치에 포함될 수 있는 제2 표시 패널(20)의 개략적인 평면도이다.
도 84a 내지 도 85b를 참조하면, 표시 장치는 제1 표시 패널(10) 하부에 제2 표시 패널(20)을 더 포함할 수 있다. 제1 표시 패널(10)은 도 1 내지 도 80을 참조하여 설명한 표시 패널일 수 있다. 제1 표시 패널(10)과 제2 표시 패널(20)은 하부 커버(90, 도 2 참조)에 의해 수납될 수 있다.
제2 표시 패널(20)은 기판(200), 기판(200) 상의 박막트랜지스터(TFT)를 포함하는 회로층, 제2 발광 소자(ED2), 및 이들 사이의 절연층(IL)을 포함할 수 있다. 또한, 제2 표시 패널(20)은 컴포넌트(40)가 배치될 수 있다. 즉, 컴포넌트(40)는 제2 표시 패널(20)에 실장 되어, 제2 표시 패널(20)의 일부를 형성할 수 있다.
도 85b와 같이, 컴포넌트(40)는 복수로 구비되며 제1컴포넌트(41) 및 제2컴포넌트(42)가 제2 표시 패널(20)에 실장 될 수 있다. 일부 실시예에서, 제1컴포넌트(41)은 이미지 센서 또는 이미지 센서 및 이를 구동하는 모듈을 포함하는 카메라일 수 있으며, 제2컴포넌트(42)는 LED로 구비된 플래시(flash)일 수 있다. 다른 실시예에서, 제1컴포넌트(41)은 이미지 센서 또는 카메라일 수 있으며, 제2컴포넌트(42)은 태양전지일 수 있다. 제2 표시 패널(20)에 실장 되는 컴포넌트(40)는 3개 이상이 될 수 있다. 컴포넌트(40)는 전술한 바와 같이, 적외선 센서, 홍채 센서, 초음파 센서 등 다양하게 구비될 수 있다.
제2 표시 패널(20)에서 제2 발광 소자(ED2)들이 배치된 영역을 제2 표시영역(DA2)이라 하면, 컴포넌트(40)는 제2 표시영역(DA2)의 일측에 배치될 수 있다. 제2 표시영역(DA2)의 면적은 제1 표시 패널(10)의 컴포넌트영역(CA)의 면적에 대응될 수 있다.
제2 표시 패널(20)은 제1 표시 패널(10)에 대해서 일정한 간격을 두고 상대적으로 이동할 수 있다. 즉, 제2 표시 패널(20)은 z 방향에 대해서는 제1 표시 패널(10)과 일정한 간격을 유지하면서, x-y 평면상에서 이동될 수 있다. 제2 표시 패널(20)은 제2 표시 패널(20)에 연결된 이동 구동부(21)에 의해서 이동될 수 있다. 이동 구동부(21)는 제어부(23)의 명령에 의해 구동될 수 있다. 이때, 이동 구동부(21)는 다양한 형태로 형성될 수 있다. 예를 들면, 이동 구동부(21)는 제2 표시 패널(20)에 연결된 리니어 모터를 포함할 수 있다. 다른 실시예로써 이동 구동부(21)는 제2 표시 패널(20)에 연결된 실린더를 포함할 수 있다. 이러한 경우 이동 구동부(21)는 제2 표시 패널(20)으로부터 이격되어 배치되며, 이동 구동부(21)의 샤프트는 제2 표시 패널(20)에 연결될 수 있다. 또 다른 실시예로써 이동 구동부(21)는 제2 표시 패널(20)에 연결된 이동 블록, 이동 블록과 연결된 볼스크류 및 볼스크류와 연결되어 볼스크류를 회전시키는 모터를 포함할 수 있다. 이때, 이동 구동부(21)는 상기에 한정되는 것은 아니며, 제2 표시 패널(20)과 연결되어 제2 표시 패널(20)을 운동시키는 모든 장치 및 구조를 포함할 수 있다. 이하에서는 설명의 편의를 위하여 이동 구동부(21)는 리니어 모터를 포함하는 경우를 중심으로 상세히 설명하기로 한다.
제2 표시 패널(20)은 가이드부(24)에 연결될 수 있다. 이러한 경우 가이드부(24)는 제2 표시 패널(20)의 운동을 가이드할 수 있다. 상기와 같은 가이드부(24)는 다양한 형태로 형성될 수 있다. 예를 들면, 일 실시예로써 가이드부(24)는 리니어 모션 가이드를 포함할 수 있다. 이러한 경우 가이드부(24)는 제2 표시 패널(20)에 연결되는 블록과 블록이 슬라이딩하는 레일을 포함할 수 있다. 다른 실시예로써 가이드부(24)는 홈 형태로 형성될 수 있다. 이러한 경우 가이드부(24)는 도면에 도시되어 있지 않지만 제2 표시 패널(20)에 구비되거나 제2 표시 패널(20)이 배치되는 케이스에 구비되는 것도 가능하다. 또한, 이러한 경우 제2 표시 패널(20) 또는 케이스에는 가이드부(24)에 삽입되는 돌기를 포함할 수 있다. 다만, 이하에서는 설명의 편의를 위하여 가이드부(24)는 리니어 모션 가이드를 포함하는 경우를 중심으로 상세히 설명하기로 한다.
상기와 같은 가이드부(24)는 다양한 위치에 배열될 수 있다. 예를 들면, 가이드부(24)는 도 84a 및 도 84b를 기준으로 제2 표시 패널(20)의 하면 또는 측면에 배치될 수 있다. 다만, 이하에서는 설명의 편의를 위하여 가이드부(24)는 도 84a 및 도 84b를 기준으로 제2 표시 패널(20)의 하면에 배치되는 경우를 중심으로 상세히 설명하기로 한다.
일부 실시예에서, 제2 표시 패널(20)은 컴포넌트(40)의 작동과 연동하여 이동할 수 있다. 예컨대, 도 84a와 같이, 컴포넌트(40)가 동작하는 경우, 제2 표시 패널(20)은 제1 표시 패널(10)의 컴포넌트영역(CA)에 컴포넌트(40)가 중첩되도록 배치될 수 있다. 또한, 도 84b와 같이, 컴포넌트(40)가 동작하지 않는 경우, 제2 표시 패널(20)은 제2 발광 소자(ED2)들이 배치된 제2 표시영역(DA2)이 컴포넌트영역(CA)에 중첩되도록 배치될 수 있다.
구체적으로 제2 표시 패널(20)이 이동하는 경우 이동 구동부(21)가 작동할 수 있다. 이때, 이동 구동부(21)가 작동하면, 제2 표시 패널(20)은 가이드부(24)를 따라 이동할 수 있다. 특히 제2 표시 패널(20)은 가이드부(24)를 따라 가이드부(24)의 길이 방향으로 선형 운동할 수 있다.
제2 표시영역(DA2)에는 제2 발광 소자(ED2)로 구현되는 부화소(Ps)들이 배치될 수 있다. 부화소(Ps)는 적색, 녹색, 청색, 및/또는 백색 부화소를 포함할 수 있다. 제2 표시영역(DA2)의 형상은 제1 표시 패널(10)의 컴포넌트영역(CA)의 형상과 동일하게 구비될 수 있다. 도면에서는 제2 표시영역(DA2)이 원형으로 구비된 것으로 도시하고 있으나, 제2 표시영역(DA2)는 컴포넌트영역(CA)의 형상에 따라 직사각형, 정사각형, 다각형 등 다양한 형상으로 구비될 수 있다.
일부 실시예에서, 제2 표시영역(DA2)에 배치되는 부화소(Ps)는 제1 표시 패널(10)과 중첩되었을 때, 투과영역(TA)에 대응되도록 배치될 수 있다. 일부 실시예에서, 제2 표시영역(DA2)에 배치되는 부화소(Ps)는 제1 표시 패널(10)과 중첩되었을 때, 컴포넌트영역(CA)의 가장자리를 둘러싸도록 배치될 수 있다. 부화소(Ps)는 스트라이프, 원형, 펜타일 구조 등 다양한 화소 배열 구조로 배치될 수 있다.
도 86a은 일 실시예에 따른 제2 표시 패널의 개략적인 평면도이고, 도 86b는 도 86a의 실시예의 개략적인 단면도이다. 구체적으로, 도 86a 및 도 86b는 하나의 기판을 공유하여 수광 소자와 발광 소자가 배치된 제2 표시 패널을 도시한다.
도 86a 및 도 86b를 참조하면, 제2 표시 패널(20)은 포토다이오드(Photo Diode)와 같은 수광 소자로 이미지를 캡쳐하는 이미지 센서 영역(IMA) 및 발광 소자로 이미지를 디스플레이하는 제2 표시영역(DA2)을 포함할 수 있다.
이미지 센서 영역(IMA)에는 복수의 수광 화소(IPx)들이 2차원 어레이로 배열될 수 있다. 수광 화소(IPx)들은 적색 수광 화소(IPr), 녹색 수광 화소(IPg), 및 청색 수광 화소(IPb)을 포함할 수 있다. 이미지 센서 영역(IMA)의 일 측에는 수광 화소(IPx)들을 구동하는 이미지 센서 구동부(IMSD)가 배치될 수 있다. 이미지 센서 영역(IMA)에 배치된 수광 화소(IPx)들의 어레이에 의해서 이미지 센서가 구현될 수 있다. 제2 표시영역(DA2)의 일 측에는 부화소(Ps)를 구동하는 제2 표시 구동부(27)가 배치될 수 있다.
이미지 센서 영역(IMA)에 배치된 포토다이오드(PD)는 기판(200) 내에 배치될 수 있으며, 트랜지스터(Tr)들을 포함하는 수광 화소 회로와 연결될 수 있다. 기판(200)의 하부에는 절연층(IL')이 배치될 수 있으며, 절연층(IL')에는 배선들이 형성될 수 있다. 포토다이오드(PD) 상부에는 컬러 필터(462), 및 마이크로 렌즈(464)가 배치될 수 있다. 상기 구성들에 대한 자세한 내용은 후술하도록 한다.
제2 표시영역(DA2)에 배치된 제2 발광 소자(ED2)는 기판(200) 상에 배치될 수 있다. 상기 제2 발광 소자(ED2)는 박막트랜지스터(TFT)를 포함하는 화소 회로와 연결되며, 상기 제2 발광 소자(ED2)와 화소 회로 사이에는 절연층(IL)이 배치될 수 있다. 제2 발광 소자(ED2)를 덮도록 밀봉 부재(ENCM)가 배치될 수 있다.
도 87은 이미지 센서 영역에 배치된 수광 화소에 대한 회로도이고, 도 88은 이미지 센서 영역을 도시한 단면도이다.
도 87에 도시된 바와 같이, 수광 화소들(IPx) 각각은 포토다이오드(PD) 및 포토다이오드와 연결된 수광 화소회로(RPC)를 포함한다. 수광 화소회로(RPC)는 트랜스퍼 트랜지스터(TRansfer TRansistor: Tx), 소스 팔로워 트랜지스터(source follower TRansistor, Sx), 리셋 트랜지스터(reset TRansistor, Rx), 및 선택 트랜지스터(selection TRansistor, Ax)를 포함할 수 있다. 트랜스퍼 트랜지스터(Tx), 소스 팔로워 트랜지스터(Sx), 리셋 트랜지스터(Rx), 및 선택 트랜지스터(Ax)는 각각 트랜스퍼 게이트(TG), 소스 팔로워 게이트(SF), 리셋 게이트(RG) 및 선택 게이트(SEL)를 포함할 수 있다.
포토다이오드(PD)는 N형 불순물 영역과 P형 불순물 영역을 포함할 수 있다. 트랜스퍼 트랜지스터(Tx)의 드레인은 부유확산(floating diffusion) 영역(FD)에 해당할 수 있다. 또한, 부유확산 영역(FD)은 리셋 트랜지스터(Rx)의 소스일 수 있다. 부유확산 영역(FD)은 소스 팔로워 트랜지스터(Sx)의 소스 팔로워 게이트(SF)와 전기적으로 연결될 수 있다. 소스 팔로워 트랜지스터(Sx)는 선택 트랜지스터(Ax)에 연결될 수 있다. 리셋 트랜지스터(Rx), 소스 팔로워 트랜지스터(Sx) 및 선택 트랜지스터(Ax)는 이웃하는 수광 화소들(IPx)에 의해 서로 공유될 수 있으며, 이에 의해 집적도가 향상될 수 있다.
도 87을 참조하여 이미지 센서의 동작을 간단히 설명하면 다음과 같다. 먼저, 빛이 차단된 상태에서 리셋 트랜지스터(Rx)의 드레인과 소스 팔로워 트랜지스터(Sx)의 드레인에 전원 전압(VDD)을 인가하여 부유확산 영역(FD)에 잔류하는 전하들을 방출시킨다. 그 후, 리셋 트랜지스터(Rx)를 오프(off) 시키고, 외부로부터 빛을 포토다이오드(PD)에 입사시키면, 포토다이오드(PD)에서 전자-정공 쌍이 생성된다. 정공은 P형 불순물 주입 영역 쪽으로 이동하고, 전자는 N형 불순물 주입 영역으로 이동한다. 트랜스퍼 트랜지스터(Tx)를 온(on) 시키면, 전하는 부유확산 영역(FD)으로 전달되어 축적된다. 축적된 전하량에 비례하여 소스 팔로워 트랜지스터(Sx)의 게이트 바이어스 전압이 변하고, 소스 팔로워 트랜지스터(Sx)의 소스 전위의 변화가 일어난다. 이때, 선택 트랜지스터(Ax)를 온 시킴으로써, 칼럼 라인을 통해 전하에 의한 신호를 읽을 수 있다.
도 88을 참조하면, 이미지 센서 영역(IMA)에는 기판(200) 내의 포토다이오드(PD), 화소 분리 구조체(410), 다중 배선층(440), 컬러 필터(462) 및 마이크로 렌즈(464)가 배치될 수 있다.
기판(200)은 실리콘 벌크(bulk) 웨이퍼, 또는 에피택셜(Epitaxial) 웨이퍼로 형성될 수 있다. 에피택셜 웨이퍼는 벌크 기판에 에피텍셜 공정으로 성장시킨 결정성 물질층, 즉 에피텍셜층을 포함할 수 있다. 기판(200)은 벌크 웨이퍼 또는 에피택셜 웨이퍼에 한하지 않고, 폴리시드(polished) 웨이퍼, 열처리된(Annealed) 웨이퍼, SOI(Silicon On Insulator) 웨이퍼 등 다양한 웨이퍼들을 이용하여 형성될 수 있다.
기판(200)은 전면(front side: FS)과 후면(back side: BS)을 구비할 수 있다. 도 88의 도면에서 기판(200)의 상면은 기판(200)의 후면(BS)이 향하는 쪽의 면을 의미하고 하면은 기판(200)의 전면(FS)이 향하는 쪽의 면을 의미할 수 있다. 이하의 설명에서도 상면과 하면은 동일한 의미로 사용될 수 있다.
도 88에 도시된 바와 같이, 전면(FS) 상에는 다중 배선층(440)이 배치되고, 후면(BS) 상에는 컬러 필터(462) 및 마이크로 렌즈(464)가 배치될 수 있다. 빛은 마이크로 렌즈(464)가 배치된 후면(BS)으로 입사될 수 있다. 이와 같이, 빛이 기판(200)의 후면(BS)으로 입사되는 구조의 이미지 센서를 BSI(back side illumination) 이미지 센서라 한다. 반면에, 빛이 기판(200)의 전면(FS)으로 입사되는 구조의 이미지 센서를 FSI(frond side illumination) 이미지 센서라 한다.
수광 화소들(IPx) 각각은 입사광을 흡수하여 광량에 대응하는 전하를 생성 및 축적할 수 있다. 수광 화소들(IPx) 각각은 기판(200) 내에 형성된 포토다이오드(Photo Diode: PD)와 웰 영역(PW)을 포함할 수 있다. 포토다이오드(PD)와 웰 영역(PW)은 기판(200)의 이미지 센서 영역(IMA)에 이온 주입 공정을 수행하여 서로 반대 타입의 불순물을 도핑하여 형성할 수 있다. 예컨대, 기판(200)이 P형 에피택셜 웨이퍼를 기반으로 하는 경우, 포토다이오드(PD)에는 N형의 불순물이 도핑될 수 있고, 웰 영역(PW)에는 P형의 불순물이 도핑될 수 있다. 이러한 포토다이오드(PD)는 기판(200)의 전면(FS)에서부터 후면(BS)으로 상대적으로 깊게 형성될 수 있다. 한편, 웰 영역(PW)은 기판(200)의 전면(FS)에 상대적으로 얕게 형성될 수 있다.
화소 분리 구조체(410)는 측벽 절연층(411)과 측벽 절연층(411) 내에 배치된 도전층(413)을 포함할 수 있다. 측벽 절연층(411)은 기판(200)과 굴절률이 다른 절연물질로 형성될 수 있다. 예컨대, 측벽 절연층(411)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON) 중 적어도 하나로 형성될 수 있다. 일부 실시예에서, 측벽 절연층(411)은 기판(200)의 전면(FS)에서부터 후면(BS)까지 연장하여 형성될 수 있다.
도전층(413)은 폴리실리콘(Poly-Si) 또는 불순물이 도핑된 폴리실리콘(Doped Poly-Si)으로 형성될 수 있다. 그러나 도전층(413)의 재질이 상기 물질들에 한정되는 것은 아니다. 도전층(413)은 측벽 절연층(411) 내부의 트렌치를 갭필(gap fill) 할 수 있는 모든 도전물질로 형성될 수 있다. 예컨대, 도전층(413)은 메탈, 메탈실리사이드, 메탈함유 도전물질 중 적어도 하나로 형성될 수 있다.
한편, 화소 분리 구조체(410)는 격자 구조로 일체로 연결된 구조를 가질 수 있다. 이에 따라, 도전층(413) 역시 그물망 구조로 일체로 연결된 구조를 가질 수 있다. 따라서, 도전층(413)은 전기적으로 하나의 몸체 구조를 가질 수 있다. 다시 말해서, 도전층(413)의 어느 한 부분에 전기가 인가되면 도전층(413) 전체에 전기가 인가될 수 있다.
화소 분리 구조체(410)가 기판(200)의 전면(FS)에서 후면(BS)까지 걸쳐 형성되고, 그에 따라 수광 화소들(IPx)이 서로 분리됨으로써, 경사지게 입사되는 빛에 의한 크로스 토크가 방지될 수 있다. 포토다이오드(PD)는 화소 분리 구조체(410)부터 이격되거나, 또는 화소 분리 구조체(410)에 접하여 형성될 수 있다. 포토다이오드(PD)가 화소 분리 구조체(410)에 접하여 형성되는 경우, 수광 면적이 넓어져 필 팩터(fill factor)가 향상되고, 그에 따라. QE(Quantum Efficiency)가 향상될 수 있다.
기판(200)의 전면(FS) 쪽의 포토다이오드(PD) 상부에는 웰 영역(PW)이 배치 되고, 웰 영역(PW) 상에 복수의 트랜지스터(Tr)가 배치될 수 있다. 도 87에서, 트랜지스터(Tr)들의 게이트 전극(Tr_GE)만이 간단히 도시되고 있다. 일 실시예에 있어서, 게이트 전극(Tr_GE)은 웰 영역(PW) 내부에 수직으로 배치되는 VTG(vertical transfer gate)로 구비될 수 있다. 웰 영역(PW) 상에는 얇은 트렌치 분리(Shallow Trench Isolation: STI)층(403a, 403b)이 배치되어 트랜지스터(Tr)들의 활성 영역이 정의될 수 있다. STI층(403a, 403b)은 측벽 절연층(411)보다 얕은 깊이를 가질 수 있다. 일부 영역에서 STI층(403a)과 화소 분리 구조체(410)는 서로 결합할 수 있다. 예컨대, 화소 분리 구조체(410)는 STI층(403a)을 관통하는 구조로 STI층(403a)과 결합할 수 있다. 그에 따라, STI층(403a)과 화소 분리 구조체(410)는 수광 화소(IPx)들 사이에서 단면이 'T'자인 형태를 가질 수 있다.
기판(200)의 전면(FS) 상에는 층간 절연층(430)과 다중 배선층(440)이 배치될 수 있다. 층간 절연층(430)은 다중층으로 형성될 수 있다. 예컨대, 층간 절연층(430)은 제1 내지 제3 절연층(431, 433, 435)을 포함할 수 있다. 물론, 층간 절연층(430)의 층수가 3층에 한정되는 것은 아니다. 예컨대, 층간 절연층(430)은 4 층 이상으로 형성될 수 있다. 다중 배선층(440)은 복수 층의 배선층을 포함할 수 있다. 예컨대, 다중 배선층(440)은 제1 절연층(431) 상의 제1 배선층(441, 441a)과 제2 절연층(433) 상의 제2 배선층(443)을 포함할 수 있다. 물론, 다중 배선층(440)의 층수가 2층에 한정되는 것은 아니다. 예컨대, 다중 배선층(440)은 층간 절연층(430)의 층수에 기초하여, 3층 이상의 배선층을 포함할 수 있다.
다중 배선층(440)의 제1 및 제2 배선층들(441, 441a, 443)은 수직 콘택(442, 442a)을 통해 서로 전기적으로 연결되고, 또한, 기판(200)의 활성 영역들과 화소 분리 구조체(410)의 도전층(413)에 전기적으로 연결될 수 있다. 이러한 다중 배선층(440)은 이미지 센서 영역(IMA) 외부의 주변 회로 영역으로 확장할 수 있다.
기판(200)의 후면(BS) 상에는 반사 방지층(451), 컬러 필터(462), 및 마이크로 렌즈(464)가 배치될 수 있다. 반사 방지층(451)은 기판(200)의 후면(BS)으로 입사되는 빛의 반사를 방지하기 위해 배치된 층으로, 하프늄옥사이드(HfOx)로 형성될 수 있다. 그러나 반사 방지층(452)의 재질이 그에 한정되는 것은 아니다. 컬러 필터(462)는 수광 화소(IPx)들에 대응하여 어레이 구조로 배치될 수 있다. 일 실시예에서, 컬러 필터(462)는 적색 필터, 녹색 필터 및 청색 필터를 포함하는 베이어 패턴(Bayer pattern) 구조를 가질 수 있다. 다른 실시예에서, 컬러 필터(462)는 옐로우 필터, 마젠타 필터 및 시안 필터를 포함할 수 있다. 또한, 컬러 필터(462)는 화이트 필터를 추가적으로 구비할 수 있다.
한편, 이미지 센서 영역(IMA)의 외부에는 주변 회로 영역이 배치될 수 있다. 상기 주변 회로 영역에는 이미지에 대한 신호 처리를 위한 다수의 CMOS(complementary metal oxide semiconductor) 회로들이 배치될 수 있다.
도 89는 일 실시예에 따른 표시 장치에 적용될 수 있는 발광 소자를 보여주는 사시도이다. 도 89의 발광 소자는 마이크로 또는 초소형 무기 발광 다이오드(ILED)로, 제1 표시 패널(10) 및/또는 제2 표시 패널(20)에 적용될 수 있다.
도 89를 참조하면, 무기 발광 다이오드(ILED)는 제1 반도체층(275a), 제2 반도체층(275b), 활성층(275c), 제1전극층(275d), 제2전극층(275e) 및 절연막(275f)을 포함할 수 있다.
제1 반도체층(275a)은 제1 도전형을 갖는, 예컨대 p형 반도체일 수 있으며 제2 반도체층(275b)은 p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 예를 들어, 무기 발광 다이오드(ILED)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제1 반도체층(275a)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 제1 반도체층(275a)은 Mg, Zn, Ca, Se, Ba 등과 같은 제1 도전형 도펀트가 도핑될 수 있다. 예시적인 실시예에서, 제1 반도체층(275a)은 p형 Mg로 도핑된 p-GaN일 수 있다.
제2 반도체층(275b)은 제2 도전형을 갖는, 예컨대 n형 반도체일 수 있다. 제2 반도체층(275b)은 n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 예를 들어, 무기 발광 다이오드(ILED)가 청색 파장대의 광을 방출하는 경우, 제2 반도체층(275b)은 AlxGayIn1 -x- yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 제2 반도체층(275b)은 Si, Ge, Sn 등과 같은 제2 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제2 반도체층(275b)은 n형 Si로 도핑된 n-GaN일 수 있다.
활성층(275c)은 제1 반도체층(275a)과 제2 반도체층(275b) 사이에 배치된다. 활성층(275c)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(275c)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 또는, 활성층(275c)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
활성층(275c)은 제1 반도체층(275a) 및 제2 반도체층(275b)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 활성층(275c)이 방출하는 광은 청색 파장대의 광으로 한정되지 않고, 적색, 녹색 파장대의 광을 방출할 수 있다. 예를 들어, 활성층(275c)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(275c)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예를 들어, 활성층(275c)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(275c)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
활성층(275c)에서 방출되는 광은 무기 발광 다이오드(ILED)의 길이 방향 외부면 뿐만 아니라, 양 측면으로 방출될 수 있다. 즉, 활성층(275c)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
제1전극층(275d) 및 제2전극층(275e)은 오믹(Ohmic) 접촉 전극이거나 쇼트키(Schottky) 접촉 전극일 수도 있다. 무기 발광 다이오드(ILED)는 적어도 하나의 전극층(275d, 275e)을 포함할 수 있다. 무기 발광 다이오드(ILED)가 외부 전극과 전기적으로 연결될 때, 제1전극층(275d) 및/또는 제2전극층(275e)으로 인해 무기 발광 다이오드(ILED)와 외부전극 사이의 저항은 감소될 수 있다. 제1전극층(275d) 및 제2전극층(275e)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나와 같이 도전 금속 물질을 포함할 수 있다. 또한, 제1전극층(275d) 및 제2전극층(275e)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 제1전극층(275d) 및 제2전극층(275e)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(275f)은 제1 반도체층(275a), 제2 반도체층(275b), 및 활성층(275c)의 외면을 둘러싸도록 배치된다. 절연막(275f)은 제1 반도체층(275a), 제2 반도체층(275b), 및 활성층(275c)을 보호하는 역할을 한다. 절연막(275f)은 무기 발광 다이오드(ILED)의 길이 방향의 양 단부를 노출하도록 형성될 수 있다. 즉, 제1전극층(275d) 및 제2전극층(275e)의 일 단은 절연막(275f)에 의해 덮이지 않고 노출될 수 있다.
절연막(275f)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 절연막(275f)은 활성층(275c)이 무기 발광 다이오드(ILED)에 전기 신호가 전달되는 외부 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(275f)은 활성층(275c)을 포함하여 무기 발광 다이오드(ILED)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
도 90는 일 실시예에 따른 제2 표시 패널(20)의 제2 표시영역(DA2)의 일 예를 보여주는 평면도이다. 도 91은 도 90의 VII-VII'를 따르는 단면도이다.
도 90 및 도 91을 참조하면, 제2 표시영역(DA2)에 배치된 각 부화소(Ps)는 마이크로 무기 발광 다이오드(micro ILED)인 제2 발광 소자(ED2)에 의해서 구현될 수 있다.
제2 표시 패널(20)은 기판(200) 상에 배치되는 회로층(PCL), 및 표시요소층(EDL)을 포함할 수 있다. 회로층(PCL)은 적어도 하나의 박막트랜지스터(TFT) 및 적어도 하나의 커패시터(Cst)가 배치될 수 있으며, 절연층으로 제1게이트절연층(212), 제2게이트절연층(213), 층간절연층(215), 평탄화층(217)이 배치될 수 있다. 제2 표시 패널(20)의 회로층(PCL)은 제1 표시 패널(10)의 회로층(PCL)과 실질적으로 동일한 바, 제2 표시 패널(20)의 회로층(PCL)에 대한 설명은 제1 표시 패널(10)의 회로층(PCL)의 설명으로 갈음한다. 표시요소층(EDL)에는 표시요소로써 마이크로 무기 발광 다이오드(ILED)가 배치될 수 있다.
기판(200) 상에는 버퍼층(211)이 구비될 수 있고, 버퍼층(211) 상에 회로층(PCL) 및 무기 발광 다이오드(ILED)가 구비될 수 있다.
기판(200)은 유리 또는 플라스틱 등으로 구성될 수 있다. 또는, 기판(200)의 일측 내부에 포토다이오드가 구비되는 경우, 기판(200)은 도 88에서 설명한 바와 같이 실리콘 웨이퍼로 구비될 수 있다.
버퍼층(211)은 기판(200)을 통해 불순 원소가 침투하는 것을 차단하고, 표면을 평탄화하는 기능을 수행하며 실리콘질화물(SiNx) 및/또는 실리콘산화물(SiOx)과 같은 무기물로 단층 또는 다층으로 형성될 수 있다.
회로층(PCL) 상에는 부화소(Ps) 영역을 정의하는 뱅크(219)가 배치될 수 있다. 뱅크(219)는 무기 발광 다이오드(ILED)가 수용될 오목부(RP)를 포함한다. 뱅크(219)의 높이는 무기 발광 다이오드(ILED)의 높이 및 시야각에 의해 결정될 수 있다. 오목부(RP)의 크기(폭)는 제2 표시 패널(20)의 해상도, 부화소 밀도 등에 의해 결정될 수 있다. 일 실시예에서, 뱅크(219)의 높이보다 무기 발광 다이오드(ILED)의 높이가 더 클 수 있다. 도 91에서는 오목부(RP)가 사각형인 예를 도시하고 있으나, 본 발명의 실시예들은 이에 한정되지 않고, 오목부(RP)는 다각형, 직사각형, 원형, 원뿔형, 타원형, 삼각형 등 다양한 형상을 가질 수 있다.
오목부(RP)의 측면 및 저면, 오목부(RP) 주변의 뱅크(219)의 상면을 따라 제1 전극(221)이 배치된다. 제1 전극(221)은 평탄화층(217)에 형성된 비아홀을 통해 박막트랜지스터(TFT)의 소스 전극(S3) 또는 드레인 전극(D3)과 전기적으로 연결된다. 도 91에서는 제1 전극(221)이 드레인 전극(D3)과 전기적으로 연결되어 있다.
뱅크(219)는 광 투과율이 낮은 광 차단부로 기능하여 무기 발광 다이오드(ILED)의 측면으로 방출되는 광을 차단함으로써, 인접한 무기 발광 다이오드(ILED)들에서 발생하는 광들의 혼색을 방지할 수 있다. 또한, 뱅크(219)는 외부로부터 입사되는 광을 흡수 및 차단하여 표시 패널(20)의 콘트라스트를 향상시킬 수 있다. 뱅크(219)는 광의 적어도 일부를 흡수하는 물질, 또는 광 반사 물질, 또는 광 산란 물질을 포함할 수 있다. 뱅크(219)는 가시광(예를 들어, 280nm 내지 750nm 파장 범위의 광)에 대해 반투명 또는 불투명한 절연 물질을 포함할 수 있다. 뱅크(219)는 폴리카보네이트, 폴리에틸렌테레프탈레이트(PET), 폴리에테르설폰, 폴리비닐부티랄, 폴리페닐렌에테르, 폴리아미드, 폴리에테르이미드, 노보넨계(norbornene system) 수지, 메타크릴 수지, 환상 폴리올레핀계 등의 열가소성 수지, 에폭시 수지, 페놀 수지, 우레탄 수지, 아크릴수지, 비닐 에스테르 수지, 이미드계 수지, 우레탄계 수지, 우레아(urea)수지, 멜라민(melamine) 수지 등의 열경화성 수지, 또는 폴리스티렌, 폴리아크릴로니트릴, 폴리카보네이트 등의 유기 절연 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다. 뱅크(219)는 SiOx, SiNx, SiNxOy, AlOx, TiOx, TaOx, ZnOx 등의 무기산화물, 무기질화물 등의 무기 절연 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다. 일 실시예에서, 뱅크(219)는 블랙 매트릭스(black matrix) 재료와 같은 불투명 재료로 형성될 수 있다. 절연성 블랙 매트릭스 재료로는 유기 수지, 글래스 페이스트(glass paste) 및 흑색 안료를 포함하는 수지 또는 페이스트, 금속 입자, 예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금, 금속 산화물 입자(예를 들어, 크롬 산화물), 또는 금속 질화물 입자(예를 들어, 크롬 질화물) 등을 포함할 수 있다. 다른 실시예에서 뱅크(219)는 고반사율을 갖는 분산된 브래그 반사체(DBR) 또는 금속으로 형성된 미러 반사체일 수 있다.
뱅크(219)의 오목부(RP)에는 마이크로 사이즈의 무기 발광 다이오드(ILED)가 배치될 수 있다. 여기서 마이크로는 1 내지 100 ㎛ 의 크기를 가리킬 수 있으나, 본 발명의 실시예들은 이에 제한되지 않고, 그보다 더 크거나 더 작은 크기의 발광 다이오드에도 적용될 수 있다. 무기 발광 다이오드(ILED)는 개별적으로 또는 복수 개가 이송 기구에 의해 웨이퍼 상에서 픽업(pick up)되어 기판(200)에 전사됨으로써 기판(200)의 오목부(RP)에 수용될 수 있다. 일 실시예에서, 무기 발광 다이오드(ILED)는 뱅크(219) 및 제1 전극(221)이 형성된 후 기판(200)의 오목부(RP)에 수용될 수 있다. 무기 발광 다이오드(ILED)는 자외광으로부터 가시광까지의 파장 영역에 속하는 소정 파장의 광을 방출할 수 있다. 예를 들어, 무기 발광 다이오드(ILED)는 적색, 녹색, 청색, 백색 LED 또는 UV LED일 수 있다.
제1 전극(221)은 반사 전극으로 구성될 수 있고, 하나 또는 하나 이상의 층을 포함할 수 있다. 예를 들어, 제1 전극(221)은 알루미늄, 몰리브덴, 티타늄, 티타늄과 텅스턴, 은, 또는 금, 또는 그것의 합금과 같은 금속을 포함할 수 있다. 제1 전극(221)은 ITO, IZO, ZnO, 또는 In2O3 등의 투명 도전성 산화물(TCO), 카본 나노 튜브 필름 또는 투명한 도전성 폴리머와 같은 도전성 물질을 포함하는 투명 도전층, 및 반사층을 포함할 수 있다. 일 실시예에서, 제1 전극(221)은 상부 및 하부 투명 도전층과 그 사이의 반사층을 포함하는 3중층일 수 있다.
제2 전극(223)은 투명 또는 반투명 전극으로 구성될 수 있다. 예를 들어, 제2 전극(223)은 ITO, IZO, ZnO, 또는 In2O3 등의 투명 도전성 산화물(TCO), 카본 나노 튜브 필름 또는 투명한 도전성 폴리머와 같은 도전성 물질로 형성될 수 있다. 제2 전극(223)은 부화소(Ps)들에 공통인 공통전극으로서 제2 표시영역(DA2) 전체에 형성될 수 있다.
패시베이션층(240)은 오목부(ED) 내의 무기 발광 다이오드(ILED)를 둘러싼다. 패시베이션층(240)은 뱅크(219)와 무기 발광 다이오드(ILED)를 커버한다. 패시베이션층(240)은 무기 발광 다이오드(ILED)의 상부, 예컨대 제2 전극층(275e)은 커버하지 않는 높이로 형성되어, 제2 전극층(275e)은 노출된다. 패시베이션층(240)은 유기 절연 물질을 포함할 수 있다. 예를 들어, 패시베이션층(240)은 아크릴, 폴리(메틸 메타크릴레이트)(PMMA), 벤조사이클로부텐(BCB), 폴리이미드, 아크릴레이트, 에폭시 및 폴리에스테르 등으로 형성될 수 있다. 패시베이션층(240) 상부에는 무기 발광 다이오드(ILED)의 노출된 제2 전극층(275e, 도 89 참조)과 전기적으로 연결되는 제2 전극(223)이 형성된다.
제1 전극(221) 및 제2 전극(223)에 전압이 인가됨에 따라, 무기 발광 다이오드(ILED)는 광을 방출하게 되고, 방출된 광은 뱅크(219)의 오목부(RP) 영역을 채우게 된다. 즉, 각 부화소(Ps)의 크기는 무기 발광 다이오드(ILED)가 배치되는 뱅크(219)의 오목부(RP)로 정의될 수 있다.
본 실시예는 마이크로 무기 발광 다이오드(ILED)가 제2 표시 패널(20)에 적용된 경우에 대해서 설명하였으나, 본 실시예의 구조는 제1 표시 패널(10)에도 적용될 수 있다.
도 92 및 도 93은 제2 표시 패널(20)의 제2 표시영역(DA2)의 일 예를 보여주는 평면도이다.
도 92를 참조하면, 제2 표시영역(DA2)의 부화소(Ps)는 마이크로 또는 나노 사이즈의 무기 발광 다이오드로 구비된 복수의 무기 발광 다이오드(ILED)에 의해서 구현될 수 있다. 무기 발광 다이오드(ILED)는 제1 전극(271)과 제2 전극(273) 사이에 배치되어 광을 방출할 수 있다.
제1 전극(271)은 애노드(Anode) 전극이고, 제2 전극(273)은 캐소드(Cathode) 전극일 수 있다. 제1 전극(271)과 제2 전극(273)은 각각 제1 방향(x 방향)으로 연장되어 배치되는 전극 줄기부(271S, 273S)와 전극 줄기부(271S, 273S)에서 제1 방향(x 방향)과 교차하는 방향인 제2 방향(y 방향)으로 연장되어 분지되는 적어도 하나의 전극 가지부(271B, 273B)를 포함할 수 있다.
제1 전극(271)은 제1 방향(x 방향)으로 연장되어 배치되는 제1 전극 줄기부(271S)와 제1 전극 줄기부(271S)에서 분지되어 제2 방향(y 방향)으로 연장된 적어도 하나의 제1 전극 가지부(271B)를 포함할 수 있다.
제1 전극 줄기부(271S)는 제1 방향(x 방향)으로 인접한 부화소(Ps)를 구동하는 제1 전극 줄기부(271S)와 전기적으로 분리될 수 있다. 제1 전극 줄기부(271S)는 제1 방향(x 방향)으로 인접한 부화소(Ps)의 제1 전극 줄기부(271S)와 이격되어 배치될 수 있다. 제1 전극 줄기부(271S)는 제1 전극 컨택홀(CNTD)을 통해 박막 트랜지스터에 연결될 수 있다.
제1 전극 가지부(271B)는 제2 방향(y 방향)에서 제2 전극 줄기부(273S)와 이격되어 배치될 수 있다. 제1 전극 가지부(271B)는 제1 방향(x 방향)에서 제2 전극 가지부(273B)와 이격되어 배치될 수 있다.
제2 전극(273)은 제1 방향(x 방향)으로 연장되어 배치되는 제2 전극 줄기부(273S)와 제2 전극 줄기부(273S)에서 분지되고 제2 방향(y 방향)으로 연장된 제2 전극 가지부(273B)를 포함할 수 있다.
제2 전극 줄기부(273S)는 제1 방향(x 방향)으로 인접한 부화소(Ps)를 구동하는 제2 전극 줄기부(273S)와 연결될 수 있다. 제2 전극 가지부(273B)는 제2 방향(y 방향)에서 제1 전극 줄기부(271S)와 이격되어 배치될 수 있다. 제2 전극 가지부(273B)는 제1 방향(x 방향)에서 제1 전극 가지부(271B)와 이격되어 배치될 수 있다. 제2 전극 가지부(273B)는 제1 방향(x 방향)에서 제1 전극 가지부(271B)들 사이에 배치될 수 있다.
도 92에서는 제1 전극 가지부(271B)와 제2 전극 가지부(273B)가 제2 방향(y 방향)으로 연장된 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 제1 전극 가지부(271B)와 제2 전극 가지부(273B) 각각은 부분적으로 곡률지거나, 절곡된 형태를 가질 수 있고, 도 93과 같이 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다.
도 93에서는 제2 전극(273)이 원 형태를 가지며, 제1 전극(271)이 제2 전극(273)을 둘러싸도록 배치되며, 제1 전극(271)과 제2 전극(273) 사이에 환형의 홀(HOL)이 형성되며, 제2 전극(273)이 제2 전극 컨택홀(CNTS)을 통해 캐소드 전압을 인가받는 것을 예시하였다. 도 93의 실시예의 경우 무기 발광 다이오드(ILED)는 다양한 방향으로 배열 되는 바, 시야각에 따라 균일한 휘도가 제공될 수 있다.
한편, 제1 전극(271)과 제2 전극(273)의 적어도 일부 영역이 서로 이격되어 대향하도록 배치됨으로써, 제1 전극(271)과 제2 전극(273) 사이에 무기 발광 다이오드(ILED)가 배치될 수 있는 공간이 형성된다면, 제1 전극 가지부(271B)와 제2 전극 가지부(273B) 각각은 어떠한 형태로도 형성 가능하다.
무기 발광 다이오드(ILED)는 제1 전극(271)과 제2 전극(273) 사이에 배치될 수 있다. 무기 발광 다이오드(ILED)의 일 단은 제1 전극(271)과 전기적으로 연결되고, 타 단은 제2 전극(273)과 전기적으로 연결될 수 있다. 복수의 무기 발광 다이오드(ILED)들은 서로 이격되어 배치될 수 있다. 복수의 무기 발광 다이오드(ILED)들은 실질적으로 서로 나란하게 정렬될 수 있다.
무기 발광 다이오드(ILED)는 로드(rod), 와이어(wire), 튜브(tube) 등의 형상을 가질 수 있다. 예를 들어, 무기 발광 다이오드(ILED)는 도 19과 같이 원통형 또는 로드(rod) 형태로 형성될 수 있다. 다만, 무기 발광 다이오드(ILED)의 형태는 이에 한정되지 않으며, 무기 발광 다이오드(ILED)는 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형태를 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형태를 가질 수 있다. 무기 발광 다이오드(ILED)의 길이는 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 무기 발광 다이오드(ILED)의 직경은 300㎚ 내지 700㎚의 범위를 갖고, 무기 발광 다이오드(ILED)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다.
접촉 전극(274)은 제1 접촉 전극(274a)과 제2 접촉 전극(274b)을 포함할 수 있다. 제1 접촉 전극(274a)과 제2 접촉 전극(274b)은 제2 방향(y 방향)으로 연장된 형태를 가질 수 있다.
제1 접촉 전극(274a)은 제1 전극 가지부(271B) 상에 배치되며, 제1 전극 가지부(271B)에 연결될 수 있다. 제1 접촉 전극(274a)은 무기 발광 다이오드(ILED)의 일 단과 접촉할 수 있다. 제1 접촉 전극(274a)은 제1 전극 가지부(271B)와 무기 발광 다이오드(ILED) 사이에 배치될 수 있다. 이에 따라, 무기 발광 다이오드(ILED)는 제1 접촉 전극(274a)을 통해 제1 전극(271)과 전기적으로 연결될 수 있다.
제2 접촉 전극(274b)은 제2 전극 가지부(273B) 상에 배치되며, 제2 전극 가지부(273B)에 연결될 수 있다. 제2 접촉 전극(274b)은 무기 발광 다이오드(ILED)의 타 단과 접촉할 수 있다. 제2 접촉 전극(274b)은 제2 전극 가지부(273B)와 무기 발광 다이오드(ILED) 사이에 배치될 수 있다. 이에 따라, 무기 발광 다이오드(ILED)는 제2 접촉 전극(274b)을 통해 제2 전극(273)과 전기적으로 연결될 수 있다.
제1 접촉 전극(274a)의 폭(또는 제1 방향(x 방향)의 길이)은 제1 전극 가지부(271B)의 폭(또는 제1 방향(x 방향)의 길이)보다 크고, 제2 접촉 전극(274b)의 폭(또는 제1 방향(x 방향)의 길이)은 제2 전극 가지부(273B)의 폭(또는 제1 방향(x 방향)의 길이)보다 클 수 있다.
외부 뱅크(235)들은 부화소(Ps)들 사이에 배치될 수 있다. 외부 뱅크(235)들은 제2 방향(y 방향)으로 길게 연장될 수 있다. 부화소(Ps)들 각각의 제1 방향(x 방향)의 길이는 외부 뱅크(235)들 사이의 거리로 정의될 수 있다.
도 94는 도 92의 VIII-VIII'의 일 예를 보여주는 단면도이다.
도 94를 참조하면, 제2 표시 패널(20)은 기판(200) 상에 배치되는 회로층(PCL), 표시요소층(EDL)을 포함할 수 있다. 회로층(PCL)은 적어도 하나의 박막트랜지스터(TFT) 및 적어도 하나의 커패시터가 배치될 수 있다. 제2 표시 패널(20)의 회로층(PCL)은 제1 표시 패널(10)의 회로층(PCL)과 실질적으로 동일한 바, 제2 표시 패널(20)의 회로층(PCL)에 대한 설명은 제1 표시 패널(10)의 회로층(PCL)의 설명으로 갈음한다.
표시요소층(EDL)은 제1 내부 뱅크(231), 제2 내부 뱅크(233), 제1 전극(271), 제2 전극(273), 접촉 전극(274), 무기 발광 다이오드(ILED), 제1 절연막(281), 제2 절연막(282), 및 제3 절연막(283)을 포함할 수 있다.
제1 내부 뱅크(231), 제2 내부 뱅크(233), 및 외부 뱅크(235)는 평탄화층(217) 상에 배치될 수 있다. 제1 내부 뱅크(231), 제2 내부 뱅크(233), 및 외부 뱅크(235)는 평탄화층(217)의 상면을 기준으로 돌출될 수 있다. 제1 내부 뱅크(231), 제2 내부 뱅크(233), 및 외부 뱅크(235)는 사다리꼴의 단면 형태를 가질 수 있으나, 이에 한정되지 않는다. 제1 내부 뱅크(231), 제2 내부 뱅크(233), 및 외부 뱅크(235)는 평탄화층(217)의 상면과 접하는 하면, 하면과 마주보는 상면, 상면과 하면 사이의 측면들을 포함할 수 있다. 제1 내부 뱅크(231)의 측면들, 제2 내부 뱅크(233)의 측면들, 및 외부 뱅크(235)의 측면들은 경사지게 형성될 수 있다.
제1 내부 뱅크(231)와 제2 내부 뱅크(233)는 서로 이격되어 배치될 수 있다. 제1 내부 뱅크(231)와 제2 내부 뱅크(233)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 내부 뱅크(231) 상에는 제1 전극 가지부(271B)가 배치되고, 제2 내부 뱅크(233) 상에는 제2 전극 가지부(273B)가 배치될 수 있다. 제1 전극 가지부(271B)는 제1 전극 줄기부(271S)와 연결되고, 제1 전극 줄기부(271S)는 제1 전극 컨택홀(CNTD)에서 박막 트랜지스터(TFT)의 드레인 전극(D3)과 연결될 수 있다. 그러므로, 제1 전극(271)은 박막 트랜지스터(TFT)의 드레인 전극(D3)으로부터 전압을 인가받을 수 있다.
제1 전극(271)과 제2 전극(273)은 반사율이 높은 도전 물질을 포함할 수 있다. 예를 들어, 제1 전극(271)과 제2 전극(273)은 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이로 인해, 무기 발광 다이오드(ILED)로부터 발광한 광 중에서 제1 전극(271)과 제2 전극(273)으로 진행하는 광은 제1 전극(271)과 제2 전극(273)에 의해 반사되어 무기 발광 다이오드(ILED)의 상부로 진행할 수 있다.
제1 전극(271)과 제2 전극 가지부(273B) 상에는 제1 절연막(281)이 배치될 수 있다. 제1 절연막(281)은 제1 전극 줄기부(271S), 제1 내부 뱅크(231)의 측면들 상에 배치된 제1 전극 가지부(271B), 및 제2 내부 뱅크(233)의 측면들 상에 배치된 제2 전극 가지부(273B)를 덮도록 배치될 수 있다. 제1 내부 뱅크(231)의 상면 상에 배치된 제1 전극 가지부(271B)와 제2 내부 뱅크(233)의 상면 상에 배치된 제2 전극 가지부(273B)는 제1 절연막(281)에 의해 덮이지 않고 노출될 수 있다. 제1 절연막(281)은 외부 뱅크(235) 상에 배치될 수 있다. 제1 절연막(281)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
무기 발광 다이오드(ILED)는 제1 내부 뱅크(231)와 제2 내부 뱅크(233) 사이에 배치되는 제1 절연막(281) 상에 배치될 수 있다. 무기 발광 다이오드(ILED)의 일 단은 제1 내부 뱅크(231)와 인접하게 배치되고, 타 단은 제2 내부 뱅크(233)와 인접하게 배치될 수 있다.
무기 발광 다이오드(ILED) 상에는 제2 절연막(282)이 배치될 수 있다. 제2 절연막(282)은 무기막, 예를 들어 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3)으로 형성될 수 있다.
제1 접촉 전극(274a)은 제1 절연막(281)에 의해 덮이지 않고 노출된 제1 전극 가지부(271B) 상에 배치되고, 무기 발광 다이오드(ILED)의 일 단에 접촉될 수 있다. 제1 접촉 전극(274a)은 제2 절연막(282) 상에도 배치될 수 있다.
제1 접촉 전극(274a) 상에는 제3 절연막(283)이 배치될 수 있다. 제3 절연막(283)은 제1 접촉 전극(274a)과 제2 접촉 전극(274b)을 전기적으로 분리하기 위해 제1 접촉 전극(274a)을 덮도록 배치될 수 있다. 제3 절연막(283)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제2 접촉 전극(274b)은 제1 절연막(281)에 의해 덮이지 않고 노출된 제2 전극 가지부(273B) 상에 배치되고, 무기 발광 다이오드(ILED)의 타 단에 접촉될 수 있다. 제2 접촉 전극(274b)은 제2 절연막(282)과 제3 절연막(283) 상에도 배치될 수 있다.
이와 같이, 제2 표시영역(DA2)의 각 부화소(Ps)는 복수의 무기 발광 다이오드(ILED)에 의해서 구현될 수 있다. 한편, 본 실시예는 초소형 무기 발광 다이오드(ILED)가 제2 표시 패널(20)에 적용된 경우에 대해서 설명하였으나, 본 실시예의 구조는 제1 표시 패널(10)에도 적용될 수 있다.
도 95는 일 실시예에 따른 표시 장치를 간략히 도시한 단면도이다.
도 95를 참조하면, 표시 장치(1)는 제1 표시 패널(10) 및 상기 제1 표시 패널(10) 하부에 배치된 제2 표시 패널(20)을 구비한다. 제1 표시 패널(10)과 제2 표시 패널(20)은 하부 커버(90, 도 2 참조)에 의해 수납될 수 있다.
제1 표시 패널(10)은 메인표시영역(MDA)과 컴포넌트영역(CA)을 구비할 수 있다. 본 실시예에서, 컴포넌트영역(CA)에는 발광 소자가 배치되지 않고 투과영역(TA)으로만 구비된다는 점에서 전술한 표시 패널(10)들과 차이가 있다. 제1 표시 패널(10)은 메인표시영역(MDA)에 배치된 제1 발광소자(ED1)가 +z 방향으로 광(LP1)을 방출하여 이미지를 구현할 수 있다.
제2 표시 패널(20)은 기판(200)에 배치된 제2 발광 소자(ED2) 및 포토다이오드(PD)와 같은 수광 소자가 배치될 수 있다. 제2 표시 패널(20)은 제2 발광 소자(ED2)가 +z 방향으로 광(LP1)을 방출하여 이미지를 구현할 수 있다. 제2 표시 패널(20)은 -z 방향으로 입사되는 외부광을 포토다이오드(PD)가 수광할 수 있다. 이러한 포토다이오드(PD)는 이미지 센서로 기능하거나 태양 전지의 셀로 기능할 수 있다. 제2 표시 패널(20)에 배치된 제2 발광 소자(ED2) 및 포토다이오드(PD)는 교번되어 배치될 수 있다.
제2 표시 패널(20)은 제1 표시 패널(10)의 컴포넌트영역(CA) 또는 투과영역(TA)과 중첩 배치되어, 제2 표시 패널(20)의 제2 발광 소자(ED2)에 의해서 디스플레이 되는 이미지는 제1 표시 패널(10)의 투과영역(TA)을 통해서 시인될 수 있으며, 투과영역(TA)으로 입사된 외부광은 제2 표시 패널(20)의 포토다이오드(PD)에 의해서 수광될 수 있다.
도 96은 도 95의 제2 표시 패널의 일 실시예를 개략적으로 나타낸 평면도이다.
도 96을 참조하면, 제2 표시 패널(20)은 이미지를 디스플레이하는 영역과 이미지를 캡쳐하는 영역이 통합된 통합영역(IMDA)이 구비될 수 있다. 상기 통합영역(IMDA)은 제1 표시 패널(10, 도 95 참조)의 컴포넌트영역(CA) 또는 투과영역(TA)의 크기 및 형상과 동일하게 구비될 수 있다.
통합영역(IMDA)에는 제2 발광소자(ED2, 도 95 참조)로 구현되는 부화소(Ps)들이 구비된 발광 화소그룹(EPG)과 포토다이오드(PD, 도 95 참조)를 포함하는 수광 화소(IPx)들이 구비된 수광 화소그룹(IPG)가 x 방향 및/또는 y 방향을 따라 교번적으로 배치될 수 있다.
발광 화소그룹(EPG)에는 적색, 녹색, 및 청색의 부화소(Ps)가 구비될 수 있으며, 수광 화소그룹(IPG)에는 적색, 녹색, 및 청색의 수광 화소(IPx)가 구비될 수 있다. 발광 화소그룹(EPG) 및 수광 화소그룹(IPG)에 포함된 화소들의 개수 및 배치는 다양하게 변형될 수 있다.
도 97은 일 실시예에 따른 표시 장치의 일부를 개략적으로 도시한 단면도이다. 도 98은 도 97의 표시 장치에 포함된 제2 표시 패널의 일 예를 도시한 평면도이다.
도 97 및 도 98을 참조하면, 표시 장치(1)는 제1 표시 패널(10) 및 상기 제1 표시 패널(10) 하부에 배치된 제2 표시 패널(20)을 구비한다. 도 97 및 도 98의 표시 장치는 제2 표시 패널(20)에 구비된 소자가 연결되는 회로에 따라 발광 또는 수광을 할 수 있는 발광-수광 소자(ERD)라는 점에서 도 95의 실시예와 차이가 있다.
제1 표시 패널(10)은 메인표시영역(MDA)과 컴포넌트영역(CA)을 구비할 수 있다. 본 실시예에서, 컴포넌트영역(CA)은 전체가 투과영역(TA)으로만 구비된다. 제1 표시 패널(10)은 메인표시영역(MDA)에 배치된 제1 발광소자(ED1)가 +z 방향으로 광을 방출하여 이미지를 구현할 수 있다.
제2 표시 패널(20)은 기판(200) 상에 배치된 발광-수광 소자(ERD)가 구비될 수 있다. 발광-수광 소자(ERD)는 PN 다이오드 또는 PIN 다이오드로 구비될 수 있다. PN 다이오드 또는 PIN 다이오드로 구비된 발광-수광 소자(ERD)는 양 단에 전압을 인가하면 광이 방출되며, 발광-수광 소자(ERD)에 광이 입사되면 전류가 생성되는 특징이 있다.
일 실시예에서, 발광-수광 소자(ERD) 각각은 발광을 구동하는 제1 화소회로 및 수광을 위한 제2 화소회로에 스위치 소자를 통해서 연결될 수 있다. 제1 화소회로는 도 11a 및 도 11b를 참조하여 설명한 화소회로 일 수 있다. 제2 화소회로는 도 87을 참조하여 설명한 수광 화소회로 일 수 있다.
이에 따라, 발광-수광 소자(ERD)가 발광 소자로 구동하는 경우 제1 화소회로에 연결되고, 발광-수광 소자(ERD)가 수광 소자로 구동하는 경우 제2 화소회로에 연결될 수 있다.
이러한 발광-수광 소자(ERD)는 제2 표시 패널(20)의 통합영역(IMDA)에 배열될 수 있다. 상기 발광-수광 소자(ERD) 상부에는 컬러필터가 배치되어, 발광-수광 소자(ERD)에 의해서 이미지를 구현하는 적색, 녹색, 청색 발광 화소 또는 이미지를 캡쳐하는 적색, 녹색, 청색의 수광 화소가 구현될 수 있다.
통합영역(IMDA) 외측의 주변 영역에는 이미지 센서 구동부(IMSD)와 제2 표시 구동부(27)가 배치될 수 있다. 이미지 센서 구동부(IMSD)와 제2 표시 구동부(27)은 통합 구동부(IMDD)와 연결될 수 있다. 통합 구동부(IMDD)는 발광-수광 소자(ERD)들에 의해서 이미지를 구현할 때는 제2 표시 구동부(27)의 구동 신호가 발광-수광 소자(ERD)를 구동하는 제1화소회로에 전달되도록 하고, 발광-수광 소자(ERD)들에 의해서 이미지를 캡쳐할 때는 이미지 센서 구동부(IMSD)의 구동 신호가 발광-수광 소자(ERD)를 구동하는 제2화소회로에 전달되도록 할 수 있다.
도 99는 일 실시예에 따른 표시 패널(10)의 일부를 개략적으로 나타낸 단면도이다. 구체적으로, 도 99는 표시 패널(10)의 기판(100)이 컴포넌트영역(CA)에 대응하는 관통홀(100H)을 구비하는 것을 중심으로 설명한다. 도 99의 실시예는 표시 패널(10)의 컴포넌트영역(CA)에 보조 부화소가 배치되지 않고, 컴포넌트영역(CA)에 대응하여 기판에 관통홀(100H)이 구비된다는 점에서 도 17의 실시예와 차이가 있다.
표시 패널(10)은 메인표시영역(MDA) 및 컴포넌트영역(CA)을 포함한다. 메인표시영역(MDA)에는 메인 부화소(Pm)가 배치되고, 컴포넌트영역(CA)에는 투과영역(TA)이 배치된다. 메인표시영역(MDA)에는 메인 박막트랜지스터(TFT)와 메인 스토리지 커패시터(Cst)를 포함하는 메인 화소회로(PC) 및 메인 화소회로(PC)와 연결된 표시요소로써 메인 유기발광다이오드(OLED)가 배치될 수 있다.
표시 패널(10)은 기판(100), 버퍼층(111), 회로층(PCL), 및 표시요소층(EDL)이 순차 적층되며, 상기 표시요소층(EDL) 상부에는 밀봉부재(ENCM)로 박막봉지층(TFEL)이 배치될 수 있다. 박막봉지층(TFEL)은 제1무기봉지층(131), 유기봉지층(132), 및 제2무기봉지층(133)이 순차 적층되어 구비될 수 있다.
본 실시예에서, 기판(100)은 컴포넌트영역(CA)에 대응하는 관통홀(100H)을 구비할 수 있다. 상기 기판(100)의 관통홀(100H) 주변에는 기판(100)의 상면에서 +z 방향으로 돌출된 댐부(160)가 배치될 수 있다.
댐부(160)은 박막봉지층(TFEL)의 유기봉지층(132)이 관통홀(100H) 방향으로 흘러 넘치지 않게 하기 위해 구비된 것일 수 있다. 유기봉지층(132)은 모노머를 도포한 후 이를 경화하여 형성할 수 있는 데, 이러한 모노머의 흐름은 댐부(160)에 의해 제어될 수 있다. 이에 따라, 유기봉지층(132)의 단부는 관통홀(100H)과 먼 댐부(160)의 일측에 위치할 수 있다. 댐부(160)는 관통홀(100H)을 둘러싸도록 배치될 수 있다.
댐부(160)는 다층 구조로 구비될 수 있다. 예컨대, 댐부(160)은 제1층(161) 및 제2층(163)이 적층된 구조로 구비될 수 있다. 제1층(161)은 무기 절연층(IL)과 동일 물질로 구비될 수 있으며, 제2층(163)은 평탄화층(117)과 동일 물질로 구비될 수 있다.
제1무기봉지층(131) 및 제2무기봉지층(133)은 관통홀(100H)에 인접한 댐부(160)의 일측에서 서로 접촉할 수 있다. 이에 따라, 관통홀(100H)을 통해서 유입될 수 있는 외기 및 수분이 표시요소층(EDL)로 침투되는 것을 차단할 수 있다.
본 실시예는 표시 패널(10)의 기판(100)에 관통홀(100H)이 구비된 경우, 밀봉부재로 박막봉지층(TFEL)이 적용된 경우를 예로 들어 설명하였으나, 밀봉부재로 밀봉기판이 적용될 수도 있다. 밀봉부재로 밀봉기판이 적용되는 경우, 관통홀(100H) 주변에 기판(100)과 밀봉기판을 합착하는 밀봉재가 도입될 수 있다.
도 100은 일 실시예에 따른 표시 패널(10)의 컴포넌트영역(CA)을 개략적으로 도시한 단면도이다. 도 100의 실시예는 표시 패널(10)의 컴포넌트영역(CA)에 수광 소자로써 포토다이오드(PD)가 배치된다는 점에서 도 17의 실시예와 차이가 있다.
표시 패널(10)의 컴포넌트영역(CA)은 발광 영역(LEA) 및 수광 영역(LRA)을 포함할 수 있다. 발광 영역(LEA)에는 보조 박막트랜지스터(TFT')와 보조 스토리지 커패시터(Cst')를 포함하는 보조 화소회로(PC') 및 보조 화소회로(PC')와 연결된 표시요소로써 보조 유기발광다이오드(OLED')가 배치될 수 있다.
수광 영역(LRA)에는 수광 박막트랜지스터(TFTr)를 포함하는 수광 화소회로(RPC) 및 수광 화소회로(RPC)와 연결된 수광 소자로써 포토다이오드(PD)가 배치될 수 있다. 수광 박막트랜지스터(TFTr)은 반도체층(A4), 게이트전극(G4), 소스전극(S4), 드레인전극(D4)을 포함하며, 회로층(PCL)에 배치될 수 있다.
포토다이오드(PD)는 제1 전극(171), 활성층(173), 제2 전극(175)이 적층되어 구비될 수 있다. 제1 전극(171)은 화소정의막(119) 상부에 배치되며, 컨택홀을 통해 수광 박막트랜지스터(TFTr)의 일 전극과 연결될 수 있다. 제1 전극(171)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제2 전극(175)은 활성층(173) 상부에 배치되며, 컨택홀을 통해 평탄화층(117) 상에 배치된 바이어스 배선(BaisL)과 연결될 수 있다. 제2 전극(175)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄아연산화물(AZO; aluminum zinc oxide)와 같은 투명 도전성 산화물로 구비될 수 있다.
활성층(173)은 n형 도전성 반도체층 및 p형 도전성 반도체층이 적층된 구조를 갖거나, n형 도전성 반도체층, 진성 반도체층 및 p형 도전성 반도체층이 적층된 구조로 가질 수 있다. 활성층(173)은 비정질 실리콘(a-Si), 비정질 실리콘게르마늄(a-SiGe), 수소화된 비정질 실리콘(a-Si:H), 비정질 실리콘카바이드(a-SiC:H)를 포함할 수 있다.
포토다이오드(PD)의 측면을 덮도록 제1 보호층(191)이 배치될 수 있으며, 포토다이오드(PD)의 상면을 덮도록 제1 보호층(191) 상의 제2 보호층(193)이 배치될 수 있다. 제1 보호층(191) 및 제2 보호층(193)은 유기 또는 무기 절연물질로 구비될 수 있다.
포토다이오드(PD)는 외부 광을 흡수하여 전류를 생성하는 바, 이미지 센서로 기능하거나 태양 전지의 셀로 기능할 수 있다.
도 101a 내지 도 101c는 도 100에 적용될 수 있는 포토다이오드(PD)의 일 예를 나타낸다.
도 101a를 참조하면, 포토다이오드(PD)는 제1 전극(171), n형 도전성 반도체층(173a), 진성 반도체층(173b), p형 도전성 반도체층(173c), 제2 전극(175)이 적층되어 구비될 수 있다.
일 실시예에서, 진성 반도체층(173b)은 비정질 실리콘게르마늄(a-SiGe)으로 구비되고, n형 도전성 반도체층(173a)은 비정질 실리콘게르마늄(a-SiGe)에 n형으로 도핑되어 구비되며, p형 도전성 반도체층(173c)은 비정질 실리콘(a-Si)에 p형으로 도핑되어 구비될 수 있다.
다른 실시예로, 진성 반도체층(173b)은 비정질 실리콘카바이드(a-SiC)으로 구비되고, n형 도전성 반도체층(173a)은 비정질 실리콘카바이드(a-SiC)에 n형으로 도핑되어 구비되며, p형 도전성 반도체층(173c)은 비정질 실리콘(a-Si)에 p형으로 도핑되어 구비될 수 있다.
도 101b를 참조하면, 포토다이오드(PD)는 제1 전극(171), n형 도전성 반도체층(173a), p형 도전성 반도체층(173c), 제2 전극(175)이 적층되어 구비될 수 있다.
일 실시예에서, n형 도전성 반도체층(173a)은 비정질 실리콘게르마늄(a-SiGe)에 n형으로 도핑되어 구비되며, p형 도전성 반도체층(173c)은 비정질 실리콘(a-Si)에 p형으로 도핑되어 구비될 수 있다.
다른 실시예로, n형 도전성 반도체층(173a)은 비정질 실리콘카바이드(a-SiC)에 n형으로 도핑되어 구비되며, p형 도전성 반도체층(173c)은 비정질 실리콘(a-Si)에 p형으로 도핑되어 구비될 수 있다.
도 101c를 참조하면, 포토다이오드(PD)는 제1 전극(171), n형 도전성 반도체층(173a), 진성 반도체층(173b), p형 도전성 반도체층(173c), 제2 전극(175) 중 적어도 하나의 표면에 요철 또는 텍스처가 형성될 수 있다. 이러한 요철 또는 텍스처에 의해서 제2 전극(175) 상부에서의 광 반사율을 줄이고, 광 경로를 증가시킬 수 있어 포토다이오드(PD)의 광효율을 증가시킬 수 있다. 상기 요철 또는 텍스처는 다양한 방법에 의해서 형성될 수 있다. 예컨대, 요철 또는 텍스처는 습식 에칭, 건식 에칭, 또는 레이저를 이용한 패터닝 등에 의해서 형성될 수 있다.
도 102a는 일 실시예에 따른 표시 패널의 컴포넌트영역을 나타낸 개략적인 평면도이다. 도 102b는 도 102a의 실시예의 개략적인 단면도이다.
도 102a 및 도 102b를 참조하면, 본 실시예에 따른 표시 패널(10)은 유기발광다이오드(OLED)로 구현되는 부화소(Pa, Pm)에 의해서 이미지를 구현하며, 포토다이오드(PD)를 포함하는 수광 화소(IPx)로 이미지를 캡쳐할 수 있는 표시 패널(10)을 중심으로 설명한다. 본 실시예에 따른 표시 패널(10)은 컴포넌트영역(CA)에 투과영역(TA) 대신에 이미지 센서 영역(IMA)가 배치된다는 점에서 전술한 실시예들과 차이가 있다.
한편, 본 실시예에서, 표시 패널(10)의 메인표시영역(MDA)은 전술한 다양한 실시예가 가능한 바, 메인표시영역(MDA)에 대한 설명은 생략한다. 또한, 도 102b에 있어서, 도 100과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
표시 패널(10)의 컴포넌트영역(CA)은 보조 부화소(Pa)가 배치된 발광 영역(LEA) 및 수광 화소(IPx)가 배치된 이미지 센서 영역(IMA)이 구비될 수 있다. 발광 영역(LEA)에는 복수의 보조 부화소(Pa)가 배치된 화소그룹(PG)이 배치될 수 있다. 도 102a에서는 화소그룹(PG)에 포함된 보조 부화소(Pa)가 펜타일 구조로 구비된 것으로 도시하고 있으나, 화소그룹(PG)에 포함된 보조 부화소(Pa)들은 도 13a 내지 도 15를 참조하여 설명한 바와 같이 다양한 화소 배치 구조를 가질 수 있다. 화소그룹(PG)에 포함된 보조 부화소(Pa)들은 적색 화소(Pr), 녹색 화소(Pg), 청색 화소(Pb)를 포함할 수 있다.
이미지 센서 영역(IMA)에는 복수의 수광 화소(IPx)들이 2차원 어레이로 배열될 수 있다. 수광 화소(IPx)들은 적색 수광 화소(IPr), 녹색 수광 화소(IPg), 및 청색 수광 화소(IPb)을 포함할 수 있다. 도 102a에서는 수광 화소(IPx)들이 베이어 패턴(Bayer Pattern) 패턴으로 배열된 것을 도시하고 있으나, 수광 화소(IPx)들은 다양한 패턴으로 배열될 수 있다. 발광 영역(LEA)과 이미지 센서 영역(IMA)은 x 방향 및/또는 y 방향으로 교번적으로 배치될 수 있다.
도 102b를 참조하면, 표시 패널(10)의 발광 영역(LEA)에 대응하여, 기판(100) 상에는 보조 표시 요소로써 보조 유기발광다이오드(OLED') 및 상기 보조 유기발광다이오드(OLED')와 연결된 보조 화소회로(PC')가 배치된다. 보조 화소회로(PC')는 보조 박막트랜지스터(TFT') 및 보조 스토리지 커패시터(Cst')을 포함할 수 있다.
표시 패널(10)의 이미지 센서 영역(IMA)에 대응하여, 기판(100) 상에는 포토다이오드(PD) 및 상기 포토다이오드(PD)와 연결된 수광 화소회로(RPC)가 배치된다. 포토다이오드(PD)는 비정실 실리콘 반도체를 포함하여 구비된 PIN 다이오드 또는 PN 다이오드로 구비될 수 있다.
이러한, 보조 유기발광다이오드(OLED') 및 포토다이오드(PD)를 덮도록 밀봉부재(ENCM)이 배치될 수 있다. 밀봉부재(ENCM)는 박막봉지층(TFEL) 또는 밀봉기판(ENS)로 구비될 수 있다.
밀봉부재(ENCM) 상에는 터치스크린층(TSL)이 배치될 수 있다. 일 실시예에서, 터치스크린층(TSL)은 이미지 센서 영역(IMA)에 대응하여 개구를 구비할 수 있다.
터치스크린층(TSL) 상부에는 필터 플레이트(180)가 배치될 수 있다. 필터 플레이트(180)은 컬러필터(182) 및 블랙매트릭스(183)을 포함할 수 있다.
컬러필터(182)는 유기발광다이오드(OLED')의 발광 영역 및 포토다이오드(PD)의 수광 영역에 대응하도록 배치될 수 있다. 컬러필터(182)들은 보조 부화소(Pa)들 각각에서 방출되는 빛의 색상 또는 수광 화소(IPx)가 수광하는 빛의 색상을 고려하여 배열될 수 있다. 예컨대, 유기발광다이오드(OLED)에서 방출되는 빛의 색상, 및 수광 화소(IPx)가 수광하는 빛의 색상에 따라 컬러필터(182)는 적색, 녹색, 또는 청색을 가질 수 있다.
블랙매트릭스(183)는 인접한 화소들 간의 색 간섭을 차단하기 위한 것으로 색선명도 및 콘트라스트를 향상시키기 위한 부재일 수 있다. 블랙매트릭스(183)는 각 보조 부화소(Pa)들 사이, 수광화소(IPx)들 사이에 배치될 수 있다. 블랙매트릭스(183)은 Cr 또는 CrOx, Cr/CrOx, Cr/CrOx/CrNy, 수지(Carbon 안료, RGB 혼합안료), Graphite, Non-Cr계 등의 재료를 포함할 수 있다.
이미지 센서 영역(IMA) 상부에 대응하여, 컬러필터(182) 상부에는 마이크로 렌즈(190)가 배치될 수 있다. 마이크로 렌즈(190)는 하나의 수광 화소(IPx)당 하나의 볼록 렌즈로 구비될 수 있다. 마이크로 렌즈(190)가 배치됨에 따라, 포토다이오드(PD)로 입사되는 광량이 증가될 수 있다. 마이크로 렌즈(190)은 커버 윈도우(50)에 내장되어 배치될 수 있다. 이미지 센서 영역(IMA)에 배치된 수광 화소(IPx)들의 어레이에 의해서 이미지 센서가 구현될 수 있다. 표시 패널(10)의 주변 영역(DPA, 도 10 참조) 또는 표시 패널(10)과 연결되는 회로 보드(미도시)에는 수광 화소(IPx)들을 구동하는 이미지 센서 구동부가 배치되어, 수광 화소(IPx)들을 구동할 수 있다.
본 실시예에서는 포토다이오드(PD)가 기판(100) 상에 배치된 것을 예로 들어 설명하고 있으나, 다른 실시예로, 도 88과 같이 포토다이오드(PD)는 기판(100) 내부에 배치될 수 있는 등 다양한 변형이 가능하다.
도 103은 일 실시예에 따른 표시 장치를 나타낸 개략적인 단면도이다.
도 103을 참조하면, 표시 장치(1)는 상기 도 1 내지 도 2에서 설명한 것과 같이 커버 윈도우(50), 표시 패널(10), 표시 회로 보드(미도시), 표시 구동부(미도시), 터치 센서 구동부(미도시), 컴포넌트부(미도시), 브라켓(60), 메인 회로 보드(70), 배터리(80) 및 하부 커버(90)를 포함할 수 있다.
상기 컴포넌트부는 컴포넌트(40) 및 카메라 장치(731) 중 적어도 하나를 포함할 수 있다. 이때, 컴포넌트(40) 및 카메라 장치(731)은 상기 도 1 내지 도 2b에서 설명한 것과 동일 또는 유사하므로 상세한 설명은 생략하기로 한다.
표시 장치(1)는 컴포넌트(40) 및 카메라 장치(731) 중 적어도 하나로 표시 장치(1)의 외면의 광을 표시 장치(1)의 내부로 안내하는 광안내부(300)를 포함할 수 있다. 예를 들면, 광안내부(300)는 컴포넌트영역(CA)에 입사되는 광을 컴포넌트(40) 및 카메라 장치(731) 중 적어도 하나로 안내할 수 있다. 또한, 광안내부(300)는 하부 커버(90)의 외면에서 입사하는 광을 컴포넌트(40) 및 카메라 장치(731) 중 적어도 하나로 안내할 수 있다. 이하에서는 설명의 편의를 위하여 광안내부(300)는 광을 컴포넌트(40)로 안내하는 경우를 중심으로 상세히 설명하기로 한다.
상기와 같은 경우 컴포넌트(40)는 브라켓(60)으로부터 하부 커버(90) 측으로 가는 방향(예를 들면, 도 103에서 -z축 방향)을 바라보도록 배치될 수 있다. 즉, 컴포넌트(40)는 컴포넌트영역(CA)이 배치된 방향의 반대 방향을 바라보도록 배치될 수 있다. 이때, 하부 커버(90)는 컴포넌트(40) 및 카메라 장치(731) 중 적어도 하나에 대응되도록 홀이 형성될 수 있다. 예를 들면, 하부 커버(90)는 컴포넌트(40)에 대응되도록 컴포넌트 홀(미도시)와 카메라 장치(731)에 대응되도록 형성된 제2카메라 홀(CMH2)을 포함할 수 있다. 이때, 상기와 같은 홀은 상기의 위치에 한정되는 것은 아니며, 제2카메라 홀(CMH2)가 컴포넌트(40)에 대응되는 위치에 배치되며, 상기 컴포넌트 홀이 카메라 장치(731)에 대응되는 위치에 배치되는 것도 가능하다. 이하에서는 설명의 편의를 위하여 컴포넌트(40)는 하부 커버(90)의 제2카메라 홀(CMH2)에 대응되는 위치에 배열될 수 있다.
광안내부(300)는 광가이드(310), 제1경로변경부(320), 경로변경구동부(330), 제2경로변경부(340) 및 광차단부(350)를 포함할 수 있다.
광가이드(310)는 투과성 물질로 형성될 수 있으며, 광을 안내할 수 있다. 이때, 광가이드(310)는 적어도 한번 절곡되도록 형성될 수 있다. 광가이드(310)는 내부에 유리 또는 아크릴, 실리콘 등과 같은 광투과성 레진을 포함할 수 있다. 또한, 광가이드(310)의 외면에는 외부의 빛이 내부로 차단되지 못하도록 차단층이 배치되는 것도 가능하다. 이러한 경우 차단층은 필름 형태로 광가이드(310) 외면에 부착되거나 광가이드(310) 외면에 코팅되는 것도 가능하다.
제1경로변경부(320)는 광가이드(310)를 따라 입사하는 빛의 경로를 가변시킬 수 있다. 이러한 경우 제1경로변경부(320)는 컴포넌트영역(CA)으로 입사하여 광가이드(310)를 따라 전달되는 광을 반사시켜 컴포넌트(40)로 입사시킬 수 있다. 제1경로변경부(320)는 다양한 형태로 형성될 수 있다. 일 실시예로써 제1경로변경부(320)는 미러를 포함할 수 있다. 다른 실시예로써 제1경로변경부(320)는 외면에 빛을 반사하는 금속층을 코팅하는 형태로 형성되는 것도 가능하다.
경로변경구동부(330)는 제1경로변경부(320)와 연결되어 제1경로변경부(320)의 위치를 가변시킬 수 있다. 예를 들면, 경로변경구동부(330)는 제1경로변경부(320)와 연결되어 제1경로변경부(320)를 회전시킬 수 있다. 다른 실시예로써 경로변경구동부(330)는 제1경로변경부(320)와 연결되어 제1경로변경부(320)를 선형 운동시킬 수 있다. 이하에서는 설명의 편의를 위하여 경로변경구동부(330)는 제1경로변경부(320)를 회전시키는 경우를 중심으로 상세히 설명하기로 한다.
상기와 같은 경로변경구동부(330)는 제1경로변경부(320)와 연결되는 모터를 포함할 수 있다. 다른 실시에로써 경로변경구동부(330)는 제1경로변경부(320)의 회전중심으로부터 편심되도록 연결되는 실린더를 포함할 수 있다. 이때, 경로변경구동부(330)는 상기에 한정되는 것은 아니며, 제1경로변경부(320)와 연결되어 제1경로변경부(320)를 회전시키는 모든 경우를 포함할 수 있다.
제2경로변경부(340)는 광가이드(310)에 배치되어 컴포넌트영역(CA)으로 입사하는 광을 반사시킴으로써 경로를 변경할 수 있다. 이러한 경우 제2경로변경부(340)는 제1경로변경부(320)와 동일 또는 유사한 재질로 형성될 수 있다. 이때, 제2경로변경부(340)는 광가이드(310)에 고정될 수 있다.
광차단부(350)는 경로변경구동부(330)가 작동하는 경우 컴포넌트영역(CA)으로 입사하는 광을 차단할 수 있다. 이때, 광차단부(350)는 다양한 위치에 배열될 수 있다. 예를 들면, 광차단부(350)는 광가이드(310)에 배치되어 광가이드(310)를 통과하는 광을 선택적으로 차단시킬 수 있다. 다른 실시예로써 광차단부(350)는 브라켓(60)에 배치되어 컴포넌트 홀(CPH) 및 제1카메라 홀(미도시) 중 적어도 하나를 선택적으로 차단시킬 수 있다. 이러한 경우 컴포넌트 홀(CPH) 또는 상기 제1카메라 홀 중 하나로 입사한 광은 컴포넌트(90) 또는 카메라 장치(731) 중 하나로 입사할 수 있다. 또한, 컴포넌트 홀(CPH) 또는 상기 제1카메라 홀 중 다른 하나로 입사한 광은 컴포넌트(90) 또는 카메라 장치(731) 중 다른 하나로 입사할 수 있다. 이하에서는 설명의 편의를 위하여 컴포넌트(CPH)로 입사하는 광은 광안내부(300)를 통하여 컴포넌트(90)로 입사하고, 광차단부(350)는 브라켓(60)에 배치되며, 컴포넌트 홀(CPH)을 선택적으로 차단하는 경우를 중심으로 상세히 설명하기로 한다.
광차단부(350)는 다양한 형태로 형성될 수 있다. 일 실시예로써 광차단부(350)는 외부의 신호에 따라 투명하거나 불투명하게 가변하는 필름 또는 윈도우를 포함할 수 있다. 다른 실시예로써 광차단부(350)는 컴포넌트 홀(CPH)를 선택적으로 차폐하는 차단부(351)와 차단부(351)와 연결되어 차단부(351)를 우동시키는 차단구동부(352)를 포함할 수 있다. 이러한 경우 차단구동부(352)는 모터와, 모터 및 차단부(351)와 연결되는 볼스크류를 포함할 수 있다. 다른 실시예로써 차단구동부(352)는 차단부(351)와 연결되는 리니어 모터를 포함할 수 있다. 다른 실시예로써 차단구동부(352)는 차단부(351)와 연결되는 실린더를 포함할 수 있다. 또 다른 실시예로서 차단구동부(352)는 모터, 기어 및 기어와 연결되며, 차단부(351)와 연결되는 랙기어를 포함하는 것도 가능하다. 이때, 차단구동부(352)는 상기에 한정되는 것은 아니며, 차단부(351)와 연결되어 차단부(351)를 선형 운동시키는 모든 구조를 포함할 수 있다.
한편, 상기와 같은 표시 장치(1)의 작동을 살펴보면, 컴포넌트(40)는 표시 장치(1)의 전면(예를 들면, 표시 패널(10)의 작동 시 이미지가 보이는 면)으로부터 입사하는 광을 감지할 수 있다.
이러한 경우 경로변경구동부(330)는 제1경로변경부(320)가 하부 커버(90)의 제2카메라 홀(CMH2)로 입사되는 광을 차단시키도록 제1경로변경부(320)를 배치할 수 있다. 이러한 경우 제1경로변경부(320)는 제2카메라 홀(CMH2)을 완전히 차단할 수 있으며, 컴포넌트(40)의 일면에 대해서 경사지게 배열될 수 있다. 이때, 컴포넌트영역(CA)을 통과한 빛은 광가이드(310)를 따라 제2경로변경부(340)에서 반사되어 제1경로변경부(320)로 입사할 수 있다. 또한, 제1경로변경부(320)에서 반사된 빛은 최종적으로 컴포넌트(40)에 입사할 수 있다.
반면, 표시 장치(1)가 하부 커버(90)의 외면 방향(예를 들면, 표시 패널(10)의 작동 시 이미지가 구현되지 않는 면으로 빛이 입사하는 방향)에서 입사하는 광을 감지하는 경우, 경로변경구동부(330)가 작동하여 제1경로변경부(320)를 회전시킬 수 있다. 이러한 경우 제1경로변경부(320)는 도 103을 기준으로 시계방향으로 회전함으로써 제2카메라 홀(CMH2)과 중첩되지 않도록 배치될 수 있다. 이러한 경우 광은 제2카메라 홀(CMH2)을 통과하여 컴포넌트(40)로 입사할 수 있다. 이때, 컴포넌트영역(CA)으로 입사하는 광은 광가이드(310)를 통하여 제1경로변경부(320)로 입사하기는 하나 제1경로변경부(320)에서 반사된 후 컴포넌트(40)에 입사되지 않을 수 있다. 다른 실시예로써 광차단부(350)가 구비되는 경우 광차단부(350)가 작동하여 광가이드(310)를 통과하여 입사하는 빛을 차단시키는 것도 가능하다.
따라서 표시 장치(1)는 하나의 컴포넌트(40) 또는 하나의 카메라 장치(731)를 통하여 표시 장치(1)의 서로 다른 두면에서 입사하는 광을 감지하는 것이 가능하다.
도 104는 일 실시예에 따른 표시 장치의 일부를 나타낸 개략적인 단면도이다.
도 104를 참조하면, 표시 장치(미도시)는 상기 도 103에서 설명한 것과 유사할 수 있다. 이하에서는 상기 도 103에서 설명한 것과 상이한 부분을 위주로 상세히 설명하기로 한다.
광안내부(300)는 광가이드(310), 제1경로변경부(320), 경로변경구동부(330) 및 제2경로변경부(340)를 포함할 수 있다. 이때, 광가이드(310) 및 제1경로변경부(320)는 상기 도 103에서 설명한 것과 동일 또는 유사하므로 상세한 설명은 생략하기로 한다.
경로변경구동부(330)는 제1경로변경부(320)와 연결되어 제1경로변경부(320)를 선형 운동시킬 수 있다. 이때, 경로변경구동부(330)는 제2카메라 홀(CMH2)로 입사하는 광과의 간섭을 최소화하도록 제1경로변경부(320)의 측면에 연결될 수 있다. 이러한 경우 경로변경구동부(330)는 제2카메라 홀(CMH2)과 중첩되지 않도록 배치될 수 있다.
경로변경구동부(330)는 제1경로변경부(320)를 선형 운동시키는 선형구동부(331)와 선형가이드(332)를 포함할 수 있다. 이러한 경우 선형구동부(331)는 다양한 형태로 형성될 수 있다. 일 실시예로써 선형구동부(331)는 모터와, 모터 및 제1경로변경부(320)와 연결되는 볼스크류를 포함할 수 있다. 다른 실시예로써 선형구동부(331)는 제1경로변경부(320)와 연결되는 리니어 모터를 포함할 수 있다. 또 다른 실시예로써 선형구동부(331)는 제1경로변경부(320)와 연결되는 실린더를 포함할 수 있다. 이러한 경우 선형구동부(331)는 상기에 한정되는 것은 아니며, 제1경로변경부(320)와 연결되어 제1경로변경부(320)를 선형 운동시키는 모든 장치를 포함할 수 있다. 선형가이드(332)는 제1경로변경부(320)와 연결되어 제1경로변경부(320)의 선형 운동시 제1경로변경부(320)의 운동을 가이드할 수 있다. 이때, 선형가이드(332)는 선형구동부(331)가 리니어모터를 포함하는 경우 선형구동부(331)와 일체로 형성될 수 있다. 다른 실시예로써 선형가이드(332)는 선형구동부(331)와 별도로 구비되는 리니어 모션가이드를 포함할 수 있다.
제2경로변경부(340)는 프리즘을 포함할 수 있다. 이러한 경우 제2경로변경부(340)는 컴포넌트영역(CA)으로 입사하는 광을 적어도 한 번 이상 전반사시켜 제1경로변경부(320) 측으로 이동시킬 수 있다.
한편, 상기 표시 장치의 작동을 살펴보면, 사용자는 선택에 따라서 컴포넌트영역(CA)으로 입사하는 광을 컴포넌트(40) 및 카메라 장치(731) 중 적어도 하나로 입사시키거나 제2카메라 홀(CMH2)을 통과한 광을 컴포넌트(40) 및 카메라 장치(731) 중 적어도 하나로 입사시킬 수 있다. 이하에서는 설명의 편의를 위하여 광안내부(300)가 컴포넌트(40)로 광을 안내하는 경우를 중심으로 상세히 설명하기로 한다.
컴포넌트영역(CA)으로 입사되는 광만을 감지하는 경우 경로변경구동부(330)는 제1경로변경부(320)가 제2카메라 홀(CMH2)을 차단시키도록 할 수 있다. 이러한 경우 제1경로변경부(320)는 제2카메라 홀(CMH2)을 완전히 차단시킬 수 있으며, 컴포넌트(40)의 일면에 대해서 경사지게 배치될 수 있다.
컴포넌트영역(CA)으로 입사한 광은 컴포넌트 홀(CPH)을 통과하여 광가이드(310)로 입사할 수 있다. 광은 광가이드(310) 내부로 진행하여 제2경로변경부(340)에서 전반사되어 광가이드(310)를 통하여 제1경로변경부(320)로 안내될 수 있다. 제1경로변경부(320)는 이러한 광을 컴포넌트(40)로 입사시키도록 반사시킬 수 있다. 컴포넌트(40)는 광을 감지할 수 있다.
반면, 제2카메라 홀(CMH2)로 입사하는 광만을 감지하는 경우, 경로변경구동부(330)가 작동하여 제1경로변경부(320)의 위치를 가변시킬 수 있다. 예를 들면, 경로변경구동부(330)는 제1경로변경부(320)를 초기위치보다 제2경로변경부(340)로 근접시키거나 제2경로변경부(340)로부터 멀어지도록 할 수 있다. 이러한 경우 제1경로변경부(320)는 제2카메라 홀(CMH2)과 서로 상이한 위치에 배열되며, 제2카메라 홀(CMH2)을 통과한 광은 컴포넌트(40)로 입사할 수 있다. 상기와 같은 경우 제1경로변경부(320)가 초기 위치보다 제2경로변경부(340)로 근접하거나 제2경로변경부(340)로부터 멀어지는 경우 제2경로변경부(340)를 통하여 제1경로변경부(320)로 입사하는 광은 컴포넌트(40)가 배치되지 않는 부분으로 입사함으로써 컴포넌트영역(CA)으로 입사하는 광은 컴포넌트(40)에서 감지하지 못할 수 있다.
상기와 같은 경우 도면에 도시되어 있지는 않지만 제2카메라 홀(CMH2)을 통과하여 입사하는 광이 컴포넌트영역(CA)에서 입사하는 광에 의하여 간섭이 발생하거나 왜곡되는 것을 방지하도록 도 103의 광차단부(350)를 구비하는 것도 가능하다.
따라서 상기 표시 장치는 하나의 컴포넌트(40) 또는 하나의 카메라 장치(731)를 통하여 상기 표시 장치의 서로 다른 두면에서 입사하는 광을 감지하는 것이 가능하다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치
10: 표시 패널, 제1 표시 패널
20: 제2 표시 패널
40: 컴포넌트
50: 커버 윈도우
90: 하부 커버,
MDA : 메인표시영역 CA: 컴포넌트영역
TA: 투과영역
MR: 미러영역
IMA: 이미지 센서 영역 IMDA: 통합영역
LEA: 발광영역 LRA: 수광영역
DISL : 표시층PCL : 회로층,
EDL : 표시요소층 ENCM: 밀봉부재
TSL: 터치스크린층 OFL: 광학기능층
BML: 하부금속층
100: 기판
111: 버퍼층 111a: 제1버퍼층 111b: 제2버퍼층
112: 제1게이트절연층 113: 제2게이트절연층
115: 층간절연층117: 평탄화층
119: 화소정의막123: 대향전극
150: 상부층
121, 121': 화소전극

Claims (52)

  1. 메인표시영역과, 투과영역을 구비한 컴포넌트영역을 포함하는 표시 패널에 있어서,
    상기 투과영역에 대응하여 깊이 방향으로 그루브를 가지는 기판;
    상기 메인표시영역에 대응하여 상기 기판 상에 배치된 메인 표시요소들과 상기 메인 표시요소들과 각각 연결된 메인 화소회로들; 및
    상기 컴포넌트영역에 대응하여 상기 기판 상에 배치된 보조 표시요소들과 상기 보조 표시요소들과 각각 연결된 보조 화소회로들;을 포함하는, 표시 패널.
  2. 제1항에 있어서,
    상기 기판은 제1베이스층, 제1무기 배리어층, 제2베이스층, 및 제2무기 배리어층이 순차 적층되어 구비되고,
    제2무기 배리어층은 상기 투과영역에 대응한 제1개구를 구비하고, 상기 제2베이스층은 상기 제1개구와 중첩된 제2개구를 구비하며,
    상기 그루브는 상기 제1개구, 상기 제2개구, 및 상기 제1무기 배리어층의 상면으로 이루어진, 표시 패널.
  3. 제1항에 있어서,
    상기 메인표시영역에서 상기 메인 표시요소들에 의해서 구현되는 메인 부화소들은 제1 화소 배치 구조를 가지고,
    상기 컴포넌트영역에서 상기 보조 표시요소들에 의해서 구현되는 보조 부화소들은 제2 화소 배치 구조를 가지며,
    상기 제1 화소 배치 구조는 상기 제2 화소 배치 구조와 다른, 표시 패널.
  4. 제3항에 있어서,
    상기 컴포넌트영역은 제1컴포넌트영역 및 제2컴포넌트영역을 포함하며,
    상기 제1컴포넌트영역에 포함된 보조 부화소들은 제2-1 화소 배치 구조로 배열되고, 상기 제2컴포넌트영역에 포함된 보조 부화소들은 상기 제2-1 화소 배치 구조와 다른 제2-2 화소 배치 구조로 배열된, 표시 패널.
  5. 제1항에 있어서,
    상기 컴포넌트영역에는 상기 보조 표시요소들의 집합으로 구비된 복수의 화소그룹이 구비되고, 상기 투과영역은 상기 컴포넌트영역에 대응하여 복수로 구비되며, 상기 복수의 화소그룹과 상기 복수의 투과영역은 교번적으로 배치된, 표시 패널
  6. 제1항에 있어서,
    상기 기판과 상기 보조 화소회로 사이에 배치된 하부 금속층;을 더 포함하며,
    상기 하부 금속층은 상기 투과영역에 대응한 하부-홀을 구비하며, 상기 하부-홀은 팔각 이상의 다각형 또는 원형으로 구비된, 표시 패널.
  7. 제1항에 있어서,
    상기 메인 표시요소들 및 상기 보조 표시요소들에 공통으로 구비된 대향전극 상에 배치된 상부층;을 더 포함하며,
    상기 대향전극은 상기 투과영역에 대응한 제1개구를 구비하고, 상기 상부층은 상기 투과영역에 대응한 제2개구를 구비하며, 상기 제1개구의 내측면과 상기 제2개구의 내측면은 동일 평면상에 배치된, 표시 패널.
  8. 제1항에 있어서,
    상기 투과영역에 배치된 저접착층;을 더 포함하며,
    상기 메인 표시요소들 및 상기 보조 표시요소들에 공통으로 구비된 대향전극은 상기 저접착층에 대응하는 투과홀 또는 투과 그루브를 구비한, 표시 패널.
  9. 제1항에 있어서,
    상기 메인 표시요소들 및 상기 보조 표시요소들에 공통으로 구비되며, 유기물질을 포함하는 기능층은 상기 투과영역에 대응하여 연속적으로 배치되고,
    상기 메인 표시요소들 및 상기 보조 표시요소들에 공통으로 구비된 대향전극은 상기 투과영역에 대응하여 투과홀을 구비한, 표시 패널.
  10. 제1항에 있어서,
    상기 메인 표시요소들 및 상기 보조 표시요소들에 공통으로 구비된 대향전극은 상기 보조 표시요소들의 화소전극과 중첩된 영역에서 제1두께를 가지고, 상기 보조 표시요소들 사이의 적어도 일 영역에서 제2두께를 가지며, 상기 제2두께는 상기 제1두께보다 큰, 표시 패널.
  11. 제1항에 있어서,
    상기 보조 표시요소들에 의해서 구현되는 보조 부화소들 중 제1 색상을 내는 보조 부화소의 크기는, 상기 메인 표시요소들에 의해서 구현되는 메인 부화소들 중 상기 제1 색상을 내는 메인 부화소의 크기보다 큰, 표시 패널.
  12. 제1항에 있어서,
    상기 메인 화소회로 및 상기 보조 화소회로 중 적어도 하나는,
    산화물 반도체로 구비된 반도체층을 채용한 제1박막트랜지스터 및 폴리 실리콘으로 구비된 반도체층을 채용한 제2박막트랜지스터를 포함하는, 표시 패널.
  13. 제1항에 있어서,
    상기 보조 표시요소들은 제1 보조 표시요소 및 제2 보조 표시요소를 포함하며,
    상기 제1 보조 표시요소의 제1 화소전극의 두께는 상기 제2 보조 표시요소의 제2화소전극의 두께보다 크며, 상기 제1 화소전극은 반사막을 포함하는, 표시 패널.
  14. 제1항에 있어서,
    상기 보조 표시요소들은 제1 보조 표시요소를 포함하고, 상기 제1 보조 표시 요소의 화소전극은 서로 다른 두께의 제1 화소전극부 및 제2 화소전극부를 포함하며,
    상기 제1 화소전극부는 제1투명전극층, 반사막, 제2투명전극층이 적층되어 구비되며, 상기 제2 화소전극부는 상기 제1투명전극층이 연장되어 구비된, 표시 패널.
  15. 제1항에 있어서,
    상기 투과영역에 배치되며, 투명 도전성 물질로 구비된 배선;을 더 포함하는, 표시 패널.
  16. 제1항에 있어서,
    상기 메인 화소회로들은 제1 표시 구동부에 의해서 구동되고, 상기 보조 화소회로들을 구동하는 제2 표시 구동부에 의해서 구동되며, 상기 메인 화소회로들 및 상기 보조 화소회로들에 인가되는 구동전압 및 공통전압 중 적어도 하나는 서로 다른, 표시 패널.
  17. 제16항에 있어서,
    상기 메인 화소회로들과 연결된 제1 메인 데이터선 및 상기 보조 화소회로들과 연결된 제1 보조 데이터선을 포함하며, 상기 제1 메인 데이터선은 상기 제1 보조 데이터선과 동일 열에 배치되고, 상기 제1 메인 데이터선의 끝단과 상기 제1 보조 데이터선의 끝단은 상기 투과영역을 사이에 두고 이격된, 표시 패널.
  18. 제1항에 있어서,
    상기 메인 화소회로들의 일부 및 상기 보조 화소회로들의 일부와 연결된 제1 배선;
    상기 제1 배선과 전기적으로 연결되며, 상기 컴포넌트영역과 인접한 주변영역에 배치된 로드 매칭부; 및
    상기 제1 배선과 상기 로드 매칭부를 연결하는 제1 로드 연결선;을 포함하며,
    상기 제1 로드 연결선은 상기 기판과 상기 메인 화소회로들 사이에 배치되어, 상기 제1 배선은 상기 제1 로드 연결선과 컨택홀을 통해 접속하는, 표시 패널.
  19. 제1항에 있어서,
    상기 메인 표시요소들 및 상기 보조 표시요소들 상에 배치되고,
    제1무기봉지층, 유기봉지층, 및 제2무기봉지층이 적층된 박막봉지층;을 더 포함하며, 상기 제1무기봉지층은 상기 기판의 그루브 내부에 배치된, 표시 패널.
  20. 제1항에 있어서,
    상기 메인 표시요소들 및 상기 보조 표시요소들 상에 배치된 밀봉부재; 및
    상기 밀봉부재 상에 배치된 터치 스크린층;을 더 포함하며,
    상기 터치 스크린층은,
    상기 메인표시영역과 중첩되며, 제1 방향으로 배열된 감지전극들 및 상기 제1 방향과 교차하는 제2 방향으로 배열된 구동전극들, 상기 감지전극들을 연결하는 제1연결전극들 및 구동전극들을 연결하는 제2연결전극들을 포함하고,
    상기 컴포넌트영역과 중첩하며, 상기 제1 방향 및 상기 제2 방향으로 배열되며 서로 이격된 터치전극들을 포함하는, 표시 패널.
  21. 제20항에 있어서,
    상기 감지전극들 및 상기 구동전극들은 상호 정전 용량 방식으로 구동하고,
    상기 터치전극들은 자기 정전 용량 방식으로 구동하는, 표시 패널.
  22. 제21항에 있어서,
    상기 터치 스크린층은 상기 투과영역에 대응하여 터치 개구를 구비한, 표시 패널.
  23. 제1항에 있어서,
    상기 메인 표시요소들과 상기 보조 표시요소들을 밀봉하는 밀봉부재; 및
    상기 밀봉부재의 일면에 배치된 미러 부재;를 포함하며,
    상기 메인표시영역 및 상기 컴포넌트영역 중 적어도 하나는 미러 영역을 포함하며,
    상기 미러 부재는 상기 미러 영역에 대응하여 배치되며, 상기 메인 표시요소들 및 상기 보조 표시요소들에 대응하는 제1 미러 개구를 구비한 제1미러막, 및 상기 미러 영역 및 상기 제1 미러 개구에 대응하여 배치된 제2미러막을 포함하는, 표시 패널.
  24. 제23항에 있어서,
    상기 제1미러막 및 상기 제2미러막 중 적어도 하나는 자기 정전 용량 방식의 터치 전극인, 표시 패널.
  25. 제1항에 있어서,
    상기 메인 표시요소들 및 상기 보조 표시요소들 상에 배치된 밀봉부재;
    상기 밀봉부재 상에 배치된 터치스크린층; 및
    상기 터치스크린층 상에 배치되며, 컬러필터와 블랙매트릭스를 포함하는 필터 플레이트;를 더 포함하며,
    상기 필터 플레이트는 상기 투과영역에 대응한 개구를 구비한, 표시 패널.
  26. 제1항에 있어서,
    상기 기판은 상면부와 상기 상면부의 일 측으로부터 연장되며 제1 곡률 반경으로 구부러진 제1 측면부 및 상기 상면부의 타 측으로부터 연장되며 제2 곡률 반경으로 구부러진 제2 측면부를 포함하며, 상기 컴포넌트영역은 상기 상면부 및 상기 제1 측면부에 배치된, 표시 패널.
  27. 제26항에 있어서,
    상기 제1 곡률 반경은 상기 제2 곡률 반경보다 큰, 표시 패널.
  28. 메인표시영역과, 복수의 보조표시영역 및 복수의 이미지센서영역을 구비하는 컴포넌트영역을 포함하는 표시 패널에 있어서,
    기판;
    상기 메인표시영역에 대응하여 상기 기판 상에 배치된 메인 표시요소들과 상기 메인 표시요소들과 각각 연결된 메인 화소회로들;
    상기 복수의 보조표시영역 각각에 대응하여 상기 기판 상에 배치된 보조 표시요소들과 상기 보조 표시요소들과 각각 연결된 보조 화소회로들; 및
    상기 복수의 이미지 센서영역 각각에 대응하여 상기 기판 상에 배치된 포토다이오드들과 상기 포토다이오드들과 각각 연결된 수광 화소회로들;을 포함하며,
    상기 복수의 보조표시영역 및 복수의 이미지 센서영역은 교번적으로 배치된, 표시 패널.
  29. 제28항에 있어서,
    상기 메인 표시요소들, 상기 보조 표시요소들, 및 상기 포토다이오드들을 밀봉하는 밀봉부재; 및
    상기 밀봉부재 상에 배치되며, 상기 메인 표시요소들, 상기 보조 표시요소들, 및 상기 포토다이오드들에 대응되도록 배치된 컬러필터를 포함하는 필터 플레이트;를 더 포함하는, 표시 패널.
  30. 제29항에 있어서,
    상기 필터 플레이트 상부에 배치되며, 상기 복수의 이미지 센서영역에 대응하도록 배치된 마이크로 렌즈;를 더 포함하는, 표시 패널.
  31. 제29항에 있어서,
    상기 밀봉부재와 상기 컬러필터 사이에 배치된 터치스크린층;을 더 포함하는, 표시 패널.
  32. 제28항에 있어서,
    상기 보조 표시요소들에 의해서 구현되는 보조 부화소들은 펜타일 매트릭스 구조로 배열되며,
    상기 포토다이오드들에 의해서 구현되는 수광 화소들은 베이어 패턴으로 배열된, 표시 패널.
  33. 제28항에 있어서,
    상기 보조 표시요소들 각각은 화소전극, 발광층, 대향전극이 적층되어 구비된 유기발광다이오드이고,
    상기 포토다이오드들 각각은 제1 전극, 비정질 실리콘 반도체를 포함하는 활성층, 제2 전극이 적층되어 구비된 PN 다이오드 또는 PIN 다이오드이며,
    상기 화소전극은 상기 제1 전극과 다른 층에 배치된, 표시 패널.
  34. 표시 장치에 있어서,
    제1 표시 요소들에 의해서 제1방향으로 광이 출사되어 이미지가 디스플레이 되며, 메인표시영역 및 컴포넌트영역을 구비한 제1 표시 패널;
    상기 제1 표시 패널의 하부에 배치되며, 제2 표시 요소들에 의해서 상기 제1방향으로 광이 출사되어 이미지가 디스플레이되는 제2 표시 영역을 구비한 제2 표시 패널;
    상기 제1 표시 패널, 및 상기 제2 표시 패널을 수납하는 하부 커버;를 포함하는, 표시 장치.
  35. 제34항에 있어서,
    상기 제1 표시 패널의 하부에 배치되며, 상기 표시 장치의 외부로부터 획득된 광을 수광하는 컴포넌트;
    상기 제2 표시 패널을 상기 제1 표시 패널에 대해서 상대적으로 이동시키는 이동 구동부; 및
    상기 이동 구동부를 제어하는 제어부;를 더 포함하며,
    상기 컴포넌트는 상기 제2 표시 패널에 실장 되어 상기 제2 표시 영역의 일측에 배치된, 표시 장치.
  36. 제35항에 있어서,
    상기 이동 구동부는 상기 제어부의 명령에 의해,
    상기 컴포넌트 동작 시에 상기 컴포넌트가 상기 컴포넌트영역에 대응하도록 제2 표시 패널을 이동시키고,
    상기 컴포넌트의 비동작 시에는 상기 제2 표시 영역이 상기 컴포넌트영역에 대응하도록 제2 표시 패널을 이동시키는, 표시 장치.
  37. 제35항에 있어서,
    상기 컴포넌트는 제1컴포넌트 및 제2컴포넌트를 구비하며,
    상기 제1컴포넌트 및 제2컴포넌트는 촬상소자, 적외선 센서, 태양전지, 및 플래시(flash)로 이루어진 그룹에서 선택된, 표시 장치.
  38. 제34항에 있어서,
    상기 제1 표시 요소들은 유기발광다이오드이고, 상기 제2 표시 요소들은 무기발광다이오드인, 표시 장치.
  39. 제34항에 있어서,
    상기 제2 표시 패널은 상기 제2 표시 영역의 일측에 배치된 이미지 센서 영역을 포함하며,
    상기 이미지 센서 영역에는 상기 제2 표시 요소들과 기판을 공유하는 포토다이오드로 구현되는 수광 화소들이 배치된, 표시 장치.
  40. 제39항에 있어서,
    상기 제2 표시 패널의 이미지 센서 영역은,
    상기 포토다이오드를 각각 구비한 상기 수광 화소들이 2차원 어레이 구조로 배치되고, 제1 면과 상기 제1 면에 반대되는 제2 면을 갖는 기판;
    상기 제1 면 상에 배치된 다중 배선층;
    상기 제2 면 상에 배치된 컬러 필터, 및 마이크로 렌즈; 및
    상기 기판 내에 형성되고, 상기 수광 화소들을 각각 분리하는 화소 분리 구조체;를 포함하는, 표시 장치.
  41. 제40항에 있어서,
    상기 제2 표시 요소들은 상기 제2 면 상에 배치된, 표시 장치.
  42. 제34항에 있어서,
    상기 제2 표시 요소들은 무기 발광 다이오드로 구비되며, 상기 무기 발광 다이오드는 서로 다른 층에 구비된 제1 전극 및 제2 전극 사이에 배치된, 표시 장치.
  43. 제34항에 있어서,
    상기 제2 표시 요소들은 무기 발광 다이오드로 구비되며, 상기 무기 발광 다이오드는 동일층에 배치된 제1 전극 및 제2 전극 사이에 배치된, 표시 장치.
  44. 제34항에 있어서,
    상기 제1 표시 패널의 컴포넌트영역은 투과영역으로 구비되며,
    상기 제2 표시 패널은 포토다이오드들을 더 포함하며, 상기 제2 표시 요소들은 상기 포토다이오드들과 교번하여 배치된, 표시 장치.
  45. 제34항에 있어서,
    상기 제1 표시 패널의 컴포넌트영역은 투과영역으로 구비되며,
    상기 제2 표시 요소들은 발광-수광 소자로 구비되고,
    상기 제2 표시 요소들은 각각 이미지를 구현하는 제1화소회로 및 이미지를 캡쳐하는 제2회소회로와 스위치 소자를 통해서 연결된, 표시 장치.
  46. 제45항에 있어서,
    상기 발광-수광 소자는 PN 다이오드 또는 PIN 다이오드인, 표시 장치.
  47. 제34항에 있어서,
    상기 제1 표시 패널의 기판은 상기 컴포넌트영역에 대응한 관통홀을 구비한, 표시 장치.
  48. 표시 장치에 있어서,
    표시 요소들에 의해서 제1방향으로 광이 출사되어 이미지가 디스플레이 되며, 메인표시영역 및 컴포넌트영역을 구비한 표시 패널;
    상기 제1방향과 반대방향을 바라보도록 배치된 컴포넌트부;
    상기 컴포넌트영역으로 입사되는 광을 상기 컴포넌트부로 안내하는 광안내부; 및
    상기 컴포넌트부에 대응하는 카메라 홀을 구비한 하부 커버;를 포함하는, 표시 장치.
  49. 제48항에 있어서,
    상기 광안내부는,
    적어도 한번 절곡된 광가이드;
    상기 광가이드를 따라 진행하는 광의 경로를 가변시키는 제1경로변경부; 및
    상기 제1경로변경부와 연결되어 상기 제1경로변경부의 위치를 가변시키는 경로변경구동부;를 포함하는, 표시 장치.
  50. 제49항에 있어서,
    상기 제1경로변경부는 상기 경로변경구동부에 의해서 상기 홀과 중첩되거나 비중첩되도록 위치가 가변하는, 표시 장치.
  51. 제49항에 있어서,
    상기 광안내부는 광의 경로를 가변시키는 제2경로변경부;를 더 포함하며, 상기 제2경로변경부는 미러 또는 프리즘인, 표시 장치.
  52. 제48항에 있어서,
    상기 표시 패널의 컴포넌트영역은 투과영역을 구비하며, 상기 표시 패널은,
    상기 투과영역에 대응하여 깊이 방향으로 그루브를 가지는 기판;
    상기 메인표시영역에 대응하여 상기 기판 상에 배치된 메인 표시요소들과 상기 메인 표시요소들과 각각 연결된 메인 화소회로들; 및
    상기 컴포넌트영역에 대응하여 상기 기판 상에 배치된 보조 표시요소들과 상기 보조 표시요소들과 각각 연결된 보조 화소회로들;을 포함하는, 표시 장치.
KR1020190174360A 2019-12-24 2019-12-24 표시 패널 및 이를 구비하는 표시 장치 KR20210082316A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190174360A KR20210082316A (ko) 2019-12-24 2019-12-24 표시 패널 및 이를 구비하는 표시 장치
US17/094,368 US11899862B2 (en) 2019-12-24 2020-11-10 Display panel and display apparatus including the same
CN202011527361.3A CN113035910A (zh) 2019-12-24 2020-12-22 显示面板和包括其的显示设备
US18/414,930 US20240184390A1 (en) 2019-12-24 2024-01-17 Display panel and display apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190174360A KR20210082316A (ko) 2019-12-24 2019-12-24 표시 패널 및 이를 구비하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20210082316A true KR20210082316A (ko) 2021-07-05

Family

ID=76438870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190174360A KR20210082316A (ko) 2019-12-24 2019-12-24 표시 패널 및 이를 구비하는 표시 장치

Country Status (3)

Country Link
US (2) US11899862B2 (ko)
KR (1) KR20210082316A (ko)
CN (1) CN113035910A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469275B2 (en) * 2020-02-26 2022-10-11 Wuhan Tianma Micro-Electronics Co., Ltd. Display panel and display device
WO2023017994A1 (ko) * 2021-08-11 2023-02-16 삼성전자 주식회사 Udc를 포함한 전자 장치
KR20230000891U (ko) * 2021-10-27 2023-05-04 김진성 보조 투명 디스플레이 장치 및 이를 포함하는 언더 디스플레이 카메라
WO2023085891A1 (ko) * 2021-11-12 2023-05-19 삼성전자 주식회사 Udc를 포함하는 전자 장치
US12003866B2 (en) 2021-10-20 2024-06-04 Samsung Electronics Co., Ltd. Method for providing image and electronic device supporting the same

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110944069B (zh) * 2018-09-21 2021-07-13 北京小米移动软件有限公司 终端屏幕及其控制方法、装置和终端
KR102652088B1 (ko) * 2019-01-17 2024-03-28 삼성디스플레이 주식회사 표시 장치
US11832473B2 (en) 2019-06-26 2023-11-28 Oti Lumionics Inc. Optoelectronic device including light transmissive regions, with light diffraction characteristics
WO2020261191A1 (en) 2019-06-26 2020-12-30 Oti Lumionics Inc. Optoelectronic device including light transmissive regions, with light diffraction characteristics
CN110707120B (zh) * 2019-10-30 2021-05-07 深圳市华星光电半导体显示技术有限公司 显示面板、制造方法以及拼接显示面板
KR20210085495A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 투명 표시 장치
KR102340789B1 (ko) * 2020-01-10 2021-12-17 엘지전자 주식회사 차량용 디스플레이 장치
CN111584525A (zh) * 2020-05-27 2020-08-25 京东方科技集团股份有限公司 显示面板、显示装置及显示面板的制造方法
KR20210156909A (ko) * 2020-06-18 2021-12-28 삼성디스플레이 주식회사 표시 장치
KR20220003693A (ko) * 2020-07-01 2022-01-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220006242A (ko) * 2020-07-08 2022-01-17 동우 화인켐 주식회사 터치 센서, 터치 센서 제조방법 및 터치 센서를 포함하는 화상 표시 장치
CN114078365A (zh) * 2020-08-18 2022-02-22 群创光电股份有限公司 显示装置及其驱动方法
KR20220026002A (ko) * 2020-08-24 2022-03-04 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR20220032283A (ko) * 2020-09-07 2022-03-15 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치
CN112068732B (zh) * 2020-09-07 2024-01-23 京东方科技集团股份有限公司 一种显示面板及显示装置
KR20220068299A (ko) * 2020-11-18 2022-05-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP2023553379A (ja) 2020-12-07 2023-12-21 オーティーアイ ルミオニクス インコーポレーテッド 核形成抑制被膜及び下地金属被膜を用いた導電性堆積層のパターニング
TWI759036B (zh) * 2020-12-25 2022-03-21 友達光電股份有限公司 觸控顯示面板
KR20220096896A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 투명 터치 디스플레이 장치
WO2022157829A1 (ja) * 2021-01-19 2022-07-28 シャープ株式会社 表示装置
CN112928147B (zh) * 2021-02-09 2023-06-06 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN113066366B (zh) * 2021-03-15 2022-05-17 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
TWI774511B (zh) * 2021-08-11 2022-08-11 啟碁科技股份有限公司 感應模組及電子裝置
US11864452B1 (en) * 2021-08-24 2024-01-02 Apple Inc. Black masking layer in displays having transparent openings
KR20230036485A (ko) * 2021-09-07 2023-03-14 엘지디스플레이 주식회사 표시 장치 및 그 동작 방법
CN113763874B (zh) * 2021-09-16 2023-09-26 京东方科技集团股份有限公司 显示基板及显示装置
CN116326243A (zh) * 2021-09-27 2023-06-23 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20230048189A (ko) * 2021-10-01 2023-04-11 삼성디스플레이 주식회사 표시 장치
CN113972254B (zh) * 2021-10-25 2024-08-16 京东方科技集团股份有限公司 显示模组及显示装置
CN113936584A (zh) * 2021-10-28 2022-01-14 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
KR20230064018A (ko) * 2021-11-02 2023-05-10 삼성디스플레이 주식회사 표시 장치
KR20230068546A (ko) * 2021-11-11 2023-05-18 엘지디스플레이 주식회사 표시 장치
CN114267685B (zh) * 2021-12-14 2023-07-25 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2023122895A1 (zh) * 2021-12-27 2023-07-06 京东方科技集团股份有限公司 显示基板及显示装置
KR20230102365A (ko) 2021-12-30 2023-07-07 엘지디스플레이 주식회사 시야각 전환 발광신호 생성부 및 이를 포함하는 시야각 전환 표시장치
US20240268149A1 (en) * 2022-03-22 2024-08-08 Boe Technology Group Co., Ltd. Light emitting substrate, display panel, display apparatus, and display method
KR20230158138A (ko) * 2022-05-09 2023-11-20 삼성디스플레이 주식회사 발광 표시 장치 및 이를 포함하는 전자 기기
CN115346486B (zh) * 2022-07-13 2024-09-13 武汉天马微电子有限公司 显示面板及显示装置
CN115731801A (zh) * 2022-11-25 2023-03-03 湖北长江新型显示产业创新中心有限公司 一种显示面板及显示装置
JP2024082120A (ja) * 2022-12-07 2024-06-19 キヤノン株式会社 半導体装置、表示装置、光電変換装置、電子機器、照明装置、移動体、ウェアラブルデバイス、および、半導体装置の製造方法

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663607B2 (en) 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
TW510131B (en) 2000-05-24 2002-11-11 Chi Mei Electronic Corp Image input/output device
JP4845336B2 (ja) 2003-07-16 2011-12-28 株式会社半導体エネルギー研究所 撮像機能付き表示装置、及び双方向コミュニケーションシステム
KR101242030B1 (ko) 2006-06-22 2013-03-11 엘지디스플레이 주식회사 유기전계발광 소자
US7714923B2 (en) 2006-11-02 2010-05-11 Eastman Kodak Company Integrated display and capture apparatus
US8390582B2 (en) 2009-08-25 2013-03-05 Apple Inc. Integrated touch screen
US8502756B2 (en) 2009-11-02 2013-08-06 Sony Corporation Image display device with imaging unit
KR101084189B1 (ko) 2010-01-21 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101108170B1 (ko) 2010-03-15 2012-01-31 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조방법
US9287339B2 (en) 2010-10-28 2016-03-15 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
DE102011089443B4 (de) * 2011-02-14 2016-12-01 Lg Display Co., Ltd. Anzeigevorrichtung
KR101244926B1 (ko) 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
KR101407587B1 (ko) 2011-06-02 2014-06-13 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
US8947627B2 (en) 2011-10-14 2015-02-03 Apple Inc. Electronic devices having displays with openings
KR102134490B1 (ko) 2012-01-12 2020-07-16 시냅틱스 인코포레이티드 단일층 용량성 이미징 센서들
KR101902006B1 (ko) * 2012-01-26 2018-10-01 삼성디스플레이 주식회사 터치 스크린 패널 일체형 표시장치
KR102059940B1 (ko) 2012-11-29 2019-12-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102031648B1 (ko) * 2013-04-18 2019-10-15 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101490758B1 (ko) 2013-07-09 2015-02-06 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
US9430180B2 (en) 2013-11-15 2016-08-30 Semiconductor Energy Laboratory Co., Ltd Display panel and electronic device
CN104750284B (zh) 2013-12-27 2019-02-19 昆山工研院新型平板显示技术中心有限公司 一种触控显示装置及其制备方法
KR20150135038A (ko) 2014-05-23 2015-12-02 삼성전자주식회사 폴더블 전자 장치 및 그 제어 방법
WO2015178714A1 (en) 2014-05-23 2015-11-26 Samsung Electronics Co., Ltd. Foldable device and method of controlling the same
US9934723B2 (en) 2014-06-25 2018-04-03 Lg Display Co., Ltd. Thin film transistor substrate, display panel including the same, and method of manufacturing the same
US9450038B2 (en) * 2014-07-31 2016-09-20 Lg Display Co., Ltd. Flexible display
US20160182846A1 (en) 2014-12-22 2016-06-23 Google Inc. Monolithically integrated rgb pixel array and z pixel array
KR102352406B1 (ko) * 2015-03-02 2022-01-19 삼성디스플레이 주식회사 표시 장치의 제조 방법 및 표시 장치
JP6872309B2 (ja) 2015-06-25 2021-05-19 日東電工株式会社 偏光子
KR102418520B1 (ko) 2015-09-04 2022-07-08 삼성디스플레이 주식회사 표시 장치
US10345905B2 (en) 2015-09-08 2019-07-09 Apple Inc. Electronic devices with deformable displays
KR102460509B1 (ko) 2015-10-06 2022-10-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102510396B1 (ko) 2016-02-12 2023-03-16 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
KR102562627B1 (ko) 2016-03-21 2023-08-03 삼성디스플레이 주식회사 디스플레이 장치
KR20170113066A (ko) 2016-03-24 2017-10-12 삼성전자주식회사 디스플레이를 가진 전자 장치 및 그의 이미지 표시 방법
KR102040651B1 (ko) 2016-04-29 2019-11-06 엘지디스플레이 주식회사 광학식 이미지 인식 센서 내장형 평판 표시장치
KR102373566B1 (ko) 2016-09-23 2022-03-14 삼성디스플레이 주식회사 표시 장치
US10825839B2 (en) 2016-12-02 2020-11-03 Innolux Corporation Touch display device
CN106603772B (zh) 2017-01-26 2019-12-27 Oppo广东移动通信有限公司 电子装置及图像获取方法
CN206451466U (zh) 2017-02-14 2017-08-29 广东欧珀移动通信有限公司 显示屏及电子装置
US20190004640A1 (en) 2017-06-30 2019-01-03 Wuhan China Star Optoelectronics Semiconductor Dis play Technology Co., Ltd. Manufacturing method for organic light-emitting display and display device
CN116583153A (zh) 2017-07-21 2023-08-11 京东方科技集团股份有限公司 一种电致发光显示面板、显示装置及其获取图像显示方法
CN107425041B (zh) 2017-07-27 2020-01-31 上海天马微电子有限公司 一种触控显示面板、装置及制作方法
US10381750B2 (en) 2017-08-17 2019-08-13 Lg Electronics Inc. Electronic device
KR20190019802A (ko) 2017-08-17 2019-02-27 엘지전자 주식회사 전자 장치
KR102373443B1 (ko) 2017-09-14 2022-03-14 삼성디스플레이 주식회사 디스플레이 장치
CN107863448B (zh) 2017-10-24 2019-09-06 京东方科技集团股份有限公司 一种显示屏及其制造方法、显示装置
KR102391961B1 (ko) 2018-01-29 2022-04-28 삼성전자주식회사 플렉서블 디스플레이를 포함하는 전자 장치
CN108366186B (zh) 2018-02-09 2020-07-24 Oppo广东移动通信有限公司 电子装置、显示屏及拍照控制方法
KR102126773B1 (ko) 2018-05-15 2020-06-25 주식회사 위츠 무선 충전용 방열 부재 및 이를 구비하는 전자 기기
CN108900659B (zh) 2018-05-28 2020-09-18 Oppo广东移动通信有限公司 电子装置
CN208384466U (zh) 2018-05-28 2019-01-15 Oppo广东移动通信有限公司 电子装置
CN108881530A (zh) 2018-06-04 2018-11-23 Oppo广东移动通信有限公司 电子装置
CN208386639U (zh) 2018-06-04 2019-01-15 Oppo广东移动通信有限公司 电子设备
CN108983872B (zh) 2018-06-04 2021-07-13 Oppo广东移动通信有限公司 电子装置及其控制方法
US10965921B2 (en) 2018-06-04 2021-03-30 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Storage medium, electronic device and image processing method
CN108810201B (zh) 2018-06-04 2020-07-17 Oppo广东移动通信有限公司 电子装置及利用电子装置拍摄照片的方法
CN109001934A (zh) 2018-09-21 2018-12-14 北京小米移动软件有限公司 电子设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469275B2 (en) * 2020-02-26 2022-10-11 Wuhan Tianma Micro-Electronics Co., Ltd. Display panel and display device
WO2023017994A1 (ko) * 2021-08-11 2023-02-16 삼성전자 주식회사 Udc를 포함한 전자 장치
US12003866B2 (en) 2021-10-20 2024-06-04 Samsung Electronics Co., Ltd. Method for providing image and electronic device supporting the same
KR20230000891U (ko) * 2021-10-27 2023-05-04 김진성 보조 투명 디스플레이 장치 및 이를 포함하는 언더 디스플레이 카메라
WO2023085891A1 (ko) * 2021-11-12 2023-05-19 삼성전자 주식회사 Udc를 포함하는 전자 장치

Also Published As

Publication number Publication date
US11899862B2 (en) 2024-02-13
US20210191552A1 (en) 2021-06-24
CN113035910A (zh) 2021-06-25
US20240184390A1 (en) 2024-06-06

Similar Documents

Publication Publication Date Title
KR20210082316A (ko) 표시 패널 및 이를 구비하는 표시 장치
JP7505923B2 (ja) 表示パネルとそれを含む表示装置
US11271054B2 (en) Organic light emitting display device
US11158684B2 (en) Display device
US10840312B2 (en) Display device
JP2024119794A (ja) 表示装置
US12067205B2 (en) Display device
US11515503B2 (en) Flexible display device
EP3965407A2 (en) Display device, mask frame, and apparatus and method of manufacturing the display device
EP3786770B1 (en) Sensing unit, display device, and method of driving the display device
CN112445371A (zh) 感测面板和显示装置
US20240292656A1 (en) Display apparatus
KR102635472B1 (ko) 표시 장치 및 그 제조방법
US11251256B2 (en) Display apparatus
US20230326915A1 (en) Display device
US20230083612A1 (en) Display device
US20240284740A1 (en) Display apparatus
US20240365640A1 (en) Display device
US20240196657A1 (en) Display Apparatus