Nothing Special   »   [go: up one dir, main page]

KR20210046671A - 반도체 디바이스의 제조 방법, 열전도 시트, 및 열전도 시트의 제조 방법 - Google Patents

반도체 디바이스의 제조 방법, 열전도 시트, 및 열전도 시트의 제조 방법 Download PDF

Info

Publication number
KR20210046671A
KR20210046671A KR1020217004910A KR20217004910A KR20210046671A KR 20210046671 A KR20210046671 A KR 20210046671A KR 1020217004910 A KR1020217004910 A KR 1020217004910A KR 20217004910 A KR20217004910 A KR 20217004910A KR 20210046671 A KR20210046671 A KR 20210046671A
Authority
KR
South Korea
Prior art keywords
heat
conductive sheet
mpa
heating element
heat conductive
Prior art date
Application number
KR1020217004910A
Other languages
English (en)
Other versions
KR102550135B1 (ko
Inventor
미카 코부네
미치아키 야지마
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Priority to KR1020237021745A priority Critical patent/KR20230098925A/ko
Publication of KR20210046671A publication Critical patent/KR20210046671A/ko
Application granted granted Critical
Publication of KR102550135B1 publication Critical patent/KR102550135B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/01—Use of inorganic substances as compounding ingredients characterized by their specific function
    • C08K3/013—Fillers, pigments or reinforcing additives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K2201/00—Specific properties of additives
    • C08K2201/001—Conductive additives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)

Abstract

반도체 디바이스의 제조 방법은, 150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축 탄성률이 1.40 MPa 이하이며, 25℃에 있어서의 택력이 5.0 N·mm 이상인 열전도 시트가 사이에 배치된 발열체 및 방열체에 대하여, 상기 열전도 시트의 두께 방향으로 압력을 가하여, 상기 발열체와 상기 방열체를 상기 열전도 시트를 개재하여 접착시키는 공정을 포함한다.

Description

반도체 디바이스의 제조 방법, 열전도 시트, 및 열전도 시트의 제조 방법
본 개시는, 반도체 디바이스의 제조 방법, 열전도 시트, 및 열전도 시트의 제조 방법에 관한 것이다.
최근, 다층 배선판의 배선의 고밀도화, 반도체 패키지에 대한 배선의 고밀도화, 전자 부품의 탑재 밀도의 증대, 반도체 소자 자체의 고집적화에 의한 단위 면적당 발열량의 증대 등에 수반하여, 반도체 패키지의 방열성을 높이는 것이 요망되고 있다.
그 중에서도 CPU(중앙 처리 장치, Central Processing Unit), 파워 디바이스 등의 발열량이 큰 반도체 디바이스에서는, 우수한 방열성이 요구된다. 이들 반도체 디바이스는, 발열체와, 알루미늄, 구리 등의 방열체 사이에 그리스(grease), 열전도 시트 등의 열전도 재료를 끼워 밀착시킴으로써 방열시키는 구조를 가지고 있다(예를 들어, 특허문헌 1~4 참조).
특허문헌 1: 일본 특허공개공보 평05-247268호 특허문헌 2: 일본 특허공개공보 평10-298433호 특허문헌 3: 특허 제4743344호 특허문헌 4: 특허 제5316254호
최근, 반도체 패키지의 고성능화에 수반하여, 반도체 칩 및 반도체 패키지의 대형화가 진행되고 있다. 이 대형화에 의해, 열전도 재료로서 그리스를 사용하는 경우에는, 열사이클 시의 펌프아웃이 발생하기 쉬워져, 충분한 방열성을 담보하는 것이 곤란해지게 되었다. 한편, 열전도 재료로서 열전도 시트를 사용하는 경우, 발열체의 대형화에 의해 반도체 칩 또는 반도체 패키지의 휨량이 증대되기 때문에, 열전도 시트가 발열체 및 방열체로부터 박리되기 쉬워져, 방열성을 확보하기 어렵다는 문제가 있다.
이러한 상황을 감안하여, 본 개시는, 방열성이 우수한 반도체 디바이스의 제조 방법, 방열성이 우수한 반도체 디바이스를 제조 가능한 열전도 시트, 및 당해 열전도 시트의 제조 방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위한 수단은, 이하의 양태를 포함한다.
<1> 150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축 탄성률이 1.40 MPa이하이며, 25℃에 있어서의 택(tack)력이 5.0 N·mm 이상인 열전도 시트가 사이에 배치된 발열체 및 방열체에 대하여, 상기 열전도 시트의 두께 방향으로 압력을 가하여, 상기 발열체와 상기 방열체를 상기 열전도 시트를 개재하여 접착시키는 공정을 포함하는, 반도체 디바이스의 제조 방법.
<2> 정상법(定常法)에 의해 측정되는 열저항으로부터 구해지는 상기 열전도 시트의 열전도율이 7 W/(m·K) 이상인, <1>에 기재된 반도체 디바이스의 제조 방법.
<3> 상기 압력이 0.05 MPa~10.00 MPa인, <1> 또는 <2>에 기재된 반도체 디바이스의 제조 방법.
<4> 상기 압력이 0.10 MPa~0.50 MPa인, <3>에 기재된 반도체 디바이스의 제조 방법.
<5> 상기 발열체가 반도체 칩이며, 상기 방열체가 히트 스프레더인, <1>~<4> 중 어느 한 항에 기재된 반도체 디바이스의 제조 방법.
<6> 상기 발열체의 상기 열전도 시트와 대향하는 면의 면적이 25 ㎟ 이상인, <1>~<5> 중 어느 한 항에 기재된 반도체 디바이스의 제조 방법.
<7> 상기 발열체가 히트 스프레더를 구비하는 반도체 패키지이며, 상기 방열체가 히트 싱크인, <1>~<4> 중 어느 한 항에 기재된 반도체 디바이스의 제조 방법.
<8> 상기 발열체가 반도체 모듈인, <1>~<4> 중 어느 한 항에 기재된 반도체 디바이스의 제조 방법.
<9> 상기 발열체의 상기 열전도 시트와 대향하는 면의 면적이 100 ㎟ 이상인, <1>~<8> 중 어느 한 항에 기재된 반도체 디바이스의 제조 방법.
<10> 150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축 탄성률이 1.40 MPa 이하이며, 25℃에 있어서의 택력이 5.0 N·mm 이상이며, 반도체 디바이스의 발열체와 방열체 사이에 배치하여 상기 발열체와 상기 방열체의 접착에 사용하기 위한, 열전도 시트.
<11> 정상법에 의해 측정되는 열저항으로부터 구해지는 열전도율이 7 W/(m·K) 이상인, <10>에 기재된 열전도 시트.
<12> 상기 발열체가 반도체 칩이며, 상기 방열체가 히트 스프레더인, <10> 또는 <11>에 기재된 열전도 시트.
<13> 상기 발열체가 히트 스프레더를 구비하는 반도체 패키지이며, 상기 방열체가 히트 싱크인, <10> 또는 <11>에 기재된 열전도 시트.
<14> 상기 발열체가 반도체 모듈인, <10> 또는 <11>에 기재된 열전도 시트.
<15> 열전도 시트가 사이에 배치된 발열체 및 방열체에 대하여, 상기 열전도 시트의 두께 방향으로 가열하면서 압력을 가하여, 상기 발열체와 상기 방열체를 상기 열전도 시트를 개재하여 접착시키기 위한 열전도 시트에 있어서, 상기 열전도 시트의 압축량이 하기 식을 만족시키도록, 상기 열전도 시트의 압축률 및 두께를 선택하는 것을 포함하는, 열전도 시트의 제조 방법.
식: C>L2-L1
L1: 가열 가압 시의 상기 발열체의 예측되는 휨량(μm)
L2: 가열 가압을 종료한 후, 25℃까지 냉각되었을 때의 상기 발열체의 예측되는 휨량(μm)
C: 가열 가압 조건하에 있어서의 상기 열전도 시트의 예측되는 압축량(μm)
C=가압 전의 열전도 시트의 두께(μm)×가열 가압 조건하에서의 압축률(%)
본 개시에 의하면, 방열성이 우수한 반도체 디바이스의 제조 방법, 방열성이 우수한 반도체 디바이스를 제조 가능한 열전도 시트, 및 당해 열전도 시트의 제조 방법이 제공된다.
[도 1] 열전도 시트를 TIM1로서 사용하는 경우의 반도체 디바이스의 개략 단면도를 나타낸다.
[도 2] 열전도 시트를 TIM1로서 사용하는 경우의 반도체 디바이스에 있어서, 휨량을 설명하는 도(圖)를 나타낸다.
이하, 본 발명을 실시하기 위한 형태에 대하여 상세하게 설명한다. 다만, 본 발명은 이하의 실시형태에 한정되는 것은 아니다. 이하의 실시형태에 있어서, 그 구성 요소(요소 스텝 등도 포함한다)는, 특별히 명시한 경우를 제외하고, 필수는 아니다. 수치 및 그 범위에 관해서도 동일하며, 본 발명을 제한하는 것은 아니다.
본 개시에 있어서 "공정"이라는 용어에는, 다른 공정으로부터 독립한 공정에 더하여, 다른 공정과 명확히 구별할 수 없는 경우여도 그 공정의 목적이 달성되면, 당해 공정도 포함된다.
본 개시에 있어서 "~"를 사용하여 나타낸 수치 범위에는, "~"의 전후에 기재되는 수치가 각각 최소치 및 최대치로서 포함된다.
본 개시 중에 단계적으로 기재되어 있는 수치 범위에 있어서, 하나의 수치 범위로 기재된 상한치 또는 하한치는, 다른 단계적인 기재의 수치 범위의 상한치 또는 하한치로 치환해도 된다. 또한, 본 개시 중에 기재되어 있는 수치 범위에 있어서, 그 수치 범위의 상한치 또는 하한치는, 실시예에 나타내고 있는 값으로 치환해도 된다.
본 개시에 있어서 각 성분은 해당하는 물질을 복수종 포함하고 있어도 된다. 조성물 중에 각 성분에 해당하는 물질이 복수종 존재하는 경우, 각 성분의 함유율 또는 함유량은, 특별히 단정짓지 않는 이상, 조성물 중에 존재하는 당해 복수종의 물질의 합계의 함유율 또는 함유량을 의미한다.
본 개시에 있어서 각 성분에 해당하는 입자는 복수종 포함하고 있어도 된다. 조성물 중에 각 성분에 해당하는 입자가 복수종 존재하는 경우, 각 성분의 입경은, 특별히 단정짓지 않는 이상, 조성물 중에 존재하는 당해 복수종의 입자의 혼합물에 대한 값을 의미한다.
본 개시에 있어서 "층"이라는 용어에는, 당해 층이 존재하는 영역을 관찰했을 때에, 당해 영역의 전체에 형성되어 있는 경우에 더하여, 당해 영역의 일부에만 형성되어 있는 경우도 포함된다.
본 개시에 있어서 "적층"이라는 용어는, 층을 겹겹이 쌓는 것을 나타내며, 2 이상의 층이 결합되어 있어도 되며, 2 이상의 층이 착탈 가능해도 된다.
본 개시에 있어서 실시형태를 도면을 참조하여 설명하는 경우, 당해 실시형태의 구성은 도면에 나타낸 구성에 한정되지 않는다. 또한, 각 도면에 있어서의 부재의 크기는 개념적인 것이며, 부재간 크기의 상대적인 관계는 이것에 한정되지 않는다.
≪반도체 디바이스의 제조 방법≫
본 개시의 반도체 디바이스의 제조 방법은, 150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축 탄성률이 1.40 MPa 이하이며, 25℃에 있어서의 택력이 5.0 N·mm 이상인 열전도 시트가 사이에 배치된 발열체 및 방열체에 대하여, 상기 열전도 시트의 두께 방향으로 압력을 가하여, 상기 발열체와 상기 방열체를 상기 열전도 시트를 개재하여 접착시키는 공정을 포함한다. 본 개시의 반도체 디바이스의 제조 방법에 의하면, 열전도 시트의 박리가 억제되어, 방열성이 우수한 반도체 디바이스를 제조할 수 있다.
[발열체]
본 개시에 있어서의 발열체는, 열전도 시트를 개재하여 방열체를 접착하여 방열시키는 대상물이다. 발열체로는, 반도체 칩, 반도체 패키지, 자동차용 파워모듈, 산업용 파워모듈 등을 들 수 있다. 또한, 발열체는 반드시 열전도 시트가 접하는 부재 자체가 발열 가능한 것을 의미하는 것은 아니다. 예를 들어, 열전도 시트를 후술하는 TIM2 용도로 사용하는 경우에는, 반도체 패키지에 구비되는 히트 스프레더와 열전도 시트가 접하는데, 이 경우, 당해 히트 스프레더를 구비하는 반도체 패키지를 "발열체"라고 표현한다.
발열체의 크기는 특별히 제한되지 않는다. 예를 들어, 열전도 시트를 후술하는 TIM1 용도로 사용하는 경우에는, 발열체의 열전도 시트와 대향하는 면의 면적은 25 ㎟ 이상이어도 되며, 100 ㎟ 이상이어도 되며, 200 ㎟ 이상이어도 되며, 400 ㎟ 이상이어도 된다. 발열체의 열전도 시트와 대향하는 면의 면적은 예를 들어 15000㎟ 이하여도 되며, 5000 ㎟ 이하여도 되며, 2000 ㎟ 이하여도 된다.
열전도 시트를 후술하는 TIM2 용도로 사용하는 경우에는, 발열체의 열전도 시트와 대향하는 면의 면적은 100 ㎟ 이상이어도 되며, 400 ㎟ 이상이어도 되며, 1000 ㎟ 이상이어도 된다. 발열체의 열전도 시트와 대향하는 면의 면적은 예를 들어 40000 ㎟ 이하여도 되며, 20000 ㎟ 이하여도 되며, 5000 ㎟ 이하여도 된다.
열전도 시트를 후술하는 파워 디바이스 용도로 사용하는 경우에는, 발열체의 열전도 시트와 대향하는 면의 면적은 100 ㎟ 이상이어도 되며, 400 ㎟ 이상이어도 되며, 1000 ㎟ 이상이어도 된다. 발열체의 열전도 시트와 대향하는 면의 면적은 예를 들어 40000 ㎟ 이하여도 되며, 20000 ㎟ 이하여도 되며, 5000 ㎟ 이하여도 된다.
[방열체]
본 개시에 있어서의 방열체는, 열전도 시트를 개재하여 발열체를 방열시키는 부재이다. 방열체로는, 히트 스프레더, 히트 싱크, 수냉 파이프 등을 들 수 있다.
[열전도 시트]
본 개시의 열전도 시트는, 반도체 디바이스의 발열체와 방열체 사이에 배치하여 발열체와 방열체의 접착에 사용하는 시트이다. 본 개시에 있어서 시트란 액상이 아닌 시트상의 제품을 나타내며, 액상의 그리스 등과는 구별된다. 여기서 액상이란 25℃에 있어서의 점도가 1000 Pa·s 이하인 물질을 의미한다. 점도는, 25℃에서 레오미터를 이용하여 5.0 s-1의 전단 속도로 측정했을 때의 값으로 정의한다. 점도는, 전단 점도로서, 콘플레이트(직경 40 mm, 콘각 0°)를 장착한 회전식의 전단 점도계를 이용하여, 온도 25℃에서 측정된다.
발열체와 방열체 사이의 열전도 재료로서 그리스를 사용하는 경우, 열사이클 시의 펌프아웃에 수반하여 열저항이 증대될 가능성이 있지만, 본 개시의 제조 방법에서는 열전도 시트를 사용하기 때문에, 펌프아웃이 발생하는 경우가 없다.
또한, 열전도 재료로서 시트를 사용하는 경우에는, 발열체의 휨량의 증대에 수반하여, 시트의 박리가 발생하여 원하는 방열성이 얻어지지 않는 경우가 있었다. 그러나, 본 개시에서 사용되는 열전도 시트는, 휨량이 증대된 반도체 패키지에 있어서도, 휨에 추종하여 발열체와 방열체의 충분한 접착 면적을 유지할 수 있다. 이로써, 우수한 방열 특성을 담보할 수 있다. 이 이유는 반드시 명확하지는 않지만, 발열체와 방열체 사이에 상기 특정한 압축 탄성률 및 택력을 갖는 열전도 시트를 배치하여 프레스를 실시하면, 열전도 시트가 충분히 찌그러지는 동시에, 발열체 및 방열체에 열전도 시트가 충분히 접착된다고 생각된다. 이 때문에, 프레스 후에 휨량이 변화되어도, 휨에 추종하여 접착 면적을 유지할 수 있다고 생각된다.
열전도 시트가 발열체 및 방열체로부터 박리되지 않고, 접착 면적을 유지할 수 있으면, 접촉 열저항이 증대되는 것을 억제할 수 있으며, 반도체 디바이스의 방열 특성이 저하되는 것을 억제할 수 있다. 따라서, 발열체에 휨이 발생해도, 열전도 시트와 발열체 및 방열체의 접착 면적이 유지되어 있는 것이 바람직하다.
본 개시에서 사용되는 열전도 시트는, 반도체의 발열체와 방열체 사이에 배치하여 발열체와 방열체의 접착에 사용하는 것이면 되고, 그 용도는 특별히 제한되지 않는다. 열전도 시트는, 예를 들어, 발열체인 반도체 칩과 방열체인 히트 스프레더 사이에 배치되는 열전도 재료(TIM1; Thermal Interface Material 1)여도 된다. 또한, 발열체인, 히트 스프레더를 구비하는 반도체 패키지와, 방열체인 히트 싱크 사이에 배치되는 열전도 재료(TIM2; Thermal Interface Material 2)여도 된다. 또한, 발열체인 반도체 모듈과 방열체 사이에 배치되는 열전도 재료(파워 디바이스용 열전도 재료 등)여도 된다.
그 중에서도, 종래 그리스가 사용되고 있던 TIM1의 분야에서는, 발열체의 대형화에 따라 그리스에 의해 충분한 방열성을 담보하는 것이 곤란해지고 있어, 본 개시에서 사용되는 열전도 시트는 특히 유용하다.
도 1을 이용하여, TIM1로서 사용하는 경우의 열전도 시트의 사용 형태의 구체예를 설명한다. 열전도 시트(1)을, 반도체 칩(2)(발열체)에 대하여 그 한쪽 면을 밀착시키고, 다른 쪽 면을 히트 스프레더(3)(방열체)에 밀착시켜 사용한다. 도 1에서는, 반도체 칩(2)(발열체)는 기판(4)에 언더필재(5)를 사용하여 고정되어 있으며, 히트 스프레더(3)(방열체)는 시일재(6)에 의해 기판(4)에 고착되어, 열전도 시트(1)과 반도체 칩(2) 및 히트 스프레더(3)의 밀착성을, 누름으로써 향상시키고 있다. 열전도 시트를 개재하여 발열체와 방열체가 적층되어 있음으로써, 발열체로부터의 열을 방열체에 효율적으로 전도할 수 있다. 효율적으로 열을 전도할 수 있으면, 반도체 디바이스의 사용에 있어서 수명이 향상되고, 장기 사용에 있어서도 안정적으로 기능하는 반도체 디바이스를 제공할 수 있다.
본 개시에서 사용되는 열전도 시트는 150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축 탄성률이 1.40 MPa 이하이며, 또한, 25℃에 있어서의 택력이 5.0 N·mm 이상이다. 압축 탄성률 및 택력이 상기 범위를 만족시키고 있음으로써, 발열체의 휨량이 증가된 반도체 디바이스에 있어서도, 발열체 및 방열체에 대하여 열전도 시트가 밀착을 유지할 수 있어, 접착 면적을 유지할 수 있다고 생각된다. 이로써, 방열성을 담보할 수 있다고 생각된다.
150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축 탄성률이 1.40 MPa 이하이면, 유연성이 우수하고, 압력(프레스)을 가했을 때에 열전도 시트가 찌그러지기 쉬워져, 발열체와 방열체에 의해 밀착되기 쉬워진다고 생각된다. 또한, 프레스 후에 발열체의 휨이 증대되어도, 열전도 시트가 발열체 및 방열체에 안정적으로 밀착되어, 접착 면적의 저하를 억제할 수 있다고 생각된다.
열전도 시트는, 150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축 탄성률이 1.40 MPa 이하이며, 1.30 MPa 이하인 것이 바람직하며, 1.20 MPa 이하인 것이 보다 바람직하다. 상기 압축 탄성률이 1.20 MPa 이하이면 밀착성이 보다 향상되어, 휨에 추종하기 쉬워진다. 150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축 탄성률의 하한은 특별히 제한되지 않는다. 상기 압축 탄성률은 0.50 MPa 이상이어도 되며, 0.70 MPa 이상이어도 된다.
열전도 시트의 압축 탄성률은, 압축 시험 장치(예를 들어, INSTRON 5948 Micro Tester(INSTRON사))를 이용하여 측정할 수 있다. 열전도 시트에 두께 방향에 대하여 0.1 mm/min의 변위 속도로 하중을 가하여, 변위(mm)와 하중(N)을 측정한다. 변위(mm)/두께(mm)로 구해지는 변형(무차원)을 가로축에, 하중(N)/면적(㎟)으로 구해지는 응력(MPa)을 세로축에 나타내고, 소정의 응력일 때의 기울기를 압축 탄성률(MPa)로 한다. 구체적으로는, 예를 들어 실시예에 기재된 방법으로 측정할 수 있다.
열전도 시트의 25℃에 있어서의 택력은 5.0 N·mm 이상이며, 6.0 N·mm 이상인 것이 바람직하며, 7.0 N·mm 이상인 것이 보다 바람직하다. 택력이 5.0 N·mm 이상이면, 휨이 발생하여 발열체와 방열체의 간격이 증대되었을 때에, 열전도 시트가 발열체 및 방열체로부터 벗겨지는 것을 억제할 수 있다. 택력의 상한치는 특별히 제한되지 않는다. 상기 택력은 20.0 N·mm 이하여도 되며, 15.0 N·mm 이하여도 된다.
열전도 시트의 25℃에 있어서의 택력은, 만능 물성 시험기(예를 들어, 텍스처 애널라이저(에코세이키 주식회사))를 이용하여 측정할 수 있다. 25℃(상온)에 있어서, 직경 7 mm의 프로브를 하중 40N으로 열전도 시트에 꽉 눌러 10초간 유지한 후, 프로브를 끌어올렸을 때의 하중과 변위 곡선을 적분하여 얻어지는 면적을, 25℃에 있어서의 택력(N·mm)으로 한다. 구체적으로는, 예를 들어 실시예에 기재된 방법으로 측정할 수 있다.
150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축 탄성률이 1.40 MPa 이하이며, 25℃에 있어서의 택력이 5.0 N·mm 이상인 열전도 시트를 얻는 방법은 특별히 제한되지 않으며, 예를 들어 열전도 시트에 사용되는 열전도성 필러, 수지 등의 각 성분의 종류 및 배합 비율을 조정함으로써 얻을 수 있다.
열전도 시트의 열전도율은 특별히 제한되지 않으며, 높을수록 바람직하다. 정상법에 의해 측정되는 열저항으로부터 구해지는 열전도 시트의 열전도율은 7 W/(m·K) 이상인 것이 바람직하며, 10 W/(m·K) 이상인 것이 보다 바람직하며, 15 W/(m·K) 이상인 것이 더욱 바람직하다. 열전도율이 7 W/(m·K) 이상이면, 발열체에 대한 휨 추종성을 향상시키기 위해 열전도 시트의 두께를 두껍게 해도, 열저항의 상승을 억제하기 쉬운 경향이 있다.
본 개시에 있어서, 열전도 시트의 열전도율은, 구체적으로는 이하와 같이 구한다.
열전도 시트를 가로세로 10 mm로 잘라내어, 발열체인 트랜지스터(2SC2233)와 방열체인 구리 블록 사이에 끼우고, 트랜지스터를 80℃, 0.14 MPa의 압력으로 누르면서 전류를 통했을 때의 트랜지스터의 온도 T1(℃) 및 구리 블록의 온도 T2(℃)를 측정한다. 측정치와 인가 전력 W1(W)에 기초하여, 단위 면적(1 ㎠)당 열저항치 X(K·㎠/W)를 이하와 같이 산출한다.
X=(T1-T2)×1/W1
또한 두께 t(μm)를 이용하여 열전도율 λ(W/(m·K))를 이하와 같이 산출한다.
λ=(t×10-6)/(X×10-4)
열전도 시트의 두께는 특별히 제한되지 않으며, 사용되는 반도체 패키지 등의 사양에 따라 적절히 선택할 수 있다. 두께가 작을수록 열저항이 저하되는 경향이 있고, 두께가 클수록 휨 추종성이 향상되는 경향이 있다. 열전도 시트의 평균 두께는, 50 μm~3000 μm여도 되며, 열전도성 및 밀착성의 관점에서, 100 μm~500 μm인 것이 바람직하며, 150 μm~300 μm인 것이 보다 바람직하다. 열전도 시트의 평균 두께는, 마이크로 미터를 이용하여 3개소의 두께를 측정하고, 그 산술 평균치로서 부여된다. 열전도 시트의 두께는, 후술과 같이, 발열체의 휨량에 기초하여 선택된 것이어도 된다.
열전도 시트의 압축량은 특별히 제한되지 않는다. 예를 들어, 150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축량은 20 μm~1000 μm여도 되며, 30 μm~200 μm여도 되며, 40 μm~100 μm여도 된다. 150℃에 있어서의 압축 응력이 0.15 MPa일 때의 압축량이 상기 값이어도 된다.
열전도 시트의 "압축량"이란, 열전도 시트의 두께 방향으로 압력을 가했을 때의 열전도 시트의 압축량이며, 압력을 가하기 전의 열전도 시트의 두께에서 압력을 가하고 있을 때의 열전도 시트의 두께를 뺀 값이다.
열전도 시트의 압축률은 특별히 제한되지 않는다. 예를 들어, 150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축률은, 10%~60%여도 되며, 15%~50%여도 되며, 15%~40%여도 된다. 150℃에 있어서의 압축 응력이 0.15 MPa일 때의 압축률이 상기 값이어도 된다.
열전도 시트의 "압축률"이란, 압력을 가하기 전의 열전도 시트의 두께(μm)에 대한 상기 압축량(μm)의 비율(%)이다.
열전도 시트는, 점착면의 보호를 위해, 적어도 한쪽 면에 보호 필름을 가지고 있는 것을 준비하여 사용해도 된다. 이 경우, 보호 필름을 박리한 열전도 시트를 발열체와 방열체의 접착에 사용한다. 보호 필름으로는, 예를 들어, 폴리에틸렌, 폴리에스테르, 폴리프로필렌, 폴리에틸렌테레프탈레이트, 폴리이미드, 폴리에테르이미드, 폴리에테르나프탈레이트, 메틸펜텐, 폴리테트라플루오로에틸렌, 에틸렌테트라플루오로에틸렌코폴리머, 퍼플루오로알콕시알칸 등의 수지 필름, 코트지, 코트천, 및 알루미늄 등의 금속박을 사용할 수 있다. 이들 보호 필름은, 1종 단독으로 사용하거나, 2종 이상 조합하여 다층 필름으로 해도 된다. 보호 필름은, 실리콘계, 실리카계 등의 이형제 등으로 표면 처리되어 있는 것이 바람직하다.
열전도 시트가 상기 특정한 압축 탄성률 및 택력을 만족시키는 한, 열전도 시트의 조성은 특별히 한정되지 않는다. 예를 들어, 수지 및 열전도성 필러를 함유하는 열전도 시트를 들 수 있다.
열전도성 필러로는, 질화알루미늄, 산화알루미늄, 질화붕소, 산화티탄, 산화아연, 탄화규소, 규소, 산화규소, 실리카, 유리, 금속 입자, 탄소 섬유, 흑연, 그래핀, 카본나노튜브 등을 들 수 있다. 열전도성 필러는, 표면 처리가 실시되어 있어도 된다. 열전도성 필러는 1종을 단독으로 사용하거나 2종 이상을 병용해도 된다.
열전도성 필러의 형상은 특별히 한정되지 않으며, 구상, 타원체상, 인편상(鱗片狀), 과립상, 봉상, 침상, 섬유상 등을 들 수 있다.
열전도성 필러의 평균 입경은 특별히 제한되지 않으며, 열전도성 필러의 재질 등에 따라 설정하는 것이 바람직하다.
열전도성 필러의 어스펙트비(장경/단경)(長徑/短徑)는 특별히 제한되지 않으며, 1~100의 범위여도 되며, 5~50의 범위여도 되며, 10~40의 범위여도 된다. 열전도성 필러의 어스펙트비는, 주사형 전자 현미경(SEM)을 이용하여, 20개의 대표적인 입자에 대하여 각각 단경에 대한 장경의 길이의 비(장경/단경)를 측정하여, 얻어진 측정치의 산술 평균치로 한다.
열전도성 필러는, 열전도성의 관점에서, 열전도 시트의 두께 방향으로 배향되어 있는 것이 바람직하다. 본 개시에 있어서, "두께 방향으로 배향되어 있다"란, 장축과 단축을 갖는(즉, 어스펙트비가 1을 초과한다) 열전도성 필러에 있어서, 열전도성 필러의 장축 방향과, 열전도 시트의 표면(주면)이 이루는 각도("배향 각도"라고도 한다)가, 60°이상인 것을 말한다. 배향 각도는, 80°이상인 것이 바람직하며, 85°이상인 것이 보다 바람직하며, 88°이상인 것이 더욱 바람직하다.
열전도 시트 중의 열전도성 필러의 함유량은, 열전도성 필러의 재질 등에 따라, 열전도성과 밀착성의 밸런스 등의 관점에서 적절히 선택하는 것이 바람직하다. 예를 들어, 열전도성 필러의 함유율은, 열전도 시트의 전(全)체적에 대하여 25 체적%~75 체적%여도 되며, 30 체적%~60 체적%여도 되며, 35 체적%~50 체적%여도 된다.
열전도 시트 중에 함유되는 수지로서는, 특별히 제한되지 않으며, 예를 들어 경화성 수지이거나, 비경화성 수지여도 된다. 수지로는, 에폭시 수지, 실리콘, 아크릴 수지, 폴리이미드 수지, 비스말레이미드 수지, 벤조시클로부텐 수지, 페놀 수지, 불포화 폴리에스테르, 디알릴프탈레이트 수지, 폴리우레탄, 폴리이미드실리콘, 열경화형 폴리페닐렌에테르, 열경화형 변성 폴리페닐렌에테르, 폴리부텐, 폴리이소프렌, 폴리설파이드, 아크릴로니트릴 고무, 실리콘 고무, 탄화수소 수지, 테르펜 수지, 테르펜페놀 수지, 수소첨가 테르펜페놀을 들 수 있다. 수지는 1종을 단독으로 사용하거나 2종 이상을 병용해도 된다.
열전도 시트 중의 수지 함유량은, 수지의 종류 및 원하는 유연성, 점착력, 밀착성, 시트 강도, 내가수 분해성 등에 따라 선택하는 것이 바람직하다. 예를 들어, 수지의 함유율은 열전도 시트의 전체적에 대하여, 25 체적%~75 체적%인 것이 바람직하며, 40 체적%~70 체적%인 것이 보다 바람직하며, 50 체적%~65 체적%인 것이 더욱 바람직하다.
열전도 시트는, 열전도성 필러 및 수지 외에, 난연제, 산화 방지제 등의 각종 첨가제를 함유해도 된다. 난연제는 특별히 한정되지 않고, 통상 사용되는 난연제에서 적절히 선택할 수 있다. 예를 들어, 적인계 난연제 및 인산에스테르계 난연제를 들 수 있다. 그 중에서도 안전성이 우수하고, 가소화 효과에 의해 밀착성이 향상되는 관점에서, 인산에스테르계 난연제가 바람직하다.
열전도 시트의 제조 방법은, 상기 특정한 압축 탄성률 및 택력을 갖는 열전도 시트가 얻어지는 방법이면 특별히 제한되지 않는다. 예를 들어, 열전도 시트의 각 성분을 함유하는 조성물을 준비하여, 압연, 프레스, 압출, 도공 등에 의해 시트를 제작해도 된다.
또한, 열전도 시트의 각 성분을 함유하는 조성물을 사용하여 성형체를 성형하고, 당해 성형체를 슬라이스함으로써 시트를 제작해도 된다. 이 때, 열전도성 필러가 두께 방향으로 배향되도록 성형체를 슬라이스하는 것이 바람직하다.
일 실시형태에 있어서, 열전도 시트는, 열전도 시트의 각 성분을 함유하는 조성물을 준비하여, 당해 조성물을 시트화하여 시트를 얻은 후, 상기 시트를 적층하여 적층체를 제작하고, 당해 적층체의 측단면을 슬라이스함으로써 제조해도 된다. 이러한 방법으로 열전도 시트를 제조함으로써, 효율적인 열전도 패스가 형성되어, 열전도성과 밀착성이 우수한 열전도 시트가 얻어지는 경향이 있다. 또한, 얻어진 열전도 시트를 보호 필름에 첩부하여 라미네이트해도 된다.
[발열체 및 방열체의 접착 방법]
본 개시에 있어서의 반도체 디바이스의 제조 방법에서는, 열전도 시트가 사이에 배치된 발열체 및 방열체에 대하여, 상기 열전도 시트의 두께 방향으로 압력을 가하여, 상기 발열체와 상기 방열체를 상기 열전도 시트를 개재하여 접착시킨다.
본 개시에 있어서 접착이란 화학적 혹은 물리적인 힘 또는 그 양자에 의해서 복수의 면이 접하고 있는 상태를 말한다. 본 개시에 있어서의 반도체 디바이스의 제조 방법에 의하면, 발열체와 열전도 시트, 방열체와 열전도 시트, 또는 이들 양자의 접착 면적을 양호하게 유지할 수 있는 경향이 있다. 발열체와 방열체를 열전도 시트를 개재하여 접착시켜 반도체 디바이스를 조립했을 때의 접착 면적은, 발열체 또는 방열체의 열전도 시트에 대향하는 면의 면적 중 80% 이상인 것이 바람직하며, 85% 이상인 것이 보다 바람직하며, 90% 이상인 것이 더욱 바람직하며, 95% 이상인 것이 특히 바람직하다.
열전도 시트를 발열체와 방열체 사이에 배치하는 방법으로는, 우선 발열체 상에 열전도 시트를 배치한 후, 당해 열전도 시트를 개재하여 방열체를 배치해도 되며, 우선 방열체 상에 열전도 시트를 배치한 후, 당해 열전도 시트를 개재하여 발열체를 배치해도 된다.
1매의 열전도 시트에 대하여, 발열체 및 방열체는 각각 1개여도 되며, 발열체 또는 방열체 중 어느 한쪽 또는 양쪽이 복수여도 된다.
열전도 시트를 사이에 배치한 발열체 및 방열체에 대하여, 열전도 시트의 두께 방향으로 압력을 가하여, 발열체와 방열체를 열전도 시트를 개재하여 접착시킨다. 이 때, 발열체측으로부터 압력을 가해도 되고, 방열체측으로부터 압력을 가해도 된다.
열전도 시트의 두께 방향으로 가하는 압력은, 열전도 시트의 밀착성 및 전자 부품에 대한 부하 저감의 관점에서, 0.05 MPa~10.00 MPa인 것이 바람직하며, 0.10 MPa~5.00 MPa인 것이 보다 바람직하며, 0.10 MPa~1.00 MPa인 것이 더욱 바람직하다. 전자 부품에 대한 부하 저감의 관점에서는, 0.10 MPa~0.50 MPa인 것이 특히 바람직하다. 열전도 시트의 밀착성을 담보하는 관점에서, 열전도 시트의 두께에 따라 압력을 조정해도 된다. 예를 들어, 열전도 시트의 두께가 200 μm 이상일 때에 압력을 0.20 MPa 이하로 하고, 열전도 시트의 두께가 200 μm 미만일 때에 압력을 0.20 MPa 초과로 해도 된다.
압력을 가할 때의 온도는 특별히 제한되지 않고, 열전도 시트의 종류에 따라 적합한 온도 범위를 선택하는 것이 바람직하다. 압력을 가할 때의 온도는 상온이어도 되며, 압축률을 향상시키는 관점에서, 가열된 온도인 것이 바람직하다. 가열된 온도로는, 예를 들어, 80℃~200℃여도 되며, 100℃~190℃여도 되며, 120℃~180℃여도 된다.
그 중에서도, 120℃~180℃의 온도 범위에서, 0.10 MPa~1.00 MPa의 압력을 가하는 것이 바람직하다. 압력을 0.10 MPa 이상 또는 가열 온도를 120℃ 이상으로 함으로써, 우수한 밀착성이 얻어지는 경향이 있다. 또한, 압력이 1.00 MPa 이하 또는 가열 온도가 180℃ 이하임으로써, 밀착 신뢰성이 보다 향상되는 경향이 있다. 이는 열전도 시트가 과도하게 압축되어 두께가 얇아지거나, 주변 부재의 변형 또는 잔류 응력이 지나치게 커지는 것을 억제할 수 있기 때문이라고 생각된다.
압력을 가하고 있을 때, 예를 들어 150℃에 있어서 0.10 MPa의 압력을 가하고 있을 때의 발열체의 휨량은, 예를 들어 10 μm 이상이어도 되며, 20 μm 이상이어도 되며, 25 μm 이상이어도 된다. 또한, 압력을 가하고 있을 때, 예를 들어 150℃에 있어서 0.10 MPa의 압력을 가하고 있을 때의 발열체의 휨량은 80 μm 이하여도 되며, 70 μm 이하여도 되며, 60 μm 이하여도 된다. 150℃에 있어서 0.15 MPa의 압력을 가하고 있을 때의 발열체의 휨량이 상기 범위여도 된다.
압력을 개방한 후의 발열체의 휨량은, 예를 들어 40 μm 이상이어도 되며, 50 μm 이상이어도 되며, 60 μm 이상이어도 된다. 또한, 압력을 개방한 후의 발열체의 휨량은 150 μm 이하여도 되며, 140 μm 이하여도 되며, 130 μm 이하여도 된다. 압력을 개방한 후에 온도 변화에 따라 휨량이 변화되는 경우에는, 상기 "압력을 개방한 후의 발열체의 휨량"은, 25℃에 있어서의 휨량으로 한다.
발열체와 방열체를 접착하는 공정에 있어서, 압력을 가하고 있을 때의 발열체의 휨량과, 압력을 개방한 후의 발열체의 휨량의 차는, 30 μm 이상이어도 되며, 40 μm 이상이어도 되며, 45 μm 이상이어도 된다. 또한, 상기 차의 상한치는, 예를 들어 120 μm 이하여도 된다.
발열체의 "휨량"이란, 발열체가 휘어 변형되었을 때의, 발열체의 두께 방향의 최대 변형량(μm)을 나타낸다.
열전도 시트를 TIM1 용도로 사용하는 경우의 휨량의 측정 방법의 일례를, 도 2를 이용하여 설명한다. 휨량은, 이하와 같이, 발열체를 탑재한 기판의 변형량에 기초하여 측정할 수 있다. 휨량의 해석 범위는, 기판측에서 보아 발열체가 탑재되어 있는 부분(발열체 부분)(a)로 한다. 발열체 부분(a)에 있어서, 기판의 두께 방향의 변형량이 가장 큰 부분과, 발열체의 단(端)의 변위차를 휨량(b)라고 정의한다.
휨량이 클수록, 휨 발생 시에 열전도 시트가 발열체 및 방열체로부터 박리되기 쉬워진다. 본 개시에서 사용되는 열전도 시트는, 발열체의 휨량이 커도, 발열체 및 방열체로부터 벗겨지지 않고, 접착 면적을 양호하게 유지할 수 있는 경향이 있다.
발열체와 방열체를 상기 열전도 시트를 개재하여 접착시키기 위한 구체적인 방법은, 각각을 충분히 밀착시킨 상태에서 고정할 수 있는 방법이면 특별히 제한되지 않는다. 예를 들어, 발열체와 방열체 사이에 열전도 시트를 배치하고, 0.05 MPa~1.00 MPa 정도로 가압 가능한 지그로 고정하여, 이 상태에서 발열체를 발열시키거나, 또는 오븐 등에 의해 80℃~180℃ 정도로 가열하는 방법을 들 수 있다. 또한, 80℃~180℃, 0.05 MPa~1.00 MPa로 가열 가압할 수 있는 프레스기를 이용하는 방법을 들 수 있다.
고정은, 클립 외에, 나사, 스프링 등의 지그를 사용해도 되며, 접착제 등의 통상 사용되는 수단으로 더욱 고정되어 있는 것이, 밀착을 지속시키는 데에 있어서 바람직하다.
반도체 디바이스는, 상술한 바와 같이 열전도 시트를 개재하여 접착한 발열체와 방열체를 사용하여 제조할 수 있다. 반도체 디바이스의 종류는 특별히 제한되지 않으며, 예를 들어, CPU, 메모리 등의 집적 회로(IC)가 탑재된 전자 재료를 들 수 있다. 또한, 예를 들어, 바이폴라 트랜지스터, 파워 MOSFET, IGBT 등의 파워 디바이스를 들 수 있다.
≪열전도 시트의 제조 방법≫
본 개시의 일 실시형태에 있어서, 열전도 시트가 사이에 배치된 발열체 및 방열체에 대하여, 상기 열전도 시트의 두께 방향으로 가열하면서 압력을 가하여, 상기 발열체와 상기 방열체를 상기 열전도 시트를 개재하여 접착시키기 위한 열전도 시트에 있어서, 상기 열전도 시트의 압축량이 하기 식을 만족시키도록, 상기 열전도 시트의 압축률 및 두께를 선택해도 된다.
식: C>L2-L1
L1: 가열 가압 시의 상기 발열체의 예측되는 휨량(μm)
L2: 가열 가압을 종료한 후, 25℃까지 냉각되었을 때의 상기 발열체의 예측되는 휨량(μm)
C: 가열 가압 조건하에 있어서의 상기 열전도 시트의 예측되는 압축량(μm)
C=가압 전의 열전도 시트의 두께(μm)×가열 가압 조건하에서의 압축률(%)
가열 가압 시의 발열체의 예측되는 휨량(L1)이란, 예측되는 압력 및 온도 조건하에 있어서의 발열체의 예측되는 휨량을 나타낸다. 예를 들어, 150℃, 0.10 MPa로 압력을 가하여 발열체와 방열체를 열전도 시트를 개재하여 접착하는 것이 예측되는 경우, 150℃, 0.10 MPa로 압력을 가하는 조건에 있어서의 예측되는 휨량을 말한다. 또한, 150℃, 0.15 MPa로 압력을 가하여 발열체와 방열체를 열전도 시트를 개재하여 접착하는 것이 예측되는 경우, 150℃, 0.15 MPa로 압력을 가하는 조건에 있어서의 예측되는 휨량을 말한다.
가열 가압 시의 발열체의 예측되는 휨량(L1)은, 예를 들어 10 μm 이상이어도 되며, 20 μm 이상이어도 되며, 25 μm 이상이어도 된다. 또한, 가열 가압 시의 발열체의 예측되는 휨량(L1)은 80 μm 이하여도 되며, 70 μm 이하여도 되며, 60 μm 이하여도 된다.
가열 가압을 종료한 후, 25℃까지 냉각되었을 때의 발열체의 예측되는 휨량(L2)는, 예를 들어 40 μm 이상이어도 되며, 50 μm 이상이어도 되며, 60 μm 이상이어도 된다. 또한, 가열 가압을 종료한 후, 25℃까지 냉각되었을 때의 발열체의 예측되는 휨량(L2)는 150 μm 이하여도 되며, 140 μm 이하여도 되며, 130 μm 이하여도 된다.
상기 L1과 L2의 차(L2-L1)은, 30 μm 이상이어도 되며, 40 μm 이상이어도 되며, 45 μm 이상이어도 된다. 또한, 상기 차의 상한치는, 예를 들어 120 μm 이하여도 된다.
가열 가압 조건하에 있어서의 열전도 시트의 예측되는 압축량(C)는, 예측되는 압력 및 온도 조건하에 있어서의 열전도 시트의 압축량을 말한다. 예를 들어, 150℃, 0.10 MPa로 압력을 가하여 발열체와 방열체를 열전도 시트를 개재하여 접착하는 것이 예측되는 경우, 150℃, 0.10 MPa의 조건에 있어서의 압축량을 말한다. 또한, 150℃, 0.15 MPa로 압력을 가하여 발열체와 방열체를 열전도 시트를 개재하여 접착하는 것이 예측되는 경우, 150℃, 0.15 MPa의 조건에 있어서의 압축량을 말한다.
가열 가압 조건하에 있어서의 열전도 시트의 예측되는 압축량(C)는, 예를 들어, 20 μm~1000 μm여도 되며, 30 μm~200 μm여도 되며, 40 μm~100 μm여도 된다.
가압 전의 열전도 시트의 두께란, 가압 전의 열전도 시트의 평균 두께이다. 열전도 시트의 두께의 바람직한 범위는 전술한 바와 같다.
열전도 시트의 압축률의 바람직한 범위는 전술한 바와 같다.
상기와 같이 압축률 및 두께를 선택하여 제조된 열전도 시트는, 발열체와 방열체를 접착하는 공정에 있어서, 발열체의 휨량의 변화에 추종하기 위해 충분한 압축량을 가지고 있기 때문에, 열전도 시트의 박리가 적합하게 억제된다고 생각된다.
실시예
이하, 실시예에 의해 본 발명을 상세하게 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다. 또한, 각 실시예에 있어서, 압축 탄성률, 압축량, 택력, 열전도율, 휨량, 및 접착 면적의 평가는 이하의 방법에 의해 실시하였다.
(압축 탄성률 및 압축량의 측정)
측정에는, 항온조가 부속되어 있는 압축 시험 장치(INSTRON 5948 Micro Tester(INSTRON사))를 이용하였다. 열전도 시트를 직경 14 mm의 원형으로 잘라내어 시험에 사용하였다. 열전도 시트를 0.1 mm 두께의 종이(이형지)에 끼우고, 항온조의 온도 150℃에 있어서, 열전도 시트의 두께 방향에 대하여 0.1 mm/min의 변위 속도로 하중을 가하여, 변위(mm)와 하중(N)을 측정하였다. 변위(mm)/두께(mm)로 구해지는 변형(무차원)을 가로축에, 하중(N)/면적(㎟)으로 구해지는 응력(MPa)을 세로축에 나타내고, 응력이 0.10 MPa일 때의 기울기를 압축 탄성률(MPa)로 하였다. 또한, 임의의 압력까지 압축했을 때의 최대 변위를 압축량(μm)으로 하였다.
(택력의 측정)
만능 물성 시험기(텍스처 애널라이저(에코세이키 주식회사))를 이용하여, 25℃(상온)에 있어서, 직경 7 mm의 프로브를 하중 40N으로 열전도 시트에 꽉 눌러 10초간 유지한 후, 프로브를 끌어올렸을 때의 하중과 변위 곡선을 적분하여 얻어지는 면적을 택력(N·mm)으로 하였다.
(열전도율의 측정)
열전도 시트를 가로세로 10 mm로 잘라내어, 발열체인 트랜지스터(2SC2233)와 방열체인 구리 블록 사이에 끼우고, 트랜지스터를 80℃, 0.14 MPa의 압력으로 누르면서 전류를 통했을 때의 트랜지스터 온도 T1(℃) 및 구리 블록의 온도 T2(℃)를 측정하여, 측정치와 인가 전력 W1(W)로부터, 단위 면적(1 ㎠)당 열저항치 X(K·㎠/W)를 이하와 같이 산출하였다.
X=(T1-T2)×1/W1
또한 열전도율 λ(W/(m·K))를 열저항치(K·㎠/W) 및 두께 t(μm)를 이용하여 이하와 같이 산출하였다.
λ=(t×10-6)/(X×10-4)
(휨량의 측정)
휨량은 3D 가열 표면 형상 측정 장치(서모레이 PS200, AKROMETRIX사)를 이용하여 측정하였다. 칩 면적부(20 mm×20 mm)에 대응하는 기판의 휨량을 측정하였다.
패키지의 조립 조건인 150℃에 있어서의 칩 면적부의 기판의 휨량은 29 μm였다. 또한, 조립 후의 25℃에 있어서의 칩 면적부의 기판의 휨량은 75 μm였다. 따라서 상기 휨량의 차는 46 μm였다.
(접착 면적 평가 시험)
접착 면적은 이하와 같이 평가하였다. 초음파 화상 진단 장치(Insight-300, 인사이트 주식회사)를 이용하여, 반사법 35 MHz의 조건에서 첩부 상태를 관찰하였다. 또한, 그 화상을 화상 해석 소프트(ImageJ)에 의해 2치화(値化)하여, 가로세로 20 mm의 칩 부분 중, 첩부되어 있는 면적의 비율을 산출하여, 접착 면적(%)으로 하였다.
접착 면적 평가 시험에는, 이하와 같이 제작한 간이한 패키지를 사용하였다.
기판에는 MCL-E-700G(R)(두께 0.81 mm, 히타치카세이 주식회사), 언더필재에는 CEL-C-3730N-2(히타치카세이 주식회사), 시일재에는 실리콘계 접착제(SE4450, 토레이 다우코닝 주식회사)를 사용하였다. 또한, 히트 스프레더에는 두께 1 mm의 구리판 표면에 니켈로 도금 처리한 것을 사용하였다. 기판 및 히트 스프레더의 사이즈를 가로세로 45 mm, 반도체 칩 사이즈를 가로세로 20 mm로 하였다. 이 때, 150℃, 0.15 MPa의 압력을 가하고 있을 때의 발열체의 휨량은 29 μm이며, 압력을 개방한 후, 25℃까지 냉각되었을 때의 발열체의 휨량은 75 μm였다.
패키지의 조립은 이하와 같이 실시하였다. 임의의 두께의 열전도 시트를, 가로세로 23 mm로 잘라내어, 히트 스프레더에 첩부하였다. 반도체 칩을, 열전도 시트를 개재하여 히트 스프레더에 배치하였다. 고정밀도 가압·가열 접합 장치(HTB-MM, 알파디자인 주식회사)를 이용하여 임의의 온도 및 압력으로 3분간 열전도 시트의 두께 방향으로 가압하였다. 그 후, 150℃의 항온조에서 2시간 처리하여, 시일재를 완전히 경화시켰다.
<실시예 1>
150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축 탄성률이 1.16 MPa이며, 25℃에 있어서의 택력이 7.6 N·mm, 열전도율이 21 W/(m·K)인 히타치카세이 주식회사 제의 두께 0.3 mm의 열전도 시트를 선택하여, 150℃, 0.15 MPa의 조건에 있어서 상기 방법으로 패키지를 조립하여, 열전도 시트를 발열체인 반도체 칩과 방열체인 히트 스프레더에 접착시켰다. 이 때, 접착 면적은 99%였다. 휨 추종성의 지표인 접착 면적이 90% 이상을 나타내어, 우수한 휨 추종성을 나타냈다. 150℃, 0.15 MPa 압축 시의 열전도 시트의 압축률은 19%이며, 열전도 시트의 압축량은 57 μm였다.
<실시예 2>
150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축 탄성률이 1.16 MPa이며, 25℃에 있어서의 택력이 7.6 N·mm, 열전도율이 18 W/(m·K)인 히타치카세이 주식회사 제의 두께 0.2 mm의 열전도 시트를 선택하여, 150℃, 0.15 MPa의 조건에 있어서 상기 방법으로 패키지를 조립하여, 열전도 시트를 발열체인 반도체 칩과 방열체인 히트 스프레더에 접착시켰다. 이 때, 접착 면적은 95%였다. 휨 추종성의 지표인 접착 면적이 90% 이상을 나타내어, 우수한 휨 추종성을 나타냈다. 150℃, 0.15 MPa 압축 시의 열전도 시트의 압축률은 21%이며, 열전도 시트의 압축량은 47 μm였다.
<실시예 3>
150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축 탄성률이 1.16 MPa이며, 25℃에 있어서의 택력이 7.6 N·mm, 열전도율이 16 W/(m·K)인 히타치카세이 주식회사 제의 두께 0.15 mm의 열전도 시트를 선택하여, 150℃, 0.31 MPa의 조건에 있어서 상기 방법으로 패키지를 조립하여, 열전도 시트를 발열체인 반도체 칩과 방열체인 히트 스프레더에 접착시켰다. 이 때, 접착 면적은 90%였다. 150℃, 0.31 MPa 압축 시의 열전도 시트의 압축률은 35%이며, 열전도 시트의 압축량은 52 μm였다.
<비교예 1>
열전도재로서, 액상의 열전도율 2 W/(m·K)의 실리콘 그리스(산와서플라이 제, TK-P3K)를 선택하여, 150℃, 0.03 MPa의 조건에 있어서 상기 방법으로 패키지를 조립하여, 발열체인 반도체 칩과 방열체인 히트 스프레더에 접착시켰다. 또한, 액상이기 때문에, 압축 탄성률 및 택력은 측정할 수 없다. 조립 후의 실리콘 그리스의 두께는 40 μm이며, 접착 면적은 63%였다.
<비교예 2>
150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축 탄성률이 1.44 MPa이며, 25℃에 있어서의 택력이 7.2 N·mm, 열전도율이 20 W/(m·K)인 히타치카세이 주식회사 제의 두께 0.3 mm의 열전도 시트를 선택하여, 150℃, 0.15 MPa의 조건에 있어서 상기 방법으로 패키지를 조립하여, 열전도 시트를 발열체인 반도체 칩과 방열체인 히트 스프레더에 접착시켰다. 이 때, 접착 면적은 72%였다. 150℃, 0.15 MPa 압축 시의 열전도 시트의 압축률은 13%이며, 열전도 시트의 압축량은 40 μm였다.
<비교예 3>
150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축 탄성률이 1.73 MPa이며, 25℃에 있어서의 택력이 1.8 N·mm, 열전도율이 23 W/(m·K)인 히타치카세이 주식회사 제의 두께 0.3 mm의 열전도 시트를 선택하여, 150℃, 0.15 MPa의 조건에 있어서 상기 방법으로 패키지를 조립하여, 열전도 시트를 발열체인 반도체 칩과 방열체인 히트 스프레더에 접착시켰다. 이 때, 접착 면적은 74%였다. 150℃, 0.15 MPa 압축 시의 열전도 시트의 압축률은 13%이며, 열전도 시트의 압축량은 44 μm였다.
<비교예 4>
150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축 탄성률이 1.35 MPa이며, 25℃에 있어서의 택력이 3.8 N·mm, 열전도율이 18 W/(m·K)인 히타치카세이 주식회사 제의 두께 0.3 mm의 열전도 시트를 선택하여, 150℃, 0.15 MPa의 조건에 있어서 상기 방법으로 패키지를 조립하여, 열전도 시트를 발열체인 반도체 칩과 방열체인 히트 스프레더에 접착시켰다. 이 때, 접착 면적은 78%였다. 150℃, 0.15 MPa 압축 시의 열전도 시트의 압축률은 16%이며, 열전도 시트의 압축량은 48 μm였다.
이상과 같이, 실시예의 방법을 이용하여 발열체와 방열체를 접착시킨 경우, 접착 면적을 양호하게 유지할 수 있었다. 이로써, 방열성이 우수한 반도체 디바이스를 얻을 수 있다고 생각된다.
본 명세서에 기재된 모든 문헌, 특허출원, 및 기술 규격은, 개개의 문헌, 특허출원, 및 기술 규격이 참조에 의해 받아들여지는 것이 구체적이고 또한 개별적으로 기재된 경우와 동일한 정도로, 본 명세서 중에 원용되어 받아들여진다.
1: 열전도 시트
2: 반도체 칩(발열체)
3: 히트 스프레더(방열체)
4: 기판
5: 언더필재
6: 시일재
a: 발열체 부분(해석 범위)
b: 휨량

Claims (15)

150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축 탄성률이 1.40 MPa 이하이며, 25℃에 있어서의 택(tack)력이 5.0 N·mm 이상인 열전도 시트가 사이에 배치된 발열체 및 방열체에 대하여, 상기 열전도 시트의 두께 방향으로 압력을 가하여, 상기 발열체와 상기 방열체를 상기 열전도 시트를 개재하여 접착시키는 공정을 포함하는, 반도체 디바이스의 제조 방법.
제 1 항에 있어서,
정상법에 의해 측정되는 열저항으로부터 구해지는 상기 열전도 시트의 열전도율이 7 W/(m·K) 이상인, 반도체 디바이스의 제조 방법.
제 1 항 또는 제 2 항에 있어서,
상기 압력이 0.05 MPa~10.00 MPa인, 반도체 디바이스의 제조 방법.
제 3 항에 있어서,
상기 압력이 0.10 MPa~0.50 MPa인, 반도체 디바이스의 제조 방법.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 발열체가 반도체 칩이며, 상기 방열체가 히트 스프레더인, 반도체 디바이스의 제조 방법.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 발열체의 상기 열전도 시트와 대향하는 면의 면적이 25 ㎟ 이상인, 반도체 디바이스의 제조 방법.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 발열체가 히트 스프레더를 구비하는 반도체 패키지이며, 상기 방열체가 히트 싱크인, 반도체 디바이스의 제조 방법.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 발열체가 반도체 모듈인, 반도체 디바이스의 제조 방법.
제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
상기 발열체의 상기 열전도 시트와 대향하는 면의 면적이 100 ㎟ 이상인, 반도체 디바이스의 제조 방법.
150℃에 있어서의 압축 응력이 0.10 MPa일 때의 압축 탄성률이 1.40 MPa 이하이며, 25℃에 있어서의 택력이 5.0 N·mm 이상이며, 반도체 디바이스의 발열체와 방열체 사이에 배치하여 상기 발열체와 상기 방열체의 접착에 사용하기 위한, 열전도 시트.
제 10 항에 있어서,
정상법에 의해 측정되는 열저항으로부터 구해지는 열전도율이 7 W/(m·K) 이상인, 열전도 시트.
제 10 항 또는 제 11 항에 있어서,
상기 발열체가 반도체 칩이며, 상기 방열체가 히트 스프레더인, 열전도 시트.
제 10 항 또는 제 11 항에 있어서,
상기 발열체가 히트 스프레더를 구비하는 반도체 패키지이며, 상기 방열체가 히트 싱크인, 열전도 시트.
제 10 항 또는 제 11 항에 있어서,
상기 발열체가 반도체 모듈인, 열전도 시트.
열전도 시트가 사이에 배치된 발열체 및 방열체에 대하여, 상기 열전도 시트의 두께 방향으로 가열하면서 압력을 가하여, 상기 발열체와 상기 방열체를 상기 열전도 시트를 개재하여 접착시키기 위한 열전도 시트에 있어서, 상기 열전도 시트의 압축량이 하기 식을 만족시키도록, 상기 열전도 시트의 압축률 및 두께를 선택하는 것을 포함하는, 열전도 시트의 제조 방법.
식: C>L2-L1
L1: 가열 가압 시의 상기 발열체의 예측되는 휨량(μm)
L2: 가열 가압을 종료한 후, 25℃까지 냉각되었을 때의 상기 발열체의 예측되는 휨량(μm)
C: 가열 가압 조건하에 있어서의 상기 열전도 시트의 예측되는 압축량(μm)
C=가압 전의 열전도 시트의 두께(μm)×가열 가압 조건하에서의 압축률(%)
KR1020217004910A 2018-08-23 2018-08-23 반도체 디바이스의 제조 방법, 열전도 시트, 및 열전도 시트의 제조 방법 KR102550135B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237021745A KR20230098925A (ko) 2018-08-23 2018-08-23 반도체 디바이스의 제조 방법, 열전도 시트, 및 열전도시트의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/031195 WO2020039560A1 (ja) 2018-08-23 2018-08-23 半導体デバイスの製造方法、熱伝導シート、及び熱伝導シートの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237021745A Division KR20230098925A (ko) 2018-08-23 2018-08-23 반도체 디바이스의 제조 방법, 열전도 시트, 및 열전도시트의 제조 방법

Publications (2)

Publication Number Publication Date
KR20210046671A true KR20210046671A (ko) 2021-04-28
KR102550135B1 KR102550135B1 (ko) 2023-06-30

Family

ID=69592896

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237021745A KR20230098925A (ko) 2018-08-23 2018-08-23 반도체 디바이스의 제조 방법, 열전도 시트, 및 열전도시트의 제조 방법
KR1020217004910A KR102550135B1 (ko) 2018-08-23 2018-08-23 반도체 디바이스의 제조 방법, 열전도 시트, 및 열전도 시트의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020237021745A KR20230098925A (ko) 2018-08-23 2018-08-23 반도체 디바이스의 제조 방법, 열전도 시트, 및 열전도시트의 제조 방법

Country Status (6)

Country Link
US (2) US11482466B2 (ko)
JP (1) JP7160101B2 (ko)
KR (2) KR20230098925A (ko)
CN (1) CN112602189A (ko)
TW (1) TW202020106A (ko)
WO (1) WO2020039560A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11482467B2 (en) * 2018-08-23 2022-10-25 Showa Denko Materials Co., Ltd. Thermally conductive sheet and method of manufacturing semiconductor device
US11482466B2 (en) * 2018-08-23 2022-10-25 Showa Denko Materials Co., Ltd. Method of manufacturing semiconductor device, thermally conductive sheet, and method of manufacturing thermally conductive sheet
US11710672B2 (en) * 2019-07-08 2023-07-25 Intel Corporation Microelectronic package with underfilled sealant
US20230295398A1 (en) * 2020-08-07 2023-09-21 Showa Denko Materials Co., Ltd. Thermally conductive sheet and device provided with thermally conductive sheet
JPWO2022070568A1 (ko) * 2020-09-30 2022-04-07

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4743344A (en) 1986-03-26 1988-05-10 Union Carbide Corporation Treatment of wastes from high purity silicon process
JPH05247268A (ja) 1992-03-06 1993-09-24 Nok Corp ゴム組成物
US5316254A (en) 1992-05-14 1994-05-31 Mccartha Robert D Junction box support for suspended ceilings
KR100298433B1 (ko) 1998-05-26 2001-08-07 김영환 반도체메모리장치의인터페이스
JP2004288825A (ja) * 2003-03-20 2004-10-14 Sekisui Chem Co Ltd 放熱用部材及び接続構造体
JP2016046499A (ja) * 2014-08-27 2016-04-04 三菱電機株式会社 冷却部材
JP2017038086A (ja) * 2014-10-31 2017-02-16 デクセリアルズ株式会社 熱伝導シート、熱伝導シートの製造方法、放熱部材及び半導体装置
WO2017073727A1 (ja) * 2015-10-29 2017-05-04 日東電工株式会社 熱伝導性シート及び半導体モジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10298433A (ja) 1997-04-28 1998-11-10 Matsushita Electric Works Ltd シリコーンゴム組成物及び放熱用シート
CN103396642A (zh) 2008-05-23 2013-11-20 日立化成工业株式会社 散热片及散热装置
JP5316254B2 (ja) 2008-10-28 2013-10-16 日立化成株式会社 熱伝導シート、熱伝導シートの製造方法及び熱伝導シートを用いた放熱装置
CA2896300C (en) * 2013-01-22 2020-10-27 Shin-Etsu Chemical Co., Ltd. Heat conductive silicone composition, heat conductive layer, and semiconductor device
US9693481B2 (en) * 2013-06-25 2017-06-27 Henkel IP & Holding GmbH Thermally conductive dielectric interface
MY182479A (en) * 2015-03-02 2021-01-25 Shinetsu Chemical Co Thermal conductive silicone composition
US10793718B2 (en) * 2016-08-08 2020-10-06 Toray Industries, Inc. Resin composition, and sheet, laminate, power semiconductor device, and plasma processing apparatus including the same, and method of producing semiconductor using the same
JPWO2018123012A1 (ja) * 2016-12-28 2019-10-31 日立化成株式会社 熱伝導シート、熱伝導シートの製造方法及び放熱装置
JP7067571B2 (ja) * 2018-02-16 2022-05-16 昭和電工マテリアルズ株式会社 熱伝導シート及び熱伝導シートを用いた放熱装置
US11482466B2 (en) * 2018-08-23 2022-10-25 Showa Denko Materials Co., Ltd. Method of manufacturing semiconductor device, thermally conductive sheet, and method of manufacturing thermally conductive sheet
US11482467B2 (en) * 2018-08-23 2022-10-25 Showa Denko Materials Co., Ltd. Thermally conductive sheet and method of manufacturing semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4743344A (en) 1986-03-26 1988-05-10 Union Carbide Corporation Treatment of wastes from high purity silicon process
JPH05247268A (ja) 1992-03-06 1993-09-24 Nok Corp ゴム組成物
US5316254A (en) 1992-05-14 1994-05-31 Mccartha Robert D Junction box support for suspended ceilings
KR100298433B1 (ko) 1998-05-26 2001-08-07 김영환 반도체메모리장치의인터페이스
JP2004288825A (ja) * 2003-03-20 2004-10-14 Sekisui Chem Co Ltd 放熱用部材及び接続構造体
JP2016046499A (ja) * 2014-08-27 2016-04-04 三菱電機株式会社 冷却部材
JP2017038086A (ja) * 2014-10-31 2017-02-16 デクセリアルズ株式会社 熱伝導シート、熱伝導シートの製造方法、放熱部材及び半導体装置
WO2017073727A1 (ja) * 2015-10-29 2017-05-04 日東電工株式会社 熱伝導性シート及び半導体モジュール

Also Published As

Publication number Publication date
US11482466B2 (en) 2022-10-25
JP7160101B2 (ja) 2022-10-25
US20220392825A1 (en) 2022-12-08
US20210183733A1 (en) 2021-06-17
KR102550135B1 (ko) 2023-06-30
WO2020039560A1 (ja) 2020-02-27
JPWO2020039560A1 (ja) 2021-08-10
CN112602189A (zh) 2021-04-02
TW202020106A (zh) 2020-06-01
KR20230098925A (ko) 2023-07-04

Similar Documents

Publication Publication Date Title
KR102550135B1 (ko) 반도체 디바이스의 제조 방법, 열전도 시트, 및 열전도 시트의 제조 방법
TWI658550B (zh) 熱傳導片之製造方法、熱傳導片、及散熱構件
KR101936449B1 (ko) 다층 수지 시트, 수지 시트 적층체, 다층 수지 시트 경화물 및 그 제조 방법, 금속박이 형성된 다층 수지 시트, 그리고 반도체 장치
JP7053484B2 (ja) 三次元形状熱伝導性成形体、及びその製造方法
JP6307774B2 (ja) 硬化型熱伝導性グリス、放熱構造および放熱構造の製造方法
KR102450264B1 (ko) 열전도 시트 및 열전도 시트를 사용한 방열 장치
CN107254172A (zh) 导热性片材
US12183656B2 (en) Thermally conductive sheet and method of manufacturing semiconductor device
WO2018078436A1 (ja) 三次元形状熱伝導性成形体、及びその製造方法
JP2017092345A (ja) 熱伝導シート、及びその製造方法、並びに半導体装置
JP7338738B2 (ja) 半導体デバイスの製造方法、熱伝導シート、及び熱伝導シートの製造方法
JP2005203735A (ja) 熱伝導性複合シート
JP2022119196A (ja) 熱伝導性シート積層体及びこれを用いた電子機器
JP5495429B2 (ja) 放熱性複合シート
WO2021060319A1 (ja) 放熱シート、放熱シート積層体、構造体及び発熱素子の放熱処理方法
WO2022168729A1 (ja) 熱伝導性シート積層体及びこれを用いた電子機器
WO2024018636A1 (ja) 液状熱伝導材料、熱伝導シート作製用部材の組み合わせ、熱伝導シート、放熱装置及び熱伝導シートの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant