KR20210028776A - 디스플레이 장치 및 이의 제조 방법 - Google Patents
디스플레이 장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20210028776A KR20210028776A KR1020190109415A KR20190109415A KR20210028776A KR 20210028776 A KR20210028776 A KR 20210028776A KR 1020190109415 A KR1020190109415 A KR 1020190109415A KR 20190109415 A KR20190109415 A KR 20190109415A KR 20210028776 A KR20210028776 A KR 20210028776A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- layer
- display area
- metal layer
- electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 87
- 239000002184 metal Substances 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 238000007789 sealing Methods 0.000 claims abstract description 54
- 239000010410 layer Substances 0.000 claims description 237
- 238000000034 method Methods 0.000 claims description 35
- 239000010409 thin film Substances 0.000 claims description 31
- 230000005540 biological transmission Effects 0.000 claims description 30
- 239000011229 interlayer Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 22
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000000243 solution Substances 0.000 description 31
- 239000003990 capacitor Substances 0.000 description 15
- 238000003860 storage Methods 0.000 description 13
- 238000009413 insulation Methods 0.000 description 10
- 229920000642 polymer Polymers 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Inorganic materials [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- -1 region Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- URLKBWYHVLBVBO-UHFFFAOYSA-N Para-Xylene Chemical group CC1=CC=C(C)C=C1 URLKBWYHVLBVBO-UHFFFAOYSA-N 0.000 description 2
- 239000006096 absorbing agent Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- UQEAIHBTYFGYIE-UHFFFAOYSA-N hexamethyldisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)C UQEAIHBTYFGYIE-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- IMROMDMJAWUWLK-UHFFFAOYSA-N Ethenol Chemical compound OC=C IMROMDMJAWUWLK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 150000008378 aryl ethers Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000010186 staining Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 150000003623 transition metal compounds Chemical class 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H01L51/5246—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/842—Containers
- H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
-
- H01L27/32—
-
- H01L51/56—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명의 일 실시예는, 표시영역, 상기 표시영역 외주변에 위치하는 제1 비표시영역 및 상기 표시영역에 의해 적어도 일부가 에워싸인 제2 비표시영역을 포함하는 제1 기판; 상기 제1 기판 상에 위치하는 제2 기판; 상기 제1 비표시영역에서 상기 표시영역을 둘러싸며, 상기 제1 기판과 상기 제2 기판을 접합하는 실링부; 상기 제2 비표시영역 내에 위치하는 투과부; 제1 기판 상에서 상기 제2 비표시영역에 위치하고, 상기 투과부를 에워싸는 금속층; 및 상기 금속층과 중첩하고 상기 투과부를 에워싸며, 상기 제1 기판과 상기 제2 기판을 접합하는 제2 실링부;를 포함하고, 상기 금속층은, 평면상에서, 상기 금속층의 외측모서리 중 적어도 일부영역에서 외측방향으로 돌출된 복수의 돌출부들을 포함하는 디스플레이 장치를 개시한다.
Description
본 발명의 실시예들은 디스플레이 장치 및 이의 제조 방법에 관한 것이다.
최근에는 디스플레이 장치의 전면에 물리적 버튼 등이 제거되고, 화상을 표시하는 표시영역이 확대되는 추세이다. 일 예로, 표시영역을 확대하기 위해 카메라 등과 같은 디스플레이 장치의 기능을 확장 하기 위한 별도의 부재를 표시영역 내에 배치시킨 디스플레이 장치가 소개되고 있다. 한편, 카메라 등과 같은 별도의 부재를 표시영역 내에 배치하기 위해서는, 표시영역 내에 별도의 부재가 위치할 수 있는 홈 또는 투과부 등을 형성할 필요가 있다. 다만, 표시영역 내에 형성된 홈 또는 투과부는, 외부의 수분 등이 표시영역 내로 침투하는 새로운 투습 경로가 될 수 있다. 또한, 디스플레이 장치는 무기물 또는 유기물로 이루어진 복수의 층이 적층된 구조를 가질 수 있는데, 적층된 층이 평탄한 상면을 가지지 못할 경우, 디스플레이 장치에 얼룩이 발생하는 등 표시품질이 저하될 수 있다.
본 발명의 실시예들은, 표시영역 내의 투과부를 통해 외부의 수분 등이 침투하는 것을 차단하고, 우수한 표시 품질을 가지는 디스플레이 장치 및 이의 제조 방법을 제공한다.
본 발명의 일 실시예는, 표시영역, 상기 표시영역 외주변에 위치하는 제1 비표시영역 및 상기 표시영역에 의해 적어도 일부가 에워싸인 제2 비표시영역을 포함하는 제1 기판; 상기 제1 기판 상에 위치하는 제2 기판; 상기 제1 비표시영역에서 상기 표시영역을 둘러싸며, 상기 제1 기판과 상기 제2 기판을 접합하는 실링부; 상기 제2 비표시영역 내에 위치하는 투과부; 제1 기판 상에서 상기 제2 비표시영역에 위치하고, 상기 투과부를 에워싸는 금속층; 및 상기 금속층과 중첩하고 상기 투과부를 에워싸며, 상기 제1 기판과 상기 제2 기판을 접합하는 제2 실링부;를 포함하고, 상기 금속층은, 평면상에서, 상기 금속층의 외측모서리 중 적어도 일부영역에서 외측방향으로 돌출된 복수의 돌출부들을 포함하는 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 제2 실링부는 상기 금속층을 전체적으로 덮고, 상기 금속층과 직접 접할 수 있다.
본 실시예에 있어서, 상기 금속층은 플로팅 상태일 수 있다.
본 실시예에 있어서, 상기 복수의 돌출부들 각각의 길이는 10㎛ 내지 20㎛이고, 상기 돌출부들 간의 간격은 상기 길이의 1/2 내지 2/3일 수 있다.
본 실시예에 있어서, 상기 복수의 돌출부들 각각의 끝단은 둥근형상을 가질 수 있다.
본 실시예에 있어서, 상기 복수의 돌출부들 각각은 삼각형이고, 상기 돌출부들의 돌출시작 지점에서 상기 돌출부들이 서로 접할 수 있다.
본 실시예에 있어서, 상기 실링부와 상기 제1 기판 사이에 전압선을 더 포함하고, 상기 실링부는 상기 전압선의 외측 단부를 커버하고 상기 전압선과 직접 접할 수 있다.
본 실시예에 있어서, 상기 전압선과 상기 금속층은 동일한 재질을 포함할 수 있다.
본 실시예에 있어서, 상기 투과부는 상기 제1 기판, 상기 제2 기판 및 상기 제2 밀봉부에 의해 밀봉된 영역일 수 있다.
본 실시예에 있어서, 상기 제1 기판 상에서 상기 표시영역에 배치된 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결된 유기발광소자를 더 포함하고, 상기 박막 트랜지스터는 반도체층, 게이트전극, 소스전극 및 드레인전극을 포함하며, 상기 유기발광소자는 상기 소스전극 또는 상기 드레인전극과 전기적으로 연결되고, 상기 금속층은 상기 소스전극 및 상기 드레인전극과 동일한 재질을 포함할 수 있다.
본 발명의 다른 실시예는, 제1 기판 상에 반도체층과 상기 반도체층을 덮는 게이트절연층을 형성한 후, 상기 게이트절연층 상에 게이트전극을 형성하는 단계; 상기 게이트전극을 덮는 제1 층간절연층을 형성한 후, 상기 게이트전극과 중첩하는 위치에서 상기 제1 층간절연층 상에 상부전극을 형성하는 단계; 상기 상부전극을 덮는 제2 층간절연층을 형성한 후, 상기 제2 층간절연층 상에 소스 전극 및 드레인 전극을 형성하는 단계; 상기 게이트절연층, 상기 제1 층간절연층 및 상기 제2 층간절연층의 일부를 제거하여 투과부를 형성하는 단계; 상기 소스 전극 및 드레인 전극을 덮는 평탄화층과 상기 평탄화층 상에 상기 소스 전극 또는 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계; 및 상기 화소전극상에 상기 화소전극의 중앙부를 노출하는 화소정의막을 형성하는 단계;를 포함하고, 상기 소스 전극 및 상기 드레인 전극의 형성시, 상기 제2 층간절연층 상에는 상기 투과부를 에워싸는 금속층이 함께 형성되고, 상기 금속층은 평면상에서, 상기 금속층의 외측모서리 중 적어도 일부영역에서 외측방향으로 돌출된 복수의 돌출부들을 포함하는 디스플레이 장치의 제조 방법을 개시한다.
본 실시예에 있어서, 상기 화소정의막은, 상기 제1 기판 상에 상기 화소정의막을 형성하기 위한 절연 용액을 일방향을 따라 도포하고, 도포된 상기 절연 용액을 노광하고, 에칭하는 포토레지스트 공정에 의해 형성되며, 상기 복수의 돌출부들은 상기 절연용액의 도포방향으로 돌출될 수 있다.
본 실시예에 있어서, 상기 복수의 돌출부들은 상기 금속층의 모서리 중 상기 절연용액의 도포방향과 상이한 방향으로 연장된 부분으로부터 돌출될 수 있다.
본 실시예에 있어서, 상기 화소전극 상에 중간층과 공통전극을 형성하여 유기발광소자를 형성하는 단계; 및 상기 제1 기판의 가장자리를 따라 연장된 실링부에 의해 상기 제1 기판과 제2 기판을 접합하는 단계;를 더 포함하고, 상기 소스 전극과 상기 드레인 전극의 형성시, 상기 실링부와 중첩하는 위치에 전압선이 함께 형성될 수 있다.
본 실시예에 있어서, 상기 실링부는 상기 전압선의 외측 가장자리를 덮고, 상기 전압선과 직접 접할 수 있다.
본 실시예에 있어서, 상기 실링부의 형성시, 상기 투과부를 에워싸는 제2 실링부가 함께 형성되고, 상기 제2 실링부는 상기 제1 기판과 상기 제2 기판을 접합할 수 있다.
본 실시예에 있어서, 상기 제2 실링부는 상기 금속층을 전체적으로 덮고, 상기 금속층과 직접 접하여 형성될 수 있다.
본 실시예에 있어서, 상기 복수의 돌출부들 각각의 길이는 10㎛ 내지 20㎛이고, 상기 돌출부들 간의 간격은 상기 길이의 1/2 내지 2/3일 수 있다.
본 실시예에 있어서, 상기 복수의 돌출부들 각각의 끝단은 둥근형상을 가질 수 있다.
본 실시예에 있어서, 상기 복수의 돌출부들 각각은 삼각형이고, 상기 돌출부들의 돌출시작 지점에서 상기 돌출부들이 서로 접할 수 있다.
본 발명의 실시예들에 의하면, 디스플레이 장치는 카메라 등과 같은 별도의 부재가 배치되는 투과부 주위에 실링부를 배치하여 투과부를 통한 외부의 수분 등의 침투를 차단할 수 있다. 또한, 실링부의 접합력을 향상시키기 위해 실링부와 접하도록 배치된 금속층이 일정 패턴을 포함함으로써, 디스플레이 장치의 유기물이 평탄한 상면을 가지고 형성될 수 있어, 디스플레이 장치의 표시품질이 우수할 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일 예를 개략적으로 도시한 평면도이다.
도 2는 도 1의 디스플레이 장치의 어느 하나의 (부)화소의 등가 회로도이다.
도 3은 도 1의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 4는 도 1의 A 부분을 확대하여 개략적으로 도시한 평면도이다.
도 5는 도 4의 투과부의 일 예를 개략적으로 도시한 평면도이다.
도 6은 도 5의 III-III'단면의 일 예를 개략적으로 도시한 단면도이다.
도 7은 도 1의 디스플레이 장치의 제조 방법을 개략적으로 도시한 평면도이다.
도 8은 도 5의 금속층의 일 예를 개략적으로 도시한 평면도이다.
도 9는 도 7의 금속층의 돌출부 형상의 일 예를 개략적으로 도시한 평면도이다.
도 10은 도 5의 금속층의 다른 예를 개략적으로 도시한 평면도이다.
도 11은 도 5의 금속층의 또 다른 예를 개략적으로 도시한 평면도이다.
도 12는 도 5의 금속층의 또 다른 예를 개략적으로 도시한 평면도이다.
도 13은 도 7의 금속층의 돌출부 형상의 다른 예를 개략적으로 도시한 평면도이다.
도 14는 도 7의 금속층의 돌출부 형상의 또 다른 예를 개략적으로 도시한 평면도이다.
도 2는 도 1의 디스플레이 장치의 어느 하나의 (부)화소의 등가 회로도이다.
도 3은 도 1의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 4는 도 1의 A 부분을 확대하여 개략적으로 도시한 평면도이다.
도 5는 도 4의 투과부의 일 예를 개략적으로 도시한 평면도이다.
도 6은 도 5의 III-III'단면의 일 예를 개략적으로 도시한 단면도이다.
도 7은 도 1의 디스플레이 장치의 제조 방법을 개략적으로 도시한 평면도이다.
도 8은 도 5의 금속층의 일 예를 개략적으로 도시한 평면도이다.
도 9는 도 7의 금속층의 돌출부 형상의 일 예를 개략적으로 도시한 평면도이다.
도 10은 도 5의 금속층의 다른 예를 개략적으로 도시한 평면도이다.
도 11은 도 5의 금속층의 또 다른 예를 개략적으로 도시한 평면도이다.
도 12는 도 5의 금속층의 또 다른 예를 개략적으로 도시한 평면도이다.
도 13은 도 7의 금속층의 돌출부 형상의 다른 예를 개략적으로 도시한 평면도이다.
도 14는 도 7의 금속층의 돌출부 형상의 또 다른 예를 개략적으로 도시한 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일 예를 개략적으로 도시한 평면도이고, 도 2는 도 1의 디스플레이 장치의 어느 하나의 (부)화소의 등가 회로도이다.
먼저 도 1을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(10)는 영상을 표시하는 표시영역(DA), 표시영역(DA) 외주변에 위치하는 제1 비표시영역(PA1) 및 표시영역(DA)에 의해 적어도 일부가 에워싸인 제2 비표시영역(PA2)을 포함한다.
표시영역(DA)에는 복수의 화소(P)들이 위치한다. 도 2는 하나의 화소(P)의 등가 회로도의 일 예를 도시하고 있다. 도 2를 참조하면, 화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 표시소자를 포함할 수 있다. 표시소자는 일 예로 유기발광소자(OLED)일 수 있다.
화소회로(PC)는 구동 박막 트랜지스터(Td), 스위칭 박막 트랜지스터(Ts), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 스위칭 박막 트랜지스터(Ts)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호에 따라 데이터선(DL)을 통해 입력된 데이터 신호를 구동 박막 트랜지스터(Td)로 전달할 수 있다. 스토리지 커패시터(Cst)는 스위칭 박막 트랜지스터(Ts) 및 구동전압공급라인(PL)에 연결되며, 스위칭 박막 트랜지스터(Ts)로부터 전달받은 전압과 구동전압공급라인(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막 트랜지스터(Td)는 구동전압공급라인(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압공급라인(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광소자(OLED)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
한편, 도 2에서는 화소(P)가 2개의 박막 트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 화소(P)의 화소회로(PC)는 3개 이상의 박막 트랜지스터를 포함하거나, 2개 이상의 스토리지 커패시터를 포함하는 것과 같이 다양하게 변경될 수 있다.
다시 도 1을 참조하면, 제1 비표시영역(PA1)은 표시영역(DA)을 둘러쌀 수 있다. 제1 비표시영역(PA1)은 화소(P)들이 배치되지 않은 영역으로, 구동부, 전원공급배선 등이 배치될 수 있다.
제2 비표시영역(PA2)은 표시영역(DA)에 의해 적어도 일부가 둘러싸일 수 있고, 제2 비표시영역(PA2)의 내부에는 투과부(H)가 위치할 수 있다. 도 1은 제2 비표시영역(PA2)이 표시영역(DA) 내에 위치하여 표시영역(DA)에 의해 전체적으로 에워싸인 구성을 도시하고 있으나, 본 발명은 이에 한하지 않는다. 예를 들어, 제2 비표시영역(PA2)의 일부는 제1 비표시영역(PA1)과 맞닿아 있을 수 있다. 또한, 투과부(H)는 두 개 이상 형성될 수 있다.
투과부(H)는 빈 공간으로서, 디스플레이 장치(10)의 기능을 위한 별도의 부재 또는 디스플레이 장치(10)에 새로운 기능을 추가할 수 있는 별도의 부재를 위한 공간이 될 수 있다. 예를 들어, 투과부(H)에는 센서, 광원, 카메라모듈 등이 위치할 수 있다.
도 3은 도 1의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 3을 참조하면, 제1 기판(100)은 글라스재, 금속재, 또는 PET(Polyethylene terephthalate), PEN(Polyethylene naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱재 등, 다양한 재료로 형성된 것일 수 있다. 제2 기판(300)은 투명한 소재를 포함할 수 있다. 예컨대 제2 기판(300)은 글라스재, 또는 PET(Polyethylene terephthalate), PEN(Polyethylene naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱재 등, 다양한 재료로 형성된 것일 수 있다. 제1 기판(100)과 제2 기판(300)은 동일한 재료를 포함하거나, 서로 상이한 재료를 포함할 수 있다. 한편, 디스플레이 장치(도 1의 10)의 표시영역(DA), 제1 비표시영역(PA1) 및 제2 비표시영역(도 1의 PA2)은 제1 기판(100)에 구획된 영역들로서, 제1 기판(100)이 이러한 표시영역(DA), 제1 비표시영역(PA1) 및 제2 비표시영역(도 1의 PA2)을 포함하는 것으로 볼 수 있다.
제1 기판(100) 상에는 버퍼층(101)이 형성될 수 있다. 버퍼층(101)은 제1 기판(100)을 통하여 침투하는 이물 또는 습기를 차단할 수 있다. 예를 들어, 버퍼층(101)은 산화규소(SiOx), 질화규소(SiNx) 또는/및 산질화규소(SiON)와 같은 무기물을 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.
제1 기판(100) 상의 디스플레이영역(DA)에는 박막트랜지스터(130), 스토리지 커패시터(140), 및 이들과 전기적으로 연결된 유기발광소자(200)가 위치할 수 있다. 한편, 도 3의 박막트랜지스터(130)와 스토리지 커패시터(140)는 도 2를 참조하여 설명한 구동 박막 트랜지스터(도 2의 Td)와 스토리지 커패시터(도 2의 Cst)에 해당할 수 있다.
박막트랜지스터(130)는 반도체층(134) 게이트전극(136), 소스전극(137) 및 드레인전극(139)을 포함할 수 있다.
반도체층(134)은 예컨대 폴리실리콘을 포함할 수 있다. 반도체층(134)은 게이트전극(136)과 중첩하는 채널영역(131) 및 채널영역(131)의 양측에 배치되되 채널영역(131)보다 고농도의 불순물이 도핑된 소스영역(132) 및 드레인영역(133)을 포함할 수 있다. 여기서, 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다. 다른 실시예로, 반도체층(134)은 아모퍼스 실리콘을 포함하거나, 유기 반도체물질을 포함할 수 있다. 또 다른 실시예로, 반도체층(134)는 산화물 반도체를 포함할 수 있다.
한편, 제1 기판(100) 상의 디스플레이영역(DA)에는 앞서 도 2를 참조 하여 설명한 스위칭 박막 트랜지스터(도 2의 Ts)가 더 형성될 수 있다. 또한, 박막 트랜지스터(130)의 반도체층(134)과 스위칭 박막 트랜지스터(도 2의 Ts)의 반도체층은 서로 다른 물질을 포함할 수 있다. 예컨대, 박막 트랜지스터(130)의 반도체층(134)과 스위칭 박막 트랜지스터(도 2의 Ts)의 반도체층 중 어느 하나는 산화물 반도체를 포함하고, 나머지 하나는 폴리실리콘을 포함할 수 있다.
반도체층(134)과 게이트전극(136) 사이에는 게이트절연층(103)이 배치될 수 있다. 게이트절연층(103)은 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기 절연층일 수 있으며, 무기 절연층층은 단층 또는 다층일 수 있다.
한편, 스토리지 커패시터(140)는 서로 중첩하는 하부전극(144) 및 상부전극(146)을 포함한다. 하부전극(144)과 상부전극(146) 사이에는 제1 층간절연층(105)이 배치될 수 있다.
제1 층간절연층(105)은 소정의 유전율을 갖는 층으로서, 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기 절연층일 수 있으며, 단층 또는 다층일 수 있다. 도 3에서는 스토리지 커패시터(140)가 박막트랜지스터(130)와 중첩하며, 제1 하부전극(144)이 박막트랜지스터(130)의 게이트전극(136)인 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 스토리지 커패시터(140)는 박막트랜지스터(130)와 중첩하지 않을 수 있으며, 제1 하부전극(144)은 박막트랜지스터(130)의 게이트전극(136)과 별개의 독립된 구성요소일 수 있다.
스토리지 커패시터(140)는 제2 층간절연층(107)으로 커버될 수 있다. 제2 층간절연층(107)은 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기 절연층일 수 있으며, 단층 또는 다층일 수 있다.
제2 층간절연층(107) 상에는 소스전극(137)과 드레인전극(139)이 배치될 수 있다. 소스전극(137)은 반도체층(134)의 소스영역(132)과 접속되고, 드레인전극(139)은 반도체층(134)의 드레인영역(133)과 접속될 수 있다. 소스전극(137)과 드레인전극(139)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스전극(137)과 드레인전극(139)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
소스전극(137)과 드레인전극(139) 상에는 평탄화층(111)이 배치될 수 있다. 평탄화층(111)은 유기절연물을 포함한다. 유기절연물은 이미드계 고분자, Polymethylmethacrylate(PMMA)나, Polystylene(PS) 등과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 일 실시예로, 평탄화층(111)은 폴리이미드를 포함할 수 있다. 평탄화층(111)은 박막트랜지스터(130)를 덮어 박막트랜지스터(130)에 의한 굴곡을 평탄화하는 역할을 할 수 있다.
평탄화층(111) 상에는 화소전극(210), 공통전극(230) 및 그 사이에 개재되며 발광층을 포함하는 중간층(220)을 갖는 유기발광소자(200)가 배치된다.
평탄화층(111)에는 박막트랜지스터(130)의 소스전극(137) 및 드레인전극(139) 중 적어도 어느 하나를 노출시키는 개구부가 존재하며, 평탄화층(111) 상에는 개구부를 통해 소스전극(137) 및 드레인전극(139) 중 어느 하나와 컨택하여 박막트랜지스터(130)와 전기적으로 연결되는 화소전극(210)이 배치된다.
화소전극(210)은 (반)투명 전극 또는 반사형 전극일 수 있다. 화소전극(210)이 (반)투명 전극일 경우에는 예컨대 ITO, IZO, ZnO, In2O3, IGO 또는 AZO를 포함할 수 있다. 화소전극(210)이 반사형 전극일 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, ITO, IZO, ZnO, In2O3, IGO 또는 AZO로 형성된 층을 가질 수 있다. 물론 본 발명이 이에 한정되는 것은 아니고 화소전극(210)은 다양한 재질을 포함할 수 있으며, 그 구조 또한 단층 또는 다층이 될 수 있는 등 다양한 변형이 가능하다.
평탄화층(111) 상부에는 화소정의막(120)이 배치될 수 있다. 화소정의막(120)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(210)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 3에 도시된 바와 같은 경우, 화소정의막(120)은 화소전극(210)의 가장자리와 화소전극(210) 상부의 공통전극(230)과의 사이의 거리를 증가시킴으로써 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(120)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기 절연물을 포함할 수 있다.
유기발광소자(200)의 중간층(220)은 발광층을 포함한다. 발광층은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 또한, 중간층(320)은 홀 수송층(HTL: Hole Transport Layer), 홀 주입층(HIL: Hole Injection Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 중 적어도 어느 하나의 기능층을 포함할 수 있다. 이와 같은 기능층은 유기물질을 포함할 수 있다. 한편, 중간층(220)을 이루는 복수의 층들 중 일부, 예컨대 기능층(들)은 복수 개의 유기발광소자(200)들에 걸쳐 일체(一體)로 형성될 수 있다.
공통전극(230)은 표시영역(DA)을 덮도록 배치될 수 있다. 공통전극(230)은 복수개의 유기발광소자(200)들에 있어서 일체(一體)로 형성되어 복수 개의 화소전극(210)들에 대응할 수 있다. 이러한 공통전극(330)은 (반)투명 전극 또는 반사형 전극일 수 있다. 공통전극(230)이 (반)투명 전극일 때에는 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층과 ITO, IZO, ZnO 또는 In2O3 등의 (반)투명 도전층을 가질 수 있다. 공통전극(230)이 반사형 전극일 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층을 가질 수 있다. 물론 공통전극(330)의 구성 및 재료가 이에 한정되는 것은 아니며 다양한 변형이 가능함은 물론이다.
한편, 디스플레이 장치(도 1의 10)가 이미지를 디스플레이 하기 위해서는 공통전극(230)에 사전 설정된 전기적 신호가 인가되어야 한다. 이를 위해, 제1 비표시영역(PA1)에는 전압선(70)이 위치하여, 공통전극(230)에 사전 설정된 전기적 신호를 전달한다. 전압선(70)은 공통전원전압(ELVSS)선일 수 있다.
전압선(70)은 표시영역(DA) 내의 다양한 도전층을 형성할 시 동일 물질로 동시에 형성할 수 있다. 일 예로, 전압선(70)은 소스전극(137)과 드레인전극(139)의 형성시, 동일 물질로 동시에 제1 비표시영역(PA1)에서 제2 층간절연층(107) 상에 형성될 수 있다. 이에 따라 전압선(70)은 소스전극(137) 및 드레인전극(139)과 동일한 구조를 가질 수 있다. 물론 본 발명이 이에 한정되는 것은 아니며, 게이트전극(136)을 형성할 시 전압선(70)을 동일 물질로 동시에 게이트절연층(103) 상에 형성할 수도 있는 등, 다양한 변형이 가능하다.
공통전극(230)은 전압선(70)에 직접 컨택할 수도 있으며 또는, 도 3에 도시된 것과 같이 보호도전층(212)을 통해 전압선(70)에 전기적으로 연결될 수 있다. 보호도전층(212)은 평탄화층(111) 상에 위치하고, 전압선(70) 상으로 연장되어 전압선(70)에 전기적으로 연결될 수 있다. 이에 따라 공통전극(230)은 제1 비표시영역(PA1)에서 보호도전층(212)에 컨택하고, 보호도전층(212)이 역시 제1 비표시영역(PA1)에서 전압선(70)에 컨택할 수 있다.
보호도전층(212)은 도 3에 도시된 것과 같이 평탄화층(111) 상에 위치한다. 따라서, 표시영역(DA) 내에서 평탄화층(111) 상에 화소전극(310)을 형성할 시, 동일 물질로 동시에 제1 비표시영역(PA1)에서 평탄화층(111) 상에 보호도전층(212)을 형성할 수 있다. 이에 따라 보호도전층(212)은 화소전극(210)과 동일한 구조를 갖게 된다. 이러한 보호도전층(212)은 도 3에 도시된 것과 같이 전압선(70)의 내측 단부를 커버할 수 있다.
실링부(400)는 제1 기판(100)의 가장자리를 따라 연장되고, 제1 기판(100)과 제2 기판(300)을 접합시킨다. 실링부(400)는 프릿 또는 에폭시 등을 포함할 수 있다. 프릿은 SiO2 등의 주재료에 레이저 또는 적외선 흡수재, 유기 바인더, 열팽창 계수를 감소시키기 위한 필러(filler) 등이 포함된 페이스트로 이해할 수 있다. 페이스트의 프릿은 건조 및 소성 과정을 거쳐 유기 바인더와 수분이 제거되고, 경화될 수 있다. 레이저 또는 적외선 흡수재는 전이금속 화합물을 포함할 수 있다. 프릿은 레이저 등에 의해 경화되어 실링부(400)를 형성한다.
실링부(400)는 전압선(70)의 외측단부를 커버하고, 전압선(70)의 일부와 중첩하여 직접 접할 수 있다. 따라서, 실링부(400)가 전압선(70)과 이격된 상태에서 전압선(70)보다 더 외곽에 위치하는 종래의 경우에 비하여, 디스플레이 장치(도 1의 10)의 데드 영역을 축소시킬 수 있다. 또한, 실링부(400)와 전압선(70)이 중첩하고 직접 닿아 있으므로 레이저를 조사하여 실링부(400)를 형성할 때 전압선(70)이 실링부(400)로 열을 전달하여 실링부(400)의 유효 실(seal)폭을 확보하도록 함으로써 실링부(400)의 접합력이 향상될 수 있다.
도 4는 도 1의 A 부분을 확대하여 개략적으로 도시한 평면도이고, 도 5는 도 4의 투과부의 일 예를 개략적으로 도시한 평면도이며, 도 6은 도 5의 III-III'단면의 일 예를 개략적으로 도시한 단면도이다.
도 4는 투과부(H)와 투과부(H) 주변을 개략적으로 도시하고 있다. 도 4를 참조하면, 투과부(H) 주위의 표시영역(DA)에는 데이터선(DL)과 전기적으로 연결된 복수의 유기발광소자(200)들이 배치되고, 제2 비표시영역(PA2)은 투과부(H)와 표시영역(DA) 사이의 영상이 표시되지 않는 영역으로 정의될 수 있다.
데이터선(DL)들은 일방향으로 연장되어 데이터 드라이버(1100)와 전기적으로 연결된다. 일 예로, 데이터 드라이버(1100)는 COP(Chip on Panel) 타입으로서 제1 비표시영역(도 1의 PA1)에 배치되거나, 제1 비표시영역(도 1의 PA1)에 구비된 단자와 전기적으로 연결된 연성회로기판(미도시) 상에 배치될 수 있다.
한편, 데이터선(DL)들 중 일부는 표시영역(DA) 영역 내에 배치된 투과부(H)에 의해 직선형태로 연장되지 못하게 된다. 이와 같은 경우, 데이터선(DL)의 일부는 투과부(H)를 우회하도록 형성되며, 이때 투과부(H)를 우회하는 데이터선(DL)의 일부는 투과부(H) 주위의 제2 비표시영역(PA2)에 위치하게 된다.
한편, 도 4에는 도시되지 않았으나, 스캔선들은 데이터선(DL)들과 교차하는 제2방향을 따라 연장될 수 있으며, 투과부(H)가 형성된 영역에서는 스캔선의 일부가 투과부(H)을 우회하도록 형성될 수 있다. 다른 예로, 디스플레이장치(도 1의 10)는 표시영역(DA) 양측에 각각 배치된 두 개의 스캔 드라이버들을 구비함으로써, 스캔선이 투과부(H)를 우회하지 않도록 할 수 있다. 즉, 투과부(H)의 좌측에 배치된 유기발광소자(200)들과 전기적으로 연결된 스캔선과 투과부(H)의 우측에 배치된 유기발광소자(200)들과 전기적으로 연결된 스캔선은 서로 다른 스캔 드라이버에 연결될 수 있다.
투과부(H)를 보다 자세히 도시하는 도 5 및 도 6을 참조하면, 투과부(H)의 주변에는 투과부(H)를 둘러싸는 금속층(80)이 위치하며, 제2 실링부(402)는 금속층(80)과 중첩하는 위치에서 제1 기판(100)과 제2 기판(300)을 접합할 수 있다.
투과부(H)는 일 예로, 제1 기판(100)과 제2 기판(300) 사이의 빈 공간일 수 있으며, 이와 같은 투과부(H)에는 센서, 광원, 카메라모듈 등이 위치할 수 있다. 다른 예로, 센서, 광원, 카메라모듈 등이 위치한 투과부(H)는 투명한 수지로 채워질 수 있다.
금속층(80)은 소스전극(도 3의 137)과 드레인전극(도 3의 139)의 형성시, 동일 물질로 동시에 형성될 수 있다. 따라서, 금속층(80)은 소스전극(도 3의 137) 및 드레인전극(도 3의 139)과 동일한 구조를 가질 수 있다. 이와 같은 금속층(80)은 더미 패턴으로, 플로팅 상태일 수 있다.
제2 실링부(402)는 실링부(도 3의 400)와 함께 제1 기판(100)과 제2 기판(300)을 접합하고, 금속층(80)과 중첩하는 위치에서 투과부(H)를 에워싼다. 일 예로, 제2 실링부(402)는 금속층(80)의 전체 폭을 덮으며, 금속층(80)이 투과부(H) 측으로 노출되지 않도록 할 수 있다. 이와 같이 제2 실링부(402)와 금속층(80)이 직접 접하면, 레이저를 조사하여 제2 실링부(402)를 형성할 때, 금속층(80)에 의해 제2 실링부(402)로 열전달이 효과적으로 이루어져, 제2 실링부(402)의 유효 실(seal)폭을 확보할 수 있기에 제2 실링부(402)의 접합력이 향상될 수 있다. 따라서, 투과부(H)는 제1 기판(100), 제2 기판(300) 및 제2 실리부(402)에 의해 밀봉된 영역일 수 있으며, 투과부(H)를 통해 외부의 산소 또는 수분이 표시영역(도 1의 DA)으로 침투하는 것을 효과적으로 방지할 수 있다.
한편, 제2 비표시영역(PA2)에는 데이터선(DL)의 일부가 위치할 수 있다. 데이터선(DL)은 소스전극(도 3의 137)과 드레인전극(도 3의 139)의 형성시, 동일 물질로 동시에 형성될 수 있다. 일 예로, 제2 비표시영역(PA2)에서 데이터선(DL)은 제2 층간절연층(107) 상에 위치하고, 평탄화층(111)에 의해 덮일 수 있다.
도 7은 도 1의 디스플레이 장치의 제조 방법을 개략적으로 도시한 평면도, 도 8은 도 5의 금속층의 일 예를 개략적으로 도시한 평면도, 도 9는 도 8의 금속층의 돌출부 형상의 일 예를 개략적으로 도시한 평면도, 그리고 도 10 내지 도 12는 도 5의 금속층의 변형예를 각각 도시한 평면도들이다.
먼저, 도 7은 디스플레이 장치용 원장기판(1001)을 이용하여 디스플레이 장치(도1의 10)를 제조 하는 과정 중, 화소정의막(도 3의 120)을 형성하는 단계를 개략적으로 도시하고 있다. 따라서, 도 7에 도시된 원장기판(1001) 상에서 서로 나란히 배열되어 복수의 행과 열을 이루는 복수의 표시영역(DA)들에는 화소 전극(도 3의 210)까지 형성된 상태이므로, 이하에서는 도 7과 도 3을 함께 참조하여, 화소 전극(도 3의 210)까지의 형성 과정을 간략하게 설명한다. 또한, 이하에서는 도 3을 함께 참조하여 하나의 디스플레이 장치(도 1의 10)의 제조 과정을 설명하지만, 이는 원장기판(1001) 상에 배열된 복수의 표시영역(DA)들에 동시에 형성되는 것으로 보아야 한다.
먼저, 원장기판(1001) 상에 버퍼층(101), 반도체층(134) 및 반도체층(134)을 덮는 게이트절연층(103)을 형성한 후, 게이트절연층(103) 상에 게이트전극(136)을 형성한다.
반도체층(134)은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)일 수 있다. 이때, 결정질 실리콘은 비정질 실리콘을 결정화하여 형성될 수도 있다. 비정질 실리콘을 결정화하는 방법은 RTA(rapid thermal annealing)법, SPC(solid phase crystallzation)법, ELA(excimer laser annealing)법, MIC(metal induced crystallzation)법, MILC(metal induced lateral crystallzation)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 결정화될 수 있다.
게이트전극(136)은 게이트절연층(103)을 사이에 두고, 반도체층(134) 상에 형성되는데, 반도체층(134)에는 게이트 전극(136)을 셀프 얼라인 마스크로 사용하여 불순물이 도핑될 수 있다. 이에 의해, 반도체층(134)은 게이트 전극(136)과 중첩된 위치의 채널 영역(131)과, 채널 영역(131)의 양측에 불순물이 도핑된 소스 영역(132) 및 드레인 영역(133)을 구비할 수 있다.
다음으로, 게이트 전극(136) 상에 제1 층간절연층(105)을 형성하고, 제1 층간절연층(105) 상에 게이트 전극(136)과 중첩하도록 상부전극(146)을 형성하여 커패시터(140)를 형성한다. 즉, 게이트전극(136)은 커패시터(140)의 하부전극(144)으로 기능할 수 있다.
이어서, 상부전극(146)을 덮도록 제2 층간절연층(107)을 형성하고, 제2 층간절연층(107) 상에 소스 전극(137), 드레인 전극(139)을 형성한다. 소스 전극(137)과 드레인 전극(139)은 게이트절연층(103) 내지 제2 층간절연층(107)에 형성된 컨택홀을 통해 각각 소스 영역(132)과 드레인 영역(133)과 접속될 수 있다. 한편, 소스 전극(137)과 드레인 전극(139)의 형성시, 제1 비표시영역(PA1)에는 전압선(70)이 함께 형성되고, 제2 비표시영역(PA2)에는 금속층(80)이 함께 형성될 수 있다. 또한, 제2 층간절연층(107)을 형성한 후에는 투과부(H)에 해당하는 영역에서 버퍼층(101) 내지 제2 층간절연층(107)은 제거될 수 있다.
소스전극(137)과 드레인전극(139) 상에는 평탄화층(111)이 형성되며, 평탄화층(111) 상에 화소전극(210)이 형성된다.
평탄화층(111)은 평탄화층(111)을 형성하는 절연층을 소스전극(137) 및 드레인전극(139) 상에 도포한 후, 마스크를 이용하여 절연층을 부분적으로 노광한 후, 노광 부위 또는 미노광 부위의 절연층을 에칭에 의해 제거하는 포토레지스트 공정에 의해 형성될 수 있다. 이를 통해 평탄화층(111)은 투과부(H)에 해당하는 영역에 형성되지 않을 수 있다.
화소전극(210)은 평탄화층(111)에 형성되는 컨택홀을 통해 드레이전극(139)과 전기적으로 연결될 수 있다. 한편, 화소전극(210)의 형성시 제1 비표시영역(PA1)에는 보호도전층(212)이 함께 형성될 수 있다.
이어서, 평탄화층(111) 상에 화소정의막(120)을 형성한다. 화소정의막(120)은 도 7에 도시된 바와 같이, 원장기판(1001) 상에서 노즐부(N)가 일방향을 따라 이동하면서, 원장기판(1001)의 전 영역에 화소정의막(120)을 형성하기 위한 절연 용액을 도포한 후, 마스크를 이용하여 이를 부분적으로 노광하고, 에칭하는 포토레지스트 공정에 의해 형성될 수 있다. 이를 통해 화소정의막(120)은 투과부(H)에 해당하는 영역에 형성되지 않을 수 있다.
한편, 화소정의막(120)은 디스플레이 장치(도 1의 10)의 두께 방향으로 상부측에 배치되기에, 화소정의막(120)이 평탄한 상면을 가지지 못할 경우 디스플레이 장치(도 1의 10)에 얼룩이 시인될 수 있다. 따라서, 화소정의막(120)을 형성하기 위한 절연 용액이 균일한 두께를 가지고 도포될 필요가 있다.
그러나, 도 8에 도시하는 바와 같이, 투과부(H) 주변에는 투과부(H)를 에워싸는 금속층(80)이 배치되는데, 이 금속층(80)에 의해 화소정의막(120)을 형성하기 위한 절연 용액이 균일하게 도포되지 않을 수 있다. 보다 구체적으로, 화소정의막(120)을 형성하기 위한 절연 용액이 일방향을 따라 도포될 때, 절연 용액은 도포방향과 수직하게 연장된 금속층(80)의 모서리(P)를 따라 퍼지게 되고, 그 결과 금속층(80)의 모서리(P) 부분에서 절연용액의 flow가 지연되는 현상이 발생하여, 표시영역(DA)에서 화소정의막(120)이 불균일한 두께를 가지고 형성될 수 있다.
이를 방지하기 위해, 도 8에 도시된 바와 같이 금속층(80)은, 평면상에서, 금속층(80)의 적어도 일부 영역에서 외부방향으로 돌출된 복수의 돌출부(82)들을 포함할 수 있다. 일 예로, 금속층(80)은 노즐(N)의 이동 방향, 즉 절연 용액의 도포방향과 수직한 방향으로 연장된 돌출된 복수의 돌출부(82)들을 포함할 수 있는데, 이러한 돌출부(82)들은 금속층(80)의 외측 모서리 중 절연 용액의 도포방향과 상이한 방향으로 연장된 모서리(P)에 형성될 수 있다. 예를 들어, 돌출부(82)들은 절연 용액의 도포방향과 수직한 방향으로 연장된 모서리(P)로부터 절연 용액의 도포방향으로 돌출될 수 있다. 따라서, 절연용액의 도포시 모서리(P)에 의해 절연용액의 flow 지연 현상을 방지할 수 있다.
보다 구체적으로, 도 9에 도시하는 바와 같이, 금속층(80)에 복수의 돌출부(82)들이 형성되면, 돌출부(82)의 돌출방향으로 도포되던 절연용액이 모서리(P)를 따라 좌우로 흐르다가 돌출부(82)의 측면(82S)을 만나게 되고 이 측면(82S)을 따라 다시 원래의 도포 방향으로 흐름으로써 절연용액의 도포시 모서리(P)에 의한 지연현상을 효과적으로 방지할 수 있다.
한편, 돌출부(82)들 간의 간격(D)이 너무 크거나, 돌출부의 길이(L)가 너무 짧은 경우는 상기와 같은 효과를 가지기 어려울 수 있다. 반면에, 돌출부의 길이(L)가 너무 길면, 금속층(80)이 형성될 수 있는 면적이 한정되어 있으므로, 금속층(80)과 제2 실링부(도 6의 402) 간의 충분한 접합면적을 확보하기 어려울 수 있다. 따라서, 제2 실링부(도 6의 402)와 금속층(80) 간의 충분한 접합면적의 확보와 절연용액의 균일한 도포를 위해 돌출부의 길이(L)는 10㎛ 내지 20㎛일 수 있으며, 돌출부(82)들 간의 간격(D)은 돌출부의 길이(L)의 1/2 내지 2/3일 수 있다. 여기서 돌출부(82)들 간의 간격(D)은 금속층(80)의 모서리(P)에서 측정된 거리를 의미한다.
일 예로, 돌출부(82)들은 금속층(80)의 중심선을 기준으로 서로 반대측에 각각 형성될 수 있다. 이때, 돌출부(82)의 돌출방향은 서로 동일할 수 있다. 예를 들어, 도 8에 도시된 바와 같이 금속층(80)이 타원형인 경우, 서로 평행하게 연장된 두 군데의 모서리(P)를 가지게 되는데, 어느 하나의 모서리(P)에서는 돌출부(82)들이 금속층(80)의 외부를 향하도록 형성된 반면, 다른 하나의 모서리(P)에서는 금속층(80)의 내측을 향하도록 형성될 수 있다.
다른 예로, 도 10에 도시된 바와 같이, 서로 마주하는 두 개의 모서리(P)에서 돌출부(82)들이 서로 반대방향으로 돌출될 수 있다. 즉, 모든 돌출부(82)들이 금속층(80)의 외부를 향하도록 형성될 수 있다. 이와 같은 경우는 노즐(N)에 의한 절연용액의 도포방향이 반대인 경우도 절연용액이 균일하게 도포될 수 있다. 또 다른 예로, 도 11에 도시된 바와 같이 돌출부(82)는 금속층(80)의 둘레를 따라 전체적으로 형성될 수 있다. 이와 같이, 금속층(80)의 절연 용액의 도포 방향과 상이한 방향으로 연장된 모서리(P)에 절연 용액의 도포 방향과 동일한 방향으로 돌출된 돌출부(82)가 형성되면, 도포되는 절연 용액이 금속층(80)의 모서리(P)를 쉽게 지나갈 수 있어, 화소정의막(120)이 균일한 두께를 가지고 형성될 수 있다. 따라서, 디스플레이 장치(도 1의 10)가 우수한 표시 품질을 가질 수 있다.
한편, 금속층(80)의 형상은 앞서 설명한 타원형에 한하지 않으며, 관통홀(H)의 형상에 따라 원형, 사각형 등 다양한 형상을 가질 수 있다. 특히 도 12에 도시된 바와 같이, 금속층(80)이 원형인 경우에도, 금속층(80)의 적어도 일부영역에 화소정의막(120)을 형성하기 위한 절연 용액의 도포 방향과 동일한 방향으로 돌출부(82)가 형성될 수 있다.
다시 도 3을 참조하면, 화소정의막(120)을 형성한 후에는 중간층(220)과 공통전극(230)을 형성하고, 후속 공정으로 실링부(400)와 제2 실링부(도 6의 402)에 의해 원장기판(1001)과 커버기판(미도시)을 부착한 다음, 원장기판(1001)과 커버기판(미도시)을 커팅하여 디스플레이 장치(도 1의 10)를 형성할 수 있다.
도 13과 도 14는 각각 도 7의 금속층의 돌출부 형상의 다른 예를 개략적으로 도시한 평면도들이다.
도 13을 참조하면, 금속층(80B)은 복수의 돌출부(82)들을 포함하되, 돌출부(82)들의 끝단(83)은 둥근 형상을 가질 수 있다. 따라서, 화소정의막(도 3의 120)을 형성하기 위한 절연용액의 도포시, 돌출부(82)의 끝단(83)에서 절연용액의 흐름이 지연되는 현상을 추가적으로 방지할 수 있다.
도 14의 금속층(80C)은 복수의 돌출부(82)들이 삼각형 형상을 가지는 예를 도시하고 있는데, 이의 경우는 돌출부(83)의 끝단이 점(point)으로 이루어지므로, 화소정의막(도 3의 120)을 형성하기 위해 도포되는 절연용액이 보다 용이하게 금속층(80C)을 넘어 흘러갈 수 있다.
또한, 도 14에 도시하는 바와 같이, 돌출부(82)들은 돌출시작 지점(84)에서 서로 접할 수 있다. 즉, 돌출부(82)들 사이에 절연용액의 도포방향과 수직한 방향의 모서리가 없기에, 절연용액의 도포시 절연용액이 보다 균일하게 도포될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
Claims (20)
- 표시영역, 상기 표시영역 외주변에 위치하는 제1 비표시영역 및 상기 표시영역에 의해 적어도 일부가 에워싸인 제2 비표시영역을 포함하는 제1 기판;
상기 제1 기판 상에 위치하는 제2 기판;
상기 제1 비표시영역에서 상기 표시영역을 둘러싸며, 상기 제1 기판과 상기 제2 기판을 접합하는 실링부;
상기 제2 비표시영역 내에 위치하는 투과부;
제1 기판 상에서 상기 제2 비표시영역에 위치하고, 상기 투과부를 에워싸는 금속층; 및
상기 금속층과 중첩하고 상기 투과부를 에워싸며, 상기 제1 기판과 상기 제2 기판을 접합하는 제2 실링부;를 포함하고,
상기 금속층은, 평면상에서, 상기 금속층의 외측모서리 중 적어도 일부영역에서 외측방향으로 돌출된 복수의 돌출부들을 포함하는 디스플레이 장치. - 제1항에 있어서,
상기 제2 실링부는 상기 금속층을 전체적으로 덮고, 상기 금속층과 직접 접하는 디스플레이 장치. - 제1항에 있어서,
상기 금속층은 플로팅 상태인 디스플레이 장치. - 제1항에 있어서,
상기 복수의 돌출부들 각각의 길이는 10㎛ 내지 20㎛이고, 상기 돌출부들 간의 간격은 상기 길이의 1/2 내지 2/3인 디스플레이 장치. - 제1항에 있어서,
상기 복수의 돌출부들 각각의 끝단은 둥근형상을 가지는 디스플레이 장치. - 제1항에 있어서,
상기 복수의 돌출부들 각각은 삼각형이고, 상기 돌출부들의 돌출시작 지점에서 상기 돌출부들이 서로 접하는 디스플레이 장치. - 제1항에 있어서,
상기 실링부와 상기 제1 기판 사이에 전압선을 더 포함하고,
상기 실링부는 상기 전압선의 외측 단부를 커버하고 상기 전압선과 직접 접하는 디스플레이 장치. - 제7항에 있어서,
상기 전압선과 상기 금속층은 동일한 재질을 포함하는 디스플레이 장치. - 제1항에 있어서,
상기 투과부는 상기 제1 기판, 상기 제2 기판 및 상기 제2 밀봉부에 의해 밀봉된 영역인 디스플레이 장치. - 제1항에 있어서,
상기 제1 기판 상에서 상기 표시영역에 배치된 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결된 유기발광소자를 더 포함하고,
상기 박막 트랜지스터는 반도체층, 게이트전극, 소스전극 및 드레인전극을 포함하며,
상기 유기발광소자는 상기 소스전극 또는 상기 드레인전극과 전기적으로 연결되고,
상기 금속층은 상기 소스전극 및 상기 드레인전극과 동일한 재질을 포함하는 디스플레이 장치. - 제1 기판 상에 반도체층과 상기 반도체층을 덮는 게이트절연층을 형성한 후, 상기 게이트절연층 상에 게이트전극을 형성하는 단계;
상기 게이트전극을 덮는 제1 층간절연층을 형성한 후, 상기 게이트전극과 중첩하는 위치에서 상기 제1 층간절연층 상에 상부전극을 형성하는 단계;
상기 상부전극을 덮는 제2 층간절연층을 형성한 후, 상기 제2 층간절연층 상에 소스 전극 및 드레인 전극을 형성하는 단계;
상기 게이트절연층, 상기 제1 층간절연층 및 상기 제2 층간절연층의 일부를 제거하여 투과부를 형성하는 단계;
상기 소스 전극 및 드레인 전극을 덮는 평탄화층과 상기 평탄화층 상에 상기 소스 전극 또는 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계; 및
상기 화소전극상에 상기 화소전극의 중앙부를 노출하는 화소정의막을 형성하는 단계;를 포함하고,
상기 소스 전극 및 상기 드레인 전극의 형성시, 상기 제2 층간절연층 상에는 상기 투과부를 에워싸는 금속층이 함께 형성되고,
상기 금속층은 평면상에서, 상기 금속층의 외측모서리 중 적어도 일부영역에서 외측방향으로 돌출된 복수의 돌출부들을 포함하는 디스플레이 장치의 제조 방법. - 제11항에 있어서,
상기 화소정의막은, 상기 제1 기판 상에 상기 화소정의막을 형성하기 위한 절연 용액을 일방향을 따라 도포하고, 도포된 상기 절연 용액을 노광하고, 에칭하는 포토레지스트 공정에 의해 형성되며,
상기 복수의 돌출부들은 상기 절연용액의 도포방향으로 돌출된 디스플레이 장치의 제조 방법. - 제12항에 있어서,
상기 복수의 돌출부들은 상기 금속층의 모서리 중 상기 절연용액의 도포방향과 상이한 방향으로 연장된 부분으로부터 돌출된 디스플레이 장치의 제조 방법. - 제11항에 있어서,
상기 화소전극 상에 중간층과 공통전극을 형성하여 유기발광소자를 형성하는 단계; 및
상기 제1 기판의 가장자리를 따라 연장된 실링부에 의해 상기 제1 기판과 제2 기판을 접합하는 단계;를 더 포함하고,
상기 소스 전극과 상기 드레인 전극의 형성시, 상기 실링부와 중첩하는 위치에 전압선이 함께 형성되는 디스플레이 장치의 제조 방법. - 제14항에 있어서,
상기 실링부는 상기 전압선의 외측 가장자리를 덮고, 상기 전압선과 직접 접하는 디스플레이 장치의 제조 방법. - 제14항에 있어서,
상기 실링부의 형성시, 상기 투과부를 에워싸는 제2 실링부가 함께 형성되고, 상기 제2 실링부는 상기 제1 기판과 상기 제2 기판을 접합하는 디스플레이 장치의 제조 방법. - 제16항에 있어서,
상기 제2 실링부는 상기 금속층을 전체적으로 덮고, 상기 금속층과 직접 접하도록 형성되는 디스플레이 장치의 제조 방법. - 제11항에 있어서,
상기 복수의 돌출부들 각각의 길이는 10㎛ 내지 20㎛이고, 상기 돌출부들 간의 간격은 상기 길이의 1/2 내지 2/3인 디스플레이 장치의 제조 방법. - 제11항에 있어서,
상기 복수의 돌출부들 각각의 끝단은 둥근형상을 가지는 디스플레이 장치의 제조 방법. - 제11항에 있어서,
상기 복수의 돌출부들 각각은 삼각형이고, 상기 돌출부들의 돌출시작 지점에서 상기 돌출부들이 서로 접하는 디스플레이 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190109415A KR20210028776A (ko) | 2019-09-04 | 2019-09-04 | 디스플레이 장치 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190109415A KR20210028776A (ko) | 2019-09-04 | 2019-09-04 | 디스플레이 장치 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210028776A true KR20210028776A (ko) | 2021-03-15 |
Family
ID=75134400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190109415A KR20210028776A (ko) | 2019-09-04 | 2019-09-04 | 디스플레이 장치 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20210028776A (ko) |
-
2019
- 2019-09-04 KR KR1020190109415A patent/KR20210028776A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11925083B2 (en) | Display apparatus | |
| KR102551790B1 (ko) | 유기발광 디스플레이 장치 | |
| US11171195B2 (en) | Display device including a power supply line that overlaps a driving circuit | |
| KR102717808B1 (ko) | 두 개의 전극들 사이에 위치하는 다수의 절연막들을 포함하는 디스플레이 장치 | |
| US20190326549A1 (en) | Display device and method for manufacturing display device | |
| KR102253531B1 (ko) | 표시 장치 및 그 제조 방법 | |
| KR102684270B1 (ko) | 디스플레이 장치 | |
| TWI221394B (en) | Electro-optical device and electronic apparatus | |
| KR20200003336A (ko) | 표시 패널 및 이를 포함하는 표시 장치 | |
| US20220093888A1 (en) | Organic device | |
| US20110198572A1 (en) | Organic light emitting diode display and method for manufacturing the same | |
| KR102035252B1 (ko) | 밀봉재를 포함하는 표시 장치 및 그 제조 방법 | |
| KR20180107410A (ko) | 표시 장치 | |
| KR20130107883A (ko) | 플렉서블 디스플레이 장치와, 이의 제조 방법 | |
| KR101881083B1 (ko) | 유기 발광 표시 장치 | |
| KR102570551B1 (ko) | 디스플레이 장치 | |
| US12035585B2 (en) | Display device | |
| KR20190025789A (ko) | 박막 트랜지스터 및 이를 포함하는 디스플레이 장치 | |
| KR102061789B1 (ko) | 유기 발광 디스플레이 장치와, 이를 이용한 온도를 측정하는 방법 | |
| KR102621591B1 (ko) | 디스플레이 장치 | |
| KR20050081541A (ko) | 평판 디스플레이 장치 | |
| KR20210028776A (ko) | 디스플레이 장치 및 이의 제조 방법 | |
| KR102532308B1 (ko) | 디스플레이 장치 | |
| KR102207842B1 (ko) | 표시 장치 및 그 제조 방법 | |
| CN111354769A (zh) | 显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |