Nothing Special   »   [go: up one dir, main page]

KR20200145951A - 표시 장치 및 그의 제조 방법 - Google Patents

표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20200145951A
KR20200145951A KR1020190074111A KR20190074111A KR20200145951A KR 20200145951 A KR20200145951 A KR 20200145951A KR 1020190074111 A KR1020190074111 A KR 1020190074111A KR 20190074111 A KR20190074111 A KR 20190074111A KR 20200145951 A KR20200145951 A KR 20200145951A
Authority
KR
South Korea
Prior art keywords
light emitting
light
substrate
electrode
emitting element
Prior art date
Application number
KR1020190074111A
Other languages
English (en)
Inventor
안문정
이동언
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190074111A priority Critical patent/KR20200145951A/ko
Priority to EP20826169.3A priority patent/EP3989285A4/en
Priority to US17/618,166 priority patent/US20220328737A1/en
Priority to CN202080040331.1A priority patent/CN113906567A/zh
Priority to PCT/KR2020/003401 priority patent/WO2020256256A1/ko
Publication of KR20200145951A publication Critical patent/KR20200145951A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95115—Supplying the plurality of semiconductor or solid-state bodies using a roll-to-roll transfer technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치 및 표시 장치의 제조 방법이 제공된다. 기판, 기판 상에 배치되고, 제1 면을 포함하는 제1 단부 및 제1 면에 평행한 제2 면을 포함하는 제2 단부를 포함하는 발광 소자, 발광 소자를 커버하되, 제1 면 및 제2 면을 각각 노출하는 유기 패턴, 기판 상에 제공되고, 제1 단부와 접촉하는 제1 전극, 및 기판 상에 제공되고, 제1 전극과 상호 이격되며, 제2 단부와 접촉하는 제2 전극을 포함하되, 제1 면의 면적은 제2 면의 면적보다 작고, 유기 패턴의 상부면은 곡면이다. 본 발명의 실시예들에 의하면, 그라비어 오프셋 인쇄(Gravure off-set printing) 방식을 이용하여 원하는 형태로 발광 소자들을 배치할 수 있는 표시 장치 및 그의 제조 방법을 제공할 수 있다.

Description

표시 장치 및 그의 제조 방법{DISPLAY DEVICE AND FABRICATING METHOD THEREOF}
본 발명은 표시 장치 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 발광 소자를 포함하는 표시 장치 및 그의 제조 방법에 관한 것이다.
표시 장치는 발광 다이오드(Light Emitting Diode)와 같은 발광 소자를 화소의 광원으로 이용하여 영상을 표시한다. 발광 다이오드는 열악한 환경 조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 나타낸다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 발광 다이오드를 제조하고, 이를 표시 장치의 패널에 배치하여 차세대 화소 광원으로 이용하기 위한 연구가 진행되고 있다. 이러한 연구의 일환으로서, 마이크로 스케일 또는 나노 스케일 정도로 작은 발광 다이오드를 제조하고, 이를 각 화소의 광원으로 이용하는 표시 장치에 대한 개발이 진행되고 있다.
발광 소자를 정렬하는 방식 중 잉크젯 프린팅을 통한 정렬 방식은 발광 소자 간 간격 조정 및 각각에 대한 위치를 조절할 수 없고, 이에 따라 표시 장치의 각 화소들이 불균일한 광을 출사하는 문제가 발생할 수 있다. 또한, 잉크젯 프린팅을 통한 정렬 방식은 미 정렬되는 발광 소자가 발생할 수 있고, 이러한 미 정렬된 발광 소자는 추후 공정에서 불량 발생의 원인이 될 수 있다.
이에 본 발명이 해결하려는 과제는, 발광 소자들을 균일하게 정렬할 수 있는 표시 장치 및 그의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는, 기판, 상기 기판 상에 배치되고, 제1 면을 포함하는 제1 단부 및 상기 제1 면에 평행한 제2 면을 포함하는 제2 단부를 포함하는 발광 소자, 상기 발광 소자를 커버하되, 상기 제1 면 및 상기 제2 면을 각각 노출하는 유기 패턴, 상기 기판 상에 제공되고, 상기 제1 단부와 접촉하는 제1 전극, 및 상기 기판 상에 제공되고, 상기 제1 전극과 상호 이격되며, 상기 제2 단부와 접촉하는 제2 전극을 포함하되, 상기 제1 면의 면적은 상기 제2 면의 면적보다 작고, 상기 유기 패턴의 상부면은 곡면이다.
상기 유기 패턴의 상부면은 상기 기판의 두께 방향으로 돌출된 볼록면일 수 있다.
상기 표시 장치는 상기 유기 패턴 내에 분산된 산란 입자를 더 포함하고, 상기 산란 입자는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 중 어느 하나일 수 있다.
상기 표시 장치는 상기 유기 패턴 내에 분산된 파장 변환 입자를 더 포함하고, 상기 파장 변환 입자는 양자점일 수 있다.
상기 표시 장치는 상기 제1 면에 인접하여 배치된 제1 반사 패턴, 및 상기 제2 면에 인접하여 배치된 제2 반사 패턴을 더 포함할 수 있다.
상기 제1 반사 패턴은 상기 기판 상에 배치된 제1 뱅크 및 상기 제1 뱅크의 표면을 따라 배치된 제1 반사층을 포함하고, 상기 제2 반사 패턴은 상기 기판 상에 배치된 제2 뱅크 및 상기 제2 뱅크의 표면을 따라 배치된 제2 반사층을 포함할 수 있다.
상기 제1 전극은 상기 제1 반사 패턴과 중첩하여 상기 제1 반사층 상에 배치되고, 상기 제2 전극은 상기 제2 반사 패턴과 중첩하여 상기 제2 반사층 상에 배치될 수 있다.
상기 제1 뱅크 및 상기 제2 뱅크는 각각 측면이 소정 각도로 경사진 사다리꼴 형상을 포함할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는, 기판, 상기 기판 상에 제1 방향을 따라 일정 간격으로 배치되고, 제1 면을 포함하는 제1 단부 및 상기 제1 면에 평행한 제2 면을 포함하는 제2 단부를 포함하는 발광 소자, 상기 복수의 발광 소자들 상에 각각 배치되고, 상기 제1 면 및 상기 제2 면을 각각 노출하는 복수의 유기 패턴들, 및 상기 기판 상에 제공되고, 상기 제1 방향에 교차하는 제2 방향을 따라 이격되며, 상기 제1 단부와 접촉하는 제1 전극 및 상기 제2 단부와 접촉하는 제2 전극을 포함하고, 상기 복수의 유기 패턴 각각의 상부면은 상기 제1 방향 및 상기 제2 방향에 교차하는 제3 방향으로 돌출된 볼록면이다.
상기 복수의 유기 패턴들은 서로 접촉하지 않고, 이격되어 배치될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 요홈이 형성된 그라비어 기판을 준비하는 단계, 상기 요홈 내에 베이스 수지 및 상기 베이스 수지 내에 분산된 발광 소자를 포함하는 발광 소자 혼합 잉크를 충진하는 단계, 상기 요홈 내에 충진된 상기 발광 소자 혼합 잉크를 블랭킷으로 전이하는 단계, 상기 블랭킷에 전이된 상기 발광 소자 혼합 잉크를 기판 상에 전사하는 단계, 상기 베이스 수지의 적어도 일부를 제거하여 유기 패턴을 형성하는 단계, 및 상기 기판 상에 상기 발광 소자와 부분적으로 중첩하고, 일 방향을 따라 상호 이격된 제1 전극 및 제2 전극을 형성하는 단계를 포함한다.
상기 발광 소자는 제1 면 및 상기 제1 면에 평행한 제2 면을 포함하고, 상기 제1 면의 면적은 상기 제2 면의 면적보다 작으며, 상기 유기 패턴을 형성하는 단계는, 상기 제1 면 및 상기 제2 면을 노출하도록 상기 베이스 수지의 적어도 일부를 제거하는 단계를 포함할 수 있다.
상기 제1 전극은 상기 제1 면과 접촉하고, 상기 제2 전극은 상기 제2 면과 접촉할 수 있다.
상기 유기 패턴의 상부면은 곡면일 수 있다.
상기 베이스 수지 및 상기 발광 소자를 충진하는 단계는, 상기 그라비어 기판 상에 상기 발광 소자 혼합 잉크를 도포하는 단계, 및 상기 그라비어 기판의 표면을 긁어내는 블레이드를 이용하여 상기 요홈 내부에 충진되지 않은 상기 발광 소자 혼합 잉크를 제거하는 단계를 포함할 수 있다.
평면상 상기 요홈의 면적은 상기 발광 소자의 면적보다 크되, 상기 요홈 내에는 하나의 발광 소자만 충진될 수 있다.
상기 그라비어 기판은 복수의 요홈들을 포함하되, 상기 복수의 요홈들은 일정 간격으로 이격되어 형성될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 그라비어 오프셋 인쇄(Gravure off-set printing) 방식을 이용하여 원하는 형태로 발광 소자들을 배치할 수 있는 표시 장치 및 그의 제조 방법을 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 발광 소자 상부에 유기 패턴이 형성되어 출광 효율이 개선된 표시 장치 및 그의 제조 방법을 제공할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1a 및 도 1b는 일 실시예에 따른 발광 소자의 사시도이다.
도 2는 일 실시예에 따른 표시 장치를 개략적으로 나타내는 평면도이다.
도 3a 및 도 3b는 각각 일 실시예에 따른 화소를 나타내는 회로도이다.
도 4는 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 5는 일 실시예에 따른 화소의 평면도이다.
도 6a 및 도 6b는 도 5의 VI-VI' 선을 따라 자른 단면도이다.
도 7은 도 5의 VII-VII' 선을 따라 자른 단면도이다.
도 8은 도 6a에 도시된 유기 패턴의 내부에 파장 변환 입자가 배치되는 실시예를 도시한 것으로, 도 5의 VI-VI' 선에 대응되는 단면도이다.
도 9는 또 다른 실시예에 따른 화소의 평면도이다.
도 10은 도 9의 X-X' 선을 따라 자른 단면도이다.
도 11a 내지 도 11h는 도 5 내지 도 7에 도시된 하나의 화소의 제조 방법을 순차적으로 도시한 개략적인 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1a 및 도 1b는 일 실시예에 따른 발광 소자의 사시도이다.
도 1a를 참조하면, 본 발명의 일 실시예에 의한 발광 소자(LD)는 제1 반도체층(11)과, 제2 반도체층(13)과, 제1 및 제2 반도체층(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)이 순차적으로 적층된 적층체로 구현될 수 있다.
일 실시예에 따르면, 발광 소자(LD)는 상면(LDa)의 면적과 하면(LDb)의 면적이 서로 상이한 상하 비대칭 형상으로 제공될 수 있다. 예를 들어, 발광 소자(LD)는 원뿔대(truncated cone) 혹은 다각뿔대와 같은 뿔대 형상으로 제공될 수 있다. 즉, 발광 소자(LD)는 서로 평행하고 면적이 상이한 상면(LDa) 및 하면(LDb)을 포함하며, 단면상 등변 사다리꼴인 형상을 가질 수 있다. 이하에서는 설명의 편의상 발광 소자(LD)가 원뿔대 형상인 것으로 설명하지만, 발광 소자(LD)의 형상이 이에 제한되는 것은 아니다.
발광 소자(LD)의 상면(LDa)은 제2 반도체층(13)의 상면일 수 있고, 발광 소자(LD)의 하면(LDb)은 제1 반도체층(11)의 하면일 수 있다. 도 1a에 도시된 바와 같이, 발광 소자(LD)의 상면(LDa)의 직경(L1)(또는, 상면(LDa)의 폭)은 하면(LDb)의 직경(L2)(또는, 하면(LDb)의 폭)보다 작을 수 있다. 즉, 발광 소자(LD)의 상면(LDa)의 면적이 하면(LDb)의 면적보다 작을 수 있다.
발광 소자(LD)의 상면(LDa)과 하면(LDb) 사이의 거리(H3)(발광 소자(LD)의 높이)는 상면(LDa)의 직경(L1) 및 하면(LDb)의 직경(L2)보다 클 수 있다. 즉, 발광 소자(LD)는 길이 방향으로 긴 로드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 포함할 수 있다.
다만, 이에 제한되는 것은 아니고, 도 1b에 도시된 바와 같이, 발광 소자(LD')의 상면(LDa)의 직경(L1)이 하면(LDb)의 직경(L2)보다 클 수 있다. 즉, 발광 소자(LD')의 상면(LDa)의 면적이 하면(LDb)의 면적보다 클 수 있다. 발광 소자(LD)는 상면(LDa)을 포함하는 제1 단부(EP1)와 하면(LDb)을 포함하는 제2 단부(EP2)를 가질 수 있다.
발광 소자(LD)는 일 예로 마이크로 스케일 혹은 나노 스케일 정도의 직경 및/또는 길이를 가질 정도로 작게 제작될 수 있다. 예를 들어, 발광 소자(LD)의 직경은 600nm 이하이고, 발광 소자(LD)의 길이는 4um 이하일 수 있으나, 발광 소자(LD)의 크기가 이에 한정되는 것은 아니며, 발광 소자(LD)가 적용되는 표시 장치의 요구 조건에 부합되도록 발광 소자(LD)의 크기가 변경될 수도 있다.
제1 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예컨대, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도펀트가 도핑된 반도체층을 포함할 수 있다.
제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 활성층(12)은 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있으며, 이중 헤테로 구조(double heterostructure)를 사용할 수 있다. 본 발명의 일 실시예에 따르면, 활성층(12)의 상부 및/또는 하부에는 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 활성층(12)으로 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광 소자(LD)의 양 단부에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
제2 반도체층(13)은 활성층(12) 상에 제공되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예컨대, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도펀트가 도핑된 반도체층을 포함할 수 있다. 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자(LD)는 상술한 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 외에도 각 층의 상부 및/또는 하부에 다른 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수 있다.
또한, 발광 소자(LD)는 절연 피막(14)을 더 포함할 수 있다. 다만, 본 발명의 일 실시예에 따르면 절연 피막(14)은 생략될 수도 있으며, 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다. 예를 들어, 절연 피막(14)은 발광 소자(LD)의 양 단부를 제외한 부분에 제공됨으로써 발광 소자(LD)의 양 단부가 노출될 수도 있다.
설명의 편의를 위해, 도 1a 및 도 1b에서는 절연 피막(14)의 일부를 삭제한 모습을 도시한 것으로서, 실제 발광 소자(LD)의 측면이 모두 절연 피막(14)으로 둘러싸일 수 있다.
본 발명의 일 실시예에 따르면, 절연 피막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연 피막(14)은 SiO2, Si3N4, Al2O3 및 TiO2 중 적어도 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 사용될 수 있다.
절연 피막(14)은 활성층(12)이 제1 반도체층(11) 및 제2 반도체층(13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연 피막(14)을 형성함에 의해 발광 소자(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자(LD)들이 밀접하게 배치되는 경우, 절연 피막(14)은 발광 소자(LD)들의 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수도 있다.
본 발명의 실시예에 의한 발광 소자(LD)의 종류, 구조 및 형상 등은 다양하게 변경될 수 있다.
도 2는 일 실시예에 따른 표시 장치를 개략적으로 나타내는 평면도이다.
도 1a 및 도 2를 참조하면, 표시 장치(1000)는, 기판(SUB)과, 기판(SUB) 상에 제공된 복수의 화소들(PXL)을 포함할 수 있다. 구체적으로, 표시 장치(1000)는, 영상이 표시되는 표시 영역(DA)과, 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 화소들(PXL)이 제공되는 영역일 수 있다. 비표시 영역(NDA)은 화소들(PXL)을 구동하기 위한 구동부들, 및 화소들(PXL)과 구동부들을 연결하는 각종 배선부들(미도시)이 제공되는 영역일 수 있다.
표시 영역(DA)은 다양한 형상을 가질 수 있다. 예를 들어, 표시 영역(DA)은 직선으로 이루어진 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다.
표시 영역(DA)이 복수 개의 영역을 포함하는 경우, 각 영역 또한 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선의 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다. 또한, 복수의 영역들의 면적은 서로 동일하거나 서로 다를 수 있다.
본 발명의 일 실시예에서는, 표시 영역(DA)이 직선의 변을 포함하는 사각 형상을 가지는 하나의 영역으로 제공된 경우를 예로서 설명한다.
비표시 영역(NDA)은 표시 영역(DA)의 적어도 일측에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다.
화소들(PXL)은 기판(SUB) 상의 표시 영역(DA) 내에 제공될 수 있다. 화소들(PXL) 각각은 해당 주사 신호 및 데이터 신호에 의해 구동되는 적어도 하나의 발광 소자(LD)를 포함할 수 있다.
화소들(PXL)은 백색 광 및/또는 컬러 광을 출사하는 발광 소자를 포함할 수 있다. 화소들(PXL) 각각은 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니다. 예를 들이면, 화소들(PXL) 각각은 시안, 마젠타, 옐로우, 및 백색 중 하나의 색을 출사할 수도 있다.
화소들(PXL)은 복수 개로 제공되어 제1 방향(DR1) 및 제1 방향(DR1)에 교차하는 제2 방향(DR2)을 따라 행과 열을 이루며 매트릭스(matrix) 형태로 배열될 수 있다. 그러나, 화소들(PXL)의 배열 형태는 특별히 한정된 것은 아니며, 다양한 형태로 배열될 수 있다.
구동부는 배선부(미도시)를 통해 각 화소(PXL)에 신호를 제공하며, 이에 따라 화소(PXL)의 구동을 제어할 수 있다. 도 2에는 설명의 편의를 위해 배선부가 생략되었다.
구동부는 스캔 라인을 통해 화소들(PXL)에 스캔 신호를 제공하는 스캔 구동부(SDV), 발광 제어 라인을 통해 화소들(PXL)에 발광 제어 신호를 제공하는 발광 구동부(EDV), 및 데이터 라인을 통해 화소들(PXL)에 데이터 신호를 제공하는 데이터 구동부(DDV), 및 타이밍 제어부(미도시)를 포함할 수 있다. 타이밍 제어부는 스캔 구동부(SDV), 발광 구동부(EDV), 및 데이터 구동부(DDV)를 제어할 수 있다.
일 실시예에서, 화소들(PXL) 각각은 능동형 화소로 구성될 수 있다. 다만, 본 발명에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다.
도 3a 및 도 3b는 각각 일 실시예에 따른 화소를 나타내는 회로도이다. 특히, 도 3a 및 도 3b는 능동형 발광 표시 패널을 구성하는 화소의 일 예를 도시하였다.
도 3a를 참조하면, 화소(PXL)는 적어도 하나의 발광 소자(LD)와, 이에 접속되어 발광 소자(LD)를 구동하는 화소 구동 회로(DC)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 화소 구동 회로(DC)를 경유하여 제1 구동 전원(VDD)에 접속될 수 있고, 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 구동 전원(VSS)에 접속될 수 있다.
제1 구동 전원(VDD) 및 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제2 구동 전원(VSS)은 제1 구동 전원(VDD)의 전위보다 발광 소자(LD)의 문턱전압 이상 낮은 전위를 가질 수 있다.
발광 소자(LD)는 화소 구동 회로(DC)에 의해 제어되는 구동 전류에 상응하는 휘도로 발광할 수 있다.
한편, 도 3a에서는 화소(PXL)에 하나의 발광 소자(LD)만이 포함되는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예컨대, 화소(PXL)는 서로 병렬 및/또는 직렬 연결되는 복수의 발광 소자들을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 화소 구동 회로(DC)는 제1 트랜지스터(M1), 제2 트랜지스터(M2) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 다만, 화소 구동 회로(DC)의 구조가 도 3a에 도시된 실시예에 한정되지는 않는다. 실시예에 따라, 화소(PXL)는 화소 센싱 회로(미도시)를 더 포함할 수 있다. 화소 센싱 회로는 각 화소(PXL)의 구동 전류의 값을 측정하고, 측정된 값을 외부 회로(예컨대, 타이밍 제어부)에 전달하여 각 화소(PXL)가 보상되도록 할 수 있다.
제1 트랜지스터(M1, 스위칭 트랜지스터)의 제1 전극은 데이터 라인(DL)에 접속되고, 제2 전극은 제1 노드(N1)에 접속될 수 있다. 여기서, 제1 트랜지스터(M1)의 제1 전극과 제2 전극은 서로 다른 전극으로, 예컨대 제1 전극이 소스 전극이면 제2 전극은 드레인 전극일 수 있다. 제1 트랜지스터(M1)의 게이트 전극은 스캔 라인(SL)에 접속될 수 있다.
제1 트랜지스터(M1)는, 스캔 라인(SL)으로부터 제1 트랜지스터(M1)가 턴-온될 수 있는 전압(예컨대, 게이트 온 전압)의 주사신호가 공급될 때 턴-온되어, 데이터 라인(DL)과 제1 노드(N1)를 전기적으로 연결할 수 있다. 이때, 데이터 라인(DL)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터 신호가 전달될 수 있다. 제1 노드(N1)로 전달된 데이터 신호는 스토리지 커패시터(Cst)에 저장될 수 있다.
제2 트랜지스터(M2, 구동 트랜지스터)의 제1 전극은 제1 구동 전원(VDD)에 접속될 수 있고, 제2 전극은 발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)에 전기적으로 연결될 수 있다. 제2 트랜지스터(M2)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 이와 같은 제2 트랜지스터(M2)는 제1 노드(N1)의 전압에 대응하여 발광 소자(LD)들로 공급되는 구동 전류의 양을 제어할 수 있다.
스토리지 커패시터(Cst)의 일 전극은 제1 구동 전원(VDD)에 접속될 수 있고, 다른 전극은 제1 노드(N1)에 접속될 수 있다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압으로 충전될 수 있고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지할 수 있다.
설명의 편의상, 도 3a에서는 데이터 신호를 화소(PXL) 내부로 전달하기 위한 제1 트랜지스터(M1)와, 데이터 신호의 저장을 위한 스토리지 커패시터(Cst)와, 데이터 신호에 대응하는 구동 전류를 발광 소자(LD)로 공급하기 위한 제2 트랜지스터(M2)를 포함한 비교적 단순한 구조의 구동 회로(DC)를 도시하였다.
하지만, 본 발명이 이에 한정되는 것은 아니며 구동 회로(DC)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 구동 회로(DC)는 제2 트랜지스터(M2)의 문턱전압을 보상하기 위한 트랜지스터, 제1 노드(N1)를 초기화하기 위한 트랜지스터, 및/또는 발광 소자(LD)의 발광 시간을 제어하기 위한 트랜지스터 등과 같은 적어도 하나의 트랜지스터나, 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로 소자들을 추가적으로 더 포함할 수도 있다.
또한, 도 3a에서는 구동 회로(DC)에 포함되는 트랜지스터들, 예컨대 제1 및 제2 트랜지스터들(M1, M2)이 모두 P타입의 트랜지스터들인 것으로 도시되었으나, 본 발명이 이에 한정되지는 않는다. 즉, 구동 회로(DC)에 포함되는 제1 및 제2 트랜지스터들(M1, M2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
예를 들어, 도 3b를 참조하면, 구동 회로(DC)의 제1 및 제2 트랜지스터들(M1, M2)은 N타입의 트랜지스터로 구현될 수 있다. 도 3b에 도시된 구동 회로(DC)는 트랜지스터 타입 변경으로 인한 일부 구성요소들의 접속 위치 변경을 제외하고는 그 구성이나 동작이 도 3a의 구동 회로(DC)와 유사할 수 있다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
도 4는 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 화소(PXL)는 발광 소자(LD), 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 제6 트랜지스터(T6)를 경유하여 제1 트랜지스터(T1)에 접속되고, 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 구동 전원(VSS)에 접속될 수 있다. 발광 소자(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정의 휘도로 발광할 수 있다.
제1 트랜지스터(T1; 구동 트랜지스터)의 일 전극은 제5 트랜지스터(T5)를 경유하여 제1 구동 전원(VDD)에 접속될 수 있고, 다른 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(LD)의 제1 전극에 접속될 수 있다. 이와 같은 제1 트랜지스터(T1)는 게이트 전극인 제1 노드(N1)의 전압에 대응하여 제1 구동 전원(VDD)으로부터 발광 소자(LD)를 경유하여 제2 구동 전원(VSS)으로 흐르는 전류량을 제어할 수 있다.
제2 트랜지스터(T2; 스위칭 트랜지스터)는 데이터 라인(DL)과 제1 트랜지스터(T1)의 일 전극 사이에 접속될 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(SL)에 접속될 수 있다. 이와 같은 제2 트랜지스터(T2)는 스캔 라인(SL)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(T1)의 일 전극을 전기적으로 접속시킬 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 다른 전극과 제1 노드(N1) 사이에 접속될 수 있다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 스캔 라인(SL)에 접속될 수 있다. 이와 같은 제3 트랜지스터(T3)는 스캔 라인(SL)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 다른 전극과 제1 노드(N1)를 전기적으로 접속시킬 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속될 수 있다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 전단 스캔 라인(SL-1)에 접속될 수 있다. 이와 같은 제4 트랜지스터(T4)는 전단 스캔 라인(SL-1)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 제1 노드(N1)로 초기화 전원(Vint)의 전압을 공급할 수 있다. 여기서, 초기화 전원(Vint)은 데이터 신호보다 낮은 전압으로 설정될 수 있다.
제5 트랜지스터(T5)는 제1 구동 전원(VDD)과 제1 트랜지스터(T1)의 일 전극 사이에 접속될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 i번째 발광 제어 라인(EL)에 접속될 수 있다. 이와 같은 제5 트랜지스터(T5)는 i번째 발광 제어 라인(EL)으로 게이트 온 전압의 발광 제어 신호가 공급될 때 턴-온될 수 있고, 그 외의 경우에 턴-오프될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 다른 전극과 발광 소자(LD)의 제1 전극 사이에 접속될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 i번째 발광 제어 라인(EL)에 접속될 수 있다. 이와 같은 제6 트랜지스터(T6)는 i번째 발광 제어 라인(EL)으로 게이트 온 전압의 발광 제어 신호가 공급될 때 턴-온될 수 있고, 그 외의 경우에 턴-오프될 수 있다.
제7 트랜지스터(T7)는 초기화 전원(Vint)과 발광 소자(LD)의 제1 전극 사이에 접속될 수 있다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 후단 스캔 라인(SL+1)에 접속될 수 있다. 이와 같은 제7 트랜지스터(T7)는 후단 스캔 라인(SL+1)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 발광 소자(LD)의 제1 전극으로 공급할 수 있다.
스토리지 커패시터(Cst)는 제1 구동 전원(VDD)과 제1 노드(N1) 사이에 접속될 수 있다. 이와 같은 스토리지 커패시터(Cst)에는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압이 저장될 수 있다.
한편, 도 4에서는 구동 회로(DC)에 포함되는 트랜지스터들, 일 예로, 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
도 5는 일 실시예에 따른 화소의 평면도이다. 도 6a 및 도 6b는 도 5의 VI-VI' 선을 따라 자른 단면도이다. 도 7은 도 5의 VII-VII' 선을 따라 자른 단면도이다.
설명의 편의상, 이하에서는 각각의 전극을 단일의 전극층으로 단순화하여 도시하였으나, 본 발명이 이에 한정되지는 않는다. 본 발명의 일 실시예에 있어서, “동일한 층에 형성 및/또는 제공된다”함은 동일한 공정에서 형성됨을 의미할 수 있다.
도 5 내지 도 7을 참조하면, 일 실시예에 따른 표시 장치는 기판(SUB), 발광 소자(LD), 유기 패턴(RSP), 및 제1 및 제2 전극들(CNE1, CNE2)을 포함할 수 있다.
기판(SUB)은 경성(rigid) 기판 또는 가요성(flexible) 기판일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 기판(SUB)은 유리 또는 강화 유리로 구성된 경성 기판, 또는 플라스틱 또는 금속 재질의 박막 필름으로 구성된 가요성 기판일 수 있다. 또한, 기판(SUB)은 투명 기판일 수 있으나 이에 한정되지는 않는다. 일 예로, 기판(SUB)은 반투명 기판, 불투명 기판, 또는 반사성 기판일 수도 있다.
발광 소자(LD)는 기판(SUB) 상에 배치될 수 있다. 평면상, 발광 소자(LD)는 제1 방향(DR1)을 따라 제1 간격(D1)으로 배열될 수 있다. 발광 소자(LD)의 제1 간격(D1)(또는, 배열 간격)은 필요에 따라 조절될 수 있다. 또한, 발광 소자(LD)는 동일한 방향으로 배열될 수 있다. 예컨대, 발광 소자(LD)의 제1 단부(EP1)는 제2 방향(DR2)의 반대 측을 향하고, 제2 단부(EP2)는 제2 방향(DR2) 측을 향할 수 있다. 또는, 발광 소자(LD)의 제1 단부(EP1)는 제2 방향(DR2) 측을 향하고, 제2 단부(EP2)는 제2 방향(DR2)의 반대 측을 향할 수도 있다.
일 실시예로, 발광 소자(LD)는 청색 광을 방출하는 청색 발광 소자일 수 있다. 다만, 발광 소자(LD)의 종류가 이에 제한되는 것은 아니다. 다른 실시예로, 발광 소자(LD)는 적색 광을 방출하는 적색 발광 소자, 녹색 광을 방출하는 녹색 발광 소자, 및 청색 발광 소자를 모두 포함할 수 있다.
각 발광 소자(LD) 상에는 유기 패턴(RSP)이 각각 배치될 수 있다. 즉, 유기 패턴(RSP)은 발광 소자(LD)와 같이 제1 방향(DR1)을 따라 일정 간격으로 배치될 수 있다.
유기 패턴(RSP)은 발광 소자(LD)의 적어도 일부를 덮을 수 있다. 각 발광 소자(LD) 상에 배치된 유기 패턴(RSP)들은 서로 접촉하지 않고 이격될 수 있다. 다만, 이에 제한되는 것은 아니고, 각 유기 패턴(RSP)들은 제1 방향(DR1)으로 서로 적어도 일부가 접촉할 수도 있다.
유기 패턴(RSP)은 유기 물질로 이루어진 유기 절연 패턴일 수 있다. 유기 패턴(RSP)은 광 투과율이 높은 재료를 포함할 수 있다. 예를 들어, 유기 패턴(RSP)은 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등의 유기 재료를 포함할 수 있으나, 이에 제한되지 않는다.
일 실시예로, 유기 패턴(RSP)의 상부면(RSPa)의 적어도 일부는 곡면일 수 있다. 예를 들어, 유기 패턴(RSP)의 상부면(RSPa)은 기판(SUB)의 두께 방향(즉, 제3 방향(DR3))으로 돌출된 볼록면일 수 있다. 다시 말해, 유기 패턴(RSP)의 상부면(RSPa)은 볼록한 단면 형상을 포함할 수 있다.
유기 패턴(RSP)의 상부면(RSPa)이 볼록면을 포함할 경우, 발광 소자(LD)의 활성층(도 1a의 12)에서 무작위 방향으로 방출된 광들 중 적어도 일부가 상부면(RSPa)에 의해 제3 방향(DR3)으로 굴절될 수 있다. 즉, 표시 장치의 출광 효율이 개선될 수 있다.
유기 패턴(RSP)의 상부면(RSPa)의 형상은 이에 제한되지 않는다. 다른 실시예로, 유기 패턴(RSP)의 상부면(RSPa)은 기판(SUB)의 상면과 대체적으로 평행할 있다. 또 다른 실시예로, 유기 패턴(RSP)의 상부면(RSPa)은 제3 방향(DR3)의 반대측으로 만입된 오목면을 포함할 수도 있다.
유기 패턴(RSP)의 측면은 발광 소자(LD)와 일치하거나 발광 소자(LD)의 측면보다 내측에 위치할 수 있다. 이에 따라, 발광 소자(LD)의 제1 단부(EP1) 및 제2 단부(EP2)는 외부로 노출될 수 있다. 즉, 발광 소자(LD)의 상면 및 하면은 외부로 노출될 수 있다.
상술한 바와 같이, 도 6a는 발광 소자(LD)와 기판(SUB) 사이에 유기 패턴(RSP)이 배치되지 않는 구조를 예시한다. 예를 들어, 발광 소자(LD)는 유기 패턴(RSP)에 비해 높은 밀도를 가질 수 있고, 이에 따라 발광 소자(LD)는 도 6a에 도시된 바와 같이 기판(SUB)과 서로 접촉할 수 있다.
다만, 이에 제한되는 것은 아니고, 몇몇 실시예에서 발광 소자(LD)와 기판(SUB) 사이에는 적어도 일부의 유기 패턴(RSP)이 배치될 수 있다. 예컨대, 도 6b에 도시된 바와 같이, 유기 패턴(RSP')은 발광 소자(LD)와 기판(SUB) 사이에 적어도 일부가 배치될 수 있다. 이 경우, 발광 소자(LD)의 중심축은 기판(SUB)의 상면과 대체적으로 평행할 수도 있다.
유기 패턴(RSP) 및 발광 소자(LD) 상에는 제1 및 제2 전극들(CNE1, CNE2)이 제공될 수 있다.
평면상, 제1 및 제2 전극들(CNE1, CNE2)은 제1 방향(DR1)으로 연장되어 배치되고, 제2 방향(DR2)을 따라 상호 이격될 수 있다. 제1 전극(CNE1)과 제2 전극(CNE2)의 사이에는 발광 소자(LD)가 배치될 수 있다.
제1 전극(CNE1)은 각 발광 소자(LD)의 양 단부(EP1, EP2) 중 하나의 단부에 부분적으로 중첩할 수 있다. 예를 들어, 제1 전극(CNE1)은 각 발광 소자(LD)의 제1 단부(EP1)에 부분적으로 중첩할 수 있다.
제2 전극(CNE2)은 각 발광 소자(LD)의 양 단부(EP1, EP2) 중 제1 전극(CNE1)과 중첩하지 않는 단부에 부분적으로 중첩할 수 있다. 예를 들어, 제2 전극(CNE2)은 각 발광 소자(LD)의 제2 단부(EP2)에 부분적으로 중첩할 수 있다.
제1 및 제2 전극들(CNE1, CNE2) 각각은 투명한 도전성 재료로 구성될 수 있다. 예를 들어, 투명한 도전성 재료는 ITO, IZO, ITZO 등을 포함할 수 있다. 제1 및 제2 전극들(CNE1, CNE2)이 투명한 도전성 재료로 구성될 경우, 발광 소자(LD)들 각각으로부터 출사된 광이 손실 없이 정면 방향으로 진행될 수 있다. 제1 및 제2 전극(CNE1, CNE2)의 재료는 상술한 재료들에 한정되는 것은 아니다.
본 발명의 일 실시예에 있어서, 제1 및 제2 전극들(CNE1, CNE2)은 동일 평면 상에 제공될 수 있다. 다만, 제1 및 제2 전극들(CNE1, CNE2)의 배치가 이에 제한되는 것은 아니다. 다른 실시예로, 제1 및 제2 전극들(CNE1, CNE2)은 서로 다른 평면 상에 제공될 수 있다. 예를 들어, 제1 전극(CNE1) 상에 별도의 절연층이 배치되고, 절연층 상에 제2 전극(CNE2)이 배치될 수 있다.
제1 및 제2 전극들(CNE1, CNE2)은 표시 장치의 화소 전극으로서, 발광 소자(LD)에 구동 신호를 제공할 수 있다. 제1 및 제2 전극들(CNE1, CNE2) 중 어느 하나의 전극은 애노드 전극일 수 있으며, 나머지 하나의 전극은 캐소드 전극일 수 있다. 본 발명의 일 실시예에 있어서, 제1 전극(CNE1)이 애노드 전극이고, 제2 전극(CNE2)이 캐소드 전극일 수 있다.
여기서, 도 3a를 더 결부하여 설명하면, 제1 및 제2 전극들(CNE1, CNE2)은 컨택홀(미도시) 또는 별도의 연결 배선을 통해 구동 회로(DC) 및 제2 구동 전원(VSS) 중 어느 하나와 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(CNE1)은 구동 회로(DC)와 전기적으로 연결될 수 있고, 제2 전극(CNE2)은 제2 구동 전원(VSS)과 전기적으로 연결될 수 있다. 즉, 제1 및 제2 전극들(CNE1, CNE2)은 발광 소자(LD)의 제1 단부(EP1) 및 제2 단부(EP2)에 각각 연결되어 발광 소자(LD)에 구동 신호를 제공할 수 있고, 발광 소자(LD)는 구동 회로(DC)로부터 제공된 구동 전류에 대응하여 소정 휘도의 빛을 방출할 수 있다.
설명의 편의상, 제1 및 제2 전극들(CNE1, CNE2)이 기판(SUB) 상에 바로 제공되는 것으로 도시하였으나 이에 한정되는 것은 아니다. 예를 들어, 제1 및 제2 전극들(CNE1, CNE2)과 기판(SUB) 사이에는 표시 장치가 패시브 매트릭스 또는 액티브 매트릭스로 구동되기 위한 구성 요소가 더 제공될 수 있다.
몇몇 실시예에서, 제1 및 제2 전극들(CNE1, CNE2) 상에는 보호층(미도시)이 배치될 수 있다. 보호층은 제1 및 제2 전극들(CNE1, CNE2)이 외부로 노출되지 않게 하여 제1 및 제2 전극들(CNE1, CNE2)의 부식을 방지할 수 있다. 또한, 보호층은 발광 소자(LD)로 산소 및 수분 등이 침투하는 것을 방지하는 봉지층의 역할을 수행할 수도 있다.
보호층은 무기 재료로 이루어진 무기 절연막 또는 유기 재료로 이루어진 유기 절연막을 포함할 수 있다. 보호층은 단일층으로 이루어질 수 있으나, 이에 한정되는 것은 아니며, 다중층으로 이루어질 수 있다.
몇몇 실시예에서, 기판(SUB) 상에는 오버코트층(미도시)이 더 제공될 수 있다. 오버코트층은 그 하부에 배치된 다양한 구성들에 의해 발생된 단차를 완화시키는 평탄화층일 수 있다.
이하, 표시 장치의 다른 실시예들에 대해 설명한다. 이하의 실시예들에서 이전에 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로 지칭하고, 그 설명을 생략하거나 간략화하며, 차이점을 위주로 설명하기로 한다.
도 8은 도 6a에 도시된 유기 패턴의 내부에 파장 변환 입자가 배치되는 실시예를 도시한 것으로, 도 5의 VI-VI' 선에 대응되는 단면도이다.
도 8을 참조하면, 화소(PXL_1)는 유기 패턴(RSP_1)의 내부에 분산되어 배치된 파장 변환 입자(WC) 및 산란 입자(SCT)를 포함할 수 있다.
파장 변환 입자(WC)는 입사광의 피크 파장을 다른 특정 피크 파장으로 변환 또는 시프트할 수 있다. 즉, 파장 변환 입자(WC)는 입사광의 색을 변환할 수 있다.
예를 들어, 발광 소자(LD)는 유기 패턴(RSP_1)의 파장 변환 입자(WC)에 청색광을 제공할 수 있고, 파장 변환 입자(WC)는 발광 소자(LD)로부터 제공된 청색광을 다른 색(예컨대, 적색 또는 녹색)의 광으로 변환하여 방출할 수 있다.
파장 변환 입자(WC)의 예로는, 양자점, 양자 막대, 또는 형광체 등을 들 수 있다. 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정 파장의 광을 방출하는 입자상 물질일 수 있다.
양자점은 반도체 나노 결정 물질일 수 있다. 양자점은 조성 및 크기에 따라 특정 밴드갭을 가져 빛을 흡수한 후, 고유의 파장을 갖는 빛을 방출할 수 있다. 양자점의 반도체 나노 결정의 예로는 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합 등을 들 수 있다.
예를 들어, IV족계 나노 결정은 실리콘(Si), 게르마늄(Ge), 또는 탄화규소(silicon carbide, SiC), 규소-게르마늄(SiGe) 등의 이원소 화합물 등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또, II-VI족계 화합물 나노 결정은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물 등의 이원소 화합물, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물 등의 삼원소 화합물, 또는 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물 등의 사원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또한, III-V족계 화합물 나노 결정은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물 등의 이원소 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InNP, InNAs, InNSb, InPAs, InPSb 및 이들의 혼합물 등의 삼원소 화합물, 또는 GaAlNP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물 등의 사원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
IV-VI족계 나노 결정은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물 등의 이원소 화합물, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물 등의 삼원소 화합물, 또는 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물 등의 사원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
양자점의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 제한되지 않으나, 예를 들어 구형, 피라미드형, 다중 가지형(multi-arm) 또는 큐빅 형태의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등을 들 수 있다. 전술한 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재할 수 있다.
양자점은 상술한 나노 결정을 포함하는 코어 및 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다. 양자점의 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층의 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 쉘은 단일층 또는 다중층일 수 있다. 양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또한, 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
상술한 양자점이 방출하는 광은 약 45nm 이하의 발광 파장 스펙트럼 반치폭(full width of half maximum, FWHM)을 가질 수 있으며 이를 통해 표시 장치가 표시하는 색의 색 순도와 색 재현성을 개선할 수 있다. 또한, 양자점에 의해 방출되는 광은 입사광의 입사 방향과 무관하게 여러 방향을 향하여 방출될 수 있다. 이를 통해 표시 장치의 측면 시인성을 개선할 수 있다.
유기 패턴(RSP_1)의 내부에는 산란 입자(SCT)가 더 배치될 수 있다. 산란 입자(SCT)는 유기 패턴(RSP_1)과 상이한 굴절률을 가지고 유기 패턴(RSP_1)과 광학 계면을 형성할 수 있다. 산란 입자(SCT)는 투과광의 적어도 일부를 산란 시킬 수 있는 재료이면 특별히 제한되지 않으나, 예를 들어 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2)과 같은 금속 산화물 입자일 수 있다.
산란 입자(SCT)는 입사광의 입사 방향과 무관하게 무작위한 방향으로 광을 산란 시킬 수 있다. 이를 통해, 표시 장치의 측면 시인성을 향상시킬 수 있다.
도 9는 또 다른 실시예에 따른 화소의 평면도이다. 도 10은 도 9의 X-X' 선을 따라 자른 단면도이다.
도 9 및 도 10의 실시예는 앞서 상술한 도 5 및 도 6a의 실시예와 달리 기판(SUB) 상에 제1 및 제2 반사 패턴(RFP1, RFP2)이 더 배치되는 점에서 차이가 있고, 이 외의 구성은 동일하거나 유사한 바, 차이점을 위주로 설명한다.
도 9 및 도 10을 참조하면, 기판(SUB) 상에는 제1 반사 패턴(RFP1) 및 제2 반사 패턴(RFP2)이 배치될 수 있다. 제1 반사 패턴(RFP1)은 제1 뱅크(BNK1) 및 제1 뱅크(BNK1) 상에 배치된 제1 반사층(RFL1)을 포함할 수 있다. 제2 반사 패턴(RFP2)은 제2 뱅크(BNK2) 및 제2 뱅크(BNK2) 상에 배치된 제2 반사층(RFL2)을 포함할 수 있다.
제1 및 제2 뱅크들(BNK1, BNK2)은 그 상부에 제공된 제1 및 제2 반사층들(RFL1, RFL2)과 함께 발광 소자(LD)들 각각에서 출사된 광의 출사 효율을 향상시키는 반사 부재로 기능할 수 있다.
제1 뱅크(BNK1) 및 제2 뱅크(BNK2)는 기판(SUB) 상에 제공될 수 있다. 제1 뱅크(BNK1)와 제2 뱅크(BNK2)의 사이에는 발광 소자(LD)가 배치되는 공간이 마련될 수 있다. 일 실시예로 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)는 하나의 발광 소자(LD)의 길이 이상으로 기판(SUB) 상에서 제2 방향(DR2)을 따라 이격될 수 있고, 제1 방향(DR1)을 따라 연장할 수 있다.
제1 및 제2 뱅크들(BNK1, BNK2)은 유기 재료 또는 무기 재료를 포함하는 절연 물질일 수 있으나, 제1 및 제2 뱅크들(BNK1, BNK2)의 재료가 이에 한정되지 않는다.
또한, 제1 및 제2 뱅크들(BNK1, BNK2)은 각각 측면이 소정 각도로 경사진 사다리꼴 형상을 가질 수 있으나, 제1 및 제2 뱅크들(BNK1, BNK2)의 형상이 이에 한정되는 것은 아니며, 반타원형, 원형, 사각형 등의 다양한 형상을 가질 수 있다.
제1 반사층(RFL1) 및 제2 반사층(RFL2) 각각은 대응하는 뱅크들(BNK1, BNK2) 상에 제공될 수 있다. 예를 들어, 제1 반사층(RFL1)은 제1 뱅크(BNK1) 상에 제공되고, 제2 반사층(RFL2)은 제2 뱅크(BNK2) 상에 제공될 수 있다.
제1 및 제2 반사층들(RFL1, RFL2)은 제1 및 제2 뱅크들(BNK1, BNK2)의 형상에 대응되게 제공될 수 있다. 따라서, 제1 반사층(RFL1)은 제1 뱅크(BNK1)의 경사도에 대응되는 형상을 가질 수 있고, 제2 반사층(RFL2)은 제2 뱅크(BNK2)의 경사도에 대응되는 형상을 가질 수 있다.
제1 및 제2 반사층들(RFL1, RFL2)은 기판(SUB) 상에서 하나의 발광 소자(LD)를 사이에 두고 제2 방향(DR2)을 따라 서로 이격되고, 제1 방향(DR1)을 따라 연장되도록 제공될 수 있다.
일 실시예에 있어서, 제1 반사층(RFL1)은 발광 소자(LD)들 각각의 제1 단부(EP1)에 인접하게 배치되고, 제2 반사층(RFL2)은 발광 소자(LD)들 각각의 제2 단부(EP2)에 인접하게 배치될 수 있다. 제1 반사층(RFL1)과 제2 반사층(RFL2)은 동일 평면 상에 배치될 수 있으며, 동일한 높이를 가질 수 있다.
제1 및 제2 반사층들(RFL1, RFL2)은 반사성 재료로 이루어질 수 있다. 반사성 재료로는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 이들의 합금과 같은 금속 등이 포함될 수 있다. 다만, 제1 및 제2 반사층들(RFL1, RFL2)의 재료는 일정한 반사율을 갖는 재료라면 상술한 재료들에 한정되지 않는다.
제1 및 제2 반사층들(RFL1, RFL2)은 제1 및 제2 뱅크들(BNK1, BNK2)의 형상에 대응되는 형상을 갖기 때문에, 발광 소자(LD)들 각각의 양 단부들(EP1, EP2)로부터 출사된 광은 제1 및 제2 반사층들(RFL1, RFL2)에 의해 반사되어 제3 방향(DR3)으로 더욱 진행될 수 있다. 따라서, 표시 장치의 출광 효율이 향상될 수 있다.
몇몇 실시예에서, 제1 및 제2 반사층들(RFL1, RFL2)은 생략될 수 있다. 이 경우, 제1 및 제2 뱅크들(BNK1, BNK2)은 반사성 물질을 포함하여 발광 소자(LD)로부터 제공된 광을 제3 방향(DR3)으로 반사할 수도 있다.
도 11a 내지 도 11h는 도 5 내지 도 7에 도시된 하나의 화소의 제조 방법을 순차적으로 도시한 개략적인 도면들이다. 이하에서는, 도 5 내지 도 7에 도 11a 내지 도 11h를 더 결부하여 표시 장치의 제조 방법을 자세히 설명한다.
도 5, 도 6a, 도 7, 및 도 11a 내지 도 11c를 참조하면, 그라비어 기판(GRV)에는 복수의 요홈(HL)이 형성될 수 있다. 각각의 요홈(HL)은 발광 소자(LD)가 투입되는 영역일 수 있다. 각 요홈(HL)들은 제1 방향(DR1)을 따라 일정 간격으로 형성될 수 있다.
이어, 복수의 요홈(HL)이 형성된 그라비어 기판(GRV) 상에 발광 소자 혼합 잉크(INK)를 도포할 수 있다. 발광 소자 혼합 잉크(INK)는 그라비어 기판(GRV)의 요홈(HL)들을 충진할 수 있다.
발광 소자 혼합 잉크(INK)는 베이스 수지(BR) 및 베이스 수지(BR) 내에 분산된 발광 소자들(LDS)을 포함할 수 있다. 발광 소자 혼합 잉크(INK) 내의 발광 소자들(LDS)은 그라비어 기판(GRV)에 형성된 요홈(HL)에 투입될 수 있고, 각 요홈(HL)마다 하나의 발광 소자(LD)가 투입될 수 있다.
각 요홈(HL)의 형상은 발광 소자(LD)의 형상과 유사할 수 있다. 즉, 평면상 요홈(HL)의 형상은 발광 소자(LD)와 같이 등변 사다리꼴 형상일 수 있다. 평면상 요홈(HL)의 상면의 폭(H1)은 요홈(HL)의 하면의 폭(H2)보다 작을 수 있다. 또한, 요홈(HL)의 상면 및 하면 간의 거리(H3)(또는, 요홈(HL)의 제2 방향(DR2)의 폭)는 상면의 폭(H1) 및 하면의 폭(H2)보다 클 수 있다.
평면상, 요홈(HL)의 상면의 폭(H1)은 발광 소자(LD)의 상면의 폭(L1)보다 크고, 발광 소자(LD)의 하면의 폭(L2)보다 작을 수 있다. 요홈(HL)의 하면의 폭(H2)은 발광 소자(LD)의 하면의 폭(L2)보다 크고, 발광 소자(LD)의 하면의 폭(L2)의 1.5배 이하일 수 있다. 또한, 요홈(HL)의 제2 방향(DR2)의 폭(H3)은 발광 소자(LD)의 높이(L3)보다 크고, 발광 소자(LD)의 높이(L3)의 1.5배 이하일 수 있다.
이에 따라, 평면상 요홈(HL)의 면적은 발광 소자(LD)의 면적보다 넓게 형성되어 발광 소자(LD)가 요홈(HL) 내에 안정적으로 배치될 수 있다. 또한, 요홈(HL)의 면적을 하나의 발광 소자(LD)만 투입될 수 있도록 조절하므로, 하나의 요홈(HL) 내에 두 개 이상의 발광 소자(LD)가 투입되는 것을 방지할 수 있다.
그런 다음, 블레이드(DOC)를 이용하여, 요홈(HL) 내에 배치된 베이스 수지(BR) 및 발광 소자(LD)를 제외한 나머지 잉크들을 제거하고, 그라비어 기판(GRV)의 표면을 고르게 할 수 있다.
블레이드(DOC)는 제1 방향(DR1)을 따라 그라비어 기판(GRV)의 표면을 긁어낼 수 있다(scrape). 블레이드(DOC)에 의해 요홈(HL)에 충진되지 않은 발광 소자 혼합 잉크(INK)는 제1 방향(DR1)으로 이동할 수 있고, 충진되지 않은 요홈(HL)에 발광 소자 혼합 잉크(INK)가 투입될 수 있다.
도 5, 도 6a, 도 7, 및 도 11d를 참조하면, 블랭킷(BLK)을 회전 및 이동시키면서, 그라비어 기판(GRV)의 요홈(HL) 내에 충진된 발광 소자 혼합 잉크(INK')를 블랭킷(BLK)에 전이시킬 수 있다.
블랭킷(BLK)의 표면에는 일체로 형성된 수지 필름(미도시)이 위치할 수 있고, 수지 필름은 그라비어 기판(GRV) 보다 높은 표면 장력을 가질 수 있다. 이에 따라, 블랭킷(BLK)의 이동에 따라 요홈(HL) 내에 충진된 발광 소자 혼합 잉크(INK')는 블랭킷(BLK)으로 전이될 수 있다.
다른 실시예로 블랭킷(BLK)은 이동하지 않고 회전 운동만 할 수 있다. 이 경우, 블랭킷(BLK)과 접촉하는 그라비어 기판(GRV)이 일 방향(예컨대, 제1 방향(DR1)의 반대 방향)으로 이동하며 요홈(HL) 내에 충진된 발광 소자 혼합 잉크(INK')를 블랭킷(BLK)으로 전이할 수 있다.
도 5, 도 6a, 도 7, 도 11e, 및 도 11f를 참조하면, 발광 소자 혼합 잉크(INK')가 부착된 블랭킷(BLK)을 기판(SUB) 상에 배치하고, 블랭킷(BLK)을 회전 및 이동시키면서, 블랭킷(BLK)에 부착되어 있는 발광 소자 혼합 잉크(INK')를 기판(SUB) 상에 전사할 수 있다.
이 때, 기판(SUB)의 표면 장력은 블랭킷(BLK) 표면에 위치하는 수지 필름(미도시)의 표면 장력보다 클 수 있다. 또한, 블랭킷(BLK)은 기판(SUB)에 압력을 가할 수 있다. 따라서, 블랭킷(BLK)의 표면에 부착된 발광 소자 혼합 잉크(INK')는 기판(SUB) 상에 전사될 수 있다.
기판(SUB) 상에 전사된 발광 소자 혼합 잉크(INK")는 베이스 수지(BR)의 표면 장력에 의해 대체적으로 둥근 표면을 가질 수 있다. 베이스 수지(BR)는 발광 소자(LD)를 완전히 커버하여 기판(SUB) 상에 고정할 수 있다.
일 실시예로, 발광 소자(LD)는 베이스 수지(BR)보다 높은 밀도를 가질 수 있고, 이에 따라 발광 소자(LD)는 기판(SUB) 측으로 이동할 수 있으며, 발광 소자(LD)의 적어도 일부가 기판(SUB)에 접촉할 수 있다.
기판(SUB) 상에 전사된 발광 소자 혼합 잉크(INK")는 제1 방향(DR1)을 따라 일정 간격으로 배치될 수 있고, 발광 소자 혼합 잉크(INK") 내의 발광 소자(LD)는 모두 동일한 방향으로 배열될 수 있다. 예컨대, 발광 소자(LD)의 제1 단부(EP1)는 제2 방향(DR2)의 반대 방향을 향하고, 발광 소자(LD)의 제2 단부(EP2)는 제2 방향(DR2)을 향할 수 있다.
다른 실시예로 블랭킷(BLK)은 이동하지 않고 회전 운동만 할 수 있다. 이 경우, 블랭킷(BLK)과 접촉하는 기판(SUB)이 일 방향(예컨대, 제1 방향(DR1)의 반대 방향)으로 이동하며 블랭킷(BLK)의 표면에 부착된 발광 소자 혼합 잉크(INK')를 기판(SUB)으로 전사할 수 있다.
도 5, 도 6a, 도 7, 도 11g, 및 도 11h를 참조하면, 발광 소자(LD)의 제1 단부(EP1) 및 제2 단부(EP2)를 덮는 베이스 수지(BR)의 일부를 제거하여 발광 소자(LD)의 제1 단부(EP1) 및 제2 단부(EP2)가 외부로 노출되도록 할 수 있다.
발광 소자(LD)의 제1 단부(EP1) 및 제2 단부(EP2)를 덮는 베이스 수지(BR)만 제거하여 유기 패턴(RSP)을 형성할 수 있다. 유기 패턴(RSP)은 발광 소자(LD)의 측면 및 기판(SUB)의 일부를 덮을 수 있고, 각 발광 소자(LD) 상에 배치된 각 유기 패턴(RSP)들은 서로 이격될 수 있다.
그런 다음, 기판(SUB) 상에 제1 전극(CNE1) 및 제2 전극(CNE2)을 형성할 수 있다. 제1 전극(CNE1) 및 제2 전극(CNE2)은 제1 방향(DR1)을 따라 연장되도록 형성될 수 있다.
상술한 바와 같이, 제1 전극(CNE1) 및 제2 전극(CNE2) 각각은 투명한 도전성 재료로 구성될 수 있다. 예를 들어, 투명한 도전성 재료는 ITO, IZO, ITZO 등을 포함할 수 있다.
제1 전극(CNE1) 및 제2 전극(CNE2)은 발광 소자(LD)와 부분적으로 중첩할 수 있다. 일 실시예로 제1 전극(CNE1)은 발광 소자(LD)의 제1 단부(EP1)와 중첩하고, 제2 전극(CNE2)은 발광 소자(LD)의 제2 단부(EP2)와 중첩할 수 있다. 이에 따라, 제1 전극(CNE1) 및 제2 전극(CNE2)은 발광 소자(LD)와 전기적으로 연결될 수 있고, 발광 소자(LD)에 구동 신호를 제공할 수 있다.
상술한 바와 같이, 그라비어 오프셋 인쇄(Gravure offset printing) 방식에 의해 발광 소자(LD)를 기판(SUB) 상에 배치하는 경우, 발광 소자(LD)를 일정 간격으로 균일하게 배치할 수 있고, 발광 소자(LD)들이 동일한 방향으로 정렬되도록 배치할 수 있다. 이에 따라, 기판(SUB) 상에 배치된 발광 소자(LD)를 정렬하기 위한 구성들(예컨대, 정렬 배선) 및 정렬 공정이 불필요하므로, 제조 비용이 절감될 수 있다.
한편, 그라비어 기판(GRV)에 형성된 요홈(HL)의 형상은 상술한 바에 한정되지 않는다. 요홈(HL)의 형상은 제작 조건에 따라 다양하게 변경이 가능하고, 이에 따라 발광 소자(LD)의 정렬 방향, 정렬 위치 등이 다양하게 변경될 수 있다. 즉, 요홈(HL)의 형상 및 위치 등을 조절하여 발광 소자(LD)를 기판(SUB) 상에 원하는 방향 및 위치로 배치할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1000: 표시 장치 LD: 발광 소자
DA: 표시 영역 NDA: 비표시 영역
PXL: 화소 SUB: 기판
CNE1: 제1 전극 CNE2: 제2 전극
RFP1, RFP2: 제1 및 제2 반사 패턴 BNK1, BNK2: 제1 및 제2 뱅크
RFL1, RFL2: 제1 및 제2 반사층 RSP: 유기 패턴
WC: 파장 변환 입자 SCT: 산란 입자
EP1, EP2: 제1 및 제2 단부 GRV: 그라비어 기판
BLK: 블랭킷 HL: 요홈
BR: 베이스 수지 DOC: 블레이드

Claims (20)

  1. 기판;
    상기 기판 상에 배치되고, 제1 면을 포함하는 제1 단부 및 상기 제1 면에 평행한 제2 면을 포함하는 제2 단부를 포함하는 발광 소자;
    상기 발광 소자를 커버하되, 상기 제1 면 및 상기 제2 면을 각각 노출하는 유기 패턴;
    상기 기판 상에 제공되고, 상기 제1 단부와 접촉하는 제1 전극; 및
    상기 기판 상에 제공되고, 상기 제1 전극과 상호 이격되며, 상기 제2 단부와 접촉하는 제2 전극을 포함하되,
    상기 제1 면의 면적은 상기 제2 면의 면적보다 작고,
    상기 유기 패턴의 상부면은 곡면인 표시 장치.
  2. 제1 항에 있어서,
    상기 유기 패턴의 상부면은 상기 기판의 두께 방향으로 돌출된 볼록면인 표시 장치.
  3. 제1 항에 있어서,
    상기 유기 패턴 내에 분산된 산란 입자를 더 포함하고, 상기 산란 입자는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 중 어느 하나인 표시 장치.
  4. 제1 항에 있어서,
    상기 유기 패턴 내에 분산된 파장 변환 입자를 더 포함하고, 상기 파장 변환 입자는 양자점인 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 면에 인접하여 배치된 제1 반사 패턴, 및
    상기 제2 면에 인접하여 배치된 제2 반사 패턴을 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 반사 패턴은 상기 기판 상에 배치된 제1 뱅크 및 상기 제1 뱅크의 표면을 따라 배치된 제1 반사층을 포함하고,
    상기 제2 반사 패턴은 상기 기판 상에 배치된 제2 뱅크 및 상기 제2 뱅크의 표면을 따라 배치된 제2 반사층을 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 전극은 상기 제1 반사 패턴과 중첩하여 상기 제1 반사층 상에 배치되고,
    상기 제2 전극은 상기 제2 반사 패턴과 중첩하여 상기 제2 반사층 상에 배치되는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 뱅크 및 상기 제2 뱅크는 각각 측면이 소정 각도로 경사진 사다리꼴 형상을 포함하는 표시 장치.
  9. 기판;
    상기 기판 상에 제1 방향을 따라 일정 간격으로 배치되고, 제1 면을 포함하는 제1 단부 및 상기 제1 면에 평행한 제2 면을 포함하는 제2 단부를 포함하는 발광 소자;
    상기 복수의 발광 소자들 상에 각각 배치되고, 상기 제1 면 및 상기 제2 면을 각각 노출하는 복수의 유기 패턴들; 및
    상기 기판 상에 제공되고, 상기 제1 방향에 교차하는 제2 방향을 따라 이격되며, 상기 제1 단부와 접촉하는 제1 전극 및 상기 제2 단부와 접촉하는 제2 전극을 포함하고,
    상기 복수의 유기 패턴 각각의 상부면은 상기 제1 방향 및 상기 제2 방향에 교차하는 제3 방향으로 돌출된 볼록면인 표시 장치.
  10. 제9 항에 있어서,
    상기 복수의 유기 패턴들은 서로 접촉하지 않고, 이격되어 배치된 표시 장치.
  11. 제9 항에 있어서,
    상기 복수의 유기 패턴들 내에 분산된 산란 입자를 더 포함하고, 상기 산란 입자는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 중 어느 하나인 표시 장치.
  12. 제11 항에 있어서,
    상기 복수의 유기 패턴들 내에 분산된 파장 변환 입자를 더 포함하고, 상기 파장 변환 입자는 양자점인 표시 장치.
  13. 제9 항에 있어서,
    상기 기판 상에 제공되고, 상기 제1 단부에 인접하여 배치된 제1 반사 패턴, 및 상기 제2 단부에 인접하여 배치된 제2 반사 패턴을 더 포함하는 표시 장치.
  14. 요홈이 형성된 그라비어 기판을 준비하는 단계;
    상기 요홈 내에 베이스 수지 및 상기 베이스 수지 내에 분산된 발광 소자를 포함하는 발광 소자 혼합 잉크를 충진하는 단계;
    상기 요홈 내에 충진된 상기 발광 소자 혼합 잉크를 블랭킷으로 전이하는 단계;
    상기 블랭킷에 전이된 상기 발광 소자 혼합 잉크를 기판 상에 전사하는 단계;
    상기 베이스 수지의 적어도 일부를 제거하여 유기 패턴을 형성하는 단계; 및
    상기 기판 상에 상기 발광 소자와 부분적으로 중첩하고, 일 방향을 따라 상호 이격된 제1 전극 및 제2 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 발광 소자는 제1 면 및 상기 제1 면에 평행한 제2 면을 포함하고, 상기 제1 면의 면적은 상기 제2 면의 면적보다 작으며,
    상기 유기 패턴을 형성하는 단계는 상기 제1 면 및 상기 제2 면을 노출하도록 상기 베이스 수지의 적어도 일부를 제거하는 단계를 포함하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 제1 전극은 상기 제1 면과 접촉하고, 상기 제2 전극은 상기 제2 면과 접촉하는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 유기 패턴의 상부면은 곡면인 표시 장치의 제조 방법.
  18. 제14 항에 있어서,
    상기 베이스 수지 및 상기 발광 소자를 충진하는 단계는,
    상기 그라비어 기판 상에 상기 발광 소자 혼합 잉크를 도포하는 단계; 및
    상기 그라비어 기판의 표면을 긁어내는 블레이드를 이용하여 상기 요홈 내부에 충진되지 않은 상기 발광 소자 혼합 잉크를 제거하는 단계를 포함하는 표시 장치의 제조 방법.
  19. 제14 항에 있어서,
    평면상 상기 요홈의 면적은 상기 발광 소자의 면적보다 크되, 상기 요홈 내에는 하나의 발광 소자만 충진되는 표시 장치의 제조 방법.
  20. 제14 항에 있어서,
    상기 그라비어 기판은 복수의 요홈들을 포함하되, 상기 복수의 요홈들은 일정 간격으로 이격되어 형성된 표시 장치의 제조 방법.
KR1020190074111A 2019-06-21 2019-06-21 표시 장치 및 그의 제조 방법 KR20200145951A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190074111A KR20200145951A (ko) 2019-06-21 2019-06-21 표시 장치 및 그의 제조 방법
EP20826169.3A EP3989285A4 (en) 2019-06-21 2020-03-11 DISPLAY DEVICE AND METHOD OF MANUFACTURING IT
US17/618,166 US20220328737A1 (en) 2019-06-21 2020-03-11 Display device and manufacturing method therefor
CN202080040331.1A CN113906567A (zh) 2019-06-21 2020-03-11 显示装置及其制造方法
PCT/KR2020/003401 WO2020256256A1 (ko) 2019-06-21 2020-03-11 표시 장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190074111A KR20200145951A (ko) 2019-06-21 2019-06-21 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200145951A true KR20200145951A (ko) 2020-12-31

Family

ID=74040197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190074111A KR20200145951A (ko) 2019-06-21 2019-06-21 표시 장치 및 그의 제조 방법

Country Status (5)

Country Link
US (1) US20220328737A1 (ko)
EP (1) EP3989285A4 (ko)
KR (1) KR20200145951A (ko)
CN (1) CN113906567A (ko)
WO (1) WO2020256256A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023214768A1 (ko) * 2022-05-06 2023-11-09 삼성디스플레이 주식회사 표시 장치의 제조 장치 및 표시 장치의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220285188A1 (en) * 2021-03-02 2022-09-08 Samsung Electronics Co., Ltd. Display transfer structure including light emitting elements and transferring method of light emitting elements

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2960838B2 (ja) * 1993-07-30 1999-10-12 シャープ株式会社 半導体装置及びその製造方法
JP4984433B2 (ja) * 2005-05-16 2012-07-25 大日本印刷株式会社 発光層の形成方法およびそれを用いた有機発光デバイスの製造方法
JP5409707B2 (ja) * 2011-06-15 2014-02-05 シャープ株式会社 半導体素子、半導体素子の製造方法、発光ダイオード、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置
US9705035B1 (en) * 2015-12-30 2017-07-11 Epistar Corporation Light emitting device
KR101814104B1 (ko) * 2016-01-14 2018-01-04 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102707509B1 (ko) * 2016-12-19 2024-09-23 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
US10439101B2 (en) * 2017-08-18 2019-10-08 Intel Corporation Micro light-emitting diode (LED) elements and display
KR102415812B1 (ko) * 2017-09-22 2022-07-01 삼성디스플레이 주식회사 발광 장치 및 발광 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023214768A1 (ko) * 2022-05-06 2023-11-09 삼성디스플레이 주식회사 표시 장치의 제조 장치 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
EP3989285A1 (en) 2022-04-27
CN113906567A (zh) 2022-01-07
WO2020256256A1 (ko) 2020-12-24
EP3989285A4 (en) 2023-07-19
US20220328737A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
KR102667926B1 (ko) 표시 장치
US10818820B2 (en) Display device
KR102685415B1 (ko) 표시패널 및 이를 포함하는 표시장치
US11769787B2 (en) Display device
KR102520554B1 (ko) 발광 장치 및 이를 구비한 표시 장치
US11903270B2 (en) Display device, method of manufacturing the same, and tiled display device having the same
US11871598B2 (en) Display device and method of manufacturing thereof
EP3989285A1 (en) Display device and manufacturing method therefor
US20230197909A1 (en) Display device
US11610869B2 (en) Display device and tiled display device having the same
KR20210157949A (ko) 표시 장치
KR20210142024A (ko) 표시 장치
US12074255B2 (en) Display device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right