KR20200131342A - 레지스트 및 에칭 모델링 - Google Patents
레지스트 및 에칭 모델링 Download PDFInfo
- Publication number
- KR20200131342A KR20200131342A KR1020207032376A KR20207032376A KR20200131342A KR 20200131342 A KR20200131342 A KR 20200131342A KR 1020207032376 A KR1020207032376 A KR 1020207032376A KR 20207032376 A KR20207032376 A KR 20207032376A KR 20200131342 A KR20200131342 A KR 20200131342A
- Authority
- KR
- South Korea
- Prior art keywords
- etch
- computer
- model
- resist
- segments
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 353
- 238000012546 transfer Methods 0.000 claims abstract description 86
- 238000013461 design Methods 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 238000005530 etching Methods 0.000 claims abstract description 64
- 238000007689 inspection Methods 0.000 claims abstract description 45
- 238000011161 development Methods 0.000 claims abstract description 37
- 238000000206 photolithography Methods 0.000 claims abstract description 24
- 238000012360 testing method Methods 0.000 claims abstract description 20
- 238000004590 computer program Methods 0.000 claims abstract description 18
- 230000008569 process Effects 0.000 claims description 255
- 235000012431 wafers Nutrition 0.000 claims description 58
- 238000000235 small-angle X-ray scattering Methods 0.000 claims description 7
- 238000011981 development test Methods 0.000 claims 2
- 230000006870 function Effects 0.000 abstract description 93
- 238000004519 manufacturing process Methods 0.000 description 92
- 239000004065 semiconductor Substances 0.000 description 69
- 238000005457 optimization Methods 0.000 description 58
- 238000004088 simulation Methods 0.000 description 53
- 238000006243 chemical reaction Methods 0.000 description 40
- 239000000463 material Substances 0.000 description 30
- 230000003287 optical effect Effects 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 20
- 238000002474 experimental method Methods 0.000 description 19
- 230000004044 response Effects 0.000 description 16
- 238000012512 characterization method Methods 0.000 description 13
- 238000004364 calculation method Methods 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 12
- 238000000151 deposition Methods 0.000 description 11
- 230000008021 deposition Effects 0.000 description 11
- 238000005259 measurement Methods 0.000 description 9
- 230000003542 behavioural effect Effects 0.000 description 7
- 238000012937 correction Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 239000000047 product Substances 0.000 description 7
- 239000000376 reactant Substances 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 238000004627 transmission electron microscopy Methods 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 230000001066 destructive effect Effects 0.000 description 6
- 230000004907 flux Effects 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 238000001228 spectrum Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 239000006185 dispersion Substances 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 5
- 238000011065 in-situ storage Methods 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 239000012071 phase Substances 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- 238000005389 semiconductor device fabrication Methods 0.000 description 5
- 241000894007 species Species 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000013528 artificial neural network Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005670 electromagnetic radiation Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 238000002310 reflectometry Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000013527 convolutional neural network Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000013400 design of experiment Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 230000036962 time dependent Effects 0.000 description 3
- 238000003917 TEM image Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000013386 optimize process Methods 0.000 description 2
- 230000002085 persistent effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000011112 process operation Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000004626 scanning electron microscopy Methods 0.000 description 2
- 238000012706 support-vector machine Methods 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- 206010024769 Local reaction Diseases 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005520 electrodynamics Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 238000013404 process transfer Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 238000007637 random forest analysis Methods 0.000 description 1
- 230000000306 recurrent effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007086 side reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 239000008247 solid mixture Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000010183 spectrum analysis Methods 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000010977 unit operation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/80—Etching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
Abstract
컴퓨터 구현된 방법들 및 컴퓨터 프로그램 제품들이 포토리소그래피에 의해 생성된 피처들에 대한 리소그래피 포토마스크들 상의 세그먼트들과 관련한 전달 함수들을 생성하고 이러한 세그먼트들을 사용하여 에칭하는 인스트럭션들을 갖는다. 이러한 방법들은 이하의 요소들: (a) 레지스트가 도포되고 설계 레이아웃 세그먼트들의 세트를 사용하여 패터닝된 하나 이상의 제 1 테스트 기판들로부터 생성된 현상 검사 후 계측법 결과들을 수신하는 단계; (b) 레지스트가 도포되고 설계 레이아웃 세그먼트들의 세트를 사용하여 패터닝된 후 에칭된 하나 이상의 제 2 테스트 기판들로부터 생성된 에칭 검사 후 계측법 결과들을 수신하는 단계; 및 (c) 대응하는 현상 검사 후 계측법 결과들 및 대응하는 에칭 검사 후 계측법 결과들과 함께 설계 레이아웃 세그먼트들의 세트를 사용하여 전달 함수를 생성하는 단계를 특징으로 할 수도 있다.
Description
참조로서 인용
PCT 신청 양식이 본 출원의 일부로서 본 명세서와 동시에 제출되었다. 본 출원이 동시에 제출된 PCT 신청 양식에서 식별된 바와 같이 우선권 또는 이익을 주장하는 출원 각각은 전체가 모든 목적들을 위해 참조로서 인용되었다.
플라즈마-보조된 에칭 프로세스들과 같은 반도체 디바이스 제조 동작들의 성능은 종종 반도체 디바이스 프로세싱 워크플로우의 성공에 필수적이다. 그러나, 에칭 프로세스들 및/또는 이들과 연관된 툴들 (예를 들어, 에칭 반응기들, 리소그래피 마스크들, 등) 의 최적화 또는 튜닝 (tuning) 은 종종 목표된 타깃 피처 프로파일을 생성하기 위해 에칭 프로세스 파라미터들 또는 툴 컴포넌트 설계들을 수동으로 조정하는 숙련자를 수반하여, 기술적으로 어렵고 시간 소모적으로 판명될 수도 있다. 마스크 설계들 및 목표된 에칭 프로파일을 담당하는 프로세스 파라미터들을 결정하기 위한 자동화된 절차들을 개발하는데 어느 정도 진전이 이루어졌지만, 많은 작업들이 아직 남아 있다.
본 명세서에 포함된 배경기술 및 맥락상 기술들 (contextual descriptions) 은 단지 본 개시의 맥락을 일반적으로 제시할 목적이다. 본 개시의 많은 부분은 발명자들의 업적을 제시하고, 이러한 업적이 배경기술 섹션에 기술되거나 본 명세서의 다른 곳에서 맥락으로 제시된다는 이유만으로, 종래기술로 인정되는 것을 의미하지 않는다.
본 개시의 특정한 양태들은 포토리소그래피에 의해 생성된 피처들에 대한 리소그래피 포토마스크들 상의 세그먼트들과 관련한 전달 함수를 생성하고 세그먼트들을 사용하여 에칭하는 방법에 관련된다. 일부 실시예들에서, 방법들은 이하의 단계들: (a) 설계 레이아웃 세그먼트들의 세트를 수신하는 단계; (b) 입력들로서 설계 레이아웃 세그먼트들의 세트가 제공되는 컴퓨터 레지스트 모델로부터 레지스트 피처 프로파일들을 결정하는 단계; (c) 입력들로서 레지스트 피처 프로파일들이 제공되는 컴퓨터 에칭 모델로부터 에칭 피처 프로파일들을 결정하는 단계; 및 (d) 설계 레이아웃 세그먼트들의 세트 및 대응하는 에칭 피처 프로파일들을 사용하여 전달 함수를 생성하는 단계를 특징으로 할 수도 있다. 방법들 중 일부는 리소그래피 마스크에 대해 설계 레이아웃을 결정하도록 전달 함수의 역을 적용하는 단계를 부가적으로 포함한다.
특정한 실시예들에서, 설계 레이아웃 세그먼트들은 GDS 포맷으로 제공된 클립들 또는 게이지들이다. 특정한 실시예들에서, 레지스트 피처 프로파일들 및/또는 에칭 피처 프로파일들은 3차원으로 제공된다.
특정한 실시예들에서, 방법들은 설계 클립 라이브러리를 형성하도록 하나 이상의 클립들을 사용하여 포토리소그래피가 수행된 웨이퍼들의 계측법 결과들을 사용함으로써 컴퓨터 레지스트 모델을 최적화하는 단계를 부가적으로 포함한다. 일부 이러한 실시예들에서, 컴퓨터 레지스트 모델을 최적화하는 단계는 단계 (b) 전에 수행된다. 특정한 실시예들에서, 방법들은 설계 클립 라이브러리를 형성하도록 하나 이상의 클립들을 사용하여 포토리소그래피 및 에칭이 수행된 웨이퍼들의 계측법 결과들을 사용함으로써 컴퓨터 에칭 모델을 최적화하는 단계를 부가적으로 포함한다. 일부 이러한 실시예들에서, 컴퓨터 에칭 모델을 최적화하는 단계는 단계 (c) 전에 수행된다.
일부 경우들에서, 방법들은: (e) 매회 상이한 세트의 프로세스 조건들을 사용하여, 컴퓨터 에칭 모델을 복수 회 실행하는 단계, 및 (f) 단계 (e) 동안 생성된 컴퓨터 에칭 모델의 출력들로부터, 에칭 챔버의 동작 동안 사용을 위해 선택된 세트의 프로세스 조건들을 식별하는 단계를 부가적으로 포함한다.
본 개시의 특정한 양태들은 포토리소그래피에 의해 생성된 피처들에 대한 리소그래피 포토마스크들 상의 세그먼트들과 관련한 전달 함수를 생성하고 세그먼트들을 사용하여 에칭하게 하기 위한 컴퓨터 실행가능한 인스트럭션들이 제공되는 비일시적 컴퓨터 판독가능 매체를 포함하는 컴퓨터 프로그램 제품에 관한 것이다. 컴퓨터 실행가능한 인스트럭션들은: (a) 설계 레이아웃 세그먼트들의 세트를 수신하고; (b) 입력들로서 설계 레이아웃 세그먼트들의 세트가 제공되는 컴퓨터 레지스트 모델로부터 레지스트 피처 프로파일들을 결정하고; (c) 입력들로서 레지스트 피처 프로파일들이 제공되는 컴퓨터 에칭 모델로부터 에칭 피처 프로파일들을 결정하고; 그리고 (d) 설계 레이아웃 세그먼트들의 세트 및 대응하는 에칭 피처 프로파일들을 사용하여 전달 함수를 생성하기 위한 인스트럭션들을 포함할 수도 있다. 특정한 구현예들에서, 컴퓨터 실행가능한 인스트럭션들은 리소그래피 마스크에 대해 설계 레이아웃을 결정하도록 전달 함수의 역을 적용하기 위한 컴퓨터 실행가능 인스트럭션들을 부가적으로 포함한다.
일부 컴퓨터 프로그램 제품들에 대해, 설계 레이아웃 세그먼트들은 GDS 포맷으로 제공된 클립들 또는 게이지들이다. 일부 컴퓨터 프로그램 제품들에 대해, 레지스트 피처 프로파일들 및/또는 에칭 피처 프로파일들은 3차원으로 제공된다.
특정한 구현예들에서, 컴퓨터 실행가능한 인스트럭션들은 설계 클립 라이브러리를 형성하도록 하나 이상의 클립들을 사용하여 포토리소그래피가 수행된 웨이퍼들의 계측법 결과들을 사용함으로써 컴퓨터 레지스트 모델을 최적화하기 위한 인스트럭션들을 부가적으로 포함한다. 예로서, 컴퓨터 레지스트 모델을 최적화하기 위한 인스트럭션들이 (b) 를 위한 인스트럭션들 전에 실행되도록 배열될 수도 있다. 특정한 구현예들에서, 컴퓨터 실행가능한 인스트럭션들은 설계 클립 라이브러리를 형성하도록 하나 이상의 클립들을 사용하여 포토리소그래피 및 에칭이 수행된 웨이퍼들의 계측법 결과들을 사용함으로써 컴퓨터 에칭 모델을 최적화하기 위한 인스트럭션들을 부가적으로 포함한다. 예로서, 컴퓨터 에칭 모델을 최적화하기 위한 인스트럭션들이 (c) 를 위한 인스트럭션들 전에 실행되도록 배열될 수도 있다.
특정한 구현예들에서, 컴퓨터 실행가능한 인스트럭션들은: (e) 매회 상이한 세트의 프로세스 조건들을 사용하여, 컴퓨터 에칭 모델을 복수 회 실행하고, 그리고 (f) (e) 동안 생성된 컴퓨터 에칭 모델의 출력들로부터, 에칭 챔버의 동작 동안 사용을 위해 선택된 세트의 프로세스 조건들을 식별하기 위한 인스트럭션들을 부가적으로 포함한다.
본 개시의 다른 양태는 컴퓨터 시스템으로 하여금 포토리소그래피에 의해 생성된 피처들에 대한 리소그래피 포토마스크들 상의 세그먼트들과 관련한 전달 함수를 생성하고 세그먼트들을 사용하여 에칭하는 방법에 관련된다. 이러한 방법들은 이하의 요소들: (a) 레지스트가 도포되고 설계 레이아웃 세그먼트들의 세트를 사용하여 패터닝된 하나 이상의 제 1 테스트 기판들로부터 생성된 현상 검사 후 계측법 결과들을 수신하는 단계; (b) 레지스트가 도포되고 설계 레이아웃 세그먼트들의 세트를 사용하여 패터닝된 후 에칭된 하나 이상의 제 2 테스트 기판들로부터 생성된 에칭 검사 후 계측법 결과들을 수신하는 단계; 및 (c) 대응하는 현상 검사 후 계측법 결과들 및 대응하는 에칭 검사 후 계측법 결과들과 함께 설계 레이아웃 세그먼트들의 세트를 사용하여 전달 함수를 생성하는 단계를 특징으로 할 수도 있다. 특정한 실시예들에서, 전달 함수를 생성하는 단계는 예측된 현상 후 레지스트 프로파일들의 세트를 제공하기 위해 컴퓨터 레지스트 모델을 복수 회 실행하는 단계를 수반한다.
일부 경우들에서, 방법들은 현상 검사 후 계측법 결과들을 사용하여 컴퓨터 레지스트 모델을 캘리브레이팅하는 단계를 부가적으로 포함한다. 일부 경우들에서, 방법들은 에칭 검사 후 계측법 결과들을 사용하여 컴퓨터 에칭 모델을 캘리브레이팅하는 단계를 부가적으로 포함한다. 일부 예들에서, 전달 함수를 생성하는 단계는 예측된 에칭 피처 프로파일들의 세트를 제공하도록 컴퓨터 에칭 모델을 복수 회 실행하는 단계를 포함한다.
특정한 실시예들에서, 현상 검사 후 계측법 결과들 및 에칭 검사 후 계측법 결과들은 3차원으로 제공된다. 특정한 실시예들에서, 현상 검사 후 계측법 결과들 및 에칭 검사 후 계측법 결과들은 CD-SEM을 사용하여 x-y 윤곽들로 제공된다. 특정한 실시예들에서 현상 검사 후 계측법 결과들 및 에칭 검사 후 계측법 결과들은 TEM 기법 또는 CD-SAXS 기법을 사용하여 x-z 프로파일들로 제공된다.
특정한 실시예들에서, 설계 레이아웃 세그먼트들은 GDS 포맷으로 제공된 클립들 또는 게이지들을 포함한다. 일부 경우들에서, 리소그래피 마스크에 대해 설계 레이아웃을 결정하도록 전달 함수의 역을 적용하는 단계를 부가적으로 포함한다.
본 개시의 특정한 다른 양태들은 컴퓨터 시스템으로 하여금 포토리소그래피에 의해 생성된 피처들에 대한 리소그래피 포토마스크들 상의 세그먼트들과 관련한 전달 함수를 생성하고 세그먼트들을 사용하여 에칭하게 하기 위한 컴퓨터 실행가능한 인스트럭션들이 제공되는 비일시적 컴퓨터 판독가능 매체를 포함하는 컴퓨터 프로그램 제품에 관한 것이다. 컴퓨터 실행가능한 인스트럭션들은: (a) 레지스트가 도포되고 설계 레이아웃 세그먼트들의 세트를 사용하여 패터닝된 하나 이상의 제 1 테스트 기판들로부터 생성된 현상 검사 후 계측법 결과들을 수신하고; (b) 레지스트가 도포되고 설계 레이아웃 세그먼트들의 세트를 사용하여 패터닝된 후 에칭된 하나 이상의 제 2 테스트 기판들로부터 생성된 에칭 검사 후 계측법 결과들을 수신하고; 그리고 (c) 대응하는 현상 검사 후 계측법 결과들 및 대응하는 에칭 검사 후 계측법 결과들과 함께 설계 레이아웃 세그먼트들의 세트를 사용하여 전달 함수를 생성하기 위한 인스트럭션들을 포함할 수도 있다. 특정한 구현예들에서, 컴퓨터 실행가능한 인스트럭션들은 리소그래피 마스크에 대해 설계 레이아웃을 결정하도록 전달 함수의 역을 적용하기 위한 컴퓨터 실행가능 인스트럭션들을 부가적으로 포함한다.
특정한 구현예들에서, 컴퓨터 실행가능한 인스트럭션들은 현상 검사 후 계측법 결과들을 사용하여 컴퓨터 레지스트 모델을 캘리브레이팅하기 위한 컴퓨터 실행가능 인스트럭션들을 부가적으로 포함한다. 일부 예들에서, 전달 함수를 생성하기 위한 인스트럭션들은 예측된 현상 후 레지스트 프로파일들의 세트를 제공하도록 컴퓨터 레지스트 모델을 복수 회 실행하기 위한 인스트럭션들을 포함한다. 특정한 구현예들에서, 컴퓨터 실행가능한 인스트럭션들은 에칭 검사 후 계측법 결과들을 사용하여 컴퓨터 에칭 모델을 캘리브레이팅하기 위한 컴퓨터 실행가능 인스트럭션들을 부가적으로 포함한다. 일부 예들에서, 전달 함수를 생성하기 위한 인스트럭션들은 예측된 에칭 피처 프로파일들의 세트를 제공하도록 컴퓨터 에칭 모델을 복수 회 실행하는 인스트럭션들을 포함한다.
일부 컴퓨터 프로그램 제품들에 대해, 현상 검사 후 계측법 결과들 및 에칭 검사 후 계측법 결과들은 3차원으로 제공된다. 일부 컴퓨터 프로그램 제품들에 대해, 현상 검사 후 계측법 결과들 및 에칭 검사 후 계측법 결과들은 CD-SEM 생성된 이미지들의 x-y 윤곽들로 제공된다. 일부 컴퓨터 프로그램 제품들에 대해, 현상 검사 후 계측법 결과들 및 에칭 검사 후 계측법 결과들은 TEM 기법 또는 CD-SAXS 생성된 이미지들의 x-z 프로파일들로 제공된다. 일부 컴퓨터 프로그램 제품들에 대해, 설계 레이아웃 세그먼트들은 GDS 포맷으로 제공된 클립들 또는 게이지들을 포함한다.
본 개시의 이들 및 다른 특징들은 연관된 도면들을 참조하여 이하에 보다 상세히 제시될 것이다.
도 1은 레지스트 모델 및 에칭 모델을 최적화하고 리소그래픽 포토마스크 상의 패턴들 (및 이러한 패턴들을 포함하는 세그먼트들) 과 레지스트들 상으로 이러한 패턴들을 전사하고 후속하여 레지스트 패턴들 밑의 기판을 에칭함으로써 생성된 윤곽들 사이에 변환하는데 유용한 전달 함수를 생성하기 위한 다양한 동작들 (주로 계측법 동작들) 및 (통상적으로 소프트웨어로 구현된) 로직 모듈들을 도시하는 계통도이다.
도 2는 간략화되고 가상의 형태의 리소그래피 포토마스크 상의 세그먼트의 윤곽, 세그먼트를 사용하여 노출된 현상된 레지스트 피처의 윤곽, 및 레지스트 피처를 에칭 스루함 (etching through) 으로써 생성된 에칭 피처의 윤곽을 도시하는 도면이다.
도 3a는 설계 클립 라이브러리에서 채용되거나 그렇지 않으면 (i) 프로세스 시뮬레이션 모델 (예를 들어, 레지스트 모델 또는 에칭 모델) 을 최적화하고 그리고/또는 (ii) 근접 보정 전달 함수를 생성시 사용될 수도 있는 게이지들의 군들을 예시한다.
도 3b는 상이한 피처 사이즈들로 리소그래피에 의해 또는 리소그래피 프로세스의 레지스트 모델에 의해 생성된 게이지의 클립 (좌측 패널) 및 일련의 연관된 윤곽들을 예시한다.
도 4는 재료의 컨포멀한 층으로 코팅된 현상된 레지스트의 x-z 평면 TEM 마이크로그래프 (연회색 레지스트 피처들의 상단에 진회색 층) 를 도시한다.
도 5a 및 도 5b는 현상된 레지스트들의 피처들에 대한 x-z 프로파일들의 예들을 제시한다. 다양한 레지스트 피처 프로파일들이 도 5a에 예시된다.
도 5c는 현상된 레지스트 피처들 및 후속하여 피처들을 갖는 현상된 레지스트를 사용하여 생성된 에칭된 피처들의 예시적인 x-y 윤곽들을 예시한다.
도 6은 프로세스 시뮬레이션 모델들을 최적화 및/또는 사용하고, 그리고/또는 전달 함수들을 생성하기 위해 사용될 수도 있는 예시적인 컴퓨터 시스템을 도시한다.
도 2는 간략화되고 가상의 형태의 리소그래피 포토마스크 상의 세그먼트의 윤곽, 세그먼트를 사용하여 노출된 현상된 레지스트 피처의 윤곽, 및 레지스트 피처를 에칭 스루함 (etching through) 으로써 생성된 에칭 피처의 윤곽을 도시하는 도면이다.
도 3a는 설계 클립 라이브러리에서 채용되거나 그렇지 않으면 (i) 프로세스 시뮬레이션 모델 (예를 들어, 레지스트 모델 또는 에칭 모델) 을 최적화하고 그리고/또는 (ii) 근접 보정 전달 함수를 생성시 사용될 수도 있는 게이지들의 군들을 예시한다.
도 3b는 상이한 피처 사이즈들로 리소그래피에 의해 또는 리소그래피 프로세스의 레지스트 모델에 의해 생성된 게이지의 클립 (좌측 패널) 및 일련의 연관된 윤곽들을 예시한다.
도 4는 재료의 컨포멀한 층으로 코팅된 현상된 레지스트의 x-z 평면 TEM 마이크로그래프 (연회색 레지스트 피처들의 상단에 진회색 층) 를 도시한다.
도 5a 및 도 5b는 현상된 레지스트들의 피처들에 대한 x-z 프로파일들의 예들을 제시한다. 다양한 레지스트 피처 프로파일들이 도 5a에 예시된다.
도 5c는 현상된 레지스트 피처들 및 후속하여 피처들을 갖는 현상된 레지스트를 사용하여 생성된 에칭된 피처들의 예시적인 x-y 윤곽들을 예시한다.
도 6은 프로세스 시뮬레이션 모델들을 최적화 및/또는 사용하고, 그리고/또는 전달 함수들을 생성하기 위해 사용될 수도 있는 예시적인 컴퓨터 시스템을 도시한다.
프로세스 및 모듈들
도 1은 전달 함수를 생성하기 위한 예시적인 시스템 및 연관된 계측법 또는 포토리소그래피 및 일부 다른 반도체 디바이스 제조 동작 예컨대 에칭 동작 모두를 설명하기 위해 근접 보정에 이러한 함수를 사용하는 툴을 제공한다. 다른 반도체 디바이스 제조 동작이 기판의 프로세스 영역들을 선택적으로 에칭 또는 달리 프로세스하기 위해 패터닝된 포토레지스트 (또는 이로부터 생성된 마스크 패턴) 을 갖는 기판 상에서 수행된다. 예를 들어, 에칭된 피처의 프로파일은 에칭 프로세스를 위해 마스크를 형성하는 레지스트 피처들의 프로파일에 강하게 종속된다. 예를 들어, 도 5b의 레지스트 프로파일 및 에칭 프로파일을 참조하라. 또한, 에칭 모델의 예측 능력 (뿐만 아니라 물리적 에칭 프로세스 자체) 이 입력들로서 에칭 모델에 제공된 현상 후 레지스트 피처들의 프로파일들에 강하게 영향을 받는다는 것을 알게 되었다.
적절한 전달 함수를 생성하기 위해, 시스템은 레지스트 모델 및/또는 디바이스 제조 동작 모델 (예를 들어, 에칭 모델) 을 캘리브레팅하거나 최적화해야 할 수도 있다. 본 명세서의 기술이 디바이스 제조 동작 및 연관된 모델의 예로서 에칭을 사용하지만, 본 개시는 다른 디바이스 제조 동작들 예컨대 에피택셜 성장, 선택적 증착, 등으로 확장된다. 또한, 본 개시가 표면 패턴을 생성하기 위해 레지스트 현상에 포커싱하지만, 본 개시는 또한 다른 패턴 생성 기법들로 확장된다. 일반적으로, 본 개시는 2 이상의 순차적인 반도체 디바이스 제조 동작들의 공-최적화에 관련된다. 다양한 실시예들에서, 2 이상의 연속 제조 동작들에 걸쳐 패턴을 전파를 설명하기 위한 전달 함수가 생성된다.
도 1에서, 특정한 물리적 동작들 및 계측법이 하나 이상의 데모 웨이퍼들 상에서 수행된다. 이들 동작들은 도면의 상부 부분을 향해 도시된다. 다양한 프로세싱 또는 소프트웨어 동작들이 (i) 라이브러리로부터 게이지들 또는 클립들 및 (ii) 계측법으로부터 생성된 데이터의 조합으로 수행된다. 소프트웨어/프로세싱 동작들은 도면의 하부 부분을 향해 모듈들로 나타낸다.
특정한 실시예들에서, 도 1에 예시된 시스템 및 계측법은 집적 회로 칩들의 생산에 사용된 하나 이상의 반도체 디바이스 제조 동작들을 위한 리소그래피 포토마스크들을 설계하도록 사용된다. 다른 적용예들은 개선된 포토리소그래피 조건들 및/또는 디바이스 제조 동작들 예컨대 에칭 프로세스들를 위해 개선된 프로세스 윈도우들을 설계하는 것을 포함한다. 또 다른 적용예들은 개선된 포토리소그래피 장치 및/또는 개선된 디바이스 제조 장비 예컨대 에처들을 설계하는 것을 포함한다.
설계 클립 라이브러리 정의
도 1에서, 설계 클립 라이브러리가 동작 103에서 정의된다. 클립들 또는 게이지들은 설계 레이아웃의 작은 부분들을 나타낼 수도 있는 기하학적 피처들 또는 세그먼트들이다. 풀-칩 (full-chip) 레이아웃이 전체 집적 회로 칩의 층의 모든 세그먼트들을 갖지만, 클립 또는 게이지는 풀-칩 레이아웃 전반에 반복적으로 나타날 수도 있는 작은 이산적인 세그먼트이다. 클립들 또는 게이지들의 예들은 작은 다각형 구조체들, 예컨대 L-형상 구조체들, E-형상 구조체들, 등이다. 도 3a는 게이지들의 군들의 예를 제시하고 도 3b의 좌측 패널은 게이지의 일 예를 나타낸다. 설계 클립 라이브러리는 통상적으로 풀-칩 설계 레이아웃에서 발생하거나 다소 상이한 목적을 위해 선택된 상이한 세그먼트들의 범위를 집합적으로 나타내는 상이한 클립들 또는 게이지들의 집합이다.
특정한 실시예들에서, 설계 클립 라이브러리 정의는 다음 기능들: (1) 레지스트 모델 최적화, (2) 에칭 모델 최적화, 및 (3) 포토리소그래피 및 에칭 변동들 모두를 설명하는 전달 함수를 생성하기 위한 세그먼트들 및 연관된 윤곽들의 집합 생성 중 하나 이상에 유용한 세그먼트들을 포함한다.
설계 클립 라이브러리는 하나 이상의 집적 회로 칩들을 위한 하나 이상의 포토마스크들에서 발생할 수도 있는 세그먼트 기하구조들의 범위를 예상하는 클립들을 포함할 수도 있다. 일반적으로, 이들 세그먼트들은 미리 결정된 제조 동작에 대한 포토리소그래피 조건들 및 에칭 조건들을 채용하는 프로세스들에 대한 포토마스크들에 존재하는 것으로 예상될 것이다. 궁극적으로, 발생하는 라이브러리는 다른 동일하거나 유사한 조건들 및 마스크 기하구조들을 커버하는 다른 프로세스들에 재사용될 수 있다.
데모 웨이퍼들 노출
하나 이상의 데모 웨이퍼들이 생산 프로세스를 위해 레지스트 모델 및/또는 에칭 모델을 캘리브레이팅 또는 최적화하기 위해 사용될 수 있는 실험적 결과들을 생성하도록 제공된다. 데모 웨이퍼들은 먼저, 통상적으로 생산에 사용된 레지스트로 코팅될 수도 있고, 이어서 예를 들어, 리소그래피 포토마스크를 통해 또는 전자 빔에 의해, 복사 패턴들에 노출될 수도 있다. 동작 105를 참조하라. 리소그래피 포토마스크는 동작 103으로부터 설계 클립 라이브러리를 구성하는 특정한 세그먼트들로 패터닝된다. 포토리소그래피 프로세스 조건들, 예를 들어, 포커스 및 노출이 기록되거나 순차적인 컴퓨터 동작들 예컨대 레지스트 모델의 최적화 또는 튜닝에 이용가능해진다. 본 개시가 포토리소그래피의 면에서 리소그래피 및 레지스트 노출을 기술하지만, 개념들은 반도체 디바이스 제조 동작들에서 패턴들을 규정하기 위한 전자 빔 리소그래피 및 다른 타입들의 레지스트 노출에 직접 전사가능하다.
하나 이상의 데모 웨이퍼들은 105에서 노출된 후, 이들은 생산 프로세스에서 사용될 것으로 예상된 조건들 (때때로 리소그래피 프로세스 윈도우로 지칭됨) 하에 현상된다. 당업계에 이해되는 바와 같이, 데모 웨이퍼(들) 상의 노출된 포토레지스트는 복사선 (예를 들어, UV 광 또는 전자 빔) 에 노출된 포토레지스트의 부분들 또는 복사선에 노출되지 않은 부분들의 선택적인 제거를 허용하도록 화학적으로 변환된다. 현상된 포토레지스트는 노출되거나 노출되지 않은 부분들의 제거 후 존재한다.
용어 "데모 웨이퍼"는 예를 들어, 계측법으로 테스팅되기 적합한 피처들을 갖는 임의의 비-생산 웨이퍼 또는 다른 기판을 포함하는 것으로 해석되어야 한다. 웨이퍼의 작은 부분일 수도 있는, 쿠폰이 데모 웨이퍼의 일 예이다. 쿠폰들 및 피처들을 갖는 다른 비표준 포맷 기판들에 더하여, 데모 웨이퍼들은 200 ㎜ 웨이퍼들, 300 ㎜ 웨이퍼들, 및 450 ㎜ 웨이퍼들과 같은 표준 사이즈 웨이퍼들일 수도 있다.
ADI 계측법 및 특징화
도 1에 예시된 바와 같이, 하나 이상의 노출된 데모 웨이퍼들은 현상 후 검사 (after-development inspection; ADI) 계측법 및 특징화를 받는다. 동작 107 및 동작 109를 참조하라. ADI 계측법의 예들은 CDSEM (critical dimension scanning electron microscopy) 및 OCD (optical critical dimension) 계측법을 포함한다. 다른 예들은 TEM (transmission electron microscopy) 및 CDSAXS (critical dimension small angle X-ray scattering) 를 포함한다. 이들 계측법은 웨이퍼 상으로 톱다운으로 그리고/또는 마스크의 시점으로부터 본 x-y 평면으로, 또는 종횡비 및 피처 프로파일을 도시하는 웨이퍼 피처의 단면으로 보여지는, x-z 평면으로, 수행될 수도 있다. 현상된 레지스트의 피처들에 대한 예시적인 x-z 프로파일들이 도 5a 및 도 5b에 예시된다. 다양한 레지스트 피처 프로파일들 (503) 이 도 5a에 예시된다. 특정한 실시예들에서, 하나 이상의 계측법들이 모든 3차원의 정보를 수집하기 위해 선택된다.
특정한 실시예들에서, 현상된 포토레지스트는 먼저 포토레지스트의 피처들의 치수들을 상당히 변화시키지 않는 재료로 코팅되고 TEM 또는 다른 계측법으로 하여금 피처들을 캡처하게 한다. 도 4는 재료 (401) 의 컨포멀한 층으로 코팅된 현상된 레지스트 프로파일 의 x-z 평면 TEM 마이크로그래프 (연회색 레지스트 피처들의 상단에 진회색 층) 를 도시한다. 현상된 레지스트의 프로파일은 프로파일 (403) (진회색 재료와 연회색 레지스트의 계면을 따라 하이라이트된 선) 로 도시된다. 소프트웨어 루틴이 컨포멀한 층으로 코팅된 현상된 레지스트의 단면 마이크로그래프로부터 프로파일 (403) 을 규정하도록 구성될 수도 있다. 특정한 실시예들에서, 현상된 레지스트들이 이미징 전에 옥사이드 또는 나이트라이드 재료로 컨포멀하게 코팅된다. 이러한 옥사이드 또는 나이트라이드 재료의 일 예는 2018년 6월 21일 출원된, 명칭이 "Protective Coating on Photoresist for Photoresist Metrology"인 미국 특허 출원 번호 제 16/015,096 호에 기술되고, 이는 전체가 참조로서 본 명세서에 인용된다.
동작 109의 직접 출력은 하나 이상의 데모 웨이퍼들의 포토레지스트의 현상된 피처들의 2차원 (x-y 및/또는 x-z) 및/또는 3차원 프로파일들을 특징으로 하는 이미지들 및/또는 데이터이다. 동작 107 및 동작 109의 목적은 설계 클립 라이브러리의 클립들에 대응하는 포토레지스트의 현상된 피처들의 프로파일들 (예를 들어, 2 개의 수직 평면들 의 2차원 윤곽들 또는 완전한 3차원 표현) 을 제공하는 것이다. 달리 말하면, 계측법 및 특징화는 (통상적으로 라이브러리의 클립들 또는 게이지들의 기하구조들에 직접 매칭하는) 리소그래피 포토마스크 상의 세그먼트들과 리소그래피 포토마스크 상의 세그먼트들을 사용한 노출 및 현상에 의해 생성된 포토레지스트 피처들의 프로파일들 사이에 1-대-1 대응관계의 정보를 제공한다. 이 정보를 사용하여, 리소그래피 포토마스크 세그먼트들을 사용하여 생성된 포토레지스트 프로파일들을 예측하는 레지스트 모델이 캘리브레이팅되거나 최적화될 수 있다. 이에 더하여 또는 대안적으로, 계측법에 의해 획득된 x-y 레지스트 패턴 윤곽들 또는 완전한 3차원 표현들은 이하에 보다 완전히 기술된 바와 같이, 전달 함수를 개발하는데 사용될 수 있다.
리소그래피 조건들은 집적 회로 칩의 제조 동안 층-사이에 (from layer-to-layer) 가변할 수도 있다는 것을 주의한다. 따라서, 데모 웨이퍼들은 레지스트 모델 최적화 및/또는 전달 함수 생성을 위한 다양한 예들을 제공하기 위해 상이한 리소그래피 조건들에 노출될 수도 있다. 물론 ADI 계측법 및 특징화는 마스크 세그먼트들 및/도는 리소그래피 프로세스 조건들의 범위에 집합적으로 스패닝하는 (span), 실험 각각에 대해 수행된다.
에칭 데모 웨이퍼들
설계 클립 라이브러리의 클립들 또는 게이지들에 대응하는 세그먼트들을 갖는 리소그래피 포토마스크를 사용하여 현상된 하나 이상의 데모 웨이퍼들이 에칭된다. 동작 111을 참조하라. 에칭 조건들은 생산 프로세스에 사용되는 (또는 적어도 생산 프로세스를 사용하여 생성된 피처 프로파일들을 흉내내는) 조건들이다. 이들 에칭된 데모 웨이퍼들은 동작 109에서 ADI 계측법에 사용되는 데모 웨이퍼들과 동일하거나 상이할 수도 있다. 동작 105에서 노출되지만 ADI 계측법을 겪지 않는 새로운 (fresh) 데모 웨이퍼들이 에칭 동작 111에서 사용되는 경우, 동작 107에서 ADI 계측법 프로세스가 후속 에칭 프로세스에 사용하기 적합하지 않은 포토레지스트를 렌더링할 수도 있다는 것을 주의한다.
에칭 조건들은 때때로 집합적으로, 프로세스 윈도우로 지칭되고 에칭 반응기의 압력, 페데스탈 온도, 플라즈마 생성 조건들, 프로세스 가스 조건들 (조성, 플로우 레이트들, 분압력들, 등) 등과 같은 다양한 화학적 및/또는 물리적 파라미터들에 의해 규정될 수도 있다. 이들 에칭 프로세스 조건들은 기록되고 에칭 모델의 최적화 또는 튜닝과 같은 후속 컴퓨터 동작들에 이용가능해진다.
데모 웨이퍼들은 에칭되거나, 생산 프로세스에 의해 에칭될 재료 또는 스택으로서, 이 방식에서 거동하는, 재료 또는 재료들의 스택으로 이루어질 수도 있다. 이 방식에서, 실험적 에칭 결과들은 모델링될 에칭 프로세스의 정확한 표현을 제공한다.
AEI 계측법 및 특징화
(동작 111로부터) 하나 이상의 에칭된 데모 웨이퍼들은 에칭 후 검사 (after-etch inspection; AEI) 계측법 및 특징화를 겪는다. 동작 113 및 동작 115를 참조하라. AEI 계측법의 예들은 CDSEM (critical dimension scanning electron microscopy) 및 OCD (optical critical dimension) 계측법을 포함한다. 다른 예들은 TEM (transmission electron microscopy) 을 포함한다. ADI 계측법 및 특징화와 함께, 임의의 이들 계측법들이 x-y 평면에서 또는 x-z 평면에서 수행될 수도 있다. 특정한 실시예들에서, 하나 이상의 계측법들이 모든 3차원의 정보를 수집하기 위해 선택된다.
동작 115의 직접 출력은 하나 이상의 데모 웨이퍼들에 에칭된 피처들의 2차원 (x-y 및/또는 x-z) 및/또는 3차원 프로파일들을 특징으로 하는 이미지들 및/또는 데이터이다. 동작 113 및 동작 115의 목적은 데모 웨이퍼에 에칭된 재료 또는 재료들의 스택의 에칭된 피처들의 프로파일들 (예를 들어, 2 개의 수직 평면들 의 2차원 윤곽들 또는 완전한 3차원 표현) 을 제공하는 것이다. 이들 에칭된 피처들은 설계 클립 라이브러리의 클립들에 대응한다. 달리 말하면, 계측법 및 특징화는 (통상적으로 라이브러리의 클립들 또는 게이지들의 기하구조들에 직접 매칭하는) 리소그래피 포토마스크 상의 세그먼트들과 리소그래피 포토마스크 상의 세그먼트들을 사용하여 생성된 에칭 패턴들에 의해 생성된 에칭된 피처들의 프로파일들 사이에 1-대-1 대응관계의 정보를 제공한다. 이 정보를 사용하여, 리소그래피 포토마스크 세그먼트들을 사용하여 생성된 에칭 프로파일들을 예측하는 에칭 모델이 캘리브레이팅되거나 최적화될 수 있다. 이에 더하여 또는 대안적으로, 계측법에 의해 획득된 에칭된 피처들의 x-y 윤곽들은 이하에 보다 완전히 기술된 바와 같이, 전달 함수를 개발하는데 사용될 수 있다.
언급된 바와 같이, 미리 결정된 프로세스에 대해 현상된 레지스트 피처 프로파일들은 후속 에칭 프로세스에서 생성된 에칭 피처 프로파일들에 영향을 준다. 도 5c는 현상된 레지스트 피처들 (513) 및 후속하여 피처들 (513) 을 갖는 현상된 레지스트를 사용하여 생성된 에칭된 피처들 (513) 의 예시적인 x-y 윤곽들을 예시한다.
에칭 조건들은 집적 회로 칩의 제조 동안 층-사이에 (from layer-to-layer) 가변할 수도 있다는 것을 주의한다. 따라서, 데모 웨이퍼들은 에칭 모델 최적화 및/또는 전달 함수 생성을 위한 다양한 예들을 제공하기 위해 상이한 에칭 프로세스 윈도우들에 노출될 수도 있다. 물론 AEI 계측법 및 특징화는 마스크 세그먼트들 및/또는 에칭 프로세스 윈도우들의 범위에 집합적으로 스패닝하는, 실험 각각에 대해 수행된다. AEI는 집적 회로 칩에 층 사이에 가변할 수도 있다.
도 1의 상부 부분의 모든 블록들―점선 박스 위―이 데이터 (선택가능하게 이미지들을 포함) 를 생성하도록 사용된다. 이러한 데이터는 인쇄되고 기판 내로 후속하여 에칭된 피처들의 윤곽들 또는 3차원 표현들로 리소그래피 포토마스크 상의 하나 이상의 세그먼트들의 전사를 나타내는 전달 함수를 생성하기 위한 루틴으로 피딩될 수도 있다. 이러한 데이터는 레지스트 모델 및/또는 에칭 모델을 캘리브레이팅하거나 최적화하기 위해 대안적으로 또는 부가적으로 사용될 수도 있다.
전달 함수의 생성
점선 사각형 내 블록들은 포토리소그래피 및 에칭 모두 (또는 보다 일반적으로 미리 결정된 패턴을 전사하는 임의의 2 개의 연속적인 디바이스 제조 동작들) 에 의해 도입된 변동들을 설명하는 전달 함수를 생성하기 위해 사용될 수 있는 소프트웨어 모듈들 및/또는 루틴들의 집합이다. 전달 함수는 리소그래피 프로세스 및 후속 에칭 프로세스가 리소그래피 포토마스크 (레티클 (reticle)) 세그먼트의 윤곽을 포토리소그래피 및 에칭 프로세스들로부터 발생하는 피처의 윤곽 또는 3차원 표현으로 전사하는 방법을 보여줄 수도 있다.
일부 실시예들에서, 점선 박스 내 컴포넌트들로 표현된, 전달 함수를 생성하기 위한 소프트웨어 툴 (117) 이, 이의 특정한 에칭 및 리소그래피 프로세스들에 대해 리소그래피 포토마스크를 현상하기 위해 반도체 디바이스 프로듀서에 의해 채용된다. 일부 실시예들에서, 전달 함수를 생성하기 위한 소프트웨어 툴 (근접 보정 툴) 이 포토리소그래피 장비 및/또는 에칭 장비의 판매사와 같은, 반도체 제조 장비의 판매사에 의해 채용된다.
레지스트 모델
소프트웨어 (117) 내에 선택가능하게 캘리브레이션 또는 최적화를 필요로 하는 레지스트 모델 (119) 이 있다. 특정한 실시예들에서, 레지스트 모델 (119) 은 FEM (focus exposure matrix) 모델이다. 이는 회귀 모델 또는 신경망 (예를 들어, 컨볼루션 신경망 (convolutional neural network)) 과 같은 다양한 형태들로 구현될 수도 있다. 포커스 및 노출과 같은 포토리소그래피 조건들의 미리 결정된 세트에 대해, 하나 이상의 리소그래피 포토마스크 세그먼트들을 수신하고, 포토리소그래피 조건들의 세트 하에서 현상되고 하나 이상의 포토마스크 세그먼트들을 통해 노출되는 현상된 포토레지스트의 예측된 프로파일 (예를 들어, 3D 프로파일, 두께, 측벽 각도, 푸팅 (footing), 라운딩 (rounding), 등) 을 출력한다. 적합한 레지스트 모델링 소프트웨어의 예들은 CA, Milpitas 소재의 KLA-Tencor로부터 입수가능한 시뮬레이터의 Prolith™ 군 및 CA, Burlingame 소재의 Panoramic Technology Inc로부터 입수가능한 Hyperlith™를 포함한다.
특정한 실시예들에서, 레지스트 모델은 현상된 레지스트 피처들의 3D 표현을 출력한다. 특정한 실시예들에서, 레지스트 모델은 x-y 또는 x-z 평면으로 현상된 레지스트 피처들의 2D 표현을 출력한다. 특정한 실시예들에서, 레지스트 모델은 2 개의 2D 표현을 출력하고, 하나는 x-y 평면이고 다른 하나는 x-z 평면이다.
레지스트 모델 최적화
레지스트 모델 (119) 은 캘리브레이션 또는 최적화 없이 현상된 레지스트 프로파일들을 예측하기 적합할 수도 있다. 예를 들어, 생산에 사용될 포토리소그래피 조건들 및 마스크 세그먼트들의 세트에 대해 사전 캘리브레이팅될 수도 있다. 그러나, 레지스트 모델 (119) 은 적어도 조건 하에서 프로세스들을 위한 최적화를 필요로 하고, ADI 특징화 (109) 에서 생성된 데이터는 모델을 반복적으로 캘리브레이팅하도록 사용될 수도 있다고 가정한다. 이는 최적화 모듈 (121) 에 반영되고 레지스트 모델 (119) 과 상호작용한다. 최적화 모듈 (121) 은 (i) 109로부터 ADI 계측법 결과들을 나타내는 데이터 및 (ii) 레지스트 모델 (119) 에 의해 예측된 현상 후 레지스트 프로파일들을 수신한다. 일부 실시예들에서, 최적화 모듈 (121) 은 각각 (라이브러리 (103) 의 클립들 또는 게이지들의 세트로부터 제공된) 상이한 리소그래피 포토마스크 세그먼트에 대한 복수의 쌍들의 계측법 결과들 및 예측된 레지스트 프로파일들을 수신한다. 레지스트 모델 (119) 에 의해 예측된 프로파일들과 측정된 ADI 결과들 사이의 불일치성들이 레지스트 모델의 플로팅된 파라미터들을 조정하거나 예측 능력을 개선하기 위해 달리 모델을 수정하도록 사용된다. 통상적으로 이는 수정된 레지스트 모델에 라이브러리 (103) 로부터 새로운 클립들 또는 게이지들의 세트 및 수정된 레지스트 모델이 제공되고, 이어서 발생되는 레지스트 프로파일들을 예측하고, 이어서 데이터 (109) 를 통해 대응하는 ADI 계측법 결과들과 비교되는, 반복적인 접근법이다. 이 절차는 모델 파라미터들 또는 다른 조정가능한 피처들이 수렴할 때까지 반복적으로 계속된다. 레지스트 모델을 최적화하는 절차는 이하에 기술된 바와 같이, 에칭 프로파일 모델들을 최적화하기 위한 절차들과 많은 유사점들을 공유할 수도 있다. 예를 들어, 데이터 감소 및 비용 함수 최적화 절차들이 채용될 수도 있다.
에칭 모델로 레지스트 프로파일들 임포트 (import)
최적화된 레지스트 모델 (119) 을 사용하여, 현상 후 레지스트 프로파일들을 확신을 갖고 예측하도록 사용될 수 있다. 이와 같이, 레지스트 모델 (119) 은 전달 함수: 최적화 및 에칭 모델 (125) 을 개발하는 다음 페이즈에서 사용될 수도 있다. 이 프로세스를 시작하기 위해, 클립들 또는 게이지들의 새로운 서브세트는 동작 (123) ("임포트 레지스트 프로파일들")에 나타낸 바와 같이 이들 클립들 또는 게이지들에 대한 레지스트 프로파일들을 예측하는 최적화된 레지스트 모델에 제공된다.
도 2의 간략화된 예에 예시된 바와 같이, 레지스트 프로파일은 기하학적으로 보다 정밀한 포토마스크 세그먼트 (예를 들어, 툴들 (117) 에 사용된 게이지 또는 클립) 와 비교하여 라운딩되거나 고르지 않은 (rough) 윤곽 (203) 을 가질 수도 있다.
에칭 모델
선택가능하게 캘리브레이션 또는 최적화를 필요로 하는, 에칭 모델 (125) 이 회귀 모델, 룩업 테이블, SVM (support vector machine), 또는 컨볼루션 신경망과 같은 신경망과 같은 다양한 형태들로 구현될 수도 있다. 본질적으로, 에칭 반응기 온도, 압력, 에천트 조성, 플로우 레이트, 플라즈마, 조건들, 등과 같은 미리 결정된 에칭 조건들의 세트에 대해, 에칭 모델 (125) 는 예를 들어, (예를 들어, 123에서 수신된) 포토레지스트 프로파일에 의해 규정된 바와 같은 최초 레이아웃 (에칭될 기판의 에칭 전 표면 토폴로지 (topology)) 을 수신하고 에칭 조건들의 세트 하에서 에칭되는 판 피처의 예측된 에칭 프로파일 (예를 들어, 2D 또는 3D 프로파일) 을 출력한다. 에칭 모델 (125) 은 에칭 프로파일 모델의 일 예이다.
특정한 실시예들에서, 에칭 모델 (125) 은 NC, Cary 소재의 Coventor, Inc. (Lam Research 소유) 로부터 입수가능한 SEMulator3D™로서 행동 모델이다. 일부 구현예들에서, 행동 모델들은 하나 이상의 반도체 디바이스 제조 동작들에 의해 생성된 피처들의 구조적 상세들을 예측하기 위해 프로세스들의 관념들을 채용한다. 행동 모델들의 예들은 2008년 11월 25일 출원된 Lorenz 등의 미국 특허 제 9,015,016 호, 및 2015년 1월 26일 출원된 Greiner 등의 미국 특허 제 9,659,126 호에 제시되고, 각각은 또한 전체가 참조로서 본 명세서에 인용된다.
특정한 실시예들에서, 에칭 모델 (125) 은 SKM (surface kinetic model) 또는 화학적 반응 레이트 상수들 및/또는 에칭 프로세스의 다른 기계적 특성들에 의해 에칭 프로세스를 특징화하려고 시도하는 유사한 모델이다. SKM 모델들의 예들은 M. Kushner와 동료들 뿐만 아니라 Cooperberg와 동료들의 특정한 모델들을 포함한다. 전자는 예를 들어, Y. Zhang, "Low Temperature Plasma Etching Control through Ion Energy Angular Distribution and 3-Dimensional Profile Simulation", Chapter 3, dissertation, University of Michigan (2015) 에 기술되고, 후자는 Cooperberg, Vahedi, and Gottscho, "Eemiempirical profile simulation of aluminum etching in a Cl2/BCl3 plasma", J. Vac. Sci. Technol. A 20(5), 1536 (2002) 에 기술되고, 모두 전체가 참조로서 본 명세서에 인용된다. M. Kushner와 동료들의 에칭 프로파일 모델들의 부가적인 기술 (description) 은 J. Vac. Sci. Technol. A 15(4), 1913 (1997), J. Vac. Sci. Technol. B 16(4), 2102 (1998), J. Vac. Sci. Technol. A 16(6), 3274 (1998), J. Vac. Sci. Technol. A 19(2), 524 (2001), J. Vac. Sci. Technol. A 22(4), 1242 (2004), J. Appl. Phys. 97, 023307 (2005) 에서 찾을 수도 있고, 각각 전체가 또한 참조로서 본 명세서에 인용된다.
특정한 실시예들에서, 에칭 모델은 에칭된 피처들의 3D 표현을 출력한다. 특정한 실시예들에서, 에칭 모델은 x-y 또는 x-z 평면으로 에칭된 피처들의 2D 표현을 출력한다. 특정한 실시예들에서, 에칭 모델은 2 개의 2D 표현을 출력하고, 하나는 x-y 평면이고 다른 하나는 x-z 평면이다.
언급된 바와 같이, 에칭 모델의 예측 능력은 에칭 프로세스를 수행하기 위해 사용된 현상 후 레지스트 프로파일의 표현의 정확도에 종속된다. 이는 도 5b 및 도 5c에 예시되지만, 도 5c는 실제 물리적 에칭 프로세스의 계측법 결과들을 도시한다.
에칭 모델 최적화
특정한 실시예들에서, 에칭 모델 (125) 은 캘리브레이션 또는 최적화를 사용하지 않고 에칭 프로파일들을 예측하기 적합하다. 그러나, 많은 경우들에서, 그렇지 않고 따라서 최적화를 필요로 한다. 캘리브레이션 데이터는 다양한 소스들로부터 비롯될 수 있지만, 특정한 실시예들에서 이는 (a) 에칭 모델이 현상되는 프로세스 (생산 프로세스) 를 사용하여 에칭된 데모 웨이퍼들의 측정값들, 및 (b) 생산 포토리소그래피 프로세스로부터 생성될 입력된 포토레지스트 레이아웃을 포함한다. 도 1에 도시된 바와 같이, 에칭 모델 (125) 은 111에서 데모 웨이퍼들을 에칭하기 위해 사용되는 프로세스 조건들을 수신할 수도 있다. 에칭 모델 (125) 은 또한 레지스트 모델 (119) 의 최적화된 버전에 의해 생성된 레지스트 프로파일들 (123) 을 수신할 수도 있다. 레지스트 프로파일들은 111에서 데모 웨이퍼들을 에칭하기 위해 채용된 클립들 또는 게이지들에 대응해야 한다. 대안적으로, 입력된 레지스트 프로파일들은 ADI 계측법 및 특징화 (107 및/또는 109) 로부터 비롯될 수도 있다. 이들 입력들을 사용하여, 에칭 모델 (125) 은 에칭 프로파일들을 예측한다.
도시된 실시예에서, 에칭 모델 (125) 을 캘리브레이팅하기 위해, 최적화 모듈 (127) 은 (i) AEI 특징화 (115) 에서 생성된 데이터, 및 (ii) 에칭 모델 (125) 로부터 예측된 에칭 프로파일들을 수신한다. 일부 실시예들에서, 최적화 모듈 (121) 은 각각 (라이브러리 (103) 의 클립들 또는 게이지들의 세트로부터 제공된) 상이한 리소그래피 포토마스크 세그먼트에 대한 복수의 쌍들의 계측법 결과들 및 예측된 에칭 프로파일들을 수신한다. 에칭 모델 (125) 에 의해 예측된 프로파일들과 측정된 ADI 결과들 (115) 사이의 불일치성들이 에칭 모델의 플로팅된 파라미터들을 조정하거나 예측 능력을 개선하기 위해 달리 모델을 수정하도록 사용된다. 통상적으로 이는 수정된 에칭 모델에 (라이브러리 (103) 로부터 제공된 클립들 또는 게이지들로부터 최적화된 레지스트 모델 (119) 에 의해 예측된) 입력 레지스트 프로파일들의 새로운 세트가 제공되고, 이어서 수정된 에칭 모델이 발생되는 에칭 프로파일들을 예측하고, 이어서 데이터 (115) 를 통해 대응하는 AEI 계측법 결과들과 비교되는, 반복적인 접근법이다. 이 절차는 모델 파라미터들 또는 다른 조정가능한 피처들이 수렴할 때까지 반복적으로 계속된다.
전달 함수를 생성하기 위해 최적화된 레지스트 및 에칭 모델들의 사용
―예를 들어, 상기 기술된 바와 같은 최적화 프로세스들을 통해 인증된―레지스트 모델 (119) 및 에칭 모델 (125) 의 신뢰할 수 있는 버전들이 존재하면, 이들은 레지스트 모델 (119) 에 의해 모델링된 포토리소그래피 프로세스와 에칭 모델 (125) 에 의해 모델링된 후속 에칭 프로세스의 조합을 사용하여 생성된 에칭된 피처들의 신뢰성 있게 예측된 윤곽들 또는 3D 표현들을 생성하도록 사용될 수도 있다. 임의의 미리 결정된 클립 또는 게이지가 미리 결정된 세트의 포토리소그래피 조건들에 대해, 이어서 에칭 모델 (125) 에 입력으로 제공될 수 있는, 레지스트 프로파일을 출력하는, 레지스트 모델 (119) 에 제공될 수도 있다. 결국, 에칭 모델 (125) 은 클립 또는 게이지에 대한 에칭 프로파일을 출력하도록 레지스트 프로파일 및 에칭 조건들을 프로세싱한다.
특정한 실시예들에서, 풀 칩 포토마스크 레이아웃, 최적화된 레지스트 모델 (119) 및 최적화된 에칭 모델 (125) 의 세그먼트들을 나타내는 클립들 또는 게이지들의 세트의 사용은 직전에 기술된 바와 같이 동시에 작동하여, 클립들 또는 게이지들에 대응하는 일련의 에칭 윤곽들을 생성한다. 따라서, 클립 또는 게이지 각각은 포토리소그래피 프로세스 및 모델링될 에칭 프로세스 (예를 들어, 생산 집적 회로 칩의 층을 제조하기 위한 프로세스) 에 의해 생성될 대응하는 예측된 에칭 윤곽을 갖는다. 예시적인 에칭 피처 윤곽 (207) 이 도 2의 포토마스크 세그먼트 (205) 및 레지스트 피처 윤곽 (203) 의 맥락으로 도시된다.
윤곽들의 생성은 윤곽-생성 모듈 (129) 에 의해 반영된다. 레지스트 모델 (119) 및 에칭 모델 (125) 은 위로부터 본 웨이퍼 또는 집적 회로 칩의 표면에 평행 (또는 상) 의 평면에서 x 및 y 치수들, 및 웨이퍼 또는 집적 회로 칩의 표면에 직교하는 방향의 z 치수를 포함하는, 3D 프로파일들을 생성할 수도 있다는 것을 주의한다. 일부 문백들에서, 윤곽은 x 및 y 차원들만을 포함하는 2차원 표현이다. x 및 y 차원들만이 테이프아웃 (tapeout) 을 통해 제공된 설계 레이아웃에 사용되고 리소그래피 포토마스크로 구현된다는 것을 주의한다. 윤곽-생성 모듈 (129) 은 에칭 모델 (125) 의 최적화된 버전으로부터 출력된 3D 에칭 프로파일들을 수신하고 사용된 클립들 또는 게이지들과 연관된 2D, x-y, 윤곽들을 입력들로서 레지스트 모델 (119) 로 출력한다. 특정한 실시예들에서, 윤곽들은 에칭 프로파일의 z-방향 높이를 명시함으로써 또는 에칭될 스택의 재료를 명시함으로써 생성된다. 특정한 실시예들에서, 윤곽-생성 모듈 (129) 은 에칭된 피처들의 완전한 3D 표현을 출력한다.
일부 실시예들에서, 윤곽들은 또한 계측법을 통해 제공된다. 따라서, 예를 들어, 동작들 (107/109 및/또는 113/115) 에서 생성된 x-y 윤곽들 (예로서 도 5c 참조) 은 모델-시뮬레이팅된 x-y 에칭 윤곽들과 함께 윤곽 생성 모듈 또는 동작 (129) 에서 사용된다.
궁극적으로, (소프트웨어 모듈들의 세트로서 구현될 수도 있는) 시스템 (117) 은 단독으로 또는 계측 결과들과 함께, 마스크 세그먼트들의 세트 (라이브러리 (103) 로부터 선택된 클립들 또는 게이지들의 세트) 및 의도된 생성 포토리소그래피 프로세스 및 에칭 프로세스를 사용하여 생성된 피처들의 대응하는 3D 표현들 또는 윤곽들을 생성한다. 이들 마스크 세그먼트들 및 발생하는 에칭 윤곽들의 쌍을 사용하여, 컴팩트 모델링 모듈 (131) 이 전달 함수를 생성한다. 설명된 바와 같이, 전달 함수는 대응하는 에칭 피처들을 생성하기 위해, 포토마스크 세그먼트들의 윤곽들을 포토마스크 세그먼트들을 사용하는 반도체 디바이스 제조 동작에 의해 생성된 피처들의 윤곽들 또는 3D 표현들을 관련시킨다. 예를 들어, 컴팩트 모델링 모듈 (131) 은 마스크 세그먼트들의 세트와 전달 함수를 규정하기 위해 에칭된 피처 윤곽들 (레지스트 모델 및 에칭 모델을 사용하여 생성된) 의 대응하는 세트 사이의 관계의 패턴들을 식별한다. 모듈 (131) 은 임의의 다양한 프로토콜들에 의해 전달 함수를 생성한다. 일 예에서, 컨볼루션 신경망 또는 재귀 신경망 (recurrent neural network) 과 같은 머신 러닝 시스템을 사용한다. 전달 함수 자체는 신경망들, 룩업 테이블들, 재귀 모델들, 랜덤 포레스트 모델들 (random forest models), 반-실험적 (semi-empirical) 관계들, 등을 포함하는 임의의 다양한 관계들 또는 모델들의 형태일 수도 있다.
특정한 실시예들에서, 컴팩트 모델링 모듈 (131) 은 또한 전달 함수를 개발하기 위해 에칭 프로세스의 물리 및/또는 화학에 관한 정보를 사용한다. 예를 들어, 모듈 (131) 은 플라즈마 컴포넌트 플럭스들 (예를 들어, 이온들, 라디칼들, 및/또는 증착 종), (피처들 내로) 가시성 커널들, 등을 고려할 수도 있다. 윤곽들 (또는 완전 3D 표현들) 이 단독으로 또는 에칭 프로세스의 물리적/화학적 특성과 함께 사용되는지 여부와 무관하게, 모듈 (131) 은 전달 함수를 생성한다.
전달 함수의 역 (특정된 에칭 피처 윤곽을 생성할 마스크 세그먼트를 출력하는 함수) 은 근접 보정을 제공하도록 채용될 수도 있다. 역 전달 함수는 컴팩트 모델링 모듈 (131) 또는 또 다른 소프트웨어를 사용하여 생성될 수도 있다. 어떻게 생성되는지와 무관하게, 역 전달 함수는 도 1에 도시된 풀-칩 OPC 툴 (133) 과 같은 풀 칩 근접 보정에 사용될 수도 있다. 당업계에 공지된 바와 같이, 풀-칩 OPC 툴들이 집적 회로 설계의 풀-칩 계층들을 위해 승인된 전자 CAD 파일을 통해 제공될 수도 있는, 목표된 설계 레이아웃들에 대해 근접 보정된 리소그래피 포토마스크들을 설계하도록 사용된다. 풀-칩 OPC 툴들의 예들은 Netherlands, Veldhoven 소재의 ASML Brion으로부터 입수가능한 Tachyon™ SMO 및 CA, Fremont 소재의 Mentor Graphics로부터 입수가능한 Calibre™을 포함한다.
다른 실시예들에서, 본 명세서에 기술된 프로세스는 포토리소그래피 전달 함수들 및 에칭 이외의 후속 반도체 제조 동작들을 생성하기 위해 채용될 수도 있다. 이러한 다른 반도체 제조 동작들의 예들은 2 이상의 상이한 재료들을 갖는 표면 상의 선택적인 증착을 포함하여, 패터닝된 표면 상의 증착을 포함한다.
용어들
클립 또는 게이지는 풀-칩 레이아웃의 세그먼트이다. 이는 테스트 마스크 또는 클립된 테스트 마스크 (즉, 관심있는 다각형만들을 포함하는) 로부터 생성될 수도 있고 GDS 포맷 (예를 들어, GDSII 포맷) 으로 제공될 수도 있다. GDS는 소위 다각형들을 포함하는 설계 레이아웃들에 대한 표준 포맷의 예이다: GDSII "Graphic Database System" 및 OASIS (Open Artwork Interchange Standard) 를 포함하여 몇몇이 있다. 게이지 파일 판독기가 일부 광학 근접 보정 맥락들에서 관례이기 때문에, 모델링될 관심있는 세그먼트들의 위치들을 보여주기 위해, 테스트 마스크를 판독할 수도 있다. 이들은 설계 클립 라이브러리로 제공된 클립들 또는 게이지들이다. 게이지들은 X/Y의 좌표들, 라벨링 관례들 (labelling conventions), 레이아웃으로 도시된 CD/피치 설계, 등을 포함할 수도 있다. 클립들 또는 게이지들은 집적 회로 칩 또는 리소그래피 포토마스크의 평면에 평행한 2D로 제공된다.
본 명세서에서 사용될 때 "피처 (feature)"는 기판 표면, 통상적으로 반도체 디바이스 제조 동작에서 수정될 표면 상에서 비-평면형 구조체이다. 피처들의 예들은 트렌치들, 비아들, 패드들, 필라들 (pillars), 돔들 (domes), 등을 포함한다. 피처들은 포토레지스트 현상, 마스크 규정, 리소그래픽 에칭, 리소그래픽 증착, 에피택셜 성장, 다마신 증착, 등에 의해 생성될 수도 있다. 피처는 통상적으로 종횡비 (깊이 또는 높이 대 폭) 를 갖는다. 피처 종횡비들의 예들은 적어도 약 1:0.5, 적어도 약 1:1, 적어도 약 2:1, 적어도 약 5:1, 적어도 약 10:1, 이상의 종횡비를 포함한다. 특정한 실시예들에서, 피처는 약 10 ㎚ 내지 500 ㎚, 예를 들어 약 25 ㎚ 내지 약 300 ㎚의 폭 치수 (CD (critical dimension) 일 수도 있음) 를 갖는다. 피처 프로파일은 피처 개구부에 오버행 (overhang) 을 포함할 수도 있고 그리고/또는 점진적으로 좁아질 수도 있다. 재차들어간 (re-entrant) 프로파일은 피처의 내부 또는 하단부로부터 피처 개구부로 좁아지는 것이다.
본 명세서의 다양한 맥락들에서, 피처 프로파일은 피처의 3D 표현을 지칭하는 한편, 피처 윤곽은, 통상적으로 피처의 집적 회로 칩의 평면을 대면하는 위에서 아래로 본 2D 표현을 지칭한다.
생산 프로세스는 상용 집적 회로 칩을 생성하도록 사용된 리소그래피 패터닝 프로세스, 에칭 프로세스, 또는 다른 반도체 디바이스 제조 동작이다. 생산 프로세스는 집적 회로 제조 설비에 사용된다. 집적 회로 공급사 (예를 들어 Intel 또는 Qualcomm) 는 집적 회로를 위한 설계 (design) 를 제공하고, 설계는 제조 설비에서 생산 프로세스들을 수행함으로써 상용 집적 회로 칩들로 변환된다. 복수의 생산 프로세스들이 집적 회로 칩의 층 각각을 제조하도록 채용된다.
전달 함수 - 프로세싱될 기판으로 하나 이상의 세그먼트들의 형상을 전사하도록 시도하는 반도체 디바이스 제조 동작 (예를 들어, 포토리소그래피 또는 에칭 또는 조합) 에 의해 생성되고 하나 이상의 세그먼트들에 대응하는 하나 이상의 피처들의 3D 표현 및/또는 윤곽으로 리소그래피 포토마스크의 하나 이상의 세그먼트들의 윤곽을 변환하는 함수. 포토마스크 세그먼트의 윤곽은 종종 날카로운 꼭짓점들 및 인접한 꼭짓점들에 연결하는 직선들을 갖는 다각형이다. 포토리소그래피 및/또는 에칭과 같은 반도체 디바이스 제조 동작에 의해 생성된 대응하는 피처의 윤곽은 통상적으로 꼭짓점들에서 보다 라운딩되고 라운딩된 꼭짓점들 사이의 라인들에 재깅된다 (jagged). 본 명세서에 사용된 바와 같이, 용어 전달 함수는 전달 함수의 역 뿐만 아니라 전달 함수 모두에 광범위하게 적용된다. 임의의 전달 함수는 또한 사용자 또는 적용예의 관점에 따라 역 전달 함수로 보여질 수도 있다는 것이 이해될 것이다.
용어들 "반도체 웨이퍼", "웨이퍼", "기판", "웨이퍼 기판", 및 "부분적으로 제조된 집적 회로"는 상호교환가능하게 사용될 수도 있다. 당업자는 용어 "부분적으로 제조된 집적 회로"가 그 위에 집적 회로 제조의 많은 단계들 중 임의의 단계 동안 반도체 웨이퍼를 지칭할 수 있다는 것을 이해한다. 반도체 디바이스 산업계에 사용된 웨이퍼 또는 기판은 통상적으로 200 ㎜, 또는 300 ㎜, 또는 450 ㎜의 직경을 갖는다. 이 상세한 기술은 실시예들이 웨이퍼 상에서 구현된다는 것을 가정한다. 그러나, 본 개시는 이렇게 제한되지 않는다. 워크피스는 다양한 형상들, 사이즈들, 및 재료들일 수도 있다. 반도체 웨이퍼들 외에, 개시된 실시예들의 장점을 취할 수도 있는 다른 워크피스들은 인쇄 회로 기판들, 자기 기록 매체, 자기 기록 센서들, 미러들, 광학 엘리먼트들, 마이크로-기계 디바이스들, 등과 같은 다양한 물품들을 포함한다.
본 명세서에서 사용될 때 "반도체 디바이스 제조 동작"은 반도체 디바이스들의 제조 동안 수행된 단위 동작이다. 통상적으로, 전체 제조 프로세스는 복수의 반도체 디바이스 제조 동작들을 포함하고, 각각은 플라즈마 반응기, 전기도금 셀, 화학적 기계적 평탄화 툴, 습식 에칭 툴, 등과 같은 고유의 반도체 제조 툴에서 수행된다. 반도체 디바이스 제조 동작들의 카테고리들은 감산 프로세스들, 예컨대 에칭 프로세스들 및 평탄화 프로세스들, 그리고 자료 부가 프로세스들, 예컨대 증착 프로세스들을 포함한다. 에칭 프로세스들의 맥락에서, 기판 에칭 프로세스는 마스크 층을 에칭하는 프로세스들, 보다 일반적으로 기판 표면 상에 이전에 증착된 그리고/또는 달리 존재하는 재료의 임의의 층을 에칭하는 프로세스들을 포함한다. 이러한 에칭 프로세스는 기판의 층들의 스택을 에칭할 수도 있다.
본 명세서에서 사용될 때 "반도체 디바이스 제조 동작의 결과"는 반도체 제조 동작을 겪는 기판의 특징이다. 이러한 결과의 일 예는 반도체 제조 동작 후 기판의 기하학적 프로파일이다. 프로파일은 피처들의 그룹 또는 피처의 위치들을 나타내는 공간의 지점들의 세트이다. 예들로서, 프로파일은 에칭된 피처의 프로파일, 증착된 피처의 프로파일, 평탄화된 피처의 프로파일, 등일 수도 있다. 또 다른 예에서, 반도체 제조 동작의 결과는 에칭된 피처, 증착된 피처, 또는 평탄화된 피처와 같은 하나 이상의 기판 피처와 입사 전자기 방사선의 상호 작용에 의해 생성된 신호이다. 이러한 예들에서, 결과는 파장 및/또는 편광 상태의 함수로서 반사율 크기를 포함할 수도 있는, 예를 들어, 반사율 신호일 수도 있다. 결과는 또한 타원 신호일 수도 있다. 또 다른 예에서, 반도체 제조 동작의 결과는 에칭된 피처, 증착된 피처, 또는 평탄화된 피처와 같은 피처의 기하구조를 특징화하는 "OCD" (Optical CD) 프로파일 파라미터들과 같은, 프로파일 파라미터들의 세트이다. 이러한 프로파일 파라미터들은 피처의 평균 CD, 피처의 측벽 각도들, 피처의 깊이, 등과 같은 피처의 전체 특징들을 특징으로 할 수도 있다.
반도체 제조 동작의 결과는 반도체 제조 동작 동안 복수의 시간 지점들에 걸쳐 또는 일 시간 지점에서 획득될 수도 있다. 결과가 일 시점에만 제공되면, 반도체 제조 동작이 완료된 시점일 수도 있다.
본 명세서에 사용될 때 "반도체 디바이스 제조 동작의 산출적으로 예측된 결과"는 고찰 중인 디바이스 제조 동작을 위한 산출 모델, 예를 들어, 프로세스 시뮬레이션 모델과 같이 산출적으로 생성된 반도체 디바이스 제조 동작의 예측된 결과이다. 특정한 실시예들에서, 산출 프로세스는 기하학적 프로파일 좌표들로 나타낸 예측된 피처 프로파일을 계산한다. 다른 경우들에서, 산출 프로세스는 예측된 피처 프로파일과 상호작용하는 전자기 방사선에 의해 생성된 예측된 광학 응답을 계산한다. 또 다른 경우들에서, 산출 프로세스는 반도체 디바이스 제조 동작에 의해 생성된 피처 프로파일의 예측된 기하학적 프로파일 파라미터들 (예를 들어, 산출된 에칭 프로파일의 기하구조를 특징으로 하는 OCD 프로파일 파라미터들의 세트) 을 계산한다. 일부 실시예들에서, 피처 프로파일들, 광학 응답들, 및/또는 프로파일 파라미터들은 (반도체 디바이스 제조 동작이 발생하는) 시간의 함수로서 산출된다. 특정한 실시예들에서, 반도체 디바이스 제조 동작의 결과를 예측하기 위해, 산출 프로세스는 반도체 기판 상의 피처 프로파일을 나타내는 지점들의 그리드에서 국소적 반응 레이트들을 예측한다. 이는 산출의 시작시 사용된 최초 프로파일로부터 벗어나는 기판/피처 프로파일을 발생시킨다.
산출 프로세스가 예측된 광학 응답을 계산하면, 상기 산출된 에칭 프로파일로부터 전자기 방사선의 반사를 시뮬레이팅함으로써 반사 스펙트럼 또는 타원 응답을 산출할 수도 있다. 반사 스펙트럼 또는 타원 응답은 예를 들어, RCWA (Rigorous Coupled Wave Analysis) 시뮬레이션 또는 FDTD (Finite Difference Time-Domain) 시뮬레이션을 사용하여 생성될 수도 있다.
특정한 실시예들에서, 산출 프로세스는 기판 피처의 기하학적 프로파일들 또는 프로파일 파라미터들의 시간 시퀀스를 생성한다. 특정한 실시예들에서, 산출 프로세스는 상이한 시간들에서 산출된 기판 피처 프로파일로부터 전자기 방사선의 반사를 시뮬레이팅함으로써 생성된 산출된 반사 스펙트럼 또는 타원 응답의 시간 시퀀스를 생성한다. 시간 시퀀스는 반도체 디바이스 제조 동작의 상이한 지속기간들에 생성될 수도 있다. 반도체 디바이스 제조 동작의 산출적으로 예측된 결과는 기판 감산 프로세스들 및/또는 기판 추가 프로세스들을 위해 제공될 수도 있다.
본 명세서에서 사용될 때 "계측법 결과"는 적어도 부분적으로, 프로세싱된 기판의 피처들을 측정함으로써 생성된 결과를 지칭한다. 측정들은 고정된 프로세스 파라미터 값들의 세트 하에서 동작하는 반응 챔버에서 반도체 디바이스 제조 동작을 수행하는 동안 또는 후 이루어질 수도 있다. 특정한 실시예들에서, 프로세싱된 기판의 피처들을 측정하는 것은 프로파일 좌표들을 생성한다. 이러한 실시예들에서, 프로세싱된 기판의 피처들을 측정하는 단계는 에칭된 기판에 대한 현미경법 (microscopy) (예를 들어, SEM, TEM, STEM, REM, AFM), 또는 광학적 계측법을 수행하는 단계를 포함한다. 광학 계측법을 사용할 때, 시스템은 측정된 광학 계측법 신호들로부터 이들을 계산함으로써 프로파일 좌표들을 획득할 수도 있다. 특정한 실시예들에서, 계측법 결과는 측정된 피처 프로파일 좌표들을 프로세싱된 기판의 피처의 기하구조를 특징으로 하는 기하학적 프로파일 파라미터들의 세트 (예를 들어, CD, 측벽 각도들, 깊이, 등) 로 변환함으로써 생성된다. 특정한 실시예들에서, 계측법 결과는 프로세싱된 기판 상에서 반사측정법, 돔 산란측정법, 각도-분해 산란측정법, 소각 X-레이 산란측정법 및/또는 타원편광법을 수행함으로써 생성된다. 특정한 실시예들에서, 계측법 결과는 특정한 프로세스에 대한 엔드포인트 검출이다. 인시츄 결정될 수도 있는, 엔드포인트 검출은 다양한 광학적 기법들에 의해 측정될 수도 있다.
특정한 실시예들에서, 계측법 결과는 측정된 기하학적 프로파일들의 시간 시퀀스, 반사율 또는 타원 데이터, 또는 기판 피처의 프로파일 파라미터들로서 제공된다. 이들 측정된 계측법 결과들은 반도체 디바이스 제조 동작의 상이한 지속기간들에서 생성된다.
본 명세서에서 사용될 때 "프로세스 시뮬레이션 모델"은 반도체 디바이스 제조 동작의 결과를 예측하는 산출 모델이다. 달리 말하면, 결과를 출력한다. 설명된 바와 같이, 결과들의 예들은 피처 프로파일들 (예를 들어, 피처의 상세한 Cartesian 좌표들), 피처를 특징화하는 프로파일 파라미터들 (예를 들어, CD, 측벽 각도들, 깊이, 등), 및/또는 광학적 계측법이 피처들을 프로브하기 위해 사용되면, 생성된 반사율/타원 데이터를 포함한다. 결과들은 시뮬레이팅된 반도체 디바이스 제조 동작 동안 생성되거나 수정된 피처들에 기초한다. 결과들은 반도체 디바이스 제조 동작 동안 1 회 이상 예측될 수도 있다.
프로세스 시뮬레이션 모델로의 입력들은 반도체 디바이스 제조 동작을 특징으로 하는 하나 이상의 프로세스 파라미터 값들을 포함한다. 입력들로서 사용된 프로세스 파라미터들은 종종 온도 (페데스탈, 샤워헤드, 등), 플라즈마 조건들 (밀도, 전위, 전력, 등), 프로세스 가스 조건들 (조성 예컨대 컴포넌트들의 분압력들, 플로우 레이트, 압력, 등), 등과 같은 반응기 조건들이다. 통상적으로, 프로세스 시뮬레이션 모델은 또한 모델링된 반도체 디바이스 제조 동작을 통해 프로세싱되기 직전에 기판 표면의 프로파일을 나타내는, 최초 프로파일 기판을 수신한다. 단순한 경우에서, 최초 프로파일은 단순히 평면형 표면이다. 보다 통상적으로, 최초 프로파일은 마스크 또는 포토레지스트 피처들과 같은 피처들을 갖는다.
때때로, 프로세스 시뮬레이션 모델은 기판 에칭 프로세스 또는 평탄화 프로세스와 같은 감산 프로세스를 시뮬레이팅한다. 다양한 실시예들에서, 프로세스 시뮬레이션 모델은 본 명세서에 기술된 바와 같이 에칭 프로파일 모델이다. 때때로, 프로세스 시뮬레이션 모델은 기판 증착 프로세스 (예를 들어, CVD (chemical vapor deposition), PVD (physical vapor deposition), ALD (atomic layer deposition), 등) 와 같은 부가 프로세스를 시뮬레이팅한다. 특정한 실시예들에서, 프로세스 시뮬레이션 모델은 상기 기술된 바와 같이 레지스트 모델이다.
본 명세서에서 사용될 때 "구성된 프로세스 시뮬레이션 모델"은 하나 또는 플로팅된 프로세스 모델 파라미터들로 구성된 프로세스 시뮬레이션 모델을 기술한다. 이렇게 구성될 때, 그리고 입력된 프로세스 파라미터들 및 기판 최초 프로파일을 수신한 후, 프로세스 시뮬레이션 모델은 반도체 디바이스 제조 동작의 결과를 예측하도록 실행될 수 있다.
본 명세서에서 사용될 때 "프로세스 파라미터"는 반도체 디바이스 제조 동작 동안 반응 챔버 또는 포토리소그래피 장치 내, 종종 동작에 의해 수정될 기판 표면 상에서 발생하는 프로세스를 특징으로 하는 파라미터이다. 통상적으로, 많은 이러한 프로세스 파라미터들은 프로세스를 고유하게 특징화하기 위해 필요하다. 일부 프로세스 파라미터들은 제어 및/또는 측정하기 상대적으로 쉬운 프로세스의 양태들을 특징으로 한다. 이러한 프로세스 파라미터들의 예들은 (페데스탈, 샤워헤드, 등의) 온도, 플라즈마 조건들 (플라즈마 밀도, 플라즈마 전위, 인가된 전력, 등), 프로세스 가스 조건들 (조성 예컨대 컴포넌트들의 분압력들, 플로우 레이트, 압력, 등), 및 페데스탈과 샤워헤드 사이의 분리와 같은 조정가능한 챔버 기하구조 파라미터들을 포함한다. 다른 프로세스 파라미터들은 직접 제어가능하지 않고 그리고/또는 용이하게 측정되지 않는 프로세스의 양태들을 특징으로 한다. 이러한 프로세스 파라미터들의 예들은 기판 표면 상의 위치에서 플라즈마 밀도, 방향, 또는 에너지와 같은 국소적 조건들, 및 반응 레이트 상수, 반응물질 및/또는 생성물 부착 계수, 반응물질 확산 상수, 생성물 확산 상수, 광학 분산 속성, 및 이들의 조합들과 같은 기계적 특징들을 포함한다. 프로세스 파라미터의 값은 프로세스 시뮬레이션 모델의 구성 또는 입력으로서 사용된다. 이 값은 스칼라, 벡터, 매트릭스, 텐서 (tensor), 등일 수도 있다.
본 명세서에서 사용될 때 "고정된 프로세스 모델 파라미터"는 프로세스 시뮬레이션 모델에 의해 요구된 프로세스 파라미터이지만, 이 값은 프로세스 시뮬레이션 모델의 성능을 개선하기 위해 사용된 최적화 프로세스 동안 고정된다. 달리 말하면, 고정된 프로세스 모델 파라미터의 값은 최적화 프로세스 동안 변화되지 않는다. 이는 최적화 활동 동안 값이 변화하는 플로팅된 프로세스 모델 파라미터와 구별된다. 일부 실시예들에서, 고정된 프로세스 모델 파라미터는 직접 제어가능하고 그리고/또는 측정하기 쉽다. 예들은 반응 챔버 내 온도, 반응 챔버 내 하나 이상의 인가된 RF (radio frequency) 또는 플라즈마 조건들, 반응 챔버 내 하나 이상의 프로세스 가스 조건들, 반응 챔버 내 압력, 또는 이들의 임의의 조합을 포함한다. 그러나, 고정된 프로세스 모델 파라미터는 대안적으로 국소적 또는 기계적 파라미터일 수도 있다. 때때로 본 명세서에 기술된 모델 최적화 프로세스의 편의를 위해, 고정된 프로세스 모델 파라미터의 값 또는 이러한 값들의 그룹은 심볼 μ로 나타낸다.
본 명세서에서 사용될 때 "플로팅된 프로세스 모델 파라미터"는 프로세스 시뮬레이션 모델에 의해 요구된 프로세스 파라미터이지만 이 값은 최적화 프로세스 동안 플로팅 (변화, 조정, 등) 한다. 최초 또는 시드 값으로부터 최종 값으로 플로팅된 프로세스 모델 파라미터 값의 반복적인 수정은 모델 최적화 프로세스의 목적이다. 최적화 루틴이 성공하면, 플로팅된 프로세스 모델 파라미터의 최종 값으로 구성된 프로세스 시뮬레이션 모델은 플로팅된 프로세스 모델 파라미터의 최초 값으로 구성된 프로세스 시뮬레이션 모델보다 우수한 예측 능력을 제공한다.
특정한 실시예들에서, 하나 이상의 플로팅된 프로세스 모델 파라미터들은 반도체 디바이스 제조 동작을 겪는 기판의 특징을 나타낸다. 일반적인 예들은 반도체 디바이스 제조 동작 동안 반응기 내 국소적 조건들 및/또는 반응들의 기계적 속성들을 측정하는 것의 어려움을 포함한다. 일부 예들에서, 특징은 반응 레이트 상수, 반응물질 및/또는 생성물 부착 계수, 반응물질 확산 상수, 생성물 확산 상수, 국소적 플라즈마 속성들 (예를 들어, 기판 표면에서 이온 플럭스, 이온 방향, 라디칼 플럭스, 등), 광학 분산 속성, 또는 이들의 임의의 조합이다. 그러나, 플로팅된 프로세스 모델 파라미터는 이러한 파라미터들로 제한되지 않는다. 고정된 프로세스 모델 파라미터들로서 보다 통상적으로 사용될 수도 있는 파라미터들은 또한 플로팅된 프로세스 모델 파라미터(들)로서 또는 일부로서 사용될 수도 있다. 이러한 비기계적 파라미터들예들은 반응 챔버 내 온도, 반응 챔버 내 하나 이상의 RF 조건들, 반응 챔버 내 하나 이상의 프로세스 가스들, 반응 챔버 내 압력, 인가된 플라즈마 조건들, 또는 이들의 임의의 조합을 포함한다. 일부 실시예들에서, 플로팅된 프로세스 모델 파라미터들은, 프로세스 시뮬레이션 모델로 표현되는, 미리 결정된 프로세스에 대해 보다 전역으로 포커싱된 파라미터들을 포함한다. 이러한 플로팅된 프로세스 모델 파라미터들의 예들은 모두 미리 결정된 반도체 디바이스 제조 동작을 겪는 미리 결정된 재료에 대한 수직 에칭 레이트, 측방향 에칭 레이트, 공칭 에칭 깊이, 에칭 선택도, 수직 증착 레이트, 스퍼터링 수율의 플라즈마 각도 종속성, 및 스퍼터링 수율의 플라즈마 에너지 종속성을 포함한다. 플로팅된 프로세스 모델 파라미터들의 다른 예들은 다시 모두 미리 결정된 반도체 디바이스 제조 동작을 겪는 미리 결정된 재료에 대한, 이온 입사 틸팅 각도, 이온 입사 트위스트 각도, 에칭 및/또는 증착을 위한 (예를 들어, 피처 내로) 가시도, 각도 분산 (때때로 소위 소스 시그마), 부착 계수 (때때로 소위 등방성 비), 스퍼터링 최대 산출 각도, 스퍼터링 비, 및 결정 방향 당 에칭 비를 포함한다.
다양한 실시예들에서, 플로팅된 프로세스 모델 파라미터는 반도체 디바이스 제조 동작을 겪는 기판을 특징화하는 임의의 2 이상의 프로세스 모델 파라미터들을 조합한다. 이 조합은 모델의 예측 능력에 대해 개별 파라미터들의 상대적인 중요도에 기초하여 또는 다른 인자들에 기초하여 가중될 수도 있는, 파라미터들의 개별 값들의 곱 또는 합일 수도 있다. 때때로, 개별 파라미터들의 일부 또는 모든 값들은 조합 전에 정규화된다. 일부 실시예들에서, 개별 값들은 벡터의 형태로 별도의 원인들로서 제공된다. 일 예에서, 파라미터들의 조합은 이온 밀도 및 표면 상의 재료들과의 반응 레이트일 수 있다. 임의의 다른 인자들을 고려하지 않고, 제거 확률이 이온 밀도, 반응 레이트, 기판 재료 밀도, 및 원래 프로파일의 표면적의 곱에 비례할 것이다. 그 결과, 이온 밀도 및 반응 레이트는 고유하게 결정될 수 없고 이들의 곱이 있을 수 있다. 일부 경우들에서, 플로팅된 프로세스 모델 파라미터는 디바이스 제조 동작의 물리적 및/또는 화학적 프로세스들에 대한 공지의 연결을 갖지 않는다. 이러한 플로팅된 프로세스 모델 파라미터들은 행동 프로세스 시뮬레이션 모델들을 최적화할 때 적절할 수도 있다.
반복적 최적화 프로세스 동안, 임의의 반복에서, 플로팅된 프로세스 모델 파라미터의 값이 플로팅된 프로세스 모델 파라미터의 "현재 값"으로 생각된다. 이전 반복 동안 파라미터의 값은 소위 플로팅된 프로세스 모델 파라미터의 이전 값일 수도 있고, 연속적인 반복 동안 파라미터의 값은 소위 플로팅된 프로세스 모델 파라미터의 연속적인 값일 수도 있다. 일 반복으로부터 다음 반복으로 플로팅된 프로세스 모델 파라미터의 값의 수정은 때때로 플로팅된 프로세스 모델 파라미터의 현재 값의 소위 업데이트이다. 반복적인 최적화 프로세스의 종료시, 플로팅된 프로세스 모델 파라미터의 값은 소위 플로팅된 프로세스 모델 파라미터의 최종 값이다.
본 명세서에서 사용될 때, 프로세스 시뮬레이션 모델, 예컨대 레지스트 모델 또는 에칭 모델을 "최적화"하는 것은 모델이 시뮬레이팅하도록 설계되는 반도체 디바이스 제조 동작의 결과를 예측하기 위해 프로세스 시뮬레이션 모델의 능력을 개선하는 것이다. 본 명세서의 논의에서, 최적화 루틴은 종종 하나 이상의 플로팅된 프로세스 모델 파라미터들의 현재 값을 반복적으로 조정함으로써 프로세스 시뮬레이션 모델을 최적화한다. 최적화 동안, 플로팅된 프로세스 모델 파라미터(들)의 현재 값(들)을 사용하는, 프로세스 시뮬레이션 모델의 산출적으로 예측된 결과는 실험적으로 결정된 결과 (예를 들어, 계측법 결과) 와, 동일한 반도체 디바이스 제조 동작을 위해 생성될 실험적으로 결정된 결과 및 예측된 결과 모두와 비교될 수도 있다. 이 비교는 예측된/시뮬레이션 결과와 실험적으로 결정된 결과 사이의 차 (또는 일치) 의 크기를 반영하는 비용 값을 제공한다. 최적화 루틴은 적어도 (i) 플로팅된 프로세스 모델 파라미터 값(들)의 값(들)이 수렴되는지 여부를 결정하고, 그리고 (ii) 값(들)이 수렴되지 않았다면, 다음 반복을 위해 플로팅된 프로세스 모델 파라미터(들)의 현재 값(들)을 조정하는 방법을 결정하기 위해 비용 값을 사용한다. 특정한 실시예들에서, 프로세스는 전역 최적화를 위해 검색하도록, 현재 반복의 비용 값뿐만 아니라 이력 반복들의 일부 또는 전부의 이전 비용 값들을 사용한다.
본 명세서에서 사용될 때, 프로세스 시뮬레이션 모델의 산출적으로 예측된 결과와 실험적으로 결정된 결과 (예를 들어, 계측법 결과) 를 "비교"하는 것은 하나 이상의 피처들 또는 2 개의 결과들의 인덱스들을 비교하는 것을 의미한다. 이 비교는 최적화 프로세스의 비용 값 또는 값들을 제공한다. 차들 (비용 값들) 의 예들은 다차원 결과 공간의 L1 및 L2 표준들, Euclidean 거리, 및 Mahalanobis 거리를 포함한다. 복수의 피처들 또는 인덱스들을 갖는 결과들을 사용한 예로서, 비교는 차들을 기술하기 위한 복수의 인덱스들을 추출함으로써 이루어질 수도 있다. 예들로서, 이들 인덱스들은 피처의 복수의 높이들의 CD (critical dimension) 차들, 프로세스 엔드포인트 차들 (예를 들어, 에칭 프로세스의 엔드포인트의 차들), 미리 결정된 재료에 대한 두께 차들, 또는 전체 스펙트럼의 스펙트럼 차들일 수도 있다. 이들 인덱스들은 최적화를 위한 비용 함수를 구성하고, 이 함수는 또한 각각에 대해 가중 인자들과 이들의 조합일 수도 있다. 비용 함수는 때때로 단순한 수학 연산 A - B보다 넓게 해석되는, "차"로 본 명세서에 참조된다.
본 명세서에서 사용될 때, 플로팅된 프로세스 모델 파라미터 값들은, 이들로 구성된 프로세스 시뮬레이션 모델이 가까운 적용예에 대해 적절히 수행할 때, "수렴한다". 다양한 수렴 기준들이 당업계에 공지되고 적용될 수도 있다. 이들 중 일부는 이하에 기술된다. 일반적으로, 비용 값들이 최적화 루틴의 반복 각각에서 평가된다. 단일 반복 동안 생성된 비용 값은 다른 반복들로부터 비용 값들과 함께 또는 독립적으로 평가될 수도 있다. 이러한 평가는 최적화 루틴으로 하여금 수렴 체크를 수행하게 한다. 플로팅된 프로세스 모델 파라미터의 현재 값을 나타내는 비용 값 또는 비용 값들이 허용가능하게 수행하고 그리고/또는 더이상 상당히 개선하지 않는, 프로세스 시뮬레이션 모델을 제공하면, 최적화 루틴은 프로세스를 종료하고 플로팅된 프로세스 모델 파라미터의 현재 값을 최종 값으로 여긴다. 최적화 루틴은 수렴한다. 따라서, 특정한 실시예들에서, 수렴 방법은 파라미터 추정 (비용 함수) 의 에러가 더 이상 개선될 수 없을 때를 결정한다. 이는 종료 문제에 대한 Bayesian 뷰 (view) 를 허용한다. 수렴 체크는 국소적 또는 전역 최소값 (또는 비용 값의 구조에 따라 최대값) 을 검색할 수도 있다.
에칭 프로파일 모델들
에칭 프로파일 모델들 (EPMs) 은 본 명세서에 기술된 바와 같은 타입의 에칭 모델이다. 이들은 특정한 근본적인 물리적 및 화학적 에칭 프로세스들 및 반응 메커니즘들과 같은 에칭 반응의 일부 특징들을 특징으로 하는, 입력 에칭 반응 파라미터들 (독립 변수들) 의 세트로부터 이론적으로 결정된 에칭 프로파일을 산출한다. 이들 프로세스들은 에칭될 피처들 및 이들 주변을 나타내는 그리드의 위치 및 시간의 함수로서 모델링될 수도 있다. 입력 파라미터들의 예들은 플라즈마 파라미터들 예컨대 이온 플럭스 및 화학 반응 파라미터들 예컨대 특정한 화학 반응이 발생할 확률을 포함한다. 다른 예들은 에칭될 기판의 특징들 (예를 들어, 두께들 및 재료들의 층단위 (layer-by-layer) 기술), 에칭될 하나 이상의 피처들에 대한 최초 마스크 레이아웃, 프로세스 챔버 조건들, 등을 포함한다. 이러한 파라미터들은 압력, 기판 온도, 플라즈마 소스 파라미터들 (예를 들어, 플라즈마 소스에 제공된 전력, 주파수들, 듀티 사이클들), 반응물질들, 및 이들의 플로우 레이트들과 같은 프로세스 조건 및 일반적인 반응기 구성들로부터 이들을 계산하는 다른 모델들을 포함하여, 다양한 소스들로부터 획득될 수도 있다. 일부 실시예들에서, 이러한 모델들은 EPM의 일부일 수도 있다.
EPM은 (본 명세서에 기술된 최적화 루틴들의 맥락에서 고정 및/또는 플로팅될 수도 있는) 독립 변수들로서 이러한 파라미터들을 취하고 응답 변수들로서 에칭 프로파일들을 기능적으로 생성한다. 달리 말하면, 독립 변수들의 세트는 모델로의 입력으로서 사용된 파라미터들이고, 응답 변수들은 모델에 의해 계산된 피처들의 에칭 프로파일이다. EPM들은 반응 파라미터들과 에칭 프로파일 사이의 하나 이상의 관계들을 채용할 수도 있다. 관계들은 에칭 프로파일들과 관련된, 응답 변수들을 생성하기 위해 규정된 방식으로 독립 변수들에 적용되는, 계수들, 가중치들, 및/또는 다른 모델 파라미터들 (뿐만 아니라 반응 파라미터들 및/또는 다른 모델 파라미터들의 2차 및 보다 높은 차수의 다항식 함수들, 등의 선형 함수들) 을 포함할 수도 있다. 이러한 가중치들, 계수들, 등은 상기 기술된 반응 파라미터들 중 하나 이상을 나타낼 수도 있다. 일부 실시예들에서, 이들 모델 파라미터들은 본 명세서에 기술된 최적화 기법들 동안 튜닝 또는 조정되는 플로팅된 프로세스 모델 파라미터 값들이다. 일부 실시예들에서, 반응 파라미터들 중 일부는 최적화될 모델 파라미터들이지만, 다른 파라미터들은 고정된 프로세스 모델 파라미터들로서 사용된다. 예를 들어, 일부 실시예들에서, 화학 반응 파라미터들은 최적화가능한 플로팅된 프로세스 모델 파라미터들일 수도 있지만, 플라즈마 파라미터들은 고정된 프로세스 모델 파라미터들일 수도 있다.
설명된 바와 같이, 일부 EPM들은 기본 반응 기계적 파라미터들을 채용하고 기본 내지 근본적인 화학물질 및 물리로 보여질 수도 있고, 따라서 실험적 프로세스 엔지니어가 일반적으로 이들 수량들에 대한 제어를 갖지 않는다. 에칭 프로파일 모델에서, 이들 변수들은 그리드의 위치 각각에서 그리고 규정된 시간 단계들로 분리된 복수의 시간들에 적용될 수도 있다. 일부 구현예들에서, 그리드 해상도는 약 수 Å 내지 약 ㎛로 가변할 수도 있다. 시간 종속 모델링을 채용하는 일부 구현예들에서, 시간 단계들은 1e-15 내지 1e-10 초일 수도 있다. 특정한 실시예들에서, 최적화는 2 타입들의 기계적 독립 변수들: (1) 국소적 플라즈마 파라미터들, 및 (2) 국소적 화학 반응 파라미터들을 채용한다. 이들 파라미터들은 위치의 함수를 가변시킬 수도 있는 일부 경우들에서 그리드의 해상도를 낮출 수도 있는, 의미에서 "국소적"이다. 플라즈마 파라미터들의 예들은 국소적 플라즈마 속성들 예컨대 이온들, 라디칼들, 양자들, 전자들, 여기된 종, 증착 종과 같은 입자들의 플럭스들 및 에너지들 및 이들의 에너지 및 각도 분산들, 등을 포함한다. 화학적 및 물리적-화학 반응 파라미터들의 예들은 레이트 상수들 (예를 들어, 특정한 화학 반응이 특정한 시간에 발생할 확률들), 부착 계수들, 에칭을 위한 에너지 문턱값, 기준 에너지, 스퍼터링 수율을 규정하기 위한 에너지의 지수, 각도 수율 함수들 및 이들의 파라미터들, 등을 포함한다. 또한, 파라미터화된 화학 반응들이 반응물질들이 에칭될 재료 및 에천트를 포함하는 반응을 포함할 수도 있다. 화학 반응 파라미터들이 기판을 직접 에칭하는 반응들에 더하여 다양한 타입들의 반응들을 포함할 수도 있다는 것이 이해될 것이다. 이러한 반응들의 예들은, 기생 반응들, 증착 반응들, 부산물들의 반응들, 등을 포함하는, 부반응들을 포함한다. 임의의 이들이 전체 에칭 레이트에 영향을 줄 수도 있다. 모델은 상기 언급된 플라즈마 및 화학 반응 입력 파라미터들에 더하여, 다른 입력된 파라미터들을 요구할 수도 있다는 것이 또한 이해될 것이다. 이러한 파라미터들의 예들은 반응 사이트들의 온도, 분압력 또는 반응물질들, 등을 포함한다. 일부 경우들에서, 이들 및/또는 다른 비기계적 파라미터들이 기계적 파라미터들 중 일부를 출력하는 모듈에서 입력될 수도 있다. 일부 실시예들에서, 모델들은 기계적 파라미터들을, 적어도 직접적으로 채용하지 않는다.
EPM 모델 변수들에 대한 최초 (최적화되지 않은) 값들뿐만 아니라 최적화 동안 고정되는 변수들 (예를 들어, 일부 실시예들에서 플라즈마 파라미터들) 이 문헌과 같은 다양한 소스들, 다른 산출 모듈들 또는 모델들에 의한 계산들, 등으로부터 획득될 수도 있다. 일부 실시예들에서, 독립 입력 변수들―예컨대 플라즈마 파라미터들―은 모델을 사용하여, 예컨대, 플라즈마 파라미터들의 경우에 대해 에칭 챔버 플라즈마 모델로부터 결정될 수도 있다. 이러한 모델들은 프로세스 엔지니어가 제어를 갖는 (예를 들어, 놉을 돌림으로써) 다양한 프로세스 파라미터들로부터 적용가능한 입력 EPM 파라미터들―예를 들어, 챔버 분위기 파라미터들 예컨대 압력, 플로우 레이트, 플라즈마 전력, 웨이퍼 온도, ICP 코일 전류들, 바이어스 전압력들/전력, 펄싱 주파수, 펄스 듀티 사이클, 등―을 계산할 수도 있다.
EPM들은 임의의 많은 상이한 형태들을 취할 수도 있다. 궁극적으로, 이들은 독립 변수와 응답 변수 사이의 관계를 제공한다. 관계는 선형 또는 비선형일 수도 있다. 특정한 실시예들에서, EPM은 셀-기반 Monte Carlo 표면 반응 모델로 당업계에서 지칭되는, 모델이다. 다양한 형태들의 이들 모델들이 반도체 웨이퍼 제조의 맥락에서 시간에 따라 웨이퍼 피처의 토포그래픽 진전을 시뮬레이팅하도록 동작한다. 모델은 웨이퍼 상의 임의의 방사상 위치들에 대해 플라즈마 모델 또는 실험적 진단에 의해 생성된 에너지 및 각도 분산들을 갖는 의사-입자들 (pseudo-particles) 을 런칭한다. 의사-입자들은 표면으로 라디칼들 및 이온들의 플럭스들을 나타내도록 통계적으로 가중된다. 이 모델들은 프로파일 진전을 예측하기 위해 표면 상 에칭, 스퍼터링, 혼합 및 증착을 발생시키는 다양한 표면 반응 메커니즘들을 해결한다. Monte Carlo 적분 동안, 다양한 이온 및 중성 의사-입자들의 궤적들은 이들이 산출 도메인과 반응하거나 떠날 때까지 웨이퍼 피처 내에서 추적된다. EPM은 다양한 재료들에 대한 에칭, 스트립핑, ALD, 이온화된 금속 PVD, PECVD을 예측하는 발전된 능력들을 갖는다.
일부 실시예들에서, EPM은 2 또는 3 차원들의 직선 메시 웨이퍼 피처의 차원들을 적절히 처리/모델링하기 충분히 정밀 해상도를 갖는 메시를 활용한다 (그러나, 기본적으로, 메시 (2D 또는 3D인지) 가 비직선 좌표들도 활용할 수 있다). 메시는 2 또는 3차원의 그리드 지점들의 어레이로서 보여질 수도 있다. 또한 그리드-지점 각각과 연관된 2D의 국소 면적, 또는 3D의 체적을 나타내는 셀들의 어레이로 보여질 수도 있다. 메시 내 셀 각각은 상이한 고체 재료 또는 재료들의 혼합물을 나타낼 수도 있다. 모델링을 위한 기준으로서 2D 또는 3D 메시가 선택되는지 여부는 모델링될 기판 피처의 부류/타입에 종속될 수도 있다. 예를 들어, 2D 메시는 (예를 들어, 폴리실리콘 기판에서) 긴 트렌치 피처를 모델링하도록 사용될 수도 있고, 2D 메시는 단부들로부터 다수의 트렌치의 길이 아래로 발생하는 트렌치의 단부들의 기하구조가 반응 프로세스들과 너무 관련되지 않는다는 가정 (즉, 이 단면 2D 모델의 목적들에 대해, 트렌치는 무한으로 가정되고, 다시 단부들로부터 트렌치 피처에 대해 합리적인 가정) 하의 트렌치의 단면 형상을 기술한다. 한편, (피처의 x,y 수평 치수들이 서로 동등하기 때문에) 3D 메시를 사용하여 원형 비아 피처 (TSV (through-silicon via)) 를 모델링하기 적절할 수도 있다.
메시 간격은 예를 들어, 나노미터 이하 (sub-nanometer) (예를 들어, 1 Å으로부터) 수 ㎛ (예를 들어, 10 ㎛) 까지의 범위일 수도 있다. 일반적으로, 메시 셀 각각은 (예를 들어, 피처에 의해 점유되지 않은 공간적 영역 내) 재료 아이덴티티, 예를 들어, 포토레지스트들, 폴리실리콘, 가스성 에천트 또는 플라즈마가 할당되고, 이는 프로파일 진전 동안 변화될 수도 있다. 고체 상 종이 산출 셀의 재료의 아이덴티티로 나타낼 수도 있고, 가스 상 종은 산출 의사-입자들로 나타낼 수도 있다. 이 방식으로, 메시는 웨이퍼 피처의 기하구조/토폴로지가 반응성 에칭 프로세스에서 시간에 따라 진전하기 때문에 기판 피처 및 주변 가스 분위기 (예를 들어, 플라즈마) 의 합리적으로 상세한 표현 (예를 들어, 산출 목적들을 위해) 을 제공한다.
전술한 기술의 일부는 반도체 디바이스 제조 동작의 기계적 표현을 채용하는, 표면 동태 모델들과 같은 프로세스 시뮬레이션 모델들에 포커싱되었다. 이러한 모델들은 2016년 2월 8일 출원된 미국 특허 출원 공개 번호 제 20170228482 호 및 2016년 6월 21일 출원된 미국 특허 출원 공개 번호 제 20170363950 호에 보다 상세히 기술되고, 모두 전체가 참조로서 본 명세서에 인용된다. 그러나, 특정한 실시예들은 반도체 디바이스 제조 동작들을 나타내도록 상당히 상이한 모델들을 사용한다. 일부 경우들에서, 모델들이 반도체 디바이스 제조 동작의 근본적인 화학물질 또는 물리를 설명하려고 시도하는 기계적 파라미터들을 적어도 직접적으로 채용하지 않는다. 예를 들어, 행동 모델들은 하나 이상의 반도체 디바이스 제조 동작들에 의해 생성된 피처들의 구조적 상세들을 예측하기 위해 프로세스들의 관념들을 채용할 수도 있다. 행동 모델의 일 예는 Lam Research 소유의 Coventor로부터 SEMulator3D™이다. 행동 모델들의 예들은 미국 특허 제 9,015,016 및 미국 특허 제 9,659,126 호에 제시되고, 모두 이전에 참조로서 인용되었다.
다양한 실시예들에서, 본 명세서에 기술된 프로세스 시뮬레이션 모델들은 3차원으로 피처를 모델링한다. 일부 경우들에서, 본 명세서에 기술된 프로세스 시뮬레이션 모델들은 설계 레이아웃의 영역 (예를 들어, 지나치게 큰, 멀티-디바이스 영역들) 에 대해 단지 일 피처가 아니라 피처들의 그룹에 대한 반도체 디바이스 제조 동작의 영향을 예측한다.
전술한 기술이 에칭 모델들에 포커싱하였지만, 이 개시는 또한 기판 상의 평탄화 프로세스 또는 증착 프로세스의 효과를 예측하기 위한 모델들로서 다른 모델들에 관한 것이다.
실험들 및 프로파일 측정값들
프로세스 시뮬레이션 모델들, 예컨대 레지스트 모델들 및/또는 에칭 모델들을 최적화하기 위해, 다양한 실험들이 프로세스 파라미터들의 다양한 세트들에 의해 명시된 다양한 프로세스 조건들 하에서 수행된 실제 프로세스들로부터 발생하는 실제 프로파일들을 ―실험들로 하여금 정확하게―결정하기 위해 수행될 수도 있다. 따라서, 예를 들어, 제 1 프로파일을 생성하도록 프로세스 파라미터들―예컨대 에천트 플로우 레이트, 플라즈마 전력, 온도, 압력, 등―의 세트에 대한 값들의 제 1세트를 명시하고, 이에 따라 챔버 장치를 셋업하고, 에천트를 챔버 내로 흘리고, 플라즈마를 스트라킹하는, 등하고, 제 1 반도체 기판 프로세싱으로 진행한다. 이어서, 제 2 프로파일을 생성하도록 프로세스 파라미터들의 동일한 세트에 대한 값들의 제 2 세트를 명시하고, 제 2 기판을 프로세싱하는, 등 한다.
프로세스 파라미터들의 다양한 조합들이 프로세스 시뮬레이션 모델을 최적화하기 위해 적절하게 넓은 또는 포커싱된 프로세스 공간을 나타내도록 사용될 수도 있다. 이어서 프로세스 파라미터들의 동일한 조합들이 (독립적) 입력 파라미터들, 예컨대 기계적 파라미터들을 계산하기 위해, 실험적 결과들에 대해 비교될 수 있는 (응답 변수들) 프로파일 출력들을 제공하도록 프로세스 시뮬레이션 모델에 의해 사용된다. 실험이 비용이 많이 들고 시간 소모적이기 때문에, 기법들이 프로세스 시뮬레이션 모델을 최적화하는 견고한 트레이닝 세트를 제공하도록 수행되어야 하는 실험들의 수를 감소시키는 방식으로 실험들을 설계하도록 채용될 수 있다. DOE (design of experiments) 와 같은 기법들이 이 목적을 위해 채용될 수도 있다. 일반적으로, 이러한 기법들은 다양한 실험들에서 사용할 프로세스 파라미터들의 세트들을 결정한다. 이들은 프로세스 파라미터들 간 통계적 상호작용들, 랜덤화, 등을 고려함으로써 프로세스 파라미터들의 조합들을 선택한다. 예로서, DOE는 완결된 프로세스 중심 지점 주변의 제한된 범위의 파라미터들을 커버하는 적은 수의 실험들을 식별할 수도 있다.
일부 접근방법들에서, 연구자는 모델 최적화 프로세스에서 앞서 모든 실험들을 수행하고 수렴까지 최적화 루틴 반복들의 이들 실험들만을 사용한다. 대안적으로, 실험 설계자는 최적화의 앞선 반복들에 대한 일부 실험들 및 최적화가 진행됨에 따라 나중에 부가적인 실험들을 수행할 수도 있다. 최적화 프로세스는 평가될 특정한 파라미터들 및 따라서 나중의 반복들을 위해 실행될 특정한 실험들을 실험 설계자에게 통지할 수도 있다.
하나 이상의 인시츄 또는 오프라인 계측 툴들이 이들 실험적 프로세스 동작들로부터 발생하는, 실험적으로 생성된 프로파일들을 측정하기 위해 사용될 수도 있다. 측정들이 프로세스들의 종료시, 프로세스들 동안, 또는 프로세스들 동안 1회 이상의 시간들에서 이루어질 수도 있다. 측정들이 프로세스의 종료시 이루어지면, 측정 방법론은 파괴적일 수도 있고, 에칭 프로세스 동안 인터벌들에서 이루어지면, 측정 방법론은 일반적으로 비파괴적일 것이다 (따라서 에칭을 파괴하지 않음). 적절한 계측법 기법들의 예들은, 이로 제한되는 것은 아니지만, 인시츄 반사측정법, OCD, 단면 SEM, 및 상기 언급된 다른 것들을 포함한다. (실험이 기본적으로 피처의 에칭 프로파일을 이미지화하는) SEM의 경우와 같이 계측 툴은 피처의 프로파일을 직접 측정할 수도 있고, 또는 OCD 측정들의 경우 (실제 측정된 데이터로부터 일부 포스트-프로세싱이 피처의 에칭 프로파일을 철회하도록 이루어진다) 와 같이 피처의 에칭 프로파일을 간접적으로 결정할 수도 있다는 것을 주의한다. 계측법 기법들이 수행되는 위치 및 무엇을 샘플링하는지에 의해 카테고리화될 수도 있고, 카테고리들은 인시츄, 오프라인 비파괴적, 그리고 파괴적 계측법을 포함한다. 인시츄 계측법은 예를 들어, 반사측정법 및 타원편광법을 포함하고; 오프라인 비파괴적 계측법은 예를 들어, 단일 파장 및 광대역 OCD 계측법 또는 산란측정법, 돔 산란측정법, CD-SAXS, 및 CD-SEM (top-down SEM) 을 포함하고; 그리고 파괴적 계측법은 예를 들어, X-SEM, STEM, 및 TEM을 포함한다.
어떠한 경우든, 실험들 및 계측법 절차들의 결과는 측정된 프로파일들의 세트이고, 각각은 일반적으로 일련의 좌표들 또는 상기 기술된 바와 같이 피처의 프로파일의 형상을 나타내는, 그리드 값들의 세트에 대한 일련의 값들을 포함한다. 프로파일들은 나중에 본 명세서에 기술된 바와 같이 컴퓨터화된 에칭 프로파일 모델들을 트레이닝, 최적화, 및 개선하기 위한 입력들로서 사용된다.
반사측정법 및
타원편광법
스펙트럼 분석 및
모델링
툴들
피처 프로파일 값들을 생성하기 위해 프로세스 시뮬레이션 모델을 사용할 때, 기하구조로부터 생성된 광학 파라미터들은 RCWA 방법 또는 유사한 기법과 같은 광학 모델링 루틴을 사용하여 모델링 또는 예측될 수도 있다.
RCWA는 격자 (grating) 와 같은 주기적인 구조체로부터 반사된 (회절된, 산란된), 또는 이 격자를 통해 송신되는 방사선의 특징들을 기술하도록 사용될 수 있는 두번째 방법이다. RCWA는 과학적 문헌에 기술된 Moharam 및 Gaylord에 의해 널리 개발되었다. 예를 들어, 전체가 본 명세서에 참조로서 인용된, M. G. Moharam and T. K. Gaylord "Rigorous coupled-wave analysis of planar-grating diffraction" J. Opt Soc of America, Vol. 71, Issue 7, pp. 811-818 (1981) 를 참조하라. RCWA는 다양한 회절된 차수 (0차 또는 보다 높은 차수) 의 강도 및 편광 특징들을 계산한다. 결과들을 제공할 수 있는 다른 광학 모델링 방법들이, 이로 제한되는 것은 아니지만, C 방법, Modal 방법, Rayleigh 근사, EFIE (e-field integration equation), 및 Cf-FFT (conjugate gradient - fast fourier transform) 를 포함한다.
RCWA는 주기적 유전체 구조체들로부터 산란하는 것을 해결하도록 종종 채용되는 산출 전자기학의 반-분석적 방법이다. 이는 Fourier-공간 방법이고 따라서 디바이스들 및 필드들이 공간 고조파의 합으로 표현된다. 방법은 Floquet 이론에 기초하고, 주기적 미분 방적식들의 해들이 Floquet 함수들 (또는 특히, 고체 상태 물리에서 때때로 차단 파형 (Block wave) 으로 참조됨) 로 팽창될 수 있다. 디바이스가 각각 z 방향으로 균일한, 층들로 분할된다. 계단형 근사화는 z-방향을 따라 열화된 유전체 유전율과 같은 속성들을 갖는 커브된 디바이스들에 필요하다. 층 각각에서 전자기 모드들이 계산되고 층들을 통해 분석적으로 전파된다. 전체 문제는 산란 매트릭스들과 같은 기법을 사용하여 층들 사이의 계면들 각각에서 경계 조건들을 매칭함으로써 해결된다. 주기적 유전체 매체에서, 평면 입사 파형의 파형 벡터에 의해 결정된, 전자기 모드들을 해결하기 위해, Maxwell 방정식 (부분적으로 미분 형식) 뿐만 아니라 경계 조건들이 Floquet 함수들에 의해 확장되고, 무한히 큰 대수 방정식으로 변한다. 필요한 정확도 및 수렴 속도에 따라, 보다 고차 Floquet 함수들의 컷오프로, 무한히 큰 대수 방정식들은 유한해지고 따라서 컴퓨터들에 의해 해결가능하다.
기판 피처들과 광학 빔 상호작용으로 생성된 (또는 생성가능한) 광학 파라미터들을 산출적으로 생성하기 위한 또 다른 방식은 FDTD (finite-difference time-domain) 방법을 사용하는 것이다. 이는 전기역학들을 모델링하기 위한 수치 분석 기법이다. 이는 부분적으로 미분 형태의 시간-종속 Maxwell 방정식에 대한 적절한 해를 구하기 위한, 그리드 기반 유한 차분 방법이다. 이 방정식들은 시간상 이산화되고 (discretize) 공간 부분 도함수들이다. 발생하는 유한 차분 방정식들은 장애물 넘기 방식 (leapfrog manner) 으로 해결된다: 볼륨 공간의 전기장 벡터 컴포넌트들은 시간 상 미리 결정된 순간에 해결되고, 이어서 동일한 공간 볼륨의 자기장 벡터 컴포넌트들은 시간 상 다음 순간에 해결되고, 그리고 프로세스는 목표된 과도 또는 정상 상태 전자기장이 계산될 때까지 반복된다.
수렴 체크
플로팅된 프로세스 모델 파라미터 최적화 절차는 반복적인 비선형 최적화 절차일 수도 있고―예를 들어, 일반적으로 입력 파라미터들의 비선형 함수인, 에러 메트릭 또는 비용 값을 최적화하고―그리고, 이와 같이, 당업계에 공지된 다양한 기법들이 비선형 최적화를 위해 채용될 수도 있다. 예를 들어, 각각이 전체가 참조로서 본 명세서에 인용된: Biggs, M.C., "Constrained Minimization Using Recursive Quadratic Programming," Towards Global Optimization (L.C.W. Dixon and G.P. Szergo, eds.), North-Holland, pp 341-349, (1975); Conn, N.R., N.I.M. Gould, and Ph.L. Toint, "Trust-Region Methods," MPS/SIAM Series on Optimization, SIAM and MPS (2000); Mor, J.J. and D.C. Sorensen, "Computing Trust Region Step," SIAM Journal on Scientific and Statistical Computing, Vol. 3, pp 553-572, (1983); Byrd, R.H., R.B. Schnabel, and G.A. Shultz, "Approximate Solution of Trust Region Problem by Minimization over 2D Subspaces," Mathematical Programming, Vol. 40, pp 247-263 (1988); Dennis, J.E., Jr., "Nonlinear least-squares," State of Art in Numerical Analysis ed. D. Jacobs, Academic Press, pp 269-312 (1977); Mor, J.J., "Levenberg-Marquardt Algorithm: Implementation and Theory," Numerical Analysis, ed. G. A. Watson, Lecture Notes in Mathematics 630, Springer Verlag, pp 105-116 (1977); Powell, M.J.D., "A Fast Algorithm for Nonlinearly Constrained Optimization Calculations," Numerical Analysis, G.A.Watson ed., Lecture Notes in Mathematics, Springer Verlag, Vol. 630 (1978) 을 참조하라.
일반적으로, 비용을 계산하기 위해 사용된 비교는 산출적으로 예측된 계측법 결과들의 복수의 양태들 또는 인덱스들을 비교한다. 이들 인덱스들의 산출적으로 생성된 값들과 측정된 값들 사이의 차들은 최적화를 위해 비용 함수를 구성한다. 인덱스들의 예들은 재료의 복수의 높이들에 대한 CD (critical dimension) 차들, 주어진 재료에 대한 두께 차들, 및 전체 스펙트럼의 스펙트럼 차들을 포함한다. 비용 함수는 이들, 선택가능하게 각각에 대한 가중 인자들과의 조합일 수도 있다. 이 차들은 L1 또는 L2 표준, Euclidean 거리, Mahalanobis 거리, 등으로 표현될 수도 있다. 일부 실시예들에서, 이들 기법들은 입력된 파라미터들 및/또는 에러 메트릭에 위치될 수도 있는, 특정한 제약들을 받는 목적 함수 (여기서 비용 함수/값) 를 최적화한다. 특정한 이러한 실시예들에서, 제약 함수들 자체는 비선형일 수도 있다. 예를 들어, 산출된 에칭 프로파일이 프로세스 시뮬레이션 모델에 의해 출력되는 스택된 사다리꼴들의 세트로 표현되는 실시예들에서, 비용 값이 이들 스택된 사다리꼴들의 경계들로 나타낸 면적과 측정된 실험적 에칭 프로파일의 면적 사이의 차로서 규정될 수도 있다. 이 경우, 에러 메트릭이 프로세스 시뮬레이션 모델에 의해 출력된 응답 변수들의 비선형 함수이고, 따라서 제약된 최적화 기법이 방금 기술된 것들 (그리고/또는 통합된 기준들로부터) 로부터 선택되고 이는 비선형 제약들의 명세를 허용한다.
최적화된 프로세스 시뮬레이션 모델들의
적용예들
본 명세서에 개시된 전달 함수들은 에칭 프로세스의 상세한 평가 및 특징화가 바람직한 모든 반도체 프로세싱 워크플로우들에 유용할 수도 있다. 예를 들어, 새로운 에칭 프로세스가 개발되면, 실험실로 들어갈 필요 없이 프로세스 파라미터들의 많은 조합들에 대한 에칭 프로파일 특징들을 결정하도록 전달 함수가 사용될 수도 있고 실험 각각을 개별적으로 수행할 수도 있다. 이러한 방식으로, 전달 함수가 보다 신속한 프로세스 개발 사이클들을 인에이블할 수도 있고, 일부 실시예들에서 타깃 프로파일을 정밀 튜닝하기 위해 필요한 작업량을 상당히 감소시킬 수도 있다.
리소그래픽 동작들 및 마스크 현상은 정확한 전달 함수로부터 상당히 유리할 수도 있다. 전체가 참조로서 본 명세서에 인용된, 2016년 12월 1일에 출원된 US 미국 특허 출원 번호 제 15/367,060 호가 에지 배치 에러 검출 및 리소그래픽 마스크 설계를 기술한다. 이 맥락에서 적용가능할 수도 있는 적어도 2 레벨: 리소그래피 및 에칭의 설계 레이아웃 보정이 있다는 것을 주의한다. 달리 말하면, 광학적 고려 사항들 및 에칭-기반 고려사항들이 마스크 레이아웃을 결정하도록 사용될 수도 있다. 에칭-기반 고려사항들은 본 명세서에 기술된 바와 같이 준비된 모델을 사용하여 결정된다.
본 명세서에 기술된 바와 같이 결정된 레이아웃을 사용하여 포토리소그래피 마스크를 제작하는 것은 프로세스가 크롬 층 및 레지스트 층으로 코팅된 유리 기판을 포함하는 소위 블랭크 (blank) 로 시작된다. 때때로 크롬에 더하여 또는 크롬 이외의 재료가 사용된다. 예를 들어, 감쇠된 상 시프팅 마스크들이 몰리브덴 실리사이드 층과 같은 부가적인 층을 사용한다. 레지스트는 포지티브 또는 네거티브 레지스트일 수도 있다. 전자 빔 노출시, 에칭 프로세스를 통해 하부 크롬 층 내로 전사될 수 있는 레지스트 상에 패턴이 형성된다. 크롬은 반도체 웨이퍼들의 노출 동안 음영 (shadow) 을 주조하는 포토리소그래피 마스크 상에 불투명한 영역들을 제공한다.
포토리소그래피 마스크들의 제작은 반도체 디바이스 제작 동안 유사한 리소그래피 단계들이다. 그러나, 광 (예를 들어, 심 UV) 에 반대되는 전자 빔들에 의해 레지스트의 노출이 이루어진다. 블랭크가 적어도 부분적으로 본 명세서에 기술된 타입의 EPM을 사용하여 결정되는, 마스크 설계 레이아웃으로 명시된 위치들에서 레지스트 상에 충돌하는 전자 빔 복사선에 노출된다. 후속하여, 마스크가 레이아웃의 패턴을 생성하도록 현상된다. 지금 형성된 레지스트 패턴이 나중에 적절한 에칭 프로세스 (예를 들어, 플라즈마 또는 습식 에칭) 에 의해 하부 크롬에 전사된다. 그 후, 레지스트는 제거되고 노출된 크롬 패턴이 오염을 방지하기 위해 펠리클 (pellicle) 로 커버된다.
본 명세서에 개시된 전달 함수들은 또한 특정한 타깃 에칭 프로파일을 필요로 하고 포토리소그래피 또는 프로세스 파라미터들 (또는 EPM 입력 파라미터들) 의 하나 이상의 특정한 조합들을 발견할 것을 원하는, 호혜 문제를 해결하는데 유용할 수도 있다. 다시, 이는 실험적 시행착오에 의해 이루어질 수도 있지만, 정확한 전달 함수가 우수한 후보들이 전체 실험적 연구에 대해 식별될 때까지, 실험 또는 적어도 프로세스/입력 파라미터 공간을 탐구하는 최초 페이즈들에서 이렇게 할 필요성을 대체할 수 있다. 예를 들어, 블록들 125 및 127의 에칭 모델은 모델에 의해 신뢰할 수 있게 핸들링된 프로세스 윈도우 내 다양한 프로세스 조건들로 반복적으로 실행할 수도 있고, 실행 각각 후 콤팩트한 모델이 발생되는 에칭 피처 프로파일/윤곽이 명세 내인지 또는 최적화되었는지 여부를 결정한다. 요구된 에칭 피처/윤곽을 생성하는 프로세스 조건들의 세트에 전념한 후, 프로세스 레시피가 고정된다. 그리고 동시에, 역 전달 함수가 프로세스 레시피와 함께 사용되도록 마스크 레이아웃을 식별한다.
개시된 산출
실시예들에
대한 배경
본 명세서에 개시된 특정한 실시예들은 프로세스 시뮬레이션 모델들 및/또는 전달 함수들을 사용 및/또는 생성하기 위한 시스템들에 관한 것이다. 본 명세서 특정한 실시예들은 이러한 시스템들에 의해 구현된 프로세스 시뮬레이션 모델을 생성 및/또는 사용하기 위한 방법들에 관한 것이다. 프로세스 시뮬레이션 모델을 생성하는 시스템은 기판에 대한 반도체 디바이스 제조 동작의 효과들을 나타내도록 사용된 표현들 또는 관계들을 캘리브레이팅 또는 최적화하기 위해 데이터를 분석하도록 구성될 수도 있다. 프로세스 시뮬레이션 모델 및/또는 전달 함수를 생성하는 시스템은 또한 반도체 디바이스 제조 동작 동안 발생하는 물리적 프로세스들을 나타내는 프로그램 코드와 같은 인스트럭션들 및 데이터를 수신하도록 구성될 수도 있다. 이 방식으로, 프로세스 시뮬레이션 모델 및/또는 전달 함수는 이러한 시스템 상에 생성되거나 프로그래밍된다. 프로세스 시뮬레이션 모델 및/또는 전달 함수를 사용하기 위해 프로그램된 시스템은 (i) 반도체 디바이스 제조 동작 및/또는 기판에 피처들을 생성하기 위한 최초 설계 레이아웃 또는 마스크를 특징으로 하는 프로세스 파라미터들과 같은 입력을 수신하고, 그리고 (ii) 기판에 대한 반도체 디바이스 제조 동작의 효과를 결정하는 인스트럭션들을 실행하도록 구성될 수도 있다. 이를 위해, 시스템은 반도체 디바이스 제조 동작의 시간 종속 (또는 시간 독립) 결과를 계산할 수도 있다.
임의의 다양한 컴퓨터 아키텍처들을 갖는 많은 타입들의 컴퓨팅 시스템들이 프로세스 시뮬레이션 모델들 및 전달 함수들, 및 이러한 모델들 및 함수들을 생성 및/또는 최적화하기 위한 알고리즘들을 구현하기 위해 개시된 시스템들을 채용할 수도 있다. 예를 들어, 시스템들은 하나 이상의 범용 프로세서들 또는 특수하게 설계된 프로세서들 예컨대 프로그램가능한 로직 디바이스들 (예를 들어, Field Programmable Gate Arrays (FPGAs)) 에서 실행하는 소프트웨어 컴포넌트들을 포함할 수도 있다. 또한, 시스템들이 단일 디바이스 상에서 구현될 수도 있고 또는 복수의 디바이스들에 걸쳐 분산될 수도 있다. 산출 엘리먼트들의 기능들은 서로 합병될 수도 있고 또는 복수의 서브-모듈들로 더 분할될 수도 있다.
일부 실시예들에서, 적절히 프로그램된 시스템에서 프로세스 시뮬레이션 모델의 생성 또는 실행 동안 실행된 코드는 컴퓨터 디바이스 (예컨대 PC, 서버들, 네트워크 장비, 등) 을 구성하기 위한 다수의 인스트럭션들을 포함하여, 비휘발성 저장 매체 (예컨대 광학 디스크, 플래시 저장 디바이스, 모바일 하드 디스크, 등) 에 저장될 수 있는 소프트웨어 엘리먼트들의 형태로 구현될 수 있다.
일 레벨에서 소프트웨어 엘리먼트는 프로그래머/개발자에 의해 준비된 명령들의 세트로서 구현된다. 그러나, 컴퓨터 하드웨어에 의해 실행될 수 있는 모듈 소프트웨어는 특정한 머신 랭귀지 인스트럭션 세트로부터 선택된 "머신 코드들" 또는 하드웨어 프로세서 내에 설계된 "네이티브 인스트럭션들"을 사용하여 메모리에 기억된 실행가능 코드이다. 머신 랭귀지 인스트럭션 세트, 또는 네이티브 인스트럭션 세트는 하드웨어 프로세서(들)에 공지되고 본질적으로 내부에 구축된다. 이는 시스템 및 애플리케이션 소프트웨어가 하드웨어 프로세서들과 통신하는 "언어 (language)"이다. 네이티브 인스트럭션 각각은 프로세싱 아키텍처에 의해 인식되고 연산, 어드레싱, 또는 기능들; 특정한 메모리 위치들 또는 오프셋들; 및 연산자들을 해석하기 위해 사용된 특정한 어드레싱 모드들을 제어하기 위해 특정한 레지스터들에 특정될 수 있는 이산적인 코드이다. 순차적으로 실행되고, 또는 그렇지 않으면 제어 플로우 인스트럭션들에 의해 지시된 바와 같이, 보다 복잡한 연산들이 이들 단순한 네이티브 인스트럭션들을 조합함으로써 구축된다.
실행가능한 소프트웨어 인스트럭션들과 하드웨어 프로세서 간 상호 관계는 구조적이다. 달리 말하면, 인스트럭션들 자체가 일련의 심볼들 또는 수치적 값들이다. 이들은 본질적으로 어떠한 정보도 반송하지 않는다. 이는 설계에 의해 심볼들/수치 값들을 해석하도록 미리 구성되고, 의미를 인스트럭션들에 전달하는 프로세서이다.
본 명세서에서 사용된 모델들은 단일 위치의 단일 머신 상에서, 단일 위치의 복수의 머신들 상에서, 또는 복수의 위치들의 복수의 머신들 상에서 실행하도록 구성될 수도 있다. 복수의 머신들이 채용될 때, 개별 머신들이 특정한 태스크들을 위해 맞춤될 수도 있다. 예를 들어, 큰 블록들의 코드 및/또는 상당한 프로세싱 용량을 필요로 하는 동작들은 크고 그리고/또는 고정 머신들에서 구현될 수도 있다.
이에 더하여, 특정한 실시예들은 다양한 컴퓨터 구현된 동작들을 수행하기 위해 프로그램 인스트럭션들 및/또는 데이터 (데이터 구조들을 포함) 를 포함하는 유형의 그리고/또는 비일시적인 컴퓨터 판독가능 매체 또는 컴퓨터 프로그램 제품들과 관련된다. 컴퓨터 판독가능 매체의 예들은, 이로 제한되는 것은 아니지만, 반도체 메모리 디바이스들, 상 변화 디바이스들, 디스크 드라이브와 같은 자기 매체, 자기 테이프, CD들과 같은 광학 매체, 자기-광학 매체, 및 ROM (read-only memory) 디바이스들 및 RAM (random access memory) 와 같은 프로그램 인스트럭션들을 저장하고 수행하도록 특수하게 구성된 하드웨어 디바이스들을 포함한다. 컴퓨터 판독가능 매체는 최종 사용자에 의해 직접적으로 제어될 수도 있고 또는 매체는 최종 사용자에 의해 간접적으로 제어될 수도 있다. 직접 제어된 매체의 예들은 다른 엔티티들과 공유되지 않은 사용자 설비 및/또는 매체에 위치된 매체를 포함한다. 간접적으로 제어된 매체의 예들은 외부 네트워크를 통해 그리고/또는 "클라우드"와 같은 공유된 리소스들을 제공하는 서비스를 통해 사용자에게 간접적으로 액세스 가능한 매체를 포함한다. 프로그램 인스트럭션들의 예들은 컴파일러에 의해 생성된 것과 같은 머신 코드, 및 인터프리터 (interpreter) 를 사용하여 컴퓨터에 의해 실행될 수도 있는 보다 고 레벨 코드를 포함하는 파일들 모두를 포함한다.
다양한 실시예들에서, 개시된 방법들 및 장치에 채용된 데이터 또는 정보는 전자 포맷으로 제공된다. 이러한 데이터 또는 정보는 설계 레이아웃들, 고정된 파라미터 값들, 플로팅된 파라미터 값들, 피처 프로파일들, 계측법 결과들, 등을 포함할 수도 있다. 본 명세서에서 사용될 때, 전자 포맷으로 제공된 데이터 또는 다른 정보가 머신에 저장을 위해 머신들 사이의 송신을 위해 이용가능하다. 종래의, 전자 포맷 데이터는 디지털로 제공되고 비트들 및/또는 바이트들로 다양한 데이터 구조체들, 리스트들, 데이터베이스들, 등에 저장될 수도 있다. 데이터는 전자적, 광학적, 등으로 구현될 수도 있다.
특정한 실시예들에서, 프로세스 시뮬레이션 모델 및/또는 전달 함수는 각각 사용자 및 시스템 소프트웨어와 인터페이싱하는 애플리케이션 소프트웨어의 형태로 보여질 수 있다. 시스템 소프트웨어는 통상적으로 컴퓨터 하드웨어 및 연관된 메모리와 인터페이싱한다. 특정한 실시예들에서, 시스템 소프트웨어는 OS (operating system) 소프트웨어 및/또는 펌웨어, 뿐만 아니라 시스템에 설치된 미들웨어 및 드라이버들을 포함한다. 시스템 소프트웨어는 컴퓨터의 기본적인 비-태스크 특정 기능들을 제공한다. 반대로, 모듈들 및 다른 애플리케이션 소프트웨어는 특정한 태스크들을 달성하기 위해 사용된다. 모듈에 대한 네이티브 인스트럭션 각각은 메모리 디바이스에 저장되고 수치 값으로 표현된다.
예시적인 컴퓨터 시스템 (800) 이 도 6에 도시된다. 도시된 바와 같이, 컴퓨터 시스템 (800) 은 애플리케이션에 따라 인간 사용자들 및/또는 다른 컴퓨터 시스템들과 상호작용하기 위한 인터페이스를 구현할 수도 있는, 입력/출력 서브시스템 (802) 을 포함한다. 본 발명의 실시예들은 (예를 들어, GUI 또는 키보드를 통해) 인간 사용자로부터 입력 프로그램 진술들 및/또는 데이터를 수신하고 이들을 다시 사용자에게 디스플레이하기 위해 사용된 I/O 서브시스템 (802) 을 사용하여 시스템 (800) 상의 프로그램 코드로 구현될 수도 있다. I/O 서브시스템 (802) 은 예를 들어, 키보드, 마우스, GUI (graphical user interface), 터치스크린, 또는 입력을 위한 다른 인터페이스들, 및, 예를 들어, LED 또는 다른 평판 스크린 디스플레이, 또는 출력을 위한 다른 인터페이스들을 포함할 수도 있다.
프로그램 코드는 영구 저장 장치 (810) 또는 메모리 (808) 또는 모두와 같은 비일시적 매체에 저장될 수도 있다. 하나 이상의 프로세서들 (804) 이 하나 이상의 비일시적 매체로부터 프로그램 코드를 판독하고 컴퓨터 시스템으로 하여금 본 명세서에 기술된 바와 같은 프로세스 시뮬레이션 모델을 생성하거나 사용하는 것에 수반된, 본 명세서의 실시예들에 의해 수행된 방법들을 달성하게 하도록 코드를 실행한다. 당업자는 프로세서가 트레이닝 및/또는 모델링 동작들을 실행하기 위한 진술들과 같은 소스 코드를 수용하고, 프로세서의 하드웨어 게이트 레벨에서 이해될 수 있는 머신 코드로 소스 코드를 해석하거나 컴파일할 수도 있다는 것을 이해할 것이다. 버스가 I/O 서브시스템 (802), 프로세서 (804), 주변 디바이스 (806), 메모리 (808), 및 영구 저장장치 (810) 를 커플링한다.
결론
본 기술에서 다수의 구체적인 상세들이 제시된 실시예들의 완전한 이해를 제공하기 위해 언급되었다. 개시된 실시예들은 이들 구체적인 상세들 중 일부 또는 전부가 없이 실시될 수도 있다는 것이 자명할 것이다. 다른 예들에서, 공지된 프로세스 동작들은 개시된 실시예들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다. 개시된 실시예들이 구체적인 실시예들과 함께 기술될 것이지만, 이들 특정한 실시예들은 개시된 실시예들을 제한하는 것으로 의도되지 않았다는 것이 이해될 것이다.
Claims (38)
- 포토리소그래피에 의해 생성된 피처들에 대한 리소그래피 포토마스크들 상의 세그먼트들과 관련한 전달 함수를 생성하고 상기 세그먼트들을 사용하여 에칭하는 방법에 있어서,
(a) 설계 레이아웃 세그먼트들의 세트를 수신하는 단계;
(b) 입력들로서 상기 설계 레이아웃 세그먼트들의 세트가 제공되는 컴퓨터 (computational) 레지스트 모델로부터 레지스트 피처 프로파일들을 결정하는 단계;
(c) 입력들로서 상기 레지스트 피처 프로파일들이 제공되는 컴퓨터 에칭 모델로부터 에칭 피처 프로파일들을 결정하는 단계; 및
(d) 상기 설계 레이아웃 세그먼트들의 세트 및 대응하는 에칭 피처 프로파일들을 사용하여 전달 함수를 생성하는 단계를 포함하는, 전달 함수 생성 및 에칭 방법. - 제 1 항에 있어서,
상기 설계 레이아웃 세그먼트들은 GDS 포맷으로 제공된 클립들 또는 게이지들인, 전달 함수 생성 및 에칭 방법. - 제 1 항에 있어서,
설계 클립 라이브러리를 형성하도록 하나 이상의 클립들을 사용하여 포토리소그래피가 수행된 웨이퍼들의 계측법 결과들을 사용함으로써 상기 컴퓨터 레지스트 모델을 최적화하는 단계를 더 포함하는, 전달 함수 생성 및 에칭 방법. - 제 3 항에 있어서,
상기 컴퓨터 레지스트 모델을 최적화하는 단계는 상기 단계 (b) 전에 수행되는, 전달 함수 생성 및 에칭 방법. - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
설계 클립 라이브러리를 형성하도록 하나 이상의 클립들을 사용하여 포토리소그래피 및 에칭이 수행된 웨이퍼들의 계측법 결과들을 사용함으로써 상기 컴퓨터 에칭 모델을 최적화하는 단계를 더 포함하는, 전달 함수 생성 및 에칭 방법. - 제 5 항에 있어서,
상기 컴퓨터 에칭 모델을 최적화하는 단계는 상기 단계 (c) 전에 수행되는, 전달 함수 생성 및 에칭 방법. - 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
리소그래피 마스크에 대해 설계 레이아웃을 결정하도록 상기 전달 함수의 역을 적용하는 단계를 더 포함하는, 전달 함수 생성 및 에칭 방법. - 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
(e) 매회 상이한 세트의 프로세스 조건들을 사용하여, 상기 컴퓨터 에칭 모델을 복수 회 실행하는 단계, 및
(f) 상기 단계 (e) 동안 생성된 상기 컴퓨터 에칭 모델의 출력들로부터, 에칭 챔버의 동작 동안 사용을 위해 선택된 세트의 프로세스 조건들을 식별하는 단계를 더 포함하는, 전달 함수 생성 및 에칭 방법. - 제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 레지스트 피처 프로파일들 및/또는 상기 에칭 피처 프로파일들은 3차원으로 제공되는, 전달 함수 생성 및 에칭 방법.
- 컴퓨터 시스템으로 하여금 포토리소그래피에 의해 생성된 피처들에 대한 리소그래피 포토마스크들 상의 세그먼트들과 관련한 전달 함수를 생성하고 상기 세그먼트들을 사용하여 에칭하게 하기 위한 컴퓨터 실행가능한 인스트럭션들이 제공되는 비일시적 컴퓨터 판독가능 매체를 포함하는 컴퓨터 프로그램 제품에 있어서, 상기 인스트럭션들은,
(a) 설계 레이아웃 세그먼트들의 세트를 수신하는 동작;
(b) 입력들로서 상기 설계 레이아웃 세그먼트들의 세트가 제공되는 컴퓨터 레지스트 모델로부터 레지스트 피처 프로파일들을 결정하는 동작;
(c) 입력들로서 상기 레지스트 피처 프로파일들이 제공되는 컴퓨터 에칭 모델로부터 에칭 피처 프로파일들을 결정하는 동작; 및
(d) 상기 설계 레이아웃 세그먼트들의 세트 및 대응하는 에칭 피처 프로파일들을 사용하여 전달 함수를 생성하는 동작을 포함하는, 컴퓨터 프로그램 제품. - 제 10 항에 있어서,
상기 설계 레이아웃 세그먼트들은 GDS 포맷으로 제공된 클립들 또는 게이지들인, 컴퓨터 프로그램 제품. - 제 10 항에 있어서,
설계 클립 라이브러리를 형성하도록 하나 이상의 클립들을 사용하여 포토리소그래피가 수행된 웨이퍼들의 계측법 결과들을 사용함으로써 상기 컴퓨터 레지스트 모델을 최적화하기 위한 인스트럭션들을 더 포함하는, 컴퓨터 프로그램 제품. - 제 12 항에 있어서,
상기 컴퓨터 레지스트 모델을 최적화하기 위한 상기 인스트럭션들은 상기 동작 (b) 을 위한 상기 인스트럭션들 전에 수행되도록 구성되는, 컴퓨터 프로그램 제품. - 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
설계 클립 라이브러리를 형성하도록 하나 이상의 클립들을 사용하여 포토리소그래피 및 에칭이 수행된 웨이퍼들의 계측법 결과들을 사용함으로써 상기 컴퓨터 에칭 모델을 최적화하기 위한 인스트럭션들을 더 포함하는, 컴퓨터 프로그램 제품. - 제 14 항에 있어서,
상기 컴퓨터 에칭 모델을 최적화하기 위한 상기 인스트럭션들은 상기 동작 (c) 을 위한 상기 인스트럭션들 전에 수행되도록 구성되는, 컴퓨터 프로그램 제품. - 제 10 항 내지 제 15 항 중 어느 한 항에 있어서,
리소그래피 마스크에 대해 설계 레이아웃을 결정하도록 상기 전달 함수의 역을 적용하기 위한 인스트럭션들을 더 포함하는, 컴퓨터 프로그램 제품. - 제 10 항 내지 제 16 항 중 어느 한 항에 있어서,
(e) 매회 상이한 세트의 프로세스 조건들을 사용하여, 상기 컴퓨터 에칭 모델을 복수 회 실행하는 동작, 및
(f) 상기 동작 (e) 동안 생성된 상기 컴퓨터 에칭 모델의 출력들로부터, 에칭 챔버의 동작 동안 사용을 위해 선택된 세트의 프로세스 조건들을 식별하는 동작을 위한 인스트럭션들을 더 포함하는, 컴퓨터 프로그램 제품. - 제 10 항 내지 제 17 항 중 어느 한 항에 있어서,
상기 레지스트 피처 프로파일들 및/또는 상기 에칭 피처 프로파일들은 3차원으로 제공되는, 컴퓨터 프로그램 제품. - 포토리소그래피에 의해 생성된 피처들에 대한 리소그래피 포토마스크들 상의 세그먼트들과 관련한 전달 함수를 생성하고 상기 세그먼트들을 사용하여 에칭하는 방법에 있어서,
(a) 레지스트가 도포되고 설계 레이아웃 세그먼트들의 세트를 사용하여 패터닝된 하나 이상의 제 1 테스트 기판들로부터 생성된 현상 검사 후 계측법 결과들을 수신하는 단계;
(b) 레지스트가 도포되고 상기 설계 레이아웃 세그먼트들의 세트를 사용하여 패터닝된 후 에칭된 하나 이상의 제 2 테스트 기판들로부터 생성된 에칭 검사 후 계측법 결과들을 수신하는 단계; 및
(c) 대응하는 현상 검사 후 계측법 결과들 및 대응하는 에칭 검사 후 계측법 결과들과 함께 상기 설계 레이아웃 세그먼트들의 세트를 사용하여 상기 전달 함수를 생성하는 단계를 포함하는, 전달 함수 생성 및 에칭 방법. - 제 19 항에 있어서,
상기 현상 검사 후 계측법 결과들을 사용하여 컴퓨터 레지스트 모델을 캘리브레이팅하는 단계를 더 포함하는, 전달 함수 생성 및 에칭 방법. - 제 20 항에 있어서,
상기 전달 함수를 생성하는 단계는 레지스트 프로파일들 현상 후 예측된 세트를 제공하도록 컴퓨터 레지스트 모델을 복수 회 실행하는 단계를 포함하는, 전달 함수 생성 및 에칭 방법. - 제 19 항 내지 제 21 항 중 어느 한 항에 있어서,
상기 에칭 검사 후 계측법 결과들을 사용하여 컴퓨터 에칭 모델을 캘리브레이팅하는 단계를 더 포함하는, 전달 함수 생성 및 에칭 방법. - 제 22 항에 있어서,
상기 전달 함수를 생성하는 단계는 예측된 에칭 피처 프로파일들의 세트를 제공하도록 상기 컴퓨터 에칭 모델을 복수 회 실행하는 단계를 포함하는, 전달 함수 생성 및 에칭 방법. - 제 19 항 내지 제 23 항 중 어느 한 항에 있어서,
상기 현상 검사 후 계측법 결과들 및 상기 에칭 검사 후 계측법 결과들은 3차원으로 제공되는, 전달 함수 생성 및 에칭 방법. - 제 19 항 내지 제 24 항 중 어느 한 항에 있어서,
상기 현상 검사 후 계측법 결과들 및/또는 상기 에칭 검사 후 계측법 결과들은 CD-SEM을 사용하여 x-y 윤곽들로 제공되는, 전달 함수 생성 및 에칭 방법. - 제 19 항 내지 제 25 항 중 어느 한 항에 있어서,
상기 현상 검사 후 계측법 결과들 및/또는 상기 에칭 검사 후 계측법 결과들은 TEM 기법 또는 CD-SAXS 기법을 사용하여 x-z 프로파일들로 제공되는, 전달 함수 생성 및 에칭 방법. - 제 19 항 내지 제 26 항 중 어느 한 항에 있어서,
상기 설계 레이아웃 세그먼트들의 세트는 GDS 포맷으로 제공된 클립들 또는 게이지들을 포함하는, 전달 함수 생성 및 에칭 방법. - 제 19 항 내지 제 27 항 중 어느 한 항에 있어서,
리소그래피 마스크에 대해 설계 레이아웃을 결정하도록 상기 전달 함수의 역을 적용하는 단계를 더 포함하는, 전달 함수 생성 및 에칭 방법. - 컴퓨터 시스템으로 하여금 포토리소그래피에 의해 생성된 피처들에 대한 리소그래피 포토마스크들 상의 세그먼트들과 관련한 전달 함수를 생성하고 상기 세그먼트들을 사용하여 에칭하게 하기 위한 컴퓨터 실행가능한 인스트럭션들이 제공되는 비일시적 컴퓨터 판독가능 매체를 포함하는 컴퓨터 프로그램 제품에 있어서, 상기 인스트럭션들은,
(a) 레지스트가 도포되고 설계 레이아웃 세그먼트들의 세트를 사용하여 패터닝된 하나 이상의 제 1 테스트 기판들로부터 생성된 현상 검사 후 계측법 결과들을 수신하는 단계;
(b) 레지스트가 도포되고 상기 설계 레이아웃 세그먼트들의 세트를 사용하여 패터닝된 후 에칭된 하나 이상의 제 2 테스트 기판들로부터 생성된 에칭 검사 후 계측법 결과들을 수신하는 단계; 및
(c) 대응하는 현상 검사 후 계측법 결과들 및 대응하는 에칭 검사 후 계측법 결과들과 함께 상기 설계 레이아웃 세그먼트들의 세트를 사용하여 상기 전달 함수를 생성하는 단계를 위한 인스트럭션들을 포함하는, 컴퓨터 프로그램 제품. - 제 29 항에 있어서,
상기 현상 검사 후 계측법 결과들을 사용하여 컴퓨터 레지스트 모델을 캘리브레이팅하기 위한 컴퓨터 실행가능 인스트럭션들을 더 포함하는, 컴퓨터 프로그램 제품. - 제 30 항에 있어서,
상기 전달 함수를 생성하기 위한 상기 인스트럭션들은 예측된 현상 후 레지스트 프로파일들의 세트를 제공하도록 상기 컴퓨터 레지스트 모델을 복수 회 실행하기 위한 인스트럭션들을 포함하는, 컴퓨터 프로그램 제품. - 제 29 항 내지 제 31 항 중 어느 한 항에 있어서,
상기 에칭 검사 후 계측법 결과들을 사용하여 컴퓨터 에칭 모델을 캘리브레이팅하기 위한 컴퓨터 실행가능 인스트럭션들을 더 포함하는, 컴퓨터 프로그램 제품. - 제 32 항에 있어서,
상기 전달 함수를 생성하기 위한 인스트럭션들은 예측된 에칭 피처 프로파일들의 세트를 제공하도록 상기 컴퓨터 에칭 모델을 복수 회 실행하는 인스트럭션들을 포함하는, 컴퓨터 프로그램 제품. - 제 29 항 내지 제 33 항 중 어느 한 항에 있어서,
상기 현상 검사 후 계측법 결과들 및/또는 상기 에칭 검사 후 계측법 결과들은 3차원으로 제공되는, 컴퓨터 프로그램 제품. - 제 29 항 내지 제 34 항 중 어느 한 항에 있어서,
상기 현상 검사 후 계측법 결과들 및/또는 상기 에칭 검사 후 계측법 결과들은 CD-SEM 생성된 이미지들의 x-y 프로파일들로 제공되는, 컴퓨터 프로그램 제품. - 제 29 항 내지 제 35 항 중 어느 한 항에 있어서,
상기 현상 검사 후 계측법 결과들 및 상기 에칭 검사 후 계측법 결과들은 TEM 기법 또는 CD-SAXS 생성된 이미지들의 x-z 윤곽들로 제공되는, 컴퓨터 프로그램 제품. - 제 29 항 내지 제 36 항 중 어느 한 항에 있어서,
상기 설계 레이아웃 세그먼트들의 세트는 GDS 포맷으로 제공된 클립들 또는 게이지들을 포함하는, 컴퓨터 프로그램 제품. - 제 29 항 내지 제 37 항 중 어느 한 항에 있어서,
리소그래피 마스크에 대해 설계 레이아웃을 결정하도록 상기 전달 함수의 역을 적용하기 위한 컴퓨터 실행가능 인스트럭션들을 더 포함하는, 컴퓨터 프로그램 제품.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862655495P | 2018-04-10 | 2018-04-10 | |
US62/655,495 | 2018-04-10 | ||
PCT/US2019/026396 WO2019199697A1 (en) | 2018-04-10 | 2019-04-08 | Resist and etch modeling |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20200131342A true KR20200131342A (ko) | 2020-11-23 |
Family
ID=68163278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020207032376A KR20200131342A (ko) | 2018-04-10 | 2019-04-08 | 레지스트 및 에칭 모델링 |
Country Status (5)
Country | Link |
---|---|
US (2) | US11624981B2 (ko) |
KR (1) | KR20200131342A (ko) |
CN (1) | CN112005347A (ko) |
TW (2) | TWI837123B (ko) |
WO (1) | WO2019199697A1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10572697B2 (en) | 2018-04-06 | 2020-02-25 | Lam Research Corporation | Method of etch model calibration using optical scatterometry |
US11921433B2 (en) | 2018-04-10 | 2024-03-05 | Lam Research Corporation | Optical metrology in machine learning to characterize features |
EP3961473A1 (en) * | 2020-08-29 | 2022-03-02 | ASML Netherlands B.V. | Multiscale physical etch modeling and methods thereof |
US20220114438A1 (en) * | 2020-10-09 | 2022-04-14 | Kla Corporation | Dynamic Control Of Machine Learning Based Measurement Recipe Optimization |
CN114488705A (zh) * | 2022-01-13 | 2022-05-13 | 东方晶源微电子科技(北京)有限公司 | 一种负向显影光刻胶模型优化方法 |
US20230367302A1 (en) * | 2022-05-11 | 2023-11-16 | Applied Materials, Inc. | Holistic analysis of multidimensional sensor data for substrate processing equipment |
CN115408650B (zh) * | 2022-08-03 | 2023-04-28 | 武汉宇微光学软件有限公司 | 光刻胶多级串连表征网络的建模、校准、仿真方法和系统 |
TWI835455B (zh) * | 2022-12-08 | 2024-03-11 | 東龍投資股份有限公司 | 製程檢測方法、製程檢測圖案及形成方法,及光罩 |
CN118732409A (zh) * | 2023-03-28 | 2024-10-01 | 腾讯科技(深圳)有限公司 | 用于生成光刻胶图案的光刻胶模型的确定方法和装置 |
Family Cites Families (159)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5114233A (en) | 1990-10-09 | 1992-05-19 | At&T Bell Laboratories | Method for inspecting etched workpieces |
US5421934A (en) | 1993-03-26 | 1995-06-06 | Matsushita Electric Industrial Co., Ltd. | Dry-etching process simulator |
US6151532A (en) | 1998-03-03 | 2000-11-21 | Lam Research Corporation | Method and apparatus for predicting plasma-process surface profiles |
US6316167B1 (en) * | 2000-01-10 | 2001-11-13 | International Business Machines Corporation | Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof |
TW455973B (en) | 1999-04-05 | 2001-09-21 | Applied Materials Inc | Endpoint detection in the fabrication of electronic devices |
US6268226B1 (en) | 1999-06-30 | 2001-07-31 | International Business Machines Corporation | Reactive ion etch loading measurement technique |
EP1252652A1 (de) | 2000-01-25 | 2002-10-30 | Infineon Technologies AG | Verfahren zur überwachung eines herstellungsprozesses |
US6410351B1 (en) | 2000-07-13 | 2002-06-25 | Advanced Micro Devices, Inc. | Method and apparatus for modeling thickness profiles and controlling subsequent etch process |
US20030113766A1 (en) | 2000-10-30 | 2003-06-19 | Sru Biosystems, Llc | Amine activated colorimetric resonant biosensor |
US6951823B2 (en) | 2001-05-14 | 2005-10-04 | Axcelis Technologies, Inc. | Plasma ashing process |
US6650423B1 (en) | 2001-07-02 | 2003-11-18 | Advanced Micro Devices Inc. | Method and apparatus for determining column dimensions using scatterometry |
JP2003092237A (ja) | 2001-07-12 | 2003-03-28 | Toshiba Corp | 危険プロセス/パターン検出システム、危険プロセス/パターン検出方法、危険検出プログラム、及び半導体装置の製造方法 |
US6684382B2 (en) | 2001-08-31 | 2004-01-27 | Numerical Technologies, Inc. | Microloading effect correction |
US6903826B2 (en) | 2001-09-06 | 2005-06-07 | Hitachi, Ltd. | Method and apparatus for determining endpoint of semiconductor element fabricating process |
US6753115B2 (en) | 2001-12-20 | 2004-06-22 | Numerical Technologies, Inc. | Facilitating minimum spacing and/or width control optical proximity correction |
US6954911B2 (en) * | 2002-05-01 | 2005-10-11 | Synopsys, Inc. | Method and system for simulating resist and etch edges |
US7363099B2 (en) | 2002-06-07 | 2008-04-22 | Cadence Design Systems, Inc. | Integrated circuit metrology |
US6973633B2 (en) | 2002-07-24 | 2005-12-06 | George Lippincott | Caching of lithography and etch simulation results |
US7402257B1 (en) | 2002-07-30 | 2008-07-22 | Advanced Micro Devices, Inc. | Plasma state monitoring to control etching processes and across-wafer uniformity, and system for performing same |
TWI303090B (en) | 2002-08-13 | 2008-11-11 | Lam Res Corp | Method for in-situ monitoring of patterned substrate processing using reflectometry |
US7504182B2 (en) | 2002-09-18 | 2009-03-17 | Fei Company | Photolithography mask repair |
US7001529B2 (en) | 2002-10-18 | 2006-02-21 | Lam Research Corporation | Pre-endpoint techniques in photoresist etching |
US6869739B1 (en) * | 2003-01-28 | 2005-03-22 | International Business Machines Corporation | Integrated lithographic print and detection model for optical CD |
US6982175B2 (en) | 2003-02-14 | 2006-01-03 | Unaxis Usa Inc. | End point detection in time division multiplexed etch processes |
JP4068986B2 (ja) | 2003-02-19 | 2008-03-26 | 株式会社日立ハイテクノロジーズ | 試料のドライエッチング方法及びドライエッチング装置 |
JP4235466B2 (ja) | 2003-02-24 | 2009-03-11 | Azエレクトロニックマテリアルズ株式会社 | 水溶性樹脂組成物、パターン形成方法及びレジストパターンの検査方法 |
US6765651B1 (en) * | 2003-03-11 | 2004-07-20 | Peter J. Fiekowsky | Fast image simulation for photolithography |
US20050074907A1 (en) | 2003-10-06 | 2005-04-07 | Adrian Kriz | Semi-conductor wafer fabrication |
JP2005277361A (ja) | 2004-02-25 | 2005-10-06 | Toshiba Corp | プロセス装置の制御システムおよび制御方法 |
US7523076B2 (en) | 2004-03-01 | 2009-04-21 | Tokyo Electron Limited | Selecting a profile model for use in optical metrology using a machine learning system |
TWI284788B (en) | 2004-06-11 | 2007-08-01 | Innolux Display Corp | Simulation method and device of exposure system |
JP5112624B2 (ja) | 2004-09-01 | 2013-01-09 | ラム リサーチ コーポレーション | プロセスチャンバ及びプラズマチャンバを操作する方法 |
US7171284B2 (en) | 2004-09-21 | 2007-01-30 | Timbre Technologies, Inc. | Optical metrology model optimization based on goals |
US7739651B2 (en) | 2004-09-29 | 2010-06-15 | Synopsys, Inc. | Method and apparatus to determine if a pattern is robustly manufacturable |
US7253008B2 (en) | 2004-12-28 | 2007-08-07 | Sandia Corporation | Reactive ion etched substrates and methods of making and using |
US7494753B2 (en) * | 2005-01-28 | 2009-02-24 | Asml Masktools B.V. | Method, program product and apparatus for improving calibration of resist models used in critical dimension calculation |
US7442649B2 (en) | 2005-03-29 | 2008-10-28 | Lam Research Corporation | Etch with photoresist mask |
US7349066B2 (en) | 2005-05-05 | 2008-03-25 | Asml Masktools B.V. | Apparatus, method and computer program product for performing a model based optical proximity correction factoring neighbor influence |
US7539969B2 (en) | 2005-05-10 | 2009-05-26 | Lam Research Corporation | Computer readable mask shrink control processor |
US7588946B2 (en) | 2005-07-25 | 2009-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling system for gate formation of semiconductor devices |
JP4806020B2 (ja) | 2005-08-08 | 2011-11-02 | エーエスエムエル ネザーランズ ビー.ブイ. | リソグラフィプロセスのフォーカス露光モデルを作成するための方法、公称条件で使用するためのリソグラフィプロセスの単一のモデルを作成するための方法、およびコンピュータ読取可能媒体 |
US7695876B2 (en) | 2005-08-31 | 2010-04-13 | Brion Technologies, Inc. | Method for identifying and using process window signature patterns for lithography process control |
JP4954211B2 (ja) | 2005-09-09 | 2012-06-13 | エーエスエムエル ネザーランズ ビー.ブイ. | 個別マスクエラーモデルを使用するマスク検証を行うシステムおよび方法 |
CN1940715A (zh) | 2005-09-27 | 2007-04-04 | 力晶半导体股份有限公司 | 光掩模图案的校正方法及其形成方法 |
US7600212B2 (en) | 2005-10-03 | 2009-10-06 | Cadence Design Systems, Inc. | Method of compensating photomask data for the effects of etch and lithography processes |
EP1770439B1 (en) | 2005-10-03 | 2010-05-05 | Imec | Alternating phase shift mask |
US7921383B1 (en) * | 2006-01-11 | 2011-04-05 | Olambda, Inc | Photolithographic process simulation including efficient result computation for multiple process variation values |
US7694267B1 (en) | 2006-02-03 | 2010-04-06 | Brion Technologies, Inc. | Method for process window optimized optical proximity correction |
JP2007219208A (ja) | 2006-02-17 | 2007-08-30 | Sony Corp | パターン補正装置、パターン補正プログラム、パターン補正方法および半導体装置の製造方法 |
US20070249071A1 (en) | 2006-04-21 | 2007-10-25 | Lei Lian | Neural Network Methods and Apparatuses for Monitoring Substrate Processing |
JP4914119B2 (ja) | 2006-05-31 | 2012-04-11 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法およびプラズマ処理装置 |
US7829468B2 (en) | 2006-06-07 | 2010-11-09 | Lam Research Corporation | Method and apparatus to detect fault conditions of plasma processing reactor |
US8102408B2 (en) * | 2006-06-29 | 2012-01-24 | Kla-Tencor Technologies Corp. | Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs |
US7525673B2 (en) | 2006-07-10 | 2009-04-28 | Tokyo Electron Limited | Optimizing selected variables of an optical metrology system |
US7849423B1 (en) | 2006-07-21 | 2010-12-07 | Cadence Design Systems, Inc. | Method of verifying photomask data based on models of etch and lithography processes |
GB0616131D0 (en) | 2006-08-14 | 2006-09-20 | Oxford Instr Plasma Technology | Surface processing apparatus |
US20080078948A1 (en) | 2006-10-03 | 2008-04-03 | Tokyo Electron Limited | Processing termination detection method and apparatus |
JP5080775B2 (ja) | 2006-10-03 | 2012-11-21 | 東京エレクトロン株式会社 | 処理終点検出方法及び処理終点検出装置 |
US7949618B2 (en) | 2007-03-28 | 2011-05-24 | Tokyo Electron Limited | Training a machine learning system to determine photoresist parameters |
US8001512B1 (en) | 2007-06-26 | 2011-08-16 | Cadence Design Systems, Inc. | Method and system for implementing context simulation |
JP5036450B2 (ja) | 2007-08-16 | 2012-09-26 | 株式会社東芝 | シミュレーション方法およびシミュレーションプログラム |
US7812966B2 (en) | 2007-08-30 | 2010-10-12 | Infineon Technologies Ag | Method of determining the depth profile of a surface structure and system for determining the depth profile of a surface structure |
KR101374932B1 (ko) | 2007-09-28 | 2014-03-17 | 재단법인서울대학교산학협력재단 | 확산 제한 식각과정에 의한 수평 변환 다공성 실리콘 광학필터의 제조방법 및 그에 의한 필터구조 |
EP2223245B1 (en) | 2007-11-30 | 2011-07-20 | Coventor, Inc. | System and method for three-dimensional schematic capture and result visualization of multi-physics system models |
JP5050830B2 (ja) | 2007-12-19 | 2012-10-17 | ソニー株式会社 | ドライエッチング装置および半導体装置の製造方法 |
US7967995B2 (en) | 2008-03-31 | 2011-06-28 | Tokyo Electron Limited | Multi-layer/multi-input/multi-output (MLMIMO) models and method for using |
JP5026326B2 (ja) | 2008-04-04 | 2012-09-12 | 株式会社日立ハイテクノロジーズ | エッチング処理状態の判定方法、システム |
DE102008019341B4 (de) * | 2008-04-15 | 2020-09-24 | Carl Zeiss Smt Gmbh | Verfahren zur Analyse von Masken für die Photolithographie |
JP5341399B2 (ja) | 2008-06-03 | 2013-11-13 | ルネサスエレクトロニクス株式会社 | パターン検証方法、パターン検証装置、プログラム、及び半導体装置の製造方法 |
CN102057330B (zh) * | 2008-06-03 | 2013-07-17 | Asml荷兰有限公司 | 基于模型的扫描器调节方法 |
JP5027753B2 (ja) | 2008-07-30 | 2012-09-19 | 東京エレクトロン株式会社 | 基板処理制御方法及び記憶媒体 |
US20100269084A1 (en) * | 2008-11-24 | 2010-10-21 | Yuri Granik | Visibility and Transport Kernels for Variable Etch Bias Modeling of Optical Lithography |
US8197915B2 (en) | 2009-04-01 | 2012-06-12 | Asm Japan K.K. | Method of depositing silicon oxide film by plasma enhanced atomic layer deposition at low temperature |
US8649016B2 (en) | 2009-06-23 | 2014-02-11 | Rudolph Technologies, Inc. | System for directly measuring the depth of a high aspect ratio etched feature on a wafer |
US8124531B2 (en) | 2009-08-04 | 2012-02-28 | Novellus Systems, Inc. | Depositing tungsten into high aspect ratio features |
US10256142B2 (en) | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
US9034768B2 (en) | 2010-07-09 | 2015-05-19 | Novellus Systems, Inc. | Depositing tungsten into high aspect ratio features |
US8279409B1 (en) | 2009-08-05 | 2012-10-02 | Cadence Design Systems, Inc. | System and method for calibrating a lithography model |
US9087739B2 (en) * | 2009-10-19 | 2015-07-21 | International Business Machines Corporation | Pattern improvement in multiprocess patterning |
US9081246B2 (en) | 2009-12-22 | 2015-07-14 | View, Inc. | Wireless powered electrochromic windows |
JP5825492B2 (ja) | 2010-03-16 | 2015-12-02 | みずほ情報総研株式会社 | プラズマプロセスによる加工形状の予測システム、方法及びプログラム |
KR101930913B1 (ko) | 2010-06-17 | 2018-12-19 | 노바 메주어링 인스트루먼츠 엘티디. | 패턴 구조들의 광학적 정밀 검사를 최적화하는 방법 및 시스템 |
US8494314B2 (en) | 2010-07-05 | 2013-07-23 | Infinera Corporation | Fabrication tolerant polarization converter |
US8666703B2 (en) | 2010-07-22 | 2014-03-04 | Tokyo Electron Limited | Method for automated determination of an optimally parameterized scatterometry model |
CN101976045B (zh) | 2010-08-25 | 2012-05-23 | 江苏大学 | 用于tft-lcd蚀刻制程的面板品质虚拟量测方法与系统 |
US20120228125A1 (en) | 2010-09-21 | 2012-09-13 | Liqi Wu | Creation of magnetic field (vector potential) well for improved plasma deposition and resputtering uniformity |
US8359562B2 (en) | 2011-01-11 | 2013-01-22 | Infineon Technologies Ag | System and method for semiconductor device fabrication using modeling |
US8577820B2 (en) | 2011-03-04 | 2013-11-05 | Tokyo Electron Limited | Accurate and fast neural network training for library-based critical dimension (CD) metrology |
JP5685762B2 (ja) | 2011-03-07 | 2015-03-18 | みずほ情報総研株式会社 | プラズマ加工形状シミュレーション装置及びプログラム |
US20120280354A1 (en) | 2011-05-05 | 2012-11-08 | Synopsys, Inc. | Methods for fabricating high-density integrated circuit devices |
TWI641921B (zh) | 2011-08-01 | 2018-11-21 | 諾發測量儀器股份有限公司 | 用以檢驗圖案化結構量測的監測系統及方法 |
US9887071B2 (en) | 2011-12-16 | 2018-02-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-zone EPD detectors |
NL2009982A (en) | 2012-01-10 | 2013-07-15 | Asml Netherlands Bv | Source mask optimization to reduce stochastic effects. |
US9419146B2 (en) | 2012-01-26 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US10381266B2 (en) | 2012-03-27 | 2019-08-13 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
KR102131581B1 (ko) | 2012-03-27 | 2020-07-08 | 노벨러스 시스템즈, 인코포레이티드 | 텅스텐 피처 충진 |
US8850366B2 (en) | 2012-08-01 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making a mask by forming a phase bar in an integrated circuit design layout |
KR102205682B1 (ko) | 2012-08-15 | 2021-01-21 | 노바 메주어링 인스트루먼츠 엘티디. | 인-시추 측정을 위한 광학 계측 |
US9330990B2 (en) | 2012-10-17 | 2016-05-03 | Tokyo Electron Limited | Method of endpoint detection of plasma etching process using multivariate analysis |
US20140123084A1 (en) | 2012-11-01 | 2014-05-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and Method for Improving a Lithography Simulation Model |
AU2014208383A1 (en) | 2013-01-24 | 2015-07-23 | Tylerton International Holdings Inc. | Neuronal imaging and treatment |
TWI512389B (zh) | 2013-02-22 | 2015-12-11 | Globalfoundries Us Inc | 定向自組裝製程/鄰近校正之方法 |
TWI621957B (zh) | 2013-03-14 | 2018-04-21 | 新納普系統股份有限公司 | 使用點擊最佳化的次解析度輔助特徵實現方式 |
US9965577B2 (en) | 2013-03-14 | 2018-05-08 | Coventor, Inc. | System and method for performing directed self-assembly in a 3-D virtual fabrication environment |
US9245761B2 (en) | 2013-04-05 | 2016-01-26 | Lam Research Corporation | Internal plasma grid for semiconductor fabrication |
US9230819B2 (en) | 2013-04-05 | 2016-01-05 | Lam Research Corporation | Internal plasma grid applications for semiconductor fabrication in context of ion-ion plasma processing |
US9412673B2 (en) | 2013-08-23 | 2016-08-09 | Kla-Tencor Corporation | Multi-model metrology |
TWI528201B (zh) | 2013-08-28 | 2016-04-01 | 旺宏電子股份有限公司 | 進階修正方法 |
US9274417B2 (en) | 2013-09-18 | 2016-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for lithography patterning |
TWI668725B (zh) | 2013-10-01 | 2019-08-11 | 美商蘭姆研究公司 | 使用模型化、回授及阻抗匹配之蝕刻速率的控制 |
US10895810B2 (en) | 2013-11-15 | 2021-01-19 | Kla Corporation | Automatic selection of sample values for optical metrology |
JP6177671B2 (ja) | 2013-11-25 | 2017-08-09 | ソニーセミコンダクタソリューションズ株式会社 | シミュレーション方法、シミュレーションプログラムおよびシミュレータ |
JP6173889B2 (ja) | 2013-11-28 | 2017-08-02 | ソニーセミコンダクタソリューションズ株式会社 | シミュレーション方法、シミュレーションプログラム、加工制御システム、シミュレータ、プロセス設計方法およびマスク設計方法 |
JP6318007B2 (ja) | 2013-11-29 | 2018-04-25 | 株式会社日立ハイテクノロジーズ | データ処理方法、データ処理装置および処理装置 |
CN105849643B (zh) | 2013-12-17 | 2019-07-19 | Asml荷兰有限公司 | 良品率估计和控制 |
WO2015112979A1 (en) | 2014-01-26 | 2015-07-30 | Coventor, Inc. | Modeling pattern dependent effects for a 3-d virtual semiconductor fabrication environment |
SG11201610106SA (en) * | 2014-06-10 | 2016-12-29 | Asml Netherlands Bv | Computational wafer inspection |
CN105225979A (zh) | 2014-06-19 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件制程预测系统和方法 |
KR101939313B1 (ko) | 2014-06-25 | 2019-01-16 | 에이에스엠엘 네델란즈 비.브이. | 에칭 변동 감내 최적화 |
EP2980646B1 (en) | 2014-07-30 | 2020-09-02 | GenISys GmbH | Process artefact compensation upon transfer of a mask layout onto a mask substrate |
WO2016028334A1 (en) | 2014-08-19 | 2016-02-25 | Intel Corporation | Cross scan proximity correction with ebeam universal cutter |
US20170315441A1 (en) * | 2014-12-17 | 2017-11-02 | Asml Netherlands B.V. | Method and apparatus for using patterning device topography induced phase |
SG10201408775SA (en) | 2014-12-29 | 2016-07-28 | Globalfoundries Sg Pte Ltd | Etch bias control |
US10509310B2 (en) | 2015-04-07 | 2019-12-17 | Asml Netherlands B.V. | Patterning devices for use within a lithographic apparatus, methods of making and using such patterning devices |
US9646127B2 (en) * | 2015-05-14 | 2017-05-09 | Synopsys, Inc. | 3D resist profile aware etch-bias model |
US9910348B2 (en) * | 2015-06-30 | 2018-03-06 | Globalfoundries Inc. | Method of simultaneous lithography and etch correction flow |
CN108027845B (zh) | 2015-08-03 | 2021-07-02 | 美商新思科技有限公司 | 硅前设计规则评估 |
US9972504B2 (en) | 2015-08-07 | 2018-05-15 | Lam Research Corporation | Atomic layer etching of tungsten for enhanced tungsten deposition fill |
KR20170042432A (ko) | 2015-10-08 | 2017-04-19 | 삼성전자주식회사 | 포토레지스트 패턴의 검사 방법 |
KR20170047101A (ko) | 2015-10-22 | 2017-05-04 | 삼성전자주식회사 | Opc 이용한 마스크 제조방법 및 반도체 소자 제조방법 |
US10599789B2 (en) | 2015-11-25 | 2020-03-24 | Synopsys, Inc. | Topography simulation of etching and/or deposition on a physical structure |
US10386828B2 (en) | 2015-12-17 | 2019-08-20 | Lam Research Corporation | Methods and apparatuses for etch profile matching by surface kinetic model optimization |
US10663870B2 (en) * | 2015-12-18 | 2020-05-26 | Asml Netherlands B.V. | Gauge pattern selection |
US9792393B2 (en) | 2016-02-08 | 2017-10-17 | Lam Research Corporation | Methods and apparatuses for etch profile optimization by reflectance spectra matching and surface kinetic model optimization |
US12142535B2 (en) * | 2016-03-01 | 2024-11-12 | Asml Netherlands B.V. | Method and apparatus to determine a patterning process parameter using a unit cell having geometric symmetry |
US10032681B2 (en) | 2016-03-02 | 2018-07-24 | Lam Research Corporation | Etch metric sensitivity for endpoint detection |
US11126093B2 (en) * | 2016-05-25 | 2021-09-21 | Asml Netherlands B.V. | Focus and overlay improvement by modifying a patterning device |
US10346740B2 (en) | 2016-06-01 | 2019-07-09 | Kla-Tencor Corp. | Systems and methods incorporating a neural network and a forward physical model for semiconductor applications |
US10197908B2 (en) * | 2016-06-21 | 2019-02-05 | Lam Research Corporation | Photoresist design layout pattern proximity correction through fast edge placement error prediction via a physics-based etch profile modeling framework |
TWI631415B (zh) * | 2016-07-01 | 2018-08-01 | 美商格羅方德半導體公司 | 同時微影及蝕刻校正流程之方法 |
US10712672B2 (en) * | 2016-07-22 | 2020-07-14 | Asml Netherlands B.V. | Method of predicting patterning defects caused by overlay error |
EP3291007A1 (en) * | 2016-08-30 | 2018-03-07 | ASML Netherlands B.V. | Patterning stack optimization |
JP7164289B2 (ja) | 2016-09-05 | 2022-11-01 | 東京エレクトロン株式会社 | 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング |
EP3291008A1 (en) * | 2016-09-06 | 2018-03-07 | ASML Netherlands B.V. | Method and apparatus to monitor a process apparatus |
US10254641B2 (en) | 2016-12-01 | 2019-04-09 | Lam Research Corporation | Layout pattern proximity correction through fast edge placement error prediction |
US10262910B2 (en) | 2016-12-23 | 2019-04-16 | Lam Research Corporation | Method of feature exaction from time-series of spectra to control endpoint of process |
US20180239851A1 (en) | 2017-02-21 | 2018-08-23 | Asml Netherlands B.V. | Apparatus and method for inferring parameters of a model of a measurement structure for a patterning process |
US20180284597A1 (en) * | 2017-03-31 | 2018-10-04 | Globalfoundries Inc. | Etch kernel definition for etch modeling |
US10534257B2 (en) | 2017-05-01 | 2020-01-14 | Lam Research Corporation | Layout pattern proximity correction through edge placement error prediction |
US20190049937A1 (en) | 2017-08-09 | 2019-02-14 | Lam Research Corporation | Methods and apparatuses for etch profile optimization by reflectance spectra matching and surface kinetic model optimization |
US10495967B2 (en) * | 2017-09-28 | 2019-12-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of mask simulation model for OPC and mask making |
CN111512236B (zh) * | 2017-12-22 | 2023-01-24 | Asml荷兰有限公司 | 涉及光学像差的图案化过程改进 |
EP3531205A1 (en) * | 2018-02-22 | 2019-08-28 | ASML Netherlands B.V. | Control based on probability density function of parameter |
WO2019162204A1 (en) * | 2018-02-23 | 2019-08-29 | Asml Netherlands B.V. | Deep learning for semantic segmentation of pattern |
US10572697B2 (en) | 2018-04-06 | 2020-02-25 | Lam Research Corporation | Method of etch model calibration using optical scatterometry |
US11921433B2 (en) | 2018-04-10 | 2024-03-05 | Lam Research Corporation | Optical metrology in machine learning to characterize features |
US20190393105A1 (en) | 2018-06-21 | 2019-12-26 | Lam Research Corporation | Protective coating on photoresist for photoresist metrology |
KR102550326B1 (ko) * | 2018-07-26 | 2023-07-04 | 에이에스엠엘 네델란즈 비.브이. | 시뮬레이션 시스템을 위한 웨이퍼 층의 에칭 프로파일을 결정하는 방법 |
US10977405B2 (en) | 2019-01-29 | 2021-04-13 | Lam Research Corporation | Fill process optimization using feature scale modeling |
-
2019
- 2019-04-08 CN CN201980027462.3A patent/CN112005347A/zh active Pending
- 2019-04-08 US US17/045,168 patent/US11624981B2/en active Active
- 2019-04-08 KR KR1020207032376A patent/KR20200131342A/ko not_active Application Discontinuation
- 2019-04-08 WO PCT/US2019/026396 patent/WO2019199697A1/en active Application Filing
- 2019-04-09 TW TW108112271A patent/TWI837123B/zh active
- 2019-04-09 TW TW112142655A patent/TWI846635B/zh active
-
2023
- 2023-02-24 US US18/174,293 patent/US20230205076A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2019199697A1 (en) | 2019-10-17 |
US20230205076A1 (en) | 2023-06-29 |
US20210157228A1 (en) | 2021-05-27 |
US11624981B2 (en) | 2023-04-11 |
TWI846635B (zh) | 2024-06-21 |
TW202410192A (zh) | 2024-03-01 |
TWI837123B (zh) | 2024-04-01 |
TW202006817A (zh) | 2020-02-01 |
CN112005347A (zh) | 2020-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11704463B2 (en) | Method of etch model calibration using optical scatterometry | |
US20230205076A1 (en) | Resist and etch modeling | |
KR102759407B1 (ko) | Cd-sem을 사용한 프로세스 시뮬레이션 모델 캘리브레이션 | |
US10254641B2 (en) | Layout pattern proximity correction through fast edge placement error prediction | |
TWI805580B (zh) | 透過邊緣放置誤差預測之設計佈局圖案近接校正 | |
US10146140B2 (en) | Methods and apparatus for simulating interaction of radiation with structures, metrology methods and apparatus, device manufacturing method | |
JP5414455B2 (ja) | リソグラフィモデル較正のためのパターン選択 | |
TWI764339B (zh) | 用參數化模型預測製程資訊之方法和系統 | |
KR20170143445A (ko) | 물리-기반 에칭 프로파일 모델링 프레임워크를 통해 고속 에지 배치 에러 예측을 통한 포토레지스트 설계 레이아웃 패턴 근접 보정 | |
KR20220034900A (ko) | 이미지 내 구조물의 공정 기반 윤곽 정보 개선 방법 | |
JP2008020451A (ja) | 光学計測システムに係る選択された変数の最適化 | |
CN114008533B (zh) | 用于图案化过程建模的方法 | |
KR20240121880A (ko) | 오버레이를 결정하기 위한 장치 및 방법 | |
CN112136135B (zh) | 使用关键尺寸扫描型电子显微镜的工艺仿真模型校正 | |
KR20250017761A (ko) | Cd-sem을 사용한 프로세스 시뮬레이션 모델 캘리브레이션 | |
CN118715485A (zh) | 用机器学习从光学量测数据生成sem质量量测数据的系统和方法 | |
KR20230137400A (ko) | 프리-프로세싱 기판 샘플들과 포스트-프로세싱 기판 샘플들 매칭 | |
CN118401901A (zh) | 基于具有自适应加权的模板匹配的重叠量测 | |
JP2021501352A (ja) | メトロロジにおけるデータの推定 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0105 | International application |
Patent event date: 20201109 Patent event code: PA01051R01D Comment text: International Patent Application |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20220405 Comment text: Request for Examination of Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20240522 Patent event code: PE09021S01D |