Nothing Special   »   [go: up one dir, main page]

KR20200131225A - 거리 센서 및 거리 측정 장치 - Google Patents

거리 센서 및 거리 측정 장치 Download PDF

Info

Publication number
KR20200131225A
KR20200131225A KR1020207024998A KR20207024998A KR20200131225A KR 20200131225 A KR20200131225 A KR 20200131225A KR 1020207024998 A KR1020207024998 A KR 1020207024998A KR 20207024998 A KR20207024998 A KR 20207024998A KR 20200131225 A KR20200131225 A KR 20200131225A
Authority
KR
South Korea
Prior art keywords
signal
transistor
voltage
electrical communication
circuit
Prior art date
Application number
KR1020207024998A
Other languages
English (en)
Other versions
KR102696784B1 (ko
Inventor
유스케 모리야마
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20200131225A publication Critical patent/KR20200131225A/ko
Application granted granted Critical
Publication of KR102696784B1 publication Critical patent/KR102696784B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/10—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4865—Time delay measurement, e.g. time-of-flight measurement, time of arrival measurement or determining the exact position of a peak

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Electromagnetism (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Optical Radar Systems And Details Thereof (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

TOF 센서(time of flight sensor)가 제공된다. TOF 센서는 수광 소자(PD); 제1 신호선(TRGO) 및 제2 신호선(TRG180); 제1 신호선(TRGO)과 전기 통신하는 제1 게이트를 포함하는, 수광 소자와 전기 통신하는 제1 트랜지스터(TGA); 제2 신호선(TRG180)과 전기 통신하는 제2 게이트를 포함하는, 수광 소자와 전기 통신하는 제2 트랜지스터(TGB); 및 적어도 하나의 비교기(102A, 102B)를 포함하는 제어 회로(P200)를 포함하며, 제어 회로는 제1 및 제2 신호선(TRGO, TRG180)과 전기 통신한다. 화소 회로(P100)의 트랜지스터(TGA, TGB)는, 트랜지스터(TGA, TGB) 중 임의의 하나가 온 상태로 되도록 온/오프되고, 포토다이오드(PD)에 의해 생성된 전하가 플로팅 디퓨전(FDA) 및 플로팅 디퓨전(FDB)에 선택적으로 축적된다. 제1 및 제2 플로팅 디퓨전(FDA, FDB) 각각에 있어서의 전압에 따른 제1 및 제2 전압(VSLA, VSLB)은 참조 전압(VREF)과 비교된다. 제1 신호(TRGO)는 클록 신호(SCK)와 비교기 출력(Q0)의 논리곱이고, 제2 신호(TRG18O)는 클록 신호(SCK)의 반전된 신호와 비교기 출력(Q0)의 논리곱이다. 거리 측정 장치는, 매트릭스 형상으로 배치된 복수의 촬상 화소(P)의 화소 어레이를 포함하는 촬상부를 가지고 있다. 1개의 화소 회로(P100)에 대해 1개의 제어 회로(P200)를 설치한다. 제어 회로(P200)는 화소 회로(P100)에 있어서의 노광 시간을 제어한다. 화소 회로(P100)는 전압(VSLA, VSLB)을 제어 회로(P200)에 공급하고, 제어 회로(P200)는 전압(VSLA, VSLB)에 기초하여 신호(TRGO, TRG180)를 생성하여, 이들 신호(TRGO, TRG180)를 화소 회로(P100)에 공급한다. 이에 의해, 복수의 촬상 화소 각각에 있어서 노광 시간을 개별적으로 설정할 수 있기 때문에, 거리 측정 시의 측정 정밀도를 높일 수 있다.

Description

거리 센서 및 거리 측정 장치
[관련 출원에 대한 상호 참조]
본 출원은 2018년 3월 20일자로 출원된 일본 우선권 특허 출원 제2018-052257호의 이익을 주장하며, 그 전체 내용이 참고로 본 명세서에 통합되어 있다.
[기술분야]
본 개시는 거리를 검출하는 거리 센서, 및 그러한 거리 센서를 사용한 거리 측정 장치에 관한 것이다.
측정 대상물까지의 거리를 측정할 때, TOF(Time Of Flight)법이 종종 이용된다. 이 TOF법을 이용한 거리 측정 장치는, 광을 출사하고, 측정 대상물에 의해 반사된 반사광을 검출한다. 그리고, 거리 측정 장치는, 광을 출사한 출사 타이밍과 반사광을 검출한 검출 타이밍 간의 시간차를 검출함으로써, 측정 대상물까지의 거리를 측정한다(예를 들면, 특허문헌 1).
특허문헌 1 : 국제공개 제2014-207983호 공보
그런데, 거리 측정 장치에서는 측정 정밀도가 높은 것이 요망되고 있어, 한층더 측정 정밀도의 향상이 기대되고 있다.
측정 정밀도를 높일 수 있는 거리 센서 및 거리 측정 장치를 제공하는 것이 바람직하다.
본 개시에 따르면, TOF 센서(time of flight sensor)가 제공된다. TOF 센서는, 수광 소자와, 제1 신호선 및 제2 신호선과, 제1 신호선과 전기 통신하는 제1 게이트를 구비하고, 수광 소자와 전기 통신하는 제1 트랜지스터와, 제2 신호선과 전기 통신하는 제2 게이트를 구비하고, 수광 소자와 전기 통신하는 제2 트랜지스터와; 적어도 하나의 비교기를 포함하고 제1 및 제2 신호선과 전기 통신하는 제어 회로를 포함한다.
본 개시에 따르면, 거리 측정 장치가 제공된다. 거리 측정 장치는 광원, 및 광원과 통신하는 광원 제어부를 포함한다. 거리 측정 장치는 촬상부를 포함하며, 촬상부는, 수광 소자와, 제1 신호선 및 제2 신호선과, 제1 신호선과 전기 통신하는 제1 게이트를 구비하고 수광 소자와 전기 통신하는 제1 트랜지스터와, 제2 신호선과 전기 통신하는 제2 게이트를 구비하고, 수광 소자와 전기 통신하는 제2 트랜지스터와, 적어도 하나의 비교기를 포함하고 제1 및 제2 신호선과 전기 통신하는 제어 회로를 포함한다. 거리 측정 장치는, 광원 제어부 및 촬상부와 통신하는 제어부를 포함한다.
본 개시의 일 실시형태에 따른 거리 센서 및 거리 측정 장치는, 복수의 제1 축적부에서의 전압에 따른 복수의 제1 검출 전압에 기초하여 복수의 제1 트랜지스터의 온/오프 동작을 제어하도록 구성되므로, 측정 정밀도를 높일 수 있다. 한편, 여기에 기재된 유리한 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 임의의 유리한 효과가 달성될 수 있다.
도 1은 본 개시의 일 실시형태에 따른 거리 측정 장치의 일 구성예를 나타내는 블록도이다.
도 2는 도 1에 나타낸 촬상부의 일 구성예를 나타내는 블록도이다.
도 3은 도 2에 나타낸 화소 어레이의 일 구성예를 나타내는 회로도이다.
도 4는 도 1에 나타낸 거리 측정 장치의 일 구성예를 나타내는 설명도이다.
도 5는 도 2에 나타낸 판독부의 일 구성예를 나타내는 회로도이다.
도 6은 도 1에 나타낸 거리 측정 장치의 일 동작예를 나타내는 타이밍도이다.
도 7의 A 내지 도 7의 L은 제1 실시형태에 따른 노광 동작의 일례를 나타내는 타이밍 파형도이다.
도 8의 A 내지 도 8의 D는 제1 실시형태에 따른 노광 동작의 일례를 나타내는 다른 타이밍 파형도이다.
도 9는 제1 실시형태에 따른 노광 동작의 일례를 나타내는 설명도이다.
도 10의 A 내지 도 10의 H는 제1 실시형태에 따른 노광 동작의 일례를 나타내는 다른 타이밍 파형도이다.
도 11의 A 내지 도 11의 G는 일 실시형태에 따른 판독 동작의 일례를 나타내는 다른 타이밍 파형도이다.
도 12는 제1 실시형태의 변형예에 따른 화소 어레이의 일 구성예를 나타내는 회로도이다.
도 13의 A 내지 도 13의 M은 제1 실시형태의 변형예에 따른 노광 동작의 일례를 나타내는 타이밍 파형도이다.
도 14의 A 내지 도 14의 J는 제1 실시형태의 변형예에 따른 노광 동작의 일례를 나타내는 다른 타이밍 파형도이다.
도 15는 제2 실시형태에 따른 화소 어레이의 일 구성예를 나타내는 회로도이다.
도 16의 A 내지 도 16의 L은 제2 실시형태에 따른 노광 동작의 일례를 나타내는 타이밍 파형도이다.
도 17의 A 내지 도 17의 F는 제2 실시형태에 따른 노광 동작의 일례를 나타내는 다른 타이밍 파형도이다.
도 18은 제2 실시형태에 따른 노광 동작의 일례를 나타내는 설명도이다.
도 19는 제2 실시형태에 따른 노광 동작의 일례를 나타내는 다른 설명도이다.
도 20은 제2 실시형태의 변형예에 따른 제어 회로의 일 구성예를 나타내는 회로도이다.
도 21은 제2 실시형태의 다른 변형예에 따른 제어 회로의 일 구성예를 나타내는 회로도이다.
도 22는 제3 실시형태에 따른 화소 어레이의 일 구성예를 나타내는 회로도이다.
도 23의 A 내지 도 23의 K는 제3 실시형태에 따른 노광 동작의 일례를 나타내는 타이밍 파형도이다.
도 24의 A 내지 도 24의 F는 제3 실시형태에 따른 노광 동작의 일례를 나타내는 다른 타이밍 파형도이다.
도 25의 A 내지 도 25의 E는 제3 실시형태에 따른 노광 동작의 일례를 나타내는 설명도이다.
도 26은 제3 실시형태의 변형예에 따른 화소 어레이의 일 구성예를 나타내는 회로도이다.
도 27의 A 내지 도 27의 L은 제3 실시형태의 변형예에 따른 노광 동작의 일례를 나타내는 타이밍 파형도이다.
도 28의 A 내지 도 28의 D는 제3 실시형태의 변형예에 따른 노광 동작의 일례를 나타내는 다른 타이밍 파형도이다.
도 29의 A 내지 도 28의 D는 제3 실시형태의 변형예에 따른 노광 동작의 일례를 나타내는 다른 타이밍 파형도이다.
도 30은 제1 실시형태에 따른 거리 측정 장치의 주요부의 일 구성예를 나타내는 블록도이다.
도 31은 제2 실시형태에 따른 거리 측정 장치의 주요부의 일 구성예를 나타내는 블록도이다.
도 32는 변형예에 따른 거리 측정 장치의 주요부의 일 구성예를 나타내는 블록도이다.
도 33은 다른 변형예에 따른 거리 측정 장치의 주요부의 일 구성예를 나타내는 블록도이다.
도 34는 제3 실시형태에 따른 거리 측정 장치의 주요부의 일 구성예를 나타내는 블록도이다.
도 35는 다른 변형예에 따른 거리 측정 장치의 주요부의 일 구성예를 나타내는 블록도이다.
이하, 본 개시의 실시형태에 대해, 도면을 참조하여 상세하게 설명한다. 한편, 설명은 이하의 순서로 행한다.
1. 제1 실시형태
2. 제2 실시형태
3. 제3 실시형태
<1. 제1 실시형태>
[구성예]
도 1은 일 실시형태에 따른 거리 측정 장치(거리 측정 장치(1))의 일 구성예를 나타낸다. 거리 측정 장치(1)는, TOF법을 이용하여 측정 대상물까지의 거리(D)를 측정하는 것이다. 거리 측정 장치(1)는 광원(11)과, 광원 제어부(12)와, 광학계(13)와, 촬상부(20)와, 제어부(14)를 포함한다.
광원(11)은, 측정 대상물을 향해 광 펄스(L1)를 출사하는 것이며, 예를 들면 발광 다이오드(LED; Light Emitting Diode)를 사용하여 구성된다. 광원 제어부(12)는, 제어부(14)로부터의 지시에 기초하여 광원(11)의 동작을 제어하는 것이다. 광원(11)은, 광원 제어부(12)로부터의 지시에 기초하여, 발광 및 비발광을 교대로 반복하는 발광 동작을 행함으로써 광 펄스(L1)를 출사하게 되어 있다.
광학계(13)는, 촬상부(20)의 촬상면(S1) 상에 이미지를 형성하는 렌즈를 포함한다. 이 광학계(13)에는, 광원(11)으로부터 출사되어, 측정 대상물에 의해 반사된 광 펄스(반사광 펄스(L2))가 입사하게 되어 있다.
촬상부(20)는, 제어부(14)로부터의 지시에 기초하여, 반사광 펄스(L2)를 수광함으로써, 거리 화상(PIC; range image)을 생성하는 것이다. 거리 화상(PIC)에 포함되는 복수의 화소 값 각각은, 측정 대상물까지의 거리(D)에 대한 값(거리 신호 값)을 나타내는 것이다. 그리고, 촬상부(20)는, 취득한 거리 화상(PIC)을 화상 신호(DATA)로서 출력하게 되어 있다.
제어부(14)는, 광원 제어부(12) 및 촬상부(20)에 제어 신호를 공급하고, 이들 회로의 동작을 제어함으로써, 거리 측정 장치(1)의 동작을 제어하는 것이다.
도 2는 촬상부(20)의 일 구성예를 나타낸다. 촬상부(20)는 화소 어레이(21)와, 구동부(22)와, 판독부(30)와, 처리부(24)와, 촬상 제어부(25)를 포함한다.
화소 어레이(21)는, 복수의 촬상 화소(P)가 매트릭스 형상으로 배치된 것이다. 각 촬상 화소(P)는, 수광량에 대응하는 화소 신호(SIG)를 출력하게 되어 있다.
도 3은 촬상 화소(P)의 일 구성예를 나타낸다. 화소 어레이(21)는, 복수의 제어선(RSTL)과, 복수의 제어선(SELL)과, 복수의 제어선(SELCL)과, 복수의 제어선(SETL)과, 복수의 클록 신호선(CKL)과, 복수의 신호선(SGLA)과, 복수의 신호선(SGLB)을 포함한다. 제어선(RSTL)은 수평 방향(도 2, 도 3에 있어서의 횡방향)으로 연장하는 것이며, 제어선(RSTL)에는, 구동부(22)에 의해 제어 신호(SRST)가 인가된다. 제어선(SELL)은 수평 방향(도 2, 도 3에 있어서의 횡방향)으로 연장하는 것이며, 제어선(SELL)에는, 구동부(22)에 의해 제어 신호(SSEL)가 인가된다. 제어선(SELCL)은 수평 방향(도 2, 도 3에 있어서의 횡방향)으로 연장하는 것이며, 제어선(SELCL)에는, 구동부(22)에 의해 제어 신호(SSELC)가 인가된다. 제어선(SETL)은 수평 방향(도 2, 도 3에 있어서의 횡방향)으로 연장하는 것이며, 제어선(SETL)에는, 구동부(22)에 의해 제어 신호(SSET)가 인가된다. 클록 신호선(CKL)은 수평 방향(도 2, 도 3에 있어서의 횡방향)으로 연장하는 것이며, 클록 신호선(CKL)에는, 구동부(22)에 의해 클록 신호(SCK)가 인가된다. 신호선(SGLA)은 수직 방향(도 2, 도 3에 있어서의 종방향)으로 연장하는 것이며, 판독부(30)에 대해 화소 신호(SIG)를 전달하는 것이다. 신호선(SGLB)은 수직 방향(도 2, 도 3에 있어서의 종방향)으로 연장하는 것이며, 판독부(30)에 대해 화소 신호(SIG)를 전달하는 것이다.
촬상 화소(P)는 화소 회로(P100)와 제어 회로(P200)를 포함한다. 화소 회로(P100)는 반사광 펄스(L2)에 따른 전하를 축적하는 것이다. 제어 회로(P200)는 화소 회로(P100)에 있어서의 노광 시간을 제어하는 것이다.
화소 회로(P100)는 포토다이오드(PD)와, 트랜지스터(TGA, TGB)와, 플로팅 디퓨전(플로팅 디퓨전)(FDA, FDB)과, 트랜지스터(RST, RSTA, RSTB)와, 트랜지스터(AMPA, AMPB)와, 트랜지스터(SELA, SELB)를 가지고 있다. 트랜지스터(TGA, TGB, RST, RSTA, RSTB, AMPA, AMPB, SELA, SELB)는, 이 예에서는, N형 MOS(Metal Oxide Semiconductor) 트랜지스터이다.
포토다이오드(PD)는 수광량에 따라 전하를 발생시키는 광전 변환 소자이다. 포토다이오드(PD)의 애노드는 접지되고, 캐소드는 트랜지스터(TGA, TGB, RST)의 소스에 접속되어 있다.
트랜지스터(TGA)의 게이트에는 신호(TRG0)가 공급되고, 소스는 포토다이오드(PD)의 캐소드 및 트랜지스터(TGB, RST)의 소스에 접속되고, 드레인은 플로팅 디퓨전(FDA), 트랜지스터(RSTA)의 소스, 및 트랜지스터(AMPA)의 게이트에 접속되어 있다. 플로팅 디퓨전(FDA)은, 포토다이오드(PD)로부터 트랜지스터(TGA)를 통해 공급된 전하를 축적하고, 축적된 전하를 전압으로 변환하는 것이다. 플로팅 디퓨전(FDA)은, 예를 들면, 반도체 기판의 표면 상에 형성된 확산층을 사용하여 구성된다. 도 3에서는, 플로팅 디퓨전(FDA)을, 용량 소자의 심볼을 이용하여 나타내고 있다. 트랜지스터(AMPA)의 게이트는 플로팅 디퓨전(FDA), 트랜지스터(TGA)의 드레인, 및 트랜지스터(RSTA)의 소스에 접속되고, 드레인에는 전원 전압(VDD)이 공급되고, 소스는 트랜지스터(SELA)의 드레인 및 제어 회로(P200)에 접속되어 있다. 트랜지스터(SELA)의 게이트는 제어선(SELL)에 접속되고, 드레인은 트랜지스터(AMPA)의 소스 및 제어 회로(P200)에 접속되고, 소스는 신호선(SGLA)에 접속되어 있다.
제어 회로(P200)에 있어서의 트랜지스터(SELA2)(후술함)가 온(ON) 상태이며 화소 회로(P100)에 있어서의 트랜지스터(SELA)가 오프(OFF) 상태인 경우에는, 트랜지스터(AMPA)의 소스는, 트랜지스터(SELA2)를 통해 전류원(101A)(후술함)에 접속된다. 이에 의해, 트랜지스터(AMPA)는, 소위 소스 팔로어(source follower)로서 동작하고, 플로팅 디퓨전(FDA)에 있어서의 전압에 따른 전압(VSLA)을 제어 회로(P200)에 공급한다. 또한, 트랜지스터(SELA)가 온 상태이며 제어 회로(P200)에 있어서의 트랜지스터(SELA2)(후술함)가 오프 상태인 경우에는, 트랜지스터(AMPA)의 소스는, 트랜지스터(SELA) 및 신호선(SGLA)을 통해 판독부(30)의 전류원(33)(후술함)에 접속된다. 이에 의해, 트랜지스터(AMPA)는, 소위 소스 팔로어로서 동작하고, 플로팅 디퓨전(FDA)에 있어서의 전압에 따른 전압(VSLA)을 판독부(30)에 공급한다.
트랜지스터(TGB)의 게이트에는 신호(TRG180)가 공급되고, 소스는 포토다이오드(PD)의 캐소드 및 트랜지스터(TGA, RST)의 소스에 접속되고, 드레인은 플로팅 디퓨전(FDB), 트랜지스터(RSTB)의 소스, 및 트랜지스터(AMPB)의 게이트에 접속되어 있다. 플로팅 디퓨전(FDB)은, 포토다이오드(PD)로부터 트랜지스터(TGB)를 통해 공급된 전하를 축적하고, 축적된 전하를 전압으로 변환하는 것이다. 플로팅 디퓨전(FDB)은, 예를 들면, 반도체 기판의 표면 상에 형성된 확산층을 사용하여 구성된다. 도 3에서는, 플로팅 디퓨전(FDB)을, 용량 소자의 심볼을 이용하여 나타내고 있다. 트랜지스터(AMPB)의 게이트는 플로팅 디퓨전(FDB), 트랜지스터(TGB)의 드레인, 및 트랜지스터(RSTB)의 소스에 접속되고, 드레인에는 전원 전압(VDD)이 공급되고, 소스는 트랜지스터(SELB)의 드레인 및 제어 회로(P200)에 접속되어 있다. 트랜지스터(SELB)의 게이트는 제어선(SELL)에 접속되고, 드레인은 트랜지스터(AMPB)의 소스 및 제어 회로(P200)에 접속되고, 소스는 신호선(SGLB)에 접속되어 있다.
제어 회로(P200)에 있어서의 트랜지스터(SELB2)(후술함)가 온 상태이며 화소 회로(P100)에 있어서의 트랜지스터(SELB)가 오프 상태인 경우에는, 트랜지스터(AMPB)의 소스는, 트랜지스터(SELB2)를 통해 전류원(101B)(후술함)에 접속된다. 이에 의해, 트랜지스터(AMPB)는, 소위 소스 팔로어로서 동작하고, 플로팅 디퓨전(FDB)에 있어서의 전압에 따른 전압(VSLB)을 제어 회로(P200)에 공급한다. 또한, 트랜지스터(SELB)가 온 상태이며 제어 회로(P200)에 있어서의 트랜지스터(SELB2)(후술함)가 오프 상태인 경우에는, 트랜지스터(AMPB)의 소스는, 트랜지스터(SELB) 및 신호선(SGLB)을 통해 판독부(30)의 전류원(33)(후술함)에 접속된다. 이에 의해, 트랜지스터(AMPB)는, 소위 소스 팔로어로서 동작하고, 플로팅 디퓨전(FDB)에 있어서의 전압에 따른 전압(VSLB)을 판독부(30)에 공급한다.
트랜지스터(RST)의 게이트는 제어선(RSTL)에 접속되고, 드레인에는 전압(VRSTX)이 공급되고, 소스는 포토다이오드(PD)의 캐소드 및 트랜지스터(TGA, TGB)의 소스에 접속되어 있다. 트랜지스터(RSTA)의 게이트는 제어선(RSTL)에 접속되고, 드레인에는 전압(VRST)이 공급되고, 소스는 플로팅 디퓨전(FDA), 트랜지스터(TGA)의 드레인, 및 트랜지스터(AMPA)의 게이트에 접속되어 있다. 트랜지스터(RSTB)의 게이트는 제어선(RSTL)에 접속되고, 드레인에는 전압(VRST)이 공급되고, 소스는 플로팅 디퓨전(FDB), 트랜지스터(TGB)의 드레인, 및 트랜지스터(AMPB)의 게이트에 접속되어 있다.
제어 회로(P200)는, 트랜지스터(SELA2, SELB2)와, 전류원(101A, 101B)과, 비교기(102A, 102B)와, NAND 회로(103)와, 래치(latch)(104)와, AND 회로(105A, 105B)를 포함한다. 트랜지스터(SELA2, SELB2)는 N형 MOS 트랜지스터이다.
트랜지스터(SELA2)의 게이트는 제어선(SELCL)에 접속되고, 드레인은 화소 회로(P100)에 있어서의 트랜지스터(AMPA)의 소스 및 트랜지스터(SELA)의 드레인에 접속되고, 소스는 전류원(101A) 및 비교기(102A)에 접속되어 있다. 전류원(101A)은, 트랜지스터(SELA2)의 소스로부터 접지를 향해 미리 정해진 전류값을 갖는 전류를 인가하는 것이다. 정(正)입력 단자, 부(負)입력 단자, 및 출력 단자를 포함하는 비교기(102A)는, 정입력 단자에 입력된 전압과 부입력 단자에 입력된 전압을 비교하여, 비교 결과를 출력 단자로부터 출력하는 것이다. 비교기(102A)의 정입력 단자는 트랜지스터(SELA2)의 소스에 접속되고, 부입력 단자에는 전압(VREF)이 공급되고, 출력 단자는 NAND 회로(103)에 접속되어 있다. 이와 같이 구성된 비교기(102A)는, 트랜지스터(SELA2)가 온 상태인 경우에, 화소 회로(P100)로부터 공급된 전압(VSLA)과 전압(VREF)을 비교함으로써 신호(COA)를 생성하게 되어 있다.
트랜지스터(SELB2)의 게이트는 제어선(SELCL)에 접속되고, 드레인은 화소 회로(P100)에 있어서의 트랜지스터(AMPB)의 소스 및 트랜지스터(SELB)의 드레인에 접속되고, 소스는 전류원(101B) 및 비교기(102B)에 접속되어 있다. 전류원(101B)은, 트랜지스터(SELB2)의 소스로부터 접지를 향해 미리 정해진 전류값을 갖는 전류를 인가하는 것이다. 정입력 단자, 부입력 단자, 및 출력 단자를 포함하는 비교기(102B)는, 정입력 단자에 입력된 전압과 부입력 단자에 입력된 전압을 비교하여, 비교 결과를 출력 단자로부터 출력하는 것이다. 비교기(102B)의 정입력 단자는, 트랜지스터(SELB2)의 소스에 접속되고, 부입력 단자에는 전압(VREF)이 공급되고, 출력 단자는 NAND 회로(103)에 접속되어 있다. 이와 같이 구성된 비교기(102A)는, 트랜지스터(SELB2)가 온 상태인 경우에, 화소 회로(P100)로부터 공급된 전압(VSLB)과 전압(VREF)을 비교함으로써 신호(COB)를 생성하게 되어 있다.
제1 입력 단자, 제2 입력 단자, 및 출력 단자를 포함하는 NAND 회로(103)는, 제1 입력 단자에 입력된 논리값 및 제2 입력 단자에 입력된 논리값의 반전 논리곱(NAND)을 구하고, 구한 결과를 출력 단자로부터 출력하는 것이다. NAND 회로(103)의 제1 입력 단자는 비교기(102A)의 출력 단자에 접속되고, 제2 입력 단자는 비교기(102B)의 출력 단자에 접속되고, 출력 단자는 래치(104)에 접속되어 있다. 이와 같이 구성된 NAND 회로(103)는, 신호(COA, COB)의 반전 논리곱을 구함으로써 제어 신호(SRESET)를 생성하게 되어 있다.
래치(104)는, 세트 단자, 리셋 단자, 및 출력 단자를 포함하는, 소위 SR 래치이며, 세트 단자는 제어선(SETL)에 접속되고, 리셋 단자는 NAND 회로(103)의 출력 단자에 접속되고, 출력 단자는 AND 회로(105A, 105B)에 접속되어 있다. 이와 같이 구성된 래치(104)는, 세트 단자에 공급된 제어 신호(SSET)에 기초하여, 신호(QO)의 값을 "1"로 세트하며 그 값을 보유하고, 리셋 단자에 공급된 제어 신호(SRESET)에 기초하여, 신호(QO)의 값을 "0"으로 리셋하며 그 값을 보유하게 되어 있다.
AND 회로(105A)는, 신호(QO)와 클록 신호(SCK)의 논리곱(AND)을 구함으로써 신호(TRG0)를 생성하는 것이다. AND 회로(105B)는, 신호(QO)와 클록 신호(SCK)의 반전 신호의 논리곱(AND)을 구함으로써 신호(TRG180)를 생성하는 것이다.
이와 같이 구성된 촬상 화소(P)에서는, 제어 회로(P200)는, 노광 동작(D1)에 있어서, 클록 신호(SCK)에 따른 신호(TRG0, TRG180)를 각각 트랜지스터(TGA, TGB)에 공급한다. 이에 의해, 화소 회로(P100)의 트랜지스터(TGA, TGB)는, 트랜지스터(TGA, TGB) 중 어느 하나가 온 상태로 되도록 온/오프되고, 포토다이오드(PD)에 의해 생성된 전하가 플로팅 디퓨전(FDA) 및 플로팅 디퓨전(FDB)에 선택적으로 축적된다. 화소 회로(P100)는, 플로팅 디퓨전(FDA)에 있어서의 전압에 따른 전압(VSLA)을 제어 회로(P200)에 공급하고, 플로팅 디퓨전(FDB)에 있어서의 전압에 따른 전압(VSLB)을 제어 회로(P200)에 공급한다. 제어 회로(P200)는, 전압(VSLA 또는 VSLB) 중 적어도 일방이 미리 정해진 전압(전압(VREF))에 도달하는 경우에, 신호(TRG0, TRG180)를 모두 저레벨로 한다. 이에 의해, 화소 회로(P100)의 트랜지스터(TGA, TGB)는 오프 상태로 되고, 후속하여, 포토다이오드(PD)와 플로팅 디퓨전(FDA, FDB)은 전기적으로 절단된다. 이렇게 하여, 거리 측정 장치(1)는, 복수의 촬상 화소(P)의 각각에 있어서 노광 시간을 개별적으로 설정한다. 그리고, 그 후에, 화소 회로(P100)는, 전압(VSLA) 및 전압(VSLB)을, 화소 신호(SIG)로서, 신호선(SGLA, SGLB)을 통해 판독부(30)에 공급한다.
도 4는 거리 측정 장치(1)의 일 구성예를 나타낸다. 거리 측정 장치(1)는, 예를 들면, 2매의 반도체 기판(201, 202)을 사용하여 구성된다. 반도체 기판(201, 202)은 서로 겹쳐서 배치된다. 반도체 기판(201)은 촬상면(S1)에 더 가까이 배치된다. 촬상 화소(P) 중 화소 회로(P100)는 반도체 기판(201)에 형성되고, 그 제어 회로(P200)는 반도체 기판(202)에 형성된다. 화소 회로(P100) 및 제어 회로(P200)는, 예를 들면 Cu-Cu 접속을 이용하여 서로 전기적으로 접속된다.
구동부(22)(도 2)는, 촬상 제어부(25)로부터의 지시에 기초하여 복수의 촬상 화소(P)를 구동하는 것이다. 구체적으로, 구동부(22)는, 복수의 제어선(RSTL)에 대해 제어 신호(SRST)를 인가하고, 복수의 제어선(SELL)에 대해 제어 신호(SSEL)를 인가하고, 복수의 제어선(SELCL)에 대해 제어 신호(SSELC)를 인가하고, 복수의 제어선(SETL)에 대해 제어 신호(SSET)를 인가하고, 복수의 클록 신호선(CKL)에 대해 클록 신호(SCK)를 인가하게 되어 있다. 또한, 구동부(22)는, 전압(VREF, VRST, VRSTX)을 생성하는 기능도 가지고 있다.
판독부(30)는, 화소 어레이(21)로부터 신호선(SGL)(신호선(SGLA, SGLB))을 통해 공급된 화소 신호(SIG)에 기초하여 AD 변환을 행함으로써, 화상 신호(DATA0)를 생성하는 것이다.
도 5는 판독부(30)의 일 구성예를 나타낸다. 한편, 도 5에는, 판독부(30)에 더하여, 처리부(24) 및 촬상 제어부(25)도 도시되어 있다. 판독부(30)는, 복수의 AD(Analog to Digital) 변환부(ADC)(AD 변환부: ADC[0], ADC[1], ADC[2], …)와, 복수의 스위치부(SW)(스위치부: SW[0], SW[1], SW[2], …)와, 버스 배선(BUS)을 포함한다.
AD 변환부(ADC)는, 화소 어레이(21)로부터 공급된 화소 신호(SIG)에 기초하여 AD 변환을 행함으로써, 화소 신호(SIG)의 전압을 디지털 코드(CODE)로 변환하는 것이다. 복수의 AD 변환부(ADC)는, 복수의 신호선(SGL)에 대응하여 설치되어 있다. 구체적으로, 0번째의 AD 변환부(ADC[0])는 0번째의 신호선(SGL[0])에 대응하여 설치되고, 1번째의 AD 변환부(ADC[1])는 1번째의 신호선(SGL[1])에 대응하여 설치되고, 2번째의 AD 변환부(ADC[2])는 2번째의 신호선(SGL[2])에 대응하여 설치되어 있다.
AD 변환부(ADC)는 용량 소자(31, 32)와, 전류원(33)과, 비교기(34)와, 카운터(35)와, 래치(36)를 포함한다. 용량 소자(31)의 일단에는, 참조 신호(REF)가 공급되고, 타단은 비교기(34)의 정입력 단자에 접속되어 있다. 이 참조 신호(REF)는, 촬상 제어부(25)의 참조 신호 생성부(26)(후술함)에 의해 생성되는 것이며, 후술하는 바와 같이, AD 변환을 행하는 2개의 기간(변환 기간(T1, T2))에 있어서, 시간의 경과에 따라 전압 레벨이 서서히 저하되는, 소위 램프 파형을 가지는 것이다. 용량 소자(32)의 일단은 신호선(SGL)에 접속되고, 타단은 비교기(34)의 부입력 단자에 접속되어 있다. 전류원(33)은, 신호선(SGL)으로부터 접지에 미리 정해진 전류값을 갖는 전류를 인가하는 것이다. 비교기(34)는, 정입력 단자에 있어서의 입력 전압과 부입력 단자에 있어서의 입력 전압을 비교하여, 그 비교 결과를 신호(CMP)로서 출력하는 것이다. 비교기(34)의 정입력 단자에는, 용량 소자(31)를 통해 참조 신호(REF)가 공급되고, 부입력 단자에는, 용량 소자(32)를 통해 화소 신호(SIG)가 공급된다. 이 비교기(34)는, 정입력 단자 및 부입력 단자를 전기적으로 접속하는 제로 조정(zero adjustment)을 행하는 기능도 가지고 있다. 카운터(35)는, 비교기(34)로부터 공급된 신호(CMP), 촬상 제어부(25)로부터 공급된 클록 신호(CLK) 및 제어 신호(CC)에 기초하여 카운트 동작을 행하는 것이다. 래치(36)는, 카운터(35)에 의해 얻어진 카운트 값(CNT)을, 복수의 비트를 가지는 디지털 코드(CODE)로서 보유하는 것이다.
스위치부(SW)는, 촬상 제어부(25)로부터 공급된 제어 신호(SSW)에 기초하여 AD 변환부(ADC)로부터 출력된 디지털 코드(CODE)를 버스 배선(BUS)에 공급한다. 복수의 스위치부(SW)는, 복수의 AD 변환부(ADC)에 대응하여 설치되어 있다. 구체적으로, 0번째의 스위치부(SW[0])는 0번째의 AD 변환부(ADC[0])에 대응하여 설치되고, 1번째의 스위치부(SW[1])는 1번째의 AD 변환부(ADC[1])에 대응하여 설치되고, 2번째의 스위치부(SW[2])는 2번째의 AD 변환부(ADC[2])에 대응하여 설치되어 있다.
스위치부(SW)는, 이 예에서는, 디지털 코드(CODE)의 비트 길이와 동일한 수의 트랜지스터를 사용하여 구성되어 있다. 이들 트랜지스터는, 촬상 제어부(25)로부터 공급된 제어 신호(SSW)의 각 비트(제어 신호(SSW[0], SSW[1], SSW[2], …))에 기초하여 온/오프 제어된다. 구체적으로, 예를 들면, 0번째의 스위치부(SW[0])는, 제어 신호(SSW[0])에 기초하여 각 트랜지스터가 온 상태로 되는 것에 의해, 0번째의 AD 변환부(ADC[0])로부터 출력된 디지털 코드(CODE)를 버스 배선(BUS)에 공급한다. 마찬가지로, 예를 들면, 1번째의 스위치부(SW[1])는, 제어 신호(SSW[1])에 기초하여 각 트랜지스터가 온 상태로 되는 것에 의해, 1번째의 AD 변환부(ADC[1])로부터 출력된 디지털 코드(CODE)를 버스 배선(BUS)에 공급한다. 다른 스위치부(SW)에 대해서도 마찬가지이다.
복수의 배선을 포함하는 버스 배선(BUS)은, AD 변환부(ADC)로부터 출력된 디지털 코드(CODE)를 전달하는 것이다. 판독부(30)는, 버스 배선(BUS)을 사용하여, AD 변환부(ADC)로부터 공급된 복수의 디지털 코드(CODE)를, 화상 신호(DATA0)로서, 처리부(24)에 순차 전송하게 되어 있다(데이터 전송 동작).
처리부(24)는, 화상 신호(DATA0)에 기초하여, 각 화소 값이 거리(D)에 대한 값을 나타내는 거리 화상(PIC)을 생성하고, 이 거리 화상(PIC)을 화상 신호(DATA)로서 출력하는 것이다.
촬상 제어부(25)(도 2)는, 구동부(22), 판독부(30), 및 처리부(24)에 제어 신호를 공급하고, 이들 회로의 동작을 제어함으로써, 촬상부(20)의 동작을 제어하는 것이다. 구체적으로, 촬상 제어부(25)는, 예를 들면, 구동부(22)에 대해 제어 신호를 공급함으로써, 구동부(22)가 화소 어레이(21)에 있어서의 복수의 촬상 화소(P)를 구동하도록 제어한다. 또한, 촬상 제어부(25)는, 판독부(30)에 대해, 참조 신호(REF), 클록 신호(CLK), 제어 신호(CC), 및 제어 신호(SSW)(제어 신호(SSW[0], SSW[1], SSW[2], …))를 공급함으로써, 판독부(30)가, 화소 신호(SIG)에 기초하여 화상 신호(DATA0)를 생성하도록 제어한다. 또한, 촬상 제어부(25)는, 처리부(24)에 대해 제어 신호를 공급함으로써, 처리부(24)의 동작을 제어하게 되어 있다.
촬상 제어부(25)는 참조 신호 생성부(26)를 포함한다. 참조 신호 생성부(26)는, 참조 신호(REF)를 생성하는 것이다. 참조 신호(REF)는, AD 변환이 수행되는 2개의 기간(변환 기간(T1, T2))에 있어서, 시간의 경과에 따라 전압 레벨이 서서히 저하되는, 소위 램프 파형을 가지는 것이다. 그리고, 참조 신호 생성부(26)는, 생성된 참조 신호(REF)를, 판독부(30)의 AD 변환부(ADC)에 공급하게 되어 있다.
제어부(14)(도 1)는, 광원 제어부(12) 및 촬상부(20)에 제어 신호를 공급하고, 이들 회로의 동작을 제어하여, 거리 측정 장치(1)의 동작을 제어하는 것이다.
여기서, 포토다이오드(PD)는, 본 개시에 따른 "제1 수광 소자"의 일 구체예에 대응한다. 플로팅 디퓨전(FDA, FDB)은, 본 개시에 따른 "복수의 제1 축적부"의 일 구체예에 대응한다. 트랜지스터(TGA, TGB)는, 본 개시에 따른 "복수의 제1 트랜지스터"의 일 구체예에 대응한다. 트랜지스터(AMPA, SELA, AMPB, SELB)는, 본 개시에 따른 "복수의 제1 출력부"의 일 구체예에 대응한다. 제어 회로(P200)는, 본 개시에 따른 "제1 제어부"의 일 구체예에 대응한다. 비교기(102A, 102B) 및 NAND 회로(103)는, 본 개시에 따른 "검출부"의 일 구체예에 대응한다. 래치(104)는, 본 개시에 따른 "보유부"의 일 구체예에 대응한다. AND 회로(105A, 105B)는, 본 개시에 따른 "구동부"의 일 구체예에 대응한다.
[동작 및 작용]
다음으로, 본 실시형태에 따른 거리 측정 장치(1)의 동작 및 작용에 대해 설명한다.
(전체 동작 개요)
먼저, 도 1∼도 3을 참조하여, 거리 측정 장치(1)의 전체 동작 개요를 설명한다. 광원 제어부(12)(도 1)는, 제어부(14)로부터의 지시에 기초하여 광원(11)의 동작을 제어한다. 광원(11)은, 광원 제어부(12)로부터의 지시에 기초하여, 발광 및 비발광을 교대로 반복하는 발광 동작을 행함으로써, 광 펄스(L1)를 출사한다. 촬상부(20)는, 제어부(14)로부터의 지시에 기초하여, 광원(11)으로부터 출사된 광 펄스(L1)에 따른 반사광 펄스(L2)를 수광함으로써, 거리 화상(PIC)을 생성한다. 구체적으로, 촬상부(20)의 화소 어레이(21)에 있어서의 복수의 촬상 화소(P)는 반사광 펄스(L2)를 수광함으로써, 화소 신호(SIG)를 생성한다. 판독부(30)는, 화소 어레이(21)로부터 공급된 화소 신호(SIG)에 기초하여 AD 변환을 행함으로써, 화상 신호(DATA0)를 생성한다. 처리부(24)는, 화상 신호(DATA0)에 기초하여, 각 화소 값이 거리(D)에 대한 값을 나타내는 거리 화상(PIC)을 생성하고, 이 거리 화상(PIC)을 화상 신호(DATA)로서 출력한다.
(상세 동작)
거리 측정 장치(1)는, 먼저, 노광 동작(D1)을 행함으로써, 복수의 촬상 화소(P)의 각각에 있어서의 플로팅 디퓨전(FDA, FDB)에 전하를 축적한다. 그리고, 거리 측정 장치(1)는, 판독 동작(D2)을 행하여, 화소 어레이(21)로부터, 또는 복수의 촬상 화소(P)로부터 신호선(SGL)을 통해 공급된 화소 신호(SIG)에 기초하여 AD 변환을 행함으로써, 화상 신호(DATA0)를 생성한다. 그리고, 거리 측정 장치(1)는, 화상 신호(DATA0)에 기초하여, 각 화소 값이 거리(D)에 대한 값을 나타내는 거리 화상(PIC)을 생성한다. 이하에서, 이 동작에 대해 상세하게 설명한다.
도 6은 거리 측정 장치(1)에 있어서의 노광 동작(D1) 및 판독 동작(D2)의 일례를 나타낸다. 이 도 6에 있어서, 상단은 화소 어레이(21)의 최상부를 나타내고, 하단은 화소 어레이(21)의 최하부를 나타낸다.
거리 측정 장치(1)는, 타이밍(t1)~타이밍(t2)의 기간에 있어서, 노광 동작(D1)을 행한다. 구체적으로, 광원 제어부(12)는 광원(11)의 동작을 제어하고, 광원(11)은, 발광 및 비발광을 교대로 반복하는 발광 동작을 행함으로써, 광 펄스(L1)를 출사한다. 또한, 구동부(22)는, 화소 어레이(21)에 있어서의 복수의 촬상 화소(P)를 구동하고, 복수의 촬상 화소(P)는, 광 펄스(L1)에 따른 반사광 펄스(L2)를 수광한다. 이 노광 동작(D1)에서는, 거리 측정 장치(1)는, 복수의 촬상 화소(P)의 각각에 있어서 노광 시간을 개별적으로 설정한다.
그리고, 거리 측정 장치(1)는, 타이밍(t2)~타이밍(t3)의 기간에 있어서 판독 동작(D2)을 행한다. 구체적으로, 구동부(22)는, 화소 어레이(21)에 있어서의 복수의 촬상 화소(P)를, 화소 라인 단위로 순차 구동하고, 복수의 촬상 화소(P)는, 화소 신호(SIG)를, 신호선(SGL)(신호선(SGLA, SGLB))을 통해 판독부(30)에 공급한다. 그리고, 판독부(30)는, 이 화소 신호(SIG)에 기초하여 AD 변환을 행함으로써, 화상 신호(DATA0)를 생성한다.
그 후, 거리 측정 장치(1)는 노광 동작(D1) 및 판독 동작(D2)을 반복한다. 처리부(24)는, 화상 신호(DATA0)에 기초하여, 각 화소 값이 거리(D)에 대한 값을 나타내는 거리 화상(PIC)을 생성한다.
(노광 동작(D1))
다음으로, 거리 측정 장치(1)에 있어서의 노광 동작(D1)에 대해 상세하게 설명한다. 이하에서, 복수의 촬상 화소(P) 중에서 특정 촬상 화소(P1)에 주목하여, 이 촬상 화소(P1)와 관련된 노광 동작(D1)에 대해 상세하게 설명한다.
도 7의 A 내지 도 7의 L은 노광 동작(D1)의 일례를 나타내며, 여기서 도 7의 A는 광원(11)으로부터 출사되는 광 펄스(L1)의 파형을 나타내고, 도 7의 B는 제어 신호(SRST)의 파형을 나타내고, 도 7의 C는 전압(VSLA)의 파형을 나타내고, 도 7의 D는 전압(VSLB)의 파형을 나타내고, 도 7의 E는 신호(COA)의 파형을 나타내고, 도 7의 F는 신호(COB)의 파형을 나타내고, 도 7의 G는 제어 신호(SSET)의 파형을 나타내고, 도 7의 H는 제어 신호(SRESET)의 파형을 나타내고, 도 7의 I는 신호(QO)의 파형을 나타내고, 도 7의 J는 클록 신호(SCK)의 파형을 나타내고, 도 7의 K는 신호(TRG0)의 파형을 나타내고, 도 7의 L은 신호(TRG180)의 파형을 나타낸다.
이 노광 동작(D1)에서, 구동부(22)는, 제어 신호(SSEL)의 전압을 저레벨로 하고, 제어 신호(SSELC)의 전압을 고레벨로 한다. 이에 의해, 화소 회로(P100)의 트랜지스터(SELA, SELB)는 오프 상태로 되고, 제어 회로(P200)의 트랜지스터(SELA2, SELB2)는 온 상태로 된다. 이에 의해, 화소 회로(P100)는, 전압(VSLA, VSLB)을 제어 회로(P200)에 공급하고, 제어 회로(P200)는, 이 전압(VSLA, VSLB)에 기초하여 신호(TRG0, TRG180)를 생성하고, 이들 신호(TRG0, TRG180)를 화소 회로(P100)에 공급한다. 이에 의해, 촬상 화소(P1)는, 전압(VSLA, VSLB)에 기초하여 노광 시간을 개별적으로 설정한다. 이하에서, 이 동작에 대해 상세하게 설명한다.
타이밍(t12) 이전에, 구동부(22)는 제어 신호(SRST)의 전압을 고레벨로 한다(도 7의 B). 이에 의해, 화소 회로(P100)의 트랜지스터(RST, RSTA, RSTB)는 온 상태로 되고, 포토다이오드(PD)의 캐소드에 전압(VRSTX)이 공급되고, 플로팅 디퓨전(FDA, FDB)에 전압(VRST)이 공급된다. 이에 의해, 화소 회로(P100)에 의해 출력되는 전압(VSLA, VSLB)은, 이 전압(VRST)에 따른 전압(V1)으로 설정된다(도 7의 C 및 도 7의 D).
다음으로, 타이밍(t11)에 있어서, 구동부(22)는 제어 신호(SSET)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 7의 G). 이에 의해, 래치(104)가 세트되고, 래치(104)는, 신호(QO)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 7의 I). 따라서, AND 회로(105A)는, 클록 신호(SCK)를 신호(TRG0)로서 출력하기 시작하고, AND 회로(105B)는, 클록 신호(SCK)의 반전 신호를 신호(TRG180)로서 출력하기 시작한다(도 7의 J 내지 도 7의 L).
다음으로, 타이밍(t12)에 있어서, 구동부(22)는, 제어 신호(SSET)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 7의 G). 또한, 이 타이밍(t12)에 있어서, 구동부(22)는, 제어 신호(SRST)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 7의 B). 이에 의해, 화소 회로(P100)의 트랜지스터(RST, RSTA, RSTB)는，모두 오프 상태로 된다. 또한, 광원(11)은, 이 타이밍(t12)에 있어서, 발광 및 비발광을 교대로 반복하는 발광 동작을 시작한다(도 7의 A). 도 7의 A 및 도 7의 J에 나타낸 바와 같이, 광원(11)의 발광 동작의 주파수는, 클록 신호(SCK)의 주파수와 동일하며, 광 펄스(L1)의 위상 및 클록 신호(SCK)의 위상은 서로 일치한다. 다시 말하면, 제어부(14)는 촬상부(20)의 촬상 제어부(25)에 대해 제어 신호를 공급하고, 촬상 제어부(25)는, 구동부(22)에 대해, 클록 신호(SCK) 및 제어 신호(SRST)를 생성하도록 지시한다. 또한, 제어부(14)는 광원 제어부(12)에 대해 제어 신호를 공급하고, 광원 제어부(12)는, 광원(11)에 대해, 발광 및 비발광을 교대로 반복하는 발광 동작을 시작하도록 지시한다. 이에 의해, 거리 측정 장치(1)에서는, 광 펄스(L1)의 위상과 클록 신호(SCK)의 위상을 서로 일치시킬 수 있다. 그 결과, 광 펄스(L1)의 위상 및 신호(TRG0, TRG180)의 위상은 동기한다.
이러한 방식으로, 이 타이밍(t12)에서 노광 기간(TB)이 시작한다. 이 노광 기간(TB)에 있어서, 포토다이오드(PD)는, 광 펄스(L1)에 따른 반사광 펄스(L2)에 기초하여 전하를 생성한다. 화소 회로(P100)의 트랜지스터(TGA)는, 신호(TRG0)에 기초하여 온/오프되고, 트랜지스터(TGB)는, 신호(TRG180)에 기초하여 온/오프된다. 다시 말하면, 트랜지스터(TRA, TRB) 중 일방이 온 상태로 된다. 이에 의해, 포토다이오드(PD)에 의해 생성된 전하가 플로팅 디퓨전(FDA) 및 플로팅 디퓨전(FDB)에 선택적으로 축적된다.
도 8의 A 내지 도 8의 D는 촬상 화소(P1)의 일 동작예를 나타내며, 여기서 도 8의 A는 광 펄스(L1)의 파형을 나타내고, 도 8의 B는 반사광 펄스(L2)의 파형을 나타내고, 도 8의 C는 신호(TRG0)의 파형을 나타내고, 도 8의 D는 신호(TRG180)의 파형을 나타낸다. 이 예에서는, 타이밍(t21)에 있어서, 광 펄스(L1)가 상승하고, 신호(TRG0)가 상승하고, 신호(TRG180)가 하강한다. 그리고, 타이밍(t21)으로부터 위상이 "π"만큼 지연된 타이밍(t23)에 있어서, 광 펄스(L1)가 하강하고, 신호(TRG0)가 하강하고, 신호(TRG180)가 상승한다. 마찬가지로, 타이밍(t23)으로부터 위상이 "π"만큼 지연된 타이밍(t25)에 있어서, 광 펄스(L1)가 상승하고, 신호(TRG0)가 상승하고, 신호(TRG180)가 하강한다. 그리고, 타이밍(t25)으로부터 위상이 "π"만큼 지연된 타이밍(t26)에 있어서, 광 펄스(L1)가 하강하고, 신호(TRG0)가 하강하고, 신호(TRG180)가 상승한다.
반사광 펄스(L2)의 위상은, 광 펄스(L1)의 위상으로부터 위상(φ)만큼 시프트된다(도 8의 B). 이 위상(φ)는, 거리 측정 장치(1)로부터 측정 대상물까지의 거리(D)에 대응한다. 이 예에서는, 타이밍(t21)으로부터 위상(φ)에 대응하는 시간만큼 지연된 타이밍(t22)에 있어서 반사광 펄스(L2)가 상승하고, 타이밍(t23)으로부터 위상(φ)에 대응하는 시간만큼 지연된 타이밍(t24)에 있어서 반사광 펄스(L2)가 하강한다. 화소 회로(P100)의 포토다이오드(PD)는, 이 반사광 펄스(L2)에 기초하여 타이밍(t22)~타이밍(t24)의 기간에 있어서 전하를 생성한다.
트랜지스터(TGA)는, 신호(TRG0)가 고레벨인 기간에 있어서, 포토다이오드(PD)에 의해 생성된 전하를 플로팅 디퓨전(FDA)에 전송하고, 트랜지스터(TGB)는, 신호(TRG180)가 고레벨인 기간에 있어서, 포토다이오드(PD)에 의해 생성된 전하를 플로팅 디퓨전(FDB)에 전송한다. 다시 말하면, 트랜지스터(TGA)는, 타이밍(t22)~타이밍(t23)의 기간에 있어서 포토다이오드(PD)에 의해 생성된 전하를 플로팅 디퓨전(FDA)에 전송하고, 트랜지스터(TGB)는, 타이밍(t23)~타이밍(t24)의 기간에 있어서 포토다이오드(PD)에 의해 생성된 전하를 플로팅 디퓨전(FDB)에 전송한다. 이에 의해, 타이밍(t22)~타이밍(t23)의 기간에 있어서, 플로팅 디퓨전(FDA)에 전하(S0)가 축적되고, 타이밍(t23)~타이밍(t24)의 기간에 있어서 플로팅 디퓨전(FDB)에 전하(S180)가 축적된다.
전하(S0)와 전하(S180) 간의 차인 신호(I(φ))(= S0 - S180)는 위상(φ)에 따라 변화된다.
도 9는 신호(I(φ))의 일례를 나타낸다. 여기서, 신호(I(φ))는 정규화되어 있다. 위상(φ)이 "0"(제로)인 경우에는, 신호(I(φ))는 "1"이 된다. 그리고, 위상(φ)이 "0"(제로)에서부터 "π"까지 변화되면, 신호(I(φ))는 일차함수적으로 감소하여, "1"에서부터 "-1"로 변화된다. 이러한 방식으로, 신호(I(φ))는 위상(φ)에 따라 변화된다. 다시 말하면, 신호(I(φ))는, 거리 측정 장치(1)로부터 측정 대상물까지의 거리(D)에 따라 변화된다.
도 7의 A 내지 도 7의 L 및 도 8의 A 내지 도 8의 D에 나타낸 바와 같이, 촬상 화소(P1)는, 타이밍(t21)~타이밍(t25)에 있어서의 동작을 반복한다. 이에 의해, 플로팅 디퓨전(FDA)에는, 전하(S0)가 반복적으로 축적되고, 플로팅 디퓨전(FDB)에는, 전하(S180)가 반복적으로 축적된다. 이에 의해, 플로팅 디퓨전(FDA, FDB)의 전압은 서서히 저하된다. 따라서, 전압(VSLA, VSLB)도 또한 서서히 저하된다(도 7의 C 및 도 7의 D). 전압(VSLA)에 있어서의 전압 변화량은 전하(S0)에 대응하고, 전압(VSLB)에 있어서의 전압 변화량은 전하(S180)에 대응한다. 이 예에서는, 전압(VSLA)의 변화 정도는 전압(VSLB)의 변화 정도보다 더 크다.
타이밍(t13)까지의 기간에서는, 전압(VSLA, VSLB)이 전압(VREF)보다 더 높기 때문에, 비교기(103A)는, 신호(COA)의 전압을 고레벨로 유지하고(도 7의 E), 비교기(103B)는 신호(COB)의 전압을 고레벨로 유지한다(도 7의 F). 따라서, NAND 회로(103)는 제어 신호(SRESET)의 전압을 저레벨로 유지한다(도 7의 H).
그리고, 타이밍(t13)에 있어서, 전압(VSLA)은 전압(VREF)에 도달한다. 이에 의해, 비교기(102A)는, 신호(COA)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 7의 E). 따라서, NAND 회로(103)는, 제어 신호(SRESET)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 7의 H). 이에 의해, 래치(104)가 리셋되고, 래치(104)는 신호(QO)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 7의 I). 따라서, AND 회로(105A)는 신호(TRG0)의 전압을 저레벨로 하고, AND 회로(105B)는 신호(TRG180)의 전압을 저레벨로 한다(도 7의 K 및 도 7의 L). 따라서, 트랜지스터(TGA, TGB)는 오프 상태로 된다. 그 결과, 이 이후로, 포토다이오드(PD)와 플로팅 디퓨전(FDA, FDB)은 전기적으로 절단된다. 이러한 방식으로, 타이밍(t13)에 있어서 노광 기간(TB)이 종료한다.
이 예에서는, 타이밍(t13)에 있어서, 전압(VSLA)이 전압(VREF)에 도달하여, 노광 기간(TB)이 종료하지만, 전압(VSLA, VSLB)의 변화 정도가 도 7의 A 내지 도 7의 L의 예보다 작은 경우에는, 더 늦은 타이밍에 노광 기간(TB)이 종료한다. 거리 측정 장치(1)에서는, 도 7의 A 내지 도 7의 L에 나타낸 바와 같이, 노광 가능 기간(TA)(타이밍(t12)~타이밍(t14))이 제공되어 있고, 이 노광 가능 기간(TA)의 기간 내에서, 전압(VSLA, VSLB) 중 적어도 일방이 전압(VREF)에 도달하는 경우에, 그 도달 타이밍에 노광 기간(TB)이 종료한다. 이 노광 가능 기간(TA)의 기간 내에서, 전압(VSLA, VSLB)의 모두가 전압(VREF)에 도달하지 않는 경우에는, 이 노광 가능 기간(TA)이 종료하는 타이밍(t14)에서, 예를 들면 래치(104)가 리셋됨으로써, 신호(TRG0, TRG180)의 전압이 저레벨로 설정되며, 노광 기간(TB)이 종료한다. 이 노광 가능 기간(TA)의 시간 길이는, 예를 들면, 도 6에 있어서의 타이밍(t1)~타이밍(t2)의 시간 길이에 대응한다.
그리고, 타이밍(t14)에 있어서, 광원(11)은 발광 동작을 종료한다(도 7의 A).
다음으로, 복수의 촬상 화소(P) 중에서 2개의 촬상 화소(P1, P2)의 동작에 대해 설명한다. 촬상 화소(P1)는, 거리 측정 장치(1)에 가까운 위치에서 반사된 반사광 펄스(L2)를 수광하고, 촬상 화소(P2)는, 거리 측정 장치(1)로부터 먼 위치에서 반사된 반사광 펄스(L2)를 수광한다.
도 10의 A 내지 도 10의 H는 2개의 촬상 화소(P1, P2)에 있어서의 동작의 일례를 나타내며, 여기서 도 10의 A는 촬상 화소(P1, P2)에 공급되는 제어 신호(SRST)의 파형을 나타내고, 도 10의 B는 촬상 화소(P1, P2)에 공급되는 제어 신호(SSET)의 파형을 나타내고, 도 10의 C는 촬상 화소(P1)에 있어서의 전압(VSLA)(전압(VSLA1))의 파형을 나타내고, 도 10의 D는 촬상 화소(P1)에 있어서의 전압(VSLB)(전압(VSLB1))의 파형을 나타내고, 도 10의 E는 촬상 화소(P1)에 있어서의 제어 신호(SRESET)(제어 신호(SRESET1))의 파형을 나타내고, 도 10의 F는 촬상 화소(P2)에 있어서의 전압(VSLA)(전압(VSLA2))의 파형을 나타내고, 도 10의 G는 촬상 화소(P2)에 있어서의 전압(VSLB)(전압(VSLB2))의 파형을 나타내고, 도 10의 H는 촬상 화소(P2)에 있어서의 제어 신호(SRESET)(제어 신호(SRESET2))의 파형을 나타낸다.
타이밍(t12)에서, 촬상 화소(P1)에 있어서의 노광 기간(TB1)이 시작하고, 촬상 화소(P2)에 있어서의 노광 기간(TB2)이 시작한다.
그리고, 이 예에서는, 타이밍(t18)에서, 촬상 화소(P1)에 있어서의 전압(VSLA1)이 전압(VREF)에 도달하고, 이 타이밍(t18) 이후의 타이밍(t19)에서, 촬상 화소(P2)에 있어서의 전압(VSLA2)이 전압(VREF)에 도달한다. 다시 말하면, 촬상 화소(P1)는, 거리 측정 장치(1)에 가까운 위치에서 반사된 반사광 펄스(L2)를 수광하므로, 수광량이 많기 때문에, 전압(VSLA1, VSLB1)의 변화 정도가 크다. 한편, 촬상 화소(P2)는, 거리 측정 장치(1)로부터 먼 위치에서 반사된 반사광 펄스(L2)를 수광하므로, 수광량이 적기 때문에, 전압(VSLA2, VSLB2)의 변화 정도가 작다. 이에 의해, 이 예에서는, 촬상 화소(P1)에 있어서의 전압(VSLA1)이, 촬상 화소(P2)에 있어서의 전압(VSLA2)보다 일찍 전압(VREF)에 도달한다.
이러한 방식으로, 타이밍(t18)에서, 촬상 화소(P1)에 있어서의 노광 기간(TB1)이 종료하고, 타이밍(t19)에서, 촬상 화소(P2)에 있어서의 노광 기간(TB2)이 종료한다.
이와 같이, 거리 측정 장치(1)에서는, 복수의 촬상 화소(P)의 각각에 있어서, 노광 시간이 개별적으로 설정된다.
이와 같이, 거리 측정 장치(1)에서는, 복수의 촬상 화소(P)의 각각에 제어 회로(P200)를 설치하고, 이 제어 회로(P200)가, 화소 회로(P100)로부터 공급된 전압(VSLA, VSLB)에 기초하여, 그 화소 회로(P100)에 공급될 신호(TRG0, TRG180)를 생성하도록 된다. 이에 의해, 거리 측정 장치(1)에서는, 복수의 촬상 화소(P)의 각각에 있어서, 노광 시간을 개별적으로 설정할 수 있으므로, 거리(D)를 측정할 때의 측정 정밀도를 높일 수 있다. 다시 말하면, 예를 들면, 모든 촬상 화소(P)에 있어서의 노광 시간을 동일하게 한 경우에는, 거리 측정 장치(1)에 가까운 위치에서 반사된 반사광 펄스(L2)를 수광하는 촬상 화소에서는, 수광량이 많아지므로, 예를 들면 신호 레벨이 포화될 수 있는 가능성이 있고, 거리 측정 장치(1)로부터 먼 위치에서 반사된 반사광 펄스(L2)를 수광하는 촬상 화소에서는, 수광량이 적어지므로 신호 잡음비가 저하될 수 있는 가능성이 있다. 이 경우에는, 거리(D)를 측정할 때의 측정 정밀도가 저하된다. 한편, 거리 측정 장치(1)에서는, 촬상 화소(P)의 제어 회로(P200)가, 화소 회로(P100)로부터 공급된 전압(VSLA, VSLB)에 기초하여 신호(TRG0, TRG180)를 생성하도록 되므로, 복수의 촬상 화소(P)에 있어서의 노광 시간을 개별적으로 설정할 수 있다. 따라서, 예를 들면, 거리 측정 장치(1)에 가까운 위치에서 반사된 반사광 펄스(L2)를 수광하는 촬상 화소(P1)에서는, 노광 시간을 짧게 할 수 있는 반면, 거리 측정 장치(1)로부터 먼 위치에서 반사된 반사광 펄스(L2)를 수광하는 촬상 화소(P2)에서는, 노광 시간을 길게 할 수 있다. 그 결과, 거리 측정 장치(1)에서는 측정 정밀도를 높일 수 있다.
(판독 동작(D2))
다음으로, 거리 측정 장치(1)에 있어서의 판독 동작(D2)에 대해 상세하게 설명한다. 이하에서, 복수의 촬상 화소(P) 중에서 특정 촬상 화소(P1)에 주목하여, 이 촬상 화소(P1)와 관련된 판독 동작(D2)에 대해 상세하게 설명한다.
도 11의 A 내지 도 11의 G는 판독 동작(D2)의 일례를 나타내며, 여기서 도 11의 A는 제어 신호(SSEL)의 파형을 나타내고, 도 11의 B는 제어 신호(SRST)의 파형을 나타내고, 도 11의 C는 참조 신호(REF)의 파형을 나타내고, 도 11의 D는 화소 신호(SIG)(전압(VSLA))의 파형을 나타내고, 도 11의 E는 AD 변환기(ADC)의 비교기(34)로부터 출력되는 신호(CMP)의 파형을 나타내고, 도 11의 F는 클록 신호(CLK)의 파형을 나타내고, 도 11의 G는 AD 변환기(ADC)의 카운터(35)에 있어서의 카운트 값(CNT)을 나타낸다. 여기서, 도 11의 C 및 도 11의 D에서는, 각 신호의 파형을 동일한 전압축에 나타내고 있다. 도 11의 C의 참조 신호(REF)는, 비교기(34)의 정입력 단자에 있어서의 파형을 나타내고, 도 11의 D의 화소 신호(SIG)는, 비교기(34)의 부입력 단자에 있어서의 파형을 나타낸다.
이 판독 동작(D2)에서는, 구동부(22)는, 제어 신호(SSEL)의 전압을 고레벨로 하고, 제어 신호(SSELC)의 전압을 저레벨로 한다. 이에 의해, 화소 회로(P100)의 트랜지스터(SELA, SELB)는 온 상태로 되고, 제어 회로(P200)의 트랜지스터(SELA2, SELB2)는 오프 상태로 된다. 이에 의해, 화소 회로(P100)는, 전압(VSLA, VSLB)을 판독부(30)에 공급한다. 그리고, 판독부(30)의 AD 변환부(ADC)가, 변환 기간(T1)에서, 촬상 화소(P1)에 의해 출력된 화소 신호(SIG)(전압(VSLA))에 기초하여 AD 변환을 행한다. 그리고, 구동부(22)가, 촬상 화소(P1)에 대해 리셋 동작을 행하고, AD 변환부(ADC)가, 변환 기간(T2)에서, 촬상 화소(P1)에 의해 출력된 화소 신호(SIG)에 기초하여 AD 변환을 행한다. 이하에서, 이 동작에 대해 상세하게 설명한다. 한편, 이 예에서는, 전압(VSLA)에 기초한 동작에 대해 설명하지만, 전압(VSLB)에 대해서도 마찬가지이다.
먼저, 타이밍(t31)에 있어서, 구동부(22)는, 제어 신호(SSEL)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 11의 A). 이에 의해, 촬상 화소(P1)에서는, 트랜지스터(SELA, SELB)가 온 상태로 되고, 촬상 화소(P1)가 신호선(SGLA, SGLB)에 전기적으로 접속된다. 이에 의해, 촬상 화소(P1)는, 신호선(SGLA)을 통해, 전압(VSLA)을 화소 신호(SIG)로서 판독부(30)에 공급하고, 신호선(SGLB)을 통해, 전압(VSLB)을 화소 신호(SIG)로서 판독부(30)에 공급한다.
다음으로, 타이밍(t32)~타이밍(t34)의 기간(변환 기간(T1))에 있어서, AD 변환부(ADC)는, 이 화소 신호(SIG)에 기초하여 AD 변환을 행한다. 구체적으로는, 타이밍(t32)에 있어서, 촬상 제어부(25)는, 클록 신호(CLK)의 생성을 시작하고(도 11의 F), 이와 동시에, 참조 신호 생성부(26)는, 참조 신호(REF)의 전압을, 전압(V2)으로부터 미리 정해진 변화 정도로 저하시키기 시작한다(도 11의 C). 이에 따라, AD 변환부(ADC)의 카운터(35)는, 카운트 값(CNT)을 "0"으로부터 줄이도록 카운트 동작을 시작한다(도 11의 G).
그리고, 타이밍(t33)에서, 참조 신호(REF)의 전압이 화소 신호(SIG)의 전압을 하회한다(도 11의 C 및 도 11의 D). 이에 따라, AD 변환부(ADC)의 비교기(34)는, 신호(CMP)의 전압을 고레벨로부터 저레벨로 변화시키고(도 11의 E), 그 결과, 카운터(35)는 카운트 동작을 정지한다(도 11의 G). 이 때의 카운트 값(CNT)은 음의 값 "-CNT1"이다.
다음으로, 타이밍(t34)에 있어서, 촬상 제어부(25)는, 변환 기간(T1)의 종료에 따라, 클록 신호(CLK)의 생성을 정지한다(도 11의 F). 이와 동시에, 참조 신호 생성부(26)는, 참조 신호(REF)의 전압 변화를 정지시키고, 후속 타이밍(t35)에서, 참조 신호(REF)의 전압을 전압(V2)으로 변화시킨다(도 11의 C). 이에 따라, 참조 신호(REF)의 전압이 화소 신호(SIG)의 전압을 초과하므로(도 11의 C 및 도 11의 D), AD 변환기 ADC의 비교기(34)는, 신호(CMP)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 11의 E).
다음으로, 타이밍(t36)에 있어서, AD 변환부(ADC)의 카운터(35)는, 제어 신호(CC)에 기초하여 카운트 값(CNT)의 극성을 반전한다(도 11의 G). 이에 의해, 카운트 값(CNT)은 양의 값 "CNT1"이 된다.
다음으로, 타이밍(t37)에 있어서, 구동부(22)는, 제어 신호(SRST)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 11의 B). 이에 의해, 촬상 화소(P1)의 화소 회로(P100)에서는, 트랜지스터(RST, RSTA, RSTB)가 온 상태로 되고, 포토다이오드(PD)의 캐소드에 전압(VRSTX)이 공급되고, 플로팅 디퓨전(FDA, FDB)에 전압(VRST)이 공급된다(리셋 동작). 따라서, 화소 신호(SIG)의 전압(전압(VSLA))은, 전압(VRST)에 따른 전압(V1)을 향해 상승한다.
다음으로, 타이밍(t38)에 있어서, 구동부(22)는, 제어 신호(SRST)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 11의 B). 이에 의해, 촬상 화소(P1)의 화소 회로(P100)에서는, 트랜지스터(RST, RSTA, RSTB)가 오프 상태로 된다.
다음으로, 타이밍(t39)~타이밍(t41)의 기간(변환 기간(T2))에서, AD 변환부(ADC)는, 이 화소 신호(SIG)에 기초하여 AD 변환을 행한다. 구체적으로는, 타이밍(t39)에 있어서, 촬상 제어부(25)는, 클록 신호(CLK)의 생성을 시작하고(도 11의 F), 이와 동시에, 참조 신호 생성부(26)는, 참조 신호(REF)의 전압을, 전압(V2)으로부터 미리 정해진 변화 정도로 저하시키기 시작한다(도 11의 C). 이에 따라, AD 변환부(ADC)의 카운터(35)는, 카운트 값을 줄이도록 카운트 동작을 시작한다(도 11의 G).
그리고, 타이밍(t40)에 있어서, 참조 신호(REF)의 전압이 화소 신호(SIG)의 전압을 하회한다(도 11의 C 및 도 11의 D). 이에 따라, AD 변환부(ADC)의 비교기(34)는, 신호(CMP)의 전압을 고레벨로부터 저레벨로 변화시키고(도 11의 E), 그 결과, 카운터(35)는 카운트 동작을 정지한다(도 11의 G). 타이밍(t39)~타이밍(t40)의 기간에 있어서, 카운트 값(CNT)은, 값(CNT2)만큼 감소된다. 이 값(CNT2)은, 촬상 화소(P)가 리셋된 후의 전압(VSLA)에 대응한다. 그리고, AD 변환부(ADC)의 래치(36)는, 카운터(35)에 있어서의 카운트 값(CNT)(CNT1-CNT2)을 디지털 코드(CODE)로서 출력한다.
다음으로, 타이밍(t41)에 있어서, 촬상 제어부(25)는, 변환 기간(T2)의 종료에 따라 클록 신호(CLK)의 생성을 정지한다(도 11의 F). 이와 동시에, 참조 신호 생성부(26)는, 참조 신호(REF)의 전압 변화를 정지시키고, 후속 타이밍(t42)에서, 참조 신호(REF)의 전압을 전압(V2)으로 변화시킨다(도 11의 C). 이에 따라, 참조 신호(REF)의 전압이 화소 신호(SIG)의 전압을 초과하므로(도 11의 C 및 도 11의 D), AD 변환기(ADC)의 비교기(34)는, 신호(CMP)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 11의 E).
그리고, 타이밍(t43)에 있어서, 구동부(22)는, 제어 신호(SSEL)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 11의 A). 이에 의해, 촬상 화소(P1)에서는, 트랜지스터(SELA, SELB)가 오프 상태로 되고, 촬상 화소(P1)가 신호선(SGLA, SGLB)으로부터 전기적으로 절단된다.
이와 같이, 거리 측정 장치(1)에서는, 변환 기간(T1)에 있어서 촬상 화소(P1)로부터 공급된 화소 신호(SIG)(전압(VSLA))에 기초하여 카운트 동작을 행하고, 카운트 값(CNT)의 극성을 반전한 후에, 변환 기간(T2)에 있어서 리셋된 촬상 화소(P1)로부터 공급된 화소 신호(전압(VSLA))에 기초하여 카운트 동작을 행하도록 되어 있다. 거리 측정 장치(1)에서는, 소위 이중 데이터 샘플링(DDS; Double Data Sampling)을 행하도록 되어 있으므로, 화소 신호(SIG)에 포함되는 노이즈 성분을 제거할 수 있고, 그 결과, 거리(D)를 측정할 때의 측정 정밀도를 높일 수 있다.
판독부(30)는, 촬상 화소(P1)의 전압(VSLA)에 기초하여, 이와 같이 판독 동작(D2)을 행함으로써, 디지털 코드(CODE)(디지털 코드(CODEA))를 생성하고, 전압(VSLB)에 기초하여, 마찬가지로, 판독 동작(D2)을 행함으로써, 디지털 코드(CODE)(디지털 코드(CODEB))를 생성한다. 그리고, 판독부(30)는, 이 디지털 코드(CODEA, CODEB)를 포함하는 화상 신호(DATA0)를 처리부(24)에 공급한다.
처리부(24)는, 화상 신호(DATA0)에 포함되는 디지털 코드(CODEA, CODEB)에 기초하여 그 촬상 화소(P1)에 있어서의 화소 값을 구한다.
다시 말하면, 전압(VSLA)은 도 8의 A 내지 도 8의 D에 나타낸 전하(S0)에 대응하는 전압이므로, 디지털 코드(CODEA)는 이 전하(S0)에 대응하는 코드이다. 마찬가지로, 전압(VSLB)은, 도 8의 A 내지 도 8의 D에 나타낸 전하(S180)에 대응하는 전압이므로, 디지털 코드(CODEB)는, 이 전하(S180)에 대응하는 코드이다. 따라서, 디지털 코드(CODEA)에 의해 나타내는 값으로부터 디지털 코드(CODEB)에 의해 나타내는 값을 감산한 값은, 신호(I(φ))에 대응하며, 이는 거리 측정 장치(1)로부터 측정 대상물까지의 거리(D)에 대응한다.
처리부(24)는, 디지털 코드(CODEA, CODEB)에 기초하여 그 촬상 화소(P1)에 있어서의 거리(D)에 관한 값을 구할 수 있다. 처리부(24)는, 복수의 촬상 화소(P)에 대해 이러한 처리를 행함으로써, 거리 화상(PIC)을 생성한다. 그리고, 처리부(24)는, 이 거리 화상(PIC)을 화상 신호(DATA)로서 출력한다.
[유리한 효과]
전술된 바와 같이, 본 실시형태에 따르면, 복수의 촬상 화소의 각각에 제어 회로를 설치하고, 그 제어 회로가, 화소 회로로부터 공급된 전압(VSLA, VSLB)에 기초하여, 그 화소 회로에 공급되는 신호(TRG0, TRG180)를 생성한다. 이에 의해, 복수의 촬상 화소의 각각에 있어서 노광 시간을 개별적으로 설정할 수 있으므로, 거리 측정 시의 측정 정밀도를 높일 수 있다.
변형예 1
앞서 언급된 실시형태에 따르면, 도 3에 나타낸 바와 같이 화소 회로(P100)를 구성했지만, 본 개시는 이 구성에 한정되는 것이 아니다. 이하에서, 본 변형예에 따른 거리 측정 장치(1A)에 대해 설명한다. 거리 측정 장치(1A)는 촬상부(20A)를 포함한다. 촬상부(20A)는 화소 어레이(21A)와 구동부(22A)를 포함한다.
도 12는 화소 어레이(21A)에 있어서의 촬상 화소(P)의 일 구성예를 나타낸다. 화소 어레이(21A)는, 복수의 제어선(CMRL)과, 복수의 제어선(ISWL)과, 복수의 제어선(OFGL)과, 복수의 제어선(CTLL)을 포함한다. 제어선(CMRL)은, 수평 방향(도 12에 있어서의 횡방향)으로 연장하는 것이며, 제어선(CMRL)에는, 구동부(22A)에 의해 제어 신호(SCMR)가 인가된다. 제어선(ISWL)은, 수평 방향(도 12에 있어서의 횡방향)으로 연장하는 것이며, 제어선(ISWL)에는, 구동부(22A)에 의해 제어 신호(SISW)가 인가된다. 제어선(OFGL)은 수평 방향(도 12에 있어서의 횡방향)으로 연장하는 것이며, 제어선(OFGL)에는, 구동부(22A)에 의해 제어 신호(SOFG)이 인가된다. 제어선(CTLL)은, 수평 방향(도 12에 있어서의 횡방향)으로 연장하는 것이며, 제어선(CTLL)에는, 구동부(22A)에 의해 제어 신호(SCTL)가 인가된다. 촬상 화소(P)는, 화소 회로(P100A)와, 제어 회로(P200A)를 포함한다.
화소 회로(P100A)는, 트랜지스터(CMR, RSTA, RSTB, OFG, ISWA, ISWB)와, 용량 소자(CAPA, CAPB)를 포함한다. 트랜지스터(CMR, RSTA, RSTB, OFG, ISWA, ISWB)는, 이 예에서는 N형 MOS 트랜지스터이다.
트랜지스터(CMR)의 드레인에는 전압(VDDX)이 공급되고, 게이트는 제어선(CMRL)에 접속되고, 소스는 노드(FDO)에 접속되어 있다. 트랜지스터(RSTA)의 드레인에는 전압(FBL)이 공급되고, 게이트는 제어선(RSTL)에 접속되고, 소스는 트랜지스터(ISWA)의 드레인 및 용량 소자(CAPA)의 일단에 접속되어 있다. 트랜지스터(RSTB)의 드레인에는 전압(FBL)이 공급되고, 게이트는 제어선(RSTL)에 접속되고, 소스는 트랜지스터(ISWB)의 드레인 및 용량 소자(CAPB)의 일단에 접속되어 있다. 트랜지스터(OFG)의 드레인은 노드(FDO)에 접속되고, 게이트는 제어선(OFGL)에 접속되고, 소스는 포토다이오드(PD) 및 트랜지스터(TGA, TGB)의 소스에 접속되어 있다. 트랜지스터(ISWA)의 드레인은 트랜지스터(RSTA)의 소스 및 용량 소자(CAPA)의 일단에 접속되고, 게이트는 제어선(ISWL)에 접속되고, 소스는 플로팅 디퓨전(FDA), 트랜지스터(TGA)의 드레인, 및 트랜지스터(AMPA)의 게이트에 접속되어 있다. 트랜지스터(ISWB)의 드레인은 트랜지스터(RSTB)의 소스 및 용량 소자(CAPB)의 일단에 접속되고, 게이트는 제어선(ISWL)에 접속되고, 소스는 플로팅 디퓨전(FDB), 트랜지스터(TGB)의 드레인, 및 트랜지스터(AMPB)의 게이트에 접속되어 있다.
용량 소자(CAPA)의 일단은 트랜지스터(RSTA)의 소스 및 트랜지스터(ISWA)의 드레인에 접속되고, 타단은 노드(FDO)에 접속되어 있다. 용량 소자(CAPB)의 일단은 트랜지스터(RSTB)의 소스 및 트랜지스터(ISWB)의 드레인에 접속되고, 타단은 노드(FDO)에 접속되어 있다.
제어 회로(P200A)는, AND 회로(107A, 107B)를 가지고 있다. AND 회로(107A)는, 신호(QO), 클록 신호(SCK), 및 제어 신호(SCTL)의 논리곱(AND)을 구함으로써 신호(TRG0)를 생성하는 것이다. AND 회로(107B)는, 신호(QO), 클록 신호(SCK)의 반전 신호, 및 제어 신호(SCTL)의 논리곱(AND)을 구함으로써 신호(TRG180)를 생성하는 것이다.
구동부(22A)는, 상기 언급된 실시형태에 따른 구동부(22)와 마찬가지로, 촬상 제어부(25)로부터의 지시에 기초하여 복수의 촬상 화소(P)를 구동하는 것이다. 구체적으로, 구동부(22A)는, 복수의 제어선(CMRL)에 대해 제어 신호(SCMR)를 인가하고, 복수의 제어선(ISWL)에 대해 제어 신호(SISW)를 인가하고, 복수의 제어선(OFGL)에 대해 제어 신호(SOFG)을 인가하고, 복수의 제어선(CTLL)에 대해 제어 신호(SCTL)를 인가한다. 또한, 구동부(22A)는, 전압(FBL, VDDX)을 생성하는 기능도 가지고 있다.
여기서, 트랜지스터(TGA)는, 본 개시에 따른 "제1 스위칭 트랜지스터"의 일 구체예에 대응한다. 트랜지스터(TGB)는, 본 개시에 따른 "제2 스위칭 트랜지스터"의 일 구체예에 대응한다. 플로팅 디퓨전(FDA)은, 본 개시에 따른 "제1 전하 축적부"의 일 구체예에 대응한다. 플로팅 디퓨전(FDB)은, 본 개시에 따른 "제2 전하 축적부"의 일 구체예에 대응한다. 트랜지스터(OFG)는, 본 개시에 따른 "제7 트랜지스터"의 일 구체예에 대응한다. 트랜지스터(ISWA)는, 본 개시에 따른 "제8 트랜지스터"의 일 구체예에 대응한다. 트랜지스터(ISWB)는, 본 개시에 따른 "제9 트랜지스터"의 일 구체예에 대응한다. 트랜지스터(CMR)는, 본 개시에 따른 "제10 트랜지스터"의 일 구체예에 대응한다. 트랜지스터(RSTA)는, 본 개시에 따른 "제11 트랜지스터"의 일 구체예에 대응한다. 트랜지스터(RSTB)는, 본 개시에 따른 "제12 트랜지스터"의 일 구체예에 대응한다. 구동부(22A)는, 본 개시에 따른 "제2 제어부"의 일 구체예에 대응한다.
도 13의 A 내지 도 13의 M은, 거리 측정 장치(1A)에 있어서의 노광 동작(D1)의 일례를 나타내며, 여기서 도 13의 A는 광원(11)으로부터 출사되는 광 펄스(L1)의 파형을 나타내고, 도 13의 B는 제어 신호(SISW)의 파형을 나타내고, 도 13의 C는 제어 신호(SCMR)의 파형을 나타내고, 도 13의 D는 제어 신호(SRST)의 파형을 나타내고, 도 13의 E는 제어 신호(SOFG)의 파형을 나타내고, 도 13의 F는 전압(VSLA)의 파형을 나타내고, 도 13의 G는 전압(VSLB)의 파형을 나타내고, 도 13의 H는 제어 신호(SSET)의 파형을 나타내고, 도 13의 I는 제어 신호(SRESET)의 파형을 나타내고, 도 13의 J는 신호(QO)의 파형을 나타내고, 도 13의 K는 제어 신호(SCTL)의 파형을 나타내고, 도 13의 L은 신호(TRG0)의 파형을 나타내고, 도 13의 M은 신호(TRG180)의 파형을 나타낸다.
타이밍(t52) 이전에, 구동부(22A)는, 제어 신호(SISW, SCMR, SRST, SOFG)의 전압을 고레벨로 한다(도 13의 B 내지 도 13의 E). 이에 의해, 화소 회로(P100A)의 트랜지스터(CMR, RSTA, RSTB, OFG, ISWA, ISWB)는 온 상태로 되고, 포토다이오드(PD)의 캐소드에 전압(VDDX)이 공급되고, 플로팅 디퓨전(FDA, FDB)에 전압(FBL)이 공급된다. 화소 회로(P100A)에 의해 출력되는 전압(VSLA, VSLB)은, 이 전압(FBL)에 따른 전압(V1)으로 설정된다(도 13의 F 및 도 13의 G).
다음으로, 타이밍(t51)에 있어서, 구동부(22A)는, 제어 신호(SSET)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 13의 H). 이에 의해, 래치(104)가 세트되고, 래치(104)는, 신호(QO)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 13의 J). 제어 신호(SCTL)는 저레벨이기 때문에(도 13의 K), AND 회로(107A)는, 신호(TRG0)의 전압을 저레벨로 유지하고, AND 회로(107B)는, 신호(TRG180)의 전압을 저레벨로 유지한다(도 13의 L 및 도 13의 M). 그리고, 타이밍(t52)에 있어서, 구동부(22A)는, 제어 신호(SSET)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 13의 H).
타이밍(t52)~타이밍(t53)의 기간에서, 구동부(22A)는, 제어 신호(SCTL)의 전압을 저레벨에 유지한다(도 13의 K). 이에 의해, AND 회로(107A)는 신호(TRG0)의 전압을 저레벨로 유지하고, AND 회로(107B)는 신호(TRG180)의 전압을 저레벨로 유지한다(도 13의 L 및 도 13의 M). 이에 의해, 전압(VSLA, VSLB)은 거의 동일한 전압으로 유지된다.
다음으로, 타이밍(t53)에 있어서, 구동부(22A)는, 제어 신호(SCTL)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 13의 K). 이에 의해, 타이밍(t53)~타이밍(t54)의 기간(노광 기간(TB))에 있어서, AND 회로(107A)는, 클록 신호(SCK)를 신호(TRG0)로서 출력하고, AND 회로(107B)는, 클록 신호(SCK)의 반전 신호를 신호(TRG180)로서 출력한다(도 13의 L 및 도 13의 M). 또한, 타이밍(t53)~타이밍(t54)의 기간에 있어서, 광원(11)은, 발광 및 비발광을 교대로 반복하는 발광 동작을 행한다(도 13의 A). 이에 의해, 포토다이오드(PD)는 반사광 펄스(L2)에 기초하여 전하를 생성하고, 플로팅 디퓨전(FDA, FDB)은, 포토다이오드(PD)에 의해 생성된 전하를 축적한다. 그리고, 전압(VSLA, VSLB)은, 플로팅 디퓨전(FDA, FDB)에 있어서의 전압에 따라 각각 변화된다(도 13의 F 및 도 13의 G).
다음으로, 타이밍(t54)에 있어서, 구동부(22A)는, 제어 신호(SCTL)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 13의 K). 이에 의해, 타이밍(t54)~타이밍(t55)의 기간에 있어서, AND 회로(107A)는, 신호(TRG0)의 전압을 저레벨로 유지하고, AND 회로(107B)는, 신호(TRG180)의 전압을 저레벨로 유지한다(도 13의 L 및 도 13의 M). 또한, 타이밍(t54)~타이밍(t55)의 기간에 있어서, 광원(11)은, 발광 동작을 정지한다(도 13의 A). 이에 의해, 전압(VSLA, VSLB)은 거의 동일한 전압으로 유지된다.
다음으로, 타이밍(t55)에 있어서, 구동부(22A)는 제어 신호(SCTL)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 13의 K). 이에 의해, 타이밍(t55)~타이밍(t56)의 기간(노광 기간(TB))에 있어서, AND 회로(107A)는, 클록 신호(SCK)를 신호(TRG0)로서 출력하고, AND 회로(107B)는, 클록 신호(SCK)의 반전 신호를 신호(TRG180)로서 출력한다(도 13의 L 및 도 13의 M). 또한, 타이밍(t55)~타이밍(t56)의 기간에 있어서, 광원(11)은, 발광 및 비발광을 교대로 반복하는 발광 동작을 행한다(도 13의 A). 이에 의해, 전압(VSLA, VSLB)은, 플로팅 디퓨전(FDA, FDB)에 있어서의 전압에 따라 각각 변화된다(도 13의 F 및 도 13의 G).
이 이후에도, 거리 측정 장치(1A)에서는, 타이밍(t54)~타이밍(t56)의 기간에 있어서의 동작과, 타이밍(t55)~타이밍(t56)의 기간(노광 기간(TB))에 있어서의 동작을 교대로 반복한다.
타이밍(t57)에 있어서, 구동부(22A)는, 제어 신호(SCTL)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 13의 K). 이에 의해, AND 회로(107A)는, 클록 신호(SCK)를 신호(TRG0)로서 출력하기 시작하고, AND 회로(107B)는, 클록 신호(SCK)의 반전 신호를 신호(TRG180)로서 출력하기 시작한다(도 13의 L 및 도 13의 M). 또한, 광원(11)은, 발광 및 비발광을 교대로 반복하는 발광 동작을 시작한다(도 13의 A). 이에 의해, 전압(VSLA, VSLB)은, 플로팅 디퓨전(FDA, FDB)에 있어서의 전압에 따라 각각 변화된다(도 13의 F 및 도 13의 G).
그리고, 타이밍(t58)에 있어서, 전압(VSLA)이 전압(VREF)에 도달한다. 이에 의해, NAND 회로(103)는, 제어 신호(SRESET)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 13의 I). 이에 의해, 래치(104)가 리셋되고, 래치(104)는, 신호(QO)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 13의 J). 이에 따라, AND 회로(107A)는 신호(TRG0)의 전압을 저레벨로 하고, AND 회로(107B)는 신호(TRG180)의 전압을 저레벨로 한다(도 13의 L 및 도 13의 M). 이에 의해, 타이밍(t57)에서부터 시작된 노광 기간(TB)이 종료한다.
도 14의 A 내지 도 14의 J는 도 13의 A 내지 도 13의 M에 나타낸 타이밍(t54)~타이밍(t56)의 기간에 있어서의 동작의 일례를 나타내며, 도 14의 A는 광원(11)으로부터 출사되는 광 펄스(L1)의 파형을 나타내고, 도 14의 B는 제어 신호(SISW)의 파형을 나타내고, 도 14의 C는 제어 신호(SCMR)의 파형을 나타내고, 도 14의 D는 제어 신호(SRST)의 파형을 나타내고, 도 14의 E는 제어 신호(SOFG)의 파형을 나타내고, 도 14의 F는 노드(FDO)에 있어서의 전압(VFDO)의 파형을 나타내고, 도 14의 G는 전압(VSLA)의 파형을 나타내고, 도 14의 H는 전압(VSLB)의 파형을 나타내고, 도 14의 I는 신호(TRG0)의 파형을 나타내고, 도 14의 J는 신호(TRG180)의 파형을 나타낸다.
타이밍(t54)에 있어서, 구동부(22A)는, 제어 신호(SCMR, SRST, SOFG)의 전압을 저레벨로부터 고레벨에 각각 변화시킨다(도 14의 C 내지 도 14의 E). 이에 의해, 트랜지스터(CMR, RSTA, RSTB, OFG)가 각각 온 상태로 된다. 이에 의해, 전압(VDDX)이 트랜지스터(CMR, OFG)를 통해 포토다이오드(PD)의 캐소드에 공급된다. 이에 의해, 노드(FDO)의 전압(VFDO)은 전압(VDDX)으로 설정된다. 또한, 용량 소자(CAPA)의 양단간의 전압이, 전압들(FBL, VDDX) 간의 전압차에 따른 전압으로 설정되고, 용량 소자(CAPB)의 양단간의 전압이, 전압들(FBL, VDDX) 간의 전압차에 따른 전압으로 설정된다.
다음으로, 타이밍(t61)에 있어서, 구동부(22A)는, 제어 신호(SCMR)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 14의 C). 이에 의해, 트랜지스터(CMR)가 오프 상태로 된다.
타이밍(t61)~타이밍(t62)의 기간에 있어서, 포토다이오드(PD)는, 배경 광에 기초하여 전하를 생성한다. 트랜지스터(OFG)는 온 상태이므로, 노드(FDO)에 있어서의 전압(VFDO)은, 포토다이오드(PD)에 의해 생성된 전하에 따라 서서히 저하된다. 따라서, 용량 소자(CAPA) 양단간의 전압은 변화되고, 마찬가지로, 용량 소자(CAPB) 양단간의 전압은 변화된다.
그리고, 타이밍(t62)에 있어서, 구동부(22A)는, 제어 신호(SFOG)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 14의 E). 이에 의해, 트랜지스터(OFG)는 오프 상태로 된다. 이에 의해, 노드(FDO)는 플로팅 상태로 되고, 후속하여, 용량 소자(CAPA) 양단간의 전압, 및 용량 소자(CAPB) 양단간의 전압은 유지된다.
그리고, 타이밍(t63)에 있어서, 구동부(22A)는, 제어 신호(SRST)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 14의 D). 이에 의해, 트랜지스터(RSTA, RSTB)는 각각 오프 상태로 된다.
다음으로, 타이밍(t64)에 있어서, 구동부(22A)는, 제어 신호(SCMR)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 14의 C). 이에 의해, 트랜지스터(CMR)가 온 상태로 되고, 노드(FDO)에 전압(VDDX)이 공급되고, 전압(VFDO)이 전압(VDDX)으로 설정된다(도 14의 F). 이 때, 용량 소자(CAPA) 양단간의 전압, 및 용량 소자(CAPB) 양단간의 전압은 유지되므로, 용량 소자(CAPA)의 일단에 있어서의 전압, 및 용량 소자(CAPB)의 일단에 있어서의 전압이 상승한다.
다음으로, 타이밍(t65)에 있어서, 구동부(22A)는, 제어 신호(SISW)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 14의 B). 이에 의해, 트랜지스터(ISWA, I SWB)가 각각 온 상태로 되고, 플로팅 디퓨전(FDA, FDB)에 있어서의 전압이 증가된다. 따라서, 전압(VSLA, VSLB)이 증가된다(도 14의 F 및 도 14의 G). 이 전압(VSLA, VSLB)의 증가량은, 타이밍(t62)에 있어서의 전압(VDO)의 전압(VDDX)으로부터의 변화량에 대응한다. 다시 말하면, 전압(VSLA, VSLB)의 증가량은, 배경 광의 세기에 의존한다.
다음으로, 타이밍(t66)에 있어서, 구동부(22A)는, 제어 신호(SISW)의 전압을 고레벨로부터 저레벨로 변화시키고(도 14의 B), 타이밍(t55)에 있어서, 제어 신호(SCMR)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 14의 C).
그리고, 후속 타이밍(t55)~타이밍(t56)의 기간에 있어서, 광원(11)은, 발광 및 비발광을 교대로 반복하는 발광 동작을 행하고(도 14의 A), AND 회로(107A)는 클록 신호(SCK)를 신호(TRG0)로서 출력하고, AND 회로(107B)는 클록 신호(SCK)의 반전 신호를 신호(TRG180)로서 출력한다(도 14의 I 및 도 14의 J). 이에 의해, 포토다이오드(PD)는 반사광 펄스(L2)에 기초하여 전하를 생성하고, 플로팅 디퓨전(FDA, FDB)은, 포토다이오드(PD)에 의해 생성된 전하를 축적한다. 그리고, 전압(VSLA, VSLB)은, 플로팅 디퓨전(FDA, FDB)에 있어서의 전압에 따라 각각 변화된다(도 14의 G 및 도 14의 H).
이와 같이, 거리 측정 장치(1A)에서는, 타이밍(t61)~타이밍(t62)의 기간(배경 광 노광 기간(TC))에 있어서, 포토다이오드(PD)는, 배경 광에 기초하여 전하를 축적한다. 그리고, 화소 회로(P100A)는, 이 배경 광 노광 기간(TC)에 있어서의 전하의 축적량에 따라, 전압(VSLA, VSLB)의 전압을 증가시킨다. 타이밍(t61)~타이밍(t62)의 기간(배경 광 노광 기간(TC))의 시간 길이는, 타이밍(t55)~타이밍(t56)의 기간(노광 기간(TB))의 시간 길이와 동일한 길이로 설정된다. 이에 의해, 거리 측정 장치(1A)에서는, 타이밍(t55)~타이밍(t56)의 기간에 있어서 얻어진 전압(VSLA, VSLB)에 포함되는, 배경 광에 기초한 성분을 감산할 수 있다. 이에 의해, 거리 측정 장치(1A)에서는, 거리(D)를 측정할 때의 측정 정밀도를 높일 수 있다.
<2. 제2 실시형태>
다음으로, 제2 실시형태에 따른 거리 측정 장치(2)에 대해 설명한다. 본 실시형태에 따르면, 서로 위상이 다른 4개의 신호를 사용하여 노광 시간이 설정된다. 한편, 상기 언급된 제1 실시형태에 따른 거리 측정 장치(1)에서와 실질적으로 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 적절히 설명을 생략한다.
거리 측정 장치(2)는, 도 1에 나타낸 바와 같이, 촬상부(40)를 포함한다. 촬상부(40)는, 도 2에 나타낸 바와 같이, 화소 어레이(41)와, 구동부(42)와, 처리부(44)를 포함한다.
도 15는 화소 어레이(41)의 일 구성예를 나타낸다. 화소 어레이(41)는, 복수의 제어선(RSTL1)과, 복수의 제어선(RSTL2)과, 복수의 제어선(SELL1)과, 복수의 제어선(SELL2)과, 복수의 제어선(SELCL)과, 복수의 제어선(SETL)과, 복수의 클록 신호선(CKIL)과, 복수의 클록 신호선(CKQL)을 포함한다. 제어선(RSTL1)은, 수평 방향(도 15에 있어서의 횡방향)으로 연장하는 것이며, 제어선(RSTL1)에는, 구동부(42)에 의해 제어 신호(SRST1)가 인가된다. 제어선(RSTL2)은, 수평 방향(도 15에 있어서의 횡방향)으로 연장하는 것이며, 제어선(RSTL2)에는, 구동부(42)에 의해 제어 신호(SRST2)가 인가된다. 제어선(SELL1)은, 수평 방향(도 15에 있어서의 횡방향)으로 연장하는 것이며, 제어선(SELL1)에는, 구동부(42)에 의해 제어 신호(SSEL1)가 인가된다. 제어선(SELL2)은, 수평 방향(도 15에 있어서의 횡방향)으로 연장하는 것이며, 제어선(SELL2)에는, 구동부(42)에 의해 제어 신호(SSEL2)가 인가된다. 제어선(SELCL)은, 수평 방향(도 15에 있어서의 횡방향)으로 연장하는 것이며, 제어선(SELCL)에는, 구동부(42)에 의해 제어 신호(SSELC)가 인가된다. 제어선(SETL)은, 수평 방향(도 15에 있어서의 횡방향)으로 연장하는 것이며, 제어선(SETL)에는, 구동부(42)에 의해 제어 신호(SSET)가 인가된다. 클록 신호선(CKIL)은, 수평 방향(도 15에 있어서의 횡방향)으로 연장하는 것이며, 클록 신호선(CKIL)에는, 구동부(42)에 의해 클록 신호(SCKI)가 인가된다. 클록 신호선(CKQL)은, 수평 방향(도 15에 있어서의 횡방향)으로 연장하는 것이며, 클록 신호선(CKQL)에는, 구동부(42)에 의해 클록 신호(SCKQ)가 인가된다. 클록 신호(SCKQ)는, 클록 신호(SCKI)보다 위상이 90도만큼 지연된 신호이다.
화소 어레이(41)는 화소 회로(Q110, Q120)와, 제어 회로(Q200)를 포함한다. 화소 회로(Q110, Q120) 및 제어 회로(Q200)는, 화소 어레이(41)에 있어서의 2개의 촬상 화소(Q)에 대응한다. 화소 회로(Q110, Q120)는, 상기 언급된 제1 실시형태에 따른 화소 회로(P100)와 동일한 회로 구성을 가지고 있다.
화소 회로(Q110)는, 포토다이오드(PD1)와, 트랜지스터(TGA, TGB)와, 플로팅 디퓨전(FDA, FDB)과, 트랜지스터(RST1, RSTA, RSTB)와, 트랜지스터(AMPA, AMPB)와, 트랜지스터(SELA, SELB)를 가지고 있다. 트랜지스터(TGA)의 게이트에는 신호(TRG0)가 공급되고, 트랜지스터(TGB)의 게이트에는 신호(TRG180)가 공급된다. 제어 회로(Q200)에 있어서의 트랜지스터(SELA2)가 온 상태이며 트랜지스터(SELA)가 오프 상태인 경우에는, 트랜지스터(AMPA)는, 플로팅 디퓨전(FDA)에 있어서의 전압에 따른 전압(VSLA)을 제어 회로(Q200)에 공급한다. 또한, 제어 회로(Q200)에 있어서의 트랜지스터(SELB2)가 온 상태이며 트랜지스터(SELB)가 오프 상태인 경우에는, 트랜지스터(AMPB)는, 플로팅 디퓨전(FDB)에 있어서의 전압에 따른 전압(VSLB)을 제어 회로(Q200)에 공급한다.
화소 회로(Q120)는, 포토다이오드(PD2)와, 트랜지스터(TGC, TGD)와, 플로팅 디퓨전(FDC, FDD)과, 트랜지스터(RST2, RSTC, RSTD)와, 트랜지스터(AMPC, AMPD)와, 트랜지스터(SELC, SELD)를 가지고 있다. 트랜지스터(TGC)의 게이트에는 신호(TRG90)가 공급되고, 트랜지스터(TGD)의 게이트에는 신호(TRG270)가 공급된다. 제어 회로(Q200)에 있어서의 트랜지스터(SELC2)(후술함)가 온 상태이며 트랜지스터(SELC)가 오프 상태인 경우에는, 트랜지스터(AMPC)는, 플로팅 디퓨전(FDC)에 있어서의 전압에 따른 전압(VSLC)을 제어 회로(Q200)에 공급한다. 또한, 제어 회로(Q200)에 있어서의 트랜지스터(SELD2)(후술함)가 온 상태이며 트랜지스터(SELD)가 오프 상태인 경우에는, 트랜지스터(AMPD)는, 플로팅 디퓨전(FDD)에 있어서의 전압에 따른 전압(VSLD)을 제어 회로(Q200)에 공급한다.
제어 회로(Q200)는, 트랜지스터(SELA2, SELB2, SELC2, SELD2)와, 전류원(101A, 101B, 101C, 101D)과, 비교기(102A, 102B, 102C, 102D)와, NAND 회로(113)와, 래치(104)와, AND 회로(105A, 105B, 105C, 105D)를 가지고 있다.
트랜지스터(SELA2)의 게이트는 제어선(SELCL)에 접속되고, 드레인은 화소 회로(Q110)에 있어서의 트랜지스터(AMPA)의 소스 및 트랜지스터(SELA)의 드레인에 접속되어 있다.
트랜지스터(SELB2)의 게이트는 제어선(SELCL)에 접속되고, 드레인은 화소 회로(Q110)에 있어서의 트랜지스터(AMPB)의 소스 및 트랜지스터(SELB)의 드레인에 접속되어 있다.
트랜지스터(SELC2)의 게이트는 제어선(SELCL)에 접속되고, 드레인은 화소 회로(Q120)에 있어서의 트랜지스터(AMPC)의 소스 및 트랜지스터(SELC)의 드레인에 접속되고, 소스는 전류원(101C) 및 비교기(102C)에 접속되어 있다. 전류원(101C)은, 트랜지스터(SELC2)의 소스로부터 접지를 향해 미리 정해진 전류값을 갖는 전류를 인가하는 것이다. 비교기(102C)의 정입력 단자는, 트랜지스터(SELC2)의 소스에 접속되고, 부입력 단자에는 전압(VREF)이 공급되고, 출력 단자는 NAND 회로(113)에 접속되어 있다. 이와 같이 구성된 비교기(102C)는, 트랜지스터(SELC2)가 온 상태인 경우에, 화소 회로(Q120)로부터 공급된 전압(VSLC)과 전압(VREF)을 비교함으로써 신호(COC)를 생성하게 되어 있다.
트랜지스터(SELD2)의 게이트는 제어선(SELCL)에 접속되고, 드레인은 화소 회로(Q120)에 있어서의 트랜지스터(AMPD)의 소스 및 트랜지스터(SELD)의 드레인에 접속되고, 소스는 전류원(101D) 및 비교기(102D)에 접속되어 있다. 전류원(101D)은, 트랜지스터(SELD2)의 소스로부터 접지를 향해 미리 정해진 전류값을 갖는 전류를 인가하는 것이다. 비교기(102D)의 정입력 단자는, 트랜지스터(SELD2)의 소스에 접속되고, 부입력 단자에는 전압(VREF)이 공급되고, 출력 단자는 NAND 회로(113)에 접속되어 있다. 이와 같이 구성된 비교기(102D)는, 트랜지스터(SELD2)가 온 상태인 경우에, 화소 회로(Q120)로부터 공급된 전압(VSLD)과 전압(VREF)을 비교함으로써 신호(COD)를 생성하게 되어 있다.
NAND 회로(113)는, 4개의 신호(COA, COB, COC, COD)의 반전 논리곱을 구함으로써 제어 신호(SRESET)를 생성하는 것이다.
래치(104)는, 세트 단자에 공급된 제어 신호(SSET)에 기초하여, 신호(QO)의 값을 "1"로 세트하며 그 값을 보유하고, 리셋 단자에 공급된 제어 신호(SRESET)에 기초하여, 신호(QO)의 값을 "0"으로 리셋하며 그 값을 보유하는 것이다.
AND 회로(105A)는, 신호(QO)와 클록 신호(SCKI)의 논리곱을 구함으로써 신호(TRG0)를 생성하는 것이다. AND 회로(105B)는, 신호(QO)와 클록 신호(SCKI)의 반전 신호의 논리곱을 구함으로써 신호(TRG180)를 생성하는 것이다. AND 회로(105C)는, 신호(QO)와 클록 신호(SCKQ)의 논리곱을 구함으로써 신호(TRG90)를 생성하는 것이다. AND 회로(105D)는, 신호(QO)와 클록 신호(SCKQ)의 반전 신호의 논리곱을 구함으로써 신호(TRG270)를 생성하는 것이다.
구동부(42)는, 상기 언급된 제1 실시형태에 따른 구동부(22)와 마찬가지로, 촬상 제어부(25)로부터의 지시에 기초하여 복수의 촬상 화소(Q)를 구동하는 것이다. 구동부(42)는, 복수의 제어선(RSTL1)에 대해 제어 신호(SRST1)를 인가하고, 복수의 제어선(RSTL2)에 대해 제어 신호(SRST2)를 인가하고, 복수의 제어선(SELL1)에 대해 제어 신호(SSEL1)를 인가하고, 복수의 제어선(SELL2)에 대해 제어 신호(SSEL2)를 인가하고, 복수의 제어선(SELCL)에 대해 제어 신호(SSELC)를 인가하고, 복수의 제어선(SETL)에 대해 제어 신호(SSET)를 인가하고, 복수의 클록 신호선(CKIL)에 대해 클록 신호(SCKI)를 인가하고, 복수의 클록 신호선(CKQL)에 대해 클록 신호(SCKQ)를 인가하게 되어 있다.
처리부(44)는, 화상 신호(DATA0)에 기초하여, 각 화소 값이 거리(D)에 대한 값을 나타내는 거리 화상(PIC)을 생성하고, 이 거리 화상(PIC)을 화상 신호(DATA)로서 출력하는 것이다.
여기서, 포토다이오드(PD1)는, 본 개시에 따른 "제1 수광 소자"의 일 구체예에 대응한다. 포토다이오드(PD2)는, 본 개시에 따른 "제2 수광 소자"의 일 구체예에 대응한다. 플로팅 디퓨전(FDC, FDD)은, 본 개시에 따른 "복수의 제2 축적부"의 일 구체예에 대응한다. 트랜지스터(TGC, TGD)는, 본 개시에 따른 "복수의 제2 트랜지스터"의 일 구체예에 대응한다. 트랜지스터(AMPC, SELC, AMPD, SELD)는, 본 개시에 따른 "복수의 제2 출력부"의 일 구체예에 대응한다. 제어 회로(Q200)는, 본 개시에 따른 "제1 제어부"의 일 구체예에 대응한다. 비교기(102A, 102B, 102C, 102D) 및 NAND 회로(113)는, 본 개시에 따른 "검출부"의 일 구체예에 대응한다. AND 회로(105A, 105B, 105C, 105D)는, 본 개시에 따른 "구동부"의 일 구체예에 대응한다.
다음으로, 거리 측정 장치(2)에 있어서의 노광 동작(D1)에 대해 상세하게 설명한다. 이하에서, 복수의 촬상 화소(Q) 중에서 하나의 제어 회로(Q200)에 관련된 2개의 촬상 화소(Q1, Q2)에 주목하여, 이 촬상 화소(Q1, Q2)와 관련된 노광 동작(D1)에 대해 상세하게 설명한다.
도 16의 A 내지 도 16의 L은 거리 측정 장치(2)에 있어서의 노광 동작(D1)의 일례를 나타내며, 여기서 도 16의 A는 광원(11)으로부터 출사되는 광 펄스(L1)의 파형을 나타내고, 도 16의 B는 제어 신호(SRST)(제어 신호(SRST1, SRST2))의 파형을 나타내고, 도 16의 C는 전압(VSLA, VSLB, VSLC, VSLD)의 파형을 나타내고, 도 16의 D는 제어 신호(SSET)의 파형을 나타내고, 도 16의 E는 제어 신호(SRESET)의 파형을 나타내고, 도 16의 F는 신호(QO)의 파형을 나타내고, 도 16의 G는 클록 신호(SCKI)의 파형을 나타내고, 도 16의 H는 클록 신호(SCKQ)의 파형을 나타내고, 도 16의 I는 신호(TRG0)의 파형을 나타내고, 도 16의 J는 신호(TRG90)의 파형을 나타내고, 도 16의 K는 신호(TRG180)의 파형을 나타내고, 도 16의 L은 신호(TRG270)의 파형을 나타낸다.
타이밍(t72) 이전에, 구동부(42)는, 제어 신호(SRST1, SRST2)의 전압을 고레벨로 한다(도 16의 B). 이에 의해, 화소 회로(Q110)의 트랜지스터(RST1, RSTA, RSTB)는 온 상태로 되고, 포토다이오드(PD1)의 캐소드에 전압(VRSTX)이 공급되고, 플로팅 디퓨전(FDA, FDB)에 전압(VRST)이 공급된다. 마찬가지로, 화소 회로(Q120)의 트랜지스터(RST2, RSTC, RSTD)는 온 상태로 되고, 포토다이오드(PD2)의 캐소드에 전압(VRSTX)이 공급되고, 플로팅 디퓨전(FDC, FDD)에 전압(VRST)이 공급된다. 그 결과, 화소 회로(Q110)로부터 출력되는 전압(VSLA, VSLB), 및 화소 회로(Q120)로부터 출력되는 전압(VSLC, VSLD)은, 이 전압(VRST)에 대응하는 전압(V1)으로 각각 설정된다(도 16의 C).
다음으로, 타이밍(t71)에 있어서, 구동부(42)는, 제어 신호(SSET)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 16의 D). 이에 의해, 래치(104)가 세트되고, 래치(104)는, 신호(QO)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 16의 F). 따라서, AND 회로(105A)는, 클록 신호(SCKI)를 신호(TRG0)로서 출력하기 시작하고, AND 회로(105B)는, 클록 신호(SCKI)의 반전 신호를 신호(TRG180)로서 출력하기 시작하고, AND 회로(105C)는, 클록 신호(SCKQ)를 신호(TRG90)로서 출력하기 시작하고, AND 회로(105D)는, 클록 신호(SCKQ)의 반전 신호를 신호(TRG270)로서 출력하기 시작한다(도 16의 G 내지 도 16의 L).
다음으로, 타이밍(t72)에 있어서, 구동부(42)는, 제어 신호(SSET)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 16의 D). 또한, 이 타이밍(t72)에 있어서, 구동부(42)는, 제어 신호(SRST1, SRST2)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 16의 B). 이에 의해, 화소 회로(Q110)의 트랜지스터(RST1, RSTA, RSTB), 및 화소 회로(Q120)의 트랜지스터(RST2, RSTC, RSTC)는 양쪽 모두 오프 상태로 된다. 또한, 광원(11)은, 이 타이밍(t72)에 있어서, 발광 및 비발광을 교대로 반복하는 발광 동작을 시작한다(도 16의 A). 도 16의 A 및 도 16의 G에 나타낸 바와 같이, 광원(11)의 발광 동작의 주파수는, 클록 신호(SCKI)의 주파수와 동일하며, 광 펄스(L1)의 위상과 클록 신호(SCKI)의 위상은 서로 일치한다. 그 결과, 광 펄스(L1)의 위상 및 신호(TRG0, TRG90, TRG180, TRG270)의 위상은 동기한다.
이러한 방식으로, 이 타이밍(t72)에서 노광 기간(TB)이 시작된다. 이 노광 기간(TB)에서, 포토다이오드(PD1, PD2)는, 광 펄스(L1)에 따른 반사광 펄스(L2)에 기초하여 전하를 생성한다. 화소 회로(Q110)에서는, 트랜지스터(TGA)는 신호(TRG0)에 기초하여 온/오프되고, 트랜지스터(TGB)는 신호(TRG180)에 기초하여 온/오프된다. 즉, 트랜지스터(TRA, TRB) 중 일방이 온 상태로 된다. 이에 의해, 포토다이오드(PD1)에 의해 생성된 전하가 플로팅 디퓨전(FDA) 및 플로팅 디퓨전(FDB)에 선택적으로 축적된다. 마찬가지로, 화소 회로(Q120)에서는, 트랜지스터(TGC)는 신호(TRG90)에 기초하여 온/오프되고, 트랜지스터(TGD)는 신호(TRG270)에 기초하여 온/오프된다. 다시 말하면, 트랜지스터(TRC, TRD) 중 일방이 온 상태로 된다. 이에 의해, 포토다이오드(PD2)에 의해 생성된 전하가 플로팅 디퓨전(FDC) 및 플로팅 디퓨전(FDD)에 선택적으로 축적된다.
도 17의 A 내지 도 17의 F는 촬상 화소(Q1, Q2)의 일 동작예를 나타내며, 여기서 도 17의 A는 광 펄스(L1)의 파형을 나타내고, 도 17의 B는 포토다이오드(PD1, PD2)에 의해 수광되는 반사광 펄스(L2)의 파형을 나타내고, 도 17의 C는 신호(TRG0)의 파형을 나타내고, 도 17의 D는 신호(TRG180)의 파형을 나타내고, 도 17의 E는 신호(TRG90)의 파형을 나타내고, 도 17의 F는 신호(TRG270)의 파형을 나타낸다. 이 예에서는, 화소 회로(Q110)의 포토다이오드(PD1)와, 화소 회로(Q120)의 포토다이오드(PD2)는, 실질적으로 동일한 반사광 펄스(L2)(도 17의 B)를 수광하고 있다. 이 예에서는, 타이밍(t81)에 있어서, 광 펄스(L1)가 상승하고, 신호(TRG0)가 상승하고, 신호(TRG180)가 하강한다. 그리고, 타이밍(t81)으로부터 위상이 "π/2"만큼 지연된 타이밍(t83)에 있어서, 신호(TRG90)가 상승하고, 신호(TRG270)가 하강한다. 그리고, 타이밍(t83)으로부터 위상이 "π/2"만큼 지연된 타이밍(t84)에 있어서, 광 펄스(L1)가 하강하고, 신호(TRG0)가 하강하고, 신호(TRG180)가 상승한다. 그리고, 타이밍(t84)으로부터 위상이 "π/2"만큼 지연된 타이밍(t86)에 있어서, 신호(TRG90)가 하강하고, 신호(TRG270)가 상승한다.
이 예에서는, 트랜지스터(TGA)는, 타이밍(t82)~타이밍(t84)의 기간에서 포토다이오드(PD1)에 의해 생성된 전하를 플로팅 디퓨전(FDA)에 전송하고, 트랜지스터(TGB)는, 타이밍(t84)~타이밍(t85)의 기간에서 포토다이오드(PD1)에 의해 생성된 전하를 플로팅 디퓨전(FDB)에 전송한다. 이에 의해, 타이밍(t82)~타이밍(t84)의 기간에서, 플로팅 디퓨전(FDA)에 전하(S0)가 축적되고, 타이밍(t84)~타이밍(t85)의 기간에서, 플로팅 디퓨전(FDB)에 전하(S180)가 축적된다.
또한, 트랜지스터(TGD)는, 타이밍(t82)~타이밍(t83)의 기간에서 포토다이오드(PD2)에 의해 생성된 전하를 플로팅 디퓨전(FDD)에 전송하고, 트랜지스터(TGC)는, 타이밍(t83)~타이밍(t85)의 기간에서 포토다이오드(PD2)에 의해 생성된 전하를 플로팅 디퓨전(FDC)에 전송한다. 이에 의해, 타이밍(t82)~타이밍(t83)의 기간에서 플로팅 디퓨전(FDD)에 전하(S270)가 축적되고, 타이밍(t83)~타이밍(t85)의 기간에서 플로팅 디퓨전(FDC)에 전하(S90)가 축적된다.
전하(S0)와 전하(S180) 간의 차인 신호(I(φ))(=S0-S180)는 위상(φ)에 따라 변화되고, 마찬가지로, 전하(S90)와 전하(S270) 간의 차인 신호(Q(φ))(=S90-S270)는 위상(φ)에 따라 변화된다.
도 18 및 도 19는 신호(I(φ), Q(φ))의 예를 나타낸다. 여기서, 신호(I(φ), Q(φ))는 정규화되어 있다.
위상(φ)이 "0"(제로)인 경우에는, 신호(I(φ))는 "1"이 된다. 그리고, 위상(φ)이 "0"(제로)에서부터 "π"까지 변화되면, 신호(I(φ))는 일차함수적으로 감소하여, "1"에서부터 "-1"로 변화된다. 그리고, 위상(φ)이 "π"에서부터 "2π"까지 변화되면, 신호(I(φ))는 일차함수적으로 증가하여, "-1"에서부터 "1"로 변화된다.
또한, 위상(φ)이 "0"(제로)인 경우에는, 신호(Q(φ))는 "0"(제로)이 된다. 그리고, 위상(φ)이 "0"(제로)에서부터 "π/2"까지 변화되면, 신호(Q(φ))는 일차함수적으로 증가하여, "0"에서부터 "1"로 변화된다. 그리고, 위상(φ)이 "π/2"에서부터 "3π/2"까지 변화되면, 신호(Q(φ))는 일차함수적으로 감소하여, "1"에서부터 "-1"로 변화된다. 그리고, 위상(φ)이 "3π/2"에서부터 "2π"까지 변화되면, 신호(Q(φ))는 일차함수적으로 증가하여, "-1"에서부터 "0"(제로)으로 변화된다.
도 19에 나타낸 바와 같이, 신호(Q(φ))와 신호(I(φ))의 비(Q(φ)/I(φ))의 아크탄젠트(arctangent)는 위상(φ)이다. 따라서, 처리부(44)는 신호(I(φ), Q(φ))에 기초하여 위상(φ)을 구할 수 있다.
도 16의 A 내지 도 16의 L 및 도 17의 A 내지 도 17의 F에 나타낸 바와 같이, 촬상 화소(Q1, Q2)는 타이밍(t81)~타이밍(t87)에 있어서의 동작을 반복한다. 이에 의해, 플로팅 디퓨전(FDA)에는, 전하(S0)가 반복적으로 축적되고, 플로팅 디퓨전(FDB)에는, 전하(S180)가 반복적으로 축적되고, 플로팅 디퓨전(FDC)에는, 전하(S90)가 반복적으로 축적되고, 플로팅 디퓨전(FDD)에는, 전하(S270)가 반복적으로 축적된다. 이에 의해, 플로팅 디퓨전(FDA, FDB, FDC, FDD)의 전압은 서서히 저하된다. 따라서, 전압(VSLA, VSLB, VSLC, VSLD)도 또한 서서히 저하된다(도 16의 C). 이 예에서는, 전압(VSLA)의 변화 정도가, 전압(VSLB, VSLC, VSLD)의 변화 정도보다 크다.
그리고, 타이밍(t73)에 있어서, 전압(VSLA)은 전압(VREF)에 도달한다. 이에 의해, 비교기(102A)는, 신호(COA)의 전압을 고레벨로부터 저레벨로 변화시킨다. 따라서, NAND 회로(113)는, 제어 신호(SRESET)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 16의 E). 이에 의해, 래치(104)가 리셋되고, 래치(104)는 신호(QO)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 16의 F). 이에 따라, AND 회로(105A)는 신호(TRG0)의 전압을 저레벨로 하고, AND 회로(105B)는 신호(TRG180)의 전압을 저레벨로 하고, AND 회로(105C)는 신호(TRG90)의 전압을 저레벨로 하고, AND 회로(105D)는 신호(TRG270)의 전압을 저레벨로 한다(도 16의 I 내지 도 16의 L). 이러한 방식으로, 타이밍(t73)에 있어서 노광 기간(TB)이 종료한다.
그리고, 타이밍(t74)에 있어서, 광원(11)은 발광 동작을 종료한다(도 16의 A).
판독부(30)는, 화소 회로(Q110)로부터 공급된 전압(VSLA)에 기초하여, 이와 같이 판독 동작(D2)을 행함으로써 디지털 코드(CODE)(디지털 코드(CODEA))를 생성하고, 화소 회로(Q110)로부터 공급된 전압(VSLB)에 기초하여, 유사하게 판독 동작(D2)을 행함으로써 디지털 코드(CODE)(디지털 코드(CODEB))를 생성한다. 마찬가지로, 판독부(30)는, 화소 회로(Q120)로부터 공급된 전압(VSLC)에 기초하여 판독 동작(D2)을 행함으로써 디지털 코드(CODE)(디지털 코드(CODEC))를 생성하고, 화소 회로(Q120)로부터 공급된 전압(VSLD)에 기초하여 판독 동작(D2)을 행함으로써 디지털 코드(CODE)(디지털 코드(CODED))를 생성한다. 판독부(30)는, 이 디지털 코드(CODEA, CODEB, CODEC, CODED)를 포함하는 화상 신호(DATA0)를 처리부(44)에 공급한다.
처리부(44)는, 화상 신호(DATA0)에 포함되는 디지털 코드(CODEA, CODEB, CODEC, CODED)에 기초하여, 그 촬상 화소(Q1, Q2)에 있어서의 화소 값을 구한다. 다시 말하면, 처리부(44)는, 디지털 코드(CODEA)에 의해 나타내는 값으로부터 디지털 코드(CODEB)에 의해 나타내는 값을 감산한 값을 신호(I(φ))로서 취급하고, 디지털 코드(CODEC)에 의해 나타내는 값으로부터 디지털 코드(CODED)에 의해 나타내는 값을 감산한 값을 신호(Q(φ))로서 취급하여, 이들 신호(I(φ), Q(φ))에 기초하여 그 촬상 화소(Q1, Q2)에 있어서의 거리(D)에 관한 값을 구할 수 있다. 처리부(44)는, 복수의 촬상 화소(Q)에 대해 이러한 처리를 행함으로써, 거리 화상(PIC)을 생성한다. 그리고, 처리부(44)는, 이 거리 화상(PIC)을 화상 신호(DATA)로서 출력한다.
이와 같이, 거리 측정 장치(2)는 4개의 신호(TRG0, TRG90, TRG180, TRG270)를 사용하도록 되어 있다. 따라서, 도 18에 나타내는 바와 같이, 신호(I(φ), Q(φ))에 기초하여 거리(D)를 구할 수 있고, 2개의 신호(TRG0, TRG180)를 사용하여 신호(I(φ))에 기초하여 거리(D)를 구하는 경우(도 9)와 비교하여, 측정 가능한 거리를 2배로 늘릴 수 있다.
또한, 거리 측정 장치(2)에서는, 신호(TRG0, TRG180)에 기초하여 동작하는 화소 회로(Q110)에 있어서의 노광 시간과, 신호(TRG90, TRG270)에 기초하여 동작하는 화소 회로(Q120)에 있어서의 노광 시간을 동일하게 하므로, 거리(D)를 측정할 때의 측정 정밀도를 높일 수 있다. 다시 말하면, 예를 들면, 화소 회로(Q110)에 있어서의 노광 시간이, 화소 회로(Q120)에 있어서의 노광 시간보다 긴 경우에는, 화소 회로(Q110)에서 축적된 전하의 양이, 화소 회로(Q120)에서 축적된 전하의 양보다 많아져서, 화소 회로(Q110)로부터 얻어진 값과, 화소 회로(Q120)로부터 얻어진 값 사이에서 균형이 깨진다. 그 결과, 디지털 코드(CODEA)에 의해 나타내는 값으로부터 디지털 코드(CODEB)에 의해 나타내는 값을 감산한 값을 신호(I(φ))로서 취급하고, 디지털 코드(CODEC)에 의해 나타내는 값으로부터 디지털 코드(CODED)에 의해 나타내는 값을 감산한 값을 신호(Q(φ))로서 취급하는 것이 어렵게 된다. 한편, 거리 측정 장치(2)에서는, 화소 회로(Q110)에 있어서의 노광 시간과, 화소 회로(Q120)에 있어서의 노광 시간을 동일하게 하므로, 디지털 코드(CODEA)에 의해 나타내는 값으로부터 디지털 코드(CODEB)에 의해 나타내는 값을 신호(I(φ))로서 취급하고, 디지털 코드(CODEC)에 의해 나타내는 값으로부터 디지털 코드(CODED)에 의해 나타내는 값을 감산한 값을 신호(Q(φ))로서 취급할 수 있다. 그리고, 거리 측정 장치(2)는, 이들 신호(I(φ), Q(φ))에 기초하여, 그 촬상 화소(Q1, Q2)에 있어서의 거리(D)에 관한 값을 구할 수 있다. 그 결과, 거리 측정 장치(2)에서는, 거리(D)를 측정할 때의 측정 정밀도를 높일 수 있다.
또한, 거리 측정 장치(2)에서는, 2개의 화소 회로(Q110, Q120)에 대해 1개의 제어 회로(Q200)가 설치되므로, 1개의 화소 회로에 대해 1개의 제어 회로를 설치하는 경우와 비교하여, 회로 규모를 줄일 수 있다.
전술된 바와 같이, 본 실시형태에 따르면, 4개의 신호(TRG0, TRG90, TRG180, TRG270)가 사용되므로, 측정 가능한 거리를 늘릴 수 있다.
본 실시형태에 따르면, 신호(TRG0, TRG180)에 기초하여 동작하는 화소 회로에 있어서의 노광 시간과, 신호(TRG90, TRG270)에 기초하여 동작하는 화소 회로에 있어서의 노광 시간을 동일하게 하므로, 거리를 측정할 때의 측정 정밀도를 높일 수 있다.
본 실시형태에 따르면, 2개의 화소 회로에 대해 1개의 제어 회로가 설치되므로, 회로 규모를 줄일 수 있다.
변형예 2
상기 언급된 실시형태에 따르면, 도 15에 나타낸 바와 같이, 4개의 비교기(102A 내지 102D)가 설치되지만, 본 개시는 이 실시형태에 한정되는 것이 아니다. 이하에서, 몇 가지의 예를 들어, 본 변형예에 대해 상세하게 설명한다.
도 20은 본 변형예에 따른 제어 회로(Q200A)의 주요부의 일 구성예를 나타낸다. 도 20은 도 15에 나타낸 제어 회로(Q200) 중, 4개의 비교기(102A 내지 102D), NAND 회로(113), 및 래치(104)에 대응하는 부분을 나타낸다.
제어 회로(Q200A)는 트랜지스터(111A∼111D)와, 전류원(112A∼112D)과, 비교기(120)을 가지고 있다. 비교기(120)는, 용량 소자(121, 122)와, 트랜지스터(123∼126)와, 스위치(127, 128)와, 전류원(129)을 가지고 있다. 트랜지스터(111A∼111D, 123, 124)는 P형 MOS 트랜지스터이며, 트랜지스터(125, 126)는 N형 MOS 트랜지스터이다.
트랜지스터(111A)의 게이트에는 전압(VSLA)이 공급되고, 소스는 노드(N1)에 접속되고, 드레인은 접지되어 있다. 이 트랜지스터(111A)의 게이트는, 예를 들면 트랜지스터(SELA2)의 소스에 접속되어 있다. 전류원(112A)의 일단에는 전원 전압(VDD)이 공급되고, 타단은 트랜지스터(111A)의 소스에 접속되어 있다. 트랜지스터(111A) 및 전류원(112A)은 소스 팔로어 회로를 구성한다.
트랜지스터(111B)의 게이트에는 전압(VSLB)이 공급되고, 소스는 노드(N1)에 접속되고, 드레인은 접지되어 있다. 이 트랜지스터(111B)의 게이트는, 예를 들면 트랜지스터(SELB2)의 소스에 접속되어 있다. 전류원(112B)의 일단에는 전원 전압(VDD)이 공급되고, 타단은 트랜지스터(111B)의 소스에 접속되어 있다. 트랜지스터(111B) 및 전류원(112B)은 소스 팔로어 회로를 구성한다.
트랜지스터(111C)의 게이트에는 전압(VSLC)이 공급되고, 소스는 노드(N1)에 접속되고, 드레인은 접지되어 있다. 이 트랜지스터(111C)의 게이트는, 예를 들면 트랜지스터(SELC2)의 소스에 접속되어 있다. 전류원(112C)의 일단에는 전원 전압(VDD)이 공급되고, 타단은 트랜지스터(111C)의 소스에 접속되어 있다. 트랜지스터(111C) 및 전류원(112C)은 소스 팔로어 회로를 구성한다.
트랜지스터(111D)의 게이트에는 전압(VSLD)이 공급되고, 소스는 노드(N1)에 접속되고, 드레인은 접지되어 있다. 이 트랜지스터(111D)의 게이트는, 예를 들면 트랜지스터(SELD2)의 소스에 접속되어 있다. 전류원(112D)의 일단에는 전원 전압(VDD)이 공급되고, 타단은 트랜지스터(111D)의 소스에 접속되어 있다. 트랜지스터(111D) 및 전류원(112D)은 소스 팔로어 회로를 구성한다.
용량 소자(121)의 일단은 노드(N1)에 접속되고, 타단은 트랜지스터(125)의 게이트 및 스위치(127)의 일단에 접속되어 있다. 용량 소자(122)의 일단에는 전압(VREF)이 공급되고, 타단은 트랜지스터(126)의 게이트 및 스위치(128)의 일단에 접속되어 있다.
트랜지스터(123)의 게이트는, 트랜지스터(124)의 게이트, 트랜지스터(124, 126)의 드레인, 및 스위치(128)의 타단에 접속되고, 소스에는 전원 전압(VDD)이 공급되고, 드레인은 트랜지스터(125)의 드레인, 스위치(127)의 타단, 및 래치(104)에 접속되어 있다. 트랜지스터(124)의 게이트는 트랜지스터(123)의 게이트, 트랜지스터(124, 126)의 드레인, 및 스위치(128)의 타단에 접속되고, 그 소스는 전원 전압(VDD)이 공급되고, 그 드레인은 트랜지스터(123, 124)의 게이트, 트랜지스터(126)의 드레인, 및 스위치(128)의 타단에 접속되어 있다.
트랜지스터(125)의 게이트는 용량 소자(121)의 타단 및 스위치(127)의 일단에 접속되고, 그 드레인은 트랜지스터(123)의 드레인, 스위치(127)의 타단, 및 래치(104)에 접속되고, 그 소스는 트랜지스터(126)의 소스 및 전류원(129)에 접속되어 있다. 트랜지스터(126)의 게이트는 용량 소자(122)의 타단 및 스위치(128)의 일단에 접속되고, 그 드레인은 트랜지스터(124)의 드레인, 트랜지스터(123, 124)의 게이트, 및 스위치(128)의 타단에 접속되고, 그 소스는 트랜지스터(125)의 소스 및 전류원(129)에 접속되어 있다.
스위치(127)의 일단은 용량 소자(121)의 타단 및 트랜지스터(125)의 게이트에 접속되고, 타단은 트랜지스터(123, 125)의 드레인 및 래치(104)에 접속되어 있다. 스위치(128)의 일단은 용량 소자(122)의 타단 및 트랜지스터(126)의 게이트에 접속되고, 타단은 트랜지스터(124, 126)의 드레인 및 트랜지스터(123, 124)의 게이트에 접속되어 있다. 전류원(129)의 일단은 트랜지스터(125, 126)의 소스에 접속되고, 타단은 접지되어 있다. 스위치(127, 128)는, 예를 들면, 노광 동작(D1)에 있어서, 제어 신호(SRST)(제어 신호(SRST1, SRST2))가 고레벨로 되는 기간 동안 온 상태로 되고, 그 이외의 기간에 있어서 저레벨로 된다.
래치(104)의 리셋 단자는, 트랜지스터(123, 125)의 드레인 및 스위치(127)의 타단에 접속되어 있다.
도 20에 나타내는 바와 같이, 4개의 트랜지스터(111A∼111D)의 소스는 서로 접속되어 있다. 이에 의해, 4개의 전압(VSLA∼VSLD) 중에서 가장 낮은 전압에 대응하는 전압이 노드(N1)에 나타난다. 그리고, 비교기(120)가, 이 노드(N1)에 있어서의 전압과 전압(VREF)을 비교함으로써, 제어 신호(SRESET)를 생성한다. 제어 회로(Q200A)는, 이와 같이 구성됨으로써, 비교기의 수를 줄일 수 있다.
도 21은 본 변형예에 따른 다른 제어 회로(Q200B)의 주요부의 일 구성예를 나타낸다. 도 21은, 도 15에 나타낸 제어 회로(Q200) 중, 4개의 비교기(102A∼102D), NAND 회로(113), 및 래치(104)에 대응하는 부분을 나타낸다.
제어 회로(Q200B)는 비교기(130)를 포함한다. 비교기(130)는, 용량 소자(131A∼131D)와, 트랜지스터(132A∼132D, 133A∼133D)와, 스위치(134A∼134D)와, 전류원(CS)과, 용량 소자(135)와, 트랜지스터(136)와, 스위치(137)와, 트랜지스터(138, 139)를 가지고 있다. 트랜지스터(132A∼132D, 133A∼133D, 136)는 P형 MOS 트랜지스터이며, 트랜지스터(138, 139)는 N형 MOS 트랜지스터이다.
용량 소자(131A)의 일단에는 전압(VSLA)이 공급되고, 타단은 트랜지스터(132A)의 게이트 및 스위치(134A)의 일단에 접속된다. 이 용량 소자(131A)의 일단은, 예를 들면 트랜지스터(SELA2)의 소스에 접속되어 있다. 트랜지스터(132A)의 게이트는 용량 소자(131A)의 타단 및 스위치(134A)의 일단에 접속되고, 소스는 노드(N2)에 접속되고, 드레인은 트랜지스터(133A)의 소스에 접속되어 있다. 트랜지스터(133A)의 게이트에는 신호(SWA)가 공급되고, 소스는 트랜지스터(132A)의 드레인에 접속되고, 드레인은 노드(N3)에 접속되어 있다. 스위치(134A)의 일단은 용량 소자(131A)의 타단 및 트랜지스터(132A)의 게이트에 접속되고, 그 타단은 노드(N3)에 접속되어 있다.
용량 소자(131B)의 일단에는 전압(VSLB)이 공급되고, 타단은 트랜지스터(132B)의 게이트 및 스위치(134B)의 일단에 접속된다. 이 용량 소자(131B)의 일단은, 예를 들면 트랜지스터(SELB2)의 소스에 접속되어 있다. 트랜지스터(132B)의 게이트는 용량 소자(131B)의 타단 및 스위치(134B)의 일단에 접속되고, 소스는 노드(N2)에 접속되고, 드레인은 트랜지스터(133B)의 소스에 접속되어 있다. 트랜지스터(133B)의 게이트에는 신호(SWB)가 공급되고, 소스는 트랜지스터(132B)의 드레인에 접속되고, 드레인은 노드(N3)에 접속되어 있다. 스위치(134B)의 일단은 용량 소자(131B)의 타단 및 트랜지스터(132B)의 게이트에 접속되고, 그 타단은 노드(N3)에 접속되어 있다.
용량 소자(131C)의 일단에는 전압(VSLC)이 공급되고, 타단은 트랜지스터(132C)의 게이트 및 스위치(134C)의 일단에 접속된다. 이 용량 소자(131C)의 일단은, 예를 들면 트랜지스터(SELC2)의 소스에 접속되어 있다. 트랜지스터(132C)의 게이트는 용량 소자(131C)의 타단 및 스위치(134C)의 일단에 접속되고, 소스는 노드(N2)에 접속되고, 드레인은 트랜지스터(133C)의 소스에 접속되어 있다. 트랜지스터(133C)의 게이트에는 신호(SWC)가 공급되고, 소스는 트랜지스터(132C)의 드레인에 접속되고, 드레인은 노드(N3)에 접속되어 있다. 스위치(134C)의 일단은 용량 소자(131C)의 타단 및 트랜지스터(132C)의 게이트에 접속되고, 그 타단은 노드(N3)에 접속되어 있다.
용량 소자(131D)의 일단에는 전압(VSLD)이 공급되고, 타단은 트랜지스터(132D)의 게이트 및 스위치(134D)의 일단에 접속된다. 이 용량 소자(131D)의 일단은, 예를 들면 트랜지스터(SELD2)의 소스에 접속되어 있다. 트랜지스터(132D)의 게이트는 용량 소자(131D)의 타단 및 스위치(134D)의 일단에 접속되고, 소스는 노드(N2)에 접속되고, 드레인은 트랜지스터(133D)의 소스에 접속되어 있다. 트랜지스터(133D)의 게이트에는 신호(SWD)가 공급되고, 소스는 트랜지스터(132D)의 드레인에 접속되고, 드레인은 노드(N3)에 접속되어 있다. 스위치(134D)의 일단은 용량 소자(131D)의 타단 및 트랜지스터(132D)의 게이트에 접속되고, 그 타단은 노드(N3)에 접속되어 있다.
트랜지스터(133A∼133D)를 설치함으로써, 4개의 전압(VSLA∼VSLD) 중, 노광 시간을 설정할 때에 사용하는 전압을 선택할 수 있다. 예를 들면, 신호(SWA, SWB)의 전압을 저레벨(액티브)로 하고, 신호(SWC, SWD)의 전압을 고레벨(비액티브)로 함으로써, 화소 회로(Q110)로부터 공급되는 전압(VSLA, VSLB)에 기초하여 노광 시간을 설정할 수 있다.
전류원(CS)의 일단에는 전원 전압(VDD)이 공급되고, 타단은 트랜지스터(132A∼123D)의 소스 및 트랜지스터(136)의 소스에 접속되어 있다.
용량 소자(135)의 일단에는 전압(VREF)이 공급되고, 타단은 트랜지스터(136)의 게이트 및 스위치(137)의 일단에 접속되어 있다. 트랜지스터(136)의 게이트는 용량 소자(135)의 타단 및 스위치(137)의 일단에 접속되고, 그 소스는 트랜지스터(132A∼132D)의 소스 및 전류원(CS)의 타단에 접속되고, 그 드레인은 트랜지스터(139)의 드레인, 트랜지스터(138, 139)의 게이트, 및 스위치(137)의 타단에 접속되어 있다. 스위치(137)의 일단은 용량 소자(135)의 타단 및 트랜지스터(136)의 게이트에 접속되고, 타단은 트랜지스터(136, 139)의 드레인 및 트랜지스터(138, 139)의 게이트에 접속되어 있다.
트랜지스터(138)의 게이트는 트랜지스터(139)의 게이트, 트랜지스터(136, 139)의 드레인, 및 스위치(137)의 타단에 접속되고, 그 드레인은 노드(N2)에 접속되고, 그 소스는 접지되어 있다. 트랜지스터(139)의 게이트는 트랜지스터(138)의 게이트, 트랜지스터(136, 139)의 드레인, 및 스위치(137)의 타단에 접속되고, 그 드레인은 트랜지스터(138, 139)의 게이트, 트랜지스터(136)의 드레인, 및 스위치(137)의 타단에 접속되고, 그 소스는 접지되어 있다.
예를 들면, 노광 동작(D1)에 있어서, 스위치(134A∼134D, 137)는, 제어 신호(SRST)(제어 신호(SRST1, SRST2))가 고레벨로 되는 기간 동안 온 상태로 되고, 그 이외의 기간에 있어서 저레벨로 된다.
여기서, 트랜지스터(132A, 132B, 132C, 132D)는, 본 개시에 따른 "복수의 제3 트랜지스터"의 일 구체예에 대응한다. 트랜지스터(136)는, 본 개시에 따른 "제6 트랜지스터"의 일 구체예에 대응한다. 용량 소자(131A, 131B, 131C, 131D)는, 본 개시에 따른 "복수의 제3 용량 소자"의 일 구체예에 대응한다. 용량 소자(135)는, 본 개시에 따른 "제4 용량 소자"의 일 구체예에 대응한다.
도 21에 나타내는 바와 같이, 4개의 트랜지스터(132A∼132D)의 소스는 서로 접속되어 있다. 이에 의해, 비교기(130)는, 4개의 전압(VSLA∼VSLD) 중에서 가장 낮은 전압과 전압(VREF)을 비교함으로써, 제어 신호(SRESET)를 생성한다. 제어 회로(Q200B)는, 방금 설명한 바와 같이 구성됨으로써, 비교기의 수를 줄일 수 있다.
다른 변형예
상기 언급된 실시형태에 따른 거리 측정 장치(2)에, 제1 실시형태의 변형예를 적용하여도 된다.
<3. 제3 실시형태>
다음으로, 제3 실시형태에 따른 거리 측정 장치(3)에 대해 설명한다. 본 실시형태는, 1개의 화소 회로로부터 공급된 4개의 전압(VSLA, VSLB, VSLC, VSLD)에 기초하여 그 촬상 화소에 있어서의 노광 시간을 설정하는 것이다. 한편, 상기 언급된 제2 실시형태에 따른 거리 측정 장치(2)에서와 실질적으로 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 적절히 설명을 생략한다.
거리 측정 장치(3)는, 도 1에 나타낸 바와 같이, 촬상부(50)를 포함한다. 촬상부(50)는, 도 2에 나타낸 바와 같이, 화소 어레이(51)와, 구동부(52)와, 처리부(54)를 포함한다.
도 22는 화소 어레이(51)의 일 구성예를 나타낸다. 화소 어레이(51)는, 복수의 제어선(RSTL1)과, 복수의 제어선(RSTL2)과, 복수의 제어선(SELL1)과, 복수의 제어선(SELL2)과, 복수의 제어선(SELCL)과, 복수의 제어선(SETL)과, 복수의 클록 신호선(CKAL)과, 복수의 클록 신호선(CKBL)과, 복수의 클록 신호선(CKCL)과, 복수의 클록 신호선(CKDL)을 포함한다. 클록 신호선(CKAL)은 수평 방향(도 22에 있어서의 횡방향)으로 연장하는 것이며, 클록 신호선(CKAL)에는, 구동부(52)에 의해 클록 신호(SCKA)가 인가된다. 클록 신호선(CKBL)은 수평 방향(도 22에 있어서의 횡방향)으로 연장하는 것이며, 클록 신호선(CKBL)에는, 구동부(52)에 의해 클록 신호(SCKB)가 인가된다. 클록 신호선(CKCL)은 수평 방향(도 22에 있어서의 횡방향)으로 연장하는 것이며, 클록 신호선(CKCL)에는, 구동부(52)에 의해 클록 신호(SCKC)가 인가된다. 클록 신호선(CKDL)은 수평 방향(도 22에 있어서의 횡방향)으로 연장하는 것이며, 클록 신호선(CKDL)에는, 구동부(52)에 의해 클록 신호(SCKD)가 인가된다. 클록 신호(SCKA∼SCKD)는, 듀티비가 25%인 신호이다. 클록 신호(SCKC)는 클록 신호(SCKA)보다 위상이 90도만큼 지연된 신호이며, 클록 신호(SCKB)는 클록 신호(SCKC)보다 위상이 90도만큼 지연된 신호이며, 클록 신호(SCKD)는 클록 신호(SCKB)보다 위상이 90도만큼 지연된 신호이다.
화소 어레이(51)는 화소 회로(R100)와 제어 회로(R200)를 포함한다. 화소 회로(R100) 및 제어 회로(R200)는, 화소 어레이(51)에 있어서의 촬상 화소(R)에 대응한다.
화소 회로(R100)는, 포토다이오드(PD)와, 트랜지스터(TGA, TGB, TGC, TGD)와, 플로팅 디퓨전(FDA, FDB, FDC, FDD)과, 트랜지스터(RST, RSTA, RSTB, RSTC, RSTD)와, 트랜지스터(AMPA, AMPB, AMPC, AMPD)와, 트랜지스터(SELA, SELB, SELC, SELD)를 가지고 있다.
트랜지스터(TGA)의 게이트에는 신호(TRG0)가 공급되고, 소스는 포토다이오드(PD)의 캐소드 및 트랜지스터(TGB, TGC, TGD, RST)의 소스에 접속되고, 드레인은 플로팅 디퓨전(FDA), 트랜지스터(RSTA)의 소스, 및 트랜지스터(AMPA)의 게이트에 접속되어 있다.
트랜지스터(TGB)의 게이트에는 신호(TRG180)가 공급되고, 소스는 포토다이오드(PD)의 캐소드 및 트랜지스터(TGA, TGC, TGD, RST)의 소스에 접속되고, 드레인은 플로팅 디퓨전(FDB), 트랜지스터(RSTB)의 소스, 및 트랜지스터(AMPB)의 게이트에 접속되어 있다.
트랜지스터(TGC)의 게이트에는 신호(TRG90)가 공급되고, 소스는 포토다이오드(PD)의 캐소드 및 트랜지스터(TGA, TGB, TGD, RST)의 소스에 접속되고, 드레인은 플로팅 디퓨전(FDC), 트랜지스터(RSTC)의 소스, 및 트랜지스터(AMPC)의 게이트에 접속되어 있다.
트랜지스터(TGD)의 게이트에는 신호(TRG270)가 공급되고, 소스는 포토다이오드(PD)의 캐소드 및 트랜지스터(TGA, TGB, TGC, RST)의 소스에 접속되고, 드레인은 플로팅 디퓨전(FDD), 트랜지스터(RSTD)의 소스, 및 트랜지스터(AMPD)의 게이트에 접속되어 있다.
제어 회로(R200)는, 트랜지스터(SELA2, SELB2, SELC2, SELD2)와, 전류원(101A, 101B, 101C, 101D)과, 비교기(102A, 102B, 102C, 102D)와, NAND 회로(113)와, 래치(104)와, AND 회로(115A, 115B, 115C, 115D)를 가지고 있다.
AND 회로(115A)는, 신호(QO)와 클록 신호(SCKA)의 논리곱을 구함으로써 신호(TRG0)를 생성하는 것이다. AND 회로(115B)는, 신호(QO)와 클록 신호(SCKB)의 논리곱을 구함으로써 신호(TRG180)를 생성하는 것이다. AND 회로(115C)는, 신호(QO)와 클록 신호(SCKC)의 논리곱을 구함으로써 신호(TRG90)를 생성하는 것이다. AND 회로(115D)는, 신호(QO)와 클록 신호(SCKD)의 논리곱을 구함으로써 신호(TRG270)를 생성하는 것이다.
구동부(52)는, 상기 언급된 제2 실시형태에 따른 구동부(42)와 마찬가지로, 촬상 제어부(25)로부터의 지시에 기초하여 복수의 촬상 화소(R)를 구동하는 것이다. 구동부(52)는, 복수의 클록 신호선(CKAL)에 대해 클록 신호(SCKA)를 인가하고, 복수의 클록 신호선(CKBL)에 대해 클록 신호(SCKB)를 인가하고, 복수의 클록 신호선(CKCL)에 대해 클록 신호(SCKC)를 인가하고, 복수의 클록 신호선(CKDL)에 대해 클록 신호(SCKD)를 인가하게 되어 있다.
처리부(54)는, 화상 신호(DATA0)에 기초하여, 각 화소 값이 거리(D)에 대한 값을 나타내는 거리 화상(PIC)을 생성하고, 이 거리 화상(PIC)을 화상 신호(DATA)로서 출력하는 것이다.
여기서, 포토다이오드(PD)는, 본 개시에 따른 "제1 수광 소자"의 일 구체예에 대응한다. 플로팅 디퓨전(FDA, FDB, FDC, FDD)은, 본 개시에 따른 "복수의 제1 축적부"의 일 구체예에 대응한다. 트랜지스터(TGA, TGB, TGC, TGD)는, 본 개시에 따른 "복수의 제1 트랜지스터"의 일 구체예에 대응한다. 트랜지스터(AMPA, SELA, AMPB, SELB, AMPC, SELC, AMPD, SELD)는, 본 개시에 따른 "복수의 제1 출력부"의 일 구체예에 대응한다. 제어 회로(R200)는, 본 개시에 따른 "제1 제어부"의 일 구체예에 대응한다. AND 회로(115A, 115B, 115C, 115D)는, 본 개시에 따른 "구동부"의 일 구체예에 대응한다.
다음으로, 거리 측정 장치(3)에 있어서의 노광 동작(D1)에 대해 상세하게 설명한다. 이하에서, 복수의 촬상 화소(R) 중에서 특정 촬상 화소(R1)에 주목하여, 이 촬상 화소(R1)와 관련된 노광 동작(D1)에 대해 상세하게 설명한다.
도 23의 A 내지 도 23의 K는, 거리 측정 장치(3)에 있어서의 노광 동작(D1)의 일례를 나타내며, 여기서 도 23의 A는 광원(11)으로부터 출사되는 광 펄스(L1)의 파형을 나타내고, 도 23의 B는 제어 신호(SRST)(제어 신호(SRST1, SRST2))의 파형을 나타내고, 도 23의 C는 전압(VSLA, VSLB, VSLC, VSLD)의 파형을 나타내고, 도 23의 D는 제어 신호(SSET)의 파형을 나타내고, 도 23의 E는 제어 신호(SRESET)의 파형을 나타내고, 도 23의 F는 신호(QO)의 파형을 나타내고, 도 23의 G는 클록 신호(SCKA)의 파형을 나타내고, 도 23의 H는 신호(TRG0)의 파형을 나타내고, 도 23의 I는 신호(TRG90)의 파형을 나타내고, 도 23의 J는 신호(TRG180)의 파형을 나타내고, 도 23의 K는 신호(TRG270)의 파형을 나타낸다.
타이밍(t92) 이전에, 구동부(52)는, 제어 신호(SRST1, SRST2)의 전압을 고레벨로 한다(도 23의 B). 이에 의해, 화소 회로(R100)의 트랜지스터(RST, RSTA, RSTB, RSTC, RSTD)는 온 상태로 되고, 포토다이오드(PD)의 캐소드에 전압(VRSTX)이 공급되고, 플로팅 디퓨전(FDA, FDB, FDC, FDD)에 전압(VRST)이 공급된다. 이에 의해, 화소 회로(R100)에 의해 출력되는 전압(VSLA, VSLB, VSLC, VSLD)은, 전압(VRST)에 따른 전압(V1)으로 각각 설정된다(도 23의 C).
다음으로, 타이밍(t91)에 있어서, 구동부(52)는, 제어 신호(SSET)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 23의 D). 이에 의해, 래치(104)가 세트되고, 래치(104)는, 신호(QO)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 23의 F). 따라서, AND 회로(115A)는, 클록 신호(SCKA)를 신호(TRG0)로서 출력하기 시작하고, AND 회로(115B)는, 클록 신호(SCKB)를 신호(TRG180)로서 출력하기 시작하고, AND 회로(115C)는, 클록 신호(SCKC)를 신호(TRG90)로서 출력하기 시작하고, AND 회로(115D)는, 클록 신호(SCKD)를 신호(TRG270)로서 출력하기 시작한다(도 23의 G 내지 도 23의 K).
다음으로, 타이밍(t92)에 있어서, 구동부(52)는, 제어 신호(SSET)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 23의 D). 또한, 이 타이밍(t92)에 있어서, 구동부(52)는, 제어 신호(SRST1, SRST2)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 23의 B). 이에 의해, 화소 회로(R100)의 트랜지스터(RST, RSTA, RSTB, RSTC, RSTD)는 양쪽 모두 오프 상태로 된다. 또한, 광원(11)은, 이 타이밍(t92)에 있어서, 발광 및 비발광을 교대로 반복하는 발광 동작을 시작한다(도 23의 A). 도 23의 A 및 도 23의 G에 나타낸 바와 같이, 광원(11)의 발광 동작의 주파수는 클록 신호(SCKA)의 주파수와 동일하며, 광 펄스(L1)의 위상과 클록 신호(SCKA)의 위상은 서로 일치한다. 그 결과, 광 펄스(L1)의 위상 및 신호(TRG0, TRG90, TRG180, TRG270)의 위상은 동기한다.
이러한 방식으로, 이 타이밍(t92)에서 노광 기간(TB)이 시작한다. 이 노광 기간(TB)에서, 포토다이오드(PD)는, 광 펄스(L1)에 따른 반사광 펄스(L2)에 기초하여 전하를 생성한다. 화소 회로(R100)에서는, 트랜지스터(TGA)는 신호(TRG0)에 기초하여 온/오프되고, 트랜지스터(TGB)는 신호(TRG180)에 기초하여 온/오프되고, 트랜지스터(TGC)는 신호(TRG90)에 기초하여 온/오프되고, 트랜지스터(TGD)는 신호(TRG270)에 기초하여 온/오프된다. 즉, 트랜지스터(TRA, TRB, TRC, TRD) 중 임의의 하나가 온 상태로 된다. 이에 의해, 포토다이오드(PD)에 의해 생성된 전하가 플로팅 디퓨전(FDA, FDB, FDC, FDD)에 선택적으로 축적된다.
도 24의 A 내지 도 24의 F는 촬상 화소(R1)의 일 동작예를 나타내며, 여기서 도 24의 A는 광 펄스(L1)의 파형을 나타내고, 도 24의 B는 포토다이오드(PD)에 의해 수광되는 반사광 펄스(L2)의 파형을 나타내고, 도 24의 C는 신호(TRG0)의 파형을 나타내고, 도 24의 D는 신호(TRG180)의 파형을 나타내고, 도 24의 E는 신호(TRG90)의 파형을 나타내고, 도 24의 F는 신호(TRG270)의 파형을 나타낸다. 이 예에서는, 타이밍(t101)에 있어서, 광 펄스(L1)가 상승하고, 신호(TRG0)가 상승하고, 신호(TRG270)가 하강한다. 그리고, 타이밍(t101)으로부터 위상이 "π/2"만큼 지연된 타이밍(t103)에 있어서, 신호(TRG0)가 하강하고, 신호(TRG90)가 상승한다. 그리고, 타이밍(t103)으로부터 위상이 "π/2"만큼 지연된 타이밍(t104)에 있어서, 광 펄스(L1)가 하강하고, 신호(TRG90)가 하강하고, 신호(TRG180)가 상승한다. 그리고, 타이밍(t104)으로부터 위상이 "π/2"만큼 지연된 타이밍(t106)에 있어서, 신호(TRG180)가 하강하고, 신호(TRG270)가 상승한다.
이 예에서, 트랜지스터(TGA)는, 타이밍(t102)~타이밍(t103)의 기간에서 포토다이오드(PD)에 의해 생성된 전하를 플로팅 디퓨전(FDA)에 전송하고, 트랜지스터(TGC)는, 타이밍(t103)~타이밍(t104)의 기간에서, 포토다이오드(PD)에 의해 생성된 전하를 플로팅 디퓨전(FDC)에 전송하고, 트랜지스터(TGB)는, 타이밍(t104)~타이밍(t105)의 기간에서 포토다이오드(PD)에 의해 생성된 전하를 플로팅 디퓨전(FDB)에 전송한다. 이에 의해, 타이밍(t102)~타이밍(t103)의 기간에서, 플로팅 디퓨전(FDA)에 전하(S0)가 축적되고, 타이밍(t103)~타이밍(t104)의 기간에서, 플로팅 디퓨전(FDC)에 전하(S90)가 축적되고, 타이밍(t104)~타이밍(t105)의 기간에서, 플로팅 디퓨전(FDB)에 전하(S180)가 축적된다.
도 25의 A 내지 도 25의 E는, 플로팅 디퓨전(FDA, FDB, FDC, FDD)에 축적되는 전하(S0, S180, S90, S270)와 신호(I(φ), Q(φ)) 간의 관계를 나타내며, 여기서 도 25의 A는 플로팅 디퓨전(FDA)에 축적되는 전하(S0)를 나타내고, 도 25의 B는 플로팅 디퓨전(FDB)에 축적되는 전하(S180)를 나타내고, 도 25의 C는 플로팅 디퓨전(FDC)에 축적되는 전하(S90)를 나타내고, 도 25의 D는 플로팅 디퓨전(FDD)에 축적되는 전하(S270)를 나타내고, 도 25의 E는 신호(I(φ), Q(φ))의 일례를 나타낸다.
위상(φ)이 "0"(제로)에서부터 "π/2"까지 변화되면, 신호(I(φ))는 일차함수적으로 감소하여, "1"에서부터 "-1"로 변화된다. 그리고, 위상(φ)이 "π/2"에서부터 "π"까지 변화되면, 신호(I(φ))는 "-1"을 유지한다. 그리고, 위상(φ)이 "π"에서부터 "3π/2"까지 변화되면, 신호(I(φ))는 일차함수적으로 증가하여, "-1"에서부터 "1"로 변화된다. 그리고, 위상(φ)이 "3π/2"에서부터 "2π"까지 변화되면, 신호(I(φ))는 "1"을 유지한다.
위상(φ)이 "0"(제로)에서부터 "π/2"까지 변화되면, 신호(Q(φ))는 "1"을 유지한다. 그리고, 위상(φ)이 "π/2"에서부터 "π"까지 변화되면, 신호(Q(φ))는 일차함수적으로 감소하여, "1"에서부터 "-1"로 변화된다. 그리고, 위상(φ)이 "π"에서부터 "3π/2"까지 변화되면, 신호(Q(φ))는 "-1"을 유지한다. 그리고, 위상(φ)이 "3π/2"에서부터 "2π"까지 변화되면, 신호(Q(φ))는 일차함수적으로 증가하여, "-1"에서부터 "1"로 변화된다.
처리부(54)는 신호(I(φ), Q(φ))에 기초하여 도 25의 A 내지 도 25의 E에 나타내는 바와 같이, 위상(φ)을 구할 수 있다.
도 23의 A 내지 도 23의 K 및 도 24의 A 내지 도 24의 F에 나타낸 바와 같이, 촬상 화소(R1)는, 타이밍(t101)~타이밍(t107)에 있어서의 동작을 반복한다. 이에 의해, 플로팅 디퓨전(FDA)에는, 전하(S0)가 반복적으로 축적되고, 플로팅 디퓨전(FDB)에는, 전하(S180)가 반복적으로 축적되고, 플로팅 디퓨전(FDC)에는, 전하(S90)가 반복적으로 축적되고, 플로팅 디퓨전(FDD)에는, 전하(S270)가 반복적으로 축적된다. 이에 의해, 플로팅 디퓨전(FDA, FDB, FDC, FDD)의 전압은 서서히 저하된다. 따라서, 전압(VSLA, VSLB, VSLC, VSLD)도 또한 서서히 저하된다(도 23의 C). 이 예에서는, 전압(VSLA)의 변화 정도가 전압(VSLB, VSLC, VSLD)의 변화 정도보다 크다.
그리고, 타이밍(t93)에 있어서, 전압(VSLA)은 전압(VREF)에 도달한다. 이에 의해, 비교기(102A)는, 신호(COA)의 전압을 고레벨로부터 저레벨로 변화시킨다. 따라서, NAND 회로(113)는, 제어 신호(SRESET)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 23의 E). 이에 의해, 래치(104)가 리셋되고, 래치(104)는, 신호(QO)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 23의 F). 따라서, AND 회로(115A)는 신호(TRG0)의 전압을 저레벨로 하고, AND 회로(115B)는 신호(TRG180)의 전압을 저레벨로 하고, AND 회로(115C)는 신호(TRG90)의 전압을 저레벨로 하고, AND 회로(115D)는 신호(TRG270)의 전압을 저레벨로 한다(도 23의 H 내지 도 23의 K). 이러한 방식으로, 타이밍(t93)에서 노광 기간(TB)이 종료한다.
그리고, 타이밍(t94)에 있어서, 광원(11)은 발광 동작을 종료한다(도 23의 A).
판독부(30)는, 화소 회로(R100)로부터 공급된 전압(VSLA)에 기초하여, 이와 같이 판독 동작(D2)을 행함으로써 디지털 코드(CODE)(디지털 코드(CODEA))를 생성하고, 전압(VSLB)에 기초하여, 유사하게 판독 동작(D2)을 행함으로써 디지털 코드(CODE)(디지털 코드(CODEB))를 생성한다. 마찬가지로, 판독부(30)는, 전압(VSLC)에 기초하여 판독 동작(D2)을 행함으로써 디지털 코드(CODE)(디지털 코드(CODEC))를 생성하고, 전압(VSLD)에 기초하여 판독 동작(D2)을 행함으로써 디지털 코드(CODE)(디지털 코드(CODED))를 생성한다. 판독부(30)는, 이들 디지털 코드(CODEA, CODEB, CODEC, CODED)를 포함하는 화상 신호(DATA0)를 처리부(54)에 공급한다.
처리부(54)는, 화상 신호(DATA0)에 포함되는 디지털 코드(CODEA, CODEB, CODEC, CODED)에 기초하여, 그 촬상 화소(R1)에 있어서의 화소 값을 구한다. 즉, 처리부(54)는, 디지털 코드(CODEA)에 의해 나타내는 값으로부터 디지털 코드(CODEB)에 의해 나타내는 값을 감산한 값을 신호(I(φ))로서 취급하고, 디지털 코드(CODEC)에 의해 나타내는 값으로부터 디지털 코드(CODED)에 의해 나타내는 값을 감산한 값을 신호(Q(φ))로서 취급하여, 이들 신호(I(φ), Q(φ))에 기초하여, 그 촬상 화소(R1)에 있어서의 거리(D)에 관한 값을 구할 수 있다. 처리부(54)는, 복수의 촬상 화소(Q)에 대해 이러한 처리를 행함으로써, 거리 화상(PIC)을 생성한다. 그리고, 처리부(54)는, 이 거리 화상(PIC)을 화상 신호(DATA)로서 출력한다.
이와 같이, 거리 측정 장치(3)는, 1개의 화소 회로(R100)로부터 공급된 4개의 전압(VSLA, VSLB, VSLC, VSLD)에 기초하여, 그 화소 회로(R100)에 있어서의 노광 시간을 설정하도록 되어 있다. 이에 의해, 거리(D)를 측정할 때의 측정 정밀도를 높일 수 있다. 다시 말하면, 예를 들면, 제2 실시형태에 따른 거리 측정 장치(2)에서는, 화소 회로(Q110)로부터 공급된 2개의 전압(VSLA, VSLB), 및 화소 회로(Q120)로부터 공급된 2개의 전압(VSLC, VSLD)에 기초하여, 이 2개의 화소 회로(Q110, Q120)에 있어서의 노광 시간을 설정한다. 따라서, 화소 회로(Q110, Q120)의 포토다이오드(PD1, PD2)에 있어서의 수광량이 서로 다른 경우, 또는 이들 포토다이오드(PD1, PD2)에 의해 수광되는 반사광 펄스(L2)의 위상이 시프트되어 있는 경우에는, 거리(D)를 측정할 때의 측정 정밀도가 저하될 수 있는 가능성이 있다. 한편, 본 실시형태에 따른 거리 측정 장치(3)에서는, 1개의 화소 회로(R100)로부터 공급된 4개의 전압(VSLA, VSLB, VSLC, VSLD)에 기초하여 그 화소 회로(R100)에 있어서의 노광 시간을 설정한다. 다시 말하면, 4개의 전압(VSLA, VSLB, VSLC, VSLD)은, 1개의 포토다이오드(PD)에 의해 생성된 전하에 기초하여 생성된다. 그 결과, 거리 측정 장치(3)는, 거리(D)를 측정할 때의 측정 정밀도를 높일 수 있다.
전술된 바와 같이, 본 실시형태에 따르면, 1개의 화소 회로로부터 공급된 4개의 전압에 기초하여, 그 화소 회로에 있어서의 노광 시간을 설정하도록 하므로, 거리를 측정할 때의 측정 정밀도를 높일 수 있다.
변형예 3
상기 언급된 실시형태에서는, 듀티비가 25%인 클록 신호(SCKA∼SCKD)를 사용하지만, 본 개시는 이것에 한정되는 것이 아니다. 이하에서, 본 변형예에 따른 거리 측정 장치(3A)에 대해 설명한다. 거리 측정 장치(3A)는, 촬상부(50A)를 포함한다. 촬상부(50A)는, 화소 어레이(51A)와, 구동부(52A)와, 처리부(54A)를 포함한다.
도 26은 화소 어레이(51A)의 일 구성예를 나타낸다. 화소 어레이(51A)는, 복수의 클록 신호선(CKIL)과, 복수의 클록 신호선(CKQL)과, 복수의 제어선(CTLL) 을 포함한다. 클록 신호선(CKIL)은, 수평 방향(도 26에 있어서의 횡방향)으로 연장하는 것이며, 클록 신호선(CKIL)에는, 구동부(52A)에 의해 클록 신호(SCKI)가 인가된다. 클록 신호선(CKQL)은, 수평 방향(도 26에 있어서의 횡방향)으로 연장하는 것이며, 클록 신호선(CKQL)에는, 구동부(52A)에 의해 클록 신호(SCKQ)가 인가된다. 제어선(CTLL)은, 수평 방향(도 26에 있어서의 횡방향)으로 연장하는 것이며, 제어선(CTLL)에는, 구동부(52A)에 의해 제어 신호(SCTL)가 인가된다. 화소 어레이(51A)는, 화소 회로(R100)와, 제어 회로(R200A)를 포함한다.
제어 회로(R200A)는 AND 회로(117A, 117B, 117C, 117D)를 가지고 있다. AND 회로(117A)는, 신호(QO), 클록 신호(SCKI), 및 제어 신호(SCTL)의 논리곱(AND)을 구함으로써 신호(TRG0)를 생성하는 것이다. AND 회로(117B)는 신호(QO), 클록 신호(SCKI)의 반전 신호, 및 제어 신호(SCTL)의 논리곱(AND)을 구함으로써 신호(TRG180)를 생성하는 것이다. AND 회로(117C)는, 신호(QO), 클록 신호(SCKQ), 및 제어 신호(SCTL)의 반전 신호의 논리곱(AND)을 구함으로써 신호(TRG90)를 생성하는 것이다. AND 회로(117D)는, 신호(QO), 클록 신호(SCKQ)의 반전 신호, 및 제어 신호(SCTL)의 반전 신호의 논리곱(AND)을 구함으로써 신호(TRG270)를 생성하는 것이다.
구동부(52A)는, 상기 언급된 실시형태에 따른 구동부(52)와 마찬가지로, 촬상 제어부(25)로부터의 지시에 기초하여 복수의 촬상 화소(R)를 구동하는 것이다. 구동부(52A)는, 복수의 클록 신호선(CKIL)에 대해 클록 신호(SCKI)를 인가하고, 복수의 클록 신호선(CKQL)에 대해 클록 신호(SCKQ)를 인가하고, 복수의 제어선(CTLL)에 대해 제어 신호(SCTL)을 인가하는 것이다.
도 27의 A 내지 도 27의 L은 거리 측정 장치(3A)에 있어서의 노광 동작(D1)의 일례를 나타내며, 여기서 도 27의 A는 광원(11)으로부터 출사되는 광 펄스(L1)의 파형을 나타내고, 도 27의 B는 제어 신호(SRST)(제어 신호(SRST1, SRST2))의 파형을 나타내고, 도 27의 C는 전압(VSLA, VSLB, VSLC, VSLD)의 파형을 나타내고, 도 27의 D는 제어 신호(SSET)의 파형을 나타내고, 도 27의 E는 제어 신호(SRE SET)의 파형을 나타내고, 도 27의 F는 신호(QO)의 파형을 나타내고, 도 27의 G는 제어 신호(SCTL)의 파형을 나타내고, 도 27의 H는 클록 신호(SCKI)의 파형을 나타내고, 도 27의 I는 신호(TRG0)의 파형을 나타내고, 도 27의 J는 신호(TRG90)의 파형을 나타내고, 도 27의 K는 신호(TRG180)의 파형을 나타내고, 도 27의 L은 신호(TRG270)의 파형을 나타낸다.
타이밍(t112) 이전에, 구동부(52A)는, 제어 신호(SRST1, SRST2)의 전압을 고레벨로 한다(도 27의 B). 이에 의해, 화소 회로(R100)의 트랜지스터(RST, RSTA, RSTB, RSTC, RSTD)는 온 상태로 되고, 포토다이오드(PD)의 캐소드에 전압(VRSTX)이 공급되고, 플로팅 디퓨전(FDA, FDB, FDC, FDD)에 전압(VRST)이 공급된다. 화소 회로(R100)에 의해 출력되는 전압(VSLA, VSLB, VSLC, VSLD)은, 이 전압(VRST)에 따른 전압(V1)으로 설정된다(도 27의 C).
다음으로, 타이밍(t111)에 있어서, 구동부(52A)는, 제어 신호(SSET)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 27의 D). 이에 의해, 래치(104)가 세트되고, 래치(104)는, 신호(QO)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 27의 F). 제어 신호(SCTL)는 저레벨이기 때문에(도 27의 G), AND 회로(117A)는 신호(TRG0)의 전압을 저레벨에 유지하고, AND 회로(117B)는, 신호(TRG180)의 전압을 저레벨에 유지한다(도 27의 I 및 도 27의 K). 또한, AND 회로(117C)는 클록 신호(SCKQ)를 신호(TRG90)로서 출력하기 시작하고, AND 회로(117D)는 클록 신호(SCKQ)의 반전 신호를 신호(TRG270)로서 출력하기 시작한다(도 27의 J 및 도 27의 L).
다음으로, 타이밍(t112)에 있어서, 구동부(52A)는, 제어 신호(SSET)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 27의 D). 또한, 이 타이밍(t112)에 있어서, 구동부(52A)는, 제어 신호(SRST1, SRST2)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 27의 B). 이에 의해, 화소 회로(R100)의 트랜지스터(RST, RSTA, RSTB, RSTC, RSTD)는 양쪽 모두 오프 상태로 된다. 또한, 광원(11)은, 이 타이밍(t112)에 있어서, 발광 및 비발광을 교대로 반복하는 발광 동작을 시작한다(도 27의 A). 도 27의 A 및 도 27의 H에 나타낸 바와 같이, 광원(11)의 발광 동작의 주파수는 클록 신호(SCKA)의 주파수와 동일하며, 광 펄스(L1)의 위상과 클록 신호(SCKA)의 위상은 서로 일치한다. 이러한 방식으로, 타이밍(t112)에서 노광 기간(TB)이 시작한다.
타이밍(t112)에 있어서, 구동부(52A)는, 제어 신호(SCTL)의 전압을 저레벨로부터 고레벨로 변화시킨다. 이에 의해, 타이밍(t112)~타이밍(t113)의 기간에서, AND 회로(117A)는 클록 신호(SCKI)를 신호(TRG0)로서 출력하고, AND 회로(117B)는 클록 신호(SCKI)의 반전 신호를 신호(TRG180)로서 출력한다(도 27의 I 및 도 27의 K). 한편, AND 회로(117C)는 신호(TRG90)의 전압을 저레벨에 유지하고, AND 회로(117D)는 신호(TRG270)의 전압을 저레벨에 유지한다(도 27의 J 및 도 27의 L). 이에 의해, 포토다이오드(PD)는 반사광 펄스(L2)에 기초하여 전하를 생성하고, 플로팅 디퓨전(FDA, FDB)은, 포토다이오드(PD)에 의해 생성된 전하를 축적한다. 그리고, 전압(VSLA, VSLB)은, 플로팅 디퓨전(FDA, FDB)에 있어서의 전압에 따라 각각 변화된다(도 28의 C). 전압(VSLC, VSLD)은 거의 동일한 전압에 유지된다.
도 28의 A 내지 도 28의 D는 타이밍(t112)~타이밍(t113)의 기간에서의 촬상 화소(R1)의 일 동작예를 나타내며, 여기서 도 28의 A는 광 펄스(L1)의 파형을 나타내고, 도 28의 B는 반사광 펄스(L2)의 파형을 나타내고, 도 28의 C는 신호(TRG0)의 파형을 나타내고, 도 28의 D는 신호(TRG180)의 파형을 나타낸다. 타이밍(t122)~타이밍(t123)의 기간에서, 플로팅 디퓨전(FDA)에 전하(S0)가 축적되고, 타이밍(t123)~타이밍(t124)의 기간에서, 플로팅 디퓨전(FDB)에 전하(S180)가 축적된다.
타이밍(t113)에 있어서, 구동부(52A)는, 제어 신호(SCTL)의 전압을 고레벨로부터 저레벨로 변화시킨다. 이에 의해, 타이밍(t113)~타이밍(t114)의 기간에서, AND 회로(117C)는 클록 신호(SCKQ)를 신호(TRG90)로서 출력하고, AND 회로(117D)는 클록 신호(SCKQ)의 반전 신호를 신호(TRG270)로서 출력한다(도 27의 J 및 도 27의 L). 한편, AND 회로(117A)는 신호(TRG0)의 전압을 저레벨에 유지하고, AND 회로(117B)는 신호(TRG180)의 전압을 저레벨에 유지한다(도 27의 I 및 도 27의 K). 이에 의해, 포토다이오드(PD)는 반사광 펄스(L2)에 기초하여 전하를 생성하고, 플로팅 디퓨전(FDC, FDD)은 포토다이오드(PD)에 의해 생성된 전하를 축적한다. 그리고, 전압(VSLC, VSLD)은, 플로팅 디퓨전(FDC, FDD)에 있어서의 전압에 따라 각각 변화된다(도 28의 C). 전압(VSLA, VSLB)은 거의 동일한 전압에 유지된다.
도 29의 A 내지 도 29의 D는 타이밍(t113)~타이밍(t114)의 기간에서의 촬상 화소(R1)의 일 동작예를 나타내며, 도 29의 A는 광 펄스(L1)의 파형을 나타내고, 도 29의 B는 반사광 펄스(L2)의 파형을 나타내고, 도 29의 C는 신호(TRG90)의 파형을 나타내고, 도 29의 D는 신호(TRG270)의 파형을 나타낸다. 타이밍(t132)~타이밍(t133)의 기간에서, 플로팅 디퓨전(FDD)에 전하(S270)가 축적되고, 타이밍(t133)~타이밍(t135)의 기간에서, 플로팅 디퓨전(FDC)에 전하(S90)가 축적된다.
그 이후에도, 거리 측정 장치(3A)는, 타이밍(t112)~타이밍(t113)의 기간에 있어서의 동작과, 타이밍(t113)~타이밍(t114)의 기간에 있어서의 동작을 교대로 반복한다.
타이밍(t116)에 있어서, 구동부(52A)는, 제어 신호(SCTL)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 27의 G). 이에 의해, AND 회로(117A)는 클록 신호(SCKI)를 신호(TRG0)로서 출력하기 시작하고, AND 회로(117B)는 클록 신호(SCKI)의 반전 신호를 신호(TRG180)로서 출력하기 시작한다(도 27의 I 및 도 27의 K). 한편, AND 회로(117C)는 신호(TRG90)의 전압을 저레벨에 유지하고, AND 회로(117D)는 신호(TRG270)의 전압을 저레벨에 유지한다(도 27의 J 및 도 27의 L). 이에 의해, 전압(VSLA, VSLB)은 플로팅 디퓨전(FDA, FDB)에 있어서의 전압에 따라 각각 변화된다(도 13의 F 및 도 13의 G). 전압(VSLC, VSLD)은 거의 동일한 전압에 유지된다.
그리고, 타이밍(t117)에 있어서, 전압(VSLA)이 전압(VREF)에 도달한다. 이에 의해, NAND 회로(113)는, 제어 신호(SRESET)의 전압을 저레벨로부터 고레벨로 변화시킨다(도 27의 E). 이에 의해, 래치(104)가 리셋되고, 래치(104)는 신호(QO)의 전압을 고레벨로부터 저레벨로 변화시킨다(도 27의 F). 따라서, AND 회로(117A)는 신호(TRG0)의 전압을 저레벨로 하고, AND 회로(117B)는 신호(TRG180)의 전압을 저레벨로 한다(도 27의 I 및 도 27의 K). 이에 의해, 이 타이밍(t117)에서 노광 기간(TB)이 종료한다.
전술한 구성도 상기 언급된 실시형태의 경우와 유사한 유리한 효과를 달성할 수 있다.
다른 변형예
상기 언급된 실시형태에 따른 거리 측정 장치(3)에, 제1 실시형태의 변형예를 적용하거나, 또는 제2 실시형태의 변형예를 적용하여도 된다.
이상, 몇 가지의 실시형태 및 변형예를 참조하여 본 기술을 설명하였지만, 본 기술은 이들 실시형태 등에 한정되지 않고, 그에 대한 다양한 변형이 가능하다.
예를 들면, 제1 실시형태에 따른 거리 측정 장치(1)(도 3)는, 도 30에 나타내는 바와 같이, 1개의 화소 회로(P100)에 대해 1개의 제어 회로(P200)를 설치하도록 되어 있다. 그리고, 화소 회로(P100)가 전압(VSLA, VSLB)을 제어 회로(P200)에 공급하도록 되어 있고, 제어 회로(P200)가 이 전압(VSLA, VSLB)에 기초하여 신호(TRG0, TRG180)를 생성하고, 이들 신호(TRG0, TRG180)를 화소 회로(P100)에 공급하도록 되어 있다. 또한, 제2 실시형태에 따른 거리 측정 장치(2)(도 15)는, 도 31에 나타내는 바와 같이, 2개의 화소 회로(Q110, Q120)에 대해 1개의 제어 회로(Q200)를 설치하도록 되어 있다. 그리고, 화소 회로(Q110)가 전압(VSLA, VSLB)을 제어 회로(Q200)에 공급하도록 되어 있고, 화소 회로(Q120)가 전압(VSLC, VSLD)을 제어 회로(Q200)에 공급하도록 되어 있고, 제어 회로(Q200)가 이 전압(VSLA, VSLB, VSLC, VSLD)에 기초하여 신호(TRG0, TRG90, TRG180, TRG270)를 생성하고, 신호(TRG0, TRG180)를 화소 회로(Q110)에 공급하고, 신호(TRG90, TRG270)를 화소 회로(Q120)에 공급하도록 되어 있다. 본 기술은 전술한 실시형태에 한정되는 것이 아니고, 예를 들면 3개 이상의 화소 회로에 대해 1개의 제어 회로가 설치될 수도 있다. 예를 들면, 도 32의 예에서는, 4개의 화소 회로(Q110, Q120, Q130, Q140)에 대해 1개의 제어 회로(Q210)가 설치되어 있다. 이 예에서는, 화소 회로(Q110, Q120)는 신호(TRG0, TRG180)에 기초하여 동작하고, 화소 회로(Q130, Q140)는 신호(TRG90, TRG270)에 기초하여 동작한다. 제어 회로(Q210)는 화소 회로(Q110, Q120, Q130, Q140)로부터 공급된 8개의 전압에 기초하여 신호(TRG0, TRG90, TRG180, TRG270)를 생성한다. 구체적으로는, 제어 회로(Q210)는, 이 8개의 전압 중 적어도 1개가 전압(VREF)에 도달하는 경우에, 신호(TRG0, TRG90, TRG180, TRG270)를 모두 저레벨로 한다. 제어 회로(Q210)는, 예를 들면, 제2 실시형태의 경우(도 15)와 같이 8개의 비교기(102)를 가지도록 될 수도 있거나, 또는 도 20 및 도 21에 나타낸 바와 같은 구성에 따라 1개의 비교기를 가지도록 될 수도 있다. 또한, 예를 들면 도 33에 나타내는 바와 같이, 제어 회로(Q210)에 선택기(211)를 설치하여, 8개의 전압을 시분할 방식으로 선택하고, 선택된 전압 중 적어도 1개가 전압(VREF)에 도달하는 경우에, 신호(TRG0, TRG90, TRG180, TRG270)를 모두 저레벨로 한다. 이 예에서는, 8개의 전압으로부터, 4개의 전압을 단위로 하여 교대로 선택하고 있다.
또한, 예를 들면, 제3 실시형태에 따른 거리 측정 장치(3)(도 22)는, 도 34에 나타내는 바와 같이, 1개의 화소 회로(R100)에 대해 1개의 제어 회로(R200)를 설치하도록 되어 있다. 그리고, 화소 회로(R100)가 전압(VSLA, VSLB, VSLC, VSLD)을 제어 회로(R200)에 공급하도록 되어 있고, 제어 회로(R200)가, 이 전압(VSLA, VSLB, VSLC, VSLD)에 기초하여 신호(TRG0, TRG90, TRG180, TRG270)를 생성하고, 신호(TRG0, TRG90, TRG180, TRG270)를 화소 회로(R100)에 공급하도록 되어 있다. 이 경우에도, 예를 들면 2개 이상의 화소 회로에 대해 1개의 제어 회로를 설치할 수도 있다. 예를 들면, 도 35의 예에서는, 2개의 화소 회로(R100, R110)에 대해 1개의 제어 회로(R210)를 설치하고 있다. 이 예에서는, 화소 회로(R100, R110)는, 신호(TRG0, TRG90, TRG180, TRG270)에 기초하여 동작한다. 제어 회로(R210)는, 화소 회로(R100, R110)로부터 공급된 8개의 전압에 기초하여 신호(TRG0, TRG90, TRG180, TRG270)를 생성한다. 구체적으로, 제어 회로(R210)는, 이 8개의 전압 중 적어도 1개가 전압(VREF)에 도달하는 경우에, 신호(TRG0, TRG90, TRG180, TRG270)를 모두 저레벨로 한다. 제어 회로(R210)는, 예를 들면, 제3 실시형태의 경우(도 22)와 같이 8개의 비교기(102)를 가지도록 될 수도 있거나, 또는 도 20 및 도 21에 나타낸 바와 같은 구성에 따라 1개의 비교기를 가지도록 될 수도 있다. 또한, 예를 들면 도 33에 나타낸 제어 회로(Q200)와 마찬가지로, 제어 회로(R210)에 선택기(211)를 설치하여, 8개의 전압을 시분할 방식으로 선택하고, 선택된 전압 중 적어도 1개가 전압(VREF)에 도달하는 경우에, 신호(TRG0, TRG90, TRG180, TRG270)를 모두 저레벨로 할 수도 있다.
한편, 본 명세서에 기재된 유리한 효과는 어디까지나 예시이며, 한정되는 것이 아니고, 다른 효과가 있을 수도 있다.
한편, 본 기술은 이하와 같이 구성될 수 있다.
(1) TOF 센서(time of flight sensor)로서,
수광 소자와;
제1 신호선 및 제2 신호선과;
상기 제1 신호선과 전기 통신하는 제1 게이트를 구비하고, 상기 수광 소자와 전기 통신하는 제1 트랜지스터와;
상기 제2 신호선과 전기 통신하는 제2 게이트를 구비하고, 상기 수광 소자와 전기 통신하는 제2 트랜지스터와;
적어도 하나의 비교기를 포함하고, 상기 제1 및 제2 신호선과 전기 통신하는 제어 회로를 포함하는, TOF 센서.
(2) 적어도 하나의 비교기는 제1 비교기 및 제2 비교기를 포함하고, 제1 및 제2 비교기는 참조 전압을 수신하도록 구성되는, (1)에 따른 TOF 센서.
(3) 제어 회로는, 제1 및 제2 비교기와 전기 통신하는 NAND 회로와; NAND 회로, 제1 AND 회로, 및 제2 AND 회로와 전기 통신하는 래치를 더 포함하고, 제1 AND 회로는 제1 신호선과 전기 통신하고, 제2 AND 회로는 제2 신호선과 전기 통신하는, (2)에 따른 TOF 센서.
(4) 제1 트랜지스터를 통해 수광 소자와 전기 통신하는 제1 용량 소자와;
제2 트랜지스터를 통해 수광 소자와 전기 통신하는 제2 용량 소자를 더 포함하는, (1)에 따른 TOF 센서.
(5) 수광 소자, 제1 트랜지스터, 및 제2 트랜지스터가 형성되어 있는 제1 반도체 기판과;
제어 회로가 형성되어 있는 제2 반도체 기판을 더 포함하는, (1)에 따른 TOF 센서.
(6) 제1 반도체 기판은 제2 반도체 기판 상에 적층되어 있는, (5)에 따른 TOF 센서.
(7) 수광 소자와 전기 통신하는 제1 용량 소자와;
제1 용량 소자에 의해 축적된 전하량에 기초하여 제1 전압을 공급하도록 구성된 제3 신호선과;
제3 신호선과 전기 통신하는 제1 아날로그-디지털 변환기(analog to digital converter)를 더 포함하는, (1)에 따른 TOF 센서.
(8) 상기 제1 용량 소자는 상기 제1 트랜지스터를 통해 상기 수광 소자와 전기 통신하고,
상기 TOF 센서는,
상기 제2 트랜지스터를 통해 상기 수광 소자와 전기 통신하는 제2 용량 소자와;
상기 제2 용량 소자에 의해 축적된 전하량에 기초하여 제2 전압을 공급하도록 구성된 제4 신호선과;
상기 제4 신호선과 전기 통신하는 제2 아날로그-디지털 변환기를 더 포함하는, (7)에 따른 TOF 센서.
(9) 제2 수광 소자와;
제3 신호선 및 제4 신호선과;
상기 제3 신호선과 전기 통신하는 제3 게이트를 구비하고, 상기 제2 수광 소자와 전기 통신하는 제3 트랜지스터와;
상기 제4 신호선과 전기 통신하는 제4 게이트를 구비하고, 상기 제2 수광 소자와 전기 통신하는 제4 트랜지스터를 더 포함하고,
상기 제어 회로는 상기 제3 및 제4 신호선과 전기 통신하는, (1)에 따른 TOF 센서.
(10) 제어 회로는 제2 비교기 및 제3 비교기를 포함하고, 제2 및 제3 비교기는 참조 전압을 수신하도록 구성되는, (9)에 따른 TOF 센서.
(11) 제어 회로는 제1, 제2, 제3 및 제4 신호선과 통신하는 전압 선택기를 포함하는, (9)에 따른 TOF 센서.
(12) 거리 측정 장치로서,
광원, 및 상기 광원과 통신하는 광원 제어부와;
촬상부와,
상기 광원 제어부 및 상기 촬상부와 통신하는 제어부를 포함하고,
상기 촬상부는,
수광 소자와,
제1 신호선 및 제2 신호선과,
상기 제1 신호선과 전기 통신하는 제1 게이트를 구비하고, 상기 수광 소자와 전기 통신하는 제1 트랜지스터와,
상기 제2 신호선과 전기 통신하는 제2 게이트를 구비하고, 상기 수광 소자와 전기 통신하는 제2 트랜지스터와,
적어도 하나의 비교기를 포함하고 상기 제1 및 제2 신호선과 전기 통신하는 제어 회로를 포함하는, 거리 측정 장치.
(13) 적어도 하나의 비교기는 제1 비교기 및 제2 비교기를 포함하고, 제1 및 제2 비교기는 참조 전압을 수신하도록 구성되는, (12)에 따른 거리 측정 장치.
(14) 제어 회로는,
제1 및 제2 비교기와 전기 통신하는 NAND 회로와;
NAND 회로, 제1 AND 회로, 및 제2 AND 회로와 전기 통신하는 래치를 더 포함하고,
제1 AND 회로는 제1 신호선과 전기 통신하고, 제2 AND 회로는 제2 신호선과 전기 통신하는, (13)에 따른 거리 측정 장치.
(15) 제1 트랜지스터를 통해 수광 소자와 전기 통신하는 제1 용량 소자와;
제2 트랜지스터를 통해 수광 소자와 전기 통신하는 제2 용량 소자를 더 포함하는, (12)에 따른 거리 측정 장치.
(16) 수광 소자, 제1 트랜지스터, 및 제2 트랜지스터가 형성되어 있는 제1 반도체 기판과;
제어 회로가 형성되어 있는 제2 반도체 기판을 더 포함하는, (12)에 따른 거리 측정 장치.
(17) 제1 반도체 기판은 제2 반도체 기판 상에 적층되어 있는, (16)에 따른 거리 측정 장치.
(18) 수광 소자와 전기 통신하는 제1 용량 소자와;
제1 용량 소자에 의해 축적된 전하량에 기초하여 제1 전압을 공급하도록 구성된 제3 신호선과;
제3 신호선과 전기 통신하는 제1 아날로그-디지털 변환기를 더 포함하는, (12)에 따른 거리 측정 장치.
(19) 상기 제1 용량 소자는 상기 제1 트랜지스터를 통해 상기 수광 소자와 전기 통신하고,
상기 거리 측정 장치는,
상기 제2 트랜지스터를 통해 상기 수광 소자와 전기 통신하는 제2 용량 소자와;
상기 제2 용량 소자에 의해 축적된 전하량에 기초하여 제2 전압을 공급하도록 구성된 제4 신호선과;
상기 제4 신호선과 전기 통신하는 제2 아날로그-디지털 변환기를 더 포함하는, (18)에 따른 거리 측정 장치.
(20) 제2 수광 소자와;
제3 신호선 및 제4 신호선과;
상기 제3 신호선과 전기 통신하는 제3 게이트를 구비하고, 상기 제2 수광 소자와 전기 통신하는 제3 트랜지스터와;
상기 제4 신호선과 전기 통신하는 제4 게이트를 구비하고, 상기 제2 수광 소자와 전기 통신하는 제4 트랜지스터를 더 포함하고,
상기 제어 회로는 상기 제3 및 제4 신호선과 전기 통신하는, (12)에 따른 거리 측정 장치.
(21) 제어 회로는 제2 비교기 및 제3 비교기를 포함하고, 제2 및 제3 비교기는 참조 전압을 수신하도록 구성되는, (20)에 따른 거리 측정 장치.
(22) 제어 회로는 제1, 제2, 제3 및 제4 신호선과 통신하는 전압 선택기를 포함하는, (20)에 따른 거리 측정 장치.
당업자는, 첨부된 청구범위 또는 그 등가물의 범주 내에 있는 한, 다양한 변형, 조합, 하위조합 및 변경이, 설계 요건 및 다른 인자에 따라 이루어질 수도 있다는 것을 이해할 것이다.
1∼3: 거리 측정 장치
11: 광원
12: 광원 제어부
13: 광학계
14: 제어부
20, 40, 50: 촬상부
21, 41, 51: 화소 어레이
22, 42, 52: 구동부
24, 44, 54: 처리부
25: 촬상 제어부
26: 참조 신호 생성부
30: 판독부
31, 32: 용량 소자
33: 전류원
34: 비교기
35: 카운터
36: 래치
101A, 101B, 101C, 101D: 전류원
102A, 102B, 102C, 102D: 비교기
103, 113: NAND 회로
104: 래치
105A, 105B, 105C, 105D, 107A, 107B, 115A, 115B, 115C, 115D, 117A, 117B, 117C, 117C: AND 회로
111A, 111B, 111C, 111C: 트랜지스터
112A, 112B, 112C, 112C: 전류원
120: 비교기
121, 122: 용량 소자
123∼126: 트랜지스터
127, 128: 스위치
129: 전류원
130: 비교기
131A, 131B, 131C, 131D: 용량 소자
132A, 132B, 132C, 132D, 133A, 133B, 133C, 133D: 트랜지스터
134A, 134B, 134C, 134D: 스위치
135: 용량 소자
136: 트랜지스터
137: 스위치
138, 139: 트랜지스터
201, 202: 반도체 기판
211: 선택기
AMPA, AMPB, AMPC, AMPD, CMR, ISWA, ISWB, OFG, RST, RST1, RST2, RSTA, RSTB, RSTC, RSTD, SELA, SELA2, SELB, SELB2, SELC, SELC2, SELD, SELD2, TGA, TGB, TGC, TGD: 트랜지스터
BUS: 버스 배선
CC, SCMR, SCTL, SISW, SOFG, SRESET, SRST, SSEL, SSELC, SSET, SSW: 제어 신호
CKAL, CKBL, CKCL, CKDL, CKIL, CKL, CKQL: 클록 신호선
CLK, SCK, SCKA, SCKB, SCKC, SCKD, SCKI, SCKQ: 클록 신호
CMP, COA, COB, COC, COD, I(φ), Q(φ), QO, TRG0, TRG90, TRG180, TRG270: 신호
CNT: 카운트 값
CS: 전류원
CTLL, RSTL, SELL, SELCL, SETL: 제어선
DATA, DATA0: 화상 신호
D1: 노광 동작
D2: 판독 동작
FDA, FDB, FDC, FDD: 플로팅 디퓨전
L1: 광 펄스
L2: 반사광 펄스
P, Q, R: 촬상 화소
PD, PD1, PD2: 포토다이오드
P100, P100A, Q110, Q120, Q130, Q140
R100, R110: 화소 회로
P200, P200A, Q200, Q210, R200, R200A, R210: 제어 회로
REF: 참조 신호
SGL, SGLA, SGLB: 신호선
SIG: 화소 신호
S1: 촬상면
S0, S90, S180, S270: 전하
TA: 노광 가능 기간
TB: 노광 기간
TC: 배경 광 노광 기간
T1, T2: 변환 기간
VDD: 전원 전압
VREF, VRST, VRSTX, VSLA, VSLB, VSLC, VSLD: 전압
φ: 위상

Claims (22)

  1. TOF 센서(time of flight sensor)로서,
    수광 소자와;
    제1 신호선 및 제2 신호선과;
    상기 제1 신호선과 전기 통신하는 제1 게이트를 구비하고, 상기 수광 소자와 전기 통신하는 제1 트랜지스터와;
    상기 제2 신호선과 전기 통신하는 제2 게이트를 구비하고, 상기 수광 소자와 전기 통신하는 제2 트랜지스터와;
    적어도 하나의 비교기를 포함하고, 상기 제1 및 제2 신호선과 전기 통신하는 제어 회로를 포함하는, TOF 센서.
  2. 제1항에 있어서,
    상기 적어도 하나의 비교기는 제1 비교기 및 제2 비교기를 포함하고, 상기 제1 및 제2 비교기는 참조 전압을 수신하도록 구성되는, TOF 센서.
  3. 제2항에 있어서,
    상기 제어 회로는,
    상기 제1 및 제2 비교기와 전기 통신하는 NAND 회로와;
    상기 NAND 회로, 제1 AND 회로, 및 제2 AND 회로와 전기 통신하는 래치(latch)를 더 포함하고,
    상기 제1 AND 회로는 상기 제1 신호선과 전기 통신하고, 상기 제2 AND 회로는 상기 제2 신호선과 전기 통신하는, TOF 센서.
  4. 제1항에 있어서,
    상기 제1 트랜지스터를 통해 상기 수광 소자와 전기 통신하는 제1 용량 소자와;
    상기 제2 트랜지스터를 통해 상기 수광 소자와 전기 통신하는 제2 용량 소자를 더 포함하는, TOF 센서.
  5. 제1항에 있어서,
    상기 수광 소자, 상기 제1 트랜지스터, 및 상기 제2 트랜지스터가 형성되어 있는 제1 반도체 기판과;
    상기 제어 회로가 형성되어 있는 제2 반도체 기판을 더 포함하는, TOF 센서.
  6. 제5항에 있어서,
    상기 제1 반도체 기판은 상기 제2 반도체 기판 상에 적층되어 있는, TOF 센서.
  7. 제1항에 있어서,
    상기 수광 소자와 전기 통신하는 제1 용량 소자와;
    상기 제1 용량 소자에 의해 축적된 전하량에 기초하여 제1 전압을 공급하도록 구성된 제3 신호선과;
    상기 제3 신호선과 전기 통신하는 제1 아날로그-디지털 변환기(analog to digital converter)를 더 포함하는, TOF 센서.
  8. 제7항에 있어서,
    상기 제1 용량 소자는 상기 제1 트랜지스터를 통해 상기 수광 소자와 전기 통신하고,
    상기 TOF 센서는,
    상기 제2 트랜지스터를 통해 상기 수광 소자와 전기 통신하는 제2 용량 소자와;
    상기 제2 용량 소자에 의해 축적된 전하량에 기초하여 제2 전압을 공급하도록 구성된 제4 신호선과;
    상기 제4 신호선과 전기 통신하는 제2 아날로그-디지털 변환기를 더 포함하는, TOF 센서.
  9. 제1항에 있어서,
    제2 수광 소자와;
    제3 신호선 및 제4 신호선과;
    상기 제3 신호선과 전기 통신하는 제3 게이트를 구비하고, 상기 제2 수광 소자와 전기 통신하는 제3 트랜지스터와;
    상기 제4 신호선과 전기 통신하는 제4 게이트를 구비하고, 상기 제2 수광 소자와 전기 통신하는 제4 트랜지스터를 더 포함하고,
    상기 제어 회로는 상기 제3 및 제4 신호선과 전기 통신하는, TOF 센서.
  10. 제9항에 있어서,
    상기 제어 회로는 제2 비교기 및 제3 비교기를 포함하고, 상기 제2 및 제3 비교기는 참조 전압을 수신하도록 구성되는, TOF 센서.
  11. 제9항에 있어서,
    상기 제어 회로는 상기 제1, 제2, 제3 및 제4 신호선과 통신하는 전압 선택기를 포함하는, TOF 센서.
  12. 거리 측정 장치로서,
    광원, 및 상기 광원과 통신하는 광원 제어부와;
    촬상부와,
    상기 광원 제어부 및 상기 촬상부와 통신하는 제어부를 포함하고,
    상기 촬상부는,
    수광 소자와,
    제1 신호선 및 제2 신호선과,
    상기 제1 신호선과 전기 통신하는 제1 게이트를 구비하고, 상기 수광 소자와 전기 통신하는 제1 트랜지스터와,
    상기 제2 신호선과 전기 통신하는 제2 게이트를 구비하고, 상기 수광 소자와 전기 통신하는 제2 트랜지스터와,
    적어도 하나의 비교기를 포함하고 상기 제1 및 제2 신호선과 전기 통신하는 제어 회로를 포함하는, 거리 측정 장치.
  13. 제12항에 있어서,
    상기 적어도 하나의 비교기는 제1 비교기 및 제2 비교기를 포함하고, 상기 제1 및 제2 비교기는 참조 전압을 수신하도록 구성되는, 거리 측정 장치.
  14. 제13항에 있어서,
    상기 제어 회로는,
    상기 제1 및 제2 비교기와 전기 통신하는 NAND 회로와;
    상기 NAND 회로, 제1 AND 회로, 및 제2 AND 회로와 전기 통신하는 래치를 더 포함하고,
    상기 제1 AND 회로는 상기 제1 신호선과 전기 통신하고, 상기 제2 AND 회로는 상기 제2 신호선과 전기 통신하는, 거리 측정 장치.
  15. 제12항에 있어서,
    상기 제1 트랜지스터를 통해 상기 수광 소자와 전기 통신하는 제1 용량 소자와;
    상기 제2 트랜지스터를 통해 상기 수광 소자와 전기 통신하는 제2 용량 소자를 더 포함하는, 거리 측정 장치.
  16. 제12항에 있어서,
    상기 수광 소자, 상기 제1 트랜지스터, 및 상기 제2 트랜지스터가 형성되어 있는 제1 반도체 기판과;
    상기 제어 회로가 형성되어 있는 제2 반도체 기판을 더 포함하는, 거리 측정 장치.
  17. 제16항에 있어서,
    상기 제1 반도체 기판은 상기 제2 반도체 기판 상에 적층되어 있는, 거리 측정 장치.
  18. 제12항에 있어서,
    상기 수광 소자와 전기 통신하는 제1 용량 소자와;
    상기 제1 용량 소자에 의해 축적된 전하량에 기초하여 제1 전압을 공급하도록 구성된 제3 신호선과;
    상기 제3 신호선과 전기 통신하는 제1 아날로그-디지털 변환기를 더 포함하는, 거리 측정 장치.
  19. 제18항에 있어서,
    상기 제1 용량 소자는 상기 제1 트랜지스터를 통해 상기 수광 소자와 전기 통신하고,
    상기 거리 측정 장치는,
    상기 제2 트랜지스터를 통해 상기 수광 소자와 전기 통신하는 제2 용량 소자와;
    상기 제2 용량 소자에 의해 축적된 전하량에 기초하여 제2 전압을 공급하도록 구성된 제4 신호선과;
    상기 제4 신호선과 전기 통신하는 제2 아날로그-디지털 변환기를 더 포함하는, 거리 측정 장치.
  20. 제12항에 있어서,
    제2 수광 소자와;
    제3 신호선 및 제4 신호선과;
    상기 제3 신호선과 전기 통신하는 제3 게이트를 구비하고, 상기 제2 수광 소자와 전기 통신하는 제3 트랜지스터와;
    상기 제4 신호선과 전기 통신하는 제4 게이트를 구비하고, 상기 제2 수광 소자와 전기 통신하는 제4 트랜지스터를 더 포함하고,
    상기 제어 회로는 상기 제3 및 제4 신호선과 전기 통신하는, 거리 측정 장치.
  21. 제20항에 있어서,
    상기 제어 회로는 제2 비교기 및 제3 비교기를 포함하고, 상기 제2 및 제3 비교기는 참조 전압을 수신하도록 구성되는, 거리 측정 장치.
  22. 제20항에 있어서,
    상기 제어 회로는 상기 제1, 제2, 제3 및 제4 신호선과 통신하는 전압 선택기를 포함하는, 거리 측정 장치.
KR1020207024998A 2018-03-20 2019-02-26 거리 센서 및 거리 측정 장치 KR102696784B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018052257A JP2019164039A (ja) 2018-03-20 2018-03-20 距離センサおよび距離測定装置
JPJP-P-2018-052257 2018-03-20
PCT/JP2019/007282 WO2019181384A1 (en) 2018-03-20 2019-02-26 Distance sensor and distance measurement device

Publications (2)

Publication Number Publication Date
KR20200131225A true KR20200131225A (ko) 2020-11-23
KR102696784B1 KR102696784B1 (ko) 2024-08-19

Family

ID=65818054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207024998A KR102696784B1 (ko) 2018-03-20 2019-02-26 거리 센서 및 거리 측정 장치

Country Status (6)

Country Link
US (1) US11982769B2 (ko)
EP (1) EP3769109B1 (ko)
JP (1) JP2019164039A (ko)
KR (1) KR102696784B1 (ko)
CN (1) CN111868554B (ko)
WO (1) WO2019181384A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110988840B (zh) * 2019-11-01 2022-03-18 青岛小鸟看看科技有限公司 飞行时间的获取方法、装置及电子设备
JP2022176811A (ja) * 2021-05-17 2022-11-30 ソニーセミコンダクタソリューションズ株式会社 光検出装置、光検出システム、および光検出方法
JP2022185168A (ja) * 2021-06-02 2022-12-14 ソニーセミコンダクタソリューションズ株式会社 受光素子およびその駆動方法、並びに、測距システム
FR3145291A1 (fr) 2023-01-26 2024-08-02 Armand Delsol Distributeur passif de parfum d'intérieur.

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011217206A (ja) * 2010-03-31 2011-10-27 Honda Motor Co Ltd 固体撮像装置
JP2014207983A (ja) 2013-03-28 2014-11-06 テルモ株式会社 アセトアミノフェン注射液製剤
US20170315238A1 (en) * 2014-11-14 2017-11-02 Denso Corporation Time-of-flight distance measuring device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4981780B2 (ja) * 2008-10-20 2012-07-25 本田技研工業株式会社 測距システム及び測距方法
EP2521926B1 (en) * 2010-01-06 2020-07-29 Heptagon Micro Optics Pte. Ltd. Demodulation sensor with separate pixel and storage arrays
TWI634791B (zh) * 2013-02-27 2018-09-01 新力股份有限公司 Solid-state imaging device, driving method, and electronic device
JP5880478B2 (ja) * 2013-03-29 2016-03-09 ソニー株式会社 コンパレータ、固体撮像素子、電子機器、および、駆動方法
WO2014207983A1 (ja) 2013-06-27 2014-12-31 パナソニックＩｐマネジメント株式会社 距離測定装置
US9819930B2 (en) * 2015-05-26 2017-11-14 Omnivision Technologies, Inc. Time of flight imaging with improved initiation signaling
JP7172603B2 (ja) * 2017-01-13 2022-11-16 ソニーグループ株式会社 信号処理装置、信号処理方法、およびプログラム
CN108282626B (zh) * 2018-03-01 2021-04-23 思特威(上海)电子科技股份有限公司 Tof图像传感器像素结构及tof成像系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011217206A (ja) * 2010-03-31 2011-10-27 Honda Motor Co Ltd 固体撮像装置
JP2014207983A (ja) 2013-03-28 2014-11-06 テルモ株式会社 アセトアミノフェン注射液製剤
US20170315238A1 (en) * 2014-11-14 2017-11-02 Denso Corporation Time-of-flight distance measuring device

Also Published As

Publication number Publication date
KR102696784B1 (ko) 2024-08-19
EP3769109B1 (en) 2023-03-29
WO2019181384A1 (en) 2019-09-26
US11982769B2 (en) 2024-05-14
CN111868554A (zh) 2020-10-30
JP2019164039A (ja) 2019-09-26
CN111868554B (zh) 2024-05-17
EP3769109A1 (en) 2021-01-27
US20210048513A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
KR102696784B1 (ko) 거리 센서 및 거리 측정 장치
US9667899B2 (en) Analog-digital converting device and method having a successive approximation register analog-digital converting circuit and a single-slop analog-digital converting circuit, and image sensor including the same
US11445141B2 (en) CDS circuit, operating method thereof, and image sensor including CDS circuit
CN111757031B (zh) 成像设备和图像传感器
US20130206961A1 (en) Solid-state image sensing device
KR100782324B1 (ko) 씨모스 이미지 센서의 아날로그 디지털 변환기 및 아날로그디지털 변환 방법
EP3667367B1 (en) Distance sensor, distance measurement sensor, and image sensor
US20140327800A1 (en) Analog-to-digital converter and solid-state imaging device
US8969771B2 (en) Imaging system and imaging device
KR20150000250A (ko) 단위 픽셀 및 그것을 포함하는 이미지 센서
WO2020026626A1 (ja) 計測装置
CN111108411B (zh) 光传感器、基于飞行时间的测距系统和电子装置
US9900013B2 (en) Counting apparatus and image sensor including the same
CN115022558A (zh) 图像传感器及其操作方法
US11277580B2 (en) I, Q counter circuit and method for time-of-flight image sensor
US11470274B2 (en) Solid state imaging element and electronic apparatus
CN113646663A (zh) 距离测量设备、距离测量系统、距离测量方法和程序
US20240004037A1 (en) Distance measuring device and solid-state imaging device
TWI734079B (zh) 影像感測系統及其多功能影像感測器
KR102577163B1 (ko) 촬상 장치 및 촬상 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant