Nothing Special   »   [go: up one dir, main page]

KR20200113170A - 막을 에칭하는 방법 및 플라즈마 처리 장치 - Google Patents

막을 에칭하는 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20200113170A
KR20200113170A KR1020200033907A KR20200033907A KR20200113170A KR 20200113170 A KR20200113170 A KR 20200113170A KR 1020200033907 A KR1020200033907 A KR 1020200033907A KR 20200033907 A KR20200033907 A KR 20200033907A KR 20200113170 A KR20200113170 A KR 20200113170A
Authority
KR
South Korea
Prior art keywords
film
etching
substrate
gas
protective layer
Prior art date
Application number
KR1020200033907A
Other languages
English (en)
Inventor
코우스케 오가사와라
타카히사 이와사키
켄타로 이시이
세이지 이데
치주 시에
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200113170A publication Critical patent/KR20200113170A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H01J37/32743—Means for moving the material to be treated for introducing the material into processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

기판의 막의 에칭에 있어서, 막에 형성되는 패턴의 폭의 축소를 억제하고, 또한 막의 측벽면의 수직성을 높이는 방법을 제공한다. 하나의 예시적 실시 형태에 따른 방법은, 기판의 막을 에칭한다. 기판은 하지 영역, 막 및 마스크를 가진다. 막은 하지 영역 상에 마련되어 있다. 마스크는 막 상에 마련되어 있다. 방법은, 막에 대하여 메인 에칭을 실행하는 공정을 포함한다. 메인 에칭은 막에 대한 플라즈마 에칭이며, 하지 영역의 적어도 일부를 노출시킨다. 방법은, 메인 에칭을 실행하는 공정 후에, 적어도 마스크의 측벽면 상에 보호층을 형성하는 공정을 더 포함한다. 보호층의 재료는 막의 재료와는 상이하다. 방법은, 보호층을 형성하는 공정 후에, 막에 대한 오버 에칭을 실행하는 공정을 더 포함한다. 오버 에칭은 막에 대한 플라즈마 에칭이다.

Description

막을 에칭하는 방법 및 플라즈마 처리 장치 {METHOD OF ETCHING FILM AND PLASMA PROCESSING APPARATUS}
본 개시의 예시적 실시 형태는, 막을 에칭하는 방법 및 플라즈마 처리 장치에 관한 것이다.
전자 디바이스의 제조에 있어서는 마스크의 패턴을 막에 전사하기 위하여 에칭이 행해진다. 막에 대한 에칭으로서, 하기의 특허 문헌 1 및 특허 문헌 2에는, 유기막에 대한 플라즈마 에칭을 포함하는 기술이 기재되어 있다.
특허 문헌 1에 기재된 기술에서는, 기판의 유기막이 그 표면과 그 하지 영역과의 사이의 깊이까지 플라즈마 에칭에 의해 에칭된다. 이어서, 기판의 표면 상에 실리콘 산화막이 형성된다. 실리콘 산화막은 원자층 퇴적법에 의해 형성된다. 이어서, 하지 영역이 노출될 때까지, 유기막의 플라즈마 에칭이 실행된다. 특허 문헌 2에 기재된 기술에서는, 기판의 유기막에 대한 플라즈마 에칭과 기판 상에의 원자층 퇴적법에 의한 실리콘 산화막의 형성이 교호로 행해진다.
일본특허공개공보 2018-006706호 일본특허공개공보 2018-037453호
기판의 막의 에칭에 있어서는, 막에 형성되는 패턴의 폭의 축소를 억제하고, 또한 막의 측벽면의 수직성을 높이는 것이 요구되고 있다.
하나의 예시적 실시 형태에 있어서, 기판의 막을 에칭하는 방법이 제공된다. 기판은 하지 영역, 막 및 마스크를 가진다. 막은 하지 영역 상에 마련되어 있다. 마스크는 막 상에 마련되어 있다. 마스크는 패터닝되어 있다. 방법은, 막에 대하여 메인 에칭을 실행하는 공정을 포함한다. 메인 에칭은 막에 대한 플라즈마 에칭이며, 하지 영역의 적어도 일부를 노출시킨다. 방법은, 메인 에칭을 실행하는 공정 후에, 적어도 마스크의 측벽면 상에 보호층을 형성하는 공정을 더 포함한다. 보호층의 재료는 막의 재료와는 상이하다. 방법은, 보호층을 형성하는 공정 후에, 막에 대한 오버 에칭을 실행하는 공정을 더 포함한다. 오버 에칭은 막에 대한 플라즈마 에칭이다.
하나의 예시적 실시 형태에 따르면, 기판의 막의 에칭에 있어서, 막에 형성되는 패턴의 폭의 축소를 억제하고, 또한 막의 측벽면의 수직성을 높이는 것이 가능해진다.
도 1은 하나의 예시적 실시 형태에 따른 기판의 막을 에칭하는 방법의 흐름도이다.
도 2의 (a)는 도 1에 나타내는 방법이 적용될 수 있는 일례의 기판의 일부 확대 단면도이며, 도 2의 (b)는 공정(ST1)의 적용 후의 일례의 기판의 일부 확대 단면도이다.
도 3은 도 1에 나타내는 방법의 실행에 이용될 수 있는 일례의 플라즈마 처리 장치를 개략적으로 나타내는 도이다.
도 4의 (a)는 공정(ST2)의 적용 후의 일례의 기판의 일부 확대 단면도이며, 도 4의 (b)는 공정(ST3)의 적용 후의 일례의 기판의 일부 확대 단면도이며, 도 4의 (c)는 공정(ST4)의 적용 후의 일례의 기판의 일부 확대 단면도이다.
도 5는 도 1에 나타내는 방법의 공정(ST2)의 일례의 흐름도이다.
도 6은 도 1에 나타내는 방법의 실행에 이용될 수 있는 일례의 처리 시스템을 개략적으로 나타내는 도이다.
이하, 각종 예시적 실시 형태에 대하여 설명한다.
하나의 예시적 실시 형태에 있어서, 기판의 막을 에칭하는 방법이 제공된다. 기판은 하지 영역, 막 및 마스크를 가진다. 막은 하지 영역 상에 마련되어 있다. 마스크는 막 상에 마련되어 있다. 마스크는 패터닝되어 있다. 방법은, 막에 대하여 메인 에칭을 실행하는 공정을 포함한다. 메인 에칭은 막에 대한 플라즈마 에칭이며, 하지 영역의 적어도 일부를 노출시킨다. 방법은, 메인 에칭을 실행하는 공정 후에, 적어도 마스크의 측벽면 상에 보호층을 형성하는 공정을 더 포함한다. 보호층의 재료는 막의 재료와는 상이하다. 방법은, 보호층을 형성하는 공정 후에, 막에 대한 오버 에칭을 실행하는 공정을 더 포함한다. 오버 에칭은 막에 대한 플라즈마 에칭이다.
상기 실시 형태에 따른 방법에서는, 메인 에칭에 의해 하지 영역이 노출되도록 막이 에칭된다. 메인 에칭에 의해 막에 형성되는 개구는 테이퍼 형상을 가진다. 즉, 막에 형성되는 개구의 폭은 그 상단보다 그 저부에 있어서 좁아진다. 이어서 이 방법에서는, 보호층이, 적어도 마스크의 측벽면 상에 형성된다. 이 후, 이 방법에서는, 마스크의 측벽면이 보호층에 의해 보호된 상태에서, 막의 오버 에칭이 실행된다. 즉, 이 방법에서는, 마스크의 폭의 축소가 보호층에 의해 억제된 상태에서, 막의 오버 에칭이 행해진다. 따라서, 막에 형성되는 패턴의 폭의 축소가 억제되고, 또한 막의 측벽면의 수직성이 높여진다.
하나의 예시적 실시 형태에 있어서, 기판은 제 1 영역 및 제 2 영역을 가지고 있어도 된다. 제 1 영역에 있어서의 마스크의 패턴이, 제 2 영역에 있어서의 마스크의 패턴보다 밀하게 형성되어 있어도 된다. 이 실시 형태의 방법에 의하면, 마스크의 폭의 축소가 보호층에 의해 억제된 상태에서, 막의 오버 에칭이 행해지므로, 제 1 영역에 있어서 막에 형성되는 패턴의 형상과 제 2 영역에 있어서 막에 형성되는 패턴의 형상과의 차가 저감된다.
하나의 예시적 실시 형태에 있어서, 보호층을 형성하는 공정과 오버 에칭을 실행하는 공정이 교호로 반복되어도 된다.
하나의 예시적 실시 형태에 있어서, 방법은, 보호층을 형성하는 공정 후, 오버 에칭을 실행하는 공정 전에, 플라즈마 에칭을 실행하는 공정을 더 포함하고 있어도 된다. 플라즈마 에칭은, 막에 형성된 개구를 구획 형성하는 이 막의 측벽면 상에 형성된 보호층의 영역을 제거하기 위하여 실행된다.
하나의 예시적 실시 형태에서는, 플라즈마 에칭을 실행하는 공정에 있어서의 바이어스 전력의 파워 레벨은, 메인 에칭을 실행하는 공정 및 오버 에칭을 실행하는 공정의 각각에 있어서의 바이어스 전력의 파워 레벨보다 크다. 바이어스 전력은 기판에 이온을 인입하기 위하여 공급되는 전력이다.
하나의 예시적 실시 형태에 있어서, 마스크는 유기 재료로 형성되어 있어도 된다.
하나의 예시적 실시 형태에 있어서, 막은 실리콘 함유막이어도 된다.
하나의 예시적 실시 형태에 있어서, 실리콘 함유막은 실리콘 질화막이어도 된다.
하나의 예시적 실시 형태에 있어서, 메인 에칭을 실행하는 공정의 개시부터 오버 에칭을 실행하는 공정의 종료까지의 사이, 기판은 감압된 환경 내에 유지되어도 된다.
하나의 예시적 실시 형태에 있어서, 메인 에칭을 실행하는 공정, 보호층을 형성하는 공정 및 오버 에칭을 실행하는 공정은, 단일의 플라즈마 처리 장치를 이용하여 실행되어도 된다.
하나의 예시적 실시 형태에 있어서, 보호층은 기판 상에 컨포멀하게 형성되어도 된다. 하나의 예시적 실시 형태에 있어서, 보호층은 원자층 퇴적법에 의해 형성되어도 된다.
다른 예시적 실시 형태에 있어서는, 플라즈마 처리 장치가 제공된다. 플라즈마 처리 장치는 챔버, 기판 지지기, 가스 공급부, 고주파 전원 및 제어부를 구비하다. 기판 지지기는 챔버 내에 마련되어 있다. 가스 공급부는 챔버 내에 가스를 공급하도록 구성되어 있다. 고주파 전원은 챔버 내의 가스로부터 플라즈마를 형성하기 위하여 고주파 전력을 발생시키도록 구성되어 있다. 제어부는 가스 공급부 및 고주파 전원을 제어하도록 구성되어 있다. 제어부는 기판의 막에 대하여 메인 에칭을 실행하기 위하여, 가스 공급부 및 고주파 전원을 제어하도록 구성되어 있다. 제어부는 메인 에칭 후에, 기판 상에 막의 재료와는 상이한 재료로 형성된 보호층을 형성하기 위하여, 가스 공급부 및 고주파 전원을 제어하도록 더 구성되어 있다. 제어부는 보호층이 형성된 후에, 기판의 막의 오버 에칭을 실행하기 위하여, 가스 공급부 및 고주파 전원을 제어하도록 더 구성되어 있다.
이하, 도면을 참조하여 각종 예시적 실시 형태에 대하여 상세하게 설명한다. 또한, 각 도면에서 동일 또는 상당한 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
도 1은 하나의 예시적 실시 형태에 따른 기판의 막을 에칭하는 방법의 흐름도이다. 도 1에 나타내는 방법(MT)은, 기판의 막을 에칭하기 위하여 실행된다. 도 2의 (a)는 도 1에 나타내는 방법이 적용될 수 있는 일례의 기판의 일부 확대 단면도이다. 도 2의 (a)에 나타내는 기판(W)은 하지 영역(UR), 막(EF) 및 마스크(MK)를 가진다.
막(EF)은 하지 영역(UR) 상에 마련되어 있다. 마스크(MK)는 막(EF) 상에 마련되어 있다. 마스크(MK)는 패터닝되어 있다. 즉, 마스크(MK)는 패턴(예를 들면 라인)을 가진다. 마스크(MK)는 막(EF)을 노출시키는 스페이스를 그 패턴의 주위에 제공하고 있다.
일실시 형태에 있어서, 기판(W)은 제 1 영역(R1) 및 제 2 영역(R2)을 가지고 있어도 된다. 제 1 영역(R1)에 있어서의 마스크(MK)의 패턴은, 제 2 영역(R2)에 있어서의 마스크(MK)의 패턴보다 밀하게 형성되어 있어도 된다. 즉, 제 1 영역(R1)에 있어서는, 마스크(MK)의 패턴의 폭에 대한 그 주위의 스페이스의 폭의 비율이, 제 2 영역(R2)에 있어서의 당해 비율보다 낮다. 예를 들면, 제 1 영역(R1)에 있어서의 마스크(MK)의 패턴의 주위의 스페이스의 폭은, 제 2 영역(R2)에 있어서의 마스크(MK)의 패턴의 주위의 스페이스의 폭보다 좁다.
막(EF)은, 마스크(MK)에 대하여 선택적으로 에칭되는 재료로 형성되어 있다. 막(EF)은 하지 영역(UR)에 대해서도 선택적으로 에칭되는 재료로 형성되어 있어도 된다. 막(EF)은 실리콘 함유막 또는 유기막일 수 있다. 실리콘 함유막인 막(EF)으로서는, 실리콘 질화막 또는 실리콘막(예를 들면 다결정 실리콘막)이 예시된다. 마스크(MK)는 막(EF)이 실리콘 함유막인 경우에는, 유기 재료, 아몰퍼스 카본, 금속 또는 금속 함유 물질로 형성될 수 있다. 금속 및 금속 함유 물질은 예를 들면 텅스텐, 탄탈, 티탄과 같은 금속을 포함할 수 있다. 금속 함유 물질은 금속의 질화물, 탄화물 또는 산화물을 포함할 수 있다. 하지 영역(UR)은 예를 들면 산화 실리콘으로 형성되어 있다.
방법(MT)의 실행에는 플라즈마 처리 장치가 이용된다. 도 3은 도 1에 나타내는 방법의 실행에 이용될 수 있는 일례의 플라즈마 처리 장치를 개략적으로 나타내는 도이다. 도 3에 나타내는 플라즈마 처리 장치(1)는 용량 결합형의 플라즈마 처리 장치이다. 플라즈마 처리 장치(1)는 챔버(10)를 구비하고 있다. 챔버(10)는 그 중에 내부 공간(10s)을 제공하고 있다.
챔버(10)는 챔버 본체(12)를 포함하고 있다. 챔버 본체(12)는 대략 원통 형상을 가지고 있다. 내부 공간(10s)은 챔버 본체(12)의 내측에 제공되어 있다. 챔버 본체(12)는 알루미늄과 같은 도체로 형성되어 있다. 챔버 본체(12)는 접지되어 있다. 챔버 본체(12)의 내벽면에는 내부식성을 가지는 막이 실시되어 있다. 내부식성을 가지는 막은 산화 알루미늄, 산화 이트륨과 같은 세라믹으로 형성된 막일 수 있다.
챔버 본체(12)의 측벽에는 통로(12p)가 형성되어 있다. 기판(W)은 내부 공간(10s)과 챔버(10)의 외부와의 사이에서 반송될 때에 통로(12p)를 통과한다. 통로(12p)는 게이트 밸브(12g)에 의해 개폐 가능하게 되어 있다. 게이트 밸브(12g)는 챔버 본체(12)의 측벽을 따라 마련되어 있다.
챔버 본체(12)의 저부 상에는 지지부(13)가 마련되어 있다. 지지부(13)는 절연 재료로 형성되어 있다. 지지부(13)는 대략 원통 형상을 가지고 있다. 지지부(13)는 내부 공간(10s) 내에서, 챔버 본체(12)의 저부로부터 상방으로 연장되어 있다. 지지부(13)는 기판 지지기(14)를 지지하고 있다. 기판 지지기(14)는 챔버(10) 내, 즉 내부 공간(10s) 내에서, 기판(W)을 지지하도록 구성되어 있다.
기판 지지기(14)는 하부 전극(18) 및 정전 척(20)을 가지고 있다. 하부 전극(18) 및 정전 척(20)은 챔버(10) 내에 마련되어 있다. 기판 지지기(14)는 전극 플레이트(16)를 더 가질 수 있다. 전극 플레이트(16)는 예를 들면 알루미늄과 같은 도체로 형성되어 있고, 대략 원반 형상을 가지고 있다. 하부 전극(18)은 전극 플레이트(16) 상에 마련되어 있다. 하부 전극(18)은 예를 들면 알루미늄과 같은 도체로 형성되어 있고, 대략 원반 형상을 가지고 있다. 하부 전극(18)은 전극 플레이트(16)에 전기적으로 접속되어 있다.
정전 척(20)은 하부 전극(18) 상에 마련되어 있다. 정전 척(20)의 상면 상에는 기판(W)이 배치된다. 정전 척(20)은 본체 및 전극을 가진다. 정전 척(20)의 본체는 유전체로 형성되어 있다. 정전 척(20)의 전극은 막 형상의 전극이며, 정전 척(20)의 본체 내에 마련되어 있다. 정전 척(20)의 전극은 스위치(20s)를 개재하여 직류 전원(20p)에 접속되어 있다. 정전 척(20)의 전극에 직류 전원(20p)으로부터의 전압이 인가되면, 정전 척(20)과 기판(W)과의 사이에서 정전 인력이 발생한다. 발생한 정전 인력에 의해, 기판(W)은, 정전 척(20)에 끌어당겨져, 정전 척(20)에 의해 유지된다.
기판 지지기(14) 상에는 엣지 링(FR)이 배치된다. 엣지 링(FR)은 한정되는 것은 아니지만, 실리콘, 탄화 실리콘 또는 석영으로 형성될 수 있다. 챔버(10) 내에 있어서 기판(W)의 처리가 행해질 때에는, 기판(W)은 정전 척(20) 상, 또한 엣지 링(FR)에 의해 둘러싸인 영역 내에 배치된다.
하부 전극(18)의 내부에는 유로(18f)가 마련되어 있다. 유로(18f)에는 칠러 유닛(22)으로부터 배관(22a)을 거쳐 열 교환 매체(예를 들면 냉매)가 공급된다. 칠러 유닛(22)은 챔버(10)의 외부에 마련되어 있다. 유로(18f)로 공급된 열 교환 매체는 배관(22b)을 거쳐 칠러 유닛(22)으로 되돌려진다. 플라즈마 처리 장치(1)에서는, 정전 척(20) 상에 배치된 기판(W)의 온도가, 열 교환 매체와 하부 전극(18)과의 열 교환에 의해 조정된다. 또한, 기판 지지기(14)의 내부에는 히터(예를 들면 저항 가열 소자)가 마련되어 있어도 된다. 기판(W)의 온도는 히터에 의해 조정되어도 된다.
플라즈마 처리 장치(1)는 가스 공급 라인(24)을 더 구비할 수 있다. 가스 공급 라인(24)은 전열 가스(예를 들면 He 가스)를, 정전 척(20)의 상면과 기판(W)의 이면과의 사이로 공급한다. 전열 가스는 전열 가스 공급 기구로부터 가스 공급 라인(24)으로 공급된다.
플라즈마 처리 장치(1)는 상부 전극(30)을 더 구비하고 있다. 상부 전극(30)은 기판 지지기(14)의 상방에 마련되어 있다. 상부 전극(30)은 부재(32)를 개재하여, 챔버 본체(12)의 상부에 지지되어 있다. 부재(32)는 절연성을 가지는 재료로 형성되어 있다. 상부 전극(30)과 부재(32)는 챔버 본체(12)의 상부 개구를 닫고 있다.
상부 전극(30)은 천판(34) 및 지지체(36)를 포함할 수 있다. 천판(34)의 하면은 내부 공간(10s)측의 하면이며, 내부 공간(10s)을 구획 형성하고 있다. 천판(34)은 실리콘 함유 재료로 형성되어 있다. 천판(34)은 예를 들면 실리콘 또는 탄화 실리콘으로 형성되어 있다. 천판(34)에는 복수의 가스 토출홀(34a)이 형성되어 있다. 복수의 가스 토출홀(34a)은 천판(34)을 그 판 두께 방향으로 관통하고 있다.
지지체(36)는 천판(34)을 착탈 가능하게 지지한다. 지지체(36)는 알루미늄과 같은 도전성 재료로 형성된다. 지지체(36)의 내부에는 가스 확산실(36a)이 마련되어 있다. 지지체(36)에는 복수의 가스홀(36b)이 형성되어 있다. 복수의 가스홀(36b)은 가스 확산실(36a)로부터 하방으로 연장되어 있다. 복수의 가스홀(36b)은 복수의 가스 토출홀(34a)에 각각 연통하고 있다. 지지체(36)에는 가스 도입구(36c)가 형성되어 있다. 가스 도입구(36c)는 가스 확산실(36a)에 접속하고 있다. 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 밸브군(41), 유량 제어기군(42) 및 밸브군(43)을 개재하여 가스 소스군(40)이 접속되어 있다. 가스 소스군(40), 밸브군(41), 유량 제어기군(42) 및 밸브군(43)은 가스 공급부(GS)를 구성하고 있다. 가스 소스군(40)은 복수의 가스 소스를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스는 방법(MT)에서 이용되는 복수의 가스의 소스를 포함하고 있다. 밸브군(41) 및 밸브군(43)의 각각은 복수의 개폐 밸브를 포함하고 있다. 유량 제어기군(42)은 복수의 유량 제어기를 포함하고 있다. 유량 제어기군(42)의 복수의 유량 제어기의 각각은 매스 플로우 컨트롤러 또는 압력 제어식의 유량 제어기이다. 가스 소스군(40)의 복수의 가스 소스의 각각은, 밸브군(41)의 대응의 개폐 밸브, 유량 제어기군(42)의 대응의 유량 제어기 및 밸브군(43)의 대응의 개폐 밸브를 개재하여, 가스 공급관(38)에 접속되어 있다.
플라즈마 처리 장치(1)에서는, 챔버 본체(12)의 내벽면을 따라, 실드(46)가 착탈 가능하게 마련되어 있다. 실드(46)는 지지부(13)의 외주에도 마련되어 있다. 실드(46)는 챔버 본체(12)에 플라즈마 처리의 부생물이 부착하는 것을 방지한다. 실드(46)는 예를 들면 알루미늄으로 형성된 부재의 표면에 내부식성을 가지는 막을 형성함으로써 구성된다. 내부식성을 가지는 막은 산화 이트륨과 같은 세라믹으로 형성된 막일 수 있다.
지지부(13)와 챔버 본체(12)의 측벽과의 사이에는 배플 플레이트(48)가 마련되어 있다. 배플 플레이트(48)는, 예를 들면 알루미늄으로 형성된 부재의 표면에 내부식성을 가지는 막을 형성함으로써 구성된다. 내부식성을 가지는 막은, 산화 이트륨과 같은 세라믹으로 형성된 막일 수 있다. 배플 플레이트(48)에는 복수의 관통홀이 형성되어 있다. 배플 플레이트(48)의 하방, 또한 챔버 본체(12)의 저부에는 배기구(12e)가 마련되어 있다. 배기구(12e)에는 배기관(52)을 개재하여 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 압력 조정 밸브 및 터보 분자 펌프와 같은 진공 펌프를 가지고 있다.
플라즈마 처리 장치(1)는 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)을 더 구비하고 있다. 제 1 고주파 전원(62)은 제 1 고주파 전력을 발생시키는 전원이다. 제 1 고주파 전력은, 일례에서는 플라즈마의 생성에 적합한 주파수를 가진다. 제 1 고주파 전력의 주파수는 예를 들면 27 MHz ~ 100 MHz의 범위 내의 주파수이다. 일례에 있어서, 제 1 고주파 전력의 주파수는 40 MHz일 수 있다. 제 1 고주파 전원(62)은 정합기(66)를 개재하여 상부 전극(30)에 접속되어 있다. 정합기(66)는 제 1 고주파 전원(62)의 출력 임피던스와 부하측(상부 전극(30)측)의 임피던스를 정합시키기 위한 회로를 가지고 있다. 또한, 제 1 고주파 전원(62)은 정합기(66)를 개재하여, 하부 전극(18)에 접속되어 있어도 된다.
제 2 고주파 전원(64)은 제 2 고주파 전력을 발생시키는 전원이다. 제 2 고주파 전력은 제 1 고주파 전력의 주파수보다 낮은 주파수를 가진다. 제 2 고주파 전력은 기판(W)에 이온을 인입하기 위한 바이어스용의 고주파 전력으로서 이용될 수 있다. 제 2 고주파 전력의 주파수는 예를 들면 400 kHz ~ 40.68 MHz의 범위 내의 주파수이다. 일례에 있어서, 제 2 고주파 전력의 주파수는 3.2 MHz일 수 있다. 제 2 고주파 전원(64)은 정합기(68) 및 전극 플레이트(16)를 개재하여 하부 전극(18)에 접속되어 있다. 정합기(68)는 제 2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(18)측)의 임피던스를 정합시키기 위한 회로를 가지고 있다.
플라즈마 처리 장치(1)는 제어부(MC)를 더 구비하고 있다. 제어부(MC)는 프로세서, 메모리와 같은 기억부, 입력 장치, 표시 장치, 신호의 입출력 인터페이스 등을 구비하는 컴퓨터일 수 있다. 제어부(MC)는 플라즈마 처리 장치(1)의 각 부를 제어한다. 제어부(MC)에서는 오퍼레이터가, 플라즈마 처리 장치(1)를 관리하기 위하여 커멘드의 입력 조작 등을 입력 장치를 이용하여 행할 수 있다. 또한 제어부(MC)에서는, 표시 장치에 의해, 플라즈마 처리 장치(1)의 가동 상황을 가시화하여 표시할 수 있다. 또한, 제어부(MC)의 기억부에는 제어 프로그램 및 레시피 데이터가 저장되어 있다. 제어 프로그램은 플라즈마 처리 장치(1)에서 각종 처리를 실행하기 위하여, 제어부(MC)의 프로세서에 의해 실행된다. 제어부(MC)의 프로세서가, 제어 프로그램을 실행하고, 레시피 데이터에 따라 플라즈마 처리 장치(1)의 각 부를 제어함으로써, 방법(MT)이 플라즈마 처리 장치(1)에서 실행된다.
다시 도 1을 참조하여, 방법(MT)에 대하여 상세하게 설명한다. 이하의 설명에서는, 플라즈마 처리 장치(1)를 이용하여 기판(W)에 방법(MT)이 적용되는 경우를 예로서 방법(MT)에 대하여 설명한다. 또한 이하의 설명에서는, 제어부(MC)에 의한 플라즈마 처리 장치(1)의 각 부의 제어에 대해서도 상세하게 설명한다. 또한 이하의 설명에서는, 도 1 및 도 2의 (a)에 더하여, 도 2의 (b), 도 4의 (a), 도 4의 (b) 및 도 4의 (c)를 참조한다. 도 2의 (b)는 공정(ST1)의 적용 후의 일례의 기판의 일부 확대 단면도이다. 도 4의 (a)는 공정(ST2)의 적용 후의 일례의 기판의 일부 확대 단면도이며, 도 4의 (b)는 공정(ST3)의 적용 후의 일례의 기판의 일부 확대 단면도이며, 도 4의 (c)는 공정(ST4)의 적용 후의 일례의 기판의 일부 확대 단면도이다.
도 1에 나타내는 바와 같이, 방법(MT)은 공정(ST1), 공정(ST2) 및 공정(ST4)을 포함한다. 일실시 형태에 있어서, 방법(MT)은 공정(ST3)을 더 포함하고 있어도 된다. 공정(ST3)은 공정(ST2)의 실행 후, 공정(ST4)의 실행 전에 실행된다. 일실시 형태에 있어서, 공정(ST1)의 개시부터 공정(ST4)의 종료까지의 사이, 기판(W)이 감압된 환경 내에 유지된다. 즉, 기판(W)은, 공정(ST1)의 개시부터 공정(ST4)의 종료까지의 사이, 대기에 노출되지 않는다. 일실시 형태에 있어서, 방법(MT)은, 단일의 플라즈마 처리 장치(1)를 이용하여 실행된다. 기판(W)은, 공정(ST1)의 개시부터 공정(ST4)의 종료까지의 사이, 플라즈마 처리 장치(1)의 감압된 내부 공간(10s) 내에 배치된다.
방법(MT)에서는, 기판(W)은 기판 지지기(14) 상에 배치된다. 기판(W)은 정전 척(20)에 의해 유지된다. 방법(MT)에서는, 먼저 공정(ST1)이 실행된다. 공정(ST1)에서는, 막(EF)에 대한 메인 에칭이 실행된다. 메인 에칭은, 도 2의 (b)에 나타내는 바와 같이, 막(EF)에 대한 플라즈마 에칭이며, 하지 영역(UR)의 적어도 일부를 노출시킨다.
공정(ST1)에서는, 막(EF)의 에칭을 위하여, 챔버(10) 내에서 처리 가스로부터 플라즈마가 생성된다. 막(EF)은, 생성된 플라즈마로부터의 화학종에 의해 에칭된다. 막(EF)이 실리콘 질화막인 경우에는, 공정(ST1)에서 이용되는 처리 가스는, 하이드로 플루오르카본 가스(예를 들면, CH3F)를 포함한다. 막(EF)이 실리콘막인 경우에는, 공정(ST1)에서 이용되는 처리 가스는, 할로겐 함유 가스를 포함한다. 할로겐 함유 가스는 예를 들면 HBr 가스 및 Cl2 가스 중 적어도 하나이다. 막(EF)이 유기막인 경우에는, 공정(ST1)에서 이용되는 처리 가스는, 예를 들면 산소 함유 가스이다. 산소 함유 가스는 산소 가스(O2 가스), 일산화탄소 가스, 이산화탄소 가스 또는 이들 가스 중 둘 이상의 가스의 혼합 가스이다. 막(EF)이 유기막인 경우에는, 공정(ST1)에서 이용되는 처리 가스는, 질소 가스(N2 가스)와 수소 가스(H2 가스)의 혼합 가스여도 된다.
공정(ST1)의 실행을 위하여, 제어부(MC)는 처리 가스를 챔버(10) 내로 공급하도록, 가스 공급부(GS)를 제어한다. 공정(ST1)의 실행을 위하여, 제어부(MC)는 챔버(10) 내의 압력을 지정된 압력으로 제어하도록, 배기 장치(50)를 제어한다. 공정(ST1)의 실행을 위하여, 제어부(MC)는 제 1 고주파 전력을 공급하도록, 제 1 고주파 전원(62)을 제어한다. 또한, 공정(ST1)의 실행을 위하여, 제어부(MC)는 제 2 고주파 전력을 공급하도록, 제 2 고주파 전원(64)을 제어한다.
도 2의 (b)에 나타내는 바와 같이, 공정(ST1)의 메인 에칭에 의해 막(EF)에 형성되는 개구는 테이퍼 형상을 가진다. 즉, 공정(ST1)의 메인 에칭에 의해 막(EF)에 형성되는 개구의 폭은 그 상단보다 그 저부에 있어서 좁다.
방법(MT)에서는 이어서 공정(ST2)이 실행된다. 공정(ST2)은, 공정(ST1) 후에 실행된다. 공정(ST2)에서는 보호층(PL)이, 적어도 마스크(MK)의 측벽면 상에 형성된다. 일실시 형태의 공정(ST2)에서는, 도 4의 (a)에 나타내는 바와 같이, 보호층(PL)은 기판(W) 상에 컨포멀하게 형성되어도 된다. 보호층(PL)의 재료는 막(EF)의 재료와는 상이하다. 보호층(PL)의 재료는 예를 들면 산화 실리콘이다. 공정(ST2)에 있어서 보호층(PL)을 형성하기 위하여, 제어부(MC)는 제 1 고주파 전원(62) 및 제 2 고주파 전원(64) 중 적어도 일방 그리고 가스 공급부(GS)를 제어한다.
보호층(PL)의 성막 방법은 한정되는 것은 아니지만, 예를 들면 원자층 퇴적법이다. 원자층 퇴적법은 제 1 영역(R1) 및 제 2 영역(R2)의 쌍방 상에 균일한 보호층(PL)을 형성하기 위하여 이용될 수 있다. 도 5는 도 1에 나타내는 방법의 공정(ST2)의 일례의 흐름도이다. 도 5에 나타내는 예에 있어서, 공정(ST2)은 공정(ST21) 및 공정(ST23)을 포함한다. 공정(ST2)은 공정(ST22) 및 공정(ST24)을 더 포함하고 있어도 된다.
공정(ST21)에서는, 기판(W)에 제 1 가스가 공급된다. 제 1 가스는 전구체 가스를 포함한다. 제 1 가스는 불활성 가스와 같은 캐리어 가스를 더 포함하고 있어도 된다. 전구체 가스는 아미노실란계 가스일 수 있다. 아미노실란계 가스로서는, 아미노기의 수가 비교적 적은 분자 구조를 가지는 것이 이용될 수 있다. 아미노실란계 가스로서는, 예를 들면 모노아미노실란(H3-Si-R(R은 유기를 포함하고 있고 치환되어 있어도 좋은 아미노기))이 이용된다. 상기의 아미노실란계 가스는, 1 ~ 3 개의 규소 원자를 가질 수 있는 아미노실란 또는 1 ~ 3 개의 아미노기를 가지는 아미노실란을 포함할 수 있다. 1 ~ 3 개의 규소 원자를 가지는 아미노실란은, 1 ~ 3 개의 아미노기를 가지는 모노실란(모노아미노실란), 1 ~ 3 개의 아미노기를 가지는 디실란, 또는 1 ~ 3 개의 아미노기를 가지는 트리실란일 수 있다. 또한 상기의 아미노실란은 치환되어 있어도 되는 아미노기를 가질 수 있다. 또한 상기의 아미노기는, 메틸기, 에틸기, 프로필기 및 부틸기 중 어느 하나에 의해 치환될 수 있다. 또한 상기의 메틸기, 에틸기, 프로필기 또는 부틸기는 할로겐에 의해 치환될 수 있다.
공정(ST21)의 실행을 위하여, 제어부(MC)는 챔버(10) 내에 제 1 가스를 공급하도록, 가스 공급부(GS)를 제어한다. 공정(ST21)의 실행을 위하여, 제어부(MC)는 챔버(10) 내의 압력을 지정된 압력으로 제어하도록, 배기 장치(50)를 제어한다. 일실시 형태의 공정(ST21)에서는, 플라즈마는 생성되지 않아도 된다. 따라서 일실시 형태의 공정(ST21)에서는, 제 1 고주파 전력 및 제 2 고주파 전력은 공급되지 않아도 된다.
공정(ST21)에서는, 제 1 가스에 포함되는 분자가 반응 전구체로서 기판(W)의 표면에 부착한다. 제 1 가스에 포함되는 분자는, 화학 결합에 기초하는 화학 흡착에 의해 기판(W)의 표면에 부착한다.
공정(ST22)은 공정(ST21)과 공정(ST23) 사이에서 실행된다. 공정(ST22)에서는, 내부 공간(10s)의 퍼지가 행해진다. 즉, 챔버(10) 내의 제 1 가스가 배기된다. 공정(ST22)에서는, 불활성 가스가 챔버(10) 내에 공급되어도 된다. 공정(ST22)의 실행을 위하여, 제어부(MC)는 배기 장치(50)를 작동시킨다. 공정(ST22)의 실행을 위하여, 제어부(MC)는 불활성 가스를 챔버(10) 내에 공급하도록, 가스 공급부(GS)를 제어해도 된다. 공정(ST22)에서는, 기판(W) 상에 과잉으로 부착하고 있는 분자가 제거된다.
이어지는 공정(ST23)에서는, 챔버(10) 내에서 제 2 가스로부터 플라즈마가 생성된다. 제 2 가스는 산소 함유 가스를 포함한다. 산소 함유 가스는, 예를 들면 산소 가스(O2 가스), 일산화탄소 가스, 이산화탄소 가스 또는 이들 가스 중 둘 이상의 가스의 혼합 가스이다. 공정(ST2)에서는, 플라즈마로부터의 화학종과 반응 전구체와의 반응에 의해, 산화 실리콘의 단분자층이 형성된다.
공정(ST23)의 실행을 위하여, 제어부(MC)는 제 2 가스를 챔버(10) 내에 공급하도록, 가스 공급부(GS)를 제어한다. 공정(ST23)의 실행을 위하여, 제어부(MC)는 챔버(10) 내의 압력을 지정된 압력으로 제어하도록, 배기 장치(50)를 제어한다. 공정(ST23)의 실행을 위하여, 제어부(MC)는 제 1 고주파 전력을 공급하도록, 제 1 고주파 전원(62)을 제어한다. 혹은 또는 이에 더하여, 공정(ST23)의 실행을 위하여, 제어부(MC)는 제 2 고주파 전력을 공급하도록, 제 2 고주파 전원(64)을 제어한다.
공정(ST24)은 공정(ST23) 후에 실행된다. 공정(ST24)은 공정(ST22)과 동일한 공정이다.
공정(ST21) 및 공정(ST23) 또는 공정(ST21) ~ 공정(ST24)을 포함하는 시퀀스는, 필요로 하는 보호층(PL)의 두께에 따라 1 회 이상 실행된다. 시퀀스가 복수 회 실행되는 경우, 즉 시퀀스가 반복되는 경우에는, 공정(ST2)은 공정(ST25)을 더 포함한다. 공정(ST25)에서는, 정지 조건이 충족되는지 여부가 판정된다. 정지 조건은 시퀀스의 반복 횟수가 정해진 횟수에 달하고 있는 경우에 충족된다. 공정(ST25)에 있어서 정지 조건이 충족되지 않은 것으로 판정되면, 시퀀스가 다시 실행된다. 한편, 공정(ST25)에 있어서, 정지 조건이 충족되어 있는 것으로 판정되면, 공정(ST2)이 종료된다.
상술한 바와 같이, 공정(ST3)은 공정(ST2)의 실행 후, 공정(ST4)의 실행 전에, 실행된다. 또한, 공정(ST2) 후, 공정(ST3)을 실행하지 않고, 공정(ST4)이 실행되어도 된다.
공정(ST3)에서는, 플라즈마 에칭이 실행된다. 공정(ST3)의 플라즈마 에칭은, 측벽면(SWS) 상에 형성된 보호층(PL)의 영역을 제거하기 위하여 실행된다. 측벽면(SWS)은 막(EF)의 측벽면이며, 공정(ST1)의 메인 에칭으로 형성된 개구를 구획 형성하고 있다. 공정(ST3)에서는, 챔버(10) 내에서 처리 가스로부터 플라즈마가 형성된다. 처리 가스는 예를 들면 플루오르카본 가스(예를 들면 CF4 가스)를 포함한다. 처리 가스는 불활성 가스를 더 포함하고 있어도 된다. 불활성 가스는 아르곤 가스와 같은 희가스일 수 있다.
공정(ST3)에서는, 생성된 플라즈마로부터의 활성종에 의해, 보호층(PL)이 부분적으로 제거된다. 공정(ST3)의 플라즈마 에칭은 이방성(異方性) 에칭이며, 수직인 면(예를 들면 마스크(MK)의 측벽면) 상에서 연장되어 있는 보호층(PL)의 영역을 남기도록, 보호층(PL)의 다른 영역을 에칭한다. 구체적으로, 도 4의 (b)에 나타내는 바와 같이, 공정(ST3)의 플라즈마 에칭에 의해, 마스크(MK)의 상면 상 및 막(EF)의 측벽면(SWS) 상에서 연장되어 있는 보호층(PL)의 영역이 제거된다.
공정(ST3)의 실행을 위하여, 제어부(MC)는 처리 가스를 챔버(10) 내에 공급하도록, 가스 공급부(GS)를 제어한다. 공정(ST3)의 실행을 위하여, 제어부(MC)는 챔버(10) 내의 압력을 지정된 압력으로 제어하도록, 배기 장치(50)를 제어한다. 공정(ST3)의 실행을 위하여, 제어부(MC)는 제 1 고주파 전력을 공급하도록, 제 1 고주파 전원(62)을 제어한다. 공정(ST3)의 실행을 위하여, 제어부(MC)는 제 2 고주파 전력을 공급하도록, 제 2 고주파 전원(64)을 제어한다.
일실시 형태에 있어서, 공정(ST3)에서 공급되는 바이어스 전력, 즉 제 2 고주파 전력의 파워 레벨은, 공정(ST1) 및 공정(ST4)에서 공급되는 제 2 고주파 전력의 파워 레벨보다 커도 된다. 이 실시 형태에 따르면, 공정(ST3)의 플라즈마 에칭의 이방성을 향상시켜, 막(EF)의 측벽면(SWS) 상에서 연장되어 있는 보호층(PL)의 영역을 효율적으로 제거하는 것이 가능해진다.
공정(ST4)은 공정(ST2) 또는 공정(ST3) 후에 실행된다. 공정(ST4)에서는, 막(EF)에 대한 오버 에칭이 실행된다. 오버 에칭은 막(EF)에 대한 플라즈마 에칭이다. 오버 에칭은, 도 4의 (c)에 나타내는 바와 같이 막(EF)의 측벽면(SWS)의 형상을 그 수직성을 높이도록 보정한다.
공정(ST4)에서는, 막(EF)에 대한 오버 에칭을 위하여, 챔버(10) 내에서 처리 가스로부터 플라즈마가 생성된다. 막(EF)은, 생성된 플라즈마로부터의 화학종에 의해 에칭된다. 공정(ST4)에서는, 공정(ST1)의 처리 가스와 동일한 처리 가스가 이용될 수 있다. 막(EF)이 실리콘 질화막인 경우에는, 공정(ST4)에서 이용되는 처리 가스는, 하이드로 플루오르카본 가스(예를 들면, CH3F)를 포함한다. 막(EF)이 실리콘막인 경우에는, 공정(ST4)에서 이용되는 처리 가스는 할로겐 함유 가스를 포함한다. 할로겐 함유 가스는 예를 들면 HBr 가스 및 Cl2 가스 중 적어도 하나이다. 막(EF)이 유기막인 경우에는, 공정(ST4)에서 이용되는 처리 가스는, 예를 들면 산소 함유 가스이다. 산소 함유 가스는 산소 가스(O2 가스), 일산화탄소 가스, 이산화탄소 가스 또는 이들 가스 중 둘 이상의 가스의 혼합 가스이다. 막(EF)이 유기막인 경우에는, 공정(ST4)에서 이용되는 처리 가스는 질소 가스(N2 가스)와 수소 가스(H2 가스)의 혼합 가스여도 된다.
공정(ST4)의 실행을 위하여, 제어부(MC)는 처리 가스를 챔버(10) 내에 공급하도록, 가스 공급부(GS)를 제어한다. 공정(ST4)의 실행을 위하여, 제어부(MC)는 챔버(10) 내의 압력을 지정된 압력으로 제어하도록, 배기 장치(50)를 제어한다. 공정(ST4)의 실행을 위하여, 제어부(MC)는 제 1 고주파 전력을 공급하도록, 제 1 고주파 전원(62)을 제어한다. 또한, 공정(ST4)의 실행을 위하여, 제어부(MC)는 제 2 고주파 전력을 공급하도록, 제 2 고주파 전원(64)을 제어한다.
일실시 형태에 있어서, 공정(ST2) ~ 공정(ST4)을 포함하는 시퀀스가 1 회 이상 실행되어도 된다. 즉, 공정(ST2) 및 공정(ST4)은 교호로 반복되어도 된다. 시퀀스가 복수 회 실행되는 경우, 즉 시퀀스가 반복되는 경우에는, 방법(MT)은 공정(ST5)을 포함한다. 공정(ST5)에서는, 정지 조건이 충족되는지 여부가 판정된다. 정지 조건은, 시퀀스의 반복 횟수가 정해진 횟수에 달하고 있는 경우에 충족된다. 공정(ST5)에서 정지 조건이 충족되지 않은 것으로 판정되면, 시퀀스가 다시 실행된다. 한편, 공정(ST5)에서, 정지 조건이 충족되어 있는 것으로 판정되면, 방법(MT)이 종료된다.
방법(MT)에서는, 공정(ST1)에서 막(EF)에 대한 메인 에칭이 실행된 후에, 보호층(PL)이, 적어도 마스크(MK)의 측벽면 상에 형성된다. 이 후, 방법(MT)에서는, 마스크(MK)의 측벽면이 보호층(PL)에 의해 보호된 상태에서, 막(EF)의 오버 에칭이 실행된다. 즉, 방법(MT)에서는, 마스크(MK)의 폭의 축소가 보호층(PL)에 의해 억제된 상태에서, 막(EF)의 오버 에칭이 행해진다. 따라서, 막(EF)에 형성되는 패턴의 폭의 축소가 억제되고, 또한 막(EF)의 측벽면의 수직성이 높여진다.
일실시 형태에 있어서는, 기판(W)은, 상술한 제 1 영역(R1) 및 제 2 영역(R2)을 가진다. 방법(MT)에서는, 마스크(MK)의 폭의 축소가 보호층(PL)에 의해 억제된 상태에서, 막(EF)의 오버 에칭이 행해진다. 따라서, 방법(MT)에 의하면, 제 1 영역(R1)에 있어서 막(EF)에 형성되는 패턴의 형상과 제 2 영역(R2)에 있어서 막(EF)에 형성되는 패턴의 형상과의 차가 저감된다.
이하, 도 6을 참조한다. 도 6은 도 1에 나타내는 방법의 실행에 이용될 수 있는 일례의 처리 시스템을 개략적으로 나타내는 도이다. 방법(MT)은 공정(ST1) ~ 공정(ST4) 중 적어도 하나는, 다른 공정에서 이용되는 장치와는 상이한 장치를 이용하여 실행되어도 된다. 혹은, 공정(ST1) ~ 공정(ST4)은 각각, 서로 상이한 장치를 이용하여 실행되어도 된다. 도 6에 나타내는 처리 시스템(PS)은, 이러한 경우에 있어서 방법(MT)의 실행을 위하여 이용될 수 있다.
도 6에 나타내는 처리 시스템(PS)은, 대(臺)(2a ~ 2d), 용기(4a ~ 4d), 로더 모듈(LM), 얼라이너(AN), 로드록 모듈(LL1, LL2), 프로세스 모듈(PM1 ~ PM6), 반송 모듈(TF) 및 제어부(MC)를 구비하고 있다. 또한, 처리 시스템(PS)에 있어서의 대의 개수, 용기의 개수, 로드록 모듈의 개수는 두 개 이상의 임의의 개수일 수 있다. 또한, 프로세스 모듈의 개수는 2 이상의 임의의 개수일 수 있다.
대(2a ~ 2d)는 로더 모듈(LM)의 하나의 외연을 따라 배열되어 있다. 용기(4a ~ 4d)는 각각, 대(2a ~ 2d) 상에 탑재되어 있다. 용기(4a ~ 4d)의 각각은 예를 들면 FOUP(Front Opening Unified Pod)이라고 칭해지는 용기이다. 용기(4a ~ 4d)의 각각은 그 내부에 기판(W)을 수용하도록 구성되어 있다.
로더 모듈(LM)은 챔버를 가진다. 로더 모듈(LM)의 챔버 내의 압력은 대기압으로 설정된다. 로더 모듈(LM)의 챔버 내에는 반송 장치(TU1)가 마련되어 있다. 반송 장치(TU1)는 예를 들면 다관절 로봇이며, 제어부(MC)에 의해 제어된다. 반송 장치(TU1)는 용기(4a ~ 4d)의 각각과 얼라이너(AN)와의 사이, 얼라이너(AN)와 로드록 모듈(LL1 ~ LL2)의 각각과의 사이, 로드록 모듈(LL1 ~ LL2)의 각각과 용기(4a ~ 4d)의 각각과의 사이에서 기판(W)을 반송하도록 구성되어 있다. 얼라이너(AN)는 로더 모듈(LM)에 접속되어 있다. 얼라이너(AN)는 기판(W)의 위치의 조정(위치의 교정)을 행하도록 구성되어 있다.
로드록 모듈(LL1) 및 로드록 모듈(LL2)의 각각은 로더 모듈(LM)과 반송 모듈(TF)의 사이에 마련되어 있다. 로드록 모듈(LL1) 및 로드록 모듈(LL2)의 각각은 예비 감압실을 제공하고 있다.
반송 모듈(TF)은 로드록 모듈(LL1) 및 로드록 모듈(LL2)에 게이트 밸브를 개재하여 접속되어 있다. 반송 모듈(TF)은 감압 가능한 반송 챔버(TC)를 가지고 있다. 반송 챔버(TC) 내에는 반송 장치(TU2)가 마련되어 있다. 반송 장치(TU2)는 예를 들면 다관절 로봇이며, 제어부(MC)에 의해 제어된다. 반송 장치(TU2)는 로드록 모듈(LL1 ~ LL2)의 각각과 프로세스 모듈(PM1 ~ PM6)의 각각과의 사이, 및, 프로세스 모듈(PM1 ~ PM6) 중 임의의 두 개의 프로세스 모듈의 사이에 있어서 기판(W)을 반송하도록 구성되어 있다.
프로세스 모듈(PM1 ~ PM6)의 각각은 전용의 기판 처리를 행하도록 구성된 처리 장치이다. 프로세스 모듈(PM1 ~ PM6) 중 하나 이상의 프로세스 모듈은, 플라즈마 처리 장치(1)와 같은 플라즈마 처리 장치일 수 있다. 공정(ST1), 공정(ST3) 및 공정(ST4)은 플라즈마 처리 장치인 하나 이상의 프로세스 모듈을 이용하여 실행될 수 있다. 프로세스 모듈(PM1 ~ PM6) 중 다른 프로세스 모듈은 공정(ST2)의 실행에 이용되는 성막 장치일 수 있다.
처리 시스템(PS)에 있어서, 제어부(MC)는 처리 시스템(PS)의 각 부를 제어하도록 구성되어 있다. 이 처리 시스템(PS)은 프로세스 모듈 사이에서 기판(W)을 대기에 접촉시키지 않고 반송할 수 있다. 따라서, 이 처리 시스템(PS)에 의하면, 공정(ST1)의 개시부터 공정(ST4)의 종료까지의 사이, 기판(W)을 대기에 노출시키지 않고, 방법(MT)을 실행할 수 있다.
이상, 각종 예시적 실시 형태에 대하여 설명했지만, 상술한 예시적 실시 형태에 한정되지 않고, 다양한 생략, 치환 및 변경이 이루어져도 된다. 또한, 상이한 실시 형태에 있어서의 요소를 조합하여 다른 실시 형태를 형성하는 것이 가능하다.
예를 들면, 방법(MT)의 실행에는, 용량 결합형과는 상이한 타입의 플라즈마 처리 장치가 이용되어도 된다. 예를 들면, 방법(MT)의 실행에는, 유도 결합형의 플라즈마 처리 장치 또는 마이크로파와 같은 표면파에 의해 플라즈마를 생성하는 플라즈마 처리 장치가 이용되어도 된다.
이상의 설명으로부터, 본 개시의 각종 실시 형태는 설명의 목적으로 본 명세서에서 설명되어 있고, 본 개시의 범위 및 주지로부터 일탈하지 않고 각종 변경을 할 수 있는 것이 이해될 것이다. 따라서, 본 명세서에 개시한 각종 실시 형태는 한정하는 것을 의도하고 있지 않고, 진정한 범위와 주지는 첨부한 특허 청구의 범위에 의해 나타난다.

Claims (14)

  1. 기판의 막을 에칭하는 방법으로서,
    상기 기판은, 하지 영역, 상기 하지 영역 상에 마련된 상기 막, 및 상기 막 상에 마련된 마스크를 가지고, 상기 마스크는 패터닝되어 있고,
    상기 방법은,
    상기 막에 대하여 메인 에칭을 실행하는 공정이며, 상기 메인 에칭은 상기 막에 대한 플라즈마 에칭이며 상기 하지 영역의 적어도 일부를 노출시키는, 상기 공정과,
    메인 에칭을 실행하는 상기 공정 후에, 적어도 상기 마스크의 측벽면 상에 보호층을 형성하는 공정이며, 상기 보호층의 재료는 상기 막의 재료와 상이한, 상기 공정과,
    보호층을 형성하는 상기 공정 후에, 상기 막에 대한 오버 에칭을 실행하는 공정이며, 상기 오버 에칭은 상기 막에 대한 플라즈마 에칭인, 상기 공정
    을 포함하는 방법.
  2. 제 1 항에 있어서,
    상기 메인 에칭은 상기 막에 테이퍼 형상을 가지는 개구를 형성하고,
    상기 오버 에칭은 상기 개구를 구획 형성하는 상기 막의 측벽면의 형상을 그 수직성을 높이도록 보정하는,
    방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기판은 제 1 영역 및 제 2 영역을 가지고,
    상기 제 1 영역에 있어서의 상기 마스크의 패턴이 상기 제 2 영역에 있어서의 상기 마스크의 패턴보다 밀하게 형성되어 있는,
    방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    보호층을 형성하는 상기 공정과 오버 에칭을 실행하는 상기 공정이 교호로 반복되는, 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    보호층을 형성하는 상기 공정 후 오버 에칭을 실행하는 상기 공정 전에, 상기 막에 형성된 개구를 구획 형성하는 상기 막의 측벽면 상에 형성된 보호층의 영역을 제거하도록, 플라즈마 에칭을 실행하는 공정을 더 포함하는, 방법.
  6. 제 4 항에 있어서,
    플라즈마 에칭을 실행하는 상기 공정에 있어서 상기 기판에 이온을 인입하기 위한 바이어스 전력의 파워 레벨은, 메인 에칭을 실행하는 상기 공정 및 오버 에칭을 실행하는 상기 공정의 각각에 있어서 상기 기판에 이온을 인입하기 위한 바이어스 전력의 파워 레벨보다 큰, 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 마스크는 유기 재료로 형성되어 있는, 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 막은 실리콘 함유막인, 방법.
  9. 제 8 항에 있어서,
    상기 실리콘 함유막은 실리콘 질화막인, 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    메인 에칭을 실행하는 상기 공정의 개시부터 오버 에칭을 실행하는 상기 공정의 종료까지의 사이, 상기 기판은 감압된 환경 내에 유지되는, 방법.
  11. 제 10 항에 있어서,
    메인 에칭을 실행하는 상기 공정, 보호층을 형성하는 상기 공정 및 오버 에칭을 실행하는 상기 공정은, 단일의 플라즈마 처리 장치를 이용하여 실행되는, 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 보호층은 상기 기판 상에 컨포멀하게 형성되는, 방법.
  13. 제 12 항에 있어서,
    상기 보호층은 원자층 퇴적법에 의해 형성되는, 방법.
  14. 챔버와,
    상기 챔버 내에 마련된 기판 지지기와,
    상기 챔버 내에 가스를 공급하도록 구성된 가스 공급부와,
    상기 챔버 내의 가스로부터 플라즈마를 형성하기 위하여 고주파 전력을 발생시키도록 구성된 고주파 전원과,
    상기 가스 공급부 및 상기 고주파 전원을 제어하도록 구성된 제어부
    를 구비하고,
    상기 제어부는,
    기판의 막에 대하여 메인 에칭을 실행하기 위하여, 상기 가스 공급부 및 상기 고주파 전원을 제어하고,
    상기 메인 에칭 후에, 상기 기판 상에 상기 막의 재료와는 상이한 재료로 형성된 보호층을 형성하기 위하여, 상기 가스 공급부 및 상기 고주파 전원을 제어하고,
    상기 보호층이 형성된 후에, 상기 기판의 상기 막의 오버 에칭을 실행하기 위하여, 상기 가스 공급부 및 상기 고주파 전원을 제어하도록 구성되어 있는, 플라즈마 처리 장치.
KR1020200033907A 2019-03-20 2020-03-19 막을 에칭하는 방법 및 플라즈마 처리 장치 KR20200113170A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019053348A JP7220603B2 (ja) 2019-03-20 2019-03-20 膜をエッチングする方法及びプラズマ処理装置
JPJP-P-2019-053348 2019-03-20

Publications (1)

Publication Number Publication Date
KR20200113170A true KR20200113170A (ko) 2020-10-06

Family

ID=72514676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200033907A KR20200113170A (ko) 2019-03-20 2020-03-19 막을 에칭하는 방법 및 플라즈마 처리 장치

Country Status (5)

Country Link
US (2) US11404282B2 (ko)
JP (1) JP7220603B2 (ko)
KR (1) KR20200113170A (ko)
CN (1) CN111725062B (ko)
TW (1) TWI840524B (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006706A (ja) 2016-07-08 2018-01-11 東京エレクトロン株式会社 被処理体を処理する方法
JP2018037453A (ja) 2016-08-29 2018-03-08 東京エレクトロン株式会社 被処理体を処理する方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5918126A (en) * 1997-02-25 1999-06-29 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit having devices arranged with different device densities using a bias differential to form devices with a uniform size
JP3760843B2 (ja) 2001-11-16 2006-03-29 三菱電機株式会社 半導体装置の製造方法
US7977390B2 (en) * 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
JP4672318B2 (ja) 2004-09-22 2011-04-20 東京エレクトロン株式会社 エッチング方法
US7405162B2 (en) 2004-09-22 2008-07-29 Tokyo Electron Limited Etching method and computer-readable storage medium
JP4509842B2 (ja) * 2005-03-30 2010-07-21 東京エレクトロン株式会社 エッチング方法、エッチング装置、コンピュータプログラム及びコンピュータ記憶媒体
JP2007059806A (ja) 2005-08-26 2007-03-08 Toshiba Corp ドライエッチング方法及びフォトマスクの製造方法
JP2008010692A (ja) 2006-06-30 2008-01-17 Hitachi High-Technologies Corp ドライエッチング方法
US8153527B2 (en) * 2008-10-13 2012-04-10 Globalfoundries Singapore Pte. Ltd. Method for reducing sidewall etch residue
JP2012182474A (ja) * 2012-04-26 2012-09-20 Tokyo Electron Ltd 半導体装置の製造方法及び記憶媒体
JP2014086500A (ja) * 2012-10-22 2014-05-12 Tokyo Electron Ltd 銅層をエッチングする方法、及びマスク
JP2014150149A (ja) 2013-01-31 2014-08-21 Ulvac Japan Ltd エッチング方法及びエッチング装置
JP2015084396A (ja) * 2013-09-19 2015-04-30 東京エレクトロン株式会社 エッチング方法
JP6059165B2 (ja) * 2014-02-19 2017-01-11 東京エレクトロン株式会社 エッチング方法、及びプラズマ処理装置
JP6334296B2 (ja) * 2014-07-04 2018-05-30 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6366454B2 (ja) * 2014-10-07 2018-08-01 東京エレクトロン株式会社 被処理体を処理する方法
US10170324B2 (en) * 2014-12-04 2019-01-01 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
JP6502160B2 (ja) * 2015-05-11 2019-04-17 東京エレクトロン株式会社 被処理体を処理する方法
JP2017135240A (ja) 2016-01-27 2017-08-03 パナソニック株式会社 エピタキシャル基板の製造方法
JP6757624B2 (ja) * 2016-08-12 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
JP2018157188A (ja) * 2017-03-15 2018-10-04 東京エレクトロン株式会社 被加工物を処理する方法
CN108615681B (zh) * 2018-03-20 2020-11-06 长江存储科技有限责任公司 刻蚀方法
US11127847B2 (en) * 2019-05-16 2021-09-21 Vanguard International Semiconductor Corporation Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006706A (ja) 2016-07-08 2018-01-11 東京エレクトロン株式会社 被処理体を処理する方法
JP2018037453A (ja) 2016-08-29 2018-03-08 東京エレクトロン株式会社 被処理体を処理する方法

Also Published As

Publication number Publication date
US12217973B2 (en) 2025-02-04
CN111725062B (zh) 2024-04-05
JP2020155616A (ja) 2020-09-24
JP7220603B2 (ja) 2023-02-10
US11404282B2 (en) 2022-08-02
TW202040689A (zh) 2020-11-01
TWI840524B (zh) 2024-05-01
US20220336224A1 (en) 2022-10-20
US20200303203A1 (en) 2020-09-24
CN111725062A (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
US11664236B2 (en) Method of etching film and plasma processing apparatus
US11594422B2 (en) Film etching method for etching film
US20230215707A1 (en) Method for etching film and plasma processing apparatus
US10811274B2 (en) Etching method and plasma processing apparatus
KR20210032904A (ko) 실리콘 산화막을 에칭하는 방법 및 플라즈마 처리 장치
JP2021106212A (ja) エッチング方法、基板処理装置、及び基板処理システム
US20220122802A1 (en) Etching method, plasma processing apparatus, and processing system
TWI840524B (zh) 蝕刻基板之膜之方法及電漿處理裝置
KR20210097045A (ko) 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템
KR20210097044A (ko) 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템
JP7577546B2 (ja) 基板処理方法及びプラズマ処理装置
US20220068629A1 (en) Substrate processing method and plasma processing apparatus

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200319

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20221220

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20200319

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240627

Patent event code: PE09021S01D