Nothing Special   »   [go: up one dir, main page]

KR20200095210A - 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치 - Google Patents

반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20200095210A
KR20200095210A KR1020190013019A KR20190013019A KR20200095210A KR 20200095210 A KR20200095210 A KR 20200095210A KR 1020190013019 A KR1020190013019 A KR 1020190013019A KR 20190013019 A KR20190013019 A KR 20190013019A KR 20200095210 A KR20200095210 A KR 20200095210A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
layer
semiconductor light
type semiconductor
Prior art date
Application number
KR1020190013019A
Other languages
English (en)
Inventor
조병권
김정훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020190013019A priority Critical patent/KR20200095210A/ko
Priority to EP19913545.0A priority patent/EP3918644B1/en
Priority to PCT/KR2019/015820 priority patent/WO2020159046A1/en
Priority to US16/691,113 priority patent/US11233169B2/en
Publication of KR20200095210A publication Critical patent/KR20200095210A/ko
Priority to US17/550,743 priority patent/US11978821B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/2949—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 실시 예에 따른 반도체 발광 소자는, n형 반도체층, 상기 n형 반도체층 상의 제1 영역에 형성되는 p형 반도체층, 상기 p형 반도체층 상에 형성되는 p형 전극, 상기 n형 반도체층 상의 상기 제1 영역과 다른 제2 영역에 형성되는 n형 전극, 및 상기 n형 반도체층의 하부에 형성되는 자성층을 포함한다.

Description

반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치 {SEMICONDUCTOR LIGHT EMITTING DEVICE, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 반도체 발광 소자와 이의 제조 방법, 및 상기 반도체 발광 소자를 포함하는 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liguid Crystal Display)와 AMOLED(Active Matrix Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 존재하고, AMOLED의 경우에 수명이 짧고, 양산 수율이 좋지 않다는 취약점이 존재한다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 디스플레이를 구현하여, 상기의 문제점을 해결하는 방안이 제시될 수 있다. 이러한 발광 다이오드는 필라멘트 기반의 발광소자에 비해 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성, 및 높은 진동 저항 등의 다양한 장점을 갖는다.
한편, 반도체 발광 소자를 이용한 디스플레이의 경우 화소들 각각에 해당하는 반도체 발광 소자를 기판에 결합하여야 하므로, 대화면 고화소 디스플레이의 구현이 상대적으로 어려울 수 있다. 따라서, 최근에는 전자기장을 이용한 자가조립 방식으로 반도체 발광 소자가 기판에 결합되는 제조방법이 개발되고 있다.
이 경우, 반도체 발광 소자 내에는, 자성체가 포함되는 자성층이 형성될 수 있다. 종래의 경우 자성층은 반도체 발광 소자에 N형 전극(또는 P형 전극)을 형성할 때 추가로 삽입되었다. 다만, 자성층은 광 반사율이 낮으므로, 반도체 발광 소자의 발광 시 광 추출 효율을 저하시키는 문제가 발생할 수 있다.
본 발명이 해결하고자 하는 과제는, 자성층을 갖는 반도체 발광 소자의 광 추출 효율을 극대화할 수 있는 구조 및 상기 반도체 발광 소자의 제조 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 반도체 발광 소자는, n형 반도체층, 상기 n형 반도체층 상의 제1 영역에 형성되는 p형 반도체층, 상기 p형 반도체층 상에 형성되는 p형 전극, 상기 n형 반도체층 상의 상기 제1 영역과 다른 제2 영역에 형성되는 n형 전극, 및 상기 n형 반도체층의 하부에 형성되는 자성층을 포함한다.
상기 반도체 발광 소자는, 상기 n형 반도체층과 상기 자성층 사이에 형성되는 반사층을 더 포함할 수 있다.
실시 예에 따라, 상기 n형 반도체층과 상기 반사층 각각은, 서로 맞닿은 면이 비평면으로 형성될 수 있다.
실시 예에 따라, 상기 반도체 발광 소자는 상기 n형 반도체층과 상기 반사층 사이에 형성되는 제1 접착 부재, 및 상기 반사층과 상기 자성층 사이에 형성되는 제2 접착 부재를 더 포함할 수 있다. 상기 제1 접착 부재 및 제2 접착 부재는 크롬 및 티타늄 중 적어도 하나로 형성될 수 있다.
실시 예에 따라, 상기 p형 전극은 투명 전극으로 구현되고, 상기 n형 전극은 금속으로 구현될 수 있다.
실시 예에 따라, 상기 반도체 발광 소자는 상기 n형 전극과 상기 n형 반도체층 사이에 형성되는 보조 반사층을 더 포함할 수 있다.
실시 예에 따라, 상기 반도체 발광 소자는 상기 n형 반도체층, 상기 p형 반도체층, 상기 p형 전극, 상기 n형 전극, 및 상기 자성층을 둘러싸는 패시베이션 층을 더 포함할 수 있다.
본 발명의 실시 예에 따른 반도체 발광 소자의 제조 방법은, 성장 기판 상에, 일 면이 상기 성장 기판과 접하는 n형 반도체층, 상기 n형 반도체층 상에 성장되는 p형 반도체층, 상기 p형 반도체층과 전기적으로 연결되는 p형 전극, 및 상기 n형 반도체층과 전기적으로 연결되는 n형 전극을 포함하는 반도체 발광 소자를 형성하는 단계; 상기 반도체 발광 소자를 상기 성장 기판으로부터 분리하고, 상기 n형 반도체층의 상기 일 면이 상부를 향하도록 상기 반도체 발광 소자를 플립 상태로 임시 기판에 고정하는 단계; 및 상기 n형 반도체층의 상기 일 면 상에 자성층을 형성하는 단계를 포함할 수 있다.
실시 예에 따라, 상기 n형 반도체층의 상기 일 면 상에 상기 자성층을 형성하는 단계는, 상기 일 면 상에 반사층을 형성하는 단계; 및 상기 반사층 상에 상기 자성층을 형성하는 단계를 포함할 수 있다.
실시 예에 따라, 상기 반사층을 형성하는 단계는, 상기 n형 반도체층을 소정 높이 식각하는 단계; 및 상기 식각된 n형 반도체층 상에 상기 반사층을 형성하는 단계를 포함하고, 상기 n형 반도체층과 상기 반사층 각각은, 서로 맞닿은 면이 비평면으로 형성될 수 있다.
실시 예에 따라, 상기 n형 반도체층을 소정 높이 식각하는 단계는, 상기 반도체 발광 소자 상에 감광제를 도포하는 단계; 상기 n형 반도체층에 대응하는 영역의 감광제를 제거하여 상기 n형 반도체층을 노출시키는 단계; 및 상기 노출된 n형 반도체층을 상기 소정 높이 식각하는 단계를 포함할 수 있다.
실시 예에 따라, 상기 반도체 발광 소자를 형성하는 단계는, 상기 n형 반도체층의 상기 일 면을 제외하고, 상기 반도체 발광 소자를 둘러싸는 패시베이션 층을 형성하는 단계를 더 포함할 수 있다.
실시 예에 따라, 상기 반도체 발광 소자의 제조 방법은 상기 자성층 상에 패시베이션 층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시 예에 따르면, 전자기장을 이용한 자가조립 방식에 의해 조립되는 반도체 발광 소자의 자성층이 광 방출 방향과 반대 방향에 배치됨으로써, 상기 자성층의 광 흡수에 의한 발광 효율 저하를 효과적으로 방지할 수 있다.
또한, 상기 반도체 발광 소자는 상기 자성층과 반도체층 사이에 배치되는 반사층을 포함함으로써, 상기 자성층으로 향하는 광을 반사시켜 발광 효율을 극대화할 수 있다.
뿐만 아니라, 상기 반사층은 표면이 비평면으로 형성되어 광을 다양한 방향으로 반사시킴으로써, 반도체 발광 소자로부터 방출되는 광의 균일도를 향상시킬 수 있다.
또한, 상기 반도체 발광 소자는 n형 반도체층과 n형 전극 사이에 형성되는 보조 반사층을 포함하여, p형 전극 상부로 방출되는 광량을 극대화할 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 취한 단면도이다.
도 9는 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
도 10은 기판에 반도체 발광 소자가 조립되는 방법의 일 실시 예를 나타내는 도면이다.
도 11은 도 10의 조립 방법과 관련된 반도체 발광 소자의 구조에 대한 일 실시 예를 나타내는 도면이다.
도 12는 도 11의 A 부분의 확대도이다.
도 13은 도 11의 반도체 발광 소자를 상부에서 바라본 평면도이다.
도 14 내지 도 16은 도 11의 실시 예에 따른 반도체 발광 소자의 제조 방법을 설명하기 위한 도면들이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
이하, 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 도면을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이며, 도 4는 도 3a의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
본 도면들을 참조하면, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법도 가능하다. 이러한 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 도시에 의하면, 본 예시에서 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
도시에 의하면, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)이 될 수 있다. 보다 구체적으로, 절연성 베이스부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스부재의 바닥부분에 집중적으로 배치되며, 상기 베이스부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 particle 혹은 nano 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며, 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.
도시에 의하면, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전영역에 사용가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자(150)는 전도성 접착층(130) 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(150)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다. 따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다. 따라서, 이러한 경우, HD화질 이상의 고화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
본 도면을 참조하면, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 대향하도록 배치한다.
이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head 를 적용하여 열압착될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광 소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광 소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법이나 구조는 여러가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 복수의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1 전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시 예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분과 전도성을 가지지 않는 부분으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
도시에 의하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
도시에 의하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도시에 의하면, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기 설명과 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 따라서, 반도체 발광 소자에 의하여 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이루는 풀 칼라 디스플레이가 구현될 수 있다.
도 10은 기판에 반도체 발광 소자가 조립되는 방법의 일 실시 예를 나타내는 도면이다.
도 10에서는 반도체 발광 소자가 전자기장을 이용한 자가조립 방식에 의해 기판에 조립되는 예를 간략히 설명한다.
도 10을 참조하면, 반도체 발광 소자(1000)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다.
이 후, 기판(1100)이 챔버(1300) 상에 배치될 수 있다. 실시 예에 따라, 기판(1100)은 챔버(1300) 내로 투입될 수도 있다.
기판(1100)에는 반도체 발광 소자(1000)들이 결합되는 결합 홀(1102)이 형성되고, 결합 홀(1102)이 형성된 면은 유체(1200)와 접촉할 수 있다. 예컨대, 결합 홀(1102)은 기판(1100)의 일 면에 형성된 절연층을 관통하여 형성되는 절연 관통홀을 의미할 수 있다.
기판(1100)이 배치된 후, 자성체를 포함하는 조립 장치(2000)가 기판(1100)을 따라 이동할 수 있다. 조립 장치(2000)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 기판(1100)과 접촉한 상태로 이동할 수 있다. 실시 예에 따라서는, 조립 장치(2000)가 복수의 자성체를 포함하거나, 기판(1100)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(2000)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(2000)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 반도체 발광 소자(1000)는 조립 장치(2000)를 향해 이동할 수 있다. 이를 위해, 반도체 발광 소자(1000)에는 자성체(예컨대, 니켈(Ni) 등)를 갖는 자성층이 포함될 수 있다.
반도체 발광 소자(1000)는 조립 장치(2000)를 향해 이동 중, 결합 홀(1102)에 끼워져 결합될 수 있다. 예컨대, 결합 홀(1102) 및/또는 반도체 발광 소자(1000)에는 올바른 방향으로 결합되기 위한 패턴이나 형상 등이 형성될 수 있다.
또한, 기판(1100)에는 전기장이 가해짐으로써, 결합된 반도체 발광 소자(1000)가 조립 장치(2000)의 이동에 의해 이탈되는 것을 방지할 수 있다.
즉, 상술한 전자기장을 이용한 자가조립 방식에 의해, 반도체 발광 소자들 각각이 기판에 결합되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
다만, 종래의 경우 반도체 발광 소자(1000)에 구비되는 자성층은, n형 전극(또는 p형 전극)의 형성 시 추가로 삽입되는 바, 상기 자성층은 광이 추출되는 경로 상에 배치될 수 있다. 이 경우, 낮은 광 반사율을 갖는 자성층으로 인해, 반도체 발광 소자(1000)의 광 추출 효율이 저하될 수 있다. 특히, 반도체 발광 소자(1000)의 사이즈가 작아질수록, 광 추출 효율이 보다 크게 저하될 수 있다.
이를 해결하기 위한 반도체 발광 소자(1000)의 구조 및 제조 방법에 대해 이하 도 11 내지 도 16을 통해 설명한다.
도 11은 도 10의 조립 방법과 관련된 반도체 발광 소자의 구조에 대한 일 실시 예를 나타내는 도면이다. 도 12는 도 11의 A 부분의 확대도이다. 도 13은 도 11의 반도체 발광 소자를 상부에서 바라본 평면도이다.
이하 도면들에서, 반도체 발광 소자(1000)는 수평형 반도체 발광 소자인 것으로 가정하여 설명한다. 다만, 본 발명의 실시 예가 수평형 반도체 발광 소자에만 한정되는 것은 아니고, 수직형 반도체 발광 소자에도 유사하게 적용될 수 있다.
또한, 이하 도면들에서 반도체 발광 소자(1000)의 상부 방향은 p형 전극(1020)이 위치한 방향을 의미하고, 하부 방향은 자성층(1060)이 위치한 방향을 의미할 수 있다. 이 경우, 반도체 발광 소자(1000)로부터 추출되는 광은 반도체 발광 소자(1000)의 상부를 통해 외부로 방출될 수 있다.
도 11을 참조하면, 반도체 발광 소자(1000)는 p형 반도체층(1010), p형 반도체층(1010)의 상부에 형성되는 p형 전극(1020), p형 반도체층(1010)의 하부에 형성되는 n형 반도체층(1030), n형 반도체층(1030) 상의 일부 영역에 형성되는 n형 전극(1040)을 포함할 수 있다. 예컨대, n형 반도체층(1030) 상의 상기 일부 영역은, p형 반도체층(1010)의 일부가 식각 등을 통해 제거됨으로써 상부로 노출된 영역일 수 있다.
p형 전극(1020)은 광의 방출을 위해 투명 전극(Indium Tin Oxide film; ITO)으로 구현될 수 있고, n형 전극(1040)은 옴 접촉(ohmic-contact)을 위해 전기전도도가 높은 금속으로 구현될 수 있다.
한편, n형 반도체층(1030)의 하부에는 자성층(1060)이 형성될 수 있다. 자성층(1060)은 니켈(Ni) 등 자성을 갖는 자성체를 포함할 수 있다.
즉, 종래의 반도체 발광 소자와 달리, 본 발명의 실시 예에 따른 반도체 발광 소자(1000)는 자성층(1060)이 n형 반도체층(1030)의 하부에 형성될 수 있다. 이에 따라, 반도체 발광 소자(1000)의 상부를 통해 광이 방출될 때 자성층(1060)에 의해 일부가 방출되지 못함에 따른 광 추출 효율 저하 문제를 방지할 수 있다.
다만, 자성층(1060)은 광 반사 효율이 낮으므로, 반도체 발광 소자(1000)에서 추출되는 광 중 자성층(1060) 방향으로 향하는 일부의 광은 자성층(1060)에 의해 흡수될 수 있다. 이 경우 광 추출 효율이 크게 개선되지 못하는 문제가 발생할 수도 있다.
이에 따라, 본 발명의 실시 예에 따른 반도체 발광 소자(1000)는 n형 반도체층(1030)과 자성층(1060) 사이에 형성되는 반사층(1050)을 더 포함할 수 있다. 반사층(1050)은 알루미늄(Al), 은(Ag) 등의 반사율이 높은 금속으로 구성될 수 있다.
실시 예에 따라, n형 전극(1040)과 n형 반도체층(1030)의 사이에는 보조 반사층(1070)이 더 형성될 수도 있다. 보조 반사층(1070)은 전도성을 갖는 금속(알루미늄 등)으로 형성될 수 있다.
도 13을 참조하면, 반도체 발광 소자(1000)로부터 생성된 광은, p형 전극(1020)의 상부를 통해 외부로 방출될 수 있다. 즉, 반도체 발광 소자(1000)의 화소 영역은 p형 전극(1020)에 대응할 수 있다. 이 경우, 반도체 발광 소자(1000)의 광 추출 효율은 p형 전극(1020)의 상부를 통해 방출되는 광의 양이 많을수록 증가할 수 있다. 한편, 반도체 발광 소자(1000)는 상부에서 바라볼 때 원형으로 형성될 수 있으나, 반드시 그러한 것은 아니다.
보조 반사층(1070)은 반사층(1050)에 의해 반사된 광 중 n형 전극(1040)으로 향하는 광을 다시 반사시킬 수 있다. 이에 따라, 광이 외부로 조사되는 영역에 해당하는 p형 전극(1020)의 상부 영역을 통해, 보다 많은 양의 광이 방출될 수 있으므로, 광 추출 효율이 보다 증가할 수 있다.
그리고, 반도체 발광 소자(1000)는 상술한 구성들(1010~1070)을 둘러싸는 패시베이션 층(1080)을 더 포함할 수 있다. 패시베이션 층(1080)은 상술한 구성들(1010~1070)을 외부와 차단하도록 형성될 수 있다. 이에 따라, 유체(1200) 내로 투입된 반도체 발광 소자들 간의 접촉에 의해 자성층(1060)이 자화되거나, 반도체 발광 소자들이 서로 뭉치는 등으로 인해 조립이 효율적으로 수행되지 못하는 문제를 최소화할 수 있다.
한편, 도 12를 참조하여 n형 반도체층(1030), 반사층(1050), 및 자성층(1060)에 대해 보다 상세히 살펴보면 다음과 같다.
n형 반도체층(1030)과 반사층(1050) 각각은, 서로 맞닿는 면이 비평면(non-planar surface)으로 형성될 수 있다. 예컨대, 상기 서로 맞닿는 면은 불규칙한 비평면으로 형성될 수 있다. 이에 따라, 반사층(1050)으로 조사되는 광은 다양한 방향으로 반사될 수 있고, 그 결과 반도체 발광 소자(1000)의 광 균일도가 향상될 수 있다.
한편, 반도체 발광 소자(1000)는 n형 반도체층(1030)과 반사층(1050) 사이의 접착력을 높이기 위한 제1 접착 부재(1082), 및 반사층(1050)과 자성층(1060) 사이의 접착력을 높이기 위한 제2 접착 부재(1084)를 포함할 수 있다. 상기 접착 부재(1082, 1084)는 크롬(Cr)이나 티타늄(Ti) 등의 물질로 구현될 수 있다.
도 14 내지 도 16은 도 11의 실시 예에 따른 반도체 발광 소자의 제조 방법을 설명하기 위한 도면들이다.
도 14의 (a)를 참조하면, 성장 기판(1400) 상에 n형 반도체층(1030) 및 p형 반도체층(1010)을 순차적으로 성장하는 반도체 성장 공정이 수행될 수 있다. 상기 성장 기판(1400)은 사파이어(sapphire) 기판 또는 실리콘(silicon) 기판일 수 있다.
n형 반도체층(1030) 상에 형성된 p형 반도체층(1010) 중 일부는, n형 반도체층(1030)의 일부가 상부로 노출되기 위해 제거(식각 등)될 수 있다. 예컨대, 반도체 발광 소자(1000)가 상부에서 바라볼 때 원형으로 형성된 경우, p형 반도체층(1010)은 중심부를 기준으로 소정 영역을 제외한 나머지 영역이 제거될 수 있다. p형 반도체층(1010)의 일부 영역이 제거됨에 따라, n형 반도체층(1030)의 일부 영역이 상부로 노출될 수 있다.
이 후, p형 반도체층(1010)의 상면에 p형 전극(1020)이 형성되고, n형 반도체층(1030)의 상면 일부에 n형 전극(1040)이 형성될 수 있다. 상술한 바와 같이, p형 전극(1020)은 광이 외부로 방출되기 위해 투명 전극(ITO)으로 구현될 수 있고, n형 전극(1040)은 옴 접촉을 위해 전기전도도가 높은 금속으로 구현될 수 있다. 실시 예에 따라, n형 반도체층(1030)의 상면 일부에 보조 반사층(1070)이 형성된 후, 보조 반사층(1070) 상에 n형 전극(1040)이 형성될 수도 있다.
p형 전극(1020)과 n형 전극(1040)이 형성된 후, 패시베이션 층(1080)이 형성될 수 있다. 이 때, 반도체 발광 소자(1000)의 저면은 성장 기판(1400)에 접촉된 상태이므로, 패시베이션 층(1080)은 반도체 발광 소자(1000)의 상면 및 측면에 형성될 수 있다.
도 14의 (b) 내지 (c)를 참조하면, n형 반도체층(1030)의 하부에 반사층(1050) 및 자성층(1060)을 형성하기 위해, 성장 기판(1400)이 반도체 발광 소자(1000)로부터 분리될 수 있다.
이를 위해, 반도체 발광 소자(1000)는 성장 기판(1400)과 분리된 후 다른 기판(예컨대, 임시 기판(1410))에 고정될 수 있다. 이를 위해, 임시 기판(1410)에는 반도체 발광 소자(1000)의 상면 중 적어도 일부와 접착되어, 반도체 발광 소자(1000)를 임시 기판(1410)에 고정하는 접착 부재(1420)가 도포되어 있을 수 있다. 상기 접착 부재(1420)는 PDMS(Polydimethylsiloxane)으로 구현될 수 있으나, 이에 한정되는 것은 아니다.
한편, 임시 기판(1410)은 실리콘, 글라스, 사파이어 등의 내열성이 높은 재질로 구현되어, 추후 수행되는 반도체 발광 소자(1000)의 제조 공정에 따라 변형되거나 손상되는 것을 방지할 수 있다.
반도체 발광 소자(1000)가 임시 기판(1410)에 고정되면, LLO(Laser Lift-Off) 공정 등을 통해 성장 기판(1400)이 반도체 발광 소자(1000)로부터 제거될 수 있다.
도 14의 (d)를 참조하면, 반도체 발광 소자(1000)는 n형 반도체층(1030)이 상부를 향하도록 플립(flip)되는 형태로 임시 기판(1410)에 고정될 수 있다. 이 후, 플립된 반도체 발광 소자(1000) 상에 감광제(photoresist (PR); 1430)가 도포되고, 노광 공정을 통해 n형 반도체층(1030)에 대응하는 영역의 PR을 제거할 수 있다.
도 15의 (a)와 (b)를 참조하면, 상부로 노출된 n형 반도체층(1030)의 일부를 식각하는 식각 공정이 수행될 수 있다. 예컨대, 상기 식각 공정은 반응성 이온 식각(reactive ion etching (RIE)) 장치를 이용하여 n형 반도체층(1030)을 식각하는 건식 식각 공정에 해당할 수 있으나, 반드시 그러한 것은 아니다. RIE 장치는, 에칭 가스(예컨대, 아르곤(Ar), 염소(Cl2), 삼염화붕소(BCl3) 등)를 플라즈마 상태로 형성함에 따라 존재하는 이온과 라디칼을 이용하여 n형 반도체층(1030)을 식각할 수 있다.
한편, 상기 식각 공정은 n형 반도체층(1030)의 식각면이 비평면(예컨대, 불규칙 패턴 등)으로 형성되도록 수행될 수 있다. 예컨대, 식각면의 상하 단차는 최대 100nm 이내일 수 있으나, 이에 한정되는 것은 아니다.
도 12에서 상술한 바와 같이, 식각면이 비평면으로 형성됨에 따라 광이 반사층(1050)에 의해 다양한 방향으로 반사되므로 광 균일도가 향상될 수 있다. 또한, 식각면이 평면인 경우에 비해, n형 반도체층(1030)과 반사층(1050)의 결합력이 증가할 수 있다.
도 15의 (c)를 참조하면, 식각된 n형 반도체층(1030) 상에 반사층(1050) 및 자성층(1060)을 형성하는 공정이 수행될 수 있다. 예컨대, 반사층(1050) 및 자성층(1060)은 전자 빔(E-Beam) 장비에 의해 n형 반도체층(1030) 상에 증착될 수 있다.
한편, 도 12에 도시된 바와 같이, 반사층(1050)를 n형 반도체층(1030) 상에 증착하기 전에, 제1 접착 부재(1082)를 n형 반도체층(1030) 상에 증착하는 공정이 먼저 수행될 수 있다. 이 후 반사층(1050)이 제1 접착 부재(1082) 상에 증착됨으로써, n형 반도체층(1030)과 반사층(1050) 간의 결합력이 향상될 수 있다.
또한, 반사층(1050)의 증착 이후, 제2 접착 부재(1084)를 반사층(1050) 상에 증착하는 공정이 수행될 수 있다. 실시 예에 따라, 제2 접착 부재(1084)의 증착 이전에, 반사층(1050)의 상면에 대한 평탄화 공정이 먼저 수행될 수 있다. 상기 평탄화 공정은 반사층(1050)을 추가로 증착함으로써 수행될 수 있으나, 반드시 그러한 것은 아니다.
제2 접착 부재(1084)의 증착 후, 자성층(1060)이 제2 접착 부재(1084) 상에 증착될 수 있다. 상기 평탄화 공정이 수행됨에 따라, 자성층(1060)이 보다 일정한 두께로 형성될 수 있다.
한편, 반사층(1050) 및 자성층(1060)은 감광제(1430) 상에도 증착될 수 있다.
도 15의 (d)를 참조하면, 반사층(1050) 및 자성층(1060)의 형성 후, 리프트 오프(life-off) 공정을 통해, 감광제(1430) 및 감광제(1430) 상에 증착된 반사층 및 자성층이 임시 기판(1410) 및 반도체 발광 소자(1000)로부터 제거될 수 있다.
도 16의 (a)를 참조하면, 외부로 노출된 자성층(1060)을 외부와 차폐하기 위한 패시베이션 층(1080)이 추가로 증착될 수 있다. 이에 따라, 반도체 발광소자(1000)에 포함된 구성들은 패시베이션 층(1080)에 의해 외부와 차단될 수 있다. 비록 도시되지는 않았으나, 패시베이션 층(1080) 중 p형 전극(1020) 및 n형 전극(1040)에 대응하는 영역은 추후 기판(1100)에 조립된 후 전원 연결을 위해 제거(식각)될 수 있다.
도 16의 (b)를 참조하면, 임시 기판(1410) 및 접착 부재(1420)가 반도체 발광 소자(1000)로부터 제거되고, 반도체 발광 소자(1000)는 유체(1200)가 수용된 챔버(1300)로 투입될 수 있다. 반도체 발광 소자(1000)는 패시베이션 층(1080)에 의해 둘러싸인 바, 내부의 구성들(1010~1070)로 유체(1200)가 침투하는 것이 방지될 수 있다.
도 16의 (c)를 참조하면, 도 10에서 상술한 바와 같이 기판(1100)이 챔버(1300) 상에 배치(또는 챔버(1300) 내로 투입))되고, 자성체를 갖는 조립 장치가 기판(1100) 상에 위치함에 따라, 유체(1200) 내의 반도체 발광 소자(1000)가 기판(1100)의 결합 홀(1102)로 끼워져 결합될 수 있다. 또한, 기판(1100)에는 전기장이 가해짐으로써, 결합된 반도체 발광 소자(1000)가 조립 장치(2000)의 이동에 의해 이탈되는 것을 방지할 수 있다. 한편, 결합 홀(1102)은 기판(1100)에 형성된 절연층(1104) 중 일부가 제거(식각 등)됨에 따라 형성될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (16)

  1. n형 반도체층;
    상기 n형 반도체층 상의 제1 영역에 형성되는 p형 반도체층;
    상기 p형 반도체층 상에 형성되는 p형 전극;
    상기 n형 반도체층 상의 상기 제1 영역과 다른 제2 영역에 형성되는 n형 전극; 및
    상기 n형 반도체층의 하부에 형성되는 자성층을 포함하는 반도체 발광 소자.
  2. 제1항에 있어서,
    상기 n형 반도체층과 상기 자성층 사이에 형성되는 반사층을 더 포함하는 반도체 발광 소자.
  3. 제2항에 있어서,
    상기 n형 반도체층과 상기 반사층 각각은, 서로 맞닿은 면이 비평면(non-planar)으로 형성되는 반도체 발광 소자.
  4. 제3항에 있어서,
    상기 n형 반도체층과 상기 반사층 사이에 형성되는 제1 접착 부재를 더 포함하는 반도체 발광 소자.
  5. 제4항에 있어서,
    상기 반사층과 상기 자성층 사이에 형성되는 제2 접착 부재를 더 포함하는 반도체 발광 소자.
  6. 제5항에 있어서,
    상기 제1 접착 부재 및 제2 접착 부재는 크롬 및 티타늄 중 적어도 하나로 형성되는 반도체 발광 소자.
  7. 제1항에 있어서,
    상기 p형 전극은 투명 전극으로 구현되고,
    상기 n형 전극은 금속으로 구현되는 반도체 발광 소자.
  8. 제7항에 있어서,
    상기 n형 전극과 상기 n형 반도체층 사이에 형성되는 보조 반사층을 더 포함하는 반도체 발광 소자.
  9. 제1항에 있어서,
    상기 n형 반도체층, 상기 p형 반도체층, 상기 p형 전극, 상기 n형 전극, 및 상기 자성층을 둘러싸는 패시베이션 층을 더 포함하는 반도체 발광 소자.
  10. 제1항 내지 제8항 중 어느 하나의 항에 기재된 반도체 발광 소자를 포함하는 디스플레이 장치.
  11. 성장 기판 상에, 일 면이 상기 성장 기판과 접하는 n형 반도체층, 상기 n형 반도체층 상에 성장되는 p형 반도체층, 상기 p형 반도체층과 전기적으로 연결되는 p형 전극, 및 상기 n형 반도체층과 전기적으로 연결되는 n형 전극을 포함하는 반도체 발광 소자를 형성하는 단계;
    상기 반도체 발광 소자를 상기 성장 기판으로부터 분리하고, 상기 n형 반도체층의 상기 일 면이 상부를 향하도록 상기 반도체 발광 소자를 플립(flip) 상태로 임시 기판에 고정하는 단계; 및
    상기 n형 반도체층의 상기 일 면 상에 자성층을 형성하는 단계를 포함하는 반도체 발광 소자의 제조 방법.
  12. 제11항에 있어서,
    상기 n형 반도체층의 상기 일 면 상에 상기 자성층을 형성하는 단계는,
    상기 일 면 상에 반사층을 형성하는 단계; 및
    상기 반사층 상에 상기 자성층을 형성하는 단계를 포함하는 반도체 발광 소자의 제조 방법.
  13. 제12항에 있어서,
    상기 반사층을 형성하는 단계는,
    상기 n형 반도체층을 소정 높이 식각하는 단계; 및
    상기 식각된 n형 반도체층 상에 상기 반사층을 형성하는 단계를 포함하고,
    상기 n형 반도체층과 상기 반사층 각각은, 서로 맞닿은 면이 비평면으로 형성되는 반도체 발광 소자의 제조 방법.
  14. 제13항에 있어서,
    상기 n형 반도체층을 소정 높이 식각하는 단계는,
    상기 반도체 발광 소자 상에 감광제를 도포하는 단계;
    상기 n형 반도체층에 대응하는 영역의 감광제를 제거하여 상기 n형 반도체층을 노출시키는 단계; 및
    상기 노출된 n형 반도체층을 상기 소정 높이 식각하는 단계를 포함하는 반도체 발광 소자의 제조 방법.
  15. 제11항에 있어서,
    상기 반도체 발광 소자를 형성하는 단계는,
    상기 n형 반도체층의 상기 일 면을 제외하고, 상기 반도체 발광 소자를 둘러싸는 패시베이션 층을 형성하는 단계를 더 포함하는 반도체 발광 소자의 제조 방법.
  16. 제11항에 있어서,
    상기 자성층 상에 패시베이션 층을 형성하는 단계를 더 포함하는 반도체 발광 소자의 제조 방법.
KR1020190013019A 2019-01-31 2019-01-31 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치 KR20200095210A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190013019A KR20200095210A (ko) 2019-01-31 2019-01-31 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
EP19913545.0A EP3918644B1 (en) 2019-01-31 2019-11-19 Semiconductor light emitting element
PCT/KR2019/015820 WO2020159046A1 (en) 2019-01-31 2019-11-19 Semiconductor light emitting element, manufacturing method thereof, and display device including the same
US16/691,113 US11233169B2 (en) 2019-01-31 2019-11-21 Semiconductor light emitting element with magnetic layer, manufacturing method thereof, and display device including the same
US17/550,743 US11978821B2 (en) 2019-01-31 2021-12-14 Semiconductor light emitting element with magnetic layer, manufacturing method thereof, and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190013019A KR20200095210A (ko) 2019-01-31 2019-01-31 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20200095210A true KR20200095210A (ko) 2020-08-10

Family

ID=71835759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190013019A KR20200095210A (ko) 2019-01-31 2019-01-31 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치

Country Status (4)

Country Link
US (2) US11233169B2 (ko)
EP (1) EP3918644B1 (ko)
KR (1) KR20200095210A (ko)
WO (1) WO2020159046A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023167350A1 (ko) * 2022-03-04 2023-09-07 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치
WO2024122682A1 (ko) * 2022-12-08 2024-06-13 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322645B1 (en) * 2019-05-24 2022-05-03 Innolux Corporation Electronic device and manufacturing method thereof
US12027654B2 (en) * 2020-09-11 2024-07-02 Seoul Viosys Co., Ltd. Unit pixel having light emitting device and displaying apparatus

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784462B2 (en) * 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
TW517403B (en) * 2002-01-10 2003-01-11 Epitech Technology Corp Nitride light emitting diode and manufacturing method for the same
US20050072968A1 (en) * 2003-10-06 2005-04-07 Tzong-Liang Tsai Light-emitting device
US20050156183A1 (en) * 2003-10-06 2005-07-21 Tzong-Liang Tsai Light-emitting device having reflecting layer formed under electrode
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
US20070004066A1 (en) * 2005-07-01 2007-01-04 Dong-Sing Wuu Method for manufacturing a light emitting device and a light emitting device manufactured therefrom
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
US20070214878A1 (en) 2006-03-14 2007-09-20 Core Laboratories Lp Use of deuterium oxide-depleted water as a tracer in downhole and core analysis applications
US20070215878A1 (en) * 2006-03-17 2007-09-20 Dong-Sing Wuu Light emitting device
DE102007002416A1 (de) * 2006-04-13 2007-10-18 Osram Opto Semiconductors Gmbh Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
KR100974923B1 (ko) * 2007-03-19 2010-08-10 서울옵토디바이스주식회사 발광 다이오드
TWI350563B (en) * 2007-07-10 2011-10-11 Delta Electronics Inc Manufacturing method of light emitting diode apparatus
TWI369009B (en) * 2007-09-21 2012-07-21 Nat Univ Chung Hsing Light-emitting chip device with high thermal conductivity
WO2009039212A1 (en) * 2007-09-21 2009-03-26 Bridgelux, Inc. Light-emitting diode chip with high extraction and method for manufacturing the same
TWI370560B (en) * 2007-12-14 2012-08-11 Delta Electronics Inc Light-emitting diode device and manufacturing method thereof
US8502259B2 (en) * 2008-01-11 2013-08-06 Industrial Technology Research Institute Light emitting device
US7906786B2 (en) * 2008-01-11 2011-03-15 Industrial Technology Research Institute Light emitting device
US8536614B2 (en) * 2008-01-11 2013-09-17 Industrial Technology Research Institute Nitride semiconductor light emitting device with magnetic film
US7928463B2 (en) * 2008-01-11 2011-04-19 Industrial Technology Research Institute Light emitting device
DE102008005115A1 (de) 2008-01-14 2009-07-16 Siemens Aktiengesellschaft Schaltgerät, insbesondere Leistungsschaltgerät, mit zwei in Reihe, geschalteten Schaltkontaktpaaren zur Unterbrechung einer Strombahn
KR101047718B1 (ko) * 2008-11-26 2011-07-08 엘지이노텍 주식회사 발광 소자
KR20100092116A (ko) * 2009-02-12 2010-08-20 광주과학기술원 자기 구조체를 구비하는 발광다이오드 및 자기 구조체를 구비하는 발광다이오드 패키지
JP2010225852A (ja) * 2009-03-24 2010-10-07 Panasonic Corp 半導体素子及びその製造方法
US9437785B2 (en) * 2009-08-10 2016-09-06 Cree, Inc. Light emitting diodes including integrated backside reflector and die attach
JP5659519B2 (ja) * 2009-11-19 2015-01-28 豊田合成株式会社 発光装置、発光装置の製造方法、発光装置の実装方法及び光源装置
KR20110110957A (ko) * 2010-04-02 2011-10-10 (주)엘이디팩 Ｌｅｄ 패키지
TWI447975B (zh) * 2012-01-05 2014-08-01 矽品精密工業股份有限公司 發光二極體晶片之結構、發光二極體封裝基板之結構、發光二極體封裝結構及其製法
US9343623B2 (en) * 2012-03-22 2016-05-17 Jeong Woon Bae Horizontal power LED device and method for manufacturing same
KR101618771B1 (ko) * 2012-05-10 2016-05-09 광주과학기술원 자성층을 구비한 플립칩형 발광소자 및 그 제조방법
KR101983774B1 (ko) * 2012-09-20 2019-05-29 엘지이노텍 주식회사 발광 소자
KR102249645B1 (ko) * 2014-11-05 2021-05-10 엘지이노텍 주식회사 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
KR101873729B1 (ko) 2016-11-11 2018-07-04 서울대학교산학협력단 표면 보호층이 형성된 리튬 음극 제조방법, 이에 따라 제조된 리튬 음극 및 이를 적용한 리튬 이차전지
US10217895B2 (en) * 2017-06-22 2019-02-26 Epistar Corporation Method of forming a light-emitting device
KR102419593B1 (ko) * 2017-10-23 2022-07-12 삼성전자주식회사 발광 다이오드 및 그의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023167350A1 (ko) * 2022-03-04 2023-09-07 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치
WO2024122682A1 (ko) * 2022-12-08 2024-06-13 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치

Also Published As

Publication number Publication date
EP3918644B1 (en) 2024-02-07
EP3918644A4 (en) 2022-10-26
EP3918644A1 (en) 2021-12-08
US20200251608A1 (en) 2020-08-06
WO2020159046A1 (en) 2020-08-06
US20220102579A1 (en) 2022-03-31
US11233169B2 (en) 2022-01-25
US11978821B2 (en) 2024-05-07

Similar Documents

Publication Publication Date Title
US12113161B2 (en) Display device using micro LED and method for manufacturing same
KR102458007B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
US20220320057A1 (en) Display device using micro led and method for manufacturing same
KR102516440B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
US20220375915A1 (en) Display device using micro led, and manufacturing method therefor
US20220399313A1 (en) Display device using micro led and method of manufacturing same
US20220367757A1 (en) Display device using micro-leds and method for manufacturing same
US20220246583A1 (en) Display device using semiconductor light-emitting elements, and method for manufacturing same
US20220320371A1 (en) Display device using micro-leds and method for manufacturing same
KR102227086B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102206782B1 (ko) 디스플레이 장치
US11978821B2 (en) Semiconductor light emitting element with magnetic layer, manufacturing method thereof, and display device including the same
KR20200002733A (ko) 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
EP4020568A1 (en) Display device using micro led and manufacturing method therefor
KR102357645B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR20200104876A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20200026774A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
EP3872871A1 (en) Semiconductor light-emitting diode, manufacturing method therefor, and display device including same
US20230017298A1 (en) Display apparatus using semiconductor light emitting device and method for manufacturing same
KR102311687B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20230002650A (ko) 반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치
US20220246593A1 (en) Display device using micro-led, and manufacturing method therefor
KR20200006952A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200005096A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102111461B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application