Nothing Special   »   [go: up one dir, main page]

KR20190104693A - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR20190104693A
KR20190104693A KR1020180025091A KR20180025091A KR20190104693A KR 20190104693 A KR20190104693 A KR 20190104693A KR 1020180025091 A KR1020180025091 A KR 1020180025091A KR 20180025091 A KR20180025091 A KR 20180025091A KR 20190104693 A KR20190104693 A KR 20190104693A
Authority
KR
South Korea
Prior art keywords
layer
transparent
electrode layer
transparent protective
insulating layer
Prior art date
Application number
KR1020180025091A
Other languages
English (en)
Other versions
KR102443027B1 (ko
Inventor
윤주헌
손하영
신용섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180025091A priority Critical patent/KR102443027B1/ko
Priority to US16/028,969 priority patent/US10686101B2/en
Priority to CN201910154648.7A priority patent/CN110223999A/zh
Publication of KR20190104693A publication Critical patent/KR20190104693A/ko
Application granted granted Critical
Publication of KR102443027B1 publication Critical patent/KR102443027B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H01L33/42—
    • H01L33/10—
    • H01L33/405—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Led Devices (AREA)

Abstract

본 발명의 일 실시예는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 상기 제2 도전형 반도체층 상에 배치되는 투명 전극층과, 상기 투명 전극층 상에 배치되는 투명 보호층과, 상기 투명 보호층 상에 배치되는 절연층 - 상기 투명 보호층과 상기 절연층은 상기 투명 전극층에 연결되는 복수의 홀을 가짐 - ;과, 상기 절연층 상에 배치되고, 상기 복수의 홀을 통하여 상기 투명 전극층에 접속되는 반사 전극층을 포함하는 반도체 발광소자를 제공한다.

Description

반도체 발광소자{Semiconductor light emitting device}
본 발명의 기술적 사상은 반도체 발광소자에 관한 것이다.
반도체 발광소자는 종래의 광원에 비해 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 갖는 차세대 광원으로 알려져 있으며, 조명 장치, 디스플레이 장치의 백라이트 등 다양한 제품에서 중요한 광원으로 주목받고 있다.
본 발명의 기술적 사상이 해결하려는 과제는 광속이 개선되고 신뢰성이 향상된 반도체 발광소자를 제공하는 데 있다.
본 발명의 일 실시예는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 상기 제2 도전형 반도체층 상에 배치되는 투명 전극층과, 상기 투명 전극층 상에 배치되는 투명 보호층과, 상기 투명 보호층 상에 배치되는 절연층 - 상기 투명 보호층과 상기 절연층은 상기 투명 전극층에 연결되는 복수의 홀을 가짐 - ;과, 상기 절연층 상에 배치되고, 상기 복수의 홀을 통하여 상기 투명 전극층에 접속되는 반사 전극층을 포함하는 반도체 발광소자를 제공한다.
본 발명의 일 실시예는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 상기 제2 도전형 반도체층 상에 배치되는 투명 전극층과, 상기 투명 전극층 상에 배치되는 제1 투명 보호층과, 상기 제1 투명 보호층 상에 배치되는 제1 절연층 - 상기 제1 투명 보호층과 상기 제1 절연층은 상기 투명 전극층에 연결되는 복수의 홀을 가짐 - 과, 상기 제1 절연층 상에 배치되고, 상기 복수의 홀을 통하여 상기 투명 전극층에 접속되는 반사 전극층과, 상기 반사 전극층을 덮도록 상기 제1 절연층 상에 배치되며, 적어도 하나의 개구를 가지는 제2 절연층과, 상기 제2 절연층 상에 배치되며, 상기 적어도 하나의 개구를 통하여 상기 반사 전극층에 접속되는 연결 전극을 포함하는 반도체 발광소자를 제공한다.
본 발명의 기술적 사상의 실시예들에 따르면, 광속이 개선되고 신뢰성이 향상된 반도체 발광소자를 제공할 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자를 개략적으로 나타낸 평면도이다.
도 2는 도 1의 I-I'선을 따라 절개하여 본 측단면도이다.
도 3는 도 2의 'A'로 표시된 부분을 확대한 부분 단면도이다.
도 4a 내지 도 4c는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자의 제조방법 중 홀 형성과정을 설명하기 위한 공정별 단면도이다.
도 5는 도 4b의 "C"로 표시된 부분을 확대한 부분 단면도이다.
도 6a 내지 도 6c는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자의 제조방법 중 홀 형성과정을 설명하기 위한 공정별 단면도이다.
도 7, 도 9, 도 11, 도 13, 도 15, 도 17, 및 도 19는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 평면도들이다.
도 8, 도 10, 도 12, 도 14, 도 16, 도 18, 및 도 20은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 단면도들이다..
도 21은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자를 패키지에 적용한 일 예를 개략적으로 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예들을 상세히 설명한다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자(10)의 일 예를 개략적으로 나타낸 평면도이고, 도 2는 도 1의 I-I'선을 따라 취해진 영역을 개략적으로 나타낸 단면도이다.
우선, 도 1 및 도 2를 참조하여 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자(10)의 일 예를 설명하기로 한다.
도 1 및 도 2를 참조하면, 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자(10)는, 기판(105), 발광 구조물(110), 투명 전극층(140), 제1 투명 보호막(135)('투명 보호층'이라고도 함), 제1 절연층(130)('절연층'이라고도 함), 반사 전극층(144)을 포함할 수 있다.
또한, 본 실시예에 따른 반도체 발광소자(10)는, 제2 절연층(150), 제1 연결 전극(155n), 제2 연결 전극(155p), 제1 전극 패드(165n), 제2 전극 패드(165p), 제1 솔더 기둥(170n) 및 제2 솔더 기둥(170p)을 더 포함할 수 있다.
상기 기판(105)은 전면(105s1) 및 상기 전면(105s1)에 대향하는 후면(105s2)을 가질 수 있다. 상기 기판(105)은 반도체 성장용 기판일 수 있으며, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 상기 사파이어는 전기적으로 절연성을 가지며 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체일 수 있으며, 질화물 반도체 성장용 기판으로 이용될 수 있다.
명세서 전체에 걸쳐서, "전면" 및 "후면" 등의 용어는 구성요소에 있어 상대적인 위치를 구별하기 위해 사용되는 것으로써, 이들 용어들에 의하여 본 발명의 기술적 사상이 한정되는 것이 아니다. 따라서, 이들 "전면" 및 "후면" 등과 같은 용어는 다른 용어, 예를 들어 "제1면" 및 "제2면" 등과 같은 용어, 또는 "상면" 및 "하면" 등과 같은 용어로 대체되어 명세서의 구성요소들을 설명하기 위하여 사용될 수도 있다. 따라서, 상기 기판(105)의 상기 전면(105s1) 및 상기 후면(105s2)은 상기 기판(105)의 상면(105s1) 및 하면(105s2)로 대체되거나, 또는 상기 기판(105)의 제1면(105s1) 및 제2면(105s2)로 대체되어 사용될 수 있다.
상기 발광 구조물(110)은 상기 기판(105)의 상기 전면(105s1) 상에 배치될 수 있다.
일 예에서, 상기 기판(105)의 상기 전면(105s1)은 요철 구조로 형성될 수 있으며, 이러한 요철 구조는 상기 발광 구조물(110)을 구성하는 반도체 층들의 결정성과 광 방출 효율을 향상시킬 수 있다. 본 실시예에서는 상기 기판(105)의 상기 전면(105s1)의 요철 구조는 돔 형상의 볼록한 형태를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 기판(105)의 상기 전면(105s1)의 요철 구조는 사각형, 삼각형 등의 다양한 형태로 형성될 수 있다. 또한, 상기 기판(105)의 상기 전면(105s1)의 요철 구조는 선택적으로 형성될 수 있으며, 생략될 수도 있다.
일 예에서, 상기 기판(105)은 실시 형태에 따라서 추후 제거될 수도 있다. 예를 들어, 상기 발광 구조물(110)을 성장시키기 위한 성장용 기판으로 제공된 후 분리 공정을 거쳐 제거될 수 있다. 상기 기판(105)의 분리는 레이저 리프트 오프(LLO), 케미컬 리프트 오프(CLO) 등의 방식을 통해 상기 발광 구조물(110)과 분리될 수 있다.
도면에는 도시되지 않았으나, 상기 기판(105)의 전면(105s1)에는 버퍼층이 더 구비될 수 있다. 상기 버퍼층은 기판(105) 상에 성장되는 반도체층의 격자 결함 완화를 위한 것으로, 질화물 등으로 이루어진 언도프 반도체층으로 이루어질 수 있다. 상기 버퍼층은 언도프 GaN, AlN, InGaN 등이 적용될 수 있으며, 500℃ 내지 600℃의 저온에서 수십 내지 수백 Å의 두께로 성장시켜 형성할 수 있다. 여기서, 언도프라 함은 반도체층에 불순물 도핑 공정을 따로 거치지 않은 것을 의미한다. 다만, 이러한 버퍼층은 필수적인 요소는 아니며 실시 형태에 따라 생략될 수도 있다.
상기 발광 구조물(110)은 제1 도전형 반도체층(115), 활성층(120) 및 제2 도전형 반도체층(125)을 포함할 수 있다.
상기 제1 도전형 반도체층(115)은 상기 기판(105)의 상기 전면(105s1)으로부터 성장되어 형성될 수 있다. 상기 제1 도전형 반도체층(115)은 n형 불순물이 도핑된 반도체로 이루어질 수 있으며, n형 질화물 반도체층일 수 있다.
도 1에 도시된 바와 같이, 상기 제1 도전형 반도체층(115)은 제1 모서리(S1), 제2 모서리(S2), 제3 모서리(S3), 및 제4 모서리(S4)를 가질 수 있다. 따라서, 상기 제1 및 제3 모서리들(S1, S3)은 서로 대향할 수 있고, 상기 제2 및 제4 모서리들(S2, S4)은 서로 대향할 수 있다.
상기 제2 도전형 반도체층(125)은 p형 불순물이 도핑된 반도체로 이루어질 수 있으며, p형 질화물 반도체층일 수 있다.
다른 실시예에서는, 상기 제1 및 제2 도전형 반도체층들(115, 125)은 위치가 바뀌어 적층될 수도 있다. 이러한 제1 및 제2 도전형 반도체층들(115, 125)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x<1, 0≤y<1, 0≤x+y<1임)을 가지며, 예컨대, GaN, AlGaN, InGaN, AlInGaN 등의 물질이 이에 해당될 수 있다.
상기 활성층(120)은 상기 제1 및 제2 도전형 반도체층들(115, 125) 사이에 개재될 수 있다. 상기 활성층(120)은 상기 반도체 발광소자(10)의 동작 시에 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출할 수 있다. 상기 활성층(120)은 상기 제1 및 제2 도전형 반도체층들(115, 125)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 도전형 반도체층들(115, 125)이 GaN계 화합물 반도체인 경우, 상기 활성층(120)은 GaN의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 InGaN계 화합물 반도체를 포함할 수 있다. 또한, 상기 활성층(120)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multiple QuantumWells, MQW) 구조, 예컨대, InGaN/GaN 구조가 사용될 수 있다. 다만, 이에 제한되는 것은 아니므로 상기 활성층(120)은 단일 양자우물 구조(Single QuantumWell, SQW)가 사용될 수도 있다.
상기 발광 구조물(110)은, 상기 제2 도전형 반도체층(125), 상기 활성층(120) 및 상기 제1 도전형 반도체층(115)의 일부가 식각된 리세스 영역(E)과, 상기 리세스 영역(E) 주위의 메사 영역(M)을 포함할 수 있다. 도면들에서, 도면 부호 "B"는 상기 리세스 영역(E)과 상기 메사 영역(M) 사이의 경계(B)를 나타낼 수 있다. 상기 메사 영역(M)의 상면은 상기 리세스 영역(E)의 상면보다 높을 수 있다. 일 예에서, 상기 메사 영역(M)은 하부에서 상부로 갈수록 점점 좁아지는 모양일 수 있다. 따라서, 상기 메사 영역(M)은 경사진 측면을 가질 수 있다.
일 예에서, 상기 리세스 영역(E)의 상면의 일부는 제1 콘택 영역(CT1)으로 정의할 수 있다. 일 예에서, 상기 메사 영역(M)의 상면의 적어도 일부는 제2 콘택 영역(CT2)으로 정의할 수 있다.
상기 메사 영역(M)은 상기 제1 내지 제4 모서리들(S1∼S4)과 이격될 수 있고, 상기 메사 영역(M)과 상기 제1 내지 제4 모서리들(S1∼S4) 사이에 상기 리세스 영역(E)이 배치될 수 있다. 그리고, 상기 발광 구조물(110)의 중앙부에도 원형을 가지고 서로 이격된 리세스 영역들(E)이 더 배치될 수 있다.
상기 투명 전극층(140)이 상기 발광 구조물(110)의 상기 제2 도전형 반도체층(125) 상에 배치될 수 있다. 상기 투명 전극층(140)은 상기 제2 도전형 반도체층(125)의 상기 제2 콘택 영역(CT2)에 배치되어 상기 제2 도전형 반도체층(125)과 전기적으로 접속될 수 있다.
상기 제1 절연층(130)은 상기 투명 전극층(140) 상에 배치될 수 있다. 상기 제1 절연층(130)은 상기 제1 도전형 반도체층(115)의 일부 및 상기 제2 도전형 반도체층(125)의 일부를 덮을 수 있다. 상기 제1 절연층(130)은 상기 메사 영역(M)에 위치하는 복수의 홀들(PD)을 포함할 수 있다. 상기 제1 절연층(130)은 상기 메사 영역(M)에서 상기 투명 전극층(140)을 부분적으로 덮을 수 있다. 본 실시예에서 복수의 홀들(PD)은 육방 조밀 격자 형태로 배치되는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 복수의 홀들(PD)은 사각 격자 형태 등의 다양한 형태로 배치될 수 있다. 복수의 홀들(PD)은 원형의 단면을 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 복수의 홀들(PD)은 다각형 또는 링 형상의 단면을 가질 수 있다.
예를 들어, 상기 투명 전극층(140)은 ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 및 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)로부터 선택된 적어도 하나를 포함할 수 있다. 상기 투명 전극층(140)의 두께는 이에 한정되지 않으나, 1∼5㎚ 범위일 수 있다.
예를 들어, 상기 제1 절연층(130)은 SiO2, SiN, SiOxNy, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN, HfO, NbO2, TaO2 및 MgF2로 구성된 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
일 실시예에서, 상기 제1 절연층(130)은 서로 다른 굴절률을 갖는 절연막들이 교대로 적층된 다층막 구조로서, 분산 브래그 반사체(Distributed Bragg Reflector, DBR)로 제공될 수 있다. 이러한 다층막 구조는 서로 다른 굴절률인 제1 및 제2 굴절률을 갖는 제1 절연막과 제2 절연막이 교대로 적층된 구조일 수 있다.
다른 실시예에서는, 상기 제1 절연층(130)은 상기 제2 도전형 반도체층(125)보다 낮은 굴절률을 가지는 물질로 이루어질 수 있다. 상기 제1 절연층(130)은 상부에 접하여 배치된 반사 전극층(144)과 전향성 반사기(Omni Directional Reflector, ODR)를 이룰 수 있다.
이와 같이, 제1 절연층(130)은 단독 또는 반사 전극층(144)과 함께, 활성층(120)으로부터 방출되는 광에 대한 반사율을 증가시키는 반사 구조체로서 사용될 수 있으며, 광추출 효율이 크게 향상될 수 있다.
본 실시예에서, 상기 투명 전극층(140)과 상기 제1 절연층(130) 사이에 제1 투명 보호층(135)이 배치될 수 있다. 본 실시예에 채용된 제1 투명 보호층(135)은 제1 절연층(130)에 복수의 홀(PD)을 형성하는 과정에서 상기 제2 도전형 반도체층(125)(예, p형 GaN층)에 가해지는 물리적 충격(예, 플라즈마 손상)을 저감시킬 수 있다(이는 도 4a 내지 도 4c와, 도 6a 내지 도 6c 참조하여 후술하기로 함). 이로써, 반도체 발광소자(10)의 누설전류로 인한 전기적 특성(Vr 또는 Ir) 특성이 열화되는 문제를 방지할 수 있다.
또한, 상기 제1 투명 보호층(135)은 전반사 특성이 강화되도록 상기 제2 도전형 반도체층(125) 및/또는 상기 투명 전극층(140)의 굴절률과 동일하거나 작은 굴절률을 가지는 절연성 물질을 포함할 수 있다. 일 예에서, 상기 제1 투명 보호층(135)은 제1 절연층(130)의 물질과 동일하거나 낮은 굴절률의 물질을 사용할 수 있다. 예를 들어, 상기 제1 투명 보호층(135)은 SiO2 및 MgF2 중 적어도 하나를 포함할 수 있다. 이 경우에, 제1 절연층(130)을 DBR 구조로 설계하더라도 더 얇게 설계할 수 있으므로, 메사 영역의 모서리에 위치한 접히는(folding) 영역에서 크랙을 방지하여 신뢰성을 개선할 수 있다. 이에 한정되지는 않으나, 상기 제1 투명 보호층(135)의 두께는 10㎚∼200㎚ 범위일 수 있다.
상기 제1 투명 보호층(135)은 상기 제1 절연층(130)의 적어도 일부와 동일한 물질을 포함할 수 있다. 예를 들어, 제1 절연층(130)이 SiO2 막을 포함한 DBR로 구현되는 경우에, 상기 제1 투명 보호층(135)는 SiO2로 형성될 수 있다. 이와 같이, 상기 제1 투명 보호층(135)은 상기 제1 절연층(130)의 적어도 일부와 동일한 물질로 형성되더라도 DBR의 절연막과 같이 높은 막질이 요구되지 않으므로, 서로 다른 공정으로 형성될 수 있다. 상기 제1 투명 보호층(135)은 제1 절연층(130)과의 계면이 시각적으로(예, TEM 사진) 구별될 수 있다.
상기 반사 전극층(144)은 상기 복수의 홀들(PD)을 통하여 상기 투명 전극층(140)에 전기적으로 연결되도록 상기 제1 절연층(130) 상에 배치될 수 있다. 예를 들어, 상기 반사 전극층(144)은 Ag, Cr, Ni, Ti, Al, Rh, Ru, Au 또는 이들의 조합을 포함할 수 있다.
추가적으로, 상기 제1 절연층(130)과 상기 반사 전극층(144) 사이에 접합용 전극층(142)이 배치될 수 있다. 상기 접합용 전극층(142)은 상기 복수의 홀들(PD)을 통하여 상기 투명 전극층(140)과 접촉될 수 있다. 상기 접합용 전극층(142)은 상기 반사 전극층(144)과 상기 제1 절연층(130) 사이의 접착 특성을 개선할 수 있다.
상기 접합용 전극층(142)은 투명 전극층과 유사한 물질로 이루어질 수 있다.예를 들어, 상기 접합용 전극층(142)은, ITO, ZITO, ZIO, GIO, ZTO, FTO, AZO, GZO, In4Sn3O12 및 Zn(1-x)MgxO(0≤x≤1)로 구성된 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 제2 투명 보호층(138)은 상기 반사 전극층(144)의 상면 및 측면을 덮으면서 상기 반사 전극층(144)을 보호할 수 있다. 상기 제2 투명 보호층(138)은 상기 접합용 전극층(142)의 측면을 덮을 수 있다. 상기 제2 투명 보호층(138)은 상기 반사 전극층(144)의 상면을 덮으며 볼록한 표면을 가지는 상면부(R1)및 상기 반사 전극층(144)의 측면 및 상기 접합용 전극층(142)의 측면을 덮으며 경사진 표면을 가지는 측면부(R2)를 포함할 수 있다. 상기 제2 투명 보호층(138)을 형성함으로써, 상기 반사 전극층(144)의 접착 특성이 향상되고, 상기 반사 전극층(144)을 이루는 금속 원소의 마이그레이션(migration)이 억제될 수 있다.
상기 제2 투명 보호층(138)은 투명한 도전성 물질로 형성되거나, 투명한 절연성 물질로 형성될 수 있다. 상기 투명한 도전성 물질은 ITO, ZITO, ZIO, GIO, ZTO, FTO, AZO, GZO, In4Sn3O12 및 Zn(1-x)MgxO(0≤x≤1)로 구성된 그룹으로부터 선택된 적어도 하나를 포함하거나, 전도성 고분자를 포함할 수 있다. 상기 투명한 절연성 물질은 SiO2, SiN, TiO2, HfO, NbO2, TaO2 및 MgF2로 구성된 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 제2 절연층(150)은 상기 제2 투명 보호층(138) 및 상기 제1 절연층(130) 상에 배치될 수 있다.
도 3을 함께 참조하면, 상기 제2 투명 보호층(138)이 투명한 절연성 물질로 이루어진 경우, 상기 제1 절연층(130) 및 상기 제2 절연층(150)을 관통하여 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1)을 노출시키는 제1 개구부(OPa) 및 상기 반사 전극층(144)의 제3 콘택 영역(CT3)을 노출시키는 제2 개구부(OPb)가 형성될 수 있다. 상기 제1 개구부(OPa)는 상기 리세스 영역(E)에 위치하고, 상기 제2 개구부(OPb)는 상기 메사 영역(M)에 위치할 수 있다.
상기 제1 연결 전극(155n)은 상기 제2 절연층(150) 상에 배치되며 상기 제1 개구부(OPa)를 통해 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1) 상으로 연장되어 상기 제1 도전형 반도체층(115)과 전기적으로 연결될 수 있다. 상기 제1 연결 전극(155n)은 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1)과 접촉할 수 있다. 일 예에서, 상기 제1 연결 전극(155n)과 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1) 사이의 접촉 저항 특성을 개선하기 위하여, 상기 제1 연결 전극(155n)과 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1) 사이에 도전성 버퍼층이 배치될 수 있다.
상기 제2 연결 전극(155p)은 상기 제2 절연층(150) 상에 배치되며 상기 제2 개구부(OPb)를 통해 상기 반사 전극층(144)의 상기 제3 콘택 영역(CT3) 상으로 연장되어 상기 반사 전극층(144)과 전기적으로 연결될 수 있다. 따라서, 상기 제2 연결 전극(155p)은 상기 반사 전극층(144)을 통하여 상기 제2 도전형 반도체층(125)과 전기적으로 연결될 수 있다.
이와 달리, 상기 제2 투명 보호층(138)이 투명한 도전성 물질로 이루어진 경우, 상기 제2 절연층(150)을 관통하는 제2 개구부(OPb)를 상기 제2 투명 보호층(138)의 콘택 영역이 노출되도록 형성할 수 있다. 상기 제2 연결 전극(155p)은 상기 제2 절연층(150) 상에 배치되며 상기 제2 개구부(OPb)를 통해 상기 제2 투명 보호층(138)에 접속되어 상기 반사 전극층(144)과 상기 제2 도전형 반도체층(125)에 전기적으로 연결될 수 있다.
상기 제1 연결 전극(155n) 및 상기 제2 연결 전극(155p)은 상기 제2 절연층(150) 상에 배치되며 서로 동일한 물질로 형성되며 서로 분리되도록 구성될 수 있다.
평면으로 보았을 때, 상기 제1 연결 전극(155n)은 상기 제1 모서리(S1)에 인접할 수 있고, 상기 제2 연결 전극(155p)('연결 전극'이라고도 함)은 상기 제3 모서리(S3)에 인접할 수 있다.
상기 제3 절연층(160)은 상기 제1 연결 전극(155n) 및 상기 제2 연결 전극(155p) 상에 배치되면서 상기 제1 연결 전극(155n)의 제4 콘택 영역(CT4)를 노출시키는 제3 개구부(160a) 및 상기 제2 연결 전극(155p)의 제5 콘택 영역(CT5)을 노출시키는 제4 개구부(160b)를 가질 수 있다.
예를 들어, 상기 제1 연결 전극(155n) 및 상기 제2 연결 전극(155p)은 Al, Au,W, Pt, Si, Ir, Ag, Cu, Ni, Ti, Cr 등의 물질 및 그 합금 중 하나 이상을 포함한 물질로 형성될 수 있다.
상기 제1 연결 전극(155n)의 상기 제4 콘택 영역(CT4) 상에 제1 전극 패드(165n)가 배치될 수 있고, 상기 제2 연결 전극(155p)의 상기 제5 콘택 영역(CT5) 상에 제2 전극 패드(165p)가 배치될 수 있다. 상기 제1 전극 패드(165n) 상에 제1 솔더 기둥(170n)이 배치되고, 상기 제2 전극 패드(165p) 상에 제2 솔더 기둥(170p)이 배치될 수 있다. 상기 제1 및 제2 솔더 기둥들(170n, 170p)은 Sn, AuSn 등과 같은 도전성 물질로 형성될 수 있다.
상기 제1 및 제2 솔더 기둥들(170n, 170p)의 측면을 덮는 몰딩부(172)가 형성될 수 있다. 상기 몰딩부(172)는 TiO2, Al2O3 등의 광반사성 분말들을 포함할 수 있다. 상기 몰딩부(172)의 상면은 상기 제1 및 제2 솔더 기둥들(170n, 170p)의 상면보다 낮을 수 있다.
다른 예에서는, 도 2에 도시된 반도체 발광소자(10)는 접합용 전극층(142) 없이 제1 절연층(130) 상에 직접 반사 전극층(144)이 배치될 수 있다. 추가적으로, 제2 투명 보호층(138)도 필요에 따라 생략될 수 있다. 또 다른 예에서는, 반사 전극층(144) 상에 배치된 캡핑 전극층을 더 포함할 수 있다. 상기 캡핑 전극층은 Ti 및 Ni이 교대로 적층된 다층 구조를 가질 수 있다.
본 실시예에 채용되는 전극 구조에서, 제1 절연층(130)의 하부에 제2 도전형 반도체층(125)과 오믹 콘택을 갖는 투명 전극층(140)이 먼저 형성되고, 제1 절연층(130) 상에 반사 전극층(144)이 제공되므로, 투명 전극층(140)에 전류를 주입하도록 반사 전극층(144)과 투명 전극층(140)을 연결하기 위한 제1 절연층(130)의 패터닝 또는 홀(PD) 형성과정이 요구된다.
이러한 공정은 2가지 방식으로 구현될 수 있다. 일 예(도 4a 내지 도 4c 참조)로서, 제1 절연층(130)을 전면(全面)) 증착한 후에, 드라이 에칭을 이용한 식각 공정을 통한 제1 절연층(130)을 패터닝할 수 있다. 다른 예(도 6a 내지 도 6c 참조)로는, 콘택 영역에 대응되는 포토레지스트 패턴(M2)을 형성한 후에, 제1 절연층(130)을 전면 증착하고, 포토레지스트 패턴(M2)을 리프트함으로써 원하는 패턴을 구현할 수 있다.
일 예에서는, 도4a에 도시된 바와 같이, 제1 투명 보호층(135) 상에 제1 절연층(130)을 전면 증착할 수 있다. 제1 절연층(130)은 서로 다른 굴절률을 갖는 2종의 절연막이 교대로 적층된 DBR로 구현될 수 있다. 이 경우에, PE-CVD(Plasma-enhanced chemical vapor deposition) 공정이 수행될 수 있으며, 플라즈마에 의한 제2 도전형 반도체층(125)/투명 전극층(140)의 계면 손상은 제1 투명 보호층(135)에 의해 저감될 수 있다.
이어, 도4b를 참조하면, 포토레지스트 패턴(M1)을 이용하여 홀이 형성되도록 드라이 에칭과 같은 식각 공정을 수행할 수 있다. 제1 절연층(130)은 DBR 구조를 에칭할 수 있는 반응 및 공정 조건을 사용하여 1차 식각 공정을 수행할 수 있다. 이러한 1차 식각 공정은 제1 절연층(130)의 잔류를 방지하기 위해 일정한 오버에칭(예, 20∼30%)을 진행할 수 있다. 이 경우에, 제1 투명 보호층(135)이 존재하지 않은 경우에, DBR과 같은 두꺼운 제1 절연층(130)(예, 1000㎚ 이하)과 비교하여 상대적으로 얇은 투명 전극층(140)(예, 1∼5㎚)이 에칭되어 오픈되는 불량이 발생할 수 있으며, 제2 도전형 반도체층(125)/투명 전극층(140)의 계면은 심각한 손상을 받아 소자의 특성이 열화되는 문제가 발생할 수 있으나, 1차 식각 공정에서 오버 에칭에 의한 손상은 제1 투명 보호층(135)에 의해 방지될 수 있다.
다음으로, 도4c를 참조하면, 홀에 노출된 제1 투명 보호층(135)을 식각하여 투명 전극층(140)을 노출시킬 수 있다. 제1 투명 보호층(135)을 위한 2차 식각 공정은 물리적 손상이 적은 다른 공정 조건(예, 플라즈마를 사용하지 않거나 상이한 에칭가스)으로 수행될 수 있으며, 오버 에칭 타임을 최소화함으로써 투명 전극층(140)의 원하지 않는 손상 및 식각을 최소화할 수 있다.
본 실시예에 따른 식각 공정은 2 단계의 식각공정이 수행되므로, 얻어진 홀의 내벽은 고유한 형상을 가질 수 있다.
도 5는 도 4c의 "C"로 표시된 부분을 확대한 부분 단면도이다.
도 5에 도시된 홀은 상기 제1 절연층(130)으로 둘러싸인 제1 내벽과 상기 제1 투명 보호층(135)으로 둘러싸인 제2 내벽을 가지며, 상기 제1 내벽의 경사각(θ1)과 상기 제2 내벽의 경사각(θ2)은 상이할 수 있다. 본 실시예와 같이, 상기 제1 내벽의 경사각(θ1)은 상기 제2 내벽의 경사각(θ2)보다 작을 수 있다.
상기 제2 내벽은 상기 투명 전극층(140)의 일부까지 연장될 수 있다. 홀에 연결되는 상기 투명 전극층(140)의 콘택 영역(C1)은 다른 부분보다 낮은 레벨을 가질 수 있다.
다른 예에서는, 도6a에 도시된 바와 같이, 제1 투명 보호층(135) 상에 콘택 영역에 대응되는 포토레지스트 패턴(M2)을 형성한다.
이어, 도6b를 참조하면, 포토레지스트 패턴(M2)이 형성된 제1 투명 보호층(135) 상에 DBR과 같은 제1 절연층(130)을 전면 증착한다. 예를 들어, 제1 절연층(130)을 PE-CVD 공정을 이용하여 형성하는 경우에, 플라즈마에 의한 제2 도전형 반도체층(125)/투명 전극층(140)의 계면 손상은 제1 투명 보호층(135)에 의해 저감될 수 있다.
다음으로, 도6c를 참조하면, 포토레지스트 패턴을 리프트 오프(lift-off)하는 공정의 경우에도 원하는 패터닝 공정을 플라즈마 등에 의한 물리적인 손상 없이 수행할 수
이와 같이, 투명 전극층 상에 제1 투명 보호층을 형성함으로써, 제1 절연층(130) 패터닝(홀 형성) 과정에서, 투명 전극층(140)의 하부에 위치한 제2 도전형 반도체층(125)(예, pGaN)에 이온충격(ion-bombardment) 또는 플라즈마에 의한 손상과 같은 물리적 충격을 최소화하여 소장의 신뢰성을 유지할 수 있다.
또한, 제1 투명 보호층을 상대적으로 낮은 굴절률을 갖는 물질(예, SiO2, MgF2)로 형성하여 전반사 특성을 강화함으로써 제1 절연층(130)을 더욱 얇은 DBR로 설계할 수 있으며, 이를 통해서 제1 절연층(130)의 크랙을 방지할 수 있다.
제1 절연층을 DBR 구조로 형성한 반도체 발광소자에서 투명 보호층을 적용하지 않은 경우에, 표1에 나타난 바와 같이, 누설전류 특성(VR,IR)의 열화가 확인되나, 투명 보호층으로서 저굴절률을 갖는 MgF2을 형성함으로써 표2에 나타난 바와 같이, 누설전류 특성(VR,IR)이 크게 개선된 것을 확인할 수 있었다.
Figure pat00001
Figure pat00002
이하, 본 발명의 일 실시예에 따른 반도체 발광소자(10)의 제조방법의 일 예에 대하여 도 7 내지 도 20을 참조하여 설명하기로 한다. 도 7, 도 9, 도 11, 도 13, 도 15, 도 17 및 도 19는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자(10)의 제조방법을 설명하기 위한 개략적인 평면도들이고, 도 8 도 10, 도 12, 도 14, 도 16, 도 18 및 도 20은 각각 도 7, 도 9, 도 11, 도 13, 도 15, 도 17 및 도 19의 I-I'선을 따라 취해진 영역을 개략적으로 나타낸 단면도들이다.
도 7 및 도 8을 참조하면, 기판(105) 상에 발광 구조물(110)을 형성할 수 있다. 상기 기판(105)은 전면(105s1) 및 상기 전면(105s1)에 대향하는 후면(105s2)을 가질 수 있다.
일 예에서, 상기 기판(105)의 상기 전면(105s1) 상에 요철 구조를 형성할 수 있다. 실시 형태에 따라, 상기 기판(105)의 상기 전면(105s1)의 요철 구조를 형성하는 것은 생략될 수 있다.
상기 기판(105)의 상기 전면(105s1) 상에 발광 구조물(110)을 형성할 수 있다. 상기 발광 구조물(110)은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피택시(Molecular Beam Epitaxy, MBE) 등과 같은 공정을 이용하여 형성되는 복수의 층들로 형성될 수 있다. 예를 들어, 상기 발광 구조물(110)은 상기 기판(105)의 상기 전면(105s1) 상에 차례로 형성된 제1 도전형 반도체층(115), 활성층(120) 및 제2 도전형 반도체층(125)을 포함할 수 있다. 상기 제1 도전형 반도체층(115)과 상기 제2 도전형 반도체층(125)은 서로 다른 도전형을 가질 수 있다. 예를 들어, 상기 제1 도전형 반도체층(115)은 n형의 도전형을 가질 수 있고, 상기 제2 도전형 반도체층(125)은 p형의 도전형을 가질 수 있다. 추가적으로, 상기 발광 구조물(110) 상에 투명 전극층(140)을 형성할 수 있다.
도 9 및 도 10을 참조하면, 사진 및 식각 공정을 이용하여 상기 투명 전극층(140), 상기 제2 도전형 반도체층(125), 상기 활성층(120) 및 상기 제1 도전형 반도체층(115)의 일부를 식각할 수 있다. 따라서, 상기 발광 구조물(110)은 제2 도전형 반도체층(125), 상기 활성층(120) 및 상기 제1 도전형 반도체층(115)의 일부가 제거된 리세스 영역(E) 및 그 주위의 메사 영역(M)을 포함할 수 있다. 메사 영역(M)은 제2 도전형 반도체층(125), 상기 활성층(120) 및 상기 제1 도전형 반도체층(115)이 식각되지 않은 영역으로 정의할 수 있다. 상기 메사 영역(M)은 상기 리세스 영역(E)과 비교하여 상대적으로 돌출된 모양일 수 있다. 상기 리세스 영역(E)은 식각 영역으로 지칭될 수도 있다.
도 11 및 도 12를 참조하면, 상기 발광 구조물(110) 상에 복수의 홀(PD)를 가지는 제1 투명 보호층(135) 및 제1 절연층(130)을 형성할 수 있다.
제1 투명 보호층(135) 및 제1 절연층(130)은 투명 전극층(140) 상에 순차적으로 형성되며, 상기 복수의 홀들(PD)은 제1 투명 보호층(135) 및 제1 절연층(130)을 관통하여 상기 투명 전극층(140)의 일부를 노출시킬 수 있다. 상기 복수의 홀들(PD)은 상기 메사 영역(M)에 위치할 수 있다. 이러한 공정은 도4a 내지 도4c 또는 도6a 내지 도6c에 도시된 패터닝공정을 통해서 형성될 수 있다. 본 실시예에 채용된 제1 투명 보호층(135)은 본 공정에서 상기 제2 도전형 반도체층(125)(예, p형 GaN층)에 가해지는 물리적 충격(예, 플라즈마 손상)을 저감시킬 수 있으며, 그 결과, 누설전류로 인한 전기적 특성(Vr 또는 Ir) 특성이 열화되는 것을 방지할 수 있다.
도 13 및 도 14를 참조하면, 상기 제1 절연층(130) 상에 접합용 전극층(142) 및 반사 전극층(144)을 형성할 수 있다. 접합용 전극층(142) 및 반사 전극층(144)은 상기 메사 영역(M) 상에 형성되며, 상기 제1 절연층(130)의 일 영역 상에 형성될 수 있다.
도 15 및 도 16을 참조하면, 상기 반사 전극층(144) 상에 제2 투명 보호층(138)을 형성할 수 있다. 상기 제2 투명 보호층(138)은 상기 반사 전극층(144)의 상면 및 측면, 그리고, 상기 접합용 전극층(142)의 측면을 덮을 수 있다. 상기 제2 투명 보호층(138)은 상기 반사 전극층(144)에 인접한 상기 제1 절연층(130)의 일부를 덮을 수 있다. 예를 들어, 상기 제2 투명 보호층(138)을 형성할 영역을 노출시키는 포토레지스트 패턴을 형성한 후, 상기 제2 투명 보호층(138)은 스퍼터링 등의 물리적 증착 공정에 의해 형성될 수 있다.
도 17 및 도 18을 참조하면, 제1 절연층(130) 및 제2 투명 보호층(138) 상에 제2 절연층(150)을 형성할 수 있다.
상기 제1 절연층(130) 및 상기 제2 절연층(150)을 관통하고, 상기 리세스 영역(E)의 상기 제1 도전형 반도체층(115)의 일부를 노출시키는 제1 개구부(OPa) 및 상기 제2 투명 보호층(138) 및 상기 제2 절연층(150)을 관통하고, 상기 메사 영역(M)의 상기 반사 전극층(144)의 일부를 노출시키는 제2 개구부(OPb)가 형성될 수 있다.
상기 제1 개구부(OPa)에 의해 노출된 상기 제1 도전형 반도체층(115)의 표면은 제1 콘택 영역(CT1)으로 지칭될 수 있고, 상기 제2 개구부(OPb)에 의해 노출되는 상기 반사 전극층(144)의 표면은 제3 콘택 영역(CT3)으로 지칭될 수 있다.
도 19 및 도 20을 참조하면, 상기 제2 절연층(150)을 갖는 기판(105) 상에 제1 연결 전극(155n) 및 제2 연결 전극(155p)이 형성될 수 있다.
상기 제1 연결 전극(155n) 및 상기 제2 연결 전극(155p)을 형성하는 것은 상기 제2 절연층(150)을 갖는 기판(105) 상에 도전성 물질 층을 형성하고, 사진 및 식각 공정을 이용하여 상기 도전성 물질 층의 일부를 식각하는 것을 포함할 수 있다. 상기 제1 연결 전극(155n) 및 상기 제2 연결 전극(155p)은 서로 동일한 공정에 의해 형성되므로, 서로 동일한 물질로 형성될 수 있다. 상기 제1 연결 전극(155n) 및 상기 제2 연결 전극(155p)은 서로 동일한 두께로 형성될 수 있다.
상기 제1 연결 전극(155n)은 상기 제1 도전형 반도체층(115)의 상기 제1 콘택 영역(CT1)과 전기적으로 연결될 수 있다. 상기 제2 연결 전극(155p)은 상기 반사 전극층(144)의 상기 제3 콘택 영역(CT3)과 전기적으로 연결될 수 있다.
다시, 도 1 및 도 2를 참조하면, 상기 제1 연결 전극(155n) 및 상기 제2 연결 전극(155p)을 갖는 기판(105) 상에 제3 개구부(160a) 및 제4 개구부(160b)를 갖는 제3 절연층(160)이 형성될 수 있다.
상기 제3 절연층(160)의 상기 제3 개구부(160a)는 상기 제1 연결 전극(155n)의 일부 영역을 노출시킬 수 있고, 상기 제3 절연층(160)의 상기 제4 개구부(160b)는 상기 제2 연결 전극(155p)의 일부 영역을 노출시킬 수 있다.
상기 제3 절연층(160)의 상기 제1 개구부(160a)에 의해 노출되는 상기 제3 연결 전극(155n)의 일부 영역은 제4 콘택 영역(CT4)으로 지칭될 수 있고, 상기 제3 절연층(160)의 상기 제4 개구부(160b)에 의해 노출되는 상기 제2 연결 전극(155p)의 일부 영역은 제5 콘택 영역(CT5)으로 지칭될 수 있다.
상기 제3 절연층(160)을 갖는 기판(105) 상에 제1 및 제2 전극 패드들(165n, 165p)이 형성될 수 있다. 상기 제1 전극 패드(165n)는 상기 제1 연결 전극(155n)의 상기 제4 콘택 영역(CT4) 상에 형성될 수 있고, 상기 제2 전극 패드(165p)는 상기 제2 연결 전극(155p)의 상기 제5 콘택 영역(CT5) 상에 형성될 수 있다. 상기 제1 및 제2 전극 패드들(165n, 165p)은 UBM(under bumpmetallurgy)일 수 있다. 일 예에서, 상기 제1 및 제2 전극 패드들(165n, 165p)의 개수와 배치 구조는 다양하게 변형될 수 있다.
상기 제1 및 제2 전극 패드들(165n, 165p)을 갖는 기판(105) 상에 제1 및 제2 솔더 기둥들(170n, 170p)을 형성할 수 있다. 상기 제1 솔더 기둥(170n)은 상기 제1 전극 패드(165n) 상에 형성될 수 있고, 상기 제2 솔더 기둥(170p)은 상기 제2 전극 패드(165p) 상에 형성될 수 있다.
상기 제1 및 제2 솔더 기둥들(170n, 170p)의 측면을 덮는 몰딩부(172)가 형성될 수 있다.
상술한 바와 같은 상기 반도체 발광소자(10)는 패키지 형태로 제품화될 수 있다. 이하에서, 상술한 바와 같은 상기 반도체 발광소자(10)를 패키지에 적용한 일 예를 도 21을 참조하여 설명하기로 한다. 도 21은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자를 패지지에 적용한 일 예를 개략적으로 나타낸 단면도이다.
도 21을 참조하면, 반도체 발광소자 패키지(1000)는 광원인 반도체 발광소자(1001), 패키지 본체(1002), 한 쌍의 리드 프레임(1010) 및 봉지부(1005)를 포함할 수 있다. 여기서 반도체 발광소자(1001)는 도 1 및 도 2의 반도체 발광소자(10)일 수 있으며, 이에 대한 설명은 생략한다.
상기 반도체 발광소자(1001)는 상기 리드 프레임(1010)에 실장되고, 상기 리드 프레임(1010)과 전기적으로 연결될 수 있다.
한 쌍의 리드 프레임(1010)은 제1 리드 프레임(1012)과 제2 리드 프레임(1014)을 포함할 수 있다. 반도체 발광소자(1001)는 제1 및 제2 솔더 기둥들(도2의 170n, 170p)에 의해 상기 제1 리드 프레임(1012) 및 제2 리드 프레임(1014)과 연결될 수 있다.
패키지 본체(1002)에는 빛의 반사 효율 및 광 추출 효율이 향상되도록 반사컵을 구비할 수 있으며, 이러한 반사컵에는 반도체 발광소자(1001)를 봉지하도록 투광성 물질로 이루어진 봉지부(1005)가 형성될 수 있다. 상기 봉지부(1005)는 형광체나 양자점 등의 파장 변환 물질을 포함할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제2 도전형 반도체층 상에 배치되는 투명 전극층;
    상기 투명 전극층 상에 배치되는 투명 보호층;
    상기 투명 보호층 상에 배치되는 절연층 - 상기 투명 보호층과 상기 절연층은 상기 투명 전극층에 연결되는 복수의 홀을 가짐 - ; 및
    상기 절연층 상에 배치되고, 상기 복수의 홀을 통하여 상기 투명 전극층에 접속되는 반사 전극층;을 포함하는 반도체 발광소자.
  2. 제1항에 있어서,
    상기 투명 보호층은 상기 투명 전극층의 굴절률과 동일하거나 작은 굴절률을 가지는 절연성 물질을 포함하는 반도체 발광소자.
  3. 제2항에 있어서,
    상기 투명 보호층은 SiO2 및 MgF2 중 적어도 하나를 포함하는 반도체 발광소자.
  4. 제1항에 있어서,
    상기 투명 보호층은 10㎚∼200㎚ 범위의 두께를 가지는 반도체 발광소자.
  5. 제1항에 있어서,
    상기 복수의 홀은 상기 절연층으로 둘러싸인 제1 내벽과 상기 투명 보호층으로 둘러싸인 제2 내벽을 가지며,
    상기 제1 내벽 및 상기 제2 내벽은 다른 경사각을 가지는 반도체 발광소자.
  6. 제5항에 있어서,
    상기 복수의 홀에 연결되는 상기 투명 전극층 부분이 상기 투명 전극층의 다른 부분보다 낮은 레벨을 가지는 반도체 발광소자.
  7. 제1항에 있어서,
    상기 투명 전극층은 ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 및 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)로 구성된 그룹으로부터 선택된 물질을 포함하는 반도체 발광소자.
  8. 제1항에 있어서,
    상기 절연층은 SiO2, SiN, TiO2, HfO, NbO2, TaO2 및 MgF2로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 반도체 발광소자.
  9. 제1항에 있어서,
    상기 절연층은 서로 다른 굴절률을 갖는 절연막들이 교대로 적층된 분산 브래그 반사기(Distributed Bragg Reflector) 구조를 가지는 반도체 발광소자.
  10. 제1항에 있어서,
    상기 절연층과 상기 반사 전극층은 전향성 반사기(Omni Directional Reflector) 구조로 제공되는 반도체 발광소자.
  11. 제1항에 있어서,
    상기 투명 보호층은 상기 절연층의 적어도 일부와 동일한 물질을 포함하며, 상기 투명 보호층과 상기 절연층은 시각적으로 구별되는 계면을 가지는 반도체 발광소자.
  12. 제1항에 있어서,
    상기 절연층과 상기 반사 전극층 사이에 배치된 접합용 전극층을 더 포함하는 반도체 발광소자.
  13. 제12항에 있어서,
    상기 접합용 전극층은, ITO, ZITO, ZIO, GIO, ZTO, FTO, AZO, GZO, In4Sn3O12 및 Zn(1-x)MgxO(0≤x≤1)로 구성된 그룹으로부터 선택된 물질을 포함하는 반도체 발광소자.
  14. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제2 도전형 반도체층 상에 배치되는 투명 전극층;
    상기 투명 전극층 상에 배치되는 제1 투명 보호층;
    상기 제1 투명 보호층 상에 배치되는 제1 절연층 - 상기 제1 투명 보호층과 상기 제1 절연층은 상기 투명 전극층에 연결되는 복수의 홀을 가짐 - ;
    상기 제1 절연층 상에 배치되고, 상기 복수의 홀을 통하여 상기 투명 전극층에 접속되는 반사 전극층;
    상기 반사 전극층을 덮도록 상기 제1 절연층 상에 배치되며, 적어도 하나의 개구를 갖는 제2 절연층; 및
    상기 제2 절연층 상에 배치되며, 상기 적어도 하나의 개구를 통하여 상기 반사 전극층에 접속되는 연결 전극을 포함하는 반도체 발광소자.
  15. 제14항에 있어서,
    상기 제1 투명 보호층은, 상기 투명 전극층의 굴절률과 동일하거나 작은 굴절률을 가지는 절연성 물질을 포함하며, 상기 제1 절연층의 적어도 일부는 상기 절연성 물질을 포함하는 반도체 발광소자.
  16. 제14항에 있어서,
    상기 반사 전극층을 덮도록 상기 제1 절연층 상에 배치되는 제2 투명 보호층을 더 포함하는 반도체 발광소자.
  17. 제16항에 있어서,
    상기 제2 투명 보호층은 투명한 절연성 물질을 포함하며,
    상기 적어도 하나의 개구는 상기 제2 투명 보호층에 연장되어 상기 반사 전극층과 연결되는 반도체 발광소자.
  18. 제17항에 있어서,
    상기 제2 투명 보호층은 SiO2, SiN, TiO2, HfO, NbO2, TaO2 및 MgF2로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는 반도체 발광소자.
  19. 제16항에 있어서,
    상기 제2 투명 보호층은 투명한 도전성 물질을 포함하며,
    상기 연결 전극은 상기 제2 투명 보호층을 통해 상기 반사 전극층에 전기적으로 연결되는 반도체 발광소자.
  20. 제14항에 있어서,
    상기 제2 절연층 상에 배치되며, 상기 연결 전극의 일부 영역을 오픈하는 개구를 포함하는 제3 절연층과,
    상기 연결 전극의 일부 영역 상에 배치되는 본딩 전극을 더 포함하는 반도체 발광소자.
KR1020180025091A 2018-03-02 2018-03-02 반도체 발광소자 KR102443027B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180025091A KR102443027B1 (ko) 2018-03-02 2018-03-02 반도체 발광소자
US16/028,969 US10686101B2 (en) 2018-03-02 2018-07-06 Semiconductor light emitting device
CN201910154648.7A CN110223999A (zh) 2018-03-02 2019-03-01 半导体发光装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180025091A KR102443027B1 (ko) 2018-03-02 2018-03-02 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20190104693A true KR20190104693A (ko) 2019-09-11
KR102443027B1 KR102443027B1 (ko) 2022-09-14

Family

ID=67768171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180025091A KR102443027B1 (ko) 2018-03-02 2018-03-02 반도체 발광소자

Country Status (3)

Country Link
US (1) US10686101B2 (ko)
KR (1) KR102443027B1 (ko)
CN (1) CN110223999A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018124341B4 (de) * 2018-10-02 2024-05-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit vergrößerter aktiver Zone und Verfahren zur Herstellung
DE102019121178A1 (de) * 2019-08-06 2021-02-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
CN111710768A (zh) * 2020-07-01 2020-09-25 厦门乾照光电股份有限公司 一种led芯片的制作方法
CN114914342A (zh) * 2021-02-09 2022-08-16 隆达电子股份有限公司 发光二极管结构
KR20220135629A (ko) * 2021-03-31 2022-10-07 삼성전자주식회사 반사 전극 패턴을 포함하는 반도체 발광 소자 패키지
CN113451476B (zh) * 2021-07-01 2022-09-16 厦门乾照光电股份有限公司 一种微型发光元件及其制备方法
KR20230024121A (ko) * 2021-08-11 2023-02-20 삼성전자주식회사 반도체 발광소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160046538A (ko) * 2014-10-21 2016-04-29 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
KR20160148421A (ko) * 2015-06-16 2016-12-26 서울바이오시스 주식회사 발광 소자
KR20160149827A (ko) * 2015-06-19 2016-12-28 서울바이오시스 주식회사 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP2002002321A (ja) 2000-06-27 2002-01-09 Fuji Kiko Co Ltd シフトレバー装置のシフトノブ構造
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
EP1420463A4 (en) 2001-08-22 2008-11-26 Sony Corp NITRID SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100640496B1 (ko) 2005-11-23 2006-11-01 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
CN104969365B (zh) 2013-02-07 2017-12-26 夏普株式会社 半导体发光元件及其制造方法
JP5643920B1 (ja) 2013-04-16 2014-12-17 エルシード株式会社 Ｌｅｄ素子及びその製造方法
KR102124207B1 (ko) * 2013-06-03 2020-06-18 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20150121306A (ko) 2014-04-18 2015-10-29 포항공과대학교 산학협력단 질화물 반도체 발광소자 및 이의 제조방법
JP6720472B2 (ja) * 2014-06-13 2020-07-08 日亜化学工業株式会社 発光素子の製造方法
KR102282137B1 (ko) * 2014-11-25 2021-07-28 삼성전자주식회사 반도체 발광소자 및 이를 구비한 반도체 발광장치
KR102464028B1 (ko) * 2015-07-16 2022-11-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지 및 이를 포함하는 발광 장치
KR102408617B1 (ko) * 2015-07-16 2022-06-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지 및 이를 포함하는 발광 장치
KR20170039490A (ko) 2015-10-01 2017-04-11 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
US10126831B2 (en) * 2015-10-16 2018-11-13 Seoul Viosys Co., Ltd. Compact light emitting diode chip, light emitting device and electronic device including the same
TWI664753B (zh) * 2015-10-16 2019-07-01 南韓商首爾偉傲世有限公司 小型發光二極體晶片
KR101762259B1 (ko) 2016-04-11 2017-08-01 주식회사 세미콘라이트 반도체 발광소자
KR102445547B1 (ko) 2016-02-01 2022-09-22 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102451703B1 (ko) 2016-02-05 2022-10-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
KR102519668B1 (ko) 2016-06-21 2023-04-07 삼성전자주식회사 반도체 발광 소자 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160046538A (ko) * 2014-10-21 2016-04-29 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
KR20160148421A (ko) * 2015-06-16 2016-12-26 서울바이오시스 주식회사 발광 소자
KR20160149827A (ko) * 2015-06-19 2016-12-28 서울바이오시스 주식회사 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법

Also Published As

Publication number Publication date
CN110223999A (zh) 2019-09-10
US10686101B2 (en) 2020-06-16
KR102443027B1 (ko) 2022-09-14
US20190273187A1 (en) 2019-09-05

Similar Documents

Publication Publication Date Title
KR102427642B1 (ko) 반도체 발광소자
US11929451B2 (en) Semiconductor light emitting device
KR102443027B1 (ko) 반도체 발광소자
US10559717B2 (en) Light-emitting device and manufacturing method thereof
US10811568B2 (en) Semiconductor light emitting device and semiconductor light emitting device package using the same
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
US20190237626A1 (en) Semiconductor light emitting device
US20110175131A1 (en) Light emitting device and method for fabricating the same
KR102573271B1 (ko) 반도체 발광소자
JP7453588B2 (ja) 垂直共振器面発光レーザ素子
US11888091B2 (en) Semiconductor light emitting device and light emitting device package
KR102563266B1 (ko) 발광소자 및 이를 구비한 광원 모듈
US20230047372A1 (en) Semiconductor light emitting device
US20230420610A1 (en) Semiconductor light emitting device
US20230317765A1 (en) Light-emitting device
KR101681573B1 (ko) 발광소자의 제조방법
TW202501851A (zh) 發光元件
KR20110085727A (ko) 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180302

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210112

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180302

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220412

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220623

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220907

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220908

End annual number: 3

Start annual number: 1

PG1601 Publication of registration