Nothing Special   »   [go: up one dir, main page]

KR20190031089A - 발광소자 패키지 - Google Patents

발광소자 패키지 Download PDF

Info

Publication number
KR20190031089A
KR20190031089A KR1020170118981A KR20170118981A KR20190031089A KR 20190031089 A KR20190031089 A KR 20190031089A KR 1020170118981 A KR1020170118981 A KR 1020170118981A KR 20170118981 A KR20170118981 A KR 20170118981A KR 20190031089 A KR20190031089 A KR 20190031089A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
package body
resin
opening
Prior art date
Application number
KR1020170118981A
Other languages
English (en)
Other versions
KR102392013B1 (ko
Inventor
송준오
김기석
임창만
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020170118981A priority Critical patent/KR102392013B1/ko
Priority to US16/646,623 priority patent/US11373973B2/en
Priority to PCT/KR2018/010827 priority patent/WO2019054793A1/ko
Publication of KR20190031089A publication Critical patent/KR20190031089A/ko
Priority to KR1020220050577A priority patent/KR102537684B1/ko
Application granted granted Critical
Publication of KR102392013B1 publication Critical patent/KR102392013B1/ko
Priority to US17/824,204 priority patent/US11837570B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13123—Magnesium [Mg] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13173—Rhodium [Rh] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13176—Ruthenium [Ru] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13178—Iridium [Ir] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예에 따른 발광소자 패키지는, 상면과 하면을 관통하는 제1 및 제2 개구부를 포함하는 제1 패키지 몸체; 제1 패키지 몸체 상에 배치되고, 상면과 하면을 관통하는 제3 개구부를 포함하는 제2 패키지 몸체; 제3 개구부 내에 배치되는 발광소자; 제1 패키지 몸체의 상면과 발광소자 사이에 배치된 제1 수지; 및 제3 개구부 내에 배치되는 제2 수지; 를 포함할 수 있다.
실시 예에 의하면, 제1 패키지 몸체의 상면은 제2 패키지 몸체의 하면과 결합되고, 제1 패키지 몸체는 제1 패키지 몸체의 상면에서 제1 패키지 몸체의 하면으로 오목한 리세스를 포함하고, 제1 수지는 리세스에 배치되고, 제1 수지와 제2 수지는 서로 다른 물질을 포함하고, 제1 수지는 발광소자 및 제2 수지와 접촉될 수 있다.

Description

발광소자 패키지 {LIGHT EMITTING DEVICE PACKAGE}
실시 예는 반도체 소자 패키지 및 반도체 소자 패키지 제조방법, 광원 장치에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 발광소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 이와 같은 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용될 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 가스(Gas)나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
발광소자(Light Emitting Device)는 예로서 주기율표상에서 3족-5족 원소 또는 2족-6족 원소를 이용하여 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로 제공될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 파장 구현이 가능하다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭 넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자, 적색(RED) 발광소자 등은 상용화되어 널리 사용되고 있다.
예를 들어, 자외선 발광소자의 경우, 200nm~400nm의 파장대에 분포되어 있는 빛을 발생하는 발광 다이오드로서, 상기 파장대역에서, 단파장의 경우, 살균, 정화 등에 사용되며, 장파장의 경우 노광기 또는 경화기 등에 사용될 수 있다.
자외선은 파장이 긴 순서대로 UV-A(315nm~400nm), UV-B(280nm~315nm), UV-C (200nm~280nm) 세 가지로 나뉠 수 있다. UV-A(315nm~400nm) 영역은 산업용 UV 경화, 인쇄 잉크 경화, 노광기, 위폐 감별, 광촉매 살균, 특수조명(수족관/농업용 등) 등의 다양한 분야에 응용되고 있고, UV-B(280nm~315nm) 영역은 의료용으로 사용되며, UV-C(200nm~280nm) 영역은 공기 정화, 정수, 살균 제품 등에 적용되고 있다.
한편, 고 출력을 제공할 수 있는 반도체 소자가 요청됨에 따라 고 전원을 인가하여 출력을 높일 수 있는 반도체 소자에 대한 연구가 진행되고 있다.
또한, 반도체 소자 패키지에 있어, 반도체 소자의 광 추출 효율을 향상시키고, 패키지 단에서의 광도를 향상시킬 수 있는 방안에 대한 연구가 진행되고 있다. 또한, 반도체 소자 패키지에 있어, 패키지 전극과 반도체 소자 간의 본딩 결합력을 향상시킬 수 있는 방안에 대한 연구가 진행되고 있다.
또한, 반도체 소자 패키지에 있어, 공정 효율 향상 및 구조 변경을 통하여 제조 단가를 줄이고 제조 수율을 향상시킬 수 있는 방안에 대한 연구가 진행되고 있다.
실시 예는 광 추출 효율 및 전기적 특성을 향상시킬 수 있는 반도체 소자 패키지 및 반도체 소자 패키지 제조방법, 광원 장치를 제공할 수 있다.
실시 예는 공정 효율을 향상시키고 새로운 패키지 구조를 제시하여 제조 단가를 줄이고 제조 수율을 향상시킬 수 있는 반도체 소자 패키지 및 반도체 소자 패키지 제조방법, 광원 장치를 제공할 수 있다.
실시 예는 반도체 소자 패키지가 기판 등에 재 본딩되는 과정에서 반도체 소자 패키지의 본딩 영역에서 리멜팅(re-melting) 현상이 발생되는 것을 방지할 수 있는 반도체 소자 패키지 및 반도체 소자 패키지 제조방법을 제공할 수 있다.
실시 예에 따른 발광소자 패키지는, 제1 및 제2 개구부를 포함하는 제1 패키지 몸체; 상기 제1 패키지 몸체 상에 배치되고, 제3 개구부를 포함하는 제2 패키지 몸체; 상기 제3 개구부 내에 배치되는 발광소자; 상기 제1 패키지 몸체의 상면과 상기 발광소자 사이에 배치된 제1 수지; 및 상기 제3 개구부 내에 배치되는 제2 수지; 를 포함하고, 상기 제1 패키지 몸체의 상면은 상기 제2 패키지 몸체의 하면과 결합되고, 상기 제1 패키지 몸체는 상면에서 하면으로 오목한 리세스를 포함하고, 상기 제1 수지는 상기 리세스에 배치되고, 상기 제1 수지와 상기 제2 수지는 서로 다른 물질을 포함하고, 상기 제1 수지는 상기 발광소자 및 상기 제2 수지와 접촉될 수 있다.
실시 예에 의하면, 상기 제1 패키지 몸체와 상기 제2 패키지 몸체 중에서 적어도 하나는 파장 변환 물질을 포함할 수 있다.
실시 예에 의하면, 상기 제1 패키지 몸체와 상기 제2 패키지 몸체 중에서 적어도 하나는 투명 수지로 구성될 수 있다.
실시 예에 의하면, 상기 제1 패키지 몸체와 상기 제2 패키지 몸체 중에서 적어도 하나는 반사성 수지로 구성될 수 있다.
실시 예에 의하면, 상기 제1 패키지 몸체와 상기 제2 패키지 몸체는 서로 다른 물질을 포함할 수 있다.
실시 예에 의하면, 상기 제1 패키지 몸체와 상기 제2 패키지 몸체는 PPA, PCT, EMC, SMC, PI 중에서 선택된 서로 다른 물질을 포함하고, 상기 제1 패키지 몸체는 반사 물질을 포함하고 상기 제2 패키지 몸체는 파장 변환 물질을 포함할 수 있다.
실시 예에 의하면, 상기 제1 패키지 몸체와 상기 제2 패키지 몸체는 PPA, PCT, EMC, SMC, PI 중에서 선택된 서로 다른 물질을 포함하고, 상기 제1 패키지 몸체는 파장 변환 물질을 포함하고 상기 제2 패키지 몸체는 반사 물질을 포함할 수 있다.
실시 예에 의하면, 상기 제1 패키지 몸체와 상기 제2 패키지 몸체는 PPA, PCT, EMC, SMC, PI 중에서 선택된 서로 다른 물질을 포함하고, 상기 제1 패키지 몸체는 투명 수지로 구성되고, 상기 제2 패키지 몸체는 파장 변환 물질 또는 반사 물질 중에서 적어도 하나를 포함할 수 있다.
실시 예에 따른 발광소자 패키지는, 상기 제1 패키지 몸체와 상기 제2 패키지 몸체 사이에 배치된 접착층을 포함할 수 있다.
실시 예에 의하면, 상기 발광소자는 상기 제1 개구부 상에 배치된 제1 본딩부와 상기 제2 개구부 상에 배치된 제2 본딩부를 포함하고, 상기 리세스는 상기 제1 및 제2 개구부 둘레에 폐루프 형상으로 제공되고, 상기 발광소자의 상부 방향에서 보았을 때, 상기 발광소자의 크기가 상기 리세스에 의하여 제공된 폐루프 면적에 비해 더 크게 제공될 수 있다.
실시 예에 따른 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 의하면, 광 추출 효율 및 전기적 특성과 신뢰성을 향상시킬 수 있는 장점이 있다.
실시 예에 따른 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 의하면, 공정 효율을 향상시키고 새로운 패키지 구조를 제시하여 제조 단가를 줄이고 제조 수율을 향상시킬 수 있는 장점이 있다.
실시 예에 따른 반도체 소자 패키지는 반사율이 높은 몸체를 제공함으로써, 반사체가 변색되지 않도록 방지할 수 있어 반도체 소자 패키지의 신뢰성을 개선할 수 있는 장점이 있다.
실시 예에 따른 반도체 소자 패키지 및 반도체 소자 제조방법에 의하면, 반도체 소자 패키지가 기판 등에 재 본딩되거나 열 처리 되는 과정에서 반도체 소자 패키지의 본딩 영역에서 리멜팅(re-melting) 현상이 발생되는 것을 방지할 수 있는 장점이 있다.
도 1은 본 발명의 실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 2는 본 발명의 실시 예에 따른 발광소자 패키지를 설명하는 분해 사시도이다.
도 3은 본 발명의 실시 예에 따른 발광소자 패키지의 패키지 몸체, 리세스, 개구부의 배치 관계를 설명하는 도면이다.
도 4 내지 도 8은 본 발명의 실시 예에 따른 발광소자 패키지 제조방법을 설명하는 도면이다.
도 9는 본 발명의 실시 예에 따른 발광소자 패키지의 다른 예를 나타낸 도면이다.
도 10은 본 발명의 실시 예에 따른 발광소자 패키지의 또 다른 예를 나타낸 도면이다.
도 11은 본 발명의 실시 예에 따른 발광소자 패키지의 또 다른 예를 나타낸 도면이다.
도 12는 본 발명의 실시 예에 따른 발광소자 패키지의 또 다른 예를 나타낸 도면이다.
도 13은 도 12에 도시된 발광소자 패키지의 패키지 몸체, 리세스, 개구부의 배치 관계를 설명하는 도면이다.
도 14는 도 12에 도시된 발광소자 패키지의 저면도이다.
도 15는 본 발명의 실시 예에 따른 발광소자 패키지의 또 다른 예를 나타낸 도면이다.
도 16은 본 발명의 실시 예에 따른 발광소자 패키지에 적용된 발광소자를 설명하는 평면도이다.
도 17은 도 16에 도시된 발광소자의 A-A 선에 따른 단면도이다.
도 18은 본 발명의 실시 예에 따른 발광소자 패키지에 적용된 발광소자의 다른 예를 설명하는 평면도이다.
도 19는 도 18에 도시된 발광소자의 F-F 선에 따른 단면도이다.
도 20은 본 발명의 실시 예에 따른 발광소자 패키지의 또 다른 예를 나타낸 도면이다.
도 21은 도 20에 도시된 발광소자 패키지의 패키지 몸체, 리세스, 개구부의 배치 관계를 설명하는 도면이다.
도 22는 본 발명의 실시 예에 따른 발광소자 패키지에 적용된 발광소자의 또 다른 예를 설명하는 평면도이다.
도 23은 도 22에 도시된 발광소자의 G-G 선에 따른 단면도이다.
도 24a 및 도 24b는 본 발명의 실시 예에 따른 발광소자 제조방법에 의하여 반도체층이 형성된 단계를 설명하는 도면이다.
도 25a 및 도 25b는 본 발명의 실시 예에 따른 발광소자 제조방법에 의하여 투광성 전극층이 형성된 단계를 설명하는 도면이다.
도 26a 및 도 26b는 본 발명의 실시 예에 따른 발광소자 제조방법에 의하여 아이솔레이션 공정이 수행된 단계를 설명하는 도면이다.
도 27a 및 도 27b는 본 발명의 실시 예에 따른 발광소자 제조방법에 의하여 반사층이 형성된 단계를 설명하는 도면이다.
도 28a 및 도 28b는 본 발명의 실시 예에 따른 발광소자 제조방법에 의하여 제1 전극, 제2 전극, 연결전극이 형성된 단계를 설명하는 도면이다.
도 29a 및 도 29b는 본 발명의 실시 예에 따른 발광소자 제조방법에 의하여 보호층이 형성된 단계를 설명하는 도면이다.
도 30a 및 도 30b는 본 발명의 실시 예에 따른 발광소자 제조방법에 의하여 제1 본딩패드와 제2 본딩패드가 형성된 단계를 설명하는 도면이다.
도 31은 본 발명의 실시 예에 따른 발광소자 패키지에 적용된 발광소자의 또 다른 예를 나타낸 도면이다.
이하 실시 예를 첨부된 도면을 참조하여 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명하나 실시 예가 이에 한정되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 소자 패키지 및 반도체 소자 패키지 제조방법에 대해 상세히 설명하도록 한다. 이하에서는 반도체 소자의 예로서 발광소자가 적용된 경우를 기반으로 설명한다.
먼저, 도 1 내지 도 3을 참조하여 본 발명의 실시 예에 따른 발광소자 패키지를 설명하기로 한다. 도 1은 본 발명의 실시 예에 따른 발광소자 패키지를 나타낸 도면이고, 도 2는 본 발명의 실시 예에 따른 발광소자 패키지를 설명하는 분해 사시도이고, 도 3은 본 발명의 실시 예에 따른 발광소자 패키지의 패키지 몸체, 리세스, 개구부의 배치 관계를 설명하는 도면이다.
실시 예에 따른 발광소자 패키지(100)는, 도 1 내지 도 3에 도시된 바와 같이, 패키지 몸체(110), 발광소자(120)를 포함할 수 있다.
상기 패키지 몸체(110)는 제1 패키지 몸체(113)와 제2 패키지 몸체(117)를 포함할 수 있다. 상기 제2 패키지 몸체(117)는 상기 제1 패키지 몸체(113) 위에 배치될 수 있다. 상기 제2 패키지 몸체(117)는 상기 제1 패키지 몸체(113)의 상부 면 둘레에 배치될 수 있다. 상기 제2 패키지 몸체(117)는 상기 제1 패키지 몸체(113)의 상부 면 위에 캐비티(C)를 제공할 수 있다. 상기 제2 패키지 몸체(117)는 상면과 하면을 관통하는 개구부를 포함할 수 있다.
다른 표현으로서, 상기 제1 패키지 몸체(113)는 하부 몸체, 상기 제2 패키지 몸체(117)는 상부 몸체로 지칭될 수도 있다. 또한, 실시 예에 의하면, 상기 패키지 몸체(110)는 상기 캐비티를 제공하는 제2 패키지 몸체(117)를 포함하지 않고, 평탄한 상부면을 제공하는 상기 제1 패키지 몸체(113)만을 포함할 수도 있다.
상기 제2 패키지 몸체(117)는 상기 발광소자(120)로부터 방출되는 빛을 상부 방향으로 반사시킬 수 있다. 상기 제2 패키지 몸체(117)는 상기 제1 패키지 몸체(113)의 상면에 대하여 경사지게 배치될 수 있다.
상기 패키지 몸체(110)는 상기 캐비티(C)를 포함할 수 있다. 상기 캐비티는 바닥면과, 상기 바닥면에서 상기 패키지 몸체(110)의 상면으로 경사진 측면을 포함할 수 있다.
실시 예에 의하면, 상기 패키지 몸체(110)는 캐비티(C)가 있는 구조로 제공될 수도 있으며, 캐비티(C) 없이 상면이 평탄한 구조로 제공될 수도 있다.
예로서, 상기 패키지 몸체(110)는 폴리프탈아미드(PPA: Polyphthalamide), PCT(Polychloro Tri phenyl), LCP(Liquid Crystal Polymer), PA9T(Polyamide9T), 실리콘, 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound), 실리콘 몰딩 컴파운드(SMC), 세라믹, PI(Poly Imide), PSG(photo sensitive glass), 사파이어(Al2O3) 등을 포함하는 그룹 중에서 선택된 적어도 하나로 형성될 수 있다. 또한, 상기 패키지 몸체(110)는 TiO2와 SiO2와 같은 고굴절 필러의 반사 물질을 포함할 수 있다. 상기 패키지 몸체(110)는 양자점, 형광체 등의 파장 변환 물질을 포함할 수 있다.
한편, 실시 예에 의하면, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 서로 다른 물질을 포함할 수 있다. 예로서, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 서로 다른 공정에서 서로 다른 물질로 형성된 후 결합될 수 있다. 예로서, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 접착층(160)을 통하여 서로 결합될 수 있다.
상기 접착층(160)은 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117) 사이에 배치될 수 있다. 상기 접착층(160)은 상기 제1 패키지 몸체(113)의 상면에 배치될 수 있다. 상기 접착층(160)은 상기 제2 패키지 몸체(117)의 하면에 배치될 수 있다. 상기 접착층(160)은 상기 발광소자(120)의 둘레에 배치되어 상기 캐비티를 제공할 수 있다.
상기 접착층(160)은 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 접착층(160)은 상기 발광소자(120)에서 방출하는 광을 반사할 수 있다. 상기 접착층(160)이 반사 기능을 포함하는 경우, 상기 접착층(160)이 화이트 실리콘(white silicone)을 포함할 수도 있다.
한편, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117) 각각은 폴리프탈아미드(PPA: Polyphthalamide), PCT(Polychloro Tri phenyl), LCP(Liquid Crystal Polymer), PA9T(Polyamide9T), 실리콘, 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound), 실리콘 몰딩 컴파운드(SMC), PI(Poly Imide) 등을 포함하는 수지 물질 중에서 선택된 적어도 하나를 베이스 물질로 포함할 수 있다.
또한, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117) 각각은 반사 물질과 파장 변환 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 반사 물질과 파장 변환 물질을 포함하지 않을 수도 있다. 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 투명 수지로 구성될 수도 있다.
상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 서로 다른 베이스 물질을 포함할 수 있다. 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 서로 다른 수지를 포함할 수 있다.
예로서, 상기 제1 패키지 몸체(113)는 반사 물질을 포함하고 상기 제2 패키지 몸체(117)는 파장 변환 물질을 포함할 수 있다. 또한, 상기 제1 패키지 몸체(113)는 파장 변환 물질을 포함하고 상기 제2 패키지 몸체(117)는 반사 물질을 포함할 수 있다.
실시 예에 의하면, 상기 제1 패키지 몸체(113)는 반사 물질을 포함하고 상기 제2 패키지 몸체(117)는 반사 물질과 파장 변환 물질을 포함할 수도 있다. 또한, 상기 제1 패키지 몸체(113)는 반사 물질과 파장 변환 물질을 포함하고 상기 제2 패키지 몸체(117)는 파장 변환 물질을 포함할 수도 있다.
실시 예에 따른 발광소자 패키지(100)는 서로 다른 베이스 물질을 포함하는 제1 패키지 몸체(113)와 제2 패키지 몸체(117)가 서로 다른 공정에서 별도로 형성되고, 응용 제품에서 필요로 하는 특성을 충족시킬 수 있는 선택적인 조합을 통하여 모듈라(modular) 방식으로 제조될 수 있다. 실시 예에 따른 발광소자 패키지 제조방법은 뒤에서 더 살펴 보기로 한다.
실시 예에 의하면, 상기 발광소자(120)는 제1 본딩부(121), 제2 본딩부(122), 발광 구조물(123), 기판(124)을 포함할 수 있다.
상기 발광소자(120)는, 상기 기판(124) 아래에 배치된 상기 발광 구조물(123)을 포함할 수 있다. 상기 발광 구조물(123)은 제1 도전형 반도체층, 제2 도전형 반도체층, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 배치된 활성층을 포함할 수 있다. 상기 제1 본딩부(121)는 상기 제1 도전형 반도체층과 전기적으로 연결될 수 있다. 또한, 상기 제2 본딩부(122)는 상기 제2 도전형 반도체층과 전기적으로 연결될 수 있다.
상기 발광소자(120)는 상기 패키지 몸체(110) 위에 배치될 수 있다. 상기 발광소자(120)는 상기 제1 패키지 몸체(113) 위에 배치될 수 있다. 상기 발광소자(120)는 상기 제2 패키지 몸체(117)에 의해 제공되는 상기 캐비티(C) 내에 배치될 수 있다.
상기 제1 본딩부(121)는 상기 발광소자(120)의 하부 면에 배치될 수 있다. 상기 제2 본딩부(122)는 상기 발광소자(120)의 하부 면에 배치될 수 있다. 상기 제1 본딩부(121)와 상기 제2 본딩부(122)는 상기 발광소자(120)의 하부 면에서 서로 이격되어 배치될 수 있다.
상기 제1 본딩부(121)는 상기 발광 구조물(123)과 상기 제1 패키지 몸체(113) 사이에 배치될 수 있다. 상기 제2 본딩부(122)는 상기 발광 구조물(123)과 상기 제1 패키지 몸체(113) 사이에 배치될 수 있다.
상기 제1 본딩부(121)와 상기 제2 본딩부(122)는 Ti, Al, Sn, In, Ir, Ta, Pd, Co, Cr, Mg, Zn, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru, Rh, ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO를 포함하는 그룹 중에서 선택된 하나 이상의 물질 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
한편, 실시 예에 따른 발광소자 패키지(100)는, 도 1 내지 도 3에 도시된 바와 같이, 제1 개구부(TH1)와 제2 개구부(TH2)를 포함할 수 있다.
상기 패키지 몸체(110)는 상기 캐비티(C)의 바닥면에서 상기 패키지 몸체(110)의 하면을 관통하는 상기 제1 개구부(TH1)를 포함할 수 있다. 상기 패키지 몸체(110)는 상기 캐비티(C)의 바닥면에서 상기 패키지 몸체(110)의 하면을 관통하는 상기 제2 개구부(TH2)를 포함할 수 있다.
예로서, 상기 제1 패키지 몸체(113)는 평평한 하면을 포함할 수 있으며, 상기 하면과 평행한 상면을 포함할 수 있다. 상기 제1 및 제2 개구부(TH1, TH2)는 상기 제1 패키지 몸체(113)의 상면과 하면을 관통할 수 있다.
상기 제1 개구부(TH1)는 상기 제1 패키지 몸체(113)에 제공될 수 있다. 상기 제1 개구부(TH1)는 상기 제1 패키지 몸체(113)를 관통하여 제공될 수 있다. 상기 제1 개구부(TH1)는 상기 제1 패키지 몸체(113)의 상면과 하면을 제1 방향으로 관통하여 제공될 수 있다.
상기 제1 개구부(TH1)는 상기 발광소자(120)의 상기 제1 본딩부(121) 아래에 배치될 수 있다. 상기 제1 개구부(TH1)는 상기 발광소자(120)의 상기 제1 본딩부(121)와 중첩되어 제공될 수 있다. 상기 제1 개구부(TH1)는 상기 제1 패키지 몸체(113)의 상면에서 하면으로 향하는 제1 방향으로 상기 발광소자(120)의 상기 제1 본딩부(121)와 중첩되어 제공될 수 있다.
상기 제2 개구부(TH2)는 상기 제1 패키지 몸체(113)에 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제1 패키지 몸체(113)를 관통하여 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제1 패키지 몸체(113)의 상면과 하면을 제1 방향으로 관통하여 제공될 수 있다.
상기 제2 개구부(TH2)는 상기 발광소자(120)의 상기 제2 본딩부(122) 아래에 배치될 수 있다. 상기 제2 개구부(TH2)는 상기 발광소자(120)의 상기 제2 본딩부(122)와 중첩되어 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제1 패키지 몸체(113)의 상면에서 하면으로 향하는 제1 방향으로 상기 발광소자(120)의 상기 제2 본딩부(122)와 중첩되어 제공될 수 있다.
상기 제1 개구부(TH1)와 상기 제2 개구부(TH2)는 서로 이격되어 배치될 수 있다. 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2)는 상기 발광소자(120)의 하부 면 아래에서 서로 이격되어 배치될 수 있다.
실시 예에 의하면, 상기 제1 개구부(TH1)의 상부 영역의 폭(W1)이 상기 제1 본딩부(121)의 폭에 비해 작거나 같게 제공될 수 있다. 또한, 상기 제2 개구부(TH2)의 상부 영역의 폭이 상기 제2 본딩부(122)의 폭에 비해 작거나 같게 제공될 수 있다.
또한, 상기 제1 개구부(TH1)의 상부 영역의 폭(W1)이 상기 제1 개구부(TH1)의 하부 영역의 폭(W2)에 비해 작거나 같게 제공될 수 있다. 또한, 상기 제2 개구부(TH2)의 상부 영역의 폭이 상기 제2 개구부(TH2)의 하부 영역의 폭에 비해 작거나 같게 제공될 수 있다.
상기 제1 개구부(TH1)는 하부 영역에서 상부 영역으로 가면서 폭이 점차적으로 작아지는 경사진 형태로 제공될 수 있다. 상기 제2 개구부(TH2)는 하부 영역에서 상부 영역으로 가면서 폭이 점차적으로 작아지는 경사진 형태로 제공될 수 있다.
다만 이에 한정하지 않고, 상기 제1 및 제2 개구부(TH1, TH2)의 상부 영역과 하부 영역 사이의 경사면은 기울기가 서로 다른 복수의 경사면을 가질 수 있고, 상기 경사면은 곡률을 가지며 배치될 수 있다. 상기 제1 패키지 몸체(113)의 하면 영역에서 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2) 사이의 폭은 수백 마이크로 미터로 제공될 수 있다. 상기 제1 패키지 몸체(113)의 하면 영역에서 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2) 사이의 폭은 100 마이크로 미터 내지 150 마이크로 미터로 제공될 수 있다.
상기 제1 패키지 몸체(113)의 하면 영역에서 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2) 사이의 폭은, 실시 예에 따른 발광소자 패키지(100)가 추후 회로기판, 서브 마운트 등에 실장되는 경우에, 본딩부 간의 전기적인 단락(short)이 발생되는 것을 방지하기 위하여 일정 거리 이상으로 제공되도록 선택될 수 있다.
실시 예에 따른 발광소자 패키지(100)는, 도 1 내지 도 3에 도시된 바와 같이, 리세스(R)를 포함할 수 있다. 상기 리세스(R)는 상기 캐비티(C)의 바닥면에서 상기 패키지 몸체(110)의 하면으로 오목하게 제공될 수 있다.
상기 리세스(R)는 상기 제1 패키지 몸체(113)에 제공될 수 있다. 상기 리세스(R)는 상기 제1 패키지 몸체(113)의 상면에서 하면 방향으로 오목하게 제공될 수 있다. 상기 리세스(R)는 상기 발광소자(120) 아래에 배치될 수 있다.
상기 리세스(R)는 상기 제1 개구부(TH1)와 상기 제2 패키지 몸체(117) 사이에 제공될 수 있다. 또한, 상기 리세스(R)는 상기 제2 개구부(TH2)와 상기 제2 패키지 몸체(117) 사이에 제공될 수 있다. 예로서, 상기 리세스(R)는 상기 발광소자(120) 아래에 폐루프 형상으로 제공될 수 있다.
상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 리세스(R)는 상기 제1 본딩부(121)와 상기 제1 개구부(TH1)에 인접하게 배치된 상기 제2 패키지 몸체(117) 사이에 배치될 수 있다.
또한, 상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 리세스(R)는 상기 제2 본딩부(122)와 상기 제2 개구부(TH2)에 인접하게 배치된 상기 제2 패키지 몸체(117) 사이에 배치될 수 있다.
상기 리세스(R)는 상기 제1 및 제2 개구부(TH1, TH2) 둘레에 폐루프 형상으로 제공될 수 있다.
상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 발광소자(120)의 크기가 상기 리세스(R)에 의하여 제공된 폐루프 면적에 비해 더 크게 제공될 수 있다.
상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 발광소자(120)의 네 측면을 연결하는 외곽선 내에 상기 리세스(R)에 의하여 형성된 폐루프가 제공될 수 있다.
실시 예에 따른 발광소자 패키지(100)는, 도 1에 도시된 바와 같이, 제1 수지(130)를 포함할 수 있다.
상기 제1 수지(130)는 상기 리세스(R)에 배치될 수 있다. 상기 제1 수지(130)는 상기 발광소자(120)와 상기 제1 패키지 몸체(113) 사이에 배치될 수 있다. 상기 제1 수지(130)는 상기 제1 본딩부(121)와 상기 제2 본딩부(122) 사이에 배치될 수 있다. 예로서, 상기 제1 수지(130)는 상기 제1 본딩부(121)의 측면과 상기 제2 본딩부(122)의 측면에 접촉되어 배치될 수 있다.
상기 제1 수지(130)는 상기 제1 본딩부(121)의 둘레에 배치되어 상기 제1 개구부(TH1)의 상부 영역을 밀봉시킬 수 있다. 상기 제1 수지(130)는 상기 제2 본딩부(122)의 둘레에 배치되어 상기 제2 개구부(TH1)의 상부 영역을 밀봉시킬 수 있다.
상기 제1 수지(130)는 상기 발광소자(120)와 상기 제1 패키지 몸체(113) 간의 안정적인 고정력을 제공할 수 있다. 상기 제1 수지(130)는 예로서 상기 제1 패키지 몸체(113)의 상면에 직접 접촉되어 배치될 수 있다. 또한, 상기 제1 수지(130)는 상기 발광소자(120)의 하부 면에 직접 접촉되어 배치될 수 있다.
예로서, 상기 제1 수지(130)는 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 제1 수지(130)는 상기 발광소자(120)에서 방출하는 광을 반사할 수 있다. 상기 제1 수지(130)가 반사 기능을 포함하는 경우, 상기 제1 수지(130)는 화이트 실리콘(white silicone)을 포함할 수 있다. 상기 제1 수지(130)가 반사 기능을 포함하는 경우, 상기 제1 수지(130)는 예로서 TiO2, SiO2 등을 포함하는 물질로 구성될 수 있다. 상기 제1 수지(130)는 접착제로 지칭될 수도 있다.
실시 예에 의하면, 상기 리세스(R)의 깊이는 상기 제1 개구부(TH1)의 깊이 또는 상기 제2 개구부(TH2)의 깊이에 비해 작게 제공될 수 있다.
상기 리세스(R)의 깊이는 상기 제1 수지(130)의 접착력을 고려하여 결정될 수 있다. 또한, 상기 리세스(R)이 깊이(T1)는 상기 제1 패키지 몸체(113)의 안정적인 강도를 고려하거나 및/또는 상기 발광소자(120)에서 방출되는 열에 의해 상기 발광소자 패키지(100)에 크랙이 발생하지 않도록 결정될 수 있다.
상기 리세스(R)는 상기 발광소자(120) 하부에 일종의 언더필 공정이 수행될 수 있는 적정 공간을 제공할 수 있다. 상기 리세스(R)는 상기 발광소자(120)의 하면과 상기 제1 패키지 몸체(113)의 상면 사이에 상기 제1 수지(130)가 충분히 제공될 수 있도록 제1 깊이 이상으로 제공될 수 있다. 또한, 상기 리세스(R)는 상기 제1 패키지 몸체(113)의 안정적인 강도를 제공하기 위하여 제2 깊이 이하로 제공될 수 있다.
상기 리세스(R)의 깊이와 폭(W3)은 상기 제1 수지(130)의 형성 위치 및 고정력에 영향을 미칠 수 있다. 상기 리세스(R)의 깊이와 폭(W3)은 상기 제1 패키지 몸체(113)와 상기 발광소자(120) 사이에 배치되는 상기 제1 수지(130)에 의하여 충분한 고정력이 제공될 수 있도록 결정될 수 있다.
예로서, 상기 리세스(R)의 깊이는 수십 마이크로 미터로 제공될 수 있다. 상기 리세스(R)의 깊이는 40 마이크로 미터 내지 60 마이크로 미터로 제공될 수 있다.
또한, 상기 리세스(R)의 폭(W3)은 수백 마이크로 미터로 제공될 수 있다. 상기 리세스(R)의 폭(W3)은 140 마이크로 미터 내지 160 마이크로 미터로 제공될 수 있다. 예로서, 상기 리세스의 폭(W3)은 150 마이크로 미터로 제공될 수 있다.
상기 리세스(R)에 제공된 상기 제1 수지(130)에 의하여 상기 발광소자(120)의 상기 제1 및 제2 본딩부(121, 122)가 외부로부터 밀봉될 수 있게 된다. 상기 제1 수지(130)는 상기 발광소자(120) 아래에 폐루프 형상으로 제공될 수 있다. 상기 제1 수지(130)는 도 2 및 도 3에 도시된 바와 같이, 상기 리세스(R)의 형상을 따라 폐루프 형상으로 제공될 수 있다. 상기 리세스(R)는 사각 형상의 폐루프로 제공될 수도 있으며, 원형 또는 타원 형상의 폐루프로 제공될 수도 있다.
상기 제1 개구부(TH1)의 깊이는 상기 제1 패키지 몸체(113)의 두께에 대응되어 제공될 수 있다. 상기 제1 개구부(TH1)의 깊이는 상기 제1 패키지 몸체(113)의 안정적인 강도를 유지할 수 있는 두께로 제공될 수 있다.
예로서, 상기 제1 개구부(TH1)의 깊이는 수백 마이크로 미터로 제공될 수 있다. 상기 제1 개구부(TH1)의 깊이는 180 마이크로 미터 내지 220 마이크로 미터로 제공될 수 있다. 예로서, 상기 제1 개구부(TH1)의 깊이는 200 마이크로 미터로 제공될 수 있다.
예로서, 상기 제1 개구부(TH1)의 깊이에서 상기 리세스(R)의 깊이를 뺀 두께는 적어도 100 마이크로 미터 이상으로 선택될 수 있다. 이는 상기 제1 패키지 몸체(113)의 크랙 프리(crack free)를 제공할 수 있는 사출 공정 두께가 고려된 것이다.
실시 예에 의하면, 제1 개구부(TH1)의 깊이는 상기 리세스(R)의 깊이에 대해 2 배 내지 10 배로 제공될 수 있다. 예로서, 상기 제1 개구부(TH1)의 깊이가 200 마이크로 미터로 제공되는 경우, 상기 리세스(R)의 깊이는 20 마이크로 미터 내지 100 마이크로 미터로 제공될 수 있다.
또한, 실시 예에 따른 발광소자 패키지(100)는, 도 1에 도시된 바와 같이, 제2 수지(140)를 포함할 수 있다.
상기 제2 수지(140)는 상기 발광소자(120) 위에 제공될 수 있다. 상기 제2 수지(140)는 상기 제1 패키지 몸체(113) 위에 배치될 수 있다. 상기 제2 수지(140)는 상기 제2 패키지 몸체(117)에 의하여 제공된 캐비티(C)에 배치될 수 있다.
상기 제2 수지(140)는 절연물질을 포함할 수 있다. 또한, 상기 제2 수지(140)는 상기 발광소자(120)로부터 방출되는 빛을 입사 받고, 파장 변환된 빛을 제공하는 파장변환 물질을 포함할 수 있다. 예로서, 상기 제2 수지(140)는 형광체, 양자점 등을 포함할 수 있다.
또한, 실시 예에 의하면, 상기 발광 구조물(123)은 화합물 반도체로 제공될 수 있다. 상기 발광 구조물(123)은 예로서 2족-6족 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예로서, 상기 발광 구조물(123)은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P), 비소(As), 질소(N)로부터 선택된 적어도 두 개 이상의 원소를 포함하여 제공될 수 있다.
상기 발광 구조물(123)은 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함할 수 있다.
상기 제1 및 제2 도전형 반도체층은 3족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 제1 및 제2 도전형 반도체층은 예컨대 InxAlyGa1 -x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 예컨대, 상기 제1 및 제2 도전형 반도체층은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다. 상기 제1 도전형 반도체층은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다. 상기 제2 도전형 반도체층은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있다.
상기 활성층은 화합물 반도체로 구현될 수 있다. 상기 활성층은 예로서 3족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 활성층이 다중 우물 구조로 구현된 경우, 상기 활성층은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있고, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다. 예컨대, 상기 활성층은 InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
또한, 실시 예에 따른 발광소자 패키지(100)는, 도 1에 도시된 바와 같이, 제1 도전층(321)과 제2 도전층(322)을 포함할 수 있다. 상기 제1 도전층(321)은 상기 제2 도전층(322)과 이격되어 배치될 수 있다.
상기 제1 도전층(321)은 상기 제1 개구부(TH1)에 제공될 수 있다. 상기 제1 도전층(321)은 상기 제1 본딩부(121) 아래에 배치될 수 있다. 상기 제1 도전층(321)의 폭은 상기 제1 본딩부(121)의 폭에 비해 더 작게 제공될 수 있다.
상기 제1 본딩부(121)는 상기 제1 개구부(TH1)가 형성된 제1 방향과 수직한 제2 방향의 폭을 가질 수 있다. 상기 제1 본딩부(121)의 폭은 상기 제1 개구부(TH1)의 상기 제2 방향의 폭보다 더 크게 제공될 수 있다.
상기 제1 도전층(321)은 상기 제1 본딩부(121)의 하면과 직접 접촉되어 배치될 수 있다. 상기 제1 도전층(321)은 상기 제1 본딩부(121)와 전기적으로 연결될 수 있다. 상기 제1 도전층(321)은 상기 제1 패키지 몸체(113)에 의하여 둘러 싸이게 배치될 수 있다.
상기 제2 도전층(322)은 상기 제2 개구부(TH2)에 제공될 수 있다. 상기 제2 도전층(322)은 상기 제2 본딩부(122) 아래에 배치될 수 있다. 상기 제2 도전층(322)의 폭은 상기 제2 본딩부(122)의 폭에 비해 더 작게 제공될 수 있다.
상기 제2 본딩부(122)는 상기 제2 개구부(TH2)가 형성된 제1 방향과 수직한 제2 방향의 폭을 가질 수 있다. 상기 제2 본딩부(122)의 폭은 상기 제2 개구부(TH2)의 상기 제2 방향의 폭보다 더 크게 제공될 수 있다.
상기 제2 도전층(322)은 상기 제2 본딩부(122)의 하면과 직접 접촉되어 배치될 수 있다. 상기 제2 도전층(322)은 상기 제2 본딩부(122)와 전기적으로 연결될 수 있다. 상기 제2 도전층(322)은 상기 제1 패키지 몸체(113)에 의하여 둘러 싸이게 배치될 수 있다.
상기 제1 도전층(321)과 상기 제2 도전층(322)은 Ag, Au, Pt, Sn, Cu 등을 포함하는 그룹 중에서 선택된 적어도 하나의 물질 또는 그 합금을 포함할 수 있다. 다만 이에 한정하지 않고, 상기 제1 도전층(321)과 상기 제2 도전층(322)으로 전도성 기능을 확보할 수 있는 물질이 사용될 수 있다.
예로서, 상기 제1 도전층(321)과 상기 제2 도전층(322)은 도전성 페이스트를 이용하여 형성될 수 있다. 상기 도전성 페이스트는 솔더 페이스트(solder paste), 실버 페이스트(silver paste) 등을 포함할 수 있고, 서로 다른 물질로 구성되는 다층 또는 합금으로 구성된 다층 또는 단층으로 구성될 수 있다. 예로서, 상기 제1 도전층(321)과 상기 제2 도전층(322)은 SAC(Sn-Ag-Cu) 물질을 포함할 수 있다.
실시 예에 의하면, 상기 제1 도전층(321)이 상기 제1 본딩부(121)에 전기적으로 연결될 수 있고, 상기 제2 도전층(322)이 상기 제2 본딩부(122)에 전기적으로 연결될 수 있다. 예로서, 상기 제1 도전층(321)과 상기 제2 도전층(322)에 외부 전원이 공급될 수 있고, 이에 따라 상기 발광소자(120)가 구동될 수 있다.
한편, 실시 예에 따른 발광소자 패키지(100)에 의하면, 상기 리세스(R)에 제공된 상기 제1 수지(130)가, 도 1 내지 도 3에 도시된 바와 같이, 상기 발광소자(120)의 하부면과 상기 패키지 몸체(110)의 상부면 사이에 제공될 수 있다. 상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 제1 수지(130)는 상기 제1 및 제2 본딩부(121, 122) 주변에 폐루프 형상으로 제공될 수 있다. 또한, 상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 제1 수지(130)는 상기 제1 및 제2 개구부(TH1, TH2) 주변에 폐루프 형상으로 제공될 수 있다.
상기 제1 수지(130)는 상기 발광소자(120)를 상기 패키지 몸체(110)에 안정적으로 고정시키는 기능을 수행할 수 있다. 또한, 상기 제1 수지(130)는 상기 제1 및 제2 본딩부(121, 122)의 측면에 접촉되어 상기 제1 및 제2 본딩부(121, 122) 둘레에 배치될 수 있다. 상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 제1 수지(130)는 상기 제1 및 제2 개구부(TH1, TH2)가 상기 제2 수지(140)가 제공된 외측 영역으로부터 아이솔레이션 되도록 배치될 수 있다.
상기 제1 수지(130)에 의하여, 상기 제1 및 제2 개구부(TH1, TH2)에 제공된 상기 제1 및 제2 도전층(321, 322)이 상기 리세스(R)의 폐루프를 벗어나 상기 발광소자(120)의 외측 방향으로 흐르는 것이 방지될 수 있다.
상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 외측 방향으로 이동되는 경우, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 측면을 타고 확산될 수도 있다. 이와 같이, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 측면으로 이동되는 경우, 상기 발광소자(120)의 제1 도전형 반도체층과 제2 도전형 반도체층이 전기적으로 단락될 수도 있다. 또한, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 측면으로 이동되는 경우, 상기 발광소자(120)의 광 추출 효율이 저하될 수도 있다.
그러나, 실시 예에 의하면, 상기 제1 수지(130)에 의하여 상기 제1 및 제2 본딩부(121, 122)의 둘레 영역이 밀봉될 수 있으므로, 상기 제1 및 제2 도전층(321, 322)이 상기 제1 및 제2 개구부(TH1, TH2) 영역을 벗어나 외부 방향으로 이동되는 것이 방지될 수 있다.
따라서, 실시 예에 따른 발광소자 패키지(100)에 의하면, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 측면으로 이동되는 것이 방지될 수 있으며, 상기 발광소자(120)가 전기적으로 단락되는 것이 방지되고 광 추출 효율이 향상될 수 있다.
그러면, 도 4 내지 도 8을 참조하여 본 발명의 실시 예에 따른 발광소자 패키지 제조방법을 설명하기로 한다.
도 4 내지 도 8을 참조하여 본 발명의 실시 예에 따른 발광소자 패키지 제조방법을 설명함에 있어, 도 1 내지 도 3을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
먼저, 본 발명의 실시 예에 따른 발광소자 패키지 제조방법에 의하면, 도 4에 도시된 바와 같이, 지지 프레임(B)과 상기 지지 프레임(B) 내에 배치된 복수의 제1 몸체 어레이(A1, A2, A3, A4)가 제공될 수 있다.
상기 지지 프레임(B)은 상기 복수의 제1 몸체 어레이(A1, A2, A3, A4)를 안정적으로 지지할 수 있다. 상기 지지 프레임(B)은 절연성 프레임으로 제공될 수도 있으며, 도전성 프레임으로 제공될 수도 있다.
예로서, 상기 복수의 제1 몸체 어레이(A1, A2, A3, A4)는 사출 공정 등을 통하여 형성될 수 있다.
도 4는 상기 지지 프레임(B)에 4개의 제1 몸체 어레이(A1, A2, A3, A4)가 배치된 경우를 기준으로 도시되었으나, 상기 복수의 제1 몸체 어레이는 3개 이하로 제공될 수도 있으며, 5개 이상으로 제공될 수도 있다. 또한, 상기 복수의 제1 몸체 어레이는 복수의 행과 복수의 열을 갖는 형상으로 배치될 수도 있으며, 하나의 행과 복수의 열을 갖는 형상으로 배치될 수도 있다.
복수의 제1 몸체 어레이(A1, A2, A3, A4) 각각은 복수의 서브 몸체 어레이(A11, A12, …)를 포함할 수 있다.
각각의 서브 몸체 어레이(A11, A12, …)는 도 1 내지 도 3을 참조하여 설명된 바와 같이 제1 패키지 몸체(113), 제1 및 제2 개구부(TH1, TH2), 리세스(R)를 포함할 수 있다. 또한, 각각의 서브 몸체 어레이(A11, A12, …)는 서로 유사한 구조로 형성될 수 있다.
상기 제1 개구부(TH1)는 상기 제1 패키지 몸체(113)에 제공될 수 있다. 상기 제1 개구부(TH1)는 상기 제1 패키지 몸체(113)를 관통하여 제공될 수 있다. 상기 제1 개구부(TH1)는 상기 제1 패키지 몸체(113)의 상면과 하면을 제1 방향으로 관통하여 제공될 수 있다.
상기 제2 개구부(TH2)는 상기 제1 패키지 몸체(113)에 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제1 패키지 몸체(113)를 관통하여 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제1 패키지 몸체(113)의 상면과 하면을 제1 방향으로 관통하여 제공될 수 있다.
상기 제1 개구부(TH1)와 상기 제2 개구부(TH2)는 서로 이격되어 배치될 수 있다.
상기 리세스(R)는 상기 제1 패키지 몸체(113)에 제공될 수 있다. 상기 리세스(R)는 상기 제1 패키지 몸체(113)의 상면에서 하면 방향으로 오목하게 제공될 수 있다.
다음으로, 실시 예에 따른 발광소자 패키지 제조방법에 의하면, 도 5에 도시된 바와 같이, 각각의 서브 몸체 어레이(A11, A12, …)에 발광소자(120)가 각각 배치될 수 있다.
도 1 내지 도 3을 참조하여 설명된 바와 같이, 상기 리세스(R)에 제1 수지(130)가 제공되고 상기 발광소자(120)가 실장될 수 있다.
상기 제1 수지(130)는 상기 리세스(R) 영역에 도팅(doting) 방식 등을 통하여 제공될 수 있다. 예로서, 상기 제1 수지(130)는 상기 리세스(R)가 형성된 영역에 일정량 제공될 수 있으며, 상기 리세스(R)를 넘치도록 제공될 수 있다.
그리고, 상기 제1 패키지 몸체(113) 위에 상기 발광소자(120)가 제공될 수 있다.
실시 예에 의하면, 상기 발광소자(120)가 상기 제1 패키지 몸체(113) 위에 배치되는 과정에서 상기 리세스(R)는 일종의 정렬키(align key) 역할을 하도록 활용될 수도 있다.
상기 발광소자(120)는 상기 제1 수지(130)에 의하여 상기 제1 패키지 몸체(113)에 고정될 수 있다. 상기 리세스(R)에 제공된 상기 제1 수지(130)의 일부는 상기 제1 본딩부(121)와 제2 본딩부(122) 방향으로 이동되어 경화될 수 있다. 이에 따라, 상기 발광소자(120)의 하면과 상기 제1 패키지 몸체(113)의 상면 사이의 넓은 영역에 상기 제1 수지(130)가 제공될 수 있으며, 상기 발광소자(120)와 상기 제1 패키지 몸체(113) 간의 고정력이 향상될 수 있게 된다.
실시 예에 의하면, 상기 제1 개구부(TH1)는 상기 발광소자(120)의 상기 제1 본딩부(121) 아래에 배치될 수 있다. 상기 제1 개구부(TH1)는 상기 발광소자(120)의 상기 제1 본딩부(121)와 중첩되어 제공될 수 있다. 상기 제1 개구부(TH1)는 상기 제1 패키지 몸체(113)의 상면에서 하면으로 향하는 제1 방향으로 상기 발광소자(120)의 상기 제1 본딩부(121)와 중첩되어 제공될 수 있다.
상기 제2 개구부(TH2)는 상기 발광소자(120)의 상기 제2 본딩부(122) 아래에 배치될 수 있다. 상기 제2 개구부(TH2)는 상기 발광소자(120)의 상기 제2 본딩부(122)와 중첩되어 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제1 패키지 몸체(113)의 상면에서 하면으로 향하는 제1 방향으로 상기 발광소자(120)의 상기 제2 본딩부(122)와 중첩되어 제공될 수 있다.
상기 제1 수지(130)는 상기 발광소자(120)를 상기 패키지 몸체(110)에 안정적으로 고정시키는 기능을 수행할 수 있다. 또한, 상기 제1 수지(130)는 상기 제1 및 제2 본딩부(121, 122)의 측면에 접촉되어 상기 제1 및 제2 본딩부(121, 122) 둘레에 배치될 수 있다.
다음으로, 실시 예에 따른 발광소자 패키지 제조방법에 의하면, 각각의 서브 몸체 어레이(A11, A12, …)의 제1 및 제2 개구부(TH1, TH2)에, 도 1 내지 도 3을 참조하여 설명된 바와 같이, 제1 및 제2 도전층(321, 322)이 각각 형성될 수 있다.
상기 제1 도전층(321)은 상기 제1 개구부(TH1)에 제공될 수 있다. 상기 제1 도전층(321)은 상기 제1 본딩부(121) 아래에 배치될 수 있다. 상기 제1 도전층(321)의 폭은 상기 제1 본딩부(121)의 폭에 비해 더 작게 제공될 수 있다.
상기 제1 본딩부(121)는 상기 제1 개구부(TH1)가 형성된 제1 방향과 수직한 제2 방향의 폭을 가질 수 있다. 상기 제1 본딩부(121)의 폭은 상기 제1 개구부(TH1)의 상기 제2 방향의 폭보다 더 크게 제공될 수 있다.
상기 제1 도전층(321)은 상기 제1 본딩부(121)의 하면과 직접 접촉되어 배치될 수 있다. 상기 제1 도전층(321)은 상기 제1 본딩부(121)와 전기적으로 연결될 수 있다. 상기 제1 도전층(321)은 상기 제1 패키지 몸체(113)에 의하여 둘러 싸이게 배치될 수 있다.
상기 제2 도전층(322)은 상기 제2 개구부(TH2)에 제공될 수 있다. 상기 제2 도전층(322)은 상기 제2 본딩부(122) 아래에 배치될 수 있다. 상기 제2 도전층(322)의 폭은 상기 제2 본딩부(122)의 폭에 비해 더 작게 제공될 수 있다.
상기 제2 본딩부(122)는 상기 제2 개구부(TH2)가 형성된 제1 방향과 수직한 제2 방향의 폭을 가질 수 있다. 상기 제2 본딩부(122)의 폭은 상기 제2 개구부(TH2)의 상기 제2 방향의 폭보다 더 크게 제공될 수 있다.
상기 제2 도전층(322)은 상기 제2 본딩부(122)의 하면과 직접 접촉되어 배치될 수 있다. 상기 제2 도전층(322)은 상기 제2 본딩부(122)와 전기적으로 연결될 수 있다. 상기 제2 도전층(322)은 상기 제1 패키지 몸체(113)에 의하여 둘러 싸이게 배치될 수 있다.
상기 제1 도전층(321)과 상기 제2 도전층(322)은 Ag, Au, Pt, Sn, Cu 등을 포함하는 그룹 중에서 선택된 하나의 물질 또는 그 합금을 포함할 수 있다. 다만 이에 한정하지 않고, 상기 제1 도전층(321)과 상기 제2 도전층(322)으로 전도성 기능을 확보할 수 있는 물질이 사용될 수 있다.
예로서, 상기 제1 도전층(321)과 상기 제2 도전층(322)은 도전성 페이스트를 이용하여 형성될 수 있다. 상기 도전성 페이스트는 솔더 페이스트(solder paste), 실버 페이스트(silver paste) 등을 포함할 수 있고, 서로 다른 물질로 구성되는 다층 또는 합금으로 구성된 다층 또는 단층으로 구성될 수 있다. 예로서, 상기 제1 도전층(321)과 상기 제2 도전층(322)은 SAC(Sn-Ag-Cu) 물질을 포함할 수 있다.
상기 제1 수지(130)에 의하여 상기 제1 및 제2 개구부(TH1, TH2)의 상부 영역이 밀봉될 수 있으므로, 상기 제1 및 제2 개구부(TH1, TH2)에 제공된 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 하면 아래에서 확산되어 이동되는 것이 방지될 수 있다.
이와 같이, 상기 제1 및 제2 개구부(TH1, TH2)가 상기 제1 수지(130)에 의하여 밀봉될 수 있으므로, 상기 제1 및 제2 개구부(TH1, TH2)에 제공된 상기 제1 및 제2 도전층(321, 322)이 상기 제1 패키지 몸체(113)의 상부면 위로 이동되는 것이 방지될 수 있다.
한편, 실시 예에 따른 발광소자 패키지 제조방법에 의하면, 도 6에 도시된 바와 같이, 제2 몸체 어레이(D)가 제공될 수 있다.
상기 제2 몸체 어레이(D)는 복수의 서브 몸체 어레이(E11, E12, …)를 포함할 수 있다. 예로서, 상기 제2 몸체 어레이(D)는 도 6에 도시된 바와 같이 일 방향으로 배치된 복수의 서브 몸체 어레이(E11, E12, …)를 포함할 수 있다. 또한, 상기 제2 몸체 어레이(D)는 복수의 열과 복수의 행으로 배열된 매트릭스 형상을 갖는 복수의 서브 몸체 어레이(E11, E12, …)를 포함할 수도 있다.
상기 복수의 서브 몸체 어레이(E11, E12, …) 각각은, 도 6에 도시된 바와 같이, 상면에서 하면 방향으로 관통하는 개구부를 포함할 수 있다.
다음으로, 실시 예에 따른 발광소자 패키지 제조방법에 의하면, 도 7에 도시된 바와 같이, 상기 제1 몸체 어레이(A1, A2, A3, A4) 위에 상기 제2 몸체 어레이(D)가 제공될 수 있다.
상기 제1 몸체 어레이(A1, A2, A3, A4)와 상기 제2 몸체 어레이(D)는, 도 1 내지 도 3을 참조하여 설명된 바와 같이, 접착층(160)을 통하여 결합될 수 있다.
예로서, 서브 몸체 어레이 A11 위에 서브 몸체 어레이 E11이 배치될 수 있으며, 서브 몸체 어레이 A12 위에 서브 몸체 어레이 E12가 배치될 수 있다.
한편, 실시 예에 의하면, 상기 제1 몸체 어레이(A1, A2, A3, A4)와 상기 제2 몸체 어레이(D)는 서로 다른 물질을 포함할 수 있다. 예로서, 상기 제1 몸체 어레이(A1, A2, A3, A4)와 상기 제2 몸체 어레이(D)는 서로 다른 공정에서 서로 다른 물질로 형성된 후, 상기 접착층(160)을 통하여 서로 결합될 수 있다.
상기 접착층(160)은 상기 제1 몸체 어레이(A1, A2, A3, A4)와 상기 제2 몸체 어레이(D) 사이에 배치될 수 있다. 상기 접착층(160)은 상기 제1 몸체 어레이(A1, A2, A3, A4)의 상면에 배치될 수 있다. 상기 접착층(160)은 상기 제2 몸체 어레이(D)의 하면에 배치될 수 있다.
상기 접착층(160)은 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 접착층(160)은 상기 발광소자(120)에서 방출하는 광을 반사할 수 있다. 상기 접착층(160)이 반사 기능을 포함하는 경우, 상기 접착층(160)은 화이트 실리콘(white silicone)을 포함할 수도 있다.
한편, 상기 제1 몸체 어레이(A1, A2, A3, A4)와 상기 제2 몸체 어레이(D) 각각은 폴리프탈아미드(PPA: Polyphthalamide), PCT(Polychloro Tri phenyl), LCP(Liquid Crystal Polymer), PA9T(Polyamide9T), 실리콘, 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound), 실리콘 몰딩 컴파운드(SMC), PI(Poly Imide) 등을 포함하는 수지 물질 중에서 선택된 적어도 하나를 베이스 물질로 포함할 수 있다.
또한, 상기 제1 몸체 어레이(A1, A2, A3, A4)와 상기 제2 몸체 어레이(D) 각각은 반사 물질과 파장 변환 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 제1 몸체 어레이(A1, A2, A3, A4)와 상기 제2 몸체 어레이(D)는 반사 물질과 파장 변환 물질을 포함하지 않을 수도 있다.
상기 제1 몸체 어레이(A1, A2, A3, A4)와 상기 제2 몸체 어레이(D)는 서로 다른 베이스 물질을 포함할 수 있다.
예로서, 상기 제1 몸체 어레이(A1, A2, A3, A4)는 반사 물질을 포함하고 상기 제2 몸체 어레이(D)는 파장 변환 물질을 포함할 수 있다. 또한, 상기 제1 몸체 어레이(A1, A2, A3, A4)는 파장 변환 물질을 포함하고 상기 제2 몸체 어레이(D)는 반사 물질을 포함할 수 있다.
실시 예에 의하면, 상기 제1 몸체 어레이(A1, A2, A3, A4)는 반사 물질을 포함하고 상기 제2 몸체 어레이(D)는 반사 물질과 파장 변환 물질을 포함할 수도 있다. 또한, 상기 제1 몸체 어레이(A1, A2, A3, A4)는 반사 물질과 파장 변환 물질을 포함하고 상기 제2 몸체 어레이(D)는 파장 변환 물질을 포함할 수도 있다.
실시 예에 따른 발광소자 패키지는 서로 다른 베이스 물질을 포함하는 제1 몸체 어레이(A1, A2, A3, A4)와 제2 몸체 어레이(D)가 서로 다른 공정에서 별도로 형성되고, 응용 제품에서 필요로 하는 특성을 충족시킬 수 있는 선택적인 조합을 통하여 모듈라(modular) 방식으로 제조될 수 있다.
다음으로, 상기 제2 몸체 어레이(D)의 개구부에 의하여 제공된 캐비티에, 도 1 내지 도 3을 참조하여 설명된 바와 같이, 제2 수지(140)가 형성될 수 있다.
상기 제2 수지(140)는 상기 발광소자(120) 위에 제공될 수 있다. 상기 제2 수지(140)는 상기 제1 몸체 어레이(A1, A2, A3, A4) 위에 배치될 수 있다. 상기 제2 수지(140)는 상기 제2 몸체 어레이(D)에 의하여 제공된 캐비티(C)에 배치될 수 있다.
상기 제2 수지(140)는 절연물질을 포함할 수 있다. 또한, 상기 제2 수지(140)는 상기 발광소자(120)로부터 방출되는 빛을 입사 받고, 파장 변환된 빛을 제공하는 파장변환 물질을 포함할 수 있다. 예로서, 상기 제2 수지(140)는 형광체, 양자점 등을 포함할 수 있다.
다음으로, 실시 예에 따른 발광소자 패키지 제조방법에 의하면, 상기 제1 몸체 어레이(A1, A2, A3, A4)와 상기 제2 몸체 어레이(D)가 결합된 상태에서, 다이싱 또는 스크라이빙 등의 분리 공정을 통하여 도 8에 도시된 바와 같은 개별 발광소자 패키지를 제조할 수 있다.
실시 예에 따른 발광소자 패키지(100)는, 도 8에 도시된 바와 같이, 모듈라(modular) 방식을 통하여 제1 패키지 몸체(113)와 제2 패키지 몸체(117)가 제조되고 결합된 패키지 몸체(110)를 포함할 수 있다.
실시 예에 따른 발광소자 패키지(100)는, 도 1 내지 도 8을 참조하여 설명된 바와 같이, 상기 패키지 몸체(110)가 형성됨에 있어, 종래 리드 프레임이 적용되지 않는다.
종래 리드 프레임이 적용되는 발광소자 패키지의 경우, 리드 프레임을 형성하는 공정이 추가로 필요하지만, 본 발명의 실시 예에 따른 발광소자 패키지 제조방법에 의하면 리드 프레임을 형성하는 공정을 필요로 하지 않는다. 이에 따라, 본 발명의 실시 예에 따른 발광소자 패키지 제조방법에 의하면 공정 시간이 단축될 뿐만 아니라 재료도 절감될 수 있는 장점이 있다.
또한, 종래 리드 프레임이 적용되는 발광소자 패키지의 경우, 리드 프레임의 열화 방지를 위해 은 등의 도금 공정이 추가되어야 하지만, 본 발명의 실시 예에 다른 발광소자 패키지 제조방법에 의하면 리드 프레임이 필요하지 않으므로, 은 도금 등의 추가 공정이 없어도 된다. 이와 같이, 본 발명의 실시 예에 따른 발광소자 패키지 제조방법에 의하면 제조 원가를 절감하고 제조 수율을 향상시킬 수 있는 장점이 있다.
또한, 종래 리드 프레임이 적용되는 발광소자 패키지에 비해 소형화가 가능한 장점이 있다.
실시 예에 따른 발광소자 패키지(100)는 상기 제1 개구부(TH1)에 제공된 상기 제1 도전층(321)을 통해 상기 제1 본딩부(121)에 전원이 연결되고, 상기 제2 개구부(TH2)에 제공된 상기 제2 도전층(322)을 통해 상기 제2 본딩부(122)에 전원이 연결될 수 있다.
이에 따라, 상기 제1 본딩부(121) 및 상기 제2 본딩부(122)를 통하여 공급되는 구동 전원에 의하여 상기 발광소자(120)가 구동될 수 있게 된다. 그리고, 상기 발광소자(120)에서 발광된 빛은 상기 패키지 몸체(110)의 상부 방향으로 제공될 수 있게 된다.
한편, 이상에서 설명된 실시 예에 따른 발광소자 패키지(100)는 서브 마운트 또는 회로기판 등에 실장되어 공급될 수도 있다.
그런데, 종래 발광소자 패키지가 서브 마운트 또는 회로기판 등에 실장됨에 있어 리플로우(reflow) 또는 열처리 공정 등의 고온 공정이 적용될 수 있다. 이때, 리플로우 또는 열처리 공정에서, 발광소자 패키지에 제공된 리드 프레임과 발광소자 간의 본딩 영역에서 리멜팅(re-melting) 현상이 발생되어 전기적 연결 및 물리적 결합의 안정성이 약화될 수 있게 된다.
그러나, 실시 예에 따른 발광소자 패키지 및 발광소자 패키지 제조방법에 의하면, 실시 예에 따른 상기 발광소자(120)의 상기 제1 본딩부(121)와 상기 제2 본딩부(122)는 상기 제1 및 제2 도전층(321, 322)을 통하여 구동 전원을 제공 받을 수 있다. 그리고, 상기 제1 및 제2 도전층(321, 322)의 용융점이 일반적인 본딩 물질의 용융점에 비해 더 높은 값을 갖도록 선택될 수 있다.
따라서, 실시 예에 따른 발광소자 소자 패키지(100)는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
또한, 실시 예에 따른 발광소자 패키지(100) 및 발광소자 패키지 제조방법에 의하면, 도전성 페이스트를 이용하여 상기 발광소자(120)를 상기 제1 몸체 어레이(A1, A2, A3, A4)에 실장하므로, 발광소자 패키지를 제조하는 공정에서 상기 패키지 몸체(110)가 고온에 노출될 필요가 없게 된다. 따라서, 실시 예에 의하면, 상기 패키지 몸체(110)가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다.
예를 들어, 상기 패키지 몸체(110)는 PPA(PolyPhtalAmide) 수지, PCT(PolyCyclohexylenedimethylene Terephthalate) 수지, EMC(Epoxy Molding Compound) 수지, SMC(Silicone Molding Compound) 수지, PI(Poly Imide) 수지를 포함하는 그룹 중에서 선택된 적어도 하나의 물질을 포함할 수 있다.
그러면, 도 9를 참조하여 본 발명의 실시 예에 따른 발광소자 패키지의 다른 예를 설명하도록 한다. 도 9는 본 발명의 실시 예에 따른 발광소자 패키지의 다른 예를 나타낸 도면이다.
도 9에 도시된 본 발명의 실시 예에 따른 발광소자 패키지는 도 1 내지 도 8을 참조하여 설명된 발광소자 패키지(100)가 회로기판(310)에 실장되어 공급되는 예를 나타낸 것이다.
도 9를 참조하여 본 발명의 실시 예에 따른 발광소자 패키지를 설명함에 있어, 도 1 내지 도 8을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 발광소자 패키지는, 도 9에 도시된 바와 같이, 회로기판(310), 패키지 몸체(110), 발광소자(120)를 포함할 수 있다.
상기 회로기판(310)은 제1 패드(311), 제2 패드(312), 지지기판(313)을 포함할 수 있다. 상기 지지기판(313)에 상기 발광소자(120)의 구동을 제어하는 전원 공급 회로가 제공될 수 있다.
상기 패키지 몸체(110)는 상기 회로기판(310) 위에 배치될 수 있다. 상기 제1 패드(311)와 상기 제1 본딩부(121)가 전기적으로 연결될 수 있다. 상기 제2 패드(312)와 상기 제2 본딩부(122)가 전기적으로 연결될 수 있다.
상기 제1 패드(311)와 상기 제2 패드(312)는 도전성 물질을 포함할 수 있다. 예컨대, 상기 제1 패드(311)와 상기 제2 패드(312)는 Ti, Cu, Ni, Au, Cr, Ta, Pt, Sn, Ag, P, Fe, Sn, Zn, Al를 포함하는 그룹 중에서 선택된 적어도 하나의 물질 또는 그 합금을 포함할 수 있다. 상기 제1 패드(311)와 상기 제2 패드(312)는 단층 또는 다층으로 제공될 수 있다.
상기 패키지 몸체(110)는 제1 패키지 몸체(113)와 제2 패키지 몸체(117)를 포함할 수 있다.
상기 패키지 몸체(110)는 상면으로부터 하면까지 제1 방향으로 관통하는 제1 개구부(TH1)와 제2 개구부(TH2)를 포함할 수 있다. 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2)는 상기 제1 패키지 몸체(113)의 상면으로부터 하면까지 제1 방향으로 관통되어 제공될 수 있다.
한편, 실시 예에 의하면, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 서로 다른 물질을 포함할 수 있다. 예로서, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 서로 다른 공정에서 서로 다른 물질로 형성된 후, 접착층(160)을 통하여 서로 결합될 수 있다.
상기 접착층(160)은 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117) 사이에 배치될 수 있다. 상기 접착층(160)은 상기 제1 패키지 몸체(113)의 상면에 배치될 수 있다. 상기 접착층(160)은 상기 제2 패키지 몸체(117)의 하면에 배치될 수 있다. 상기 접착층(160)은 상기 발광소자(120)의 둘레에 배치되어 상기 캐비티를 제공할 수 있다.
상기 접착층(160)은 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다.
또한, 상기 접착층(160)은 상기 발광소자(120)에서 방출하는 광을 반사할 수 있다. 상기 접착층(160)이 반사 기능을 포함하는 경우, 상기 접착제는 화이트 실리콘(white silicone)을 포함할 수도 있다.
한편, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117) 각각은 폴리프탈아미드(PPA: Polyphthalamide), PCT(Polychloro Tri phenyl), LCP(Liquid Crystal Polymer), PA9T(Polyamide9T), 실리콘, 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound), 실리콘 몰딩 컴파운드(SMC), PI(Poly Imide) 등을 포함하는 수지 물질 중에서 선택된 적어도 하나를 베이스 물질로 포함할 수 있다.
또한, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117) 각각은 반사 물질과 파장 변환 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 반사 물질과 파장 변환 물질을 포함하지 않을 수도 있다.
상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 서로 다른 베이스 물질을 포함할 수 있다.
예로서, 상기 제1 패키지 몸체(113)는 반사 물질을 포함하고 상기 제2 패키지 몸체(117)는 파장 변환 물질을 포함할 수 있다. 또한, 상기 제1 패키지 몸체(113)는 파장 변환 물질을 포함하고 상기 제2 패키지 몸체(117)는 반사 물질을 포함할 수 있다.
실시 예에 의하면, 상기 제1 패키지 몸체(113)는 반사 물질을 포함하고 상기 제2 패키지 몸체(117)는 반사 물질과 파장 변환 물질을 포함할 수도 있다. 또한, 상기 제1 패키지 몸체(113)는 반사 물질과 파장 변환 물질을 포함하고 상기 제2 패키지 몸체(117)는 파장 변환 물질을 포함할 수도 있다.
실시 예에 따른 발광소자 패키지(100)는 서로 다른 베이스 물질을 포함하는 제1 패키지 몸체(113)와 제2 패키지 몸체(117)가 서로 다른 공정에서 별도로 형성되고, 응용 제품에서 필요로 하는 특성을 충족시킬 수 있는 선택적인 조합을 통하여 모듈라(modular) 방식으로 제조될 수 있다.
상기 발광소자(120)는 제1 본딩부(121), 제2 본딩부(122), 발광 구조물(123), 기판(124)을 포함할 수 있다.
상기 발광소자(120)는 상기 패키지 몸체(110) 위에 배치될 수 있다. 상기 발광소자(120)는 상기 제1 패키지 몸체(113) 위에 배치될 수 있다. 상기 발광소자(120)는 상기 제2 패키지 몸체(117)에 의해 제공되는 캐비티(C) 내에 배치될 수 있다.
상기 제1 본딩부(121)는 상기 발광소자(120)의 하부 면에 배치될 수 있다. 상기 제2 본딩부(122)는 상기 발광소자(120)의 하부 면에 배치될 수 있다. 상기 제1 본딩부(121)와 상기 제2 본딩부(122)는 상기 발광소자(120)의 하부 면에서 서로 이격되어 배치될 수 있다.
상기 제1 본딩부(121)는 상기 발광 구조물(123)과 상기 제1 패키지 몸체(113) 사이에 배치될 수 있다. 상기 제2 본딩부(122)는 상기 발광 구조물(123)과 상기 제1 패키지 몸체(113) 사이에 배치될 수 있다.
상기 제1 개구부(TH1)는 상기 발광소자(120)의 상기 제1 본딩부(121) 아래에 배치될 수 있다. 상기 제1 개구부(TH1)는 상기 발광소자(120)의 상기 제1 본딩부(121)와 중첩되어 제공될 수 있다. 상기 제1 개구부(TH1)는 상기 제1 패키지 몸체(113)의 상면에서 하면으로 향하는 제1 방향으로 상기 발광소자(120)의 상기 제1 본딩부(121)와 중첩되어 제공될 수 있다.
상기 제2 개구부(TH2)는 상기 발광소자(120)의 상기 제2 본딩부(122) 아래에 배치될 수 있다. 상기 제2 개구부(TH2)는 상기 발광소자(120)의 상기 제2 본딩부(122)와 중첩되어 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제1 패키지 몸체(113)의 상면에서 하면으로 향하는 제1 방향으로 상기 발광소자(120)의 상기 제2 본딩부(122)와 중첩되어 제공될 수 있다.
상기 제1 개구부(TH1)와 상기 제2 개구부(TH2)는 서로 이격되어 배치될 수 있다. 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2)는 상기 발광소자(120)의 하부 면 아래에서 서로 이격되어 배치될 수 있다.
실시 예에 따른 발광소자 패키지는, 도 9에 도시된 바와 같이, 제1 도전층(321)과 제2 도전층(322)을 포함할 수 있다.
상기 제1 도전층(321)은 상기 제1 개구부(TH1)에 배치될 수 있다. 상기 제1 도전층(321)은 상기 제1 본딩부(121)의 하부 면에 직접 접촉되어 배치될 수 있다. 상기 제1 도전층(321)은 상기 제1 본딩부(121)와 수직 방향에서 서로 중첩되어 제공될 수 있다.
상기 제1 도전층(321)의 상면은 상기 제1 패키지 몸체(113)의 상면과 동일 평면에 배치될 수 있다. 상기 제1 도전층(321)의 하면은 상기 제1 패키지 몸체(113)의 하면과 동일 평면에 제공될 수 있다.
상기 제2 도전층(322)은 상기 제2 개구부(TH2)에 배치될 수 있다. 상기 제2 도전층(322)은 상기 제2 본딩부(122)의 하부 면에 직접 접촉되어 배치될 수 있다. 상기 제2 도전층(322)은 상기 제2 본딩부(122)와 수직 방향에서 서로 중첩되어 제공될 수 있다.
상기 제2 도전층(322)의 상면은 상기 제1 패키지 몸체(113)의 상면과 동일 평면에 배치될 수 있다. 상기 제2 도전층(322)의 하면은 상기 제1 패키지 몸체(113)의 하면과 동일 평면에 제공될 수 있다.
예로서, 상기 제1 도전층(321)과 상기 제2 도전층(322)은 Ag, Au, Pt, Sn, Cu 등을 포함하는 그룹 중에서 선택된 적어도 하나의 물질 또는 그 합금을 포함할 수 있다.
실시 예에 따른 발광소자 패키지는, 도 9에 도시된 바와 같이, 금속층(430)을 포함할 수 있다.
상기 금속층(430)은 상기 제1 및 제2 도전층(321, 322) 아래에 배치될 수 있다. 상기 금속층(430)은 상기 제1 및 제2 도전층(321, 322)의 하면에 배치될 수 있다. 또한, 실시 예에 의하면, 상기 금속층(430)은 상기 제1 및 제2 개구부(TH1, TH2)와 인접한 상기 제1 패키지 몸체(113)의 하면에도 제공될 수 있다.
상기 금속층(430)은티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P)을 포함하는 그룹 중에서 선택된 적어도 하나의 물질 또는 선택적 합금으로 형성될 수 있다.
실시 예에 의하면, 상기 금속층(430)에 의하여 상기 회로기판(310)의 상기 제1 패드(311)와 상기 제1 도전층(321)이 전기적으로 연결될 수 있다. 또한, 상기 금속층(430)에 의하여 상기 회로기판(310)의 상기 제2 패드(312)와 상기 제2 도전층(322)이 전기적으로 연결될 수 있다.
또한, 실시 예에 따른 발광소자 패키지는, 도 9에 도시된 바와 같이, 리세스(R)를 포함할 수 있다. 상기 리세스(R)는 상기 캐비티(C)의 바닥면에서 상기 패키지 몸체(110)의 하면으로 오목하게 제공될 수 있다.
상기 리세스(R)는 상기 제1 패키지 몸체(113)에 제공될 수 있다. 상기 리세스(R)는 상기 제1 패키지 몸체(113)의 상면에서 하면 방향으로 오목하게 제공될 수 있다. 상기 리세스(R)는 상기 발광소자(120) 아래에 배치될 수 있다.
상기 리세스(R)는 상기 발광소자(120) 아래에 제공될 수 있으며 상기 제1 본딩부(121)와 상기 제2 본딩부(122) 사이에 제공될 수 있다. 상기 리세스(R)는 상기 발광소자(120)에 아래에 상기 제1 및 제2 본딩부(121, 122) 둘레에 배치될 수 있다.
실시 예에 따른 발광소자 패키지는, 도 9에 도시된 바와 같이, 제1 수지(130)를 포함할 수 있다.
상기 제1 수지(130)는 상기 리세스(R)에 배치될 수 있다. 상기 제1 수지(130)는 상기 발광소자(120)와 상기 제1 패키지 몸체(113) 사이에 배치될 수 있다. 상기 제1 수지(130)는 상기 제1 본딩부(121)와 상기 제2 본딩부(122) 사이에 배치될 수 있다. 예로서, 상기 제1 수지(130)는 상기 제1 본딩부(121)의 측면과 상기 제2 본딩부(122)의 측면에 접촉되어 배치될 수 있다.
상기 제1 수지(130)는 상기 제1 본딩부(121)의 둘레에 배치되어 상기 제1 개구부(TH1)의 상부 영역을 밀봉시킬 수 있다. 상기 제1 수지(130)는 상기 제2 본딩부(122)의 둘레에 배치되어 상기 제2 개구부(TH1)의 상부 영역을 밀봉시킬 수 있다.
상기 제1 수지(130)는 상기 발광소자(120)와 상기 제1 패키지 몸체(113) 간의 안정적인 고정력을 제공할 수 있다. 상기 제1 수지(130)는 예로서 상기 제1 패키지 몸체(113)의 상면에 직접 접촉되어 배치될 수 있다. 또한, 상기 제1 수지(130)는 상기 발광소자(120)의 하부 면에 직접 접촉되어 배치될 수 있다.
예로서, 상기 제1 수지(130)는 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 제1 수지(130)는 상기 발광소자(120)에서 방출하는 광을 반사할 수 있다. 상기 제1 수지(130)가 반사 기능을 포함하는 경우, 상기 제1 수지(130)는 화이트 실리콘(white silicone)을 포함할 수 있다.
상기 제1 수지(130)가 반사 기능을 포함하는 경우, 상기 제1 수지(130)는 예로서 TiO2, SiO2 등을 포함하는 물질로 구성될 수 있다. 상기 제1 수지(130)는 접착제로 지칭될 수도 있다.
실시 예에 의하면, 상기 리세스(R)의 깊이는 상기 제1 개구부(TH1)의 깊이 또는 상기 제2 개구부(TH2)의 깊이에 비해 작게 제공될 수 있다.
상기 리세스(R)의 깊이는 상기 제1 수지(130)의 접착력을 고려하여 결정될 수 있다. 또한, 상기 리세스(R)이 깊이(T1)는 상기 제1 패키지 몸체(113)의 안정적인 강도를 고려하거나 및/또는 상기 발광소자(120)에서 방출되는 열에 의해 상기 발광소자 패키지(100)에 크랙이 발생하지 않도록 결정될 수 있다.
상기 리세스(R)는 상기 발광소자(120) 하부에 일종의 언더필 공정이 수행될 수 있는 적정 공간을 제공할 수 있다. 상기 리세스(R)는 상기 발광소자(120)의 하면과 상기 제1 패키지 몸체(113)의 상면 사이에 상기 제1 수지(130)가 충분히 제공될 수 있도록 제1 깊이 이상으로 제공될 수 있다. 또한, 상기 리세스(R)는 상기 제1 패키지 몸체(113)의 안정적인 강도를 제공하기 위하여 제2 깊이 이하로 제공될 수 있다.
상기 리세스(R)의 깊이와 폭은 상기 제1 수지(130)의 형성 위치 및 고정력에 영향을 미칠 수 있다. 상기 리세스(R)의 깊이와 폭은 상기 제1 패키지 몸체(113)와 상기 발광소자(120) 사이에 배치되는 상기 제1 수지(130)에 의하여 충분한 고정력이 제공될 수 있도록 결정될 수 있다.
예로서, 상기 리세스(R)의 깊이는 수십 마이크로 미터로 제공될 수 있다. 상기 리세스(R)의 깊이는 40 마이크로 미터 내지 60 마이크로 미터로 제공될 수 있다.
또한, 상기 리세스(R)의 폭(W3)은 수백 마이크로 미터로 제공될 수 있다. 상기 리세스(R)의 폭(W3)은 140 마이크로 미터 내지 160 마이크로 미터로 제공될 수 있다. 예로서, 상기 리세스(R)의 폭(W3)은 150 마이크로 미터로 제공될 수 있다.
상기 제1 개구부(TH1)의 깊이는 상기 제1 패키지 몸체(113)의 두께에 대응되어 제공될 수 있다. 상기 제1 개구부(TH1)의 깊이는 상기 제1 패키지 몸체(113)의 안정적인 강도를 유지할 수 있는 두께로 제공될 수 있다.
예로서, 상기 제1 개구부(TH1)의 깊이는 수백 마이크로 미터로 제공될 수 있다. 상기 제1 개구부(TH1)의 깊이는 180 마이크로 미터 내지 220 마이크로 미터로 제공될 수 있다. 예로서, 상기 제1 개구부(TH1)의 깊이는 200 마이크로 미터로 제공될 수 있다.
예로서, 상기 제1 개구부(TH1)의 깊이에서 상기 리세스(R)의 깊이를 뺀 두께는 적어도 100 마이크로 미터 이상으로 선택될 수 있다. 이는 상기 제1 패키지 몸체(113)의 크랙 프리(crack free)를 제공할 수 있는 사출 공정 두께가 고려된 것이다.
실시 예에 의하면, 제1 개구부(TH1)의 깊이는 상기 리세스(R)의 깊이에 대해 2 배 내지 10 배로 제공될 수 있다. 예로서, 상기 제1 개구부(TH1)의 깊이가 200 마이크로 미터로 제공되는 경우, 상기 리세스(R)의 깊이는 20 마이크로 미터 내지 100 마이크로 미터로 제공될 수 있다.
또한, 실시 예에 따른 발광소자 패키지는, 도 9에 도시된 바와 같이, 제2 수지(140)를 포함할 수 있다.
상기 제2 수지(140)는 상기 발광소자(120) 위에 제공될 수 있다. 상기 제2 수지(140)는 상기 제1 패키지 몸체(113) 위에 배치될 수 있다. 상기 제2 수지(140)는 상기 제2 패키지 몸체(117)에 의하여 제공된 캐비티(C)에 배치될 수 있다.
실시 예에 따른 발광소자 패키지는, 도 9를 참조하여 설명된 바와 같이, 상기 패키지 몸체(110)가 형성됨에 있어, 종래 리드 프레임이 적용되지 않는다.
종래 리드 프레임이 적용되는 발광소자 패키지의 경우, 리드 프레임을 형성하는 공정이 추가로 필요하지만, 본 발명의 실시 예에 따른 발광소자 패키지 제조방법에 의하면 리드 프레임을 형성하는 공정을 필요로 하지 않는다. 이에 따라, 본 발명의 실시 예에 따른 발광소자 패키지 제조방법에 의하면 공정 시간이 단축될 뿐만 아니라 재료도 절감될 수 있는 장점이 있다.
또한, 종래 리드 프레임이 적용되는 발광소자 패키지의 경우, 리드 프레임의 열화 방지를 위해 은 등의 도금 공정이 추가되어야 하지만, 본 발명의 실시 예에 다른 발광소자 패키지에 의하면 리드 프레임이 필요하지 않으므로, 은 도금 등의 추가 공정을 생략할 수 있다. 따라서, 상기 발광소자 패키지의 실시 예들은 은 도금 등의 물질이 변색되는 문제점을 해결할 수 있고, 공정을 생략할 수 있다는 장점으로 제조 원가를 절감할 수 있다. 따라서, 본 발명의 실시 예에 따른 발광소자 패키지 제조방법에 의하면 제조 원가를 절감하고 제조 수율 및 제품의 신뢰성을 향상시킬 수 있는 장점이 있다.
또한, 종래 리드 프레임이 적용되는 발광소자 패키지에 비해 소형화가 가능한 장점이 있다.
실시 예에 따른 발광소자 패키지(100)는 상기 제1 개구부(TH1)에 제공된 상기 제1 도전층(321)을 통해 상기 제1 본딩부(121)에 전원이 연결되고, 상기 제2 개구부(TH2)에 제공된 상기 제2 도전층(322)을 통해 상기 제2 본딩부(122)에 전원이 연결될 수 있다.
이에 따라, 상기 제1 본딩부(121) 및 상기 제2 본딩부(122)을 통하여 공급되는 구동 전원에 의하여 상기 발광소자(120)가 구동될 수 있게 된다. 그리고, 상기 발광소자(120)에서 발광된 빛은 상기 패키지 몸체(110)의 상부 방향으로 제공될 수 있게 된다.
한편, 이상에서 설명된 실시 예에 따른 발광소자 패키지(100)는 서브 마운트 또는 회로기판 등에 실장되어 공급될 수도 있다.
그런데, 종래 발광소자 패키지가 서브 마운트 또는 회로기판 등에 실장됨에 있어 리플로우(reflow) 등의 고온 공정이 적용될 수 있다. 이때, 리플로우 공정에서, 발광소자 패키지에 제공된 리드 프레임과 발광소자 간의 본딩 영역에서 리멜팅(re-melting) 현상이 발생되어 전기적 연결 및 물리적 결합의 안정성이 약화될 수 있게 된다.
그러나, 실시 예에 따른 발광소자 패키지 및 발광소자 패키지 제조방법에 의하면, 실시 예에 따른 상기 발광소자(120)의 상기 제1 본딩부(121)와 상기 제2 본딩부(122)는 상기 제1 및 제2 도전층(321, 322)을 통하여 구동 전원을 제공 받을 수 있다. 그리고, 상기 제1 및 제2 도전층(321, 322)의 용융점이 일반적인 본딩 물질의 용융점에 비해 더 높은 값을 갖도록 선택될 수 있다.
따라서, 실시 예에 따른 발광소자 소자 패키지(100)는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
또한, 실시 예에 따른 발광소자 패키지(100) 및 발광소자 패키지 제조방법에 의하면, 도전성 페이스트를 이용하여 상기 발광소자(120)를 상기 제1 몸체 어레이(A1, A2, A3, A4)에 실장하므로, 발광소자 패키지를 제조하는 공정에서 상기 패키지 몸체(110)가 고온에 노출될 필요가 없게 된다. 따라서, 실시 예에 의하면, 상기 패키지 몸체(110)가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다.
예를 들어, 상기 패키지 몸체(110)는 PPA(PolyPhtalAmide) 수지, PCT(PolyCyclohexylenedimethylene Terephthalate) 수지, EMC(Epoxy Molding Compound) 수지, SMC(Silicone Molding Compound), PI(Poly Imide) 수지를 포함하는 그룹 중에서 선택된 적어도 하나의 물질을 포함할 수 있다.
한편, 도 10은 본 발명의 실시 예에 따른 발광소자 패키지의 또 다른 예를 나타낸 도면이다. 실시 예에 따른 발광소자 패키지는, 도 10에 도시된 바와 같이, 도 1 내지 도 9를 참조하여 설명된 발광소자 패키지에 대비하여 프레임(170)을 더 포함할 수 있다.
예로서, 상기 프레임(170)은 상기 제1 패키지 몸체(113)의 양 끝단에 배치될 수 있다. 상기 프레임(170)은 상기 패키지 몸체(110)에 기구적인 지지 구조를 제공할 수 있다. 상기 프레임(170)은 절연성 지지부재로 제공될 수 있다. 또한, 상기 프레임(170)은 도전성 지지부재로 제공될 수도 있다.
한편, 이상에서 설명된 실시 예에 따른 발광소자 패키지의 경우, 각 본딩부 아래에 하나의 개구부가 제공된 경우를 기준으로 설명되었다.
그러나, 다른 실시 예에 따른 발광소자 패키지에 의하면, 각 개구부 아래에 복수의 개구부가 제공될 수도 있다. 또한, 복수의 개구부는 서로 다른 폭을 갖는 개구부로 제공될 수도 있다.
또한, 실시 예에 따른 개구부의 형상은 다양한 형상으로 제공될 수도 있다.
예를 들어, 실시 예에 따른 개구부는 상부 영역으로부터 하부 영역까지 동일한 폭으로 제공될 수도 있다.
또한, 실시 예에 따른 개구부는 다단 구조의 형상으로 제공될 수도 있다. 예로서, 개구부는 2단 구조의 서로 다른 경사각을 갖는 형상으로 제공될 수도 있다. 또한, 개구부는 3단 이상의 서로 다른 경사각을 갖는 형상으로 제공될 수도 있다.
또한, 개구부는 상부 영역에서 하부 영역으로 가면서 폭이 변하는 형상으로 제공될 수도 있다. 예로서, 개구부는 상부 영역에서 하부 영역으로 가면서 곡률을 갖는 형상으로 제공될 수도 있다.
또한, 실시 예에 따른 발광소자 패키지에 의하면, 패키지 몸체(110)는 상면이 평탄한 제1 패키지 몸체(113)만을 포함하고, 제1 패키지 몸체(113) 위에 배치된 제2 패키지 몸체(117)를 포함하지 않도록 제공될 수도 있다.
다음으로 도 11을 참조하여 실시 예에 따른 발광소자 패키지의 또 다른 예를 설명하기로 한다.
도 11은 본 발명의 실시 예에 따른 발광소자 패키지의 또 다른 예를 나타낸 도면이다. 도 11을 참조하여 실시 예에 따른 발광소자 패키지를 설명함에 있어, 도 1 내지 도 10을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 발광소자 패키지는, 도 11에 도시된 바와 같이, 패키지 몸체(110), 발광소자(120)를 포함할 수 있다.
상기 패키지 몸체(110)는 제1 패키지 몸체(113)와 제2 패키지 몸체(117)를 포함할 수 있다. 상기 제2 패키지 몸체(117)는 상기 제1 패키지 몸체(113) 위에 배치될 수 있다. 상기 제2 패키지 몸체(117)는 상기 제1 패키지 몸체(113)의 상부 면 둘레에 배치될 수 있다. 상기 제2 패키지 몸체(117)는 상기 제1 패키지 몸체(113)의 상부 면 위에 캐비티(C)를 제공할 수 있다. 상기 제2 패키지 몸체(117)는 상면과 하면을 관통하는 개구부를 포함할 수 있다.
실시 예에 의하면, 상기 패키지 몸체(110)는 캐비티(C)가 있는 구조로 제공될 수도 있으며, 캐비티(C) 없이 상면이 평탄한 구조로 제공될 수도 있다.
예로서, 상기 제1 패키지 몸체(113)는 폴리프탈아미드(PPA: Polyphthalamide), PCT(Polychloro Tri phenyl), LCP(Liquid Crystal Polymer), PA9T(Polyamide9T), 실리콘, 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound), 실리콘 몰딩 컴파운드(SMC), 세라믹, PI(Poly Imide), PSG(photo sensitive glass), 사파이어(Al2O3) 등을 포함하는 그룹 중에서 선택된 적어도 하나로 형성될 수 있다. 또한, 상기 제1 패키지 몸체(113)는 TiO2와 SiO2와 같은 고굴절 필러의 반사 물질을 포함할 수 있다. 상기 패키지 몸체(110)는 양자점, 형광체 등의 파장 변환 물질을 포함할 수 있다.
한편, 실시 예에 의하면, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 서로 다른 물질을 포함할 수 있다. 예로서, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 서로 다른 공정에서 서로 다른 물질로 형성된 후, 접착층(160)을 통하여 서로 결합될 수 있다.
상기 접착층(160)은 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117) 사이에 배치될 수 있다. 상기 접착층(160)은 상기 제1 패키지 몸체(113)의 상면에 배치될 수 있다. 상기 접착층(160)은 상기 제2 패키지 몸체(117)의 하면에 배치될 수 있다. 상기 접착층(160)은 상기 발광소자(120)의 둘레에 배치되어 상기 캐비티를 제공할 수 있다.
상기 접착층(160)은 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 접착층(160)은 상기 발광소자(120)에서 방출하는 광을 반사할 수 있다. 상기 접착층(160)이 반사 기능을 포함하는 경우, 상기 접착층(160)이 화이트 실리콘(white silicone)을 포함할 수도 있다.
한편, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117) 각각은 폴리프탈아미드(PPA: Polyphthalamide), PCT(Polychloro Tri phenyl), LCP(Liquid Crystal Polymer), PA9T(Polyamide9T), 실리콘, 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound), 실리콘 몰딩 컴파운드(SMC), PI(Poly Imide) 등을 포함하는 수지 물질 중에서 선택된 적어도 하나를 베이스 물질로 포함할 수 있다.
또한, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117) 각각은 반사 물질과 파장 변환 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 반사 물질과 파장 변환 물질을 포함하지 않을 수도 있다. 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 투명 수지로 구성될 수도 있다.
상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 서로 다른 베이스 물질을 포함할 수 있다. 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 서로 다른 수지를 포함할 수 있다.
예로서, 상기 제1 패키지 몸체(113)는 반사 물질을 포함하고 상기 제2 패키지 몸체(117)는 파장 변환 물질을 포함할 수 있다. 또한, 상기 제1 패키지 몸체(113)는 파장 변환 물질을 포함하고 상기 제2 패키지 몸체(117)는 반사 물질을 포함할 수 있다.
실시 예에 의하면, 상기 제1 패키지 몸체(113)는 반사 물질을 포함하고 상기 제2 패키지 몸체(117)는 반사 물질과 파장 변환 물질을 포함할 수도 있다. 또한, 상기 제1 패키지 몸체(113)는 반사 물질과 파장 변환 물질을 포함하고 상기 제2 패키지 몸체(117)는 파장 변환 물질을 포함할 수도 있다.
실시 예에 따른 발광소자 패키지(100)는 서로 다른 베이스 물질을 포함하는 제1 패키지 몸체(113)와 제2 패키지 몸체(117)가 서로 다른 공정에서 별도로 형성되고, 응용 제품에서 필요로 하는 특성을 충족시킬 수 있는 선택적인 조합을 통하여 모듈라(modular) 방식으로 제조될 수 있다.
실시 예에 의하면, 상기 발광소자(120)는 제1 본딩부(121), 제2 본딩부(122), 발광 구조물(123), 기판(124)을 포함할 수 있다.
상기 발광소자(120)는, 도 11에 도시된 바와 같이, 상기 기판(124) 아래에 배치된 상기 발광 구조물(123)을 포함할 수 있다. 상기 발광 구조물(123)과 상기 제1 패키지 몸체(113) 사이에 상기 제1 본딩부(121)와 상기 제2 본딩부(122)가 배치될 수 있다.
상기 발광소자(120)는 상기 패키지 몸체(110) 위에 배치될 수 있다. 상기 발광소자(120)는 상기 제1 패키지 몸체(113) 위에 배치될 수 있다. 상기 발광소자(120)는 상기 제2 패키지 몸체(117)에 의해 제공되는 상기 캐비티(C) 내에 배치될 수 있다.
상기 제1 본딩부(121)는 상기 발광소자(120)의 하부 면에 배치될 수 있다. 상기 제2 본딩부(122)는 상기 발광소자(120)의 하부 면에 배치될 수 있다. 상기 제1 본딩부(121)와 상기 제2 본딩부(122)는 상기 발광소자(120)의 하부 면에서 서로 이격되어 배치될 수 있다.
상기 제1 본딩부(121)는 상기 발광 구조물(123)과 상기 제1 패키지 몸체(113) 사이에 배치될 수 있다. 상기 제2 본딩부(122)는 상기 발광 구조물(123)과 상기 제1 패키지 몸체(113) 사이에 배치될 수 있다.
한편, 실시 예에 따른 발광소자 패키지는, 도 11에 도시된 바와 같이, 제1 개구부(TH1)와 제2 개구부(TH2)를 포함할 수 있다.
상기 패키지 몸체(110)는 상기 캐비티(C)의 바닥면에서 상기 패키지 몸체(110)의 하면을 관통하는 상기 제1 개구부(TH1)를 포함할 수 있다. 상기 패키지 몸체(110)는 상기 캐비티(C)의 바닥면에서 상기 패키지 몸체(110)의 하면을 관통하는 상기 제2 개구부(TH2)를 포함할 수 있다.
예로서, 상기 제1 패키지 몸체(113)는 평평한 하면을 포함할 수 있으며, 상기 하면과 평행한 상면을 포함할 수 있다. 상기 제1 및 제2 개구부(TH1, TH2)는 상기 제1 패키지 몸체(113)의 상면과 하면을 관통할 수 있다.
상기 제1 개구부(TH1)는 상기 발광소자(120)의 상기 제1 본딩부(121) 아래에 배치될 수 있다. 상기 제1 개구부(TH1)는 상기 발광소자(120)의 상기 제1 본딩부(121)와 중첩되어 제공될 수 있다. 상기 제1 개구부(TH1)는 상기 제1 제1 패키지 몸체(113)의 상면에서 하면으로 향하는 제1 방향으로 상기 발광소자(120)의 상기 제1 본딩부(121)와 중첩되어 제공될 수 있다.
상기 제2 개구부(TH2)는 상기 제1 패키지 몸체(113)에 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제1 패키지 몸체(113)를 관통하여 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제1 패키지 몸체(113)의 상면과 하면을 제1 방향으로 관통하여 제공될 수 있다.
상기 제2 개구부(TH2)는 상기 발광소자(120)의 상기 제2 본딩부(122) 아래에 배치될 수 있다. 상기 제2 개구부(TH2)는 상기 발광소자(120)의 상기 제2 본딩부(122)와 중첩되어 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제1 패키지 몸체(113)의 상면에서 하면으로 향하는 제1 방향으로 상기 발광소자(120)의 상기 제2 본딩부(122)와 중첩되어 제공될 수 있다.
상기 제1 개구부(TH1)와 상기 제2 개구부(TH2)는 서로 이격되어 배치될 수 있다. 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2)는 상기 발광소자(120)의 하부 면 아래에서 서로 이격되어 배치될 수 있다.
실시 예에 의하면, 상기 제1 개구부(TH1)의 상부 영역의 폭이 상기 제1 본딩부(121)의 폭에 비해 더 크게 제공될 수 있다. 또한, 상기 제2 개구부(TH2)의 상부 영역의 폭이 상기 제2 본딩부(122)의 폭에 비해 더 크게 제공될 수 있다.
실시 예에 의하면, 상기 제1 본딩부(121)의 하부 영역이 상기 제1 개구부(TH1)의 상부 영역 내에 배치될 수 있다. 상기 제1 본딩부(121)의 바닥면이 상기 제1 패키지 몸체(113)의 상면에 비해 더 낮게 배치될 수 있다.
또한, 상기 제2 본딩부(122)의 하부 영역이 상기 제2 개구부(TH2)의 상부 영역 내에 배치될 수 있다. 상기 제2 본딩부(122)의 바닥면이 상기 제1 패키지 몸체(113)의 상면에 비해 더 낮게 배치될 수 있다.
또한, 상기 제1 개구부(TH1)의 상부 영역의 폭이 상기 제1 개구부(TH1)의 하부 영역의 폭에 비해 작거나 같게 제공될 수 있다. 또한, 상기 제2 개구부(TH2)의 상부 영역의 폭이 상기 제2 개구부(TH2)의 하부 영역의 폭에 비해 작거나 같게 제공될 수 있다.
상기 제1 개구부(TH1)는 하부 영역에서 상부 영역으로 가면서 폭이 점차적으로 작아지는 경사진 형태로 제공될 수 있다. 상기 제2 개구부(TH2)는 하부 영역에서 상부 영역으로 가면서 폭이 점차적으로 작아지는 경사진 형태로 제공될 수 있다.
다만 이에 한정하지 않고, 상기 제1 및 제2 개구부(TH1, TH2)의 상부 영역과 하부 영역 사이의 경사면은 기울기가 서로 다른 복수의 경사면을 가질 수 있고, 상기 경사면은 곡률을 가지며 배치될 수 있다.
상기 제1 패키지 몸체(113)의 하면 영역에서 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2) 사이의 폭은 수백 마이크로 미터로 제공될 수 있다. 상기 제1 패키지 몸체(113)의 하면 영역에서 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2) 사이의 폭은 예로서 100 마이크로 미터 내지 150 마이크로 미터로 제공될 수 있다.
상기 제1 패키지 몸체(113)의 하면 영역에서 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2) 사이의 폭은, 실시 예에 따른 발광소자 패키지가 추후 회로기판, 서브 마운트 등에 실장되는 경우에, 패드 간의 전기적인 단락(short)이 발생되는 것을 방지하기 위하여 일정 거리 이상으로 제공되도록 선택될 수 있다.
또한, 실시 예에 따른 발광소자 패키지는 제1 수지(130)를 포함할 수 있다.
상기 제1 수지(130)는 상기 제1 패키지 몸체(113)와 상기 발광소자(120) 사이에 배치될 수 있다. 상기 제1 수지(130)는 상기 제1 패키지 몸체(113)의 상면과 상기 발광소자(120)의 하면 사이에 배치될 수 있다.
또한, 실시 예에 따른 발광소자 패키지는 리세스(R)를 포함할 수 있다. 상기 리세스(R)는 상기 캐비티(C)의 바닥면에서 상기 패키지 몸체(110)의 하면으로 오목하게 제공될 수 있다.
상기 리세스(R)는 상기 제1 패키지 몸체(113)에 제공될 수 있다. 상기 리세스(R)는 상기 제1 패키지 몸체(113)의 상면에서 하면 방향으로 오목하게 제공될 수 있다. 상기 리세스(R)는 상기 발광소자(120) 아래에 배치될 수 있다.
상기 리세스(R)는 상기 제1 개구부(TH1)와 상기 제2 패키지 몸체(117) 사이에 제공될 수 있다. 또한, 상기 리세스(R)는 상기 제2 개구부(TH2)와 상기 제2 패키지 몸체(117) 사이에 제공될 수 있다. 예로서, 상기 리세스(R)는 상기 발광소자(120) 아래에 폐루프 형상으로 제공될 수 있다.
상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 리세스(R)는 상기 제1 본딩부(121)와 상기 제1 개구부(TH1)에 인접하게 배치된 상기 제2 패키지 몸체(117) 사이에 배치될 수 있다. 또한, 상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 리세스(R)는 상기 제2 본딩부(122)와 상기 제2 개구부(TH2)에 인접하게 배치된 상기 제2 패키지 몸체(117) 사이에 배치될 수 있다.
상기 리세스(R)는 상기 제1 및 제2 개구부(TH1, TH2) 둘레에 폐루프 형상으로 제공될 수 있다.
상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 발광소자(120)의 크기가 상기 리세스(R)에 의하여 제공된 폐루프 면적에 비해 더 크게 제공될 수 있다.
상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 발광소자(120)의 네 측면을 연결하는 외곽선 내에 상기 리세스(R)에 의하여 형성된 폐루프가 제공될 수 있다.
상기 제1 수지(130)는 상기 리세스(R)에 배치될 수 있다. 상기 제1 수지(130)는 상기 발광소자(120)와 상기 제1 패키지 몸체(113) 사이에 배치될 수 있다. 상기 제1 수지(130)는 상기 제1 본딩부(121)와 상기 제2 본딩부(122) 사이에 배치될 수 있다. 예로서, 상기 제1 수지(130)는 상기 제1 본딩부(121)의 측면과 상기 제2 본딩부(122)의 측면에 접촉되어 배치될 수 있다.
상기 제1 수지(130)는 상기 제1 본딩부(121)의 둘레에 배치되어 상기 제1 개구부(TH1)의 상부 영역을 밀봉시킬 수 있다. 상기 제1 수지(130)는 상기 제2 본딩부(122)의 둘레에 배치되어 상기 제2 개구부(TH1)의 상부 영역을 밀봉시킬 수 있다.
상기 제1 수지(130)는 상기 발광소자(120)와 상기 제1 패키지 몸체(113) 간의 안정적인 고정력을 제공할 수 있다. 상기 제1 수지(130)는 예로서 상기 제1 패키지 몸체(113)의 상면에 직접 접촉되어 배치될 수 있다. 또한, 상기 제1 수지(130)는 상기 발광소자(120)의 하부 면에 직접 접촉되어 배치될 수 있다.
예로서, 상기 제1 수지(130)는 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 제1 수지(130)는 상기 발광소자(120)에서 방출하는 광을 반사할 수 있다. 상기 제1 수지(130)가 반사 기능을 포함하는 경우, 상기 제1 수지(130)는 화이트 실리콘(white silicone)을 포함할 수 있다. 상기 제1 수지(130)가 반사 기능을 포함하는 경우, 상기 제1 수지(130)는 예로서 TiO2, SiO2 등을 포함하는 물질로 구성될 수 있다. 상기 제1 수지(130)는 접착제로 지칭될 수도 있다.
실시 예에 의하면, 상기 리세스(R)의 깊이는 상기 제1 개구부(TH1)의 깊이 또는 상기 제2 개구부(TH2)의 깊이에 비해 작게 제공될 수 있다.
상기 리세스(R)의 깊이는 상기 제1 수지(130)의 접착력을 고려하여 결정될 수 있다. 또한, 상기 리세스(R)이 깊이(T1)는 상기 제1 패키지 몸체(113)의 안정적인 강도를 고려하거나 및/또는 상기 발광소자(120)에서 방출되는 열에 의해 상기 발광소자 패키지(100)에 크랙이 발생하지 않도록 결정될 수 있다.
상기 리세스(R)는 상기 발광소자(120) 하부에 일종의 언더필 공정이 수행될 수 있는 적정 공간을 제공할 수 있다. 상기 리세스(R)는 상기 발광소자(120)의 하면과 상기 제1 패키지 몸체(113)의 상면 사이에 상기 제1 수지(130)가 충분히 제공될 수 있도록 제1 깊이 이상으로 제공될 수 있다. 또한, 상기 리세스(R)는 상기 제1 패키지 몸체(113)의 안정적인 강도를 제공하기 위하여 제2 깊이 이하로 제공될 수 있다.
상기 리세스(R)의 깊이와 폭은 상기 제1 수지(130)의 형성 위치 및 고정력에 영향을 미칠 수 있다. 상기 리세스(R)의 깊이와 폭(W3)은 상기 제1 패키지 몸체(113)와 상기 발광소자(120) 사이에 배치되는 상기 제1 수지(130)에 의하여 충분한 고정력이 제공될 수 있도록 결정될 수 있다.
예로서, 상기 리세스(R)의 깊이는 수십 마이크로 미터로 제공될 수 있다. 상기 리세스(R)의 깊이는 40 마이크로 미터 내지 60 마이크로 미터로 제공될 수 있다.
또한, 상기 리세스(R)의 폭은 수백 마이크로 미터로 제공될 수 있다. 상기 리세스(R)의 폭(W3)은 140 마이크로 미터 내지 160 마이크로 미터로 제공될 수 있다. 예로서, 상기 리세스(R)의 폭은 150 마이크로 미터로 제공될 수 있다.
상기 리세스(R)에 제공된 상기 제1 수지(130)에 의하여 상기 발광소자(120)의 상기 제1 및 제2 본딩부(121, 122)가 외부로부터 밀봉될 수 있게 된다. 상기 제1 수지(130)는 상기 발광소자(120) 아래에 폐루프 형상으로 제공될 수 있다. 상기 제1 수지(130)는 도 2 및 도 3에 도시된 바와 같이, 상기 리세스(R)의 형상을 따라 폐루프 형상으로 제공될 수 있다. 상기 리세스(R)는 사각 형상의 폐루프로 제공될 수도 있으며, 원형 또는 타원 형상의 폐루프로 제공될 수도 있다.
상기 제1 개구부(TH1)의 깊이는 상기 제1 패키지 몸체(113)의 두께에 대응되어 제공될 수 있다. 상기 제1 개구부(TH1)의 깊이는 상기 제1 패키지 몸체(113)의 안정적인 강도를 유지할 수 있는 두께로 제공될 수 있다.
예로서, 상기 제1 개구부(TH1)의 깊이는 수백 마이크로 미터로 제공될 수 있다. 상기 제1 개구부(TH1)의 깊이는 180 마이크로 미터 내지 220 마이크로 미터로 제공될 수 있다. 예로서, 상기 제1 개구부(TH1)의 깊이는 200 마이크로 미터로 제공될 수 있다.
예로서, 상기 제1 개구부(TH1)의 깊이에서 상기 리세스(R)의 깊이를 뺀 두께는 적어도 100 마이크로 미터 이상으로 선택될 수 있다. 이는 상기 제1 패키지 몸체(113)의 크랙 프리(crack free)를 제공할 수 있는 사출 공정 두께가 고려된 것이다.
실시 예에 의하면, 제1 개구부(TH1)의 깊이는 상기 리세스(R)의 깊이에 대해 2 배 내지 10 배로 제공될 수 있다. 예로서, 상기 제1 개구부(TH1)의 깊이가 200 마이크로 미터로 제공되는 경우, 상기 리세스(R)의 깊이는 20 마이크로 미터 내지 100 마이크로 미터로 제공될 수 있다.
또한, 실시 예에 의하면, 상기 제1 및 제2 본딩부(121, 122)의 면적의 합은 상기 기판(124)의 상면 면적을 기준으로 10% 이하로 제공될 수 있다. 실시 예에 따른 발광소자 패키지에 의하면, 발광소자로부터 방출되는 발광 면적을 확보하여 광추출 효율을 높이기 위해 상기 제1 및 제2 본딩부(121, 122)의 면적의 합은 상기 기판(124)의 상면 면적을 기준으로 10% 이하로 설정될 수 있다.
또한, 실시 예에 의하면, 상기 제1 및 제2 본딩부(121, 122)의 면적의 합은 상기 기판(124)의 상면 면적을 기준으로 0.7% 이상으로 제공될 수 있다. 실시 예에 따른 발광소자 패키지에 의하면, 실장되는 발광소자에 안정적인 본딩력을 제공하기 위해 상기 제1 및 제2 본딩부(121, 122)의 면적의 합은 상기 기판(124)의 상면 면적을 기준으로 0.7% 이상으로 설정될 수 있다.
이와 같이, 상기 제1 및 제2 본딩부(121, 122)의 면적이 작게 제공됨에 따라, 상기 발광소자(120)의 하면으로 투과되는 빛의 양이 증대될 수 있다. 또한, 상기 발광소자(120) 아래에는 반사특성이 좋은 상기 제1 수지(130)가 제공될 수 있다. 따라서, 상기 발광소자(120)의 하부 방향으로 방출된 빛은 상기 제1 수지(130)에서 반사되어 발광소자 패키지의 상부 방향으로 효과적으로 방출되고 광추출효율이 향상될 수 있게 된다.
또한, 실시 예에 따른 발광소자 패키지는, 도 11에 도시된 바와 같이, 제2 수지(140)를 포함할 수 있다.
상기 제2 수지(140)는 상기 발광소자(120) 위에 제공될 수 있다. 상기 제2 수지(140)는 상기 제1 패키지 몸체(113) 위에 배치될 수 있다. 상기 제2 수지(140)는 상기 제2 패키지 몸체(117)에 의하여 제공된 캐비티(C)에 배치될 수 있다.
상기 제2 수지(140)는 절연물질을 포함할 수 있다. 또한, 상기 제2 수지(140)는 상기 발광소자(120)로부터 방출되는 빛을 입사 받고, 파장 변환된 빛을 제공하는 파장변환 물질을 포함할 수 있다. 예로서, 상기 제2 수지(140)는 형광체, 양자점 등을 포함할 수 있다.
실시 예에 따른 발광소자 패키지는, 도 11에 도시된 바와 같이, 제1 도전체(221)와 제2 도전체(222)를 포함할 수 있다. 또한, 실시 예에 따른 발광소자 패키지는, 제1 도전층(321)과 제2 도전층(322)을 포함할 수 있다. 상기 제1 도전층(321)은 상기 제2 도전층(322)과 이격되어 배치될 수 있다.
상기 제1 도전체(221)는 상기 제1 본딩부(121) 아래에 배치될 수 있다. 상기 제1 도전체(221)는 상기 제1 본딩부(121)에 전기적으로 연결될 수 있다. 상기 제1 도전체(221)는 상기 제1 본딩부(121)와 상기 제1 방향에서 중첩되어 배치될 수 있다.
상기 제1 도전체(221)는 상기 제1 개구부(TH1)에 제공될 수 있다. 상기 제1 도전체(221)는 상기 제1 본딩부(121)와 상기 제1 도전층(321) 사이에 배치될 수 있다. 상기 제1 도전체(221)는 상기 제1 본딩부(121) 및 상기 제1 도전층(321)과 전기적으로 연결될 수 있다.
상기 제1 도전체(221)의 하면은 상기 제1 개구부(TH1)의 상면에 비해 더 낮게 배치될 수 있다. 상기 제1 도전체(221)의 하면은 상기 제1 도전층(321)의 상면에 비해 더 낮게 배치될 수 있다.
상기 제1 도전체(221)는 상기 제1 개구부(TH1) 상에 배치될 수 있다. 또한, 상기 제1 도전체(221)는 상기 제1 본딩부(121)에서 상기 제1 개구부(TH1) 내부까지 연장되어 배치될 수 있다.
또한, 상기 제2 도전체(222)는 상기 제2 본딩부(122) 아래에 배치될 수 있다. 상기 제2 도전체(222)는 상기 제2 본딩부(122)에 전기적으로 연결될 수 있다. 상기 제2 도전체(222)는 상기 제2 본딩부(122)와 상기 제1 방향에서 중첩되어 배치될 수 있다.
상기 제2 도전체(222)는 상기 제2 개구부(TH2)에 제공될 수 있다. 상기 제2 도전체(222)는 상기 제2 본딩부(122)와 상기 제2 도전층(322) 사이에 배치될 수 있다. 상기 제2 도전체(222)는 상기 제2 본딩부(122) 및 상기 제2 도전층(322)과 전기적으로 연결될 수 있다.
상기 제2 도전체(222)의 하면은 상기 제2 개구부(TH2)의 상면에 비해 더 낮게 배치될 수 있다. 상기 제2 도전체(222)의 하면은 상기 제2 도전층(322)의 상면에 비해 더 낮게 배치될 수 있다.
상기 제2 도전체(222)는 상기 제2 개구부(TH2) 상에 배치될 수 있다. 또한, 상기 제2 도전체(222)는 상기 제2 본딩부(122)에서 상기 제2 개구부(TH2) 내부까지 연장되어 배치될 수 있다.
실시 예에 의하면, 상기 제1 도전체(221)의 하면 및 측면에 상기 제1 도전층(321)이 배치될 수 있다. 상기 제1 도전층(321)은 상기 제1 도전체(221)의 하면 및 측면에 직접 접촉되어 배치될 수 있다.
상기 제1 도전층(321)은 상기 제1 개구부(TH1)에 제공될 수 있다. 상기 제1 도전층(321)은 상기 제1 본딩부(121) 아래에 배치될 수 있다. 상기 제1 도전층(321)의 폭은 상기 제1 본딩부(121)의 폭에 비해 더 크게 제공될 수 있다.
이와 같이 실시 예에 따른 발광소자 패키지에 의하면, 상기 제1 도전체(221)에 의하여 상기 제1 도전층(321)과 상기 제1 본딩부(121) 간에 전기적 결합이 더 안정적으로 제공될 수 있다.
또한, 실시 예에 의하면, 상기 제2 도전체(222)의 하면 및 측면에 상기 제2 도전층(322)이 배치될 수 있다. 상기 제2 도전층(322)은 상기 제2 도전체(222)의 하면 및 측면에 직접 접촉되어 배치될 수 있다.
상기 제2 도전층(322)은 상기 제2 개구부(TH2)에 제공될 수 있다. 상기 제2 도전층(322)은 상기 제2 본딩부(122) 아래에 배치될 수 있다. 상기 제2 도전층(322)의 폭은 상기 제2 본딩부(122)의 폭에 비해 더 크게 제공될 수 있다.
이와 같이 실시 예에 따른 발광소자 패키지에 의하면, 상기 제2 도전체(222)에 의하여 상기 제2 도전층(322)과 상기 제2 본딩부(122) 간에 전기적 결합이 더 안정적으로 제공될 수 있다.
예로서, 상기 제1 및 제2 도전체(221, 222)는 상기 제1 및 제2 본딩부(121, 122)에 각각 별도의 본딩 물질을 통하여 안정적으로 본딩될 수 있다. 또한, 상기 제1 및 제2 도전체(221, 222)의 측면 및 하면이 상기 제1 및 제2 도전층(321, 322)에 각각 접촉될 수 있다. 따라서, 상기 제1 및 제2 도전층(321, 322)이 상기 제1 및 제2 본딩부(121, 122) 하면에 각각 직접적으로 접촉되는 경우에 비하여, 상기 제1 및 제2 도전층(321, 322)이 상기 제1 및 제2 도전체(221, 222)와 각각 접촉되는 면적이 더 커질 수 있게 된다. 이에 따라, 상기 제1 및 제2 도전체(221, 222)를 통하여 상기 제1 및 제2 도전층(321, 322)으로부터 상기 제1 및 제2 본딩부(121, 122)에 전원이 각각 안정적으로 공급될 수 있게 된다.
예로서, 상기 제1 및 제2 도전체(221, 222)는 Al, Au, Ag, Pt 등을 포함하는 그룹 중에서 선택된 적어도 하나의 물질 또는 그 합금으로 제공될 수 있다. 또한, 상기 제1 및 제2 도전체(221, 222)는 단층 또는 다층으로 제공될 수 있다.
상기 제1 본딩부(121)는 상기 제1 개구부(TH1)가 형성된 제1 방향과 수직한 제2 방향의 폭을 가질 수 있다. 상기 제1 본딩부(121)의 폭은 상기 제1 개구부(TH1)의 상기 제2 방향의 폭보다 더 작게 제공될 수 있다.
상기 제1 도전층(321)은 상기 제1 본딩부(121)의 하면과 직접 접촉되어 배치될 수 있다. 상기 제1 도전층(321)은 상기 제1 본딩부(121)와 전기적으로 연결될 수 있다. 상기 제1 도전층(321)은 상기 제1 패키지 몸체(113)에 의하여 둘러 싸이게 배치될 수 있다.
상기 제1 개구부(TH1)의 상부 영역에서, 상기 제1 도전층(321)의 상부 부분은 상기 제1 본딩부(121)의 하부 부분의 둘레에 배치될 수 있다. 상기 제1 도전층(321)의 상면은 상기 제1 본딩부(121)의 하면에 비해 더 높게 배치될 수 있다.
상기 제2 도전층(322)은 상기 제2 개구부(TH2)에 제공될 수 있다. 상기 제2 도전층(322)은 상기 제2 본딩부(122) 아래에 배치될 수 있다. 상기 제2 도전층(322)의 폭은 상기 제2 본딩부(122)의 폭에 비해 더 크게 제공될 수 있다.
상기 제2 본딩부(122)는 상기 제2 개구부(TH2)가 형성된 제1 방향과 수직한 제2 방향의 폭을 가질 수 있다. 상기 제2 본딩부(122)의 폭은 상기 제2 개구부(TH2)의 상기 제2 방향의 폭보다 더 작게 제공될 수 있다.
상기 제2 도전층(322)은 상기 제2 본딩부(122)의 하면과 직접 접촉되어 배치될 수 있다. 상기 제2 도전층(322)은 상기 제2 본딩부(122)와 전기적으로 연결될 수 있다. 상기 제2 도전층(322)은 상기 제1 패키지 몸체(113)에 의하여 둘러 싸이게 배치될 수 있다.
상기 제2 개구부(TH2)의 상부 영역에서, 상기 제2 도전층(322)의 상부 부분은 상기 제2 본딩부(122)의 하부 부분의 둘레에 배치될 수 있다. 상기 제2 도전층(322)의 상면은 상기 제2 본딩부(122)의 하면에 비해 더 높게 배치될 수 있다.
상기 제1 도전층(321)과 상기 제2 도전층(322)은 Ag, Au, Pt, Sn, Cu 등을 포함하는 그룹 중에서 선택된 적어도 하나의 물질 또는 그 합금을 포함할 수 있다. 다만 이에 한정하지 않고, 상기 제1 도전층(321)과 상기 제2 도전층(322)으로 전도성 기능을 확보할 수 있는 물질이 사용될 수 있다.
예로서, 상기 제1 도전층(321)과 상기 제2 도전층(322)은 도전성 페이스트를 이용하여 형성될 수 있다. 상기 도전성 페이스트는 솔더 페이스트(solder paste), 실버 페이스트(silver paste) 등을 포함할 수 있고, 서로 다른 물질로 구성되는 다층 또는 합금으로 구성된 다층 또는 단층으로 구성될 수 있다. 예로서, 상기 제1 도전층(321)과 상기 제2 도전층(322)은 SAC(Sn-Ag-Cu) 물질을 포함할 수 있다.
실시 예에 의하면, 상기 제1 도전층(321)이 상기 제1 본딩부(121)에 전기적으로 연결될 수 있고, 상기 제2 도전층(322)이 상기 제2 본딩부(122)에 전기적으로 연결될 수 있다. 예로서, 상기 제1 도전층(321)과 상기 제2 도전층(322)에 외부 전원이 공급될 수 있고, 이에 따라 상기 발광소자(120)가 구동될 수 있다.
상기 제1 수지(130)는 상기 발광소자(120)를 상기 패키지 몸체(110)에 안정적으로 고정시키는 기능을 수행할 수 있다. 또한, 상기 제1 수지(130)는 상기 제1 및 제2 본딩부(121, 122)의 측면에 접촉되어 상기 제1 및 제2 본딩부(121, 122) 둘레에 배치될 수 있다. 상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 제1 수지(130)는 상기 제1 및 제2 개구부(TH1, TH2)가 상기 제2 수지(140)가 제공된 외측 영역으로부터 아이솔레이션 되도록 배치될 수 있다.
상기 제1 수지(130)에 의하여, 상기 제1 및 제2 개구부(TH1, TH2)에 제공된 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 외측 방향으로 흐르는 것이 방지될 수 있다.
상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 외측 방향으로 이동되는 경우, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 측면을 타고 확산될 수도 있다. 이와 같이, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 측면으로 이동되는 경우, 상기 발광소자(120)의 제1 도전형 반도체층과 제2 도전형 반도체층이 전기적으로 단락될 수도 있다. 또한, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 측면으로 이동되는 경우, 상기 발광소자(120)의 광 추출 효율이 저하될 수도 있다.
그러나, 실시 예에 의하면, 상기 제1 수지(130)에 의하여 상기 제1 및 제2 본딩부(121, 122)의 둘레 영역이 밀봉될 수 있으므로, 상기 제1 및 제2 도전층(321, 322)이 상기 제1 및 제2 개구부(TH1, TH2) 영역을 벗어나 외부 방향으로 이동되는 것이 방지될 수 있다.
따라서, 실시 예에 따른 발광소자 패키지에 의하면, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 측면으로 이동되는 것이 방지될 수 있으며, 상기 발광소자(120)가 전기적으로 단락되는 것이 방지되고 광 추출 효율이 향상될 수 있다.
실시 예에 따른 발광소자 패키지는, 도 11을 참조하여 설명된 바와 같이, 상기 패키지 몸체(110)가 형성됨에 있어, 종래 리드 프레임이 적용되지 않는다.
종래 리드 프레임이 적용되는 발광소자 패키지의 경우, 리드 프레임을 형성하는 공정이 추가로 필요하지만, 본 발명의 실시 예에 따른 발광소자 패키지 제조방법에 의하면 리드 프레임을 형성하는 공정을 필요로 하지 않는다. 이에 따라, 본 발명의 실시 예에 따른 발광소자 패키지 제조방법에 의하면 공정 시간이 단축될 뿐만 아니라 재료도 절감될 수 있는 장점이 있다.
또한, 종래 리드 프레임이 적용되는 발광소자 패키지의 경우, 리드 프레임의 열화 방지를 위해 은 등의 도금 공정이 추가되어야 하지만, 본 발명의 실시 예에 다른 발광소자 패키지 제조방법에 의하면 리드 프레임이 필요하지 않으므로, 은 도금 등의 추가 공정이 없어도 된다. 이와 같이, 본 발명의 실시 예에 따른 발광소자 패키지 제조방법에 의하면 제조 원가를 절감하고 제조 수율을 향상시킬 수 있는 장점이 있다.
또한, 종래 리드 프레임이 적용되는 발광소자 패키지에 비해 소형화가 가능한 장점이 있다.
실시 예에 따른 발광소자 패키지(100)는 상기 제1 개구부(TH1)에 제공된 상기 제1 도전층(321)을 통해 상기 제1 본딩부(121)에 전원이 연결되고, 상기 제2 개구부(TH2)에 제공된 상기 제2 도전층(322)을 통해 상기 제2 본딩부(122)에 전원이 연결될 수 있다.
이에 따라, 상기 제1 본딩부(121) 및 상기 제2 본딩부(122)을 통하여 공급되는 구동 전원에 의하여 상기 발광소자(120)가 구동될 수 있게 된다. 그리고, 상기 발광소자(120)에서 발광된 빛은 상기 패키지 몸체(110)의 상부 방향으로 제공될 수 있게 된다.
한편, 이상에서 설명된 실시 예에 따른 발광소자 패키지는 서브 마운트 또는 회로기판 등에 실장되어 공급될 수도 있다.
그런데, 종래 발광소자 패키지가 서브 마운트 또는 회로기판 등에 실장됨에 있어 리플로우(reflow) 또는 열처리 공정 등의 고온 공정이 적용될 수 있다. 이때, 리플로우 또는 열처리 공정에서, 발광소자 패키지에 제공된 리드 프레임과 발광소자 간의 본딩 영역에서 리멜팅(re-melting) 현상이 발생되어 전기적 연결 및 물리적 결합의 안정성이 약화될 수 있게 된다.
그러나, 실시 예에 따른 발광소자 패키지 및 발광소자 패키지 제조방법에 의하면, 실시 예에 따른 발광소자의 본딩부는 개구부에 배치된 도전층을 통하여 구동 전원을 제공 받을 수 있다. 그리고, 개구부에 배치된 도전층의 용융점이 일반적인 본딩 물질의 용융점에 비해 더 높은 값을 갖도록 선택될 수 있다.
따라서, 실시 예에 따른 발광소자 소자 패키지는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
또한, 실시 예에 따른 발광소자 패키지 및 발광소자 패키지 제조방법에 의하면, 발광소자 패키지를 제조하는 공정에서 패키지 몸체(110)가 고온에 노출될 필요가 없게 된다. 따라서, 실시 예에 의하면, 패키지 몸체(110)가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다.
이에 따라, 제1 패키지 몸체(113)를 구성하는 물질에 대한 선택 폭이 넓어질 수 있게 된다. 실시 예에 의하면, 상기 제1 패키지 몸체(113)는 세라믹 등의 고가의 물질뿐만 아니라, 상대적으로 저가의 수지 물질을 이용하여 제공될 수도 있다.
예를 들어, 상기 제1 패키지 몸체(113)는 PPA(PolyPhtalAmide) 수지, PCT(PolyCyclohexylenedimethylene Terephthalate) 수지, EMC(Epoxy Molding Compound) 수지, SMC(Silicone Molding Compound) 수지, PI(Poly Imide) 수지를 포함하는 그룹 중에서 선택된 적어도 하나의 물질을 포함할 수 있다.
또한, 이상에서 설명된 실시 예에 따른 발광소자 패키지는 패키지 몸체에 형성된 리세스(R)가 폐루프로 제공되는 경우를 기준으로 설명되었으나, 리세스(R)가 반드시 폐루프로 형성되지 않을 수도 있다.
리세스(R)가 폐루프로 형성되지 않고 일정 거리를 두고 서로 이격된 형상으로 제공되는 경우에, 리세스(R)에 제공된 수지층이 서로 연결될 정도로 리세스(R)가 작은 거리로 이격되어 있다면, 수지층에 의하여 발광소자와 패키지 몸체가 안정적으로 밀봉될 수 있으므로 원하는 효과를 충분히 구현할 수 있게 된다. 또한, 수지층이 확산성을 가지고 있으므로, 서로 이격된 리세스(R)에 배치된 수지층이 발광소자의 하면과 패키지 몸체의 상면에서 확산될 수 있고, 이에 따라 발광소자의 하면과 패키지 몸체의 상면 사이가 효과적으로 밀봉될 수 있게 된다.
다음으로, 도 12 내지 도 14를 참조하여 실시 예에 따른 발광소자 패키지의 또 다른 예를 설명하기로 한다.
도 12는 본 발명의 실시 예에 따른 발광소자 패키지의 또 다른 예를 나타낸 도면이고, 도 13은 도 12에 도시된 발광소자 패키지의 패키지 몸체, 리세스, 개구부의 배치 관계를 설명하는 도면이고, 도 14는 도 12에 도시된 발광소자 패키지의 저면도이다.
도 12 내지 도 14를 참조하여 실시 예에 따른 발광소자 패키지를 설명함에 있어, 도 1 내지 도 11을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 발광소자 패키지는, 도 12 내지 도 14에 도시된 바와 같이, 패키지 몸체(110), 발광소자(120)를 포함할 수 있다.
상기 패키지 몸체(110)는 제1 패키지 몸체(113)와 제2 패키지 몸체(117)를 포함할 수 있다. 상기 제2 패키지 몸체(117)는 상기 제1 패키지 몸체(113) 위에 배치될 수 있다. 상기 제2 패키지 몸체(117)는 상기 제1 패키지 몸체(113)의 상부 면 둘레에 배치될 수 있다. 상기 제2 패키지 몸체(117)는 상기 제1 패키지 몸체(113)의 상부 면 위에 캐비티(C)를 제공할 수 있다. 상기 제2 패키지 몸체(117)는 상면과 하면을 관통하는 개구부를 포함할 수 있다.
다른 표현으로서, 상기 제1 패키지 몸체(113)는 하부 몸체, 상기 제2 패키지 몸체(117)는 상부 몸체로 지칭될 수도 있다. 또한, 실시 예에 의하면, 상기 패키지 몸체(110)는 상기 캐비티를 제공하는 제2 패키지 몸체(117)를 포함하지 않고, 평탄한 상부면을 제공하는 상기 제1 패키지 몸체(113)만을 포함할 수도 있다.
상기 제2 패키지 몸체(117)는 상기 발광소자(120)로부터 방출되는 빛을 상부 방향으로 반사시킬 수 있다. 상기 제2 패키지 몸체(117)는 상기 제1 패키지 몸체(113)의 상면에 대하여 경사지게 배치될 수 있다.
상기 패키지 몸체(110)는 상기 캐비티(C)를 포함할 수 있다. 상기 캐비티는 바닥면과, 상기 바닥면에서 상기 패키지 몸체(110)의 상면으로 경사진 측면을 포함할 수 있다.
실시 예에 의하면, 상기 패키지 몸체(110)는 캐비티(C)가 있는 구조로 제공될 수도 있으며, 캐비티(C) 없이 상면이 평탄한 구조로 제공될 수도 있다.
상기 제1 패키지 몸체(113)는 제1 프레임(111)과 제2 프레임(112)을 포함할 수 있다. 상기 제1 프레임(111)과 상기 제2 프레임(112)은 서로 이격되어 배치될 수 있다.
상기 제1 패키지 몸체(113)는 제1 몸체(115)를 포함할 수 있다. 상기 제1 몸체(115)는 상기 제1 프레임(111)과 상기 제2 프레임(112) 사이에 배치될 수 있다. 상기 제1 몸체(115)는 일종의 전극 분리선의 기능을 수행할 수 있다. 상기 제1 몸체(115)는 절연부재로 지칭될 수도 있다.
상기 제1 몸체(115)는 상기 제1 프레임(111) 위에 배치될 수 있다. 또한, 상기 제1 몸체(115)는 상기 제2 프레임(112) 위에 배치될 수 있다.
상기 제1 프레임(111)과 상기 제2 프레임(112)은 절연성 프레임으로 제공될 수 있다. 상기 제1 프레임(111)과 상기 제2 프레임(112)은 상기 패키지 몸체(110)의 구조적인 강도를 안정적으로 제공할 수 있다.
또한, 상기 제1 프레임(111)과 상기 제2 프레임(112)은 도전성 프레임으로 제공될 수도 있다. 상기 제1 프레임(111)과 상기 제2 프레임(112)은 상기 패키지 몸체(110)의 구조적인 강도를 안정적으로 제공할 수 있으며, 상기 발광소자(120)에 전기적으로 연결될 수 있다.
예로서, 상기 패키지 몸체(110)는 폴리프탈아미드(PPA: Polyphthalamide), PCT(Polychloro Tri phenyl), LCP(Liquid Crystal Polymer), PA9T(Polyamide9T), 실리콘, 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound), 실리콘 몰딩 컴파운드(SMC), 세라믹, PI(Poly Imide), PSG(photo sensitive glass), 사파이어(Al2O3) 등을 포함하는 그룹 중에서 선택된 적어도 하나로 형성될 수 있다. 또한, 상기 패키지 몸체(110)는 TiO2와 SiO2와 같은 고굴절 필러의 반사 물질을 포함할 수 있다. 상기 패키지 몸체(110)는 양자점, 형광체 등의 파장 변환 물질을 포함할 수 있다.
한편, 실시 예에 의하면, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 서로 다른 물질을 포함할 수 있다. 예로서, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 서로 다른 공정에서 서로 다른 물질로 형성된 후 결합될 수 있다. 예로서, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 접착층(160)을 통하여 서로 결합될 수 있다.
상기 접착층(160)은 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117) 사이에 배치될 수 있다. 상기 접착층(160)은 상기 제1 패키지 몸체(113)의 상면에 배치될 수 있다. 상기 접착층(160)은 상기 제2 패키지 몸체(117)의 하면에 배치될 수 있다. 상기 접착층(160)은 상기 발광소자(120)의 둘레에 배치되어 상기 캐비티를 제공할 수 있다.
상기 접착층(160)은 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 접착층(160)은 상기 발광소자(120)에서 방출하는 광을 반사할 수 있다. 상기 접착층(160)이 반사 기능을 포함하는 경우, 상기 접착층(160)이 화이트 실리콘(white silicone)을 포함할 수도 있다.
한편, 상기 제1 몸체(115)와 상기 제2 패키지 몸체(117) 각각은 폴리프탈아미드(PPA: Polyphthalamide), PCT(Polychloro Tri phenyl), LCP(Liquid Crystal Polymer), PA9T(Polyamide9T), 실리콘, 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound), 실리콘 몰딩 컴파운드(SMC), PI(Poly Imide), 폴리 이미드(PI: Poly Imide) 등을 포함하는 수지 물질 중에서 선택된 적어도 하나를 베이스 물질로 포함할 수 있다.
또한, 상기 제1 몸체(115)와 상기 제2 패키지 몸체(117) 각각은 반사 물질과 파장 변환 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 제1 몸체(115)와 상기 제2 패키지 몸체(117)는 반사 물질과 파장 변환 물질을 포함하지 않을 수도 있다. 상기 제1 몸체(115)와 상기 제2 패키지 몸체(117)는 투명 수지로 구성될 수도 있다.
상기 제1 몸체(115)와 상기 제2 패키지 몸체(117)는 서로 다른 베이스 물질을 포함할 수 있다. 상기 제1 몸체(115)와 상기 제2 패키지 몸체(117)는 서로 다른 수지를 포함할 수 있다.
예로서, 상기 제1 몸체(115)는 반사 물질을 포함하고 상기 제2 패키지 몸체(117)는 파장 변환 물질을 포함할 수 있다. 또한, 상기 제1 몸체(115)는 파장 변환 물질을 포함하고 상기 제2 패키지 몸체(117)는 반사 물질을 포함할 수 있다.
실시 예에 의하면, 상기 제1 몸체(115)는 반사 물질을 포함하고 상기 제2 패키지 몸체(117)는 반사 물질과 파장 변환 물질을 포함할 수도 있다. 또한, 상기 제1 몸체(115)는 반사 물질과 파장 변환 물질을 포함하고 상기 제2 패키지 몸체(117)는 파장 변환 물질을 포함할 수도 있다.
실시 예에 따른 발광소자 패키지는 서로 다른 베이스 물질을 포함하는 제1 패키지 몸체(113)와 제2 패키지 몸체(117)가 서로 다른 공정에서 별도로 형성되고, 응용 제품에서 필요로 하는 특성을 충족시킬 수 있는 선택적인 조합을 통하여 모듈라(modular) 방식으로 제조될 수 있다.
실시 예에 의하면, 상기 발광소자(120)는 제1 본딩부(121), 제2 본딩부(122), 발광 구조물(123), 기판(124)을 포함할 수 있다.
상기 발광소자(120)는 상기 패키지 몸체(110) 위에 배치될 수 있다. 상기 발광소자(120)는 상기 제1 프레임(111)과 상기 제2 프레임(112) 위에 배치될 수 있다. 상기 발광소자(120)는 상기 패키지 몸체(110)에 의해 제공되는 상기 캐비티(C) 내에 배치될 수 있다.
상기 제1 본딩부(121)는 상기 발광소자(120)의 하부 면에 배치될 수 있다. 상기 제2 본딩부(122)는 상기 발광소자(120)의 하부 면에 배치될 수 있다. 상기 제1 본딩부(121)와 상기 제2 본딩부(122)는 상기 발광소자(120)의 하부 면에서 서로 이격되어 배치될 수 있다.
상기 제1 본딩부(121)는 상기 제1 프레임(111) 위에 배치될 수 있다. 상기 제2 본딩부(122)는 상기 제2 프레임(112) 위에 배치될 수 있다.
상기 제1 본딩부(121)는 상기 발광 구조물(123)과 상기 제1 프레임(111) 사이에 배치될 수 있다. 상기 제2 본딩부(122)는 상기 발광 구조물(123)과 상기 제2 프레임(112) 사이에 배치될 수 있다.
한편, 실시 예에 따른 발광소자 패키지는, 도 12 내지 도 14에 도시된 바와 같이, 제1 개구부(TH1)와 제2 개구부(TH2)를 포함할 수 있다. 상기 제1 프레임(111)은 상기 제1 개구부(TH1)를 포함할 수 있다. 상기 제2 프레임(112)은 상기 제2 개구부(TH2)를 포함할 수 있다.
예로서, 상기 제1 패키지 몸체(113)는 평평한 하면을 포함할 수 있으며, 상기 하면과 평행한 상면을 포함할 수 있다. 상기 제1 및 제2 개구부(TH1, TH2)는 상기 제1 패키지 몸체(113)의 상면과 하면을 관통할 수 있다.
상기 제1 개구부(TH1)는 상기 제1 프레임(111)에 제공될 수 있다. 상기 제1 개구부(TH1)는 상기 제1 프레임(111)을 관통하여 제공될 수 있다. 상기 제1 개구부(TH1)는 상기 제1 프레임(111)의 상면과 하면을 제1 방향으로 관통하여 제공될 수 있다.
상기 제1 개구부(TH1)는 상기 발광소자(120)의 상기 제1 본딩부(121) 아래에 배치될 수 있다. 상기 제1 개구부(TH1)는 상기 발광소자(120)의 상기 제1 본딩부(121)와 중첩되어 제공될 수 있다. 상기 제1 개구부(TH1)는 상기 제1 프레임(111)의 상면에서 하면으로 향하는 제1 방향으로 상기 발광소자(120)의 상기 제1 본딩부(121)와 중첩되어 제공될 수 있다.
상기 제2 개구부(TH2)는 상기 제2 프레임(112)에 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제2 프레임(112)을 관통하여 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제2 프레임(112)의 상면과 하면을 제1 방향으로 관통하여 제공될 수 있다.
상기 제2 개구부(TH2)는 상기 발광소자(120)의 상기 제2 본딩부(122) 아래에 배치될 수 있다. 상기 제2 개구부(TH2)는 상기 발광소자(120)의 상기 제2 본딩부(122)와 중첩되어 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제2 프레임(112)의 상면에서 하면으로 향하는 제1 방향으로 상기 발광소자(120)의 상기 제2 본딩부(122)와 중첩되어 제공될 수 있다.
상기 제1 개구부(TH1)와 상기 제2 개구부(TH2)는 서로 이격되어 배치될 수 있다. 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2)는 상기 발광소자(120)의 하부 면 아래에서 서로 이격되어 배치될 수 있다.
실시 예에 의하면, 상기 제1 개구부(TH1)의 상부 영역의 폭(W1)이 상기 제1 본딩부(121)의 폭에 비해 작거나 같게 제공될 수 있다. 또한, 상기 제2 개구부(TH2)의 상부 영역의 폭이 상기 제2 본딩부(122)의 폭에 비해 작거나 같게 제공될 수 있다.
따라서, 상기 발광소자(120)의 상기 제1 본딩부(121)와 상기 제1 프레임(111)이 더 견고하게 부착될 수 있다. 또한, 상기 발광소자(120)의 상기 제2 본딩부(122)와 상기 제2 프레임(112)이 더 견고하게 부착될 수 있다.
또한, 상기 제1 개구부(TH1)의 상부 영역의 폭(W1)이 상기 제1 개구부(TH1)의 하부 영역의 폭(W2)에 비해 작거나 같게 제공될 수 있다. 또한, 상기 제2 개구부(TH2)의 상부 영역의 폭이 상기 제2 개구부(TH2)의 하부 영역의 폭에 비해 작거나 같게 제공될 수 있다.
상기 제1 개구부(TH1)는 하부 영역에서 상부 영역으로 가면서 폭이 점차적으로 작아지는 경사진 형태로 제공될 수 있다. 상기 제2 개구부(TH2)는 하부 영역에서 상부 영역으로 가면서 폭이 점차적으로 작아지는 경사진 형태로 제공될 수 있다.
다만 이에 한정하지 않고, 상기 제1 및 제2 개구부(TH1, TH2)의 상부 영역과 하부 영역 사이의 경사면은 기울기가 서로 다른 복수의 경사면을 가질 수 있고, 상기 경사면은 곡률을 가지며 배치될 수 있다.
상기 제1 프레임(111) 및 상기 제2 프레임(112)의 하면 영역에서 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2) 사이의 폭은 수백 마이크로 미터로 제공될 수 있다. 상기 제1 프레임(111) 및 상기 제2 프레임(112)의 하면 영역에서 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2) 사이의 폭은 예로서 100 마이크로 미터 내지 150 마이크로 미터로 제공될 수 있다.
상기 제1 프레임(111) 및 상기 제2 프레임(112)의 하면 영역에서 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2) 사이의 폭은, 실시 예에 따른 발광소자 패키지(100)가 추후 회로기판, 서브 마운트 등에 실장되는 경우에, 패드 간의 전기적인 단락(short)이 발생되는 것을 방지하기 위하여 일정 거리 이상으로 제공되도록 선택될 수 있다.
실시 예에 따른 발광소자 패키지는 제1 수지(130)를 포함할 수 있다.
상기 제1 수지(130)는 상기 제1 패키지 몸체(113)와 상기 발광소자(120) 사이에 배치될 수 있다. 상기 제1 수지(130)는 상기 제1 패키지 몸체(113)의 상면과 상기 발광소자(120)의 하면 사이에 배치될 수 있다.
또한, 실시 예에 따른 발광소자 패키지는, 도 12 내지 도 14에 도시된 바와 같이, 리세스(R)를 포함할 수 있다. 상기 리세스(R)는 상기 캐비티(C)의 바닥면에서 상기 패키지 몸체(110)의 하면으로 오목하게 제공될 수 있다.
상기 리세스(R)는 상기 제1 패키지 몸체(113)에 제공될 수 있다. 상기 리세스(R)는 상기 제1 패키지 몸체(113)의 상면에서 하면 방향으로 오목하게 제공될 수 있다. 상기 리세스(R)는 상기 발광소자(120) 아래에 배치될 수 있다.
상기 리세스(R)는 상기 제1 개구부(TH1)와 상기 제2 패키지 몸체(117) 사이에 제공될 수 있다. 또한, 상기 리세스(R)는 상기 제2 개구부(TH2)와 상기 제2 패키지 몸체(117) 사이에 제공될 수 있다. 예로서, 상기 리세스(R)는 상기 발광소자(120) 아래에 폐루프 형상으로 제공될 수 있다.
상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 리세스(R)는 상기 제1 본딩부(121)와 상기 제1 개구부(TH1)에 인접하게 배치된 상기 제2 패키지 몸체(117) 사이에 배치될 수 있다. 또한, 상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 리세스(R)는 상기 제2 본딩부(122)와 상기 제2 개구부(TH2)에 인접하게 배치된 상기 제2 패키지 몸체(117) 사이에 배치될 수 있다.
상기 리세스(R)는 상기 제1 및 제2 개구부(TH1, TH2) 둘레에 폐루프 형상으로 제공될 수 있다.
상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 발광소자(120)의 크기가 상기 리세스(R)에 의하여 제공된 폐루프 면적에 비해 더 크게 제공될 수 있다.
상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 발광소자(120)의 네 측면을 연결하는 외곽선 내에 상기 리세스(R)에 의하여 형성된 폐루프가 제공될 수 있다.
상기 제1 수지(130)는 상기 리세스(R)에 배치될 수 있다. 상기 제1 수지(130)는 상기 발광소자(120)와 상기 제1 패키지 몸체(113) 사이에 배치될 수 있다. 상기 제1 수지(130)는 상기 제1 본딩부(121)와 상기 제2 패키지 몸체(117) 사이에 배치될 수 있다. 상기 제1 수지(130)는 상기 제2 본딩부(122)와 상기 제2 패키지 몸체(117) 사이에 배치될 수 있다. 예로서, 상기 제1 수지(130)는 상기 제1 본딩부(121)의 측면과 상기 제2 본딩부(122)의 측면에 접촉되어 배치될 수 있다.
상기 제1 수지(130)는 상기 발광소자(120)와 상기 제1 패키지 몸체(113) 간의 안정적인 고정력을 제공할 수 있다. 상기 제1 수지(130)는 예로서 상기 제1 패키지 몸체(113)의 상면에 직접 접촉되어 배치될 수 있다. 또한, 상기 제1 수지(130)는 상기 발광소자(120)의 하부 면에 직접 접촉되어 배치될 수 있다.
예로서, 상기 제1 수지(130)는 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 제1 수지(130)는 상기 발광소자(120)에서 방출하는 광을 반사할 수 있다. 상기 제1 수지(130)가 반사 기능을 포함하는 경우, 상기 제1 수지(130)는 화이트 실리콘(white silicone)을 포함할 수 있다. 상기 제1 수지(130)가 반사 기능을 포함하는 경우, 상기 제1 수지(130)는 예로서 TiO2, Silicone 등을 포함하는 물질로 구성될 수 있다. 상기 제1 수지(130)는 접착제로 지칭될 수도 있다.
실시 예에 의하면, 상기 리세스(R)의 깊이는 상기 제1 개구부(TH1)의 깊이 또는 상기 제2 개구부(TH2)의 깊이에 비해 작게 제공될 수 있다.
상기 리세스(R)의 깊이는 상기 제1 수지(130)의 접착력을 고려하여 결정될 수 있다. 또한, 상기 리세스(R)이 깊이(T1)는 상기 제1 패키지 몸체(113)의 안정적인 강도를 고려하거나 및/또는 상기 발광소자(120)에서 방출되는 열에 의해 상기 발광소자 패키지(100)에 크랙이 발생하지 않도록 결정될 수 있다.
상기 리세스(R)는 상기 발광소자(120) 하부에 일종의 언더필 공정이 수행될 수 있는 적정 공간을 제공할 수 있다. 상기 리세스(R)는 상기 발광소자(120)의 하면과 상기 제1 패키지 몸체(113)의 상면 사이에 상기 제1 수지(130)가 충분히 제공될 수 있도록 제1 깊이 이상으로 제공될 수 있다. 또한, 상기 리세스(R)는 상기 제1 패키지 몸체(113)의 안정적인 강도를 제공하기 위하여 제2 깊이 이하로 제공될 수 있다.
상기 리세스(R)의 깊이와 폭(W3)은 상기 제1 수지(130)의 형성 위치 및 고정력에 영향을 미칠 수 있다. 상기 리세스(R)의 깊이와 폭(W3)은 상기 제1 패키지 몸체(113)와 상기 발광소자(120) 사이에 배치되는 상기 제1 수지(130)에 의하여 충분한 고정력이 제공될 수 있도록 결정될 수 있다.
예로서, 상기 리세스(R)의 깊이는 수십 마이크로 미터로 제공될 수 있다. 상기 리세스(R)의 깊이는 40 마이크로 미터 내지 60 마이크로 미터로 제공될 수 있다.
또한, 상기 리세스(R)의 폭(W3)은 수백 마이크로 미터로 제공될 수 있다. 상기 리세스(R)의 폭(W3)은 140 마이크로 미터 내지 160 마이크로 미터로 제공될 수 있다. 예로서, 상기 리세스(R)의 폭(W3)은 150 마이크로 미터로 제공될 수 있다.
상기 리세스(R)에 제공된 상기 제1 수지(130)에 의하여 상기 발광소자(120)의 상기 제1 및 제2 본딩부(121, 122)가 외부로부터 밀봉될 수 있게 된다. 상기 제1 수지(130)는 상기 발광소자(120) 아래에 폐루프 형상으로 제공될 수 있다. 상기 제1 수지(130)는 도 13에 도시된 바와 같이, 상기 리세스(R)의 형상을 따라 폐루프 형상으로 제공될 수 있다. 상기 리세스(R)는 사각 형상의 폐루프로 제공될 수도 있으며, 원형 또는 타원 형상의 폐루프로 제공될 수도 있다.
상기 제1 개구부(TH1)의 깊이는 상기 제1 프레임(111)의 두께에 대응되어 제공될 수 있다. 상기 제1 개구부(TH1)의 깊이는 상기 제1 프레임(111)의 안정적인 강도를 유지할 수 있는 두께로 제공될 수 있다.
상기 제2 개구부(TH2)의 깊이는 상기 제2 프레임(112)의 두께에 대응되어 제공될 수 있다. 상기 제2 개구부(TH2)의 깊이는 상기 제2 프레임(112)의 안정적인 강도를 유지할 수 있는 두께로 제공될 수 있다.
예로서, 상기 제1 개구부(TH1)의 깊이는 수백 마이크로 미터로 제공될 수 있다. 상기 제1 개구부(TH1)의 깊이는 180 마이크로 미터 내지 220 마이크로 미터로 제공될 수 있다. 예로서, 상기 제1 개구부(TH1)의 깊이는 200 마이크로 미터로 제공될 수 있다.
예로서, 상기 제1 개구부(TH1)의 깊이에서 상기 리세스(R)의 깊이를 뺀 두께는 적어도 100 마이크로 미터 이상으로 선택될 수 있다. 이는 상기 제1 패키지 몸체(113)의 크랙 프리(crack free)를 제공할 수 있는 사출 공정 두께가 고려된 것이다.
실시 예에 의하면, 제1 개구부(TH1)의 깊이는 상기 리세스(R)의 깊이에 대해 2 배 내지 10 배로 제공될 수 있다. 예로서, 상기 제1 개구부(TH1)의 깊이가 200 마이크로 미터로 제공되는 경우, 상기 리세스(R)의 깊이는 20 마이크로 미터 내지 100 마이크로 미터로 제공될 수 있다.
또한, 실시 예에 따른 발광소자 패키지(100)는, 도 12에 도시된 바와 같이, 제2 수지(140)를 포함할 수 있다.
상기 제2 수지(140)는 상기 발광소자(120) 위에 제공될 수 있다. 상기 제2 수지(140)는 상기 제1 프레임(111)과 상기 제2 프레임(112) 위에 배치될 수 있다. 상기 제2 수지(140)는 상기 패키지 몸체(110)에 의하여 제공된 캐비티(C)에 배치될 수 있다.
상기 제2 수지(140)는 절연물질을 포함할 수 있다. 또한, 상기 제2 수지(140)는 상기 발광소자(120)로부터 방출되는 빛을 입사 받고, 파장 변환된 빛을 제공하는 파장변환 물질을 포함할 수 있다. 예로서, 상기 제2 수지(140)는 형광체, 양자점 등을 포함하는 그룹 중에서 선택된 적어도 하나를 할 수 있다.
또한, 실시 예에 따른 발광소자 패키지(100)는, 도 12 내지 도 14에 도시된 바와 같이, 제1 도전층(321)과 제2 도전층(322)을 포함할 수 있다. 상기 제1 도전층(321)은 상기 제2 도전층(322)과 이격되어 배치될 수 있다.
상기 제1 도전층(321)은 상기 제1 개구부(TH1)에 제공될 수 있다. 상기 제1 도전층(321)은 상기 제1 본딩부(121) 아래에 배치될 수 있다. 상기 제1 도전층(321)의 폭은 상기 제1 본딩부(121)의 폭에 비해 더 작게 제공될 수 있다.
상기 제1 본딩부(121)는 상기 제1 개구부(TH1)가 형성된 제1 방향과 수직한 제2 방향의 폭을 가질 수 있다. 상기 제1 본딩부(121)의 폭은 상기 제1 개구부(TH1)의 상기 제2 방향의 폭보다 더 크게 제공될 수 있다.
상기 제1 도전층(321)은 상기 제1 본딩부(121)의 하면과 직접 접촉되어 배치될 수 있다. 상기 제1 도전층(321)은 상기 제1 본딩부(121)와 전기적으로 연결될 수 있다. 상기 제1 도전층(321)은 상기 제1 프레임(111)에 의하여 둘러 싸이게 배치될 수 있다.
상기 제2 도전층(322)은 상기 제2 개구부(TH2)에 제공될 수 있다. 상기 제2 도전층(322)은 상기 제2 본딩부(122) 아래에 배치될 수 있다. 상기 제2 도전층(322)의 폭은 상기 제2 본딩부(122)의 폭에 비해 더 작게 제공될 수 있다.
상기 제2 본딩부(122)는 상기 제2 개구부(TH2)가 형성된 제1 방향과 수직한 제2 방향의 폭을 가질 수 있다. 상기 제2 본딩부(122)의 폭은 상기 제2 개구부(TH2)의 상기 제2 방향의 폭보다 더 크게 제공될 수 있다.
상기 제2 도전층(322)은 상기 제2 본딩부(122)의 하면과 직접 접촉되어 배치될 수 있다. 상기 제2 도전층(322)은 상기 제2 본딩부(122)와 전기적으로 연결될 수 있다. 상기 제2 도전층(322)은 상기 제2 프레임(112)에 의하여 둘러 싸이게 배치될 수 있다.
상기 제1 도전층(321)과 상기 제2 도전층(322)은 Ag, Au, Pt, Sn, Cu 등을 포함하는 그룹 중에서 선택된 적어도 하나의 물질 또는 그 합금을 포함할 수 있다. 다만 이에 한정하지 않고, 상기 제1 도전층(321)과 상기 제2 도전층(322)으로 전도성 기능을 확보할 수 있는 물질이 사용될 수 있다.
예로서, 상기 제1 도전층(321)과 상기 제2 도전층(322)은 도전성 페이스트를 이용하여 형성될 수 있다. 상기 도전성 페이스트는 솔더 페이스트(solder paste), 실버 페이스트(silver paste) 등을 포함할 수 있고, 서로 다른 물질로 구성되는 다층 또는 합금으로 구성된 다층 또는 단층으로 구성될 수 있다. 예로서, 상기 제1 도전층(321)과 상기 제2 도전층(322)은 SAC(Sn-Ag-Cu) 물질을 포함할 수 있다.
또한, 실시 예에 따른 발광소자 패키지는, 도 12 내지 도 14에 도시된 바와 같이, 제1 하부 리세스(R11)와 제2 하부 리세스(R12)를 포함할 수 있다. 상기 제1 하부 리세스(R11)와 상기 제2 하부 리세스(R12)는 서로 이격되어 배치될 수 있다.
상기 제1 하부 리세스(R11)는 상기 제1 프레임(111)의 하면에 제공될 수 있다. 상기 제1 하부 리세스(R11)는 상기 제1 프레임(111)의 하면에서 상면 방향으로 오목하게 제공될 수 있다. 상기 제1 하부 리세스(R11)는 상기 제1 개구부(TH1)로부터 이격되어 배치될 수 있다.
상기 제1 하부 리세스(R11)는 수 마이크로 미터 내지 수십 마이크로 미터의 폭으로 제공될 수 있다. 상기 제1 하부 리세스(R11)에 수지부가 제공될 수 있다. 상기 제1 하부 리세스(R11)에 채워진 수지부는 예로서 상기 제1 몸체(115)와 동일 물질로 제공될 수 있다.
다만, 이에 한정하지 않고, 상기 수지부는 상기 제1 및 제2 도전층(321, 322)과 접착력, 젖음성이 좋지 않은 물질 중에서 선택되어 제공될 수 있다. 또는 상기 수지부는 상기 제1 및 제2 도전층(321,322)과의 표면 장력이 낮은 물질 중에서 선택되어 제공될 수 있다.
예로서, 상기 제1 하부 리세스(R11)에 채워진 수지부는 상기 제1 프레임(111), 상기 제2 프레임(112), 상기 제1 몸체(115)가 사출 공정 등을 통하여 형성되는 과정에서 제공될 수 있다.
상기 제1 하부 리세스(R11)에 채워진 수지부는 상기 제1 개구부(TH1)를 제공하는 상기 제1 프레임(111)의 하면 영역 주위에 배치될 수 있다. 상기 제1 개구부(TH1)를 제공하는 상기 제1 프레임(111)의 하면 영역은 일종의 아일랜드(island) 형상으로 주위의 상기 제1 프레임(111)을 이루는 하면으로부터 분리되어 배치될 수 있다.
예로서, 도 14에 도시된 바와 같이, 상기 제1 개구부(TH1)를 제공하는 상기 제1 프레임(111)의 하면 영역은 상기 제1 하부 리세스(R11)에 채워진 수지부와 상기 제1 몸체(115)에 의하여 주변의 상기 제1 프레임(111)으로부터 아이솔레이션(isolation)될 수 있다.
따라서, 상기 수지부가 상기 제1 및 제2 도전층(321, 322)과 접착력, 젖음성이 좋지 않은 물질 또는 상기 수지부와 상기 제1 및 제2 도전층(321,322) 사이의 표면 장력이 낮은 물질로 배치되는 경우 상기 제1 개구부(TH1)에 제공된 상기 제1 도전층(321)이 상기 제1 개구부(TH1)로부터 벗어나, 상기 제1 하부 리세스(R11)에 채워진 수지부 또는 상기 제1 몸체(115)를 넘어 확산되는 것이 방지될 수 있다.
이는 상기 제1 도전층(321)과 상기 수지부 및 상기 제1 몸체(115)의 접착 관계 또는 상기 수지부와 상기 제1 및 제2 도전층(321,322) 사이의 젖음성, 표면 장력 등이 좋지 않은 점을 이용한 것이다. 즉, 상기 제1 도전층(321)을 이루는 물질이 상기 제1 프레임(111)과 좋은 접착 특성을 갖도록 선택될 수 있다. 그리고, 상기 제1 도전층(321)을 이루는 물질이 상기 수지부 및 상기 제1 몸체(115)와 좋지 않은 접착 특성을 갖도록 선택될 수 있다.
이에 따라, 상기 제1 도전층(321)이 상기 제1 개구부(TH1)에서 상기 수지부 또는 상기 제1 몸체(115)가 제공된 영역 방향으로 흘러 넘쳐, 상기 수지부 또는 상기 제1 몸체(115)가 제공된 영역 외부로 넘치거나 퍼지는 것이 방지되고, 상기 제1 도전층(321)이 상기 제1 개구부(TH1)가 제공된 영역에 안정적으로 배치될 수 있게 된다.
따라서, 상기 제1 개구부(TH1)에 배치되는 제1 도전층(321)이 흘러 넘치는 경우, 상기 수지부 또는 상기 제1 몸체(115)가 제공된 제1 하부 리세스(R11)의 바깥 영역으로 상기 제1 도전층(321)이 확장되는 것을 방지할 수 있다.
또한, 상기 제1 도전층(321)이 상기 제1 개구부(TH1) 내에서 상기 제1 본딩부(121)의 하면에 안정적으로 연결될 수 있게 된다. 따라서, 상기 발광소자 패키지가 회로 기판에 실장되는 경우 제1 도전층(321)과 제2 도전층(322)이 서로 접촉되어 전기적으로 단락되는 문제를 방지할 수 있고, 상기 제1 및 제2 도전층(321,322)을 배치하는 공정에 있어서 상기 제1 및 제2 도전층(321,322)의 양을 제어하기 매우 수월해질 수 있다.
또한, 상기 제2 하부 리세스(R12)는 상기 제2 프레임(112)의 하면에 제공될 수 있다. 상기 제2 하부 리세스(R12)는 상기 제2 프레임(112)의 하면에서 상면 방향으로 오목하게 제공될 수 있다. 상기 제2 하부 리세스(R12)는 상기 제2 개구부(TH2)로부터 이격되어 배치될 수 있다.
상기 제2 하부 리세스(R12)는 수 마이크로 미터 내지 수십 마이크로 미터의 폭으로 제공될 수 있다. 상기 제2 하부 리세스(R12)에 수지부가 제공될 수 있다. 상기 제2 하부 리세스(R12)에 채워진 수지부는 예로서 상기 제1 몸체(115)와 동일 물질로 제공될 수 있다.
다만, 이에 한정하지 않고, 상기 수지부는 상기 제1 및 제2 도전층(321, 322)과 접착력, 젖음성이 좋지 않은 물질 중에서 선택되어 제공될 수 있다. 또는 상기 수지부는 상기 제1 및 제2 도전층(321,322)과의 표면 장력이 낮은 물질 중에서 선택되어 제공될 수 있다.
예로서, 상기 제2 하부 리세스(R12)에 채워진 수지부는 상기 제1 프레임(111), 상기 제2 프레임(112), 상기 제1 몸체(115)가 사출 공정 등을 통하여 형성되는 과정에서 제공될 수 있다.
상기 제2 하부 리세스(R12)에 채워진 수지부는 상기 제2 개구부(TH2)를 제공하는 상기 제2 프레임(112)의 하면 영역 주위에 배치될 수 있다. 상기 제2 개구부(TH2)를 제공하는 상기 제2 프레임(112)의 하면 영역은 일종의 아일랜드(island) 형상으로 주위의 상기 제2 프레임(112)을 이루는 하면으로부터 분리되어 배치될 수 있다.
예로서, 도 14에 도시된 바와 같이, 상기 제2 개구부(TH2)를 제공하는 상기 제2 프레임(112)의 하면 영역은 상기 제2 하부 리세스(R12)에 채워진 수지부와 상기 제1 몸체(115)에 의하여 주변의 상기 제2 프레임(112)으로부터 아이솔레이션(isolation)될 수 있다.
따라서, 상기 수지부가 상기 제1 및 제2 도전층(321, 322)과 접착력, 젖음성이 좋지 않은 물질 또는 상기 수지부와 상기 제1 및 제2 도전층(321,322) 사이의 표면 장력이 낮은 물질로 배치되는 경우 상기 제2 개구부(TH2)에 제공된 상기 제2 도전층(322)이 상기 제2 개구부(TH2)로부터 벗어나, 상기 제2 하부 리세스(R12)에 채워진 수지부 또는 상기 제1 몸체(115)를 넘어 확산되는 것이 방지될 수 있다.
이는 상기 제2 도전층(322)과 상기 수지부 및 상기 제1 몸체(115)의 접착 관계 또는 상기 수지부와 상기 제1 및 제2 도전층(321,322) 사이의 젖음성, 표면 장력 등이 좋지 않은 점을 이용한 것이다. 즉, 상기 제2 도전층(322)을 이루는 물질이 상기 제2 프레임(112)과 좋은 접착 특성을 갖도록 선택될 수 있다. 그리고, 상기 제2 도전층(322)을 이루는 물질이 상기 수지부 및 상기 제1 몸체(115)와 좋지 않은 접착 특성을 갖도록 선택될 수 있다.
이에 따라, 상기 제2 도전층(322)이 상기 제2 개구부(TH2)에서 상기 수지부 또는 상기 제1 몸체(115)가 제공된 영역 방향으로 흘러 넘쳐, 상기 수지부 또는 상기 제1 몸체(115)가 제공된 영역 외부로 넘치거나 퍼지는 것이 방지되고, 상기 제2 도전층(322)이 상기 제2 개구부(TH2)가 제공된 영역에 안정적으로 배치될 수 있게 된다.
따라서, 상기 제2 개구부(TH2)에 배치되는 제2 도전층(322)이 흘러 넘치는 경우, 상기 수지부 또는 상기 제1 패키지 몸체(113)가 제공된 제2 하부 리세스(R12)의 바깥 영역으로 상기 제2 도전층(322)이 확장되는 것을 방지할 수 있다. 또한, 상기 제2 도전층(322)이 상기 제2 개구부(TH2) 내에서 상기 제2 본딩부(122)의 하면에 안정적으로 연결될 수 있게 된다.
상기 발광소자 패키지가 회로 기판에 실장되는 경우 제1 도전층(321)과 제2 도전층(322)이 서로 접촉되어 전기적으로 단락되는 문제를 방지할 수 있고, 상기 제1 및 제2 도전층(321,322)을 배치하는 공정에 있어서 상기 제1 및 제2 도전층(321,322)의 양을 제어하기 매우 수월해질 수 있다.
실시 예에 의하면, 상기 제1 도전층(321)이 상기 제1 본딩부(121)에 전기적으로 연결될 수 있고, 상기 제2 도전층(322)이 상기 제2 본딩부(122)에 전기적으로 연결될 수 있다. 예로서, 상기 제1 도전층(321)과 상기 제2 도전층(322)에 외부 전원이 공급될 수 있고, 이에 따라 상기 발광소자(120)가 구동될 수 있다.
한편, 실시 예에 따른 발광소자 패키지에 의하면, 상기 리세스(R)에 제공된 상기 제1 수지(130)가, 도 12 내지 도 14에 도시된 바와 같이, 상기 발광소자(120)의 하부면과 상기 패키지 몸체(110)의 상부면 사이에 제공될 수 있다. 상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 제1 수지(130)는 상기 제1 및 제2 본딩부(121, 122) 주변에 폐루프 형상으로 제공될 수 있다. 또한, 상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 제1 수지(130)는 상기 제1 및 제2 개구부(TH1, TH2) 주변에 폐루프 형상으로 제공될 수 있다.
상기 제1 수지(130)는 상기 발광소자(120)를 상기 패키지 몸체(110)에 안정적으로 고정시키는 기능을 수행할 수 있다. 또한, 상기 제1 수지(130)는 상기 제1 및 제2 본딩부(121, 122)의 측면에 접촉되어 상기 제1 및 제2 본딩부(121, 122) 둘레에 배치될 수 있다. 상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 제1 수지(130)는 상기 제1 및 제2 개구부(TH1, TH2)가 상기 제2 수지(140)가 제공된 외측 영역으로부터 아이솔레이션 되도록 배치될 수 있다.
상기 제1 수지(130)에 의하여, 상기 제1 및 제2 개구부(TH1, TH2)에 제공된 상기 제1 및 제2 도전층(321, 322)이 상기 리세스(R)의 폐루프를 벗어나 상기 발광소자(120)의 외측 방향으로 흐르는 것이 방지될 수 있다.
상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 외측 방향으로 이동되는 경우, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 측면을 타고 확산될 수도 있다. 이와 같이, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 측면으로 이동되는 경우, 상기 발광소자(120)의 제1 도전형 반도체층과 제2 도전형 반도체층이 전기적으로 단락될 수도 있다. 또한, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 측면으로 이동되는 경우, 상기 발광소자(120)의 광 추출 효율이 저하될 수도 있다.
그러나, 실시 예에 의하면, 상기 제1 수지(130)에 의하여 상기 리세스(R)가 제공된 영역을 기준으로, 내부와 외부가 격리될 수 있으므로, 상기 제1 및 제2 도전층(321, 322)이 상기 리세스(R)가 제공된 영역을 벗어나 외부 방향으로 이동되는 것이 방지될 수 있다.
따라서, 실시 예에 따른 발광소자 패키지에 의하면, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 측면으로 이동되는 것이 방지될 수 있으며, 상기 발광소자(120)가 전기적으로 단락되는 것이 방지되고 광 추출 효율이 향상될 수 있다.
또한, 실시 예에 의하면, 상기 리세스(R)에 제공된 상기 제1 수지(130)는 상기 발광소자(120)의 하부면을 따라 상기 발광소자(120) 아래에 위치된 영역으로 이동되어 제공될 수 있으며, 상기 제1 및 제2 본딩부(121, 122)의 4개의 측면에 접촉되어 배치될 수도 있다. 이에 따라, 상기 제1 및 제2 본딩부(121, 122)는 상기 제1 수지(130)에 의하여 둘러 싸이게 배치될 수 있고, 상기 제1 및 제2 개구부(TH1, TH2)가 상기 제1 수지(130)에 의하여 밀봉될 수 있다.
이와 같이, 상기 제1 및 제2 개구부(TH1, TH2)가 상기 제1 수지(130)에 의하여 밀봉될 수 있으므로, 상기 제1 및 제2 개구부(TH1, TH2)에 제공된 상기 제1 및 제2 도전층(321, 322)이 상기 제1 패키지 몸체(113)의 상부면 위로 이동되는 것이 방지될 수 있다.
한편, 이상에서 설명된 실시 예에 따른 발광소자 패키지는 서브 마운트 또는 회로기판 등에 실장되어 공급될 수도 있다.
그런데, 종래 발광소자 패키지가 서브 마운트 또는 회로기판 등에 실장됨에 있어 리플로우(reflow) 또는 열처리 공정 등의 고온 공정이 적용될 수 있다. 이때, 리플로우 또는 열처리 공정에서, 발광소자 패키지에 제공된 리드 프레임과 발광소자 간의 본딩 영역에서 리멜팅(re-melting) 현상이 발생되어 전기적 연결 및 물리적 결합의 안정성이 약화될 수 있게 된다.
그러나, 실시 예에 따른 발광소자 패키지 및 발광소자 패키지 제조방법에 의하면, 실시 예에 따른 발광소자의 전극부는 개구부에 배치된 도전층을 통하여 구동 전원을 제공 받을 수 있다. 그리고, 개구부에 배치된 도전층의 용융점이 일반적인 본딩 물질의 용융점에 비해 더 높은 값을 갖도록 선택될 수 있다.
따라서, 실시 예에 따른 발광소자 소자 패키지는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
또한, 실시 예에 따른 발광소자 패키지(100) 및 발광소자 패키지 제조방법에 의하면, 발광소자 패키지를 제조하는 공정에서 패키지 몸체(110)가 고온에 노출될 필요가 없게 된다. 따라서, 실시 예에 의하면, 패키지 몸체(110)가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다.
이에 따라, 제1 몸체(115)를 구성하는 물질에 대한 선택 폭이 넓어질 수 있게 된다. 실시 예에 의하면, 상기 제1 몸체(115)는 세라믹 등의 고가의 물질뿐만 아니라, 상대적으로 저가의 수지 물질을 이용하여 제공될 수도 있다.
예를 들어, 상기 제1 몸체(115)는 PPA(PolyPhtalAmide) 수지, PCT(PolyCyclohexylenedimethylene Terephthalate) 수지, EMC(Epoxy Molding Compound) 수지, SMC(Silicone Molding Compound) 수지, PI(Poly Imide) 수지를 포함하는 그룹 중에서 선택된 적어도 하나의 물질을 포함할 수 있다.
다음으로, 도 15를 참조하여 실시 예에 따른 발광소자 패키지의 또 다른 예를 설명하기로 한다.
도 15는 본 발명의 실시 예에 따른 발광소자 패키지의 또 다른 예를 나타낸 도면이다. 도 15를 참조하여 실시 예에 따른 발광소자 패키지를 설명함에 있어, 도 1 내지 도 14를 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 발광소자 패키지는, 도 15에 도시된 바와 같이, 패키지 몸체(110), 발광소자(120)를 포함할 수 있다.
상기 패키지 몸체(110)는 제1 패키지 몸체(113)와 제2 패키지 몸체(117)를 포함할 수 있다. 상기 제2 패키지 몸체(117)는 상기 제1 패키지 몸체(113) 위에 배치될 수 있다. 상기 제2 패키지 몸체(117)는 상기 제1 패키지 몸체(113)의 상부 면 둘레에 배치될 수 있다. 상기 제2 패키지 몸체(117)는 상기 제1 패키지 몸체(113)의 상부 면 위에 캐비티(C)를 제공할 수 있다. 상기 제2 패키지 몸체(117)는 상면과 하면을 관통하는 개구부를 포함할 수 있다.
다른 표현으로서, 상기 제1 패키지 몸체(113)는 하부 몸체, 상기 제2 패키지 몸체(117)는 상부 몸체로 지칭될 수도 있다. 또한, 실시 예에 의하면, 상기 패키지 몸체(110)는 상기 캐비티를 제공하는 제2 패키지 몸체(117)를 포함하지 않고, 평탄한 상부면을 제공하는 상기 제1 패키지 몸체(113)만을 포함할 수도 있다.
상기 제2 패키지 몸체(117)는 상기 발광소자(120)로부터 방출되는 빛을 상부 방향으로 반사시킬 수 있다. 상기 제2 패키지 몸체(117)는 상기 제1 패키지 몸체(113)의 상면에 대하여 경사지게 배치될 수 있다.
상기 패키지 몸체(110)는 상기 캐비티(C)를 포함할 수 있다. 상기 캐비티는 바닥면과, 상기 바닥면에서 상기 패키지 몸체(110)의 상면으로 경사진 측면을 포함할 수 있다.
실시 예에 의하면, 상기 패키지 몸체(110)는 캐비티(C)가 있는 구조로 제공될 수도 있으며, 캐비티(C) 없이 상면이 평탄한 구조로 제공될 수도 있다.
상기 제1 패키지 몸체(113)는 제1 프레임(111)과 제2 프레임(112)을 포함할 수 있다. 상기 제1 프레임(111)과 상기 제2 프레임(112)은 서로 이격되어 배치될 수 있다.
상기 제1 패키지 몸체(113)는 제1 몸체(115)를 포함할 수 있다. 상기 제1 몸체(115)는 상기 제1 프레임(111)과 상기 제2 프레임(112) 사이에 배치될 수 있다. 상기 제1 몸체(115)는 일종의 전극 분리선의 기능을 수행할 수 있다. 상기 제1 몸체(115)는 절연부재로 지칭될 수도 있다.
상기 제1 몸체(115)는 상기 제1 프레임(111) 위에 배치될 수 있다. 또한, 상기 제1 몸체(115)는 상기 제2 프레임(112) 위에 배치될 수 있다.
상기 제1 프레임(111)과 상기 제2 프레임(112)은 절연성 프레임으로 제공될 수 있다. 상기 제1 프레임(111)과 상기 제2 프레임(112)은 상기 패키지 몸체(110)의 구조적인 강도를 안정적으로 제공할 수 있다.
또한, 상기 제1 프레임(111)과 상기 제2 프레임(112)은 도전성 프레임으로 제공될 수도 있다. 상기 제1 프레임(111)과 상기 제2 프레임(112)은 상기 패키지 몸체(110)의 구조적인 강도를 안정적으로 제공할 수 있으며, 상기 발광소자(120)에 전기적으로 연결될 수 있다.
예로서, 상기 패키지 몸체(110)는 폴리프탈아미드(PPA: Polyphthalamide), PCT(Polychloro Tri phenyl), LCP(Liquid Crystal Polymer), PA9T(Polyamide9T), 실리콘, 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound), 실리콘 몰딩 컴파운드(SMC), 세라믹, PI(Poly Imide), PSG(photo sensitive glass), 사파이어(Al2O3) 등을 포함하는 그룹 중에서 선택된 적어도 하나로 형성될 수 있다. 또한, 상기 패키지 몸체(110)는 TiO2와 SiO2와 같은 고굴절 필러의 반사 물질을 포함할 수 있다. 상기 패키지 몸체(110)는 양자점, 형광체 등의 파장 변환 물질을 포함할 수 있다.
한편, 실시 예에 의하면, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 서로 다른 물질을 포함할 수 있다. 예로서, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 서로 다른 공정에서 서로 다른 물질로 형성된 후 결합될 수 있다. 예로서, 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117)는 접착층(160)을 통하여 서로 결합될 수 있다.
상기 접착층(160)은 상기 제1 패키지 몸체(113)와 상기 제2 패키지 몸체(117) 사이에 배치될 수 있다. 상기 접착층(160)은 상기 제1 패키지 몸체(113)의 상면에 배치될 수 있다. 상기 접착층(160)은 상기 제2 패키지 몸체(117)의 하면에 배치될 수 있다. 상기 접착층(160)은 상기 발광소자(120)의 둘레에 배치되어 상기 캐비티를 제공할 수 있다.
상기 접착층(160)은 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 접착층(160)은 상기 발광소자(120)에서 방출하는 광을 반사할 수 있다. 상기 접착층(160)이 반사 기능을 포함하는 경우, 상기 접착층(160)이 화이트 실리콘(white silicone)을 포함할 수도 있다.
한편, 상기 제1 몸체(115)와 상기 제2 패키지 몸체(117) 각각은 폴리프탈아미드(PPA: Polyphthalamide), PCT(Polychloro Tri phenyl), LCP(Liquid Crystal Polymer), PA9T(Polyamide9T), 실리콘, 에폭시 몰딩 컴파운드(EMC: Epoxy molding compound), 실리콘 몰딩 컴파운드(SMC), PI(Poly Imide), 폴리 이미드(PI: Poly Imide) 등을 포함하는 수지 물질 중에서 선택된 적어도 하나를 베이스 물질로 포함할 수 있다.
또한, 상기 제1 몸체(115)와 상기 제2 패키지 몸체(117) 각각은 반사 물질과 파장 변환 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 제1 몸체(115)와 상기 제2 패키지 몸체(117)는 반사 물질과 파장 변환 물질을 포함하지 않을 수도 있다. 상기 제1 몸체(115)와 상기 제2 패키지 몸체(117)는 투명 수지로 구성될 수도 있다.
상기 제1 몸체(115)와 상기 제2 패키지 몸체(117)는 서로 다른 베이스 물질을 포함할 수 있다. 상기 제1 몸체(115)와 상기 제2 패키지 몸체(117)는 서로 다른 수지를 포함할 수 있다.
예로서, 상기 제1 몸체(115)는 반사 물질을 포함하고 상기 제2 패키지 몸체(117)는 파장 변환 물질을 포함할 수 있다. 또한, 상기 제1 몸체(115)는 파장 변환 물질을 포함하고 상기 제2 패키지 몸체(117)는 반사 물질을 포함할 수 있다.
실시 예에 의하면, 상기 제1 몸체(115)는 반사 물질을 포함하고 상기 제2 패키지 몸체(117)는 반사 물질과 파장 변환 물질을 포함할 수도 있다. 또한, 상기 제1 몸체(115)는 반사 물질과 파장 변환 물질을 포함하고 상기 제2 패키지 몸체(117)는 파장 변환 물질을 포함할 수도 있다.
실시 예에 따른 발광소자 패키지는 서로 다른 베이스 물질을 포함하는 제1 패키지 몸체(113)와 제2 패키지 몸체(117)가 서로 다른 공정에서 별도로 형성되고, 응용 제품에서 필요로 하는 특성을 충족시킬 수 있는 선택적인 조합을 통하여 모듈라(modular) 방식으로 제조될 수 있다.
실시 예에 의하면, 상기 발광소자(120)는 제1 본딩부(121), 제2 본딩부(122), 발광 구조물(123), 기판(124)을 포함할 수 있다.
상기 발광소자(120)는 상기 패키지 몸체(110) 위에 배치될 수 있다. 상기 발광소자(120)는 상기 제1 프레임(111)과 상기 제2 프레임(112) 위에 배치될 수 있다. 상기 발광소자(120)는 상기 패키지 몸체(110)에 의해 제공되는 상기 캐비티(C) 내에 배치될 수 있다.
상기 제1 본딩부(121)는 상기 발광소자(120)의 하부 면에 배치될 수 있다. 상기 제2 본딩부(122)는 상기 발광소자(120)의 하부 면에 배치될 수 있다. 상기 제1 본딩부(121)와 상기 제2 본딩부(122)는 상기 발광소자(120)의 하부 면에서 서로 이격되어 배치될 수 있다.
상기 제1 본딩부(121)는 상기 제1 프레임(111) 위에 배치될 수 있다. 상기 제2 본딩부(122)는 상기 제2 프레임(112) 위에 배치될 수 있다.
상기 제1 본딩부(121)는 상기 발광 구조물(123)과 상기 제1 프레임(111) 사이에 배치될 수 있다. 상기 제2 본딩부(122)는 상기 발광 구조물(123)과 상기 제2 프레임(112) 사이에 배치될 수 있다.
한편, 실시 예에 따른 발광소자 패키지는, 도 15에 도시된 바와 같이, 제1 개구부(TH1)와 제2 개구부(TH2)를 포함할 수 있다. 상기 제1 프레임(111)은 상기 제1 개구부(TH1)를 포함할 수 있다. 상기 제2 프레임(112)은 상기 제2 개구부(TH2)를 포함할 수 있다.
예로서, 상기 제1 패키지 몸체(113)는 평평한 하면을 포함할 수 있으며, 상기 하면과 평행한 상면을 포함할 수 있다. 상기 제1 및 제2 개구부(TH1, TH2)는 상기 제1 패키지 몸체(113)의 상면과 하면을 관통할 수 있다.
상기 제1 개구부(TH1)는 상기 제1 프레임(111)에 제공될 수 있다. 상기 제1 개구부(TH1)는 상기 제1 프레임(111)을 관통하여 제공될 수 있다. 상기 제1 개구부(TH1)는 상기 제1 프레임(111)의 상면과 하면을 제1 방향으로 관통하여 제공될 수 있다.
상기 제1 개구부(TH1)는 상기 발광소자(120)의 상기 제1 본딩부(121) 아래에 배치될 수 있다. 상기 제1 개구부(TH1)는 상기 발광소자(120)의 상기 제1 본딩부(121)와 중첩되어 제공될 수 있다. 상기 제1 개구부(TH1)는 상기 제1 프레임(111)의 상면에서 하면으로 향하는 제1 방향으로 상기 발광소자(120)의 상기 제1 본딩부(121)와 중첩되어 제공될 수 있다.
상기 제2 개구부(TH2)는 상기 제2 프레임(112)에 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제2 프레임(112)을 관통하여 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제2 프레임(112)의 상면과 하면을 제1 방향으로 관통하여 제공될 수 있다.
상기 제2 개구부(TH2)는 상기 발광소자(120)의 상기 제2 본딩부(122) 아래에 배치될 수 있다. 상기 제2 개구부(TH2)는 상기 발광소자(120)의 상기 제2 본딩부(122)와 중첩되어 제공될 수 있다. 상기 제2 개구부(TH2)는 상기 제2 프레임(112)의 상면에서 하면으로 향하는 제1 방향으로 상기 발광소자(120)의 상기 제2 본딩부(122)와 중첩되어 제공될 수 있다.
상기 제1 개구부(TH1)와 상기 제2 개구부(TH2)는 서로 이격되어 배치될 수 있다. 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2)는 상기 발광소자(120)의 하부 면 아래에서 서로 이격되어 배치될 수 있다.
실시 예에 의하면, 상기 제1 개구부(TH1)의 상부 영역의 폭이 상기 제1 본딩부(121)의 폭에 비해 더 크게 제공될 수 있다. 또한, 상기 제2 개구부(TH2)의 상부 영역의 폭이 상기 제2 본딩부(122)의 폭에 비해 더 크게 제공될 수 있다.
실시 예에 따른 발광소자 패키지는, 도 15에 도시된 바와 같이, 제1 도전체(221)와 제2 도전체(222)를 포함할 수 있다. 또한, 실시 예에 따른 발광소자 패키지는, 제1 도전층(321)과 제2 도전층(322)을 포함할 수 있다. 상기 제1 도전층(321)은 상기 제2 도전층(322)과 이격되어 배치될 수 있다.
상기 제1 도전체(221)는 상기 제1 본딩부(121) 아래에 배치될 수 있다. 상기 제1 도전체(221)는 상기 제1 본딩부(121)에 전기적으로 연결될 수 있다. 상기 제1 도전체(221)는 상기 제1 본딩부(121)와 상기 제1 방향에서 중첩되어 배치될 수 있다.
상기 제1 도전체(221)는 상기 제1 개구부(TH1)에 제공될 수 있다. 상기 제1 도전체(221)는 상기 제1 본딩부(121)와 상기 제1 도전층(321) 사이에 배치될 수 있다. 상기 제1 도전체(221)는 상기 제1 본딩부(121) 및 상기 제1 도전층(321)과 전기적으로 연결될 수 있다.
상기 제1 도전체(221)의 하면은 상기 제1 개구부(TH1)의 상면에 비해 더 낮게 배치될 수 있다. 상기 제1 도전체(221)의 하면은 상기 제1 도전층(321)의 상면에 비해 더 낮게 배치될 수 있다.
상기 제1 도전체(221)는 상기 제1 개구부(TH1) 상에 배치될 수 있다. 또한, 상기 제1 도전체(221)는 상기 제1 본딩부(121)에서 상기 제1 개구부(TH1) 내부까지 연장되어 배치될 수 있다.
또한, 상기 제2 도전체(222)는 상기 제2 본딩부(122) 아래에 배치될 수 있다. 상기 제2 도전체(222)는 상기 제2 본딩부(122)에 전기적으로 연결될 수 있다. 상기 제2 도전체(222)는 상기 제2 본딩부(122)와 상기 제1 방향에서 중첩되어 배치될 수 있다.
상기 제2 도전체(222)는 상기 제2 개구부(TH2)에 제공될 수 있다. 상기 제2 도전체(222)는 상기 제2 본딩부(122)와 상기 제2 도전층(322) 사이에 배치될 수 있다. 상기 제2 도전체(222)는 상기 제2 본딩부(122) 및 상기 제2 도전층(322)과 전기적으로 연결될 수 있다.
상기 제2 도전체(222)의 하면은 상기 제2 개구부(TH2)의 상면에 비해 더 낮게 배치될 수 있다. 상기 제2 도전체(222)의 하면은 상기 제2 도전층(322)의 상면에 비해 더 낮게 배치될 수 있다.
상기 제2 도전체(222)는 상기 제2 개구부(TH2) 상에 배치될 수 있다. 또한, 상기 제2 도전체(222)는 상기 제2 본딩부(122)에서 상기 제2 개구부(TH2) 내부까지 연장되어 배치될 수 있다.
실시 예에 의하면, 상기 제1 도전체(221)의 하면 및 측면에 상기 제1 도전층(321)이 배치될 수 있다. 상기 제1 도전층(321)은 상기 제1 도전체(221)의 하면 및 측면에 직접 접촉되어 배치될 수 있다.
상기 제1 도전층(321)은 상기 제1 개구부(TH1)에 제공될 수 있다. 상기 제1 도전층(321)은 상기 제1 본딩부(121) 아래에 배치될 수 있다. 상기 제1 도전층(321)의 폭은 상기 제1 본딩부(121)의 폭에 비해 더 크게 제공될 수 있다.
이와 같이 실시 예에 따른 발광소자 패키지에 의하면, 상기 제1 도전체(221)에 의하여 상기 제1 도전층(321)과 상기 제1 본딩부(121) 간에 전기적 결합이 더 안정적으로 제공될 수 있다.
또한, 실시 예에 의하면, 상기 제2 도전체(222)의 하면 및 측면에 상기 제2 도전층(322)이 배치될 수 있다. 상기 제2 도전층(322)은 상기 제2 도전체(222)의 하면 및 측면에 직접 접촉되어 배치될 수 있다.
상기 제2 도전층(322)은 상기 제2 개구부(TH2)에 제공될 수 있다. 상기 제2 도전층(322)은 상기 제2 본딩부(122) 아래에 배치될 수 있다. 상기 제2 도전층(322)의 폭은 상기 제2 본딩부(122)의 폭에 비해 더 크게 제공될 수 있다.
이와 같이 실시 예에 따른 발광소자 패키지(200)에 의하면, 상기 제2 도전체(222)에 의하여 상기 제2 도전층(322)과 상기 제2 본딩부(122) 간에 전기적 결합이 더 안정적으로 제공될 수 있다.
예로서, 상기 제1 및 제2 도전체(221, 222)는 상기 제1 및 제2 본딩부(121, 122)에 각각 별도의 본딩 물질을 통하여 안정적으로 본딩될 수 있다. 또한, 상기 제1 및 제2 도전체(221, 222)의 측면 및 하면이 상기 제1 및 제2 도전층(321, 322)에 각각 접촉될 수 있다. 따라서, 상기 제1 및 제2 도전층(321, 322)이 상기 제1 및 제2 본딩부(121, 122) 하면에 각각 직접적으로 접촉되는 경우에 비하여, 상기 제1 및 제2 도전층(321, 322)이 상기 제1 및 제2 도전체(221, 222)와 각각 접촉되는 면적이 더 커질 수 있게 된다. 이에 따라, 상기 제1 및 제2 도전체(221, 222)를 통하여 상기 제1 및 제2 도전층(321, 322)으로부터 상기 제1 및 제2 본딩부(121, 122)에 전원이 각각 안정적으로 공급될 수 있게 된다.
상기 제1 도전층(321)과 상기 제2 도전층(322)은 Ag, Au, Pt, Sn, Cu 등을 포함하는 그룹 중에서 선택된 적어도 하나의 물질 또는 그 합금을 포함할 수 있다. 다만 이에 한정하지 않고, 상기 제1 도전층(321)과 상기 제2 도전층(322)으로 전도성 기능을 확보할 수 있는 물질이 사용될 수 있다.
예로서, 상기 제1 도전층(321)과 상기 제2 도전층(322)은 도전성 페이스트를 이용하여 형성될 수 있다. 상기 도전성 페이스트는 솔더 페이스트(solder paste), 실버 페이스트(silver paste) 등을 포함할 수 있고, 서로 다른 물질로 구성되는 다층 또는 합금으로 구성된 다층 또는 단층으로 구성될 수 있다. 예로서, 상기 제1 도전층(321)과 상기 제2 도전층(322)은 SAC(Sn-Ag-Cu) 물질을 포함할 수 있다.
실시 예에 따른 발광소자 패키지는 제1 수지(130)를 포함할 수 있다.
상기 제1 수지(130)는 상기 제1 패키지 몸체(113)와 상기 발광소자(120) 사이에 배치될 수 있다. 상기 제1 수지(130)는 상기 제1 패키지 몸체(113)의 상면과 상기 발광소자(120)의 하면 사이에 배치될 수 있다.
또한, 실시 예에 따른 발광소자 패키지는, 도 15에 도시된 바와 같이, 리세스(R)를 포함할 수 있다. 상기 리세스(R)는 상기 캐비티(C)의 바닥면에서 상기 패키지 몸체(110)의 하면으로 오목하게 제공될 수 있다.
상기 리세스(R)는 상기 제1 패키지 몸체(113)에 제공될 수 있다. 상기 리세스(R)는 상기 제1 패키지 몸체(113)의 상면에서 하면 방향으로 오목하게 제공될 수 있다. 상기 리세스(R)는 상기 발광소자(120) 아래에 배치될 수 있다.
상기 리세스(R)는 상기 제1 개구부(TH1)와 상기 제2 패키지 몸체(117) 사이에 제공될 수 있다. 또한, 상기 리세스(R)는 상기 제2 개구부(TH2)와 상기 제2 패키지 몸체(117) 사이에 제공될 수 있다. 예로서, 상기 리세스(R)는 상기 발광소자(120) 아래에 폐루프 형상으로 제공될 수 있다.
상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 리세스(R)는 상기 제1 본딩부(121)와 상기 제1 개구부(TH1)에 인접하게 배치된 상기 제2 패키지 몸체(117) 사이에 배치될 수 있다. 또한, 상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 리세스(R)는 상기 제2 본딩부(122)와 상기 제2 개구부(TH2)에 인접하게 배치된 상기 제2 패키지 몸체(117) 사이에 배치될 수 있다.
상기 리세스(R)는 상기 제1 및 제2 개구부(TH1, TH2) 둘레에 폐루프 형상으로 제공될 수 있다.
상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 발광소자(120)의 크기가 상기 리세스(R)에 의하여 제공된 폐루프 면적에 비해 더 크게 제공될 수 있다.
상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 발광소자(120)의 네 측면을 연결하는 외곽선 내에 상기 리세스(R)에 의하여 형성된 폐루프가 제공될 수 있다.
상기 제1 수지(130)는 상기 리세스(R)에 배치될 수 있다. 상기 제1 수지(130)는 상기 발광소자(120)와 상기 제1 패키지 몸체(113) 사이에 배치될 수 있다. 상기 제1 수지(130)는 상기 제1 본딩부(121)와 상기 제2 패키지 몸체(117) 사이에 배치될 수 있다. 상기 제1 수지(130)는 상기 제2 본딩부(122)와 상기 제2 패키지 몸체(117) 사이에 배치될 수 있다. 예로서, 상기 제1 수지(130)는 상기 제1 본딩부(121)의 측면과 상기 제2 본딩부(122)의 측면에 접촉되어 배치될 수 있다.
상기 제1 수지(130)는 상기 발광소자(120)와 상기 제1 패키지 몸체(113) 간의 안정적인 고정력을 제공할 수 있다. 상기 제1 수지(130)는 예로서 상기 제1 패키지 몸체(113)의 상면에 직접 접촉되어 배치될 수 있다. 또한, 상기 제1 수지(130)는 상기 발광소자(120)의 하부 면에 직접 접촉되어 배치될 수 있다.
예로서, 상기 제1 수지(130)는 에폭시(epoxy) 계열의 물질, 실리콘(silicone) 계열의 물질, 에폭시 계열의 물질과 실리콘 계열의 물질을 포함하는 하이브리드(hybrid) 물질 중에서 적어도 하나를 포함할 수 있다. 또한, 상기 제1 수지(130)는 상기 발광소자(120)에서 방출하는 광을 반사할 수 있다. 상기 제1 수지(130)가 반사 기능을 포함하는 경우, 상기 제1 수지(130)는 화이트 실리콘(white silicone)을 포함할 수 있다. 상기 제1 수지(130)가 반사 기능을 포함하는 경우, 상기 제1 수지(130)는 예로서 TiO2, Silicone 등을 포함하는 물질로 구성될 수 있다. 상기 제1 수지(130)는 접착제로 지칭될 수도 있다.
상기 리세스(R)에 제공된 상기 제1 수지(130)에 의하여 상기 발광소자(120)의 상기 제1 및 제2 본딩부(121, 122)가 외부로부터 밀봉될 수 있게 된다. 상기 제1 수지(130)는 상기 발광소자(120) 아래에 폐루프 형상으로 제공될 수 있다. 상기 제1 수지(130)는 상기 리세스(R)의 형상을 따라 폐루프 형상으로 제공될 수 있다. 상기 리세스(R)는 사각 형상의 폐루프로 제공될 수도 있으며, 원형 또는 타원 형상의 폐루프로 제공될 수도 있다.
또한, 실시 예에 따른 발광소자 패키지는, 도 15에 도시된 바와 같이, 제2 수지(140)를 포함할 수 있다.
상기 제2 수지(140)는 상기 발광소자(120) 위에 제공될 수 있다. 상기 제2 수지(140)는 상기 제1 패키지 몸체(113) 위에 배치될 수 있다. 상기 제2 수지(140)는 상기 제2 패키지 몸체(117)에 의하여 제공된 캐비티(C)에 배치될 수 있다.
상기 제2 수지(140)는 절연물질을 포함할 수 있다. 또한, 상기 제2 수지(140)는 상기 발광소자(120)로부터 방출되는 빛을 입사 받고, 파장 변환된 빛을 제공하는 파장변환 수단을 포함할 수 있다. 예로서, 상기 제2 수지(140)는 형광체, 양자점 등을 포함할 수 있다.
또한, 실시 예에 따른 발광소자 패키지는, 도 15에 도시된 바와 같이, 제1 하부 리세스(R11)와 제2 하부 리세스(R12)를 포함할 수 있다. 상기 제1 하부 리세스(R11)와 상기 제2 하부 리세스(R12)는 서로 이격되어 배치될 수 있다.
상기 제1 하부 리세스(R11)는 상기 제1 프레임(111)의 하면에 제공될 수 있다. 상기 제1 하부 리세스(R11)는 상기 제1 프레임(111)의 하면에서 상면 방향으로 오목하게 제공될 수 있다. 상기 제1 하부 리세스(R11)는 상기 제1 개구부(TH1)로부터 이격되어 배치될 수 있다.
상기 제1 하부 리세스(R11)는 수 마이크로 미터 내지 수십 마이크로 미터의 폭으로 제공될 수 있다. 상기 제1 하부 리세스(R11)에 수지부가 제공될 수 있다. 상기 제1 하부 리세스(R11)에 채워진 수지부는 예로서 상기 제1 패키지 몸체(113)와 동일 물질로 제공될 수 있다.
다만, 이에 한정하지 않고, 상기 수지부는 상기 제1 및 제2 도전층(321, 322)과 접착력, 젖음성이 좋지 않은 물질 중에서 선택되어 제공될 수 있다. 또는 상기 수지부는 상기 제1 및 제2 도전층(321,322)과의 표면 장력이 낮은 물질 중에서 선택되어 제공될 수 있다.
예로서, 상기 제1 하부 리세스(R11)에 채워진 수지부는 상기 제1 프레임(111), 상기 제2 프레임(112), 상기 제1 몸체(115)가 사출 공정 등을 통하여 형성되는 과정에서 제공될 수 있다.
상기 제1 하부 리세스(R11)에 채워진 수지부는 상기 제1 개구부(TH1)를 제공하는 상기 제1 프레임(111)의 하면 영역 주위에 배치될 수 있다. 상기 제1 개구부(TH1)를 제공하는 상기 제1 프레임(111)의 하면 영역은 일종의 아일랜드(island) 형상으로 주위의 상기 제1 프레임(111)을 이루는 하면으로부터 분리되어 배치될 수 있다.
따라서, 상기 수지부가 상기 제1 및 제2 도전층(321, 322)과 접착력, 젖음성이 좋지 않은 물질 또는 상기 수지부와 상기 제1 및 제2 도전층(321,322) 사이의 표면 장력이 낮은 물질로 배치되는 경우 상기 제1 개구부(TH1)에 제공된 상기 제1 도전층(321)이 상기 제1 개구부(TH1)로부터 벗어나, 상기 제1 하부 리세스(R11)에 채워진 수지부 또는 상기 제1 몸체(115)를 넘어 확산되는 것이 방지될 수 있다.
이는 상기 제1 도전층(321)과 상기 수지부 및 상기 제1 몸체(115)의 접착 관계 또는 상기 수지부와 상기 제1 및 제2 도전층(321,322) 사이의 젖음성, 표면 장력 등이 좋지 않은 점을 이용한 것이다. 즉, 상기 제1 도전층(321)을 이루는 물질이 상기 제1 프레임(111)과 좋은 접착 특성을 갖도록 선택될 수 있다. 그리고, 상기 제1 도전층(321)을 이루는 물질이 상기 수지부 및 상기 제1 몸체(115)와 좋지 않은 접착 특성을 갖도록 선택될 수 있다.
이에 따라, 상기 제1 도전층(321)이 상기 제1 개구부(TH1)에서 상기 수지부 또는 상기 제1 몸체(115)가 제공된 영역 방향으로 흘러 넘쳐, 상기 수지부 또는 상기 제1 몸체(115)가 제공된 영역 외부로 넘치거나 퍼지는 것이 방지되고, 상기 제1 도전층(321)이 상기 제1 개구부(TH1)가 제공된 영역에 안정적으로 배치될 수 있게 된다. 따라서, 상기 제1 개구부(TH1)에 배치되는 제1 도전층(321)이 흘러 넘치는 경우, 상기 수지부 또는 상기 제1 몸체(115)가 제공된 제1 하부 리세스(R11)의 바깥 영역으로 상기 제1 도전층(321)이 확장되는 것을 방지할 수 있다. 또한, 상기 제1 도전층(321)이 상기 제1 개구부(TH1) 내에서 상기 제1 본딩부(121)의 하면에 안정적으로 연결될 수 있게 된다.
따라서, 상기 발광소자 패키지가 회로 기판에 실장되는 경우 제1 도전층(321)과 제2 도전층(322)이 서로 접촉되어 전기적으로 단락되는 문제를 방지할 수 있고, 상기 제1 및 제2 도전층(321, 322)을 배치하는 공정에 있어서 상기 제1 및 제2 도전층(321, 322)의 양을 제어하기 매우 수월해질 수 있다.
또한, 상기 제2 하부 리세스(R12)는 상기 제2 프레임(112)의 하면에 제공될 수 있다. 상기 제2 하부 리세스(R12)는 상기 제2 프레임(112)의 하면에서 상면 방향으로 오목하게 제공될 수 있다. 상기 제2 하부 리세스(R12)는 상기 제2 개구부(TH2)로부터 이격되어 배치될 수 있다.
상기 제2 하부 리세스(R12)는 수 마이크로 미터 내지 수십 마이크로 미터의 폭으로 제공될 수 있다. 상기 제2 하부 리세스(R12)에 수지부가 제공될 수 있다. 상기 제2 하부 리세스(R12)에 채워진 수지부는 예로서 상기 제1 몸체(115)와 동일 물질로 제공될 수 있다.
다만, 이에 한정하지 않고, 상기 수지부는 상기 제1 및 제2 도전층(321, 322)과 접착력, 젖음성이 좋지 않은 물질 중에서 선택되어 제공될 수 있다. 또는 상기 수지부는 상기 제1 및 제2 도전층(321,322)과의 표면 장력이 낮은 물질 중에서 선택되어 제공될 수 있다.
예로서, 상기 제2 하부 리세스(R12)에 채워진 수지부는 상기 제1 프레임(111), 상기 제2 프레임(112), 상기 제1 몸체(115)가 사출 공정 등을 통하여 형성되는 과정에서 제공될 수 있다.
상기 제2 하부 리세스(R12)에 채워진 수지부는 상기 제2 개구부(TH2)를 제공하는 상기 제2 프레임(112)의 하면 영역 주위에 배치될 수 있다. 상기 제2 개구부(TH2)를 제공하는 상기 제2 프레임(112)의 하면 영역은 일종의 아일랜드(island) 형상으로 주위의 상기 제2 프레임(112)을 이루는 하면으로부터 분리되어 배치될 수 있다.
따라서, 상기 수지부가 상기 제1 및 제2 도전층(321, 322)과 접착력, 젖음성이 좋지 않은 물질 또는 상기 수지부와 상기 제1 및 제2 도전층(321,322) 사이의 표면 장력이 낮은 물질로 배치되는 경우 상기 제2 개구부(TH2)에 제공된 상기 제2 도전층(322)이 상기 제2 개구부(TH2)로부터 벗어나, 상기 제2 하부 리세스(R12)에 채워진 수지부 또는 상기 제1 몸체(115)를 넘어 확산되는 것이 방지될 수 있다.
이는 상기 제2 도전층(322)과 상기 수지부 및 상기 제1 몸체(115)의 접착 관계 또는 상기 수지부와 상기 제1 및 제2 도전층(321,322) 사이의 젖음성, 표면 장력 등이 좋지 않은 점을 이용한 것이다. 즉, 상기 제2 도전층(322)을 이루는 물질이 상기 제2 프레임(112)과 좋은 접착 특성을 갖도록 선택될 수 있다. 그리고, 상기 제2 도전층(322)을 이루는 물질이 상기 수지부 및 상기 제1 몸체(115)와 좋지 않은 접착 특성을 갖도록 선택될 수 있다.
이에 따라, 상기 제2 도전층(322)이 상기 제2 개구부(TH2)에서 상기 수지부 또는 상기 제1 몸체(115)가 제공된 영역 방향으로 흘러 넘쳐, 상기 수지부 또는 상기 제1 몸체(115)가 제공된 영역 외부로 넘치거나 퍼지는 것이 방지되고, 상기 제2 도전층(322)이 상기 제2 개구부(TH2)가 제공된 영역에 안정적으로 배치될 수 있게 된다. 따라서, 상기 제2 개구부(TH2)에 배치되는 제2 도전층(322)이 흘러 넘치는 경우, 상기 수지부 또는 상기 제1 몸체(115)가 제공된 제2 하부 리세스(R12)의 바깥 영역으로 상기 제2 도전층(322)이 확장되는 것을 방지할 수 있다. 또한, 상기 제2 도전층(322)이 상기 제2 개구부(TH2) 내에서 상기 제2 본딩부(122)의 하면에 안정적으로 연결될 수 있게 된다.
따라서, 상기 발광소자 패키지가 회로 기판에 실장되는 경우 제1 도전층(321)과 제2 도전층(322)이 서로 접촉되어 전기적으로 단락되는 문제를 방지할 수 있고, 상기 제1 및 제2 도전층(321, 322)을 배치하는 공정에 있어서 상기 제1 및 제2 도전층(321, 322)의 양을 제어하기 매우 수월해질 수 있다.
한편, 도 15에 도시된 발광소자 패키지는 제1 및 제2 개구부(TH1, TH2)를 형성하는 공정에서, 제1 및 제2 리드 프레임(111, 112)의 상면 방향과 하면 방향에서 식각이 각각 수행된 경우를 나타낸 것이다.
상기 제1 및 제2 리드 프레임(111, 112)의 상면 방향과 하면 방향에서 각각 식각이 진행됨에 따라, 상기 제1 및 제2 개구부(TH1, TH2)는 상부와 하부가 각각 서로 다른 폭을 갖는 구형으로 배치될 수 있다.
상기 제1 및 제2 개구부(TH1, TH2)는 상부와 하부 사이에 제1 지점을 가질 수 있고, 하부 영역에서 제1 지점으로 향할수록 폭이 점차적으로 증가되다가 다시 감소될 수 있다. 또한, 폭이 감소된 중간 영역에서 다시 상부 영역으로 향할수록 폭이 점차적으로 증가되다가 다시 감소될 수 있다.
앞에서 설명된 상기 제1 및 제2 개구부(TH1, TH2)의 제1 지점은 개구부의 크기가 하부 영역에서 상부 영역으로 가면서 작아졌다가 다시 커지는 경계 영역을 지칭할 수 있다. 또한, 상기 제1 지점은 상기 제1 및 제2 개구부(TH1, TH2)의 상면과 하면 사이에서 제1 방향의 폭이 가장 작은 지점일 수 있다.
상기 제1 및 제2 개구부(TH1, TH2)는 상기 제1 지점을 기준으로, 상기 제1 및 제2 프레임(111, 112) 각각의 상면에 배치된 제1 영역, 상기 제1 및 제2 프레임(111, 112) 각각의 하면에 배치된 제2 영역을 포함할 수 있다. 상기 제1 영역의 상면의 폭은 상기 제2 영역의 하면의 폭 보다 작게 제공될 수 있다.
상기 제1 및 제2 개구부(TH1, TH2)가 상면과 하면 사이에 제1 지점을 포함하고, 상면과 제1 지점 사이에서 곡률을 갖는 제1 영역, 상기 제1 지점과 하면 사이에서 곡률을 갖는 제2 영역을 포함함으로써 후술될 제1 및 제2 도전체(221, 222)와 제1 및 제2 도전층(321) 간의 접착력을 개선할 수 있다. 또한, 제1 및 제2 개구부(TH1, TH2)를 형성하는 공정 중에 상기 제1 및 제2 프레임이 손상되는 공정 문제를 개선할 수 있다.
또한, 실시 예에 의하면, 상기 제1 및 제2 개구부(TH1, TH2)를 형성하는 식각 공정이 완료된 후, 상기 제1 및 제2 프레임(111, 112)에 대한 도금 공정이 수행될 수 있다. 이에 따라, 상기 제1 및 제2 프레임(111, 112)의 표면에 제1 및 제2 도금층(111a, 112a)이 형성될 수 있다.
상기 제1 및 제2 도금층(111a, 112a)은 상기 제1 및 제2 프레임(111, 112)의 상면 및 하면에 제공될 수 있다. 또한, 상기 제1 및 제2 도금층(111a, 112a)은 상기 제1 및 제2 개부부(TH1, TH2)와 접하는 경계 영역에 제공될 수 있다.
예로서, 상기 제1 및 제2 프레임(111, 112)은 기본 지지부재로서 Cu층으로 제공될 수 있다. 또한, 상기 제1 및 제2 도금층(111a, 112a)은 Ni층, Ag층 등에서 적어도 하나를 포함할 수 있다.
상기 제1 및 제2 도금층(111a, 112a)이 Ni층을 포함하는 경우, Ni층은 열 팽창에 대한 변화가 작으므로, 패키지 몸체가 열 팽창에 의하여 그 크기 또는 배치 위치가 변화되는 경우에도, 상기 Ni층에 의하여 상부에 배치된 발광소자의 위치가 안정적으로 고정될 수 있게 된다. 상기 제1 및 제2 도금층(111a, 112a)이 Ag층을 포함하는 경우, Ag층은 상부에 배치된 발광소자에서 발광되는 빛을 효율적으로 반사시키고 광도를 향상시킬 수 있다.
한편, 상기 제1 및 제2 개구부(TH1, TH2)와 접하는 경계 영역에 제공된 상기 제1 및 제2 금속층(111a, 112a)은 상기 제1 및 제2 개구부(TH1, TH2)에 제공되는 제1 및 제2 도전층(321, 322)과 결합되어 제1 및 제2 합금층으로 형성될 수 있다.
실시 예에 의하면, 상기 제1 및 제 2 도전층(321, 322)이 형성되는 과정 또는 상기 제1 및 제2 도전층(321, 322)이 제공된 후 열처리 과정에서, 상기 제1 및 제2 도전층(321, 322)과 상기 제1 및 제2 프레임(111, 112) 사이에 금속간 화합물(IMC; intermetallic compound)층이 형성될 수 있다.
예로서, 상기 제1 및 제2 도전층(321, 322)을 이루는 물질과 상기 제1 및 제2 프레임(111, 112)의 제1 및 제2 금속층(111a, 112a) 간의 결합에 의해 제1 및 제2 합금층이 형성될 수 있다.
이에 따라, 상기 제1 도전층(321)과 상기 제1 프레임(111)이 물리적으로 또한 전기적으로 안정하게 결합될 수 있게 된다. 상기 제1 도전층(321), 상기 제1 합금층, 상기 제1 프레임(111)이 물리적으로 또한 전기적으로 안정하게 결합될 수 있게 된다.
또한, 상기 제2 도전층(322)과 상기 제2 프레임(112)이 물리적으로 또한 전기적으로 안정하게 결합될 수 있게 된다. 상기 제2 도전층(322), 상기 제2 합금층, 상기 제2 프레임(112)이 물리적으로 또한 전기적으로 안정하게 결합될 수 있게 된다.
예로서, 상기 제1 및 제2 합금층은 AgSn, CuSn, AuSn 등을 포함하는 그룹 중에서 선택된 적어도 하나의 금속간 화합물층을 포함할 수 있다. 상기 금속간 화합물층은 제1 물질과 제2 물질의 결합으로 형성될 수 있으며, 제1 물질은 상기 제1 및 제2 도전층(321, 322)으로부터 제공될 수 있고, 제2 물질은 상기 제1 및 제2 금속층(111a, 112a) 또는 상기 제1 및 제2 프레임(111, 112)의 지지부재로부터 제공될 수 있다.
실시 예에 의하면, 상기 금속간 화합물층은 수 마이크로 미터의 두께로 제공될 수 있다. 예로서, 상기 금속간 화합물층은 1 마이크로 미터 내지 3 마이크로 미터의 두께로 형성될 수 있다.
상기 제1 및 제2 도전층(321, 322)이 Sn 물질을 포함하고 상기 제1 및 제2 금속층(111a, 112a)이 Ag 물질을 포함하는 경우, 상기 제1 및 제2 도전층(321, 322)이 제공되는 과정 또는 제공된 후의 열처리 과정에서 Sn 물질과 Ag 물질의 결합에 의하여 AgSn의 금속간 화합물층이 형성될 수 있다.
또한, 상기 제1 및 제2 도전층(321, 322)이 Sn 물질을 포함하고 상기 제1 및 제2 금속층(111a, 112a)이 Au 물질을 포함하는 경우, 상기 제1 및 제2 도전층(321, 322)이 제공되는 과정 또는 제공된 후의 열처리 과정에서 Sn 물질과 Au 물질의 결합에 의하여 AuSn의 금속간 화합물층이 형성될 수 있다.
또한, 상기 제1 및 제2 도전층(321, 322)이 Sn 물질을 포함하고 상기 제1 및 제2 프레임(111, 112)의 지지부재가 Cu 물질을 포함하는 경우, 상기 제1 및 제2 도전층(321, 322)이 제공되는 과정 또는 제공된 후의 열처리 과정에서 Sn 물질과 Cu 물질의 결합에 의하여 CuSn의 금속간 화합물층이 형성될 수 있다.
또한, 상기 제1 및 제2 도전층(321, 322)이 Ag 물질을 포함하고 상기 제1 및 제2 금속층(111a, 111b) 또는 상기 제1 및 제2 프레임(111, 112)의 지지부재가 Sn 물질을 포함하는 경우, 상기 제1 및 제2 도전층(321, 322)이 제공되는 과정 또는 제공된 후의 열처리 과정에서 Ag 물질과 Sn 물질의 결합에 의하여 AgSn의 금속간 화합물층이 형성될 수 있다.
이상에서 설명된 금속간 화합물층은 일반적인 본딩 물질에 비해 더 높은 용융점을 가질 수 있다. 또한, 상기 금속한 화합물층이 형성되는 열처리 공정은 일반적인 본딩 물질의 용융점에 비해 더 낮은 온도에서 수행될 수 있다.
따라서, 실시 예에 따른 발광소자 패키지(100)는 회로 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 상기 발광 소자(120)와 상기 발광소자 패키지 간의 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
또한, 실시 예에 따른 발광소자 패키지 및 발광소자 패키지 제조방법에 의하면, 발광소자 패키지를 제조하는 공정에서 패키지 몸체(110)가 고온에 노출될 필요가 없게 된다. 따라서, 실시 예에 의하면, 패키지 몸체(110)가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다.
이에 따라, 제1 몸체(115)를 구성하는 물질에 대한 선택 폭이 넓어질 수 있게 된다. 실시 예에 의하면, 상기 제1 몸체(115)는 세라믹 등의 고가의 물질뿐만 아니라, 상대적으로 저가의 수지 물질을 이용하여 제공될 수도 있다.
예를 들어, 상기 제1 몸체(115)는 PPA(PolyPhtalAmide) 수지, PCT(PolyCyclohexylenedimethylene Terephthalate) 수지, EMC(Epoxy Molding Compound) 수지, SMC(Silicone Molding Compound) 수지, PI(Poly Imide) 수지를 포함하는 그룹 중에서 선택된 적어도 하나의 물질을 포함할 수 있다.
한편, 실시 예에 의하면, 상기 제1 및 제2 도전체(221, 222)와 상기 제1 및 제2 도전층(321, 322) 사이에도 금속간 화합물층이 형성될 수도 있다.
이상에서 설명된 바와 유사하게, 실시 예에 의하면, 상기 제1 및 제 2 도전층(321, 322)이 형성되는 과정 또는 상기 제1 및 제2 도전층(321, 322)이 제공된 후 열처리 과정에서, 상기 제1 및 제2 도전층(321, 322)과 상기 제1 및 제2 도전체(221, 222) 사이에 금속간 화합물(IMC; intermetallic compound)층이 형성될 수 있다.
예로서, 상기 제1 및 제2 도전층(321, 322)을 이루는 물질과 상기 제1 및 제2 도전체(221, 222) 간의 결합에 의해 합금층이 형성될 수 있다.
이에 따라, 상기 제1 도전층(321)과 상기 제1 도전체(221)가 물리적으로 또한 전기적으로 더 안정하게 결합될 수 있게 된다. 상기 제1 도전층(321), 합금층, 상기 제1 도전체(221)가 물리적으로 또한 전기적으로 안정하게 결합될 수 있게 된다.
또한, 상기 제2 도전층(322)과 상기 제2 도전체(222)가 물리적으로 또한 전기적으로 더 안정하게 결합될 수 있게 된다. 상기 제2 도전층(322), 합금층, 상기 제2 도전체(222)가 물리적으로 또한 전기적으로 안정하게 결합될 수 있게 된다.
예로서, 상기 합금층은 AgSn, CuSn, AuSn 등을 포함하는 그룹 중에서 선택된 적어도 하나의 금속간 화합물층을 포함할 수 있다. 상기 금속간 화합물층은 제1 물질과 제2 물질의 결합으로 형성될 수 있으며, 제1 물질은 상기 제1 및 제2 도전층(321, 322)으로부터 제공될 수 있고, 제2 물질은 상기 제1 및 제2 도전체(221, 222)로부터 제공될 수 있다.
실시 예에 의하면, 상기 금속간 화합물층은 수 마이크로 미터의 두께로 제공될 수 있다. 예로서, 상기 금속간 화합물층은 1 마이크로 미터 내지 3 마이크로 미터의 두께로 형성될 수 있다.
한편, 실시 예에 따른 발광소자 패키지에서, 광 추출 효율을 개선하기 위해 발광소자(120)의 제1 및 제2 본딩부(121, 122)의 크기를 작게 배치하는 경우, 상기 제1 개구부(TH1)의 상부 영역의 폭이 상기 제1 본딩부(121)의 폭에 비해 더 크거나 같게 제공될 수 있다. 또한, 상기 제2 개구부(TH2)의 상부 영역의 폭이 상기 제2 본딩부(122)의 폭에 비해 더 크거나 같게 제공될 수 있다.
또한, 상기 제1 개구부(TH1)의 상부 영역의 폭이 상기 제1 개구부(TH1)의 하부 영역의 폭에 비해 작거나 같게 제공될 수 있다. 또한, 상기 제2 개구부(TH2)의 상부 영역의 폭이 상기 제2 개구부(TH2)의 하부 영역의 폭에 비해 작거나 같게 제공될 수 있다.
예로서, 상기 제1 개구부(TH1)의 상부 영역의 폭은 수십 마이크로 미터 내지 수백 마이크로 미터로 제공될 수 있다. 또한, 상기 제1 개구부(TH1)의 하부 영역의 폭은 상기 제1 개구부(TH1)의 상부 영역의 폭에 비하여 수십 마이크로 미터 내지 수백 마이크로 미터 더 크게 제공될 수 있다.
또한, 상기 제2 개구부(TH2)의 상부 영역의 폭은 수십 마이크로 미터 내지 수백 마이크로 미터로 제공될 수 있다. 또한, 상기 제2 개구부(TH2)의 하부 영역의 폭은 상기 제2 개구부(TH2)의 상부 영역의 폭에 비하여 수십 마이크로 미터 내지 수백 마이크로 미터 더 크게 제공될 수 있다.
또한, 상기 제1 개구부(TH1)의 상부 영역의 폭에 비해 상기 제1 개구부(TH1)의 하부 영역의 폭이 더 넓게 제공될 수 있다. 상기 제1 개구부(TH1)는 상부 영역에서 소정 깊이만큼 일정한 폭으로 제공되고, 하부 영역으로 가면서 경사진 형상으로 제공될 수 있다.
또한, 상기 제2 개구부(TH2)의 상부 영역의 폭에 비해 상기 제2 개구부(TH2)의 하부 영역의 폭이 더 넓게 제공될 수 있다. 상기 제2 개구부(TH2)는 상부 영역에서 소정 깊이만큼 일정한 폭으로 제공되고, 하부 영역으로 가면서 경사진 형상으로 제공될 수 있다.
예로서, 상기 제1 개구부(TH1)는 하부 영역에서 상부 영역으로 가면서 폭이 점차적으로 작아지는 경사진 형태로 제공될 수 있다. 또한, 상기 제2 개구부(TH2)는 하부 영역에서 상부 영역으로 가면서 폭이 점차적으로 작아지는 경사진 형태로 제공될 수 있다.
다만 이에 한정하지 않고, 상기 제1 및 제2 개구부(TH1, TH2)의 상부 영역과 하부 영역 사이의 경사면은 기울기가 서로 다른 복수의 경사면을 가질 수 있고, 상기 경사면은 곡률을 가지며 배치될 수 있다.
실시 예에 따른 발광소자 패키지는, 도 15에 도시된 바와 같이, 상기 제1 및 제2 본딩부(121, 122)의 면적이 작을 경우, 상기 제1 및 제2 본딩부(121, 122)는 상기 제1 및 제2 개구부(TH1, TH2) 내에 배치될 수 있다.
이 때, 상기 제1 및 제2 본딩부(121, 122)의 면적이 작기 때문에 상기 제1 및 제2 도전층(321, 322)과 상기 제1 및 제2 본딩부(121, 122) 간의 접착력이 확보되기 어려울 수 있다. 따라서, 실시 예에 따른 발광소자 패키지는 제1 및 제2 도전층(321, 322)과 상기 제1 및 제2 본딩부(121, 122) 간의 접촉 면적을 더 확보하기 위해서 제1 도전체(221)와 제2 도전체(222)를 포함할 수 있다.
실시 예에 의하면, 상기 제1 도전층(321)이 상기 제1 본딩부(121)에 전기적으로 연결될 수 있고, 상기 제2 도전층(322)이 상기 제2 본딩부(122)에 전기적으로 연결될 수 있다. 예로서, 상기 제1 도전층(321)과 상기 제2 도전층(322)에 외부 전원이 공급될 수 있고, 이에 따라 상기 발광소자(120)가 구동될 수 있다.
한편, 실시 예에 따른 발광소자 패키지에 의하면, 상기 리세스(R)에 제공된 상기 제1 수지(130)가, 상기 발광소자(120)의 하부면과 상기 패키지 몸체(110)의 상부면 사이에 제공될 수 있다. 상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 제1 수지(130)는 상기 제1 및 제2 본딩부(121, 122) 주변에 폐루프 형상으로 제공될 수 있다. 또한, 상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 제1 수지(130)는 상기 제1 및 제2 개구부(TH1, TH2) 주변에 폐루프 형상으로 제공될 수 있다.
상기 제1 수지(130)는 상기 발광소자(120)를 상기 패키지 몸체(110)에 안정적으로 고정시키는 기능을 수행할 수 있다. 또한, 상기 제1 수지(130)는 상기 제1 및 제2 본딩부(121, 122)의 측면에 접촉되어 상기 제1 및 제2 본딩부(121, 122) 둘레에 배치될 수 있다. 상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 제1 수지(130)는 상기 제1 및 제2 개구부(TH1, TH2)가 상기 제2 수지(140)가 제공된 외측 영역으로부터 아이솔레이션 되도록 배치될 수 있다.
상기 제1 수지(130)에 의하여, 상기 제1 및 제2 개구부(TRH1, TH2)에 제공된 상기 제1 및 제2 도전층(321, 322)이 상기 리세스(R)의 폐루프를 벗어나 상기 발광소자(120)의 외측 방향으로 흐르는 것이 방지될 수 있다.
상기 발광소자(120)의 상부 방향에서 보았을 때, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 외측 방향으로 이동되는 경우, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 측면을 타고 확산될 수도 있다. 이와 같이, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 측면으로 이동되는 경우, 상기 발광소자(120)의 제1 도전형 반도체층과 제2 도전형 반도체층이 전기적으로 단락될 수도 있다. 또한, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 측면으로 이동되는 경우, 상기 발광소자(120)의 광 추출 효율이 저하될 수도 있다.
그러나, 실시 예에 의하면, 상기 제1 수지(130)에 의하여 상기 리세스(R)가 제공된 영역을 기준으로, 내부와 외부가 격리될 수 있으므로, 상기 제1 및 제2 도전층(321, 322)이 상기 리세스(R)가 제공된 영역을 벗어나 외부 방향으로 이동되는 것이 방지될 수 있다.
따라서, 실시 예에 따른 발광소자 패키지에 의하면, 상기 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 측면으로 이동되는 것이 방지될 수 있으며, 상기 발광소자(120)가 전기적으로 단락되는 것이 방지되고 광 추출 효율이 향상될 수 있다.
또한, 실시 예에 의하면, 상기 리세스(R)에 제공된 상기 제1 수지(130)는 상기 발광소자(120)의 하부면을 따라 상기 발광소자(120) 아래에 위치된 제1 영역(A1)으로 이동되어 제공될 수 있으며, 상기 제1 및 제2 본딩부(121, 122)의 4개의 측면에 접촉되어 배치될 수도 있다. 이에 따라, 상기 제1 및 제2 본딩부(121, 122)는 상기 제1 수지(130)에 의하여 둘러 싸이게 배치될 수 있고, 상기 제1 및 제2 개구부(TH1, TH2)가 상기 제1 수지(130)에 의하여 밀봉될 수 있다.
이와 같이, 상기 제1 및 제2 개구부(TH1, TH2)가 상기 제1 수지(130)에 의하여 밀봉될 수 있으므로, 상기 제1 및 제2 개구부(TH1, TH2)에 제공된 상기 제1 및 제2 도전층(321, 322)이 상기 제1 패키지 몸체(113)의 상부면 위로 이동되는 것이 방지될 수 있다.
또한, 실시 예에 의하면, 상기 제1 및 제2 본딩부(121, 122)의 면적의 합은 상기 기판(124)의 상면 면적을 기준으로 10% 이하로 제공될 수 있다. 실시 예에 따른 발광소자 패키지에 의하면, 발광소자로부터 방출되는 발광 면적을 확보하여 광추출 효율을 높이기 위해 상기 제1 및 제2 본딩부(121, 122)의 면적의 합은 상기 기판(124)의 상면 면적을 기준으로 10% 이하로 설정될 수 있다.
또한, 실시 예에 의하면, 상기 제1 및 제2 본딩부(121, 122)의 면적의 합은 상기 기판(124)의 상면 면적을 기준으로 0.7% 이상으로 제공될 수 있다. 실시 예에 따른 발광소자 패키지에 의하면, 실장되는 발광소자에 안정적인 본딩력을 제공하기 위해 상기 제1 및 제2 본딩부(121, 122)의 면적의 합은 상기 기판(124)의 상면 면적을 기준으로 0.7% 이상으로 설정될 수 있다.
또한, 실시 예에 따른 발광소자 패키지에 의하면, 상기 제1 도전체(221) 및 제2 도전체(222)가 안정적으로 배치될 수 있도록 상기 제1 및 제2 본딩부(121, 122)의 면적의 합은 상기 기판(124)의 상면 면적을 기준으로 0.7% 이상으로 설정될 수 있다.
이와 같이, 상기 제1 및 제2 본딩부(121, 122)의 면적이 작게 제공됨에 따라, 상기 발광소자(120)의 하면으로 투과되는 빛의 양이 증대될 수 있다. 또한, 상기 발광소자(120) 아래에는 반사특성이 좋은 상기 제1 수지(130)가 제공될 수 있다. 따라서, 상기 발광소자(120)의 하부 방향으로 방출된 빛은 상기 제1 수지(130)에서 반사되어 발광소자 패키지의 상부 방향으로 효과적으로 방출되고 광추출효율이 향상될 수 있게 된다.
한편, 이상에서 설명된 실시 예에 따른 발광소자 패키지는 서브 마운트 또는 회로기판 등에 실장되어 공급될 수도 있다.
그런데, 종래 발광소자 패키지가 서브 마운트 또는 회로기판 등에 실장됨에 있어 리플로우(reflow) 등의 고온 공정이 적용될 수 있다. 이때, 리플로우 공정에서, 발광소자 패키지에 제공된 리드 프레임과 발광소자 간의 본딩 영역에서 리멜팅(re-melting) 현상이 발생되어 전기적 연결 및 물리적 결합의 안정성이 약화될 수 있게 된다.
그러나, 실시 예에 따른 발광소자 패키지 및 발광소자 패키지 제조방법에 의하면, 실시 예에 따른 발광소자의 본딩부는 개구부에 배치된 도전층을 통하여 구동 전원을 제공 받을 수 있다. 그리고, 개구부에 배치된 도전층의 용융점이 일반적인 본딩 물질의 용융점에 비해 더 높은 값을 갖도록 선택될 수 있다.
따라서, 실시 예에 따른 발광소자 소자 패키지는 메인 기판 등에 리플로우(reflow) 공정을 통해 본딩되는 경우에도 리멜팅(re-melting) 현상이 발생되지 않으므로 전기적 연결 및 물리적 본딩력이 열화되지 않는 장점이 있다.
또한, 실시 예에 따른 발광소자 패키지 및 발광소자 패키지 제조방법에 의하면, 발광소자 패키지를 제조하는 공정에서 패키지 몸체(110)가 고온에 노출될 필요가 없게 된다. 따라서, 실시 예에 의하면, 패키지 몸체(110)가 고온에 노출되어 손상되거나 변색이 발생되는 것을 방지할 수 있다.
이에 따라, 제1 몸체(115)를 구성하는 물질에 대한 선택 폭이 넓어질 수 있게 된다. 실시 예에 의하면, 상기 제1 몸체(115)는 세라믹 등의 고가의 물질뿐만 아니라, 상대적으로 저가의 수지 물질을 이용하여 제공될 수도 있다.
예를 들어, 상기 제1 몸체(115)는 PPA(PolyPhtalAmide) 수지, PCT(PolyCyclohexylenedimethylene Terephthalate) 수지, EMC(Epoxy Molding Compound) 수지, SMC(Silicone Molding Compound) 수지, PI(Poly Imide) 수지를 포함하는 그룹 중에서 선택된 적어도 하나의 물질을 포함할 수 있다.
다음으로, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 발광소자 패키지에 적용된 플립칩 발광소자의 예를 설명하기로 한다.
도 16은 본 발명의 실시 예에 따른 발광소자를 나타낸 평면도이고, 도 17은 도 16에 도시된 발광소자의 A-A 선에 따른 단면도이다.
한편, 이해를 돕기 위해, 도 16을 도시함에 있어, 제1 본딩부(1171)와 제2 본딩부(1172) 아래에 배치되지만, 상기 제1 본딩부(1171)에 전기적으로 연결된 제1 서브전극(1141)과 상기 제2 본딩부(1172)에 전기적으로 연결된 제2 서브전극(1142)이 보일 수 있도록 도시되었다.
실시 예에 따른 발광소자(1100)는, 도 16 및 도 17에 도시된 바와 같이, 기판(1105) 위에 배치된 발광 구조물(1110)을 포함할 수 있다.
상기 기판(1105)은 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge을 포함하는 그룹 중에서 선택될 수 있다. 예로서, 상기 기판(1105)은 상부 면에 요철 패턴이 형성된 PSS(Patterned Sapphire Substrate)로 제공될 수 있다.
상기 발광 구조물(1110)은 제1 도전형 반도체층(1111), 활성층(1112), 제2 도전형 반도체층(1113)을 포함할 수 있다. 상기 활성층(1112)은 상기 제1 도전형 반도체층(1111)과 상기 제2 도전형 반도체층(1113) 사이에 배치될 수 있다. 예로서, 상기 제1 도전형 반도체층(1111) 위에 상기 활성층(1112)이 배치되고, 상기 활성층(1112) 위에 상기 제2 도전형 반도체층(1113)이 배치될 수 있다.
실시 예에 의하면, 상기 제1 도전형 반도체층(1111)은 n형 반도체층으로 제공되고, 상기 제2 도전형 반도체층(1113)은 p형 반도체층으로 제공될 수 있다. 물론, 다른 실시 예에 의하면, 상기 제1 도전형 반도체층(1111)이 p형 반도체층으로 제공되고, 상기 제2 도전형 반도체층(1113)이 n형 반도체층으로 제공될 수도 있다.
이하에서는 설명의 편의를 위해 상기 제1 도전형 반도체층(1111)이 n형 반도체층으로 제공되고 상기 제2 도전형 반도체층(1113)이 p형 반도체층으로 제공된 경우를 기준으로 설명하기로 한다.
실시 예에 따른 발광소자(1100)는, 도 17에 도시된 바와 같이, 투광성 전극층(1130)을 포함할 수 있다. 상기 투광성 전극층(1130)은 전류 확산을 향상시켜 광출력을 증가시킬 수 있다.
예로서, 상기 투광성 전극층(1130)은 금속, 금속 산화물, 금속 질화물을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다. 상기 투광성 전극층(1130)은 투광성의 물질을 포함할 수 있다.
상기 투광성 전극층(1130)은, 예를 들어 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO (indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd를 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
실시 예에 따른 발광소자(1100)는, 도 16 및 도 17에 도시된 바와 같이, 반사층(1160)을 포함할 수 있다. 상기 반사층(1160)은 제1 반사층(1161), 제2 반사층(1162), 제3 반사층(1163)을 포함할 수 있다. 상기 반사층(1160)은 상기 투광성 전극층(1130) 위에 배치될 수 있다.
상기 제2 반사층(1162)은 상기 투광성 전극층(1130)을 노출시키는 제1 개구부(h1)를 포함할 수 있다. 상기 제2 반사층(1162)은 상기 투광성 전극층(1130) 위에 배치된 복수의 제1 개구부(h1)를 포함할 수 있다.
상기 제1 반사층(1161)은 상기 제1 도전형 반도체층(1111)의 상부 면을 노출시키는 복수의 제2 개구부(h2)를 포함할 수 있다.
상기 제3 반사층(1163)은 상기 제1 반사층(1161)과 상기 제2 반사층(1162) 사이에 배치될 수 있다. 예로서, 상기 제3 반사층(1163)은 상기 제1 반사층(1161)과 연결될 수 있다. 또한, 상기 제3 반사층(1163)은 상기 제2 반사층(1162)과 연결될 수 있다. 상기 제3 반사층(1163)은 상기 제1 반사층(1161)과 상기 제2 반사층(1162)에 물리적으로 직접 접촉되어 배치될 수 있다.
실시 예에 따른 상기 반사층(1160)은 상기 투광성 전극층(1130)에 제공된 복수의 컨택홀을 통하여 상기 제2 도전형 반도체층(1113)에 접촉될 수 있다. 상기 반사층(1160)은 상기 투광성 전극층(1130)에 제공된 복수의 컨택홀을 통하여 상기 제2 도전형 반도체층(1113)의 상부 면에 물리적으로 접촉될 수 있다.
상기 반사층(1160)은 절연성 반사층으로 제공될 수 있다. 예로서, 상기 반사층(1160)은 DBR(Distributed Bragg Reflector)층으로 제공될 수 있다. 또한, 상기 반사층(1160)은 ODR(Omni Directional Reflector)층으로 제공될 수 있다. 또한, 상기 반사층(1160)은 DBR층과 ODR층이 적층되어 제공될 수도 있다.
실시 예에 따른 발광소자(1100)는, 도 16 및 도 17에 도시된 바와 같이, 제1 서브전극(1141)과 제2 서브전극(1142)을 포함할 수 있다.
상기 제1 서브전극(1141)은 상기 제2 개구부(h2) 내부에서 상기 제1 도전형 반도체층(1111)과 전기적으로 연결될 수 있다. 상기 제1 서브전극(1141)은 상기 제1 도전형 반도체층(1111) 위에 배치될 수 있다. 예로서, 실시 예에 따른 발광소자(1100)에 의하면, 상기 제1 서브전극(1141)은 상기 제2 도전형 반도체층(1113), 상기 활성층(1112)을 관통하여 제1 도전형 반도체층(1111)의 일부 영역까지 배치되는 리세스 내에서 상기 제1 도전형 반도체층(1111)의 상면에 배치될 수 있다.
상기 제1 서브전극(1141)은 상기 제1 반사층(1161)에 제공된 제2 개구부(h2)를 통하여 상기 제1 도전형 반도체층(1111)의 상면에 전기적으로 연결될 수 있다. 상기 제2 개구부(h2)와 상기 리세스는 수직으로 중첩할 수 있고 예로서, 상기 제1 서브전극(1141)은, 도 16 및 도 17에 도시된 바와 같이, 복수의 리세스 영역에서 상기 제1 도전형 반도체층(1111)의 상면에 직접 접촉될 수 있다.
상기 제2 서브전극(1142)은 상기 제2 도전형 반도체층(1113)에 전기적으로 연결될 수 있다. 상기 제2 서브전극(1142)은 상기 제2 도전형 반도체층(1113) 위에 배치될 수 있다. 실시 예에 의하면, 상기 제2 서브전극(1142)과 상기 제2 도전형 반도체층(1113) 사이에 상기 투광성 전극층(1130)이 배치될 수 있다.
상기 제2 서브전극(1142)은 상기 제2 반사층(1162)에 제공된 제1 개구부(h1)를 통하여 상기 제2 도전형 반도체층(1113)과 전기적으로 연결될 수 있다. 예로서, 상기 제2 서브전극(1142)은, 도 16 및 도 17에 도시된 바와 같이, 복수의 P 영역에서 상기 투광성 전극층(1130)을 통하여 상기 제2 도전형 반도체층(1113)에 전기적으로 연결될 수 있다.
상기 제2 서브전극(1142)은, 도 16 및 도 17에 도시된 바와 같이, 복수의 P 영역에서 상기 제2 반사층(1162)에 제공된 복수의 제1 개구부(h1)를 통하여 상기 투광성 전극층(1130)의 상면에 직접 접촉될 수 있다.
실시 예에 의하면, 도 16 및 도 17에 도시된 바와 같이, 상기 제1 서브전극(1141)과 상기 제2 서브전극(1142)은 서로 극성을 가질 수 있고, 서로 이격되어 배치될 수 있다.
상기 제1 서브전극(1141)은 예로서 복수의 라인 형상으로 제공될 수 있다. 또한, 상기 제2 서브전극(1142)은 예로서 복수의 라인 형상으로 제공될 수 있다. 상기 제1 서브전극(1141)은 이웃된 복수의 제2 서브전극(1142) 사이에 배치될 수 있다. 상기 제2 서브전극(1142)은 이웃된 복수의 제1 서브전극(1141) 사이에 배치될 수 있다.
상기 제1 서브전극(1141)과 상기 제2 서브전극(1142)이 서로 다른 극성으로 구성되는 경우, 서로 다른 개수의 전극으로 배치될 수 있다. 예를 들어 상기 제1 서브전극(1141)이 n 전극으로, 상기 제2 서브전극(1142)이 p 전극으로 구성되는 경우 상기 제1 서브전극(1141)보다 상기 제2 서브전극(1142)의 개수가 더 많을 수 있다. 상기 제2 도전형 반도체층(1113)과 상기 제1 도전형 반도체층(1111)의 전기 전도도 및/또는 저항이 서로 다른 경우, 상기 제1 서브전극(1141)과 상기 제2 서브전극(1142)에 의해 상기 발광 구조물(1110)로 주입되는 전자와 정공의 균형을 맞출 수 있고 따라서 상기 발광소자의 광학적 특성이 개선될 수 있다.
한편, 실시 예에 따른 발광소자가 적용될 발광소자 패키지에서 요청되는 특성에 따라, 상기 제1 서브전극(1141)과 상기 제2 서브전극(1142)의 극성이 서로 반대로 제공될 수도 있다. 또한, 상기 제1 서브전극(1141)과 상기 제2 서브전극(1142)의 폭/길이/형상 및 개수 등은 발광소자 패키지에서 요청되는 특성에 따라 다양하게 변형되어 적용될 수 있다.
상기 제1 서브전극(1141)과 상기 제2 서브전극(1142)은 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 상기 제1 서브전극(1141)과 상기 제2 서브전극(1142)은 오믹 전극일 수 있다. 예를 들어, 상기 제1 서브전극(1141)과 상기 제2 서브전극(1142)은 ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 이들 중 2개 이상의 물질의 합금일 수 있다.
실시 예에 따른 발광소자(1100)는, 도 16 및 도 17에 도시된 바와 같이, 보호층(1150)을 포함할 수 있다.
상기 보호층(1150)은 상기 제2 서브전극(1142)을 노출시키는 복수의 제3 개구부(h3)를 포함할 수 있다. 상기 복수의 제3 개구부(h3)는 상기 제2 서브전극(1142)에 제공된 복수의 PB 영역에 대응되어 배치될 수 있다.
또한, 상기 보호층(1150)은 상기 제1 서브전극(1141)을 노출시키는 복수의 제4 개구부(h4)를 포함할 수 있다. 상기 복수의 제4 개구부(h4)는 상기 제1 서브전극(1141)에 제공된 복수의 NB 영역에 대응되어 배치될 수 있다.
상기 보호층(1150)은 상기 반사층(1160) 위에 배치될 수 있다. 상기 보호층(1150)은 상기 제1 반사층(1161), 상기 제2 반사층(1162), 상기 제3 반사층(1163) 위에 배치될 수 있다.
예로서, 상기 보호층(1150)은 절연물질로 제공될 수 있다. 예를 들어, 상기 보호층(1150)은 SixOy, SiOxNy, SixNy, AlxOy 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.
실시 예에 따른 발광소자(1100)는, 도 16 및 도 17에 도시된 바와 같이, 상기 보호층(1150) 위에 배치된 제1 본딩부(1171)와 제2 본딩부(1172)를 포함할 수 있다.
상기 제1 본딩부(1171)는 상기 제1 반사층(1161) 위에 배치될 수 있다. 또한, 상기 제2 본딩부(1172)는 상기 제2 반사층(1162) 위에 배치될 수 있다. 상기 제2 본딩부(1172)는 상기 제1 본딩부(1171)와 이격되어 배치될 수 있다.
상기 제1 본딩부(1171)는 복수의 NB 영역에서 상기 보호층(1150)에 제공된 복수의 상기 제4 개구부(h4)를 통하여 상기 제1 서브전극(1141)의 상부 면에 접촉될 수 있다. 상기 복수의 NB 영역은 상기 제2 개구부(h2)와 수직으로 어긋나도록 배치될 수 있다. 상기 복수의 NB 영역과 상기 제2 개구부(h2)가 서로 수직으로 어긋나는 경우, 상기 제1 본딩부(1171)로 주입되는 전류가 상기 제1 서브전극(1141)의 수평 방향으로 골고루 퍼질 수 있고, 따라서 상기 복수의 NB 영역에서 전류가 골고루 주입될 수 있다.
또한, 상기 제2 본딩부(1172)는 복수의 PB 영역에서 상기 보호층(1150)에 제공된 복수의 상기 제3 개구부(h3)를 통하여 상기 제2 서브전극(1142)의 상부 면에 접촉될 수 있다. 상기 복수의 PB 영역과 상기 복수의 제1 개구부(h1)가 수직으로 중첩되지 않도록 하는 경우 상기 제2 본딩부(1172)로 주입되는 전류가 상기 제2 서브전극(1142)의 수평 방향으로 골고루 퍼질 수 있고, 따라서 상기 복수의 PB 영역에서 전류가 골고루 주입될 수 있다.
이와 같이 실시 예에 따른 발광소자(1100)에 의하면, 상기 제1 본딩부(1171)와 상기 제1 서브전극(1141)은 상기 복수의 제4 개구부(h4) 영역에서 접촉될 수 있다. 또한, 상기 제2 본딩부(1172)와 상기 제2 서브전극(1142)이 복수의 영역에서 접촉될 수 있다. 이에 따라, 실시 예에 의하면, 복수의 영역을 통해 전원이 공급될 수 있으므로, 접촉 면적 증가 및 접촉 영역의 분산에 따라 전류 분산 효과가 발생되고 동작전압이 감소될 수 있는 장점이 있다.
또한, 실시 예에 따른 발광소자(1100)에 의하면, 도 17에 도시된 바와 같이, 상기 제1 반사층(1161)이 상기 제1 서브전극(1141) 아래에 배치되며, 상기 제2 반사층(1162)이 상기 제2 서브전극(1142) 아래에 배치된다. 이에 따라, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 상기 발광 구조물(1110)의 활성층(1112)에서 발광되는 빛을 반사시켜 제1 서브전극(1141)과 제2 서브전극(1142)에서 광 흡수가 발생되는 것을 최소화하여 광도(Po)를 향상시킬 수 있다.
예를 들어, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 절연성 재료로 이루어지되, 상기 활성층(1112)에서 방출된 빛의 반사를 위하여 반사율이 높은 재료, 예를 들면 DBR 구조를 이룰 수 있다.
상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 굴절률이 다른 물질이 서로 반복하여 배치된 DBR 구조를 이룰 수 있다. 예를 들어, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 TiO2, SiO2, Ta2O5, HfO2 중 적어도 하나 이상을 포함하는 단층 또는 적층 구조로 배치될 수 있다.
또한, 다른 실시 예에 의하면, 이에 한정하지 않고, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 상기 활성층(1112)에서 발광하는 빛의 파장에 따라 상기 활성층(1112)에서 발광하는 빛에 대한 반사도를 조절할 수 있도록 자유롭게 선택될 수 있다.
또한, 다른 실시 예에 의하면, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 ODR층으로 제공될 수도 있다. 또 다른 실시 예에 의하면, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)은 DBR층과 ODR층이 적층된 일종의 하이브리드(hybrid) 형태로 제공될 수도 있다.
실시 예에 따른 발광소자가 플립칩 본딩 방식으로 실장되어 발광소자 패키지로 구현되는 경우, 상기 발광 구조물(1110)에서 제공되는 빛은 상기 기판(1105)을 통하여 방출될 수 있다. 상기 발광 구조물(1110)에서 방출되는 빛은 상기 제1 반사층(1161)과 상기 제2 반사층(1162)에서 반사되어 상기 기판(1105) 방향으로 방출될 수 있다.
또한, 상기 발광 구조물(1110)에서 방출되는 빛은 상기 발광 구조물(1110)의 측면 방향으로도 방출될 수 있다. 또한, 상기 발광 구조물(1110)에서 방출되는 빛은, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 배치된 면 중에서, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 제공되지 않은 영역을 통하여 외부로 방출될 수 있다.
구체적으로, 상기 발광 구조물(1110)에서 방출되는 빛은, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 배치된 면 중에서, 상기 제1 반사층(1161), 상기 제2 반사층(1162), 상기 제3 반사층(1163)이 제공되지 않은 영역을 통하여 외부로 방출될 수 있다.
이에 따라, 실시 예에 따른 발광소자(1100)는 상기 발광 구조물(1110)을 둘러싼 6면 방향으로 빛을 방출할 수 있게 되며, 광도를 현저하게 향상시킬 수 있다.
한편, 실시 예에 따른 발광소자에 의하면, 발광소자(1100)의 상부 방향에서 보았을 때, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합은, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 배치된 상기 발광소자(1100)의 상부 면 전체 면적의 60%에 비해 같거나 작게 제공될 수 있다.
예로서, 상기 발광소자(1100)의 상부 면 전체 면적은 상기 발광 구조물(1110)의 제1 도전형 반도체층(1111)의 하부 면의 가로 길이 및 세로 길이에 의하여 정의되는 면적에 대응될 수 있다. 또한, 상기 발광소자(1100)의 상부 면 전체 면적은 상기 기판(1105)의 상부 면 또는 하부 면의 면적에 대응될 수 있다.
이와 같이, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합이 상기 발광소자(1100)의 전체 면적의 60%에 비해 같거나 작게 제공되도록 함으로써, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 배치된 면으로 방출되는 빛의 양이 증가될 수 있게 된다. 이에 따라, 실시 예에 의하면, 상기 발광소자(1100)의 6면 방향으로 방출되는 빛의 양이 많아지게 되므로 광 추출 효율이 향상되고 광도(Po)가 증가될 수 있게 된다.
또한, 상기 발광소자(1100)의 상부 방향에서 보았을 때, 상기 제1 본딩부(1171)의 면적과 상기 제2 본딩부(1172)의 면적의 합은 상기 발광소자(1100)의 전체 면적의 30%에 비해 같거나 크게 제공될 수 있다.
이와 같이, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합이 상기 발광소자(1100)의 전체 면적의 30%에 비해 같거나 크게 제공되도록 함으로써, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)를 통하여 안정적인 실장이 수행될 수 있고, 상기 발광소자(1100)의 전기적인 특성을 확보할 수 있게 된다.
실시 예에 따른 발광소자(1100)는, 광 추출 효율 및 본딩의 안정성 확보를 고려하여, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합이 상기 발광소자(1100)의 전체 면적의 30% 이상이고 60% 이하로 선택될 수 있다.
즉, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합이 상기 발광소자(1100)의 전체 면적의 30% 이상 내지 100% 이하인 경우, 상기 발광소자(1100)의 전기적 특성을 확보하고, 발광소자 패키지에 실장되는 본딩력을 확보하여 안정적인 실장이 수행될 수 있다.
또한, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합이 상기 발광소자(1100)의 전체 면적의 0% 초과 내지 60% 이하인 경우, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 배치된 면으로 방출되는 광량이 증가하여 상기 발광소자(1100)의 광추출 효율이 향상되고, 광도(Po)가 증가될 수 있다.
실시 예에서는 상기 발광소자(1100)의 전기적 특성과 발광소자 패키지에 실장되는 본딩력을 확보하고, 광도를 증가시키기 위해, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)의 면적의 합이 상기 발광소자(1100)의 전체 면적의 30% 이상 내지 60% 이하로 선택하였다.
또한, 실시 예에 따른 발광소자(1100)에 의하면, 상기 제3 반사층(1163)이 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172) 사이에 배치될 수 있다. 예로서, 상기 제3 반사층(1163)의 상기 발광소자(1100)의 장축 방향에 따른 길이는 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172) 사이의 간격에 대응되어 배치될 수 있다. 또한, 상기 제3 반사층(1163)의 면적은 예로서 상기 발광소자(1100)의 상부 면 전체의 10% 이상이고 25% 이하로 제공될 수 있다.
상기 제3 반사층(1163)의 면적이 상기 발광소자(1100)의 상부 면 전체의 10% 이상일 때, 상기 발광소자의 하부에 배치되는 패키지 몸체가 변색되거나 균열의 발생을 방지할 수 있고, 25% 이하일 경우 상기 발광소자의 6면으로 발광하도록 하는 광추출효율을 확보하기에 유리하다.
또한, 다른 실시 예에서는 이에 한정하지 않고 상기 광추출효율을 더 크게 확보하기 위해 상기 제3 반사층(1163)의 면적을 상기 발광소자(1100)의 상부 면 전체의 0% 초과 내지 10% 미만으로 배치할 수 있고, 상기 패키지 몸체에 변색 또는 균열의 발생을 방지하는 효과를 더 크게 확보하기 위해 상기 제3 반사층(1163)의 면적을 상기 발광소자(1100)의 상부 면 전체의 25% 초과 내지 100% 미만으로 배치할 수 있다.
또한, 상기 발광소자(1100)의 장축 방향에 배치된 측면과 이웃하는 상기 제1 본딩부(1171) 또는 상기 제2 본딩부(1172) 사이에 제공된 제2 영역으로 상기 발광 구조물(1110)에서 생성된 빛이 투과되어 방출될 수 있다.
또한, 상기 발광소자(1100)의 단축 방향에 배치된 측면과 이웃하는 상기 제1 본딩부(1171) 또는 상기 제2 본딩부(1172) 사이에 제공된 제3 영역으로 상기 발광구조물에서 생성된 빛이 투과되어 방출될 수 있다.
실시 예에 의하면, 상기 제1 반사층(1161)의 크기는 상기 제1 본딩부(1171)의 크기에 비하여 수 마이크로 미터 더 크게 제공될 수 있다. 예를 들어, 상기 제1 반사층(1161)의 면적은 상기 제1 본딩부(1171)의 면적을 완전히 덮을 수 있을 정도의 크기로 제공될 수 있다. 공정 오차를 고려할 때, 상기 제1 반사층(1161)의 한 변의 길이는 상기 제1 본딩부(1171)의 한 변의 길이에 비해 예로서 4 마이크로 미터 내지 10 마이크로 미터 정도 더 크게 제공될 수 있다.
또한, 상기 제2 반사층(1162)의 크기는 상기 제2 본딩부(1172)의 크기에 비하여 수 마이크로 미터 더 크게 제공될 수 있다. 예를 들어, 상기 제2 반사층(1162)의 면적은 상기 제2 본딩부(1172)의 면적을 완전히 덮을 수 있을 정도의 크기로 제공될 수 있다. 공정 오차를 고려할 때, 상기 제2 반사층(1162)의 한 변의 길이는 상기 제2 본딩부(1172)의 한 변의 길이에 비해 예로서 4 마이크로 미터 내지 10 마이크로 미터 정도 더 크게 제공될 수 있다.
실시 예에 의하면, 상기 제1 반사층(1161)과 상기 제2 반사층(1162)에 의하여, 상기 발광 구조물(1110)로부터 방출되는 빛이 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)에 입사되지 않고 반사될 수 있게 된다. 이에 따라, 실시 예에 의하면, 상기 발광 구조물(1110)에서 생성되어 방출되는 빛이 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)에 입사되어 손실되는 것을 최소화할 수 있다.
또한, 실시 예에 따른 발광소자(1100)에 의하면, 상기 제3 반사층(1163)이 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172) 사이에 배치되므로, 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172) 사이로 방출되는 빛의 양을 조절할 수 있게 된다.
앞에서 설명된 바와 같이, 실시 예에 따른 발광소자(1100)는 예를 들어 플립칩 본딩 방식으로 실장되어 발광소자 패키지 형태로 제공될 수 있다. 이때, 발광소자(1100)가 실장되는 패키지 몸체가 수지 등으로 제공되는 경우, 상기 발광소자(1100)의 하부 영역에서, 상기 발광소자(1100)로부터 방출되는 단파장의 강한 빛에 의하여 패키지 몸체가 변색되거나 균열이 발생될 수 있다.
그러나, 실시 예에 따른 발광소자(1100)에 의하면 상기 제1 본딩부(1171)와 상기 제2 본딩부(1172)가 배치된 영역 사이로 방출되는 빛의 양을 조절할 수 있으므로, 상기 발광소자(1100)의 하부 영역에 배치된 패키지 몸체가 변색되거나 균열되는 것을 방지할 수 있다.
실시 예에 의하면, 상기 제1 본딩부(1171), 상기 제2 본딩부(1172), 상기 제3 반사층(1163)이 배치된 상기 발광소자(1100)의 상부 면의 20% 이상 면적에서 상기 발광 구조물(1110)에서 생성된 빛이 투과되어 방출될 수 있다.
이에 따라, 실시 예에 의하면, 상기 발광소자(1100)의 6면 방향으로 방출되는 빛의 양이 많아지게 되므로 광 추출 효율이 향상되고 광도(Po)가 증가될 수 있게 된다. 또한, 상기 발광소자(1100)의 하부 면에 근접하게 배치된 패키지 몸체가 변색되거나 균열되는 것을 방지할 수 있게 된다.
또한, 실시 예예 따른 발광소자(1100)에 의하면, 상기 투광성 전극층(1130)에 복수의 컨택홀(C1, C2, C3)이 제공될 수 있다. 상기 투광성 전극층(1130)에 제공된 복수의 컨택홀(C1, C2, C3)을 통하여 상기 제2 도전형 반도체층(1113)과 상기 반사층(1160)이 접착될 수 있다. 상기 반사층(1160)이 상기 제2 도전형 반도체층(1113)에 직접 접촉될 수 있게 됨으로써, 상기 반사층(1160)이 상기 투광성 전극층(1130)에 접촉되는 것에 비하여 접착력이 향상될 수 있게 된다.
상기 반사층(1160)이 상기 투광성 전극층(1130)에만 직접 접촉되는 경우, 상기 반사층(1160)과 상기 투광성 전극층(1130) 간의 결합력 또는 접착력이 약화될 수도 있다. 예를 들어, 절연층과 금속층이 결합되는 경우, 물질 상호 간의 결합력 또는 접착력이 약화될 수도 있다.
예로서, 상기 반사층(1160)과 상기 투광성 전극층(1130) 간의 결합력 또는 접착력이 약한 경우, 두 층 간에 박리가 발생될 수 있다. 이와 같이 상기 반사층(1160)과 상기 투광성 전극층(1130) 사이에 박리가 발생되면 발광소자(1100)의 특성이 열화될 수 있으며, 또한 발광소자(1100)의 신뢰성을 확보할 수 없게 된다.
그러나, 실시 예에 의하면, 상기 반사층(1160)이 상기 제2 도전형 반도체층(1113)에 직접 접촉될 수 있으므로, 상기 반사층(1160), 상기 투광성 전극층(1130), 상기 제2 도전형 반도체층(1113) 간의 결합력 및 접착력이 안정적으로 제공될 수 있게 된다.
따라서, 실시 예에 의하면, 상기 반사층(1160)과 상기 제2 도전형 반도체층(1113) 간의 결합력이 안정적으로 제공될 수 있으므로, 상기 반사층(1160)이 상기 투광성 전극층(1130)으로부터 박리되는 것을 방지할 수 있게 된다. 또한, 상기 반사층(1160)과 상기 제2 도전형 반도체층(1113) 간의 결합력이 안정적으로 제공될 수 있으므로 발광소자(1100)의 신뢰성을 향상시킬 수 있게 된다.
한편, 이상에서 설명된 바와 같이, 상기 투광성 전극층(1130)에 복수의 컨택홀(C1, C2, C3)이 제공될 수 있다. 상기 활성층(1112)으로부터 발광된 빛은 상기 투광성 전극층(1130)에 제공된 복수의 컨택홀(C1, C2, C3)을 통해 상기 반사층(1160)에 입사되어 반사될 수 있게 된다. 이에 따라, 상기 활성층(1112)에서 생성된 빛이 상기 투광성 전극층(1130)에 입사되어 손실되는 것을 감소시킬 수 있게 되며 광 추출 효율이 향상될 수 있게 된다. 이에 따라, 실시 예에 따른 발광소자(1100)에 의하면 광도가 향상될 수 있게 된다.
다음으로, 도 18 및 도 19를 참조하여 본 발명의 실시 예에 따른 발광소자 패키지에 적용된 플립칩 발광소자의 다른 예를 설명하기로 한다.
도 18은 본 발명의 실시 예에 따른 발광소자 패키지에 적용된 발광소자의 전극 배치를 설명하는 평면도이고, 도 19는 도 18에 도시된 발광소자의 F-F 선에 따른 단면도이다.
한편, 이해를 돕기 위해, 도 18을 도시함에 있어, 제1 전극(127)과 제2 전극(128)의 상대적인 배치 관계 만을 개념적으로 도시하였다. 상기 제1 전극(127)은 제1 본딩부(121)와 제1 가지전극(125)을 포함할 수 있다. 상기 제2 전극(128)은 제2 본딩부(122)와 제2 가지전극(126)을 포함할 수 있다.
실시 예에 따른 발광소자는, 도 18 및 도 19에 도시된 바와 같이, 기판(124) 위에 배치된 발광 구조물(123)을 포함할 수 있다.
상기 기판(124)은 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge을 포함하는 그룹 중에서 선택될 수 있다. 예로서, 상기 기판(124)은 상부 면에 요철 패턴이 형성된 PSS(Patterned Sapphire Substrate)로 제공될 수 있다.
상기 발광 구조물(123)은 제1 도전형 반도체층(123aa), 활성층(123b), 제2 도전형 반도체층(123c)을 포함할 수 있다. 상기 활성층(123b)은 상기 제1 도전형 반도체층(123a)과 상기 제2 도전형 반도체층(123c) 사이에 배치될 수 있다. 예로서, 상기 제1 도전형 반도체층(123a) 위에 상기 활성층(123b)이 배치되고, 상기 활성층(123b) 위에 상기 제2 도전형 반도체층(123c)이 배치될 수 있다.
실시 예에 의하면, 상기 제1 도전형 반도체층(123a)은 n형 반도체층으로 제공되고, 상기 제2 도전형 반도체층(123c)은 p형 반도체층으로 제공될 수 있다. 물론, 다른 실시 예에 의하면, 상기 제1 도전형 반도체층(123a)이 p형 반도체층으로 제공되고, 상기 제2 도전형 반도체층(123c)이 n형 반도체층으로 제공될 수도 있다.
실시 예에 따른 발광소자는, 도 18 및 도 19에 도시된 바와 같이, 제1 전극(127)과 제2 전극(128)을 포함할 수 있다.
상기 제1 전극(127)은 제1 본딩부(121)와 제1 가지전극(125)을 포함할 수 있다. 상기 제1 전극(127)은 상기 제2 도전형 반도체층(123c)에 전기적으로 연결될 수 있다. 상기 제1 가지전극(125)은 상기 제1 본딩부(121)로부터 분기되어 배치될 수 있다. 상기 제1 가지전극(125)은 상기 제1 본딩부(121)로부터 분기된 복수의 가지전극을 포함할 수 있다.
상기 제2 전극(128)은 제2 본딩부(122)와 제2 가지전극(126)을 포함할 수 있다. 상기 제2 전극(128)은 상기 제1 도전형 반도체층(123a)에 전기적으로 연결될 수 있다. 상기 제2 가지전극(126)은 상기 제2 본딩부(122)로부터 분기되어 배치될 수 있다. 상기 제2 가지전극(126)은 상기 제2 본딩부(122)로부터 분기된 복수의 가지전극을 포함할 수 있다.
상기 제1 가지전극(125)와 상기 제2 가지전극(126)은 핑거(finger) 형상으로 서로 엇갈리게 배치될 수 있다. 상기 제1 가지전극(125)과 상기 제2 가지전극(126)에 의하여 상기 제1 본딩부(121)와 상기 제2 본딩부(122)를 통하여 공급되는 전원이 상기 발광 구조물(123) 전체로 확산되어 제공될 수 있게 된다.
상기 제1 전극(127)과 상기 제2 전극(128)은 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 상기 제1 전극(127)과 상기 제2 전극(128)은 오믹 전극일 수 있다. 예를 들어, 상기 제1 전극(127)과 상기 제2 전극(128)은 ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 이들 중 2개 이상의 물질의 합금일 수 있다.
한편, 상기 발광 구조물(123)에 보호층이 더 제공될 수도 있다. 상기 보호층은 상기 발광 구조물(123)의 상면에 제공될 수 있다. 또한, 상기 보호층은 상기 발광 구조물(123)의 측면에 제공될 수도 있다. 상기 보호층은 상기 제1 본딩부(121)와 상기 제2 본딩부(122)가 노출되도록 제공될 수 있다. 또한, 상기 보호층은 상기 기판(124)의 둘레 및 하면에도 선택적으로 제공될 수 있다.
예로서, 상기 보호층은 절연물질로 제공될 수 있다. 예를 들어, 상기 보호층은 SixOy, SiOxNy, SixNy, AlxOy 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.
실시 예에 따른 발광소자는, 상기 활성층(123b)에서 생성된 빛이 발광소자의 6면 방향으로 발광될 수 있다. 상기 활성층(123b)에서 생성된 빛이 발광소자의 상면, 하면, 4개의 측면을 통하여 6면 방향으로 방출될 수 있다.
참고로, 도 1 내지 도 15를 참조하여 설명된 발광소자의 상하 배치 방향과 도 18 및 도 19에 도시된 발광소자의 상하 배치 방향은 서로 반대로 도시되어 있다.
실시 예에 의하면, 상기 제1 및 제2 본딩부(121, 122)의 면적의 합은 상기 기판(124)의 상면 면적을 기준으로 10% 이하로 제공될 수 있다. 실시 예에 따른 발광소자 패키지에 의하면, 발광소자로부터 방출되는 발광 면적을 확보하여 광추출 효율을 높이기 위해 상기 제1 및 제2 본딩부(121, 122)의 면적의 합은 상기 기판(124)의 상면 면적을 기준으로 10% 이하로 설정될 수 있다.
또한, 실시 예에 의하면, 상기 제1 및 제2 본딩부(121, 122)의 면적의 합은 상기 기판(124)의 상면 면적을 기준으로 0.7% 이상으로 제공될 수 있다. 실시 예에 따른 발광소자 패키지에 의하면, 실장되는 발광소자에 안정적인 본딩력을 제공하기 위해 상기 제1 및 제2 본딩부(121, 122)의 면적의 합은 상기 기판(124)의 상면 면적을 기준으로 0.7% 이상으로 설정될 수 있다.
예로서, 상기 제1 본딩부(121)의 상기 발광소자의 장축 방향에 따른 폭은 수십 마이크로 미터로 제공될 수 있다. 상기 제1 본딩부(121)의 폭은 예로서 70 마이크로 미터 내지 90 마이크로 미터로 제공될 수 있다. 또한, 상기 제1 본딩부(121)의 면적은 수천 제곱 마이크로 미터로 제공될 수 있다.
또한, 상기 제2 본딩부(122)의 상기 발광소자의 장축 방향에 따른 폭은 수십 마이크로 미터로 제공될 수 있다. 상기 제2 본딩부(122)의 폭은 예로서 70 마이크로 미터 내지 90 마이크로 미터로 제공될 수 있다. 또한, 상기 제2 본딩부(122)의 면적은 수천 제곱 마이크로 미터로 제공될 수 있다.
이와 같이, 상기 제1 및 제2 본딩부(121, 122)의 면적이 작게 제공됨에 따라, 상기 발광소자(120)의 하면으로 투과되는 빛의 양이 증대될 수 있다.
한편, 도 1 내지 도 15를 참조하여 설명된 실시 예에 따른 발광소자 패키지는 상기 제1 및 제2 본딩부(121, 122)가 상기 제1 및 제2 도전층(321, 322)과 직접 접촉되는 경우를 기반으로 설명되었다.
그러나, 실시 예에 따른 발광소자 패키지의 또 다른 예에 의하면, 상기 제1 및 제2 본딩부(121, 122)와 상기 제1 및 제2 도전층(321, 322) 사이에 별도의 도전성 구성요소가 더 배치될 수도 있다.
한편, 이상에서 설명된 실시 예에 따른 발광소자 패키지는 다양한 변형 예를 포함할 수 있다. 예로서, 실시 예에 따른 리세스(R)는 복수의 리세스를 포함할 수 있으며, 복수의 리세스 중에서 일부 리세스는 서로 연결될 수도 있으며 일부 리세스는 서로 분리되어 배치될 수도 있다.
그러면, 도 20 및 도 21을 참조하여 본 발명의 실시 예에 따른 발광소자 패키지의 또 다른 예를 살펴 보기로 한다.
도 20은 본 발명의 실시 예에 따른 발광소자 패키지의 또 다른 예를 나타낸 도면이고, 도 21은 도 20에 도시된 발광소자 패키지의 패키지 몸체, 리세스, 개구부의 배치 관계를 설명하는 도면이다.
도 20 및 도 21을 참조하여 실시 예에 따른 발광소자 패키지를 설명함에 있어, 도 1 내지 도 19를 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 발광소자 패키지는, 도 20 및 도 21에 도시된 바와 같이, 제1 내지 제3 리세스(R1, R2, R3)를 포함할 수 있다. 상기 제1 내지 제3 리세스(R1, R2, R3)는 상기 제1 패키지 몸체(113)의 상면에서 하면 방향으로 오목하게 제공될 수 있다.
예로서, 상기 제1 리세스(R1)는 상기 제1 본딩부(121) 둘레에 배치될 수 있다. 상기 제1 리세스(R1)는 상기 제1 개구부(TH1) 둘레에 배치될 수 있다.
상기 제2 리세스(R2)는 상기 제2 본딩부(122) 둘레에 배치될 수 있다. 상기 제2 리세스(R2)는 상기 제2 개구부(TH2) 둘레에 배치될 수 있다.
상기 제3 리세스(R3)는 상기 제1 리세스(R1)와 상기 제2 리세스(R2) 사이에 배치될 수 있다. 상기 제3 리세스(R3)는 상기 제1 개구부(TH1)와 상기 제2 개구부(TH2) 사이에 배치될 수 있다. 상기 제3 리세스(R3)는 상기 제1 본딩부(121)와 상기 제2 본딩부(122) 사이에 배치될 수 있다.
실시 예에 따른 발광소자 패키지에 의하면, 도 21에 도시된 바와 같이, 상기 제1 내지 제3 리세스(R1, R2, R3)는 서로 분리되어 제공될 수 있다.
그러나, 이상에서 설명된 바와 같이, 상기 제1 리세스(R1)와 상기 제2 리세스(R2)가 서로 연결되어 폐루프 형상으로 제공될 수도 있다. 또한, 상기 제1 내지 제3 리세스(R1, R2, R3)가 모두 연결되어 제공될 수도 있다. 또한, 상기 제3 리세스(R3)가 상기 제1 리세스(R1) 또는 상기 제2 리세스(R2)와 연결되어 제공될 수도 있다.
실시 예에 의하면, 상기 제1 내지 제3 리세스(R1, R2, R3)에 제1 수지(130)가 제공될 수 있다. 상기 제1 수지(130)는 상기 발광소자(120)와 상기 제1 패키지 몸체(113) 사이에 배치될 수 있다. 상기 제1 수지(130)는 상기 발광소자(120)와 상기 제1 패키지 몸체(113) 사이의 결합력을 향상시킬 수 있다.
또한, 상기 제1 수지(130)는 상기 제1 및 제2 개구부(TH1, TH2)에 배치된 제1 및 제2 도전층(321, 322)이 상기 발광소자(120)의 하면으로 확산되어 이동되는 것을 방지할 수 있다.
한편, 상기 제1 수지(130)의 양이 충분하게 제공되지 못하는 경우, 상기 발광소자(120) 아래의 상기 제1 및 제2 본딩부(121, 122) 사이가 상기 제1 수지(130)에 의하여 채워지지 않고 일부 영역이 빈 공간으로 제공될 수도 있다. 이에 따라, 상기 제1 및 제2 도전층(321, 322)이 상기 제1 수지(130)의 빈 틈을 통하여 상기 제1 및 제2 본딩부(121, 122) 사이의 빈 공간으로 확산되어 이동될 수도 있다.
그러나, 실시 예에 따른 제1 패키지 몸체(113)의 물성과 상기 제1 및 제2 도전층(321, 322)의 물성을 선택함에 있어, 서로 접착성이 좋지 않은 물성을 선택함으로써, 상기 제1 및 제2 도전층(321, 322)이 상기 제1 패키지 몸체(113)의 상부면에서 확산되는 거리를 제한할 수 있다. 이에 따라, 상기 제1 및 제2 도전층(321, 322)이 상기 제1 패키지 몸체(113)의 상부면에서 이동되는 거리가 제어될 수 있으므로, 상기 제1 및 제2 본딩부(121, 122) 사이 영역에서 상기 제1 도전층(321)과 상기 제2 도전층(322)이 전기적으로 단락되는 것이 방지될 수 있다.
또한, 실시 예에 따른 발광소자 패키지가 상기 제3 리세스(R3)를 포함하는 경우, 상기 제3 리세스(R3)는 상기 제1 및 제2 본딩부(121, 122) 사이 영역에서 상기 제1 및 제2 도전층(321, 322)이 확산되어 이동되는 것을 더 제한하는 기능을 제공할 수 있다.
상기 제3 리세스(R3)가 제공됨에 따라, 상기 제1 및 제2 도전층(321, 322)의 일부가 상기 제1 패키지 몸체(113)의 상부로 확산되는 경우에도 상기 제3 리세스(R3)에서 일종의 트랩(trap) 효과가 발생되어 상기 제1 및 제2 도전층(321, 322)의 흐름이 제한된다. 상기 제1 개구부(TH1)를 통하여 확산되는 상기 제1 도전층(321)은 상기 제3 리세스(R3)의 오목한 영역 경계면에서 상기 제3 리세스(R3)의 하부 방향으로 이동되지 못하는 현상이 발생된다. 또한, 상기 제2 개구부(TH2)를 통하여 확산되는 상기 제2 도전층(322)은 상기 제3 리세스(R3)의 오목한 영역 경계면에서 상기 제3 리세스(R3)의 하부 방향으로 이동되지 못하는 현상이 발생된다. 이는 표면 장력 등의 영향으로 인하여 상기 제3 리세스(R3)의 오목한 영역 경계면에서 상기 제1 및 제2 도전층(321, 322)의 흐름이 제한되는 것으로 해석된다.
이에 따라, 상기 제1 및 제2 도전층(321, 322)이 상기 제1 패키지 몸체(113)의 상부면에서 이동되는 거리가 안정적이고 확실하게 제어될 수 있으므로, 상기 제1 및 제2 본딩부(121, 122) 사이 영역에서 상기 제1 도전층(321)과 상기 제2 도전층(322)이 전기적으로 단락되는 것이 방지될 수 있다.
다음으로, 도 22 및 도 23을 참조하여 본 발명의 실시 예에 따른 발광소자 패키지에 적용된 발광소자의 또 다른 예를 설명하기로 한다. 도 22는 본 발명의 실시 예에 따른 발광소자를 나타낸 평면도이고, 도 23은 도 22에 도시된 발광소자의 G-G 선에 따른 단면도이다.
도 22 및 도 23을 참조하여 실시 예에 따른 발광소자를 설명함에 있어, 도 1 내지 도 21을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
한편, 이해를 돕기 위해, 도 22를 도시함에 있어, 제1 본딩부(2171)와 제2 본딩부(2172) 아래에 배치되지만, 상기 제1 본딩부(2171)에 전기적으로 연결된 제1 전극(2141)과 상기 제2 본딩부(2172)에 전기적으로 연결된 제2 전극(2142)이 보일 수 있도록 도시되었다.
실시 예에 따른 발광소자(2100)는, 도 22 및 도 23에 도시된 바와 같이, 기판(2105) 위에 배치된 제1 발광 구조물(2110)과 제2 발광 구조물(2120)을 포함할 수 있다.
상기 기판(2105)은 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge을 포함하는 그룹 중에서 선택될 수 있다. 예로서, 상기 기판(2105)은 상부 면에 요철 패턴이 형성된 PSS(Patterned Sapphire Substrate)로 제공될 수 있다.
상기 제1 발광 구조물(2110)은 제1 도전형의 제1 반도체층(2111), 제1 활성층(2112), 제2 도전형의 제2 반도체층(2113)을 포함할 수 있다. 상기 제1 활성층(2112)은 상기 제1 반도체층(2111)과 상기 제2 반도체층(2113) 사이에 배치될 수 있다. 예로서, 상기 제1 반도체층(2111) 위에 상기 제1 활성층(2112)이 배치되고, 상기 제1 활성층(2112) 위에 상기 제2 반도체층(2113)이 배치될 수 있다.
또한, 상기 제2 발광 구조물(2120)은 제1 도전형의 제3 반도체층(2121), 제2 활성층(2122), 제2 도전형의 제4 반도체층(2123)을 포함할 수 있다. 상기 제2 활성층(2122)은 상기 제3 반도체층(2121)과 상기 제4 반도체층(2123) 사이에 배치될 수 있다. 예로서, 상기 제3 반도체층(2121) 위에 상기 제2 활성층(2122)이 배치되고, 상기 제2 활성층(2122) 위에 상기 제4 반도체층(2123)이 배치될 수 있다.
실시 예에 의하면, 상기 제1 반도체층(2111)과 상기 제3 반도체층(2121)은 n형 반도체층으로 제공되고, 상기 제2 반도체층(2113)과 상기 제4 반도체층(2123)은 p형 반도체층으로 제공될 수 있다. 물론, 다른 실시 예에 의하면, 상기 제1 반도체층(2111)과 상기 제3 반도체층(2121)이 p형 반도체층으로 제공되고, 상기 제2 반도체층(2113)과 상기 제4 반도체층(2123)이 n형 반도체층으로 제공될 수도 있다.
이하에서는 설명의 편의를 위해 상기 제1 반도체층(2111)과 상기 제3 반도체층(2121)이 n형 반도체층으로 제공되고 상기 제2 반도체층(2113)과 상기 제4 반도체층(2123)이 p형 반도체층으로 제공된 경우를 기준으로 설명하기로 한다.
또한, 이상의 설명에서는 상기 기판(2105) 위에 상기 제1 반도체층(2111)과 상기 제3 반도체층(2121)이 접촉되어 배치된 경우를 기준으로 설명되었다. 그러나, 상기 제1 반도체층(2111)과 상기 기판(2105) 사이 및/또는 상기 제3 반도체층(2121)과 상기 기판(2105) 사이에 버퍼층이 더 배치될 수도 있다. 예로서, 버퍼층은 상기 기판(2105)과 상기 제1 및 제2 발광 구조물(2110, 2120) 간의 격자 상수 차이를 줄여 주고 결정성을 향상시키는 기능을 제공할 수 있다.
상기 제1 및 제2 발광 구조물(2110, 2120)은 화합물 반도체로 제공될 수 있다. 상기 제1 및 제2 발광 구조물(2110, 2120)은 예로서 2족-6족 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예로서, 상기 제1 및 제2 발광 구조물(2110, 2120)은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P), 비소(As), 질소(N)로부터 선택된 적어도 두 개 이상의 원소를 포함하여 제공될 수 있다.
상기 제1 및 제3 반도체층(2111, 2121)은, 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예를 들어, 상기 제1 및 제3 반도체층(2111, 2121)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 또는 (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 예를 들어 상기 제1 및 제3 반도체층(2111, 2121)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등을 포함하는 그룹 중에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등을 포함하는 그룹 중에서 선택된 n형 도펀트가 도핑될 수 있다.
상기 제1 및 제2 활성층(2112, 2122)은, 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예를 들어, 상기 제1 및 제2 활성층(2112, 2122)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 또는 (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 예로서, 상기 제1 및 제2 활성층(2112, 2122)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등을 포함하는 그룹 중에서 선택될 수 있다. 예로서, 상기 제1 및 제2 활성층(2112, 2122)은 다중 우물 구조로 제공될 수 있으며, 복수의 장벽층과 복수의 우물층을 포함할 수 있다.
상기 제2 및 제4 반도체층(2113, 2123)은, 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예를 들어, 상기 제2 및 제4 반도체층(2113, 2123)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 또는 (AlxGa1-x)yIn1-yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 예를 들어 상기 제2 및 제4 반도체층(2113, 2123)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, AlInP, GaInP 등을 포함하는 그룹 중에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등을 포함하는 그룹 중에서 선택된 p형 도펀트가 도핑될 수 있다.
실시 예에 따른 발광소자(2100)는, 도 23에 도시된 바와 같이, 투광성 전극층(2230)을 포함할 수 있다. 상기 투광성 전극층(2230)은 상기 제2 및 제4 반도체층(2113, 2123)과 상기 투광성 전극층(2230) 사이의 전류 주입 효율을 향상시킬 수 있고, 따라서 발광소자(2100)의 광출력을 증가시킬 수 있다. 또한, 상기 투광성 전극층(2230)은 상기 활성층(2122)에서 방출되는 광을 투과시킬 수 있다. 이에 대한 효과는 후술하도록 하고, 상기 투광성 전극층(2230)의 배치 위치 및 형상에 대해서는 실시 예에 따른 발광소자 제조방법을 설명하면서 더 살펴 보기로 한다.
예로서, 상기 투광성 전극층(2230)은 금속, 금속 산화물, 금속 질화물을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 투광성 전극층(2230)은, 예를 들어 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO (indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd를 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
실시 예에 따른 발광소자(2100)는, 도 22 및 도 23에 도시된 바와 같이, 반사층(2160)을 포함할 수 있다. 상기 반사층(2160)은 제1 반사층(2161), 제2 반사층(2162), 제3 반사층(2163)을 포함할 수 있다. 상기 반사층(2160)은 상기 투광성 전극층(2230) 위에 배치될 수 있다.
상기 반사층(2160)이 상기 투광성 전극층(2230) 상에 배치됨으로써, 상기 활성층(2123)에서 방출되는 광이 상기 반사층(2160)에서 반사될 수 있다. 이에 따라, 상기 활성층(2123)에서 방출되는 광이 뒤에서 설명될 제1 전극(2141), 제2 전극(2142), 연결전극(2143)에 흡수되어 손실되는 것이 방지될 수 있으므로 상기 발광소자(2100)의 광추출효율이 개선될 수 있다.
즉, 본 실시예에서는 전기적 특성을 확보하기 위해 상기 투광성 전극층(2230)과 상기 반사층(2160)을 구비하였다. 다만, 이에 한정하지 않고, 다른 실시 예에 의하면, 상기 투광성 전극층(2230)을 배치하지 않고 상기 반사층(2160)만을 구비하여 전기적, 광학적 특성을 모두 확보하도록 구성하는 실시예를 포함할 수도 있다.
상기 제1 반사층(2161)은 상기 제1 발광 구조물(2110) 위에 배치될 수 있다. 상기 제2 반사층(2162)은 상기 제2 발광 구조물(2120) 위에 배치될 수 있다. 상기 제3 반사층(2163)은 상기 제1 반사층(2161)과 상기 제2 반사층(2162) 사이에 배치될 수 있다. 상기 제3 반사층(2163)은 상기 제1 발광 구조물(2110)과 상기 제2 발광 구조물(2120) 위에 배치될 수 있다.
예로서, 상기 제3 반사층(2163)은 상기 제1 반사층(2161)과 연결될 수 있다. 또한, 상기 제3 반사층(2163)은 상기 제2 반사층(2162)과 연결될 수 있다. 상기 제3 반사층(2163)은 상기 제1 반사층(2161)과 상기 제2 반사층(2162)에 물리적으로 직접 접촉되어 배치될 수 있다. 상기 제1 내지 제3 반사층(2161, 2162, 2163)은 서로 연결된 하나의 반사층으로 형성될 수도 있다.
상기 제1 반사층(2161)은 복수의 개구부를 포함할 수 있다. 상기 제1 반사층(2161)은 상기 기판(2105)의 상면에 수직한 방향인 제1 방향으로 관통하여 제공된 복수의 제1 개구부(h1)를 포함할 수 있다. 또한, 상기 제1 반사층(2161)은 상기 제1 방향으로 관통하여 제공된 복수의 제2 개구부(h2)를 포함할 수 있다.
상기 제2 반사층(2162)은 복수의 개구부를 포함할 수 있다. 상기 제2 반사층(2162)은 상기 기판(2105)의 상면에 수직한 제1 방향으로 관통하여 제공된 복수의 제3 개구부(h3)를 포함할 수 있다. 또한, 상기 제2 반사층(2162)은 상기 제1 방향으로 관통하여 제공된 복수의 제4 개구부(h4)를 포함할 수 있다.
상기 제3 반사층(2163)은 복수의 개구부를 포함할 수 있다. 상기 제3 반사층(2163)은 상기 기판(2105)의 상면에 수직한 제1 방향으로 관통하여 제공된 복수의 제5a 및 제5b 개구부(h5a, h5b)를 포함할 수 있다.
또한, 상기 제3 반사층(2163)은 상기 제1 방향으로 관통하여 제공된 복수의 제6a 및 제6b 개구부(h6a, h6b)를 포함할 수 있다. 또한, 상기 제3 반사층(2163)은 상기 제1 방향으로 관통하여 제공된 라인 개구부(TH1)를 포함할 수 있다.
상기 라인 개구부(TH1)는 상기 제1 방향에 수직한 제2 방향으로 연장되어 배치될 수 있다. 상기 라인 개구부(TH1)는 제1 발광 구조물(2110)과 제2 발광 구조물(2120) 사이에 배치되어 상기 제1 및 제2 발광 구조물(2110, 2120)을 전기적으로 직렬 연결 되도록 제1 발광 구조물(2110)의 제1 전극과 제2 발광 구조물(2120)의 제2 전극이 연결되도록 배치될 수 있다.
이 때, 상기 제1 전극의 면적이 상기 제2 전극의 면적보다 넓은 것이 직렬 연결되는 구조에서 전류 확산 및 전류 주입 특성 측면에서 유리할 수 있다. 따라서, 상기 라인 개구부(TH1)는 제1 발광 구조물(2110)의 제1 전극과 연결되어 제2 발광 구조물(2120)에 인접한 위치에 배치되고, 상기 라인 개구부(TH1)와 마주보는 제5b 개구부(h5b)의 면적보다 넓게 배치될 수 있다.
예로서, 상기 제3 반사층(2163)은, 도 23에 도시된 바와 같이, 라인 개구부(TH1)와 제5b 개구부(h5b)를 포함할 수 있다. 상기 라인 개구부(TH1)는 상기 제1 반도체층(2111)의 상면을 노출시킬 수 있다. 상기 제5b 개구부(h5b)는 상기 제4 반도체층(2123) 위에 배치된 상기 투광성 전극층(2230)의 상면을 노출시킬 수 있다.
실시 예에 의하면, 상기 제5b 개구부(h5b) 아래에 전류확산층(2220)이 더 배치될 수 있다. 상기 전류확산층(2220)은 상기 제4 반도체층(2123)과 상기 투광성 전극층(2230) 사이에 배치될 수 있다.
실시 예에 따른 상기 반사층(2160), 상기 투광성 전극층(2230), 상기 전류확산층(2220)의 배치 위치 및 형상에 대해서는 실시 예에 따른 발광소자 제조방법을 설명하면서 더 살펴 보기로 한다.
상기 반사층(2160)은 절연성 반사층으로 제공될 수 있다. 예로서, 상기 반사층(2160)은 DBR(Distributed Bragg Reflector)층으로 제공될 수 있다. 또한, 상기 반사층(2160)은 ODR(Omni Directional Reflector)층으로 제공될 수 있다. 또한, 상기 반사층(2160)은 DBR층과 ODR층이 적층되어 제공될 수도 있다.
실시 예에 따른 발광소자(2100)는, 도 22 및 도 23에 도시된 바와 같이, 제1 전극(2141), 제2 전극(2142), 연결전극(2143)을 포함할 수 있다.
실시 예에 의하면, 상기 제1 전극(2141)과 상기 제2 전극(2142)은 서로 이격되어 배치될 수 있다. 상기 연결전극(2143)은 상기 제1 전극(2141)과 상기 제2 전극(2142) 사이에 배치될 수 있다.
상기 제1 전극(2141)은 상기 제1 반사층(2161) 위에 배치될 수 있다. 상기 제1 전극(2141)의 일부 영역은 상기 제3 반사층(2163) 위에 배치될 수 있다.
상기 제1 전극(2141)은 상기 제2 반도체층(2113)에 전기적으로 연결될 수 있다. 상기 제1 전극(2141)은 상기 복수의 제1 개구부(h1)를 통해 상기 제2 반도체층(2113)에 전기적으로 연결될 수 있다. 상기 제1 전극(2141)은 상기 제1 발광 구조물(2110)이 제공된 영역에서 상기 복수의 제1 개구부(h1) 아래에 배치된 투광성 전극층(2230)에 직접 접촉되어 배치될 수 있다. 상기 제1 전극(2141)은 상기 제1 발광 구조물(2110)이 제공된 영역에서 상기 복수의 제1 개구부(h1)에 의하여 노출된 투광성 전극층(2230)의 상면에 직접 접촉되어 배치될 수 있다.
상기 제2 전극(2142)은 상기 제2 반사층(2162) 위에 배치될 수 있다. 상기 제2 전극(2142)의 일부 영역은 상기 제3 반사층(2163) 위에 배치될 수 있다.
상기 제2 전극(2142)은 상기 제3 반도체층(2121)에 전기적으로 연결될 수 있다. 상기 제2 전극(2142)은 상기 복수의 제4 개구부(h4)를 통해 상기 제3 반도체층(2121)에 전기적으로 연결될 수 있다. 상기 제2 전극(2142)은 상기 제2 발광 구조물(2120)이 제공된 영역에서 상기 복수의 제4 개구부(h4) 아래에 배치된 상기 제3 반도체층(2121)에 직접 접촉되어 배치될 수 있다. 상기 제2 전극(2142)은 상기 제2 발광 구조물(2120)이 제공된 영역에서 상기 복수의 제4 개구부(h4)에 의하여 노출된 상기 제3 반도체층(2121)의 상면에 직접 접촉되어 배치될 수 있다.
상기 연결전극(2143)은 상기 제3 반사층(2163) 위에 배치될 수 있다. 상기 연결전극(2143)의 일부 영역은 상기 제1 반사층(2161) 위에 배치될 수 있다. 상기 연결전극(2143)의 일부 영역은 상기 제2 반사층(2162) 위에 배치될 수 있다.
상기 연결전극(2143)은 상기 제1 반도체층(2111) 및 상기 제4 반도체층(2123)과 전기적으로 연결될 수 있다.
상기 연결전극(2143)은 상기 제1 반도체층(2111) 상에 배치된 제1 부분(2143a), 상기 제4 반도체층(2123) 상에 배치된 제2 부분(2143b), 및 상기 제1 부분(2143a)과 상기 제2 부분(2143b)을 연결하는 제3 부분(2143c)을 포함할 수 있다.
상기 연결전극(2143)은 상기 제1 발광 구조물(2110)이 제공된 영역 위에 배치된 상기 제1 부분(2143a)을 포함할 수 있다. 상기 연결전극(2143)은 상기 제2 발광 구조물(2120)이 제공된 영역 위에 배치된 제2 부분(2143b)을 포함할 수 있다. 상기 연결전극(2143)은 상기 제1 발광 구조물(2110)과 상기 제2 발광 구조물(2120)의 경계 영역 위에 배치된 상기 제3 부분(2143c)을 포함할 수 있다.
실시 예에 의하면, 상기 제1 부분(2143a)은 제1 전극부(2143aa)와 제2 전극부(2143ab)를 포함할 수 있다.
상기 제1 부분(2143a)은 상기 복수의 제2 개구부(h2), 상기 복수의 제6a 개구부(h6a), 상기 라인 개구부(TH1)를 통해 상기 제1 반도체층(2111)과 전기적으로 연결될 수 있다.
상기 제1 부분(2143a)의 상기 제2 전극부(2143ab)는, 상기 제1 발광 구조물(2110)이 제공된 영역에서, 상기 복수의 제2 개구부(h2)를 통해 상기 제1 반도체층(2111) 상면에 직접 접촉되어 제공될 수 있다.
상기 제1 부분(2143a)의 상기 제1 전극부(2143aa)는, 상기 제1 발광 구조물(2110)이 제공된 영역에서, 상기 복수의 제6a 개구부(h6a)를 통해 상기 제1 반도체층(2111) 상면에 직접 접촉되어 제공될 수 있다.
또한, 상기 제1 부분(2143a)의 상기 제1 전극부(2143aa)는, 상기 제1 발광 구조물(2110)이 제공된 영역에서, 상기 라인 개구부(TH1)를 통해 상기 제1 반도체층(2111) 상면에 직접 접촉되어 제공될 수 있다.
실시 예에 의하면, 상기 제2 부분(2143b)은 제3 전극부(2143ba)와 제4 전극부(2143bb)를 포함할 수 있다.
상기 제2 부분(2143b)은 상기 복수의 제3 개구부(h3), 상기 복수의 제5b 개구부(h5b)를 통해 상기 제4 반도체층(2123)과 전기적으로 연결될 수 있다.
상기 제2 부분(2143b)의 상기 제4 전극부(2143bb)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제3 개구부(h3)를 통해 상기 제4 반도체층(2123) 상면에 접하여 제공될 수 있다.
상기 제2 부분(2143b)의 상기 제4 전극부(2143bb)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제3 개구부(h3) 아래에 배치된 투광성 전극층(2230)에 직접 접촉되어 배치될 수 있다. 상기 제2 부분(2143b)의 상기 제4 전극부(2143bb)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제3 개구부(h3)에 의하여 노출된 투광성 전극층(2230)의 상면에 직접 접촉되어 배치될 수 있다.
상기 제2 부분(2143b)의 상기 제3 전극부(2143ba)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제5b 개구부(h5b)를 통해 상기 제4 반도체층(2123) 상면에 접하여 제공될 수 있다.
상기 제2 부분(2143b)의 상기 제3 전극부(2143ba)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제5b 개구부(h5b) 아래에 배치된 투광성 전극층(2230)에 직접 접촉되어 배치될 수 있다. 상기 제2 부분(2143b)의 상기 제3 전극부(2143ba)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제5b 개구부(h5b)에 의하여 노출된 투광성 전극층(2230)의 상면에 직접 접촉되어 배치될 수 있다.
실시 예에 의하면, 상기 연결전극(2143)의 상기 제3 부분(2143c)은 상기 제1 발광 구조물(2110)과 상기 제2 발광 구조물(2120) 사이의 경계 영역 위에 배치될 수 있다. 상기 연결전극(2143)의 상기 제3 부분(2143c)은 상기 제1 부분(2143a) 및 상기 제2 부분(2143b)과 전기적으로 연결될 수 있다.
실시 예에 따른 발광소자에 의하면, 상기 제1 전극(2141)은 상기 제2 반도체층(2113)에 전기적으로 연결될 수 있다. 상기 제2 전극(2142)은 상기 제3 반도체층(2121)에 전기적으로 연결될 수 있다. 또한, 상기 연결전극(2143)은 상기 제1 반도체층(2111)과 상기 제4 반도체층(2123)에 전기적으로 연결될 수 있다.
이에 따라, 실시 예에 의하면, 상기 제1 전극(2141)과 상기 제2 전극(2142)에 전원이 공급됨에 따라, 상기 제1 전극(2141), 상기 제2 반도체층(2113), 상기 제1 반도체층(2111), 상기 연결전극(2143), 상기 제4 반도체층(2123), 상기 제3 반도체층(2121), 상기 제2 전극(2142)이 전기적으로 직렬 연결될 수 있게 된다.
실시 예에 의하면, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적이 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 더 크게 제공될 수 있다.
상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적은, 상기 제1 발광 구조물(2110)이 제공된 영역에서, 상기 제1 전극부(2143ab)가 상기 복수의 제6a 개구부(h6a)를 통해 상기 제1 반도체층(2111) 상면에 직접 접촉된 면적과 상기 제1 전극부(2143ab)가 상기 라인 개구부(TH1)를 통해 상기 제1 반도체층(2111) 상면에 직접 접촉된 면적을 합한 면적에 대응될 수 있다.
또한, 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적은, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 제3 전극부(2143ba)가 상기 복수의 제5b 개구부(h5b) 아래에 배치된 투광성 전극층(2230)에 직접 접촉된 영역의 면적에 대응될 수 있다. 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적은, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 제3 전극부(2143ba)가 상기 복수의 제5b 개구부(h5b)에 의하여 노출된 투광성 전극층(2230)의 상면에 직접 접촉된 영역의 면적에 대응될 수 있다.
예로서, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적은 상기 기판(2105)의 하면 면적에 비하여 1.4% 이상이고 3.3% 이하의 크기로 제공될 수 있다. 또한, 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적은 상기 기판(2105)의 하면 면적에 비하여 0.7% 이상이고 3.0% 이하의 크기로 제공될 수 있다.
실시 예에 의하면, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적은 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 예로서 1.1 배 내지 2 배 범위에서 제공될 수 있다.
이와 같이, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적이 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 더 크게 제공됨으로써, 캐리어가 원활하게 확산될 수 있으며, 동작 전압이 상승되는 것이 방지될 수 있게 된다.
상기 제1 전극(2141), 상기 제2 전극(2142), 상기 연결전극(2143)은 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 상기 제1 전극(2141), 상기 제2 전극(2142), 상기 연결전극(2143)은 오믹 전극일 수 있다. 예를 들어, 상기 제1 전극(2141), 상기 제2 전극(2142), 상기 연결전극(2143)은 ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 이들 중 2개 이상의 물질의 합금일 수 있다.
실시 예에 따른 발광소자(2100)는, 도 23에 도시된 바와 같이, 보호층(2150)을 포함할 수 있다.
한편, 이해를 돕기 위해, 도 22를 도시함에 있어, 상기 보호층(2150) 아래에 배치된 상기 제1 전극(2141), 상기 제2 전극(2142), 상기 연결전극(2143), 상기 반사층(2160)의 배치 관계가 잘 나타날 수 있도록 상기 보호층(2150)은 도시되지 아니 하였다.
상기 보호층(2150)은 상기 제1 전극(2141), 상기 제2 전극(2142), 상기 연결전극(2143) 위에 배치될 수 있다.
상기 보호층(2150)은 상기 반사층(2160) 위에 배치될 수 있다. 상기 보호층(2150)은 상기 제1 반사층(2161), 상기 제2 반사층(2162), 상기 제3 반사층(2163) 위에 배치될 수 있다.
상기 보호층(2150)의 배치 위치 및 형상에 대해서는 실시 예에 따른 발광소자 제조방법을 설명하면서 더 살펴 보기로 한다.
예로서, 상기 보호층(2150)은 절연물질로 제공될 수 있다. 예를 들어, 상기 보호층(2150)은 SixOy, SiOxNy, SixNy, AlxOy 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.
실시 예에 따른 발광소자(2100)는, 도 22에 도시된 바와 같이, 상기 보호층(2150) 위에 배치된 제1 본딩부(2171)와 제2 본딩부(2172)를 포함할 수 있다.
상기 제1 본딩부(2171)는 상기 제1 반사층(2161) 위에 배치될 수 있다. 또한, 상기 제2 본딩부(2172)는 상기 제2 반사층(2162) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 제1 본딩부(2171)와 이격되어 배치될 수 있다.
상기 제1 본딩부(2171)는 상기 제1 전극(2141) 위에 배치될 수 있다. 상기 제1 본딩부(2171)는 상기 제1 전극(2141)에 전기적으로 연결될 수 있다.
상기 제1 본딩부(2171)는 상기 제1 발광 구조물(2110) 위에 배치될 수 있다. 상기 제1 본딩부(2171)는 상기 제2 반도체층(2113) 위에 배치될 수 있다.
상기 제1 본딩부(2171)는 상기 연결전극(2143) 위에 배치될 수 있다. 상기 제1 본딩부(2171)는 상기 연결전극(2143)의 제1 부분(2143a) 위에 배치될 수 있다. 상기 제1 본딩부(2171)는 상기 연결전극(2143)의 제2 전극부(2143ab) 위에 배치될 수 있다.
상기 제2 본딩부(2172)는 상기 제2 전극(2142) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 제2 전극(2142)에 전기적으로 연결될 수 있다.
상기 제2 본딩부(2172)는 상기 제2 발광 구조물(2120) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 제4 반도체층(2123) 위에 배치될 수 있다.
상기 제2 본딩부(2172)는 상기 연결전극(2143) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 연결전극(2143)의 제2 부분(2143b) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 연결전극(2143)의 제4 전극부(2143bb) 위에 배치될 수 있다.
실시 예에 의하면, 도 22에 도시된 바와 같이, 상기 연결전극(2143)은 상기 제1 반도체층(2111) 상에 배치된 제1 부분(2143a), 상기 제4 반도체층(2123) 상에 배치된 제2 부분(2143b), 및 상기 제1 부분(2143a)과 상기 제2 부분(2143b)을 연결하는 제3 부분(2143c)을 포함할 수 있다.
상기 연결전극(2143)의 상기 제1 부분(2143a)은 상기 기판(2105)의 상면과 수직한 제1 방향으로 상기 제1 본딩부(2171)와 중첩하지 않는 제1 전극부(2143aa)와 상기 제1 본딩부(2171)와 중첩하는 제2 전극부(2143ab)를 포함할 수 있다.
상기 연결전극(2143)의 상기 제2 부분(2143b)은 상기 제1 방향으로 상기 제2 본딩부(2172)와 중첩하지 않는 제3 전극부(2143ba)와 상기 제2 본딩부(2172)와 중첩하는 제4 전극부(2143bb)를 포함할 수 있다.
실시 예에 의하면, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적이 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 더 크게 제공될 수 있다.
예로서, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적은 상기 기판(2105)의 하면 면적에 비하여 1.4% 이상이고 3.3% 이하의 크기로 제공될 수 있다. 또한, 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적은 상기 기판(2105)의 하면 면적에 비하여 0.7% 이상이고 3.0% 이하의 크기로 제공될 수 있다.
실시 예에 의하면, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적은 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 예로서 1.1 배 내지 2 배 범위에서 제공될 수 있다.
상기 제1 전극부(2143ab)와 상기 제1 반도체층(2111)가 접하는 면적이 상기 제3 전극부(2143ba)와 상기 제4 반도체층(2123)이 접하는 면적에 비해 더 넓게 제공되는 것이 상기 제1 반도체층(2111)과 상기 제4 반도체층(2123)이 직렬 연결되는 구조에서 전류 확산 및 전류 주입 특성 측면에서 유리할 수 있다.
또한, 상기 제1 전극부(2143ab)와 상기 제1 반도체층(2111)이 접하는 면적이 상기 기판(2105)의 하면 면적에 비하여 1.4% 이상의 크기로 제공됨으로써, 상기 제1 반도체층(2111)에서의 전류 확산이 효율적으로 수행될 수 있다. 상기 제1 전극부(2143ab)와 상기 제1 반도체층(2111)이 접하는 면적이 상기 기판(2105)의 하면 면적에 비하여 3.3% 이하의 크기로 제공됨으로써, 상기 제1 전극부(2143ab)에 의하여 식각될 상기 제1 활성층(2112)의 면적을 조절하고 상기 제1 발광 구조물(2110)의 광 추출 효율이 향상될 수 있다.
상기 제3 전극부(2143ba)와 상기 제4 반도체층(2123)이 접하는 면적이 상기 기판(2105)의 하면 면적에 비하여 0.7% 이상의 크기로 제공됨으로써, 상기 제4 반도체층(213)에서의 전류 확산이 효율적으로 수행될 수 있다. 상기 제3 전극부(2143ba)와 상기 제4 반도체층(2123)이 접하는 면적이 상기 기판(2105)의 하면 면적에 비하여 3.0% 이하의 크기로 제공됨으로써, 상기 제3 전극부(2143ba)에서 흡수되어 손실되는 빛의 양을 줄이고 상기 제2 발광 구조물(2120)의 광 추출 효율이 향상될 수 있다.
실시 예에 의하면, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 전원이 인가됨에 따라, 상기 제1 및 제2 발광 구조물(2110, 2120)이 발광될 수 있게 된다.
상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 전원이 공급됨에 따라, 상기 제1 본딩부(2171), 상기 제1 전극(2141), 상기 제2 반도체층(2113), 상기 제1 반도체층(2111), 상기 연결전극(2143), 상기 제4 반도체층(2123), 상기 제3 반도체층(2121), 상기 제2 전극(2142), 상기 제2 본딩부(2172)가 전기적으로 직렬 연결될 수 있게 된다.
실시 예에 의하면, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이에 고전압이 인가될 수 있으며, 인가된 고전압이 상기 제1 전극(2141), 상기 연결전극(2143), 상기 제2 전극(2142)을 통하여 상기 제1 및 제2 발광 구조물(2110, 2120)에 분산되어 공급될 수 있게 된다.
이상에서 설명된 바와 같이, 실시 예에 따른 발광소자(2100)에 의하면, 상기 제1 본딩부(2171)와 상기 제1 전극(2141)이 복수의 영역에서 접촉될 수 있다. 또한, 상기 제2 본딩부(2172)와 상기 제2 전극(2142)이 복수의 영역에서 접촉될 수 있다. 이에 따라, 실시 예에 의하면, 복수의 영역을 통해 전원이 공급될 수 있으므로, 접촉 면적 증가 및 접촉 영역의 분산에 따라 전류 분산 효과가 발생되고 동작전압이 감소될 수 있는 장점이 있다.
또한, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 전원이 인가됨에 있어서, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적이 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 더 크게 제공됨으로써, 캐리어가 원활하게 확산될 수 있으며, 동작 전압이 상승되는 것이 방지될 수 있게 된다.
실시 예에 따른 발광소자는 플립칩 본딩 방식으로 외부 전원에 연결될 수 있다. 예로서, 발광소자 패키지를 제조함에 있어, 상기 제1 본딩부(2171)의 상부 면과 상기 제2 본딩부(2172)의 상부 면이 서브 마운트, 리드 프레임, 또는 회로기판 등에 부착되도록 배치될 수 있다.
실시 예에 따른 발광소자가 플립칩 본딩 방식으로 실장되어 발광소자 패키지로 구현되는 경우, 상기 제1 및 제2 발광 구조물(2110, 2120)에서 제공되는 빛은 상기 기판(2105)을 통하여 방출될 수 있다. 상기 제1 및 제2 발광 구조물(2110, 2120)에서 방출되는 빛은 상기 제1 내지 제3 반사층(2161, 2162, 2163)에서 반사되어 상기 기판(2105) 방향으로 방출될 수 있다.
또한, 실시 예에 따른 발광소자 및 발광소자 패키지에 의하면, 넓은 면적을 갖는 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)가 전원을 제공하는 회로기판에 직접 본딩될 수 있으므로 플립칩 본딩 공정이 쉽고 안정적으로 진행될 수 있다.
실시 예에 의하면, 상기 제1 반사층(2161)의 크기는 상기 제1 본딩부(2171)의 크기에 비하여 수 마이크로 미터 더 크게 제공될 수 있다. 예를 들어, 상기 제1 반사층(2161)의 면적은 상기 제1 본딩부(2171)의 면적을 완전히 덮을 수 있을 정도의 크기로 제공될 수 있다. 공정 오차를 고려할 때, 상기 제1 반사층(2161)의 한 변의 길이는 상기 제1 본딩부(2171)의 한 변의 길이에 비해 예로서 4 마이크로 미터 내지 10 마이크로 미터 정도 더 크게 제공될 수 있다.
또한, 상기 제2 반사층(2162)의 크기는 상기 제2 본딩부(2172)의 크기에 비하여 수 마이크로 미터 더 크게 제공될 수 있다. 예를 들어, 상기 제2 반사층(2162)의 면적은 상기 제2 본딩부(2172)의 면적을 완전히 덮을 수 있을 정도의 크기로 제공될 수 있다. 공정 오차를 고려할 때, 상기 제2 반사층(2162)의 한 변의 길이는 상기 제2 본딩부(2172)의 한 변의 길이에 비해 예로서 4 마이크로 미터 내지 10 마이크로 미터 정도 더 크게 제공될 수 있다.
실시 예에 의하면, 상기 제1 반사층(2161)과 상기 제2 반사층(2162)에 의하여, 상기 제1 및 제2 발광 구조물(2110, 2120)로부터 방출되는 빛이 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 입사되지 않고 반사될 수 있게 된다. 이에 따라, 실시 예에 의하면, 상기 제1 및 제2 발광 구조물(2110, 2120)에서 생성되어 방출되는 빛이 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 입사되어 손실되는 것을 최소화할 수 있다.
또한, 실시 예에 따른 발광소자(2100)에 의하면, 상기 제3 반사층(2163)이 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이에 배치되므로, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이로 빛이 방출되는 것을 감소시킬 수 있다.
또한, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 최소 간격은 125 마이크로 미터에 비해 같거나 크게 제공될 수 있다. 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 최소 간격은 상기 발광소자(2100)가 실장 되는 패키지 몸체의 제1 전극패드와 제2 전극패드 간의 간격을 고려하여 선택될 수 있다.
예로서, 패키지 몸체의 제1 전극패드와 제2 전극패드 간의 최소 간격이 최소 125 마이크로 미터로 제공될 수 있으며, 최대 200 마이크로 미터로 제공될 수 있다. 이때, 공정 오차를 고려하면, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격은 예로서 125 마이크로 미터 이상이고 300 마이크로 미터 이하로 제공될 수 있다.
또한, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격이 125 마이크로 미터보다 크게 배치되어야, 발광소자의 제1 본딩부(2171)와 제2 본딩부(2172) 사이에서 단락이 발생하지 않을 수 있도록 최소 공간이 확보될 수 있고, 광추출효율을 향상시키기 위한 발광 면적을 확보할 수 있어 상기 발광소자(2100)의 광도(Po)가 증가될 수 있다.
또한, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격이 300 마이크로 미터 이하로 제공되어야 상기 발광소자 패키지의 제1 전극패드 및 제2 전극패드와 상기 발광소자의 제1 본딩부(2171) 및 제2 본딩부(2172)가 충분한 본딩력을 가지며 본딩될 수 있고, 상기 발광소자(2100)의 전기적 특성이 확보될 수 있다.
상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 최소 간격은 광학적 특성을 확보하기 위해 125 마이크로 미터보다 크게 배치되고, 전기적 특성과 본딩력에 의한 신뢰성을 확보하기 위해 300 마이크로 미터보다 작게 배치될 수 있다.
실시 예에서는 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격으로서, 125 마이크로 미터 이상 300 마이크로 이하를 예시하였다. 그러나, 이에 한정하지 않고, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격은, 발광소자 패키지의 전기적 특성 또는 신뢰성을 향상시키기 위해서 125 마이크로 미터보다 작게 배치될 수도 있고, 광학적 특성을 향상시키기 위해서 300 마이크로 미터보다 크게 배치될 수도 있다.
또한, 실시 예에 따른 발광소자(2100)에 의하면, 상기 제1 반사층(2161)이 상기 제1 전극(2141) 아래에 배치되며, 상기 제2 반사층(2162)이 상기 제2 전극(2142) 아래에 배치된다. 이에 따라, 상기 제1 반사층(2161)과 상기 제2 반사층(2162)은 상기 제1 및 제2 발광 구조물(2110, 2120)의 제1 및 제2 활성층(2112, 2122)에서 발광되는 빛을 반사시켜 제1 전극(2141)과 제2 전극(2142)에서 광 흡수가 발생되는 것을 최소화하여 광도(Po)를 향상시킬 수 있다.
예를 들어, 상기 제1 반사층(2161)과 상기 제2 반사층(2162)은 절연성 재료로 이루어지되, 활성층에서 방출된 빛의 반사를 위하여 반사율이 높은 재료, 예를 들면 DBR 구조를 이룰 수 있다.
상기 제1 반사층(2161)과 상기 제2 반사층(2162)은 굴절률이 다른 물질이 서로 반복하여 배치된 DBR 구조를 이룰 수 있다. 예를 들어, 상기 제1 반사층(2161)과 상기 제2 반사층(2162)은 TiO2, SiO2, Ta2O5, HfO2 중 적어도 하나 이상을 포함하는 단층 또는 적층 구조로 배치될 수 있다.
또한, 다른 실시 예에 의하면, 이에 한정하지 않고, 상기 제1 반사층(2161)과 상기 제2 반사층(2162)은 상기 제1 및 제2 활성층(2112, 2122)에서 발광하는 빛의 파장에 따라 상기 제1 및 제2 활성층(2112, 2122)에서 발광하는 빛에 대한 반사도를 조절할 수 있도록 자유롭게 선택될 수 있다.
또한, 다른 실시 예에 의하면, 상기 제1 반사층(2161)과 상기 제2 반사층(2162)은 ODR층으로 제공될 수도 있다. 또 다른 실시 예에 의하면, 상기 제1 반사층(2161)과 상기 제2 반사층(2162)은 DBR층과 ODR층이 적층된 일종의 하이브리드(hybrid) 형태로 제공될 수도 있다.
예를 들어, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)는 Au, AuTi 등으로 형성됨으로써 실장공장이 안정적으로 진행될 수 있다. 또한 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)는 Ti, Al, In, Ir, Ta, Pd, Co, Cr, Mg, Zn, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru, Rh, ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 등 중에서 하나 이상의 물질 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
앞에서 설명된 바와 같이, 실시 예에 따른 발광소자(2100)는 예를 들어 플립칩 본딩 방식으로 실장되어 발광소자 패키지 형태로 제공될 수 있다. 이때, 발광소자(2100)가 실장되는 패키지 몸체가 수지 등으로 제공되는 경우, 상기 발광소자(2100)의 하부 영역에서, 상기 발광소자(2100)로부터 방출되는 단파장의 강한 빛에 의하여 패키지 몸체가 변색되거나 균열이 발생될 수 있다.
그러나, 실시 예에 따른 발광소자(2100)에 의하면 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)가 배치된 영역 사이로 빛이 방출되는 것을 감소시킬 수 있으므로, 상기 발광소자(2100)의 하부 영역에 배치된 패키지 몸체가 변색되거나 균열되는 것을 방지할 수 있다.
그러면, 첨부된 도면을 참조하여 실시 예에 따른 발광소자 제조방법을 설명하기로 한다. 실시 예에 따른 발광소자 제조방법을 설명함에 있어, 도 22 및 도 23을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
먼저, 실시 예에 따른 발광소자 제조방법에 의하면, 도 24a 및 도 24b에 도시된 바와 같이, 기판(2105) 위에 발광 구조물이 형성될 수 있다.
도 24a는 실시 예에 따른 발광소자 제조방법에 따라 형성된 발광 구조물의 형상을 나타낸 평면도이고, 도 24b는 도 24a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
실시 예에 의하면, 상기 기판(2105) 위에 발광 구조물이 형성될 수 있다. 예로서, 상기 기판(2105) 위에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층이 형성될 수 있다.
또한, 실시 예에 의하면, 상기 발광 구조물 위에 전류확산층(2220)이 형성될 수 있다. 상기 전류확산층(2220)은 상기 제2 도전형 반도체층 위에 형성될 수 있다. 상기 전류확산층(2220)은 복수로 제공될 수 있으며 서로 이격되어 제공될 수 있다.
예로서, 상기 전류확산층(2220)은 산화물 또는 질화물 등으로 제공될 수 있다.
다음으로, 도 25a 및 도 25b에 도시된 바와 같이, 투광성 전극층(2230)이 형성될 수 있다.
도 25a는 실시 예에 따른 발광소자 제조방법에 따라 형성된 투광성 전극층의 형상을 나타낸 평면도이고, 도 25b는 도 25a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
실시 예에 의하면, 상기 발광 구조물 위에 상기 투광성 전극층(2230)이 형성되고 메사 식각이 수행될 수 있다. 상기 제2 도전형 반도체층(103) 위에 상기 투광성 전극층(2230)이 형성될 수 있으며, 상기 제1 도전형 반도체층을 노출시키는 메사 식각 공정이 수행될 수 있다.
실시 예에 의하면, 메사 식각 공정을 통하여 상기 제1 도전형 반도체층의 일부 영역이 노출되도록 형성될 수 있다. 상기 메사 식각 공정에 의하여 상기 제1 도전형 반도체층의 일부 영역을 노출시키는 복수의 메사 리세스(M)가 형성될 수 있다. 또한, 상기 메사 식각 공정에 의하여 상기 발광 구조물이 제1 발광 구조물(2110)과 제2 발광 구조물(2120)로 분리되는 메사 리세스 라인(ML)이 형성될 수 있다.
상기 제1 발광 구조물(2110)은 제1 도전형의 제1 반도체층(2111), 제1 활성층(2112), 제2 도전형의 제2 반도체층(2113)을 포함할 수 있다. 또한, 상기 제2 발광 구조물(2120)은 제1 도전형의 제3 반도체층(2121), 제2 활성층(2122), 제2 도전형의 제4 반도체층(2123)을 포함할 수 있다.
실시 예에 의하면, 상기 복수의 메사 리세스(M) 영역에서 상기 제1 반도체층(2111)의 상면 또는 상기 제3 반도체층(2121)의 상면이 노출될 수 있다. 또한, 상기 메사 리세스 라인(ML) 영역에서 상기 제1 반도체층(2111)과 상기 제3 반도체층(2121)의 경계 영역이 노출될 수 있다.
예로서, 상기 메사 리세스(M)는 복수의 원 형상으로 제공될 수 있다. 상기 메사 리세스(M)는 원 형상뿐만 아니라, 타원형 또는 다각형 등의 다양한 형상으로 제공될 수도 있다.
또한, 상기 메사 리세스 라인(ML)은 소정의 폭을 갖는 라인 형상으로 형성될 수 있다. 예로서, 상기 메사 리세스 라인(ML)은 영역에 따라 서로 다른 폭을 갖도록 형성될 수도 있다.
실시 예에 의하면, 상기 제2 도전형 반도체층 위에 상기 투광성 전극층(2230)이 형성될 수 있다. 상기 투광성 전극층(2230)은 상기 메사 리세스(M)에 대응되는 영역에 제공된 복수의 개구부를 포함할 수 있다.
또한, 상기 투광성 전극층(2230)은 상기 메사 리세스 라인(ML)에 대응되는 영역에 제공된 라인 형상의 개구부를 포함할 수 있다.
다음으로, 도 26a 및 도 26b에 도시된 바와 같이, 아이솔레이션 공정이 수행될 수 있다.
도 26a는 실시 예에 따른 발광소자 제조방법에 따라 아이솔레이션 공정이 수행되는 마스크의 형상을 나타낸 평면도이고, 도 26b는 도 26a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
실시 예에 의하면, 상기 제1 발광 구조물(2110)과 상기 제2 발광 구조물(2120)을 분리시키는 아이솔레이션 공정이 수행될 수 있다.
상기 아이솔레이션 공정에 의하여 상기 제1 발광 구조물(2110)과 상기 제2 발광 구조물(2120)을 분리시키는 아이솔레이션 라인(IL)이 형성될 수 있다. 상기 아이솔레이션 라인(IL)이 형성된 영역에서 상기 기판(2105)의 상면이 노출될 수 있다.
상기 제1 발광 구조물(2110)과 상기 제2 발광 구조물(2120)이 전기적으로 분리될 수 있다. 상기 제1 반도체층(2111)과 상기 제3 반도체층(2121)이 서로 분리되어 제공될 수 있다. 상기 제1 반도체층(2111)과 상기 제3 반도체층(2121)이 서로 전기적으로 분리될 수 있다.
다음으로, 도 27a 및 도 27b에 도시된 바와 같이, 반사층(2160)이 형성될 수 있다.
도 27a는 실시 예에 따른 발광소자 제조방법에 따라 형성된 반사층의 형상을 나타낸 평면도이고, 도 27b는 도 27a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
상기 반사층(2160)은 제1 반사층(2161), 제2 반사층(2162), 제3 반사층(2163)을 포함할 수 있다. 상기 반사층(2160)은 상기 투광성 전극층(2230) 위에 배치될 수 있다. 상기 반사층(2160)은 상기 제1 발광 구조물(2110)과 상기 제2 발광 구조물(2120) 위에 배치될 수 있다.
상기 제1 반사층(2161)과 상기 제2 반사층(2162)은 서로 이격되어 배치될 수 있다. 상기 제3 반사층(2163)은 상기 제1 반사층(2161)과 상기 제2 반사층(2162) 사이에 배치될 수 있다. 상기 제1 내지 제3 반사층(2161, 2162, 2163)은 서로 연결된 하나의 층으로 형성될 수도 있다.
상기 제1 반사층(2161)은 복수의 개구부를 포함할 수 있다. 상기 제1 반사층(2161)은 상기 기판(2105)의 상면에 수직한 제1 방향에서 상기 전류확산층(2220)과 중첩되는 복수의 제1 개구부(h1)를 포함할 수 있다. 또한, 상기 제1 반사층(2161)은 상기 제1 방향에서 상기 복수의 메사 리세스(M)와 중첩되는 복수의 제2 개구부(h2)를 포함할 수 있다.
상기 복수의 제1 개구부(h1)를 통해 상기 전류확산층(2220) 위에 배치된 투광성 전극층(2230)이 노출될 수 있다. 상기 복수의 제2 개구부(h2)를 통해 상기 제1 발광 구조물(2110)의 상기 제1 반도체층(2111)의 상면이 노출될 수 있다.
예를 들어, 상기 복수의 제1 개구부(h1)는 상기 기판(2105)의 장축 방향을 따라 복수의 라인 형상으로 배열되어 제공될 수 있다. 또한, 상기 복수의 제2 개구부(h2)는 상기 기판(2105)의 장축 방향을 따라 복수의 라인 형상으로 배열되어 제공될 수 있다. 상기 복수의 제1 개구부(h1)와 상기 복수의 제2 개구부(h2)는 상기 기판(2105)의 단축 방향에서 서로 순차적으로 배열되어 제공될 수 있다.
상기 제2 반사층(2162)은 복수의 개구부를 포함할 수 있다. 상기 제2 반사층(2162)은 상기 기판(2105)의 상면에 수직한 제1 방향에서 상기 전류확산층(2220)과 중첩되는 복수의 제3 개구부(h3)를 포함할 수 있다. 또한, 상기 제2 반사층(2162)은 상기 제1 방향에서 상기 복수의 메사 리세스(M)와 중첩되는 복수의 제4 개구부(h4)를 포함할 수 있다.
상기 복수의 제3 개구부(h3)를 통해 상기 전류확산층(2220) 위에 배치된 투광성 전극층(2230)이 노출될 수 있다. 상기 복수의 제4 개구부(h4)를 통해 상기 제2 발광 구조물(2120)의 상기 제3 반도체층(2121)의 상면이 노출될 수 있다.
예를 들어, 상기 복수의 제3 개구부(h3)는 상기 기판(2105)의 장축 방향을 따라 복수의 라인 형상으로 배열되어 제공될 수 있다. 또한, 상기 복수의 제4 개구부(h4)는 상기 기판(2105)의 장축 방향을 따라 복수의 라인 형상으로 배열되어 제공될 수 있다. 상기 복수의 제3 개구부(h3)와 상기 복수의 제4 개구부(h4)는 상기 기판(2105)의 단축 방향에서 서로 순차적으로 배열되어 제공될 수 있다.
상기 제3 반사층(2163)은 복수의 개구부를 포함할 수 있다. 상기 제3 반사층(2163)은 상기 기판(2105)의 상면에 수직한 제1 방향에서 상기 전류확산층(2220)과 중첩되는 복수의 제5 개구부(h5)를 포함할 수 있다.
상기 복수의 제5 개구부(h5)는 상기 제1 발광 구조물(2110)이 제공된 영역에서 상기 전류확산층(2220) 위에 배치된 투광성 전극층(2230)을 노출시키는 복수의 제5a 개구부(h5a)를 포함할 수 있다. 또한, 상기 복수의 제5 개구부(h5)는 상기 제2 발광 구조물(2120)이 제공된 영역에서 상기 전류확산층(2220) 위에 배치된 투광성 전극층(2230)을 노출시키는 복수의 제5b 개구부(h5b)를 포함할 수 있다.
또한, 상기 제3 반사층(2163)은 상기 제1 방향에서 상기 복수의 메사 리세스(M)와 중첩되는 복수의 제6 개구부(h6)를 포함할 수 있다. 또한, 상기 제3 반사층(2163)은 상기 제1 방향에서 상기 메사 리세스 라인(ML)과 중첩되는 라인 개구부(TH1)를 포함할 수 있다.
상기 복수의 제6 개구부(h6)는 상기 제1 발광 구조물(2110)의 상기 제1 반도체층(2111)의 상면을 노출시키는 복수의 제6a 개구부(h6a)를 포함할 수 있다. 또한, 상기 복수의 제6 개구부(h6)는 상기 제2 발광 구조물(2120)의 상기 제3 반도체층(2121)의 상면을 노출시키는 복수의 제6b 개구부(h6b)를 포함할 수 있다. 상기 라인 개구부(TH1)는 상기 제1 발광 구조물(2110)의 상기 제1 반도체층(2111)의 상면을 노출시킬 수 있다.
예를 들어, 상기 복수의 제5 개구부(h5)는 상기 기판(2105)의 단축 방향을 따라 복수의 라인 형상으로 배열되어 제공될 수 있다. 또한, 상기 복수의 제6 개구부(h6)는 상기 기판(2105)의 단축 방향을 따라 복수의 라인 형상으로 배열되어 제공될 수 있다. 상기 복수의 제5 개구부(h5)와 상기 복수의 제6 개구부(h6)는 상기 기판(2105)의 장축 방향에서 서로 순차적으로 배열되어 제공될 수 있다.
또한, 상기 라인 개구부(TH1)는 상기 기판(2105)의 단축 방향을 따라 라인 형상으로 제공될 수 있다. 상기 라인 개구부(TH1)의 면적은 상기 복수의 제5 개구부(h5)를 이루는 하나의 개구부의 면적에 비해 더 크게 제공될 수 있다.
예를 들어, 상기 라인 개구부(TH1)의 면적은 상기 복수의 제5 개구부(h5)를 이루는 하나의 개구부의 면적에 비해 5 배 이상으로 더 크게 제공될 수 있다. 상기 라인 개구부(TH1)의 면적은 상기 복수의 제5 개구부(h5)를 이루는 하나의 개구부의 면적에 비해 9 배 이상으로 더 크게 제공될 수 있다.
상기 라인 개구부(TH1)의 면적의 크기에 따른 효과는 뒤에서 더 살펴 보기로 한다.
이어서, 도 28a 및 도 28b에 도시된 바와 같이, 제1 전극(2141), 제2 전극(2142), 연결전극(2143)이 형성될 수 있다.
도 28a는 실시 예에 따른 발광소자 제조방법에 따라 형성된 제1 전극, 제2 전극, 연결전극의 형상을 나타낸 평면도이고, 도 28b는 도 28a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
실시 예에 의하면, 상기 제1 전극(2141)과 상기 제2 전극(2142)은 서로 이격되어 배치될 수 있다. 상기 연결전극(2143)은 상기 제1 전극(2141)과 상기 제2 전극(2142) 사이에 배치될 수 있다.
상기 제1 전극(2141)은 상기 제1 반사층(2161) 위에 배치될 수 있다. 상기 제1 전극(2141)의 일부 영역은 상기 제3 반사층(2163) 위에 배치될 수 있다.
상기 제1 전극(2141)은 상기 제2 반도체층(2113)에 전기적으로 연결될 수 있다. 상기 제1 전극(2141)은 상기 복수의 제1 개구부(h1)를 통해 상기 제2 반도체층(2113)에 전기적으로 연결될 수 있다. 상기 제1 전극(2141)은 상기 제1 발광 구조물(2110)이 제공된 영역에서 상기 복수의 제1 개구부(h1) 아래에 배치된 투광성 전극층(2230)에 직접 접촉되어 배치될 수 있다. 상기 제1 전극(2141)은 상기 제1 발광 구조물(2110)이 제공된 영역에서 상기 복수의 제1 개구부(h1)에 의하여 노출된 투광성 전극층(2230)의 상면에 직접 접촉되어 배치될 수 있다.
상기 제2 전극(2142)은 상기 제2 반사층(2162) 위에 배치될 수 있다. 상기 제2 전극(2142)의 일부 영역은 상기 제3 반사층(2163) 위에 배치될 수 있다.
상기 제2 전극(2142)은 상기 제3 반도체층(2121)에 전기적으로 연결될 수 있다. 상기 제2 전극(2142)은 상기 복수의 제4 개구부(h4)를 통해 상기 제3 반도체층(2121)에 전기적으로 연결될 수 있다. 상기 제2 전극(2142)은 상기 제2 발광 구조물(2120)이 제공된 영역에서 상기 복수의 제4 개구부(h4) 아래에 배치된 상기 제3 반도체층(2121)에 직접 접촉되어 배치될 수 있다. 상기 제2 전극(2142)은 상기 제2 발광 구조물(2120)이 제공된 영역에서 상기 복수의 제4 개구부(h4)에 의하여 노출된 상기 제3 반도체층(2121)의 상면에 직접 접촉되어 배치될 수 있다.
상기 연결전극(2143)은 상기 제3 반사층(2163) 위에 배치될 수 있다. 상기 연결전극(2143)의 일부 영역은 상기 제1 반사층(2161) 위에 배치될 수 있다. 상기 연결전극(2143)의 일부 영역은 상기 제2 반사층(2162) 위에 배치될 수 있다.
상기 연결전극(2143)은 상기 제1 반도체층(2111) 및 상기 제4 반도체층(2123)과 전기적으로 연결될 수 있다.
상기 연결전극(2143)은 상기 제1 반도체층(2111) 상에 배치된 제1 부분(2143a), 상기 제4 반도체층(2123) 상에 배치된 제2 부분(2143b), 및 상기 제1 부분(2143a)과 상기 제2 부분(2143b)을 연결하는 제3 부분(2143c)을 포함할 수 있다.
상기 연결전극(2143)은 상기 제1 발광 구조물(2110)이 제공된 영역 위에 배치된 상기 제1 부분(2143a)을 포함할 수 있다. 상기 연결전극(2143)은 상기 제2 발광 구조물(2120)이 제공된 영역 위에 배치된 제2 부분(2143b)을 포함할 수 있다. 상기 연결전극(2143)은 상기 제1 발광 구조물(2110)이 제공된 영역 위에 일부가 배치되고 상기 제2 발광 구조물(2120)이 제공된 영역 위에 일부가 배치된 상기 제3 부분(2143c)을 포함할 수 있다. 또한, 상기 제3 부분(2143c)의 일부 영역은 상기 제1 발광 구조물(2110)과 상기 제2 발광 구조물(2120)의 경계 영역 위에 배치될 수 있다.
실시 예에 의하면, 상기 제1 부분(2143a)은 제1 전극부(2143aa)와 제2 전극부(2143ab)를 포함할 수 있다.
상기 제1 부분(2143a)은 상기 복수의 제2 개구부(h2), 상기 복수의 제6a 개구부(h6a), 상기 라인 개구부(TH1)를 통해 상기 제1 반도체층(2111)과 전기적으로 연결될 수 있다.
상기 제1 부분(2143a)의 상기 제2 전극부(2143ab)는, 상기 제1 발광 구조물(2110)이 제공된 영역에서, 상기 복수의 제2 개구부(h2)를 통해 상기 제1 반도체층(2111) 상면에 직접 접촉되어 제공될 수 있다.
상기 제1 부분(2143a)의 상기 제1 전극부(2143aa)는, 상기 제1 발광 구조물(2110)이 제공된 영역에서, 상기 복수의 제6a 개구부(h6a)를 통해 상기 제1 반도체층(2111) 상면에 직접 접촉되어 제공될 수 있다.
또한, 상기 제1 부분(2143a)의 상기 제1 전극부(2143aa)는, 상기 제1 발광 구조물(2110)이 제공된 영역에서, 상기 라인 개구부(TH1)를 통해 상기 제1 반도체층(2111) 상면에 직접 접촉되어 제공될 수 있다.
실시 예에 의하면, 상기 제2 부분(2143b)은 제3 전극부(2143ba)와 제4 전극부(2143bb)를 포함할 수 있다.
상기 제2 부분(2143b)은 상기 복수의 제3 개구부(h3), 상기 복수의 제5b 개구부(h5b)를 통해 상기 제4 반도체층(2123)과 전기적으로 연결될 수 있다.
상기 제2 부분(2143b)의 상기 제4 전극부(2143bb)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제3 개구부(h3)를 통해 상기 제4 반도체층(2123) 상면에 접하여 제공될 수 있다.
상기 제2 부분(2143b)의 상기 제4 전극부(2143bb)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제3 개구부(h3) 아래에 배치된 투광성 전극층(2230)에 직접 접촉되어 배치될 수 있다. 상기 제2 부분(2143b)의 상기 제4 전극부(2143bb)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제3 개구부(h3)에 의하여 노출된 투광성 전극층(2230)의 상면에 직접 접촉되어 배치될 수 있다.
상기 제2 부분(2143b)의 상기 제3 전극부(2143ba)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제5b 개구부(h5b)를 통해 상기 제4 반도체층(2123) 상면에 접하여 제공될 수 있다.
상기 제2 부분(2143b)의 상기 제3 전극부(2143ba)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제5b 개구부(h5b) 아래에 배치된 투광성 전극층(2230)에 직접 접촉되어 배치될 수 있다. 상기 제2 부분(2143b)의 상기 제3 전극부(2143ba)는, 상기 제2 발광 구조물(2120)이 제공된 영역에서, 상기 복수의 제5b 개구부(h5b)에 의하여 노출된 투광성 전극층(2230)의 상면에 직접 접촉되어 배치될 수 있다.
실시 예에 의하면, 상기 연결전극(2143)의 상기 제3 부분(2143c)은 상기 제1 발광 구조물(2110)과 상기 제2 발광 구조물(2120) 사이의 경계 영역 위에 배치될 수 있다. 상기 연결전극(2143)의 상기 제3 부분(2143c)은 상기 제1 부분(2143a) 및 상기 제2 부분(2143b)과 전기적으로 연결될 수 있다.
실시 예에 따른 발광소자에 의하면, 상기 제1 전극(2141)은 상기 제2 반도체층(2113)에 전기적으로 연결될 수 있다. 상기 제2 전극(2142)은 상기 제3 반도체층(2121)에 전기적으로 연결될 수 있다. 또한, 상기 연결전극(2143)은 상기 제1 반도체층(2111)과 상기 제4 반도체층(2123)에 전기적으로 연결될 수 있다.
이에 따라, 실시 예에 의하면, 상기 제1 전극(2141)과 상기 제2 전극(2142)에 전원이 공급됨에 따라, 상기 제1 전극(2141), 상기 제2 반도체층(2113), 상기 제1 반도체층(2111), 상기 연결전극(2143), 상기 제4 반도체층(2123), 상기 제3 반도체층(2121), 상기 제2 전극(2142)이 전기적으로 직렬 연결될 수 있게 된다.
다음으로, 도 29a 및 도 29b에 도시된 바와 같이, 보호층(2150)이 형성될 수 있다.
도 29a는 실시 예에 따른 발광소자 제조방법에 따라 형성된 보호층의 형상을 나타낸 평면도이고, 도 29b는 도 29a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
상기 보호층(2150)은 상기 제1 전극(2141)과 상기 제2 전극(2142) 위에 배치될 수 있다. 상기 보호층(2150)은 상기 연결전극(2143) 위에 배치될 수 있다. 상기 보호층(2150)은 상기 반사층(2160) 위에 배치될 수 있다.
상기 보호층(2150)은 상기 제1 전극(2141)의 상면을 노출시키는 제1 컨택부(c1)를 포함할 수 있다. 상기 보호층(2150)은 상기 제1 전극(2141)의 상면을 노출시키는 복수의 제1 컨택부(c1)를 포함할 수 있다. 상기 복수의 제1 컨택부(c1)는 상기 제1 반사층(2161)이 배치된 영역 위에 제공될 수 있다.
상기 보호층(2150)은 상기 제2 전극(2142)의 상면을 노출시키는 제2 컨택부(c2)를 포함할 수 있다. 상기 보호층(2150)은 상기 제2 전극(2142)의 복수의 상면을 노출시키는 복수의 제2 컨택부(c2)를 포함할 수 있다. 상기 제2 컨택부(c2)는 상기 제2 반사층(2162)이 배치된 영역 위에 제공될 수 있다.
이어서, 도 30a 및 도 30b에 도시된 바와 같이, 제1 본딩부(2171)와 제2 본딩부(2172)가 형성될 수 있다.
도 30a는 실시 예에 따른 발광소자 제조방법에 따라 형성된 제1 및 제2 본딩부의 형상을 나타낸 평면도이고, 도 30b는 도 30a에 도시된 단위 공정이 수행된 결과물을 나타낸 평면도이다.
실시 예에 의하면, 도 30a에 도시된 형상으로 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)가 형성될 수 있다. 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)는 상기 보호층(2150) 위에 배치될 수 있다.
상기 제1 본딩부(2171)는 상기 제1 반사층(2161) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 제2 반사층(2162) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 제1 본딩부(2171)와 이격되어 배치될 수 있다.
상기 제1 본딩부(2171)는 상기 제1 전극(2141) 위에 배치될 수 있다. 상기 제1 본딩부(2171)는 상기 제1 전극(2141)에 전기적으로 연결될 수 있다.
상기 제1 본딩부(2171)는 상기 보호층(2150)에 제공된 상기 제1 컨택부(c1)를 통하여 상기 제1 전극(2141)에 전기적으로 연결될 수 있다. 상기 제1 본딩부(2171)는 상기 보호층(2150)에 제공된 상기 제1 컨택부(c1)를 통하여 상기 제1 전극(2141)의 상면에 직접 접촉되어 배치될 수 있다.
상기 제1 본딩부(2171)는 상기 제1 발광 구조물(2110) 위에 배치될 수 있다. 상기 제1 본딩부(2171)는 상기 제2 반도체층(2113) 위에 배치될 수 있다.
상기 제1 본딩부(2171)는 상기 연결전극(2143) 위에 배치될 수 있다. 상기 제1 본딩부(2171)는 상기 연결전극(2143)의 제1 부분(2143a) 위에 배치될 수 있다. 상기 제1 본딩부(2171)는 상기 연결전극(2143)의 제2 전극부(2143ab) 위에 배치될 수 있다.
상기 제2 본딩부(2172)는 상기 제2 전극(2142) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 제2 전극(2142)에 전기적으로 연결될 수 있다.
상기 제2 본딩부(2172)는 상기 제2 발광 구조물(2120) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 제4 반도체층(2123) 위에 배치될 수 있다.
상기 제2 본딩부(2172)는 상기 보호층(2150)에 제공된 상기 제2 컨택부(c2)를 통하여 상기 제2 전극(2142)에 전기적으로 연결될 수 있다. 상기 제2 본딩부(2172)는 상기 보호층(2150)에 제공된 상기 제2 컨택부(c2)를 통하여 상기 제2 전극(2142)의 상면에 직접 접촉되어 배치될 수 있다.
상기 제2 본딩부(2172)는 상기 연결전극(2143) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 연결전극(2143)의 제2 부분(2143b) 위에 배치될 수 있다. 상기 제2 본딩부(2172)는 상기 연결전극(2143)의 제4 전극부(2143bb) 위에 배치될 수 있다.
실시 예에 의하면, 상기 연결전극(2143)은 상기 제1 반도체층(2111) 상에 배치된 제1 부분(2143a), 상기 제4 반도체층(2123) 상에 배치된 제2 부분(2143b), 및 상기 제1 부분(2143a)과 상기 제2 부분(2143b)을 연결하는 제3 부분(2143c)을 포함할 수 있다.
상기 연결전극(2143)의 상기 제1 부분(2143a)은 상기 기판(2105)의 상면과 수직한 제1 방향으로 상기 제1 본딩부(2171)와 중첩하지 않는 제1 전극부(2143aa)와 상기 제1 본딩부(2171)와 중첩하는 제2 전극부(2143ab)를 포함할 수 있다.
상기 연결전극(2143)의 상기 제2 부분(2143b)은 상기 제1 방향으로 상기 제2 본딩부(2172)와 중첩하지 않는 제3 전극부(2143ba)와 상기 제2 본딩부(2172)와 중첩하는 제4 전극부(2143bb)를 포함할 수 있다.
실시 예에 의하면, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적이 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 더 크게 제공될 수 있다.
예로서, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적은 상기 기판(2105)의 하면 면적에 비하여 1.4% 이상이고 3.3% 이하의 크기로 제공될 수 있다. 또한, 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적은 상기 기판(2105)의 하면 면적에 비하여 0.7% 이상이고 3.0% 이하의 크기로 제공될 수 있다.
실시 예에 의하면, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적은 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 예로서 1.1 배 내지 2 배 범위에서 제공될 수 있다.
이와 같이, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적이 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 더 크게 제공됨으로써, 캐리어가 원활하게 확산될 수 있으며, 동작 전압이 상승되는 것이 방지될 수 있게 된다.
실시 예에 의하면, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 전원이 인가됨에 따라, 상기 제1 및 제2 발광 구조물(2110, 2120)이 발광될 수 있게 된다.
상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 전원이 공급됨에 따라, 상기 제1 본딩부(2171), 상기 제1 전극(2141), 상기 제2 반도체층(2113), 상기 제1 반도체층(2111), 상기 연결전극(2143), 상기 제4 반도체층(2123), 상기 제3 반도체층(2121), 상기 제2 전극(2142), 상기 제2 본딩부(2172)가 전기적으로 직렬 연결될 수 있게 된다.
실시 예에 의하면, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이에 고전압이 인가될 수 있으며, 인가된 고전압이 상기 제1 전극(2141), 상기 연결전극(2143), 상기 제2 전극(2142)을 통하여 상기 제1 및 제2 발광 구조물(2110, 2120)에 분산되어 공급될 수 있게 된다.
이상에서 설명된 바와 같이, 실시 예에 따른 발광소자(2100)에 의하면, 상기 제1 본딩부(2171)와 상기 제1 전극(2141)이 복수의 영역에서 접촉될 수 있다. 또한, 상기 제2 본딩부(2172)와 상기 제2 전극(2142)이 복수의 영역에서 접촉될 수 있다. 이에 따라, 실시 예에 의하면, 복수의 영역을 통해 전원이 공급될 수 있으므로, 접촉 면적 증가 및 접촉 영역의 분산에 따라 전류 분산 효과가 발생되고 동작전압이 감소될 수 있는 장점이 있다.
또한, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 전원이 인가됨에 있어서, 상기 제1 전극부(2143ab)가 상기 제1 반도체층(2111)과 접하는 면적이 상기 제3 전극부(2143ba)가 상기 제4 반도체층(2123)과 접하는 면적에 비해 더 크게 제공됨으로써, 캐리어가 원활하게 확산될 수 있으며, 동작 전압이 상승되는 것이 방지될 수 있게 된다.
실시 예에 따른 발광소자는 플립칩 본딩 방식으로 외부 전원에 연결될 수 있다. 예로서, 발광소자 패키지를 제조함에 있어, 상기 제1 본딩부(2171)의 상부 면과 상기 제2 본딩부(2172)의 상부 면이 서브 마운트, 리드 프레임, 또는 회로기판 등에 부착되도록 배치될 수 있다.
실시 예에 따른 발광소자가 플립칩 본딩 방식으로 실장되어 발광소자 패키지로 구현되는 경우, 상기 제1 및 제2 발광 구조물(2110, 2120)에서 제공되는 빛은 상기 기판(2105)을 통하여 방출될 수 있다. 상기 제1 및 제2 발광 구조물(2110, 2120)에서 방출되는 빛은 상기 제1 내지 제3 반사층(2161, 2162, 2163)에서 반사되어 상기 기판(2105) 방향으로 방출될 수 있다.
또한, 상기 제1 및 제2 발광 구조물(2110, 2120)에서 방출되는 빛은 상기 제1 및 제2 발광 구조물(2110, 2120)의 측면 방향으로도 방출될 수 있다.
또한, 실시 예에 따른 발광소자 및 발광소자 패키지에 의하면, 넓은 면적을 갖는 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)가 전원을 제공하는 회로기판에 직접 본딩될 수 있으므로 플립칩 본딩 공정이 쉽고 안정적으로 진행될 수 있다.
실시 예에 의하면, 상기 제1 반사층(2161)의 크기는 상기 제1 본딩부(2171)의 크기에 비하여 수 마이크로 미터 더 크게 제공될 수 있다. 예를 들어, 상기 제1 반사층(2161)의 면적은 상기 제1 본딩부(2171)의 면적을 완전히 덮을 수 있을 정도의 크기로 제공될 수 있다. 공정 오차를 고려할 때, 상기 제1 반사층(2161)의 한 변의 길이는 상기 제1 본딩부(2171)의 한 변의 길이에 비해 예로서 4 마이크로 미터 내지 10 마이크로 미터 정도 더 크게 제공될 수 있다.
또한, 상기 제2 반사층(2162)의 크기는 상기 제2 본딩부(2172)의 크기에 비하여 수 마이크로 미터 더 크게 제공될 수 있다. 예를 들어, 상기 제2 반사층(2162)의 면적은 상기 제2 본딩부(2172)의 면적을 완전히 덮을 수 있을 정도의 크기로 제공될 수 있다. 공정 오차를 고려할 때, 상기 제2 반사층(2162)의 한 변의 길이는 상기 제2 본딩부(2172)의 한 변의 길이에 비해 예로서 4 마이크로 미터 내지 10 마이크로 미터 정도 더 크게 제공될 수 있다.
실시 예에 의하면, 상기 제1 반사층(2161)과 상기 제2 반사층(2162)에 의하여, 상기 제1 및 제2 발광 구조물(2110, 2120)로부터 방출되는 빛이 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 입사되지 않고 반사될 수 있게 된다. 이에 따라, 실시 예에 의하면, 상기 제1 및 제2 발광 구조물(2110, 2120)에서 생성되어 방출되는 빛이 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172)에 입사되어 손실되는 것을 최소화할 수 있다.
또한, 실시 예에 따른 발광소자(2100)에 의하면, 상기 제3 반사층(2163)이 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이에 배치되므로, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이로 빛이 방출되는 것을 감소시킬 수 있다.
또한, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 최소 간격은 125 마이크로 미터에 비해 같거나 크게 제공될 수 있다. 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 최소 간격은 상기 발광소자(2100)가 실장 되는 패키지 몸체의 제1 전극패드와 제2 전극패드 간의 간격을 고려하여 선택될 수 있다.
예로서, 패키지 몸체의 제1 전극패드와 제2 전극패드 간의 최소 간격이 최소 125 마이크로 미터로 제공될 수 있으며, 최대 200 마이크로 미터로 제공될 수 있다. 이때, 공정 오차를 고려하면, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격은 예로서 125 마이크로 미터 이상이고 300 마이크로 미터 이하로 제공될 수 있다.
또한, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격이 125 마이크로 미터보다 크게 배치되어야, 발광소자의 제1 본딩부(2171)와 제2 본딩부(2172) 사이에서 단락이 발생하지 않을 수 있도록 최소 공간이 확보될 수 있고, 광추출효율을 향상시키기 위한 발광 면적을 확보할 수 있어 상기 발광소자(2100)의 광도(Po)가 증가될 수 있다.
또한, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격이 300 마이크로 미터 이하로 제공되어야 상기 발광소자 패키지의 제1 전극패드 및 제2 전극패드와 상기 발광소자의 제1 본딩부(2171) 및 제2 본딩부(2172)가 충분한 본딩력을 가지며 본딩될 수 있고, 상기 발광소자(2100)의 전기적 특성이 확보될 수 있다.
상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 최소 간격은 광학적 특성을 확보하기 위해 125 마이크로 미터보다 크게 배치되고, 전기적 특성과 본딩력에 의한 신뢰성을 확보하기 위해 300 마이크로 미터보다 작게 배치될 수 있다.
실시 예에서는 광학적 특성과 전기적 특성 및 본딩력에 의한 신뢰성을 확보하기 위해 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격으로서, 125 마이크로 미터 이상 300 마이크로 이하를 예시하였다. 그러나, 이에 한정하지 않고, 상기 제1 본딩부(2171)와 상기 제2 본딩부(2172) 사이의 간격은, 발광소자 패키지의 전기적 특성 또는 신뢰성을 본 실시 예보다 더 향상시키기 위해서 125 마이크로 미터보다 작게 배치될 수도 있고, 광학적 특성을 본 실시 예보다 더 향상시키기 위해서 300 마이크로 미터보다 크게 배치될 수도 있다.
실시 예에 의하면, 상기 제1 반사층(2161)과 상기 제2 반사층(2162)에 의하여, 상기 제1 및 제2 발광 구조물(2110, 2120)로부터 방출되는 빛이 상기 제1 전극(2141)과 상기 제2 전극(2142)에 입사되지 않고 반사될 수 있게 된다. 이에 따라, 실시 예에 의하면, 상기 제1 및 제2 발광 구조물(2110, 2120)에서 생성되어 방출되는 빛이 상기 제1 전극(2141)과 상기 제2 전극(2142)에 입사되어 손실되는 것을 최소화할 수 있다.
한편, 이상에서 설명된 실시 예에 따른 발광소자는 하나의 기판에 2 개의 발광 구조물이 직렬 연결된 구조를 기준으로 설명되었다. 그러나, 다른 실시 예에 따른 발광소자는 하나의 기판에 3개 이상의 발광 구조물이 서로 직렬 연결된 구조로 제공될 수도 있다.
예로서, 도 31에 도시된 발광소자는 하나의 기판 위에 3개의 발광 구조물이 직렬 연결된 예를 나타낸 것이다. 도 31은 본 발명의 실시 예에 따른 발광소자 패키지에 적용된 발광소자의 또 다른 예를 나타낸 도면이다.
도 31을 참조하여 실시 예에 따른 발광소자를 설명함에 있어, 이상에서 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 발광소자는, 도 31에 도시된 바와 같이, 제1 발광 구조물(3110), 제2 발광 구조물(3120), 제3 발광 구조물(3130)을 포함할 수 있다.
상기 제1 발광 구조물(3110)과 상기 제2 발광 구조물(3120)은 제1 아이솔레이션 라인(IL11)에 의하여 서로 이격되어 배치될 수 있다. 또한, 상기 제2 발광 구조물(3120)과 상기 제3 발광 구조물(3130)은 제2 아이솔레이션 라인(IL12)에 의하여 서로 이격되어 배치될 수 있다.
상기 제1 발광 구조물(3110)과 상기 제2 발광 구조물(3120) 사이에 제1 라인 개구부(TH11)가 제공될 수 있다. 상기 제1 라인 개구부(TH11)를 통하여 상기 제1 발광 구조물(3110)의 하부 반도체층이 노출될 수 있다.
상기 제1 라인 개구부(TH11)에 제공된 제1 연결전극을 통하여 상기 제1 발광 구조물(3110)의 하부 반도체층과 상기 제2 발광 구조물(3120)의 상부 반도체층이 전기적으로 연결될 수 있다.
상기 제2 발광 구조물(3120)과 상기 제3 발광 구조물(3130) 사이에 제2 라인 개구부(TH12)가 제공될 수 있다. 상기 제2 라인 개구부(TH12)를 통하여 상기 제2 발광 구조물(3120)의 하부 반도체층이 노출될 수 있다.
상기 제2 라인 개구부(TH12)에 제공된 제2 연결전극을 통하여 상기 제2 발광 구조물(3120)의 하부 반도체층과 상기 제3 발광 구조물(3130)의 상부 반도체층이 전기적으로 연결될 수 있다.
실시 예에 의하면, 상기 제1 발광 구조물(3110) 위에 제1 본딩부(3171)가 배치될 수 있고, 상기 제3 발광 구조물(3130) 위에 제2 본딩부(3172)가 배치될 수 있다. 상기 제1 본딩부(3171)는 상기 제1 발광 구조물(3110)의 상부 반도체층에 전기적으로 연결될 수 있다. 또한, 상기 제2 본딩부(3172)는 상기 제3 발광 구조물(3130)의 하부 반도체층에 전기적으로 연결될 수 있다.
실시 예에 따른 발광소자의 상기 제1 본딩부(3171)와 상기 제2 본딩부(3172)에 전원이 공급됨에 따라, 상기 제1 본딩부(3171), 상기 제1 발광 구조물(3110)의 상부 반도체층, 상기 제1 발광 구조물(3110)의 하부 반도체층, 상기 제1 연결전극, 상기 제2 발광 구조물(3120)의 상부 반도체층, 상기 제2 발광 구조물(3120)의 하부 반도체층, 상기 제2 연결 전극, 상기 제3 발광 구조물(3130)의 상부 반도체층, 상기 제3 발광 구조물(3130)의 하부 반도체층, 상기 제2 본딩부(3172)가 전기적으로 직렬 연결될 수 있다.
또한, 실시 예에 따르면 발광 소자의 제1 본딩부와 제2 본딩부 사이에는 서로 이격된 복수의 발광 구조물이 배치될 수 있다. 본 실시 예에서는 2개 및 3개의 발광 구조물을 포함하고 있으나, 이에 한정하지 않고 필요에 따라 더 많은 수의 발광 구조물이 배치될 수 있고, 발광 구조물 상에 배치되는 구조는 본 실시 예를 참고하여 적용할 수 있다.
이에 따라, 실시 예에 따른 발광소자에 의하면 고전압을 공급하여 광출력을 향상시키고 동작 전압을 감소시킬 수 있는 장점이 있다.
한편, 도 1 내지 도 21을 참조하여 설명된 실시 예에 따른 발광소자 패키지는 광원 장치에 적용될 수 있다.
또한, 광원 장치는 산업 분야에 따라 표시 장치, 조명 장치, 헤드 램프 등을 포함할 수 있다.
광원 장치의 예로, 표시 장치는 바텀 커버와, 바텀 커버 위에 배치되는 반사판과, 광을 방출하며 발광 소자를 포함하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다. 또한, 표시 장치는 컬러 필터를 포함하지 않고, 적색(Red), 녹색(Gren), 청색(Blue) 광을 방출하는 발광 소자가 각각 배치되는 구조를 이룰 수도 있다.
광원 장치의 또 다른 예로, 헤드 램프는 기판 상에 배치되는 발광소자 패키지를 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
광원 장치의 다른 예인 조명 장치는 커버, 광원 모듈, 방열체, 전원 제공부, 내부 케이스, 소켓을 포함할 수 있다. 또한, 실시 예에 따른 광원 장치는 부재와 홀더 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시 예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 특허청구범위에서 설정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.
110 패키지 몸체 113 제1 패키지 몸체
117 제2 패키지 몸체 120 발광소자
121 제1 본딩부 122 제2 본딩부
123 발광 구조물 124 기판
130 제1 수지 140 제2 수지
160 접착층 310 회로기판
311 제1 패드 312 제2 패드
313 지지기판 321 제1 도전층
322 제2 도전층 R 리세스
TH1 제1 개구부 TH2 제2 개구부

Claims (10)

  1. 제1 및 제2 개구부를 포함하는 제1 패키지 몸체;
    상기 제1 패키지 몸체 상에 배치되고, 제3 개구부를 포함하는 제2 패키지 몸체;
    상기 제3 개구부 내에 배치되는 발광소자;
    상기 제1 패키지 몸체의 상면과 상기 발광소자 사이에 배치된 제1 수지; 및
    상기 제3 개구부 내에 배치되는 제2 수지;
    를 포함하고,
    상기 제1 패키지 몸체의 상면은 상기 제2 패키지 몸체의 하면과 결합되고,
    상기 제1 패키지 몸체는 상면에서 하면으로 오목한 리세스를 포함하고,
    상기 제1 수지는 상기 리세스에 배치되고,
    상기 제1 수지와 상기 제2 수지는 서로 다른 물질을 포함하고,
    상기 제1 수지는 상기 발광소자 및 상기 제2 수지와 접촉하는 발광소자 패키지.
  2. 제1항에 있어서,
    상기 제1 패키지 몸체와 상기 제2 패키지 몸체 중에서 적어도 하나는 파장 변환 물질을 포함하는 발광소자 패키지.
  3. 제1항에 있어서,
    상기 제1 패키지 몸체와 상기 제2 패키지 몸체 중에서 적어도 하나는 투명 수지로 구성된 발광소자 패키지.
  4. 제1항에 있어서,
    상기 제1 패키지 몸체와 상기 제2 패키지 몸체 중에서 적어도 하나는 반사성 수지로 구성된 발광소자 패키지.
  5. 제1항에 있어서,
    상기 제1 패키지 몸체와 상기 제2 패키지 몸체는 서로 다른 물질을 포함하는 발광소자 패키지.
  6. 제1항에 있어서,
    상기 제1 패키지 몸체와 상기 제2 패키지 몸체는 PPA, PCT, EMC, SMC, PI 중에서 선택된 서로 다른 물질을 포함하고,
    상기 제1 패키지 몸체는 반사 물질을 포함하고 상기 제2 패키지 몸체는 파장 변환 물질을 포함하는 발광소자 패키지.
  7. 제1항에 있어서,
    상기 제1 패키지 몸체와 상기 제2 패키지 몸체는 PPA, PCT, EMC, SMC, PI 중에서 선택된 서로 다른 물질을 포함하고,
    상기 제1 패키지 몸체는 파장 변환 물질을 포함하고 상기 제2 패키지 몸체는 반사 물질을 포함하는 발광소자 패키지.
  8. 제1항에 있어서,
    상기 제1 패키지 몸체와 상기 제2 패키지 몸체는 PPA, PCT, EMC, SMC, PI 중에서 선택된 서로 다른 물질을 포함하고,
    상기 제1 패키지 몸체는 투명 수지로 구성되고, 상기 제2 패키지 몸체는 파장 변환 물질 또는 반사 물질 중에서 적어도 하나를 포함하는 발광소자 패키지.
  9. 제1항에 있어서,
    상기 제1 패키지 몸체와 상기 제2 패키지 몸체 사이에 배치된 접착층을 포함하는 발광소자 패키지.
  10. 제1항에 있어서,
    상기 발광소자는 상기 제1 개구부 상에 배치된 제1 본딩부와 상기 제2 개구부 상에 배치된 제2 본딩부를 포함하고,
    상기 리세스는 상기 제1 및 제2 개구부 둘레에 폐루프 형상으로 제공되고,
    상기 발광소자의 상부 방향에서 보았을 때, 상기 발광소자의 크기가 상기 리세스에 의하여 제공된 폐루프 면적에 비해 더 크게 제공된 발광소자 패키지.
KR1020170118981A 2017-09-15 2017-09-15 발광소자 패키지 KR102392013B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170118981A KR102392013B1 (ko) 2017-09-15 2017-09-15 발광소자 패키지
US16/646,623 US11373973B2 (en) 2017-09-15 2018-09-14 Light emitting device package
PCT/KR2018/010827 WO2019054793A1 (ko) 2017-09-15 2018-09-14 발광소자 패키지
KR1020220050577A KR102537684B1 (ko) 2017-09-15 2022-04-25 발광소자 패키지
US17/824,204 US11837570B2 (en) 2017-09-15 2022-05-25 Light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170118981A KR102392013B1 (ko) 2017-09-15 2017-09-15 발광소자 패키지

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220050577A Division KR102537684B1 (ko) 2017-09-15 2022-04-25 발광소자 패키지

Publications (2)

Publication Number Publication Date
KR20190031089A true KR20190031089A (ko) 2019-03-25
KR102392013B1 KR102392013B1 (ko) 2022-04-28

Family

ID=65722848

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170118981A KR102392013B1 (ko) 2017-09-15 2017-09-15 발광소자 패키지
KR1020220050577A KR102537684B1 (ko) 2017-09-15 2022-04-25 발광소자 패키지

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220050577A KR102537684B1 (ko) 2017-09-15 2022-04-25 발광소자 패키지

Country Status (3)

Country Link
US (2) US11373973B2 (ko)
KR (2) KR102392013B1 (ko)
WO (1) WO2019054793A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220157875A (ko) * 2021-05-21 2022-11-29 에이유 오프트로닉스 코퍼레이션 디스플레이 디바이스 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019211550A1 (de) * 2019-08-01 2021-02-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Gehäuse für ein strahlungsemittierendes bauelement, verfahren zur herstellung eines strahlungsemittierenden bauelements und strahlungsemittierendes bauelement
US11101419B2 (en) * 2019-11-04 2021-08-24 Shenzhen Yong Yu Photoelectric Co, Ltd Package structure of light-emitting diode and method for packaging light-emitting diode
CN113363367A (zh) 2020-03-06 2021-09-07 隆达电子股份有限公司 发光二极管结构
CN112782889B (zh) * 2021-02-10 2022-03-08 Tcl华星光电技术有限公司 背光模组及其制作方法、液晶显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120056164A (ko) * 2010-11-24 2012-06-01 삼성엘이디 주식회사 발광 소자 패키지
KR20140061797A (ko) * 2012-11-14 2014-05-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006112039A1 (ja) * 2005-04-01 2008-11-27 松下電器産業株式会社 表面実装型光半導体装置およびその製造方法
US7719099B2 (en) * 2005-10-21 2010-05-18 Advanced Optoelectronic Technology Inc. Package structure for solid-state lighting devices and method of fabricating the same
US8044412B2 (en) * 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
JP4828248B2 (ja) 2006-02-16 2011-11-30 新光電気工業株式会社 発光装置及びその製造方法
JP5139347B2 (ja) * 2009-02-18 2013-02-06 新光電気工業株式会社 電子部品装置及びその製造方法
KR20170091167A (ko) * 2010-02-09 2017-08-08 니치아 카가쿠 고교 가부시키가이샤 발광 장치
JP5759790B2 (ja) * 2010-06-07 2015-08-05 株式会社東芝 半導体発光装置の製造方法
US9704793B2 (en) * 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
KR20130014197A (ko) 2011-07-29 2013-02-07 엘지이노텍 주식회사 발광소자 패키지 및 조명 장치
KR102031967B1 (ko) * 2013-05-07 2019-10-14 엘지이노텍 주식회사 발광 소자 패키지
US9997685B2 (en) * 2013-09-05 2018-06-12 Panasonic Intellectual Property Management Co., Ltd. Light-emitting device
KR20150141337A (ko) 2014-06-10 2015-12-18 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
US9922963B2 (en) * 2015-09-18 2018-03-20 Genesis Photonics Inc. Light-emitting device
KR102517779B1 (ko) * 2016-02-18 2023-04-03 삼성전자주식회사 리드 프레임 및 이를 포함하는 반도체 패키지, 반도체 패키지의 제조 방법
KR102473399B1 (ko) * 2017-06-26 2022-12-02 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
US10497846B2 (en) * 2017-07-11 2019-12-03 Lg Innotek Co., Ltd. Light emitting device package
TWI790249B (zh) * 2017-07-13 2023-01-21 大陸商蘇州樂琻半導體有限公司 發光裝置及發光裝置封裝
US10497827B2 (en) * 2017-07-21 2019-12-03 Lg Innotek Co., Ltd. Light emitting device package
KR102385940B1 (ko) * 2017-09-01 2022-04-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
JP2020533778A (ja) * 2017-09-12 2020-11-19 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
KR102401826B1 (ko) * 2017-09-15 2022-05-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 이를 포함하는 조명장치
KR102401825B1 (ko) * 2017-09-15 2022-05-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
KR102379733B1 (ko) * 2017-09-15 2022-03-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
US11322667B2 (en) * 2017-09-22 2022-05-03 Suzhou Lekin Semiconductor Co., Ltd. Light-emitting device package
US20200303596A1 (en) * 2017-09-22 2020-09-24 Lg Innotek Co., Ltd. Light-emitting device package and lighting module
KR102426118B1 (ko) * 2017-10-13 2022-07-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
US11355679B2 (en) * 2017-11-01 2022-06-07 Suzhou Lekin Semiconductor Co., Ltd. Light-emitting device package and lighting source device
KR102473424B1 (ko) * 2018-01-03 2022-12-02 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
KR102593358B1 (ko) * 2018-08-14 2023-10-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120056164A (ko) * 2010-11-24 2012-06-01 삼성엘이디 주식회사 발광 소자 패키지
KR20140061797A (ko) * 2012-11-14 2014-05-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220157875A (ko) * 2021-05-21 2022-11-29 에이유 오프트로닉스 코퍼레이션 디스플레이 디바이스 및 그 제조 방법
US12095019B2 (en) 2021-05-21 2024-09-17 Au Optronics Corporation Display device and method of fabricating thereof

Also Published As

Publication number Publication date
US20200227373A1 (en) 2020-07-16
KR20220058503A (ko) 2022-05-09
US11373973B2 (en) 2022-06-28
US11837570B2 (en) 2023-12-05
US20220293548A1 (en) 2022-09-15
KR102537684B1 (ko) 2023-05-30
KR102392013B1 (ko) 2022-04-28
WO2019054793A1 (ko) 2019-03-21

Similar Documents

Publication Publication Date Title
KR102401826B1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
JP6964345B2 (ja) 発光素子パッケージ及び光源装置
KR102537684B1 (ko) 발광소자 패키지
KR20190001188A (ko) 발광소자 패키지 및 광원 장치
KR102432214B1 (ko) 발광소자 패키지
US11205740B2 (en) Light emitting device package and lighting device including same
KR102393035B1 (ko) 발광소자 패키지
KR20190083042A (ko) 발광소자 패키지
KR102379733B1 (ko) 발광소자 패키지
KR20190086099A (ko) 발광소자 패키지
KR20190065011A (ko) 발광소자 패키지
KR20190031105A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102433841B1 (ko) 발광소자 패키지
KR102509064B1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
KR102393666B1 (ko) 발광소자 패키지
KR102369237B1 (ko) 발광소자 패키지 및 그 제조방법
KR102379834B1 (ko) 발광소자 패키지
KR102369245B1 (ko) 발광소자 패키지
KR20190087710A (ko) 발광소자 패키지
KR20190079076A (ko) 발광소자 패키지
KR20190010352A (ko) 발광소자 패키지 및 그 제조방법
KR20190078749A (ko) 발광소자 패키지
KR20190001384A (ko) 발광소자 패키지 및 광원 장치
KR20190025399A (ko) 발광소자 패키지
KR20190025400A (ko) 발광소자 패키지 및 광원장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant