KR20190000318A

KR20190000318A - 제스처 검출을 위한 시스템 및 방법

Info

Publication number: KR20190000318A
Application number: KR1020180071428A
Authority: KR
Inventors: 아힘 달만; 레인하르드-볼프강 정메이어; 사베리오 트로타
Original assignee: 인피니언 테크놀로지스 아게
Priority date: 2017-06-22
Filing date: 2018-06-21
Publication date: 2019-01-02
Also published as: KR102597743B1; CN109116313A; US10973058B2; US20200221509A1; US20180376509A1; US10602548B2; EP3418864B1; EP3418864A1

Abstract

일부 실시예에 따라, 방법이 제공된다. 이 방법은 애플리케이션 프로세서에서 사전 정의된 숫자 시퀀스(numeric sequence)에 액세스하는 단계를 포함한다. 이 방법은 센서 시스템의 센서로부터, 사전 결정된 반복횟수의 사전 정의된 숫자 시퀀스를 갖는 검증 시퀀스를 수신하는 단계를 더 포함한다. 이 방법은 검증 시퀀스를 사전 정의된 숫자 시퀀스와 상관시키는 단계를 더 포함한다. 이 방법은 사전 정의된 숫자 시퀀스와 검증 시퀀스 사이의 상관의 개수를 카운트하는 단계를 더 포함한다. 이 방법은 사전 결정된 반복횟수가 상관의 개수와 동일하지 않은 것에 응답하여, 센서 또는 애플리케이션 프로세서의 파라미터를 조정하는 단계를 더 포함한다.

Description

제스처 검출을 위한 시스템 및 방법{SYSTEM AND METHOD FOR GESTURE SENSING}

본 발명은 일반적으로 웨어러블 디바이스에 관한 것으로, 구체적으로는 제스처 검출을 위한 시스템 및 방법에 관한 것이다.

레이더 기반 제스처 검출 시스템은 컴퓨터, 스마트폰 또는 태블릿 컴퓨터와 같은 장치를 직접 제어하거나 차량, 건물 내 전자 시스템, 또는 가전 제품과 같은 원격 장치를 제어하기 위해 사용될 수 있는 입력 인터페이스이다. 예를 들어, 원격 장치가 자동차인 경우, 제스처 검출 시스템은 사람이 차 외부에서 자동차의 다양한 동작을 제어할 수 있게 한다. 제스처 검출은 자동차 분야(예컨대, 열쇠 없이 출입(keyless entry), 미디어 제어 등), 산업 분야(예컨대, 기계 제어), 사물 인터넷 분야(예컨대, 주방 기기, HVAC 제어 등) 등과 같은 많은 분야에 사용될 수 있다. 사용자는 손으로 하나 이상의 제스처를 만들어 제스처 검출 시스템과 상호 작용할 수 있다.

V 밴드와 같은 밀리미터 파(mm파) 주파수 대역에서의 응용은, 저비용 반도체 기술의 급속한 발전으로 인해 지난 몇 년간 상당한 관심을 받아 왔다. 다른 응용들 중에서도, 레이더 기반 제스처 검출 시스템은 mm파 기술을 사용하여 구현될 수 있다. mm파 스펙트럼은 보다 넓은 가용 대역폭을 가질 수 있으며, 이는 터치리스 사용자 상호 작용 응용에서 보다 양호한 거리 분해능을 허용할 수 있다.

일 실시예에 따르면, 센서 시스템을 검증하는 방법은, 애플리케이션 프로세서에서 사전 정의된 숫자 시퀀스(numeric sequence)에 액세스하는 단계와, 상기 센서 시스템의 센서로부터, 사전 결정된 반복횟수의 상기 사전 정의된 숫자 시퀀스를 갖는 검증 시퀀스를 수신하는 단계와, 상기 검증 시퀀스를 상기 사전 정의된 숫자 시퀀스와 상관시키는 단계와, 상기 사전 정의된 숫자 시퀀스와 상기 검증 시퀀스 사이의 상관의 개수를 카운트하는 단계와, 상기 사전 결정된 반복횟수가 상기 상관의 개수와 동일하지 않은 것에 응답하여, 상기 센서 또는 상기 애플리케이션 프로세서의 파라미터를 조정하는 단계를 포함한다.

본 발명 및 그 이점에 대한 보다 완전한 이해를 위해, 이제 첨부 도면과 관련한 다음의 설명을 참고한다.
도 1은 제스처 검출 시스템의 시스템도이다.
도 2는 제스처 검출 시스템의 RF 컴포넌트의 개략도이다.
도 3은 제스처 센서 장치의 처리 컴포넌트의 블록도이다.
도 4는 애플리케이션 프로세서의 처리 컴포넌트의 블록도이다.
도 5는 제스처 센서를 검증하는 방법의 흐름도이다.

본 개시의 실시예의 제조 및 사용은 하기에 상세히 논의한다. 그러나, 본 명세서에 개시된 개념은 다양한 특정 상황에서 실시될 수 있으며, 본 명세서에서 논의하는 특정 실시예는 단지 예시적인 것이며 청구항의 범위를 제한하는 것은 아니라는 것을 이해해야 한다. 또한, 첨부된 청구 범위에 의해 정의된 바와 같은 본 개시의 사상 및 범위를 벗어나지 않고 다양한 변경, 대체 및 변형이 이루어질 수 있음을 이해해야 한다.

몇몇 실시예에 따른 제스처 검출 시스템의 동작을 검증하기 위한 시스템 및 방법이 개시된다. 구체적으로, 제스처 검출 장치는 제스처 인식을 수행하기 위한 RF/베이스밴드 회로를 포함하며, 다른 디지털 컴포넌트들 중에서 제스처 검출 장치의 동작을 검증하는데 사용되는 난수 생성기를 포함한다. 난수 생성기는 사전 결정된 난수 또는 의사 난수 시퀀스를 생성한다. 난수 시퀀스는, 예를 들어, 선형 피드백 시프트 레지스터(linear feedback shift register)로 생성된다. 제스처 검출 장치의 샘플과 달리, 난수 시퀀스는 선험적으로 알려진 결정 신호(deterministic signal)이다. 검증은, 제스처 센서 장치에서 의사 난수 시퀀스를 생성한 다음, 검증을 위해 제스처 검출 장치에 결합된 애플리케이션 프로세서로 전송하는 것을 포함한다. 제스처 검출 장치에 결합된 애플리케이션 프로세서는 난수 시퀀스를 수신하고, 수신된 의사 난수 시퀀스가 소정의 시퀀스와 매칭되는지 여부를 판정한다. 다양한 실시예에서, 의사 랜덤 시퀀스가 전파되는 신호 경로는 제스처 검출 장치로부터 센서 샘플을 수신하는데 사용되는 것과 동일한 하드웨어, 펌웨어 및 소프트웨어 파이프라인(예컨대, 데이터 전송 파이프라인)을 사용한다. 무엇보다도, 데이터 전송 파이프라인의 검증은 하드웨어 장치의 적절한 동작을 검사하는 것과, 장치에서 실행되는 펌웨어 및/또는 소프트웨어의 적절한 동작을 검사하는 것과, 장치들 사이의 물리적 연결을 검사하는 것을 포함할 수 있다. 일부 실시예에서, 난수 시퀀스의 복사본은 애플리케이션 프로세서에 저장되고, 애플리케이션 프로세서는 수신된 시퀀스를 저장된 시퀀스와 비교한다. 숫자 시퀀스의 일치는 데이터 전송 파이프라인의 무결성을 나타내며, 불일치는 데이터 전송 파이프라인의 일부분이 데이터 전송에 부정적인 영향을 미치고 있음을 나타낼 수 있다. 알려진 시퀀스를 전송하면, 통상의 동작 중에 사전 정의된 값이 아닌 개별 센서 샘플을 검사하는 것에 비해, 데이터 전송 파이프라인에 대해 정보가 결정되도록 할 수 있다. 데이터 전송 파이프라인의 검증은 시작 또는 검증 시퀀스 중에 발생할 수 있으며, 검증은 애플리케이션 프로세서로 전송된 센서 샘플이 예상된 값임을 나타낸다. 데이터 전송 파이프라인의 하나 이상의 파라미터는 검증 실패에 응답하여 조정될 수 있다.

도 1은 제스처 검출 시스템(100)의 시스템도이며, 이것은 부분적으로 또는 전체적으로 사용자 장치로서 구현될 수 있다. 장치는 물리적으로 상호 작용하기 어려울 수 있기 때문에, 사용자는 터치리스 인터페이스를 통해 장치와 상호 작용할 수 있다. 예를 들어, 장치는 작은 터치 스크린을 갖고/또는 버튼이 없는 장치일 수 있다. 이러한 장치의 예로는 센서와 같은 사물 인터넷(IoT) 장치, 스마트 워치 또는 피트니스 장치와 같은 웨어러블 장치, 및/또는 스마트폰 또는 태블릿과 같은 사용자 장치를 포함할 수 있다.

제스처 검출 시스템(100)은 제스처 센서 장치(102) 및 애플리케이션 프로세서(104)(둘 다 이하에서 더 설명됨)의 두 구성 요소를 갖는다. 동작 중에, 타겟(106)의 위치 및 제스처가 제스처 검출 시스템(100)에 의해 검출될 수 있다. 예를 들어, 두 손가락이 서로 탭핑하는 제스처는 "버튼 누름"으로 해석될 수 있고, 또는 엄지와 손가락을 돌리는 제스처는 다이얼을 돌리는 것으로 해석될 수 있다. 타겟(106)은, 예를 들어 손이나 신체 등일 수 있다. 제스처 센서 장치(102)는 최대 검출 범위(R1)를 특징짓는 시야(108)를 갖는다. 시야(108) 내에서 이루어지는 제스처는 제스처 센서 장치(102)에 의해 검출될 수 있다. 일부 실시예에서, 제스처 검출 시스템(100)은, 시야(108) 내 타겟(106)의 상대 속도, 거리 및 위상이 측정되도록 디지털 빔포밍 홀로그래픽 레이더를 구현하기 위해 다수의 송신 및 수신 채널을 갖는, 주파수 변조 연속파(FMCW) 레이더 센서로서 구현되는 mm파 제스처 검출 시스템이다. 제스처 센서 장치(102) 및 애플리케이션 프로세서(104)는 별개의 장치일 수도 있고, 동일한 장치의 다른 구성 요소일 수도 있다. 일 실시예에서, 제스처 센서 장치(102) 및 애플리케이션 프로세서(104)는 동일한 집적 회로(IC) 다이의 일부로서 제조되거나 또는 동일한 반도체 기판 상에 형성된다.

제스처 센서 장치(102)는 3D 공간에서 타겟(106)을 검출하기 위한 근거리 무선 신호를 송신 및 수신한다. 제스처 센서 장치(102)는 입사 RF 신호("처프(chirp)"라고도 함)를 송신하고, 타깃(106)으로부터 입사 RF 신호의 반사인 RF 신호("에코(echo)"라고도 함)를 수신한다. 입사 RF 신호 및 반사 RF 신호로부터 비트(beat) 주파수가 결정된다. 비트 주파수 신호는 3D 공간에서 타겟(106)의 위치, 속도, 각도 등과 같은 정보를 결정하기 위해 사용될 수도 있다.

애플리케이션 프로세서(104)는 비트 주파수 신호를 획득하고 이를 평가하기 위해 하나 이상의 신호 처리 단계를 수행한다. 일 실시예에서, 애플리케이션 프로세서(104)는 제스처 센서 장치(102) 내의 아날로그-디지털 변환기(ADC)를 통해 비트 주파수 신호를 나타내는 베이스밴드 신호를 획득한다. 신호 처리 단계는 고속 푸리에 변환(FFT), 단시간 푸리에 변환(STFT), 타겟 분류, 기계 학습 등을 수행하는 것을 포함한다. 신호 처리 단계의 결과는 장치에서 동작을 결정하고 수행하는 데 사용된다. 근거리 제스처 인식에 대한 더 상세한 내용은, 발명의 명칭이 "RF System with an RFIC and Antenna System"인 미국 특허출원 제14/954,198호에 기술되어 있으며, 이 특허출원은 참고로 본 명세서에 통합된다. 비트 주파수 신호의 평가 결과에 따라서 사용자 장치 상에서 동작이 수행될 수 있다. 일부 실시예에서, 결과는 UI 입력으로 사용될 수 있다. 예를 들어, 미세한 손가락 움직임을 추적할 때 미세한 손가락 움직임의 방향과 속도는 UI에서의 문서 스크롤의 방향과 속도를 결정할 수 있다. 일부 실시예에서, 이들 결과는 사용자 장치상에서 애플리케이션을 열기 위해 사용된다.

도 2는 제스처 검출 시스템(100)의 RF 컴포넌트의 개략도이다. 도시된 바와 같이, 제스처 센서 장치(102)는 입사 RF 신호를 송신 안테나(202)를 통해 타겟(106)을 향해 송신하고, 타겟(106)으로부터 반사된 RF 신호를 수신 안테나(204)를 통해 수신한다. 제스처 센서 장치(102)는 송신 안테나(202)에 결합된 송신기 프론트 엔드(206) 및 수신 안테나(204)에 결합된 수신기 프론트 엔드(208)를 포함한다.

송신기 프론트 엔드(206)는 타겟(106)을 향하여 입사 RF 신호의 송신을 수행한다. 송신기 프론트 엔드(206)는 입사 RF 신호를 송신하기 위해 필터, 변조기 등을 포함한다. 2개의 송신기 프론트 엔드(206)가 도시되고 설명되지만, 제스처 센서 장치(102)는 여러 개의 송신기 프론트 엔드(206)를 가질 수 있다.

수신기 프론트 엔드(208)는 타겟(106)으로부터 반사된 RF 신호를 수신 및 처리한다. 수신기 프론트 엔드(208)는 반사된 RF 신호를 수신하기 위해 베이스밴드 필터, 복조기, 가변 이득 증폭기(VGA) 등을 포함한다. 하나의 수신기 프론트 엔드(208)가 도시되고 설명되지만, 제스처 센서 장치(102)는 여러 개의 수신기 프론트 엔드(208)를 가질 수 있음을 알아야 한다.

동작 중에, 송신기 프론트 엔드(206)는 입사 RF 신호를 송신하고, 수신기 프론트 엔드(208)는 반사된 RF 신호를 수신한다. 송신 및 수신은 레이더 회로(210)에 의해 제어될 수 있다. 수신된 반사된 RF 신호는 수신기 프론트 엔드(208)의 파이프라인에 통합된 장치로 필터링되고, 증폭되며 변환된다. 특히, 수신된 신호는 원래의 신호 주파수로부터 더 낮은 비트 주파수 신호를 나타내는 베이스밴드 신호로 하향 변환된다. 그 후, 베이스밴드 신호는 타겟(106)에 관한 정보를 결정하도록 애플리케이션 프로세서(104)에 제공된다.

송신 안테나(202) 및/또는 수신 안테나(204)는, 개별 안테나로 도시되었지만, 안테나의 어레이의 일부일 수도 있음을 알아야 한다. 또한, 송신 안테나(202) 및 수신 안테나(204)는 별개의 안테나 어레이일 수도 있고 동일한 안테나 어레이일 수도 있다. 동일한 안테나 어레이가 송신 및 수신 둘 다에 사용되는 실시예에서, 어레이 내의 안테나는 결합(coupling) 구조(도시되어 있지 않음)로 송신기 프론트 엔드(206) 및 수신기 프론트 엔드(208) 모두에 결합될 수 있다. 결합 구조는 랫-레이스 커플러(rat-race coupler), 윌킨슨 전력 분배기(Wilkinson power divider), 서큘레이터(circulator) 등과 같은 수동 구조 또는 스위치를 사용하여 구현될 수 있다. 송신 안테나(202) 및 수신 안테나(204)의 설계 및 동작에 관한 보다 상세한 설명은 본 명세서에 참고 문헌으로 포함된, 발명의 명칭이 "Radio Frequency System and Method for Wearable Device"인 미국 특허출원 제15/231,544 호에 기재되어 있으며, 따라서 이들의 동작에 대한 상세한 설명은 여기서 반복하지 않을 것이다.

일부 실시예에서, 제스처 센서 장치(102)의 RF 컴포넌트의 일부 또는 전부는 송신 안테나(202), 수신 안테나(204), 송신기 프론트 엔드(206), 수신기 프론트 엔드(208), 및/또는 레이더 회로(210)를 포함하는 패키지로 구현될 수 있다. 일부 실시예에서, 제스처 센서 장치(102)는 회로 기판 상에 배치된 하나 이상의 집적 회로로서 구현될 수 있으며, 송신 안테나(202) 및 수신 안테나(204)는 집적 회로에 인접한 회로 기판 상에 구현될 수 있다. 일부 실시예에서, 송신기 프론트 엔드(206), 수신기 프론트 엔드(208) 및 레이더 회로(210)는 동일한 레이더 프론트 엔드 IC 다이 상에 형성된다. 송신 안테나(202) 및 수신 안테나(204)는 레이더 프론트 엔드 IC 다이의 일부일 수도 있고, 레이더 프론트 엔드 IC 다이 위에 또는 그 인접부에 있는 별개의 안테나일 수도 있다. 레이더 프론트 엔드 IC 다이는 제스처 센서 장치(102)의 다양한 수동 또는 능동 소자의 라우팅 및/또는 구현을 위해 사용되는, 재배선 층(RDL)과 같은 도전 층을 더 포함할 수 있다. 일실시예에서, 송신 안테나(202) 및 수신 안테나(204)는 레이더 프론트 엔드 IC 다이의 RDL을 사용하여 구현될 수 있다.

도 3은 제스처 센서 장치(102)의 처리 컴포넌트의 블록도이다. 제스처 센서 장치(102)는, RF 신호를 송신하고 반사된 RF 신호를 수신하고, 수신된 신호를 필터링하며, 이를 디지털 포맷으로 변환하는 장치들을 통합하는 주문형 집적 회로(ASIC)와 같은 고도로 집적된 장치이다. 제스처 센서 장치(102) 내의 장치들 중 일부 또는 전부는 동일한 레이더 프론트 엔드 IC 다이의 일부로서 형성될 수 있다. 동작 중에, 제스처 센서 장치(102)는 애플리케이션 프로세서(104)에 의해 판독되는 디지털 센서 샘플을 출력한다. 디지털 센서 샘플은 제스처 센서 장치(102)에 의해 검출된 더 낮은(lower beat) 주파수 신호에 대응하는 베이스밴드 신호를 나타내고, 애플리케이션 프로세서(104)에 의해 처리될 준비가 되어 있다. 제스처 센서 장치(102)는 반사된 RF 신호를 평가하기 위한 통합 기능을 가지므로, 이에 의해 생성된 디지털 센서 샘플은 애플리케이션 프로세서에 의해 처리되거나 평가될 준비가 되어 있을 수 있다. 제스처 센서 장치(102)는 마스터 로직 유닛(302), RF/베이스밴드 장치(304), 디지털 인터페이스(306), ADC(308), 멀티플렉서(310), 선입 선출(FIFO) 메모리(312), 및 난수 생성기(314)를 포함하며, 이들의 조합은 레이더 회로(210)의 기능을 부분적으로 또는 전체적으로 구현할 수 있다.

마스터 로직 유닛(302)은 제스처 센서 장치(102)를 위한 메인 프로세싱 파이프라인이다. 이것은 시작 시퀀스를 수행하고, 제스처 센서 장치(102)를 캘리브레이션 및 제어하며, 타겟(106)으로부터 RF 신호를 판독하고, 센서 샘플을 생성하는 기능 유닛 및/또는 회로를 포함한다. 일부 실시예에서, 마스터 로직 유닛(302)은 유한 상태 기계이다. 일부 실시예에서, 마스터 로직 유닛(302)은 MCU 또는 마이크로 컨트롤러일 수 있다.

RF/베이스밴드 장치(304)는 송신 안테나(202), 수신 안테나(204), 송신기 프론트 엔드(206), 수신기 프론트 엔드(208) 및 레이더 회로(210)를 포함한다. RF/베이스밴드 장치(304)는 (위에서 논의한)레이더 프론트 엔드 IC 다이일 수 있다. 도시의 단순화를 위해 도 3에서는 단일 블록으로 도시되어 있지만, RF/베이스밴드 장치(304)는 많은 장치를 포함할 수 있고, 도 3에 도시된 다른 장치와 동일한 IC 상에 있을 수 있음을 이해해야 한다. 마스터 로직 유닛(302)은 RF/베이스밴드 장치(304)를 제어하여 이를 온/오프 스위칭한다.

디지털 인터페이스(306)는 제스처 센서 장치(102)에 대한 판독 값을 출력하고, 외부 장치가 제스처 센서 장치(102)와 상호 작용하도록 디지털 인터페이스를 제공한다. 제스처 센서 장치(102)로부터의 타겟 데이터는 디지털 인터페이스(306)를 통해 송신되어, 예컨대 애플리케이션 프로세서(104)에 의해 판독될 수 있다. 디지털 인터페이스(306)는 SPI(serial peripheral interface) 버스 또는 I²C(inter-integrated circuit) 인터페이스와 같은 직렬 인터페이스일 수 있다. 디지털 인터페이스(306)는 일반 드라이버 또는 펌웨어가 디지털 센서 샘플에 액세스하기 위해 애플리케이션 프로세서(104)에 의해 사용될 수 있도록 표준화된 인터페이스를 구현할 수 있다. 제스처 센서 장치(102)에 대한 동작 파라미터는 디지털 인터페이스(306)를 통해 수신될 수도 있다. 동작 파라미터는 디지털 인터페이스(306)에 대한 클록 속도, 샘플 버퍼링 레벨, 디지털 인터페이스(306)에 대한 인터페이스 구성 등을 포함할 수 있다.

ADC(308)는 RF/베이스밴드 장치(304)로부터의 베이스밴드 신호를 디지털 샘플로 변환한다. 디지털 센서 샘플은 더 낮은 주파수 신호에 대응하며, 베이스밴드 필터로 베이스밴드에 다운 혼합된 후 수신기 프론트 엔드(208)에 의해 수신된 신호 반사의 시간 영역 표현이다. 일부 실시예에서, RF/베이스밴드 장치(304)는 여러 개의 채널을 갖는다. 예를 들어, 도 2는 두 개의 송신 채널과 네 개의 수신 채널이 있는 RF/베이스밴드 장치를 보여준다. RF/베이스밴드 장치(304)의 각각의 수신 채널에 대해 ADC가 있을 수 있다. 각각의 수신 채널의 ADC(308)는 변환 후에 샘플에 프리픽스를 부가할 수 있다. 프리픽스는 샘플들을 생성한 RF/베이스밴드 장치(304)의 수신 채널을 나타낸다. ADC(308)의 샘플링 레이트는 마스터 로직 유닛(302)에 의해 제어되고, ADC(308)는 마스터 로직 유닛(302) 및/또는 애플리케이션 프로세서(104)로부터의 트리거 신호에 응답하여 샘플의 수집을 시작하거나 중지할 수 있다.

멀티플렉서(310)는 ADC(308)에 결합되고, 수신 채널들 중 하나를 선택하는데 사용된다. 선택된 수신 채널의 ADC(308)로부터의 샘플은 선택된 ADC(308)의 출력을 FIFO 메모리(312)로 라우팅함으로써 디지털 인터페이스(306)를 통해 전송되도록 큐잉된다. 멀티플렉서(310)의 입력들 중 적어도 하나는 또한 난수 생성기(314)로부터의 값이 디지털 인터페이스(306)를 통해 전송될 수 있도록 난수 생성기(314)(후술됨)의 출력부에 결합된다. 마스터 로직 유닛(302)은 멀티플렉서(310)의 선택된 채널을 제어할 수 있다.

FIFO 메모리(312)는 선택된 ADC(308)로부터의 센서 값을 저장하고, 센서 판독 값을 버퍼링하는데 사용될 수 있다. FIFO 메모리(312) 내의 값들은 마스터 로직 유닛(302)에 의해 사용될 수 있거나, 또는 디지털 인터페이스(306) 상에서 출력되어 애플리케이션 프로세서(104)에 의해 판독될 수 있다. FIFO 메모리(312)는 예를 들어 메모리 FIFO 기능을 구현하기 위해 판독 포인터 및 기록 포인터가 연속적으로 증분되는 환형 큐(circular queue)를 갖는다. 또는, FIFO 메모리(312)는 캐스케이드 레지스터 체인을 사용하여 구현될 수 있다. 또는, FIFO 메모리 이외의 다른 메모리 유형, 예컨대 다른 휘발성 또는 비휘발성 저장 요소가 FIFO 메모리(312) 대신에 사용될 수 있다. 메모리가 휘발성 저장 요소인 실시예들에서, 메모리는 예를 들어 중재 로직을 갖는 이중 포트 메모리 또는 단일 포트/다중 페이지 메모리일 수 있으며, 예를 들어 SRAM, DRAM 등으로 구현될 수 있다. 디지털 인터페이스(306)는 RF/베이스밴드 장치(304) 및 ADC(308)의 샘플링 속도에 비해 상대적으로 느린 SPI와 같은 인터페이스일 수 있다. 따라서, 디지털 인터페이스(306)는 ADC(308)에 의해 샘플링된 것보다 느린 값들을 출력할 수 있다. FIFO 메모리(312)는 센서 샘플들을 버퍼링하는 상대적으로 긴 큐를 가질 수 있다. 일 실시예에서, FIFO 메모리(312)는 약 196608 비트의 길이를 갖는다. 다른 실시예에서, FIFO 메모리(312)는 임의의 길이를 가질 수 있다.

난수 생성기(314)는 랜덤 또는 의사 랜덤 비트 생성기이다. 난수 생성기(314)는 랜덤하지만 결정론적이며 선험적으로 알려진 숫자 시퀀스를 생성한다. 임의의 숫자 순서는 주기적이다. 난수 생성기(314)는 여러 방식으로 구현될 수 있다. 일 실시예에서, 난수 생성기(314)는 선형 피드백 시프트 레지스터(LFSR)이다. LFSR은 임의의 수의 비트를 가질 수 있고, 일 실시예에서는 11 비트 또는 12 비트를 가질 수 있다. 난수 생성기(314)는 때로 M 시퀀스로 지칭되는 최대 길이 시퀀스(MLS)를 생성할 수 있고, 그 특성 다항식으로서 프리미티브 다항식을 가질 수 있다. 예를 들어, 9번째 및 11번째 비트에서 탭을 갖는 LFSR은 M 시퀀스를 생성할 수 있다. 난수 생성기(314)는 난수 시퀀스의 값에 프리픽스(prefix)를 부가할 수 있으며, 따라서 난수 생성기(314)를 이들 숫자를 생성하는 것으로 식별할 수 있다.

난수 생성기(314)는 FIFO 메모리(312)의 크기에 비례하는 길이를 가질 수 있다. 특히, 난수 시퀀스의 길이는 FIFO 메모리(312)의 길이의 배수일 수 있다. 일 실시예에서, FIFO 메모리(312)는 난수 시퀀스의 주기의 96배인 길이를 갖는다. 따라서, 난수 시퀀스의 96개의 복사본이 FIFO 메모리(312)에 저장될 수 있다.

전술한 바와 같이, 제스처 센서 장치(102)의 데이터 전송 파이프라인은 검증 시퀀스 또는 시작 시퀀스 동안 검증될 수 있다. 마스터 로직 유닛(302)이 유한 상태 머신인 실시예들에서, 검증 또는 개시 시퀀스는 유한 상태 머신의 상태일 수 있다. 검증은 제스처 센서 장치(102)에서 난수 시퀀스를 생성한 다음 검증을 위해 이를 애플리케이션 프로세서(104)로 전송하는 것을 포함한다. 무엇보다도 , 데이터 전송 파이프라인의 검증은 난수 생성기(314); 멀티플렉서(310); FIFO 메모리(312); 디지털 인터페이스(306); 마스터 로직 유닛(302); 제스처 센서 장치(102) 상에서 실행될 수 있는 임의의 펌웨어; 제스처 센서 장치(102)와 애플리케이션 프로세서(104) 간의 물리적 연결; 애플리케이션 프로세서(104)상에서 실행될 수 있는 임의의 펌웨어 또는 드라이버; 애플리케이션 프로세서(104)상에서 실행되는 사용자 레벨 소프트웨어 등의 적절한 동작을 검사하는 것을 포함한다. 환언하면, 본 명세서에서 사용되는 "데이터 전송 파이프라인"이라는 용어는 제스처 센서 장치(102)로부터 애플리케이션 프로세서(104)로 센서 샘플을 전송하는데 사용되는 제스처 검출 시스템(100)의 하드웨어, 펌웨어 및 소프트웨어 측면을 포함한다. 센서 샘플의 손상(corruption)이 데이터 전송 파이프라인을 따라 여러 가능한 지점에서 발생할 수 있다. 검증은 애플리케이션 프로세서(104)에 의해 수신된 센서 샘플이 정확하고 손상되지 않았음을 보장할 수 있다. 알려진 시퀀스를 전송하는 것은, 통상의 동작 동안 사전 정의된 값이 아닌 개별 센서 샘플을 검사하는 것과 비교하여, FIFO 메모리(312)의 상태 및 내용에 관한 정보가 판정될 수 있도록 한다.

데이터 전송 파이프라인의 검증 동안, 마스터 로직 유닛(302)은 ADC(308)가 선택 해제되고 난수 생성기(314)가 대신 선택되도록 멀티플렉서(310)를 설정한다. 멀티플렉서(310)의 설정은 예컨대 애플리케이션 프로세서(104)로부터 디지털 인터페이스(306)를 통해 수신된 커맨드에 응답하여 수행될 수 있다. RF/베이스밴드 장치(304) 및/또는 ADC(308)는 커맨드가 수신될 때 턴오프될 수 있다. 난수 생성기(314)는 FIFO 메모리(312)를 난수 시퀀스로 채우기 시작하도록 작동될 수 있다. 디지털 인터페이스(306)는 FIFO 메모리(312)의 내용을 애플리케이션 프로세서(104)로 전송하며, 애플리케이션 프로세서(104)는 숫자 시퀀스를 검증한다. 난수 생성기(314)는 데이터 전송 파이프라인의 초기 단계에(예를 들어, 멀티플렉서(310) 앞에) 위치하기 때문에, 대부분의 또는 모든 데이터 전송 파이프라인은 애플리케이션 프로세서(104)에 의해 검증될 수 있다.

도 4는 애플리케이션 프로세서(104)의 프로세싱 컴포넌트의 블록도이다. 애플리케이션 프로세서(104)는 마스터 제어 유닛(MCU), 마이크로 컨트롤러 등과 같은 시스템 온 칩일 수 있다. 예를 들어, 시스템 온 칩은 ARM Cortex 장치를 사용하여 구현될 수 있다. 또는, 애플리케이션 프로세서(104)는 별도의 프로세서, 메모리 등을 포함할 수 있다. 애플리케이션 프로세서(104)의 장치는 개별 블록으로 도시되어 있지만, 이들 장치들 중 일부 또는 모두는 동일한 집적 회로 다이 또는 동일한 반도체 기판 상에 포함될 수 있다. 애플리케이션 프로세서(104)는 디지털 인터페이스(404), 범용 프로세서(406), 저장 장치(408), 메모리(410) 및 전용 프로세서(412)를 상호 접속할 수 있는(또는 하지 않을 수도 있는) 버스(402)를 포함한다.

디지털 인터페이스(404)는 무엇보다도 제스처 센서 장치(102)의 디지털 인터페이스(306)와 통신한다. 디지털 인터페이스(404)는 디지털 인터페이스(306)와 유사할 수 있다. 예를 들어, 이들은 모두 SPI 버스에 통신 가능하게 연결되는 SPI 장치일 수 있다.

범용 프로세서(406)는 애플리케이션 프로세서(104)를 동작 또는 제어하기 위한 소프트웨어를 실행하는데 사용된다. 범용 프로세서(406)는 제스처 센서 장치(102)로부터 센서 샘플을 처리하여 타겟(106)에 관한 정보를 결정하도록 구성될 수 있다. 범용 프로세서(406)는 또한 제스처 센서 장치(102)에 의해 생성된 전송과 같은 제스처 센서 장치(102)의 특징들을 제어하도록 구성될 수 있으며, 또한 제스처 센서 장치(102)의 동작 모드를 선택할 수도 있다. 특히, 범용 프로세서(406)는 디지털 인터페이스(404)를 통해 제스처 센서 장치(102)를 검증 시퀀스로 스위칭하도록 구성될 수 있다.

저장 장치(408)는 선험적으로 알려진 난수 시퀀스의 복사본을 저장한다. 일부 실시예에서, 저장 장치(408)는 비휘발성 메모리(NVRAM), 전기적 소거 가능 프로그래머블 판독 전용 메모리(EEPROM) 등과 같은 비휘발성 저장 장치이고, 난수 시퀀스는 비휘발성 메모리 저장 장치에 저장된다. 일부 실시예에서, 난수 시퀀스는 수치 값으로 저장되지 않고, 대신에 저장 장치(408)는 난수 시퀀스를 생성하기 위한 명령어를 갖는다. 예를 들어, 저장 장치(408)는 난수 시퀀스를 생성하는 난수 생성기(314)와 유사한 난수 생성기일 수도 있고, 난수 시퀀스를 생성하기 위한 소프트웨어를 저장할 수도 있다.

메모리(410)는 애플리케이션 프로세서(104)를 동작 또는 제어하기 위한 소프트웨어를 실행하는데 사용되는 휘발성 메모리일 수 있다. 메모리(410)는 제스처 센서 장치(102)로부터 디지털 인터페이스(306 및 404)를 통해 전송된 숫자 시퀀스를 저장할 수 있다. 일부 실시예에서, 검증 시퀀스 동안 제스처 센서 장치(102)로부터 수신된 값은 메모리(410)의 특정 또는 예약된 부분 또는 블록에 저장된다. 메모리의 특정 또는 예약된 부분은 애플리케이션 프로세서(104)의 나머지에 의해 사용된 것과 동일한 메모리 모듈 상에 있을 수도 있고 다른 메모리 모듈 상에 있을 수도 있다.

전용 프로세서(412)는 제스처 센서 장치(102)로부터의 센서 샘플 또는 숫자 시퀀스를 평가하기 위한 내장된 처리 요소이다. 일 실시예에서, 전용 프로세서(412)는 범용 프로세서와 상이한 아키텍처 또는 상이한 유형의 프로세서이다. 일 실시예에서, 전용 프로세서(412)는 디지털 신호 프로세서(DSP)이다. 전용 프로세서(412)는 센서 샘플을 평가하여 타겟(106)에 관한 정보를 결정하거나 제스처 센서 장치(102)의 동작을 검증하기 위한 신호 처리 단계의 일부를 수행할 수 있다. 전용 프로세서(412)는 메모리(410)를 공유하거나, 자신의 전용 메모리를 공유할 수 있다.

데이터 전송 파이프라인을 검증할 때, FIFO 메모리(312)의 내용은 디지털 인터페이스(306)를 통해 애플리케이션 프로세서(104)로 전송된다. 애플리케이션 프로세서(104)는 수신된 숫자 시퀀스를 저장 장치(408)에 저장된 숫자 시퀀스와 비교한다. 수신된 숫자 시퀀스가 저장된 숫자 시퀀스와 일치하면 데이터 전송 파이프라인이 검증되고 신뢰할 수 있는 것으로 간주될 수 있다. 비교는 범용 프로세서(406) 및/또는 전용 프로세서(412)에 의해 수행될 수 있으며, 다양한 기술을 사용하여 달성될 수 있다. 일 실시예에서, 애플리케이션 프로세서(104)는 저장된 숫자 시퀀스 및 수신된 숫자 시퀀스와 자기 상관(autocorrelation)을 수행한다. 난수 시퀀스의 길이가 FIFO 메모리(312)의 길이의 배수이면, 자기 상관 함수 결과는 그 배수와 동일한 피크 수를 가져야 한다. 위의 예를 계속하면, 난수 시퀀스의 96개의 복사본이 FIFO 메모리(312)에 저장될 때, 96개의 피크를 갖는 자기 상관 결과는 데이터 전송 파이프라인이 신뢰할 수 있다는 것을 나타낸다. 애플리케이션 프로세서(104)는 자기 상관 피크의 예상된 수의 표시를 저장할 수 있다.

검증은 또한 난수 시퀀스의 값들의 프리픽스를 검사하는 것을 포함할 수 있다. 상술한 바와 같이, 난수 생성기(314) 및 ADC(308)는 프리픽스를 부가할 수 있다. 프리픽스 확인은 애플리케이션 프로세서가 프리픽스가 올바르게 할당되고 전송되었음을 확인할 수 있게 한다.

일부 실시예에서, 검증은 애플리케이션 프로세서(104) 상의 사용자 레벨 소프트웨어에 의해 수행될 수 있다. 사용자 레벨 소프트웨어에 의한 검증은 센서 샘플이 애플리케이션 프로세서(104)의 펌웨어 또는 드라이버로부터 오류없이 사용자 수준의 소프트웨어로 전송됨을 확인할 수 있게 한다.

성공적인 검증 후에, 애플리케이션 프로세서(104)는 제스처 센서 장치(102)를 정상 동작 모드로 스위칭할 수 있다. 일부 실시예에서, 제스처 센서 장치(102)의 동작 파라미터는 검증 성공 또는 검증 실패에 응답하여 변경될 수 있다. 자기 상관 결과에 예상보다 적은 피크가 포함된 경우, 데이터 전송 파이프라인을 따라 숫자 시퀀스가 손상된 위치를 결정하기 위해 여러 파라미터를 조정할 수 있다. 예를 들어, FIFO 메모리(312)에 대한 파라미터가 조정될 수도 있고, 최대 SPI 클록 속도와 같은 디지털 인터페이스(306 및 404)에 대한 파라미터가 평가되거나 조정될 수도 있다. 검증 시퀀스가 다시 수행될 수도 있다. 검증이 통과될 때까지 추가 조정이 이루어질 수 있다. 마찬가지로, 검증이 처음에 통과하면, 사용될 수 있는 더 높은 속도를 결정하기 위해 검증이 실패할 때까지 SPI 채널의 수 또는 속도가 증가할 수 있다.

도 5는 제스처 센서를 검증하기 위한 방법(500)의 흐름도이다. 방법(500)은 제스처 센서 장치(102)를 검증할 때 애플리케이션 프로세서(104) 상에서 발생하는 동작을 나타낼 수 있다.

애플리케이션 프로세서는 사전 정의된 숫자 시퀀스에 액세스한다(단계 502). 사전 정의된 숫자 시퀀스는 저장 장치(408)에 저장된 난수 시퀀스일 수 있다. 제스처 센서 장치(102)로부터 검증 시퀀스가 수신된다(단계 504). 검증 시퀀스는 난수 시퀀스의 사전 결정된 반복횟수를 갖는 주기적인 시퀀스이다. 난수 시퀀스의 예상 반복횟수는 애플리케이션 프로세서(104)에 저장될 수 있다. 사전 정의된 숫자 시퀀스가 검증 시퀀스와 상관된다(단계 506). 이 상관은 자기 상관 함수(autocorrelation function)로 수행될 수 있다. 사전 정의된 숫자 시퀀스가 검증 시퀀스와 상관되는 개수가 카운트된다(단계 508). 각각의 상관은 자기 상관 함수의 결과에서 피크로 표시될 수 있다. 자기 상관 함수 결과의 피크의 수가 예상된 수와 일치하면(단계 510), 방법(500)은 종료된다. 그렇지 않으면, 제스처 센서의 파라미터는 사전 결정된 반복횟수가 사전 정의된 숫자 시퀀스가 검증 시퀀스와 상관되는 개수와 같지 않은 것에 응답하여 조정된다(단계 512).

실시예들은 장점을 얻을 수 있다. 데이터 전송 파이프라인을 검증하면 디지털 인터페이스의 클록 속도 또는 채널 수가 최적화되거나 적어도 개선될 수 있어, 타겟으로 전송되는 RF 첩의 수량에 따라 수많은 센서 샘플을 충분히 빠르고 신뢰할 수 있게 전송할 수 있다. 애플리케이션 프로세서의 펌웨어는 사용하기 전에 제스처 센서 장치를 구성할 수 있으므로, 검증을 통해 펌웨어 구성을 검증할 수 있다. 디지털 인터페이스의 지연 또는 지터를 측정할 수 있다.

일부 실시예에서, 상기 검증 시퀀스를 상기 사전 정의된 숫자 시퀀스와 상관시키는 단계는 상기 검증 시퀀스와 상기 사전 정의된 숫자 시퀀스를 자기 상관 함수(autocorrelation function)와 상관시키는 단계를 포함한다. 일부 실시예에서, 상기 상관의 개수를 카운트하는 단계는 상기 자기 상관 함수에 의해 생성된 피크의 개수를 카운트하는 단계를 포함한다. 일부 실시예에서, 상기 검증 시퀀스는 직렬 주변 인터페이스(SPI) 버스를 통해 상기 센서로부터 수신된다. 일부 실시예에서, 상기 센서 또는 상기 애플리케이션 프로세서의 상기 파라미터를 조정하는 단계는 상기 센서의 SPI 버스 파라미터를 조정하는 단계를 포함한다. 일부 실시예에서, 상기 센서 또는 상기 애플리케이션 프로세서의 상기 파라미터를 조정하는 단계는 상기 애플리케이션 프로세서의 SPI 버스 파라미터를 조정하는 단계를 포함한다.

일 실시예에 따르면, 센서 시스템은, 사전 정의된 숫자 시퀀스를 생성하고, 디지털 인터페이스를 통해 사전 결정된 반복횟수의 상기 사전 정의된 숫자 시퀀스를 전송하도록 구성된 센서와, 상기 센서에 연결되고, 상기 디지털 인터페이스를 통해 상기 사전 결정된 반복횟수의 상기 사전 정의된 숫자 시퀀스를 수신하고, 상기 사전 정의된 숫자 시퀀스의 복사본에 액세스하고, 상기 사전 정의된 숫자 시퀀스의 복사본을 사전 결정된 반복횟수의 상기 사전 정의된 숫자 시퀀스와 상관시키는 애플리케이션 프로세서를 포함한다.

일부 실시예에서, 상기 센서는 입사 RF 신호를 타겟으로 송신하고, 상기 타겟으로부터 3차원 공간에서 상기 타겟의 제스처에 관한 정보를 나타내는 반사된 RF 신호를 수신하도록 구성된 RF 디바이스를 포함한다. 일부 실시예에서, 상기 애플리케이션 프로세서는, 상기 사전 정의된 숫자 시퀀스의 복사본이 상기 사전 결정된 반복횟수의 상기 사전 정의된 숫자 시퀀스와 상관되지 않은 것에 응답하여, 상기 디지털 인터페이스의 파라미터를 조정하도록 구성된다. 일부 실시예에서, 상기 센서 및 상기 애플리케이션 프로세서는 동일한 집적 회로 다이의 일부이다.

일 실시예에 따르면, 제스처 센서 장치는, 난수 시퀀스를 생성하도록 구성된 난수 생성기와, 사전 정의된 반복횟수의 상기 난수 시퀀스를 저장하도록 구성된 선입 선출(FIFO) 메모리와, 상기 FIFO 메모리에 연결되고, 상기 FIFO 메모리에 저장된 상기 사전 정의된 반복횟수의 상기 난수 시퀀스를 애플리케이션 프로세서로 전송하도록 구성된 디지털 인터페이스와, 상기 애플리케이션 프로세서로부터의 검증 명령에 응답하여 상기 난수 생성기로부터 상기 FIFO 메모리로 상기 난수 시퀀스를 저장하도록 구성된 마스터 로직 유닛을 포함한다.

일부 실시예에서, 이 제스처 센서 장치는 입사 RF 신호를 타겟으로 송신하고, 상기 타겟으로부터 3차원 공간에서 상기 타겟의 제스처에 관한 정보를 나타내는 반사된 RF 신호를 수신하도록 구성된 RF 디바이스와, 상기 RF 디바이스에 연결되어 있으며, 상기 제스처에 관한 정보를 센서 샘플로 변환하는 아날로그-디지털 변환기(ADC)를 더 포함한다. 일부 실시예에서, 상기 마스터 로직 유닛은 또한 상기 애플리케이션 프로세서로부터 상기 검증 명령을 수신하는 것에 응답하여 상기 RF 디바이스를 턴 오프하도록 구성된다. 일부 실시예에서, 상기 마스터 로직 유닛은 또한 상기 ADC의 제1 ADC의 출력을 상기 FIFO 메모리로 라우팅하도록 구성되며, 상기 FIFO 메모리는 제1 ADC의 출력이 상기 FIFO 메모리에 연결될 때 상기 제1 ADC로부터의 센서 샘플을 저장한다. 일부 실시예에서, 제스처 센서 장치는 상기 ADC 및 상기 난수 생성기에 연결된 멀티플렉서를 더 포함하고, 상기 멀티플렉서는 상기 마스터 로직 유닛으로부터의 선택 명령에 응답하여 상기 난수 생성기와 상기 ADC 중 하나를 상기 FIFO 메모리에 연결하도록 구성된다. 일부 실시예에서, 상기 ADC는 상기 센서 샘플에 프리픽스(prefix)를 추가하도록 구성된다. 일부 실시예에서, 상기 난수 생성기는 또한 상기 난수 시퀀스에 프리픽스(prefix)를 추가하도록 구성된다. 일부 실시예에서, 상기 난수 생성기는 선형 피드백 시프트 레지스터(LFSR)이다. 일부 실시예에서, 상기 난수 시퀀스는 M-시퀀스이고, 상기 LFSR은 상기 M-시퀀스를 생성하도록 구성된다. 일부 실시예에서, 상기 LFSR은 프리미티브 다항식인 특성 다항식을 갖는다. 일부 실시예에서, 상기 난수 시퀀스는 제1 길이를 갖고, 상기 FIFO 메모리는 제2 길이를 가지며, 상기 제2 길이는 상기 제1 길이의 배수이다. 일부 실시예에서, 상기 마스터 로직 유닛은 마이크로컨트롤러이다.

본 발명은 예시적인 실시예를 참조하여 설명되었지만, 이 설명은 제한적인 의미로 해석되어서는 안 된다. 예시적인 실시예들의 다양한 수정 및 조합과 본 발명의 다른 실시예들은 설명을 참조할 때 당업자에게 명백할 것이다. 그러므로, 첨부된 청구 범위는 임의의 그러한 변형예 또는 실시예를 포함하기 위한 것이다.

Claims

센서 시스템을 검증하는 방법으로서,
애플리케이션 프로세서에서 사전 정의된 숫자 시퀀스(numeric sequence)에 액세스하는 단계와,
상기 센서 시스템의 센서로부터, 사전 결정된 반복횟수의 상기 사전 정의된 숫자 시퀀스를 갖는 검증 시퀀스를 수신하는 단계와,
상기 검증 시퀀스를 상기 사전 정의된 숫자 시퀀스와 상관시키는 단계와,
상기 사전 정의된 숫자 시퀀스와 상기 검증 시퀀스 사이의 상관의 개수를 카운트하는 단계와,
상기 사전 결정된 반복횟수가 상기 상관의 개수와 동일하지 않은 것에 응답하여, 상기 센서 또는 상기 애플리케이션 프로세서의 파라미터를 조정하는 단계를 포함하는
센서 시스템 검증 방법.
제1항에 있어서,
상기 검증 시퀀스를 상기 사전 정의된 숫자 시퀀스와 상관시키는 단계는 상기 검증 시퀀스와 상기 사전 정의된 숫자 시퀀스를 자기 상관 함수(autocorrelation function)와 상관시키는 단계를 포함하는
센서 시스템 검증 방법.
제2항에 있어서,
상기 상관의 개수를 카운트하는 단계는 상기 자기 상관 함수에 의해 생성된 피크의 개수를 카운트하는 단계를 포함하는
센서 시스템 검증 방법.
제1항에 있어서,
상기 검증 시퀀스는 직렬 주변 인터페이스(SPI) 버스를 통해 상기 센서로부터 수신되는
센서 시스템 검증 방법.
제4항에 있어서,
상기 센서 또는 상기 애플리케이션 프로세서의 상기 파라미터를 조정하는 단계는 상기 센서의 SPI 버스 파라미터를 조정하는 단계를 포함하는
센서 시스템 검증 방법.
제4항에 있어서,
상기 센서 또는 상기 애플리케이션 프로세서의 상기 파라미터를 조정하는 단계는 상기 애플리케이션 프로세서의 SPI 버스 파라미터를 조정하는 단계를 포함하는
센서 시스템 검증 방법.
센서 시스템으로서,
사전 정의된 숫자 시퀀스를 생성하고, 디지털 인터페이스를 통해 사전 결정된 반복횟수의 상기 사전 정의된 숫자 시퀀스를 전송하도록 구성된 센서와,
상기 센서에 연결되고, 상기 디지털 인터페이스를 통해 상기 사전 결정된 반복횟수의 상기 사전 정의된 숫자 시퀀스를 수신하고, 상기 사전 정의된 숫자 시퀀스의 복사본에 액세스하고, 상기 사전 정의된 숫자 시퀀스의 복사본을 사전 결정된 반복횟수의 상기 사전 정의된 숫자 시퀀스와 상관시키는 애플리케이션 프로세서를 포함하는
센서 시스템.
제7항에 있어서,
상기 센서는 입사 RF 신호를 타겟으로 송신하고, 상기 타겟으로부터 3차원 공간에서 상기 타겟의 제스처에 관한 정보를 나타내는 반사된 RF 신호를 수신하도록 구성된 RF 디바이스를 포함하는
센서 시스템.
제7항에 있어서,
상기 애플리케이션 프로세서는, 상기 사전 정의된 숫자 시퀀스의 복사본이 상기 사전 결정된 반복횟수의 상기 사전 정의된 숫자 시퀀스와 상관되지 않은 것에 응답하여, 상기 디지털 인터페이스의 파라미터를 조정하도록 구성되는
센서 시스템.
제7항에 있어서,
상기 센서 및 상기 애플리케이션 프로세서는 동일한 집적 회로 다이의 일부인
센서 시스템.
제스처 센서 장치로서,
난수 시퀀스를 생성하도록 구성된 난수 생성기와,
사전 정의된 반복횟수의 상기 난수 시퀀스를 저장하도록 구성된 선입 선출(FIFO) 메모리와,
상기 FIFO 메모리에 연결되고, 상기 FIFO 메모리에 저장된 상기 사전 정의된 반복횟수의 상기 난수 시퀀스를 애플리케이션 프로세서로 전송하도록 구성된 디지털 인터페이스와,
상기 애플리케이션 프로세서로부터의 검증 명령에 응답하여 상기 난수 생성기로부터 상기 FIFO 메모리로 상기 난수 시퀀스를 저장하도록 구성된 마스터 로직 유닛을 포함하는
제스처 센서 장치.
제11항에 있어서,
입사 RF 신호를 타겟으로 송신하고, 상기 타겟으로부터 3차원 공간에서 상기 타겟의 제스처에 관한 정보를 나타내는 반사된 RF 신호를 수신하도록 구성된 RF 디바이스와,
상기 RF 디바이스에 연결되어 있으며, 상기 제스처에 관한 정보를 센서 샘플로 변환하는 아날로그-디지털 변환기(ADC)를 더 포함하는
제스처 센서 장치.
제12항에 있어서,
상기 마스터 로직 유닛은 또한 상기 애플리케이션 프로세서로부터 상기 검증 명령을 수신하는 것에 응답하여 상기 RF 디바이스를 턴 오프하도록 구성되는
제스처 센서 장치.
제12항에 있어서,
상기 마스터 로직 유닛은 또한 상기 ADC의 제1 ADC의 출력을 상기 FIFO 메모리로 라우팅하도록 구성되며, 상기 FIFO 메모리는 제1 ADC의 출력이 상기 FIFO 메모리에 연결될 때 상기 제1 ADC로부터의 센서 샘플을 저장하는
제스처 센서 장치.
제12항에 있어서,
상기 ADC 및 상기 난수 생성기에 연결된 멀티플렉서를 더 포함하고, 상기 멀티플렉서는 상기 마스터 로직 유닛으로부터의 선택 명령에 응답하여 상기 난수 생성기와 상기 ADC 중 하나를 상기 FIFO 메모리에 연결하도록 구성되는
제스처 센서 장치.
제12항에 있어서,
상기 ADC는 상기 센서 샘플에 프리픽스(prefix)를 추가하도록 구성되는
제스처 센서 장치.
제11항에 있어서,
상기 난수 생성기는 또한 상기 난수 시퀀스에 프리픽스(prefix)를 추가하도록 구성되는
제스처 센서 장치.
제11항에 있어서,
상기 난수 생성기는 선형 피드백 시프트 레지스터(LFSR)인
제스처 센서 장치.
제18항에 있어서,
상기 난수 시퀀스는 M-시퀀스이고, 상기 LFSR은 상기 M-시퀀스를 생성하도록 구성되는
제스처 센서 장치.
제18항에 있어서,
상기 LFSR은 프리미티브 다항식인 특성 다항식을 갖는
제스처 센서 장치.
제11항에 있어서,
상기 난수 시퀀스는 제1 길이를 갖고, 상기 FIFO 메모리는 제2 길이를 가지며, 상기 제2 길이는 상기 제1 길이의 배수인
제스처 센서 장치.
제11항에 있어서,
상기 마스터 로직 유닛은 마이크로컨트롤러인
제스처 센서 장치.