Nothing Special   »   [go: up one dir, main page]

KR20180122652A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20180122652A
KR20180122652A KR1020187027977A KR20187027977A KR20180122652A KR 20180122652 A KR20180122652 A KR 20180122652A KR 1020187027977 A KR1020187027977 A KR 1020187027977A KR 20187027977 A KR20187027977 A KR 20187027977A KR 20180122652 A KR20180122652 A KR 20180122652A
Authority
KR
South Korea
Prior art keywords
resin layer
adhesive
pressure
sensitive adhesive
semiconductor chip
Prior art date
Application number
KR1020187027977A
Other languages
English (en)
Other versions
KR102121681B1 (ko
Inventor
에이지 하야시시타
Original Assignee
미쓰이 가가쿠 토세로 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 가가쿠 토세로 가부시키가이샤 filed Critical 미쓰이 가가쿠 토세로 가부시키가이샤
Publication of KR20180122652A publication Critical patent/KR20180122652A/ko
Application granted granted Critical
Publication of KR102121681B1 publication Critical patent/KR102121681B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J175/00—Adhesives based on polyureas or polyurethanes; Adhesives based on derivatives of such polymers
    • C09J175/04—Polyurethanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/10—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet
    • C09J2301/12—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the arrangement of layers
    • C09J2301/122—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the arrangement of layers the adhesive layer being present only on one side of the carrier, e.g. single-sided adhesive tape
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/10—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet
    • C09J2301/16—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the structure of the carrier layer
    • C09J2301/162—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the structure of the carrier layer the carrier being a laminate constituted by plastic layers only
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/416—Additional features of adhesives in the form of films or foils characterized by the presence of essential components use of irradiation
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • C09J2301/502—Additional features of adhesives in the form of films or foils characterized by process specific features process for debonding adherents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2423/00—Presence of polyolefin
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2425/00—Presence of styrenic polymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2467/00—Presence of polyester
    • C09J2467/006—Presence of polyester in the substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2475/00—Presence of polyurethane
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2477/00—Presence of polyamide
    • C09J2477/006—Presence of polyamide in the substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2479/00—Presence of polyamine or polyimide
    • C09J2479/08—Presence of polyamine or polyimide polyimide
    • C09J2479/086—Presence of polyamine or polyimide polyimide in the substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2483/00—Presence of polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laminated Bodies (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 반도체 장치의 제조 방법은, 이하의 4개의 공정을 적어도 구비하고 있다. (A) 내열성 수지층(10), 유연성 수지층(20) 및 점착성 수지층(30)을 이 순서로 갖는 점착성 적층 필름(50)과, 점착성 수지층(30) 위에 첩부된 1 또는 2 이상의 반도체 칩(70)을 구비하는 구조체(100)를 준비하는 공정, (B) 점착성 수지층(30) 위에 첩부된 상태에서, 반도체 칩(70)의 동작을 확인하는 공정, (C) 공정 (B) 후에 내열성 수지층(10)을 점착성 적층 필름(50)으로부터 박리하는 공정, (D) 공정 (C) 후에 점착성 수지층(30)으로부터 반도체 칩(70)을 픽업하는 공정.

Description

반도체 장치의 제조 방법
본 발명은 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치의 제조 공정에서는, 반도체 웨이퍼를 다이싱하여 반도체 칩을 얻은 후에, 얻어진 반도체 칩이 정상적으로 동작할지를 확인하는 공정을 행하는 경우가 있다.
이 반도체 칩의 동작 확인 공정에서는, 예를 들어 고온 또는 저온에서 반도체 칩의 동작 확인을 행한다. 이렇게 함으로써, 불량 발생의 요인이 내재되어 있는 반도체 칩의 열화를 가속할 수 있어, 반도체 칩의 초기 불량을 조기에 발생시켜, 그의 불량품을 제거할 수 있다. 이에 의해, 신뢰성이 우수한 반도체 칩을 수율 높게 얻을 수 있다.
이러한 반도체 칩의 동작 확인의 가속 시험에 관한 기술로서는, 예를 들어 특허문헌 1(일본 특허 공개 평10-163281호 공보)에 기재된 것을 들 수 있다.
특허문헌 1에는, 복수개의 반도체 소자를 형성한 반도체 웨이퍼에 대하여 다이싱을 실시하고, 이 다이싱이 실시된 반도체 소자 사이의 위치 관계를 유지한 상태에서 상기 반도체 소자에 형성된 전극에 테스터에 접속된 접촉 단자를 눌러 전기적으로 접속하고, 이 접속된 상태에서 테스터에 의해 반도체 소자에 대하여 동작 특성 시험에 의한 검사를 행하여 반도체 소자를 제조하는 것을 특징으로 하는 반도체 소자의 제조 방법이 기재되어 있다.
일본 특허 공개 평10-163281호 공보
본 발명자의 검토에 의하면, 특허문헌 1에 기재되어 있는 종래의 반도체 장치의 제조 방법에 관하여, 이하와 같은 과제를 발견하였다.
먼저, 본 발명자는, 종래의 반도체 장치의 제조 방법에 있어서, 고온 또는 저온에서 반도체 칩의 동작 확인을 행할 때에, 반도체 칩을 고정하는 점착성 필름이 변형되거나, 용융되거나 함을 지견하였다. 이 경우, 점착성 필름 위의 반도체 칩의 위치 어긋남이 일어나, 그 후의 반도체 칩의 픽업을 능숙하게 할 수 없게 되어 버린다.
또한, 본 발명자의 검토에 의하면, 점착성 필름의 변형이나 용융을 억제하기 위하여, 점착성 필름의 내열성을 높이면, 점착성 필름의 변형이나 용융이 억제되어 반도체 칩의 위치 어긋남은 개선되는 한편, 이번에는 점착성 필름의 신축성이나 유연성이 악화되어, 반도체 칩의 픽업을 능숙하게 할 수 없게 되어 버리는 것이 명확해졌다.
즉, 종래의 반도체 장치의 제조 방법에서는, 고온 또는 저온에서의 반도체 칩의 동작 확인 후에 있어서의 반도체 칩의 픽업성에 있어서 개선의 여지가 있었다.
그 때문에, 종래의 반도체 장치의 제조 방법에서는, 반도체 칩의 픽업을 능숙하게 행하는 관점에서, 도 4에 도시하는 바와 같이 점착성 필름(50A) 위의 반도체 칩(70A)을 칩 트레이(80A) 등에 한번 픽업하고 나서, 반도체 칩(70A)을 로봇으로 이송하여 검사대(90A)에 배치하고, 고온 또는 저온에서의 반도체 칩의 동작 확인을 행하고, 그 후, 다시 반도체 칩(70A)을 칩 트레이(80A) 등에 픽업해야 하므로, 공정이 복잡해졌다.
즉, 본 발명자들은, 종래의 반도체 장치의 제조 방법에는, 다이싱 공정부터 반도체 칩의 동작 확인 공정까지 사이의 공정의 간략화와, 반도체 칩의 픽업성을 양립시킨다는 관점에 있어서, 개선의 여지가 있음을 발견하였다.
본 발명은 상기 사정을 감안하여 이루어진 것이며, 다이싱 공정부터 반도체 칩의 동작 확인 공정까지 사이의 공정을 간략화할 수 있음과 함께, 반도체 칩을 고정밀도로 픽업하는 것이 가능한 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명자들은, 상기 과제를 달성하기 위하여 예의 검토를 거듭하였다. 그 결과, 반도체 칩을 고정하는 필름으로서, 내열성 수지층, 유연성 수지층 및 점착성 수지층을 이 순서로 갖는 점착성 적층 필름을 사용하며, 또한, 반도체 칩의 픽업 공정 전에, 상기 내열성 수지층을 박리함으로써, 다이싱 공정부터 반도체 칩의 동작 확인 공정까지 사이의 공정의 간략화와, 반도체 칩의 픽업성을 양립할 수 있음을 발견하고, 본 발명을 완성시켰다.
본 발명에 따르면, 이하에 기재하는 반도체 장치의 제조 방법이 제공된다.
[1]
내열성 수지층, 유연성 수지층 및 점착성 수지층을 이 순서로 갖는 점착성 적층 필름과, 상기 점착성 수지층 위에 첩부된 1 또는 2 이상의 반도체 칩을 구비하는 구조체를 준비하는 공정 (A)와,
상기 점착성 수지층 위에 첩부된 상태에서, 상기 반도체 칩의 동작을 확인하는 공정 (B)와,
상기 공정 (B) 후에 상기 내열성 수지층을 상기 점착성 적층 필름으로부터 박리하는 공정 (C)와,
상기 공정 (C) 후에 상기 점착성 수지층으로부터 상기 반도체 칩을 픽업하는 공정 (D),
를 마련하는 반도체 장치의 제조 방법.
[2]
상기 [1]에 기재된 반도체 장치의 제조 방법에 있어서,
상기 공정 (B)에서는, 0℃ 이하 또는 50℃ 이상 200℃ 이하의 온도 환경 하에서 상기 반도체 칩의 동작 확인을 행하는 반도체 장치의 제조 방법.
[3]
상기 [1] 또는 [2]에 기재된 반도체 장치의 제조 방법에 있어서,
상기 공정 (D) 전에 상기 점착성 적층 필름에 대하여 방사선을 조사하여, 상기 점착성 수지층을 가교시킴으로써, 상기 반도체 칩에 대한 상기 점착성 수지층의 점착력을 저하시키는 공정 (E)를 더 마련하는 반도체 장치의 제조 방법.
[4]
상기 [1] 내지 [3] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 공정 (D)에서는, 상기 점착성 수지층에 있어서의 상기 반도체 칩이 첩부된 영역을 필름의 면 내 방향으로 확장시켜, 인접하는 상기 반도체 칩 사이의 간격을 확대시킨 상태에서, 상기 점착성 수지층으로부터 상기 반도체 칩을 픽업하는 반도체 장치의 제조 방법.
[5]
상기 [1] 내지 [4] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 내열성 수지층의 융점이 200℃ 이상이거나, 혹은 상기 내열성 수지층은 융점을 갖지 않는 반도체 장치의 제조 방법.
[6]
상기 [1] 내지 [5] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 유연성 수지층의 융점이 100℃ 이상 250℃ 이하인 반도체 장치의 제조 방법.
[7]
상기 [1] 내지 [6] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 내열성 수지층을 구성하는 내열성 수지가 폴리이미드, 폴리아미드 및 폴리에스테르로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 포함하는 반도체 장치의 제조 방법.
[8]
상기 [1] 내지 [7] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 유연성 수지층을 구성하는 유연성 수지가 폴리에스테르계 엘라스토머, 폴리아미드계 엘라스토머, 폴리이미드계 엘라스토머 및 폴리부틸렌테레프탈레이트로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 포함하는 반도체 장치의 제조 방법.
[9]
상기 [1] 내지 [8] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 점착성 수지층을 구성하는 점착제가 (메트)아크릴계 점착제, 실리콘계 점착제, 우레탄계 점착제, 올레핀계 점착제 및 스티렌계 점착제로부터 선택되는 1종 또는 2종 이상을 포함하는 반도체 장치의 제조 방법.
[10]
상기 [1] 내지 [9] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 점착성 적층 필름의 전체 광선 투과율이 85％ 이상인 반도체 장치의 제조 방법.
본 발명에 따르면, 다이싱 공정부터 반도체 칩의 동작 확인 공정까지 사이의 공정을 간략화할 수 있음과 함께, 반도체 칩을 고정밀도로 픽업하는 것이 가능한 반도체 장치의 제조 방법을 제공할 수 있다.
상술한 목적 및 그 밖의 목적, 특징 및 이점은, 이하에 설명하는 적합한 실시 형태 및 그것에 부수되는 이하의 도면에 의해 더욱 명확해진다.
도 1은 본 발명에 관한 반도체 장치의 제조 방법의 일례를 나타내는 흐름도이다.
도 2는 본 발명에 관한 실시 형태의 점착성 적층 필름의 구조의 일례를 모식적으로 도시한 단면도이다.
도 3은 본 발명에 관한 실시 형태의 반도체 장치의 제조 방법의 일례를 모식적으로 도시한 단면도이다.
도 4는 종래의 반도체 장치의 제조 방법의 일례를 모식적으로 도시한 단면도이다.
이하, 본 발명의 실시 형태에 대하여, 도면을 사용하여 설명한다. 또한, 모든 도면에 있어서, 동일한 구성 요소에는 공통된 부호를 부여하고, 적합하게 설명을 생략한다. 또한, 도면은 개략도이며, 실제의 치수 비율과는 일치하지 않는다. 또한, 수치 범위의 「A 내지 B」는 특별히 언급이 없으면, A 이상 B 이하를 나타낸다. 또한, 본 실시 형태에 있어서, 「(메트)아크릴」이란, 아크릴, 메타크릴 또는 아크릴 및 메타크릴의 양쪽을 의미한다.
도 1은, 본 발명에 관한 반도체 장치의 제조 방법의 일례를 나타내는 흐름도이다. 도 2는, 본 발명에 관한 실시 형태의 점착성 적층 필름(50)의 구조의 일례를 모식적으로 도시한 단면도이다. 도 3은 본 발명에 관한 실시 형태의 반도체 장치의 제조 방법의 일례를 모식적으로 도시한 단면도이다.
본 실시 형태에 관한 반도체 장치의 제조 방법은, 이하의 4개의 공정을 적어도 마련하고 있다.
(A) 내열성 수지층(10), 유연성 수지층(20) 및 점착성 수지층(30)을 이 순서로 갖는 점착성 적층 필름(50)과, 점착성 수지층(30) 위에 첩부된 1 또는 2 이상의 반도체 칩(70)을 구비하는 구조체(100)를 준비하는 공정
(B) 점착성 수지층(30) 위에 첩부된 상태에서, 반도체 칩(70)의 동작을 확인하는 공정
(C) 공정 (B) 후에 내열성 수지층(10)을 점착성 적층 필름(50)으로부터 박리하는 공정
(D) 공정 (C) 후에 점착성 수지층(30)으로부터 반도체 칩(70)을 픽업하는 공정
본 발명자들의 검토에 의하면, 종래의 반도체 장치의 제조 방법에 관하여, 이하와 같은 과제를 발견하였다.
먼저, 본 발명자는, 종래의 반도체 장치의 제조 방법에 있어서, 고온 또는 저온에서 반도체 칩의 동작 확인을 행할 때에, 반도체 칩을 고정하는 점착성 필름이 변형되거나, 용융되거나 함을 지견하였다. 이 경우, 점착성 필름 위의 반도체 칩의 위치 어긋남이 일어나, 그 후의 반도체 칩의 픽업을 능숙하게 할 수 없게 되어 버린다.
또한, 본 발명자의 검토에 의하면, 점착성 필름의 변형이나 용융을 억제하기 위하여, 점착성 필름의 내열성을 높이면, 점착성 필름의 변형이나 용융이 억제되어 반도체 칩의 위치 어긋남은 개선되는 한편, 이번에는 점착성 필름의 신축성이나 유연성이 악화되어, 반도체 칩의 픽업을 능숙하게 할 수 없게 되어 버리는 것이 밝혀졌다.
즉, 종래의 반도체 장치의 제조 방법에서는, 고온 또는 저온에서의 반도체 칩의 동작 확인 후에 있어서의 반도체 칩의 픽업성에 있어서 개선의 여지가 있었다.
그 때문에, 종래의 반도체 장치의 제조 방법에서는, 반도체 칩의 픽업을 능숙하게 행하는 관점에서, 도 4에 도시하는 바와 같이 점착성 필름(50A) 위의 반도체 칩(70A)을 칩 트레이(80A) 등에 한번 픽업하고 나서, 반도체 칩(70A)을 로봇으로 이송하여 검사대(90A)에 배치하고, 고온 또는 저온에서의 반도체 칩의 동작 확인을 행하고, 그 후, 다시 반도체 칩(70A)을 칩 트레이(80A) 등에 픽업해야 하므로, 공정이 복잡해졌다.
즉, 본 발명자들은, 종래의 반도체 장치의 제조 방법에는, 다이싱 공정부터 반도체 칩의 동작 확인 공정까지 사이의 공정의 간략화와, 반도체 칩의 픽업성을 양립시킨다는 관점에 있어서, 개선의 여지가 있음을 발견하였다.
본 발명자들은, 상기 과제를 달성하기 위하여 예의 검토를 거듭하였다. 그 결과, 내열성 수지층(10), 유연성 수지층(20) 및 점착성 수지층(30)을 이 순서로 갖는 점착성 적층 필름(50)을 사용하며, 또한, 반도체 칩(70)의 픽업 공정 전에, 내열성 수지층(10)을 박리함으로써, 다이싱 공정부터 반도체 칩의 동작 확인 공정까지 사이의 공정의 간략화와, 반도체 칩의 픽업성을 양립할 수 있음을 발견하였다.
즉, 내열성 수지층(10)을 갖는 점착성 적층 필름(50)을 사용하여 상기 공정 (B)를 행함으로써, 내열성 수지층(10)에 의해 점착성 수지층(30)의 변형이나 용융이 억제되어 반도체 칩(70)의 위치 어긋남을 억제할 수 있고, 그 결과, 상기 공정 (D)에서의 반도체 칩(70)의 픽업을 보다 정확하게 행할 수 있다.
또한, 상기 공정 (B) 후에 상기 공정 (C)를 행함으로써 신축성이나 유연성이 떨어진 내열성 수지층(10)이 제거되기 때문에, 상기 공정 (D)에 있어서, 점착성 수지층(30) 및 유연성 수지층(20)을 구비하는 필름의 신축성이나 유연성이 양호해져, 상기 공정 (D)에서의 반도체 칩(70)의 픽업을 보다 용이하게 행할 수 있다.
또한, 점착성 적층 필름(50) 위에 첩부한 채, 고온 또는 저온에서의 반도체 칩(70)의 동작 확인을 행할 수 있기 때문에, 반도체 칩(70)의 동작 확인 전에 점착성 적층 필름(50)으로부터 반도체 칩(70)을 픽업하여 칩 트레이 등으로 이동시킬 필요가 없어, 다이싱 공정부터 반도체 칩의 동작 확인 공정까지 사이의 공정을 간략화할 수 있다.
이상과 같이, 본 실시 형태에 관한 반도체 장치의 제조 방법에 의하면, 상기 공정 (A) 내지 (D)를 마련함으로써, 다이싱 공정부터 반도체 칩의 동작 확인 공정까지 사이의 공정을 간략화할 수 있음과 함께, 반도체 칩을 고정밀도로 픽업하는 것이 가능해진다.
1. 점착성 적층 필름
먼저, 본 실시 형태에 관한 반도체 장치의 제조 방법에서 사용하는 점착성 적층 필름(50)에 대하여 설명한다.
여기서, 본 실시 형태에 있어서, 내열성이란 고온 또는 저온에 있어서의 필름이나 수지층의 치수 안정성을 의미한다. 즉, 내열성이 우수한 필름이나 수지층일수록, 고온 또는 저온에 있어서의 팽창이나 수축, 연화 등의 변형이나 용융 등이 일어나기 어려움을 의미한다.
<내열성 수지층>
내열성 수지층(10)은, 점착성 적층 필름(50)의 취급성이나 기계적 특성, 내열성 등의 특성을 보다 양호하게 하는 것을 목적으로 하여 형성되는 층이다.
내열성 수지층(10)은, 고온 또는 저온에서 반도체 칩의 동작 확인을 행할 때에, 반도체 칩의 위치 어긋남이 일어날 만큼의 변형이나 용융이 일어나지 않을 정도의 내열성이 있으면 특별히 한정되지 않지만, 예를 들어 내열성 수지 필름을 사용할 수 있다.
상기 내열성 수지 필름을 구성하는 수지로서는, 예를 들어 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르; 나일론-6, 나일론-66, 폴리메타크실렌아디파미드 등의 폴리아미드; 폴리이미드; 폴리에테르이미드; 폴리아미드이미드; 폴리카르보네이트; 변성 폴리페닐렌에테르; 폴리아세탈; 폴리아릴레이트; 폴리술폰; 폴리에테르술폰; 폴리페닐렌술피드; 폴리에테르에테르케톤; 불소계 수지; 액정 폴리머; 염화비닐리덴 수지; 폴리벤조이미다졸; 폴리벤조옥사졸; 폴리메틸펜텐 등으로부터 선택되는 1종 또는 2종 이상을 들 수 있다.
이들 중에서도, 내열성이나 기계적 강도, 투명성, 가격 등의 밸런스가 우수한 관점에서, 폴리이미드, 폴리아미드 및 폴리에스테르로부터 선택되는 1종 또는 2종 이상이 바람직하다.
내열성 수지층(10)의 융점은 200℃ 이상인 것이 바람직하고, 220℃ 이상인 것이 보다 바람직하다. 혹은, 내열성 수지층(10)은 융점을 나타내지 않는 것이 바람직하고, 분해 온도가 200℃ 이상인 것이 보다 바람직하고, 분해 온도가 220℃ 이상인 것이 더욱 바람직하다.
이러한 내열성 수지층(10)을 사용하면, 고온 또는 저온에서의 동작 확인 시험 시의 점착성 적층 필름(50)의 변형을 보다 한층 억제할 수 있다.
내열성 수지층(10)은, 단층이어도, 2종 이상의 층이어도 된다.
또한, 내열성 수지층(10)을 형성하기 위하여 사용하는 수지 필름의 형태로서는, 연신 필름이어도 되고, 1축 방향 또는 2축 방향으로 연신된 필름이어도 되지만, 내열성 수지층(10)의 내열성 및 기계적 강도를 향상시키는 관점에서, 1축 방향 또는 2축 방향으로 연신된 필름인 것이 바람직하다.
내열성 수지층(10)의 두께는, 양호한 필름 특성을 얻는 관점에서, 바람직하게는 10㎛ 이상 1000㎛ 이하, 보다 바람직하게는 10㎛ 이상 500㎛ 이하, 더욱 바람직하게는 20㎛ 이상 300㎛ 이하이다.
내열성 수지층(10)은 다른 층과의 접착성을 개량하기 위하여, 표면 처리를 행해도 된다. 구체적으로는, 코로나 처리, 플라스마 처리, 언더코팅 처리, 프라이머 코팅 처리 등을 행해도 된다.
내열성 수지층(10)은 유연성 수지층(20)에 대하여 박리 가능하게 적층되어 있다.
박리 가능하게 적층하는 방법은 특별히 한정되지 않지만, 예를 들어 박리 가능한 접착층(도시 생략)을 개재시켜 적층하는 방법이나, 내열성 수지층(10)의 유연성 수지층(20)과 접하는 측의 표면의 표면 조도를 조정하며, 또한, 그 표면을 이형 처리하는 방법 등을 들 수 있다. 박리 가능한 접착층이란, 박리 시에 방사선이나 열 등의 어떠한 자극을 가함으로써 용이하게 박리하는 것이 가능한 층을 의미한다.
이러한 박리 가능한 접착층으로서는, 예를 들어 (1) 방사선 조사에 의해 점착력의 앙진을 억제할 수 있는 방사선 가교형 점착제에 의해 구성된 접착층, (2) 가열에 의해 팽창되어 점착력의 앙진을 억제할 수 있는 가열 팽창형 점착제에 의해 구성된 접착층, (3) 가열에 의해 수축되어 점착력의 앙진을 억제할 수 있는, 수축성 필름을 기재로 한 양면 점착성 필름에 의해 구성된 접착층, (4) 고온 또는 저온에서의 처리 후도 점착력의 앙진을 억제할 수 있는 내열성 접착층 등을 들 수 있다.
((1) 방사선 조사에 의해 점착력의 앙진을 억제할 수 있는 방사선 가교형 점착제에 의해 구성된 접착층)
방사선 가교형 점착제는, 방사선 조사 전에는 내열성 수지층(10) 및 유연성 수지층(20)에 대하여 충분한 접착력을 갖고, 방사선 조사 후에는 점착력의 앙진을 억제할 수 있는 것이다. 즉, 방사선 조사 전에는 내열성 수지층(10) 및 유연성 수지층(20)을 접착할 수 있고, 방사선 조사 후에는 유연성 수지층(20)으로부터 내열성 수지층(10)을 용이하게 박리할 수 있다.
방사선 가교형 점착제로서는, 일반적으로 공지된 자외선 가교형 점착제 등의 방사선 가교형 점착제를 사용할 수 있다.
((2) 가열에 의해 팽창되어 점착력의 앙진을 억제할 수 있는 가열 팽창형 점착제에 의해 구성된 접착층)
가열 팽창형 점착제는 점착제 중에 열 팽창성 미립자나 발포제 등이 분산되어 있는 점착제를 의미한다. 점착제로서는, 일반적으로 공지된 점착제를 사용할 수 있는데, 예를 들어 (메트)아크릴계 점착제, 실리콘계 점착제, 고무계 점착제, 폴리우레탄계 점착제, 폴리비닐에테르계 점착제 등을 들 수 있다.
열 팽창성 미립자로서는, 예를 들어 이소부탄, 프로판, 펜탄 등의 가열에 의해 용이하게 가스화되어 팽창되는 물질을, 탄성을 갖는 외피 내에 내포시킨 미립자를 들 수 있다.
발포제로서는, 예를 들어 열 분해되어, 물, 탄산 가스, 질소를 발생시키는 능력을 갖는 화학 물질 등을 들 수 있다.
가열에 의해, 열 팽창성 미립자나 발포제가 팽창되면, 접착층의 표면 상태가 변화되어, 유연성 수지층(20)과 내열성 수지층(10)의 점착력의 앙진을 억제할 수 있어, 그 결과, 유연성 수지층(20)으로부터 내열성 수지층(10)을 용이하게 박리할 수 있다.
((3) 가열에 의해 수축되어 점착력의 앙진을 억제할 수 있는, 수축성 필름을 기재로 한 양면 점착성 필름에 의해 구성된 접착층)
수축성 필름을 기재로 한 양면 점착성 필름에 사용되는 수축 필름으로서는, 가열에 의해 수축되는 열 수축 필름을 들 수 있다. 예를 들어, 폴리에틸렌테레프탈레이트, 폴리에틸렌, 폴리스티렌, 폴리프로필렌, 폴리아미드, 폴리우레탄, 폴리염화비닐, 폴리염화비닐리덴 등의 1축 또는 2축 연신 필름 등을 들 수 있다.
수축성 필름의 양면에 설치되는 점착제로서는, 일반적으로 공지된 점착제를 사용할 수 있는데, 예를 들어 (메트)아크릴계 점착제, 실리콘계 점착제, 고무계 점착제, 폴리우레탄계 점착제, 폴리비닐에테르계 점착제 등을 들 수 있다.
가열에 의해, 기재의 수축성 필름이 수축되면, 접착층의 표면 상태가 변화되어, 유연성 수지층(20)과 내열성 수지층(10)의 점착력의 앙진을 억제할 수 있어, 그 결과, 유연성 수지층(20)으로부터 내열성 수지층(10)을 용이하게 박리할 수 있다.
((4) 고온 또는 저온에서의 처리 후도 점착력의 앙진을 억제할 수 있는 내열성 접착층)
고온 또는 저온에서의 처리 후도 점착력의 앙진을 억제할 수 있는 내열성 접착층을 구성하는 점착제는, (메트)아크릴계 점착제, 실리콘계 점착제, 우레탄계 점착제, 올레핀계 점착제, 스티렌계 점착제 등을 들 수 있다.
여기서, (메트)아크릴계 점착제는 (메트)아크릴계 점착성 수지를 필수 성분으로서 포함하고 있다. 실리콘계 점착제는 실리콘계 점착성 수지를 필수 성분으로서 포함하고 있다. 우레탄계 점착제는 우레탄계 점착성 수지를 필수 성분으로서 포함하고 있다.
이들 중에서도 내열성 수지층(10)과 유연성 수지층(20) 사이의 박리 강도의 조정을 보다 용이하게 하는 관점 등으로부터, (메트)아크릴계 점착제가 바람직하다.
(메트)아크릴계 점착제에 사용되는 (메트)아크릴계 점착성 수지로서는, 예를 들어 (메트)아크릴산알킬에스테르 모노머 단위 (A) 및 가교제와 반응할 수 있는 관능기를 갖는 모노머 단위 (B)를 포함하는 공중합체를 들 수 있다.
본 실시 형태에 있어서, (메트)아크릴산알킬에스테르란, 아크릴산알킬에스테르, 메타크릴산알킬에스테르 또는 이들의 혼합물을 의미한다.
본 실시 형태에 관한 (메트)아크릴계 점착성 수지는, 예를 들어 (메트)아크릴산알킬에스테르 모노머 (A) 및 가교제와 반응할 수 있는 관능기를 갖는 모노머 (B)를 포함하는 모노머 혼합물을 공중합함으로써 얻을 수 있다.
(메트)아크릴산알킬에스테르 모노머 단위 (A)를 형성하는 모노머 (A)로서는, 탄소수 1 내지 12 정도의 알킬기를 갖는 (메트)아크릴산알킬에스테르를 들 수 있다. 바람직하게는, 탄소수 1 내지 8의 알킬기를 갖는 (메트)아크릴산알킬에스테르다. 구체적으로는, 아크릴산메틸, 메타크릴산메틸, 아크릴산에틸, 메타크릴산에틸, 아크릴산부틸, 메타크릴산부틸, 아크릴산-2-에틸헥실, 메타크릴산-2-에틸헥실 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 2종 이상을 사용해도 된다.
본 실시 형태에 관한 (메트)아크릴계 점착성 수지에 있어서, (메트)아크릴산알킬에스테르 모노머 단위 (A)의 함유량은, (메트)아크릴계 점착성 수지 중의 전체 단량체 단위의 합계를 100질량％로 하였을 때, 10질량％ 이상 98.9질량％ 이하인 것이 바람직하고, 85질량％ 이상 95질량％ 이하인 것이 보다 바람직하다.
가교제와 반응할 수 있는 관능기를 갖는 모노머 (B)를 형성하는 모노머 (B)로서는, 아크릴산, 메타크릴산, 이타콘산, 메사콘산, 시트라콘산, 푸마르산, 말레산, 이타콘산모노알킬에스테르, 메사콘산모노알킬에스테르, 시트라콘산모노알킬에스테르, 푸마르산모노알킬에스테르, 말레산모노알킬에스테르, 아크릴산글리시딜, 메타크릴산글리시딜, 아크릴산-2-히드록시에틸, 메타크릴산-2-히드록시에틸, 아크릴아미드, 메타크릴아미드, tert-부틸아미노에틸아크릴레이트, tert-부틸아미노에틸메타크릴레이트 등을 들 수 있다. 바람직하게는, 아크릴산, 메타크릴산, 아크릴산-2-히드록시에틸, 메타크릴산-2-히드록시에틸, 아크릴아미드, 메타크릴아미드 등이다. 이들은 단독으로 사용해도 되고, 2종 이상을 사용해도 된다.
본 실시 형태에 관한 (메트)아크릴계 점착성 수지에 있어서, 모노머 단위 (B)의 함유량은, (메트)아크릴계 점착성 수지 중의 전체 단량체 단위의 합계를 100질량％로 하였을 때, 1질량％ 이상 40질량％ 이하인 것이 바람직하고, 1질량％ 이상 20질량％ 이하인 것이 보다 바람직하고, 1질량％ 이상 10질량％ 이하인 것이 더욱 바람직하다.
본 실시 형태에 관한 (메트)아크릴계 점착성 수지는, 모노머 단위 (A) 및 모노머 단위 (B) 이외에도, 2관능성 모노머 (C)나 계면 활성제로서의 성질을 갖는 특정한 코모노머(이하, 중합성 계면 활성제라고 칭한다) 단위를 더 포함해도 된다.
중합성 계면 활성제는, 모노머 (A), 모노머 (B) 및 모노머 (C)와 공중합하는 성질을 가짐과 함께, 유화 중합하는 경우에는 유화제로서의 작용을 갖는다.
2관능성 모노머 단위 (C)를 형성하는 모노머 (C)로서는, 메타크릴산알릴, 아크릴산알릴, 디비닐벤젠, 메타크릴산비닐, 아크릴산비닐, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 테트라에틸렌글리콜디(메트)아크릴레이트나, 예를 들어 양쪽 말단이 디아크릴레이트 또는 디메타크릴레이트이고 주쇄의 구조가 프로필렌글리콜형(예를 들어, 니혼 유시(주)제, 상품명; PDP-200, 동PDP-400, 동ADP-200, 동ADP-400), 테트라메틸렌글리콜형(예를 들어, 니혼 유시(주)제, 상품명; ADT-250, 동ADT-850) 및 이들의 혼합형(예를 들어, 니혼 유시(주)제, 상품명: ADET-1800, 동ADPT-4000)인 것 등을 들 수 있다.
본 실시 형태에 관한 (메트)아크릴계 점착성 수지에 있어서, 모노머 단위 (C)의 함유량은, (메트)아크릴계 점착성 수지 중의 전체 단량체 단위의 합계를 100질량％로 하였을 때, 0.1질량％ 이상 30질량％ 이하인 것이 바람직하고, 0.1질량％ 이상 5질량％ 이하인 것이 보다 바람직하다.
중합성 계면 활성제의 예로서는, 예를 들어 폴리옥시에틸렌노닐페닐에테르의 벤젠환에 중합성의 1-프로페닐기를 도입한 것(다이이치 고교 세야쿠(주)제; 상품명: 아쿠알론 RN-10, 동RN-20, 동RN-30, 동RN-50 등), 폴리옥시에틸렌노닐페닐에테르의 황산에스테르의 암모늄염의 벤젠환에 중합성의 1-프로페닐기를 도입한 것(다이이치 고교 세야쿠(주)제; 상품명: 아쿠알론 HS-10, 동HS-20, 동HS-1025 등) 및 분자 내에 중합성 이중 결합을 갖는, 술포숙신산디에스테르계(가오(주)제; 상품명: 라테믈 S-120A, 동S-180A 등) 등을 들 수 있다.
본 실시 형태에 관한 (메트)아크릴계 점착성 수지는, 필요에 따라, 아세트산비닐, 아크릴로니트릴, 스티렌 등의 중합성 이중 결합을 갖는 모노머에 의해 형성된 모노머 단위를 더 함유해도 된다.
본 실시 형태에 관한 (메트)아크릴계 점착성 수지의 중합 반응 기구로서는, 라디칼 중합, 음이온 중합, 양이온 중합 등을 들 수 있다. (메트)아크릴계 점착성 수지의 제조 비용, 모노머의 관능기의 영향 등을 고려하면 라디칼 중합에 의해 중합하는 것이 바람직하다.
라디칼 중합 반응에 의해 중합할 때, 라디칼 중합 개시제로서, 벤조일퍼옥사이드, 디-t-부틸퍼옥사이드, 디쿠밀퍼옥사이드, 3,3,5-트리메틸헥사노일퍼옥사이드, 디-2-에틸헥실퍼옥시디카르보네이트, 메틸에틸케톤퍼옥사이드, t-부틸퍼옥시 프탈레이트, t-부틸퍼옥시벤조에이트, 디-t-부틸퍼옥시아세테이트, t-부틸퍼옥시이소부티레이트, t-부틸퍼옥시-2-헥사노에이트, t-부틸퍼옥시-2-에틸헥사노에이트, t-부틸퍼옥시-3,5,5-트리메틸헥사노에이트, 아세틸퍼옥사이드, 이소부티릴퍼옥사이드, 옥타노일퍼옥사이드, t-부틸퍼옥사이드, 디-t-아밀퍼옥사이드 등의 유기 과산화물; 과황산암모늄, 과황산칼륨, 과황산나트륨 등의 무기 과산화물; 2,2'-아조비스이소부티로니트릴, 2,2'-아조비스-2-메틸부티로니트릴, 4,4'-아조비스-4-시아노발레릭애시드 등의 아조 화합물을 들 수 있다.
유화 중합법에 의해 중합하는 경우에는, 이들 라디칼 중합 개시제 중에서, 수용성의 과황산암모늄, 과황산칼륨, 과황산나트륨 등의 무기 과산화물, 동일하게 수용성의 4,4'-아조비스-4-시아노발레릭애시드 등의 분자 내에 카르복실기를 갖는 아조 화합물이 바람직하고, 과황산암모늄, 4,4'-아조비스-4-시아노발레릭애시드 등의 분자 내에 카르복실기를 갖는 아조 화합물이 더욱 바람직하고, 4,4'-아조비스-4-시아노발레릭애시드 등의 분자 내에 카르복실기를 갖는 아조 화합물이 특히 바람직하다.
(메트)아크릴계 점착제는, (메트)아크릴계 점착성 수지 외에도, 가교성의 관능기를 1분자 중에 2개 이상 갖는 가교제를 더 포함하는 것이 바람직하다.
가교성의 관능기를 1분자 중에 2개 이상 갖는 가교제는, (메트)아크릴계 점착성 수지가 갖는 관능기와 반응시켜, 점착력 및 응집력을 조정하기 위하여 사용한다.
이러한 가교제로서는, 소르비톨폴리글리시딜에테르, 폴리글리세롤폴리글리시딜에테르, 펜타에리트리톨폴리글리시딜에테르, 디글리세롤폴리글리시딜에테르, 글리세롤폴리글리시딜에테르, 네오펜틸글리콜디글리시딜에테르, 레소르신디글리시딜에테르 등의 에폭시계 화합물; 테트라메틸렌디이소시아네이트, 헥사메틸렌디이소시아네이트, 트리메틸올프로판의 톨루엔디이소시아네이트 3부가물, 폴리이소시아네이트, 디페닐메탄디이소시아네이트, 톨릴렌디이소시아네이트 등의 이소시아네이트계 화합물; 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트, N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복시아미드), N,N'-헥사메틸렌-1,6-비스(1-아지리딘카르복시아미드), N,N'-톨루엔-2,4-비스(1-아지리딘카르복시아미드), 트리메틸올프로판-트리-β-(2-메틸아지리딘)프로피오네이트 등의 아지리딘계 화합물; N,N,N',N'-테트라글리시딜-m-크실렌디아민, 1,3-비스(N,N'-디글리시딜아미노메틸)시클로헥산 등의 4관능성 에폭시계 화합물; 헥사메톡시메틸올멜라민 등의 멜라민계 화합물 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
이들 중에서도, 에폭시계 화합물, 이소시아네이트계 화합물 및 아지리딘계 화합물로부터 선택되는 1종 또는 2종 이상을 포함하는 것이 바람직하다.
(메트)아크릴계 점착제 중의 가교제의 함유량은, 접착층의 내열성이나 밀착력과의 밸런스를 향상시키는 관점에서, (메트)아크릴계 점착성 수지 100질량부에 대하여, 10질량부 이상 50질량부 이하인 것이 바람직하고, 12질량부 이상 30질량부 이하가 보다 바람직하다.
또한, (메트)아크릴계 점착제 중의 가교제의 함유량을 조정함으로써, 내열성 수지층(10)과 유연성 수지층(20) 사이의 박리 강도를 조정할 수 있다.
본 실시 형태에 관한 (메트)아크릴계 점착제는, 점착성 수지 외에도, 자외선 중합 개시제를 더 포함해도 된다. 이에 의해 자외선 조사에 의한 경화 시간 및 자외선 조사량을 적게 할 수 있다.
자외선 중합 개시제의 예에는, 메톡시아세토페논 등의 아세토페논계 광 중합 개시제; 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤 등의 α-케톨 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르 등의 벤조인계 광 중합 개시제; 벤조페논, 벤조일벤조산 등의 벤조페논계 광 중합 개시제 등을 들 수 있다.
점착제 중의 자외선 중합 개시제의 함유량은, 점착성 수지 100질량부에 대하여, 0.1질량부 이상 10질량부 이하인 것이 바람직하고, 2.5질량부 이상 5질량부 이하인 것이 보다 바람직하다.
박리 가능한 접착층의 두께는 특별히 제한되지 않지만, 예를 들어 1㎛ 이상 100㎛ 이하인 것이 바람직하고, 3㎛ 이상 50㎛ 이하인 것이 보다 바람직하다.
박리 가능한 접착층은, 예를 들어 내열성 수지층(10) 또는 유연성 수지층(20) 위에 점착제 도포액을 도포함으로써 형성할 수 있다.
점착제 도포액을 도포하는 방법으로서는, 종래 공지된 도포 방법, 예를 들어 롤 코터법, 리버스 롤 코터법, 그라비아 롤법, 바 코팅법, 콤마 코터법, 다이 코터법 등을 채용할 수 있다. 도포된 점착제의 건조 조건에는 특별히 제한은 없지만, 일반적으로는 80 내지 200℃의 온도 범위에 있어서, 10초 내지 10분간 건조하는 것이 바람직하다. 더욱 바람직하게는, 80 내지 170℃에 있어서, 15초 내지 5분간 건조한다. 가교제와 점착제의 가교 반응을 충분히 촉진시키기 위하여, 점착제 도포액의 건조가 종료된 후, 40 내지 80℃에 있어서 5 내지 300시간 정도 가열해도 된다.
또한, 본 실시 형태에 관한 점착성 적층 필름(50)에 있어서, 내열성 수지층(10)의 유연성 수지층(20)과 접하는 측의 표면의 표면 조도를 조정하며, 또한, 그 표면을 이형 처리함으로써도, 내열성 수지층(10)과 유연성 수지층(20) 사이의 박리 강도를 조정하는 것이 가능하다.
여기서, JIS-B0601에 의해 규정되는, 내열성 수지층(10)의 유연성 수지층(20)과 접하는 측의 표면의 표면 조도(Ra)는 바람직하게는 0.10㎛ 이상 10㎛ 이하이다.
또한, 내열성 수지층(10)의 유연성 수지층(20)과 접하는 측의 표면이 실리콘이나 폴리테트라플루오로에틸렌 등의 이형제에 의해 이형 처리되어 있는 것이 바람직하다.
(유연성 수지층)
유연성 수지층(20)은, 점착성 적층 필름(50)의 유연성이나 신축성 등의 특성을 양호하게 하는 것을 목적으로 하여 형성되는 층이다.
유연성 수지층(20)을 형성함으로써, 내열성 수지층(10)을 박리한 후의 점착성 적층 필름(50)의 신축성이나 유연성이 향상되어, 반도체 칩(70)을 픽업하는 공정 (D)에 있어서 점착성 적층 필름(50)을 면 내 방향으로 확장시킬 수 있다.
이와 같이 함으로써, 인접하는 반도체 칩(70) 사이의 간격이 확대되기 때문에, 점착성 적층 필름(50)으로부터 반도체 칩(70)을 픽업하기 쉬워진다. 또한, 점착성 적층 필름(50)의 면 내 방향의 확장에 의해 발생하는, 반도체 칩(70)과 점착성 수지층(30)의 전단 응력에 의해, 반도체 칩(70)과 점착성 수지층(30)의 점착력이 저하되기 때문에, 점착성 적층 필름(50)으로부터 반도체 칩(70)을 픽업하기 쉬워진다.
유연성 수지층(20)은 면 내 방향으로 확장할 수 있는 것이면 특별히 한정되지 않지만, 유연성이나 신축성 등의 특성이 우수하며, 또한 고온 또는 저온에서 반도체 칩의 동작 확인을 행할 때에 내열성 수지층(10)과 점착성 수지층(30)의 접착성을 유지할 수 있을 정도의 내열성이 있는 것이 바람직하다.
상기 유연성 수지층(20)을 구성하는 유연성 수지로서는, 예를 들어 폴리에스테르계 엘라스토머, 폴리아미드계 엘라스토머, 폴리이미드계 엘라스토머 및 폴리부틸렌테레프탈레이트 등으로부터 선택되는 1종 또는 2종 이상을 들 수 있다.
JIS K7161에 준거하여, 샘플 폭 10㎜, 척간 거리 30㎜, 인장 속도 300㎜/분의 조건에서 측정되는, 유연성 수지층(20)의 160℃에서의 인장 탄성률(E')이 1㎫ 이상 300㎫ 이하인 것이 바람직하고, 5㎫ 이상 150㎫ 이하인 것이 보다 바람직하다. 이에 의해, 유연성 수지층(20)의 유연성이나 신축성 등의 특성을 양호하게 유지하면서, 고온 또는 저온에서 반도체 칩(70)의 동작 확인 공정을 행할 때의 점착성 적층 필름(50)의 열 팽창을 보다 한층 억제할 수 있다.
유연성 수지층(20)의 융점은 100℃ 이상 250℃ 이하인 것이 바람직하다.
이러한 유연성 수지층(20)을 사용하면, 고온 또는 저온에서의 동작 확인 시험 시의 점착성 적층 필름(50)의 변형을 보다 한층 억제할 수 있다.
유연성 수지층(20)의 두께는 특별히 제한되지 않지만, 예를 들어 10㎛ 이상 500㎛ 이하인 것이 바람직하고, 20㎛ 이상 300㎛ 이하인 것이 보다 바람직하고, 30㎛ 이상 250㎛ 이하인 것이 더욱 바람직하고, 50㎛ 이상 200㎛ 이하인 것이 특히 바람직하다.
<점착성 수지층>
점착성 수지층(30)은, 유연성 수지층(20)의 한쪽의 면측에 형성되는 층이며, 점착성 적층 필름(50)을 반도체 기판에 첩부할 때에, 반도체 기판의 표면에 접촉하여 점착하는 층이다.
점착성 수지층(30)을 구성하는 점착제는, (메트)아크릴계 점착제, 실리콘계 점착제, 우레탄계 점착제, 올레핀계 점착제, 스티렌계 점착제 등을 들 수 있다. 이들 중에서도, 접착력의 조정을 용이하게 할 수 있는 점 등으로부터, (메트)아크릴계 중합체를 베이스 폴리머로 하는 (메트)아크릴계 점착제가 바람직하다.
점착성 수지층(30)을 구성하는 점착제로서는, 방사선에 의해 점착력을 저하시키는 방사선 가교형 점착제를 사용할 수 있다. 방사선 가교형 점착제에 의해 구성된 점착성 수지층(30)은, 방사선의 조사에 의해 가교하여 점착력이 현저하게 감소되기 때문에, 반도체 칩(70)의 픽업 공정에 있어서, 점착성 수지층(30)으로부터 반도체 칩(70)을 픽업하기 쉬워진다. 방사선으로서는, 자외선, 전자선, 적외선 등을 들 수 있다.
방사선 가교형 점착제로서는, 자외선 가교형 점착제가 바람직하다.
(메트)아크릴계 점착제에 포함되는 (메트)아크릴계 중합체로서는, 예를 들어 (메트)아크릴산에스테르 화합물의 단독 중합체, (메트)아크릴산에스테르 화합물과 코모노머의 공중합체 등을 들 수 있다. (메트)아크릴산에스테르 화합물로서는, 예를 들어 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, 부틸(메트)아크릴레이트, 2-에틸헥실(메트)아크릴레이트, 히드록시에틸(메트)아크릴레이트, 히드록시프로필(메트)아크릴레이트, 디메틸아미노에틸(메트)아크릴레이트, 글리시딜(메트)아크릴레이트 등을 들 수 있다. 이들 (메트)아크릴산에스테르 화합물은 1종 단독으로 사용해도 되고, 2종 이상을 병용하여 사용해도 된다.
또한, (메트)아크릴계 공중합체를 구성하는 코모노머로서는, 예를 들어 아세트산비닐, (메트)아크릴니트릴, 스티렌, (메트)아크릴산, 이타콘산, (메트)아크릴아미드, 메틸올(메트)아크릴아미드, 무수 말레산 등을 들 수 있다. 이들 코모노머는 1종 단독으로 사용해도 되고, 2종 이상을 병용하여 사용해도 된다.
방사선 가교형 점착제는, 예를 들어 상기 (메트)아크릴계 점착제 등의 점착제와, 가교성 화합물(탄소-탄소 이중 결합을 갖는 성분)과, 광 중합 개시제 또는 열 중합 개시제를 포함한다.
가교성 화합물로서는, 예를 들어 분자 중에 탄소-탄소 이중 결합을 갖고, 라디칼 중합에 의해 가교 가능한 모노머, 올리고머 또는 폴리머 등을 들 수 있다. 이러한 가교성 화합물로서는, 예를 들어 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 테트라에틸렌글리콜디(메트)아크릴레이트, 1,6-헥산디올디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트 등의 (메트)아크릴산과 다가 알코올의 에스테르; 에스테르(메트)아크릴레이트 올리고머; 2-프로페닐디-3-부테닐시아누레이트, 2-히드록시에틸비스(2-(메트)아크릴옥시에틸)이소시아누레이트, 트리스(2-메타크릴옥시에틸)이소시아누레이트 등의 이소시아누레이트 또는 이소시아누레이트 화합물 등을 들 수 있다.
또한, 점착제가, 폴리머의 측쇄에 탄소-탄소 이중 결합을 갖는 방사선 가교형 폴리머인 경우는, 가교성 화합물을 첨가하지 않아도 된다.
가교성 화합물의 함유량은, 점착제 100질량부에 대하여 5 내지 900질량부가 바람직하고, 5 내지 100질량부가 보다 바람직하고, 10 내지 50질량부가 더욱 바람직하다. 가교성 화합물의 함유량이 상기 범위임으로써, 상기 범위보다도 적은 경우에 비하여 점착력의 조정이 하기 쉬워져, 상기 범위보다도 많은 경우에 비하여, 열이나 광에 대한 감도가 너무 높은 것에 의한 보존 안정성의 저하가 일어나기 어렵다.
광 중합 개시제로서는, 방사선을 조사함으로써 개열되어 라디칼을 생성하는 화합물이면 되는데, 예를 들어 벤조인메틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르 등의 벤조인알킬에테르류; 벤질, 벤조인, 벤조페논, α-히드록시시클로헥실페닐케톤 등의 방향족 케톤류; 벤질디메틸케탈 등의 방향족 케탈류; 폴리비닐벤조페논; 클로로티오크산톤, 도데실티오크산톤, 디메틸티오크산톤, 디에틸티오크산톤 등의 티오크산톤류 등을 들 수 있다.
열 중합 개시제로서는, 예를 들어 유기 과산화물 유도체나 아조계 중합 개시제 등을 들 수 있다. 가열 시에 질소가 발생하지 않는 점에서, 바람직하게는 유기 과산화물 유도체이다. 열 중합 개시제로서는, 예를 들어 케톤퍼옥사이드, 퍼옥시 케탈, 하이드로퍼옥사이드, 디알킬퍼옥사이드, 디아실퍼옥사이드, 퍼옥시에스테르 및 퍼옥시디카르보네이트 등을 들 수 있다.
점착제에는 가교제를 첨가해도 된다. 가교제로서는, 예를 들어 소르비톨폴리글리시딜에테르, 폴리글리세롤폴리글리시딜에테르, 펜타에리트리톨폴리글리시딜에테르, 디글리세롤폴리글리시딜에테르 등의 에폭시계 화합물; 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트, 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복시아미드), N,N'-헥사메틸렌-1,6-비스(1-아지리딘카르복시아미드) 등의 아지리딘계 화합물; 테트라메틸렌디이소시아네이트, 헥사메틸렌디이소시아네이트, 폴리이소시아네이트 등의 이소시아네이트계 화합물 등을 들 수 있다.
가교제의 함유량은, 점착성 수지층(30)의 내열성이나 밀착력과의 밸런스를 향상시키는 관점에서, (메트)아크릴계 중합체 100질량부에 대하여, 0.1질량부 이상 10질량부 이하인 것이 바람직하다.
점착성 수지층(30)의 두께는 특별히 제한되지 않지만, 예를 들어 1㎛ 이상 100㎛ 이하인 것이 바람직하고, 3㎛ 이상 50㎛ 이하인 것이 보다 바람직하다.
점착성 수지층(30)은, 예를 들어 유연성 수지층(20) 위에 점착제 도포액을 도포함으로써 형성할 수 있다.
점착제 도포액을 도포하는 방법으로서는, 종래 공지된 도포 방법, 예를 들어 롤 코터법, 리버스 롤 코터법, 그라비아 롤법, 바 코팅법, 콤마 코터법, 다이 코터법 등을 채용할 수 있다. 도포된 점착제의 건조 조건에는 특별히 제한은 없지만, 일반적으로는, 80 내지 200℃의 온도 범위에 있어서, 10초 내지 10분간 건조하는 것이 바람직하다. 더욱 바람직하게는, 80 내지 170℃에 있어서, 15초 내지 5분간 건조한다. 가교제와 점착제의 가교 반응을 충분히 촉진시키기 위하여, 점착제 도포액의 건조가 종료된 후, 40 내지 80℃에 있어서 5 내지 300시간 정도 가열해도 된다.
본 실시 형태에 관한 점착성 적층 필름(50)은, 점착성 수지층(30) 위에 이형 필름을 더 적층시켜도 된다. 이형 필름으로서는, 예를 들어 이형 처리가 실시된 폴리에스테르 필름 등을 들 수 있다.
본 실시 형태에 관한 점착성 적층 필름(50)의 전체 광선 투과율은, 바람직하게는 85％ 이상이며, 보다 바람직하게는 90％ 이상이다. 이렇게 함으로써, 점착성 적층 필름(50)에 투명성을 부여할 수 있다. 그리고, 점착성 적층 필름(50)의 전체 광선 투과율을 상기 하한값 이상으로 함으로써, 본 실시 형태에 관한 점착성 적층 필름(50)에 있어서 내열성 수지층(10)측으로부터 방사선을 조사할 때에 점착성 수지층(30)에 더 효과적으로 방사선을 조사할 수 있어, 방사선 조사 효율을 향상시킬 수 있다. 또한, 점착성 적층 필름(50)의 전체 광선 투과율은, JIS K7105(1981)에 준하여 측정하는 것이 가능하다.
이어서, 본 실시 형태에 관한 점착성 적층 필름(50)의 제조 방법의 일례에 대하여 설명한다.
먼저, 내열성 수지층(10)의 한쪽의 면에 유연성 수지층(20)을 압출하여 라미네이트법에 의해 형성한다. 이어서, 유연성 수지층(20) 위에 점착제 도포액을 도포하여 건조시킴으로써 점착성 수지층(30)을 형성하여, 점착성 적층 필름(50)이 얻어진다.
또한, 내열성 수지층(10)과 유연성 수지층(20)은 공압출 성형에 의해 형성해도 되고, 필름상의 내열성 수지층(10)과 필름상의 유연성 수지층(20)을 라미네이트(적층)하여 형성해도 된다.
2. 반도체 장치의 제조 방법
이어서, 본 실시 형태에 관한 반도체 장치의 제조 방법의 각 공정에 대하여 설명한다.
(공정 (A))
먼저, 내열성 수지층(10), 유연성 수지층(20) 및 점착성 수지층(30)을 이 순서로 갖는 점착성 적층 필름(50)과, 점착성 수지층(30) 위에 첩부된 1 또는 2 이상의 반도체 칩(70)을 구비하는 구조체(100)를 준비한다.
이러한 구조체는, 예를 들어 점착성 적층 필름(50)의 점착성 수지층(30) 위에 반도체 기판을 첩부하고, 이어서, 점착성 적층 필름(50) 위의 반도체 기판을 반도체 칩(70)으로 다이싱함으로써 제작할 수 있다.
이하, 구조체(100)의 제조 방법에 대하여 설명한다.
먼저, 점착성 적층 필름(50)의 점착성 수지층(30) 위에 반도체 기판을 첩부한다.
점착성 적층 필름(50)에 첩부하는 반도체 기판으로서는, 예를 들어 실리콘, 게르마늄, 갈륨-비소, 갈륨-인, 갈륨-비소-알루미늄 등의 기판(예를 들어, 웨이퍼)을 들 수 있다.
또한, 반도체 기판으로서는, 표면에 회로가 형성된 반도체 기판을 사용하는 것이 바람직하다.
점착성 적층 필름(50)의 첩부는, 사람의 손으로 행해도 되지만, 통상, 롤상의 표면 보호 필름을 설치한 자동 부착기에 의해 행한다.
점착성 적층 필름(50) 및 반도체 기판의 첩부 시의 온도에는 특별히 제한은 없지만, 25℃ 내지 80℃가 바람직하다.
또한, 점착성 적층 필름(50)과 반도체 기판의 첩부 시의 압력에 대해서는 특별히 제한은 없지만, 0.3㎫ 내지 0.5㎫가 바람직하다.
이어서, 점착성 적층 필름(50) 위의 반도체 기판을 반도체 칩(70)으로 다이싱한다.
여기에서 말하는 「다이싱」에는,
(a) 반도체 기판에 대하여 이 반도체 기판의 두께와 동일한 깊이의 절입을 형성함으로써 반도체 기판을 분단하여, 복수의 분단된 반도체 칩을 얻는 조작(이하, 「풀컷 다이싱」이라고도 한다) 및
(b) 레이저 광을 조사함으로써, 반도체 기판에 대하여, 반도체 기판의 절단까지는 이르지 않는 변질 영역을 형성하여, 복수의 반도체 칩을 얻는 조작(이하, 「스텔스 다이싱」이라고도 한다)이 포함된다.
상기 다이싱은, 다이싱 블레이드(다이싱 소), 레이저 광 등을 사용하여 행할 수 있다.
다이싱이 풀컷 다이싱인 경우에는, 다이싱에 의해 반도체 기판이 복수의 반도체 칩으로 분단된다.
한편, 다이싱이 스텔스 다이싱인 경우에는, 다이싱에 의해서만 반도체 기판이 복수의 반도체 칩으로 분단될 때까지는 이르지 않고, 다이싱 후의 점착성 적층 필름(50)의 확장에 의해 반도체 기판이 분단되어 복수의 분단된 반도체 칩이 얻어진다. 또한, 스텔스 다이싱인 경우의 점착성 적층 필름(50)의 확장은, 공정 (B) 전에 행해도 되고, 공정 (B) 후에 행해도 된다.
또한, 공정 (A)에 있어서의 반도체 칩(70)에는, 풀컷 다이싱에 의해 얻어지는 분단된 복수의 반도체 칩과, 스텔스 다이싱에 의해 얻어지는 분단되기 전의 복수의 반도체 칩의 양쪽을 포함한다.
(공정 (B))
이어서, 점착성 수지층(30) 위에 첩부된 상태에서, 반도체 칩(70)의 동작을 확인한다.
반도체 칩(70)의 동작 확인은, 예를 들어 도 3에 도시하는 바와 같이 구조체(100)를 검사대(90)에 탑재하고, 공지된 반도체 시험 장치를 사용하여 행할 수 있다.
예를 들어, 반도체 칩(70)의 전극(75)에 대하여, 테스터에 접속된 접촉 단자(95)를 접촉시킨다. 이에 의해, 반도체 칩(70)과 테스터 사이에서, 동작 전력이나 동작 시험 신호 등의 수수를 행하여, 반도체 칩(70)의 동작 특성의 양부 등을 판별한다.
공정 (B)에서는, 0℃ 이하 또는 50℃ 이상 200℃ 이하의 온도 환경 하에서 반도체 칩(70)의 동작 확인을 행하는 것이 바람직하고, 60℃ 이상 180℃ 이하의 온도 환경 하에서 반도체 칩(70)의 동작 확인을 행하는 것이 보다 바람직하고, 80℃ 이상 160℃ 이하의 온도 환경 하에서 반도체 칩(70)의 동작 확인을 행하는 것이 더욱 바람직하다. 이렇게 함으로써, 불량 발생의 요인이 내재되어 있는 반도체 칩의 열화를 가속할 수 있어, 반도체 칩의 초기 불량을 조기에 발생시켜, 그의 불량품을 제거할 수 있다. 이에 의해, 신뢰성이 우수한 반도체 칩(70)을 수율 높게 얻을 수 있다.
예를 들어, 구조체(100)를 항온조나 오븐에 넣거나 또는 검사대(90)에 설치된 히터로 가열함으로써, 상기한 온도 환경 하로 할 수 있다.
(공정 (C))
이어서, 공정 (B) 후에 내열성 수지층(10)을 점착성 적층 필름(50)으로부터 박리한다.
점착성 적층 필름(50)의 박리는 손에 의해 행하여지는 경우도 있지만, 일반적으로는 자동 박리기라고 칭해지는 장치에 의해 행할 수 있다.
(공정 (D))
이어서, 공정 (C) 후에 점착성 수지층(30)으로부터 반도체 칩(70)을 픽업한다.
이 픽업에 의해, 점착성 적층 필름(50)으로부터 반도체 칩(70)을 박리할 수 있다.
반도체 칩(70)의 픽업은, 공지의 방법으로 행할 수 있다.
공정 (D)에서는, 점착성 수지층(30)에 있어서의 반도체 칩(70)이 첩부된 영역을 필름의 면 내 방향으로 확장시켜, 인접하는 반도체 칩(70) 사이의 간격을 확대시킨 상태에서, 점착성 수지층(30)으로부터 반도체 칩(70)을 픽업하는 것이 바람직하다.
이와 같이 함으로써, 인접하는 반도체 칩(70) 사이의 간격이 확대되기 때문에, 점착성 적층 필름(50)으로부터 반도체 칩(70)을 픽업하기 쉬워진다. 또한, 점착성 적층 필름(50)의 면 내 방향의 확장에 의해 발생하는, 반도체 칩(70)과 점착성 수지층(30)의 전단 응력에 의해, 반도체 칩(70)과 점착성 수지층(30)의 점착력이 저하되기 때문에, 점착성 적층 필름(50)으로부터 반도체 칩(70)을 픽업하기 쉬워진다.
(공정 (E))
본 실시 형태에 관한 반도체 장치의 제조 방법에 있어서, 공정 (D) 전에 점착성 적층 필름(50)에 대하여 방사선을 조사하여, 점착성 수지층(30)을 가교시킴으로써, 반도체 칩(70)에 대한 점착성 수지층(30)의 점착력을 저하시키는 공정 (E)를 더 마련하는 것이 바람직하다.
공정 (E)를 행함으로써, 점착성 수지층(30)으로부터 반도체 칩(70)을 용이하게 픽업할 수 있다. 또한, 점착성 수지층(30)을 구성하는 점착 성분에 의해 반도체 칩(70)의 표면이 오염되는 것을 억제할 수 있다.
방사선은, 예를 들어 점착성 적층 필름(50)의 내열성 수지층(10)측으로부터 조사된다.
방사선으로서 자외선을 사용하는 경우, 점착성 적층 필름(50)에 대하여 조사하는 자외선의 선량은, 100mJ/㎠ 이상이 바람직하고, 350mJ/㎠ 이상이 보다 바람직하다.
자외선의 선량이 상기 하한값 이상이면 점착성 수지층(30)의 점착력을 충분히 저하시킬 수 있어, 그 결과, 반도체 칩 표면에 점착제 잔류가 발생함을 보다 억제할 수 있다.
또한, 점착성 적층 필름(50)에 대하여 조사하는 자외선의 선량의 상한은 특별히 한정되지 않지만, 생산성의 관점에서, 예를 들어 1500mJ/㎠ 이하이고, 바람직하게는 1200mJ/㎠ 이하이다.
자외선 조사는, 예를 들어 고압 수은 램프나 LED를 사용하여 행할 수 있다.
공정 (E)는 공정 (C) 전에 행해도 되고, 공정 (C) 후에 행해도 되지만, 공정 (B)와 공정 (C) 사이 혹은 공정 (C)와 공정 (D) 사이에 행하는 것이 바람직하다.
(그 밖의 공정)
본 실시 형태에 관한 반도체 장치의 제조 방법은, 상기 이외의 그 밖의 공정을 갖고 있어도 된다. 그 밖의 공정으로서는, 반도체 장치의 제조 방법에 있어서 공지된 공정을 사용할 수 있다.
예를 들어, 공정 (D)를 행한 후, 얻어진 반도체 칩을 회로 기판에 실장하는 공정이나, 와이어 본딩 공정, 밀봉 공정 등의 전자 부품의 제조 공정에 있어서 일반적으로 행해지고 있는 임의의 공정 등을 더 행해도 된다.
또한, 반도체 기판으로서 한쪽의 면에만 회로면을 갖는 반도체 기판을 사용하는 경우, 반도체 기판의 회로면을 밀봉하는 밀봉 공정을 더 갖고 있어도 된다.
밀봉 공정에서는, 예를 들어 점착성 적층 필름(50)이 접착된 반도체 기판의 회로면 위에 보호층을 형성함으로써, 회로면을 내부에 밀봉한다. 그 경우, 밀봉 공정 후의 다이싱 공정에 의해, 회로면이 밀봉된 반도체 기판을 다이싱한다.
또한, 밀봉 공정은, 반도체 기판에 점착성 적층 필름(50)을 첩부하는 공정 전에 행해도 된다.
또한, 회로면을 갖는 반도체 기판을 사용하는 경우, 예를 들어 반도체 기판의 회로 형성면에 통상 사용되는 방법으로 전극 형성 및 비회로면에 보호막 형성을 행하는 공정을 더 가져도 된다. 이 전극 형성 및 보호막 형성을 행하는 공정이 마련된 제조 방법은, WLP(Wafer Level Package)라고도 부르고 있다.
또한, 반도체 기판의 회로면에 재배선층을 형성하는 공정을 더 가져도 된다. 반도체 칩 면적을 초과하는 넓은 영역에 재배선층을 형성함으로써 얻어지는 반도체 장치는, 팬 아웃 패키지(Fan-out Package)라고도 부르고 있다.
이상, 본 발명의 실시 형태에 대하여 설명했지만, 이들은 본 발명의 예시이며, 상기 이외의 다양한 구성을 채용할 수도 있다.
또한, 본 발명은 전술한 실시 형태에 한정되는 것은 아니며, 본 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함되는 것이다.
이 출원은, 2016년 3월 30일에 출원된 일본 출원 특원 제2016-068854호를 기초로 하는 우선권을 주장하고, 그 개시된 전부를 여기에 원용한다.

Claims (10)

  1. 내열성 수지층, 유연성 수지층 및 점착성 수지층을 이 순서로 갖는 점착성 적층 필름과, 상기 점착성 수지층 위에 첩부된 1 또는 2 이상의 반도체 칩을 구비하는 구조체를 준비하는 공정 (A)와,
    상기 점착성 수지층 위에 첩부된 상태에서, 상기 반도체 칩의 동작을 확인하는 공정 (B)와,
    상기 공정 (B) 후에 상기 내열성 수지층을 상기 점착성 적층 필름으로부터 박리하는 공정 (C)와,
    상기 공정 (C) 후에 상기 점착성 수지층으로부터 상기 반도체 칩을 픽업하는 공정 (D)
    를 마련하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 공정 (B)에서는, 0℃ 이하 또는 50℃ 이상 200℃ 이하의 온도 환경 하에서 상기 반도체 칩의 동작 확인을 행하는 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 공정 (D) 전에 상기 점착성 적층 필름에 대하여 방사선을 조사하여, 상기 점착성 수지층을 가교시킴으로써, 상기 반도체 칩에 대한 상기 점착성 수지층의 점착력을 저하시키는 공정 (E)를 더 마련하는 반도체 장치의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 공정 (D)에서는, 상기 점착성 수지층에 있어서의 상기 반도체 칩이 첩부된 영역을 필름의 면 내 방향으로 확장시켜, 인접하는 상기 반도체 칩 사이의 간격을 확대시킨 상태에서, 상기 점착성 수지층으로부터 상기 반도체 칩을 픽업하는 반도체 장치의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 내열성 수지층의 융점이 200℃ 이상이거나, 혹은 상기 내열성 수지층은 융점을 갖지 않는 반도체 장치의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 유연성 수지층의 융점이 100℃ 이상 250℃ 이하인 반도체 장치의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 내열성 수지층을 구성하는 내열성 수지가 폴리이미드, 폴리아미드 및 폴리에스테르로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 포함하는 반도체 장치의 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 유연성 수지층을 구성하는 유연성 수지가 폴리에스테르계 엘라스토머, 폴리아미드계 엘라스토머, 폴리이미드계 엘라스토머 및 폴리부틸렌테레프탈레이트로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 포함하는 반도체 장치의 제조 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 점착성 수지층을 구성하는 점착제가 (메트)아크릴계 점착제, 실리콘계 점착제, 우레탄계 점착제, 올레핀계 점착제 및 스티렌계 점착제로부터 선택되는 1종 또는 2종 이상을 포함하는 반도체 장치의 제조 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 점착성 적층 필름의 전체 광선 투과율이 85％ 이상인 반도체 장치의 제조 방법.
KR1020187027977A 2016-03-30 2017-03-27 반도체 장치의 제조 방법 KR102121681B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-068854 2016-03-30
JP2016068854 2016-03-30
PCT/JP2017/012477 WO2017170450A1 (ja) 2016-03-30 2017-03-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20180122652A true KR20180122652A (ko) 2018-11-13
KR102121681B1 KR102121681B1 (ko) 2020-06-10

Family

ID=59965665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187027977A KR102121681B1 (ko) 2016-03-30 2017-03-27 반도체 장치의 제조 방법

Country Status (9)

Country Link
US (1) US10573548B2 (ko)
EP (1) EP3439023B1 (ko)
JP (1) JP6517430B2 (ko)
KR (1) KR102121681B1 (ko)
CN (1) CN109075045B (ko)
MY (1) MY194643A (ko)
SG (1) SG11201808371UA (ko)
TW (1) TWI711079B (ko)
WO (1) WO2017170450A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3786200A4 (en) * 2018-04-26 2022-01-19 Mitsubishi Gas Chemical Company, Inc. RESIN COMPOSITION, LAMINATE, SEMICONDUCTOR WAFER BONDED WITH A RESIN COMPOSITION LAYER, SUBSTRATE FOR MOUNTING OF A SEMICONDUCTOR WAFER BONDED WITH A RESIN COMPOSITION LAYER, AND SEMICONDUCTOR DEVICE
KR20240046302A (ko) * 2019-03-29 2024-04-08 미쓰이 가가쿠 토세로 가부시키가이샤 전자 장치의 제조 방법 및 점착성 필름
CA3188545A1 (en) 2020-08-25 2022-03-03 Ignik Outdoors, Inc. Portable electric warming systems and methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163281A (ja) 1996-10-04 1998-06-19 Hitachi Ltd 半導体素子およびその製造方法
JP2013227435A (ja) * 2012-04-26 2013-11-07 Toray Ind Inc 半導体装置製造用接着剤シートおよび半導体装置の製造方法
KR20130129938A (ko) * 2010-10-21 2013-11-29 스미또모 베이크라이트 가부시키가이샤 전자 장치의 제조 방법 및 그것을 사용하여 이루어지는 전자 장치, 전기, 전자 부품의 제조 방법 및 그것을 사용하여 이루어지는 전기, 전자 부품
KR20140042090A (ko) * 2012-09-27 2014-04-07 삼성전자주식회사 반도체 패키지 및 그 제조 방법
WO2015174381A1 (ja) * 2014-05-12 2015-11-19 電気化学工業株式会社 半導体検査用の耐熱性粘着シート、及び半導体検査方法
KR20160019421A (ko) * 2013-06-14 2016-02-19 덴카 주식회사 반도체 검사용 내열성 점착 시트
KR20180123079A (ko) * 2016-03-30 2018-11-14 미쓰이 가가쿠 토세로 가부시키가이샤 반도체 장치의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100627404B1 (ko) * 2002-11-20 2006-09-21 가부시키가이샤 도모에가와 세이시쇼 가요성 금속적층체 및 내열성 접착제 조성물
JP2011018806A (ja) * 2009-07-09 2011-01-27 Sumitomo Bakelite Co Ltd 半導体用フィルムおよび半導体装置の製造方法
JP5551457B2 (ja) * 2010-01-22 2014-07-16 リンテック株式会社 接着シート用支持媒体および支持フレーム
JP5689269B2 (ja) * 2010-09-16 2015-03-25 日東電工株式会社 粘着テープ
JP5666875B2 (ja) * 2010-10-21 2015-02-12 アキレス株式会社 半導体製造工程用テープの基材フィルム
JP2012169548A (ja) * 2011-02-16 2012-09-06 Lintec Corp チップ状部品のピックアップ方法
JP6094029B2 (ja) * 2011-12-27 2017-03-15 日立化成株式会社 ダイシング・ダイボンディング一体型テープ
JP2015156438A (ja) * 2014-02-20 2015-08-27 リンテック株式会社 半導体チップの製造方法
JP2016032061A (ja) * 2014-07-30 2016-03-07 株式会社ソシオネクスト 半導体装置の製造方法
WO2017038915A1 (ja) * 2015-09-01 2017-03-09 リンテック株式会社 粘着剤組成物及び粘着シート

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163281A (ja) 1996-10-04 1998-06-19 Hitachi Ltd 半導体素子およびその製造方法
KR20130129938A (ko) * 2010-10-21 2013-11-29 스미또모 베이크라이트 가부시키가이샤 전자 장치의 제조 방법 및 그것을 사용하여 이루어지는 전자 장치, 전기, 전자 부품의 제조 방법 및 그것을 사용하여 이루어지는 전기, 전자 부품
JP2013227435A (ja) * 2012-04-26 2013-11-07 Toray Ind Inc 半導体装置製造用接着剤シートおよび半導体装置の製造方法
KR20140042090A (ko) * 2012-09-27 2014-04-07 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20160019421A (ko) * 2013-06-14 2016-02-19 덴카 주식회사 반도체 검사용 내열성 점착 시트
WO2015174381A1 (ja) * 2014-05-12 2015-11-19 電気化学工業株式会社 半導体検査用の耐熱性粘着シート、及び半導体検査方法
KR20180123079A (ko) * 2016-03-30 2018-11-14 미쓰이 가가쿠 토세로 가부시키가이샤 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
MY194643A (en) 2022-12-09
JPWO2017170450A1 (ja) 2018-12-27
EP3439023A4 (en) 2020-01-29
TW201801161A (zh) 2018-01-01
JP6517430B2 (ja) 2019-05-22
EP3439023B1 (en) 2024-05-01
SG11201808371UA (en) 2018-10-30
CN109075045A (zh) 2018-12-21
CN109075045B (zh) 2022-12-30
US20190139806A1 (en) 2019-05-09
WO2017170450A1 (ja) 2017-10-05
US10573548B2 (en) 2020-02-25
KR102121681B1 (ko) 2020-06-10
TWI711079B (zh) 2020-11-21
EP3439023A1 (en) 2019-02-06

Similar Documents

Publication Publication Date Title
KR102091963B1 (ko) 반도체 장치의 제조 방법
JP6204640B1 (ja) 半導体装置の製造方法
WO2018097036A1 (ja) 粘着性積層フィルムおよび電子装置の製造方法
WO2018079551A1 (ja) 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置
KR102121681B1 (ko) 반도체 장치의 제조 방법
WO2018079552A1 (ja) 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant