Nothing Special   »   [go: up one dir, main page]

KR20180056458A - 표시 장치 및 표시 장치의 구동 방법 - Google Patents

표시 장치 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20180056458A
KR20180056458A KR1020160154122A KR20160154122A KR20180056458A KR 20180056458 A KR20180056458 A KR 20180056458A KR 1020160154122 A KR1020160154122 A KR 1020160154122A KR 20160154122 A KR20160154122 A KR 20160154122A KR 20180056458 A KR20180056458 A KR 20180056458A
Authority
KR
South Korea
Prior art keywords
signal
clock signal
data
display device
frequency
Prior art date
Application number
KR1020160154122A
Other languages
English (en)
Other versions
KR102576753B1 (ko
Inventor
김홍규
김명수
박보윤
안광수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160154122A priority Critical patent/KR102576753B1/ko
Priority to US15/812,451 priority patent/US10762858B2/en
Publication of KR20180056458A publication Critical patent/KR20180056458A/ko
Application granted granted Critical
Publication of KR102576753B1 publication Critical patent/KR102576753B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

실시예에 따른 표시 장치는 복수의 화소를 포함하는 표시 패널, 그리고 입력 영상 신호 및 제어 신호에 기초하여 상기 표시 패널에 한 프레임 단위로 영상을 표시하는 신호 제어부를 포함하고, 상기 신호 제어부는, 프리셋 영상 신호를 저장하는 메모리, 상기 제어 신호를 수신하는 수신부, 한 프레임 기간 내에서 상기 제어 신호에 기초하여 결정되는 블랭크 구간 동안 제1 주파수를 갖는 내부 클록 신호를 생성하는 클록 신호 변조부, 그리고 상기 내부 클록 신호에 따라 상기 메모리로부터 상기 프리셋 영상 신호를 판독하여 영상 처리하는 데이터 처리부를 포함한다.

Description

표시 장치 및 표시 장치의 구동 방법{DISPLAY APPARATUS AND DRIVING METHOD OF DISPLAY APPARATUS}
본 개시는 표시 장치 및 표시 장치의 구동 방법에 관한 것이다.
표시 장치는 복수의 화소, 복수의 게이트 라인, 복수의 데이터 라인이 위치하는 표시 패널과, 게이트 라인에 게이트 신호를 출력하는 게이트 구동부, 그리고, 데이터 라인에 데이터 전압을 출력하는 데이터 구동부를 포함한다.
표시 장치는 이러한 게이트 구동부와 데이터 구동부를 제어하는 신호 제어부를 포함한다. 신호 제어부는 입력되는 영상 신호 및 제어 신호를 적절히 처리하여, 게이트 구동부와 데이터 구동부를 제어하는 신호를 생성하고, 데이터 공급부로 영상 데이터를 전달한다.
신호 제어부는 동작 전압을 인가 받는다. 신호 제어부가 영상 처리를 수행하는 경우, 신호 제어부는 높은 부하로서 동작한다. 신호 제어부가 영상 처리를 수행하지 않는 경우, 신호 제어부는 낮은 부하로서 동작한다.
따라서, 높은 부하로서 동작하는 신호 제어부가 낮은 부하로서 동작하게 되는 시점과 그 반대의 시점에서, 부하 변화에 따라 동작 전압에 리플(ripple)이 발생할 수 있다.
실시예들은 신호 제어부로 안정적인 동작 전압을 공급하는 표시 장치 및 표시 장치의 구동 방법을 제공하기 위한 것이다.
실시예들은 신호 제어부에서 처리하는 데이터의 손상을 방지하는 표시 장치 및 표시 장치의 구동 방법을 제공하기 위한 것이다.
실시예에 따른 표시 장치는 복수의 화소를 포함하는 표시 패널, 그리고 입력 영상 신호 및 제어 신호에 기초하여 표시 패널에 한 프레임 단위로 영상을 표시하는 신호 제어부를 포함하고, 신호 제어부는, 프리셋 영상 신호를 저장하는 메모리, 제어 신호를 수신하는 수신부, 한 프레임 기간 내에서 제어 신호에 기초하여 결정되는 블랭크 구간 동안 제1 주파수를 갖는 내부 클록 신호를 생성하는 클록 신호 변조부, 그리고 내부 클록 신호에 따라 메모리로부터 프리셋 영상 신호를 판독하여 영상 처리하는 데이터 처리부를 포함한다.
제어 신호는, 블랭크 구간 외의 액티브 구간 동안 이네이블 레벨을 갖는 펄스이고, 블랭크 구간 동안 디세이블 레벨을 갖는 데이터 이네이블 신호, 그리고 제1 주파수와 같거나 제1 주파수보다 높은 주파수를 갖는 메인 클록 신호를 포함할 수 있다.
클록 신호 변조부는 한 프레임 기간 내에서 제어 신호에 기초하여 결정되는 액티브 구간 동안 제1 주파수와 같거나 제1 주파수보다 높은 주파수를 갖는 내부 클록 신호를 생성할 수 있다.
데이터 처리부는 액티브 구간 동안 입력 영상 신호에 대해 영상 처리를 수행하고, 표시 장치는, 영상 처리된 입력 영상 신호를 출력하는 송신부를 더 포함할 수 있다.
클록 신호 변조부는 제1 주파수로서 블랭크 구간 동안 변화하는 제1 주파수를 갖는 클록 신호를 생성할 수 있다.
블랭크 구간 동안 클록 신호는 적어도 3개의 제1 주파수를 가질 수 있다.
데이터 처리부는 프리셋 영상 신호에 대해 컬러 보정, 얼룩 보정, 색 특성 보상(ACC: adaptive color correction) 및 동적 캐패시턴스 보상(DCC: dynamic capacitance compensation) 중 적어도 하나의 영상 처리를 수행할 수 있다.
메모리는 이전 프레임의 영상 신호를 프리셋 영상 신호로서 저장할 수 있다.
메모리는 영상 처리된 이전 프레임의 영상 신호를 프리셋 영상 신호로서 저장할 수 있다.
메모리는 영상 처리에 요구되는 보정 데이터를 더 포함하고, 데이터 처리부는 메모리의 보정 데이터를 참조하여 영상 처리를 수행하는 제1 데이터 처리부 및 메모리에 대한 참조 없이 영상 처리를 수행하는 제2 데이터 처리부를 포함할 수 있다.
클록 신호 변조부는 블랭크 구간 동안 내부 클록 신호를 제1 데이터 처리부에만 출력할 수 있다.
실시예에 따른 표시 장치의 구동 방법은 복수의 화소를 포함하는 표시 패널, 그리고 입력 영상 신호 및 제어 신호에 기초하여 표시 패널에 한 프레임 단위로 영상을 표시하는 신호 제어부를 포함하는 표시 장치의 구동방법에 있어서, 신호 제어부가 제어 신호를 수신하는 단계, 신호 제어부가 제어 신호에 기초하여 블랭크 구간을 결정하는 단계, 신호 제어부가 블랭크 구간 내에서 제1 주파수를 갖는 내부 클록 신호를 생성하는 단계, 그리고 신호 제어부가 내부 클록 신호에 따라 메모리로부터 프리셋 영상 신호를 판독하여 영상 처리하는 단계를 포함한다.
신호 제어부가 한 프레임 기간 내에서 블랭크 구간 외의 액티브 구간 동안 제1 주파수와 같거나 제1 주파수보다 높은 주파수를 갖는 내부 클록 신호를 생성하는 단계를 더 포함할 수 있다.
제어 신호를 수신하는 단계는 신호 제어부가 입력 영상 신호를 더 수신하는 단계를 포함하고, 신호 제어부가 액티브 구간 동안 입력 영상 신호에 대해 영상 처리를 수행하고, 표시 패널로 출력하는 단계를 더 포함할 수 있다.
제1 주파수를 갖는 내부 클록 신호를 생성하는 단계는 신호 제어부가 블랭크 구간 동안 변화하는 제1 주파수를 갖는 클록 신호를 생성하는 단계를 포함할 수 있다.
블랭크 구간 동안 클록 신호는 적어도 3개의 제1 주파수를 가질 수 있다.
신호 제어부가 내부 클록 신호에 따라 메모리로부터 프리셋 영상 신호를 판독하여 영상 처리하는 단계는 신호 제어부가 프리셋 영상 신호에 대해 컬러 보정, 얼룩 보정, 색 특성 보상(ACC: adaptive color correction) 및 동적 캐패시턴스 보상(DCC: dynamic capacitance compensation) 중 적어도 하나의 영상 처리를 수행하는 단계를 포함할 수 있다.
실시예들에 따르면, 신호 제어부의 동작 전압의 리플 발생을 억제할 수 있는 효과가 있다.
실시예들에 따르면, 표시 장치의 표시 품질 저하를 방지할 수 있는 효과가 있다.
도 1은 일 실시예에 따른 표시 장치를 나타낸 개략적인 블록도(block diagram)이다.
도 2는 일 실시예에 따른 표시 장치의 신호 제어부를 나타낸 블록도이다.
도 3은 일 실시예에 따른 표시 장치의 구동 방법을 나타낸 순서도이다.
도 4는 일 실시예에 따른 표시 장치의 신호 제어부의 블랭크 구간에서의 동작을 설명하기 위한 블록도이다.
도 5 내지 도 7은 일 실시예에 따른 표시 장치의 신호 제어부의 동작을 나타낸 타이밍도이다.
도 8은 다른 실시예에 따른 표시 장치의 신호 제어부를 나타낸 블록도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1을 참조하여 일 실시예에 따른 표시 장치(10)에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 나타낸 개략적인 블록도(block diagram)이다.
도시된 바와 같이, 표시 장치(10)는 표시 패널(100), 데이터 구동부(110), 게이트 구동부(120), 및 신호 제어부(130)를 포함한다. 본 명세서 상에서 설명되는 표시 장치는 위에서 열거된 구성요소들 보다 많은 구성요소들을 가질 수 있다.
먼저, 표시 패널(100)은 복수의 표시 신호선과 이에 연결되어 있는 복수의 화소(P)를 포함한다. 복수의 표시 신호선은 복수의 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트 라인(G1-Gm)과 복수의 데이터 전압을 전달하는 복수의 데이터 라인(D1-Dn)을 포함한다. 복수의 화소(P) 각각은 대응하는 게이트 라인(G1-Gm) 및 대응하는 데이터 라인(D1-Dn)에 연결될 수 있다. 복수의 화소(P)는 액정 표시 소자 또는 유기 발광 소자를 포함할 수 있다.
데이터 구동부(110)는 표시 패널(100)의 복수의 데이터 라인(D1-Dn)에 연결되어 있고, 복수의 데이터 라인(D1-Dn)에 복수의 데이터 전압을 인가한다. 구체적으로, 데이터 구동 IC는 기준 감마 전압들을 이용하여 전체 계조에 대한 데이터 전압들을 생성할 수 있다. 그리고, 데이터 구동부(110)는 생성된 데이터 전압을 데이터 신호로서 데이터 라인(D1-Dn)에 출력한다.
게이트 구동부(120)는 복수의 게이트 라인(G1-Gm)에 연결되어 있고, 게이트 온 전압과 게이트 오프 전압의 조합으로 이루어진 복수의 게이트 신호를 복수의 게이트 라인(G1-Gm)에 인가한다.
게이트 구동부(120)는 게이트 제어 신호(CONT2)에 기초한 1 수평 주기("1H"라고도 쓰며, 수평 동기 신호 및 데이터 이네이블 신호의 한 주기와 동일함) 단위로 복수의 게이트 라인(G1-Gm)에 게이트 온 전압(Von)의 복수의 게이트 신호를 인가한다. 데이터 구동부(110)는 데이터 제어 신호(CONT1)에 기초한 게이트 온 전압의 복수의 게이트 신호 인가 시점 각각에 동기되어 대응하는 화소 행의 복수의 화소(P)에 복수의 데이터 전압을 인가한다.
도시하지는 않았으나, 표시 패널(100)이 액정 표시 패널인 경우, 표시 패널(100)의 뒤쪽에는 백라이트 유닛이 위치할 수 있으며, 백라이트 유닛은 적어도 하나의 광원을 포함할 수 있다. 광원의 예로는 CCFL(cold cathode fluorescent lamp)과 같은 형광 램프, LED(light emitting diode) 등을 포함할 수 있다. 이하에서는 표시 패널(100)이 액정 표시 패널인 것으로 가정하여 설명한다.
신호 제어부(130)는 게이트 구동부(120) 및 데이터 구동부(110) 등의 동작을 제어한다. 신호 제어부(130)는 동작 전압(VDD)을 공급받아 동작할 수 있다.
신호 제어부(130)는 외부로부터 입력 영상 신호(IS)와 입력 제어 신호(CTRL)를 입력받는다. 입력 영상 신호(IS)는 표시 패널(100)의 화소 각각의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들어 1024, 256 또는 64개의 계조(gray)로 구분될 수 있다.
입력 제어 신호(CTRL)는 영상 표시와 관련하여 수직 동기 신호와 수평 동기 신호, 메인 클록 신호, 데이터 이네이블 신호 등을 포함할 수 있다. 구체적으로, 데이터 이네이블 신호는 영상 신호(IS)가 제공되는 기간 동안 이네이블 레벨의 전압을 가질 수 있다. 메인 클록 신호는 신호 제어부(130)의 동작에 필요한 하나 이상의 클록 신호들을 생성하기 위해 참조될 수 있다. 수직 동기 신호는 영상의 프레임들을 구별하기 위해 참조될 수 있고, 수평 동기 신호는 표시 패널(100)의 행(Row)을 따라 배열된 화소들을 구별하기 위해 참조될 수 있다.
신호 제어부(130)는 입력 영상 신호(IS) 및 입력 제어 신호(CTRL)를 기초로 입력 영상 신호(IS)를 표시 패널(100)의 동작 조건에 맞게 적절히 처리하고, 영상 데이터(DATA), 데이터 제어 신호(CONT1) 및 게이트 제어 신호(CONT2) 등을 생성할 수 있다.
다음으로, 도 2를 참조하여 표시 장치(10)의 신호 제어부(130)에 대해 구체적으로 설명한다.
도 2는 일 실시예에 따른 표시 장치(10)의 신호 제어부(130)를 나타낸 블록도이다. 도시된 바와 같이, 신호 제어부(130)는 수신부(131), 데이터 처리부(133), 메모리(135), 송신부(137), 및 클록 신호 변조부(139)를 포함한다.
수신부(131)는 입력되는 영상 신호(IS) 및 제어 신호(CTRL)를 수신할 수 있다. 구체적으로, 수신부(131)는 외부 시스템으로부터 소정의 인터페이스 방식에 기초하여 입력되는 영상 신호(IS)를 한 프레임 단위로 수신하여 데이터 처리부(133)에 공급할 수 있다.
그리고, 수신부(131)는 외부 시스템으로부터 입력되는 데이터 이네이블 신호(DE)를 수신할 수 있다. 데이터 이네이블 신호(DE)는 프레임 단위로 입력될 수 있다. 하나의 프레임은 액티브 구간 및 블랭크 구간을 포함할 수 있다. 데이터 이네이블 신호(DE)는 액티브 구간 동안 일정한 펄스 폭을 갖는 펄스의 형태로 공급될 수 있다. 또한, 데이터 이네이블 신호(DE)는 블랭크 구간 동안 디세이블 레벨을 가질 수 있다.
또한, 수신부(131)는 메인 클록 신호(MCLK)를 수신할 수 있다. 메인 클록 신호(MCLK)는 외부의 시스템으로부터 제공되거나, 표시 장치(10)에 포함될 수 있는 오실레이터에 의해 생성될 수도 있다.
수신부(131)는 입력되는 데이터 이네이블 신호(DE)와 메인 클록 신호(MCLK)를 클록 신호 변조부(139)로 전달할 수 있다.
다음으로, 데이터 처리부(133)는 수신부(131)를 통해 영상 신호(IS)를 입력받고, 클록 신호 변조부(139)를 통해 클록 신호(CLK)를 입력받는다. 데이터 처리부(133)는 동작 전압(VDD)를 공급받아 동작할 수 있으며, 입력되는 클록 신호(CLK)에 기초하여, 영상 신호(IS)를 처리할 수 있다.
예를 들어, 데이터 처리부(133)는 영상 신호(IS)에 대해, 컬러 보정, 얼룩 보정, 색 특성 보상(ACC: adaptive color correction) 및 동적 캐패시턴스 보상(DCC: dynamic capacitance compensation) 등을 수행할 수 있다.
데이터 처리부(133)는 메모리(135)에 저장된 데이터(ID)를 이용하여 영상 신호(IS)를 처리할 수 있다. 또는, 데이터 처리부(133)는 메모리(135)를 사용하지 않고, 영상 신호(IS)를 처리할 수도 있다.
메모리(135)를 이용하여 영상 신호(IS)를 처리하는 예들에 대해 설명하면 다음과 같다.
데이터 처리부(133)는 수신부(131)로부터 제공된 영상 신호(IS)의 컬러를 보정할 수 있다. 예를 들어, 데이터 처리부(133)는 메모리(135)에 저장된 컬러 보정 데이터를 입력받고, 수신부(131)로부터 입력된 영상 신호(IS)의 컬러를 보정한다. 즉, 데이터 처리부(133)는 컬러 보정 데이터를 이용하여 영상 신호(IS)의 적색(R), 녹색(G), 청색(B) 데이터 중에서 적어도 어느 하나의 데이터를 보정한다. 이때, 컬러 보정 데이터는 표시 패널(100)의 제작 시 표시 패널(100)의 특성에 따라 미리 결정되어 메모리(135)에 저장될 수 있다.
그리고, 데이터 처리부(133)는 영상 신호(IS)에 의해 표시될 수 있는 영상의 얼룩을 보정할 수 있다. 데이터 처리부(133)는 메모리(135)에 저장된 얼룩 보정 데이터를 입력받고, 수신부(131)로부터 입력된 영상 신호(IS)의 얼룩를 보정한다. 얼룩 보정 데이터도 표시 패널(100)의 제작 시 표시 패널(100)의 특성에 따라 미리 결정되어 메모리(135)에 저장될 수 있다.
또한, 데이터 처리부(133)는 메모리(135)에 저장된 이전 프레임 영상 신호와 수신부(131)를 통해 입력되는 현재 프레임 영상 신호(IS)에 기초하여 현재 프레임 영상 신호(IS)의 계조 값을 보상하는 능동 캐패시턴스 보상(DCC)을 수행할 수 있다. 일반적으로, 화소(P)에 인가되는 전압의 변화 속도보다 액정층에 포함된 액정 분자가 재정렬되는 속도가 느리다. 즉, 화소(P)에 인가되는 전압이 프레임 단위로 변경되어도, 액정 분자가 프레임 마다 전압에 의해 완전히 재정렬되지 않는다. 따라서, 액정 분자의 응답 속도를 보상하기 위해, 데이터 처리부(133)는 현재 프레임 영상 신호(IS)의 계조 값을 증가시킬 수 있다. 데이터 처리부(133)는 메모리(135)에 저장된 이전 프레임의 영상 신호를 입력받고, 수신부(131)로부터 입력되는 현재 프레임의 영상 신호(IS)를 비교하여 그에 따른 응답속도를 보상한다. 데이터 처리부(133)는 이전 프레임 영상 신호와 현재 프레임 영상 신호(IS)의 계조 차이에 따라, 미리 설정된 DCC 보상 데이터를 근거로 현재 프레임 영상 신호(IS)의 계조를 보상한다. 이때, DCC 보상 데이터는 메모리(135)에 저장되어 있다.
메모리(135)를 이용하지 않고 영상 신호(IS)를 처리하는 예로서, 데이터 처리부(133)는 입력되는 영상 신호(IS)를 표시 패널(100)에 적합하도록 업-스케일링(up-scaling) 또는 다운-스케일링(down-scaling) 처리할 수 있다. 이러한 스케일링 처리는 메모리(135)를 참조하지 않고도 수행될 수 있다.
다음으로, 메모리(135)는 EEPROM 등의 비휘발성 메모리(135)를 포함할 수 있으며, 해상도 및 타이밍 정보, 컬러 보정 데이터, 얼룩 보정 데이터, DCC 보상 데이터, 프리셋 영상 신호 등의 데이터를 저장할 수 있다. 또한, 메모리(135)는 DRAM 등의 휘발성 메모리(135)를 포함할 수 있으며, 컬러 보정된 영상 신호, 얼룩 보정된 영상 신호, 이전 프레임 영상 신호 중 적어도 하나의 데이터를 저장할 수 있다.
클록 신호 변조부(139)는 데이터 이네이블 신호(DE) 및 메인 클록 신호(MCLK)를 수신부(131)로부터 입력받을 수 있다. 클록 신호 변조부(139)는 데이터 이네이블 신호(DE)를 기초로 클록 신호(CLK)를 생성할 수 있다.
첫 번째 예로서, 클록 신호 변조부(139)는 데이터 이네이블 신호(DE)의 형태에 관계 없이, 메인 클록 신호(MCLK)를 제1 주파수를 갖는 클록 신호(CLK)로 변조하여 출력한다. 그러면, 액티브 구간 및 블랭크 구간에서, 데이터 처리부(133)는 제1 주파수를 갖는 클록 신호(CLK)를 입력받는다.
두 번째 예로서, 데이터 이네이블 신호(DE)가 일정한 펄스 폭을 갖는 펄스의 형태로 공급되면, 클록 신호 변조부(139)는 메인 클록 신호(MCLK)를 제1 주파수를 갖는 클록 신호(CLK)로 변조하여 출력한다. 데이터 이네이블 신호(DE)가 디세이블 레벨로 입력되면, 클록 신호 변조부(139)는 메인 클록 신호(MCLK)를 제1 주파수 보다 낮은 제2 주파수를 갖는 클록 신호(CLK)로 변조하여 출력한다. 그러면, 데이터 처리부(133)는 액티브 구간에서 제1 주파수를 갖는 클록 신호(CLK)를 입력받고, 블랭크 구간에서 제2 주파수를 갖는 클록 신호(CLK)를 입력받는다.
세 번째 예로서, 데이터 이네이블 신호(DE)가 일정한 펄스 폭을 갖는 펄스의 형태로 공급되면, 클록 신호 변조부(139)는 메인 클록 신호(MCLK)를 제1 주파수를 갖는 클록 신호(CLK)로 변조하여 출력한다. 데이터 이네이블 신호(DE)가 디세이블 레벨로 입력되면, 클록 신호 변조부(139)는 메인 클록 신호(MCLK)를 제1 주파수 내지 제1 주파수 보다 낮은 제3 주파수 내의 임의의 주파수를 갖는 클록 신호(CLK)로서 변조하여 출력한다. 그러면, 데이터 처리부(133)는 액티브 구간에서 제1 주파수를 갖는 클록 신호(CLK)를 입력받고, 블랭크 구간에서 제1 주파수 내지 제3 주파수 내의 소정 주파수를 갖는 클록 신호(CLK)를 입력받는다.
송신부(137)는 데이터 처리부(133)에서 처리된 영상 데이터(DATA)를 출력할 수 있다. 영상 데이터(DATA)는 데이터 구동부(110)에 제공되고, 데이터 신호로서 화소(P)에 기입되어 영상이 표시될 수 있다. 또한, 송신부(137)는 제어 신호(CONT)를 더 출력할 수 있다. 예를 들어, 제어 신호(CONT)는 데이터 제어 신호(CONT1) 및 게이트 제어 신호(CONT2)를 포함할 수 있다.
상기와 같이 구성되는 신호 제어부(130)를 포함하는 표시 장치(10)의 구동 방법에 대해 도 3을 참조하여 설명한다.
도 3은 일 실시예에 따른 표시 장치(10)의 구동 방법을 나타낸 순서도이다. 먼저, 수신부(131)는 외부 시스템으로부터 제어 신호(CTRL)를 수신(S100)한다. 제어 신호(CTRL)는 메인 클록 신호(MCLK) 및 데이터 이네이블 신호(DE)를 포함할 수 있다. 이때, 데이터 이네이블 신호(DE)가 이네이블 레벨을 갖는 펄스 형태로 입력되는 동안, 수신부(131)에는 영상 신호(IS)가 더 입력될 수 있다.
그리고, 클록 신호 변조부(139)는 데이터 이네이블 신호(DE)에 기초하여 블랭크 구간인지 여부를 판단(S110)한다. 클록 신호 변조부(139)는 데이터 이네이블 신호(DE)에 따라 클록 신호(CLK)를 변조하여 데이터 출력부로 출력할 수 있다.
데이터 처리부(133)는 데이터 이네이블 신호(DE)가 이네이블 레벨을 갖는 펄스 형태로 입력되는 블랭크 구간 이외의 기간 동안, 제1 주파수를 갖는 클록 신호(CLK)를 입력받는다. 그리고, 데이터 처리부(133)는 입력되는 영상 신호(IS)의 데이터를 처리하여 영상 데이터(DATA)로서 출력(S120)한다.
데이터 처리부(133)는 데이터 이네이블 신호(DE)가 디세이블 레벨을 갖는 블랭크 구간 동안 제1 주파수, 제2 주파수, 또는 제1 주파수 내지 제3 주파수 내의 소정 주파수를 갖는 클록 신호(CLK)를 입력받는다. 데이터 처리부(133)는 메모리(135)에 저장된 프리셋 영상 신호를 처리(S130)한다.
이때, 프리셋 영상 신호는 비휘발성 메모리(135)에 저장된 테스트 영상 신호일 수 있다. 또는, 프리셋 영상 신호는 이전 프레임에서 영상 처리를 위해 메모리(135)에 저장된 영상 신호(IS)일 수 있다. 예를 들어, 프리셋 영상 신호는 컬러 보정된 영상 신호, 얼룩 보정된 영상 신호, 및 이전 프레임 영상 신호 등을 포함한다.
데이터 처리부(133)가 블랭크 구간 동안 프리셋 영상 신호를 처리하는 방식을 다음의 도 4를 참조하여 함께 설명한다.
도 4는 일 실시예에 따른 표시 장치(10)의 신호 제어부(130)의 블랭크 구간에서의 동작을 설명하기 위한 블록도이다.
도 4에 도시된 바와 같이, 신호 제어부(130)의 수신부(131)에 제어 신호(CTRL)가 입력된다. 블랭크 구간 동안, 영상 신호(IS)는 신호 제어부(130)에 입력되지 않을 수 있다.
수신부(131)는 입력된 제어 신호(CTRL)의 데이터 이네이블 신호(DE)와 메인 클록 신호(MCLK)를 클록 신호 변조부(139)로 출력할 수 있다. 그러면, 클록 신호 변조부(139)는 메인 클록 신호(MCLK)를, 제1 주파수, 제2 주파수, 또는 제1 주파수 내지 제3 주파수 내의 소정 주파수를 갖는 클록 신호(CLK)로 선택적으로 변조하여 데이터 처리부(133)에 출력할 수 있다.
데이터 처리부(133)는 입력되는 클록 신호(CLK)에 응답하여 동작할 수 있다. 데이터 처리부(133)는 클록 신호(CLK)에 응답하여 메모리(135)로부터 영상 처리를 위해 필요한 데이터(ID)를 판독한다.
먼저, 데이터 처리부(133)는 메모리(135)로부터 프리셋 영상 신호를 판독할 수 있다. 데이터 처리부(133)는 판독한 프리셋 영상 신호에 대해 영상 처리할 수 있다. 일례로, 데이터 처리부(133)는 메모리(135)를 참조하여 수행되는 영상 처리를 프리셋 영상 신호에 대해 수행할 수 있다. 다른 예로, 데이터 처리부(133)는 메모리(135)를 참조하지 않고 수행되는 영상 처리를 프리셋 영상 신호에 대해 수행할 수 있다.
그러면, 데이터 처리부(133)는 프리셋 영상 신호가 영상 처리된 영상 데이터(DATA)와 및 이에 대응하는 제어 신호(CONT1, CONT2)를 생성할 수 있다.
데이터 처리부(133)는 영상 데이터(DATA) 및 제어 신호(CONT1, CONT2)를 송신부(137)에 출력하지 않을 수 있다(①).
또는, 데이터 처리부(133)는 프리셋 영상 신호에 따른 영상 데이터(DATA) 및 제어 신호(CONT1, CONT2)를 송신부(137)에 출력한다. 그리고, 송신부(137)는 입력된 영상 데이터(DATA) 및 제어 신호(CONT1, CONT2)를 데이터 구동부(110) 또는 게이트 구동부(120)에 출력하지 않을 수 있다(②).
또는, 데이터 처리부(133)는 프리셋 영상 신호에 따른 영상 데이터(DATA) 및 제어 신호(CONT1, CONT2)를 송신부(137)에 출력한다. 그리고, 송신부(137)는 입력된 영상 데이터(DATA) 및 제어 신호(CONT1, CONT2) 중 영상 데이터(DATA) 및 제어 신호(CONT1)만을 데이터 구동부(120)에 출력할 수 있다(③).
즉, 블랭크 구간에서 영상 처리된 데이터 및 제어 신호들은 표시 패널(100)에 표시되지 않는다.
실시예에 따른 표시 장치(10) 및 표시 장치(10)의 구동방법에 따르면, 블랭크 구간 동안 데이터 처리부(133)로 클록 신호(CLK)가 인가되고, 데이터 처리부(133)는 메모리(135)에 저장된 데이터를 처리한다. 블랭크 구간 동안 데이터 처리부(133)에 의해 데이터가 처리되므로, 신호 제어부(130)는 비교적 높은 부하로서 동작한다. 따라서, 액티브 구간 동안 높은 부하로서 동작하는 신호 제어부(130)가 블랭크 구간에서도 비교적 높은 부하로 동작하므로, 부하 변화에 의해 발생하는 동작 전압(VDD)의 리플(ripple)이 적다.
이하에서는, 클록 신호 변조부(139)에서 출력되는 클록 신호(CLK)의 주파수에 대해서 도 5 내지 도 7을 함께 참조하여 구체적으로 설명한다.
도 5 내지 도 7은 일 실시예에 따른 표시 장치(10)의 신호 제어부(130)의 동작을 나타낸 타이밍도이다.
먼저, 도 5에 도시된 바와 같이, 데이터 이네이블 신호(DE)는 액티브 구간(ACTIVE PERIOD) 동안 일정한 펄스 폭을 갖는 펄스로 입력되고, 블랭크 구간(BLANK PERIOD) 동안 디세이블 레벨로 입력될 수 있다.
클록 신호 변조부(139)는 액티브 구간(ACTIVE PERIOD) 및 블랭크 구간(BLANK PERIOD) 내에서 제1 주파수(a Hz)를 갖는 클록 신호(CLK)를 출력할 수 있다.
데이터 처리부(133)는 액티브 구간(ACTIVE PERIOD) 및 블랭크 구간(BLANK PERIOD) 내에서 메모리(135)를 참조하여 데이터를 처리할 수 있다. 데이터 처리부(133)는 액티브 구간(ACTIVE PERIOD) 및 블랭크 구간(BLANK PERIOD) 내에서 모두 제1 주파수(a Hz)를 갖는 클록 신호(CLK)를 입력받아 동작할 수 있다. 블랭크 구간(BLANK PERIOD) 동안 데이터 처리부(133)는 메모리(135)에 저장된 프리셋 데이터를 영상 처리할 수 있으므로, 블랭크 구간(BLANK PERIOD)과 액티브 구간(ACTIVE PERIOD)에서의 데이터 처리량이 대체적으로 동일할 수 있다. 그러므로, 블랭크 구간(BLANK PERIOD)에서도, 신호 제어부(130)는 액티브 구간(ACTIVE PERIOD)과 같이 높은 부하로서 동작할 수 있다. 따라서, 신호 제어부(130)로 공급되는 동작 전압(VDD)의 리플이 적다.
다음으로, 도 6에 도시된 바와 같이, 클록 신호 변조부(139)는 액티브 구간(ACTIVE PERIOD) 내에서 제1 주파수(a Hz)를 갖는 클록 신호(CLK)를 출력할 수 있다. 클록 신호 변조부(139)는 블랭크 구간(BLANK PERIOD) 내에서 제1 주파수(a Hz)보다 낮은 주파수인 제2 주파수(b Hz)를 갖는 클록 신호(CLK)를 출력할 수 있다.
데이터 처리부(133)는 액티브 구간(ACTIVE PERIOD) 및 블랭크 구간(BLANK PERIOD) 내에서 메모리(135)를 참조하여 데이터를 처리할 수 있다. 데이터 처리부(133)는 액티브 구간(ACTIVE PERIOD) 내에서 제1 주파수(a Hz)를 갖는 클록 신호(CLK)를 입력받아 동작할 수 있다. 데이터 처리부(133)는 블랭크 구간(BLANK PERIOD) 내에서 제2 주파수(b Hz)를 갖는 클록 신호(CLK)를 입력받아 동작할 수 있다. 블랭크 구간(BLANK PERIOD) 동안 데이터 처리부(133)는 메모리(135)에 저장된 프리셋 데이터를 영상 처리할 수 있다. 블랭크 구간(BLANK PERIOD)에서도, 신호 제어부(130)는 액티브 구간(ACTIVE PERIOD)과 같이 비교적 높은 부하로서 동작할 수 있다. 따라서, 신호 제어부(130)로 공급되는 동작 전압(VDD)의 리플이 적다.
다음으로, 도 7에 도시된 바와 같이, 클록 신호 변조부(139)는 액티브 구간(ACTIVE PERIOD) 내에서 제1 주파수(a Hz)를 갖는 클록 신호(CLK)를 출력할 수 있다. 클록 신호 변조부(139)는 블랭크 구간(BLANK PERIOD) 내에서 제1 주파수(a Hz) 내지 제3 주파수(c Hz) 내의 임의의 주파수를 갖는 클록 신호(CLK)를 출력할 수 있다. 즉, 블랭크 구간에서 클록 신호 변조부(139)는 제1 주파수(a Hz) 내지 제3 주파수(c Hz) 내의 소정 주파수(a Hz, b Hz, 또는 c Hz)를 갖는 클록 신호(CLK)를 출력할 수 있다. 데이터 처리부(133)는 액티브 구간(ACTIVE PERIOD) 및 블랭크 구간(BLANK PERIOD) 내에서 메모리(135)를 참조하여 데이터를 처리할 수 있다. 데이터 처리부(133)는 액티브 구간(ACTIVE PERIOD) 내에서 제1 주파수(a Hz)를 갖는 클록 신호(CLK)를 입력받아 동작할 수 있다. 데이터 처리부(133)는 블랭크 구간(BLANK PERIOD) 내에서 소정 주파수(a Hz, b Hz, 또는 c Hz)를 갖는 클록 신호(CLK)를 입력받아 동작할 수 있다. 블랭크 구간(BLANK PERIOD) 동안 데이터 처리부(133)는 메모리(135)에 저장된 프리셋 데이터를 영상 처리할 수 있다. 블랭크 구간(BLANK PERIOD)에서도, 신호 제어부(130)는 액티브 구간 액티브 구간(ACTIVE PERIOD)과 같이 비교적 높은 부하로서 동작할 수 있다. 따라서, 신호 제어부(130)로 공급되는 동작 전압(VDD)의 리플이 적다.
도 5에서 설명되는 실시예는 도 6 및 도 7에서의 실시예에 비해, 리플의 크기가 매우 작은 장점이 있다. 도 6 및 도 7에서 설명되는 실시예는 도 5에서의 실시예에 비해, 전력 소모가 적은 장점이 있다.
다음으로, 도 8을 참조하여 다른 실시예에 따른 표시 장치(10)의 신호 제어부(130')에 대해 설명한다.
도 8은 다른 실시예에 따른 표시 장치(10)의 신호 제어부(130')를 나타낸 블록도이다. 도 8의 신호 제어부(130')는 도 2의 신호 제어부(130)와 동일한 또는 유사한 구성들을 포함하므로, 중복되는 구성에 대해서는 설명을 생락한다. 도시된 바와 같이, 신호 제어부(130')는 수신부(131), 제1 내지 제3 데이터 처리부(1330, 1332, 1334), 메모리(135), 송신부(137), 및 클록 신호 변조부(139)를 포함한다.
제1 데이터 처리부(1330) 및 제3 데이터 처리부(1334)는 메모리(135)에 저장된 데이터(ID1, ID2)를 이용하여 영상 신호(IS)를 처리할 수 있다. 제2 데이터 처리부(1332)는 메모리(135)를 사용하지 않고, 영상 신호(IS)를 처리한다.
예를 들어, 제1 데이터 처리부(1330) 및 제3 데이터 처리부(1334)는 컬러 보정, 얼룩 보정, 색 특성 보상 및 동적 캐패시턴스 보상 중 적어도 하나의 영상 처리를 수행할 수 있다. 제2 데이터 처리부(1332)는 업-스케일링, 다운-스케일링 등과 같은 영상 처리를 수행할 수 있다.
이러한 컬러 보정, 얼룩 보정, 색 특성 보상, 동적 캐패시턴스 보상, 업-스케일링, 및 다운-스케일링에 대해서는 도 2에서 설명하였으므로 설명을 생략한다.
제1 내지 제3 데이터 처리부(1330, 1332, 1334)는 동작 전압(VDD)을 공급받아 동작할 수 있으며, 입력되는 클록 신호(CLK)에 기초하여, 영상 신호(IS)를 처리할 수 있다.
먼저, 제1 데이터 처리부(1330)는 수신부(131)로부터 영상 신호(IS)를 입력받고, 클록 신호 변조부(139)를 통해 클록 신호(CLK)를 입력받는다. 제1 데이터 처리부(1330)는 입력되는 클록 신호(CLK)에 기초하여 영상 신호(IS)를 처리할 수 있다. 예를 들어, 제1 데이터 처리부(1330)는 메모리(135)에 저장된 컬러 보정 데이터를 입력받아, 컬러 보정 데이터를 사용하여 영상 신호(IS)에 대해 컬러 보정을 수행한다.
다음으로, 제2 데이터 처리부(1332)는 제1 데이터 처리부(1330)에서 처리된 영상 신호(IS)에 대해 영상 처리를 수행한다. 제2 데이터 처리부(1332)는 입력되는 클록 신호(CLK)에 기초하여 영상 신호(IS)를 처리할 수 있다. 예를 들어, 제2 데이터 처리부(1332)는 컬러 보정된 영상 신호에 대해 업-스케일링을 수행한다.
다음으로, 제3 데이터 처리부(1334)는 제2 데이터 처리부(1332)에서 처리된 영상 신호(IS)에 대해 영상 처리를 수행한다. 제3 데이터 처리부(1334)는 입력되는 클록 신호(CLK)에 기초하여 영상 신호(IS)를 처리할 수 있다. 예를 들어, 제3 데이터 처리부(1334)는 메모리(135)로부터 이전 프레임 영상 신호 및 DCC 보상 데이터를 입력받아, 이전 프레임 영상 신호 및 DCC 보상 데이터를 사용하여 업-스케일링된 영상 신호(IS)에 대해 동적 캐패시턴스 보상을 수행한다.
송신부(137)는 제3 데이터 처리부(1334)에서 출력된 영상 신호(IS)를 영상 데이터(DATA)로서 출력할 수 있다. 송신부(137)는 제어 신호(CONT)를 더 출력할 수 있다.
클록 신호 변조부(139)는 데이터 이네이블 신호(DE) 및 메인 클록 신호(MCLK)를 수신부(131)로부터 입력받을 수 있다. 클록 신호 변조부(139)는 데이터 이네이블 신호(DE)를 기초로 클록 신호(CLK)를 생성할 수 있다.
클록 신호 변조부(139)는 블랭크 구간에서 제1 내지 제3 데이터 처리부(1330, 1332, 1334) 중 적어도 하나로 클록 신호(CLK)를 출력할 수 있다. 이때, 클록 신호 변조부(139)는 메모리(135)에 저장된 데이터를 이용하여 영상 처리를 수행하는 제1 데이터 처리부(1330) 및 제3 데이터 처리부(1334) 중 적어도 하나로 클록 신호(CLK)를 출력할 수 있다.
일례로, 클록 신호 변조부(139)는 블랭크 구간에서 제1 내지 제3 데이터 처리부(1330, 1332, 1334)로 클록 신호(CLK)를 모두 출력한다. 제1 데이터 처리부(1330)는 입력되는 클록 신호(CLK)에 의해 메모리(135)를 참조하여 프리셋 영상 신호를 판독할 수 있다. 또한, 제1 데이터 처리부(1330)는 컬러 보정 데이터를 판독할 수 있다. 제1 데이터 처리부(1330)는 판독된 프리셋 영상 신호의 컬러를 보정할 수 있다. 제1 데이터 처리부(1330)는 컬러 보정된 프리셋 영상 신호를 제2 데이터 처리부(1332)로 출력할 수 있다. 제2 데이터 처리부(1332)는 컬러 보정된 프리셋 영상 신호에 대해 업-스케일링을 수행할 수 있다. 제2 데이터 처리부(1332)는 업-스케일링된 프리셋 영상 신호를 제3 데이터 처리부(1334)로 출력할 수 있다. 제3 데이터 처리부(1334)는 이전 프레임 영상 신호와 DCC 보상 데이터를 메모리(135)로부터 판독할 수 있다. 제3 데이터 처리부(1334)는 업-스케일링된 프리셋 영상 신호에 대해 능동 캐패시턴스 보상을 수행할 수 있다.
다른 예로, 클록 신호 변조부(139)는 블랭크 구간에서 메모리(135)에 저장된 데이터(ID1, ID2)를 참조하여 동작하는 제1 및 제3 데이터 처리부(1330, 1334)로 클록 신호(CLK)를 출력한다. 제1 데이터 처리부(1330)는 입력되는 클록 신호(CLK)에 의해 메모리(135)를 참조하여 프리셋 영상 신호를 판독할 수 있다. 또한, 제1 데이터 처리부(1330)는 컬러 보정 데이터를 판독할 수 있다. 제1 데이터 처리부(1330)는 판독된 프리셋 영상 신호의 컬러를 보정할 수 있다. 제1 데이터 처리부(1330)는 컬러 보정된 프리셋 영상 신호를 제2 데이터 처리부(1332)로 출력할 수 있다. 제2 데이터 처리부(1332)에는 클록 신호(CLK)가 입력되지 않으므로, 프리셋 영상 신호를 컬러 보정 처리하지 않는다. 제3 데이터 처리부(1334)는 이전 프레임 영상 신호, 프리셋 영상 신호와 DCC 보상 데이터를 메모리(135)로부터 판독할 수 있다. 제3 데이터 처리부(1334)는 프리셋 영상 신호에 대해 이전 프레임 영상 신호 및 DCC 보상 데이터를 사용하여 능동 캐패시턴스 보상을 수행할 수 있다.
또 다른 예로, 클록 신호 변조부(139)는 블랭크 구간에서 제1 데이터 처리부(1330) 또는 제3 데이터 처리부(1334)로 클록 신호(CLK)를 출력한다. 이 경우, 위에서 설명한 예와 유사하므로 설명을 생략한다.
블랭크 구간에서 생성된 데이터들은 도 4에서 설명한 바와 같이, 송신부(137)로 출력되지 않을 수 있다. 또는, 처리된 데이터들은 송신부(137)로 입력되나, 송신부(137)가 출력하지 않을 수 있다. 또는, 처리된 데이터들은 송신부(137)로 입력되나, 송신부(137)가 게이트 제어 신호(CONT2)를 출력하지 않을 수 있다.
즉, 블랭크 구간에서 영상 처리된 데이터 및 제어 신호들은 표시 패널(100)에 표시되지 않는다.
실시예에 따른 표시 장치(10) 및 표시 장치(10)의 구동방법에 따르면, 블랭크 구간 동안 제1 내지 제3 데이터 처리부(1330, 1332, 1334)에 선택적으로 클록 신호(CLK)가 인가되고, 제1 및 제3 데이터 처리부(1330, 1334)는 메모리(135)에 저장된 데이터(ID1, ID2)를 처리할 수 있다. 블랭크 구간 동안 제1 및 제3 데이터 처리부(1330, 1334)에 의해 데이터(ID1, ID2)가 처리되므로, 신호 제어부(130')는 비교적 높은 부하로서 동작한다. 따라서, 액티브 구간 동안 높은 부하로서 동작하는 신호 제어부(130')가 블랭크 구간에서도 비교적 높은 부하로 동작하므로, 부하 변화에 따라 발생하는 동작 전압(VDD)의 리플(ripple)이 감소될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 표시 장치 100: 표시 패널
110: 데이터 구동부 120: 게이트 구동부
131: 수신부 133: 데이터 처리부
135: 메모리 137: 송신부
139: 클록 신호 변조부

Claims (17)

  1. 복수의 화소를 포함하는 표시 패널, 그리고
    입력 영상 신호 및 제어 신호에 기초하여 상기 표시 패널에 한 프레임 단위로 영상을 표시하는 신호 제어부를 포함하고,
    상기 신호 제어부는,
    프리셋 영상 신호를 저장하는 메모리,
    상기 제어 신호를 수신하는 수신부,
    한 프레임 기간 내에서 상기 제어 신호에 기초하여 결정되는 블랭크 구간 동안 제1 주파수를 갖는 내부 클록 신호를 생성하는 클록 신호 변조부, 그리고
    상기 내부 클록 신호에 따라 상기 메모리로부터 상기 프리셋 영상 신호를 판독하여 영상 처리하는 데이터 처리부를 포함하는,
    표시 장치.
  2. 제1항에 있어서,
    상기 제어 신호는,
    상기 블랭크 구간 외의 액티브 구간 동안 이네이블 레벨을 갖는 펄스이고, 상기 블랭크 구간 동안 디세이블 레벨을 갖는 데이터 이네이블 신호, 그리고
    상기 제1 주파수와 같거나 상기 제1 주파수보다 높은 주파수를 갖는 메인 클록 신호를 포함하는,
    표시 장치.
  3. 제1항에 있어서,
    상기 클록 신호 변조부는 상기 한 프레임 기간 내에서 상기 제어 신호에 기초하여 결정되는 액티브 구간 동안 상기 제1 주파수와 같거나 상기 제1 주파수보다 높은 주파수를 갖는 내부 클록 신호를 생성하는,
    표시 장치.
  4. 제3항에 있어서,
    상기 데이터 처리부는 상기 액티브 구간 동안 상기 입력 영상 신호에 대해 영상 처리를 수행하고, 상기 표시 장치는,
    상기 영상 처리된 입력 영상 신호를 출력하는 송신부
    를 더 포함하는 표시 장치.
  5. 제1항에 있어서,
    상기 클록 신호 변조부는 상기 제1 주파수로서 상기 블랭크 구간 동안 변화하는 상기 제1 주파수를 갖는 클록 신호를 생성하는,
    표시 장치.
  6. 제5항에 있어서,
    상기 블랭크 구간 동안 상기 클록 신호는 적어도 3개의 제1 주파수를 갖는,
    표시 장치.
  7. 제1항에 있어서,
    상기 데이터 처리부는 상기 프리셋 영상 신호에 대해 컬러 보정, 얼룩 보정, 색 특성 보상(ACC: adaptive color correction) 및 동적 캐패시턴스 보상(DCC: dynamic capacitance compensation) 중 적어도 하나의 영상 처리를 수행하는,
    표시 장치.
  8. 제1항에 있어서,
    상기 메모리는 이전 프레임의 영상 신호를 상기 프리셋 영상 신호로서 저장하는,
    표시 장치.
  9. 제1항에 있어서,
    상기 메모리는 영상 처리된 이전 프레임의 영상 신호를 상기 프리셋 영상 신호로서 저장하는,
    표시 장치.
  10. 제1항에 있어서,
    상기 메모리는 영상 처리에 요구되는 보정 데이터를 더 포함하고,
    상기 데이터 처리부는 상기 메모리의 상기 보정 데이터를 참조하여 영상 처리를 수행하는 제1 데이터 처리부 및 상기 메모리에 대한 참조 없이 영상 처리를 수행하는 제2 데이터 처리부를 포함하는,
    표시 장치.
  11. 제10항에 있어서,
    상기 클록 신호 변조부는 상기 블랭크 구간 동안 상기 내부 클록 신호를 상기 제1 데이터 처리부에만 출력하는,
    표시 장치.
  12. 복수의 화소를 포함하는 표시 패널, 그리고 입력 영상 신호 및 제어 신호에 기초하여 상기 표시 패널에 한 프레임 단위로 영상을 표시하는 신호 제어부를 포함하는 표시 장치의 구동방법에 있어서,
    상기 신호 제어부가 상기 제어 신호를 수신하는 단계,
    상기 신호 제어부가 상기 제어 신호에 기초하여 블랭크 구간을 결정하는 단계,
    상기 신호 제어부가 상기 블랭크 구간 내에서 제1 주파수를 갖는 내부 클록 신호를 생성하는 단계, 그리고
    상기 신호 제어부가 상기 내부 클록 신호에 따라 메모리로부터 프리셋 영상 신호를 판독하여 영상 처리하는 단계,
    를 포함하는 표시 장치의 구동 방법.
  13. 제12항에 있어서,
    상기 신호 제어부가 상기 한 프레임 기간 내에서 상기 블랭크 구간 외의 액티브 구간 동안 상기 제1 주파수와 같거나 상기 제1 주파수보다 높은 주파수를 갖는 내부 클록 신호를 생성하는 단계
    를 더 포함하는 표시 장치의 구동 방법.
  14. 제13항에 있어서,
    상기 제어 신호를 수신하는 단계는 상기 신호 제어부가 상기 입력 영상 신호를 더 수신하는 단계를 포함하고,
    상기 신호 제어부가 상기 액티브 구간 동안 상기 입력 영상 신호에 대해 영상 처리를 수행하고, 상기 표시 패널로 출력하는 단계
    를 더 포함하는 표시 장치의 구동 방법.
  15. 제12항에 있어서,
    상기 제1 주파수를 갖는 내부 클록 신호를 생성하는 단계는 상기 신호 제어부가 상기 블랭크 구간 동안 변화하는 상기 제1 주파수를 갖는 클록 신호를 생성하는 단계를 포함하는,
    표시 장치의 구동 방법.
  16. 제15항에 있어서,
    상기 블랭크 구간 동안 상기 클록 신호는 적어도 3개의 제1 주파수를 갖는,
    표시 장치의 구동 방법.
  17. 제12항에 있어서,
    상기 신호 제어부가 상기 내부 클록 신호에 따라 상기 메모리로부터 프리셋 영상 신호를 판독하여 영상 처리하는 단계는 상기 신호 제어부가 상기 프리셋 영상 신호에 대해 컬러 보정, 얼룩 보정, 색 특성 보상(ACC: adaptive color correction) 및 동적 캐패시턴스 보상(DCC: dynamic capacitance compensation) 중 적어도 하나의 영상 처리를 수행하는 단계를 포함하는,
    표시 장치의 구동 방법.
KR1020160154122A 2016-11-18 2016-11-18 표시 장치 및 표시 장치의 구동 방법 KR102576753B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160154122A KR102576753B1 (ko) 2016-11-18 2016-11-18 표시 장치 및 표시 장치의 구동 방법
US15/812,451 US10762858B2 (en) 2016-11-18 2017-11-14 Display device and driving method of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160154122A KR102576753B1 (ko) 2016-11-18 2016-11-18 표시 장치 및 표시 장치의 구동 방법

Publications (2)

Publication Number Publication Date
KR20180056458A true KR20180056458A (ko) 2018-05-29
KR102576753B1 KR102576753B1 (ko) 2023-09-08

Family

ID=62147628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160154122A KR102576753B1 (ko) 2016-11-18 2016-11-18 표시 장치 및 표시 장치의 구동 방법

Country Status (2)

Country Link
US (1) US10762858B2 (ko)
KR (1) KR102576753B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190138718A (ko) * 2018-06-05 2019-12-16 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN111583885A (zh) * 2020-06-17 2020-08-25 京东方科技集团股份有限公司 移位寄存器的驱动方法及装置
US11393380B2 (en) 2020-12-10 2022-07-19 Lx Semicon Co., Ltd. Integrated circuit, method for operating the same, and display system including the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112150953B (zh) * 2019-06-26 2022-04-15 京东方科技集团股份有限公司 一种显示装置及其显示方法
KR20210113530A (ko) * 2020-03-06 2021-09-16 삼성디스플레이 주식회사 클록 트레이닝을 수행하는 데이터 드라이버를 포함하는 표시 장치, 및 표시 장치의 구동 방법
CN111443888B (zh) * 2020-03-27 2024-03-22 Tcl华星光电技术有限公司 显示控制方法、装置、电子设备及存储介质
CN111341262A (zh) * 2020-04-22 2020-06-26 合肥京东方显示技术有限公司 抑制噪声的电路、方法、时序控制板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080000056A (ko) * 2006-06-26 2008-01-02 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동장치 및 구동방법
KR20080110459A (ko) * 2007-06-15 2008-12-18 홀텍 세미컨덕터 인코오포레이티드 영상-클럭을 조정하는 회로 및 방법
US20090046091A1 (en) * 2005-12-28 2009-02-19 Yutaka Arai Image display apparatus
KR20090073473A (ko) * 2007-12-31 2009-07-03 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
KR20090076603A (ko) * 2008-01-09 2009-07-13 삼성전자주식회사 타이밍 컨트롤러, 이를 이용한 데이터 처리방법 및 이를갖는 표시장치
KR20120071909A (ko) * 2010-12-23 2012-07-03 삼성전자주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR20150010844A (ko) * 2013-07-18 2015-01-29 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006153927A (ja) * 2004-11-25 2006-06-15 Sanyo Electric Co Ltd 表示装置
JP4713427B2 (ja) * 2006-03-30 2011-06-29 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置の駆動装置及び方法
KR101452972B1 (ko) * 2008-02-13 2014-10-22 삼성디스플레이 주식회사 타이밍 컨트롤러, 이를 구비한 표시 장치 및 이의신호처리방법
KR101492563B1 (ko) * 2008-08-20 2015-03-12 삼성디스플레이 주식회사 타이밍 컨트롤러 및 이를 갖는 표시장치
KR20100095250A (ko) 2009-02-20 2010-08-30 삼성전자주식회사 전원 노이즈를 줄일 수 있는 반도체 메모리 장치
JP5460405B2 (ja) * 2010-03-24 2014-04-02 キヤノン株式会社 画像表示装置およびその制御方法
KR101729982B1 (ko) * 2010-12-30 2017-04-26 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
US9165518B2 (en) * 2011-08-08 2015-10-20 Samsung Display Co., Ltd. Display device and driving method thereof
KR101349782B1 (ko) 2011-12-08 2014-01-16 엘지디스플레이 주식회사 타이밍 컨트롤러, 이를 포함하는 액정표시장치 및 이의 구동방법
KR102126549B1 (ko) 2013-12-31 2020-07-08 엘지디스플레이 주식회사 평판 표시 장치 및 그의 구동 방법
KR20160017871A (ko) 2014-08-06 2016-02-17 엘지디스플레이 주식회사 액정표시장치
US10698522B2 (en) * 2016-04-27 2020-06-30 Qualcomm Incorporated Variable rate display interfaces

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090046091A1 (en) * 2005-12-28 2009-02-19 Yutaka Arai Image display apparatus
KR20080000056A (ko) * 2006-06-26 2008-01-02 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동장치 및 구동방법
KR20080110459A (ko) * 2007-06-15 2008-12-18 홀텍 세미컨덕터 인코오포레이티드 영상-클럭을 조정하는 회로 및 방법
KR20090073473A (ko) * 2007-12-31 2009-07-03 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
KR20090076603A (ko) * 2008-01-09 2009-07-13 삼성전자주식회사 타이밍 컨트롤러, 이를 이용한 데이터 처리방법 및 이를갖는 표시장치
KR20120071909A (ko) * 2010-12-23 2012-07-03 삼성전자주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR20150010844A (ko) * 2013-07-18 2015-01-29 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190138718A (ko) * 2018-06-05 2019-12-16 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN111583885A (zh) * 2020-06-17 2020-08-25 京东方科技集团股份有限公司 移位寄存器的驱动方法及装置
CN111583885B (zh) * 2020-06-17 2021-11-30 京东方科技集团股份有限公司 移位寄存器的驱动方法及装置
US11854508B2 (en) 2020-06-17 2023-12-26 Boe Technology Group Co., Ltd. Driving method and device for shift register
US11393380B2 (en) 2020-12-10 2022-07-19 Lx Semicon Co., Ltd. Integrated circuit, method for operating the same, and display system including the same

Also Published As

Publication number Publication date
KR102576753B1 (ko) 2023-09-08
US10762858B2 (en) 2020-09-01
US20180144697A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
KR20180056458A (ko) 표시 장치 및 표시 장치의 구동 방법
US11132959B2 (en) Electronic device and control method thereof
US9620064B2 (en) Compensation methods for display brightness change associated with reduced refresh rate
US7705814B2 (en) Method and apparatus for driving liquid crystal display
US9262987B2 (en) Compensation methods for display brightness change associated with reduced refresh rate
US8648883B2 (en) Display apparatus and method of driving the same
KR102483992B1 (ko) 표시 장치 및 그 구동 방법
CN111833802B (zh) 显示装置
US20040257329A1 (en) Method and apparatus for driving liquid crystal display device
CN109767738B (zh) 显示装置
US20160203802A1 (en) Timing controller and display device including the same
US10311813B2 (en) Control device, display device, control method, and storage medium
US9041748B2 (en) Display device and driving method thereof
US9443489B2 (en) Gamma curve compensating method, gamma curve compensating circuit and display system using the same
KR102511039B1 (ko) 영상 처리 방법 및 영상 처리 회로와 그를 이용한 표시 장치
KR101552992B1 (ko) 액정 표시 장치 및 그 구동 방법
US20170140730A1 (en) Multi-voltage Generator and Liquid Crystal Display
KR20130071227A (ko) 액정표시장치와 그 구동 방법
KR20200080965A (ko) 표시 장치 및 이득 제어 방법
JP2010039205A (ja) 液晶表示装置
KR102416343B1 (ko) 표시 장치 및 이의 구동 방법
KR20230074375A (ko) 표시 장치 및 이의 구동 방법
KR102129438B1 (ko) 액정표시장치 및 그 구동방법
KR101949925B1 (ko) 영상표시장치 및 그 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161118

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211027

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161118

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230322

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230616

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230905

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230905

End annual number: 3

Start annual number: 1

PG1601 Publication of registration