Nothing Special   »   [go: up one dir, main page]

KR20180014328A - 표시장치, 게이트 드라이버 및 게이트 드라이버의 구동 방법 - Google Patents

표시장치, 게이트 드라이버 및 게이트 드라이버의 구동 방법 Download PDF

Info

Publication number
KR20180014328A
KR20180014328A KR1020160096816A KR20160096816A KR20180014328A KR 20180014328 A KR20180014328 A KR 20180014328A KR 1020160096816 A KR1020160096816 A KR 1020160096816A KR 20160096816 A KR20160096816 A KR 20160096816A KR 20180014328 A KR20180014328 A KR 20180014328A
Authority
KR
South Korea
Prior art keywords
node
gate
voltage
signal
gate driver
Prior art date
Application number
KR1020160096816A
Other languages
English (en)
Other versions
KR102490300B1 (ko
Inventor
임유석
김혜린
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160096816A priority Critical patent/KR102490300B1/ko
Priority to JP2016246216A priority patent/JP6436961B2/ja
Priority to US15/387,056 priority patent/US10176746B2/en
Priority to CN201611244355.0A priority patent/CN107665675B/zh
Publication of KR20180014328A publication Critical patent/KR20180014328A/ko
Application granted granted Critical
Publication of KR102490300B1 publication Critical patent/KR102490300B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 실시예들은 게이트 드라이버와 그 구동 방법에 관한 것으로서, 게이트 드라이버 집적회로의 Q 노드를 리셋하는 리셋 신호의 입력단을 통해 Q 노드에 직접 하이 레벨을 인가하는 클럭 신호가 입력되도록 하거나, 리셋 신호를 매 프레임 사이의 블랭크 구간마다 입력하거나, 더 높은 게이트 하이 전압과 더 낮은 게이트 로우 전압을 인가하여 블랭크 구간에서 Q 노드의 전압 레벨을 안정적으로 유지할 수 있도록 한다. 블랭크 구간에서 Q 노드의 전압 레벨을 안정적으로 유지하도록 함으로써, 스캔 신호의 불량 현상을 방지하고 높은 신뢰성을 갖는 강건한 구조의 게이트 드라이버 집적회로와 그 구동 방법을 제공한다.

Description

표시장치, 게이트 드라이버 및 게이트 드라이버의 구동 방법{DISPLAY DEVICE, GATE DRIVER AND DRIVING METHOD THEREOF}
본 실시예들은 표시장치와 표시장치에 포함되는 게이트 드라이버, 그리고 게이트 드라이버의 구동 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 근래에는 액정 표시장치, 플라즈마 표시장치, 유기발광 표시장치 등과 같은 여러 종류의 표시장치가 활용되고 있다.
이러한 표시장치는, 다수의 게이트 라인과 다수의 데이터 라인이 배치되고 게이트 라인과 데이터 라인이 교차하는 영역에 정의되는 다수의 화소가 배치된 표시패널과, 게이트 라인을 구동하는 게이트 드라이버와, 데이터 라인을 구동하는 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버를 제어하는 컨트롤러 등을 포함한다.
게이트 드라이버는 다수의 게이트 라인으로 스캔 신호를 출력하여 다수의 게이트 라인을 순차적으로 구동한다. 그리고, 게이트 드라이버에 의해 출력되는 스캔 신호의 타이밍에 맞춰 데이터 드라이버가 데이터 라인으로 데이터 전압을 출력하여 각각의 화소를 구동한다.
따라서, 표시장치의 구동을 위해서 게이트 드라이버는 높은 신뢰성이 요구되나, 표시장치가 높은 사양, 대면적으로 갈수록 게이트 드라이버의 장시간 구동시 불량 현상이 발생하는 문제점이 존재한다.
본 실시예들의 목적은, 장시간 구동시 불량 현상이 발생하지 않고 신뢰성이 높은 게이트 드라이버와 그 구동 방법을 제공하는 데 있다.
본 실시예들의 목적은, 게이트 드라이버의 Q 노드와 QB 노드의 전압을 안정적으로 유지할 수 있도록 하는 게이트 드라이버의 구조와 그 구동 방법을 제공하는 데 있다.
일 측면에서, 본 실시예들은, Q 노드와 연결되어 Q 노드의 전압에 따라 동작하는 풀-업 트랜지스터와, QB 노드와 연결되어 QB 노드의 전압에 따라 동작하는 풀-다운 트랜지스터를 포함하는 게이트 드라이버를 제공한다.
이러한 게이트 드라이버는 풀-업 트랜지스터와 풀-다운 트랜지스터의 동작에 따라 표시패널에 배치된 게이트 라인으로 스캔 신호를 출력한다.
이러한 게이트 드라이버는 Q 노드와 QB 노드의 전압 레벨을 제어하는 제어 회로부를 포함하며, 제어 회로부는 Q 노드를 리셋하기 위한 리셋 신호가 입력되는 신호 라인과 Q 노드에 직접 하이 레벨을 인가하는 클럭 신호의 입력단이 연결될 수 있다.
이러한 클럭 신호는 게이트 로우 전압의 입력단과 QB 노드 사이에 연결된 트랜지스터를 제어하는 신호일 수 있으며, 리셋 신호가 입력되는 신호 라인을 통해 클럭 신호를 인가하여 블랭크 구간 동안 Q 노드의 전압을 일정하게 유지한다.
리셋 신호가 입력되는 신호 라인에는 트랜지스터가 연결될 수 있으며, 신호 라인에 연결된 트랜지스터의 게이트 노드와 드레인 노드는 서로 연결된다.
또한, 게이트 하이 전압의 입력단과 Q 노드 사이에 연결된 캐패시터를 더 포함할 수도 있다.
이때, 게이트 하이 전압의 입력단으로 기준 게이트 하이 전압보다 기설정된 전압만큼 높은 게이트 하이 전압이 인가될 수 있으며, 동시에 게이트 로우 전압의 입력단으로 기준 게이트 로우 전압보다 기설정된 전압만큼 낮은 게이트 로우 전압이 인가될 수 있다.
다른 측면에서, 본 실시예들에 따른 게이트 드라이버는, Q 노드와 연결되어 Q 노드의 전압 레벨에 따라 동작하는 풀-업 트랜지스터와, QB 노드와 연결되어 QB 노드의 전압 레벨에 따라 동작하는 풀-다운 트랜지스터와, Q 노드와 QB 노드의 전압 레벨을 제어하는 제어 회로부를 포함하며, 제어 회로부는 Q 노드를 리셋하기 위한 리셋 신호를 프레임 사이의 블랭크 구간마다 인가할 수 있다.
블랭크 구간마다 Q 노드를 리셋하기 위한 리셋 신호를 인가함으로써 블랭크 구간에서 Q 노드와 QB 노드의 전압을 안정적으로 유지한다.
다른 측면에서, 본 실시예들은, 다수의 게이트 라인과 다수의 데이터 라인이 배치된 표시패널과, 다수의 게이트 라인을 구동하는 게이트 드라이버와, 다수의 데이터 라인을 구동하는 데이터 드라이버를 포함하고, 게이트 드라이버는, Q 노드의 전압 레벨과 QB 노드의 전압 레벨에 따라 게이트 신호를 출력하고 Q 노드를 리셋하기 위한 리셋 신호가 입력되는 신호 라인에 Q 노드에 직접 하이 레벨을 인가하는 클럭 신호의 입력단이 연결된 표시장치를 제공한다.
다른 측면에서, 본 실시예들은, 게이트 스타트 신호를 출력하는 단계와, Q 노드의 전압 레벨과 QB 노드의 전압 레벨에 따라 게이트 신호(스캔 신호)를 출력하는 단계와, 프레임 사이의 블랭크 구간마다 Q 노드를 리셋하기 위한 리셋 신호를 출력하는 단계를 포함하는 게이트 드라이버의 구동 방법을 제공한다.
본 실시예들에 의하면, Q 노드를 리셋하기 위한 리셋 신호가 입력되는 신호 라인에 Q 노드에 직접 하이 레벨을 인가하는 클럭 신호의 입력단을 연결함으로써, 블랭크 구간에서 Q 노드의 전압을 안정적으로 유지할 수 있도록 한다.
본 실시예들에 의하면, Q 노드를 리셋하기 위한 리셋 신호를 블랭크 구간마다 출력하거나, 기준 게이트 하이 전압보다 높은 게이트 하이 전압을 인가하고 기준 게이트 로우 전압보다 낮은 게이트 로우 전압을 동시에 인가함으로써, 블랭크 구간에서 Q 노드의 전압을 안정적으로 유지할 수 있도록 한다.
본 실시예들에 의하면, 블랭크 구간에서 Q 노드의 전압을 안정적으로 유지함으로써, 장시간 구동시에도 신뢰성이 높은 게이트 드라이버와 그 구동 방법을 제공할 수 있다.
도 1은 본 실시예들에 따른 표시장치의 개략적인 구성을 나타낸 도면이다.
도 2와 도 3은 본 실시예들에 따른 게이트 드라이버의 개략적인 구성을 나타낸 도면이다.
도 4는 본 실시예들에 따른 게이트 드라이버의 회로 구조의 예시를 나타낸 도면이다.
도 5는 본 실시예들에 따른 게이트 드라이버에서 Q 노드와 QB 노드의 전압 레벨의 예시를 나타낸 도면이다.
도 6과 도 7은 제1 실시예에 따른 게이트 드라이버의 회로 구조를 나타낸 도면이다.
도 8과 도 9는 제2 실시예에 따른 게이트 드라이버의 구동 방법을 나타낸 도면이다.
도 10은 제3 실시예에 따른 게이트 드라이버의 구동 방법을 설명하기 위한 도면이다.
도 11은 본 실시예들에 따른 게이트 드라이버에서 개선된 스캔 신호를 나타낸 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 실시예들에 따른 표시장치(100)의 개략적인 구성을 나타낸 도면이다.
도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)이 배치되고 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 영역에 배치된 다수의 화소를 포함하는 표시패널(110)과, 다수의 게이트 라인(GL)을 구동하는 게이트 드라이버(120)와, 다수의 데이터 라인(DL)에 데이터 전압을 공급하는 데이터 드라이버(130)와, 게이트 드라이버(120)와 데이터 드라이버(130)의 구동을 제어하는 컨트롤러(140)를 포함한다.
게이트 드라이버(120)는, 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 공급함으로써 다수의 게이트 라인(GL)을 순차적으로 구동한다.
데이터 드라이버(130)는, 다수의 데이터 라인(DL)으로 데이터 전압을 공급함으로써 다수의 데이터 라인(DL)을 구동한다.
컨트롤러(140)는, 게이트 드라이버(120) 및 데이터 드라이버(130)로 각종 제어신호를 공급하여, 게이트 드라이버(120) 및 데이터 드라이버(130)를 제어한다.
이러한 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 드라이버(130)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 제어한다.
게이트 드라이버(120)는, 컨트롤러(140)의 제어에 따라 온(ON) 전압 또는 오프(OFF) 전압의 스캔 신호를 다수의 게이트 라인(GL)으로 순차적으로 공급하여 다수의 게이트 라인(GL)을 순차적으로 구동한다.
게이트 드라이버(120)는, 구동 방식에 따라 표시패널(110)의 일 측에만 위치할 수도 있고, 양측에 위치할 수도 있다.
또한, 게이트 드라이버(120)는, 하나 이상의 게이트 드라이버 집적회로(Gate Driver Integrated Circuit)를 포함할 수 있다.
각 게이트 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수 있다.
또한, 표시패널(110)에 집적화되어 배치될 수도 있으며, 표시패널(110)과 연결된 필름상에 실장되는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수도 있다.
단, 아래에서는 설명의 편의를 위하여, 게이트 드라이버(120)에 포함된 하나 이상의 게이트 드라이버 집적회로가 GIP 타입인 것으로 가정하여 설명하며, 게이트 드라이버 집적회로를 "GIP(Gate Driver IC In Panel)"로도 기재한다.
이 경우, 게이트 드라이버(120)의 예시도인 도 2에 도시된 바와 같이 GIP 타입으로 구현된 다수의 게이트 드라이버 집적회로가 표시패널(110)에 배치되어 표시패널(110)에 배치된 다수의 게이트 라인(GL)을 구동할 수 있다.
게이트 드라이버 집적회로는, 게이트 스타트 신호(VST), 클럭 신호(CLK), 리셋 신호(RST) 등을 입력받고, 입력받은 신호에 기초하여 스캔 신호를 생성한다.
게이트 드라이버 집적회로는, 생성된 스캔 신호를 다수의 게이트 라인(GL)으로 순차적으로 출력하여 게이트 라인(GL)을 구동한다.
도 2에서는, 게이트 드라이버 집적회로가 게이트 라인(GL)의 개수(n)와 동일한 n개인 것으로 도시되었으나, 게이트 드라이버(120)의 구동 방식에 따라 게이트 드라이버 집적회로의 개수가 게이트 라인(GL)의 개수(n)와 다를 수도 있다(예: 2n개).
데이터 드라이버(130)는, 특정 게이트 라인(GL)이 열리면 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)에 공급함으로써 다수의 데이터 라인(DL)을 구동한다.
데이터 드라이버(130)는, 적어도 하나의 소스 드라이버 집적회로(Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인(DL)을 구동할 수 있다.
각 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 표시패널(110)에 집적화되어 배치될 수도 있다.
또한, 각 소스 드라이버 집적회로는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로의 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 표시패널(110)에 본딩된다.
컨트롤러(140)는, 입력 영상 데이터와 함께 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.
컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 드라이버(130)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하는 것 이외에, 게이트 드라이버(120) 및 데이터 드라이버(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블 신호(DE), 클럭 신호(CLK) 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 게이트 드라이버(120) 및 데이터 드라이버(130)로 출력한다.
예를 들어, 컨트롤러(140)는, 게이트 드라이버(120)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.
여기서, 게이트 스타트 펄스(GSP)는 게이트 드라이버(120)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.
또한, 컨트롤러(140)는, 데이터 드라이버(130)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
여기서, 소스 스타트 펄스(SSP)는 데이터 드라이버(130)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 드라이버(130)의 출력 타이밍을 제어한다.
컨트롤러(140)는, 소스 드라이버 집적회로가 본딩된 소스 인쇄회로기판과 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체를 통해 연결된 컨트롤 인쇄회로기판(Control Printed Circuit Board)에 배치될 수 있다.
이러한 컨트롤 인쇄회로기판에는, 표시패널(110), 게이트 드라이버(120) 및 데이터 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(미도시)가 더 배치될 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(Power Management IC)라고도 한다.
도 3은 전술한 게이트 드라이버(120)에 포함된 게이트 드라이버 집적회로의 예시를 나타낸 것이다.
도 3을 참조하면, 게이트 드라이버(120)에 포함된 게이트 드라이버 집적회로는 1개의 풀-업 트랜지스터(121)와, 1개의 풀-다운 트랜지스터(122)와, 제어 회로부(123) 등을 포함하여 구성될 수 있다.
도 3에서 풀-업 트랜지스터(121)와 풀-다운 트랜지스터(122)는 P 타입으로 도시되었으나, N 타입이 적용될 수도 있다.
풀-업 트랜지스터(121)는, 클럭 신호의 입력단과 스캔 신호의 출력단 사이에 전기적으로 연결되고, Q 노드의 전압에 의해 턴-온 되어 하이 레벨 전압을 갖는 클럭 신호를 하이 레벨의 스캔 신호로서 출력할 수 있다.
풀-업 트랜지스터(121)의 게이트 노드는 Q 노드와 전기적으로 연결되고, 풀-업 트랜지스터(121)의 드레인 노드 또는 소스 노드는 클럭 신호의 입력단과 전기적으로 연결되어 하이 레벨 전압을 갖는 클럭 신호를 인가받는다. 그리고, 풀-업 트랜지스터의 소스 노드 또는 드레인 노드는 스캔 신호가 출력되는 스캔 신호의 출력단에 연결된다.
이러한 풀-업 트랜지스터(121)는, Q 노드의 전압에 의해 턴-온 되어 클럭 신호의 하이 레벨 구간에서의 하이 레벨 전압을 하이 레벨의 스캔 신호로서 출력하여, 스캔 신호의 출력단과 전기적으로 연결된 게이트 라인(GL)으로 하이 레벨의 스캔 신호를 공급해줄 수 있다.
풀-다운 트랜지스터(122)는, 스캔 신호의 출력단과 기저 전압의 입력단 사이에 전기적으로 연결되고, QB 노드의 전압에 의해 턴-온 되어 로우 레벨의 스캔 신호를 스캔 신호의 출력단으로 출력할 수 있다.
풀-다운 트랜지스터(122)의 게이트 노드는 QB 노드와 전기적으로 연결되고, 풀-다운 트랜지스터(122)의 드레인 노드 또는 소스 노드는 기저 전압의 입력단에 전기적으로 연결되어 정전압에 해당하는 기저 전압을 인가받는다. 그리고, 풀-다운 트랜지스터(122)의 소스 노드 또는 드레인 노드는 스캔 신호가 출력되는 스캔 신호의 출력단에 전기적으로 연결된다.
이러한 풀-다운 트랜지스터(122)는, QB 노드의 전압에 의해 턴-온 되어 로우 레벨의 스캔 신호를 출력하여 스캔 신호의 출력단과 전기적으로 연결된 게이트 라인(GL)으로 로우 레벨의 스캔 신호를 공급해줄 수 있다. 여기서, 로우 레벨의 스캔 신호는, 일 예로, 기저 전압일 수 있다.
제어 회로부(123)는, 둘 이상의 트랜지스터 등을 포함하여 내부 회로가 구성될 수 있으며, 내부 회로에는 Q 노드, QB 노드, 셋 노드(S, 스타트 노드라고도 함) 등의 주요 노드가 있다. 경우에 따라서, 제어 회로부(123)의 내부 회로에는, 리셋 신호가 입력되는 리셋 노드, 구동 전압 등의 각종 전압이 입력되는 입력 노드 등이 더 있을 수 있다.
제어 회로부(123)의 Q 노드는 풀-업 트랜지스터의 게이트 노드와 전기적으로 연결되고 충전과 방전이 반복된다.
제어 회로부(123)의 QB 노드는 풀-다운 트랜지스터의 게이트 노드와 전기적으로 연결되고 충전과 방전이 반복된다.
제어 회로부(123)에서 셋 노드는 해당 게이트 드라이버 집적회로의 게이트 구동의 시작을 지시하는 게이트 스타트 신호(VST)를 인가받는다. 여기서, 게이트 스타트 신호(VST)는 클럭 신호의 상의 개수에 따라 현재 게이트 라인(GL)보다 1 또는 2 또는 4만큼 앞선의 게이트 드라이버 집적회로에서 출력된 스캔 신호가 피드백된 것일 수 있다.
도 4는 도 3에 도시된 게이트 드라이버 집적회로의 구체적인 구조의 예시를 나타낸 것이다.
도 4를 참조하면, 트랜지스터 T6이 풀-업 트랜지스터(121)에 해당하고 트랜지스터 T7이 풀-다운 트랜지스터(122)에 해당한다. 그리고, 회로의 나머지 부분은 제어 회로부(123)에 해당한다.
풀-업 트랜지스터(121)인 트랜지스터 T6의 게이트 노드는 Q 노드와 연결되고 Q 노드의 전압에 따라 턴-온 된다. 트랜지스터 T6의 드레인 노드 또는 소스 노드는 제1 클럭 신호의 입력단과 연결되고, 트랜지스터 T6의 소스 노드 또는 드레인 노드는 스캔 신호의 출력단과 연결된다.
트랜지스터 T6이 Q 노드의 전압에 따라 턴-온 되면 제1 클럭 신호를 스캔 신호의 출력단으로 출력한다.
풀-다운 트랜지스터(122)인 트랜지스터 T7의 게이트 노드는 QB 노드와 연결되고 QB 노드의 전압에 따라 턴-온 된다. 트랜지스터 T7이 QB 노드의 전압에 따라 턴-온 되면 스캔 신호의 출력단으로 로우 레벨의 스캔 신호가 출력되도록 한다.
제어 회로부(123)는, 게이트 스타트 신호(VST), Q 노드를 리셋하기 위한 리셋 신호(QRST), 게이트 하이 전압(VGH), 게이트 로우 전압(VGL), 클럭 신호(CLK) 등이 입력되고, 입력되는 신호에 따라 Q 노드와 QB 노드의 전압 레벨을 제어한다.
Q 노드와 QB 노드의 전압 레벨의 제어를 통해 트랜지스터 T6와 트랜지스터 T7의 동작을 제어하여, 스캔 신호의 출력단과 연결된 게이트 라인(GL)으로 스캔 신호를 출력할 수 있도록 한다.
한편, 이러한 게이트 드라이버 집적회로의 구조에서 블랭크 구간에서 Q 노드와 QB 노드의 전압 레벨이 불안정하여 스캔 신호의 출력에 영향을 줄 수 있다.
도 5는 게이트 드라이버 집적회로에서 Q 노드와 QB 노드의 전압 레벨의 예시를 나타낸 것이다.
도 5를 참조하면, 프레임 사이의 블랭크 구간에서 QB 노드의 누설(Leakage)로 인하여 QB 노드의 전압이 상승하는 경우가 발생할 수 있다.
QB 노드의 전압이 상승함에 따라 Q 노드가 하이 레벨을 유지하지 못하고 불안정하게 되며, Q 노드의 전압 불안정으로 인하여 제1 클럭 신호가 스캔 신호의 출력단으로 출력되어 멀티 스캔이 발생할 수가 있다.
본 실시예들은 블랭크 구간에서 Q 노드와 QB 노드의 전압을 안정적으로 유지함으로써, 스캔 신호의 불량이 발생하지 않도록 하는 게이트 드라이버 집적회로의 구조와 그 구동 방법을 제공한다.
도 6과 도 7은 제1 실시예에 따른 게이트 드라이버 집적회로의 구조를 나타낸 것이다.
도 6을 참조하면, 제1 실시예에 따른 게이트 드라이버 집적회로는 풀-업 트랜지스터(121)인 트랜지스터 T6와 풀-다운 트랜지스터(122)인 트랜지스터 T7을 포함하고, Q 노드와 QB 노드의 전압 레벨을 제어함으로써 스캔 신호의 출력을 제어하는 제어 회로부(123)를 포함한다.
제어 회로부(123)에서 Q 노드를 리셋하기 위한 리셋 신호(QRST)가 입력되는 신호 라인에 Q 노드로 직접 하이 레벨을 인가하는 제3 클럭 신호의 입력단이 601과 같이 연결된다.
리셋 신호(QRST)가 입력되는 신호 라인에는 트랜지스터가 연결될 수 있으며, 트랜지스터의 게이트 노드와 드레인 노드는 서로 연결될 수 있다.
리셋 신호(QRST)가 입력되는 신호 라인을 통해 제3 클럭 신호가 인가됨에 따라 블랭크 구간에서 Q 노드가 하이 레벨을 유지할 수 있도록 한다.
리셋 신호(QRST)의 입력단을 통해 제3 클럭 신호를 인가할 경우 Q 노드의 전압을 안정적으로 유지할 수 있어 스캔 신호의 불량이 발생하지 않고 정상적인 스캔 신호를 출력하도록 한다.
즉, 리셋 신호(QRST)의 입력단으로 Q 노드에 직접 하이 레벨을 인가하는 제3 클럭 신호가 입력되도록 하는 것이며, 도 6의 601은 구현 예를 나타낸 것으로서 본 실시예들은 리셋 신호(QRST)의 입력단으로 제3 클럭 신호가 인가되도록 하는 구조를 모두 포함한다.
또한, 도 6의 회로 구조에서 게이트 하이 전압(VGH)의 입력단과 Q 노드 사이에 캐패시터를 적용할 수도 있다.
도 7은 제1 실시예에 따른 게이트 드라이버 집적회로의 다른 구조의 예시를 나타낸 것이다.
도 7을 참조하면, 도 6의 회로 구조에서 게이트 하이 전압(VGH)의 입력단과 Q 노드 사이에 연결되고, 게이트 노드에 QB 노드가 연결된 트랜지스터 T3를 제거한 구조이다.
그리고, 트랜지스터 T3의 위치에 캐피시터 CQ를 배치한다. 즉, 게이트 하이 전압(VGH)과 Q 노드 사이에 캐패시터 CQ를 적용하여 Q 노드의 전압 레벨을 안정적으로 유지함으로써 게이트 드라이버 집적회로가 정상적인 스캔 신호를 출력할 수 있도록 한다.
따라서, 제1 실시예에 따른 게이트 드라이버 집적회로의 회로 구조는 Q 노드를 리셋하는 리셋 신호(QRST)가 입력되는 신호 라인을 통해 제3 클럭 신호가 인가되도록 함으로써, Q 노드의 전압 레벨을 안정적으로 유지하고 정상적인 스캔 신호가 출력되도록 한다.
또한, 게이트 하이 전압(VGH)의 입력단과 Q 노드 사이에 연결된 트랜지스터 T3를 제거하고 캐패시터 CQ를 연결함으로써, 블랭크 구간에서 Q 노드의 전압 레벨을 안정적으로 유지할 수 있도록 한다.
한편, 본 실시예들은 리셋 신호(QRST)의 입력단을 통해 제3 클럭 신호가 인가되는 구조 이외에 게이트 드라이버 집적회로의 구동 방식의 변경을 통해 Q 노드와 QB 노드의 전압 레벨을 안정적으로 유지하는 방안을 제공한다.
도 8과 도 9는 제2 실시예에 따른 게이트 드라이버 집적회로의 구동 방법을 나타낸 것이다.
도 8을 참조하면, Q 노드를 리셋하는 리셋 신호(QRST)가 프레임 사이의 블랭크 구간마다 출력되도록 한다.
리셋 신호(QRST)는 Q 노드의 리셋을 위해 화면 구동 전 1회만 출력되는 신호이나, 최초 프레임 이후에도 블랭크 구간마다 리셋 신호(QRST)가 출력되도록 한다.
매 프레임 사이의 블랭크 구간마다 리셋 신호(QRST)가 출력되어 Q 노드를 리셋함으로써, 블랭크 구간에서 Q 노드의 전압이 안정적으로 유지될 수 있도록 한다.
블랭크 구간에서 Q 노드의 전압 레벨을 안정적으로 유지함으로써, 블랭크 구간 이후 다음 프레임에서 스캔 신호가 출력되는 불량이 발생하지 않도록 하며 게이트 드라이버 집적회로가 정상적으로 스캔 신호를 출력할 수 있도록 한다.
도 9는 제2 실시예에 따른 게이트 드라이버 집적회로의 구동 방법의 과정을 나타낸 것이다.
도 9를 참조하면, 게이트 드라이버 집적회로는 게이트 스타트 신호(VST)를 입력받아(S900) 동작을 시작한다.
여기서, 게이트 스타트 신호(VST)는 앞선의 게이트 드라이버 집적회로에서 출력된 스캔 신호가 피드백된 것일 수 있다.
게이트 드라이버 집적회로는 게이트 스타트 신호(VST)를 입력받아 동작을 시작하고, Q 노드와 QB 노드의 전압 레벨에 따라 스캔 신호(게이트 신호)를 출력한다(S920).
Q 노드의 전압 레벨에 따라 풀-업 트랜지스터(121)인 트랜지스터 T6가 동작하여 제1 클럭 신호를 출력하고, QB 노드의 전압 레벨에 따라 풀-다운 트랜지스터(122)인 트랜지스터 T7이 동작하여 로우 레벨의 스캔 신호가 출력되도록 한다.
게이트 드라이버 집적회로는 스캔 신호를 출력하고 매 프레임 사이의 블랭크 구간마다 Q 노드를 리셋하는 리셋 신호(QRST)를 출력한다(S940).
Q 노드를 리셋하는 리셋 신호(QRST)를 블랭크 구간마다 출력함으로써 블랭크 구간에서 Q 노드의 전압 레벨을 안정적으로 유지할 수 있도록 한다. 그리고, 블랭크 구간에서 Q 노드의 전압 레벨을 안정적으로 유지함으로써, 다음 프레임에서 스캔 신호가 잘못 출력되는 불량이 발생하지 않도록 한다.
본 실시예들은 제3 클럭 신호나 리셋 신호(QRST)를 이용하는 방식 이외에 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 조정하여 스캔 신호의 불량이 발생하지 않도록 하는 방안도 제공한다.
도 10은 제3 실시예에 따른 게이트 드라이버 집적회로의 구동 방식을 설명하기 위한 것이다.
도 10을 참조하면, 게이트 하이 전압(VGH)의 입력단에 기준 게이트 하이 전압(VGH_ref)보다 높은 게이트 하이 전압(VGH)을 인가하고, 동시에 게이트 로우 전압(VGL)의 입력단에 기준 게이트 로우 전압(VGL_ref)보다 낮은 게이트 로우 전압(VGL)을 인가한다.
즉, 게이트 드라이버 집적회로로 입력되는 전원을 조정해줌으로써 Q 노드와 QB 노드의 전압 레벨을 안정적으로 유지하고, 스캔 신호의 불량이 발생하지 않도록 할 수 있다.
아래 표 1과 표 2는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 조정한 경우에 정상 파형이 출력되는지 여부를 테스트한 결과이다.
전압(V) GIP 구동 비고
13.5 NG
14.5 NG Ref.
15.5 OK
전압(V) GIP 구동 비고
-8.2 NG
-8.8 NG Ref.
-9.4 NG
-10.0 OK
게이트 하이 전압(VGH)을 기준 게이트 하이 전압(VGH_ref)보다 높은 15.5V로 인가하고, 게이트 로우 전압(VGL)을 기준 게이트 로우 전압(VGL_ref)보다 낮은 -10.0V로 인가한 경우 정상 파형이 출력되는 것을 확인한 결과이다.
따라서, 본 실시예들에 의하면, 게이트 드라이버 집적회로로 입력되는 신호 또는 전원을 조정하여, 블랭크 구간에서 Q 노드와 QB 노드의 전압 레벨을 안정적으로 유지할 수 있도록 한다.
이를 통해, 블랭크 구간 이후의 프레임에서 스캔 신호의 불량이 발생하지 않도록 하며, 스캔 신호가 정상적으로 출력되는 게이트 드라이버 집적회로를 제공할 수 있다.
도 11은 전술한 실시예들에 따른 게이트 드라이버 집적회로의 구조 또는 구동 방식을 적용한 경우에 스캔 신호의 파형이 개선된 결과를 나타낸 것이다.
도 11을 참조하면, 게이트 드라이버 집적회로의 Q 노드와 QB 노드의 전압 레벨이 안정적으로 제어되지 않는 경우에, Scan2에서 멀티 스캔이 발생하는 것을 확인할 수 있다.
본 실시예들에 따라, Q 노드를 리셋하는 리셋 신호(QRST)의 입력단을 통해 제3 클럭 신호를 인가하거나, 리셋 신호(QRST)를 매 프레임 사이의 블랭크 구간마다 인가하거나, 더 높은 게이트 하이 전압(VGH)과 더 낮은 게이트 로우 전압(VGL)을 인가한 경우에는, 멀티 스캔이 발생하지 않고 정상 파형이 출력되는 것을 확인할 수 있다.
본 실시예들에 의하면, 게이트 드라이버 집적회로로 입력되는 신호 또는 전원을 조정해줌으로써, 블랭크 구간에서 Q 노드와 QB 노드의 전압 레벨을 안정적으로 유지할 수 있도록 한다.
블랭크 구간에서 Q 노드와 QB 노드의 전압 레벨을 안정적으로 유지함으로써 블랭크 구간 이후의 프레임에서 멀티 스캔과 같은 불량 현상이 발생하지 않도록 한다.
게이트 드라이버 집적회로의 개선을 통해 Q 노드와 QB 노드를 안정적으로 유지하고 불량 현상의 발생을 방지함으로써, 높은 신뢰성을 갖는 강건한 구조의 게이트 드라이버 집적회로와 그 구동 방법을 제공한다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치 110: 표시패널
120: 게이트 드라이버 121: 풀-업 트랜지스터
122: 풀-다운 트랜지스터 123: 제어 회로부
130: 데이터 드라이버 140: 컨트롤러

Claims (14)

  1. Q 노드와 연결되고 상기 Q 노드의 전압 레벨에 따라 동작하며 제1 클럭 신호의 출력을 제어하는 풀-업 트랜지스터;
    QB 노드와 연결되고 상기 QB 노드의 전압 레벨에 따라 동작하는 풀-다운 트랜지스터; 및
    상기 Q 노드와 상기 QB 노드를 포함하고 상기 Q 노드와 상기 QB 노드의 전압 레벨을 제어하며, 상기 Q 노드를 리셋하기 위한 리셋 신호가 입력되는 신호 라인과 상기 Q 노드에 직접 하이 레벨을 인가하는 제3 클럭 신호의 입력단이 연결된 제어 회로부
    를 포함하는 게이트 드라이버.
  2. 제1항에 있어서,
    상기 제어 회로부는,
    상기 리셋 신호가 입력되는 신호 라인에 연결된 트랜지스터를 포함하고, 상기 트랜지스터의 게이트 노드와 드레인 노드는 서로 연결된 게이트 드라이버.
  3. 제1항에 있어서,
    상기 제어 회로부는,
    게이트 하이 전압의 입력단과 상기 Q 노드 사이에 연결된 캐패시터를 포함하는 게이트 드라이버.
  4. 제1항에 있어서,
    상기 제어 회로부는,
    게이트 로우 전압의 입력단과 상기 QB 노드 사이에 연결된 트랜지스터를 포함하고, 상기 트랜지스터는 상기 제3 클럭 신호에 의해 제어되는 게이트 드라이버.
  5. 제1항에 있어서,
    상기 제어 회로부는,
    상기 리셋 신호가 입력되는 신호 라인을 통해 입력되는 상기 제3 클럭 신호에 의해 블랭크 구간 동안 상기 Q 노드의 전압을 일정하게 유지하는 게이트 드라이버.
  6. 제1항에 있어서,
    상기 제어 회로부는,
    기준 게이트 하이 전압보다 기설정된 전압만큼 높은 게이트 하이 전압을 인가하고 동시에 기준 게이트 로우 전압보다 기설정된 전압만큼 낮은 게이트 로우 전압을 인가하는 게이트 드라이버.
  7. Q 노드와 연결되고 상기 Q 노드의 전압 레벨에 따라 동작하며 제1 클럭 신호의 출력을 제어하는 풀-업 트랜지스터;
    QB 노드와 연결되고 상기 QB 노드의 전압 레벨에 따라 동작하는 풀-다운 트랜지스터; 및
    상기 Q 노드와 상기 QB 노드를 포함하고 상기 Q 노드와 상기 QB 노드의 전압 레벨을 제어하며, 상기 Q 노드를 리셋하기 위한 리셋 신호를 프레임 사이의 블랭크 구간마다 출력하는 제어 회로부
    를 포함하는 게이트 드라이버.
  8. 제7항에 있어서,
    상기 제어 회로부는,
    상기 블랭크 구간에서 상기 Q 노드의 전압과 상기 QB 노드의 전압을 일정하게 유지하는 게이트 드라이버.
  9. 제7항에 있어서,
    상기 제어 회로부는,
    기준 게이트 하이 전압보다 기설정된 전압만큼 높은 게이트 하이 전압을 인가하고 동시에 기준 게이트 로우 전압보다 기설정된 전압만큼 낮은 게이트 로우 전압을 인가하는 게이트 드라이버.
  10. 다수의 게이트 라인과 다수의 데이터 라인이 배치된 표시패널;
    상기 다수의 게이트 라인을 구동하는 게이트 드라이버; 및
    상기 다수의 데이터 라인을 구동하는 데이터 드라이버를 포함하고,
    상기 게이트 드라이버는,
    Q 노드의 전압 레벨과 QB 노드의 전압 레벨에 따라 게이트 신호를 출력하고 상기 Q 노드를 리셋하기 위한 리셋 신호가 입력되는 신호 라인에 상기 Q 노드에 직접 하이 레벨을 인가하는 클럭 신호의 입력단이 연결된 표시장치.
  11. 제10항에 있어서,
    상기 게이트 드라이버는,
    상기 리셋 신호가 입력되는 신호 라인에 연결된 트랜지스터를 포함하고, 상기 트랜지스터의 게이트 노드와 드레인 노드는 서로 연결된 표시장치.
  12. 제10항에 있어서,
    상기 게이트 드라이버는,
    게이트 하이 전압의 입력단과 상기 Q 노드 사이에 연결된 캐패시터를 포함하는 표시장치.
  13. 제10항에 있어서,
    상기 게이트 드라이버는,
    상기 리셋 신호가 입력되는 신호 라인을 통해 인가되는 상기 클럭 신호에 의해 블랭크 구간에서 상기 Q 노드의 전압을 일정하게 유지하는 표시장치.
  14. 게이트 스타트 신호를 출력하는 단계;
    Q 노드의 전압 레벨과 QB 노드의 전압 레벨에 따라 게이트 신호를 출력하는 단계; 및
    프레임 사이의 블랭크 구간마다 상기 Q 노드를 리셋하기 위한 리셋 신호를 출력하는 단계
    를 포함하는 게이트 드라이버의 구동 방법.
KR1020160096816A 2016-07-29 2016-07-29 표시장치, 게이트 드라이버 및 게이트 드라이버의 구동 방법 KR102490300B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160096816A KR102490300B1 (ko) 2016-07-29 2016-07-29 표시장치, 게이트 드라이버 및 게이트 드라이버의 구동 방법
JP2016246216A JP6436961B2 (ja) 2016-07-29 2016-12-20 ゲートドライバ、表示装置及びゲートドライバの駆動方法
US15/387,056 US10176746B2 (en) 2016-07-29 2016-12-21 Display device, gate driver and method of driving gate driver
CN201611244355.0A CN107665675B (zh) 2016-07-29 2016-12-29 显示装置、栅极驱动器和驱动栅极驱动器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160096816A KR102490300B1 (ko) 2016-07-29 2016-07-29 표시장치, 게이트 드라이버 및 게이트 드라이버의 구동 방법

Publications (2)

Publication Number Publication Date
KR20180014328A true KR20180014328A (ko) 2018-02-08
KR102490300B1 KR102490300B1 (ko) 2023-01-20

Family

ID=61011748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160096816A KR102490300B1 (ko) 2016-07-29 2016-07-29 표시장치, 게이트 드라이버 및 게이트 드라이버의 구동 방법

Country Status (4)

Country Link
US (1) US10176746B2 (ko)
JP (1) JP6436961B2 (ko)
KR (1) KR102490300B1 (ko)
CN (1) CN107665675B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336291B (zh) * 2015-12-04 2018-11-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法与显示装置
US11170707B2 (en) * 2018-02-14 2021-11-09 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register unit, gate driving circuit, display device and driving method
CN109935209B (zh) * 2018-07-18 2021-02-02 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109599144B (zh) * 2018-11-29 2020-12-11 合肥鑫晟光电科技有限公司 移位寄存单元、栅极驱动电路、显示装置及驱动方法
US11568790B2 (en) * 2019-01-02 2023-01-31 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register for random compensation for sub-pixel row, driving method thereof, gate driving circuit, and display device
CN111833805B (zh) * 2019-04-17 2022-02-22 成都辰显光电有限公司 栅极扫描驱动电路和驱动方法、显示装置
CN110164391A (zh) * 2019-04-25 2019-08-23 昆山龙腾光电有限公司 行驱动电路、显示装置及行驱动方法
US11450257B2 (en) * 2020-11-27 2022-09-20 Lg Display Co., Ltd. Gate driving circuit and electroluminescence display apparatus including the same
KR20220096949A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 발광표시장치
CN113628586B (zh) * 2021-09-23 2022-12-27 合肥京东方显示技术有限公司 一种栅极驱动单元、栅极驱动电路、显示装置和驱动方法
CN114927095A (zh) * 2022-05-25 2022-08-19 武汉天马微电子有限公司 像素电路及其驱动方法、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010049767A (ja) * 2008-08-25 2010-03-04 Seiko Epson Corp シフトレジスタ及び表示装置
KR20110030230A (ko) * 2009-09-17 2011-03-23 엘지디스플레이 주식회사 액정표시장치 구동방법
KR20150079314A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 표시장치 및 그 구동방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604551B (zh) * 2008-06-10 2012-05-30 北京京东方光电科技有限公司 移位寄存器及其栅线驱动装置
KR101975140B1 (ko) * 2010-03-12 2019-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5372268B2 (ja) * 2011-05-23 2013-12-18 シャープ株式会社 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法
WO2014054517A1 (ja) * 2012-10-05 2014-04-10 シャープ株式会社 シフトレジスタ、それを備える表示装置、およびシフトレジスタの駆動方法
US10810920B2 (en) * 2014-05-02 2020-10-20 Lg Display Co., Ltd. Shift register and display device using the same
CN104505044B (zh) * 2014-12-29 2017-07-28 上海天马微电子有限公司 一种栅极驱动电路、阵列基板、显示面板和显示装置
CN104934011B (zh) * 2015-07-20 2018-03-23 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动电路和显示装置
CN105047168B (zh) * 2015-09-01 2018-01-09 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
CN105632451A (zh) * 2016-04-08 2016-06-01 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010049767A (ja) * 2008-08-25 2010-03-04 Seiko Epson Corp シフトレジスタ及び表示装置
KR20110030230A (ko) * 2009-09-17 2011-03-23 엘지디스플레이 주식회사 액정표시장치 구동방법
KR20150079314A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
JP6436961B2 (ja) 2018-12-12
US20180033363A1 (en) 2018-02-01
KR102490300B1 (ko) 2023-01-20
CN107665675B (zh) 2020-11-27
US10176746B2 (en) 2019-01-08
JP2018018050A (ja) 2018-02-01
CN107665675A (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
KR102490300B1 (ko) 표시장치, 게이트 드라이버 및 게이트 드라이버의 구동 방법
KR102249807B1 (ko) 표시장치 및 전원제어장치
US20080192032A1 (en) Display apparatus and method of driving the same
KR20180049375A (ko) 게이트 구동 회로와 이를 이용한 표시장치
KR20180072922A (ko) 유기발광표시패널, 유기발광표시장치
CN107767805B (zh) 重置电路、显示装置及其驱动方法
KR20180025428A (ko) 표시장치 및 파워 모니터링 회로
US9570029B2 (en) Display device
KR20170081046A (ko) 유기발광표시장치, 데이터 드라이버 및 샘플 홀드 회로
KR20180060334A (ko) 게이트 드라이버, 표시장치 및 표시장치의 구동 방법
KR100676478B1 (ko) 액정표시장치, 그 구동회로 및 구동방법
KR102555186B1 (ko) 표시장치, 컨트롤러
KR20170010221A (ko) 표시장치
CN113614819A (zh) 显示装置
KR20190078780A (ko) 유기발광표시장치 및 그 구동방법
KR20180079596A (ko) 게이트드라이버, 그를 이용한 표시장치 및 그의 구동방법
KR20170081048A (ko) 유기발광표시장치 및 유기발광표시장치의 구동 방법
KR102419655B1 (ko) 전원 공급부와 그 전원 공급부를 포함하는 표시 장치
KR102481897B1 (ko) 표시장치 및 그 구동방법
KR102313655B1 (ko) 유기발광표시장치 및 유기발광표시패널
KR102295212B1 (ko) 표시장치 및 그 전원공급부
KR102501396B1 (ko) 표시장치, 게이트 드라이버 및 컨트롤러의 구동 방법
KR20160032394A (ko) 표시장치 및 전원 공급부
KR102558932B1 (ko) 감마 전압 생성 회로, 데이터 드라이버
KR102443929B1 (ko) 표시장치, 컨트롤러 및 컨트롤러의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant