Nothing Special   »   [go: up one dir, main page]

KR20170131380A - 적분 회로 및 신호처리 모듈 - Google Patents

적분 회로 및 신호처리 모듈 Download PDF

Info

Publication number
KR20170131380A
KR20170131380A KR1020177024169A KR20177024169A KR20170131380A KR 20170131380 A KR20170131380 A KR 20170131380A KR 1020177024169 A KR1020177024169 A KR 1020177024169A KR 20177024169 A KR20177024169 A KR 20177024169A KR 20170131380 A KR20170131380 A KR 20170131380A
Authority
KR
South Korea
Prior art keywords
capacitor
module
selection units
resistance
coupled
Prior art date
Application number
KR1020177024169A
Other languages
English (en)
Inventor
푸치앙 양
야난 원
잉시 량
Original Assignee
선전 구딕스 테크놀로지 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 구딕스 테크놀로지 컴퍼니, 리미티드 filed Critical 선전 구딕스 테크놀로지 컴퍼니, 리미티드
Publication of KR20170131380A publication Critical patent/KR20170131380A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/52—Input signal integrated with linear return to datum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
    • G06F17/12—Simultaneous equations, e.g. systems of linear equations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04182—Filtering of noise external to the device and not generated by digitiser components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0086—Reduction or prevention of harmonic frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/264—An operational amplifier based integrator or transistor based integrator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/028—Resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/03—Type of tuning
    • H03H2210/036—Stepwise

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computer Hardware Design (AREA)
  • Algebra (AREA)
  • Operations Research (AREA)
  • Databases & Information Systems (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Networks Using Active Elements (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 적분 회로 및 신호처리 모듈을 제공하며, 상기 적분 회로는 연산 증폭기; 상기 연산 증폭기의 출력단 및 제1 입력단에 커플링되는 적분 커패시터; 및 상기 연산 증폭기의 상기 제1 입력단과 상기 적분 회로의 적분 입력단 사이에 커플링되며, 복수의 제1 제어신호를 수신함으로써, 저항값을 조정하는 조절형 저항모듈을 포함한다. 본 발명은 사이드로브에 의해 유입된 잡음을 감소시켜 신호대 잡음비를 향상시킬 수 있고, 또한 전체적인 회로의 전력소모 및 회로의 복잡도를 저하시킬 수 있다.

Description

적분 회로 및 신호처리 모듈
본 발명은 적분 회로 및 신호처리 모듈에 관한 것으로서, 특히 사이드로브(Sidelobe)를 억제할 수 있는 적분 회로 및 신호처리 모듈에 관한 것이다.
정합 여파기(Match Filter)와 주파수 혼합기(Mixer)는 이미 통신 시스템과 정전용량식 터치제어 시스템에 광범위하게 응용되고 있다. 일반적으로, 주파수 혼합기는 곱셈기를 통해 구현되어, 수신 신호와 로컬 신호의 곱셈 결과를 발생시킬 수 있다. 또한, 주파수 혼합기는 고선형도 및 저소음을 갖는 스위칭 파형혼합기(Switching Mixer)를 통해 구현될 수도 있으며, 스위칭 파형 혼합기는 수신 신호에 사각파(즉 로컬 신호)를 곱한 것과 등가일 수 있다. 그러나, 사각파 또는 사인파를 막론하고 모두 주파수 스펙트럼 상에서 비교적 높은 사이드로브(Side lobe)를 지녀 별도의 소음을 유입시킴으로써, 시스템의 신호대 잡음비(Signal to Noise Ratio, SNR)의 저하를 초래한다. 사이드로브가 소음을 유입시키는 문제를 해결하기 위하여, 적분기 앞에 윈도우 함수를 추가할 수 있다. 도 1에 도시된 바와 같이, 신호 SIG1은 윈도우함수를 추가하지 않은 파형도를 나타내고, 신호 SIG2는 윈도우함수 e를 추가한 파형도를 나타낸다. 도 1을 통해 알 수 있듯이, 윈도우함수 e는 SIG2의 포락선(Envlepe)으로 볼 수 있으며, 윈도우함수 e를 추가하면 사이드로브에 의해 유입된 잡음을 효과적으로 억제하여 사이드로브 부근의 간섭에 대한 저항 능력을 증가시켜 시스템의 신호대 잡음비를 향상시킬 수 있다.
윈도우함수의 기능은 디지털 적분기를 이용하여 구현될 수 있으며, 디지털 적분기는 상이한 시간 구간에 상이한 적분 이득을 사용하여 윈도우함수를 인가하는 기능을 얻을 수 있다. 그러나, 디지털 적분기는 출력 주파수가 비교적 높기 때문에, 오히려 백엔드의 아날로그 디지털 변환기(Analog-to-Digital Converter, ADC)의 설계에 불리하며, 다시 말해, 백엔드의 아날로그 디지털 변환기는 보다 높은 샘플링 주파수가 있어야만 디지털 적분기의 출력신호를 정확하게 샘플링할 수 있어, 회로의 전력소모 및 복잡도가 증가하게 된다. 따라서, 종래 기술은 확실히 개선이 필요하다.
따라서, 본 발명의 목적 중 하나는 사이드로브를 억제하여 종래 기술의 단점을 개선할 수 있는 적분 회로 및 신호처리 모듈을 제공하고자 하는데 있다.
본 발명은 적분 회로를 공개하며, 상기 적분 회로는 연산 증폭기; 상기 연산 증폭기의 출력단 및 제1 입력단에 커플링되는 적분 커패시터; 및 상기 연산 증폭기의 상기 제1 입력단과 상기 적분 회로의 적분 입력단 사이에 커플링되며, 복수의 제1 제어신호를 수신함으로써 저항값을 조정하는 조절형 저항모듈을 포함한다.
본 발명은 또한 적분 회로를 더 공개하며, 상기 적분 회로는 연산 증폭기; 상기 연산 증폭기의 출력단 및 제1 입력단에 커플링되는 적분 커패시터; 및 상기 연산 증폭기의 상기 제1 입력단과 상기 적분 회로의 상기 적분 입력단 사이에 커플링되며, 복수의 제1 제어신호를 수신함으로써 저항값을 조정하는 조절형 커패시턴스 모듈을 포함하는 스위칭 커패시터 모듈; 상기 조절형 커패시턴스 모듈의 제1단에 커플링되는 제1 스위치; 상기 제1단과 접지단 사이에 커플링되는 제2 스위치; 상기 제2단과 상기 연산 증폭기의 상기 제1 입력단 사이에 커플링되는 제3 스위치; 및 상기 제2단과 상기 접지단 사이에 커플링되는 제4 스위치를 포함한다.
본 발명은 또한 신호처리 모듈을 공개하며, 이는 스위칭 파형혼합기; 아날로그 디지털 변환기; 상기 스위칭 파형혼합기와 상기 아날로그 디지털 변환기 사이에 커플링되는 적분 회로를 포함하고, 상기 적분 회로는 연산 증폭기; 상기 연산 증폭기의 출력단 및 제1 입력단에 커플링되는 적분 커패시터; 및 상기 연산 증폭기의 상기 제1 입력단과 상기 적분 회로의 적분 입력단 사이에 커플링되며, 복수의 제1 제어신호의 제어를 받음으로써 저항값 또는 커패시턴스 값을 조정하는 조절형 저항모듈을 포함한다.
본 발명은 적분 회로를 공개하며, 상기 적분 회로는 제1 연산 증폭기; 상기 제1 연산 증폭기의 제1 입력단과 출력단 사이에 커플링되며, 적분 커패시터 및 적어도 하나의 스위치를 포함하는 복수의 적분 커패시터 선택 유닛을 포함하는 조절형 적분 커패시터 모듈; 및 상기 조절형 적분 커패시터 모듈의 상기 복수의 커패시터 선택 유닛에 커플링되는 전압 팔로잉 모듈을 포함하며; 그 중, 상기 조절형 적분 커패시터 모듈은 복수의 제어신호를 수신함으로써, 상기 제1 입력단과 상기 출력단 사이의 커패시턴스 값을 조정한다.
본 발명이 제공하는 적분 회로는 제어신호를 통해 조절형 저항 모듈을 제어함으로써, 상이한 시간 구간에 조절형 저항 모듈의 제1단과 제2단 사이의 저항값을 조정하고, 나아가 상이한 시간 구간에 적분 회로의 적분 이득을 변경하거나; 또는 제어신호를 통해 조절형 커패시턴스 모듈을 제어함으로써, 상이한 시간 구간에 조절형 커패시턴스 모듈의 제1단과 제2단 사이의 커패시턴스 값을 조정하고, 나아가 상이한 시간 구간에 적분 회로의 적분 이득을 변경한다. 본 발명은 아날로그 적분 회로를 이용하여 상이한 시간 구간에 각각의 시간 구간에 대응하는 적분 이득을 조정할 수 있는 윈도우함수의 기능을 구현하여, 사이드로브에 의해 유입된 잡음을 감소시켜 신호대 잡음비의 향상을 구현할 수 있다. 종래의 기술과 비교하여, 본 발명의 적분 회로는 아날로그 디지털 변환기의 샘플링 주파수에 대한 요구를 감소시켜 전체적인 회로의 전력소모 및 회로의 복잡도를 저하시킬 수 있다.
도 1은 파형도이다.
도 2는 본 발명의 실시예의 적분 회로도이다.
도 3은 도 2의 적분 회로의 출력 신호의 파형도이다.
도 4는 본 발명의 실시예의 적분 회로의 설명도이다.
도 5는 본 발명의 실시예의 적분 회로의 설명도이다
도 6은 본 발명의 실시예의 적분 회로의 설명도이다.
도 7은 본 발명의 실시예의 적분 회로의 설명도이다.
도 8은 본 발명의 실시예의 스위칭 커패시터 모듈도의 설명도이다.
도 9는 본 발명의 실시예의 적분 회로의 설명도이다.
도 10은 본 발명의 실시예의 신호처리 모듈의 설명도이다.
도 11은 본 발명의 실시예의 적분 회로의 설명도이다.
도 12는 본 발명의 실시예의 적분 회로의 설명도이다.
본 발명은 아날로그 적분 회로를 이용하여 상이한 시간 구간에 각 시간 구간에 대응하는 적분 이득을 조정할 수 있는 윈도우함수의 기능을 구현한다. 도 2를 참조하면 도 2는 본 발명의 실시예의 일 적분 회로(20)의 설명도이다. 적분 회로(20)는 저항 커패시터 적분기(RC Intergrator)로서, 연산 증폭기(Amp), 적분 커패시터(CI) 및 조절형 저항모듈(VR)을 포함한다. 연산 증폭기(Amp)는 음의 입력단('-'부호로 표시), 양의 입력단('+' 부호로 표시) 및 출력단을 포함하며, 적분 회로(CI)는 연산 증폭기(Amp)의 음의 입력단과 출력단 사이에 커플링된다. 조절형 저항모듈(VR)은 연산 증폭기(Amp)의 음의 입력단과 적분 회로(20)의 적분 입력단(NIN) 사이에 커플링되고, 조절형 저항모듈(VR)은 저항 선택유닛(RU1~RUM)을 포함하며, 조절형 저항모듈(VR)은 저항 선택 유닛(RU1~RUM)이 상호 병렬연결되어(Connectred in Parallel) 구성된다. 그 중 저항 선택 유닛(RU1~RUM) 중 어느 하나의 저항 선택 유닛(RUm)은 저항(Rm) 및 저항 제어 스위치(SRm)를 포함하여, 저항 제어 스위치(SRm)가 제어신호(ctrl_R_m)의 제어를 받으며, 저항 선택 유닛(RUm)은 저항(Rm)과 저항 제어 스위치(SRm)가 상호 직렬 연결되어(Connected in Series) 구성된다. 다시 말해, 제어신호(ctrl_R_1)~(CTRL_R_M)가 저항모듈(VR)을 제어하여, 상이한 시간 구간에 조절형 저항모듈(VR)의 제1단(NR1)과 제2단(NR2) 사이의 저항값을 조정하고, 나아가 상이한 시간 구간에 적분 회로(20)의 적분 이득을 변경할 수 있다.
상이한 시간 구간에 적분 회로(20)의 적분 이득을 변경하는 상황에 대해 도 3을 좀 더 참조하면, 도 3은 적분 회로(20)의 입력신호(VIN)가 직류(Direct Current, DC) 신호일 때, 적분 회로(20)의 출력신호(VOUT)의 파형도이다. 도 3을 통해 알 수 있듯이, 시간 구간 (T1)~(T7)에 대응하여, 제어신호(ctrl_R_1)~(CTRL_R_M)를 통해 조절형 저항모듈(VR)의 제1단(NR1)과 제2단(NR2) 사이의 저항값을 조정함으로써, 적분 회로(20)가 시간 구간(T1)~(T7)에 상이한 적분 이득을 갖게 할 수 있다. 윈도우함수를 구현하기 위하여, 바람직하게는, 시간 구간 T1, T7은 최소의 적분 이득을 갖고, 시간 구간 T2, T6은 그 다음 작은 적분 이득을 가지며, 중앙에 위치한 시간 구간 T4는 최대 적분 이득을 가질 수 있다.
또한, 도 4를 참조하면, 도 4는 본 발명의 실시예의 일 적분 회로(40)의 설명도로서, 적분 회로(40)는 적분 회로(20)와 유사하므로, 동일한 구성부재에 동일한 부호를 연용하였으며, 적분 회로(20)와 다른 점은 다음과 같다. 적분 회로(40)는 스위칭 커패시터 적분기(Switched-Capacitor Integrator)로서, 적분 회로(40)는 스위칭 커패시터 모듈(SCM)을 포함하며, 스위칭 커패시터 모듈(SCM)은 연산 증폭기(Amp)의 음의 입력단과 적분 회로(40)의 적분 입력단(NIN) 사이에 커플링된다. 스위칭 커패시터 모듈(SCM)은 조절형 커패시턴스 모듈(VC) 및 스위치(SW1)~(SW4)를 포함하며, 스위치 SW1, SW2는 조절형 커패시턴스 모듈(VC)의 제1단(NC1)에 커플링되고, 스위치 SW3, SW4는 조절형 커패시턴스 모듈(VC)의 제2단(NC2)에 커플링되며, 스위치 SW2, SW4는 접지단에 커플링된다. 조절형 커패시턴스 모듈(VC)은 커패시터 선택 유닛(CU1)~(CUN)을 포함하여, 조절형 커패시턴스 모듈(VC)은 커패시터 선택 유닛(CU1)~(CUN)이 상호 병렬연결되어 구성되며, 그 중 커패시터 선택 유닛(CU1)~(CUN) 중의 어느 하나의 커패시터 유닛(CUn)은 커패시터(Cn) 및 커패시턴스 제어 스위치(SCn)를 포함하여, 커패시턴스 제어 스위치(SCn)가 제어신호(ctrl_C_n)의 제어를 받으며, 커패시터 선택 유닛(CUn)은 커패시터(Cn)와 커패시턴스 제어 스위치(SCn)가 상호 직렬 연결되어 구성된다. 다시 말해, 제어신호(ctrl_C_1)~(ctrl_C_N)로 조절형 커패시턴스 모듈(VC)을 제어함으로써, 상이한 시간 구간에 조절형 커패시턴스 모듈(VC)의 제1단(NC1)과 제2단(NC2) 사이의 커패시턴스 값을 조정하고, 나아가 상이한 시간 구간에 적분 회로(40)의 적분 이득을 변경할 수 있다.
또한, 스위치(SW1), (SW2), (SW3), (SW4)는 주파수 제어신호(ph1), (ph2)의 제어를 받을 수 있으며, 그 중 주파수 제어신호(ph1), (ph2)는 상호 직교하는 주파수 제어신호(즉 주파수 제어신호(ph1), (ph2)는 고전위의 시간이 상호 중첩되지 않는다)로서, 구체적으로, 일 실시예에서, 주파수 제어신호(ph1)는 스위치(SW1), (SW3)의 도통 상태를 제어하기 위한 것이고, 주파수 제어신호(ph2)는 스위치(SW2), (SW4)의 도통 상태를 제어하기 위한 것이며; 또 다른 실시예에서, 주파수 제어신호(ph1)는 스위치(SW1), (SW4)의 도통 상태를 제어하기 위한 것이고, 주파수 제어신호(ph2)는 스위치(SW2), (SW3)의 도통 상태를 제어하기 위한 것일 수 있다. 상호 직교하는 주파수 제어신호(ph1), (ph2)를 이용하여 스위치(SW1), (SW2), (SW3), (SW4)의 도통 상태를 제어할 수만 있다면, 모두 본 발명의 요구에 부합되며 또한 본 발명의 범주에 속한다.
상기 내용을 통해 알 수 있듯이, 적분 회로(20) 및 적분 회로(40)는 각각 조절형 저항 모듈(VR) 및 조절형 커패시턴스 모듈(VC)을 통해, 상이한 시간 구간에 조절형 저항 모듈(VR)의 저항값 및 조절형 커패시턴스 모듈(VC)의 커패시턴스 값을 조절할 수 있으며, 다시 말해, 적분 회로(20) 및 적분 회로(40)는 상이한 시간 구간에 적분 회로(20) 및 적분 회로(40)의 적분 이득을 변경함으로써, 윈도우함수의 효과를 구현할 수 있다. 이와 같은 방식으로, 적분 회로(20) 및 적분 회로(40)는 사이드로브(Sidelobe)에 의해 유입된 잡음을 저하시켜 전체적인 신호대 잡음비(Signal to Noise Ratio, SNR)를 향상시킬 수 있다.
주의해야 할 점으로, 전술한 실시예는 본 발명의 개념을 설명하기 위한 것으로서, 본 분야에서 통상적인 지식을 갖춘 자라면 이를 근거로 상이하게 수정할 수 있으며, 이에 국한되지 않는다. 예를 들어, 조절형 저항 모듈(VR) 중 저항 선택 유닛(RU1)~(RUM)은 병렬연결 방식으로 상호 연결되고, 저항(Rm)과 제어 스위치(SRm)는 직렬연결 방식으로 상호 연결되며, 조절형 커패시턴스 모듈(VC)에서, 커패시터 선택 유닛(CU1)~(CUN)은 병렬연결 방식으로 상호 연결되고, 커패시터(Cn)와 커패시턴스 제어 스위치(SCn)는 직렬연결 방식으로 상호 연결되나, 이에 국한되지 않는다. 도 5를 참조하면, 도 5는 본 발명의 실시예의 일 적분 회로(50)의 설명도이다. 적분 회로(50)는 적분 회로(20)와 유사하므로, 동일한 구성부재에 동일한 부호를 연용하였으며, 적분 회로(20)와 다른 점은 다음과 같다. 적분 회로(50)는 조절형 저항 모듈(VR')을 포함하고, 조절형 저항 모듈(VR')은 저항 선택 유닛(RU1')~(RUM')을 포함한다. 조절형 저항 모듈(VR')은 저항 선택 유닛(RU1')~(RUM')이 상호 직렬연결되어 구성되고, 그 중 저항 선택 유닛(RU1')~(RUM') 중의 어느 하나의 저항 선택 유닛(RUm')은 저항(Rm') 및 저항 제어 스위치(SRm')를 포함하여, 저항 제어 스위치(SRm')가 제어신호(ctrl_R_m')의 제어를 받으며, 저항 선택 유닛(RUm')은 저항(Rm')과 저항 제어 스위치(SRm')가 상호 병렬연결되어 구성된다. 마찬가지로, 도 6을 참조하면, 도 6은 본 발명의 실시예의 일 적분 회로(60)의 설명도로서, 적분 회로(60)는 적분 회로(40)와 유사하므로, 동일한 구성부재에 동일한 부호를 연용하였으며, 적분 회로(40)와 다른 점은 다음과 같다. 적분 회로(60)는 스위칭 커패시터 모듈(SCM')을 포함하고, 스위칭 커패시터 모듈(SCM')은 조절형 커패시턴스 모듈(VC')을 포함한다. 조절형 커패시턴스 모듈(VC')은 커패시터 선택 유닛(CU1')~(CUN')을 포함하고, 조절형 커패시턴스 모듈(VC')은 커패시터 선택 유닛(CU1')~(CUN')이 상호 직렬 연결되어 구성되며, 그 중 커패시터 선택 유닛(CU1')~(CUN') 중의 어느 하나의 커패시터 선택 유닛(CUn')은 커패시터(Cn') 및 커패시턴스 제어 스위치(SCn')를 포함하여, 커패시턴스 제어 스위치(SCn')가 제어 신호(ctrl_C-n')의 제어를 받으며, 커패시터 선택 유닛(CUn')은 커패시터(Cn')와 커패시턴스 제어 스위치(SCn')가 상호 병렬연결되어 구성된다.
또한, 적분 회로는 조절형 저항 모듈과 조절형 커패시턴스 모듈을 동시에 포함할 수 있다. 예를 들어, 도 7을 참조하면, 도 7은 본 발명의 실시예의 일 적분 회로(70)의 설명도이다. 적분 회로(70)는 적분 회로(20)와 유사하므로, 동일한 구성부재는 동일한 부호를 연용하였다. 적분 회로(70)는 조절형 저항 모듈(700) 및 스위칭 커패시터 모듈(702)을 포함하고, 조절형 저항 모듈(700) 및 스위칭 커패시터 모듈(702)은 모두 연산 증폭기(Amp)의 음의 입력단과 적분 회로(70)의 적분 입력단(NIN) 사이에 커플링되며, 그 중 조절형 저항 모듈(700)은 조절형 저항 모듈(VR) 또는 조절형 저항 모듈(VR')을 통해 구현될 수 있고, 스위칭 커패시터 모듈(702)은 스위칭 커패시터 모듈(SCM) 또는 스위칭 커패시터 모듈(SCM')을 통해 구현될 수 있으며, 이에 국한되지 않는다.
또한, 스위칭 커패시터 모듈은 전술한 스위칭 커패시터 모듈(SCM) 또는 스위칭 커패시터 모듈(SCM')에 국한되지 않고 스위칭 커패시터 모듈은 스위치(SW1), (SW3) 사이에 커플링되는 저항을 더 포함할 수 있다. 예를 들어, 도 8을 참조하면, 도 8은 본 발명의 실시예의 일 스위칭 커패시터 모듈(80)의 설명도이다. 스위칭 커패시터 모듈(80)과 스위칭 커패시터 모듈(SCM), (SCM')의 다른 점은, 스위칭 커패시터 모듈(80)은 스위치(SW1), (SW3) 사이에 커플링되는 저항 유닛(R)을 더 포함한다는데 있으며, 그 중 저항 유닛(R)은 단일한 저항 어셈블리 또는 조절형 저항 모듈일 수 있고, 역시 본 발명의 범주에 속한다.
또한, 전술한 조절형 저항 모듈 또는 스위칭 커패시터 모듈은 모두 싱글 엔드형(Single-Ended)으로 입력되는 적분 회로에 응용되나, 이에 국한되지 않으며, 조절형 저항 모듈 또는 스위칭 커패시터 모듈은 차동(Differential)으로 입력되는 적분 회로에도 응용될 수 있다. 예를 들어, 도 9를 참조하면, 도 9는 본 발명의 실시예의 일 완전차동 적분 회로(90)의 설명도이다. 적분 회로(90)는 차동 입력신호(VI+), (VI-)를 수신하여 차동 출력신호(VO +, V0-)를 발생시키며, 적분 회로(90)는 완전차동 연산 증폭기(FOP), 적분 커패시터(CI), (CI') 및 조절형 모듈(900), (900')을 포함한다. 조절형 모듈(900)과 조절형 모듈(900')은 모두 조절형 저항 모듈(VR), 조절형 저항 모듈(VR'), 스위칭 커패시터 모듈(SCM) 또는 스위칭 커패시터 모듈(SCM') 중의 하나를 통해 구현될 수 있으며, 이밖에, 조절형 모듈(900)과 조절형 모듈(900')은 또한 조절형 저항 모듈(VR)(또는 조절형 저항 모듈(VR'))에 스위칭 커패시터 모듈(SCM)(또는 스위칭 커패시터 모듈(SCM'))이 직렬연결되어 구현될 수도 있으며, 이에 국한되지 않는다. 바람직하게는, 조절형 모듈(900)과 조절형 모듈(900')의 저항값 또는 커패시턴스 값이 일치하도록 제어하여 차동 신호의 균형을 유지함으로써, 완전차동 적분 회로(90)의 효능을 증진시킬 수 있다.
또한, 적분 회로(90)는 신호처리 모듈에 응용될 수 있다. 도 10을 참조하면, 도 10은 본 발명의 실시예의 일 신호처리 모듈(12)의 설명도이다. 신호처리 모듈(12)은 스위칭 파형혼합기(120), 적분 회로(90) 및 아날로그 디지털 변환기(ADC)를 포함한다. 스위칭 파형혼합기(120)는 차동신호(VIN+), (VIN-)를 수신하여 적분 회로(90)로 차동 입력신호(VI+), (VI-)를 발생시키고, 아날로그 디지털 변환기(ADC)는 적분 회로(90)가 발생시킨 차동 출력신호(VO +), (VO -)를 수신하여, 아날로그 차동 출력신호(VO+), (VO -)를 디지털 신호로 변환한 후 백엔드 회로에 제공하여 연산을 실시한다. 스위칭 파형혼합기(120)는 스위치(S1)~(S4)를 포함할 수 있으며, 스위치 S1, S2는 차동신호(VIN-)를 수신하기 위한 것이고, 스위치 S3, S4는 차동신호(VIN+)를 수신하기 위한 것이며, 스위치 S1, S4는 적분 회로(90)의 제1 입력단에 커플링되어 차동 입력신호(VI)를 적분 회로(90)로 전달하고, 스위치 S2, S3은 적분 회로(90)의 제2 입력단에 커플링되어 차동 입력신호(VI+)를 적분 회로(90)로 전달한다.
또한, 상기 적분 회로 중 연산 증폭기(Amp)의 입력단과 출력단 사이에 커플링되는 적분 회로는 모두 단일한 커패시터 어셈블리로 구현되나, 이에 국한되지 않고, 조절형 커패시턴스 모듈을 이용하여 연산 증폭기(Amp)의 입력단과 출력단 사이에 커플링되는 적분 커패시터를 구현할 수도 있다. 도 11을 참조하면, 도 11은 본 발명의 실시예의 일 적분 회로(14)의 설명도로서, 적분 회로(14)는 조절형 적분 커패시터 모듈(140), 전압 팔로잉 모듈(142) 및 연산 증폭기(Amp)를 포함한다. 조절형 적분 커패시터 모듈(140)은 연산 증폭기(Amp)의 양, 음의 입력단과 출력단 사이에 커플링되고, 전압 팔로잉 모듈(142)은 조절형 적분 커패시터 모듈(140)에 커플링된다. 상세히 설명하면, 조절형 적분 커패시터 모듈(140)은 적분 커패시터 선택 유닛(CIU1)~(CIUN)을 포함하며, 조절형 적분 커패시터 모듈(140)은 적분 커패시터 유닛(CIU1)~(CIUN)이 상호 병렬연결되어 구성된 것으로 볼 수 있다. 적분 커패시터 선택 유닛(CIU1)~(CIUN) 중의 어느 하나의 적분 커패시터 선택 유닛(CIUn)은 적분 커패시터(CIn) 및 스위치(Mn), (Jn)를 포함하고, 적분 커패시터(CIn)와 스위치(Mn), (Jn)는 상호 직렬연결되며, 적분 커패시터(CIn)는 스위치(Mn)를 통해 연산 증폭기(Amp)의 양, 음의 입력단에 커플링되고, 적분 커패시터(CIn)는 스위치(Jn)를 통해 연산 증폭기(Amp)의 출력단에 커플링된다.
또한, 전압 팔로잉 모듈(142)은 스위치(H1)~(HN), (K1)~(KN) 및 전압 팔로잉 회로(144)를 포함하고, 전압 팔로잉 회로(144)는 연산 증폭기(OP)를 포함하며, 연산 증폭기(OP)의 음의 입력단('-'부호로 표시)은 연산 증폭기(OP)의 출력단에 커플링되고, 연산 증폭기(OP)의 출력단은 스위치(K1)~(KN)에 커플링되며, 연산 증폭기(OP)의 양의 입력단('+'부호로 표시)은 스위치(H1)~(HN)에 커플링된다. 또한, 전압 팔로잉 모듈(142)은 노드(ND1)~(NDN)를 구비하며, 스위치(H1)~(HN)는 각각 노드(ND1)~(NDN)에서 스위치(K1)~(KN)에 커플링된다. 다시 말해, 스위치(H1)~(HN) 중 어느 하나의 스위치(Hn)의 일단은 노드(NDn)에 커플링되고, 스위치(Hn)의 타단은 연산 증폭기(OP)의 양의 입력단에 커플링되며, 스위치(K1)~(KN) 중 어느 하나의 스위치(Kn)의 일단은 노드(NDn)에 커플링되고, 스위치(Kn)의 타단은 연산 증폭기(OP)의 출력단에 커플링된다. 노드(ND1)~(NDN) 중 각각의 노드(NDn)는 적분 커패시터(CIn)와 스위치(Jn) 사이에 커플링된다. 스위치(M1)~(MN), (J1)~(JN), (H1)~(HN), (K1)~(KN)는 복수의 제어신호를 수신하여 제어됨으로써(도 11에 미도시) 적분 조작을 실시하며, 상기 복수의 제어신호는 상이한 시간 구간에 적분 회로(14)의 적분 이득을 변경함으로써, 연산 증폭기(Amp)의 음의 입력단과 출력단 사이의 커패시턴스 값을 조정하고, 나아가 윈도우함수의 기능을 구현할 수 있다.
적분 회로(14)의 조작 내용을 간단히 설명하면 다음과 같다. 적분 회로(14)가 적분 커패시터(CI1)~(CIN) 중 하나의 적분 커패시터(CIp)에 대해 적분을 실시 시, 복수의 제어신호는 스위치(H1)~(HN), (K1)~(KN)가 모두 컷오프(Cutoff)되도록 제어하고, 또한 스위치(J1)~(JN) 중 적분 커패시터(CIp)에 대응되는 스위치(Jp)가 도통(Conducted)되도록 제어하는 이외에, 상기 복수의 제어신호는 나머지 스위치(J1)~(Jp-1), (Jp +1)~(JN)가 컷오프되도록 제어하며, 또한 상기 복수의 제어신호는 스위치(M1)~(MN) 중 적분 회로(CIp)에 대응하는 스위치(Mp)를 제어하여 적분 커패시터(CIP)와 연산 증폭기(Amp)의 음의 입력단 사이의 연결을 도통시키고, 스위치(Mp) 이외에, 상기 복수의 제어신호는 나머지 스위치(M1)~(Mp -1), (MP +1)~(MN)를 제어하여 모두 적분 회로와 연산 증폭기(Amp)의 양의 입력단 사이의 연결을 도통시킨다. 적분 회로(14)가 곧바로 적분 커패시터(CIp)로부터 적분 커패시터(CI1)~(CIN) 중 다른 적분 커패시터(CIq)에 대해 적분을 실시하도록 스위칭하기 전, 상기 복수의 제어신호는 적분 커패시터(CIp)에 대응하는 스위치(Hp) 및 적분 커패시터(CIq)에 대응하는 스위치(Kq)를 폐합하고(즉 스위치(Hp), (Kq)는 도통됨), 나머지 스위치(H1)~(Hp-1), (HP+1)~(HN), (K1)~(Kq -1), (Kq +1)~(KN)은 모두 컷오프시킨다. 이와 같은 방식으로, 상이한 시간 구간에 연산 증폭기(Amp)의 음의 입력단과 출력단 사이의 커패시턴스 값을 조정할 수 있으며, 적분 회로(14)가 상이한 적분 이득을 갖게 함으로써 윈도우함수의 기능을 구현할 수 있다.
또한, 적분 회로(14) 중, 조절형 적분 커패시터 모듈(140)은 적분 커패시터 선택 유닛(CIU1)~(CIUN)이 상호 병렬연결되어 구성되는 것으로 볼 수 있으나, 이에 국한되지 않는다. 도 12를 참조하면, 도 12는 본 발명의 실시예의 일 적분 회로(24)의 설명도로서, 적분 회로(24)는 적분 회로와 유사하므로 동일한 구성부재에 동일한 부호를 연용하였으며, 적분 회로(14)와 다른 점은 다음과 같다. 적분 회로(24)는 조절형 적분 커패시터 모듈(240)을 포함하고, 조절형 적분 커패시터 모듈(240)은 적분 커패시터 선택 유닛(CIU1')~(CIUN')을 포함하며, 적분 커패시터 선택 모듈(240)은 적분 커패시터 선택 유닛(CIU1')~(CIUN')이 상호 직렬연결되어 구성된다. 적분 커패시터 선택 유닛(CIU1')~(CIUN') 중 어느 하나의 적분 커패시터 선택 유닛(CIUn')은 적분 커패시터(CIn') 및 스위치(Mn'), (Ln'), (Jn')를 포함하여, 적분 커패시터(CIn')와 스위치(Mn'), (Ln')가 상호 직렬연결되며, 즉 적분 커패시터(CIn')와 스위치(Mn'), (Ln')는 하나의 직렬을 형성하고, 스위치(Jn')와 적분 커패시터(CIn'), 스위치(Mn'), (Ln')로 형성되는 직렬은 상호 병렬연결된다.
적분 회로(24)의 조작 내용을 간단히 설명하면 다음과 같다. 적분 회로(24)가 적분 커패시터(CI1')~(CIN') 중 하나의 적분 커패시터(CIp')에 대해 적분을 실시 시, 스위치(H1)~(HN), (K1)~(KN)는 모두 컷오프되고, 스위치(J1')~(JN') 중 적분 커패시터(CIp')에 대응하는 스위치(Jp')가 컷오프되는 이외에, 나머지 스위치(J1')~(Jp -1'), (Jp +1')~(Jn')는 모두 도통되며, 또한 스위치(L1')~(LN') 중 적분 커패시터(CIp')에 대응하는 스위치(Lp')는 도통되고, 스위치(M1')~(MN') 중 적분 커패시터(CIp')에 대응하는 스위치(Mp')는 적분 커패시터(CIp')와 연산 증폭기(Amp)의 음의 입력단 사이의 연결을 도통시킨다. 적분 회로(24)가 곧바로 적분 커패시터(CIp')로부터 적분 커패시터(CI1')~(CIN') 중 다른 적분 커패시터(CIq')에 대해 적분을 실시하도록 스위칭하기 전, 적분 커패시터(CIp')에 대응하는 스위치(Hp) 및 적분 커패시터(CIq')에 대응하는 스위치(Kq)를 폐합하고(즉 스위치(Hp), (Kq)는 도통된다), 나머지 스위치(H1)~(Hp-1), (Hp+1)~(HN), (K1)~(Kq -1), (Kq +1)~(KN)는 모두 컷오프시킨다. 또한, 스위치(M1')~(MN') 중 적분 커패시터(CIq')에 대응하는 스위치(Mq')는 적분 커패시터(CIq')와 연산 증폭기(Amp)의 양의 입력단 사이의 연결을 도통시킨다. 이와 같은 방식으로 상이한 시간 구간에, 연산 증폭기(Amp)의 음의 입력단과 출력단 사이의 커패시턴스 값을 조정할 수 있으며, 적분 회로(24)가 상이한 적분 이득을 갖게 함으로써, 윈도우함수의 기능을 구현할 수 있다.
주의해야 할 점으로, 전술한 실시예는 본 발명의 바람직한 실시예를 설명하기 위한 것이나, 단 이에 국한되지 않는다. 예를 들어, 도 11 중 적분 커패시터(CIq)가 적분을 실시하지 않을 경우, 그에 대응하는 스위치(Mq)는 연산 증폭기(Amp)의 양의 입력단에 커플링된다. 또 다른 실시예에서(미도시), Mq는 임의의 기준전압에 커플링될 수 있으며, 이 기준전압이 연산 증폭기(Amp)의 양의 입력단과 동일하지 않아도 적분 회로(14)는 상이한 적분 이득을 가질 수 있고, 나아가 윈도우함수의 기능을 구현할 수 있다. 같은 이치로, 도 12 중의 스위치(M1')~(MN')는 그에 대응하는 적분 커패시터가 적분을 실시하지 않을 경우, 역시 임의의 기준전압에 커플링되며, 적분 회로(24)를 이용하여 윈도우함수의 기능을 구현할 수 있다.
결론적으로, 본 발명은 조절형 저항 모듈 또는 조절형 커패시턴스 모듈을 통해, 상이한 시간 구간에 적분 회로의 적분 이득을 변경하여 윈도우함수의 기능을 구현하고, 나아가 사이드로브가 유입시키는 잡음을 감소시켜 신호대 잡음비를 향상시킬 수 있다. 종래 기술과 비교하여, 본 발명의 적분 회로는 아날로그 디지털 변환기의 샘플링 주파수에 대한 요구를 낮출 수 있으며, 따라서 전체적인 회로의 전력소모 및 회로의 복잡도를 낮출 수 있다.
이상은 단지 본 발명의 바람직한 실시예일 뿐으로서, 결코 본 발명을 제한하기 위한 것이 아니며, 본 발명의 정신과 원칙 내에서 실시되는 임의의 수정, 동등한 교체 또는 개선 등은 모두 본 발명의 보호범위 내에 포함되어야 한다.

Claims (26)

  1. 적분 회로에 있어서,
    연산 증폭기;
    상기 연산 증폭기의 출력단 및 제1 입력단에 커플링되는 적분 커패시터; 및
    상기 연산 증폭기의 상기 제1 입력단과 상기 적분 회로의 적분 입력단 사이에 커플링되며, 복수 개의 제1 제어신호를 수신함으로써 저항값을 조정하는 조절형 저항 모듈
    을 포함하는 적분 회로.
  2. 제1항에 있어서,
    상기 조절형 저항 모듈은 각각 상기 복수 개의 제1 제어신호의 제어를 받는 복수 개의 저항 선택 유닛을 포함하며,
    각각의 상기 저항 선택 유닛은,
    저항(resistor); 및
    상기 저항에 커플링되는 저항 제어 스위치(resistance-control switch)를 포함하는, 적분 회로.
  3. 제2항에 있어서,
    상기 복수 개의 저항 선택 유닛은 병렬로 서로 연결되고, 각 상기 저항 선택 유닛 중의 상기 저항과 상기 저항 제어 스위치는 직렬로 서로 연결되는, 적분 회로.
  4. 제2항에 있어서,
    상기 복수 개의 저항 선택 유닛은 직렬로 서로 연결되고, 상기 각 저항 선택 유닛 중의 상기 저항과 상기 저항 제어 스위치는 병렬로 서로 연결되는, 적분 회로.
  5. 제1항에 있어서,
    상기 연산 증폭기의 상기 제1 입력단과 상기 적분 회로의 상기 적분 입력단 사이에 커플링되는 스위칭 커패시터 모듈을 더 포함하며,
    상기 스위칭 커패시터 모듈은,
    복수 개의 제2 제어신호를 수신함으로써, 상기 조절형 커패시턴스 모듈의 제1단과 제2단 사이의 커패시턴스 값을 조정하는 조절형 커패시턴스 모듈(adjustable capacitance module);
    상기 조절형 커패시턴스 모듈의 상기 제1단에 커플링되는 제1 스위치;
    상기 조절형 커패시턴스 모듈의 상기 제1단과 접지단 사이에 커플링되는 제2 스위치;
    상기 조절형 커패시턴스 모듈의 상기 제2단과 상기 연산 증폭기의 상기 제1 입력단 사이에 커플링되는 제3 스위치; 및
    상기 조절형 커패시턴스 모듈의 상기 제2단과 상기 접지단 사이에 커플링되는 제4 스위치를 포함하는, 적분 회로.
  6. 제5항에 있어서,
    상기 조절형 커패시턴스 모듈은 각각 복수 개의 제2 제어신호의 제어를 받음으로써, 상기 조절형 커패시턴스 모듈의 커패시턴스 값을 조정하는 복수 개의 커패시터 선택 유닛을 포함하며,
    각각의 상기 커패시터 선택 유닛은,
    커패시터; 및
    상기 커패시터에 커플링되는 커패시턴스 제어 스위치(capacitance-control switch)를 포함하는, 적분 회로.
  7. 제6항에 있어서,
    상기 복수 개의 커패시터 선택 유닛은 병렬로 서로 연결되고, 각 상기 커패시터 선택 유닛 중의 상기 커패시터와 상기 커패시턴스 제어 스위치가 직렬로 서로 연결되거나; 또는 그 중 상기 복수 개의 커패시터 선택 유닛은 직렬로 서로 연결되고, 상기 각 커패시터 선택 유닛 중의 상기 커패시터와 상기 커패시턴스 제어 스위치(capacitance-control switch)가 서로 병렬로 연결되는, 적분 회로.
  8. 제5항에 있어서,
    상기 스위칭 커패시터 모듈은,
    상기 제1 스위치와 상기 제3 스위치 사이에 커플링되는 적어도 하나의 저항 유닛을 더 포함하는, 적분 회로.
  9. 적분 회로에 있어서,
    연산 증폭기;
    상기 연산 증폭기의 출력단 및 제1 입력단에 커플링되는 적분 커패시터; 및
    상기 연산 증폭기의 상기 제1 입력단과 상기 적분 회로의 적분 입력단 사이에 커플링되는 스위칭 커패시터 모듈;
    을 포함하며,
    상기 스위칭 커패시터 모듈은,
    복수 개의 제어신호를 수신함으로써, 조절형 커패시턴스 모듈의 제1단과 제2단 사이의 커패시턴스 값을 조정하는 상기 조절형 커패시턴스 모듈;
    상기 조절형 커패시턴스 모듈의 상기 제1단에 커플링되는 제1 스위치;
    상기 조절형 커패시턴스 모듈의 상기 제1단과 접지단 사이에 커플링되는 제2 스위치;
    상기 조절형 커패시턴스 모듈의 상기 제2단과 상기 연산 증폭기의 상기 제1 입려단 사이에 커플링되는 제3 스위치; 및
    상기 조절형 커패시턴스 모듈의 상기 제2단과 상기 접지단 사이에 커플링되는 제4 스위치를 포함하는,
    적분 회로.
  10. 제9항에 있어서,
    상기 조절형 커패시턴스 모듈은 각각 상기 복수 개의 제어신호의 제어를 받는 복수 개의 커패시터 선택 유닛을 포함하며,
    각각의 커패시터 선택 유닛은,
    커패시터(capacitor); 및
    상기 커패시터에 커플링되는 커패시턴스 제어 스위치(capacitance-control switch)를 포함하는, 적분 회로.
  11. 제10항에 있어서,
    상기 복수 개의 커패시터 선택 유닛은 병렬로 서로 연결되고, 각 상기 커패시터 선택 유닛 중의 상기 커패시터와 상기 커패시턴스 제어 스위치가 직렬로 서로 연결되거나; 또는 상기 복수 개의 커패시터 선택 유닛은 직렬로 서로 연결되고, 상기 각 커패시터 선택 유닛 중의 상기 커패시터와 상기 커패시턴스 제어 스위치가 병렬로 서로 연결되는, 적분 회로.
  12. 제9항에 있어서,
    상기 스위칭 커패시터 모듈은,
    상기 제1 스위치와 상기 제3 스위치 사이에 커플링되는 적어도 하나의 저항 유닛을 더 포함하는, 적분 회로.
  13. 신호처리 모듈에 있어서,
    스위칭 파형혼합기(switching mixer);
    아날로그 디지털 변환기; 및
    상기 스위칭 파형혼합기와 상기 아날로그 디지털 변환기 사이에 커플링되는 적분 회로
    를 포함하며,
    상기 적분 회로는,
    연산 증폭기;
    상기 연산 증폭기의 출력단 및 제1 입력단에 커플링되는 적분 커패시터 유닛; 및
    상기 연산 증폭기의 상기 제1 입력단과 상기 적분 회로의 적분 입력단 사이에 커플링되어, 복수 개의 신호의 제어를 받음으로써, 조절형 모듈의 저항값 또는 커패시턴스 값을 조정하는 상기 조절형 모듈을 포함하는,
    신호처리 모듈.
  14. 제13항에 있어서,
    상기 조절형 모듈은 조절형 저항 모듈을 포함하며, 상기 조절형 저항 모듈은 복수 개의 제1 제어신호를 수신함으로써, 상기 조절형 저항 모듈의 저항값을 조정하는, 신호처리 모듈.
  15. 제14항에 있어서,
    상기 조절형 저항 모듈은 각각 상기 복수 개의 제1 제어신호의 제어를 받는 복수 개의 저항 선택 유닛을 포함하며,
    각각의 저항 선택 유닛은,
    저항; 및
    상기 저항에 커플링되는 저항 제어 스위치를 포함하는, 신호처리 모듈.
  16. 제15항에 있어서,
    상기 복수 개의 저항 선택 유닛은 병렬로 서로 연결되고, 각 상기 저항 선택 유닛 중의 상기 저항과 상기 저항 제어 스위치에 신호가 직렬로 서로 연결되거나; 또는 상기 복수 개의 저항 선택 유닛은 직렬로 서로 연결되고, 상기 각 저항 선택 유닛 중의 상기 저항과 상기 저항 제어 스위치가 병렬로 서로 연결되는, 신호처리 모듈.
  17. 제13항에 있어서,
    상기 조절형 모듈은 상기 연산 증폭기의 상기 제1 입력단과 상기 적분 회로의 상기 적분 입력단 사이에 커플링되는 스위칭 커패시터 모듈을 포함하며,
    상기 스위칭 커패시터 모듈은,
    복수 개의 제2 제어신호를 수신함으로써, 조절형 커패시턴스 모듈의 제1단과 제2단 사이의 커패시턴스 값을 조정하는 상기 조절형 커패시턴스 모듈;
    상기 제1단에 커플링되는 제1 스위치;
    상기 제1단과 접지단 사이에 커플링되는 제2 스위치;
    상기 제2단과 상기 연산 증폭기의 상기 제1 입력단 사이에 커플링되는 제3 스위치; 및
    상기 제2단과 상기 접지단 사이에 커플링되는 제4 스위치를 포함하는, 신호처리 모듈.
  18. 제17항에 있어서,
    상기 조절형 커패시턴스 모듈은 각각 상기 복수 개의 제2 제어신호의 제어를 받는 복수 개의 커패시터 선택 유닛을 포함하며,
    각각의 상기 커패시터 선택 유닛은,
    커패시터; 및
    상기 커패시터에 커플링되는 커패시턴스 제어 스위치를 포함하는, 신호처리 모듈.
  19. 제18항에 있어서,
    상기 복수 개의 커패시터 선택 유닛은 병렬로 서로 연결되고, 상기 각 커패시터 선택 유닛 중의 상기 커패시터와 상기 커패시턴스 제어 스위치에 신호가 직렬로 서로 연결되거나; 또는 그 중 상기 복수 개의 커패시터 선택 유닛은 직렬로 서로 연결되고, 상기 각 커패시터 선택 유닛 중의 상기 커패시터와 상기 커패시턴스 제어 스위치가 병렬로 서로 연결되는, 신호처리 모듈.
  20. 제17항에 있어서,
    상기 스위칭 커패시터 모듈은,
    상기 제1 스위치와 상기 제3 스위치 사이에 커플링되는 적어도 하나의 저항 유닛을 더 포함하는, 신호처리 모듈.
  21. 적분 회로에 있어서,
    제1 연산 증폭기;
    상기 제1 연산 증폭기의 제1 입력단과 출력단 사이에 커플링되며, 적분 커패시터 및 적어도 하나의 스위치를 포함하는 복수 개의 적분 커패시터 선택 유닛을 포함하는 조절형 적분 커패시터 모듈; 및
    상기 조절형 적분 커패시터 모듈의 상기 복수 개의 적분 커패시터 선택 유닛에 커플링되는 전압 팔로잉 모듈
    을 포함하며,
    상기 조절형 적분 커패시터 모듈은 복수 개의 제어신호를 수신함으로써, 상기 제1 입력단과 상기 출력단 사이의 커패시턴스 값을 조정하는,
    적분 회로.
  22. 제21항에 있어서,
    상기 전압 팔로잉 모듈은 복수 개의 노드를 구비하며, 상기 복수 개의 노드가 각각 상기 복수 개의 적분 커패시터 선택 유닛의 상기 적분 커패시터에 전기적으로 연결되는, 적분 회로.
  23. 제22항에 있어서,
    상기 전압 팔로잉 모듈은 전압 팔로잉 회로(voltage following circuit)를 포함하고, 상기 복수 개의 노드의 각 노드는 제1 스위치를 통해 상기 전압 팔로잉 회로의 입력단에 커플링되고, 제2 스위치를 통해 상기 전압 팔로잉 회로의 출력단에 커플링되는, 적분 회로.
  24. 제23항에 있어서,
    상기 전압 팔로잉 회로는 제2 연산 증폭기를 포함하고, 상기 제2 연산 증폭기의 제1 입력단은 상기 제2 연산 증폭기의 출력단에 전기적으로 접속되며, 상기 연산 증폭기의 제2 입력단은 상기 전압 팔로잉 회로의 입력단이고, 상기 연산 증폭기의 출력단은 상기 전압 팔로잉 회로의 출력단인, 적분 회로.
  25. 제21항에 있어서,
    상기 복수 개의 적분 커패시터 선택 유닛은 병렬로 서로 연결되는, 적분 회로.
  26. 제21항에 있어서,
    상기 복수 개의 적분 커패시터 선택 유닛은 직렬로 서로 연결되는, 적분 회로.
KR1020177024169A 2016-04-01 2016-04-01 적분 회로 및 신호처리 모듈 KR20170131380A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/078308 WO2017166286A1 (zh) 2016-04-01 2016-04-01 积分电路及信号处理模块

Publications (1)

Publication Number Publication Date
KR20170131380A true KR20170131380A (ko) 2017-11-29

Family

ID=59962518

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177024169A KR20170131380A (ko) 2016-04-01 2016-04-01 적분 회로 및 신호처리 모듈
KR1020177025951A KR101965274B1 (ko) 2016-04-01 2017-03-31 윈도우 함수 처리 모듈

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020177025951A KR101965274B1 (ko) 2016-04-01 2017-03-31 윈도우 함수 처리 모듈

Country Status (5)

Country Link
US (2) US20180026608A1 (ko)
EP (2) EP3252581A4 (ko)
KR (2) KR20170131380A (ko)
CN (2) CN107850970B (ko)
WO (2) WO2017166286A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020058885A1 (en) * 2018-09-20 2020-03-26 Sendyne Corporation Improved analog computing using dynamic amplitude scaling and methods of use

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017166286A1 (zh) 2016-04-01 2017-10-05 深圳市汇顶科技股份有限公司 积分电路及信号处理模块
US10644675B2 (en) * 2017-10-02 2020-05-05 Robert Bosch Gmbh Switched resistance device with reduced sensitivity to parasitic capacitance
CN111193503A (zh) * 2018-10-26 2020-05-22 长鑫存储技术有限公司 晶体管开关电路、调节电路、调节方法和存储装置
CN111565032B (zh) * 2019-02-13 2023-11-10 上海耕岩智能科技有限公司 信号转换电路及信号读出电路架构
US10733391B1 (en) * 2019-03-08 2020-08-04 Analog Devices International Unlimited Company Switching scheme for low offset switched-capacitor integrators
US11226706B2 (en) 2020-01-13 2022-01-18 Cypress Semiconductor Corporation Low-emissions touch controller
US11307712B2 (en) * 2020-04-07 2022-04-19 Cypress Semiconductor Corporation Systems, methods, and devices for capacitive sensing with sinusoidal demodulation
CN113541692A (zh) * 2021-08-17 2021-10-22 北京华峰测控技术股份有限公司 积分电路和源测模块

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245646A (en) * 1992-06-01 1993-09-14 Motorola, Inc. Tuning circuit for use with an integrated continuous time analog filter
DE69419897T2 (de) * 1994-04-21 2000-05-31 Stmicroelectronics S.R.L., Agrate Brianza Verzerrungsarme Schaltung mit geschalteten Kapazitäten
FR2879373A1 (fr) * 2004-12-14 2006-06-16 St Microelectronics Sa Autoajustement de cellules rc dans un circuit
JP2011041172A (ja) * 2009-08-18 2011-02-24 Ricoh Co Ltd 電子ボリューム回路
TWI397843B (zh) * 2009-10-30 2013-06-01 Orise Technology Co Ltd 用於觸控面板之偵測電路
JP5834377B2 (ja) * 2010-01-13 2015-12-24 富士通株式会社 フィルタ回路
JP2011188250A (ja) * 2010-03-09 2011-09-22 Renesas Electronics Corp 時定数調整回路
CN101873182A (zh) * 2010-06-17 2010-10-27 复旦大学 一种快速多分辨率频谱感知模块
CN102299716A (zh) * 2010-06-22 2011-12-28 君曜科技股份有限公司 取样保持电路及其触控感测装置
JP5622596B2 (ja) 2011-01-13 2014-11-12 アルプス電気株式会社 容量検出装置
US9086439B2 (en) * 2011-02-25 2015-07-21 Maxim Integrated Products, Inc. Circuits, devices and methods having pipelined capacitance sensing
CN102707821B (zh) * 2011-03-28 2015-04-22 深圳市汇顶科技股份有限公司 触摸检测装置的降噪处理方法及系统
KR101919056B1 (ko) * 2011-04-28 2018-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 회로
US8766939B2 (en) * 2012-01-09 2014-07-01 Broadcom Corporation Highly configurable analog preamp with analog to digital converter
US9141239B2 (en) * 2012-02-07 2015-09-22 Zinitix Touch screen device, and driving device and driving method for touch panel using predetermined binary sequences
JP2013236204A (ja) * 2012-05-08 2013-11-21 Seiko Epson Corp 回路装置及び電子機器
KR101444524B1 (ko) 2012-07-09 2014-09-24 삼성전기주식회사 정전용량 감지 장치, 정전용량 감지 방법 및 터치스크린 장치
US8982093B2 (en) * 2012-12-20 2015-03-17 Broadcom Corporation Capacitive touch sensing system with interference rejection
CN203014760U (zh) * 2012-12-31 2013-06-19 上海贝岭股份有限公司 有源滤波器
CN105144576B (zh) * 2013-03-04 2019-06-11 爱德万测试公司 可切换的信号路由电路、方法及非暂态存储介质
US8890841B2 (en) * 2013-03-13 2014-11-18 3M Innovative Properties Company Capacitive-based touch apparatus and method therefor, with reduced interference
US9001066B2 (en) * 2013-05-06 2015-04-07 Rajkumari Mohindra PAPR optimized OFDM touch engine with tone spaced windowed demodulation
TWI488099B (zh) * 2013-06-20 2015-06-11 Ind Tech Res Inst 觸控裝置及感測補償方法
US20150180493A1 (en) * 2013-12-23 2015-06-25 Yu-Ren Liu Capacitor Sensor Circuit with Rectifier and Integrator
EP3186697A1 (en) * 2014-08-25 2017-07-05 3M Innovative Properties Company Capacitive-based touch apparatus and method with reduced interference
CN204386337U (zh) * 2015-01-09 2015-06-10 成都数云科技有限公司 一种温控自动开关窗控制电路
WO2016170622A1 (ja) * 2015-04-22 2016-10-27 オリンパス株式会社 半導体装置
WO2017166286A1 (zh) 2016-04-01 2017-10-05 深圳市汇顶科技股份有限公司 积分电路及信号处理模块

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020058885A1 (en) * 2018-09-20 2020-03-26 Sendyne Corporation Improved analog computing using dynamic amplitude scaling and methods of use
US11120230B2 (en) 2018-09-20 2021-09-14 Sendyne Corporation Analog computing using dynamic amplitude scaling and methods of use

Also Published As

Publication number Publication date
CN107850970A (zh) 2018-03-27
EP3267298A1 (en) 2018-01-10
KR101965274B1 (ko) 2019-04-03
EP3267298A4 (en) 2018-04-18
WO2017167297A1 (zh) 2017-10-05
US10367478B2 (en) 2019-07-30
KR20170126467A (ko) 2017-11-17
CN107438951A (zh) 2017-12-05
CN107438951B (zh) 2020-12-15
US20180013410A1 (en) 2018-01-11
US20180026608A1 (en) 2018-01-25
EP3267298B1 (en) 2020-11-18
CN107850970B (zh) 2021-04-27
EP3252581A1 (en) 2017-12-06
WO2017166286A1 (zh) 2017-10-05
EP3252581A4 (en) 2018-04-18

Similar Documents

Publication Publication Date Title
KR20170131380A (ko) 적분 회로 및 신호처리 모듈
US6573785B1 (en) Method, apparatus, and system for common mode feedback circuit using switched capacitors
CN101675592B (zh) 改进a/d转换器和接收机的性能
EP2945292A1 (en) Improved radio receiver
TWI594584B (zh) 經改良的無線電接收器
TW201308889A (zh) 無限脈衝響應濾波器以及濾波方法
US20220368292A1 (en) Ampilfier with vco-based adc
US7408392B2 (en) PWM-to-voltage converter circuit and method
JPH04233332A (ja) アナログ‐ディジタル変換器
US20120212361A1 (en) Switched-capacitor circuit with low signal degradation
US7315268B1 (en) Integrator current matching
CN108336998B (zh) 模数转换装置与模数转换方法
KR101960180B1 (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
US8030991B2 (en) Frequency tuning and direct current offset canceling circuit for continuous-time analog filter with time divided
CN213987512U (zh) 计算乘积和值的装置
US20220407539A1 (en) Sigma-delta analogue-to-digital converter with gmc-vdac
CN111800152B (zh) 一种用于接收机中提取接收信号强度的电路
US9628103B2 (en) Multi-mode discrete-time delta-sigma modulator power optimization using split-integrator scheme
Singh et al. An electronically tunable SIMO biquad filter using CCCCTA
US20160241424A1 (en) Front-End System for A Radio Device
US5760728A (en) Input stage for an analog-to-digital converter and method of operation thereof
CN110277994B (zh) 用于在采样周期进行离散化的抗混迭滤波器
Psychalinos et al. A novel all-pass current-mode filter realized using a minimum number of single output OTAs
WO2020125933A1 (en) A radio frequency receiver for carrier aggregation
US9929742B2 (en) Feed-forward operational amplifier noise cancellation technique and associated filter and delta-sigma modulator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application