Nothing Special   »   [go: up one dir, main page]

KR20170000634A - Control circuit of power factor correction converter operating in critical conduction mode and power factor correction converter comprising thtereof - Google Patents

Control circuit of power factor correction converter operating in critical conduction mode and power factor correction converter comprising thtereof Download PDF

Info

Publication number
KR20170000634A
KR20170000634A KR1020150089806A KR20150089806A KR20170000634A KR 20170000634 A KR20170000634 A KR 20170000634A KR 1020150089806 A KR1020150089806 A KR 1020150089806A KR 20150089806 A KR20150089806 A KR 20150089806A KR 20170000634 A KR20170000634 A KR 20170000634A
Authority
KR
South Korea
Prior art keywords
turn
main switch
signal
time
voltage
Prior art date
Application number
KR1020150089806A
Other languages
Korean (ko)
Other versions
KR102372846B1 (en
Inventor
이만동
양정모
이효진
조환
Original Assignee
주식회사 솔루엠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 솔루엠 filed Critical 주식회사 솔루엠
Priority to KR1020150089806A priority Critical patent/KR102372846B1/en
Publication of KR20170000634A publication Critical patent/KR20170000634A/en
Application granted granted Critical
Publication of KR102372846B1 publication Critical patent/KR102372846B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H02H7/1213—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for DC-DC converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y02B70/126—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

The present invention relates to a control circuit of a power factor improving converter, which comprises: a current detection resistor for detecting voltage corresponding to current flowing through an inductor of the power factor improving converter; and a control unit for detecting disconnection of the current detection resistor based on the detected voltage, and controlling a main switch of the power factor improving converter to have a constant turn-on time for every preset period when the disconnection of the current detection resistor is detected. Therefore, the main switch and other elements can be prevented from being damaged for the disconnection of the current detection resistor.

Description

임계 도통 모드에서 동작하는 역률 개선용 컨버터의 제어 회로 및 이를 포함하는 역률 개선용 컨버터 모듈{CONTROL CIRCUIT OF POWER FACTOR CORRECTION CONVERTER OPERATING IN CRITICAL CONDUCTION MODE AND POWER FACTOR CORRECTION CONVERTER COMPRISING THTEREOF}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control circuit of a power factor improving converter operating in a critical conduction mode and a converter module for power factor correction including a power factor correcting converter,

본 출원은, 임계 도통 모드에서 동작하는 역률 개선용 컨버터의 제어에 관한 것이다.
The present application relates to control of a power factor improving converter operating in a critical conduction mode.

역률(Power Factor)는 피상 전력에 대한 유효 전력의 비로 정의되며, 교류 입력 전류와 입력 전압의 위상차가 작고 정현파에 가까울수록 역률은 1에 가까운 값이 된다. 역률이 낮은 경우 전력 손실이 증가하게 되며, 전원선에 과도한 고조파(harmonic)를 유발하여 전원선에 연결된 다른 전자 기기에 영향을 미치게 된다. 따라서, 입력 전류가 입력 전압과 동상이 되도록 하기 위해 역률 개선용 컨버터가 많이 사용되고 있다.
The power factor is defined as the ratio of the apparent power to the apparent power. The power factor becomes closer to 1 as the phase difference between the AC input current and the input voltage is smaller and closer to the sinusoidal wave. If the power factor is low, the power loss increases, and excessive harmonics are generated on the power line, affecting other electronic devices connected to the power line. Therefore, a power factor improving converter is often used to make the input current equal to the input voltage.

역률 개선용 컨버터의 동작 모드는 인덕터에 흐르는 전류의 파형에 따라 불연속 도통 모드(Discontinous Conduction Mode, DCM), 연속 도통 모드(Continuous Conduction Mode, CCM), 임계 도통 모드(CRitical conduction Mode, CRM)로 구분될 수 있다.
The operation mode of the power factor improving converter is divided into Discontinuous Conduction Mode (DCM), Continuous Conduction Mode (CCM), and Critical Conduction Mode (CRM) depending on the waveform of the current flowing in the inductor. .

일례로, 도 1a에는 임계 도통 모드에서 동작하는 역률 개선용 컨버터의 인덕터에 흐르는 인덕터 전류의 파형이 도시되어 있다. 도 1a에 도시된 바와 같이, 메인 스위치의 턴온 구간(Ton)에서 인덕터 전류(IL)는 증가하며, 턴오프 구간(Toff)에서는 인덕터 전류(IL)는 감소한다. 특히 메인 스위치의 턴온 시점을 알기 위해서는 인덕터 전류(IL)의 영전류 시점을 검출(Zero Current Detect, ZCD)해야 하며, 이를 위해 일반적으로 인덕터 전류를 전압의 형태로 감지할 수 있는 전류 검출 저항이 사용될 수 있다.
For example, FIG. 1A shows the waveform of the inductor current flowing in the inductor of the power factor improving converter operating in the critical conduction mode. As shown in FIG. 1A, the inductor current IL increases in the turn-on period Ton of the main switch, and the inductor current IL decreases in the turn-off period Toff. In particular, in order to determine the turning-on point of the main switch, a zero current detection (ZCD) of the inductor current (IL) must be detected. For this purpose, a current detecting resistor capable of detecting the inductor current in the form of voltage is generally used .

하지만, 전류 검출 저항이 단락되는 경우에는, 도 1b에 도시된 바와 같이, 인덕터 전류(IL)가 지속적으로 증가하게 되며, 이러한 인덕터 전류(IL)의 증가와 같은 비정상 상태에서는 역률 개선 컨버터 모듈의 메인 스위치 및 기타 소자들을 손상시키는 문제점이 있다.
However, when the current detection resistor is short-circuited, the inductor current IL continuously increases as shown in FIG. 1B. In an abnormal state such as an increase in the inductor current IL, There is a problem of damaging switches and other elements.

전류 검출 저항과 관련된 문헌으로는 예를 들면 미국등록특허 제6,718,352호(등록일: 2004년 8월 24일)이 있다.
A literature related to the current detection resistor is, for example, U.S. Patent No. 6,718,352 (registered on Aug. 24, 2004).

미국등록특허 제6,718,352호(등록일: 2004년 8월 24일)U.S. Patent No. 6,718,352 (registered on August 24, 2004)

본 발명의 일 실시 형태에 의하면, 전류 검출 저항의 단락시 메인 스위치 및 기타 소자들의 손상을 방지할 수 있는 역률 개선용 컨버터의 제어 회로 및 이를 포함하는 역률 개선용 컨버터 모듈을 제공한다.
According to an embodiment of the present invention, there is provided a control circuit of a power factor improving converter capable of preventing damage to a main switch and other elements when a current detecting resistor is short-circuited, and a power factor improving converter module including the control circuit.

본 발명의 일 실시 형태에 의하면, 임계 도통 모드로 동작하는 역률 개선용 컨버터의 인덕터를 통해 흐르는 전류에 상응하는 전압을 검출하는 전류 검출 저항; 및 상기 검출된 전압에 기초하여 상기 전류 검출 저항의 단락을 감지하고, 상기 전류 검출 저항의 단락이 감지되면 미리 설정된 주기마다 일정한 턴온 시간을 가지도록 상기 역률 개선용 컨버터의 메인 스위치를 제어하는 제어부를 포함하는 역률 개선용 컨버터의 제어 회로를 제공한다.
According to an embodiment of the present invention, there is provided a power factor correction converter comprising: a current detection resistor that detects a voltage corresponding to a current flowing through an inductor of a power factor improving converter operating in a critical conduction mode; And a controller for detecting a short circuit of the current detecting resistor based on the detected voltage and controlling the main switch of the power factor improving converter so as to have a constant turn on time per predetermined period when a short circuit of the current detecting resistor is sensed And a control circuit of the power factor improving converter.

본 발명의 다른 실시 형태에 의하면, 인덕터에 흐르는 전류가 제로가 되는 시점을 감지하여 메인 스위치를 턴온시키는 임계 도통 모드에서 동작하는 역률 개선용 컨버터; 및 상기 인덕터를 통해 흐르는 전류에 상응하는 전압을 검출하는 전류 검출 저항을 포함하며, 상기 검출된 전압에 기초하여 상기 전류 검출 저항의 단락을 감지하고, 상기 전류 검출 저항의 단락이 감지되면 미리 설정된 주기마다 일정한 턴온 시간을 가지도록 상기 역률 개선용 컨버터의 메인 스위치를 제어하는 제어 회로를 포함하는 역률 개선용 컨버터 모듈을 제공한다.
According to another aspect of the present invention, there is provided a power factor improving converter operating in a critical conduction mode for detecting a time point when a current flowing through an inductor becomes zero and turning on a main switch; And a current detection resistor for detecting a voltage corresponding to a current flowing through the inductor, wherein a short circuit of the current detection resistor is sensed based on the detected voltage, and when a short circuit of the current detection resistor is sensed, And a control circuit for controlling the main switch of the power factor improving converter to have a constant turn-on time for each power factor improving converter module.

본 발명의 일 실시 형태에 의하면, 전류 검출 저항의 단락을 감지하고, 전류 검출 저항의 단락이 감지되면 미리 설정된 주기마다 일정한 턴온 시간을 가지도록 역률 개선용 컨버터의 메인 스위치를 제어함으로써, 메인 스위치 및 기타 소자들의 손상을 방지할 수 있다.
According to an embodiment of the present invention, when a short-circuit of the current detection resistor is sensed and a short-circuit of the current detection resistor is sensed, the main switch of the power factor improving converter is controlled to have a constant turn- It is possible to prevent damage to other elements.

도 1a에는 임계 도통 모드에서 동작하는 역률 개선용 컨버터의 인덕터에 흐르는 인덕터 전류의 파형이다.
도 1b는 임계 도통 모드에서 동작하는 역률 개선용 컨버터의 전류 검출 저항의 단락에 의한 인덕터 전류를 도시한 도면이다.
도 2는 본 발명의 일 형태에 따른 역률 개선용 컨버터 모듈을 도시한 도면이다.
도 3a는 본 발명의 제1 실시 형태에 따른 역률 개선용 컨버터의 제어부의 블록도이다.
도 3b는 전류 검출 저항이 단락되지 않은 경우 본 발명의 제1 실시 형태에 따른 역률 개선용 컨버터 모듈의 각부 파형도이다.
도 3c는 전류 검출 저항이 단락된 경우 본 발명의 제1 실시 형태에 따른 역률 개선용 컨버터 모듈의 각부 파형도이다.
도 4a는 본 발명의 제2 실시 형태에 따른 역률 개선용 컨버터의 제어부의 블록도이다.
도 4b, 도 4c 및 도 4d는 전류 검출 저항이 단락되지 않은 경우 본 발명의 제2 실시 형태에 따른 역률 개선용 컨버터 모듈의 각부 파형도이다.
도 4e는 전류 검출 저항이 단락된 경우 본 발명의 제2 실시 형태에 따른 역률 개선용 컨버터 모듈의 각부 파형도이다.
도 5a는 본 발명의 제3 실시 형태에 따른 역률 개선용 컨버터의 제어부의 블록도이다.
도 5b는 전류 검출 저항이 단락되지 않은 경우 본 발명의 제3 실시 형태에 따른 역률 개선용 컨버터 모듈의 각부 파형도이다.
도 5c는 전류 검출 저항이 단락된 경우 본 발명의 제3 실시 형태에 따른 역률 개선용 컨버터 모듈의 각부 파형도이다.1A is a waveform of an inductor current flowing in an inductor of a power factor improving converter operating in a critical conduction mode.
1B is a diagram showing an inductor current due to a short circuit of the current detection resistor of the power factor improving converter operating in the critical conduction mode.
2 is a view illustrating a power factor improving converter module according to an embodiment of the present invention.
3A is a block diagram of a control unit of a power factor improving converter according to the first embodiment of the present invention.
3B is a waveform diagram of each part of the power factor improving converter module according to the first embodiment of the present invention when the current detection resistor is not short-circuited.
3C is a waveform diagram of each part of the power factor improving converter module according to the first embodiment of the present invention when the current detecting resistor is short-circuited.
4A is a block diagram of a control unit of a power factor improving converter according to a second embodiment of the present invention.
4B, 4C and 4D are waveform diagrams of respective parts of the power factor improving converter module according to the second embodiment of the present invention when the current detecting resistor is not short-circuited.
4E is a waveform diagram of each part of the power factor improving converter module according to the second embodiment of the present invention when the current detecting resistor is short-circuited.
5A is a block diagram of a control unit of a power factor improving converter according to a third embodiment of the present invention.
5B is a waveform diagram of each part of the power factor improving converter module according to the third embodiment of the present invention when the current detecting resistor is not short-circuited.
5C is a waveform diagram of each part of the power factor improving converter module according to the third embodiment of the present invention when the current detecting resistor is short-circuited.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나 본 발명의 실시형태는 여러 가지의 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로만 한정되는 것은 아니다. 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. The shape and the size of the elements in the drawings may be exaggerated for clarity and the same elements are denoted by the same reference numerals in the drawings.

도 2는 본 발명의 일 형태에 따른 역률 개선용 컨버터 모듈을 도시한 도면이다.2 is a view illustrating a power factor improving converter module according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 역률 개선용 컨버터 모듈은 교류 전압(Vac)을 정류하는 정류부(10), 정류된 교류 전압(Vac)을 평활하여 저장하는 입력 커패시터(Cin), 입력 커패시터(Cin)에 저장된 전압을 승압하는 부스트 컨버터(20), 인덕터(L)를 통해 흐르는 전류(IL)에 상응하는 전압(Vcs)을 검출하는 전류 검출 저항(Rs), 부스트 컨버터(20)의 메인 스위치(SW)를 제어하는 제어부(300)를 포함할 수 있다. 부스트 컨버터(20)의 출력 전압(Vout)은 부하(40)에 공급될 수 있다. 또한, 오차 증폭기(40)는 부스트 컨버터(20)의 출력 전압(Vout)과 기준 전압(Vref)을 입력받아 생성된 오차 전압(Vea)을 제어부(300)로 전달할 수 있다. 상술한 오차 전압(Vea)은 턴온 시간(Ton)을 구하는데 사용될 수 있다(후술함).
2, the power factor improving converter module includes a rectifying unit 10 for rectifying an AC voltage Vac, an input capacitor Cin for smoothing and storing a rectified AC voltage Vac, an input capacitor Cin, A current detection resistor Rs for detecting a voltage Vcs corresponding to the current IL flowing through the inductor L, a boost switch 20 for boosting the voltage stored in the main switch SW of the boost converter 20, And a control unit 300 for controlling the control unit 300. The output voltage Vout of the boost converter 20 can be supplied to the load 40. [ The error amplifier 40 may receive the output voltage Vout of the boost converter 20 and the reference voltage Vref and may transmit the generated error voltage Vea to the controller 300. [ The above-described error voltage Vea can be used to determine the turn-on time Ton (described later).

본 발명의 일 실시 형태에서, 역률 개선용 컨버터는 부스트 컨버터(20)를 사용하고 있으나, 반드시 이에 한정되는 것은 아니며 벅 컨버터, 벅-부스트 컨버터 등 다양한 역률 개선용 컨버터가 사용될 수 있다.
In the embodiment of the present invention, the power factor improving converter uses the boost converter 20, but not limited thereto, and various power factor improving converters such as a buck converter and a buck-boost converter may be used.

한편, 본 발명의 일 실시형태에 따른 제어 회로(Rs, 300)는 역률 개선용 컨버터(20)의 인덕터(L)를 통해 흐르는 전류(IL)에 상응하는 전압(Vcs)을 검출하는 전류 검출 저항(Rs)과, 전류 검출 저항(Rs)을 통해 검출된 전압(Vcs)에 기초해서 전류 검출 저항(Rs)의 단락을 감지하고, 전류 검출 저항(Rs)의 단락이 감지되면 미리 설정된 주기마다 일정한 턴온 시간을 가지도록 역률 개선용 컨버터(20)의 메인 스위치(SW)를 제어하는 제어부(300)를 포함할 수 있으며, 제어부(300)는 임계 도통 모드(CRitical conduction Mode, CRM)로 동작하며, 일정한 턴온 시간을 가지도록 부스트 컨버터(20)의 메인 스위치(SW)를 제어할 수 있다.
The control circuit Rs 300 according to an embodiment of the present invention includes a current detecting resistor Rs3 for detecting a voltage Vcs corresponding to a current IL flowing through an inductor L of the power factor improving converter 20, The current detection resistor Rs senses a short circuit of the current detection resistor Rs based on the voltage Vcs detected through the current detection resistor Rs and detects a short circuit of the current detection resistor Rs, The controller 300 may include a controller 300 for controlling the main switch SW of the power factor improving converter 20 so as to have a turn-on time. The controller 300 operates in a critical conduction mode (CRM) The main switch SW of the boost converter 20 can be controlled to have a constant turn-on time.

상술한 제어부(300)는 다양한 방식, 예를 들면 프로세서, 프로세서에 의해 수행되는 프로그램 명령들, 소프트웨어 모듈, 마이크로 코드, 컴퓨터 프로그램 생성물, 로직 회로, 어플리케이션 전용 집적 회로, 펌웨어 등에 의해 구현될 수 있다.
The controller 300 may be implemented in various ways, for example, by a processor, program instructions executed by the processor, software modules, microcode, computer program products, logic circuits, application specific integrated circuits, firmware, and the like.

그리고, 출력 전압(Vout)은 2개의 저항(Rfb1, Rfb2)으로 구성된 출력 전압 센싱부(30)에 의해 분압되고, 분압된 전압(Vfb) 및 전류 검출 저항(Rs)에서 검출된 전압(Vcs)은 제어부(300)로 궤환되며, 제어부(300)는 이들을 기초로 메인 스위치(SW)를 제어하게 된다.
The output voltage Vout is divided by the output voltage sensing unit 30 composed of the two resistors Rfb1 and Rfb2 and is divided by the divided voltage Vfb and the voltage Vcs detected by the current detection resistor Rs. And the control unit 300 controls the main switch SW based on these signals.

한편, 도 3a는 본 발명의 제1 실시 형태에 따른 역률 개선용 컨버터의 제어부의 블록도이다. 도 3a에 도시된 바와 같이, 본 발명의 제1 실시 형태에 따른 제어부(300)는 턴오프 제어 회로(307, 308, 304, 305), 턴온 제어 회로(301 내지 306), 제1 보호회로(350)를 포함할 수 있다.
On the other hand, FIG. 3A is a block diagram of a control unit of the power factor improving converter according to the first embodiment of the present invention. 3A, the control unit 300 according to the first embodiment of the present invention includes turn-off control circuits 307, 308, 304, and 305, turn-on control circuits 301 to 306, 350).

한편, 도 3b는 전류 검출 저항이 단락되지 않은 경우 본 발명의 제1 실시 형태에 따른 역률 개선용 컨버터 모듈의 정상 동작시 각부 파형도이다.
3B is a waveform diagram of each part of the power factor improving converter module according to the first embodiment of the present invention when the current detecting resistor is not short-circuited in normal operation.

이하, 도 2 내지 도 3b를 참조하여 정상 동작시의 제어부(300)의 동작 원리 및 각부 파형에 대해 상세하게 설명한다.Hereinafter, the operation principle of the control unit 300 and the waveform of each part during normal operation will be described in detail with reference to FIG. 2 to FIG. 3B.

우선, 턴온 구간(322)에서의 동작을 설명하면, 턴오프 제어 회로(307, 308, 304, 305)의 온타임 생성부(307)는 오차 전압(Vea)으로부터 하기의 수학식 1에 따라 턴온 시간(Ton)을 연산할 수 있다. 턴온 시간(Ton)은 오차 전압(Vea)에 비례하는 값일 수 있다.The ON time generation unit 307 of the turn-off control circuits 307, 308, 304, and 305 turns on the error voltage Vea according to the following equation (1) from the error voltage Vea: The time (Ton) can be calculated. The turn-on time Ton may be a value proportional to the error voltage Vea.

[수학식 1][Equation 1]

Ton = K ×(Vea - Vb)Ton = K × (Vea - Vb)

여기서, Ton은 턴온 시간, K는 상수, Vea는 오차 전압, Vb는 오프셋 전압으로 선택 사항이다. 한편, 오차 전압(Vea)은 부스트 컨버터(20)의 출력 전압(Vout)과 기준 전압(Vref)간의 오차에 따라 생성된 전압일 수 있다.
Here, Ton is a turn-on time, K is a constant, Vea is an error voltage, and Vb is an offset voltage. The error voltage Vea may be a voltage generated according to an error between the output voltage Vout of the boost converter 20 and the reference voltage Vref.

상승 에지 지연부(303)로부터 지연된 턴온 신호(C)가 출력되면, 온타임 생성부(307)는 메인 스위치(SW)의 턴온 시점으로부터 턴온 시간(Ton)이 경과한 이후에 메인 스위치(SW)의 턴오프 신호(D)를 출력할 수 있다. 메인 스위치(SW)의 턴오프 신호(D)는 OR 게이트(308)를 통해 RS 래치(304)의 리셋 단자(R)로 입력되며, 이때 RS 래치(304)의 출력 단자(Q)로부터 출력되는 로우 신호(L)에 의해 메인 스위치(SW)는 턴오프될 수 있다. 도면부호 305는 메인 스위치(SW)의 드라이버이다.
The on-time generating unit 307 outputs the delayed turn-on signal C from the rising edge delay unit 303 to the main switch SW after the turn-on time Ton elapses from the turn- The turn-off signal D can be output. The turn-off signal D of the main switch SW is input to the reset terminal R of the RS latch 304 through the OR gate 308 and the output terminal Q of the RS latch 304 The main switch SW can be turned off by the low signal L. Reference numeral 305 denotes a driver for the main switch SW.

한편, 턴오프 구간(321)에서의 동작을 설명하면, 턴온 제어 회로(301 내지 306)의 인버터(305)는 메인 스위치(SW)의 턴오프 구간(321)을 감지하기 위해 메인 스위치(SW)의 게이트 신호(GATE)를 반전시킬 수 있다. 턴오프 구간(321)에서는 인덕터 전류(IL)가 서서히 하강하며, 반대로 전류 검출 저항(Rs)을 통해 검출된 전압(Vcs)은 서서히 상승할 수 있다.
The inverter 305 of the turn-on control circuits 301 to 306 is connected to the main switch SW to sense the turn-off period 321 of the main switch SW, The gate signal GATE can be inverted. In the turn-off period 321, the inductor current IL gradually falls, and conversely, the voltage Vcs detected through the current detecting resistor Rs can be gradually increased.

검출된 전압(Vcs)과 제1 임계값(Vcsth1)은 비교기(301)에 의해 비교되며, 전압(Vcs)이 제1 임계값(Vcsth1) 이상인 동안 비교기(301)의 출력 신호(A)는 하이(H)를 유지할 수 있다. AND 연산기(302)는 인버터(306)의 출력 신호와 비교기(301)의 출력 신호(A)를 AND 연산함으로써, 메인 스위치(SW)의 턴오프 구간(321)임과 동시에 검출된 전압(Vcs)이 제1 임계값(Vcsth1)에 도달한 경우 메인 스위치(SW)의 턴온 신호(B)를 출력할 수 있다. 상승 에지 지연부(303)는 AND 연산기(302)로부터 출력되는 턴온 신호(B)를 소정 시간(Tzcd) 지연시키며, 지연된 출력 신호(C)는 RS 래치(304)의 셋 단자(S)로 입력되어 메인 스위치(SW)를 턴온시킬 수 있다.
The detected voltage Vcs and the first threshold value Vcsth1 are compared by the comparator 301 and the output signal A of the comparator 301 is high while the voltage Vcs is equal to or higher than the first threshold value Vcsth1, (H). The AND calculator 302 ANDs the output signal of the inverter 306 and the output signal A of the comparator 301 to obtain the detected voltage Vcs at the same time as the turn-off interval 321 of the main switch SW, On signal B of the main switch SW when the first threshold value Vcsth1 is reached. The rising edge delay unit 303 delays the turn-on signal B output from the AND calculator 302 by a predetermined time Tzcd and the delayed output signal C is input to the set terminal S of the RS latch 304 So that the main switch SW can be turned on.

상술한 정상 동작시, 즉 전류 검출 저항(Rs)이 단락되지 않은 경우에는 제1 보호 회로(350)는 동작하지 않는다.In the normal operation described above, that is, when the current detection resistor Rs is not short-circuited, the first protection circuit 350 does not operate.

구체적으로, 메인 스위치(SW)의 턴오프 시점(360), 즉 게이트 신호(GATE)가 하이에서 로우로 되는 시점(360)에서 클럭 신호가 D-플립플롭(351)의 클록 단자(CK)로 입력되며, 이 시점에서는 검출된 전압(Vcs)이 제1 임계값(Vcsth1)보다 작기 때문이다.
More specifically, at the time point 360 when the main switch SW is turned off, that is, when the gate signal GATE is changed from high to low, the clock signal is applied to the clock terminal CK of the D- At this point, the detected voltage Vcs is smaller than the first threshold value Vcsth1.

한편, 도 3c는 전류 검출 저항이 단락된 경우 본 발명의 제1 실시 형태에 따른 역률 개선용 컨버터 모듈의 각부 파형도이다.3C is a waveform diagram of each part of the power factor improving converter module according to the first embodiment of the present invention when the current detecting resistor is short-circuited.

이하, 도 2, 도 3a 및 도 3c를 참조하여 전류 검출 저항이 단락된 경우 본 발명의 제1 실시 형태에 따른 역률 개선용 컨버터의 제어부(300)의 동작 원리 및 각부 파형에 대해 상세하게 설명한다.
Hereinafter, when the current detection resistor is short-circuited with reference to FIG. 2, FIG. 3A, and FIG. 3C, the operation principle and each part waveform of the control unit 300 of the power factor improving converter according to the first embodiment of the present invention will be described in detail .

도 2, 도 3a 및 도 3c에 도시된 바와 같이, 제1 보호 회로(350) 중 D-플립플롭(351)은 메인 스위치(SW)의 턴오프 시점(360)에서 검출한 전압(Vcs)과 제1 임계값(Vcsth1)에 기초하여 전류 검출 저항(Rs)의 단락을 감지하고, 전류 검출 저항(Rs)의 단락이 감지될 때 메인 스위치(SW)의 턴오프 신호를 출력할 수 있다.
3, the D-flip flop 351 of the first protection circuit 350 detects the voltage Vcs detected at the turn-off time 360 of the main switch SW, It is possible to sense a short circuit of the current detection resistor Rs based on the first threshold value Vcsth1 and to output a turn off signal of the main switch SW when a short of the current detection resistor Rs is sensed.

구체적으로, 전류 검출 저항(Rs)이 단락되면 전압(Vcs)은 제1 임계값(Vcsth1)보다 크다. 따라서, 메인 스위치(SW)의 턴오프 시점(360)에서 비교기(301)로부터 출력되는 출력 신호(A)는 하이(H)이다. 메인 스위치(SW)의 턴오프 시점(360)에서 클럭 신호가 D-플립플롭(351)의 클록 단자(CK)로 입력되면, D-플립플롭(351)의 출력 단자(Q)의 출력 신호(E)는 하이 신호(H)이다. 하이 신호(H)에 의해 RS 래치(304)의 출력 단자(Q)는 로우 신호(L)가 유지될 수 있으며, 이에 의해 메인 스위치(SW)는 턴오프 상태를 유지하게 된다.
Specifically, when the current detection resistor Rs is short-circuited, the voltage Vcs is larger than the first threshold value Vcsth1. Therefore, the output signal A outputted from the comparator 301 at the turn-off time 360 of the main switch SW is high (H). When the clock signal is input to the clock terminal CK of the D flip-flop 351 at the turn-off time 360 of the main switch SW, the output signal of the output terminal Q of the D flip- E) is a high signal (H). The high signal H allows the output terminal Q of the RS latch 304 to hold the low signal L so that the main switch SW maintains the turn off state.

이러한 턴오프 상태가 계속 유지되는 것을 방지하기 위해, 본 발명의 일 실시 형태에 의하면, 리셋 타이머(352)를 더 포함할 수 있다.To prevent such a turn-off state from being maintained, a reset timer 352 may be further included according to an embodiment of the present invention.

구체적으로, 리셋 타이머(352)는 RS 래치(304)로부터 메인 스위치(S)의 턴온 시점, 즉 게이트 신호(GATE)가 로우(L)에서 하이(H)로 되는 시점(360)부터 미리 설정된 주기(Trst) 후에 리셋 신호(G)를 D-플립플롭(351)으로 출력할 수 있다. 이 리셋 신호(G)에 의해 D-플립플롭(351)의 출력 신호(E)는 하이(H)에서 로우(L)로 되며, 메인 스위치(SW)는 다시 턴온될 수 있다. 여기서, 미리 설정된 주기(Trst)는, 인덕터 전류(IL)가 0이 될 수 있도록 충분히 긴 시간일 수 있으며, 예를 들면 메인 스위치(SW)의 스위칭 주기보다 적어도 2배 이상인 값일 수 있다.
Specifically, the reset timer 352 is set at a predetermined cycle from the time 360 when the main switch S is turned on, that is, when the gate signal GATE changes from low (L) to high (H) from the RS latch 304 The reset signal G can be output to the D-flip-flop 351 after the reset signal Trst. The output signal E of the D-flip flop 351 is changed from HIGH to LOW by the reset signal G and the main switch SW can be turned ON again. Here, the predetermined period Trst may be long enough to allow the inductor current IL to become zero, for example, be at least twice the switching period of the main switch SW.

한편, 도 4a는 본 발명의 제2 실시 형태에 따른 역률 개선용 컨버터의 제어부(300)의 블록도이다.4A is a block diagram of a control unit 300 of a power factor improving converter according to a second embodiment of the present invention.

도 4a에 도시된 바와 같이, 본 발명의 제2 실시 형태에 따른 제어부(300)는 턴오프 제어 회로(301, 304, 305, 307, 308, 411, 412, 413), 턴온 제어 회로(301 내지 306), 제2 보호회로(450)를 포함할 수 있다. 부하에 따라 인덕터 전류(IL)의 크기가 다른 경우로, 2개의 임계값(Vcsth1, Vcsth2)이 사용될 수 있다. 구체적으로 메인 스위치(SW)의 게이트 신호에 의해 턴오프 구간(421)에서는 제1 임계값(Vscth1)이, 메인 스위치(SW)의 턴온 구간(422)에서는 제2 임계값(Vcsth2)이 선택될 수 있다.
4A, the control unit 300 according to the second embodiment of the present invention includes turn-off control circuits 301, 304, 305, 307, 308, 411, 412, 413, 306, and a second protection circuit 450. When the magnitude of the inductor current IL differs depending on the load, two threshold values Vcsth1 and Vcsth2 may be used. Specifically, the first threshold value Vscth1 is selected in the turn-off section 421 and the second threshold value Vcsth2 is selected in the turn-on section 422 of the main switch SW by the gate signal of the main switch SW .

한편, 도 4b, 도 4c 및 도 4d는 전류 검출 저항이 단락되지 않은 경우 본 발명의 제2 실시 형태에 따른 역률 개선용 컨버터 모듈의 정상 동작시 각부 파형도이다.
4B, 4C, and 4D are waveform diagrams of parts of the power factor improving converter module according to the second embodiment of the present invention when the current detection resistor is not short-circuited in normal operation.

이하, 도 4a 내지 도 4d를 참조하여 정상 동작시의 제어부(300)의 동작 원리 및 각부 파형에 대해 상세하게 설명한다.
Hereinafter, the operation principle of the control unit 300 and the waveform of each part during normal operation will be described in detail with reference to Figs. 4A to 4D.

우선, 턴온 구간(422)에서의 동작을 설명하면, 턴오프 제어 회로(301, 304, 305, 307, 308, 411, 412, 413)의 제1 온타임 생성부(307)는 오차 전압(Vea)으로부터 상술한 수학식 1에 따라 턴온 시간(Ton')을 연산할 수 있다.
First, the first on-time generator 307 of the turn-off control circuits 301, 304, 305, 307, 308, 411, 412 and 413 generates an error voltage Vea On time Ton 'according to the above-described equation (1).

이후, 상승 에지 지연부(303)로부터 지연된 턴온 신호(C)가 출력되면, 제1 온타임 생성부(307)는 메인 스위치(SW)의 턴온 시점으로부터 턴온 시간(Ton')이 경과한 이후에 메인 스위치(SW)의 턴오프 신호(D1)를 생성할 수 있다. 생성된 메인 스위치(SW)의 턴오프 신호(D1)는 AND 게이트(412)로 입력된다.
Thereafter, when the delayed turn-on signal C delayed from the rising edge delay unit 303 is output, the first on-time generating unit 307 generates a first turn-on signal C after the turn-on time Ton ' It is possible to generate the turn-off signal D1 of the main switch SW. The turn-off signal D1 of the generated main switch SW is input to the AND gate 412. [

이때, 출력 신호 억제부(411, 412)는 검출 전압(Vcs)이 제2 임계값(Vcsth2)에 도달할 때까지 제1 온타임 생성부(307)에서 생성된 턴오프 신호(D1)가 출력되지 않도록 할 수 있다. 여기서, 제2 임계값(Vcsth2)의 절대값은 제1 임계값(Vcsth1)보다 큰 값일 수 있다.
At this time, the output signal suppression units 411 and 412 output the turn-off signal D1 generated by the first on-time generation unit 307 until the detection voltage Vcs reaches the second threshold value Vcsth2, . Here, the absolute value of the second threshold value Vcsth2 may be a value larger than the first threshold value Vcsth1.

그리고, 제2 온타임 생성부(413)는, 메인 스위치(SW)의 턴온 시점으로부터 일정 시간(Tonmax)이 경과되면 메인 스위치(SW)의 강제 턴오프 신호(D2)를 출력할 수 있다. 출력된 강제 턴 오프 신호(D2)는 OR 게이트(308)를 통해 RS 래치의 리셋 단자(R)로 입력되어 메인 스위치(SW)를 강제 턴오프 시킬 수 있다. 일정 시간(Tonmax)은 출력 신호 억제부(411, 412)에 의해 검출 전압(Vcs)이 제2 임계값(Vcsth2)에 도달하지 않는 경우 강제로 메인 스위치(SW)를 턴오프 시키기 위한 시간일 수 있다.
The second on time generator 413 can output the forcible turn off signal D2 of the main switch SW when a predetermined time Tonmax has elapsed from the time point when the main switch SW is turned on. The output of the forced turn-off signal D2 is input to the reset terminal R of the RS latch through the OR gate 308 to forcibly turn off the main switch SW. The predetermined time Tonmax is a time period for forcibly turning off the main switch SW when the detection voltage Vcs does not reach the second threshold value Vcsth2 by the output signal suppressing units 411 and 412 have.

한편, 턴오프 구간(421)에서의 동작을 설명하면, 턴온 제어 회로(301 내지 306)의 인버터(305)는 메인 스위치(SW)의 턴오프 구간(421)을 감지하기 위해 메인 스위치(SW)의 게이트 신호(305)를 반전시킬 수 있다. 턴오프 구간(421)에서 인덕터 전류(IL)는 서서히 하강하며, 반대로 전류 검출 저항(Rs)을 통해 검출된 전압(Vcs)은 서서히 상승할 수 있다.
The inverter 305 of the turn-on control circuits 301 to 306 controls the main switch SW to sense the turn-off period 421 of the main switch SW, The gate signal 305 can be inverted. The inductor current IL gradually falls in the turn-off period 421, and conversely, the voltage Vcs detected through the current detection resistor Rs can be gradually increased.

검출된 전압(Vcs)과 제1 임계값(Vcsth1)은 비교기(301)에 의해 비교되며, 전압(Vcs)이 제1 임계값(Vcsth1) 보다 커지는 순간 비교기(301)는 하이(H)로 된다. AND 연산기(302)는 인버터(306)의 출력 신호와 비교기(301)의 출력 신호(A)를 AND 연산함으로써, 검출된 전압(Vcs)이 제1 임계값(Vcsth1)에 도달한 경우 메인 스위치(SW)의 턴온 신호(B)를 출력할 수 있다. 상승 에지 지연부(303)는 AND 연산기(302)로부터 출력되는 턴온 신호(B)를 소정 시간(Tzcd) 지연시키며, 지연된 출력 신호(C)는 RS 래치(304)의 셋 단자(S)로 입력되어 메인 스위치(SW)를 턴온시킬 수 있다.
The detected voltage Vcs and the first threshold value Vcsth1 are compared by the comparator 301 and the instantaneous comparator 301 becomes HIGH when the voltage Vcs becomes larger than the first threshold value Vcsth1 . The AND operator 302 performs AND operation of the output signal of the inverter 306 and the output signal A of the comparator 301 and outputs the result of the AND operation when the detected voltage Vcs reaches the first threshold value Vcsth1 The turn-on signal B of the switch SW can be outputted. The rising edge delay unit 303 delays the turn-on signal B output from the AND calculator 302 by a predetermined time Tzcd and the delayed output signal C is input to the set terminal S of the RS latch 304 So that the main switch SW can be turned on.

마찬가지로 상술한 정상 동작시에는 제2 보호 회로(450)는 동작하지 않는다.Similarly, the second protection circuit 450 does not operate during the normal operation described above.

구체적으로, 메인 스위치(SW)의 턴오프 시점, 즉 게이트 신호(GATE)가 하이에서 로우로 되는 시점(360)부터 미리 설정된 시간(Tdet)이 경과한 시점에서 클럭 신호(E1)가 D-플립플롭(351)의 클록 단자(CK)로 입력되며, 이 시점에서 D-플립플롭(351)의 출력 단자(Q)로부터 출력되는 신호(E)는 로우(L) 신호이기 때문이다. 여기서, 미리 설정된 시간(Tdet)은 메인 스위치(SW)의 턴오프 시점부터 검출된 전압(Vcs)이 제1 임계값(Vcsth1)에 도달하는 시점 사이의 값일 수 있다.
Specifically, when the main switch SW is turned off, that is, when the predetermined time Tdet elapses from the time point 360 when the gate signal GATE changes from high to low, the clock signal E1 is applied to the D- Flop 351 is input to the clock terminal CK of the flip-flop 351 and the signal E output from the output terminal Q of the D-flip flop 351 at this time is a low (L) signal. Here, the preset time Tdet may be a value between the time point when the voltage Vcs detected from the time point when the main switch SW is turned off reaches the first threshold value Vcsth1.

한편, 도 4e는 전류 검출 저항이 단락된 경우 본 발명의 제2 실시 형태에 따른 역률 개선용 컨버터 모듈의 각부 파형도이다.
4E is a waveform diagram of each part of the power factor improving converter module according to the second embodiment of the present invention when the current detecting resistor is short-circuited.

이하, 도 2, 도 4a 및 도 4e를 참조하여 전류 검출 저항이 단락된 경우 본 발명의 제2 실시 형태에 따른 역률 개선용 컨버터의 제어부(300)의 동작 원리 및 각부 파형에 대해 상세하게 설명한다.
Hereinafter, with reference to FIG. 2, FIG. 4A and FIG. 4E, the operation principle and each part waveform of the control unit 300 of the power factor improving converter according to the second embodiment of the present invention will be described in detail when the current detection resistor is short- .

도 2, 도 4a 및 도 4e에 도시된 바와 같이, 제2 보호 회로(450) 중 상승 에지 지연부(451)는 메인 스위치(SW)의 턴오프 시점을 미리 설정된 시간(Tdet)만큼 지연시켜 출력할 수 있다. 상승 에지 지연부(451)의 출력 신호(E1)는 D-플립플롭(351)의 클럭 단자(CK)로 입력될 수 있다.
As shown in FIGS. 2, 4A and 4E, the rising edge delay unit 451 of the second protection circuit 450 delays the turn-off time of the main switch SW by a predetermined time Tdet, can do. The output signal E1 of the rising edge delay unit 451 may be input to the clock terminal CK of the D-flip flop 351.

제2 보호 회로(450) 중 D-플립플롭(351)은 메인 스위치(SW)의 턴오프 시점(360)으로부터 미리 설정된 시간(Tdet)만큼 지연된 시점(460)에서 전압(Vcs)과 제1 임계값(Vcsth1)에 기초하여 전류 검출 저항(Rs)의 단락을 감지하고, 전류 검출 저항(Rs)의 단락이 감지될 때 메인 스위치(SW)의 턴오프 신호를 출력할 수 있다.
The D-flip flop 351 of the second protection circuit 450 outputs the voltage Vcs at the time point 460 delayed by a preset time Tdet from the turn-off time 360 of the main switch SW, It is possible to detect a short circuit of the current detection resistor Rs based on the value Vcsth1 and output a turn-off signal of the main switch SW when a short-circuit of the current detection resistor Rs is sensed.

구체적으로, 전류 검출 저항(Rs)이 단락되면 전압(Vcs)은 제1 임계값(Vcsth1)보다 크며, 메인 스위치(SW)의 턴오프 시점으로부터 미리 설정된 시간(Tdet)만큼 지연된 시점(460)에서 비교기(301)로부터 출력되는 출력 신호(A)는 하이(H)이다. 지연된 시점(460)에서 클럭 신호(E1)가 D-플립플롭(351)의 클록 단자(CK)로 입력되면, D-플립플롭(351)의 출력 단자(Q)의 출력 신호(E)는 하이 신호(H)이다. 하이 신호(H)에 의해 RS 래치(304)의 출력 단자(Q)로부터 로우 신호(L)가 유지될 수 있으며, 이에 의해 메인 스위치(SW)는 턴오프 상태를 유지하게 된다.
Specifically, when the current detection resistor Rs is short-circuited, the voltage Vcs is larger than the first threshold value Vcsth1, and at the time point 460 when the main switch SW is delayed by the predetermined time Tdet from the turn- The output signal A output from the comparator 301 is high (H). When the clock signal E1 is input to the clock terminal CK of the D-flip flop 351 at the delayed time point 460, the output signal E of the output terminal Q of the D- Signal (H). The low signal L can be maintained from the output terminal Q of the RS latch 304 by the high signal H so that the main switch SW maintains the turn off state.

도 3a와 마찬가지로, 턴오프 상태가 유지되는 것을 방지하기 위해, 본 발명의 일 실시 형태에 의하면, 리셋 타이머(352)를 더 포함할 수 있다.Similar to Fig. 3A, in order to prevent the turn-off state from being maintained, according to an embodiment of the present invention, a reset timer 352 may be further included.

구체적으로, 리셋 타이머(352)는 RS 래치(304)로부터 메인 스위치(S)의 턴온 시점, 즉 게이트 신호(GATE)가 로우(L)에서 하이(H)로 되는 시점(360)부터 미리 설정된 주기(Trst) 후에 리셋 신호(G)를 D-플립플롭(351)으로 출력할 수 있다. 이 리셋 신호(G)에 의해 D-플립플롭(351)의 출력 신호(E)는 하이(H)에서 로우(L)로 되며, 메인 스위치(SW)가 다시 턴온될 수 있다. 여기서, 미리 설정된 주기(Trst)는, 인덕터 전류(IL)가 0이 될 수 있도록 충분히 긴 시간일 수 있으며, 예를 들면 메인 스위치(SW)의 스위칭 주기보다 적어도 2배 이상인 값일 수 있다.
Specifically, the reset timer 352 is set at a predetermined cycle from the time 360 when the main switch S is turned on, that is, when the gate signal GATE changes from low (L) to high (H) from the RS latch 304 The reset signal G can be output to the D-flip-flop 351 after the reset signal Trst. The output signal E of the D-flip flop 351 is changed from HIGH to LOW by the reset signal G and the main switch SW can be turned ON again. Here, the predetermined period Trst may be long enough to allow the inductor current IL to become zero, for example, be at least twice the switching period of the main switch SW.

한편, 도 5a는 본 발명의 제3 실시 형태에 따른 역률 개선용 컨버터의 제어부의 블록도이다. 도 5a에 도시된 바와 같이, 본 발명의 제3 실시 형태에 따른 제어부(300)는 턴오프 제어 회로(307, 304, 305), 턴온 제어 회로(301, 351, 303, 412, 304, 305), 제3 보호회로(550)를 포함할 수 있다.
On the other hand, FIG. 5A is a block diagram of a control unit of the power factor improving converter according to the third embodiment of the present invention. 5A, the control unit 300 according to the third embodiment of the present invention includes turn-off control circuits 307, 304, 305, turn-on control circuits 301, 351, 303, 412, 304, 305, , And a third protection circuit (550).

한편, 도 5b는 전류 검출 저항이 단락되지 않은 경우 본 발명의 제3 실시 형태에 따른 역률 개선용 컨버터 모듈의 각부 파형도이다.
On the other hand, Fig. 5B is a waveform diagram of each part of the power factor improving converter module according to the third embodiment of the present invention when the current detecting resistor is not short-circuited.

이하, 도 2, 도 5a 내지 도 5b를 참조하여 전류 검출 저항이 단락되지 않은 경우 본 발명의 제3 실시 형태에 따른 역률 개선용 컨버터 모듈의 제어부(300)의 동작 원리 및 각부 파형에 대해 상세하게 설명한다.
Hereinafter, with reference to FIG. 2 and FIG. 5A to FIG. 5B, the operation principle and each part waveform of the controller 300 of the power factor improving converter module according to the third embodiment of the present invention will be described in detail Explain.

우선, 턴온 구간(522)에서의 동작을 설명하면, 턴오프 제어 회로(307, 304, 305)는 온타임 생성부(307)를 포함하며, 온타임 생성부(307)는 오차 전압(Vea)으로부터 상술한 수학식 1에 따라 턴온 시간(Ton)을 연산할 수 있다.
The turn-off control circuits 307, 304, and 305 include an on-time generating unit 307. The on-time generating unit 307 generates an error voltage Vea, The turn-on time Ton can be calculated from Equation (1).

이후, 상승 에지 지연부(303)로부터 지연된 턴온 신호(C)가 출력되면, 온타임 생성부(307)는 메인 스위치(SW)의 턴온 시점으로부터 턴온 시간(Ton)이 경과한 이후에 메인 스위치(SW)의 턴오프 신호(F)를 출력할 수 있다. 메인 스위치(SW)의 턴오프 신호(F)는 RS 래치(304)의 리셋 단자(R)로 입력되며, 이때 RS 래치(304)의 출력 단자(Q)로부터 출력되는 로우 신호(L)에 의해 메인 스위치(SW)는 턴오프될 수 있다. 도면부호 305는 메인 스위치(SW)의 드라이버이다.
Thereafter, when the delayed turn-on signal C delayed from the rising edge delay unit 303 is output, the on-time generating unit 307 outputs the turn-on signal C after the turn-on time Ton elapses from the turn- Off signal F of the switch SW. The turn-off signal F of the main switch SW is input to the reset terminal R of the RS latch 304. At this time, by the low signal L output from the output terminal Q of the RS latch 304 The main switch SW can be turned off. Reference numeral 305 denotes a driver for the main switch SW.

한편, 턴오프 구간(521)에서의 동작을 설명하면, 비교기(301)는 메인 스위치(SW)의 턴오프 구간(521)에서 검출된 전압(Vcs)과 제1 임계값(Vcsth1)의 비교 결과(A)를 출력할 수 있다. 비교 결과(A)는 D-플립플롭(351)의 클럭 단자(CK)로 입력될 수 있다.
The comparator 301 compares the voltage Vcs detected in the turn-off period 521 of the main switch SW with the first threshold value Vcsth1 (A) can be output. The comparison result (A) can be input to the clock terminal CK of the D-flip flop 351. [

D-플립플롭(351)은 비교기(301)의 비교 결과(A)에 기초하여, 메인 스위치(SW)의 턴오프 구간(521) 동안 검출된 전압(Vcs)이 제1 임계값(Vcsth1)에 도달하는 시점에서 메인 스위치(SW)의 턴온 신호(B)를 출력할 수 있다.
The D-flip flop 351 outputs the voltage Vcs detected during the turn-off period 521 of the main switch SW to the first threshold value Vcsth1 based on the comparison result A of the comparator 301 It is possible to output the turn-on signal B of the main switch SW at the point of time when the main switch SW reaches.

상승 에지 지연부(303)는 D-플립플롭(351)으로부터 출력되는 턴온 신호(B)를 소정 시간(Tzcd) 지연시키며, 지연된 출력 신호(C)는 OR 게이트(412)를 통해 RS 래치(304)의 셋단자(S)로 입력되어 메인 스위치(SW)를 턴온시킬 수 있다.
The rising edge delay unit 303 delays the turn-on signal B output from the D-flip flop 351 by a predetermined time Tzcd and the delayed output signal C passes through the OR gate 412 to the RS latch 304 (S) of the main switch SW to turn on the main switch SW.

한편, 도 5c는 전류 검출 저항이 단락된 경우 본 발명의 제3 실시 형태에 따른 역률 개선용 컨버터 모듈의 각부 파형도이다.
On the other hand, FIG. 5C is a waveform diagram of each part of the power factor improving converter module according to the third embodiment of the present invention when the current detecting resistor is short-circuited.

이하, 도 2, 도 5a 및 도 5c를 참조하여 전류 검출 저항이 단락된 경우 본 발명의 제3 실시 형태에 따른 역률 개선용 컨버터의 제어부(300)의 동작 원리 및 각부 파형에 대해 상세하게 설명한다.
Hereinafter, with reference to FIG. 2, FIG. 5A and FIG. 5C, the operation principle and each part waveform of the control unit 300 of the power factor improving converter according to the third embodiment of the present invention will be described in detail when the current detection resistor is short- .

구체적으로, 전류 검출 저항(Rs)이 단락되면 전압(Vcs)은 제1 임계값(Vcsth1)보다 크다. 따라서, 메인 스위치(SW)는 턴오프 상태를 유지하게 된다.
Specifically, when the current detection resistor Rs is short-circuited, the voltage Vcs is larger than the first threshold value Vcsth1. Therefore, the main switch SW maintains the turn-off state.

상술한 턴오프 상태가 계속 유지되는 것을 방지하기 위해, 본 발명의 일 실시 형태에 의하면, 제3 보호 회로(550)를 더 포함할 수 있다.In order to prevent the above-described turn-off state from being maintained, the third protection circuit 550 may be further included according to an embodiment of the present invention.

구체적으로, 제3 보호 회로(550)는, 리셋 타이머일 수 있으며, RS 래치(304)로부터 메인 스위치(S)의 턴온 시점, 즉 게이트 신호(GATE)가 로우(L)에서 하이(H)로 되는 시점부터 미리 설정된 주기(Trst) 후에 리셋 신호(D)를 OR 게이트(412)를 통해 RS 래치(304)의 셋 단자(S)로 출력할 수 있다. 이 리셋 신호(D)에 의해 RS 래치(304)의 출력 신호는 로우(L)에서 하이(H)로 되며, 메인 스위치(SW)는 다시 턴온될 수 있다. 여기서, 미리 설정된 주기(Trst)는, 인덕터 전류(IL)가 0이 될 수 있도록 충분히 긴 시간일 수 있으며, 예를 들면 메인 스위치(SW)의 스위칭 주기보다 적어도 2배 이상인 값일 수 있다.
Specifically, the third protection circuit 550 may be a reset timer, and when the main switch S is turned on from the RS latch 304, that is, the gate signal GATE changes from low (L) to high (H) The reset signal D can be output to the set terminal S of the RS latch 304 through the OR gate 412 after a preset period Trst. The output signal of the RS latch 304 is changed from low (L) to high (H) by the reset signal (D), and the main switch (SW) can be turned on again. Here, the predetermined period Trst may be long enough to allow the inductor current IL to become zero, for example, be at least twice the switching period of the main switch SW.

상술한 바와 같이, 본 발명의 일 실시 형태에 의하면, 전류 검출 저항의 단락을 감지하고, 전류 검출 저항의 단락이 감지되면 미리 설정된 주기마다 일정한 턴온 시간을 가지도록 역률 개선용 컨버터의 메인 스위치를 제어함으로써, 메인 스위치 및 기타 소자들의 손상을 방지할 수 있다.
As described above, according to the embodiment of the present invention, when the short-circuit of the current detecting resistor is sensed and the short-circuit of the current detecting resistor is sensed, the main switch of the power factor improving converter is controlled so as to have a constant turn- , It is possible to prevent damage to the main switch and other elements.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되지 아니한다. 첨부된 청구범위에 의해 권리범위를 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경할 수 있다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
The present invention is not limited to the above-described embodiments and the accompanying drawings. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. It will be self-evident.

10: 정류부 20: 역률 개선용 컨버터
30: 출력 센싱부 40: 부하
300: 제어부 303: 상승 에지 지연부
307: 온타임 생성부 352: 리셋 타이머
350, 450, 550: 제1 내지 제3 보호 회로 Rs: 전류 검출 저항10: rectification part 20: power factor improving converter
30: output sensing unit 40: load
300: control unit 303: rising edge delay unit
307: on-time generator 352: reset timer
350, 450, 550: first to third protection circuits Rs: current detection resistor

Claims (24)

임계 도통 모드로 동작하는 역률 개선용 컨버터의 인덕터를 통해 흐르는 전류에 상응하는 전압을 검출하는 전류 검출 저항; 및
상기 검출된 전압에 기초하여 상기 전류 검출 저항의 단락을 감지하고, 상기 전류 검출 저항의 단락이 감지되면 미리 설정된 주기마다 일정한 턴온 시간을 가지도록 상기 역률 개선용 컨버터의 메인 스위치를 제어하는 제어부를 포함하는 역률 개선용 컨버터의 제어 회로.
A current detecting resistor for detecting a voltage corresponding to a current flowing through an inductor of a power factor improving converter operating in a critical conduction mode; And
And a control unit for detecting a short circuit of the current detection resistor based on the detected voltage and controlling the main switch of the power factor improving converter to have a constant turn on time per predetermined period when a short circuit of the current detection resistor is sensed The control circuit of the converter for improving the power factor.
제1항에 있어서,
상기 제어부는,
상기 메인 스위치의 턴오프 시점에서 검출한 전압과 미리 설정된 제1 임계값에 기초하여 상기 전류 검출 저항의 단락을 감지하는 제1 보호 회로를 포함하는 역률 개선용 컨버터의 제어 회로.
The method according to claim 1,
Wherein,
And a first protection circuit for detecting a short-circuit of the current detection resistor based on a voltage detected at the time when the main switch is turned off and a preset first threshold value.
제2항에 있어서,
상기 제1 보호 회로는,
상기 메인 스위치의 턴오프 시점에서 검출한 전압과 상기 제1 임계값에 기초하여 상기 전류 검출 저항의 단락을 감지하고, 상기 전류 검출 저항의 단락이 감지될 때 상기 메인 스위치의 턴오프 신호를 출력하는 D-플립플롭; 및
상기 메인 스위치의 턴온 신호가 입력된 시점부터 상기 미리 설정된 주기 후에 리셋 신호를 상기 D-플립플롭으로 출력하는 리셋 타이머를 포함하며,
상기 미리 설정된 주기는, 상기 메인 스위치의 스위칭 주기보다 적어도 2배 이상인 역률 개선용 컨버터의 제어 회로.
3. The method of claim 2,
Wherein the first protection circuit comprises:
Detecting a short circuit of the current detection resistor based on the voltage detected at the time of turning off the main switch and the first threshold value and outputting a turn off signal of the main switch when a short circuit of the current detection resistor is detected D-flip flop; And
And a reset timer for outputting a reset signal to the D-flip-flop after the predetermined period from a time point when the turn-on signal of the main switch is inputted,
Wherein the preset period is at least two times longer than a switching period of the main switch.
제2항에 있어서,
상기 제어부는,
상기 역률 개선 컨버터의 출력 전압으로부터 상기 턴온 시간을 연산하고, 상기 메인 스위치의 턴온 시점으로부터 상기 턴온 시간이 경과하면 상기 메인 스위치의 턴오프 신호를 출력하는 턴오프 제어 회로를 더 포함하며,
상기 턴온 시간은, 상기 역률 개선 컨버터의 출력 전압과 미리 설정된 기준 전압의 오차에 따라 생성된 전압에 비례하는 값인 역률 개선용 컨버터의 제어 회로.
3. The method of claim 2,
Wherein,
Further comprising a turn-off control circuit for calculating the turn-on time from an output voltage of the power factor improving converter and outputting a turn-off signal of the main switch when the turn-on time elapses from a turn-
And the turn-on time is a value proportional to a voltage generated in accordance with an output voltage of the power factor improving converter and an error of a preset reference voltage.
제2항에 있어서,
상기 제어부는,
상기 메인 스위치의 턴오프 구간을 감지하기 위해 상기 메인 스위치의 게이트 신호를 반전시키는 인버터;
상기 검출된 전압과 상기 제1 임계값의 비교 결과를 출력하는 비교기;
상기 인버터의 출력 신호와 상기 비교기의 출력 신호를 AND 연산함으로써, 상기 검출된 전압이 상기 제1 임계값에 도달한 경우 상기 메인 스위치의 턴온 신호를 출력하는 AND 연산기; 및
상기 AND 연산기로부터 출력되는 턴온 신호를 지연시키는 상승에지지연부를 포함하는 턴온 제어 회로를 더 포함하는 역률 개선용 컨버터의 제어 회로.
3. The method of claim 2,
Wherein,
An inverter for inverting a gate signal of the main switch to sense a turn-off period of the main switch;
A comparator for outputting a comparison result of the detected voltage and the first threshold value;
An AND operator for ANDing the output signal of the inverter and the output signal of the comparator to output a turn-on signal of the main switch when the detected voltage reaches the first threshold value; And
And a turn-on control circuit including a rising edge portion for delaying a turn-on signal output from the AND calculator.
제1항에 있어서,
상기 제어부는,
상기 메인 스위치의 턴오프 시점부터 미리 설정된 시간이 경과한 시점에서 검출된 전압과 미리 설정된 제1 임계값에 기초하여 상기 전류 검출 저항의 단락을 감지하는 제2 보호 회로를 포함하며,
상기 미리 설정된 시간은, 상기 메인 스위치의 턴오프 시점부터 상기 검출된 전압이 상기 제1 임계값에 도달하는 시점 사이의 값인 역률 개선용 컨버터의 제어 회로.
The method according to claim 1,
Wherein,
And a second protection circuit for detecting a short-circuit of the current detection resistor based on a voltage detected at a point of time when a predetermined time elapses from the time when the main switch is turned off and a preset first threshold value,
Wherein the predetermined time is a value between a time point at which the main switch is turned off and a time point at which the detected voltage reaches the first threshold value.
제6항에 있어서,
상기 제2 보호 회로는,
상기 메인 스위치의 턴오프 시점을 상기 미리 설정된 시간만큼 지연시켜 출력하는 상승에지지연부;
상기 메인 스위치의 턴오프 시점이 지연된 시점에서 검출한 전압과 상기 제1 임계값에 기초하여 상기 전류 검출 저항의 단락을 감지하고, 상기 전류 검출 저항의 단락이 감지될 때 상기 메인 스위치의 턴오프 신호를 출력하는 D-플립플롭; 및
상기 메인 스위치의 턴온 신호가 입력된 시점부터 상기 미리 설정된 주기후에 리셋 신호를 상기 D-플립플롭으로 출력하는 리셋 타이머를 포함하며,
상기 미리 설정된 주기는, 상기 메인 스위치의 스위칭 주기보다 적어도 2배 이상인 역률 개선용 컨버터의 제어 회로.
The method according to claim 6,
Wherein the second protection circuit comprises:
A rising support edge portion for delaying the main switch off time point by a predetermined time;
Detecting a short circuit of the current detection resistor based on the detected voltage and the first threshold when the turn-off time of the main switch is delayed, and detecting a short-circuit of the current detection resistor when a turn- A D flip-flop for outputting a D flip-flop; And
And a reset timer for outputting a reset signal to the D-flip-flop after the predetermined period from a time point when the turn-on signal of the main switch is inputted,
Wherein the preset period is at least two times longer than a switching period of the main switch.
제6항에 있어서,
상기 제어부는,
상기 역률 개선 컨버터의 출력 전압으로부터 상기 턴온 시간을 연산하고, 상기 메인 스위치의 턴온 시점으로부터 상기 턴온 시간이 경과하면 상기 메인 스위치의 턴오프 신호를 생성하는 제1 온타임 생성부;
상기 검출 전압이 상기 제1 임계값보다 작은 크기를 가지는 제2 임계값에 도달할 때까지 상기 제1 온타임 생성부에서 생성된 턴오프 신호가 출력되지 않도록 하는 출력 신호 억제부; 및
상기 메인 스위치의 턴온 시점으로부터 일정 시간이 경과되면 상기 메인 스위치의 강제 턴오프 신호를 출력하는 제2 온타임 생성부를 포함하는 턴오프 제어 회로를 더 포함하며,
상기 턴온 시간은, 상기 역률 개선 컨버터의 출력 전압과 미리 설정된 기준 전압의 오차에 따라 생성된 전압에 비례하는 값인 역률 개선용 컨버터의 제어 회로.
The method according to claim 6,
Wherein,
A first on-time generator for calculating the turn-on time from an output voltage of the power factor improving converter and generating a turn-off signal of the main switch when the turn-on time elapses from a turn-on time of the main switch;
An output signal suppressing unit for preventing the turn-off signal generated by the first on-time generating unit from being outputted until the detected voltage reaches a second threshold value smaller than the first threshold value; And
And a second on-time generating circuit for outputting a forced turn-off signal of the main switch when a predetermined time elapses from a time point when the main switch is turned on,
And the turn-on time is a value proportional to a voltage generated in accordance with an output voltage of the power factor improving converter and an error of a preset reference voltage.
제6항에 있어서,
상기 제어부는,
상기 메인 스위치의 턴오프 구간을 감지하기 위해 상기 메인 스위치의 게이트 신호를 반전시키는 인버터;
상기 메인 스위치의 턴오프 구간에서 검출된 전압과 상기 제1 임계값의 비교 결과를 출력하는 비교기;
상기 인버터의 출력 신호와 상기 비교기의 출력 신호를 AND 연산함으로써, 상기 메인 스위치의 턴오프 구간 동안 상기 검출된 전압이 상기 제1 임계값에 도달한 경우 상기 메인 스위치의 턴온 신호를 출력하는 AND 연산기; 및
상기 AND 연산기로부터 출력되는 턴온 신호를 지연시키는 상승에지지연부를 포함하는 턴온 제어 회로를 더 포함하는 역률 개선용 컨버터의 제어 회로.
The method according to claim 6,
Wherein,
An inverter for inverting a gate signal of the main switch to sense a turn-off period of the main switch;
A comparator for outputting a comparison result of a voltage detected in a turn-off period of the main switch and the first threshold value;
An AND operator for outputting a turn-on signal of the main switch when the detected voltage reaches the first threshold value during a turn-off period of the main switch by ANDing the output signal of the inverter and the output signal of the comparator; And
And a turn-on control circuit including a rising edge portion for delaying a turn-on signal output from the AND calculator.
제1항에 있어서,
상기 제어부는,
상기 메인 스위치의 턴온 신호가 입력된 시점부터 상기 미리 설정된 주기 후에 상기 메인 스위치의 턴온 신호를 출력하는 제3 보호 회로를 포함하며,
상기 미리 설정된 주기는, 상기 메인 스위치의 스위칭 주기보다 적어도 2배 이상인 역률 개선용 컨버터의 제어 회로.
The method according to claim 1,
Wherein,
And a third protection circuit for outputting a turn-on signal of the main switch after the predetermined period after the turn-on signal of the main switch is inputted,
Wherein the preset period is at least two times longer than a switching period of the main switch.
제10항에 있어서,
상기 제어부는,
상기 역률 개선 컨버터의 출력 전압으로부터 상기 턴온 시간을 연산하고, 상기 메인 스위치의 턴온 시점으로부터 상기 턴온 시간이 경과하면 상기 메인 스위치의 턴오프 신호를 출력하는 턴오프 제어 회로를 더 포함하며,
상기 턴온 시간은, 상기 역률 개선 컨버터의 출력 전압과 미리 설정된 기준 전압의 오차에 따라 생성된 전압에 비례하는 값인 역률 개선용 컨버터의 제어 회로.
11. The method of claim 10,
Wherein,
Further comprising a turn-off control circuit for calculating the turn-on time from an output voltage of the power factor improving converter and outputting a turn-off signal of the main switch when the turn-on time elapses from a turn-
And the turn-on time is a value proportional to a voltage generated in accordance with an output voltage of the power factor improving converter and an error of a preset reference voltage.
제10항에 있어서,
상기 제어부는,
상기 메인 스위치의 턴오프 구간에서 검출된 전압과 상기 제1 임계값의 비교 결과를 출력하는 비교기;
상기 비교 결과에 기초하여, 상기 메인 스위치의 턴오프 구간 동안 검출된 전압이 상기 제1 임계값에 도달하는 시점에 상기 메인 스위치의 턴온 신호를 출력하는 D-플립플롭; 및
상기 D-플립플롭으로부터 출력되는 턴온 신호를 지연시키는 상승에지지연부를 포함하는 턴온 제어 회로를 더 포함하는 역률 개선용 컨버터의 제어 회로.
11. The method of claim 10,
Wherein,
A comparator for outputting a comparison result of a voltage detected in a turn-off period of the main switch and the first threshold value;
A D flip-flop for outputting a turn-on signal of the main switch at a time point when a voltage detected during a turn-off period of the main switch reaches the first threshold value, based on the comparison result; And
And a turn-on control circuit including a rising edge to delay a turn-on signal output from the D-flip-flop.
인덕터에 흐르는 전류가 제로가 되는 시점을 감지하여 메인 스위치를 턴온시키는 임계 도통 모드에서 동작하는 역률 개선용 컨버터; 및
상기 인덕터를 통해 흐르는 전류에 상응하는 전압을 검출하는 전류 검출 저항을 포함하며, 상기 검출된 전압에 기초하여 상기 전류 검출 저항의 단락을 감지하고, 상기 전류 검출 저항의 단락이 감지되면 미리 설정된 주기마다 일정한 턴온 시간을 가지도록 상기 역률 개선용 컨버터의 메인 스위치를 제어하는 제어 회로를 포함하는 역률 개선용 컨버터 모듈.
A power factor improving converter operating in a critical conduction mode for detecting a time when a current flowing through the inductor becomes zero and turning on the main switch; And
And a current detection resistor for detecting a voltage corresponding to a current flowing through the inductor, wherein a short circuit of the current detection resistor is sensed based on the detected voltage, and when a short circuit of the current detection resistor is sensed, And a control circuit for controlling the main switch of the power factor improving converter to have a constant turn-on time.
제13항에 있어서,
상기 제어부는,
상기 메인 스위치의 턴오프 시점에서 검출한 전압과 미리 설정된 제1 임계값에 기초하여 상기 전류 검출 저항의 단락을 감지하는 제1 보호 회로를 포함하는 역률 개선용 컨버터 모듈.
14. The method of claim 13,
Wherein,
And a first protection circuit for detecting a short-circuit of the current detection resistor based on a voltage detected at a time when the main switch is turned off and a preset first threshold value.
제14항에 있어서,
상기 제1 보호 회로는,
상기 메인 스위치의 턴오프 시점에서 검출한 전압과 상기 제1 임계값에 기초하여 상기 전류 검출 저항의 단락을 감지하고, 상기 전류 검출 저항의 단락이 감지될 때 상기 메인 스위치의 턴오프 신호를 출력하는 D-플립플롭; 및
상기 메인 스위치의 턴온 신호가 입력된 시점부터 상기 미리 설정된 주기 후에 리셋 신호를 상기 D-플립플롭으로 출력하는 리셋 타이머를 포함하며,
상기 미리 설정된 주기는, 상기 메인 스위치의 스위칭 주기보다 적어도 2배 이상인 역률 개선용 컨버터 모듈.
15. The method of claim 14,
Wherein the first protection circuit comprises:
Detecting a short circuit of the current detection resistor based on the voltage detected at the time of turning off the main switch and the first threshold value and outputting a turn off signal of the main switch when a short circuit of the current detection resistor is detected D-flip flop; And
And a reset timer for outputting a reset signal to the D-flip-flop after the predetermined period from a time point when the turn-on signal of the main switch is inputted,
Wherein the preset period is at least two times longer than a switching period of the main switch.
제14항에 있어서,
상기 제어부는,
상기 역률 개선 컨버터의 출력 전압으로부터 상기 턴온 시간을 연산하고, 상기 메인 스위치의 턴온 시점으로부터 상기 턴온 시간이 경과하면 상기 메인 스위치의 턴오프 신호를 출력하는 턴오프 제어 회로를 더 포함하며,
상기 턴온 시간은, 상기 역률 개선 컨버터의 출력 전압과 미리 설정된 기준 전압의 오차에 따라 생성된 전압에 비례하는 값인 역률 개선용 컨버터 모듈.
15. The method of claim 14,
Wherein,
Further comprising a turn-off control circuit for calculating the turn-on time from an output voltage of the power factor improving converter and outputting a turn-off signal of the main switch when the turn-on time elapses from a turn-
Wherein the turn-on time is a value proportional to a voltage generated in accordance with an output voltage of the power factor improving converter and an error of a preset reference voltage.
제14항에 있어서,
상기 제어부는,
상기 메인 스위치의 턴오프 구간을 감지하기 위해 상기 메인 스위치의 게이트 신호를 반전시키는 인버터;
상기 검출된 전압과 상기 제1 임계값의 비교 결과를 출력하는 비교기;
상기 인버터의 출력 신호와 상기 비교기의 출력 신호를 AND 연산함으로써, 상기 검출된 전압이 상기 제1 임계값에 도달한 경우 상기 메인 스위치의 턴온 신호를 출력하는 AND 연산기; 및
상기 AND 연산기로부터 출력되는 턴온 신호를 지연시키는 상승에지지연부를 포함하는 턴온 제어 회로를 더 포함하는 역률 개선용 컨버터 모듈.
15. The method of claim 14,
Wherein,
An inverter for inverting a gate signal of the main switch to sense a turn-off period of the main switch;
A comparator for outputting a comparison result of the detected voltage and the first threshold value;
An AND operator for ANDing the output signal of the inverter and the output signal of the comparator to output a turn-on signal of the main switch when the detected voltage reaches the first threshold value; And
Further comprising a turn-on control circuit including a rising edge portion for delaying a turn-on signal output from the AND calculator.
제13항에 있어서,
상기 제어부는,
상기 메인 스위치의 턴오프 시점부터 미리 설정된 시간이 경과한 시점에서 검출된 전압과 미리 설정된 제1 임계값에 기초하여 상기 전류 검출 저항의 단락을 감지하는 제2 보호 회로를 포함하며,
상기 미리 설정된 시간은, 상기 메인 스위치의 턴오프 시점부터 상기 검출된 전압이 상기 제1 임계값에 도달하는 시점 사이의 값인 역률 개선용 컨버터 모듈.
14. The method of claim 13,
Wherein,
And a second protection circuit for detecting a short-circuit of the current detection resistor based on a voltage detected at a point of time when a predetermined time elapses from the time when the main switch is turned off and a preset first threshold value,
Wherein the predetermined time is a value between a time point at which the main switch is turned off and a time point at which the detected voltage reaches the first threshold value.
제18항에 있어서,
상기 제2 보호 회로는,
상기 메인 스위치의 턴오프 시점을 상기 미리 설정된 시간만큼 지연시켜 출력하는 상승에지지연부;
상기 메인 스위치의 턴오프 시점이 지연된 시점에서 검출한 전압과 상기 제1 임계값에 기초하여 상기 전류 검출 저항의 단락을 감지하고, 상기 전류 검출 저항의 단락이 감지될 때 상기 메인 스위치의 턴오프 신호를 출력하는 D-플립플롭; 및
상기 메인 스위치의 턴온 신호가 입력된 시점부터 상기 미리 설정된 주기후에 리셋 신호를 상기 D-플립플롭으로 출력하는 리셋 타이머를 포함하며,
상기 미리 설정된 주기는, 상기 메인 스위치의 스위칭 주기보다 적어도 2배 이상인 역률 개선용 컨버터 모듈.
19. The method of claim 18,
Wherein the second protection circuit comprises:
A rising support edge portion for delaying the main switch off time point by a predetermined time;
Detecting a short circuit of the current detection resistor based on the detected voltage and the first threshold when the turn-off time of the main switch is delayed, and detecting a short-circuit of the current detection resistor when a turn- A D flip-flop for outputting a D flip-flop; And
And a reset timer for outputting a reset signal to the D-flip-flop after the predetermined period from a time point when the turn-on signal of the main switch is inputted,
Wherein the preset period is at least two times longer than a switching period of the main switch.
제18항에 있어서,
상기 제어부는,
상기 역률 개선 컨버터의 출력 전압으로부터 상기 턴온 시간을 연산하고, 상기 메인 스위치의 턴온 시점으로부터 상기 턴온 시간이 경과하면 상기 메인 스위치의 턴오프 신호를 생성하는 제1 온타임 생성부;
상기 검출 전압이 상기 제1 임계값보다 작은 크기를 가지는 제2 임계값에 도달할 때까지 상기 제1 온타임 생성부에서 생성된 턴오프 신호가 출력되지 않도록 하는 출력 신호 억제부; 및
상기 메인 스위치의 턴온 시점으로부터 일정 시간이 경과되면 상기 메인 스위치의 강제 턴오프 신호를 출력하는 제2 온타임 생성부를 포함하는 턴오프 제어 회로를 더 포함하며,
상기 턴온 시간은, 상기 역률 개선 컨버터의 출력 전압과 미리 설정된 기준 전압의 오차에 따라 생성된 전압에 비례하는 값인 역률 개선용 컨버터 모듈.
19. The method of claim 18,
Wherein,
A first on-time generator for calculating the turn-on time from an output voltage of the power factor improving converter and generating a turn-off signal of the main switch when the turn-on time elapses from a turn-on time of the main switch;
An output signal suppressing unit for preventing the turn-off signal generated by the first on-time generating unit from being outputted until the detected voltage reaches a second threshold value smaller than the first threshold value; And
And a second on-time generating circuit for outputting a forced turn-off signal of the main switch when a predetermined time elapses from a time point when the main switch is turned on,
Wherein the turn-on time is a value proportional to a voltage generated in accordance with an output voltage of the power factor improving converter and an error of a preset reference voltage.
제18항에 있어서,
상기 제어부는,
상기 메인 스위치의 턴오프 구간을 감지하기 위해 상기 메인 스위치의 게이트 신호를 반전시키는 인버터;
상기 메인 스위치의 턴오프 구간에서 검출된 전압과 상기 제1 임계값의 비교 결과를 출력하는 비교기;
상기 인버터의 출력 신호와 상기 비교기의 출력 신호를 AND 연산함으로써, 상기 메인 스위치의 턴오프 구간 동안 상기 검출된 전압이 상기 제1 임계값에 도달한 경우 상기 메인 스위치의 턴온 신호를 출력하는 AND 연산기; 및
상기 AND 연산기로부터 출력되는 턴온 신호를 지연시키는 상승에지지연부를 포함하는 턴온 제어 회로를 더 포함하는 역률 개선용 컨버터 모듈.
19. The method of claim 18,
Wherein,
An inverter for inverting a gate signal of the main switch to sense a turn-off period of the main switch;
A comparator for outputting a comparison result of a voltage detected in a turn-off period of the main switch and the first threshold value;
An AND operator for outputting a turn-on signal of the main switch when the detected voltage reaches the first threshold value during a turn-off period of the main switch by ANDing the output signal of the inverter and the output signal of the comparator; And
Further comprising a turn-on control circuit including a rising edge portion for delaying a turn-on signal output from the AND calculator.
제13항에 있어서,
상기 제어부는,
상기 메인 스위치의 턴온 신호가 입력된 시점부터 상기 미리 설정된 주기 후에 상기 메인 스위치의 턴온 신호를 출력하는 제3 보호 회로를 포함하며,
상기 미리 설정된 주기는, 상기 메인 스위치의 스위칭 주기보다 적어도 2배 이상인 역률 개선용 컨버터 모듈.
14. The method of claim 13,
Wherein,
And a third protection circuit for outputting a turn-on signal of the main switch after the predetermined period after the turn-on signal of the main switch is inputted,
Wherein the preset period is at least two times longer than a switching period of the main switch.
제22항에 있어서,
상기 제어부는,
상기 역률 개선 컨버터의 출력 전압으로부터 상기 턴온 시간을 연산하고, 상기 메인 스위치의 턴온 시점으로부터 상기 턴온 시간이 경과하면 상기 메인 스위치의 턴오프 신호를 출력하는 턴오프 제어 회로를 더 포함하며,
상기 턴온 시간은, 상기 역률 개선 컨버터의 출력 전압과 미리 설정된 기준 전압의 오차에 따라 생성된 전압에 비례하는 값인 역률 개선용 컨버터 모듈.
23. The method of claim 22,
Wherein,
Further comprising a turn-off control circuit for calculating the turn-on time from an output voltage of the power factor improving converter and outputting a turn-off signal of the main switch when the turn-on time elapses from a turn-
Wherein the turn-on time is a value proportional to a voltage generated in accordance with an output voltage of the power factor improving converter and an error of a preset reference voltage.
제22항에 있어서,
상기 제어부는,
상기 메인 스위치의 턴오프 구간에서 검출된 전압과 상기 제1 임계값의 비교 결과를 출력하는 비교기;
상기 비교 결과에 기초하여, 상기 메인 스위치의 턴오프 구간 동안 검출된 전압이 상기 제1 임계값에 도달하는 시점에 상기 메인 스위치의 턴온 신호를 출력하는 D-플립플롭; 및
상기 D-플립플롭으로부터 출력되는 턴온 신호를 지연시키는 상승에지지연부를 포함하는 턴온 제어 회로를 더 포함하는 역률 개선용 컨버터 모듈.23. The method of claim 22,
Wherein,
A comparator for outputting a comparison result of a voltage detected in a turn-off period of the main switch and the first threshold value;
A D flip-flop for outputting a turn-on signal of the main switch at a time point when a voltage detected during a turn-off period of the main switch reaches the first threshold value, based on the comparison result; And
And a turn-on control circuit including a rising edge portion for delaying a turn-on signal output from the D-flip-flop.
KR1020150089806A 2015-06-24 2015-06-24 Control circuit of power factor correction converter operating in critical conduction mode and power factor correction converter comprising thtereof KR102372846B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150089806A KR102372846B1 (en) 2015-06-24 2015-06-24 Control circuit of power factor correction converter operating in critical conduction mode and power factor correction converter comprising thtereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150089806A KR102372846B1 (en) 2015-06-24 2015-06-24 Control circuit of power factor correction converter operating in critical conduction mode and power factor correction converter comprising thtereof

Publications (2)

Publication Number Publication Date
KR20170000634A true KR20170000634A (en) 2017-01-03
KR102372846B1 KR102372846B1 (en) 2022-03-10

Family

ID=57797205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150089806A KR102372846B1 (en) 2015-06-24 2015-06-24 Control circuit of power factor correction converter operating in critical conduction mode and power factor correction converter comprising thtereof

Country Status (1)

Country Link
KR (1) KR102372846B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024093626A1 (en) * 2022-11-04 2024-05-10 北京芯格诺微电子有限公司 Overvoltage output protection method for critical mode power factor correction (pfc) circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6718352B1 (en) 2001-03-20 2004-04-06 Emc Corporation Methods and apparatus for managing a data set stored on a data storage device
KR100904299B1 (en) * 2008-11-03 2009-06-25 주식회사 실리콘마이터스 Power factor compensation circuit and driving metod thereof
JP2009213280A (en) * 2008-03-05 2009-09-17 Eta Electric Industry Co Ltd Power factor correcting circuit
JP2014014244A (en) * 2012-07-04 2014-01-23 Rohm Co Ltd Dc/dc converter and control circuit thereof, and power-supply device, power-supply adapter and electronic apparatus using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6718352B1 (en) 2001-03-20 2004-04-06 Emc Corporation Methods and apparatus for managing a data set stored on a data storage device
JP2009213280A (en) * 2008-03-05 2009-09-17 Eta Electric Industry Co Ltd Power factor correcting circuit
KR100904299B1 (en) * 2008-11-03 2009-06-25 주식회사 실리콘마이터스 Power factor compensation circuit and driving metod thereof
JP2014014244A (en) * 2012-07-04 2014-01-23 Rohm Co Ltd Dc/dc converter and control circuit thereof, and power-supply device, power-supply adapter and electronic apparatus using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024093626A1 (en) * 2022-11-04 2024-05-10 北京芯格诺微电子有限公司 Overvoltage output protection method for critical mode power factor correction (pfc) circuit

Also Published As

Publication number Publication date
KR102372846B1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
US11336172B2 (en) Control unit of a switching converter operating in continuous-conduction and peak-current-control mode
US10020724B2 (en) Duty-ratio controller
EP2919372B1 (en) Method for controlling power source switching circuit
US8823340B2 (en) Control circuit and method for a buck-boost switching converter
US10476395B2 (en) Voltage converting system and method of using the same
US9608516B2 (en) Battery discharge circuit and discharge method with over discharge protection
KR101422948B1 (en) Power factor correction circuit
US9917503B2 (en) Overcurrent protection circuit and power factor correction circuit comprising the same
US20130176004A1 (en) Switching mode power supply
CA2806870A1 (en) Digital controller based detection methods for adaptive mixed conduction mode power factor correction circuit
JP2013021861A (en) Power-supply device and method of controlling the same
WO2006116548A3 (en) Digital implementation of power factor correction
JP6038190B2 (en) Power converter
JPWO2011030640A1 (en) PFC converter
EP3098955B1 (en) Step-up device and converter device
JP4637694B2 (en) Power factor correction circuit and output voltage control method thereof
US9729043B2 (en) Power conversion apparatus and protection method thereof while feedback current signal being abnormal
US10727735B2 (en) Digital control of switched boundary mode interleaved power converter with reduced crossover distortion
US8787045B1 (en) Control method for inhibiting harmonic distortion of input current
US9225235B2 (en) Power factor correction circuit
JP2008125313A (en) Switching power supply
US20090129122A1 (en) Power supply device for arc apparatus
JP6030836B2 (en) Switching regulator
KR102372846B1 (en) Control circuit of power factor correction converter operating in critical conduction mode and power factor correction converter comprising thtereof
JP2008125312A (en) Switching power supply

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right