Nothing Special   »   [go: up one dir, main page]

KR20160094922A - Led module with a light emitting diode attached via solder paste and light emitting diode - Google Patents

Led module with a light emitting diode attached via solder paste and light emitting diode Download PDF

Info

Publication number
KR20160094922A
KR20160094922A KR1020160097116A KR20160097116A KR20160094922A KR 20160094922 A KR20160094922 A KR 20160094922A KR 1020160097116 A KR1020160097116 A KR 1020160097116A KR 20160097116 A KR20160097116 A KR 20160097116A KR 20160094922 A KR20160094922 A KR 20160094922A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting diode
type semiconductor
mesa
Prior art date
Application number
KR1020160097116A
Other languages
Korean (ko)
Other versions
KR101826950B1 (en
Inventor
채종현
이준섭
서대웅
노원영
강민우
장종민
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020160097116A priority Critical patent/KR101826950B1/en
Publication of KR20160094922A publication Critical patent/KR20160094922A/en
Application granted granted Critical
Publication of KR101826950B1 publication Critical patent/KR101826950B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Disclosed are a light emitting diode and a light emitting diode module. The light emitting diode module includes a printed circuit board and the light emitting diode attached through solder paste. The light emitting diode includes a reflective electrode structure positioned on a mesa and a diffusion prevention reinforcing layer positioned on the reflective electrode structure. The present invention can prevent metal elements from being diffused inside the light emitting diode by the diffusion prevention reinforcing layer.

Description

솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드{LED MODULE WITH A LIGHT EMITTING DIODE ATTACHED VIA SOLDER PASTE AND LIGHT EMITTING DIODE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting diode (LED) module and a light emitting diode (LED)

본 발명은 발광 다이오드 및 발광 다이오드 모듈에 관한 것으로, 특히 인쇄회로보드 등의 기판 상에 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈에 관한 것이다.The present invention relates to a light emitting diode and a light emitting diode module, and more particularly, to a light emitting diode module having a light emitting diode bonded on a substrate such as a printed circuit board through a solder paste.

질화갈륨(GaN) 계열의 발광 다이오드가 개발된 이래, GaN 계열의 LED는 현재 천연색 LED 표시소자, LED 교통 신호기, 백색 LED 등 다양한 응용에 사용되고 있다.BACKGROUND ART GaN-based LEDs have been used in various applications such as color LED display devices, LED traffic signals, and white LEDs since gallium nitride (GaN) -based light emitting diodes have been developed.

질화갈륨 계열의 발광 다이오드는 일반적으로 사파이어와 같은 기판 상에 에피층들을 성장시키어 형성되며, N형 반도체층, P형 반도체층 및 이들 사이에 개재된 활성층을 포함한다. 한편, 상기 N형 반도체층 상에 N-전극 패드가 형성되고, 상기 P형 반도체층 상에 P-전극 패드가 형성된다. 상기 발광 다이오드는 상기 전극패드들을 통해 외부 전원에 전기적으로 연결되어 구동된다. 이때, 전류는 P-전극 패드에서 상기 반도체층들을 거쳐 N-전극 패드로 흐른다.Gallium nitride based light emitting diodes are generally formed by growing epitaxial layers on a substrate such as sapphire and include an N-type semiconductor layer, a P-type semiconductor layer, and an active layer interposed therebetween. On the other hand, an N-electrode pad is formed on the N-type semiconductor layer, and a P-electrode pad is formed on the P-type semiconductor layer. The light emitting diode is electrically connected to an external power source through the electrode pads. At this time, current flows from the P-electrode pad to the N-electrode pad through the semiconductor layers.

한편, P-전극 패드에 의한 광 손실을 방지하고 방열 효율을 높이기 위해 플립칩 구조의 발광 다이오드가 사용되고 있으며, 대면적 플립칩 구조의 발광 다이오드에서 전류 분산을 돕기 위한 다양한 전극 구조가 제안되고 있다(US6,486,499 참조). 예컨대, P형 반도체층 상에 반사 전극을 형성하고, P형 반도체층과 활성층을 식각하여 노출된 N형 반도체층 상에 전류 분산을 위한 연장부들을 형성하고 있다.On the other hand, a flip-chip type light emitting diode is used to prevent light loss caused by the P-electrode pad and to improve heat dissipation efficiency, and various electrode structures for assisting current dispersion in a light emitting diode having a large area flip chip structure have been proposed See US 6,486,499). For example, a reflective electrode is formed on the P-type semiconductor layer, and the P-type semiconductor layer and the active layer are etched to form extensions for current dispersion on the exposed N-type semiconductor layer.

P형 반도체층 상에 형성된 반사 전극은 활성층에서 생성된 광을 반사시켜 광 추출 효율을 향상시키며 또한 P형 반도체층 내의 전류 분산을 돕는다. 한편, N형 반도체층에 접속된 연장부들은 N형 반도체층 내의 전류 분산을 도와 넓은 활성 영역에서 고르게 광을 생성하도록 한다. 특히, 고출력을 위해 사용되는 약 1㎟ 이상의 대면적 발광 다이오드에 있어서, P형 반도체층 내의 전류분산과 함께 N형 반도체층 내의 전류 분산이 요구된다.The reflective electrode formed on the P-type semiconductor layer reflects light generated in the active layer to improve the light extraction efficiency and also helps to distribute current in the P-type semiconductor layer. On the other hand, the extensions connected to the N-type semiconductor layer help to distribute the current in the N-type semiconductor layer, thereby generating light evenly in a wide active region. Particularly, in a large area light emitting diode of about 1 mm 2 or more, which is used for high output, current dispersion in the P-type semiconductor layer and current dispersion in the N-type semiconductor layer are required.

그러나 종래 기술은 선형의 연장부들을 사용함에 따라 연장부들의 저항이 커서 전류를 분산시키는데 한계가 있다. 나아가, 반사 전극이 P형 반도체층 상에 한정되어 위치하므로, 반사 전극에 의해 반사되지 못하고 패드들 및 연장부들에 의해 손실되는 광이 상당히 발생된다.However, according to the prior art, since the linear extensions are used, the resistance of the extensions is so large that there is a limit in dispersing the current. Further, since the reflective electrode is located on the P-type semiconductor layer, light that is not reflected by the reflective electrode and is lost by the pads and extensions is significantly generated.

한편, 발광 다이오드는 최종 제품에 사용될 때, 발광 다이오드 모듈로 모듈화된다. 발광 다이오드 모듈은 일반적으로 인쇄회로보드와 상기 인쇄회로보드 상에 장착된 발광 다이오드 패키지를 포함하며, 발광 다이오드는 칩 형태로 발광 다이오드 패키지 내에 실장된다. 종래의 발광 다이오드 칩은 실버 페이스트 또는 AuSn 솔더를 이용하여 서브마운트나 리드프레임 또는 리드 전극 등에 실장되어 패키징되며, 그 후 발광 다이오드 패키지가 인쇄회로보드 등에 솔더 페이스트를 통해 실장된다. 이에 따라, 발광 다이오드 칩 상의 패드들은 솔더 페이스트로부터 멀리 떨어져 위치하며, 상대적으로 안정한 실버 페이스트나 AuSn 등 접착 재료을 통해 접착된다.On the other hand, when the light emitting diode is used in a final product, it is modularized into a light emitting diode module. The light emitting diode module generally includes a printed circuit board and a light emitting diode package mounted on the printed circuit board, and the light emitting diode is mounted in a light emitting diode package in a chip form. The conventional light emitting diode chip is mounted on a submount, a lead frame, a lead electrode, or the like using silver paste or AuSn solder, and then the light emitting diode package is mounted on a printed circuit board through solder paste or the like. Accordingly, the pads on the light emitting diode chip are located far away from the solder paste, and are bonded through a relatively stable silver paste or an adhesive material such as AuSn.

그런데, 최근 발광 다이오드의 패드들을 직접 인쇄회로보드 등에 솔더 페이스트를 이용하여 접착시켜 발광 다이오드 모듈을 제조하는 기술이 연구되고 있다. 예컨대, 발광 다이오드 칩을 패키징화하지 않고 직접 인쇄회로보드 상에 실장하여 발광 다이오드 모듈을 제작하거나, 또는 소위 웨이퍼 레벨 발광 다이오드 패키지를 제작하고 이 패키지를 인쇄회로보드 상에 실장하여 발광 다이오드 모듈을 제작할 수 있다. 이들의 경우, 패드들이 직접 솔더 페이스트에 접하기 때문에, 솔더 페이스트 내의 주석(Sn) 등의 금속 원소가 패드들을 통해 발광 다이오드 내로 확산하고 이에 따라 발광 다이오드 내에서 전기적 단락이 발생되어 소자 불량이 초래될 수 있다.Recently, a technology for manufacturing a light emitting diode module by bonding pads of a light emitting diode directly to a printed circuit board using a solder paste has been studied. For example, a light emitting diode module may be manufactured by directly mounting a light emitting diode chip on a printed circuit board without being packaged, or a so-called wafer level light emitting diode package may be manufactured, and the package may be mounted on a printed circuit board to manufacture a light emitting diode module . In these cases, since the pads directly contact the solder paste, a metal element such as tin (Sn) in the solder paste diffuses into the light emitting diode through the pads, thereby causing an electrical short in the light emitting diode, .

미국등록특허 US6,486,499호US Patent No. 6,486,499

본 발명이 해결하고자 하는 과제는, 솔더 페이스트를 통해 기판 상에 접착된 발광 다이오드를 갖는 발광 다이오드 모듈을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a light emitting diode module having a light emitting diode bonded on a substrate through a solder paste.

본 발명이 해결하고자 하는 또 다른 과제는, 솔더 페이스트 내의 금속 원소의 확산을 방지할 수 있는 발광 다이오드 및 발광 다이오드 모듈을 제공하는 것이다.Another object of the present invention is to provide a light emitting diode and a light emitting diode module that can prevent diffusion of a metal element in a solder paste.

본 발명이 해결하고자 하는 과제는, 전류 분산 성능을 개선한 발광 다이오드를 제공하는 것이다.A problem to be solved by the present invention is to provide a light emitting diode improved in current dispersion performance.

본 발명이 해결하고자 하는 또 다른 과제는, 반사율을 높여 광 추출 효율을 개선할 수 있는 발광 다이오드를 제공하는 것이다.Another object of the present invention is to provide a light emitting diode capable of improving the light extraction efficiency by increasing the reflectance.

본 발명이 해결하고자 하는 또 다른 과제는, 제조 공정이 복잡해지는 것을 방지하면서 전류 분산 성능을 개선할 수 있는 발광 다이오드, 그것을 갖는 발광 다이오드 모듈 및 그 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a light emitting diode capable of improving the current dispersion performance while preventing a complicated manufacturing process, a light emitting diode module having the same, and a method of manufacturing the same.

본 발명의 일 태양에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하고, 각각 활성층 및 제2 도전형 반도체층을 포함하는 복수의 메사들; 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 전극 패드; 및 상기 메사들 각각의 제2 도전형 반도체층에 전기적으로 접속된 제2 전극 패드를 포함한다. 상기 제1 전극 패드 및 상기 제2 전극 패드는 각각, 솔더 방지층 및 산화 방지층을 포함한다.According to one aspect of the present invention, there is provided a light emitting diode comprising: a first conductive semiconductor layer; A plurality of mesas located on the first conductive type semiconductor layer and each including an active layer and a second conductive type semiconductor layer; A first electrode pad electrically connected to the first conductivity type semiconductor layer; And a second electrode pad electrically connected to the second conductivity type semiconductor layer of each of the mesas. The first electrode pad and the second electrode pad each include a solder preventing layer and an oxidation preventing layer.

한편, 발광 다이오드 모듈은 인쇄회로보드; 및 상기 인쇄회로보드 상에 접착된 상기 발광 다이오드를 포함한다. 여기서, 상기 발광 다이오드의 제1 전극 패드 및 상기 제2 전극 패드가 각각 솔더 페이스트를 통해 상기 인쇄회로보드 상의 대응 패드들에 접착된다. 상기 솔더 페이스트는 종래의 AuSn 솔더와 달리 금속 합금과 유기물의 혼합물 형태로서 열처리에 의해 경화되어 접착 기능을 수행한다. 따라서, 솔더 페이스트 내의 Sn 등의 금속 원소는 종래의 AuSn 솔더 내의 금속 원소와 달리 확산되기 쉽다.Meanwhile, the light emitting diode module includes a printed circuit board; And the light emitting diode bonded on the printed circuit board. Here, the first electrode pad and the second electrode pad of the light emitting diode are respectively bonded to corresponding pads on the printed circuit board through solder paste. Unlike the conventional AuSn solder, the solder paste is a mixture of a metal alloy and an organic material and is cured by heat treatment to perform an adhesive function. Therefore, the metallic element such as Sn in the solder paste is likely to diffuse unlike the metallic element in the conventional AuSn solder.

상기 제1 전극 패드 및 상기 제2 전극 패드를 솔더 방지층을 포함하는 구조로 형성함으로써 솔더 페이스트 내의 Sn과 같은 금속 원소가 발광 다이오드 내부로 확산되는 것을 방지할 수 있다.By forming the first electrode pad and the second electrode pad in a structure including a solder preventing layer, it is possible to prevent metal elements such as Sn in the solder paste from diffusing into the light emitting diode.

상기 발광 다이오드는, 상기 메사들 상에 각각 위치하는 반사 전극 구조체; 및 상기 복수의 메사들 및 상기 제1 도전형 반도체층을 덮되, 상기 각각의 메사 상부 영역 내에 위치하고 상기 반사 전극 구조체들을 노출시키는 개구부들을 가지며, 상기 제1 도전형 반도체층에 오믹콘택하고 상기 복수의 메사들로부터 절연된 전류 분산층을 더 포함할 수 있다. 여기서, 상기 제1 전극 패드는 상기 전류 분산층에 전기적으로 접속되고, 상기 제2 전극 패드는 상기 반사 전극 구조체들에 전기적으로 접속된다.The light emitting diode includes: a reflective electrode structure disposed on the mesas; And a second electrode layer covering the plurality of mesas and the first conductivity type semiconductor layer and having openings that are located in the respective mesa upper regions and expose the reflective electrode structures and which are in ohmic contact with the first conductivity type semiconductor layer, And a current-dispersive layer insulated from the mesas. Here, the first electrode pad is electrically connected to the current dispersion layer, and the second electrode pad is electrically connected to the reflective electrode structures.

상기 전류 분산층이 복수의 메사들 및 제1 도전형 반도체층을 덮기 때문에, 발광 다이오드의 전류 분산 성능이 향상된다.Since the current spreading layer covers the plurality of mesas and the first conductivity type semiconductor layer, the current dispersion performance of the light emitting diode is improved.

한편, 상기 반사 전극 구조체는, 반사 금속부; 캐핑 금속부; 및 산화 방지 금속부를 포함할 수 있다. 나아가, 상기 반사 금속부는 상면이 하면보다 좁은 면적을 갖도록 경사진 측면을 갖고, 상기 캐핑 금속부는 상기 반사 금속부의 상면 및 측면을 덮을 수 있다. 또한, 상기 산화 방지 금속부는 상기 캐핑 금속부를 덮는다. 한편, 상기 반사 금속부는 상기 캐핑 금속부와의 사이에 응력 완화층을 포함할 수 있다. 상기 응력 완화층은 이질적인 금속층들 사이의 열팽창 계수 차이에서 발생되는 응력을 완화한다.The reflective electrode structure may include a reflective metal portion; Capping metal portion; And an antioxidant metal portion. Further, the reflective metal portion may have a side inclined so that the upper surface has a smaller area than the lower surface, and the capping metal portion may cover the upper surface and the side surface of the reflective metal portion. Further, the anti-oxidation metal part covers the capping metal part. On the other hand, the reflective metal portion may include a stress relieving layer between the reflective metal portion and the capping metal portion. The stress relieving layer alleviates the stress generated at the difference in thermal expansion coefficient between the dissimilar metal layers.

또한, 상기 복수의 메사들은 일측 방향으로 서로 평행하게 연장하는 기다란 형상을 갖고, 상기 전류 분산층의 개구부들은 상기 복수의 메사들의 동일 단부측에 치우쳐 위치할 수 있다. In addition, the plurality of mesas may have an elongated shape extending in parallel to each other in one direction, and the openings of the current dispersion layer may be biased toward the same end side of the plurality of mesas.

몇몇 실시예들에 있어서, 상기 전류 분산층은 반사 금속을 포함한다. 또한, 상기 전류 분산층의 반사율은 65 내지 75%일 수 있다. 이에 따라, 반사 전극들에 의한 광 반사에 더하여, 전류 분산층에 의한 광 반사를 얻을 수 있으며, 따라서, 복수의 메사들 측벽 및 제1 도전형 반도체층을 통해 진행하는 광을 반사시킬 수 있다.In some embodiments, the current spreading layer comprises a reflective metal. In addition, the reflectance of the current-spreading layer may be 65 to 75%. Thus, light reflection by the current-spreading layer can be obtained in addition to light reflection by the reflective electrodes, and thus light traveling through the plurality of mesa sidewalls and the first conductivity type semiconductor layer can be reflected.

또한, 상기 발광 다이오드는, 상기 전류분산층의 적어도 일부를 덮되, 상기 반사 전극 구조체들을 노출시키는 개구부들을 갖는 상부 절연층을 더 포함하고, 상기 제2 전극 패드는 상기 상부 절연층 상에 위치하고 상기 상부 절연층의 개구부들을 통해 노출된 반사 전극 구조체들에 전기적으로 접속할 수 있다.The light emitting diode further includes an upper insulating layer covering at least a part of the current spreading layer, the openings exposing the reflective electrode structures, and the second electrode pad is located on the upper insulating layer, And can be electrically connected to the exposed reflective electrode structures through the openings of the insulating layer.

나아가, 상기 발광 다이오드는, 상기 반사 전극 구조체들과 상기 제2 전극 패드 사이에 위치하는 확산 방지 보강층을 더 포함할 수 있다. 상기 확산 방지 보강층에 의해 제2 전극 패드를 통해 확산되는 금속 원소가 발광 다이오드 내부로 확산되는 것을 방지할 수 있다. 상기 확산 방지 보강층은 상기 전류 분산층과 동일 재료로 형성될 수 있다.Furthermore, the light emitting diode may further include a diffusion prevention layer positioned between the reflective electrode structures and the second electrode pad. The diffusion preventive reinforcement layer can prevent the diffusion of the metal element diffused through the second electrode pad into the light emitting diode. The diffusion preventing reinforcing layer may be formed of the same material as the current spreading layer.

상기 발광 다이오드는 또한, 상기 복수의 메사들과 상기 전류 분산층 사이에 위치하여 상기 전류 분산층을 상기 복수의 메사들로부터 절연시키는 하부 절연층을 더 포함할 수 있다. 상기 하부 절연층은 상기 각각의 메사 상부 영역 내에 위치하고 상기 반사 전극 구조체들을 노출시키는 개구부들을 가질 수 있다.The light emitting diode may further include a lower insulating layer disposed between the plurality of mesas and the current dispersion layer to insulate the current dispersion layer from the plurality of mesas. The lower insulating layer may have openings located within the respective mesa upper regions and exposing the reflective electrode structures.

나아가, 상기 전류 분산층의 개구부들은 각각 상기 하부 절연층의 개구부들이 모두 노출되도록 상기 하부 절연층의 개구부들보다 더 넓은 폭을 가질 수 있다.Further, the openings of the current-spreading layer may have a wider width than the openings of the lower insulating layer so that the openings of the lower insulating layer are all exposed.

몇몇 실시예들에 있어서, 상기 발광 다이오드는, 상기 전류분산층의 적어도 일부를 덮고, 상기 반사 전극 구조체들을 노출시키는 개구부들을 갖는 상부 절연층을 더 포함하되, 상기 상부 절연층은 상기 전류 분산층의 개구부들의 측벽들을 덮을 수 있다.In some embodiments, the light emitting diode further includes an upper insulating layer covering at least a portion of the current spreading layer and having openings exposing the reflective electrode structures, The side walls of the openings.

상기 하부 절연층은 실리콘 산화막을 포함하고, 상기 상부 절연층은 실리콘 질화막을 포함할 수 있다. 상부 절연층을 실리콘 질화막으로 형성함으로써 솔더 페이스트 내의 금속 원소가 상부 절연층을 통해 확산되는 것을 방지할 수 있다.The lower insulating layer may include a silicon oxide film, and the upper insulating layer may include a silicon nitride film. It is possible to prevent the metal element in the solder paste from diffusing through the upper insulating layer by forming the upper insulating layer with a silicon nitride film.

한편, 상기 발광 다이오드는 기판 및 상기 기판의 하면을 덮는 파장변환기를 더 포함할 수 있다. 상기 기판은 반도체층들을 성장시키기 위한 성장 기판일 수 있다. 나아가, 상기 파장변환기는 기판의 하면 및 측면을 덮을 수 있다.The light emitting diode may further include a wavelength converter for covering a substrate and a lower surface of the substrate. The substrate may be a growth substrate for growing semiconductor layers. Further, the wavelength converter may cover the bottom surface and the side surface of the substrate.

한편, 상기 솔더 방지층은 Cr, Ti, Ni, Mo, TiW 및 W으로 이루어진 군에서 선택된 적어도 하나의 금속층을 포함할 수 있으며, 상기 산화방지층은 Au, Ag 또는 유기물층을 포함할 수 있다.The anti-solder layer may include at least one metal layer selected from the group consisting of Cr, Ti, Ni, Mo, TiW and W, and the anti-oxidation layer may include Au, Ag or an organic material layer.

몇몇 실시예들에 있어서, 상기 솔더 페이스트는 상기 제1 전극 패드 및 상기 제2 전극 패드 각각의 측면의 적어도 일부를 감쌀 수 있다.In some embodiments, the solder paste may wrap at least a portion of a side of each of the first electrode pad and the second electrode pad.

또한, 상기 솔더 페이스트는 상기 제1 전극 패드 및 상기 제2 전극 패드에 인접한 상기 발광 다이오드의 하부면에 접촉할 수 있다. 상기 발광 다이오드는 그 하부면에 위치하는 상부 절연층을 포함할 수 있으며, 상기 솔더 페이스트는 상기 상부 절연층에 접촉할 수 있다. 나아가. 상기 솔더 페이스트는 상기 발광 다이오드의 측면을 부분적으로 덮을 수 있다.The solder paste may contact the lower surface of the light emitting diode adjacent to the first electrode pad and the second electrode pad. The light emitting diode may include an upper insulating layer disposed on a lower surface thereof, and the solder paste may contact the upper insulating layer. Furthermore. The solder paste may partially cover the side surface of the light emitting diode.

상기 솔더 페이스트는 Sn과 다른 금속을 함유할 수 있다. 일 실시예에서, 솔더 페이스트 내 전체 중량에 대해 Sn은 50% 이상 함유될 수 있다. 또 다른 실시예에서, 솔더 페이스트 내 전체 중량에 대해 Sn은 60%이상, 나아가, 90% 이상 함유될 수 있다.The solder paste may contain Sn and other metals. In one embodiment, Sn may be contained in an amount of 50% or more based on the total weight of the solder paste. In another embodiment, Sn may be contained in an amount of 60% or more, and more preferably 90% or more, based on the total weight of the solder paste.

본 발명의 또 다른 태양에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하고, 각각 활성층 및 제2 도전형 반도체층을 포함하는 복수의 메사들; 상기 메사들 상에 각각 위치하는 반사 전극 구조체; 상기 반사 전극 구조체들 상에 각각 위치하는 확산 방지 보강층; 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 전극 패드; 및 상기 확산 방지 보강층에 전기적으로 접속된 제2 전극 패드를 포함한다. According to another aspect of the present invention, there is provided a light emitting diode including: a first conductive semiconductor layer; A plurality of mesas located on the first conductive type semiconductor layer and each including an active layer and a second conductive type semiconductor layer; A reflective electrode structure positioned on the mesas, respectively; A diffusion preventive reinforcement layer disposed on each of the reflective electrode structures; A first electrode pad electrically connected to the first conductivity type semiconductor layer; And a second electrode pad electrically connected to the diffusion prevention reinforcing layer.

한편, 발광 다이오드 모듈은 인쇄회로보드; 및 상기 인쇄회로보드 상에 접착된 상기 발광 다이오드를 포함한다. 여기서, 상기 발광 다이오드의 제1 전극 패드 및 상기 제2 전극 패드가 각각 솔더 페이스트를 통해 상기 인쇄회로보드 상의 대응 패드들에 접착된다.Meanwhile, the light emitting diode module includes a printed circuit board; And the light emitting diode bonded on the printed circuit board. Here, the first electrode pad and the second electrode pad of the light emitting diode are respectively bonded to corresponding pads on the printed circuit board through solder paste.

상기 발광 다이오드는, 상기 복수의 메사들 및 상기 제1 도전형 반도체층을 덮되, 상기 각각의 메사 상부 영역 내에 위치하고 상기 반사 전극 구조체들을 노출시키는 개구부들을 가지며, 상기 제1 도전형 반도체층에 오믹콘택하고 상기 복수의 메사들로부터 절연된 전류 분산층을 더 포함할 수 있다. 상기 제1 전극 패드는 상기 전류 분산층에 전기적으로 접속된다.Wherein the light emitting diode has openings for covering the plurality of mesas and the first conductivity type semiconductor layer and located in the respective mesa upper regions and exposing the reflective electrode structures, And a current spreading layer insulated from the plurality of mesas. The first electrode pad is electrically connected to the current dispersion layer.

한편, 상기 확산 방지 보강층은 상기 전류 분산층과 동일 재료로 형성될 수 있다. 따라서, 상기 확산 방지 보강층은 상기 전류 분산층과 동일 공정을 통해 함께 형성될 수 있다.The diffusion preventing reinforcing layer may be formed of the same material as the current spreading layer. Therefore, the diffusion preventive reinforcement layer may be formed together with the current dispersion layer through the same process.

상기 전류 분산층은 Cr, Al, Ni, Ti, Au를 포함할 수 있다.The current-spreading layer may include Cr, Al, Ni, Ti, and Au.

또한, 상기 솔더 페이스트는, 납 함유 솔더 합금, 예컨대 Sn-Pb 또는 Sn-Pb-Ag계, 또는 무납 솔더 합금, 예컨대 Sn-Ag계 합금, Sn-Bi계 합금, Sn-Zn계 합금, Sn-Sb계 또는 Sn-Ag-Cu 합금을 포함할 수 있다.The solder paste may be a lead-containing solder alloy such as Sn-Pb or Sn-Pb-Ag or a lead-free solder alloy such as Sn-Ag alloy, Sn-Bi alloy, Sn- Sb-based or Sn-Ag-Cu alloy.

상기 솔더 페이스트는 전체 금속 중량에 대해 Sn을 50% 이상, 60% 이상, 또는 90% 이상 함유할 수 있다.The solder paste may contain Sn in an amount of at least 50%, at least 60%, or at least 90% of the total metal weight.

본 발명의 또 다른 태양에 따른 발광 다이오드 제조 방법은, 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 형성하고, 상기 제2 도전형 반도체층 및 활성층을 패터닝하여 상기 제1 도전형 반도체층 상에 복수의 메사들을 형성함과 아울러 상기 복수의 메사들 상에 각각 오믹 콘택하는 반사 전극 구조체들을 형성하고, 상기 복수의 메사들 및 상기 제1 도전형 반도체층을 덮되, 상기 각각의 메사 상부 영역 내에 위치하고 상기 반사 전극들을 노출시키는 개구부들을 가지며, 상기 제1 도전형 반도체층에 오믹콘택하고 상기 복수의 메사들로부터 절연된 전류 분산층을 형성하고, 상기 전류 분산층에 전기적으로 접속하는 제1 전극 패드 및 상기 반사 전극 구조체들에 전기적으로 접속하는 제2 전극 패드를 형성하는 것을 포함한다. According to another aspect of the present invention, there is provided a method of manufacturing a light emitting diode, including: forming a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on a substrate; patterning the second conductive semiconductor layer and the active layer, A plurality of mesas are formed on the first conductivity type semiconductor layer and reflection electrode structures are formed on the plurality of mesas to make ohmic contact therewith, and the plurality of mesas and the first conductivity type semiconductor layer are covered, Forming a current spreading layer having ohmic contact with the first conductivity type semiconductor layer and insulated from the plurality of mesas, the first current spreading layer having openings that are located in respective upper portions of the mesa and expose the reflective electrodes; And a second electrode pad electrically connected to the reflective electrode structures.

몇몇 실시예들에 있어서, 상기 제1 전극 패드 및 상기 제2 전극 패드는 각각 솔더 방지층 및 산화 방지층을 포함한다. 상기 솔더 방지층은, Cr, Ti, Ni, Mo, TiW 및 W으로 이루어진 군에서 선택된 적어도 하나의 금속층을 포함할 수 있으며, 상기 산화방지층은 Au, Ag 또는 유기물층을 포함할 수 있다.In some embodiments, the first electrode pad and the second electrode pad each include a solder prevention layer and an oxidation prevention layer. The anti-solder layer may include at least one metal layer selected from the group consisting of Cr, Ti, Ni, Mo, TiW and W, and the anti-oxidation layer may include Au, Ag or an organic material layer.

나아가, 상기 발광 다이오드 제조 방법은, 상기 반사 전극 구조체 상에 확산 방지 보강층을 형성하는 것을 더 포함할 수 있다.Further, the method of manufacturing the light emitting diode may further include forming a diffusion prevention layer on the reflective electrode structure.

상기 확산 방지 보강층은 상기 전류 분산층과 함께 형성될 수 있으며, 상기 제2 전극 패드는 상기 확산 방지 보강층에 접속할 수 있다.The diffusion preventing reinforcing layer may be formed together with the current spreading layer, and the second electrode pad may be connected to the diffusion preventing reinforcing layer.

또한, 상기 발광 다이오드 제조 방법은, 상기 전류 분산층을 형성하기 전에, 상기 복수의 메사들 및 상기 제1 도전형 반도체층을 덮되, 상기 제1 도전형 반도체층을 노출시키는 개구부들 및 상기 각각의 메사 영역 상부에 위치하고 상기 반사 전극들을 노출시키는 개구부들을 갖는 하부 절연층을 형성하는 것을 더 포함할 수 있다.The method of manufacturing the light emitting diode may further include forming a plurality of mesa and the first conductivity type semiconductor layer, covering the mesa and the first conductivity type semiconductor layer, before forming the current dispersion layer, And forming a lower insulating layer located above the mesa region and having openings exposing the reflective electrodes.

나아가, 상기 발광 다이오드 제조 방법은, 상기 전류 분산층 상에 상부 절연층을 형성하는 것을 더 포함할 수 있다. 상기 상부 절연층은 상기 반사 전극들을 노출시키는 개구부들을 갖되, 상기 전류 분산층의 개구부들의 측벽을 덮을 수 있다.Further, the light emitting diode manufacturing method may further include forming an upper insulating layer on the current spreading layer. The upper insulating layer may have openings for exposing the reflective electrodes, and may cover the sidewalls of the openings of the current spreading layer.

한편, 상기 하부 절연층은 실리콘 산화막을 포함하고, 상기 상부 절연층은 실리콘 질화막을 포함할 수 있다.The lower insulating layer may include a silicon oxide layer, and the upper insulating layer may include a silicon nitride layer.

상기 제1 전극 패드 및 제2 전극 패드가 형성된 후, 상기 기판은 그라인딩 및/또는 래핑공정을 통해 부분적으로 제거되어 얇아질 수 있다. 그 후, 상기 기판이 분할되어 서로 분리된 개별 칩들이 완성된다. 이어서, 상기 발광 다이오드 칩들 상에 파장변환기가 코팅될 수 있으며, 상기 파장변환기를 갖는 발광 다이오드가 솔더 페이스트를 통해 인쇄회로보드에 실장되어 발광 다이오드 모듈이 제작될 수 있다.After the first electrode pad and the second electrode pad are formed, the substrate may be partially removed and thinned by a grinding and / or lapping process. Then, the substrate is divided to complete individual chips separated from each other. A wavelength converter may be coated on the light emitting diode chips, and the light emitting diode having the wavelength converter may be mounted on the printed circuit board through the solder paste to fabricate the light emitting diode module.

상기 파장변환기는 형광체를 함유하는 수지를 코팅하고 경화시켜 형성될 수 있으며, 또는 에어로졸을 이용하여 형광체 분말을 발광 다이오드 칩 상에 분사함으로써 형성될 수 있다.The wavelength converter may be formed by coating and curing a resin containing a phosphor, or may be formed by spraying a phosphor powder onto an LED chip using an aerosol.

본 발명의 실시예들에 따르면, 솔더 페이스트 내의 금속 원소의 확산을 방지할 수 있는 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈이 제공될 수 있다. 나아가, 전류 분산 성능이 개선된 발광 다이오드, 특히 플립칩형 발광 다이오드가 제공될 수 있다. 또한, 전류 분산층을 이용하여 발광 다이오드의 반사율을 개선할 수 있으며, 따라서 광 추출 효율이 향상된 발광 다이오드가 제공될 수 있다. 나아가, 복수의 메사 구조를 간단하게 함으로써 발광 다이오드 제조 공정을 단순화할 수 있다. 한편, 솔더 페이스트는 플립칩형 발광 다이오드의 전극 패드들의 상면을 덮음과 아울러 그 측면의 적어도 일부를 덮을 수 있다. 나아가, 상기 솔더 페이스트는 상기 전극 패드들에 인접한 상기 발광 다이오드의 하부면에 접촉할 수 있으며, 이에 따라, 발광 다이오드에서 생성된 열을 솔더 페이스트를 통해 방출할 수 있다. 또한, 상기 솔더 페이스트는 상기 발광 다이오드의 측면의 일부를 덮을 수 있으며, 따라서, 발광 다이오드의 측면으로 방출되는 광을 솔더 페이스트를 이용하여 반사시킴으로써 광 효율을 향상시킬 수 있다.According to embodiments of the present invention, it is possible to provide a light emitting diode and a light emitting diode module having the same that can prevent diffusion of a metal element in the solder paste. Furthermore, a light emitting diode having improved current dispersion performance, particularly a flip chip type light emitting diode, can be provided. Further, the reflectance of the light emitting diode can be improved by using the current dispersion layer, and therefore, the light emitting diode with improved light extraction efficiency can be provided. Furthermore, by simplifying the plurality of mesa structures, the manufacturing process of the light emitting diode can be simplified. On the other hand, the solder paste can cover the upper surface of the electrode pads of the flip chip type light emitting diode and cover at least a part of the side surface thereof. Further, the solder paste may contact the lower surface of the light emitting diode adjacent to the electrode pads, thereby releasing heat generated from the light emitting diode through the solder paste. In addition, the solder paste may cover a part of the side surface of the light emitting diode. Accordingly, the light efficiency may be improved by reflecting the light emitted to the side surface of the light emitting diode using solder paste.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드 모듈을 설명하기 위한 개략적인 단면도이다.
도 2 내지 도 11은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 도 2 내지 도 10의 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도를 나타낸다.
도 12 내지 도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도를 나타낸다.
도 15 내지 도 17은 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도를 나타낸다.
도 19는 본 발명의 일 실시예에 따라 제조된 발광 다이오드 모듈의 SEM 단면도를 나타낸다.1 is a schematic cross-sectional view illustrating a light emitting diode module according to an embodiment of the present invention.
2 to 11 are views for explaining a method of manufacturing a light emitting diode according to an embodiment of the present invention. In each of FIGS. 2 to 10, (a) is a plan view and (b) Fig.
FIGS. 12 to 14 are views for explaining a method of fabricating a light emitting diode according to another embodiment of the present invention, in which (a) is a plan view and (b) is a sectional view taken along the cutting line AA.
FIGS. 15 to 17 are views for explaining a method of manufacturing a light emitting diode according to still another embodiment of the present invention, wherein (a) is a plan view and (b) is a sectional view taken along the cutting line AA.
19 is a SEM sectional view of a light emitting diode module manufactured according to an embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드 모듈을 설명하기 위한 개략적인 단면도이다.1 is a schematic cross-sectional view illustrating a light emitting diode module according to an embodiment of the present invention.

도 1을 참조하면, 발광 다이오드 모듈은 패드들(53a, 53b)을 갖는 인쇄회로보드(51) 및 솔더 페이스트(55)를 통해 인쇄회로보드(51)에 접착된 발광 다이오드(100)를 포함한다. 발광 다이오드(100)는 제1 도전형 반도체층(23), 메사(M), 제1 전극 전극 패드(43a) 및 제2 전극 전극 패드(43b)를 포함한다. 또한, 상기 발광 다이오드(100)는 그 하부면에 상부 절연층(41)을 포함할 수 있다. 상기 메사(M)는 활성층(도시하지 않음) 및 제2 도전형 반도체층(도시하지 않음)을 포함한다. 나아가, 발광 다이오드는 기판(21) 및 파장변환기(45)를 포함할 수 있다.1, the light emitting diode module includes a printed circuit board 51 having pads 53a and 53b and a light emitting diode 100 bonded to the printed circuit board 51 through a solder paste 55 . The light emitting diode 100 includes a first conductive semiconductor layer 23, a mesa M, a first electrode pad 43a, and a second electrode pad 43b. In addition, the light emitting diode 100 may include an upper insulating layer 41 on a lower surface thereof. The mesa M includes an active layer (not shown) and a second conductive type semiconductor layer (not shown). Further, the light emitting diode may include a substrate 21 and a wavelength converter 45.

인쇄회로보드는 인쇄회로가 형성된 기판으로서, 발광 다이오드 모듈을 제공하기 위한 기판이면 특별히 한정되지 않는다.The printed circuit board is a substrate on which a printed circuit is formed, and is not particularly limited as long as it is a substrate for providing the light emitting diode module.

한편, 종래에는 리드 프레임이나 리드 전극들이 형성된 인쇄회로기판에 발광 다이오드 칩이 실장되고, 이러한 발광 다이오드 칩이 실장된 패키지가 인쇄회로보드 상에 실장되어 왔다. 그러나, 본 실시예에서는 발광 다이오드 칩 상에 형성된 제1 및 제2 전극 패드들(43a, 43b)이 직접 솔더 페이스트를 통해 인쇄회로보드(51) 상에 실장되어 있다.Conventionally, a light emitting diode chip is mounted on a printed circuit board on which a lead frame or lead electrodes are formed, and a package on which such a light emitting diode chip is mounted has been mounted on a printed circuit board. However, in this embodiment, the first and second electrode pads 43a and 43b formed on the light emitting diode chip are directly mounted on the printed circuit board 51 through the solder paste.

발광 다이오드는 플립칩 형태로 뒤집어져서 인쇄회로보드 상에 실장되며, 기판(21)의 하면, 즉 메사(M) 반대편의 기판 면은 파장변환기(45)로 덮인다. 파장변환기(45)는 기판(21)의 하면뿐만 아니라 기판(21)의 측면을 덮을 수 있다. 여기서, 기판(21)은 질화갈륨계 반도체층을 성장시키기 위한 성장 기판일 수 있으며, 예컨대 패터닝된 사파이어 기판(PSS)일 수 있다. 또한, 제1 도전형 반도체층(23) 상에 복수의 메사들(M)이 서로 이격되어 위치할 수 있다.The light emitting diode is inverted into a flip chip form and mounted on a printed circuit board, and the lower surface of the substrate 21, that is, the substrate surface opposite to the mesa M, is covered with a wavelength converter 45. The wavelength converter 45 may cover not only the lower surface of the substrate 21 but also the side surface of the substrate 21. [ Here, the substrate 21 may be a growth substrate for growing a gallium nitride based semiconductor layer, for example, a patterned sapphire substrate (PSS). In addition, a plurality of mesas M may be disposed on the first conductivity type semiconductor layer 23 so as to be spaced apart from each other.

솔더 페이스트들(55)은 제1 전극 패드(43a) 및 제2 전극 패드(43b)를 각각 인쇄회로 보드 상의 패드들(53a, 53b)에 접착시킨다. 솔더 페이스트들(55)은 제1 전극 패드(43a) 및 제2 전극 패드(43b)의 하면을 덮을 수 있으며, 도시한 바와 같이, 제1 및 제2 전극 패드들(43a, 43b)의 측면의 적어도 일부를 덮을 수 있다. 또한, 상기 솔더 페이스트들(55)은 발광 다이오드(100)의 하부면에 위치하는 상부 절연층(41)에 접촉할 수 있다. 솔더 페이스트들(55)이 직접 발광 다이오드(100)의 하부면에 접촉함으로써 발광 다이오드(100)로부터 솔더 페이스트들(55)을 통해 열을 쉽게 방출할 수 있다. 더욱이, 상기 솔더 페이스트들(55)은 발광 다이오드(100)의 측면의 일부를 덮을 수 있다. 상기 솔더 페이스트들(55)은 기판(21)의 측면 일부를 덮을 수도 있다. 이에 따라, 상기 솔더 페이스트들(55)을 이용하여 발광 다이오드(100)의 측면으로 방출되는 광을 반사시킬 수 있으며, 따라서 발광 다이오드(100)에서 방출되는 광 효율을 향상시킬 수 있다.The solder pastes 55 bond the first electrode pad 43a and the second electrode pad 43b to the pads 53a and 53b on the printed circuit board, respectively. The solder pastes 55 may cover the lower surfaces of the first electrode pads 43a and the second electrode pads 43b and may be formed on the side surfaces of the first and second electrode pads 43a and 43b, At least a part thereof can be covered. The solder pastes 55 may be in contact with the upper insulating layer 41 located on the lower surface of the light emitting diode 100. The solder paste 55 directly contacts the lower surface of the light emitting diode 100 to easily discharge heat from the light emitting diode 100 through the solder pastes 55. [ Moreover, the solder pastes 55 may cover a part of the side surface of the light emitting diode 100. The solder pastes 55 may cover a part of the side surface of the substrate 21. [ Accordingly, the light emitted to the side surface of the LED 100 can be reflected by using the solder pastes 55, and thus the efficiency of light emitted from the LED 100 can be improved.

본 명세서에서, 용어 "솔더 페이스트"는, 구조를 설명하는 경우, 금속 분말, 플럭스 및 유기물의 혼합물인 페이스트를 이용하여 형성된 최종 접착층을 의미한다. 다만, 발광 다이오드 모듈의 제조 방법을 설명하는 경우, "솔더 페이스트"가 금속 분말, 플럭스 및 유기물의 혼합물인 페이스트를 의미하는 것으로 사용될 수 있다.As used herein, the term "solder paste " refers to the final adhesive layer formed using a paste that is a mixture of metal powder, flux, and organic material when describing the structure. However, in the case of describing the manufacturing method of the light emitting diode module, "solder paste" can be used as a paste which is a mixture of metal powder, flux and organic material.

최종 접착층으로서의 솔더 페이스트(55)는 Sn과 다른 금속을 함유한다. Sn의 함량은 솔더 페이스트 내 전체 금속 중량에 대해 50% 이상이다. 다른 실시예에 있어서, Sn의 함량은 솔더 페이스트 내 전체 금속 중량에 대해 60% 이상이다. 또 다른 실시예에 있어서, Sn의 함량은 솔더 페이스트 내 전체 금속 중량에 대해 90% 이상이다.The solder paste 55 as the final adhesive layer contains Sn and other metals. The content of Sn is 50% or more with respect to the total metal weight in the solder paste. In another embodiment, the Sn content is at least 60% of the total metal weight in the solder paste. In yet another embodiment, the Sn content is greater than 90% of the total metal weight in the solder paste.

솔더 페이스트(55)는 예컨대, Sn/Pb를 예컨대 63중량%/37중량% 함유할 수 있으며, 또는 Sn/Pb/Ag를 62중량%/36중량%/2중량% 함유할 수 있다. 솔더 페이스트(55)는 또한, 납을 함유하지 않는 무납 얼로이일 수 있다. 예를 들어, 솔더 페이스트(55)는 Sn/Ag를 96.5중량%/3.5중량% 함유할 수 있다. 또한, 솔더 페이스트(55)는, Sn/Ag/Cu를 96.5중량%/3중량%/0.5중량%, 95.8중량%/3.5중량%/0.7중량%, 95.5중량%/3.8중량%/0.7중량%, 95.5중량%/3.9중량%/0.6중량%, 또는 95.5중량%/4.0중량%/0.5중량% 함유할 수 있다. 또 다른 실시예에 있어서, 솔더 페이스트(55)는 Sn과 Sb를 함유하며, Sn/Sb를 95중량%/5중량% 함유할 수 있다.The solder paste 55 may contain, for example, 63 wt% / 37 wt% of Sn / Pb or 62 wt% / 36 wt% / 2 wt% of Sn / Pb / Ag. The solder paste 55 may also be a lead-free, non-leaded alloy. For example, the solder paste 55 may contain Sn / Ag at 96.5 wt% / 3.5 wt%. In addition, the solder paste 55 is composed of 96.5 wt% / 3 wt% / 0.5 wt%, 95.8 wt% / 3.5 wt% / 0.7 wt%, 95.5 wt% / 3.8 wt% / 0.7 wt% of Sn / , 95.5 weight% / 3.9 weight% / 0.6 weight%, or 95.5 weight% / 4.0 weight% / 0.5 weight%. In another embodiment, the solder paste 55 contains Sn and Sb, and may contain Sn / Sb at 95 wt% / 5 wt%.

도 1은 설명의 편의를 위해 개략적으로 도시된 것이며, 후술하는 발광 다이오드 제조 방법을 통해 발광 다이오드의 구조 및 각 구성요소들이 더욱 명확하게 이해될 것이다.FIG. 1 is schematically shown for convenience of explanation, and the structure of the light emitting diode and the respective components will be more clearly understood through the light emitting diode manufacturing method described later.

도 2 내지 도 11은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 도 2 내지 도 10의 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도를 나타낸다.2 to 11 are views for explaining a method of manufacturing a light emitting diode according to an embodiment of the present invention. In each of FIGS. 2 to 10, (a) is a plan view and (b) Fig.

우선, 도 2을 참조하면, 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)이 성장된다. 상기 기판(100)은 질화가륨계 반도체층을 성장시킬 수 있는 기판으로서, 예컨대 사파이어 기판, 탄화실리콘 기판, 질화갈륨(GaN) 기판, 스피넬 기판 등일 수 있다. 특히, 상기 기판은 패터닝된 기판일 수 있다.2, a first conductivity type semiconductor layer 23, an active layer 25, and a second conductivity type semiconductor layer 27 are grown on a substrate 21. The substrate 100 may be a sapphire substrate, a silicon carbide substrate, a gallium nitride (GaN) substrate, a spinel substrate, or the like as a substrate on which the gallium nitride semiconductor layer can be grown. In particular, the substrate may be a patterned substrate.

제1 도전형 반도체층은 예컨대 n형 질화갈륨계층을 포함하고, 제2 도전형 반도체층(27)은 p형 질화갈륨계층을 포함할 수 있다. 또한, 활성층(25)은 단일양자우물 구조 또는 다중양자우물 구조일 수 있으며, 우물층과 장벽층을 포함할 수 있다. 또한, 우물층은 요구되는 광의 파장에 따라 그 조성원소가 선택될 수 있으며, 예컨대 InGaN을 포함할 수 있다.The first conductivity type semiconductor layer may include, for example, an n-type gallium nitride layer, and the second conductivity type semiconductor layer 27 may include a p-type gallium nitride layer. In addition, the active layer 25 may be a single quantum well structure or a multiple quantum well structure, and may include a well layer and a barrier layer. Further, the well layer may be selected from its compositional elements depending on the wavelength of the required light, and may include, for example, InGaN.

한편, 제2 도전형 반도체층(27) 상에 예비 절연층(29)이 형성될 수 있다. 예비 절연층(29)은 예컨대 화학기상증착 기술을 이용하여 SiO2로 형성될 수 있다.On the other hand, a preliminary insulating layer 29 may be formed on the second conductive type semiconductor layer 27. The preliminary insulating layer 29 may be formed of SiO 2 using, for example, a chemical vapor deposition technique.

이어서, 포토레지스트 패턴(30)이 형성된다. 포토레지스트 패턴(30)은 반사전극 구조체를 형성하기 위한 개구부들(30a)을 갖도록 패터닝된다. 상기 개구부들(30a)은 입구의 폭보다 바닥부의 폭이 넓도록 형성된다. 네거티브 타입의 포토레지스트를 사용함으로써 위와 같은 형상의 개구부들(30a)을 갖는 포토레지스트 패턴(30)을 용이하게 형성할 수 있다.Then, a photoresist pattern 30 is formed. The photoresist pattern 30 is patterned to have openings 30a for forming a reflective electrode structure. The openings 30a are formed so that the width of the bottom portion is larger than the width of the inlet. By using the negative type photoresist, the photoresist pattern 30 having the openings 30a having the above-described shape can be easily formed.

도 3을 참조하면, 포토레지스트 패턴(30)을 식각마스크로 사용하여 예비 산화층(29)을 식각한다. 예비 산화층(29)은 습식 식각 기술을 이용하여 식각될 수 있다. 이에 따라, 포토레지스트 패턴(30)의 개구부들(30a) 내의 예비 산화층(29)이 식각되어 제2 도전형 반도체층(27)을 노출시키는 예비 산화층(29)의 개구부들(29a)이 형성된다. 개구부들(29a)은 대체로 포토레지스트 패턴(30)의 개구부들(30a)의 바닥부 면적과 유사하거나 그보다 넓은 면적을 갖는다.Referring to FIG. 3, the pre-oxidized layer 29 is etched using the photoresist pattern 30 as an etch mask. The pre-oxide layer 29 may be etched using a wet etching technique. The pre-oxidized layer 29 in the openings 30a of the photoresist pattern 30 is etched to form openings 29a of the pre-oxidized layer 29 that expose the second conductivity type semiconductor layer 27 . The openings 29a generally have an area similar to or larger than the bottom area of the openings 30a of the photoresist pattern 30.

도 4를 참조하면, 이어서, 리프트 오프 기술을 이용하여 반사 전극 구조체(35)가 형성된다. 반사 전극 구조체(35)는 반사 금속부(31), 캐핑 금속부(32) 및 산화 방지 금속부(33)를 포함할 수 있다. 반사 금속부(31)는 반사층을 포함하며, 상기 캐핑 금속부(32)와의 사이에 응력 완화층을 포함할 수 있다. 응력 완환층은 반사 금속부(31)와 캐핑 금속부(32)의 열팽창 계수 차이에 의한 응력을 완화한다. Referring to Fig. 4, a reflective electrode structure 35 is then formed using a lift-off technique. The reflective electrode structure 35 may include a reflective metal portion 31, a capping metal portion 32, and an anti-oxidation metal portion 33. The reflective metal portion 31 includes a reflective layer and may include a stress relief layer between the reflective metal portion 31 and the capping metal portion 32. The stress relieving layer relaxes the stress due to the difference in thermal expansion coefficient between the reflective metal portion 31 and the capping metal portion 32.

반사 금속부(31)는, 예컨대, Ni/Ag/Ni/Au로 형성될 수 있으며, 전체 두께가 약 1600Å일 수 있다. 반사 금속부(31)는 도시한 바와 같이 측면이 경사지게, 즉, 바닥부가 상대적으로 더 넓은 형상을 갖도록 형성된다. 이러한 반사 금속부(31)는 전자-빔 증발법을 이용하여 형성될 수 있다.The reflective metal portion 31 may be formed of Ni / Ag / Ni / Au, for example, and may have a total thickness of about 1600 ANGSTROM. The reflecting metal portion 31 is formed such that the side surface is inclined, that is, the bottom portion has a relatively wider shape as shown in the figure. The reflective metal portion 31 may be formed using an electron-beam evaporation method.

한편, 캐핑 금속부(32)는 반사 금속부(31)의 상면 및 측면을 덮어 반사 금속부(31)를 보호한다. 캐핑 금속부(32)는 스퍼터링 기술을 이용하여 또는 기판(21)을 기울여서 회전시키며 진공증착하는 전자-빔 증발법(예컨대, planetary e-beam evaporation)을 이용하여 형성될 수 있다. 캐핑 금속부(32)는 Ni, Pt, Ti, 또는 Cr을 포함할 수 있으며, 예컨대 약 5쌍의 Ni/Pt 또는 약 5쌍의 Ni/Ti를 증착하여 형성될 수 있다. 이와 달리, 상기 캐핑 금속부(32)는 TiW, W, 또는 Mo을 포함할 수 있다.On the other hand, the capping metal portion 32 covers the upper surface and the side surface of the reflective metal portion 31 to protect the reflective metal portion 31. The capping metal portion 32 may be formed using sputtering techniques or by using an electron-beam evaporation method (e. G., Planetary e-beam evaporation) in which the substrate 21 is tilted and rotated and vacuum deposited. The capping metal portion 32 may comprise Ni, Pt, Ti, or Cr and may be formed, for example, by depositing about 5 pairs of Ni / Pt or about 5 pairs of Ni / Ti. Alternatively, the capping metal portion 32 may comprise TiW, W, or Mo.

응력 완화층은 반사층과 캐핑 금속부(32)의 금속 물질에 따라 다양하게 선택될 수 있다. 예컨대, 상기 반사층이 Al 또는 Al합금이고, 캐핑 금속부(32)가 W, TiW 또는 Mo을 포함하는 경우, 응력 완화층은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층일 수 있다. 또한, 반사층(142)이 Al 또는 Al합금이고, 캐핑 금속부(32)가 Cr, Pt, Rh, Pd 또는 Ni인 경우, 응력 완화층은 Ag 또는 Cu의 단일층이거나, Ni, Au, Cu 또는 Ag의 복합층일 수 있다.The stress relieving layer may be variously selected depending on the metal material of the reflective layer and the capping metal portion 32. [ For example, when the reflective layer is Al or Al alloy and the capping metal portion 32 comprises W, TiW or Mo, the stress relieving layer may be a single layer of Ag, Cu, Ni, Pt, Ti, Rh, Or a composite layer of Cu, Ni, Pt, Ti, Rh, Pd or Au. When the reflective layer 142 is Al or an Al alloy and the capping metal portion 32 is Cr, Pt, Rh, Pd or Ni, the stress relieving layer may be a single layer of Ag or Cu, Ag.

또한, 반사층이 Ag 또는 Ag합금이고, 캐핑 금속부(32)가 W, TiW 또는 Mo을 포함하는 경우, 응력 완화층은 Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd, Cr 또는 Au의 복합층일 수 있다. 또한, 반사층이 Ag 또는 Ag합금이고, 캐핑 금속부(32)가 Cr 또는 Ni인 경우, 응력 완화층은 Cu, Cr, Rh, Pd, TiW, Ti의 단일층이거나, Ni, Au 또는 Cu의 복합층일 수 있다.The stress relieving layer may be a single layer of Cu, Ni, Pt, Ti, Rh, Pd or Cr, or may be a single layer of Cu , Ni, Pt, Ti, Rh, Pd, Cr, or Au. When the reflective layer is Ag or Ag alloy and the capping metal portion 32 is Cr or Ni, the stress relieving layer may be a single layer of Cu, Cr, Rh, Pd, TiW or Ti, or a composite of Ni, Layer.

또한, 산화 방지 금속부(33)는 캐핑 금속부(32)의 산화를 방지하기 위해 Au를 포함하며, 예컨대 Au/Ni 또는 Au/Ti로 형성될 수 있다. Ti는 SiO2와 같은 산화층의 접착력이 양호하므로 선호된다. 산화 방지 금속부(33) 또한 스퍼터링 또는 기판(21)을 기울여서 회전시키며 진공증착하는 전자-빔 증발법(예컨대, planetary e-beam evaporation)을 이용하여 형성될 수 있다.Further, the anti-oxidation metal portion 33 includes Au to prevent oxidation of the capping metal portion 32, and may be formed of Au / Ni or Au / Ti, for example. Ti is preferred because the adhesion of the oxide layer such as SiO 2 is good. The anti-oxidation metal part 33 may also be formed using sputtering or an electron-beam evaporation method (e. G., Planetary e-beam evaporation) in which the substrate 21 is tilted and rotated and vacuum deposited.

상기 반사 금속 구조체(35)가 증착된 후, 포토레지스트 패턴(30)이 제거됨으로써 도 4에 도시한 바와 같이 제2 도전형 반도체층(27) 상에 반사 금속 구조체(35)가 남게 된다.After the reflective metal structure 35 is deposited, the photoresist pattern 30 is removed to leave the reflective metal structure 35 on the second conductive type semiconductor layer 27 as shown in FIG.

도 5를 참조하면, 상기 제1 도전형 반도체층(21) 상에 서로 이격된 복수의 메사들(M)이 형성된다. 복수의 메사들(M)은 각각 활성층(25) 및 제2 도전형 반도체층(27)을 포함한다. 활성층(25)이 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 위치한다. 한편, 상기 복수의 메사들(M) 상에는 각각 반사 전극 구조체들(35)이 위치한다.Referring to FIG. 5, a plurality of mesas M spaced from each other are formed on the first conductive semiconductor layer 21. The plurality of mesas M each include an active layer 25 and a second conductivity type semiconductor layer 27. The active layer 25 is located between the first conductivity type semiconductor layer 23 and the second conductivity type semiconductor layer 27. [ On the other hand, the reflective electrode structures 35 are positioned on the plurality of mesas M, respectively.

상기 복수의 메사(M)들은 제1 도전형 반도체층(23)이 노출되도록 제2 도전형 반도체층(27) 및 활성층(25)을 패터닝함으로써 형성될 수 있다. 상기 복수의 메사들(M)의 측면은 포토레지스트 리플로우와 같은 기술을 사용함으로써 경사지게 형성될 수 있다. 메사(M) 측면의 경사진 프로파일은 활성층(25)에서 생성된 광의 추출 효율을 향상시킨다.The plurality of mesas M may be formed by patterning the second conductivity type semiconductor layer 27 and the active layer 25 so that the first conductivity type semiconductor layer 23 is exposed. The sides of the plurality of mesas M may be formed obliquely by using a technique such as photoresist reflow. The inclined profile of the mesa (M) side improves the extraction efficiency of the light generated in the active layer 25.

복수의 메사들(M)은 도시한 바와 같이 일측 방향으로 서로 평행하게 연장하는 기다란 형상을 가질 수 있다. 이러한 형상은 기판(21) 상에서 복수의 칩 영역에 동일한 형상의 복수의 메사들(M)을 형성하는 것을 단순화시킨다.The plurality of mesas M may have an elongated shape extending parallel to each other in one direction as shown. This shape simplifies the formation of a plurality of mesas M of the same shape in a plurality of chip areas on the substrate 21. [

한편, 상기 반사 전극 구조체들(35)은 메사(M)의 상면을 대부분 덮으며, 메사(M)의 평면 형상과 대체로 동일한 형상을 갖는다.The reflective electrode structures 35 substantially cover the upper surface of the mesa M and have substantially the same shape as the planar shape of the mesa M. [

상기 제2 도전형 반도체층(27) 및 활성층(25)을 식각하는 동안, 그 위에 잔존하는 예비 산화층(29) 또한 부분적으로 식각되어 제거된다. 한편, 각 메사들(M) 상에사 반사 전극 구조체(35)의 가장자리 근처에 예비 산화층(29)이 잔류할 수 있으나, 이 예비 산화층(29)은 습식 식각 공정 등을 통해 제거될 수도 있다. 또는, 메사들(M)을 형성하기 전에 예비 산화층(29)이 미리 제거될 수도 있다.During the etching of the second conductive type semiconductor layer 27 and the active layer 25, the pre-oxidized layer 29 remaining thereon is also partially etched and removed. On the other hand, the pre-oxidized layer 29 may remain on the mesa M near the edge of the reflective electrode structure 35, but the pre-oxidized layer 29 may be removed through a wet etching process or the like. Alternatively, the pre-oxidized layer 29 may be removed before forming the mesas M.

도 6을 참조하면, 상기 복수의 메사들(M)이 형성된 후, 칩 단위로 발광 다이오드 영역들을 분리하도록 제1 도전형 반도체층(23)이 식각될 수 있다. 이에 따라, 제1 도전형 반도체층(23)의 가장자리 근처에서 기판(21) 상면이 노출된다.Referring to FIG. 6, after the plurality of mesas M are formed, the first conductive semiconductor layer 23 may be etched to separate light emitting diode regions on a chip-by-chip basis. Thus, the upper surface of the substrate 21 is exposed near the edge of the first conductivity type semiconductor layer 23.

상기 복수의 메사들(M)은 도 6에 도시한 바와 같이 제1 도전형 반도체층(23)의 상부 영역 내부에 한정되어 위치하도록 형성될 수 있다. 즉, 복수의 메사들(M)이 제1 도전형 반도체층(23)의 상부 영역 상에 아일랜드 형태로 위치할 수 있다. 이와 달리, 일측방향으로 연장하는 메사들(M)은 상기 제1 도전형 반도체층(23)의 상부 가장자리에 도달하도록 형성될 수 있다. 즉, 복수의 메사들(M) 하부면의 상기 일측방향 가장자리는 제1 도전형 반도체층(23)의 일측방향 가장자리와 일치할 수 있다.The plurality of mesas M may be formed to be confined within the upper region of the first conductivity type semiconductor layer 23 as shown in FIG. That is, a plurality of mesas M may be located on the upper region of the first conductivity type semiconductor layer 23 in an island shape. Alternatively, the mesa M extending in one direction may be formed to reach the upper edge of the first conductive semiconductor layer 23. That is, one edge of the lower surface of the plurality of mesas M may be aligned with one edge of the first conductive semiconductor layer 23.

도 7을 참조하면, 복수의 메사들(M) 및 제1 도전형 반도체층(23)을 덮는 하부 절연층(37)이 형성된다. 하부 절연층(37)은 특정 영역에서 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)에 전기적 접속을 허용하기 위한 개구부들(37a, 37b)을 갖는다. 예컨대, 하부 절연층(37)은 제1 도전형 반도체층(23)을 노출시키는 개구부들(37b)과 반사 전극 구조체들(35)을 노출시키는 개구부들(37a)을 가질 수 있다.Referring to FIG. 7, a lower insulating layer 37 covering the plurality of mesas M and the first conductivity type semiconductor layer 23 is formed. The lower insulating layer 37 has openings 37a and 37b for allowing electrical connection to the first conductivity type semiconductor layer 23 and the second conductivity type semiconductor layer 27 in a specific region. For example, the lower insulating layer 37 may have openings 37b exposing the first conductivity type semiconductor layer 23 and openings 37a exposing the reflective electrode structures 35.

개구부들(37a)은 메사(M) 상부에 한정되어 위치하며, 메사들의 동일 단부 측에 치우쳐 위치한다. 한편, 개구부들(37b)은 메사들(M) 사이의 영역 및 기판(21) 가장자리 근처에 위치할 수 있으며, 메사들(M)을 따라 연장하는 기다란 형상을 가질 수 있다.The openings 37a are located on the upper side of the mesa M and are biased to the same end side of the mesa. On the other hand, the openings 37b may be located near the region between the mesas M and the edge of the substrate 21, and may have an elongated shape extending along the mesa M.

상기 하부 절연층(37)은 화학기상증착(CVD) 등의 기술을 사용하여 SiO2 등의 산화막, SiNx 등의 질화막, MgF2의 절연막으로 형성될 수 있다. 상기 하부 절연층(37)은 예컨대 4000~12000Å의 두께로 형성될 수 있다. 상기 하부 절연층(37)은 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 다중층으로 형성될 수도 있다. 나아가, 하부 절연층(37)은 저굴절 물질층과 고굴절 물질층이 교대로 적층된 분포 브래그 반사기(DBR)로 형성될 수 있다. 예컨대, SiO2/TiO2나 SiO2/Nb2O5 등의 층을 적층함으로써 반사율이 높은 절연 반사층을 형성할 수 있다.The lower insulating layer 37 may be formed of an oxide film such as SiO 2 , a nitride film such as SiNx, or an insulating film of MgF 2 using a technique such as chemical vapor deposition (CVD). The lower insulating layer 37 may have a thickness of 4000 to 12000 ANGSTROM, for example. The lower insulating layer 37 may be formed as a single layer, but is not limited thereto and may be formed in multiple layers. Further, the lower insulating layer 37 may be formed of a distributed Bragg reflector (DBR) in which a low refractive material layer and a high refractive material layer are alternately laminated. For example, an insulating reflection layer having a high reflectance can be formed by laminating layers such as SiO 2 / TiO 2 and SiO 2 / Nb 2 O 5 .

도 8을 참조하면, 상기 하부 절연층(37) 상에 전류 분산층(39)이 형성된다. 상기 전류 분산층(39)은 복수의 메사들(M) 및 제1 도전형 반도체층(23)을 덮는다. 또한, 전류 분산층(39)은 각각의 메사(M) 상부 영역 내에 위치하고 상기 반사 전극 구조체들(35)을 노출시키는 개구부들(39a)을 갖는다. 전류 분산층(39)은 하부 절연층(37)의 개구부들(37b)을 통해 상기 제1 도전형 반도체층(23)에 오믹콘택할 수 있다. 전류 분산층(39)은 하부 절연층(37)에 의해 복수의 메사들(M) 및 반사 전극들(35)로부터 절연된다.Referring to FIG. 8, a current spreading layer 39 is formed on the lower insulating layer 37. The current spreading layer 39 covers the plurality of mesas M and the first conductivity type semiconductor layer 23. In addition, the current-spreading layer 39 has openings 39a that are located in the respective upper regions of the mesa M and expose the reflective electrode structures 35. The current spreading layer 39 can make an ohmic contact with the first conductive semiconductor layer 23 through the openings 37b of the lower insulating layer 37. [ The current spreading layer 39 is insulated from the plurality of mesas M and the reflective electrodes 35 by the lower insulating layer 37.

전류 분산층(39)의 개구부들(39a)은 전류 분산층(39)이 반사 전극 구조체들(35)에 접속하는 것을 방지하도록 각각 하부 절연층(37)의 개구부들(37a)보다 더 넓은 면적을 갖는다. 따라서, 상기 개구부들(39a)의 측벽은 하부 절연층(37) 상에 위치한다.The openings 39a of the current spreading layer 39 are formed to have a larger area than the openings 37a of the lower insulating layer 37 so as to prevent the current spreading layer 39 from being connected to the reflective electrode structures 35, Respectively. Therefore, the sidewalls of the openings 39a are located on the lower insulating layer 37.

상기 전류 분산층(39)은 개구부들(39a)을 제외한 기판(21)의 거의 전 영역 상부에 형성된다. 따라서, 상기 전류 분산층(39)을 통해 전류가 쉽게 분산될 수 있다. 전류 분산층(39)은 Al층과 같은 고반사 금속층을 포함할 수 있으며, 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 고반사 금속층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 상기 전류 분산층(39)은 예컨대, Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다. The current spreading layer 39 is formed on almost the entire region of the substrate 21 except for the openings 39a. Therefore, the current can be easily dispersed through the current dispersion layer 39. The current spreading layer 39 may include a highly reflective metal layer such as an Al layer and the highly reflective metal layer may be formed on an adhesive layer such as Ti, Cr, or Ni. Further, a protective layer of a single layer or a multiple layer structure such as Ni, Cr, Au or the like may be formed on the highly reflective metal layer. The current spreading layer 39 may have a multilayer structure of Cr / Al / Ni / Ti / Ni / Ti / Au / Ti, for example.

도 9를 참조하면, 상기 전류 분산층(39) 상에 상부 절연층(41)이 형성된다. 상부 절연층(41)은 전류 분산층(39)을 노출시키는 개구부(41a)와 함께, 반사 전극 구조체들(35)을 노출시키는 개구부들(41b)을 갖는다. 상기 개구부(41a)는 메사(M)의 길이 방향에 수직한 방향으로 기다란 형상을 가질 수 있으며, 개구부들(41b)에 비해 상대적으로 넓은 면적을 갖는다. 개구부들(41b)은 전류 분산층(39)의 개구부들(39a) 및 하부 절연층(37)의 개구부들(37a)을 통해 노출된 반사 전극 구조체들(35)을 노출시킨다. 개구부들(41b)은 전류 분산층(39)의 개구부들(39a)에 비해 더 좁은 면적을 갖고, 한편, 하부 절연층(37)의 개구부들(37a)보다 넓은 면적을 가질 수 있다. 이에 따라, 상기 전류 분산층(39)의 개구부들(39a)의 측벽들은 상부 절연층(41)에 의해 덮일 수 있다.Referring to FIG. 9, an upper insulating layer 41 is formed on the current spreading layer 39. The upper insulating layer 41 has openings 41b for exposing the reflective electrode structures 35 together with the openings 41a for exposing the current spreading layer 39. [ The opening 41a may have an elongated shape in a direction perpendicular to the longitudinal direction of the mesa M and has a relatively large area as compared with the openings 41b. The openings 41b expose the exposed reflective electrode structures 35 through the openings 39a of the current spreading layer 39 and the openings 37a of the lower insulating layer 37. [ The openings 41b may have a smaller area than the openings 39a of the current spreading layer 39 and may have a larger area than the openings 37a of the lower insulating layer 37. [ Accordingly, the sidewalls of the openings 39a of the current spreading layer 39 may be covered with the upper insulating layer 41.

상기 상부 절연층(41)은 솔더 페이스트의 금속 원소들이 확산되는 것을 방지하도록 실리콘 질화막으로 형성되는 것이 바람직하며, 1㎛ 이상 2㎛ 이하의 두께로 형성될 수 있다. 1㎛ 미만이면, 솔더 페이스트의 금속 원소들의 확산을 방지하기 어렵다.The upper insulating layer 41 may be formed of silicon nitride to prevent metal elements of the solder paste from diffusing. The upper insulating layer 41 may have a thickness of 1 μm or more and 2 μm or less. If it is less than 1 mu m, it is difficult to prevent diffusion of the metal elements of the solder paste.

도 10을 참조하면, 상기 상부 절연층(41) 상에 제1 전극 패드(43a) 및 제2 전극 패드(43b)가 형성된다. 제1 전극 패드(43a)는 상부 절연층(41)의 개구부(41a)를 통해 전류 분산층(39)에 접속하고, 제2 전극 패드(43b)는 상부 절연층(41)의 개구부들(41b)을 통해 반사 전극 구조체들(35)에 접속한다. 상기 제1 전극 패드(43a) 및 제2 전극 패드(43b)는 솔더 페이스트를 통해 발광 다이오드를 인쇄회로보드 등에 실장하기 위해 사용된다. 따라서, 솔더 페이스트에 의해 제1 전극 패드(43a)와 제2 전극 패드(43b)가 단락되는 것을 방지하기 위해, 전극 패드들 사이의 거리(D)는 약 300㎛ 이상인 것이 바람직하다.Referring to FIG. 10, a first electrode pad 43a and a second electrode pad 43b are formed on the upper insulating layer 41. Referring to FIG. The first electrode pad 43a is connected to the current spreading layer 39 through the opening 41a of the upper insulating layer 41 and the second electrode pad 43b is connected to the openings 41b of the upper insulating layer 41 To the reflective electrode structures 35. The first electrode pad 43a and the second electrode pad 43b are used to mount the light emitting diode on the printed circuit board or the like through the solder paste. Therefore, in order to prevent the first electrode pad 43a and the second electrode pad 43b from being short-circuited by the solder paste, the distance D between the electrode pads is preferably about 300 mu m or more.

한편, 상기 제1 및 제2 전극 패드(43a, 43b)는 동일 공정으로 함께 형성될 수 있으며, 예컨대 사진 및 식각 기술 또는 리프트 오프 기술을 사용하여 형성될 수 있다. 상기 제1 및 제2 전극 패드(43a, 43b)는 각각 솔더 방지층 및 산화 방지층을 포함할 수 있다. 솔더 방지층은 솔더 페이스트 내의 금속 원소가 확산되는 것을 방지하며, 산화 방지층은 솔더 방지층이 산화되는 것을 방지한다. 상기 솔더 방지층은 Cr, Ti, Ni, Mo, TiW 또는 W을 포함할 수 있으며, 상기 산화방지층은 Au, Ag 또는 유기물층을 포함할 수 있다.Meanwhile, the first and second electrode pads 43a and 43b may be formed together in the same process, and may be formed using, for example, a photo and etching technique or a lift-off technique. The first and second electrode pads 43a and 43b may include an anti-solder layer and an anti-oxidation layer, respectively. The anti-solder layer prevents diffusion of the metal elements in the solder paste, and the anti-oxidation layer prevents the anti-solder layer from being oxidized. The anti-solder layer may include Cr, Ti, Ni, Mo, TiW, or W, and the anti-oxidation layer may include Au, Ag, or an organic material layer.

예를 들어, 상기 솔더 방지층은 5쌍의 Ti/Ni 또는 5쌍의 Ti/Cr을 포함하고, 산화방지층은 Au를 포함할 수 있다. 위 구조에 의해, 솔더 페이스트의 금속 원소의 확산을 방지하면서도 상기 제1 및 제2 전극 패드(43a, 43b)의 전체 두께를 2 ㎛ 미만, 나아가 1㎛ 미만으로 감소시킬 수 있다.For example, the solder prevention layer may include five pairs of Ti / Ni or five pairs of Ti / Cr, and the oxidation prevention layer may include Au. By the above structure, the total thickness of the first and second electrode pads 43a and 43b can be reduced to less than 2 占 퐉, and further to less than 1 占 퐉, while preventing diffusion of the metal element of the solder paste.

그 후, 기판(21)의 하면을 그라인딩 및/또는 래핑 공정을 통해 부분적으로 제거하여 기판(21) 두께를 감소시킬 수 있다. 이어서, 기판(21)을 개별 칩 단위로 분할함으로써 서로 분리된 발광 다이오드가 제작된다. 상기 기판(21)은 개별 발광 다이오드 칩 단위로 분할되기 전 또는 후에 발광 다이오드 칩에서 제거될 수도 있다.Thereafter, the lower surface of the substrate 21 may be partially removed by grinding and / or lapping to reduce the thickness of the substrate 21. [ Subsequently, the substrate 21 is divided into individual chip units to manufacture light emitting diodes separated from each other. The substrate 21 may be removed from the light emitting diode chip before or after being divided into individual light emitting diode chip units.

도 11을 참조하면, 서로 분리된 발광 다이오드 상에 파장변환기(45)가 형성된다. 파장변환기(45)는 형광체를 함유하는 수지를 프린팅 기법을 이용하여 발광 다이오드 상에 코팅하거나, 또는 에어로졸 분사 장치를 이용하여 형광체 분말을 기판(21) 상에 코팅함으로써 형성될 수 있다. 특히, 에어로졸 증착 방법을 이용함으로써, 발광 다이오드에 균일한 두께의 형광체 박막을 형성할 수 있어 발광 다이오드에서 출사되는 광의 색상 균일도가 향상된다. 이에 따라, 본 발명의 실시예들에 따른 발광 다이오드가 완성되며, 상기 발광 다이오드는 도 1에 도시한 바와 같이 솔더 페이스트를 통해 인쇄회로보드(51)의 대응 패드들(55)에 접착되어 발광 다이오드 모듈이 완성된다.Referring to FIG. 11, a wavelength converter 45 is formed on the light emitting diodes separated from each other. The wavelength converter 45 may be formed by coating a resin containing a phosphor on a light emitting diode using a printing technique or by coating a phosphor powder on a substrate 21 using an aerosol sprayer. Particularly, by using the aerosol deposition method, it is possible to form a phosphor thin film having a uniform thickness on the light emitting diode, thereby improving the color uniformity of the light emitted from the light emitting diode. 1, the light emitting diode is adhered to the corresponding pads 55 of the printed circuit board 51 through the solder paste to form a light emitting diode (LED) according to embodiments of the present invention, The module is completed.

도 12 내지 도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도를 나타낸다.12 to 14 are diagrams for explaining a method of manufacturing a light emitting diode according to yet another embodiment of the present invention, in which (a) is a plan view and (b) is a sectional view taken along the cutting line A-A.

도 12를 참조하면, 본 실시예에 따른 발광 다이오드 제조 방법은 앞서 도 2 내지 도 11을 참조하여 설명한 발광 다이오드 제조 방법과 대체로 유사하나 확산 방지 보강층(40)이 더 형성되는 것에 차이가 있다.Referring to FIG. 12, the method of fabricating a light emitting diode according to the present embodiment is substantially similar to the method of fabricating a light emitting diode described above with reference to FIGS. 2 to 11, but differs in that a diffusion preventing and strengthening layer 40 is further formed.

본 실시예에 따른 발광 다이오드 제조 방법은, 도 2 내지 도 7을 참조하여 설명한 바와 같은 공정을 거쳐 하부 절연층(37)을 형성한다. 그 후, 도 8을 참조하여 설명한 바와 같이, 전류 분산층(39)을 형성한다. 이때, 전류 분산층(39)을 형성하는 동안 반사 전극 구조체들(35) 상에 확산 방지 보강층(40)이 형성된다. 상기 확상 방지 보강층(40)은 전류 분산층(39)과 동일 재료로 동일 공정에 의해 형성될 수 있으며, 전류 분산층(39)으로부터 이격된다.In the method of manufacturing a light emitting diode according to the present embodiment, a lower insulating layer 37 is formed through the steps described with reference to FIGS. Thereafter, as described with reference to Fig. 8, the current-spreading layer 39 is formed. At this time, the diffusion preventive reinforcement layer 40 is formed on the reflective electrode structures 35 during formation of the current dispersion layer 39. The anti-image-enhancement layer 40 may be formed of the same material as the current-spreading layer 39 by the same process, and is spaced apart from the current-spreading layer 39.

도 13을 참조하면, 그 후, 도 9를 참조하여 설명한 바와 같이, 상부 절연층(41)이 형성된다. 이때, 상부 절연층(41)의 개구부들(41b)은 확산 방지 보강층(40)을 노출시킨다.Referring to FIG. 13, an upper insulating layer 41 is formed thereafter, as described with reference to FIG. At this time, the openings 41b of the upper insulating layer 41 expose the diffusion preventive reinforcing layer 40.

도 14를 참조하면, 이어서, 도 10을 참조하여 설명한 바와 같이, 제1 및 제2 전극 패드들(43a, 43b)이 형성된다. 제2 전극 패드(43b)는 확산 방지 보강층(40)에 접속한다. 따라서, 확산 방지 보강층(40)은 반사 금속 구조체(35)와 제2 전극 패드(43b) 사이에 위치하며, 솔더 페이스트의 금속 원소들이 반사 금속 구조체(35)로 확산되는 것을 방지한다.Referring to FIG. 14, first and second electrode pads 43a and 43b are formed, as described with reference to FIG. And the second electrode pad 43b is connected to the diffusion preventive reinforcement layer 40. [ Thus, the diffusion preventive reinforcement layer 40 is located between the reflective metal structure 35 and the second electrode pad 43b, and prevents the metal elements of the solder paste from diffusing into the reflective metal structure 35.

그 후, 개별 칩 단위로 발광 다이오드가 분리되고, 도 11을 참조하여 설명한 바와 같이, 파장변환기(45)가 형성된다.Thereafter, the light emitting diodes are separated in individual chip units, and a wavelength converter 45 is formed as described with reference to Fig.

도 15 내지 도 17은 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 도면들로서, 각 도면들에서 (a)는 평면도를 (b)는 절취선 A-A를 따라 취해진 단면도를 나타낸다.FIGS. 15 to 17 are views for explaining a method of manufacturing a light emitting diode according to still another embodiment of the present invention, wherein (a) is a plan view and (b) is a cross-sectional view taken along the cutting line A-A.

앞서 설명한 실시예들에 있어서, 메사들(M)은 반사 전극 구조체(35)를 형성한 후에 형성되었으나, 본 실시예에 있어서, 메사들(M)이 반사 전극 구조체(35)를 형성하기 전에 형성된다.Although the mesas M are formed after forming the reflective electrode structures 35 in the embodiments described above, in the present embodiment, the mesas M are formed before the reflective electrode structures 35 are formed do.

도 15를 참조하면, 도 2를 참조하여 설명한 바와 같이, 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)이 성장된다. 그 후, 패터닝 공정을 통해 복수의 메사들(M)이 형성된다. 상기 메사들(M)은 도 5를 참조하여 설명한 것과 유사하므로 상세한 설명은 생략한다.Referring to FIG. 15, a first conductivity type semiconductor layer 23, an active layer 25, and a second conductivity type semiconductor layer 27 are grown on a substrate 21, as described with reference to FIG. Then, a plurality of mesas M are formed through a patterning process. Since the mesas M are similar to those described with reference to FIG. 5, a detailed description thereof will be omitted.

도 16을 참조하면, 제1 도전형 반도체층(23) 및 복수의 메사들(M)을 덮도록 예비 산화층(29)이 형성된다. 예비 산화층(29)은 도 2를 참조하여 설명한 바와 동일한 재료 및 제조 기술을 이용하여 형성될 수 있다. 상기 예비 산화층(29) 상에 개구부들(30a)을 갖는 포토레지스트 패턴(30)이 형성된다. 포토레지스트 패턴(30)의 개구부들(30a)은 메사들(M)의 상부 영역 내에 위치한다. 포토레지스트 패턴(30)은 메사들(M)이 형성된 기판(21) 상에 형성되는 것을 제외하면, 도 1을 참조하여 설명한 것과 동일하므로 상세한 설명은 생략한다.Referring to FIG. 16, a pre-oxidized layer 29 is formed to cover the first conductivity type semiconductor layer 23 and the plurality of mesas M. As shown in FIG. The pre-oxidized layer 29 can be formed using the same materials and manufacturing techniques as described with reference to Fig. A photoresist pattern 30 having openings 30a on the pre-oxidized layer 29 is formed. The openings 30a of the photoresist pattern 30 are located in the upper region of the mesa M. The photoresist pattern 30 is the same as that described with reference to FIG. 1, except that it is formed on the substrate 21 on which the mesas M are formed, and a detailed description thereof will be omitted.

도 17을 참조하면, 상기 포토레지스트 패턴(30)을 식각 마스크로 사용하여 예비 산화층(29)이 식각되고, 이에 따라 제2 도전형 반도체층(27)을 노출시키는 개구부들(29a)이 형성된다.17, the pre-oxidized layer 29 is etched using the photoresist pattern 30 as an etch mask, thereby forming openings 29a for exposing the second conductive type semiconductor layer 27 .

도 18을 참조하면, 이어서, 도 4를 참조하여 상세히 설명한 바와 같이, 반사 전극 구조체(35)가 리프트 오프 기술을 이용하여 각 메사들(M) 상에 형성된다. 그 후, 도 6 내지 도 11을 참조하여 설명한 바와 유사한 공정을 거쳐 발광 다이오드가 제작될 수 있다.Referring to FIG. 18, a reflective electrode structure 35 is then formed on each of the mesas M using a lift-off technique, as described in detail with reference to FIG. Thereafter, a light emitting diode can be manufactured through a process similar to that described with reference to Figs. 6 to 11.

본 실시예에 따르면, 메사들(M)이 반사 전극 구조체(35)보다 먼저 형성되므로, 예비 산화층(29)이 메사들(M)의 측면 및 메사들(M) 사이의 영역에 잔류할 수 있다. 상기 예비 산화층(29)은 그 후 하부 절연층(39)에 덮이며, 하부 절연층(39)과 함께 패터닝된다.According to the present embodiment, since the mesa M is formed before the reflective electrode structure 35, the pre-oxidized layer 29 can remain in the region between the side of the mesa M and the mesa M . The pre-oxidized layer 29 is then covered with the lower insulating layer 39 and patterned together with the lower insulating layer 39.

*본 실시예와 같이, 발광 다이오드를 제조하는 공정 순서는 다양한게 변형될 수 있다. 예를 들어, 발광 다이오드 영역들을 분리하는 공정(ISO 공정)은 메사들(M)을 형성하기 전에 또는 반사 전극 구조체들(35)을 형성하기 전에 수행될 수 있다.* As in the present embodiment, the process sequence for manufacturing the light emitting diode can be variously modified. For example, the process of isolating the light emitting diode regions (ISO process) may be performed before forming the mesas M or before forming the reflective electrode structures 35.

도 19는 본 발명의 일 실시예에 따라 제조된 발광 다이오드 모듈의 SEM 단면도를 나타낸다. 여기서, (b)는 (a)의 SEM 단면도에서 일측 솔더 페이스트(55) 부분을 확대한 SEM 단면도이다.19 is a SEM sectional view of a light emitting diode module manufactured according to an embodiment of the present invention. (B) is an SEM cross-sectional view of an enlarged portion of the solder paste 55 on one side in the SEM sectional view of (a).

도 19 (a) 및 (b)를 참조하면, 발광 다이오드(100)가 솔더 페이스트(55)를 통해 패드들(53)을 갖는 인쇄회로보드(51)에 접착된다. 솔더 페이스트(55)는 전극 패드들(43)을 인쇄회로보드(51) 상의 패드들(53)에 접착시킨다. 또한, 솔더 페이스트(55)는 전극 패드들(43)과 패드들(53) 사이에 한정되지 않고, 전극 패드들(43)의 측면의 적어도 일부를 덮으며, 또한, 상부 절연층(41)에 접촉한다. 나아가, 도면에 나타나듯이, 솔더 페이스트(55)의 일부는 발광 다이오드(100)의 측면의 일부를 덮는다.19A and 19B, the light emitting diode 100 is bonded to the printed circuit board 51 having the pads 53 through the solder paste 55. The solder paste 55 bonds the electrode pads 43 to the pads 53 on the printed circuit board 51. The solder paste 55 is not limited between the electrode pads 43 and the pads 53 but covers at least a part of the side surfaces of the electrode pads 43, Contact. Further, as shown in the drawing, a part of the solder paste 55 covers a part of the side surface of the light emitting diode 100.

Claims (22)

인쇄회로보드; 및
상기 인쇄회로보드 상에 접착된 발광 다이오드를 포함하되,
상기 발광 다이오드는,
제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 위치하고, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하는 활성층을 포함하는 메사;
상기 메사 상에 위치하는 반사 전극 구조체;
상기 반사 전극 구조체 상에 위치하는 확산 방지 보강층;
상기 메사 및 상기 제2 도전형 반도체층을 덮되, 상기 메사 상부 영역 내에 위치하고 상기 반사 전극 구조체를 노출시키는 개구부를 가지며, 상기 제1 도전형 반도체층에 오믹 콘택하고 상기 메사로부터 절연된 전류 분산층;
상기 전류 분산층을 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 전극 패드; 및
상기 확산 방지 보강층에 전기적으로 접속된 제2 전극 패드를 포함하고,
상기 제1 전극 패드 및 상기 제2 전극 패드가 각각 솔더 페이스트를 통해 상기 인쇄회로보드 상의 대응 패드들에 접착되며,
상기 확산 방지 보강층은 상기 전류 분산층과 동일 재료로 형성된 발광 다이오드 모듈.Printed circuit board; And
And a light emitting diode bonded onto the printed circuit board,
The light-
A first conductive semiconductor layer;
A mesa having a second conductivity type semiconductor layer and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, the mesa being located on the first conductivity type semiconductor layer;
A reflective electrode structure disposed on the mesa;
A diffusion prevention reinforcing layer located on the reflective electrode structure;
A current spreading layer covering the mesa and the second conductivity type semiconductor layer, the current dispersion layer being located within the mesa upper region and having an opening exposing the reflective electrode structure, the current dispersion layer being in ohmic contact with the first conductivity type semiconductor layer and insulated from the mesa;
A first electrode pad electrically connected to the first conductivity type semiconductor layer through the current dispersion layer; And
And a second electrode pad electrically connected to the diffusion prevention reinforcing layer,
Wherein the first electrode pad and the second electrode pad are respectively bonded to corresponding pads on the printed circuit board via solder paste,
Wherein the diffusion preventive reinforcement layer is formed of the same material as the current dispersion layer. 청구항 1에 있어서,
상기 전류 분산층은 Cr, Al, Ni, Ti, Au를 포함하는 발광 다이오드 모듈.The method according to claim 1,
Wherein the current dispersion layer comprises Cr, Al, Ni, Ti, and Au. 청구항 1에 있어서,
상기 솔더 페이스트는 전체 금속 중량에 대해 Sn을 50% 이상 함유하는 발광 다이오드 모듈.The method according to claim 1,
Wherein the solder paste contains Sn in an amount of 50% or more based on the total weight of the metal. 청구항 1에 있어서,
상기 솔더 페이스트는 Sn-Ag-Cu 합금을 포함하는 발광 다이오드 모듈.The method according to claim 1,
Wherein the solder paste comprises Sn-Ag-Cu alloy. 청구항 1에 있어서,
상기 확산 방지 보강층은 상기 전류 분산층과 동일 공정에 의해 함께 형성된 발광 다이오드 모듈.The method according to claim 1,
Wherein the diffusion prevention reinforcing layer is formed together with the current dispersion layer by the same process. 청구항 1 내지 청구항 5의 어느 한 항에 있어서,
상기 발광 다이오드는 상기 제1 도전형 반도체층 상에서 서로 이격된 복수의 메사들을 포함하는 발광 다이오드 모듈.The method according to any one of claims 1 to 5,
Wherein the light emitting diode includes a plurality of mesas spaced apart from each other on the first conductive type semiconductor layer. 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 위치하고, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하는 활성층을 포함하는 메사;
상기 메사 상에 위치하는 반사 전극 구조체;
상기 메사 및 상기 제1 도전형 반도체층을 덮되, 상기 메사 상부 영역 내에 위치하고 상기 반사 전극 구조체를 노출시키는 개구부를 가지며, 상기 제1 도전형 반도체층에 오믹콘택하고 상기 메사로부터 절연된 전류 분산층;
상기 반사 전극 구조체 상에 위치하는 확산 방지 보강층;
상기 전류 분산층을 통해 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 전극 패드; 및
상기 확산 방지 보강층에 전기적으로 접속된 제2 전극 패드를 포함하고,
상기 확산 방지 보강층은 상기 전류 분산층과 동일 재료로 형성된 발광 다이오드.A first conductive semiconductor layer;
A mesa having a second conductivity type semiconductor layer and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, the mesa being located on the first conductivity type semiconductor layer;
A reflective electrode structure disposed on the mesa;
A current spreading layer covering the mesa and the first conductivity type semiconductor layer, the current dispersion layer having an opening that is located in the mesa upper region and exposes the reflective electrode structure, the ohmic contact with the first conductivity type semiconductor layer and isolated from the mesa;
A diffusion prevention reinforcing layer located on the reflective electrode structure;
A first electrode pad electrically connected to the first conductivity type semiconductor layer through the current dispersion layer; And
And a second electrode pad electrically connected to the diffusion prevention reinforcing layer,
Wherein the diffusion preventive reinforcement layer is formed of the same material as the current dispersion layer. 청구항 7에 있어서,
상기 확산 방지 보강층은 상기 전류 분산층과 동일 공정에 의해 함께 형성된 발광 다이오드.The method of claim 7,
And the diffusion preventive reinforcement layer is formed together with the current dispersion layer by the same process. 청구항 7에 있어서,
상기 제1 전극 패드 및 상기 제2 전극 패드는 각각, 솔더 페이스트 내의 금속 원소의 확산을 방지하기 위한 솔더 방지층 및 상기 솔더 방지층의 산화를 방지하기 위한 산화방지층을 포함하는 발광 다이오드.The method of claim 7,
Wherein the first electrode pad and the second electrode pad each include a solder prevention layer for preventing diffusion of a metal element in the solder paste and an oxidation prevention layer for preventing oxidation of the solder prevention layer. 청구항 9에 있어서,
상기 솔더 방지층은 Cr, Ti, Ni, Mo, TiW 및 W으로 이루어진 군에서 선택된 적어도 하나의 금속층을 포함하고,
상기 산화방지층은 Au, Ag 또는 유기물층인 발광 다이오드.The method of claim 9,
Wherein the solder prevention layer comprises at least one metal layer selected from the group consisting of Cr, Ti, Ni, Mo, TiW and W,
Wherein the oxidation preventing layer is Au, Ag or an organic material layer. 청구항 7에 있어서,
상기 반사 전극 구조체는,
반사 금속부;
캐핑 금속부; 및
산화 방지 금속부를 포함하고,
상기 반사 금속부는 상면이 하면보다 좁은 면적을 갖도록 경사진 측면을 갖고, 상기 캐핑 금속부는 상기 반사 금속부의 상면 및 측면을 덮으며,
상기 반사 금속부는 상기 캐핑 금속부와의 계면에 응력 완화층을 갖는 발광 다이오드.The method of claim 7,
Wherein the reflective electrode structure comprises:
Reflective metal part;
Capping metal portion; And
An antioxidant metal portion,
Wherein the reflective metal portion has a side inclined so that the upper surface has a smaller area than the lower surface, the capping metal portion covers an upper surface and a side surface of the reflective metal portion,
And the reflective metal portion has a stress relieving layer at an interface with the capping metal portion. 청구항 7에 있어서,
상기 메사는 일측 방향으로 연장하는 기다란 형상을 갖고, 상기 전류 분산층의 개구부는 상기 메사의 단부측에 치우쳐 위치하는 발광 다이오드.The method of claim 7,
Wherein the mesa has an elongated shape extending in one direction and an opening portion of the current dispersion layer is biased to the end side of the mesa. 청구항 7에 있어서,
상기 전류 분산층은 반사 금속을 포함하는 발광 다이오드.The method of claim 7,
Wherein the current dispersion layer comprises a reflective metal. 청구항 7에 있어서,
상기 전류분산층의 적어도 일부를 덮되, 상기 확산 방지 보강층을 노출시키는 개구부를 갖는 상부 절연층을 더 포함하고,
상기 제2 전극 패드는 상기 상부 절연층 상에 위치하고 상기 상부 절연층의 개구부를 통해 노출된 상기 확산 방지 보강층에 전기적으로 접속하는 발광 다이오드.The method of claim 7,
Further comprising an upper insulating layer covering at least a part of the current-spreading layer, the upper insulating layer having an opening exposing the diffusion-prevention reinforcing layer,
And the second electrode pad is located on the upper insulating layer and electrically connected to the diffusion preventive reinforcement layer exposed through the opening of the upper insulating layer. 청구항 7에 있어서,
상기 메사와 상기 전류 분산층 사이에 위치하여 상기 전류 분산층을 상기 메사로부터 절연시키는 하부 절연층을 더 포함하되,
상기 하부 절연층은 상기 메사 상부 영역 내에 위치하고 상기 반사 전극 구조체를 노출시키는 개구부를 갖는 발광 다이오드.The method of claim 7,
And a lower insulation layer located between the mesa and the current dispersion layer to insulate the current dispersion layer from the mesa,
Wherein the lower insulating layer has an opening located in the mesa upper region and exposing the reflective electrode structure. 청구항 15에 있어서,
상기 전류 분산층의 개구부는 상기 하부 절연층의 개구부가 모두 노출되도록 상기 하부 절연층의 개구부보다 더 넓은 폭을 갖는 발광 다이오드.16. The method of claim 15,
Wherein an opening of the current-spreading layer has a width wider than that of the opening of the lower insulating layer so that all the openings of the lower insulating layer are exposed. 청구항 16에 있어서,
상기 확산 방지 보강층은 상기 하부 절연층의 개구부 내에 한정되어 위치하는 발광 다이오드.18. The method of claim 16,
And the diffusion prevention reinforcing layer is located within the opening of the lower insulating layer. 청구항 17에 있어서,
상기 발광 다이오드는,
상기 전류분산층의 적어도 일부를 덮고, 상기 확산 방지 보강층을 노출시키는 개구부를 갖는 상부 절연층을 더 포함하되,
상기 상부 절연층은 상기 전류 분산층의 개구부의 측벽들을 덮는 발광 다이오드.18. The method of claim 17,
The light-
And an upper insulating layer covering at least a part of the current-spreading layer and having an opening for exposing the diffusion-prevention reinforcing layer,
And the upper insulating layer covers sidewalls of the opening of the current spreading layer. 청구항 18에 있어서,
상기 상부 절연층은 상기 하부 절연층의 개구부의 측벽들을 덮는 발광 다이오드.19. The method of claim 18,
And the upper insulating layer covers the side walls of the opening of the lower insulating layer. 청구항 18에 있어서,
상기 하부 절연층은 실리콘 산화막을 포함하고, 상기 상부 절연층은 실리콘 질화막을 포함하는 발광 다이오드.19. The method of claim 18,
Wherein the lower insulating layer includes a silicon oxide film, and the upper insulating layer comprises a silicon nitride film. 청구항 7에 있어서,
상기 발광 다이오드는 기판 및 상기 기판의 하면을 덮는 파장변환기를 더 포함하는 발광 다이오드.The method of claim 7,
Wherein the light emitting diode further comprises a substrate and a wavelength converter covering a bottom surface of the substrate. 청구항 6 내지 청구항 21의 어느 한 항에 있어서,
상기 발광 다이오드는 상기 제1 도전형 반도체층 상에서 서로 이격된 복수의 메사들을 포함하는 발광 다이오드.The method according to any one of claims 6 to 21,
Wherein the light emitting diode comprises a plurality of mesas spaced apart from each other on the first conductive type semiconductor layer.
KR1020160097116A 2016-07-29 2016-07-29 Led module with a light emitting diode attached via solder paste and light emitting diode KR101826950B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160097116A KR101826950B1 (en) 2016-07-29 2016-07-29 Led module with a light emitting diode attached via solder paste and light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160097116A KR101826950B1 (en) 2016-07-29 2016-07-29 Led module with a light emitting diode attached via solder paste and light emitting diode

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130151438A Division KR101709781B1 (en) 2013-05-01 2013-12-06 Led module with a light emitting diode attached via solder paste and light emitting diode

Publications (2)

Publication Number Publication Date
KR20160094922A true KR20160094922A (en) 2016-08-10
KR101826950B1 KR101826950B1 (en) 2018-02-07

Family

ID=56713457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160097116A KR101826950B1 (en) 2016-07-29 2016-07-29 Led module with a light emitting diode attached via solder paste and light emitting diode

Country Status (1)

Country Link
KR (1) KR101826950B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102101345B1 (en) 2018-06-27 2020-04-16 (주)호전에이블 Composition for solder paste having excellent adhesive property
KR102101346B1 (en) 2018-11-19 2020-05-27 (주)호전에이블 Light emitting diode flipchip array and bonding method of the same
KR102202937B1 (en) 2019-11-13 2021-01-14 (주)호전에이블 Composition for the epoxy flux paste having excellent sealing for the solder
KR102460944B1 (en) 2021-03-26 2022-11-01 (주)호전에이블 Visable ray absorbent solder paste composition
KR102592958B1 (en) 2021-10-22 2023-10-23 (주)호전에이블 Visable ray absorbent epoxy flux film and manufacturing methods thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368100B2 (en) 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
미국등록특허 US6,486,499호

Also Published As

Publication number Publication date
KR101826950B1 (en) 2018-02-07

Similar Documents

Publication Publication Date Title
KR101709781B1 (en) Led module with a light emitting diode attached via solder paste and light emitting diode
KR101546929B1 (en) Light emitting diode and led module having the same
US10784406B2 (en) Light emitting diode, method of fabricating the same and led module having the same
US9520534B2 (en) Light emitting diode, method of fabricating the same and LED module having the same
KR101826950B1 (en) Led module with a light emitting diode attached via solder paste and light emitting diode
KR20150014353A (en) Light emitting diode
KR102091842B1 (en) Light emitting diode and method of fabricating the same
KR102103882B1 (en) Light emitting diode and led module having the same
KR102002618B1 (en) Light emitting diode
KR102002617B1 (en) Light emitting diode
KR102149911B1 (en) Light emitting diode and led module having the same
KR20150067566A (en) Light emitting diode with wavelength conversion layer and method of fabricating the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant