Nothing Special   »   [go: up one dir, main page]

KR20160080430A - Improved ceramic substrate warpage - Google Patents

Improved ceramic substrate warpage Download PDF

Info

Publication number
KR20160080430A
KR20160080430A KR1020140192215A KR20140192215A KR20160080430A KR 20160080430 A KR20160080430 A KR 20160080430A KR 1020140192215 A KR1020140192215 A KR 1020140192215A KR 20140192215 A KR20140192215 A KR 20140192215A KR 20160080430 A KR20160080430 A KR 20160080430A
Authority
KR
South Korea
Prior art keywords
ceramic substrate
layer
metal pattern
area
substrate layer
Prior art date
Application number
KR1020140192215A
Other languages
Korean (ko)
Inventor
김진희
Original Assignee
(주)와이솔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)와이솔 filed Critical (주)와이솔
Priority to KR1020140192215A priority Critical patent/KR20160080430A/en
Publication of KR20160080430A publication Critical patent/KR20160080430A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

According to the present invention, a ceramic substrate with alleviated warpage comprises: a first ceramic substrate layer having a first metal pattern layer on an upper portion; a second ceramic substrate layer having a second metal pattern layer formed on an upper portion and a lower portion which comes into contact with the first ceramic substrate layer; and a third ceramic substrate layer having a third metal pattern layer formed on an upper portion and a lower portion which comes into contact with the second ceramic substrate layer, wherein the thickness between a central position in the thickness direction of the ceramic substrate and a surface on which the first ceramic substrate layer comes into contact with the second ceramic substrate layer is thinner than the thickness between the central position in the thickness direction of the ceramic substrate and a surface on which the second ceramic substrate layer comes into contact with the third ceramic substrate layer. According to the present invention, a yield rate may be improved to enhance productivity and decrease manufacturing costs.

Description

휨이 개선된 세라믹 기판{Improved ceramic substrate warpage}[0001] Improved ceramic substrate warpage [

본 발명은 집적 회로(IC)를 실장되는 패키지 필터에 사용되는 고온 동시 소성 세라믹(High Temperature Cofired Ceramics: HTCC)와 같은 적층 구조물의 세라믹 기판의 열소성 공정시 세라믹 기판의 휨 발생 문제점을 방지하기 위하여 세라믹 기판층의 께를 조절하고 세라믹 기판층에 형성되는 금속 패턴층의 면적을 조절하는 휨이 개선된 세라믹 기판에 관한 것이다.
The present invention relates to a method for preventing warpage of a ceramic substrate during a thermoforming process of a ceramic substrate of a laminated structure such as High Temperature Cofired Ceramics (HTCC) used for a package filter on which an integrated circuit (IC) To an improved warpage-improving ceramic substrate which adjusts the thickness of the ceramic substrate layer and adjusts the area of the metal pattern layer formed on the ceramic substrate layer.

일반적으로 수동소자인 저항기, 커패시터, 인덕터 등은 개별 소자로써 회로 기판 상에 납땜 등의 방법으로 부착되었다. 하지만 무선통신 기기의 발전이 급소기 진행되면서 무선통신 기기의 소형화와 제조 비용 절감을 위하여 수동 소자들의 집적화에 대한 필요성이 증대되었다. 이러한 필요에 따라 고온 동시 소성 세라믹(High Temperature Cofired Ceramics: HTCC) 기술에 대한 연구가 활발히 진행되고 있다. 고온 동시 소성 세라믹(High Temperature Cofired Ceramics: HTCC) 기술은 텅스텐(W), 몰리브덴(Mo) 전극을 활용한 적층 세라믹 공정 기술로 1400℃ 이상의 온도에서 제품을 제조한다. In general, passive elements such as resistors, capacitors, and inductors are attached to the circuit board by soldering or the like as individual elements. However, as the development of wireless communication devices progresses rapidly, there is an increasing need for integration of passive devices in order to miniaturize wireless communication devices and reduce manufacturing costs. According to this need, research on high temperature cofired ceramics (HTCC) technology is actively being carried out. High Temperature Cofired Ceramics (HTCC) technology is a multilayer ceramic process technology that uses tungsten (W) and molybdenum (Mo) electrodes to produce products at temperatures above 1400 ° C.

일반적으로 세라믹 기판은 여러 개의 세라믹 기판층을 압축기기를 이용한 라미네이션(Lamination) 방법으로 적층된 적층 구조물로 형성된다. 도 1은 종래의 일 실시 예에 따른 세라믹 기판 공정을 개략적으로 나타낸 단면도, 도 2는 종래의 일 실시 예에 따른 세라믹 기판의 단면을 개략적으로 나타낸 단면도이다.Generally, a ceramic substrate is formed by stacking a plurality of ceramic substrate layers by a lamination method using a compressor. FIG. 1 is a cross-sectional view schematically showing a ceramic substrate process according to one embodiment of the present invention, and FIG. 2 is a cross-sectional view schematically showing a cross section of a ceramic substrate according to a conventional example.

도 1 및 도 2에 도시된 바와 같이, 3개의 세라믹 기판층으로 이루어진 세라믹 기판을 예로 들면 제1 세라믹 기판층(10), 제2 세라믹 기판층(20), 제3 세라믹 기판층(30)이 압축기기(50)를 이용한 라미네이션(Lamination) 방법으로 적층된 적층 구조물로 형성도니다. 이러한 각각의 세라믹 기판층(10, 20, 30)에는 비아홀(12, 22) 및 금속 패턴층(11, 21, 31)이 형성된다. 이때의 금속 패턴층(11, 21, 31)은 텅스텐 또는 몰리브덴 등으로 이루어지는 것으로 수동 소자인 저항, 커패시터, 인덕터 등을 형성하거나 세라믹 기판층 상부에서 칩과 플림 본딩되기 위한 패턴, 또는 그라운드홀과 연결하는 패턴 등이다. 또한 비아홀(12, 22)은 적층된 상부층과 연결하기 위한 이러한 위 아래의 금속 패턴층(11, 21, 31)을 연결하기 위해 도금된 것이다.As shown in FIGS. 1 and 2, the first ceramic substrate layer 10, the second ceramic substrate layer 20, and the third ceramic substrate layer 30 are formed of, for example, a ceramic substrate composed of three ceramic substrate layers And laminated structure is formed by lamination method using the compression device (50). The via holes 12 and 22 and the metal pattern layers 11 and 21 and 31 are formed in each of the ceramic substrate layers 10, At this time, the metal pattern layers 11, 21, and 31 are made of tungsten or molybdenum. The metal pattern layers 11, 21, and 31 may be formed of a passive element such as a resistor, a capacitor, or an inductor or may be patterned to be flip- . The via holes 12 and 22 are plated to connect the upper and lower metal pattern layers 11, 21 and 31 for connecting with the stacked upper layers.

이렇게 여러 겹의 세라믹 기판층(10, 20, 30)으로 적층되어 형성되는 세라믹 기판은 여러 겹의 세라믹 기판층(10, 20, 30)을 적층하기 위하여 고온으로 가열하는 과정을 거치게 된다. 도 3은 종래의 휨이 발생하는 세라믹 기판을 개략적으로 나타낸 단면도이다. 도 3에 도시된 바와 같이, 고온(약 260℃)으로 가열하는 과정을 거친 세라믹 기판은 휨이 발생하게 되는데 휨의 형태는 도 3(a)와 같은 Positive(볼록한) 휨 또는 도 3(b)와 같이 negative(오목한) 휨이 발생하게 된다. 이때 도 3(b)와 같이 negative 휨이 발생하거나 positive 휨의 크기가 클 경우 세라믹 기판이 파손되거나 크랙(Crack) 불량이 발생하여 생산성이 저하되는 문제점이 생기게 된다.The ceramic substrate laminated by the multilayer ceramic substrate layers 10, 20 and 30 is heated to a high temperature in order to laminate the multilayer ceramic substrate layers 10, 20 and 30. 3 is a cross-sectional view schematically showing a conventional ceramic substrate on which a warp occurs. As shown in FIG. 3, a ceramic substrate subjected to a heating process at a high temperature (about 260 ° C.) is subject to warping. The shape of the deflection may be a positive (convex) And a negative (concave) bending occurs as shown in Fig. In this case, when a negative bending occurs or a positive bending is large as shown in FIG. 3 (b), the ceramic substrate may be damaged or cracked and the productivity may be lowered.

휨의 발생은 세라믹 기판의 고온에서의 소결시의 수축으로 인한 부조합(miss match)이 원인인데, 일반적으로 휨의 방향은 상층과 하층의 두께 비율에 의해 결정된다. 하층이 상층보다 두꺼운 경우에는 negative 휨이 발생하고, 상층이 하층보다 두꺼운 경우에는 positive 휨이 발생한다. 또한, 모든 세라믹 기판층의 중심 위치에서 각각의 금속 패턴층이 틀어지는 만큼 그 패턴이 세라믹 기판의 휨에 영향을 미치는 정도가 커지게 된다. 금속 패턴층의 패턴의 면적이 큰 세라믹 기판층이 하부에 위치하고 금속 패턴층의 패턴의 면적이 작은 세라믹 기판층이 상부에 위치하면 negative 휨이 발생하게 된다.
The occurrence of warpage is caused by a miss match due to shrinkage of the ceramic substrate at sintering at a high temperature. In general, the direction of warpage is determined by the thickness ratio of the upper and lower layers. Negative bending occurs when the lower layer is thicker than the upper layer, and positive bending occurs when the upper layer is thicker than the lower layer. Further, as each metal pattern layer is twisted at the center position of all the ceramic substrate layers, the degree of influence of the pattern on the warp of the ceramic substrate becomes large. Negative bending occurs when a ceramic substrate layer having a large area of a pattern of the metal pattern layer is located at the bottom and a ceramic substrate layer having a small area of the pattern of the metal pattern layer is located at the top.

한국등록특허공보 '10-0809257'Korean Registered Patent Publication No. 10 -0809257

본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서 세라믹 기판의 negative 휨을 방지하거나, negative 휨의 크기 또는 positive 휨의 크기를 줄여 제조시 패키지 파손이나 크랙(Crack) 불량의 문제점을 감소시키기 위한 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and it is an object of the present invention to reduce negative bending of a ceramic substrate, reduce the size of negative bending or positive bending, .

또한, 본 발명은 세라믹 기판의 negative 휨을 방지하고, negative 휨의 크기 또는 positive 휨의 크기를 줄여 세라믹 기판에 형성된 소자들의 특성을 향상시키기 위한 목적이 있다.It is another object of the present invention to improve the characteristics of devices formed on a ceramic substrate by preventing negative bending of a ceramic substrate and reducing the size of negative bending or positive bending.

또한, 본 발명은 제조 수율을 높여 생산성을 높이고 제조 단가를 줄이기 위한 목적이 있다.
In addition, the present invention has an object to increase the production yield and increase the productivity and reduce the manufacturing cost.

이러한 종래의 문제점을 해결하기 위한 본 발명의 세라믹 기판은 상부에 제1 금속 패턴층이 형성되는 제1 세라믹 기판층과 하부가 상기 제1 세라믹 기판층과 맞닿아 배치되고 상부에 제2 금속 패턴층이 형성되는 제2 세라믹 기판층 및 하부가 제2 세라믹 기판층과 맞닿아 배치되고 상부에 제3 금속 패턴층이 형성되는 제3 세라믹 기판층을 포함하는 세라믹 기판에 있어서, 상기 세라믹 기판의 두께 방향의 중심 위치로부터 상기 제1 세라믹 기판층과 상기 제2 세라믹 기판층이 맞닿는 면과의 두께가 상기 세라믹 기판의 두께 방향의 중심 위치로부터 상기 제2 세라믹 기판층과 상기 제3 세라믹 기판층이 맞닿는 면과의 두께보다 얇게 형성될 수 있다.In order to solve such conventional problems, the ceramic substrate of the present invention includes a first ceramic substrate layer having a first metal pattern layer formed thereon and a second ceramic substrate layer having a lower portion abutting the first ceramic substrate layer, And a third ceramic substrate layer having a lower portion disposed in contact with the second ceramic substrate layer and having a third metal pattern layer formed thereon, wherein the thickness of the ceramic substrate in the thickness direction Wherein a thickness of the first ceramic substrate layer and a surface of the second ceramic substrate layer which are in contact with each other is in a range from a center position in the thickness direction of the ceramic substrate to a surface where the second ceramic substrate layer and the third ceramic substrate layer abut May be formed to be thinner than the thickness.

하부가 제3 세라믹 기판층과 맞닿아 배치되고 상부에 제4 금속 패턴층이 형성되는 제4 세라믹 기판층이 더 포함될 수 있다.And a fourth ceramic substrate layer in which a lower portion is disposed in contact with the third ceramic substrate layer and a fourth metal pattern layer is formed on the upper portion.

상기 제1 금속 패턴층의 면적과 상기 제2 금속 패턴층의 면적의 합은 상기 제3 금속 패턴층의 면적과 상기 제4 금속 패턴층의 면적의 합보다 클 수 있다.The sum of the area of the first metal pattern layer and the area of the second metal pattern layer may be greater than the sum of the area of the third metal pattern layer and the area of the fourth metal pattern layer.

상기 제1 금속 패턴층의 면적과 상기 제2 금속 패턴층의 면적의 합이 기 설정된 값보다 작은 경우, 상기 제1 금속 패턴층 또는 상기 제2 금속 패턴층의 일부분의 금속 패턴이 제거되고, 상기 제3 금속 패턴층의 면적과 상기 제4 금속 패턴층의 면적의 합이 기 설정된 값보다 큰 경우, 상기 제3 금속 패턴층 또는 상기 제4 금속 패턴층에는 더미 패턴이 형성될 수 있다.Wherein a metal pattern of a part of the first metal pattern layer or the second metal pattern layer is removed when the sum of the area of the first metal pattern layer and the area of the second metal pattern layer is smaller than a predetermined value, When the sum of the area of the third metal pattern layer and the area of the fourth metal pattern layer is larger than a preset value, a dummy pattern may be formed on the third metal pattern layer or the fourth metal pattern layer.

상기 제1 세라믹 기판층, 상기 제2 세라믹 기판층, 상기 제3 세라믹 기판층 및 제4 세라믹 기판층에는 인접한 세라믹 기판층과 전기적으로 연결되기 위한 비아홀이 형성될 수 있다.The first ceramic substrate layer, the second ceramic substrate layer, the third ceramic substrate layer, and the fourth ceramic substrate layer may be formed with via holes to be electrically connected to the adjacent ceramic substrate layers.

전술한 문제점을 해결하기 위한 본 발명의 다른 실시 예에 따른 휨이 개선된 세라믹 기판은 상부에 제1 금속 패턴층이 형성되는 제1 세라믹 기판층과 하부가 상기 제1 세라믹 기판층과 맞닿아 배치되고 상부에 제2 금속 패턴층이 형성되는 제2 세라믹 기판층 및 하부가 제2 세라믹 기판층과 맞닿아 배치되고 상부에 제3 금속 패턴층이 형성되는 제3 세라믹 기판층을 포함하되, 상기 제2 금속 패턴층 중 적어도 일부에 제1 패턴영역을 설정하고, 다른 일부에 제2 패턴영역을 설정하며, 상기 제1 패턴영역 및 상기 제2 패턴영역은 패턴영역 설정 정보에 기초하여 설정될 수 있다.According to another aspect of the present invention, there is provided a ceramic substrate having improved warpage, comprising: a first ceramic substrate layer having a first metal pattern layer formed thereon; and a second ceramic substrate layer having a lower portion abutting the first ceramic substrate layer A second ceramic substrate layer having a second metal pattern layer formed thereon and a third ceramic substrate layer having a lower portion disposed in contact with the second ceramic substrate layer and having a third metal pattern layer formed thereon, The first pattern region is set to at least a part of the first metal pattern layer and the second pattern region is set to another portion of the second metal pattern layer and the first pattern region and the second pattern region can be set based on the pattern region setting information .

상기 제1 패턴영역과 상기 제2 패턴영역에 형성되는 패턴 면적은 기 설정된 비율로 형성될 수 있다.The pattern area formed in the first pattern area and the second pattern area may be formed at a predetermined ratio.

상기 제1 패턴영역 및 상기 제2 패턴영역 중 어느 하나에 형성되는 패턴 면적 값이 기 설정된 비율보다 작을 경우, 더미 패턴이 형성될 수 있다.
A dummy pattern may be formed when a pattern area value formed in any one of the first pattern area and the second pattern area is smaller than a predetermined ratio.

본 발명은 세라믹 기판의 negative 휨을 방지하거나, negative 휨의 크기 또는 positive 휨의 크기를 줄여 제조시 패키지 파손이나 크랙(Crack) 불량의 문제점을 감소시킬 수 있는 효과가 있다.The present invention has the effect of preventing negative bending of the ceramic substrate, reducing the size of the negative bending or the size of the positive bending, and reducing the problems of package breakage and cracks during manufacture.

또한, 본 발명은 세라믹 기판의 negative 휨을 방지하거나, negative 휨의 크기 또는 positive 휨의 크기를 줄여 세라믹 기판에 형성된 소자들의 특성을 향상시킬 수 있는 효과가 있다.In addition, the present invention has the effect of preventing the negative bending of the ceramic substrate, or reducing the size of the negative bending or the positive bending, thereby improving the characteristics of the devices formed on the ceramic substrate.

또한, 본 발명은 제조 수율을 높여 생산성을 높이고 제조 단가를 줄일 수 있는 효과도 있다.
In addition, the present invention can increase the production yield, increase the productivity, and reduce the manufacturing cost.

도 1은 종래의 세라믹 기판 공정을 개략적으로 나타낸 단면도,
도 2는 종래의 세라믹 기판의 단면(f)를 개략적으로 나타낸 단면도,
도 3은 종래의 휨이 발생하는 세라믹 기판을 개략적으로 나타낸 단면도,
도 4는 종래의 세라믹 기판을 개략적으로 나타낸 단면도,
도 5는 본 발명의 일 실시 예에 따른 세라믹 기판을 개략적으로 나타낸 단면도,
도 6(a)는 종래의 세라믹 기판의 각 층에 형성된 금속 패턴층을 개략적으로 나타낸 평면도,
도 6(b)는 본 발명의 일 실시 예에 따른 세라믹 기판의 각 층에 형성된 금속 패턴층을 개략적으로 나타낸 평면도,
도 7(a)는 종래의 일 실시 예에 따른 세라믹 기판의 휨 정도를 나타낸 그래프,
도 7(b)는 본 발명의 일 실시 예에 따른 세라믹 기판의 휨 정도를 나타낸 그래프,
도 8(a)는 종래의 다른 실시 예에 따른 세라믹 기판의 각 층에 형성된 금속 패턴층을 개략적으로 나타낸 평면도,
도 8(b)는 본 발명의 다른 실시 예에 따른 세라믹 기판의 각 층에 형성된 금속 패턴층을 개략적으로 나타낸 평면도,
도 9(a)는 종래의 다른 실시 예에 따른 세라믹 기판의 휨 정도를 나타낸 그래프,
도 9(b)는 본 발명의 다른 실시 예에 따른 세라믹 기판의 휨 정도를 나타낸 그래프이다.1 is a cross-sectional view schematically showing a conventional ceramic substrate process,
2 is a cross-sectional view schematically showing a cross-section (f) of a conventional ceramic substrate,
3 is a cross-sectional view schematically showing a conventional ceramic substrate on which warpage occurs,
4 is a cross-sectional view schematically showing a conventional ceramic substrate,
5 is a cross-sectional view schematically showing a ceramic substrate according to an embodiment of the present invention,
6 (a) is a plan view schematically showing a metal pattern layer formed on each layer of a conventional ceramic substrate,
6 (b) is a plan view schematically showing a metal pattern layer formed on each layer of a ceramic substrate according to an embodiment of the present invention,
FIG. 7 (a) is a graph showing the degree of warping of the ceramic substrate according to the conventional example,
7 (b) is a graph showing the degree of warpage of the ceramic substrate according to an embodiment of the present invention,
8 (a) is a plan view schematically showing a metal pattern layer formed on each layer of a ceramic substrate according to another conventional example,
8 (b) is a plan view schematically showing a metal pattern layer formed on each layer of a ceramic substrate according to another embodiment of the present invention,
FIG. 9A is a graph showing the degree of warpage of the ceramic substrate according to another conventional example,
FIG. 9 (b) is a graph showing the degree of bending of the ceramic substrate according to another embodiment of the present invention.

본 발명의 전술한 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 이하의 상세한 설명에 의해 보다 명확하게 이해될 것이다.DETAILED DESCRIPTION OF THE INVENTION The above-described objects, technical features and effect of the present invention will be more clearly understood from the following detailed description.

실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(On)"에 또는 "하/아래(under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under"Quot; includes all that is formed directly or through another layer. The criteria for top / bottom or bottom / bottom of each layer are described with reference to the drawings.

도 4는 종래의 세라믹 기판을 개략적으로 나타낸 단면도, 도 5는 본 발명의 일 실시 예에 따른 세라믹 기판을 개략적으로 나타낸 단면도이다. 도 4 및 도 5에 도시된 세라믹 기판은 3개의 세라믹 기판층으로 적층되어 형성된 세라믹 기판을 예로 든다. 도 4에 도시된 종래의 세라믹 기판은 제1 금속 패턴층(111)이 형성된 제1 세라믹 기판층(110) 상부에 제2 금속 패턴층(121)이 형성된 제2 세라믹 기판층(120)이 형성되고 제2 세라믹 기판층(120)의 상부에는 제3 금속 패턴층(131)이 형성된 제3 세라믹 기판층(130)이 형성된다.FIG. 4 is a cross-sectional view schematically showing a conventional ceramic substrate, and FIG. 5 is a cross-sectional view schematically showing a ceramic substrate according to an embodiment of the present invention. The ceramic substrate shown in Figs. 4 and 5 is a ceramic substrate formed by stacking three ceramic substrate layers. 4, a second ceramic substrate layer 120 having a second metal pattern layer 121 formed on a first ceramic substrate layer 110 on which a first metal pattern layer 111 is formed is formed And a third ceramic substrate layer 130 having a third metal pattern layer 131 formed on the second ceramic substrate layer 120 is formed.

종래의 세라믹 기판은 이러한 세라믹 기판의 두께 방향의 중심 위치(도 4에서 h=h'인 위치)에서부터 제2 세라믹 기판층(120)과 제3 세라믹 기판층(130)이 맞닿는 곳까지의 두께인 h2가 세라믹 기판의 두께 방향의 중심 위치에서부터 제2 세라믹 기판층(120)과 제3 세라믹 기판층(130)이 맞닿는 곳까지의 두께인 h1보다 얇게 형성이 됐다. 이렇게 h2가 h1보다 얇은 경우, 형성된 세라믹 기판은 고온에서 열 소성이 이루어지면 negative 방향으로 휨이 발생하게 되어 세라믹 기판의 파손이나 크랙(Crack)과 같은 문제점이 발생하게 된다.The conventional ceramic substrate has a thickness ranging from a center position (h = h 'in FIG. 4) in the thickness direction of the ceramic substrate to a position where the second ceramic substrate layer 120 and the third ceramic substrate layer 130 are in contact with each other h2 is thinner than h1, which is the thickness from the center position in the thickness direction of the ceramic substrate to the portion where the second ceramic substrate layer 120 and the third ceramic substrate layer 130 meet. When the h2 is thinner than h1, the formed ceramic substrate is deflected in the negative direction when thermosetting is performed at a high temperature, causing problems such as breakage or crack in the ceramic substrate.

이러한 문제점을 보안하기 위해 도 5에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 세라믹 기판의 두께 방향의 중심 위치(도 4에서 h=h'인 위치)에서부터 제2 세라믹 기판층(120)과 제3 세라믹 기판층(130)이 맞닿는 곳까지의 두께인 h2가 세라믹 기판의 두께 방향의 중심 위치에서부터 제2 세라믹 기판층(120)과 제3 세라믹 기판층(130)이 맞닿는 곳까지의 두께인 h1보다 두껍게 형성된다.5, a second ceramic substrate layer 120 is formed from a center position (h = h 'in FIG. 4) in the thickness direction of the ceramic substrate according to an embodiment of the present invention, The thickness h2 from the central position in the thickness direction of the ceramic substrate to the contact point between the second ceramic substrate layer 120 and the third ceramic substrate layer 130 Lt; RTI ID = 0.0 > h1. ≪ / RTI >

상부에 제1 금속 패턴층(211)이 형성되는 제1 세라믹 기판층(210)과 하부가 제1 세라믹 기판층(210)과 맞닿아 배치되고 상부에 제2 금속 패턴층(221)이 형성되는 제2 세라믹 기판층(220) 및 하부가 제2 세라믹 기판층(220)과 맞닿아 배치되고 상부에 제3 금속 패턴층(231)이 형성되는 제3 세라믹 기판층(230)을 포함하는 세라믹 기판에 있어서, 세라믹 기판의 두께 방향의 중심 위치로부터 제1 세라믹 기판층(210)과 제2 세라믹 기판층(220)이 맞닿는 면과의 두께(h1)가 세라믹 기판의 두께 방향의 중심 위치로부터 제2 세라믹 기판층(220)과 제3 세라믹 기판층(230)이 맞닿는 면과의 두께(h2)보다 얇게 형성된다. 즉, h2가 h1보다 두껍게 형성되어 고온에서 열소성이 이루어지면 positive 방향으로 휨이 발생하게 되어 세라믹 기판의 파손이나 크랙(Crack)과 같은 문제점을 보안할 수 있게 되는 것이다.The first ceramic substrate layer 210 having the first metal pattern layer 211 formed thereon and the second ceramic patterned substrate layer 210 having the lower portion abutting the first ceramic substrate layer 210 and having the second metal pattern layer 221 formed thereon And a third ceramic substrate layer 230 having a second ceramic substrate layer 220 and a lower portion disposed in contact with the second ceramic substrate layer 220 and having a third metal pattern layer 231 formed thereon, (H1) between the center position in the thickness direction of the ceramic substrate and the surface where the first ceramic substrate layer 210 and the second ceramic substrate layer 220 are in contact with each other from the center position in the thickness direction of the ceramic substrate, Is formed to be thinner than the thickness (h2) between the ceramic substrate layer (220) and the third ceramic substrate layer (230). That is, when h2 is formed thicker than h1 and thermosetting is performed at a high temperature, deflection occurs in a positive direction, and problems such as breakage and cracks of the ceramic substrate can be secured.

또한, 본 발명의 일 실시 예에 따른 세라믹 기판은 휨의 크기를 줄이기 위하여 각각의 세라믹 기판층에 형성되는 금속 패턴층의 면적의 편차를 줄인다. 도 6(a)는 종래의 세라믹 기판의 각 층에 형성된 금속 패턴층을 개략적으로 나타낸 평면도, 도 6(b)는 본 발명의 일 실시 예에 따른 세라믹 기판의 각 층에 형성된 금속 패턴층을 개략적으로 나타낸 평면도이다. 도 6(a)에 도시된 바와 같이, 종래의 세라믹 기판의 제2 세라믹 기판층(120)에 형성된 제2 금속 패턴층(121)은 금속 패턴이 좌우가 불균형하게 형성되어 있다. In addition, the ceramic substrate according to an embodiment of the present invention reduces variations in the area of the metal pattern layer formed on each ceramic substrate layer in order to reduce the warpage. FIG. 6A is a plan view schematically showing a metal pattern layer formed on each layer of a conventional ceramic substrate, FIG. 6B is a schematic view of a metal pattern layer formed on each layer of a ceramic substrate according to an embodiment of the present invention, Fig. As shown in FIG. 6 (a), the second metal pattern layer 121 formed on the second ceramic substrate layer 120 of the conventional ceramic substrate has a metal pattern formed on the right and left unevenly.

이러한 금속 패턴의 좌우 불균형으로 인하여 세라믹 기판의 열소성시 휨이 발생하게 되는데 본 발명의 일 실시 예에 따른 제2 금속 패턴층(121) 중 적어도 일부에 제1 패턴영역을 설정하고, 다른 일부에 제2 패턴영역을 설정하며, 이때 제1 패턴영역 및 제2 패턴영역은 패턴영역 설정 정보에 기초하여 설정된다. 제1 패턴영역과 제2 패턴영역에 형성되는 패턴 면적은 기 설정된 비율로 형성되는데, 제1 패턴영역 및 제2 패턴영역 중 어느 하나에 형성되는 패턴 면적 값이 기 설정된 비율보다 작을 경우, 더미 패턴(222)이 형성된다. 예를 들어, 도 6(a)에 도시된 바와 같이, 제2 금속 패턴층(121)의 중앙선(붉은 점선)으로 제1 패턴영역과 제2 패턴영역이 나누어진다면, 제1 패턴영역과 제2 패턴영역에 형성된 패턴 면적 값의 비는 5:5 또는 4:6 또는 6:4로 형성될 수 있다. 제1 패턴영역과 제2 패턴영역에 형성된 패턴 면적 값의 비가 4:6보다 차이가 많이 나는 경우, 패턴 면적이 작은 영역에 더미 패턴(222)이 형성된다. 금속 패턴이 적게 형성된 영역에 세라믹 기판의 전기적인 특성에 영향을 미치지 않는 더미 패턴(222)을 형성하여 패턴 면적 편차를 작게 함으로써 휨 발생의 크기를 줄일 수 있게 되는 것이다. This imbalance of the metal pattern causes a warp when thermo-baking the ceramic substrate. The first pattern region is set in at least a part of the second metal pattern layer 121 according to an embodiment of the present invention, The first pattern area and the second pattern area are set based on the pattern area setting information. When the pattern area value formed in any one of the first pattern area and the second pattern area is less than a predetermined ratio, the pattern area formed in the first pattern area and the second pattern area is formed at a predetermined ratio. (222) is formed. 6 (a), if the first pattern area and the second pattern area are divided by the center line (red dotted line) of the second metal pattern layer 121, the first pattern area and the second pattern area The ratio of the pattern area value formed in the pattern area may be 5: 5 or 4: 6 or 6: 4. When the ratio of the pattern area value formed in the first pattern area and the pattern area in the second pattern area is larger than 4: 6, the dummy pattern 222 is formed in the area having a small pattern area. A dummy pattern 222 that does not affect the electrical characteristics of the ceramic substrate is formed in a region where the metal pattern is less formed, so that the deviation of the pattern area can be reduced to reduce the occurrence of warpage.

도 7(a)는 종래의 일 실시 예에 따른 세라믹 기판의 휨 정도를 나타낸 그래프, 도 7(b)는 본 발명의 일 실시 예에 따른 세라믹 기판의 휨 정도를 나타낸 그래프이다. 도 7(a)에 도시된 종래의 세라믹 기판은 제1 세라믹 기판층(110)에 형성된 제1 금속 패턴층(111)의 면적과 제2 세라믹 기판층(120)에 형성된 제2 금속 패턴층(121)의 면적과 제3 세라믹 기판층(130)에 형성된 제3 금속 패턴층(131)의 면적의 비가 1.187 : 1.562 : 1로 형성되었고 이때의 휨의 정도는 239㎛이다.FIG. 7A is a graph showing the degree of warpage of the ceramic substrate according to one embodiment of the present invention, and FIG. 7B is a graph showing the degree of warpage of the ceramic substrate according to an embodiment of the present invention. The conventional ceramic substrate shown in FIG. 7A has an area of the first metal pattern layer 111 formed on the first ceramic substrate layer 110 and an area of the second metal pattern layer 111 formed on the second ceramic substrate layer 120 121 and the area of the third metal pattern layer 131 formed on the third ceramic substrate layer 130 is 1.187: 1.562: 1, and the degree of warping at this time is 239 占 퐉.

종래의 세라믹 기판에 더미 패턴(222)을 형성하여 패턴 면적의 편차를 줄인 본 발명의 일 실시 예에 따른 도 7(b)의 세라믹 기판은 제1 세라믹 기판층(210)에 형성된 제1 금속 패턴층(211)의 면적과 제2 세라믹 기판층(220)에 형성된 제2 금속 패턴층(221)의 면적과 제3 세라믹 기판층(230)에 형성된 제3 금속 패턴층(231)의 면적의 비가 1.187 : 1.901 : 1로 형성되었고, 이때의 휨의 정도는 156㎛로 종래의 더미 패턴이 형성되지 않은 세라믹 기판보다 83㎛이 개선되었고 이는 35%의 휨이 개선된 효과를 나타낸다.
The ceramic substrate of FIG. 7B according to an embodiment of the present invention in which the dummy pattern 222 is formed on the conventional ceramic substrate to reduce the deviation of the pattern area is formed on the first ceramic substrate layer 210, The ratio of the area of the layer 211 to the area of the second metal pattern layer 221 formed on the second ceramic substrate layer 220 and the area of the third metal pattern layer 231 formed on the third ceramic substrate layer 230 1.187: 1.901: 1, and the degree of warpage at this time is 156 μm, which is improved by 83 μm from the ceramic substrate on which no conventional dummy pattern is formed, which shows an improvement in warping of 35%.

본 발명의 일 실시 예에 따른 세라믹 기판은 하부가 제3 세라믹 기판층(230)과 맞닿아 배치되고 상부에 제4 금속 패턴층(241)이 형성되는 제4 세라믹 기판층(240)이 더 포함될 수 있다. 즉, 본 발명의 일 실시 예에 따른 세라믹 기판은 복수개의 세라믹 기판층이 형성되는 세라믹 기판으로서 세라믹 기판층의 갯수는 제한되지 않는다. The ceramic substrate according to an embodiment of the present invention may further include a fourth ceramic substrate layer 240 having a lower portion thereof abutting the third ceramic substrate layer 230 and a fourth metal pattern layer 241 formed thereon . That is, the ceramic substrate according to an embodiment of the present invention is a ceramic substrate on which a plurality of ceramic substrate layers are formed, and the number of ceramic substrate layers is not limited.

도 8(a)는 종래의 다른 실시 예에 따른 세라믹 기판의 각 층에 형성된 금속 패턴층을 개략적으로 나타낸 평면도, 도 8(b)는 본 발명의 다른 실시 예에 따른 세라믹 기판의 각 층에 형성된 금속 패턴층을 개략적으로 나타낸 평면도이다. 4개의 세라믹 기판층(210, 220, 230, 240)이 적층되는 세라믹 기판의 경우 휨의 크기를 줄이기 위하여 각각 형성된 금속 패턴층(211, 221, 231, 241)의 패턴 면적이 조정된다. 도 8(b)에 도시된 바와 같이, 제3 세라믹 기판(230)의 제3 금속 패턴층(231)에는 더미 패턴(232)이 더 형성되고, 제2 세라믹 기판(220)의 제2 금속 패턴층(221)의 금속 패턴의 일부분(222)을 제거한다. FIG. 8A is a plan view schematically illustrating a metal pattern layer formed on each layer of a ceramic substrate according to another embodiment of the present invention. FIG. 8B is a cross-sectional view of a ceramic substrate according to another embodiment of the present invention. Fig. 5 is a plan view schematically showing a metal pattern layer. In the case of a ceramic substrate on which four ceramic substrate layers 210, 220, 230 and 240 are stacked, the pattern areas of the metal pattern layers 211, 221, 231, and 241 formed thereon are adjusted in order to reduce the degree of warpage. 8B, a dummy pattern 232 is further formed on the third metal pattern layer 231 of the third ceramic substrate 230, and a dummy pattern 232 is formed on the second metal pattern 231 of the second ceramic substrate 220. [ A portion 222 of the metal pattern of the layer 221 is removed.

도 8(a)에 도시된 바와 같이, 종래의 제3 세라믹 기판(130)의 불균형하게 금속 패턴을 개선하기 위하여 본 발명에서는 세라믹 기판의 전기적 특성에 영향을 주지 않는 더미 패턴(232)을 더 형성하거나 금속 패턴의 일부분(222)을 제거하는 것이다.As shown in FIG. 8A, in order to improve the uneven metal pattern of the conventional third ceramic substrate 130, a dummy pattern 232 which does not affect the electrical characteristics of the ceramic substrate is further formed Or to remove a portion 222 of the metal pattern.

제1 금속 패턴층(211)의 면적과 제2 금속 패턴층(221)의 면적의 합은 제3 금속 패턴층(231)의 면적과 제4 금속 패턴층(241)의 면적의 합보다 큰 것이 바람직하다. 또한, 제1 금속 패턴층(211)의 면적과 제2 금속 패턴층(221)의 면적의 합이 기 설정된 값보다 큰 경우에는, 제1 금속 패턴층(211) 또는 제2 금속 패턴층(221)의 금속 패턴의 면적을 줄여 면적의 합이 기 설정된 값보다 같거나 작게 한다.The sum of the area of the first metal pattern layer 211 and the area of the second metal pattern layer 221 is larger than the sum of the area of the third metal pattern layer 231 and the area of the fourth metal pattern layer 241 desirable. When the sum of the area of the first metal pattern layer 211 and the area of the second metal pattern layer 221 is larger than a predetermined value, the first metal pattern layer 211 or the second metal pattern layer 221 ) To reduce the area of the metal pattern so that the sum of the areas is equal to or smaller than a preset value.

제3 금속 패턴층(231)의 면적과 제4 금속 패턴층(241)의 면적의 합이 기 설정된 값보다 작은 경우에는 제3 금속 패턴층(231) 또는 제4 금속 패턴층(241)에 더미 패턴을 더 형성하여 면적의 합이 기 설정된 값보다 같거나 크게 한다.If the sum of the area of the third metal pattern layer 231 and the area of the fourth metal pattern layer 241 is less than a predetermined value, the third metal pattern layer 231 or the fourth metal pattern layer 241 may have a dummy The pattern is further formed so that the sum of the areas is equal to or larger than a predetermined value.

도 9(a)는 종래의 다른 실시 예에 따른 세라믹 기판의 휨 정도를 나타낸 그래프, 도 9(b)는 본 발명의 다른 실시 예에 따른 세라믹 기판의 휨 정도를 나타낸 그래프이다. 도 9(a)의 세라믹 기판의 제1 금속 패턴층(111), 제2 금속 패턴층(121), 제3 금속 패턴층(131), 제4 금속 패턴층(141)의 금속 패턴 면적의 비는 1: 1.982: 0.752: 1.154이다. 이렇게 제1 금속 패턴층(211)의 면적과 제2 금속 패턴층(221)의 면적의 합은 제3 금속 패턴층(231)의 면적과 제4 금속 패턴층(241)의 면적의 합보다 작은 경우에는 도 9(a)에 도시된 바와 같이, 휨의 크기는 502㎛가 발생된다.FIG. 9A is a graph showing the degree of bending of the ceramic substrate according to another embodiment of the present invention, and FIG. 9B is a graph showing the degree of bending of the ceramic substrate according to another embodiment of the present invention. The ratio of the metal pattern areas of the first metal pattern layer 111, the second metal pattern layer 121, the third metal pattern layer 131 and the fourth metal pattern layer 141 of the ceramic substrate of Fig. 9 (a) Is 1: 1.982: 0.752: 1.154. The sum of the area of the first metal pattern layer 211 and the area of the second metal pattern layer 221 is smaller than the sum of the area of the third metal pattern layer 231 and the area of the fourth metal pattern layer 241 In this case, as shown in Fig. 9 (a), the warpage size is 502 m.

도 9(b)의 세라믹 기판의 제1 금속 패턴층(211), 제2 금속 패턴층(221), 제3 금속 패턴층(231), 제4 금속 패턴층(241)의 금속 패턴 면적의 비는 1: 1.793: 1.233: 1.154이다. 종래의 세라믹 기판의 제3 금속 패턴층(231)에 더미 패턴(232)을 형성하여 금속 패턴의 면적을 넓히고, 제2 금속 패턴층(221)의 금속 패턴의 면적을 감소시켜 제1 금속 패턴층(211)의 면적과 제2 금속 패턴층(221)의 면적의 합을 감소시켰다. 또한, 제3 금속 패턴층(231)의 금속 패턴의 면적을 증가시켜 제3 금속 패턴층(231)의 면적과 제4 금속 패턴층(241)의 면적의 합을 증가시켰다. 이러한 방법으로 금속 패턴의 면적이 조정되었을 때의 휨의 크기는 401㎛가 발생되어 종래의 휨의 크기보다 감소되었다.The ratio of the metal pattern areas of the first metal pattern layer 211, the second metal pattern layer 221, the third metal pattern layer 231 and the fourth metal pattern layer 241 of the ceramic substrate of Fig. 9 (b) Is 1: 1.793: 1.233: 1.154. The dummy pattern 232 is formed on the third metal pattern layer 231 of the conventional ceramic substrate to enlarge the area of the metal pattern and reduce the area of the metal pattern of the second metal pattern layer 221, The sum of the area of the first metal pattern layer 211 and the area of the second metal pattern layer 221 is reduced. In addition, the area of the metal pattern of the third metal pattern layer 231 was increased to increase the sum of the area of the third metal pattern layer 231 and the area of the fourth metal pattern layer 241. When the area of the metal pattern is adjusted in this way, the size of the warpage is 401 m, which is smaller than that of the conventional warpage.

이와 같이, 더미 패턴을 더 형성하거나 세라믹 기판에 전기적인 영향을 주지 않는 금속 패턴을 줄임으로써 제1 금속 패턴층(211)의 면적과 제2 금속 패턴층(221)의 면적의 합은 제3 금속 패턴층(231)의 면적과 제4 금속 패턴층(241)의 면적의 합보다 작은 경우 휨의 크기가 101㎛가 줄어들었고 이는 종래의 세라믹 기판의 휨보다 20%가 개선된 효과를 나타낸다.As described above, the sum of the area of the first metal pattern layer 211 and the area of the second metal pattern layer 221 is reduced by forming the dummy pattern or reducing the metal pattern that does not electrically affect the ceramic substrate, When the sum of the area of the pattern layer 231 and the area of the fourth metal pattern layer 241 is smaller than the sum of the area of the pattern layer 231 and the area of the fourth metal pattern layer 241, the deflection is reduced by 101 mu m.

본 발명의 일 실시 예에 따른 제1 세라믹 기판층(210), 제2 세라믹 기판층(220), 제3 세라믹 기판층(230) 및 제4 세라믹 기판층(240)에는 인접한 세라믹 기판층과 전기적으로 연결되기 위한 비아홀(112, 122)이 형성되는 것이 바람직한데 이때 비아홀이 형성되는 세라믹 기판층은 세라믹 기판의 특성에 따라 달라질 수 있다.The first ceramic substrate layer 210, the second ceramic substrate layer 220, the third ceramic substrate layer 230, and the fourth ceramic substrate layer 240 may be electrically connected to the adjacent ceramic substrate layer 210 in accordance with an embodiment of the present invention. The via hole 112 and the via hole 122 may be formed. The ceramic substrate layer on which the via hole is formed may vary depending on the characteristics of the ceramic substrate.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.
Thus, those skilled in the art will appreciate that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the embodiments described above are to be considered in all respects only as illustrative and not restrictive.

10: 제1 세라믹 기판층 11: 제1 금속 패턴층
12: 제1 비아홀 20: 제2 세라믹 기판층
21: 제2 금속 패턴층 30: 제3 세라믹 기판층
31: 제3 금속 패턴층 32: 제2 비아홀
40: 제4 세라믹 기판층 41: 제4 금속 패턴층
50: 압축기기 110: 제1 세라믹 기판층
111: 제1 금속 패턴층 112: 제1 비아홀
120: 제2 세라믹 기판층 121: 제2 금속 패턴층
122: 제2 비아홀 130: 제3 세라믹 기판층
131: 제3 금속 패턴층 140: 제4 세라믹 기판층
141: 제4 금속 패턴층 210: 제1 세라믹 기판층
211: 제1 금속 패턴층 220: 제2 세라믹 기판층
221: 제2 금속 패턴층 222: 패턴 제거 영역
230: 제3 세라믹 기판층 231: 제3 금속 패턴층
232: 더미 패턴 240: 제4 세라믹 기판층
241: 제4 금속 패턴층 10: first ceramic substrate layer 11: first metal pattern layer
12: first via hole 20: second ceramic substrate layer
21: second metal pattern layer 30: third ceramic substrate layer
31: third metal pattern layer 32: second via hole
40: fourth ceramic substrate layer 41: fourth metal pattern layer
50: Compressor 110: First ceramic substrate layer
111: first metal pattern layer 112: first via hole
120: second ceramic substrate layer 121: second metal pattern layer
122: second via hole 130: third ceramic substrate layer
131: third metal pattern layer 140: fourth ceramic substrate layer
141: fourth metal pattern layer 210: first ceramic substrate layer
211: first metal pattern layer 220: second ceramic substrate layer
221: second metal pattern layer 222: pattern removal region
230: third ceramic substrate layer 231: third metal pattern layer
232: dummy pattern 240: fourth ceramic substrate layer
241: fourth metal pattern layer

Claims (8)

상부에 제1 금속 패턴층이 형성되는 제1 세라믹 기판층;
하부가 상기 제1 세라믹 기판층과 맞닿아 배치되고 상부에 제2 금속 패턴층이 형성되는 제2 세라믹 기판층; 및
하부가 제2 세라믹 기판층과 맞닿아 배치되고 상부에 제3 금속 패턴층이 형성되는 제3 세라믹 기판층;
을 포함하되,
상기 세라믹 기판의 두께 방향의 중심 위치로부터 상기 제1 세라믹 기판층과 상기 제2 세라믹 기판층이 맞닿는 면과의 두께가 상기 세라믹 기판의 두께 방향의 중심 위치로부터 상기 제2 세라믹 기판층과 상기 제3 세라믹 기판층이 맞닿는 면과의 두께보다 얇게 형성되는 휨이 개선된 세라믹 기판.
A first ceramic substrate layer on which a first metal pattern layer is formed;
A second ceramic substrate layer having a lower portion disposed in contact with the first ceramic substrate layer and having a second metal pattern layer formed thereon; And
A third ceramic substrate layer having a lower portion disposed in contact with the second ceramic substrate layer and having a third metal pattern layer formed thereon;
≪ / RTI >
Wherein a thickness of the first ceramic substrate layer and a surface of the second ceramic substrate layer in contact with each other from a center position in the thickness direction of the ceramic substrate is larger than a thickness of the second ceramic substrate layer and the third ceramic substrate layer Wherein the thickness of the ceramic substrate layer is smaller than the thickness of the ceramic substrate layer.
제1항에 있어서,
하부가 제3 세라믹 기판층과 맞닿아 배치되고 상부에 제4 금속 패턴층이 형성되는 제4 세라믹 기판층이 더 포함되는 것을 특징으로 하는 휨이 개선된 세라믹 기판.
The method according to claim 1,
Further comprising a fourth ceramic substrate layer having a lower portion disposed in contact with the third ceramic substrate layer and a fourth metallic pattern layer disposed thereon. ≪ Desc / Clms Page number 19 >
제2항에 있어서,
상기 제1 금속 패턴층의 면적과 상기 제2 금속 패턴층의 면적의 합은 상기 제3 금속 패턴층의 면적과 상기 제4 금속 패턴층의 면적의 합보다 큰 것을 특징으로 하는 휨이 개선된 세라믹 기판.
3. The method of claim 2,
Wherein the sum of the area of the first metal pattern layer and the area of the second metal pattern layer is greater than the sum of the area of the third metal pattern layer and the area of the fourth metal pattern layer. Board.
제3에 있어서,
상기 제1 금속 패턴층의 면적과 상기 제2 금속 패턴층의 면적의 합이 기 설정된 값보다 작은 경우, 상기 제1 금속 패턴층 또는 상기 제2 금속 패턴층의 일부분의 금속 패턴이 제거되고, 상기 제3 금속 패턴층의 면적과 상기 제4 금속 패턴층의 면적의 합이 기 설정된 값보다 큰 경우, 상기 제3 금속 패턴층 또는 상기 제4 금속 패턴층에는 더미 패턴이 형성되는 것을 특징으로 하는 휨이 개선된 세라믹 기판.
In the third aspect,
Wherein a metal pattern of a part of the first metal pattern layer or the second metal pattern layer is removed when the sum of the area of the first metal pattern layer and the area of the second metal pattern layer is smaller than a predetermined value, A dummy pattern is formed on the third metal pattern layer or the fourth metal pattern layer when the sum of the area of the third metal pattern layer and the area of the fourth metal pattern layer is larger than a predetermined value, This improved ceramic substrate.
제1항에 있어서,
상기 제1 세라믹 기판층, 상기 제2 세라믹 기판층, 상기 제3 세라믹 기판층 및 제4 세라믹 기판층에는 인접한 세라믹 기판층과 전기적으로 연결되기 위한 비아홀이 형성된 것을 특징으로 하는 휨이 개선된 세라믹 기판.
The method according to claim 1,
Wherein the first ceramic substrate layer, the second ceramic substrate layer, the third ceramic substrate layer, and the fourth ceramic substrate layer are formed with via holes to be electrically connected to adjacent ceramic substrate layers. .
상부에 제1 금속 패턴층이 형성되는 제1 세라믹 기판층;
하부가 상기 제1 세라믹 기판층과 맞닿아 배치되고 상부에 제2 금속 패턴층이 형성되는 제2 세라믹 기판층; 및
하부가 제2 세라믹 기판층과 맞닿아 배치되고 상부에 제3 금속 패턴층이 형성되는 제3 세라믹 기판층;
을 포함하되,
상기 제2 금속 패턴층 중 적어도 일부에 제1 패턴영역을 설정하고, 다른 일부에 제2 패턴영역을 설정하며, 상기 제1 패턴영역 및 상기 제2 패턴영역은 패턴영역 설정 정보에 기초하여 설정되는 휨이 개선된 세라믹 기판.
A first ceramic substrate layer on which a first metal pattern layer is formed;
A second ceramic substrate layer having a lower portion disposed in contact with the first ceramic substrate layer and having a second metal pattern layer formed thereon; And
A third ceramic substrate layer having a lower portion disposed in contact with the second ceramic substrate layer and having a third metal pattern layer formed thereon;
≪ / RTI >
The first pattern region is set to at least a part of the second metal pattern layer and the second pattern region is set to another portion; and the first pattern region and the second pattern region are set based on pattern region setting information A ceramic substrate with improved warpage.
제6항에 있어서,
상기 제1 패턴영역과 상기 제2 패턴영역에 형성되는 패턴 면적은 기 설정된 비율로 형성되는 것을 특징으로 하는 휨이 개선된 세라믹 기판.
The method according to claim 6,
Wherein a pattern area formed in the first pattern area and the second pattern area is formed at a predetermined ratio.
제7항에 있어서,
상기 제1 패턴영역 및 상기 제2 패턴영역 중 어느 하나에 형성되는 패턴 면적 값이 기 설정된 비율보다 작을 경우, 더미 패턴이 형성되는 것을 특징으로 하는 휨이 개선된 세라믹 기판.8. The method of claim 7,
Wherein a dummy pattern is formed when a pattern area value formed in any one of the first pattern area and the second pattern area is smaller than a predetermined ratio.
KR1020140192215A 2014-12-29 2014-12-29 Improved ceramic substrate warpage KR20160080430A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140192215A KR20160080430A (en) 2014-12-29 2014-12-29 Improved ceramic substrate warpage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140192215A KR20160080430A (en) 2014-12-29 2014-12-29 Improved ceramic substrate warpage

Publications (1)

Publication Number Publication Date
KR20160080430A true KR20160080430A (en) 2016-07-08

Family

ID=56502828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140192215A KR20160080430A (en) 2014-12-29 2014-12-29 Improved ceramic substrate warpage

Country Status (1)

Country Link
KR (1) KR20160080430A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190048111A (en) 2017-10-30 2019-05-09 주식회사 아모센스 Method for manufacturing double-sided ceramic substrate, double-sided ceramic substrate semiconductor package comprising this
WO2020036302A1 (en) * 2018-08-16 2020-02-20 전남대학교산학협력단 Sandwich panel having anticlastic curvature characteristic and manufacturing method of same
KR102393562B1 (en) 2020-11-17 2022-05-03 주식회사 화인세라텍 Ceramic substrate manufacturing method and ceramic substrate
KR20230046413A (en) 2021-09-30 2023-04-06 주식회사 화인세라텍 Multi-layered ceramic substrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809257B1 (en) 2007-03-15 2008-02-29 삼성전기주식회사 Method for manufacturing low temperature cofired ceramic substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809257B1 (en) 2007-03-15 2008-02-29 삼성전기주식회사 Method for manufacturing low temperature cofired ceramic substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190048111A (en) 2017-10-30 2019-05-09 주식회사 아모센스 Method for manufacturing double-sided ceramic substrate, double-sided ceramic substrate semiconductor package comprising this
WO2020036302A1 (en) * 2018-08-16 2020-02-20 전남대학교산학협력단 Sandwich panel having anticlastic curvature characteristic and manufacturing method of same
US11565500B2 (en) 2018-08-16 2023-01-31 Industry Foundation of Chonnan National University Sandwich panel having anticlastic curvature characteristic and manufacturing method of same
KR102393562B1 (en) 2020-11-17 2022-05-03 주식회사 화인세라텍 Ceramic substrate manufacturing method and ceramic substrate
KR20230046413A (en) 2021-09-30 2023-04-06 주식회사 화인세라텍 Multi-layered ceramic substrate

Similar Documents

Publication Publication Date Title
US8410887B2 (en) Built-in-coil substrate
KR102267242B1 (en) Multilayer electronic component and manufacturing method of multilayer electronic component
TWI743269B (en) Multilayer ceramic electronic parts
JP5921074B2 (en) Manufacturing method of laminated substrate
US8736413B2 (en) Laminated type inductor element and manufacturing method therefor
KR20160080430A (en) Improved ceramic substrate warpage
US9406438B2 (en) Stack-type inductor element and method of manufacturing the same
US7829977B2 (en) Low temperature co-fired ceramics substrate and semiconductor package
US9613755B2 (en) Multi layer ceramic capacitor, embedded board using multi layer ceramic capacitor and manufacturing method thereof
JP2013004980A (en) Stacked chip element and method for manufacturing the same
JP4099756B2 (en) Laminated board
WO2011148678A1 (en) Lc co-sintered substrate and method for producing same
US20120151763A1 (en) Method of manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component using the same
JP6819603B2 (en) Multilayer ceramic substrate and its manufacturing method
JP2014127581A (en) Multilayer ceramic electronic component
TWI575683B (en) Chip package structure and method of manufacturing the same
JP4374880B2 (en) Multilayer coil and manufacturing method thereof
KR101462747B1 (en) Fabricating method for multi layer ceramic electronic device and multi layer ceramic electronic device using thereof
JP5956185B2 (en) Multiple wiring board
JP4277012B2 (en) Multiple wiring board
TWI587333B (en) Ceramic capacitor structure
JP2012015177A (en) Ceramic multilayer substrate
KR102048102B1 (en) Laminated ceramic electronic component
TWI791061B (en) Lc resonant antenna
JP5472653B2 (en) Chip electronic component manufacturing method and ceramic substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment