KR20150127823A - The printed circuit board and the method for manufacturing the same - Google Patents
The printed circuit board and the method for manufacturing the same Download PDFInfo
- Publication number
- KR20150127823A KR20150127823A KR1020120057314A KR20120057314A KR20150127823A KR 20150127823 A KR20150127823 A KR 20150127823A KR 1020120057314 A KR1020120057314 A KR 1020120057314A KR 20120057314 A KR20120057314 A KR 20120057314A KR 20150127823 A KR20150127823 A KR 20150127823A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- circuit pattern
- insulating
- via hole
- circuit board
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000007747 plating Methods 0.000 claims abstract description 10
- 238000007772 electroless plating Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 21
- 239000011889 copper foil Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000008054 signal transmission Effects 0.000 abstract description 5
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- MARDFMMXBWIRTK-UHFFFAOYSA-N [F].[Ar] Chemical compound [F].[Ar] MARDFMMXBWIRTK-UHFFFAOYSA-N 0.000 description 1
- VFQHLZMKZVVGFQ-UHFFFAOYSA-N [F].[Kr] Chemical compound [F].[Kr] VFQHLZMKZVVGFQ-UHFFFAOYSA-N 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
- H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 인쇄회로기판의 제조 방법에 대한 것으로, 이 제조 방법은 절연층의 일면에 금속층이 부착되어 있는 절연 기판을 준비하는 단계, 상기 절연층에 상기 금속층이 노출되도록 비아홀을 형성하는 단계, 상기 절연층의 타면에 무전해도금하여 하부층을 형성하는 단계, 상기 하부층을 씨드로 상기 비아홀을 매립하며 상부층을 형성하는 단계, 그리고 상기 하부층 및 상부층을 동시에 식각하여 제1 회로패턴을 형성하고, 상기 동박층을 식각하여 제2 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법을 제공한다. 따라서, CCL로부터 인쇄회로기판 형성 시 전도성 비아를 도금을 통해 형성하면서 상부와 하부의 회로 패턴의 두께를 균등하게 유지할 수 있다. 따라서 신호 전달 시에 회로 패턴 두께 차에 따른 신호 오류를 방지할 수 있어 신뢰성이 향상된다.The present invention relates to a method of manufacturing a printed circuit board, comprising the steps of: preparing an insulating substrate having a metal layer on one surface of an insulating layer; forming a via hole in the insulating layer to expose the metal layer; Forming a lower layer by electroless plating the other surface of the insulating layer, filling the via hole with the seed layer to form an upper layer, and etching the lower layer and the upper layer simultaneously to form a first circuit pattern, And forming a second circuit pattern by etching the first electrode layer and the second electrode layer. Therefore, when the printed circuit board is formed from the CCL, the conductive vias are formed through plating, and the thicknesses of the upper and lower circuit patterns can be uniformly maintained. Therefore, it is possible to prevent a signal error due to a difference in circuit pattern thickness during signal transmission, thereby improving reliability.
Description
본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다. The present invention relates to a printed circuit board and a method of manufacturing the same.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같A printed circuit board (PCB) is an electrically insulating substrate such as copper
은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다. Refers to a board formed by printing a circuit line pattern with a conductive material and immediately before mounting electronic components. In other words, a circuit board on which a mounting position of each component is determined and a circuit pattern connecting the components is printed on the surface of the flat plate to fix the various kinds of electronic devices densely on the flat plate.
도 1은 일반적인 인쇄회로기판을 도시한 것이다.Figure 1 shows a typical printed circuit board.
도 1과 같이 인쇄회로기판(10)은 절연 기판(11)의 상면에 회로 패턴(12-14)을 형성한다.1, the printed
회로 패턴(12-14)이 형성된 인쇄회로기판(10)은 하면에 형성되는 회로 패턴(15)과 연결을 위한 전도성 비아를 포함하며, 상기 전도성 비아를 형성하기 위해 도금 공정을 수행한다.The printed
이때, 상기 절연 기판(11)의 상하부에 형성되는 회로 패턴(12-15)은 CCL(copper cladded laminate)로부터 절연기판(11)의 상하부에 부착된 동박층을 식각하여 형성된다.The circuit patterns 12-15 formed on the upper and lower portions of the
따라서, 전도성 비아를 위한 도금 수행 시에 상부의 동박층 위에 무전해 도금층이 형성되고, 상기 무전해 도금층 위에 전해 도금층이 형성됨으로써 절연 기판(11)의 상부에 형성되어 있는 회로 패턴(12-14)의 두께와 하부에 형성되어 있는 회로 패턴(15)의 두께가 서로 달라 임피던스에 차에 의해 신호 전송 시 오류가 발생한다.Accordingly, when the plating for the conductive vias is performed, the electroless plating layer is formed on the upper copper foil layer, and the electrolytic plating layer is formed on the electroless plating layer, whereby the circuit patterns 12-14 formed on the upper portion of the
실시 예는 새로운 구조를 가지는 인쇄회로기판 및 그의 제조 방법을 제공한다.An embodiment provides a printed circuit board having a new structure and a method of manufacturing the same.
실시 예는 신호 전달에 유리한 회로 패턴이 형성되는 인쇄회로기판 및 그의 제조 방법을 제공한다.An embodiment provides a printed circuit board on which a circuit pattern favorable for signal transmission is formed and a method of manufacturing the same.
실시예는 절연층의 일면에 금속층이 부착되어 있는 절연 기판을 준비하는 단계, 상기 절연층에 상기 금속층이 노출되도록 비아홀을 형성하는 단계, 상기 절연층의 타면에 무전해도금하여 하부층을 형성하는 단계, 상기 하부층을 씨드로 상기 비아홀을 매립하며 상부층을 형성하는 단계, 그리고 상기 하부층 및 상부층을 동시에 식각하여 제1 회로패턴을 형성하고, 상기 동박층을 식각하여 제2 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법을 제공한다. The present invention provides a method of manufacturing a semiconductor device, comprising: preparing an insulating substrate having a metal layer on one surface of the insulating layer; forming a via hole to expose the metal layer in the insulating layer; forming a lower layer by electroless plating on the other surface of the insulating layer Forming a first circuit pattern by etching the lower layer and the upper layer simultaneously and etching the copper layer to form a second circuit pattern, The present invention provides a method of manufacturing a printed circuit board.
한편, 실시예는 절연 기판, 상기 절연 기판의 상면에 형성되어 있으며 다층으로 형성되는 제1 회로 패턴, 그리고 상기 절연 기판의 하면에 형성되어 있는 제2 회로 패턴을 포함하며, 상기 제1 회로 패턴과 상기 제2 회로 패턴의 두께가 동일한 인쇄회로기판을 제공한다. According to another aspect of the present invention, there is provided an integrated circuit device including an insulating substrate, a first circuit pattern formed on the upper surface of the insulating substrate and formed in multiple layers, and a second circuit pattern formed on a lower surface of the insulating substrate, And the thickness of the second circuit pattern is the same.
본 발명에 따르면, CCL로부터 인쇄회로기판 형성 시 전도성 비아를 도금을 통해 형성하면서 상부와 하부의 회로 패턴의 두께를 균등하게 유지할 수 있다.According to the present invention, when forming a printed circuit board from a CCL, the conductive vias can be formed through plating, and the thicknesses of the upper and lower circuit patterns can be uniformly maintained.
따라서, 신호 전달 시에 회로 패턴 두께 차에 따른 신호 오류를 방지할 수 있어 신뢰성이 향상된다.Therefore, it is possible to prevent a signal error due to a difference in circuit pattern thickness during signal transmission, thereby improving reliability.
도 1은 종래 기술에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.
도 3은 도 10의 인쇄회로기판을 제조하는 방법을 설명하기 위한 순서도이다.1 is a cross-sectional view of a printed circuit board according to the prior art.
2 is a cross-sectional view of a printed circuit board according to an embodiment of the present invention.
3 is a flowchart for explaining a method of manufacturing the printed circuit board of FIG.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.In order to clearly illustrate the present invention in the drawings, thicknesses are enlarged in order to clearly illustrate various layers and regions, and parts not related to the description are omitted, and like parts are denoted by similar reference numerals throughout the specification .
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.Whenever a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case where it is "directly on" another portion, but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle.
본 발명은 회로 패턴이 절연 기판의 양 면에 형성되어 있는 인쇄회로기판에 있어서, 양 면의 회로 패턴의 두께가 균등 범위에 형성되는 인쇄회로기판을 제시한다.The present invention provides a printed circuit board on which circuit patterns are formed on both surfaces of an insulating substrate, wherein the thickness of the circuit patterns on both surfaces is formed in an equal range.
이하에서는 도 2 내지 도 10을 참고하여 본 발명의 인쇄회로 기판을 설명한다. Hereinafter, the printed circuit board of the present invention will be described with reference to FIGS. 2 to 10. FIG.
도 2는 본 발명의 실시예에 다른 인쇄회로기판의 단면도이다.2 is a cross-sectional view of a printed circuit board according to an embodiment of the present invention.
도 2를 참고하면, 본 발명에 따른 인쇄회로기판(100)은 절연 플레이트(110), 상기 절연 플레이트(110) 위에 형성되는 제1 회로 패턴(120), 상기 절연 플레이트(110) 아래에 형성되는 제2 회로 패턴(150)을 포함한다.2, a printed
상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The
상기 절연 플레이트(110) 위에 복수의 제1 회로 패턴(120)이 형성되어 있다. A plurality of
제1 회로 패턴(120)은 전기전도도가 높고, 저항이 낮은 물질로 형성될 수 있으며, 구리를 포함하는 합금으로 형성될 수 있다.The
또한, 상기 제1 회로패턴(120)은 다층으로 형성될 수 있으며, 도 2와 같이 2개의 층상 구조를 가질 수 있다.In addition, the
이때, 제1 회로패턴(120)을 형성하는 하부층(121)은 무전해도금으로 형성될 수 있으며, 상부층(125)은 전해 도금으로 형성될 수 있다.At this time, the
하부층(121) 및 상부층(125)은 동일한 물질로 형성될 수 있으며, 상부층(125)이 하부층(121)보다 두껍게 형성될 수 있다. The
한편, 상기 제2 회로패턴(150)은 얇은 구리층인 동박을 도전층으로 패터닝하여 형성될 수 있으며, 제2 회로패턴(150)이 동박층이고 상기 절연 플레이트(110)가 수지를 포함하는 경우, 제2 회로패턴(150)과 상기 절연 플레이트(110)는 통상의 CCL(Copper cladded laminate)로부터 형성될 수 있다.Meanwhile, the
이러한 인쇄회로기판(100)은 제1 및 제2 회로패턴(120, 150)을 전기적으로 연결하는 전도성 비아를 포함한다.The printed
상기 전도성 비아는 절연 플레이트(110) 내에 하부의 제2 회로패턴(150)을 노출하는 비아홀(111)을 매립하며 형성된다.The conductive vias are formed in the
이때, 상기 비아홀(111)은 측면이 도 2와 같이 수직으로 형성될 수도 있으나, 이와 달리 경사를 가지고 형성될 수도 있다.At this time, the side surface of the
상기 전도성 비아는 상기 비아홀(111)의 측면 및 바닥면의 제2 회로패턴(150) 상부에 형성되는 하부층(121) 및 상기 비아홀(111)을 매립하는 상부층(125)을 포함한다.The conductive vias include a
이때, 전도성 비아의 하부층(121) 및 상부층(125)은 제1 회로패턴(120)의 하부층(121) 및 상부층(125)과 동일하게 형성된다.The lower and upper
상기 제1 회로패턴(120) 및 제2 회로패턴(150)은 동일한 두께를 갖도록 형성되어 있어 신호 전달 시 회로패턴(120, 150)의 두께에 따른 오차가 발생하지 않는다.The
이하에서는 도 3 내지 도 10을 참고하여 도 2의 인쇄회로기판(100)의 제조 방법을 설명한다.Hereinafter, a method of manufacturing the printed
먼저 도 3과 같이 CCL을 준비한다.First, the CCL is prepared as shown in FIG.
상기 CCL은 절연 플레이트(110)의 성질에 따라 연성 또는 경성일 수 있다.The CCL may be flexible or rigid depending on the nature of the
상기 CCL은 절연 플레이트(110)의 하면에만 동박층(115)이 형성되어 있으며, 상면으로는 절연 플레이트(110)가 노출되어 있다.In the CCL, the
다음으로 도 4와 같이 동박층(115)의 하부에 캐리어 필름(130)을 부착한다.Next, the
상기 캐리어 필름(130)은 CCL의 얇은 두께에 의한 구김을 방지하기 위하여 부착하며, 약한 접착력을 가진다.The
다음으로 도 5와 같이 절연 플레이트(110)에 비아홀(111)을 형성한다.Next, a
비아홀(111)은 자외선 영역의 파장을 가지는 레이저빔을 발사하는 엑시머 레이저(excimer laser)를 사용하여 형성할 수 있다. 상기 엑시머 레이저는 KrF 엑시머 레이저(크립톤 불소, 중심파장 248nm), 또는 ArF 엑시머 레이저(아르곤 불소, 중심파장 193nm) 등이 적용될 수 있다. The
엑시머 레이저를 통하여 비아홀(111)을 형성하는 경우, 상기 비아홀(111)을 형성하기 위한 패턴 마스크(도시하지 않음)를 형성하고, 상기 패턴 마스크를 통해 상기 엑시머 레이저를 선택적으로 조사함으로써 형성할 수 있다.When a
엑시머 레이저를 이용하여 비아홀(111)을 형성하는 경우, 비아홀(111)의 단면은 도 5과 같이 사다리꼴 또는 직사각형의 형상의 에지를 갖도록 형성된다.When the
상기 비아홀(111)은 UV 레이저 또는 CO2레이저 등을 이용하여 형성할 수도 있으며, 물리적인 방법, 즉, 드릴 가공 등을 통하여 형성할 수도 있으며, 화학적 방법으로 선택적 식각함으로써 형성할 수도 있다.The
이때, 비아홀(111)이 형성되어 있는 영역은 상기 비아홀(111)의 노출된 상면보다 넓은 면적을 가지는 홈을 형성하여 비아홀(111)에 층상 구조를 형성할 수도 있다.At this time, the region where the
다음으로, 도 6과 같이 노출되어 있는 절연 플레이트(110)를 표면처리 한다.Next, the
즉, 절연 플레이트(110)의 표면에 저진공에서 플라즈마를 이용한 건식 플라즈마 공정을 진행하거나, 절연 플레이트(110)의 표면을 부풀린 뒤, 과망간산염을 이용하여 부풀어진 절연 플레이트(110)를 제거하고, 절연 플레이트(110) 표면을 중화시키는 습식 디스미어 공정을 통하여 표면에 조도를 부여할 수 있다.That is, a dry plasma process using plasma at a low vacuum is performed on the surface of the
다음으로, 도 7과 같이 절연 플레이트(110)의 표면 전체에 하부층(121)을 형성한다.Next, a
하부층(121)은 무전해 도금 방식으로 형성할 수 있다. The
무전해 도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매처리 과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 하부층(121)은 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있다.The electroless plating process can be performed by treating the process in the order of degreasing process, soft corrosion process, preliminary catalyst process, catalytic process, activation process, electroless plating process and oxidation prevention process. The
상기 하부층(121)은 구리, 니켈, 팔라듐 또는 크롬을 포함하는 합금으로 형성된다. The
다음으로, 상기 하부층(121)을 씨드층으로 전도성의 물질을 전해 도금하여 상부층(125)을 형성한다.Next, the
상기 상부층(125)은 하부층(121)을 씨드층으로 전해 도금하여 형성할 수 있으며, 도금 면적에 따라 전류를 제어하면서 도금을 수행할 수 있다.The
이때, 상기 상부층(125)의 두께는 하부층(121)과의 두께의 합이 상기 동박층(115)의 두께와 동일하도록 형성할 수 있다. At this time, the thickness of the
상기 상부층(125)은 절연 플레이트(110)의 상면 및 비아홀(111)을 충진하며 형성된다.The
상기 상부층(125)은 전도성이 높은 구리로 형성될 수 있다. The
다음으로, 도 9와 같이 동박층(115) 하부의 캐리어 필름(130)을 제거한 뒤, 절연 플레이트(110)은 의 상부의 하부층(121) 및 상부층(125)을 패터닝하고, 동박층(115)을 패터닝하여 제1 회로패턴(120) 및 제2 회로패턴(150)을 각각 형성한다.Next, after the
이와 같이, 일면에만 동박층(115)이 형성되어 있는 CCL로부터 절연 플레이트(110)의 상부 및 하부에 각각 회로패턴(120, 150)을 형성할 때, 하부의 동박층(115)의 두께와 동일한 수준으로 도금층의 두께를 제어함으로써 각 면의 회로패턴(120, 150)의 두께를 균일하게 형성할 수 있다. When the
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.
인쇄회로기판 100
절연 플레이트 110
제1 회로 패턴 120
제2 회로 패턴 150The printed
The
The
Claims (12)
상기 절연층에 상기 금속층이 노출되도록 비아홀을 형성하는 단계,
상기 절연층의 타면에 무전해도금하여 하부층을 형성하는 단계,
상기 하부층을 씨드로 상기 비아홀을 매립하며 상부층을 형성하는 단계, 그리고
상기 하부층 및 상부층을 동시에 식각하여 제1 회로패턴을 형성하고, 상기 동박층을 식각하여 제2 회로패턴을 형성하는 단계
를 포함하는
인쇄회로기판의 제조 방법. Preparing an insulating substrate having a metal layer on one surface of the insulating layer,
Forming a via hole in the insulating layer to expose the metal layer,
Electroless-plating the other surface of the insulating layer to form a lower layer,
Filling the via hole with the seed layer to form an upper layer, and
Etching the lower layer and the upper layer simultaneously to form a first circuit pattern, and etching the copper foil layer to form a second circuit pattern
Containing
A method of manufacturing a printed circuit board.
상기 비아홀을 형성하는 단계는,
레이저를 이용하여 상기 비아홀을 형성하는 인쇄회로기판의 제조 방법.The method according to claim 1,
The step of forming the via-
Wherein the via hole is formed using a laser.
상기 절연 기판의 상기 동박층 하면에 캐리어 필름을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.The method according to claim 1,
And forming a carrier film on the lower surface of the copper foil layer of the insulating substrate.
상기 상부층 도금 후에 상기 드라이 필름을 제거하는 단계를 더 포함하는 인쇄회로기판의 제조 방법. The method of claim 3,
And removing the dry film after the upper layer plating.
상기 비아홀을 형성한 뒤에 상기 절연층의 상면에 조도를 갖도록 표면처리하는 인쇄회로기판의 제조 방법. The method according to claim 1,
And after the formation of the via hole, the upper surface of the insulating layer is surface-treated so as to have roughness.
상기 상부층을 형성하는 단계는,
상기 하부층과 상기 상부층의 두께의 합이 상기 동박층의 두께와 동일할 때까지 도금을 진행하는 인쇄회로기판의 제조 방법.The method according to claim 1,
Wherein forming the upper layer comprises:
Wherein the plating is continued until the sum of the thicknesses of the lower layer and the upper layer is equal to the thickness of the copper foil layer.
상기 상부층 및 하부층은 동일한 물질로 형성하는 인쇄회로기판의 제조 방법. The method according to claim 1,
Wherein the upper and lower layers are formed of the same material.
상기 절연 기판의 상면에 형성되어 있으며 다층으로 형성되는 제1 회로 패턴, 그리고
상기 절연 기판의 하면에 형성되어 있는 제2 회로 패턴
을 포함하며,
상기 제1 회로 패턴과 상기 제2 회로 패턴의 두께가 동일한 인쇄회로기판.Insulating substrate,
A first circuit pattern formed on the upper surface of the insulating substrate and formed in multiple layers, and
A second circuit pattern formed on a lower surface of the insulating substrate,
/ RTI >
Wherein the first circuit pattern and the second circuit pattern have the same thickness.
상기 제1 회로 패턴은 상기 절연 기판 위에 하부층 및 상기 하부층 위에 상부층을 가지는 인쇄회로기판.9. The method of claim 8,
Wherein the first circuit pattern has a lower layer on the insulating substrate and an upper layer on the lower layer.
상기 상부층이 상기 하부층보다 두껍게 형성되어 있는 인쇄회로기판. 10. The method of claim 9,
Wherein the upper layer is thicker than the lower layer.
상기 상부층은 상기 하부층과 동일한 물질로 형성되어 있는 인쇄회로기판.11. The method of claim 10,
Wherein the upper layer is formed of the same material as the lower layer.
상기 절연 기판을 관통하며 상기 제1 회로패턴과 상기 제2 회로패턴을 연결하는 비아를 더 포함하는 인쇄회로기판. 9. The method of claim 8,
Further comprising a via penetrating the insulating substrate and connecting the first circuit pattern and the second circuit pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120057314A KR20150127823A (en) | 2012-05-30 | 2012-05-30 | The printed circuit board and the method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120057314A KR20150127823A (en) | 2012-05-30 | 2012-05-30 | The printed circuit board and the method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150127823A true KR20150127823A (en) | 2015-11-18 |
Family
ID=54838543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120057314A KR20150127823A (en) | 2012-05-30 | 2012-05-30 | The printed circuit board and the method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20150127823A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108463065A (en) * | 2017-02-17 | 2018-08-28 | 三星电机株式会社 | Substrate and method for manufacturing the substrate |
-
2012
- 2012-05-30 KR KR1020120057314A patent/KR20150127823A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108463065A (en) * | 2017-02-17 | 2018-08-28 | 三星电机株式会社 | Substrate and method for manufacturing the substrate |
| US10485105B2 (en) | 2017-02-17 | 2019-11-19 | Samsung Electro-Mechanics Co., Ltd. | Substrate and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2647267B1 (en) | Method for manufacturing printed circuit board | |
| KR101987367B1 (en) | The printed circuit board and the method for manufacturing the same | |
| KR100701353B1 (en) | Multilayer printed circuit board and its manufacturing method | |
| US9585258B2 (en) | Method and device of manufacturing printed circuit board having a solid component | |
| JP2004265967A (en) | Multilayer printed wiring board, its manufacturing method and semiconductor device | |
| KR101946989B1 (en) | The printed circuit board and the method for manufacturing the same | |
| JP2003124637A (en) | Multilayer wiring board | |
| KR101987378B1 (en) | Method of manufacturing printed circuit board | |
| KR101715941B1 (en) | The method for manufacturing the printed circuit board | |
| US9433107B2 (en) | Printed circuit board and method of manufacturing the same | |
| KR101231362B1 (en) | The printed circuit board and the method for manufacturing the same | |
| KR20150127823A (en) | The printed circuit board and the method for manufacturing the same | |
| KR101172175B1 (en) | The printed circuit board and the method for manufacturing the same | |
| KR101144573B1 (en) | The printed circuit board and the method for manufacturing the same | |
| KR101231273B1 (en) | The printed circuit board and the method for manufacturing the same | |
| KR101199112B1 (en) | The printed circuit board and the method for manufacturing the same | |
| KR101987359B1 (en) | The printed circuit board and the method for manufacturing the same | |
| KR101262513B1 (en) | The printed circuit board and the method for manufacturing the same | |
| KR101996930B1 (en) | The printed circuit board and the method for manufacturing the same | |
| KR20120009989A (en) | Printed circuit board and manufacturing method thereof | |
| KR100670594B1 (en) | How to Form Microcircuits on a Printed Circuit Board | |
| KR101905881B1 (en) | The printed circuit board and the method for manufacturing the same | |
| JP2005109299A (en) | Multilayer wiring board and its manufacturing method | |
| KR20120012676A (en) | Printed circuit board and manufacturing method thereof | |
| KR20140016569A (en) | The printed circuit board and the method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20120530 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |