Nothing Special   »   [go: up one dir, main page]

KR20150070839A - Method of manufacturing display apparatus - Google Patents

Method of manufacturing display apparatus Download PDF

Info

Publication number
KR20150070839A
KR20150070839A KR1020130157494A KR20130157494A KR20150070839A KR 20150070839 A KR20150070839 A KR 20150070839A KR 1020130157494 A KR1020130157494 A KR 1020130157494A KR 20130157494 A KR20130157494 A KR 20130157494A KR 20150070839 A KR20150070839 A KR 20150070839A
Authority
KR
South Korea
Prior art keywords
pattern
amorphous carbon
layer
forming
channel region
Prior art date
Application number
KR1020130157494A
Other languages
Korean (ko)
Inventor
전준
김지현
박성균
박정민
이정수
조기현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130157494A priority Critical patent/KR20150070839A/en
Publication of KR20150070839A publication Critical patent/KR20150070839A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

A gate electrode is formed on a substrate. An active layer is formed on the gate electrode. A metal layer is formed on the active layer. An amorphous carbon layer is formed on the metal layer. A mask pattern is formed on the amorphous carbon layer. An amorphous carbon pattern is formed by patterning the amorphous carbon layer by using a mask pattern. The metal layer and the active layer are patterned by using the mask pattern and the amorphous carbon pattern so a metal pattern and an active pattern are formed. A source electrode and a drain electrode are formed by etching the metal pattern corresponding to the position of a channel region of the active pattern. The amorphous carbon pattern is removed. A display substrate is formed by forming a pixel which is electrically connected to a thin film transistor where the gate electrode, the active pattern, the source electrode, and the drain electrode are defined. An opposite substrate combined to the display substrate is formed.

Description

표시장치의 제조방법{METHOD OF MANUFACTURING DISPLAY APPARATUS}[0001] METHOD OF MANUFACTURING DISPLAY APPARATUS [0002]

본 발명은 표시장치를 제조하는 방법에 관한 것으로, 보다 상세하게는, 표시장치의 박막트랜지스터를 형성하는 방법에 관한 것이다.The present invention relates to a method of manufacturing a display device, and more particularly, to a method of forming a thin film transistor of a display device.

평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel), 및 유기전계발광 표시장치(Organic Electroluminescent Display) 등이 있다. 상기 평판 표시 장치는 다수의 박막 트랜지스터들, 및 상기 다수의 박막 트랜지스터들 각각과 전기적으로 연결된 화소부를 포함하는 표시기판을 포함하고, 상기 다수의 박막 트랜지스터들 각각은 상기 화소부로 인가되는 데이터 신호를 스위칭한다.Examples of the flat panel display include a liquid crystal display, a field emission display, a plasma display panel, and an organic electroluminescent display. The flat panel display device includes a display substrate including a plurality of thin film transistors and a pixel portion electrically connected to each of the plurality of thin film transistors, wherein each of the plurality of thin film transistors switches a data signal applied to the pixel portion do.

한편, 일반적으로 상기 다수의 박막 트랜지스터들은 게이트 전극들을 형성하는 공정, 활성 패턴들을 형성하는 공정, 소오스 전극들을 형성하는 공정, 및 드레인 전극들을 형성하는 공정을 통해 기판 위에 형성될 수 있다.In general, the plurality of thin film transistors may be formed on a substrate through a process of forming gate electrodes, a process of forming active patterns, a process of forming source electrodes, and a process of forming drain electrodes.

본 발명의 목적은 표시장치의 박막 트랜지스터를 용이하게 제조할 수 있는 방법을 제공하는 데 있다.An object of the present invention is to provide a method of easily manufacturing a thin film transistor of a display device.

상술한 본 발명의 목적을 달성하기 위해서, 본 발명에 따른 표시장치의 제조방법은 다음과 같다.In order to achieve the above-mentioned object of the present invention, a manufacturing method of a display device according to the present invention is as follows.

기판 위에 게이트 전극을 형성한다. 상기 게이트 전극 위에 활성층을 형성한다. 상기 활성층 위에 금속층을 형성한다. 상기 금속층 위에 비정질 탄소막을 형성한다. 상기 비정질 탄소막 위에 마스크 패턴을 형성한다. 상기 마스크 패턴을 이용하여 상기 비정질 탄소막을 패터닝하여 비정질 탄소패턴을 형성한다. 상기 마스크 패턴, 및 상기 비정질 탄소패턴을 이용하여 상기 금속층, 및 상기 활성층을 패터닝하여 금속 패턴, 및 활성 패턴을 형성한다. 상기 활성패턴의 채널 영역의 위치에 대응하는 상기 금속 패턴을 식각하여 소오스 전극, 및 드레인 전극을 형성한다. 상기 비정질 탄소패턴을 제거한다. 상기 게이트 전극, 상기 활성 패턴, 상기 소오스 전극, 및 상기 드레인 전극으로 정의되는 박막 트랜지스터와 전기적으로 연결되는 화소부를 형성하여 표시기판을 형성한다. 상기 표시기판과 결합되는 대향기판을 형성한다.
A gate electrode is formed on the substrate. An active layer is formed on the gate electrode. A metal layer is formed on the active layer. An amorphous carbon film is formed on the metal layer. A mask pattern is formed on the amorphous carbon film. The amorphous carbon film is patterned using the mask pattern to form an amorphous carbon pattern. The metal layer and the active layer are patterned using the mask pattern and the amorphous carbon pattern to form a metal pattern and an active pattern. A source electrode and a drain electrode are formed by etching the metal pattern corresponding to the position of the channel region of the active pattern. The amorphous carbon pattern is removed. A pixel portion electrically connected to the thin film transistor defined as the gate electrode, the active pattern, the source electrode, and the drain electrode is formed to form a display substrate. And an opposing substrate to be combined with the display substrate is formed.

본 발명에 따른 표시장치의 제조 방법에 따르면, 금속층, 및 활성층에 식각 공정을 수행하여 금속패턴, 및 활성패턴을 형성할 때, 채널 영역에 대응되는 상기 금속층이 비정질 탄소패턴에 의해 보호될 수 있다. 즉, 상기 비정질 탄소패턴이 상기 식각 공정시 상기 금속패턴을 보호하는 식각 베리어층으로 작용한다.According to the method of manufacturing a display device according to the present invention, when the metal pattern and the active layer are etched to form the metal pattern and the active pattern, the metal layer corresponding to the channel region can be protected by the amorphous carbon pattern . That is, the amorphous carbon pattern serves as an etching barrier layer for protecting the metal pattern during the etching process.

상기 금속패턴을 보호하는 상기 비정질 탄소패턴에 의해 포토레지스트 층의 두께를 낮출 수 있고, 그 결과 상기 포토레지스트 층을 노광할 때 필요한 광의 단위 면적당 에너지를 감소시킬 수 있다.The thickness of the photoresist layer can be reduced by the amorphous carbon pattern protecting the metal pattern, and as a result, the energy per unit area of light required when the photoresist layer is exposed can be reduced.

또한, 상기 비정질 탄소패턴에 의해 상기 채널 영역에 대응되는 상기 마스크 패턴의 두께에 대한 공정 마진을 증가시킬 수 있는 효과가 있다. 따라서, 상기 채널 영역에 대응하는 마스크 패턴의 일부 두께가 얇더라도 상기 비정질 탄소패턴이 상기 금속패턴을 보호하기 때문에 상기 금속패턴이 식각되는 데미지를 방지할 수 있다.In addition, the amorphous carbon pattern has an effect of increasing the process margin with respect to the thickness of the mask pattern corresponding to the channel region. Accordingly, since the amorphous carbon pattern protects the metal pattern even if the thickness of the mask pattern corresponding to the channel region is thin, it is possible to prevent the metal pattern from being etched.

도 1a 내지 도 1g들은 본 발명의 실시예에 따른 표시장치의 제조방법을 나타내는 도면들이다.
도 2는 도 1a 내지 도 1g를 참조하여 설명된 방법으로 제조된 박막 트랜지스터를 갖는 액정 표시 장치의 단면도이다.
도 3는 도 1a 내지 도 1g를 참조하여 설명된 방법으로 제조된 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치의 단면도이다.
1A to 1G are views showing a method of manufacturing a display device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of a liquid crystal display device having a thin film transistor manufactured by the method described with reference to FIGS. 1A to 1G.
FIG. 3 is a cross-sectional view of an organic light emitting display device having a thin film transistor manufactured by the method described with reference to FIGS. 1A to 1G.

이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 살펴보기로 한다. 상기한 본 발명의 목적, 특징 및 효과는 도면과 관련된 실시예들을 통해서 용이하게 이해될 수 있을 것이다. 다만, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고, 다양한 형태로 응용되어 변형될 수도 있다. 오히려 후술될 본 발명의 실시예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고, 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서, 본 발명의 범위가 후술될 실시예들에 의해 한정되는 것으로 해석되어서는 안 될 것이다. 한편, 하기 실시예와 도면 상에 동일한 참조 번호들은 동일한 구성 요소를 나타낸다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments described herein, but may be modified in various forms. Rather, the embodiments of the present invention will be described in greater detail with reference to the accompanying drawings, in which: FIG. Accordingly, the scope of the present invention should not be construed as being limited by the embodiments described below. In the following embodiments and the drawings, the same reference numerals denote the same elements.

또한, 본 명세서에서 `제1`, `제2` 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 `위에` 또는 `상에` 있다고 할 때, 다른 부분 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.In addition, the terms `first`,` second`, and the like in the present specification are used for the purpose of distinguishing one component from another component, not limiting. It is also to be understood that when a film, an area, a component, or the like is referred to as being "on" or "on" another part, .

도 1a 내지 도 1g들은 본 발명의 실시예에 따른 표시장치의 제조방법을 나타내는 도면들이다.1A to 1G are views showing a method of manufacturing a display device according to an embodiment of the present invention.

도 1a, 및 도 1b를 참조하면, 기판(110) 위에 게이트 전극(120)이 형성된다. 상기 게이트 전극(120)이 형성된 이후에, 상기 게이트 전극(120)을 커버하는 게이트 절연층(130)이 형성된다. 상기 게이트 절연층(130)이 형성된 이후에, 상기 게이트 절연층(130) 위에 활성층(140)이 형성되고, 그 이후에 상기 활성층(140) 위에 금속층(150)이 형성된다.Referring to FIGS. 1A and 1B, a gate electrode 120 is formed on a substrate 110. After the gate electrode 120 is formed, a gate insulating layer 130 covering the gate electrode 120 is formed. After the gate insulating layer 130 is formed, an active layer 140 is formed on the gate insulating layer 130, and a metal layer 150 is formed on the active layer 140.

본 발명의 실시예에서는, 상기 활성층(140)은 비정질 실리콘으로 형성된 제1 활성패턴층(도 1f의 141a), 및 상기 제1 활성패턴층(도 1f의 141a)위에 적층되며 이온이 도핑된 비정질 실리콘으로 형성된 제2 활성패턴층(도 1f의 141b)을 포함할 수 있다. 하지만, 본 발명이 상기 활성층(140)의 재료, 및 구조에 한정되는 것은 아니다. 예를 들면, 다른 실시예에서는, 상기 활성층(140)은 IGZO, ZnO, SnO2, In2O3, Zn2SnO4, Ge2O3, 및 HfO2와 같은 산화물 반도체를 포함할 수도 있고, 또 다른 실시예에서는, 상기 활성층(140)은 GaAs, GaP, 및 InP와 같은 화합물 반도체(compound semiconductor)를 포함할 수도 있다. 또 다른 실시예에서는, 상기 활성층(140)은 단일층으로 형성될 수 있다.In the embodiment of the present invention, the active layer 140 is formed on the first active pattern layer 141a (FIG. 1F) formed of amorphous silicon and the first active pattern layer 141a (FIG. 1F) And a second active pattern layer (141b in Fig. 1F) formed of silicon. However, the present invention is not limited to the material and structure of the active layer 140. For example, in other embodiments, the active layer 140 may comprise oxide semiconductors such as IGZO, ZnO, SnO 2 , In 2 O 3 , Zn 2 SnO 4 , Ge 2 O 3 , and HfO 2 , In yet another embodiment, the active layer 140 may comprise a compound semiconductor such as GaAs, GaP, and InP. In yet another embodiment, the active layer 140 may be formed as a single layer.

상기 금속층(150)은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있다. 또한, 본 발명의 실시예에서는, 상기 금속층(150)은 단일층으로 형성되나, 본 발명의 다른 실시예에서는, 상기 금속층(150)은 복수의 금속층들이 적층되어 형성될 수도 있고, 이 경우에 상기 복수의 금속층들은 서로 다른 금속들을 포함할 수 있다.The metal layer 150 may be formed of, for example, a metal such as chromium, aluminum, tantalum, molybdenum, titanium, tungsten, copper, or silver or an alloy thereof. In the embodiment of the present invention, the metal layer 150 is formed as a single layer. However, in another embodiment of the present invention, the metal layer 150 may be formed by stacking a plurality of metal layers. In this case, The plurality of metal layers may comprise different metals.

상기 금속층(150) 위에 비정질 탄소막(160)이 형성된다. 상기 비정질 탄소막(160)은 플라즈마 화학기상증착법(Plasma enhanced chemical vapor deposition, PECVD) 방법과 같은 화학기상증착법(Chemical Vapor Deposition, CVD) 방법으로 형성될 수 있다. 이 경우에, 상기 비정질 탄소막(160)은 액상의 비정질 탄소막 소스를 이용하여 형성될 수도 있고, 상기 비정질 탄소막(160)은 탄소계 가스를 이용하여 형성될 수도 있다.The amorphous carbon film 160 is formed on the metal layer 150. The amorphous carbon film 160 may be formed by a chemical vapor deposition (CVD) method such as a plasma enhanced chemical vapor deposition (PECVD) method. In this case, the amorphous carbon film 160 may be formed using a liquid amorphous carbon film source, and the amorphous carbon film 160 may be formed using a carbon-based gas.

상기 비정질 탄소막(160)이 형성된 이후에, 상기 비정질 탄소막(160) 위에 포토레지스트층(170)이 형성된다. 이 실시예에서는, 상기 포토레지스트층(170)은 포지티브 감광 재료로 형성될 수 있다. 상기 포토레지스트층(170)의 두께(t1)는 5000 옹스트롬 내지 50000 옹스트롬일 수 있다. 보다 상세하게는 상기 두께(t1)는 5000 옹스트롬 내지 25000 옹스트롬일 수 있다. 이에 대한 구체적인 설명은 도 1d를 참조하여 설명된다.After the amorphous carbon film 160 is formed, a photoresist layer 170 is formed on the amorphous carbon film 160. In this embodiment, the photoresist layer 170 may be formed of a positive photosensitive material. The thickness t1 of the photoresist layer 170 may be 5000 to 50000 angstroms. More specifically, the thickness tl may be from 5000 angstroms to 25000 angstroms. A detailed description thereof will be described with reference to Fig. 1D.

상기 포토레지스트층(170) 위에 마스크(MA)가 배치된다. 상기 마스크(MA)는 제1 영역(MA1), 제2 영역(MA2), 및 제3 영역(MA3)을 가질 수 있다. 상기 제1 영역(MA1)은 광의 일부만을 투과시키는 반투과 영역이고, 상기 제2 영역(MA2)은 상기 광을 차단시키는 차광영역이고, 상기 제3 영역(MA3)은 상기 광을 투과시키는 투과영역이다. 이 실시예에서는, 상기 제1 영역(MA1)에 슬릿 패턴이 배치되어 상기 제1 영역(MA1)을 투과하는 상기 광의 투과율이 조절될 수 있다. 다른 실시예에서는, 상기 제1 영역(MA1)은 광의 일부만을 투과시키는 하프톤 영역일 수 있다.A mask MA is disposed on the photoresist layer 170. The mask MA may have a first area MA1, a second area MA2, and a third area MA3. Wherein the first area MA1 is a semi-transmissive area through which only a part of light is transmitted, the second area MA2 is a light shielding area for blocking the light, and the third area MA3 is a transmissive area to be. In this embodiment, a slit pattern is disposed in the first area MA1 so that the transmittance of the light passing through the first area MA1 can be adjusted. In another embodiment, the first region MA1 may be a halftone region that transmits only a portion of the light.

상기 활성층(140)에 채널 영역(CH), 소오스 영역(SE), 및 드레인 영역(DE)을 정의하면, 상기 제1 영역(MA1)의 위치는 상기 채널 영역(CH)의 위치와 대응되고, 상기 제2 영역(MA2)의 위치는 상기 소오스 영역(SE), 및 상기 드레인 영역(DE)의 위치와 대응된다. 또한, 상기 제3 영역(MA3)은 상기 채널 영역(CH), 상기 소오스 영역(SE), 및 상기 드레인 영역(DE)을 제외한 나머지 위치에 대응된다.When the channel region CH, the source region SE and the drain region DE are defined in the active layer 140, the position of the first region MA1 corresponds to the position of the channel region CH, The position of the second region MA2 corresponds to the position of the source region SE and the drain region DE. The third region MA3 corresponds to the remaining positions except for the channel region CH, the source region SE, and the drain region DE.

상기 마스크(MA)가 상기 포토레지스트층(170) 위에 배치된 이후에, 광을 상기 마스크(MA)로 조사하는 상기 노광 공정을 수행한다. 이에 따라, 상기 광은 상기 마스크(MA)의 상기 제1 영역(MA1)과 상기 제3 영역(MA3)을 경유하여 상기 포토레지스트층(170)에 조사되고, 상기 광은 상기 제2 영역(MA2)에 의해 차단된다. After the mask MA is disposed on the photoresist layer 170, the exposure process of irradiating light onto the mask MA is performed. Accordingly, the light is irradiated to the photoresist layer 170 via the first area MA1 and the third area MA3 of the mask MA, and the light is emitted to the second area MA2 ).

상기 노광 공정 후, 현상 공정을 수행하여 마스크 패턴(171)이 형성된다. 상기 현상 공정이 종료된 이후에, 상기 제3 영역(MA3)에 대응된 상기 포토레지스트층(170)은 제거되어 상기 비정질 탄소막(160)이 노출되고, 상기 제2 영역(MA2)에 대응된 상기 포토레지스트층(170)의 형상은 유지된다. 또한, 상기 제1 영역(MA1)에 대응된 상기 포토레지스트층(170)은 상기 포토레지스트층(170)의 상부면로부터 소정 깊이로 제거되어 상기 마스크 패턴(171)이 단차진 형상으로 형성된다. After the exposure process, a mask pattern 171 is formed by performing a development process. After the development process is completed, the photoresist layer 170 corresponding to the third region MA3 is removed to expose the amorphous carbon film 160, and the photoresist layer 170 corresponding to the second region MA2 is exposed. The shape of the photoresist layer 170 is maintained. The photoresist layer 170 corresponding to the first region MA1 is removed to a predetermined depth from the upper surface of the photoresist layer 170 so that the mask pattern 171 is formed in a stepped shape.

이 때, 상기 제1 영역(MA1)을 통해 투과되는 광의 양이 균일하지 않기 때문에 상기 소정의 깊이는 균일하지 않을 수 있고, 그 결과 상기 채널 영역(CH)의 위치에 대응되는 상기 마스크 패턴(171)의 두께(t3)가 균일하지 않을 수 있다. 본 발명의 실시예에서는 상기 두께(t3)가 균일하지 않더라도, 비정질 탄소패턴(도 1c의 161)에 의해 금속패턴(도 1d의 151)이 보호되기 때문에, 상기 두께(t3)에 대한 공정마진이 향상될 수 있다. 예컨대, 상기 채널 영역(CH)에 대응하는 상기 마스크 패턴(171)의 일부의 상기 두께(t3)가 얇더라도 상기 비정질 탄소패턴(도 1c의 161)이 상기 금속패턴(도 1d의 151)을 보호하기 때문에, 상기 두께(t3)에 대한 상기 공정마진이 향상될 수 있다.At this time, since the amount of light transmitted through the first region MA1 is not uniform, the predetermined depth may not be uniform, and as a result, the mask pattern 171 corresponding to the position of the channel region CH May not be uniform. In the embodiment of the present invention, since the metal pattern (151 in FIG. 1D) is protected by the amorphous carbon pattern (161 in FIG. 1C) even if the thickness t3 is not uniform, the process margin for the thickness t3 is Can be improved. For example, even if the thickness t3 of a part of the mask pattern 171 corresponding to the channel region CH is thin, the amorphous carbon pattern 161 (Fig. 1C) protects the metal pattern 151 , The process margin for the thickness t3 can be improved.

도 1c를 참조하면, 마스크 패턴(도 1b의 171)을 마스크로 하여 비정질 탄소막(도 1b의 160)이 패터닝된다. 이 실시예에서는, 상기 비정질 탄소막(도 1b의 160)에 대해 산소가스를 이용한 에싱공정을 수행하여 비정질 탄소패턴(161)이 형성된다. 상기 에싱공정 중에 상기 마스크 패턴(도 1b의 171)의 일부도 에싱된다. 따라서 상기 에싱공정 후에 부분적으로 에싱된 마스크 패턴(171a)을 정의하면, 상기 마스크 패턴(171a)의 두께는 상기 에싱공정 전 마스크 패턴(도 1b의 171)의 두께보다 얇아질 수 있다.Referring to FIG. 1C, the amorphous carbon film (160 in FIG. 1B) is patterned using the mask pattern (171 in FIG. 1B) as a mask. In this embodiment, the amorphous carbon film (160 in FIG. 1B) is subjected to an ashing process using oxygen gas to form an amorphous carbon pattern 161. During the ashing process, a part of the mask pattern (171 in Fig. 1B) is also ashed. Therefore, if the partially etched mask pattern 171a is defined after the ashing process, the thickness of the mask pattern 171a may be thinner than the thickness of the mask pattern 171 (FIG. 1B) before the ashing process.

상기 비정질 탄소패턴(161)이 형성되는 동안, 상기 마스크 패턴(171a)은 금속패턴(도 1d의 151)과 대응되는 상기 비정질 탄소막(도 1b의 160)을 커버해준다. 채널 영역(CH)에 대응하는 상기 마스크 패턴(171a)의 두께는 상기 채널 영역(CH)에 대응하지 않는 상기 마스크 패턴(171a)의 두께보다 얇다. 따라서 상기 에싱공정 중 상기 채널 영역(CH)에 대응하는 상기 마스크 패턴(171a)이 에싱될 수 있다. 그 결과, 상기 마스크 패턴(171a)이 에싱되는 양에 따라 상기 채널 영역(CH)에 대응하는 상기 비정질 탄소막(도 1b의 160)이 노출될 수 있다. 이 실시예에서는, 상기 채널 영역(CH)에 대응하여 노출된 상기 비정질 탄소막이 에싱 되는 것을 방지하기 위하여, 상기 채널 영역(CH)에 대응하는 마스크 패턴(도 1b의 171)의 두께(t3)는 상기 에싱공정 중 상기 채널 영역(CH)에 대응하는 비정질 탄소막(도 1b의 160)이 노출되지 않을 정도의 두께를 가질 수 있다. 보다 상세하게는 상기 채널 영역(CH)에 대응하는 마스크 패턴(도 1b의 171)의 두께(t3)는 3000 옹스트롬 이상일 수 있다.During the formation of the amorphous carbon pattern 161, the mask pattern 171a covers the amorphous carbon film (160 in FIG. 1B) corresponding to the metal pattern (151 in FIG. 1D). The thickness of the mask pattern 171a corresponding to the channel region CH is smaller than the thickness of the mask pattern 171a that does not correspond to the channel region CH. Accordingly, the mask pattern 171a corresponding to the channel region CH may be ashed during the ashing process. As a result, the amorphous carbon film (160 in FIG. 1B) corresponding to the channel region CH can be exposed according to the amount of the mask pattern 171a being ashed. In this embodiment, in order to prevent the amorphous carbon film exposed corresponding to the channel region CH from being ashed, the thickness t3 of the mask pattern (171 in FIG. 1B) corresponding to the channel region CH is The amorphous carbon film 160 may be thick enough not to expose the amorphous carbon film 160 corresponding to the channel region CH during the ashing process. More specifically, the thickness t3 of the mask pattern (171 in FIG. 1B) corresponding to the channel region CH may be 3000 angstroms or more.

도 1d를 참조하면, 비정질 탄소패턴(161), 및 마스크 패턴(도 1c의 171a)을 이용하여 활성층(도 1c의 140), 및 금속층(도 1c의 150)에 식각 공정을 수행하고, 그 결과 활성패턴(141), 및 금속패턴(151)이 형성된다. 상기 활성패턴(141)은 상기 활성층(도 1c의 140)에 정의한 소오스 영역(SE), 드레인 영역(DE), 및 채널영역(CH)에 대응된다. 상기 식각 공정이 진행되는 동안에, 상기 마스크 패턴(도 1c의 171a)도 일부 식각될 수 있고, 그 결과 상기 채널 영역(CH)의 위치에 대응하는 마스크 패턴(172)이 남아있지 않을 수 있다.1D, an etching process is performed on the active layer (140 in FIG. 1C) and the metal layer (150 in FIG. 1C) using the amorphous carbon pattern 161 and the mask pattern (171a in FIG. An active pattern 141, and a metal pattern 151 are formed. The active pattern 141 corresponds to the source region SE, the drain region DE, and the channel region CH defined in the active layer (140 in FIG. 1C). During the etching process, the mask pattern (171a in FIG. 1C) may also be partly etched, so that the mask pattern 172 corresponding to the position of the channel region CH may not remain.

본 발명의 실시예와 달리, 상기 비정질 탄소패턴(161)이 존재하지 않는 경우에는, 상기 활성패턴(141), 및 상기 금속패턴(151)을 형성하는 공정을 수행하는 동안에, 상기 채널 영역(CH)의 위치에 대응하는 마스크 패턴(172)이 남아 있지 않을 수 있고, 그 결과 상기 채널 영역(CH)에 대응하는 상기 금속패턴(151)이 부분적으로 식각될 수 있다. 하지만 본 발명의 실시예에서는, 상기 비정질 탄소패턴(161)이 상기 식각 공정시 상기 금속패턴(151)을 보호하는 식각 베리어층으로 작용하여 상기 채널 영역(CH)의 위치에 대응하는 상기 금속패턴(151)을 보호할 수 있다. 따라서, 상기 금속패턴(151)이 상기 식각 공정 중에 식각되는 데미지를 막을 수 있다. When the amorphous carbon pattern 161 is not present, the active pattern 141 and the metal pattern 151 are formed while the channel region CH The mask pattern 172 corresponding to the position of the channel region CH may not remain, and as a result, the metal pattern 151 corresponding to the channel region CH may be partially etched. However, in the embodiment of the present invention, the amorphous carbon pattern 161 serves as an etching barrier layer for protecting the metal pattern 151 during the etching process, 151 can be protected. Therefore, it is possible to prevent the metal pattern 151 from being damaged during the etching process.

또한, 상기 비정질 탄소패턴(161)은 다이아몬드와 구조적으로 유사하여 강도가 높기 때문에, 상기 활성층(도 1c의 140), 및 상기 금속층(도 1c의 150)에 식각 공정이 수행되는 동안 상기 비정질 탄소패턴(161)이 식각되는 정도가 적다. 따라서, 상기 금속패턴(151)이 상기 식각 공정 중에 식각되는 데미지를 방지하는 효과가 향상될 수 있다.In addition, since the amorphous carbon pattern 161 is structurally similar to diamond and has high strength, the amorphous carbon pattern 161 may be formed on the amorphous carbon pattern 161 while the etching process is performed on the active layer (140 in FIG. 1C) and the metal layer (161) is less etched. Therefore, the effect of preventing the metal pattern 151 from being etched during the etching process can be improved.

또한, 본 발명의 실시예에서는, 상기 비정질 탄소패턴(161)이 식각 베리어층으로 작용하기 때문에, 포토레지스트층(도 1a의 170)의 두께(도 1a의 t1)를 상기 마스크 패턴(172)이 손실될 것을 고려하여 두껍게 형성하지 않아도 된다. 예컨대, 도 1a에서 설명한 바와 같이 상기 포토레지스트층(도 1a의 170)의 두께(도 1a의 t1)는 5000 옹스트롬 내지 25000 옹스트롬으로 형성될 수 있다. 상기 두께(도 1a의 t1)는 비정질 탄소막(도 1a의 160)의 두께(도 1a의 t2)에 따라 조정될 수 있다. 예컨대, 상기 비정질 탄소막(도 1a의 160)의 상기 두께(도 1a의 t2)가 2000 옹스트롬이라면, 상기 포토레지스트층(도 1a의 170)의 상기 두께(도 1a의 t1)는 20000 옹스트롬으로 형성할 수 있다. 상기 포토레지스트층(도 1a의 170)의 상기 두께(도 1a의 t1)가 낮아지면, 상기 포토레지스트층(도 1a의 170)에 조사되는 광의 단위 면적당 에너지를 감소시킬 수 있으므로 도 1a를 참조하여 설명된 노광 공정에 소요되는 시간이 단축될 수 있다. 1A) of the photoresist layer (170 in FIG. 1A) is set so that the mask pattern 172 is in contact with the amorphous carbon pattern 161. In this embodiment, the amorphous carbon pattern 161 acts as an etching barrier layer, It is not necessary to form it thick in consideration of loss. For example, as illustrated in FIG. 1A, the thickness of the photoresist layer (170 in FIG. 1A) (t1 in FIG. 1A) may be formed to be 5000 to 25000 angstroms. The thickness (t1 in Fig. 1A) can be adjusted according to the thickness (t2 in Fig. 1A) of the amorphous carbon film (160 in Fig. 1A). For example, if the thickness of the amorphous carbon film (160 in FIG. 1A) (t2 in FIG. 1A) is 2000 angstroms, the thickness of the photoresist layer (170 in FIG. 1A) . If the thickness of the photoresist layer (170 in Fig. 1A) is reduced (t1 in Fig. 1A), the energy per unit area of the light irradiated to the photoresist layer (170 in Fig. 1A) The time required for the exposure process described can be shortened.

도 1e, 및 도 1f를 참조하면, 채널 영역(CH)의 위치에 대응하는 마스크 패턴(도 1d의 172)의 일부분, 및 상기 채널 영역(CH)의 위치에 대응하는 비정질 탄소패턴(도 1d의 161)의 일부분이 제거된다. 그 결과, 상기 채널 영역(CH)에 대응되는 금속층(151)의 일부분이 노출된다.1D and 1F, a part of the mask pattern (172 in FIG. 1D) corresponding to the position of the channel region CH and an amorphous carbon pattern corresponding to the position of the channel region CH 161 are removed. As a result, a portion of the metal layer 151 corresponding to the channel region CH is exposed.

본 발명의 실시예에서는, 상기 채널 영역(CH)의 위치에 대응하는 상기 마스크 패턴(도 1d의 172)의 일부분, 및 상기 채널 영역(CH)의 위치에 대응하는 상기 비정질 탄소패턴(도 1d의 161)의 일부분은 에싱(Ashing)공정을 이용하여 에치백(etch back)되어 동시에 제거될 수 있다. 본 발명의 다른 실시예에서는, 상기 채널 영역(CH)의 위치에 대응하는 상기 마스크 패턴(도 1d의 172)의 일부분은 상기 에싱공정을 이용하여 제거되고, 상기 채널 영역(CH)에 대응하는 상기 비정질 탄소패턴(도 1d의 161)의 일부분은 식각 공정을 통해서 제거될 수 있다.In the embodiment of the present invention, a part of the mask pattern (172 in FIG. 1D) corresponding to the position of the channel region CH and the amorphous carbon pattern corresponding to the position of the channel region CH 161 may be etched back using an ashing process and removed at the same time. In another embodiment of the present invention, a portion of the mask pattern (172 in FIG. 1D) corresponding to the position of the channel region CH is removed using the ashing process, and the portion corresponding to the channel region CH A portion of the amorphous carbon pattern (161 in FIG. 1d) may be removed through the etching process.

마스크 패턴(172a), 및 비정질 탄소패턴(162)을 마스크로 하여 채널 영역(CH)에 대응되는 금속패턴(151)에 식각 공정이 수행된다. 상기 채널 영역(CH)에 대응되는 상기 금속패턴(151)이 식각되는 동안, 상기 채널 영역(CH)의 위치에 대응되는 제2 활성패턴층(141b)이 같이 식각될 수 있다. 상기 금속패턴(151)이 식각되어 드레인 전극(152), 및 소오스 전극(153)이 형성된다. 상기 드레인 전극(152), 및 상기 소오스 전극(153)이 형성될 때, 상기 비정질 탄소패턴(162)이 마스크 역할을 하여, 상기 드레인 전극(152), 및 상기 소오스 전극(153)이 식각되는 데미지를 방지할 수 있다.The etching process is performed on the metal pattern 151 corresponding to the channel region CH using the mask pattern 172a and the amorphous carbon pattern 162 as a mask. The second active pattern layer 141b corresponding to the position of the channel region CH may be etched while the metal pattern 151 corresponding to the channel region CH is etched. The metal pattern 151 is etched to form the drain electrode 152 and the source electrode 153. The amorphous carbon pattern 162 acts as a mask when the drain electrode 152 and the source electrode 153 are formed so that the drain electrode 152 and the source electrode 153 are etched, Can be prevented.

도 1g를 참조하면, 드레인 전극(152), 및 소오스 전극(153) 위에 남아 있는 비정질 탄소패턴(도 1f의 162)이 제거된다. 이 실시예에서는, 상기 비정질 탄소패턴은 산소가스를 이용한 에싱공정을 이용하여 제거될 수 있다. Referring to FIG. 1G, the amorphous carbon pattern (162 in FIG. 1F) remaining on the drain electrode 152 and the source electrode 153 is removed. In this embodiment, the amorphous carbon pattern may be removed using an ashing process using oxygen gas.

도 2는 도 1a 내지 도 1g를 참조하여 설명된 방법으로 제조된 박막 트랜지스터를 갖는 액정 표시 장치의 단면도이다. 도 2를 설명함에 있어서 앞서 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략된다.FIG. 2 is a cross-sectional view of a liquid crystal display device having a thin film transistor manufactured by the method described with reference to FIGS. 1A to 1G. In the description of FIG. 2, the constituent elements described above are denoted by the same reference numerals, and redundant description of the constituent elements is omitted.

도 2를 참조하면, 표시기판(200)은 화소부, 박막 트랜지스터(TR), 및 기판(110)을 포함할 수 있다. 상기 기판(110) 위에 게이트 전극(120), 활성패턴(141), 소오스 전극(153), 및 드레인 전극(152)을 포함하는 박막 트랜지스터(TR)가 형성되고, 상기 박막 트랜지스터(TR)를 커버하는 제1 절연막(180)이 형성된다. 상기 제1 절연막(180)에 포토리스그래피 공정을 이용하여 상기 드레인 전극(152)의 일부를 노출시키는 콘택홀이 형성된다. 그 이후에, 상기 드레인 전극(152)과 전기적으로 연결되는 상기 화소부를 형성한다. 이 실시예에서는 상기 화소부는 화소 전극(190)일 수 있다. Referring to FIG. 2, the display substrate 200 may include a pixel portion, a thin film transistor TR, and a substrate 110. A thin film transistor TR including a gate electrode 120, an active pattern 141, a source electrode 153 and a drain electrode 152 is formed on the substrate 110, A first insulating film 180 is formed. A contact hole is formed in the first insulating layer 180 to expose a portion of the drain electrode 152 using a photolithography process. Thereafter, the pixel portion electrically connected to the drain electrode 152 is formed. In this embodiment, the pixel portion may be the pixel electrode 190.

대향 기판(300)은 상기 표시기판(200)과 대향하도록 배치된다. 상기 대향 기판(300)과 상기 표시기판(200) 사이에는 액정층(LC)이 형성된다. 상기 대향기판(300)은 베이스 기판(111), 컬러 필터(CF), 블랙 매트릭스(BM), 및 공통전극(CE)을 포함할 수 있다.The opposing substrate 300 is arranged to face the display substrate 200. A liquid crystal layer (LC) is formed between the counter substrate (300) and the display substrate (200). The counter substrate 300 may include a base substrate 111, a color filter CF, a black matrix BM, and a common electrode CE.

상기 베이스 기판(111)상에 상기 화소 전극(190)에 대응하여 상기 컬러 필터(CF)가 형성된다. 상기 베이스 기판(111)상에 상기 컬러 필터(CF) 사이에 광을 차단하기 위한 블랙 매트릭스(BM)가 형성된다. 상기 컬러 필터(CF), 및 상기 블랙 매트릭스(BM)을 구비한 상기 베이스 기판(111) 상에 공통 전극(CE)이 형성된다. 상기 공통 전극(CE)은 상기 화소 전극(190)과 마주하며 상기 액정층(LC)에 전계를 형성한다. 그 결과, 액정 표시장치의 제조가 완성된다.The color filter CF is formed on the base substrate 111 in correspondence with the pixel electrode 190. A black matrix BM for blocking light is formed between the color filters CF on the base substrate 111. A common electrode CE is formed on the color filter CF and the base substrate 111 having the black matrix BM. The common electrode CE faces the pixel electrode 190 and forms an electric field in the liquid crystal layer LC. As a result, the manufacture of the liquid crystal display device is completed.

도 3는 도 1a 내지 도 1g를 참조하여 설명된 방법으로 제조된 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치의 단면도이다.FIG. 3 is a cross-sectional view of an organic light emitting display device having a thin film transistor manufactured by the method described with reference to FIGS. 1A to 1G.

도 3을 설명함에 있어서 앞서 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성요소들에 대한 중복된 설명은 생략된다.In the description of FIG. 3, the constituent elements described above are denoted by the same reference numerals, and redundant description of the constituent elements is omitted.

도 3을 참조하면, 제1 절연막(180)이 형성된 기판(110) 상에 제1 전극(E1)이 형성된다. 상기 제1 전극(E1)은 상기 제1 절연막(180)에 형성된 콘택홀을 통해 상기 드레인 전극(152)에 전기적으로 연결된다. 상기 제1 전극(E1)은 애노드로 작용할 수 있고, 상기 제1 전극(E1)은 인듐틴옥사이드(indium tin oxide, ITO), 및 인듐징크옥사이드(indium zinc oxide, IZO)와 같은 투명 도전막일 수 있다.Referring to FIG. 3, a first electrode E1 is formed on a substrate 110 on which a first insulating layer 180 is formed. The first electrode E1 is electrically connected to the drain electrode 152 through a contact hole formed in the first insulating layer 180. [ The first electrode E1 may serve as an anode and the first electrode E1 may be a transparent conductive film such as indium tin oxide (ITO), indium zinc oxide (IZO) have.

상기 제1 전극(E1) 위에 유기발광층(EL)이 형성된다. 이 실시예에서는, 상기 유기발광층(EL)은 단일층 형상을 가질 수 있고, 상기 유기발광층(EL)은 백색광을 발광할 수 있다. 상기 백색광을 발광하는 경우 유기전계발광 표시장치는 컬러필터(미도시)를 더 포함할 수 있다. 다른 실시예에서는, 상기 유기발광층(EL)은 서로 이격되어 컬러광을 발광하는 다수의 서브 유기발광층들(미도시)을 포함할 수도 있다. 화소 정의막(193)은 상기 제1 절연막(180)위에 형성될 수 있다. 상기 화소 정의막(193)에 개구부가 형성되어 상기 유기발광층(EL)은 상기 개구부를 통해 상기 제1 전극(E1)과 접촉될 수 있다.An organic light emitting layer EL is formed on the first electrode E1. In this embodiment, the organic light emitting layer (EL) may have a single layer shape, and the organic light emitting layer (EL) may emit white light. In the case of emitting the white light, the organic light emitting display may further include a color filter (not shown). In another embodiment, the organic light emitting layer EL may include a plurality of sub-organic light emitting layers (not shown) spaced from each other to emit color light. The pixel defining layer 193 may be formed on the first insulating layer 180. An opening is formed in the pixel defining layer 193 so that the organic light emitting layer EL can be in contact with the first electrode E1 through the opening.

상기 유기발광층(EL) 위에 제2 전극(E2)이 형성된다. 상기 제2 전극(E2)은 캐소드로 작용할 수 있고, 단일막 형상을 가질 수 있다. 다른 실시예에서는, 상기 유기발광층(EL)과 상기 제1 전극(E1) 사이에는 정공 주입층(미도시), 및 정공 수송층(미도시)이 더 형성될 수 있고, 상기 유기발광층(EL)과 상기 제2 전극(E2) 사이에는 전자 수송층(미도시), 및 전자 주입층(미도시)이 더 형성될 수 있다.A second electrode E2 is formed on the organic light emitting layer EL. The second electrode E2 may serve as a cathode and may have a single film shape. In another embodiment, a hole injection layer (not shown) and a hole transport layer (not shown) may be further formed between the organic light emitting layer EL and the first electrode E1, An electron transport layer (not shown) and an electron injection layer (not shown) may be further formed between the second electrodes E2.

상기 제2 전극(E2)을 형성하고, 그 이후에 봉지기판(194)을 결합한다. 그 결과 상기 유기전계발광 표시장치의 제조가 완성된다. 상기 봉지기판(194)은 상기 유기발광층(EL)과 같은 구성 요소들을 커버하여 외부로부터 상기 유기발광층(EL) 측으로 유입되는 가스 또는 수분을 차단한다. 다른 실시예에서는, 상기 봉지기판(194) 대신에 봉지층이 제공될 수 있고, 이 경우에, 상기 봉지층은 상기 기판(110) 위에 배치된 구성 요소들을 커버하여 외부로부터 상기 유기발광층(EL) 측으로 유입되는 가스 또는 수분을 차단할 수 있다. The second electrode E2 is formed, and then the sealing substrate 194 is bonded. As a result, the fabrication of the organic light emitting display device is completed. The sealing substrate 194 covers components such as the organic light emitting layer EL to block gas or moisture flowing from the outside to the organic light emitting layer EL side. In another embodiment, an encapsulation layer may be provided in place of the encapsulation substrate 194, in which case the encapsulation layer covers the components disposed on the substrate 110, It is possible to shut off the gas or moisture flowing into the gas inlet side.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상, 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.While the invention has been shown and described with reference to certain preferred embodiments thereof, those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. It will be understood that various modifications and changes may be made thereto without departing from the spirit and scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

110: 기판 120: 게이트 전극
130: 게이트 절연층 140: 활성층
141: 활성패턴 150: 금속층
151: 금속 패턴층 152: 드레인 전극
153: 소오스 전극 160: 비정질 탄소막
161: 비정질 탄소패턴 170: 포토레지스트층
171: 마스크 패턴 CH: 채널 영역
SE: 소오스 영역 DE: 드레인 영역
110: substrate 120: gate electrode
130: gate insulating layer 140: active layer
141: active pattern 150: metal layer
151: metal pattern layer 152: drain electrode
153: source electrode 160: amorphous carbon film
161 amorphous carbon pattern 170: photoresist layer
171: mask pattern CH: channel region
SE: source region DE: drain region

Claims (12)

표시기판을 형성하는 단계; 및
상기 표시기판과 결합되는 대향기판을 형성하는 단계를 포함하고,
상기 표시기판을 형성하는 단계는,
기판 위에 게이트 전극, 활성층, 및 금속층을 순차적으로 형성하는 단계;
상기 금속층 위에 비정질 탄소막을 형성하는 단계;
상기 비정질 탄소막 위에 마스크 패턴을 형성하는 단계;
상기 마스크 패턴을 이용하여 상기 비정질 탄소막을 패터닝하여 비정질 탄소 패턴을 형성하는 단계;
상기 마스크 패턴, 및 상기 비정질 탄소 패턴을 이용하여 상기 금속층, 및 상기 활성층을 패터닝하여 금속 패턴, 및 활성 패턴을 형성하는 단계;
상기 활성패턴의 채널 영역의 위치에 대응하는 상기 금속 패턴을 식각하여 소오스 전극, 및 드레인 전극을 형성하는 단계;
상기 비정질 탄소 패턴을 제거하는 단계; 및
상기 게이트 전극, 상기 활성 패턴, 상기 소오스 전극, 및 상기 드레인 전극으로 정의되는 박막 트랜지스터와 전기적으로 연결되는 화소부를 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
Forming a display substrate; And
Forming a counter substrate coupled with the display substrate,
Wherein the forming of the display substrate comprises:
Sequentially forming a gate electrode, an active layer, and a metal layer on a substrate;
Forming an amorphous carbon film on the metal layer;
Forming a mask pattern on the amorphous carbon film;
Forming an amorphous carbon pattern by patterning the amorphous carbon film using the mask pattern;
Forming a metal pattern and an active pattern by patterning the metal layer and the active layer using the mask pattern and the amorphous carbon pattern;
Etching the metal pattern corresponding to the position of the channel region of the active pattern to form a source electrode and a drain electrode;
Removing the amorphous carbon pattern; And
And forming a pixel portion electrically connected to the thin film transistor defined as the gate electrode, the active pattern, the source electrode, and the drain electrode.
제1항에 있어서,
상기 금속층, 및 상기 활성층이 식각되는 동안에, 상기 비정질 탄소 패턴은 상기 채널 영역의 위치에 대응하는 상기 금속층의 일부분을 커버하는 것을 특징으로 하는 표시장치의 제조 방법.
The method according to claim 1,
Wherein the amorphous carbon pattern covers a portion of the metal layer corresponding to the position of the channel region while the metal layer and the active layer are etched.
제2항에 있어서,
상기 마스크 패턴을 형성하는 단계는,
상기 비정질 탄소막 위에 포토레지스트층을 형성하는 단계; 및
상기 포토레지스트층을 패터닝하는 단계를 포함하고,
상기 포토레지스트층의 두께는 5000 옹스트롬 내지 50000 옹스트롬인 것을 특징으로 하는 표시장치의 제조방법.
3. The method of claim 2,
Wherein forming the mask pattern comprises:
Forming a photoresist layer on the amorphous carbon film; And
And patterning the photoresist layer,
Wherein the thickness of the photoresist layer is 5000 angstroms to 50000 angstroms.
제3항에 있어서,
상기 채널 영역의 위치에 대응하는 상기 마스크 패턴의 두께의 최소값은 3000 옹스트롬인 것을 특징으로 하는 표시장치의 제조방법.
The method of claim 3,
Wherein the minimum value of the thickness of the mask pattern corresponding to the position of the channel region is 3000 angstroms.
제4항에 있어서,
마스크를 이용하여 상기 포토레지스트층을 노광하고, 상기 노광된 상기 포토레지스트층을 현상하여 상기 마스크 패턴이 형성되고,
상기 마스크에는 상기 채널 영역의 위치와 대응하는 반투과영역이 정의되는 것을 특징으로 하는 표시장치의 제조방법.
5. The method of claim 4,
Exposing the photoresist layer using a mask, developing the exposed photoresist layer to form the mask pattern,
Wherein the mask defines a transflective region corresponding to a position of the channel region.
제2항에 있어서,
상기 비정질 탄소막에 에싱공정을 수행하여 상기 비정질 탄소패턴을 형성하는 것을 특징으로 하는 표시장치의 제조방법.
3. The method of claim 2,
And performing an ashing process on the amorphous carbon film to form the amorphous carbon pattern.
제2항에 있어서,
상기 비정질 탄소 패턴은 에싱공정으로 제거되는 것을 특징으로 하는 표시장치의 제조방법.
3. The method of claim 2,
Wherein the amorphous carbon pattern is removed by an ashing process.
제2항에 있어서,
상기 금속 패턴을 식각하여 상기 소오스 전극, 및 상기 드레인 전극을 형성하기 전에, 상기 채널 영역의 위치에 대응하는 상기 마스크 패턴의 일부분을 제거하고, 상기 채널 영역의 위치에 대응하는 상기 비정질 탄소 패턴의 일부분을 제거하여 상기 채널 영역의 위치에 대응하는 상기 금속패턴의 일부분을 노출하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
3. The method of claim 2,
A portion of the mask pattern corresponding to a position of the channel region is removed before etching the metal pattern to form the source electrode and the drain electrode, and a portion of the amorphous carbon pattern corresponding to the position of the channel region And exposing a portion of the metal pattern corresponding to the position of the channel region.
제8항에 있어서,
상기 채널 영역의 위치에 대응하는 상기 마스크 패턴의 일부분은 상기 채널 영역의 위치에 대응하는 상기 비정질 탄소 패턴의 일부분과 에싱공정으로 동시에 제거되는 것을 특징으로 하는 표시장치의 제조방법.
9. The method of claim 8,
Wherein a portion of the mask pattern corresponding to a position of the channel region is simultaneously removed by an ashing process with a portion of the amorphous carbon pattern corresponding to a position of the channel region.
제8항에 있어서,
상기 채널 영역의 위치에 대응하는 상기 마스크 패턴의 일부분을 제거한 후,
상기 채널 영역의 위치에 대응하는 상기 비정질 탄소 패턴의 일부분을 식각 공정을 이용하여 제거하는 것을 특징으로 하는 표시장치의 제조방법.
9. The method of claim 8,
After removing a portion of the mask pattern corresponding to the position of the channel region,
Wherein a portion of the amorphous carbon pattern corresponding to the position of the channel region is removed using an etching process.
제2항에 있어서,
상기 표시기판, 및 상기 대향기판 사이에 액정층을 형성하는 단계를 더 포함하고,
상기 화소부를 형성하는 단계는,
상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
3. The method of claim 2,
Further comprising forming a liquid crystal layer between the display substrate and the counter substrate,
The forming of the pixel portion may include:
And forming a pixel electrode electrically connected to the thin film transistor.
제2항에 있어서,
상기 화소부를 형성하는 단계는,
상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극을 형성하는 단계;
상기 제1 전극 위에 유기발광층을 형성하는 단계; 및
상기 유기발광층 위에 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
3. The method of claim 2,
The forming of the pixel portion may include:
Forming a first electrode electrically connected to the thin film transistor;
Forming an organic light emitting layer on the first electrode; And
And forming a second electrode on the organic light emitting layer.
KR1020130157494A 2013-12-17 2013-12-17 Method of manufacturing display apparatus KR20150070839A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130157494A KR20150070839A (en) 2013-12-17 2013-12-17 Method of manufacturing display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130157494A KR20150070839A (en) 2013-12-17 2013-12-17 Method of manufacturing display apparatus

Publications (1)

Publication Number Publication Date
KR20150070839A true KR20150070839A (en) 2015-06-25

Family

ID=53517307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130157494A KR20150070839A (en) 2013-12-17 2013-12-17 Method of manufacturing display apparatus

Country Status (1)

Country Link
KR (1) KR20150070839A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018053707A1 (en) * 2016-09-21 2018-03-29 Boe Technology Group Co., Ltd. Thin film transistor, display substrate and display panel having the same, and fabricating method thereof
CN108470718A (en) * 2018-03-23 2018-08-31 京东方科技集团股份有限公司 Array substrate and its manufacturing method, display panel, display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018053707A1 (en) * 2016-09-21 2018-03-29 Boe Technology Group Co., Ltd. Thin film transistor, display substrate and display panel having the same, and fabricating method thereof
US10204997B2 (en) 2016-09-21 2019-02-12 Boe Technology Group Co., Ltd. Thin film transistor, display substrate and display panel having the same, and fabricating method thereof
CN108470718A (en) * 2018-03-23 2018-08-31 京东方科技集团股份有限公司 Array substrate and its manufacturing method, display panel, display device

Similar Documents

Publication Publication Date Title
KR100462861B1 (en) Flat Panel Display with Black Matrix and Fabrication Method thereof
US8298878B2 (en) TFT-LCD array substrate and manufacturing method thereof
JP5465311B2 (en) Organic light-emitting display device and method for manufacturing the same
US10930788B2 (en) Display panel and manufacturing method thereof, and display device
JP4343850B2 (en) Organic EL device and manufacturing method thereof
KR101970560B1 (en) Organic light emitting display device and method for fabricating the same
US20160359054A1 (en) Array substrate and method of fabricating the same, display panel and display device
US10777683B2 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display panel
WO2018149142A1 (en) Thin-film transistor and manufacturing method therefor, array substrate and display panel
US10483285B2 (en) Element substrate and display device
CN109166865B (en) Array substrate, manufacturing method thereof and display panel
KR20120039947A (en) Display device and method for manufacturing the same
TW201622158A (en) Thin film transistor and manufacturing method thereof
KR20150042989A (en) Organic Light Emitting Diode Display Device And Manufacturing Method Of The Same
KR20060028251A (en) Organic electroluminescent device and method for fabricating the same
TWI608624B (en) Thin film transistor of display panel and method for manufacturing the same
KR20120043404A (en) Display apparatus and method of manufacturing the same
KR101980751B1 (en) Thin film transistor substrate and method of fabricating the same
WO2016078248A1 (en) Array substrate and manufacturing method therefor, and display device
KR20150070839A (en) Method of manufacturing display apparatus
JP2006351844A (en) Electro-optical display device and its manufacturing method
KR101324239B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
CN114038864A (en) Display substrate, manufacturing method thereof and display panel
US20200098792A1 (en) Array substrate, manufacturing method of the array substrate, and display panel
KR20080015619A (en) Mask and method for manufacturing thin film transistor array panel using the mask

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination