Nothing Special   »   [go: up one dir, main page]

KR20150037053A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20150037053A
KR20150037053A KR20130116266A KR20130116266A KR20150037053A KR 20150037053 A KR20150037053 A KR 20150037053A KR 20130116266 A KR20130116266 A KR 20130116266A KR 20130116266 A KR20130116266 A KR 20130116266A KR 20150037053 A KR20150037053 A KR 20150037053A
Authority
KR
South Korea
Prior art keywords
signal
switching
transistor
transmission
switching control
Prior art date
Application number
KR20130116266A
Other languages
English (en)
Inventor
최영근
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20130116266A priority Critical patent/KR20150037053A/ko
Priority to US14/242,276 priority patent/US9515654B2/en
Publication of KR20150037053A publication Critical patent/KR20150037053A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

스위칭 제어 신호에 응답하여 송신 입력 신호를 송신 출력 신호로서 출력하는 송신부; 및 상기 스위칭 제어 신호에 응답하여 상기 송신 출력 신호를 수신 출력 신호로서 출력하는 수신부를 포함한다.

Description

반도체 장치{Semiconductor Apparatus}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 장치에 관한 것이다.
반도체 장치의 내부에서는 전기적 신호를 이용하여 회로와 회로 사이의 통신이 이루어진다.
이때, 신호를 전송하는 회로를 송신 회로라고 하고, 송신 회로로부터 전달되는 신호를 입력 받는 회로를 수신 회로라고 한다.
일반적으로 송신 회로와 수신 회로는 신호 라인(예를 들어, 메탈 라인: metal line)을 통해 전기적 신호를 전달한다. 그러므로, 신호 라인의 길이가 길어질수록 송신 회로는 전기적으로 더 강한 신호를 출력해야 한다. 전기적으로 더 강한 신호를 출력하기 위해 송신 회로는 구동력이 큰 트랜지스터로 구성된다. 하지만, 구동력이 큰 트랜지스터는 오프 커런트(off-current)의 양이 많기 때문에 전류 소모가 심하다.
본 발명은 전류 소모를 줄일 수 있는 반도체 장치를 제공한다.
본 발명의 실시예에 따른 반도체 장치는 스위칭 제어 신호에 응답하여 송신 입력 신호를 송신 출력 신호로서 출력하는 송신부; 및 상기 스위칭 제어 신호에 응답하여 상기 송신 출력 신호를 수신 출력 신호로서 출력하는 수신부를 포함한다.
본 발명의 실시예에 따른 반도체 장치는 제 1 트랜지스터 및 제 2 트랜지스터로 구성된 드라이버; 상기 제 1 및 제 2 트랜지스터를 모델링한 제 3 트랜지스터, 및 제 4 트랜지스터를 포함하며, 상기 제 3 트랜지스터의 구동력과 상기 제 4 트랜지스터의 구동력을 비교하여 스위칭 제어 신호를 생성하는 신호 레벨 스위칭 판단부; 및 상기 스위칭 제어 신호에 응답하여 송신 입력 신호를 반전시키거나 비반전시켜 상기 드라이버에 출력하는 제 1 신호 레벨 스위칭부를 포함한다.
본 발명의 실시예에 따른 반도체 장치는 스위칭 제어 신호에 응답하여 송신 입력 신호를 제 1 스위칭 신호로서 출력하는 제 1 신호 레벨 스위칭부; 상기 제 1 스위칭 신호를 드라이빙하여 송신 출력 신호로서 출력하는 드라이버; 상기 스위칭 제어 신호에 응답하여 상기 송신 출력 신호를 제 2 스위칭 신호로서 출력하는 제 2 신호 레벨 스위칭부; 및 상기 제 2 스위칭 신호를 입력받아 수신 출력 신호로서 출력하는 리시버를 포함하며, 상기 제 1 신호 레벨 스위칭부가 상기 스위칭 제어 신호에 응답하여 상기 송신 입력 신호를 반전시켜 상기 제 1 스위칭 신호로서 출력하면, 상기 제 2 신호 레벨 스위칭부는 상기 스위칭 제어 신호에 응답하여 상기 송신 출력 신호를 반전시켜 상기 제 2 스위칭 신호로서 출력하고, 상기 제 1 신호 레벨 스위칭부가 상기 스위칭 제어 신호에 응답하여 상기 송신 입력 신호를 비반전시켜 상기 제 1 스위칭 신호로서 출력하면, 상기 제 2 신호 레벨 스위칭부는 상기 스위칭 제어 신호에 응답하여 상기 송신 출력 신호를 비반전시켜 상기 제 2 스위칭 신호로서 출력한다.
본 발명에 따른 반도체 장치는 전류 소모를 줄일 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도,
도 2는 도 1의 신호 레벨 스위칭 판단부의 구성도,
도 3은 도 1의 송신부 및 수신부의 구성도,
도 4는 일반적인 드라이버의 구성도이다.
본 발명의 실시예에 따른 반도체 장치는 도 1에 도시된 바와 같이, 신호 레벨 스위칭 판단부(100), 송신부(200), 및 수신부(300)를 포함한다.
상기 신호 레벨 스위칭 판단부(100)는 서로 다른 타입의 트랜지스터 각각의 구동력에 응답하여 스위칭 제어 신호(SW_ctrl)를 생성한다.
상기 송신부(200)는 상기 스위칭 제어 신호(SW_ctrl)에 응답하여 송신 입력 신호(Tx_in)를 송신 출력 신호(Tx_out)로서 출력한다. 예를 들어, 상기 송신부(200)는 상기 스위칭 제어 신호(SW_ctrl)에 응답하여 상기 송신 입력 신호(Tx_in)를 반전시켜 상기 송신 출력 신호(Tx_out)로서 출력하거나, 상기 송신 입력 신호(Tx_in)를 비반전시켜 상기 송신 출력 신호(Tx_out)로서 출력한다. 더욱 상세히 설명하면, 상기 송신부(200)는 상기 스위칭 제어 신호(SW_ctrl)가 인에이블되면 상기 송신 입력 신호(Tx_in)를 반전시켜 상기 송신 출력 신호(Tx_out)로서 출력한다. 또한 상기 송신부(200)는 상기 스위칭 제어 신호(SW_ctrl)가 디스에이블되면 상기 송신 입력 신호(Tx_in)를 비반전시켜 상기 송신 출력 신호(Tx_out)로서 출력한다.
상기 송신부(200)는 제 1 신호 레벨 스위칭부(210), 및 드라이버(220)를 포함한다.
상기 제 1 신호 레벨 스위칭부(210)는 상기 스위칭 제어 신호(SW_ctrl)에 응답하여 상기 송신 입력 신호(Tx_in)를 반전시켜 제 1 스위칭 신호(SW_s1)로서 출력하거나, 상기 송신 입력 신호(Tx_in)를 비반전시켜 상기 제 1 스위칭 신호(SW_s1)로서 출력한다. 예를 들어, 상기 제 1 신호 레벨 스위칭부(210)는 상기 스위칭 제어 신호(SW_ctrl)가 인에이블되면 상기 송신 입력 신호(Tx_in)를 반전시켜 상기 제 1 스위칭 신호(SW_s1)로서 출력하고, 상기 스위칭 제어 신호(SW_ctrl)가 디스에이블되면 상기 송신 입력 신호(Tx_in)를 비반전시켜 상기 제 1 스위칭 신호(SW_s1)로서 출력한다.
상기 드라이버(220)는 상기 제 1 스위칭 신호(SW_s1)를 드라이빙하여 신호 라인(S_line)을 통해 상기 송신 출력 신호(Tx_out)로서 상기 수신부(300)에 전달한다.
상기 수신부(300)는 상기 스위칭 제어 신호(SW_ctrl)에 응답하여 송신 출력 신호(Tx_out)를 수신 출력 신호(Rx_out)로서 출력한다. 예를 들어, 상기 수신부(300)는 상기 스위칭 제어 신호(SW_ctrl)에 응답하여 상기 송신 출력 신호(Tx_out)를 반전시켜 상기 수신 출력 신호(Rx_out)로서 출력하거나, 상기 송신 출력 신호(Tx_out)를 비반전시켜 상기 수신 출력 신호(Rx_out)로서 출력한다. 더욱 상세히 설명하면, 상기 수신부(300)는 상기 스위칭 제어 신호(SW_ctrl)가 인에이블되면 상기 송신 출력 신호(Tx_out)를 반전시켜 상기 수신 출력 신호(Rx_out)로서 출력한다. 또한 상기 수신부(300)는 상기 스위칭 제어 신호(SW_ctrl)가 디스에이블되면 상기 송신 출력 신호(Tx_out)를 비반전시켜 상기 수신 출력 신호(Rx_out)로서 출력한다.
상기 수신부(300)는 제 2 신호 레벨 스위칭부(310), 및 리시버(320)를 포함한다.
상기 제 2 신호 레벨 스위칭부(310)는 상기 스위칭 제어 신호(SW_ctrl)에 응답하여 상기 송신 출력 신호(Tx_out)를 반전시켜 제 2 스위칭 신호(SW_s2)로서 출력하거나, 상기 송신 출력 신호(Tx_out)를 비반전시켜 상기 제 2 스위칭 신호(SW_s2)로서 출력한다. 예를 들어, 상기 제 2 신호 레벨 스위칭부(310)는 상기 스위칭 제어 신호(SW_ctrl)가 인에이블되면 상기 송신 출력 신호(Tx_out)를 반전시켜 상기 제 2 스위칭 신호(SW_s2)로서 출력하고, 상기 스위칭 제어 신호(SW_ctrl)가 디스에이블되면 상기 송신 출력 신호(Tx_out)를 비반전시켜 상기 제 2 스위칭 신호(SW_s2)로서 출력한다.
상기 리시버(320)는 상기 제 2 스위칭 신호(SW_s2)를 입력 받아 상기 수신 출력 신호(Rx_out)로서 출력한다.
상기 신호 레벨 스위칭 판단부(100)는 도 2에 도시된 바와 같이, 비교 전압 생성부(110), 및 비교부(120)를 포함한다.
상기 비교 전압 생성부(110)는 서로 다른 타입의 트랜지스터 각각의 구동력에 응답하여 비교 전압(V_com)을 생성한다.
상기 비교 전압 생성부(110)는 풀업부(111), 및 풀다운부(112)를 포함한다.
상기 풀업부(111)는 제1 트랜지스터(P1)를 포함하며, 자신의 구동력만큼 출력 노드(N_out)를 풀업시킨다. 상기 풀업부(111)는 상기 제 1 트랜지스터(P1)의 문턱 전압의 레벨에 대응하여 상기 출력 노드(N_out)의 전압 레벨을 높인다. 상기 풀업부(111)는 상기 제 1 트랜지스터(P1)가 외부 전압단(VDD)과 상기 출력 노드(N_out)에 다이오드 형태로 연결된 구성을 갖는다. 예를 들어, 상기 풀업부(111)의 상기 제 1 트랜지스터(P1)는 피모스 트랜지스터로서 소오스에 외부 전압단(VDD)이 연결되어 외부 전압(VDD)을 인가 받고 게이트와 드레인이 상기 출력 노드(N_out)에 연결된다.
상기 풀다운부(112)는 제 2 트랜지스터(N1)를 포함하며, 자신의 구동력만큼 상기 출력 노드(N_out)를 풀다운시킨다. 상기 풀다운부(112)는 상기 제 2 트랜지스터(N1)의 문턱 전압의 레벨에 대응하여 상기 출력 노드(N_out)의 전압 레벨을 낮춘다. 상기 풀다운부(112)는 상기 제 2 트랜지스터(N1)가 상기 출력 노드(N_out)와 접지 전압단(VSS)에 다이오드 형태로 연결된 구성을 갖는다. 예를 들어, 상기 풀다운부(112)의 상기 제 2 트랜지스터(N1)는 엔모스 트랜지스터로서 게이트와 드레인에 상기 출력 노드(N_out)가 연결되고 소오스에 접지 전압단(VSS)이 연결되어 접지 전압(VSS)을 인가 받는다. 이때, 상기 출력 노드(N_out)에서 상기 비교 전압(V_com)이 출력된다.
상기 비교부(120)는 상기 비교 전압(V_com)의 전압 레벨과 기준 전압(Vref)의 전압 레벨을 비교하여 상기 스위칭 제어 신호(SW_ctrl)를 생성한다.
도 3에 도시된 바와 같이, 상기 송신부(200)는 상기 제 1 신호 레벨 스위칭부(210), 및 상기 드라이버(220)를 포함하고, 상기 수신부(300)는 상기 제 2 신호 레벨 스위칭부(310), 및 상기 리시버(320)를 포함한다.
상기 제 1 신호 레벨 스위칭부(210)는 상기 스위칭 제어 신호(SW_ctrl)가 인에이블되면 상기 송신 입력 신호(Tx_in)를 반전시켜 상기 제 1 스위칭 신호(SW_s1)로서 출력하고, 상기 스위칭 제어 신호(SW_ctrl)가 디스에이블디면 상기 송신 입력 신호(Tx_in)를 비반전시켜 상기 제 1 스위칭 신호(SW_s1)로서 출력한다.
상기 제 1 신호 레벨 스위칭부(210)는 제 1 및 제 2 인버터(IV11, IV12) 및 제 1 스위치(211)를 포함한다. 상기 제 1 인버터(IV11)는 상기 송신 입력 신호(Tx_in)를 입력 받는다. 상기 제 1 스위치(211)는 상기 제 1 인버터(IV11)의 입력단과 상기 제 1 인버터(IV11)의 출력단 사이에 연결되며, 턴온될 경우 상기 송신 입력 신호(Tx_in)를 상기 제 2 인버터(IV12)에 전달한다. 상기 제 2 인버터(IV12)는 상기 제 1 인버터(IV11)의 출력단과 상기 제 1 스위치(211)의 출력단이 공통 연결된 노드의 신호를 입력 받아 상기 제 1 스위칭 신호(SW_sl)로서 출력한다.
상기 드라이버(220)는 제 1 및 제 2 트랜지스터(P11, N11)를 포함한다. 상기 제 1 트랜지스터(P11)는 피모스 트랜지스터로서, 게이트에 상기 제 1 스위칭 신호(SW_s1)를 입력 받고 소오스에 외부 전압(VDD)을 인가 받는다. 상기 제 2 트랜지스터(N11)는 엔모스 트랜지스터로서, 게이트에 상기 제 1 스위칭 신호(SW_s1)를 입력 받고 드레인에 상기 제 1 트랜지스터(P11)의 드레인이 연결되며, 소오스에 접지 전압단(VSS)이 연결된다. 이때, 상기 제 1 및 제 2 트랜지스터(P11, N11)가 연결된 노드에 상기 신호 라인(S_line)이 연결되며, 상기 신호 라인(S_line)을 통해 상기 송신 출력 신호(Tx_out)가 상기 수신부(300)로 전달된다.
상기 제 2 신호 레벨 스위칭부(310)는 상기 스위칭 제어 신호(SW_ctrl)가 인에이블되면 상기 송신 출력 신호(Tx_out)를 반전시켜 상기 제 2 스위칭 신호(SW_s2)로서 출력하고, 상기 스위칭 제어 신호(SW_ctrl)가 디스에이블디면 상기 송신 출력 신호(Tx_out)를 비반전시켜 상기 제 2 스위칭 신호(SW_s2)로서 출력한다.
상기 제 2 신호 레벨 스위칭부(310)는 제 3 및 제 4 인버터(IV13, IV14) 및 제 2 스위치(311)를 포함한다. 상기 제 3 인버터(IV13)는 상기 송신 출력 신호(Tx_out)를 입력 받는다. 상기 제 2 스위치(311)는 상기 제 3 인버터(IV13)의 입력단과 상기 제 3 인버터(IV13)의 출력단 사이에 연결되며, 턴온될 경우 상기 송신 출력 신호(Tx_out)를 상기 제 4 인버터(IV14)에 전달한다. 상기 제 4 인버터(IV14)는 상기 제 3 인버터(IV13)의 출력단과 상기 제 2 스위치(311)의 출력단이 공통 연결된 노드의 신호를 입력 받아 상기 제 2 스위칭 신호(SW_s2)로서 출력한다.
상기 리시버(320)는 상기 제 2 스위칭 신호(SW_s2)를 입력 받아 상기 수신 출력 신호(Rx_out)를 출력한다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 장치는 다음과 같이 동작한다.
도 3의 드라이버(220)를 구성하는 제 1 및 제 2 트랜지스터(P11, N11)는 도 2의 신호 레벨 스위칭 판단부(100)를 구성하는 제 1 및 제 2 트랜지스터(P1, N1)와 동일한 공정에서 구현된다. 그러므로, 상기 드라이버(220)를 구성하는 제 1 및 제 2 트랜지스터(P11, N11)와 상기 신호 레벨 스위칭 판단부(100)를 구성하는 제 1 및 제 2 트랜지스터(P1, N1)는 동일한 공정 변화를 구현되어 동일한 특성을 갖는다. 다시 설명하면 도 3의 드라이버(220)를 구성하는 제 1 및 제 2 트랜지스터(P11, N11)는 도 2의 신호 레벨 스위칭 판단부(100)를 구성하는 제 1 및 제 2 트랜지스터(P1, N1)를 모델링한 것이다.
상기 드라이버(220)는 상기 신호 라인(S_line)의 길이가 길어질수록 높은 구동력을 갖도록 설계되고, 구동력이 높은 드라이버(220)를 구성하는 트랜지스터 또한 높은 구동력을 갖도록 설계된다. 구동력이 높은 트랜지스터는 드레인과 소오스 사이에 흐르는 전류를 보다 많이 흘릴 수 있는 트랜지스터이다. 구동력이 높은 트랜지스터는 문턱 전압 또한 비례하여 높다.
상기 드라이버(220)를 구성하는 제 1 및 제 2 트랜지스터(P11, N11)는 동일한 구동력을 갖도록 설계되지만, 공정 변수로 인하여 서로 다른 구동력을 가질 수 있다. 이때, 상기 드라이버(220)를 구성하는 제 1 및 제 2 트랜지스터(P11, N11)는 서로 다른 문턱 전압 레벨을 갖는다. 예를 들어, 상기 제 1 트랜지스터(P11)의 구동력이 상기 제 2 트랜지스터(N11)의 구동력보다 클 경우, 상기 제 1 트랜지스터(P11)의 문턱 전압은 상기 제 2 트랜지스터(N11)의 문턱 전압보다 높다.
상기 신호 레벨 스위칭 판단부(100)의 제 1 및 제 2 트랜지스터(P1, N1) 또한 상기 드라이버(220)의 제 1 및 제 2 트랜지스터(P11, N11)와 동일한 공정을 통해 구현된다. 그러므로, 상기 신호 레벨 스위칭 판단부(100)의 상기 제 1 트랜지스터(P1)의 문턱 전압은 상기 제 2 트랜지스터(N1)의 문턱 전압보다 높다. 결국, 상기 신호 레벨 스위칭 판단부(100)의 상기 제 1 트랜지스터(P1)는 상기 제 2 트랜지스터(N1)의 구동력보다 크다.
도 2를 참조하여, 상기 신호 레벨 스위칭 판단부(100)의 동작을 더 상세히 설명한다.
상기 제 1 트랜지스터(P1)의 구동력이 상기 제 2 트랜지스터(N1)의 구동력보다 크면 출력 노드(N_out)의 풀업양이 풀다운양보다 더 많아지므로, 상기 출력 노드(N_out)의 전압 레벨은 높아진다. 이와 반대의 경우, 즉 상기 제 1 트랜지스터(P1)의 구동력이 상기 제 2 트랜지스터(N1)의 구동력보다 작으면 상기 출력 노드(N_out)의 풀업양이 풀다운양보다 더 작아지므로, 상기 출력 노드(N_out)의 전압 레벨은 낮아진다.
상기 출력 노드(N_out)의 전압 레벨은 곧 비교 전압(V_com)의 전압 레벨이다.
따라서, 비교부(120)는 상기 비교 전압(V_com)의 전압 레벨이 기준 전압(Vref)의 전압 레벨보다 높거나 낮을 경우에 따라 스위칭 제어 신호(SW_ctrl)를 인에이블시키거나 디스에이블시킨다. 예를 들어, 상기 비교부(120)는 상기 비교 전압(V_com)의 전압 레벨이 상기 기준 전압(Vref)의 전압 레벨보다 높을 경우 상기 스위칭 제어 신호(SW_ctrl)를 인에이블시키고, 상기 비교 전압(V_com)의 전압 레벨이 상기 기준 전압(Vref)의 전압 레벨보다 낮을 경우 상기 스위칭 제어 신호(SW_ctrl)를 디스에이블시킨다.
즉, 상기 신호 레벨 스위칭 판단부(100)는 상기 드라이버(220)를 구성하는 상기 제 1 트랜지스터(P1)의 구동력이 상기 제 2 트랜지스터(N1)의 구동력보다 크면 상기 스위칭 제어 신호(SW_ctrl)를 인에이블시킨다. 또한 상기 신호 레벨 스위칭 판단부(100)는 상기 드라이버(220)를 구성하는 상기 제 1 트랜지스터(P1)의 구동력이 상기 제 2 트랜지스터(N1)의 구동력보다 작으면 상기 스위칭 제어 신호(SW_ctrl)를 디스에이블시킨다.
상기 스위칭 제어 신호(SW_ctrl)가 인에이블되면 제 1 신호 레벨 스위칭부(210)는 송신 입력 신호(Tx_in)를 반전시켜 제 1 스위칭 신호(SW_s1)로서 출력한다. 또한 상기 스위칭 제어 신호(SW_ctrl)가 디스에이블되면 상기 제 1 신호 레벨 스위칭부(210)는 상기 송신 입력 신호(Tx_in)를 비반전시켜 상기 제 1 스위칭 신호(SW_s1)로서 출력한다.
상기 제 1 신호 레벨 스위칭부(210), 및 상기 드라이버(220)를 포함하는 송신부(200)는 상기 스위칭 제어 신호(SW_ctrl)에 응답하여 상기 송신 입력 신호(Tx_in)를 반전시키거나 비반전시켜 상기 송신 출력 신호(Tx_out)로서 출력한다.
제 2 신호 레벨 스위칭부(310) 또한 상기 제 1 신호 레벨 스위칭부(210)와 동일하게 상기 스위칭 제어 신호(SW_ctrl)에 응답하여 상기 송신 출력 신호(Tx_out)를 반전시켜 출력하거나 비반전시켜 제 2 스위칭 신호(SW_s2)로서 출력한다. 즉, 상기 제 1 신호 레벨 스위칭부(210)가 입력 신호를 반전시켜 출력할 경우 상기 제 2 신호 레벨 스위칭부(310) 또한 입력 신호를 반전시켜 출력한다. 한편, 상기 제 1 신호 레벨 스위칭부(210)가 입력 신호를 비반전시켜 출력할 경우 상기 제 2 신호 레벨 스위칭부(310) 또한 입력 신호를 비반전시켜 출력한다.
상기 제 2 신호 레벨 스위칭부(310) 및 리시버(320)를 포함하는 수신부(300)는 상기 스위칭 제어 신호(SW_ctrl)에 응답하여 상기 송신 출력 신호(Tx_out)를 반전시키거나 비반전시켜 수신 출력 신호(Rx_out)로서 출력한다.
다시 설명하면, 상기 스위칭 제어 신호(SW_ctrl)에 응답하여 상기 송신부(200)와 상기 수신부(300) 모두는 입력 신호를 반전시켜 출력하거나 비반전시켜 출력한다. 따라서, 상기 송신 입력 신호(Tx_in)가 상기 송신부(200)와 상기 수신부(300)를 거쳐 상기 수신 입력 신호(Rx_out)로서 출력될 경우 상기 송신 입력 신호(Tx_in)와 상기 수신 입력 신호(Rx_out)의 신호 값을 변하지 않는다. 다만, 상기 스위칭 제어 신호(SW_ctrl)에 의해 상기 송신부(200)와 상기 수신부(300) 사이에 연결된 신호 라인(S_line)을 통과하는 상기 송신 출력 신호(Tx_out)의 신호 값 즉 레벨만이 변할 뿐이다.
일반적인 드라이버(10)는 도 4에 도시된 바와 같이, 피모스 트랜지스터(P21)과 엔모스 트랜지스터(N21)로 구성된다. 상기 송신 출력 신호(Tx_out)가 하이 레벨보다 로우 레벨의 구간이 짧은 경우 즉, 상기 드라이버(10)가 스탠바이 상태일 경우를 가정한다. 다시 설명하면 스탠바이 상태에서 상기 드라이버(10)는 하이 레벨의 상기 송신 출력 신호(Tx_out)를 출력한다.
송신 출력 신호(Tx_out)의 신호 레벨이 하이 레벨인 경우 상기 드라이버(10)를 구성하는 피모스 트랜지스터(P21), 및 엔모스 트랜지스터(N21) 중 상기 피모스 트랜지스터(P21)는 턴온되고 상기 엔모스 트랜지스터(N21)는 턴오프된다. 이때, 상기 피모스 트랜지스터(P21)의 구동력이 상기 엔모스 트랜지스터(N21)의 구동력보다 클 경우 상기 피모스 트랜지스터(P21)의 문턱 전압은 상기 엔모스 트랜지스터(N21)의 문턱 전압보다 높다. 그러므로, 상기 피모스 트랜지스터(P21) 및 상기 엔모스 트랜지스터(N21) 각각이 턴오프되었을 때의 트랜지스터 누설 전류 즉 오프 커런트(off current)는 상기 피모스 트랜지스터(P21)보다 상기 엔모스 트랜지스터(N21)가 많다. 그러므로, 상기 피모스 트랜지스터(P21)가 턴온되고 상기 엔모스 트랜지스터(N21)가 턴오프되는 경우 상기 피모스 트랜지스터(P21)로부터 출력되는 전류은 상기 엔모스 트랜지스터(N21)를 통해 많은 양의 전류가 접지단(VSS)으로 흘러나가 전류 소모가 심해진다. 스탠바이 상태에서 상기 드라이버(10)는 전류 소모가 심해진다.
하지만, 본 발명에 따른 반도체 장치는 상기 드라이버(220)를 구성하는 상기 제 1 및 제 2 트랜지스터(P11, N11) 중 상기 제 1트랜지스터(P11)의 구동력이 상기 제 2 트랜지스터(N11)의 구동력보다 클 경우 상기 드라이버(220)에 입력되는 신호를 반전시켜 상기 드라이버(220)에 입력시킨다. 따라서 상기 드라이버(220)는 하이 레벨의 상기 송신 출력 신호(Tx_out)를 출력하는 것이 아니라 로우 레벨의 상기 송신 출력 신호(Tx_out)를 출력하게 된다. 상기 드라이버(220)가 로우 레벨의 상기 송신 출력 신호(Tx_out)를 출력할 경우 상기 제 1 트랜지스터(P11)는 턴오프되고, 상기 제 2 트랜지스터(N11)는 턴온된다. 즉, 문턱 전압이 높은 트랜지스터(P11)가 턴오프되므로 오프 커런트는 문턱 전압이 높은 트랜지스터(N11)가 턴오프될 때보다 적다. 따라서 상기 드라이버(220)의 오프 커런트는 일반적인 드라이버(10)보다 적어진다. 스탠바이 상태에서 본 발명의 상기 드라이버(220)를 포함하는 상기 송신부(200)는 일반적인 드라이버(10)보다 오프 커런트 양이 적어 전류 소모가 적다.
한편, 도 4의 드라이버(10)를 구성하는 상기 피모스 트랜지스터(P21)와 상기 엔모스 트랜지스터(N21) 중 상기 엔모스 트랜지스터(N21)의 구동력이 상기 피모스 트랜지스터(P21)의 구동력보다 클 경우 스탠바이 상태에서 상기 드라이버(10)는 하이 레벨의 상기 송신 출력 신호(Tx_out)를 출력한다고 가정한다. 이때, 상기 피모스 트랜지스터(P21)는 턴온되고 상기 엔모스 트랜지스터(N21)는 턴오프된다. 문턱 전압이 낮은 트랜지스터(P21)는 턴온되고 문턱 전압이 높은 트랜지스터(N21)는 턴온되어, 상기 드라이버(10)는 상기 피모스 트랜지스터(P21)의 구동력이 상기 엔모스 트랜지스터(N21)의 구동력이 클 경우보다 스탠바이 상태에서 전류 소모가 적다.
본 발명의 실시예에 따른 반도체 장치는 드라이버(220)를 구성하는 상기 제 1 및 2 제 2 트랜지스터(P11, N11) 중 상기 제 2 트랜지스터(N11)의 구동력이 클 경우 상기 드라이버(220)의 입력 신호 즉 제 1 스위칭 신호(SW_s1)를 비반전시켜 상기 드라이버(220)로 출력한다. 그러므로, 도 4의 드라이버(10)와 같이 문턱 전압이 낮은 상기 제 1 트랜지스터(P11)가 턴온되고 문턱 전압이 높은 상기 제 2 트랜지스터(N11)가 턴오프된다. 그러므로 전류 소모가 적다.
본 발명의 실시예에 따른 반도체 장치는 스탠바이 동작에서 드라이버가 하이 레벨의 출력 신호를 출력할 경우를 예로 하여 설명하였지만, 스탠바이시 드라이버가 로우 레벨의 출력 신호를 출력할 경우에도 드라이버를 구성하는 트랜지스터 중 문턱 전압의 레벨이 높은 트랜지스터를 턴오프시키고 문턱 전압의 전압 레벨이 낮은 트랜지스터를 턴온시켜 스탠바이 구간동안 유지하도록 설계 변경하는 것은 당업자에게 있어서 단순한 설계 변경일 것이다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 스위칭 제어 신호에 응답하여 송신 입력 신호를 송신 출력 신호로서 출력하는 송신부; 및
    상기 스위칭 제어 신호에 응답하여 상기 송신 출력 신호를 수신 출력 신호로서 출력하는 수신부를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 송신부는
    상기 스위칭 제어 신호에 응답하여 상기 송신 입력 신호를 반전시켜 상기 송신 출력 신호로서 출력하거나 상기 송신 입력 신호를 비반전시켜 상기 송신 출력 신호로서 출력하는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 송신부는
    상기 스위칭 제어 신호가 인에이블되면 상기 송신 입력 신호를 반전시켜 상기 송신 출력 신호로서 출력하고, 상기 스위칭 제어 신호가 디스에이블되면 상기 송신 입력 신호를 비반전시켜 상기 송신 출력 신호로서 출력하는 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 송신부는
    상기 스위칭 제어 신호에 응답하여 상기 송신 입력 신호를 반전시켜 스위칭 신호로서 출력하거나, 상기 송신 입력 신호를 비반전시켜 상기 스위칭 신호로서 출력하는 신호 레벨 스위칭부, 및
    상기 스위칭 신호를 드라이빙하여 상기 송신 출력 신호로서 출력하는 드라이버를 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제 2 항에 있어서,
    상기 수신부는
    상기 스위칭 제어 신호에 응답하여 상기 송신 출력 신호를 반전시켜 상기 수신 출력 신호로서 출력하거나 상기 송신 출력 신호를 비반전시켜 상기 수신 출력 신호로서 출력하는 것을 특징으로 하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 수신부는
    상기 스위칭 제어 신호가 인에이블되면 상기 송신 출력 신호를 반젼시켜 상기 수신 출력 신호로서 출력하고, 상기 스위칭 제어 신호가 디스에이블되면 상기 송신 출력 신호를 비반전시켜 상기 수신 출력 신호로서 출력하는 것을 특징으로 하는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 수신부는
    상기 스위칭 제어 신호에 응답하여 상기 송신 출력 신호를 반전시켜 스위칭 신호로서 출력하거나, 상기 송신 출력 신호를 비반전시켜 상기 스위칭 신호로서 출력하는 신호 레벨 스위칭부, 및
    상기 스위칭 신호를 입력 받아 상기 수신 출력 신호로서 출력하는 리시버를 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서,
    서로 다른 타입의 트랜지스터 각각의 구동력에 응답하여 상기 스위칭 제어 신호를 생성하는 신호 레벨 스위칭 판단부를 더 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 신호 레벨 스위칭 판단부는
    서로 다른 타입의 트랜지스터 각각의 구동력에 응답하여 비교 전압을 생성하는 비교 전압 생성부, 및
    기준 전압과 상기 비교 전압의 전압 레벨을 비교하여 상기 스위칭 제어 신호를 생성하는 비교부를 포함하는 것을 특징으로 하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 비교 전압 생성부는
    자신의 문턱 전압에 따라 출력 노드를 풀업시키는 제 1 트랜지스터, 및
    자신의 문턱 전압에 따라 상기 출력 노드를 풀다운시키는 제 2 트랜지스터를 포함하며,
    상기 출력 노드에서 상기 비교 전압을 출력하는 것을 특징으로 하는 반도체 장치.
  11. 제 10 항에 있어서,
    상기 제 1 트랜지스터는 피모스 트랜지스터이고,
    상기 제 2 트랜지스터는 엔모스 트랜지스터이며, 상기 제 1 및 제 2 트랜지스터 각각은 다이오드 형태로 외부 전압단과 접지 전압단에 직렬로 연결되는 것을 특징으로 하는 반도체 장치.
  12. 제 1 트랜지스터 및 제 2 트랜지스터로 구성된 드라이버;
    상기 제 1 및 제 2 트랜지스터를 모델링한 제 3 트랜지스터, 및 제 4 트랜지스터를 포함하며, 상기 제 3 트랜지스터의 구동력과 상기 제 4 트랜지스터의 구동력을 비교하여 스위칭 제어 신호를 생성하는 신호 레벨 스위칭 판단부; 및
    상기 스위칭 제어 신호에 응답하여 송신 입력 신호를 반전시키거나 비반전시켜 상기 드라이버에 출력하는 제 1 신호 레벨 스위칭부를 포함하는 것을 특징으로 하는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 제 1 및 제 3 트랜지스터는 피모스 트랜지스터이고,
    상기 제 2 및 제 4 트랜지스터는 엔모스 트랜지스터인 것을 특징으로 하는 반도체 장치.
  14. 제 13 항에 있어서,
    상기 드라이버는
    게이트에 제 1 스위칭 신호를 입력 받고, 소오스에 외부 전압을 인가 받는 상기 제 1 트랜지스터, 및
    게이트에 상기 제 1 스위칭 신호를 입력 받고 드레인에 상기 제 1 트랜지스터의 드레인이 연결되며, 소오스에 접지 전압을 인가 받는 상기 제 2 트랜지스터를 포함하며,
    상기 드라이버는 상기 제 1 및 제 2 트랜지스터가 연결된 노드에서 송신 출력 신호를 출력하는 것을 특징으로 하는 반도체 장치.
  15. 제 13 항에 있어서,
    상기 신호 레벨 스위칭 판단부는
    자신의 문턱 전압 레벨에 응답하여 출력 노드를 풀업시키는 상기 제 3 트랜지스터,
    자신의 문턱 전압 레벨에 응답하여 상기 출력 노드를 풀다운시키는 상기 제 4 트랜지스터, 및
    상기 출력 노드의 전압 레벨과 기준 전압을 비교하여 상기 스위칭 제어 신호를 생성하는 비교부를 포함하는 것을 특징으로 하는 반도체 장치.
  16. 제 15 항에 있어서,
    상기 제 3 트랜지스터는
    소오스에 외부 전압을 인가 받고 게이트와 드레인이 상기 출력 노드에 연결되며,
    상기 제 4 트랜지스터는
    게이트와 드레인이 상기 출력 노드에 연결되고, 소오스에 접지단이 연결되는 것을 특징으로 하는 반도체 장치.
  17. 제 12 항에 있어서,
    상기 스위칭 제어 신호에 응답하여 상기 드라이버의 출력 신호를 반전시켜 출력하거나 비반전시켜 출력하는 제 2 신호 레벨 스위칭부, 및
    상기 제 2 신호 레벨 스위칭부의 출력을 입력 받아 수신 출력 신호로서 출력하는 리시버를 더 포함하는 것을 특징으로 하는 반도체 장치.
  18. 스위칭 제어 신호에 응답하여 송신 입력 신호를 제 1 스위칭 신호로서 출력하는 제 1 신호 레벨 스위칭부;
    상기 제 1 스위칭 신호를 드라이빙하여 송신 출력 신호로서 출력하는 드라이버;
    상기 스위칭 제어 신호에 응답하여 상기 송신 출력 신호를 제 2 스위칭 신호로서 출력하는 제 2 신호 레벨 스위칭부; 및
    상기 제 2 스위칭 신호를 입력받아 수신 출력 신호로서 출력하는 리시버를 포함하며,
    상기 제 1 신호 레벨 스위칭부가 상기 스위칭 제어 신호에 응답하여 상기 송신 입력 신호를 반전시켜 상기 제 1 스위칭 신호로서 출력하면, 상기 제 2 신호 레벨 스위칭부는 상기 스위칭 제어 신호에 응답하여 상기 송신 출력 신호를 반전시켜 상기 제 2 스위칭 신호로서 출력하고,
    상기 제 1 신호 레벨 스위칭부가 상기 스위칭 제어 신호에 응답하여 상기 송신 입력 신호를 비반전시켜 상기 제 1 스위칭 신호로서 출력하면, 상기 제 2 신호 레벨 스위칭부는 상기 스위칭 제어 신호에 응답하여 상기 송신 출력 신호를 비반전시켜 상기 제 2 스위칭 신호로서 출력하는 것을 특징으로 하는 반도체 장치.
  19. 제 18 항에 있어서,
    상기 드라이버를 구성하는 피모스 트랜지스터 및 엔모스 트랜지스터의 각 구동력을 비교하여 상기 스위칭 제어 신호를 생성하는 신호 레벨 스위칭 판단부를 더 포함하는 것을 특징으로 하는 반도체 장치.
  20. 제 19 항에 있어서,
    상기 신호 레벨 스위칭 판단부는
    상기 피모스 트랜지스터를 모델링한 제 1 트랜지스터,
    상기 엔모스 트랜지스터를 모델링한 제 2 트랜지스터, 및
    비교부를 포함하며,
    상기 제 1 트랜지스터는 자신의 문턱 전압 레벨에 따라 출력 노드를 풀업시키고,
    상기 제 2 트랜지스터는 자신의 문턱 전압 레벨에 따라 상기 출력 노드를 풀다운시키며,
    상기 비교부는 상기 출력 노드의 전압 레벨과 기준 전압 레벨을 비교하여 상기 스위칭 제어 신호를 생성하는 것을 특징으로 하는 반도체 장치.
KR20130116266A 2013-09-30 2013-09-30 반도체 장치 KR20150037053A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130116266A KR20150037053A (ko) 2013-09-30 2013-09-30 반도체 장치
US14/242,276 US9515654B2 (en) 2013-09-30 2014-04-01 Semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130116266A KR20150037053A (ko) 2013-09-30 2013-09-30 반도체 장치

Publications (1)

Publication Number Publication Date
KR20150037053A true KR20150037053A (ko) 2015-04-08

Family

ID=52739513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130116266A KR20150037053A (ko) 2013-09-30 2013-09-30 반도체 장치

Country Status (2)

Country Link
US (1) US9515654B2 (ko)
KR (1) KR20150037053A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111447A (en) * 1998-05-01 2000-08-29 Vanguard International Semiconductor Corp. Timing circuit that selectively triggers on a rising or falling input signal edge
KR100502972B1 (ko) * 2002-12-04 2005-07-26 주식회사 코아매직 리프레쉬 동작용 클럭발생기
KR100586545B1 (ko) * 2004-02-04 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
JP4942979B2 (ja) * 2004-11-17 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
KR20080032970A (ko) 2006-10-12 2008-04-16 주식회사 하이닉스반도체 오프-커런트 축소회로를 갖는 글로벌 입출력 라인용드라이버
JP5565336B2 (ja) * 2011-02-14 2014-08-06 富士通セミコンダクター株式会社 出力回路、システム、及び出力回路の制御方法
KR20140100005A (ko) * 2013-02-04 2014-08-14 삼성전자주식회사 등화기 및 이를 구비한 반도체 메모리 장치

Also Published As

Publication number Publication date
US9515654B2 (en) 2016-12-06
US20150091619A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
KR102122304B1 (ko) 낮은-레이턴시 전압 부스트 회로를 갖는 전압 레벨 시프터
KR20150037033A (ko) 임피던스 교정회로
GB2528717A (en) Receiver circuitry and method for converting an input signal from a source voltage domain into an output signal for a destination voltage domain
KR102409872B1 (ko) 송신 회로 및 반도체 장치
EP2738768B1 (en) Systems and methods for controlling power in semiconductor circuits
US20130120046A1 (en) Analog rail-to-rail comparator with hysteresis
KR20180000695A (ko) 레벨 시프터 및 전압 레벨을 시프트하는 방법
US20170019090A1 (en) Level shift circuit
KR20150040611A (ko) 고정 기준 전압을 사용하는 신호 송수신 방법 및 그 장치
KR101869752B1 (ko) 반도체 장치
KR20120047385A (ko) 출력버퍼
US9935636B1 (en) CMOS input buffer with low supply current and voltage down shifting
US9407243B1 (en) Receiver circuit
KR20150037053A (ko) 반도체 장치
US9722579B1 (en) Semiconductor device
US8766692B1 (en) Supply voltage independent Schmitt trigger inverter
KR20100133610A (ko) 전압 레벨 시프터
KR20160005535A (ko) 반도체 장치의 리시버 회로
KR100915833B1 (ko) 반도체 메모리 장치의 리시버
KR20150077753A (ko) 백 바이어스를 제어하는 반도체 장치
JP2015154437A (ja) パワーオンリセット回路
TWM565921U (zh) 電壓位準移位器
TWI634407B (zh) 上電控制電路及控制電路
KR101030273B1 (ko) 내부전원 생성장치
TWM598007U (zh) 高性能電壓位準轉換器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid