Nothing Special   »   [go: up one dir, main page]

KR20130036554A - 레귤레이터 및 고전압 발생기 - Google Patents

레귤레이터 및 고전압 발생기 Download PDF

Info

Publication number
KR20130036554A
KR20130036554A KR1020110100711A KR20110100711A KR20130036554A KR 20130036554 A KR20130036554 A KR 20130036554A KR 1020110100711 A KR1020110100711 A KR 1020110100711A KR 20110100711 A KR20110100711 A KR 20110100711A KR 20130036554 A KR20130036554 A KR 20130036554A
Authority
KR
South Korea
Prior art keywords
voltage
control node
current
potential
regulator
Prior art date
Application number
KR1020110100711A
Other languages
English (en)
Inventor
유제일
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110100711A priority Critical patent/KR20130036554A/ko
Priority to US13/602,079 priority patent/US8872489B2/en
Publication of KR20130036554A publication Critical patent/KR20130036554A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

레귤레이터는 입력단과 접지 사이에 형성되고, 입력단과 제어노드 사이에 접속되어 고전압 발생기로부터 출력된 고전압을 제어노드에 공급하되 제어노드의 전위에 따라 전류 부하의 크기가 다른 제1 또는 제2 전류 경로가 선택되도록 구성된 제1 전류결정부와, 제어노드와 접지 사이에 접속되며 입력되는 전압에 따라 전류 부하의 크기가 변경되어 제어노드의 전위를 제어하도록 구성된 제2 전류결정부를 포함하는 전류 경로부, 제어노드의 전위에 따라 고전압을 출력단에 공급하도록 구성된 전압공급부, 출력단에 공급된 전압을 분배하기 위한 전압분배부, 및 전압분배부에서 분배된 분배전압과 제1 기준전압의 차이를 증폭시켜 제2 전류결정부로 출력하도록 구성된 증폭부를 포함한다.

Description

레귤레이터 및 고전압 발생기{Regulator and High voltage generator}
본 발명은 고전압 발생기에 관한 것으로 특히 전류 소모를 줄일 수 있는 고전압 발생기에 관한 것이다.
반도체 메모리 중 특히 플래시 메모리는 동작을 실시하기 위해 고전압(High voltage)을 필요로 한다. 플래시 메모리에서는 고전압을 생성하기 위해 차지 펌프 회로를 사용한다. 차지 펌프 회로의 출력 전압 레벨을 제어하기 위해서 전압 레귤레이터(voltage regulator)를 이용하는데, 종래의 레귤레이터는 고전압 출력 범위에 따라 레귤레이터에서 소모하는 전류의 증감 폭이 커진다. 이로 인해 펌핑 전압 레벨을 유지하기 위해서 많은 양의 전류를 요구하게 된다. 이렇게 요구되는 전류는 내부 소모 전류(ICC)의 증가로 이어지므로 메모리 칩의 내부 소모 전류(ICC)에 큰 영향을 미치게 된다. 따라서 고전압 발생기의 레귤레이터에서 소모되는 전류의 양을 제어할 필요가 있다.
본 발명의 실시예는 레귤레이터의 소모 전류를 최소화하여 차지 펌프 회로의 구동에 필요한 전류를 최소화할 수 있다.
본 발명의 제1 실시예에 따른 레귤레이터는 입력단과 접지 사이에 형성되고, 상기 입력단과 제어노드 사이에 접속되어 고전압 발생기로부터 출력된 고전압을 상기 제어노드에 공급하되 상기 제어노드의 전위에 따라 전류 부하의 크기가 다른 제1 또는 제2 전류 경로가 선택되도록 구성된 제1 전류결정부와, 상기 제어노드와 상기 접지 사이에 접속되며 입력되는 전압에 따라 전류 부하의 크기가 변경되어 상기 제어노드의 전위를 제어하도록 구성된 제2 전류결정부를 포함하는 전류 경로부, 상기 제어노드의 전위에 따라 상기 고전압을 출력단에 공급하도록 구성된 전압공급부, 상기 출력단에 공급된 전압을 분배하기 위한 전압분배부, 및 상기 전압분배부에서 분배된 분배전압과 제1 기준전압의 차이를 증폭시켜 상기 제2 전류결정부로 출력하도록 구성된 증폭부를 포함한다.
본 발명의 제2 실시예에 따른 레귤레이터는 입력단과 접지 사이에 형성되고, 상기 입력단과 제어노드 사이에 접속되어 고전압 발생기로부터 출력된 고전압을 상기 제어노드에 공급하되 상기 제어노드의 전위에 따라 자체적으로 전류 부하의 크기를 조절하도록 구성된 제1 전류결정부와, 상기 제어노드와 상기 접지 사이에 접속되며 입력되는 전압에 따라 전류 부하의 크기가 변경되어 상기 제어노드의 전위를 제어하도록 구성된 제2 전류결정부를 포함하는 전류 경로부, 상기 제어노드의 전위에 따라 상기 고전압을 출력단에 공급하도록 구성된 전압공급부, 상기 출력단에 공급된 전압을 분배하기 위한 전압분배부, 및 상기 전압분배부에서 분배된 분배전압과 제1 기준전압의 차이를 증폭시켜 상기 제2 전류결정부로 출력하도록 구성된 증폭부를 포함한다.
본 발명의 실시예에 따른 고전압 발생기는 차지 펌프의 출력전압을 일정레벨의 전압으로 안정화시켜 출력하는 제1 레귤레이터 및 출력된 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 출력하는 제2 레귤레이터를 포함하는 고전압 발생기에 있어서, 상기 제2 레귤레이터는 입력단과 접지 사이에 형성되고, 상기 입력단과 제어노드 사이에 접속되어 고전압 발생기로부터 출력된 고전압을 상기 제어노드에 공급하되 상기 제어노드의 전위에 따라 전류 부하의 크기가 다른 제1 또는 제2 전류 경로가 선택되도록 구성된 제1 전류결정부와, 상기 제어노드와 상기 접지 사이에 접속되며 입력되는 전압에 따라 전류 부하의 크기가 변경되어 상기 제어노드의 전위를 제어하도록 구성된 제2 전류결정부를 포함하는 전류 경로부, 상기 제어노드의 전위에 따라 상기 고전압을 출력단에 공급하도록 구성된 전압공급부, 상기 출력단에 공급된 전압을 분배하기 위한 전압분배부, 및 상기 전압분배부에서 분배된 분배전압과 제1 기준전압의 차이를 증폭시켜 상기 제2 전류결정부로 출력하도록 구성된 증폭부를 포함한다.
본 발명의 실시예는 레귤레이터의 부하를 조절하여 소모 전류를 최소화시킴으로써 펌핑 동작에 요구 되는 동작 전류를 최소화하여 메모리 칩의 소모 전류를 감소시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 고전압 발생기를 설명하기 위한 회로도이다.
도 2는 본 발명의 제2 실시예에 따른 고전압 발생기를 설명하기 위한 회로도이다.
도 3은 본 발명의 제3 실시예에 따른 고전압 발생기를 설명하기 위한 회로도이다.
도 4a 내지 도 4c는 각각 도 1 내지 도 3의 고전압 발생기에서 제어노드의 전위에 따른 부하 전류의 크기를 설명하는 파형도이다.
도 5는 본 발명의 실시예에 따른 고전압 발생기의 부하 전류에 따른 클럭 신호의 인가 횟수를 설명하는 파형도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도 1은 본 발명의 제1 실시예에 따른 고전압 발생기를 설명하기 위한 회로도이고, 도 4a는 도 1의 고전압 발생기에서 제어노드의 전위에 따른 부하 전류의 크기를 설명하는 파형도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 고전압 발생기(100)는 발진기(110), 클럭구동부(120), 차지 펌프(130), 제1 레귤레이터(140) 및 제2 레귤레이터(150)를 포함한다.
발진기(110)는 특정 주파수의 클럭 신호(CLK1)를 생성하여 클럭구동부(120)로 전달한다.
클럭 구동부(120)는 제1 레귤레이터에 포함된 제1 비교부(142)의 출력 신호에 따라 클럭 신호(CLK1)를 지연시켜 상반된 레벨의 두 클럭 신호(CLK2 및 CLK2b)를 출력한다. 이를 위해, n개의 인버터가 직렬 접속된 제1 인버터 그룹과, n+1개의 인버터가 직렬 접속된 제2 인버터 그룹을 포함한다(미도시 됨).
차지 펌프(130)는 클럭 구동부(120)로부터 출력된 레벨이 다른 두 클럭 신호(CLK2 및 CLK2b)에 따라 펌핑동작을 실시하여 소정의 펌핑 전압(VPP)을 출력한다.
제1 레귤레이터(140)는 펌핑 전압을 일정레벨의 전압으로 안정화시켜 제1 레귤레이션 전압을 공급한다. 제1 레귤레이터(140)는 펌핑전압을 분배하여 제1 분배 전압(Vf1)을 출력하는 제1 전압 분배부(144)와, 제1 분배전압(Vf1)과 제1 기준 전압(VREF1)을 비교하여 클럭 구동부(120)의 동작을 제어하는 제1 비교부(142)를 포함한다.
제1 전압 분배부(144)는 직렬로 연결된 다수의 수동소자(R1, R2)를 포함하며, 이들의 비에 따라 제1 비교부(142)로 입력되는 제1 분배전압(VL1)을 출력한다. 바람직하게는, 펌핑 전압 출력단(VPP)과 접지 사이에 직렬로 연결된 다수의 제1 및 제2 저항(R1, R2)을 포함하며, 이들 저항의 비에 따라 제1 비교부(142)로 입력되는 제1 분배전압(VL1)을 출력한다.
제1 비교부(142)는 제1 기준 전압(VRef1)과 제1 분배전압(VL1)을 비교하여 제1 기준 전압이 더 큰 경우 하이 레벨 신호를 클럭 구동부(120)로 출력시킨다. 이를 위해, 제1 기준 전압(VREF1)을 비반전단자(+)로 입력받고, 제1 분배전압을 반전단자(-)로 입력받는 증폭기(예: OP 앰프)를 포함한다.
이와 같은 구성에 따라 최종 펌핑 전압(VPP)이 제1 레귤레이션 전압이 된다.
제1 레귤레이터(140)의 경우 차지 펌프(130)의 동작 여부만을 제어함으로써 제1 레귤레이션 전압을 출력하므로, 출력의 리플(ripple)이 심하다는 단점이 있다. 이를 제거하기 위하여, 전류 제어 방법을 이용한 방식의 제2 레귤레이터(150)를 추가로 구성한다.
한편, 제2 레귤레이터(150)는 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 제2 레귤레이션 전압을 출력시킨다. 제2 레귤레이터(150)는 증폭부(152), 제2 전압 분배부(154), 제1 및 제2 전류결정부(157, 156)를 포함하는 전류경로부, 전압 공급부(158)를 포함한다.
제2 전압 분배부(154)는 직렬로 연결된 다수의 수동소자(R3 내지 R6)를 포함하며, 이들의 비에 따라 제2레귤레이션 전압을 분배하여 제2 분배 전압(VL2)을 출력한다. 바람직하게는, 출력단(Vout)과 접지 사이에 직렬로 연결된 다수의 제3 내지 제6 저항(R3 내지 R6)과, 이들 저항비를 변경하기 위해 제3 저항(R3)과 제5 저항 사이에 접속되고 제1 제어신호(T<0>)에 따라 제3 저항(R3)과 제5 저항(R5)을 연결하는 NMOS 트랜지스터(M4), 제3 저항(R3)과 제6 저항 사이에 접속되고 제2 제어신호(T<1>)에 따라 제3 저항(R3)과 제6 저항(R6)을 연결하는 NMOS 트랜지스터(M3)을 포함한다. 이들 저항의 비에 따라 증폭부(152)로 입력되는 제2 분배전압(VL2)을 출력한다.
증폭부(152)는 제2 분배전압(VL2)과 제2 기준 전압(Vref2)의 차이를 증폭하여 제2 전류결정부(156)의 동작을 제어한다. 이를 위해, 제2 기준 전압(Vref2)을 반전단자(-)로 입력받고, 제2 분배전압을 비반전단자(+)로 입력 받는 증폭기(예: OP 앰프)를 포함한다. 이때, 제2 기준 전압(Vref2)으로는 제2 분배전압(VL2)과 동일한 전압을 인가함으로써, 실제로 입력되는 제2 분배전압과 제2 기준 전압의 크기를 비교하여 그 차이값을 출력한다. 따라서, 차이값에 따라 아날로그 신호를 출력노드(nd)로 출력한다.
한편, 제1 전류결정부(157)와 제2 전류결정부(156)는 제1 레귤레이터(140)의 출력단과 접지 사이로 이어지는 전류 경로를 형성한다. 제1 전류결정부(157)는 차지 펌프 출력단(VPP)과 제2 전류결정부(156) 사이에 접속된 저항(Rk)을 포함하고 제2 전류결정부(156)는 증폭부(152)의 출력전압에 응답하여 턴온되는 NMOS 트랜지스터(M1)를 포함한다. NMOS 트랜지스터(M1)는 제1 전류결정부(157)와 접지 사이에 접속되며, 차지 펌프 출력단(또는 제1 레귤레이터 출력단)으로부터 접지로 이어지는 전류 경로를 형성한다. NMOS 트랜지스터(M1)와 접지 사이에는 전류의 역류를 방지하기 위한 단방향 소자로서 다이오드(미도시)를 더 포함할 수 있다.
따라서, 제2 기준전압(Vref_2)과 분배전압(VL2)의 차이에 따라 증폭부(152)에서 아날로그 신호가 출력노드(nd)로 출력되므로 제2 전류결정부(156)를 통하여 전류 경로가 형성된다. 이때, 형성된 전류 경로를 통해 흘러가는 전류의 크기는 제2 분배전압(VL2)이 제2 기준 전압(Vref2)보다 클수록 더 커지게 된다. 또한, 전류 경로가 형성됨에 따라 제1 레귤레이션 전압(VPP)의 레벨은 낮아지게 된다. 한편, 제2 분배전압(VL2)이 제2 기준 전압(Vref2)보다 작으면 비교신호로서 로우 레벨 전압이 출력되므로 NMOS 트랜지스터(M1)가 턴오프되어 전류 경로가 차단된다.
전압 공급부(158)는 제어노드(rd)의 전위에 따라 제1 레귤레이션 전압(VPP)을 제2 레귤레이터의 출력단(Vout)에 공급하거나 차단한다. 이를 위해, 전압 공급부(158)는 차지 펌프 출력단(VPP)과 제2 레귤레이터의 출력단(Vout)사이에 접속되고 저항(Rk)과 제2 전류결정부(156)의 접속노드(이하, 제어노드라 함)의 전압이 게이트로 인가되는 NMOS 트랜지스터(M0)를 포함한다.
전압 공급부(158)는 전류 경로가 형성되지 않는 경우에는 제1 레귤레이션 전압(VPP)이 NMOS 트랜지스터(M0)의 게이트에 직접 인가되어 해당 트랜지스터를 턴온시킴으로써 제1 레귤레이션 전압(VPP)이 제2 레귤레이터의 출력단(Vout)에 공급되도록 한다. 그러나, 전류 경로가 형성된 경우에는 NMOS 트랜지스터(M0)의 게이트에 인가되는 전압레벨에 따라 해당 트랜지스터를 턴온시키는 정도가 달라지므로, 제1 레귤레이션 전압(VPP)이 제2 레귤레이터의 출력단(Vout)에 공급되는 양도 달라진다.
한편, 이러한 고전압 발생기(100)의 제1 레귤레이터(140) 및 제2 레귤레이터(150)에서 소모되는 부하전류(Load current)는 제1 부하전류(I_LOAD_1), 제2 부하전류(I_LOAD_2) 및 제3 부하전류(I_LOAD_3)의 합으로 결정된다. 제1 레귤레이션 전압(VPP)은 고정된 전압레벨을 유지하지만 제2 레귤레이션 전압(Vout)은 최대값(Vout_H)에서 최소값(Vout_L)까지의 범위를 갖는다. 제2 레귤레이션 전압의 최대값(Vout_H)은 NMOS 트랜지스터(M4)와 NMOS 트랜지스터(M3)가 턴 오프 될 때 (R6+R5+R4+R3)/(R3)*Vref_2로 결정되고 최소값(Vout_L)은 NMOS 트랜지스터(M4)가 턴 오프되고 NMOS 트랜지스터(M3)가 턴 온 될 때 (R6+R3)/(R3)*Vref_2로 결정된다. 따라서 제1 부하전류(I_LOAD_1)와 제3 부하전류(I_LOAD_3)는 일정한 값을 갖는 반면에 제2 부하전류(I_LOAD_2)는 변동되는 값을 갖는다.
이하에 제1 부하전류(I_LOAD_1) 내지 제3 부하전류(I_LOAD_3) 값의 변화에 대해 설명하기로 한다.
제1 레귤레이션 전압(VPP)은 제1 기준전압(Vref1)과 제1 저항(R1) 및 제2 저항(R2)의 저항비에 의해 결정(즉, Vpp =(R1+R2)/(R1)*Vref1)된다. 따라서 제1 부하전류(I_LOAD_1)는 Vref1/R1의 값을 갖게 되고, 제1 기준전압(Vref1)와 제1 저항(R1)이 결정되면 제1 부하전류(I_LOAD_1)는 더 이상 증감 없이 일정하게 된다.
한편, 상기한 바와 같이 NMOS 트랜지스터(M0)의 게이트가 제어노드(rd)에 접속되고, 소스가 제2 레귤레이터의 출력단(Vout)에 접속되기 때문에 제어노드(rd)의 전위와 출력단의 전위(Vout)는 NMOS 트랜지스터(M0)의 문턱전압(Vth)만큼 차이가 난다(즉, Vrd= Vout + Vth). 제2 레귤레이터의 출력단의 전위가 최대값(Vout_H)과 최소값(Vout_L) 사이의 범위를 가지므로 제어노드의 전위도 최대값(Vrd_H = Vout_H +Vth)과 최소값(Vrd_L = Vout_L + Vth) 사이의 범위를 갖는다.
도 4a를 참조하면, 본 발명의 제1 실시예에 따른 고전압 발생기의 제2 부하전류(I_LOAD_2)는 제1 부하 곡선(Load_a curve)을 따라 변한다. 제2 부하전류(I_LOAD_2)의 값은 (VPP-RD)/Rk에 의해 결정되므로 제어노드(RD)의 전위를 X축, 전류를 Y축으로 하는 부하 곡선(LOAD CURVE)에서 제2 부하전류(I_LOAD_2)는 제1 부하 곡선(Load_a)을 나타내게 된다. 이때 제1 부하 곡선(Load_a)의 기울기는 저항(Rk)값에 따라 달라지기 때문에 제2 부하전류(I_LOAD_2)의 범위는 저항(Rk)값에 따라 달라지게 된다.
이때 상기한 바와 같이, 제어노드(RD)의 전위는 제2 전류결정부(156)에 포함되는 NMOS 트랜지스터(M1)의 게이트 전위(ND)에 따라 달라진다. 따라서 제2 부하전류(I_LOAD_2)는 제1 부하곡선(Load_a)와 NMOS 트랜지스터(M1)의 Id 커브의 교차점(cross point)으로 결정된다.
게이트 전위(ND)가 높으면 NMOS 트랜지스터(M1)가 턴온되어 제어노드(RD)와 접지 사이의 전류 경로가 형성된다. 따라서 제어노드(RD)의 전위는 낮아진다. 게이트 전위(ND)가 낮으면 NMOS 트랜지스터(M1)은 턴온되지 못하여 제어노드(RD)와 접지 사이의 전류 경로가 형성되지 않는다. 따라서 제어노드(RD)의 전위는 높은 상태를 유지한다.
게이트의 전위가 최소(ND_L)일 때 제1 부하곡선(Load_a)와 NMOS 트랜지스터의 Id 커브의 교차점이 제어노드 전위의 최대값(RD_H)이며 이 때 제2 부하전류(I_LOAD_2)는 최소값(I_a)을 가진다. 게이트의 전위가 최대(ND_H)일 때 제1 부하 곡선(Load_a)과 NMOS 트랜지스터의 Id 커브의 교차점이 제어노드 전위의 최소값(RD_L)이며 이때 제2 부하전류(I_LOAD_2)는 최대값(I_c)을 가진다.
이와 같이 제2 부하전류(I_load_2)는 제어노드의 전위(RD)에 따라 최소값과 최대값 범위(I_a 내지 I_c)의 변하는 전류값(Variable current)을 가지게 된다.
한편, 제3 부하전류(I_LOAD_3)는 출력단의 전압 범위(Vout_L 내지 Vout_H)에 관계 없이 Vref_2/R3로 결정되므로 일정한 전류를 흐르게 한다.
결과적으로 제1 부하전류(I_LOAD_1)와 제3 부하전류(I_LOAD_3)는 고정된 전류값(Fixed current)을 갖지만 제2 부하전류(I_LOAD_2)는 변하는 전류값을 가진다.
본 발명에서는 제2 부하전류(I_LOAD_2)의 크기를 조절하면서 전류 소모를 최소로 유지할 수 있는 레귤레이터 및 고전압 발생기를 제공하고자 한다.
도 2는 본 발명의 제2 실시예에 따른 고전압 발생기를 설명하기 위한 회로도이다.
도 2를 참조하면, 본 발명의 제2 실시예에 따른 고전압 발생기(200)는 발진기(210), 클럭구동부(220), 차지 펌프(230), 제1 레귤레이터(240) 및 제2 레귤레이터(250)를 포함한다.
발진기(210), 클럭구동부(220), 차지 펌프(230), 제1 레귤레이터(240)는 도 1에서 설명한 고전압 발생기(100)의 그것들과 동일하므로 중복 설명은 생략하기로 한다.
제2 레귤레이터(250)는 제1 전류결정부(257)와 제2 전류결정부(256)로 구성되는 전류경로부, 전압공급부(258), 전압분배부(254) 및 증폭부(252)를 포함한다.
전류경로부는 입력단과 접지 사이에 형성된다. 전류경로부는 제1 전류결정부(257)과 제2 전류결정부(256)를 포함하는데, 제1 전류결정부(257)는 입력단과 제어노드(rd) 사이에 접속되어 고전압 발생기로부터 출력된 고전압 즉, 제2 레귤레이터 입력 전압(VPP)을 제어노드(rd)에 공급하되 제어노드(rd)의 전위에 따라 전류 부하(current load)의 크기가 다른 제1 또는 제2 전류 경로가 선택되도록 구성된다.
제1 전류결정부(257)는 제1 저항(Rk), 제2 저항(RA), 및 NMOS 트랜지스터(M2)를 포함한다. 제1 저항(Rk)은 입력단과 제어노드(rd) 사이에 접속된다. NMOS 트랜지스터(M2)와 제2 저항(RA)은 제1 저항(Rk)과 제어노드(rd) 사이에 병렬로 접속된다. NMOS 트랜지스터(M2)는 제어노드(rd)의 전위가 일정 전위 이상인 경우 게이트 신호(C_NCON)에 응답하여 제1 저항(Rk)과 제어노드(rd)를 연결하도록 구성된다. 제1 전류결정부(257)는 미리 설정된 기준전압과 제어노드(rd)의 전위를 비교하여 NMOS 트랜지스터(M2)의 게이트로 출력하는 비교 회로(미도시)를 더 포함할 수 있다.
제2 전류결정부(256)은 제어노드(rd)와 접지 사이에 접속되며 증폭부(252)로부터 출력되는 전압(nd)에 따라 전류 부하의 크기가 변경되어 제어노드(rd)의 전위를 제어하도록 구성된다. 제2 전류결정부(256)는 제어노드(rd)와 접지 사이에 접속되고 증폭부(252)의 출력신호에 응답하여 제어노드(rd)와 접지를 연결하도록 구성된 NMOS 트랜지스터(M1)를 포함한다. NMOS 트랜지스터(M1)는 게이트가 증폭부(252)의 출력단(nd)에 접속되고 드레인이 제어노드(rd)에 접속되고 소스가 접지에 접속된다. 도 2에 도시하지는 않았지만, 제2 전류결정부(256)는 NMOS 트랜지스터(M1)와 접지 사이에 접속되는 단방향 소자(예: 다이오드)를 더 포함할 수 있다.
전압공급부(258)는 제어노드(rd)의 전위에 따라 고전압(VPP)을 출력단에 공급하도록 구성된다. 전압공급부(258)는 제어노드(rd)의 전위에 따라 출력단에 인가되는 고전압(VPP)의 전류량을 제어하도록 구성된 NMOS 트랜지스터(M0)를 포함하는데, NMOS 트랜지스터(M0)는 게이트가 제어노드(rd)에 접속되고 드레인이 입력단에 접속되고 소스가 출력단에 접속된다.
전압분배부(254)는 출력단에 공급된 전압(Vout)을 분배한다. 전압분배부(254)는 출력단과 접지 사이에 직렬로 연결된 제3 저항 내지 제6 저항(R3 내지 R6)을 포함하며 NMOS 트랜지스터(M4)와 NMOS 트랜지스터(M3)의 턴온 여부에 따라 합성 저항이 달라진다. 이때 제3 저항(R3)에 결리는 분배전압(VL2)이 증폭부(252)에 입력된다.
증폭부(252)는 전압분배부(254)에서 분배된 분배전압(VL2)과 기준전압(Vref2)이 입력되면 그 차이를 증폭하여 아날로그 신호로서 출력하도록 구성된다. 증폭부(252)는 분배전압(VL2)과 기준전압(Vref2)의 차이를 증폭하여 제어노드(rd)의 전위를 제어하기 위한 아날로그 신호를 출력노드(nd)에 출력하도록 구성된다. 증폭부(252)는 기준전압(Vref2)이 반전단자(-)에 입력되고 분배전압(VL2)이 비반전단자(+)에 입력되는 증폭기(OP_AMP)를 포함할 수 있다.
이하에, 상기 구성을 갖는 제2 레귤레이터(250)의 제2 부하전류(I_load_2)의 크기를 조절하는 방법에 대해 설명하기로 한다.
도 4b는 도 2의 고전압 발생기에서 제어노드의 전위에 따른 부하 전류의 크기를 설명하는 파형도이다.
도 2 및 도 4b를 참조하면, 본 발명의 제2 실시예에서는 전류 경로부를 통해 제2 부하전류(I_load_2)의 크기를 결정하는 제1 및 제2 전류결정부(257,256)의 부하 커브(load curve)를 조정함으로써 제2 부하전류(I_load_2)의 크기를 최소화할 수 있다. 도 1의 제2 레귤레이터에서 단순히 저항(Rk)만으로 구성되었던 것을 제1 전류결정부(257)에서 그 저항의 크기를 조정함으로써 예를 들면 부하 커브를 2개로 가져갈 수 있다. 따라서 최대 전류(I_c)의 증가를 억제할 수 있다.
도 4a에서 제2 부하전류(I_LOAD_2)의 크기를 결정하는 요소는 저항(Rk) 이였으나, 제2 레귤레이션 전압의 출력 범위(Vout_H ~ Vout_L)를 제1 구간(Vout_H ~ Vout_M)과 제2 구간(Vout_M ~ Vout_L)으로 나누게 되면 저항(Rk)에 의한 부하 곡선(Load_a)이 제어노드 전위의 전 구간(RD_H ~ RD_L)을 관장하는 대신에, 제1 구간(RD_H ~ RD_M)을 관장하는 제1 부하 곡선(Load_a)을 따라 제1 저항(RK)과 NMOS 트랜지스터(M1)으로 흐르는 전류 경로(C_NCON=High)와 제2 구간(RD_M ~ RD_L)을 관장하는 제2 부하 곡선(Load_b)을 따라 제1 저항(RK)와 제2 저항(RA)으로 흐르는 전류 경로(C_NCON=Low)를 갖게 된다. 이렇게 함으로써 제2 부하전류(I_LOAD_2)의 변동 범위가 제1 범위(I_a ~ I_c)가 되는 대신에 제2 범위(I_a ~ I_b)가 된다. 따라서 제2 부하전류(I_LOAD_2)의 변동범위를 줄여서 차지펌프의 출력전압(VPP)을 유지하기 위해서 필요한 전류를 최소화시킬 수 있다.
도 3은 본 발명의 제3 실시예에 따른 고전압 발생기를 설명하기 위한 회로도이다.
본 발명의 제3 실시예에 따른 고전압 발생기는 도 2의 고전압 발생기와 제1 전류결정부(357)를 제외한 모든 구성이 동일하므로 중복 설명은 생략하기로 한다.
도 3을 참조하면, 제1 전류결정부(357)는 입력단과 제어노드(rd) 사이에 접속되고 전압 공급 신호(C_PCON)에 응답하여 고전압(VPP)을 제어노드(rd)에 공급하도록 구성된 고전압 PMOS 트랜지스터(M5)를 포함한다.
고전압 PMOS 트랜지스터(M5)는 항복전압(Breakdown Voltage, BV)이 높은 트랜지스터이다.
본 발명의 제3 실시예에 따른 고전압 발생기(300)에서는 도 2의 가변 저항 회로에 해당하는 부분에 고전압 PMOS 트랜지스터를 사용하여 제2 부하전류(I_load_2)의 크기를 최소화할 수 있다.
도 4c는 도 3의 고전압 발생기에서 제어노드의 전위에 따른 부하 전류의 크기를 설명하는 파형도이다.
도 3 및 도 4c를 참조하면, 제1 전류결정부(357)에 고전압 PMOS 트랜지스터(M5)를 사용하면 도 4c에 도시된 것과 같은 제3 부하 곡선(Load_c)을 갖게 된다. 즉, 제1 전류결정부(357)의 전류 부하를 저항이 아닌 고전압 PMOS 트랜지스터(M5)를 사용하면 고전압 PMOS 트랜지스터(M5)의 포화 모드(Saturation mode) 범위에서 전류의 증가 분이 매우 작기 때문에 제2 부하전류(I_LOAD_2)에 흐르는 전류는 제3 범위(I_d ~ I_e)와 같이 최소화시킬 수 있다. 이때 제3 부하 곡선(Load_c)과 같은 커브를 갖게 되며, 제어노드의 전위(RD)는 최소값(RD_L)에서 최대값(RD_H)의 범위를 가질 수 있다.
도 5는 본 발명의 실시예에 따른 고전압 발생기의 부하 전류에 따른 클럭 신호의 인가 횟수를 설명하는 파형도이다.
도 5를 참조하면, 제2 부하전류(I_LOAD_2)의 전류값이 최소값(I_a)과 최대값(I_c) 사이에서 변동됨으로 인해 낮은 전류부하(Low current load)를 갖는 경우(I_a) 차지 펌프에 클럭신호(CLOCK)를 2번만 인가해도 고전압(VPP) 레벨을 유지할 수 있다. 하지만 높은 전류부하(High current load)를 갖는 경우(I_c)는 차지펌프에 클럭신호(CLOCK)을를 3번 이상 인가해야만 고전압(VPP) 레벨을 유지할 수 있다. 따라서 본 발명의 실시예에서와 같이 제2 부하전류(I_LOAD_2)의 크기를 최소화하면 클럭신호(CLOCK)의 인가 횟수를 줄일 수 있다.
이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110, 210, 310: 발진기 120, 220, 320: 클럭구동부
130, 230, 330: 차지펌프 140, 240, 340: 제1 레귤레이터
142, 242, 342: 제1 비교부 144, 244, 344: 제1 전압분배부
150, 250, 350: 제2 레귤레이터 152, 252: 증폭부
154, 254, 354: 제2 전압분배부 156, 256, 356: 제2 전류결정부
157, 257, 357: 제1 전류결정부
158, 258, 358: 전압공급부

Claims (14)

  1. 입력단과 접지 사이에 형성되고, 상기 입력단과 제어노드 사이에 접속되어 고전압 발생기로부터 출력된 고전압을 상기 제어노드에 공급하되 상기 제어노드의 전위에 따라 전류 부하의 크기가 다른 제1 또는 제2 전류 경로가 선택되도록 구성된 제1 전류결정부와, 상기 제어노드와 상기 접지 사이에 접속되며 입력되는 전압에 따라 전류 부하의 크기가 변경되어 상기 제어노드의 전위를 제어하도록 구성된 제2 전류결정부를 포함하는 전류 경로부;
    상기 제어노드의 전위에 따라 상기 고전압을 출력단에 공급하도록 구성된 전압공급부;
    상기 출력단에 공급된 전압을 분배하기 위한 전압분배부; 및
    상기 전압분배부에서 분배된 분배전압과 제1 기준전압의 차이를 증폭시켜 상기 제2 전류결정부로 출력하도록 구성된 증폭부를 포함하는 레귤레이터.
  2. 제1항에 있어서, 상기 제1 전류결정부는
    상기 입력단과 상기 제어노드 사이에 접속된 제1 저항; 및
    상기 제1 저항과 상기 제어노드 사이에 병렬 접속된 제1 스위칭 소자 및 제2 저항을 포함하며,
    상기 제1 스위칭 소자는 상기 제어노드의 전위에 따라 상기 제1 저항과 상기 제어노드를 연결하도록 구성된 레귤레이터.
  3. 제2항에 있어서, 상기 제1 스위칭 소자는 상기 제어노드의 전위가 일정 전위 이상인 경우 상기 제1 저항과 상기 제어노드를 연결하도록 구성된 레귤레이터.
  4. 제3항에 있어서, 상기 제1 전류결정부는
    제2 기준 전압과 상기 제어노드의 전위를 비교하여 상기 제1 스위칭 소자로 출력하도록 구성된 비교 회로를 더 포함하는 레귤레이터.
  5. 제1항에 있어서, 상기 제2 전류결정부는 상기 제어노드와 상기 접지 사이에 접속되고 상기 증폭부의 출력신호에 응답하여 상기 제어노드와 상기 접지를 연결하도록 구성된 제2 스위칭 소자를 포함하는 레귤레이터.
  6. 제5항에 있어서, 상기 제2 스위칭 소자는 게이트가 상기 증폭부의 출력단에 연결되고 드레인이 상기 제어노드에 연결되고 소스가 상기 접지에 연결되는 NMOS 트랜지스터로 구현된 레귤레이터.
  7. 제5항에 있어서, 상기 제2 전류결정부는 상기 제2 스위칭 소자와 상기 접지 사이에 접속된 단방향 소자를 더 포함하는 레귤레이터.
  8. 제1항에 있어서, 상기 전압공급부는 상기 제어노드의 전위에 따라 상기 출력단에 인가되는 상기 고전압의 전류량을 제어하도록 구성된 제3 스위칭 소자를 포함하는 레귤레이터.
  9. 제8항에 있어서, 상기 제3 스위칭 소자는 게이트가 상기 제어노드에 연결되고 드레인이 상기 입력단에 연결되고 소스가 상기 출력단에 연결되는 NMOS 트랜지스터로 구현된 레귤레이터.
  10. 제1항에 있어서, 상기 전압분배부는 상기 출력단과 상기 접지 사이에 직렬로 접속된 제3 저항 내지 제6 저항을 포함하며 상기 제3 저항에 결리는 분배전압이 상기 증폭부에 입력되는 레귤레이터.
  11. 제1항에 있어서, 상기 증폭부는 상기 제1 기준전압이 반전단자에 입력되고 상기 분배전압이 비반전단자에 입력되는 레귤레이터.
  12. 입력단과 접지 사이에 형성되고, 상기 입력단과 제어노드 사이에 접속되어 고전압 발생기로부터 출력된 고전압을 상기 제어노드에 공급하되 상기 제어노드의 전위에 따라 자체적으로 전류 부하의 크기를 조절하도록 구성된 제1 전류결정부와, 상기 제어노드와 상기 접지 사이에 접속되며 입력되는 전압에 따라 전류 부하의 크기가 변경되어 상기 제어노드의 전위를 제어하도록 구성된 제2 전류결정부를 포함하는 전류 경로부;
    상기 제어노드의 전위에 따라 상기 고전압을 출력단에 공급하도록 구성된 전압공급부;
    상기 출력단에 공급된 전압을 분배하기 위한 전압분배부; 및
    상기 전압분배부에서 분배된 분배전압과 제1 기준전압의 차이를 증폭시켜 상기 제2 전류결정부로 출력하도록 구성된 증폭부를 포함하는 레귤레이터.
  13. 제12항에 있어서, 상기 제1 전류결정부는 상기 입력단과 상기 제어노드 사이에 접속되고 전압 공급 신호에 응답하여 상기 고전압을 상기 제어노드에 공급하도록 구성된 고전압 스위칭 소자를 포함하는 레귤레이터.
  14. 차지 펌프의 출력전압을 일정레벨의 전압으로 안정화시켜 출력하는 제1 레귤레이터 및 출력된 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 출력하는 제2 레귤레이터를 포함하는 고전압 발생기에 있어서,
    상기 제2 레귤레이터는 입력단과 접지 사이에 형성되고, 상기 입력단과 제어노드 사이에 접속되어 고전압 발생기로부터 출력된 고전압을 상기 제어노드에 공급하되 상기 제어노드의 전위에 따라 전류 부하의 크기가 다른 제1 또는 제2 전류 경로가 선택되도록 구성된 제1 전류결정부와, 상기 제어노드와 상기 접지 사이에 접속되며 입력되는 전압에 따라 전류 부하의 크기가 변경되어 상기 제어노드의 전위를 제어하도록 구성된 제2 전류결정부를 포함하는 전류 경로부; 상기 제어노드의 전위에 따라 상기 고전압을 출력단에 공급하도록 구성된 전압공급부; 상기 출력단에 공급된 전압을 분배하기 위한 전압분배부; 및 상기 전압분배부에서 분배된 분배전압과 제1 기준전압의 차이를 증폭시켜 상기 제2 전류결정부로 출력하도록 구성된 증폭부를 포함하는 고전압 발생기.















KR1020110100711A 2011-10-04 2011-10-04 레귤레이터 및 고전압 발생기 KR20130036554A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110100711A KR20130036554A (ko) 2011-10-04 2011-10-04 레귤레이터 및 고전압 발생기
US13/602,079 US8872489B2 (en) 2011-10-04 2012-08-31 Regulator and high voltage generator including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110100711A KR20130036554A (ko) 2011-10-04 2011-10-04 레귤레이터 및 고전압 발생기

Publications (1)

Publication Number Publication Date
KR20130036554A true KR20130036554A (ko) 2013-04-12

Family

ID=47992444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110100711A KR20130036554A (ko) 2011-10-04 2011-10-04 레귤레이터 및 고전압 발생기

Country Status (2)

Country Link
US (1) US8872489B2 (ko)
KR (1) KR20130036554A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8472221B1 (en) * 2010-05-07 2013-06-25 Alfred E. Mann Foundation For Scientific Research High voltage rectifier using low voltage CMOS process transistors
US9735768B2 (en) * 2013-07-31 2017-08-15 Fairchild Semiconductor Corporation Load balancing in discrete devices
US9923457B2 (en) * 2015-04-23 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Regulated power converter and method of operating the same
KR102426494B1 (ko) 2015-07-07 2022-07-27 삼성전자주식회사 전하 펌프와 이를 포함하는 장치들
TWI578324B (zh) * 2015-11-13 2017-04-11 華邦電子股份有限公司 電源供應裝置以及升壓裝置
KR102395603B1 (ko) * 2016-01-11 2022-05-09 삼성전자주식회사 오버슛과 언더슛을 억제할 수 있는 전압 레귤레이터와 이를 포함하는 장치들
CN112433555B (zh) * 2019-08-26 2022-07-12 华邦电子股份有限公司 稳压装置及稳压装置的控制方法
US10845835B1 (en) * 2019-09-05 2020-11-24 Winbond Electronics Corp. Voltage regulator device and control method for voltage regulator device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4553048A (en) * 1984-02-22 1985-11-12 Motorola, Inc. Monolithically integrated thermal shut-down circuit including a well regulated current source
JPH0535350A (ja) * 1991-07-26 1993-02-12 Nec Yamagata Ltd 定電流源
JP3039454B2 (ja) * 1997-06-23 2000-05-08 日本電気株式会社 基準電圧発生回路
JP3400354B2 (ja) * 1997-07-14 2003-04-28 東芝マイクロエレクトロニクス株式会社 電流源回路
US6300752B1 (en) * 1999-05-24 2001-10-09 Level One Communications, Inc. Common mode bias voltage generator
JP3738280B2 (ja) * 2000-01-31 2006-01-25 富士通株式会社 内部電源電圧生成回路
US6954058B2 (en) * 2003-03-18 2005-10-11 Denso Corporation Constant current supply device
KR100608112B1 (ko) * 2004-08-27 2006-08-02 삼성전자주식회사 과전류 보호회로를 구비한 전원 레귤레이터 및 전원레귤레이터의 과전류 보호방법
KR100908527B1 (ko) 2007-04-25 2009-07-20 주식회사 하이닉스반도체 불휘발성 메모리 장치의 독출 전압 발생장치
JP4929043B2 (ja) * 2007-05-15 2012-05-09 株式会社リコー 過電流保護回路および該過電流保護回路を備えた電子機器
DE102008012392B4 (de) * 2008-03-04 2013-07-18 Texas Instruments Deutschland Gmbh Technik zur Verbesserung des Spannungsabfalls in Reglern mit geringem Spannungsabfall durch Einstellen der Aussteuerung
KR100911866B1 (ko) 2008-04-14 2009-08-11 주식회사 하이닉스반도체 내부전압 생성회로를 포함하는 반도체 메모리장치
KR101005122B1 (ko) 2009-04-17 2011-01-04 주식회사 하이닉스반도체 반도체 장치의 내부 전압 발생 장치
US8148962B2 (en) * 2009-05-12 2012-04-03 Sandisk Il Ltd. Transient load voltage regulator
US8294440B2 (en) * 2009-06-27 2012-10-23 Lowe Jr Brian Albert Voltage regulator using depletion mode pass driver and boot-strapped, input isolated floating reference
US8536855B2 (en) * 2010-05-24 2013-09-17 Supertex, Inc. Adjustable shunt regulator circuit without error amplifier

Also Published As

Publication number Publication date
US8872489B2 (en) 2014-10-28
US20130083573A1 (en) 2013-04-04

Similar Documents

Publication Publication Date Title
KR20130036554A (ko) 레귤레이터 및 고전압 발생기
JP6007040B2 (ja) 電源装置
TWI741052B (zh) 具有預測脈寬調變器控制之功率轉換器
JP2004280923A (ja) 内部電源回路
US20100264899A1 (en) Semiconductor device generating voltage for temperature compensation
CN104135151B (zh) 直流转直流转换控制器
JP2008054471A (ja) 昇圧回路および電圧供給回路
KR100818105B1 (ko) 내부 전압 발생 회로
JP6601211B2 (ja) Ｄｃ−ｄｃコンバータおよび負荷駆動用半導体集積回路
US20110057635A1 (en) Switching regulator
JPWO2017164197A1 (ja) レギュレータ回路
US7268639B2 (en) Pulse width modulation circuit
KR20130046519A (ko) 멀티 레귤레이터 회로 및 이를 구비한 집적회로
JP2017126259A (ja) 電源装置
US9356530B2 (en) DC-DC converter and semiconductor integrated circuit
US20150002113A1 (en) Power supply circuit
KR20120003242A (ko) 전압 정류 회로
US20150180334A1 (en) Driving circuit for charge pump circuit and charge pump system including the same
KR100410987B1 (ko) 내부 전원전압 발생회로
US10063132B1 (en) Over-current protection circuit
US10921837B2 (en) Voltage regulator and operating method thereof
US9806613B2 (en) Combined high side and low side current sensing
US8222878B2 (en) Current mode DC-DC converter having a pulse width modulation signal of reduced delay
TWI773214B (zh) 振盪電路以及半導體積體電路
US20020070722A1 (en) Apparatus for generating constant reference voltage signal regardless of temperature change

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20111004

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130214

Patent event code: PE09021S01D

PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20130430

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20130214

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I