Nothing Special   »   [go: up one dir, main page]

KR20120078817A - 플립 칩 패키지 및 그의 제조 방법 - Google Patents

플립 칩 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR20120078817A
KR20120078817A KR1020110000079A KR20110000079A KR20120078817A KR 20120078817 A KR20120078817 A KR 20120078817A KR 1020110000079 A KR1020110000079 A KR 1020110000079A KR 20110000079 A KR20110000079 A KR 20110000079A KR 20120078817 A KR20120078817 A KR 20120078817A
Authority
KR
South Korea
Prior art keywords
hollow
semiconductor chip
package substrate
bumps
package
Prior art date
Application number
KR1020110000079A
Other languages
English (en)
Inventor
이용관
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110000079A priority Critical patent/KR20120078817A/ko
Priority to US13/323,414 priority patent/US20120168937A1/en
Publication of KR20120078817A publication Critical patent/KR20120078817A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13194—Material with a principal constituent of the material being a liquid not provided for in groups H01L2224/131 - H01L2224/13191
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

플립 칩 패키지는 패키지 기판, 반도체 칩 및 중공형 범프를 포함한다. 반도체 칩은 상기 패키지 기판의 상부에 배치된다. 중공형 범프는 제 1 반도체 칩과 상기 패키지 기판 사이에 개재되어 상기 제 1 반도체 칩과 상기 패키지 기판을 전기적으로 연결시킨다. 따라서, 중공형 범프는 충분한 두께를 가지면서 붕괴되지 않는 구조를 갖게 된다.

Description

플립 칩 패키지 및 그의 제조 방법{FLIP CHIP PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 플립 칩 패키지 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로는 도전성 범프를 매개로 전기적으로 연결되는 반도체 칩과 패키지 기판을 갖는 플립 칩 패키지 및 이러한 플립 칩 패키지를 제조하는 방법에 관한 것이다.
일반적으로, 반도체 기판에 여러 가지 반도체 공정들을 수행하여 복수개의 반도체 칩들을 형성한다. 그런 다음, 각 반도체 칩들을 인쇄회로기판에 실장하기 위해서, 반도체 칩에 대해서 패키징 공정을 수행하여 반도체 패키지를 형성한다.
반도체 패키지는 반도체 칩과 패키지 기판을 전기적으로 연결시키는 매개체를 포함한다. 전기적 연결 매개체는 도전성 와이어, 범프 등을 포함한다. 범프를 통해서 패키지 기판과 반도체 칩이 연결되는 구조를 갖는 반도체 패키지를 플립 칩 패키지라 칭한다.
반도체 칩과 범프를 외부 환경으로부터 보호하기 위해서, 몰딩 부재가 패키지 기판 상에 형성된다. 특히, 범프들 간의 전기적 쇼트를 방지하기 위해서, 몰딩 부재는 각 범프를 개별적으로 둘러싸도록 형성될 것이 요구된다.
그러나, 반도체 칩의 패턴이 미세화되어 감에 따라, 범프들의 두께도 작아지면서 범프들 간의 피치도 좁아지고 있다. 즉, 반도체 칩과 패키지 기판 사이의 간격이 매우 좁아지고 있다. 이로 인하여, 좁아진 반도체 칩과 패키지 기판 사이로 몰딩 부재가 충분하게 제공되지 못하여, 범프들이 서로 쇼트되는 문제가 자주 유발된다. 반면에, 범프의 두께를 두껍게 형성하여 반도체 칩과 패키지 기판 사이의 간격을 충분하게 확보할 경우, 좁은 면적에 위치하는 두꺼운 범프가 붕괴되는 경우가 많았다.
본 발명은 반도체 칩과 패키지 기판 사이에 충분한 공간이 확보되도록 두꺼운 두께를 가지면서 붕괴되지 않는 범프를 갖는 플립 칩 패키지를 제공한다.
또한, 본 발명은 상기된 플립 칩 패키지를 제조하는 방법을 제공한다.
본 발명의 일 견지에 따른 플립 칩 패키지는 패키지 기판, 반도체 칩 및 중공형 범프를 포함한다. 반도체 칩은 상기 패키지 기판의 상부에 배치된다. 중공형 범프는 제 1 반도체 칩과 상기 패키지 기판 사이에 개재되어 상기 제 1 반도체 칩과 상기 패키지 기판을 전기적으로 연결시킨다.
본 발명의 일 실시예에 따르면, 플립 칩 패키지는 상기 중공형 범프의 내부에 충진된 충진 부재를 더 포함할 수 있다. 상기 충진 부재는 솔벤트(solvent)를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 플립 칩 패키지는 상기 패키지 기판의 상부면에 형성되어 상기 반도체 칩과 상기 중공형 범프를 덮는 몰딩 부재를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 플립 칩 패키지는 상기 패키지 기판의 하부면에 실장된 외부접속단자들을 더 포함할 수 있다. 상기 외부접속단자들은 상기 패키지 기판의 하부면에 실장된 중공형 볼, 및 상기 중공형 볼의 내부에 충진된 충진 부재를 포함할 수 있다.
본 발명의 다른 견지에 따른 플립 칩 패키지는 패키지 기판, 제 1 반도체 칩, 제 1 중공형 범프, 제 2 반도체 칩 및 제 2 중공형 범프를 포함한다. 제 1 반도체 칩은 상기 패키지 기판의 상부에 배치되고, 플러그를 갖는다. 제 1 중공형 범프는 상기 제 1 반도체 칩과 상기 패키지 기판 사이에 개재되어 상기 플러그와 상기 패키지 기판을 전기적으로 연결시킨다. 제 2 반도체 칩은 상기 제 1 반도체 칩의 상부에 배치된다. 제 2 중공형 범프는 상기 제 2 반도체 칩과 상기 제 1 반도체 칩 사이에 개재되어, 상기 플러그와 상기 제 2 반도체 칩을 전기적으로 연결시킨다.
본 발명의 일 실시예에 따르면, 플립 칩 패키지는 상기 제 1 중공형 범프의 내부에 충진된 제 1 충진 부재, 및 상기 제 2 중공형 범프의 내부에 충진된 제 2 충진 부재를 더 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 플립 칩 패키지는 상기 패키지 기판의 상부면에 형성되어 상기 제 1 반도체 칩, 상기 제 2 반도체 칩, 상기 제 1 중공형 범프 및 상기 제 2 중공형 범프를 덮는 몰딩 부재를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 플립 칩 패키지는 상기 패키지 기판의 하부면에 실장된 외부접속단자들을 더 포함할 수 있다. 상기 외부접속단자들은 상기 패키지 기판의 하부면에 실장된 중공형 볼, 및 상기 중공형 볼의 내부에 충진된 충진 부재를 포함할 수 있다.
본 발명의 또 다른 견지에 따른 플립 칩 패키지는 패키지 기판, 제 1 반도체 칩, 제 1 중공형 범프, 인터포저 칩, 중공형 인터포저 범프, 제 2 반도체 칩 및 제 2 중공형 범프를 포함한다. 제 1 반도체 칩은 상기 패키지 기판의 상부에 배치되고, 플러그를 갖는다. 제 1 중공형 범프는 상기 제 1 반도체 칩과 상기 패키지 기판 사이에 개재되어 상기 플러그와 상기 패키지 기판을 전기적으로 연결시킨다. 인터포저 칩은 상기 제 1 반도체 칩의 상부에 배치되고, 인터포저 플러그를 갖는다. 중공형 인터포저 범프는 상기 인터포저 칩과 상기 제 1 반도체 칩 사이에 개재되어, 상기 플러그와 상기 인터포저 플러그를 전기적으로 연결시킨다. 제 2 반도체 칩은 상기 인터포저 칩의 상부에 배치된다. 제 2 중공형 범프는 상기 제 2 반도체 칩과 상기 인터포저 사이에 개재되어, 상기 인터포저 플러그와 상기 제 2 반도체 칩을 전기적으로 연결시킨다.
본 발명의 일 실시예에 따르면, 플립 칩 패키지는 상기 제 1 중공형 범프의 내부에 충진된 제 1 충진 부재, 상기 중공형 인터포저 범프의 내부에 충진된 인터포저 충진 부재, 및 상기 제 2 중공형 범프의 내부에 충진된 제 2 충진 부재를 더 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 플립 칩 패키지는 상기 패키지 기판의 상부면에 형성되어 상기 제 1 반도체 칩, 상기 인터포저 칩, 상기 제 2 반도체 칩, 상기 제 1 중공형 범프, 상기 중공형 인터포저 범프 및 상기 제 2 중공형 범프를 덮는 몰딩 부재를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 플립 칩 패키지는 상기 패키지 기판의 하부면에 실장된 외부접속단자들을 더 포함할 수 있다.
본 발명의 또 다른 견지에 따른 플립 칩 패키지의 제조 방법에 따르면, 패키지 기판의 상부에 반도체 칩을 배치한다. 상기 패키지 기판과 상기 반도체 칩 사이에 중공형(hollow) 범프를 형성하여, 상기 중공형 범프를 매개로 상기 패키지 기판과 상기 반도체 칩을 전기적으로 연결시킨다.
본 발명의 일 실시예에 따르면, 상기 중공형 범프를 형성하는 단계는 상기 패키지 기판의 상부면에 충진 부재를 함유한 도전성 페이스트를 형성하는 단계, 상기 도전성 페이스트 상에 예비 범프를 형성하는 단계, 상기 예비 범프 상에 상기 반도체 칩을 부착하는 단계, 및 상기 예비 범프와 상기 도전성 페이스트에 대해서 리플로우 공정을 수행하여, 상기 예비 범프의 내부로 상기 충진 부재를 팽창시키는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제조 방법은 상기 패키지 기판의 상부면에 상기 반도체 칩과 상기 중공형 범프를 덮는 몰딩 부재를 형성하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 제조 방법은 상기 패키지 기판의 하부면에 외부접속단자들을 실장하는 단계를 더 포함할 수 있다. 상기 외부접속단자들을 형성하는 단계는 상기 패키지 기판의 하부면에 충진 부재를 함유한 도전성 페이스트를 형성하는 단계, 상기 도전성 페이스트 상에 예비 범프를 형성하는 단계, 및 상기 예비 범프와 상기 도전성 페이스트에 대해서 리플로우 공정을 수행하여, 상기 예비 범프의 내부로 상기 충진 부재를 팽창시키는 단계를 포함할 수 있다.
상기와 같은 본 발명에 따르면, 중공형 범프는 충분한 두께를 가지면서 붕괴되지 않는 구조를 갖게 된다. 결과적으로, 충분한 두께의 중공형 범프에 의해 반도체 칩과 패키지 기판 사이에 충분한 간격이 확보되어, 충분한 양의 몰딩 부재가 각 중공형 범프들로 제공되어 중공형 범프들을 둘러싸도록 형성될 수 있다.
도 1은 본 발명의 일 실시예에 따른 플립 칩 패키지를 나타낸 단면도이다.
도 2는 도 1의 Ⅱ 부위를 확대해서 나타낸 단면도이다.
도 3 내지 도 7은 도 1의 플립 칩 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 8은 본 발명의 다른 실시예에 따른 플립 칩 패키지를 나타낸 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 플립 칩 패키지를 나타낸 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 플립 칩 패키지를 나타낸 단면도이고, 도 2는 도 1의 Ⅱ 부위를 확대해서 나타낸 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 플립 칩 패키지(100)는 패키지 기판(110), 반도체 칩(120), 중공형 범프들(130), 몰딩 부재(170) 및 외부접속단자들(180)을 포함한다.
패키지 기판(110)은 회로 패턴(미도시)을 갖는다. 패드(112)가 패키지 기판(110)의 상부면에 형성되어, 회로 패턴과 전기적으로 연결된다. 또한, 패드(미도시)가 패키지 기판(110)의 하부면에 형성되어 회로 패턴과 전기적으로 연결된다.
반도체 칩(120)은 패키지 기판(110)의 상부에 배치된다. 패드(122)가 반도체 칩(120)의 하부면에 형성된다. 따라서, 패드(122)는 패키지 기판(110)을 향하도록 배열된다. 도전성 포스트(124)가 패드(112)의 하부면에 형성된다. 본 실시예에서, 도전성 포스트(124)는 구리와 같은 금속을 포함할 수 있다.
중공형 범프(130)들은 도전성 포스트(124)와 패키지 기판(110)의 패드(112) 사이에 개재되어, 반도체 칩(120)과 패키지 기판(110)을 전기적으로 연결시킨다. 본 실시예에서, 중공형 범프(130)는 솔더를 포함할 수 있다.
중공형 범프(130)는 내부 공간(132)을 갖는다. 충진 부재(134)가 중공형 범프(130)의 내부 공간(132)에 충진된다. 충진 부재(134)는 솔벤트를 포함할 수 있다.
본 실시예에서, 중공형 범프(130)의 내부 공간(132)은 충진 부재(134)가 중공형 범프(130) 형성을 위한 리플로우 공정에서, 예비 범프의 내부로 팽창하는 것에 의해서 형성된다. 따라서, 중공형 범프(130)는 두꺼운 두께를 가지면서도 붕괴되지 않는 구조를 가질 수 있다. 결과적으로, 두꺼운 중공형 범프(130)에 의해 패키지 기판(110)과 반도체 칩(120) 사이에 충분한 갭이 확보될 수 있다.
몰딩 부재(170)는 패키지 기판(110) 상에 형성되어, 반도체 칩(120)과 중공형 범프들(130)을 덮는다. 특히, 몰딩 부재(170)는 중공형 범프(130)들을 개별적으로 둘러싸서, 중공형 범프(130)들 간의 전기적 쇼트를 방지한다. 본 실시예에서, 몰딩 부재(170)는 에폭시 몰딩 컴파운드(epoxy molding compound:EMC)를 포함할 수 있다.
여기서, 전술한 바와 같이, 두꺼운 중공형 범프(130)에 의해 패키지 기판(110)과 반도체 칩(120) 사이에 충분한 갭이 형성되어 있으므로, 충분한 양의 몰딩 부재(170)가 패키지 기판(110)과 반도체 칩(120) 사이의 공간으로 주입될 수 있다. 그러므로, 몰딩 부재(170)는 각 중공형 범프(130)들을 개별적으로 둘러싸게 된다.
외부접속단자(180)들은 패키지 기판(110)의 하부면에 형성된 패드들에 실장된다. 본 실시예에서, 각 외부접속단자(180)들은 패드 상에 형성된 중공형 볼(182), 및 중공형 볼(182)의 내부 공간에 충진된 충진 부재(184)를 포함한다. 충진 부재(184)는 솔벤트를 포함할 수 있다. 중공형 볼(182)는 솔더 볼을 포함할 수 있다. 다른 실시예로서, 외부접속단자(180)들은 내부가 비어 있지 않는 중실형 구조를 가질 수도 있다.
도 3 내지 도 7은 도 1의 플립 칩 패키지를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 3을 참조하면, 패키지 기판(110)의 패드(112) 내에 도전성 페이스트(114)를 형성한다. 본 실시예에서, 도전성 페이스트(114)는 솔벤트를 함유한다. 다른 실시예로서, 패드(112) 자체를 도전성 페이스트로 형성할 수도 있다.
도 4를 참조하면, 예비 범프(136)를 도전성 페이스(114) 상에 배치한다. 예비 범프(136)는 내부가 찬 중실형 구조이다. 본 실시예에서, 예비 범프(136)는 솔더를 포함할 수 있다.
도 5를 참조하면, 반도체 칩(120)의 포스트(124)를 예비 범프(136)에 부착한다.
도 6을 참조하면, 예비 범프(136)에 대해서 리플로우 공정을 수행한다. 예비 범프(136)와 도전성 페이스트(114)로 열이 가해지게 되므로, 도전성 페이스트(114) 내의 솔벤트가 예비 범프(136)의 내부로 팽창하여, 중공형 범프(130)가 형성된다. 즉, 솔벤트인 충진 부재(134)가 예비 범프(136)의 내부 공간(132)을 채운 중공형 범프(130)가 완성된다.
본 실시예에서, 예비 범프(136)의 내부로 솔벤트가 팽창하는 것에 의해 중공형 범프(130)가 형성된다. 따라서, 중공형 범프(130)는 좁은 점유 면적 상에서 충분히 두꺼운 두께를 가지면서도 붕괴되지 않는 구조를 갖게 된다. 그러므로, 중공형 범프(130)에 의해 패키지 기판(110)과 반도체 칩(120) 사이에 충분한 크기의 갭이 확보될 수 있다. 중공형 범프(130)의 두께는 솔벤트의 팽창에 결정되므로, 도전성 페이스트(114)의 양을 조절하는 것에 의해서 중공형 범프(130)의 두께를 제어할 수 있다.
도 7을 참조하면, 몰딩 부재(170)를 패키지 기판(110) 상에 형성하여, 반도체 칩(120)과 중공형 범프(130)들을 몰딩 부재(170)로 덮는다. 여기서, 전술한 바와 같이, 중공형 범프(130)의 의해 패키지 기판(110)과 반도체 칩(120) 사이에 충분한 갭이 형성되어 있으므로, 충분한 양의 몰딩 부재(170)가 패키지 기판(110)과 반도체 칩(120) 사이로 제공될 수 있다. 그러므로, 각 중공형 범프(130)들을 몰딩 부재(170)가 개별적으로 둘러싸서, 중공형 범프(130)들 간의 전기적 쇼트를 방지할 수 있다.
외부접속단자(180)들을 패키지 기판(110)의 하부면에 실장하여, 도 1에 도시된 플립 칩 패키지(100)를 완성한다. 외부접속단자(180)들을 형성하는 공정은 중공형 범프(130)을 형성하는 공정과 실질적으로 동일하다. 따라서, 외부접속단자(180)를 형성하는 공정에 대한 반복 설명은 생략한다.
본 실시예에 따르면, 중공형 범프는 충분한 두께를 가지면서 붕괴되지 않는 구조를 갖게 된다. 결과적으로, 충분한 두께의 중공형 범프에 의해 반도체 칩과 패키지 기판 사이에 충분한 간격이 확보되어, 충분한 양의 몰딩 부재가 각 중공형 범프들로 제공되어 중공형 범프들을 둘러싸도록 형성될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 플립 칩 패키지를 나타낸 단면도이다.
도 8을 참조하면, 본 실시예에 따른 플립 칩 패키지(200)는 패키지 기판(210), 제 1 반도체 칩(220), 제 1 중공형 범프들(230), 제 2 반도체 칩(240), 제 2 중공형 범프들(250), 몰딩 부재(270) 및 외부접속단자들(280)을 포함한다.
본 실시예에서, 패키지 기판(210), 제 1 중공형 범프들(230), 몰딩 부재(270) 및 외부접속단자들(280)은 도 1에 도시된 패키지 기판(110), 중공형 범프들(130), 몰딩 부재(170) 및 외부접속단자들(180) 각각과 실질적으로 동일하다. 따라서, 패키지 기판(210), 제 1 중공형 범프들(230), 몰딩 부재(270) 및 외부접속단자들(280)에 대한 반복 설명은 생략한다.
제 1 반도체 칩(220)은 플러그(260)를 갖는다. 본 실시예에서, 플러그(260)는 제 1 반도체 칩(220)에 수직 방향을 따라 내장된다. 따라서, 플러그(260)의 하단은 제 1 반도체 칩(220)의 패드(222)와 접촉한다. 플러그(260)의 상단은 제 1 반도체 칩(220)의 상부면을 통해 노출된다.
제 2 반도체 칩(240)은 제 1 반도체 칩(220)의 상부에 배치된다. 본 실시예에서, 제 2 반도체 칩(240)은 제 1 반도체 칩(220)의 크기와 실질적으로 동일한 크기를 갖는다.
제 2 중공형 범프(250)들이 플러그(260)와 제 2 반도체 칩(240)의 패드(미도시) 사이에 개재되어, 제 1 반도체 칩(220)과 제 2 반도체 칩(240)을 전기적으로 연결시킨다. 여기서, 제 2 중공형 범프(250)는 제 1 중공형 범프(230)와 실질적으로 동일하므로, 제 2 중공형 범프(250)에 대한 반복 설명은 생략한다.
제 2 중공형 범프(250)들도 제 1 중공형 범프(230)와 마찬가지로 충분히 두꺼운 두께를 가지면서도 붕괴되지 않는 구조를 갖는다. 따라서, 제 2 중공형 범프(250)에 의해 제 1 반도체 칩(220)과 제 2 반도체 칩(240) 사이에 충분한 크기의 갭이 형성될 수 있다. 그러므로, 제 2 중공형 범프(250)들도 몰딩 부재(270)에 의해 개별적으로 둘러싸일 수가 있게 되어, 제 2 중공형 범프(250)들 간의 전기적 쇼트가 방지될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 플립 칩 패키지를 나타낸 단면도이다.
도 9를 참조하면, 본 실시예에 따른 플립 칩 패키지(300)는 패키지 기판(310), 제 1 반도체 칩(320), 제 1 중공형 범프들(330), 인터포저 칩(390), 중공형 인터포저 범프들(395), 제 2 반도체 칩(340), 제 2 중공형 범프들(350), 몰딩 부재(370) 및 외부접속단자들(380)을 포함한다.
본 실시예에서, 패키지 기판(310), 제 1 중공형 범프들(330), 몰딩 부재(370) 및 외부접속단자들(380)은 도 1에 도시된 패키지 기판(110), 중공형 범프들(130), 몰딩 부재(170) 및 외부접속단자들(180) 각각과 실질적으로 동일하다. 따라서, 패키지 기판(310), 제 1 중공형 범프들(330), 몰딩 부재(370) 및 외부접속단자들(380)에 대한 반복 설명은 생략한다.
제 1 반도체 칩(320)은 플러그(360)를 갖는다. 본 실시예에서, 플러그(360)는 제 1 반도체 칩(320)에 수직 방향을 따라 내장된다. 따라서, 플러그(360)의 하단은 제 1 반도체 칩(320)의 패드(322)와 접촉한다. 플러그(360)의 상단은 제 1 반도체 칩(320)의 상부면을 통해 노출된다.
인터포저 칩(390)은 제 1 반도체 칩(320)의 상부에 배치된다. 인터포저 칩(390)은 서로 다른 크기를 갖는 제 1 반도체 칩(320)과 제 2 반도체 칩(340)을 전기적으로 연결시키기 위한 매개체이다. 인터포저 칩(390)은 인터포저 플러그(392)를 갖는다. 본 실시예에서, 인터포저 플러그(392)는 인터포저 칩(390)에 수직 방향을 따라 내장된다. 따라서, 인터포저 플러그(392)의 하단은 인터포저 칩(390)의 하부면을 통해 노출되고, 인터포저 플러그(392)의 상단은 인터포저 칩(390)의 상부면을 통해 노출된다.
중공형 인터포저 범프(395)들은 플러그(360)와 인터포저 플러그(392) 사이에 개재되어, 제 1 반도체 칩(320)과 인터포저 칩(390)을 전기적으로 연결시킨다. 여기서, 중공형 인터포저 범프(395)는 제 1 중공형 범프(330)와 실질적으로 동일하므로, 중공형 인터포저 범프(395)에 대한 반복 설명은 생략한다.
중공형 인터포저 범프(395)들도 제 1 중공형 범프(330)와 마찬가지로 충분히 두꺼운 두께를 가지면서도 붕괴되지 않는 구조를 갖는다. 따라서, 중공형 인터포저 범프(395)에 의해 제 1 반도체 칩(320)과 인터포저 칩(390) 사이에 충분한 크기의 갭이 형성될 수 있다. 그러므로, 중공형 인터포저 범프(395)들도 몰딩 부재(370)에 의해 개별적으로 둘러싸일 수가 있게 되어, 중공형 인터포저 범프(395)들 간의 전기적 쇼트가 방지될 수 있다.
제 2 반도체 칩(340)은 인터포저 칩(390)의 상부에 배치된다. 본 실시예에서, 제 2 반도체 칩(340)은 제 1 반도체 칩(320)보다 작은 크기를 갖는다.
제 2 중공형 범프(350)들이 인터포저 플러그(395)와 제 2 반도체 칩(340)의 패드(미도시) 사이에 개재되어, 인터포저 칩(390)과 제 2 반도체 칩(340)을 전기적으로 연결시킨다. 여기서, 제 2 중공형 범프(350)는 제 1 중공형 범프(330)와 실질적으로 동일하므로, 제 2 중공형 범프(350)에 대한 반복 설명은 생략한다.
제 2 중공형 범프(350)들도 제 1 중공형 범프(330)와 마찬가지로 충분히 두꺼운 두께를 가지면서도 붕괴되지 않는 구조를 갖는다. 따라서, 제 2 중공형 범프(350)에 의해 인터포저 칩(390)과 제 2 반도체 칩(340) 사이에 충분한 크기의 갭이 형성될 수 있다. 그러므로, 제 2 중공형 범프(350)들도 몰딩 부재(370)에 의해 개별적으로 둘러싸일 수가 있게 되어, 제 2 중공형 범프(350)들 간의 전기적 쇼트가 방지될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 중공형 범프는 충분한 두께를 가지면서 붕괴되지 않는 구조를 갖게 된다. 결과적으로, 충분한 두께의 중공형 범프에 의해 반도체 칩과 패키지 기판 사이에 충분한 간격이 확보되어, 충분한 양의 몰딩 부재가 각 중공형 범프들로 제공되어 중공형 범프들을 둘러싸도록 형성될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 ; 패키지 기판 120 ; 제 1 반도체 칩
130 ; 중공형 범프 170; 몰딩 부재
180 ; 외부접속단자

Claims (10)

  1. 패키지 기판;
    상기 패키지 기판의 상부에 배치된 반도체 칩; 및
    상기 제 1 반도체 칩과 상기 패키지 기판 사이에 개재되어 상기 제 1 반도체 칩과 상기 패키지 기판을 전기적으로 연결시키는 중공형(hollow) 범프를 포함하는 플립 칩 패키지.
  2. 제 1 항에 있어서, 상기 중공형 범프의 내부에 충진된 충진 부재를 더 포함하는 플립 칩 패키지.
  3. 제 2 항에 있어서, 상기 충진 부재는 솔벤트(solvent)를 포함하는 플립 칩 패키지.
  4. 제 1 항에 있어서, 상기 패키지 기판의 상부면에 형성되어 상기 반도체 칩과 상기 중공형 범프를 덮는 몰딩 부재를 더 포함하는 플립 칩 패키지.
  5. 제 1 항에 있어서, 상기 패키지 기판의 하부면에 실장된 외부접속단자들을 더 포함하는 플립 칩 패키지.
  6. 제 5 항에 있어서, 상기 외부접속단자들은
    상기 패키지 기판의 하부면에 실장된 중공형 볼; 및
    상기 중공형 볼의 내부에 충진된 충진 부재를 포함하는 플립 칩 패키지.
  7. 패키지 기판 상에 중공형(hollow) 범프를 형성하는 단계; 및
    상기 중공형 범프 상에 반도체 칩을 실장하는 단계를 포함하는 플립 칩 패키지의 제조 방법.
  8. 제 7 항에 있어서, 상기 중공형 범프를 형성하는 단계는
    상기 패키지 기판의 상부면에 충진 부재를 함유한 도전성 페이스트를 형성하는 단계; 및
    상기 도전성 페이스트에 대해서 도금 공정을 수행하여, 상기 도전성 페이스트로부터 성장하는 도금막의 내부로 상기 충진 부재를 팽창시키는 단계를 포함하는 플립 칩 패키지의 제조 방법.
  9. 제 7 항에 있어서, 상기 패키지 기판의 상부면에 상기 반도체 칩과 상기 중공형 범프를 덮는 몰딩 부재를 형성하는 단계를 더 포함하는 플립 칩 패키지의 제조 방법.
  10. 제 7 항에 있어서, 상기 패키지 기판의 하부면에 외부접속단자들을 실장하는 단계를 더 포함하는 플립 칩 패키지의 제조 방법.
KR1020110000079A 2011-01-03 2011-01-03 플립 칩 패키지 및 그의 제조 방법 KR20120078817A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110000079A KR20120078817A (ko) 2011-01-03 2011-01-03 플립 칩 패키지 및 그의 제조 방법
US13/323,414 US20120168937A1 (en) 2011-01-03 2011-12-12 Flip chip package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110000079A KR20120078817A (ko) 2011-01-03 2011-01-03 플립 칩 패키지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120078817A true KR20120078817A (ko) 2012-07-11

Family

ID=46380042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110000079A KR20120078817A (ko) 2011-01-03 2011-01-03 플립 칩 패키지 및 그의 제조 방법

Country Status (2)

Country Link
US (1) US20120168937A1 (ko)
KR (1) KR20120078817A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102111739B1 (ko) 2013-07-23 2020-05-15 삼성전자주식회사 반도체 패키지 및 그 제조방법
US11881446B2 (en) * 2021-12-23 2024-01-23 Nanya Technology Corporation Semiconductor device with composite middle interconnectors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6469394B1 (en) * 2000-01-31 2002-10-22 Fujitsu Limited Conductive interconnect structures and methods for forming conductive interconnect structures
JP2007103737A (ja) * 2005-10-05 2007-04-19 Sharp Corp 半導体装置
US7923290B2 (en) * 2009-03-27 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system having dual sided connection and method of manufacture thereof

Also Published As

Publication number Publication date
US20120168937A1 (en) 2012-07-05

Similar Documents

Publication Publication Date Title
KR101332861B1 (ko) 아이씨 패키지 및 그 제조방법
US7863735B1 (en) Integrated circuit packaging system with a tiered substrate package and method of manufacture thereof
US6683369B2 (en) Semiconductor chip having a supporting member, tape substrate, semiconductor package having the semiconductor chip and the tape substrate
US20060279315A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20070241463A1 (en) Electrode, manufacturing method of the same, and semiconductor device having the same
KR20180064402A (ko) IC(INTEGRATED CIRCUIT) 패키지들 사이의 갭 제어기를 포함하는 PoP(PACKAGE-ON-PACKAGE) 디바이스
US20120020040A1 (en) Package-to-package stacking by using interposer with traces, and or standoffs and solder balls
JP2009506571A (ja) インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法
JP2011166051A (ja) 半導体装置及び半導体装置の製造方法
KR20130006260A (ko) 혁신적인 범프-온-트레이스 패키지-온-패키지
EP3217429A1 (en) Semiconductor package assembly
KR20190063219A (ko) 팬-아웃 반도체 패키지
EP3067929A2 (en) Semiconductor package assembly
KR20130015393A (ko) 반도체 패키지 및 이의 제조 방법
KR101565690B1 (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
KR20120078817A (ko) 플립 칩 패키지 및 그의 제조 방법
US20200365503A1 (en) Wiring board, electronic device, and method for designing wiring board
KR20150014282A (ko) 반도체 칩 패키지 모듈 및 그 제조방법
US6248951B1 (en) Dielectric decal for a substrate of an integrated circuit package
US20050196907A1 (en) Underfill system for die-over-die arrangements
JP2005012022A (ja) フリップチップ実装体及びフリップチップ実装方法
KR20080009450A (ko) 칩 스케일의 sip 모듈.
US20150179596A1 (en) Semiconductor package
KR101476772B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20110130017A (ko) 멀티-칩 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110103

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid