Nothing Special   »   [go: up one dir, main page]

KR20120012767A - Multi-phase non-inverting buck boost voltage converter - Google Patents

Multi-phase non-inverting buck boost voltage converter Download PDF

Info

Publication number
KR20120012767A
KR20120012767A KR1020110076799A KR20110076799A KR20120012767A KR 20120012767 A KR20120012767 A KR 20120012767A KR 1020110076799 A KR1020110076799 A KR 1020110076799A KR 20110076799 A KR20110076799 A KR 20110076799A KR 20120012767 A KR20120012767 A KR 20120012767A
Authority
KR
South Korea
Prior art keywords
signal
buck
boost
mode
voltage
Prior art date
Application number
KR1020110076799A
Other languages
Korean (ko)
Other versions
KR101379047B1 (en
Inventor
쉐린 우
충중 황
쉐어 페트리세크
Original Assignee
인터실 아메리카스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/848,579 external-priority patent/US8305055B2/en
Priority claimed from US13/160,162 external-priority patent/US8896279B2/en
Application filed by 인터실 아메리카스 인코포레이티드 filed Critical 인터실 아메리카스 인코포레이티드
Publication of KR20120012767A publication Critical patent/KR20120012767A/en
Application granted granted Critical
Publication of KR101379047B1 publication Critical patent/KR101379047B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/50—Arrangements for eliminating or reducing asymmetry in polyphase networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE: A multi-phase non-inverting buck boost voltage converter is provided to achieve smoothing transition between l modes and line transients by controlling non-inverting buck boost converters while keeping a lowest ripple voltage. CONSTITUTION: A buck boost converter includes an input voltage node(102) which is applied with an input voltage. A high side buck transistor(104) includes a P-channel transistor having a source/drain path which is connected between nodes(106). A low side buck transistor(108) includes a N-channel transistor having the source/drain path which is connected between the node and the ground. An inductor(110) is connected between the nodes(112). A high side P-channel boost transistor(114) includes the source/drain path which is connected between an output voltage node(116) and the node. A low side boost transistor(118) includes a N-channel transistor having the source/drain path which is connected between the node and the ground.

Description

다상 비반전 벅 부스트 전압 컨버터{MULTI-PHASE NON-INVERTING BUCK BOOST VOLTAGE CONVERTER}MULTI-PHASE NON-INVERTING BUCK BOOST VOLTAGE CONVERTER}

관련된 출원들에 대한 상호 참조Cross Reference to Related Applications

본 출원은 MULTI-LEVEL NON-INVERTING BB VOLTAGE CONVERTER(대리인 문헌 번호 제 INT-30,622호) 2011년 06월 14일에 출원된, 미국 특허 출원 제 13/160,162호에 대한 혜택을 청구하고, 그것은 NON-INVERTING BUCK BOOST VOLTAGE CONVERTER (대리인 문헌 번호 제 INT-29,982호)2010년 08월 02일에 출원된, 미국 특허 출원 제 12/848,579호의 일부계속출원이다.This application claims the benefit of US Patent Application No. 13 / 160,162, filed on June 14, 2011, of MULTI-LEVEL NON-INVERTING BB VOLTAGE CONVERTER (Representative Document No. INT-30,622). INVERTING BUCK BOOST VOLTAGE CONVERTER (Representative Document No. INT-29,982), filed partly on US Patent Application No. 12 / 848,579, filed Aug. 02, 2010.

본 발명은 벅 부스트 전압 컨버터, 그리고 더 상세하게, 동작의 벅 모드와 부스트 모드 사이에 평활(smooth) 트랜지션을 제공하기 위해 비반전 벅 부스트 컨버터들을 제어하기 위한 시스템 및 방법에 관한 것이다.The present invention relates to a buck boost voltage converter and, more particularly, to a system and method for controlling non-inverting buck boost converters to provide a smooth transition between buck and boost modes of operation.

비반전 벅 부스트 컨버터들은 동작의 모드에 따라 그것의 입력 전압보다 더 높거나 또는 더 낮은 출력 전압을 획득하는 것이 가능하다. 배터리 전원공급된 장치들이 더욱 더 인기를 얻음에 따라, 컨버터들의 이들 유형은 배터리를 대한 방전 사이클을 이용할 수 있기 때문에 더 매력적이게 되고 있다. 배터리 입력 전압이 그것의 출력 전압보다 더 높을 때, 벅 부스트 컨버터는 동작의 벅 모드에서 동작한다. 동작의 벅 모드에서, 컨버터는 그것의 출력에서 사용을 위해 필요한 레벨로 입력 전압을 감소시킨다. 배터리 입력 전압이 출력 전압보다 더 낮을 때, 벅 부스트 컨버터는 동작의 부스트 모드에서 동작하고 여기서 입력 전압은 그것의 출력에서 요구되는 레벨로 증가된다. 동작의 순수(pure) 벅 모드와 순수 부스트 모드 내의 제어는 다양한 관련된 파워 스위치들의 켜짐 또는 꺼짐에 의해 획득된다. 동작의 벅 모드와 부스트 모드 사이의 트랜지션은 출력 전압이 입력 전압에 가까울 때 다양한 제어 난점(challenge)을 제공한다. 동작의 벅 모드와 부스트 모드 사이의 이 트랜지션 기간 동안 벅 부스트 컨버터를 제어하는 것으로부터의 두개의 난점은 동적인 응답인 라인 과도(line transient)의 발생 및 정상 상태 성능 문제인 출력 리플의 발생을 포함하고 발생된 입력 전압은 출력 전압에 가까워진다.Non-inverting buck boost converters are capable of obtaining an output voltage that is higher or lower than its input voltage, depending on the mode of operation. As battery powered devices become more and more popular, these types of converters are becoming more attractive because they can use the discharge cycle for the battery. When the battery input voltage is higher than its output voltage, the buck boost converter operates in buck mode of operation. In the buck mode of operation, the converter reduces the input voltage to the level required for use at its output. When the battery input voltage is lower than the output voltage, the buck boost converter operates in boost mode of operation where the input voltage is increased to the level required at its output. Control in pure buck mode and pure boost mode of operation is obtained by turning on or off various related power switches. The transition between buck and boost modes of operation provides a variety of control challenges when the output voltage is close to the input voltage. Two difficulties from controlling the buck-boost converter during this transition between buck and boost modes of operation include the occurrence of line transients, which are dynamic responses, and the occurrence of output ripple, which is a steady state performance issue. The generated input voltage approaches the output voltage.

본 발명이 해결하고자 하는 과제는 앞서 언급된 선행기술이 지닌 난점을 회피하는 다상 벅 부스트 컨버터를 제공하는 것이다.The problem to be solved by the present invention is to provide a multi-phase buck boost converter to avoid the difficulties of the prior art mentioned above.

본 발명은 여기서 개시되고 설명된 바와 같이, 그것의 일측면에서, 비반전 벅 부스트 컨버터를 포함한다. 벅 부스트 컨버터는 입력 전압에 응답해서 조절된 출력 전압을 발생시키기 위한 벅 부스트 전압 조절 회로를 포함한다. 전류 센서는 벅 부스트 조절 회로에 대해 입력 전류를 모니터링한다. 벅 부스트 모드 제어 회로는 모니터링된 입력 전류에 응답해서 동작의 벅 모드에서 딥(deep) 전류 모드 제어 및 동작의 부스트 모드에서 유효 전류 모드 제어를 사용하여 벅 부스트 전압 조절 회로를 제어한다.The present invention includes, in one aspect thereof, a non-inverting buck boost converter, as disclosed and described herein. The buck boost converter includes a buck boost voltage regulation circuit for generating a regulated output voltage in response to the input voltage. The current sensor monitors the input current for the buck boost regulation circuit. The buck boost mode control circuit controls the buck boost voltage regulation circuit using deep current mode control in the buck mode of operation and active current mode control in the boost mode of operation in response to the monitored input current.

본 발명은 출력 전압이 입력 전압에 가까울 때 여전히 최저 리플 전압을 유지하는 동안, 비반전 벅 부스트 컨버터들을 제어하고 모드들과 라인 과도들 사이에 평활 트랜지션을 획득하기 위한 방법을 제공한다.The present invention provides a method for controlling non-inverting buck boost converters and obtaining smooth transitions between modes and line transients while still maintaining the lowest ripple voltage when the output voltage is close to the input voltage.

보다 완전한 이해를 위해, 참조는 이제 첨부된 도면들에 관련된 다음의 설명에 대해 이루어지고, 여기서:
도 1은 벅 부스트 컨버터의 도식화된 다이어그램이고;
도 2는 본 개시의 비반전 벅 부스트 컨버터의 기능적인 블록도를 도시하며;
도 3은 본 개시의 비반전 벅 부스트 컨버터의 더 구체화된 블록도를 제공하고;
도 4는 도 3의 비반전 벅 부스트 컨버터의 동작을 도시하는 흐름도이며;
도 5a-5c는 동작의 벅 모드에서 동작의 부스트 모드로 변환할 때 벅 부스트 컨버터 동작의 파형을 도시하고;
도 6a-6c는 동작의 부스트 모드에서 동작의 벅 모드로 변환할 때 벅 부스트 컨버터 동작의 파형을 도시하며;
도 7은 다상 비반전 벅 부스트 컨버터의 기능적인 블록도이고;
도 8은 다상 벅 부스트 컨버터의 변조기 및 드라이버 회로의 블록도이며;
도 9는 고유 전류 셰어링(sharing)을 갖는 다상 비반전 벅 부스트 컨버터의 더 구체화된 블록도이고;
도 10은 변조기 및 드라이버 회로의 도식화된 블록도이며;
도 11은 최대 듀티 사이클 검출 및 모드 선택 회로의 도식화된 블록도이고;
도 12는 벅 모드 정상 상태에서 동작하는 2상(two phase) 비반전 벅 부스트 컨버터의 동작을 도시하며;
도 13은 벅 모드 정상 상태에서 동작하는 2상 비반전 벅 부스트 컨버터를 도시하고; 그리고
도 14는 부스트 모드 정상 상태에서 동작하는 2상 비반전 벅 부스트 컨버터를 도시한다.For a more complete understanding, reference is now made to the following description with reference to the accompanying drawings, in which:
1 is a schematic diagram of a buck boost converter;
2 shows a functional block diagram of a non-inverting buck boost converter of the present disclosure;
3 provides a more detailed block diagram of a non-inverting buck boost converter of the present disclosure;
4 is a flowchart illustrating operation of the non-inverting buck boost converter of FIG. 3;
5A-5C show waveforms of a buck boost converter operation when converting from a buck mode of operation to a boost mode of operation;
6A-6C show waveforms of a buck boost converter operation when converting from an boost mode of operation to a buck mode of operation;
7 is a functional block diagram of a multiphase non-inverting buck boost converter;
8 is a block diagram of a modulator and driver circuit of a multiphase buck boost converter;
9 is a more detailed block diagram of a multiphase non-inverting buck boost converter with inherent current sharing;
10 is a schematic block diagram of a modulator and driver circuit;
11 is a schematic block diagram of a maximum duty cycle detection and mode selection circuit;
12 illustrates the operation of a two phase non-inverting buck boost converter operating in a buck mode steady state;
13 shows a two phase non-inverting buck boost converter operating in a buck mode steady state; And
14 shows a two phase non-inverting buck boost converter operating in a boost mode steady state.

이제 도면에 관해 언급할 때, 해당 참조 번호들은 여기서 전체에 걸쳐 해당하는 구성요소들을 나타내도록 사용되고, 비반전 벅 부스트 전압 컨버터의 다양한 관점들 및 실시예들은 도시되고 설명되며, 그리고 다른 가능한 실시예들이 설명된다. 도면은 반드시 축적에 대해 그려지지 않고, 일부 예들에서 도면들은 오직 도해의 목적을 위해 곳곳에서 확대되거나 그리고/또는 간소화된다. 해당기술 분야의 통상의 지식을 가진자는 가능한 실시예들의 다음의 예시들에 기반한 많은 가능한 어플리케이션 및 변형을 인정할 것이다.When referring now to the drawings, corresponding reference numerals are used herein to indicate corresponding components throughout, the various aspects and embodiments of the non-inverting buck boost voltage converter are shown and described, and other possible embodiments It is explained. The drawings are not necessarily drawn to scale, and in some instances the drawings are enlarged and / or simplified in various places for purposes of illustration only. Those skilled in the art will recognize many possible applications and variations based on the following examples of possible embodiments.

비반전 벅 부스트 컨버터들은 그것의 입력 전압보다 높거나 또는 낮은 양의 출력 전압을 획득하는 것이 가능하다. 배터리 전원공급된 장치들이 더욱 더 인기를 얻음에 따라, 이 토폴로지는 배터리의 방전 사이클들을 이용할 수 있기 때문에 더 매력적이게 되고 있다. 배터리 입력 전압이 그것의 출력 전압보다 더 높을 때, 벅 부스트 컨버터는 동작의 벅 모드에서 동작한다. 동작의 벅 모드에서, 컨버터는 그것의 출력에서 사용을 위해 필요한 레벨로 입력 전압을 감소시킨다. 배터리 입력 전압이 출력 전압보다 더 낮을 때, 벅 부스트 컨버터는 동작의 부스트 모드에서 동작하고, 여기서 입력 전압은 출력에서 요구되는 레벨로 증가된다. 일부 파워 스위치들을 켜지거나 또는 꺼진 상태로 놓아두는 것에 의해 동작의 순수 벅 모드 또는 동작의 순수 부스트 모드 둘 중 어느 하나에서 제어를 실행하는 것이 상대적으로 쉽다. 출력 전압이 입력 전압에 가까워질 때, 난점이 동작의 벅 모드와 부스트 모드 사이의 트랜지션에 남겨진다. 동작의 벅 모드와 부스트 모드 사이의 이 트랜지션 동안 벅 부스트 컨버터를 제어하는 것에 관한 두개의 난점이 있다. 하나의 난점은 라인 과도를 포함하고, 그것은 동적 응답이다. 다른 난점은 정상 상태 성능 문제인 출력 리플이고 발생된 입력 전압은 출력 전압에 가까워진다.Non-inverting buck boost converters are capable of obtaining a positive output voltage that is higher or lower than its input voltage. As battery powered devices become more and more popular, this topology is becoming more attractive because it can take advantage of the discharge cycles of the battery. When the battery input voltage is higher than its output voltage, the buck boost converter operates in buck mode of operation. In the buck mode of operation, the converter reduces the input voltage to the level required for use at its output. When the battery input voltage is lower than the output voltage, the buck boost converter operates in boost mode of operation, where the input voltage is increased to the level required at the output. It is relatively easy to implement control in either the pure buck mode of operation or the pure boost mode of operation by leaving some power switches on or off. When the output voltage approaches the input voltage, the difficulty remains in the transition between the buck and boost modes of operation. There are two difficulties with controlling the buck boost converter during this transition between buck mode and boost mode of operation. One difficulty involves line transients, which is a dynamic response. Another difficulty is output ripple, which is a steady-state performance problem, and the generated input voltage approaches the output voltage.

이하에 설명된 실행은, 출력 전압이 입력 전압에 가까울 때 여전히 최저 리플 전압을 유지하는 동안, 비반전 벅 부스트 컨버터들을 제어하고 모드들과 라인 과도들 사이에 평활 트랜지션을 획득하기 위한 방법을 제공하기 위한 스킴(scheme)을 포함한다. 오직 하나의 집적화된 전류 센서가 복잡성을 감소시키고 전체 설계를 단순화하기 위해 다중 센서 대신에 스킴에서 사용된다. 제어기는 사이클 대 사이클(cycle-by-cycle) 검출을 사용하여 동작의 벅 모드에서 피크 전류 모드 제어 및 동작의 부스트 모드에서 밸리 전류 제어 모드를 사용한다. 이 방법은 컨버터 내에 평활 트랜지션들 및 라인 과도들을 제공한다. 출력 전압이 입력 전압에 가까울 경우에, 벅 부스트 컨버터는 최대 듀티 사이클을 모니터링하는 것에 의해 자동적으로 동작의 벅 모드로부터 동작의 부스트 모드로 또는 동작의 부스트 모드로부터 동작의 벅 모드로 스위칭한다. 이것은 벅 부스트 컨버터의 제어를 단순화하고 출력 전압 리플을 감소시킨다. 벅 모드 동작들 및 부스트 모드 동작들 둘 모두는 시스템의 복잡성을 감소시키고 전체 신뢰성을 증가시키는 동일한 집적화된 전류 센서를 사용한다. The implementation described below provides a method for controlling non-inverting buck boost converters and obtaining smooth transitions between modes and line transients while still maintaining the lowest ripple voltage when the output voltage is close to the input voltage. It contains a scheme for it. Only one integrated current sensor is used in the scheme instead of multiple sensors to reduce complexity and simplify the overall design. The controller uses peak current mode control in buck mode of operation and valley current control mode in boost mode of operation using cycle-by-cycle detection. This method provides smooth transitions and line transients in the converter. When the output voltage is close to the input voltage, the buck boost converter automatically switches from the buck mode of operation to the boost mode of operation or from the boolean mode of operation to the buck mode of operation by monitoring the maximum duty cycle. This simplifies the control of the buck-boost converter and reduces the output voltage ripple. Both buck mode operations and boost mode operations use the same integrated current sensor which reduces the complexity of the system and increases the overall reliability.

비반전 벅 부스트 컨버터들은 그것의 입력 전압보다 더 높거나 또는 더 낮은 양의 출력 전압을 획득하는 것이 가능하다. 많은 어플리케이션이 배터리의 방전 사이클을 이용하려고 하는 배터리 전원공급된 장치들과 같은 비반전 벅 부스트 컨버터들을 선호한다. 배터리 전원공급된 일렉트로닉스와 배터리 전원공급된 자동차들은 로드 덤프(load dump) 또는 저온 시동(cold cranking)이 발생하는 곳에서의 상태들 때문에 열위(inferior) 배터리 전압을 경험한다. 이들 경우에서, 비반전 벅 부스트 컨버터들은 이상적인 후보이다. 만일 부하 전력이 높다면, 다상 벅 부스트 컨버터들은 저비용과 낮은 열 손실이 요구된다.Non-inverting buck boost converters are capable of obtaining a positive output voltage that is higher or lower than its input voltage. Many applications prefer non-inverting buck-boost converters, such as battery-powered devices that want to take advantage of the battery's discharge cycle. Battery powered electronics and battery powered vehicles experience inferior battery voltage due to conditions where load dump or cold cranking occurs. In these cases, non-inverting buck boost converters are ideal candidates. If the load power is high, multiphase buck-boost converters require low cost and low heat dissipation.

이제 도면들, 더 상세하게 도 1에 관해 언급할 때, 벅 부스트 컨버터의 도시된 도식화된 다이어그램이 있다. 벅 부스트 컨버터는 입력 전압 VIN이 인가되는 입력 전압 노드(102)를 포함한다. 하이 사이드 벅 트랜지스터(104)는 노드(102)와 노드(106) 사이에 연결된 소스/드레인 경로를 갖는 P-채널 트랜지스터를 포함한다. 로우 사이드 벅 트랜지스터(108)는 노드(106)와 그라운드 사이에 연결된 드레인/소스 경로를 갖는 N-채널 트랜지스터를 포함한다. 인덕터(110)는 노드(106)와 노드(112) 사이에 연결된다. 하이 사이드 P-채널 부스트 트랜지스터(114)는 출력 전압 노드 VOUT(116)와 노드(112) 사이에 연결된 그것의 소스/드레인 경로를 가진다. 로우 사이드 부스트 트랜지스터(118)는 노드(112)와 그라운드 사이에 연결된 소스/드레인 경로를 갖는 N-채널 트랜지스터를 포함한다. 해당 기술분야의 당업자에 의해 잘 이해되는 바와 같이 하이 사이드 벅 트랜지스터와 하이 사이드 부스트 트랜지스터는 N-채널 트랜지스터들에 의해서도 실행될 수 있다. 또한 모든 스위칭 트랜지스터들은 양극성(bipolar) 트랜지스터들 또는 임의 다른 적합한 제어된 스위칭 장치들에 의해 실행될 수 있다. 출력 커패시턴스(120)는 출력 전압 노드(116)와 그라운드 사이에 연결된다. 출력 부하 저항(122)은 노드(116)와 그라운드 사이에 커패시턴스(120)와 병렬로 연결된다. 하이 사이드 벅 트랜지스터(104), 로우 사이드 벅 트랜지스터(108), 하이 사이드 부스트 트랜지스터(114) 및 로우 사이드 부스트 트랜지스터(118)의 각각은 벅 부스트 제어 회로(124)에 연결되는 그들의 게이트들을 가진다. 벅 부스트 제어 회로(124)는 노드(116)로부터 인가되는 적어도 출력 전압 VOUT에 대해 책임이 있는 내부 제어 로직을 사용하여 복수의 출력들을 통해 게이트 제어 신호들을 발생시킨다. 동작의 벅 모드에서 듀티 사이클은 D=ton (104)/T로서 정의되고, 여기서 ton은 스위칭 트랜지스터(104)의 온-타임이고 T는 컨버터의 스위칭 주기이다. T는 스위칭 주파수, fsw의 역(inverse), (T=1/fsw)이다. 부스트 동작 동안, 듀티 사이클은 D=ton (118)/T, 즉, 스위칭 주기로 나누어진 동기(synchronous) 하이 사이드 부스트 트랜지스터(114)의 온-타임이 되도록 정의된다.Referring now to the drawings, more particularly to FIG. 1, there is a illustrated schematic diagram of a buck boost converter. The buck boost converter includes an input voltage node 102 to which an input voltage V IN is applied. The high side buck transistor 104 includes a P-channel transistor having a source / drain path connected between the node 102 and the node 106. Low side buck transistor 108 includes an N-channel transistor having a drain / source path coupled between node 106 and ground. Inductor 110 is connected between node 106 and node 112. The high side P-channel boost transistor 114 has its source / drain path connected between the output voltage node V OUT 116 and node 112. Low side boost transistor 118 includes an N-channel transistor having a source / drain path coupled between node 112 and ground. As will be appreciated by those skilled in the art, the high side buck transistor and the high side boost transistor can also be implemented by N-channel transistors. All switching transistors can also be implemented by bipolar transistors or any other suitable controlled switching devices. The output capacitance 120 is connected between the output voltage node 116 and ground. Output load resistor 122 is connected in parallel with capacitance 120 between node 116 and ground. Each of the high side buck transistor 104, the low side buck transistor 108, the high side boost transistor 114, and the low side boost transistor 118 have their gates connected to the buck boost control circuit 124. Buck boost control circuit 124 generates gate control signals through the plurality of outputs using internal control logic responsible for at least output voltage V OUT applied from node 116. In the buck mode of operation, the duty cycle is defined as D = t on (104) / T, where t on is the on-time of the switching transistor 104 and T is the switching period of the converter. T is the switching frequency, inverse of fsw, (T = 1 / fsw). During the boost operation, the duty cycle is defined to be D = t on (118) / T, i.e., the on-time of the synchronous high side boost transistor 114 divided by the switching period.

이제 도 2에 관해 언급할 때, 본 개시에 따라 동작하는 비반전된 벅 부스트 컨버터의 도시화된 기능적인 블록도가 있다. 벅 부스트 컨버터 회로(202)는 입력 노드(204)에서 입력 전압 VIN을 수신하고 노드(206)에서 출력 전압 VOUT를 제공한다. 벅 부스트 컨버터(202) 내에 스위칭 트랜지스터들은 드라이브 로직(208)에서 제공되는 드라이브 제어 신호들에 따라 구동된다. 드라이브 로직(208)은 PWM 제어 로직(210)에서 제공되는 PWM 제어 신호들에 응답해서 스위칭 트랜지스터들로 드라이브 제어 신호들을 발생시킨다. 에러 증폭기와 PWM 제어 로직(210)은 노드(206)에서 모니터링된 출력 전압에 응답해서 그리고 또한 전류 슬로프 제어 보상 로직(212)에서 제공되는 전류 제어 전압 VSUM에 응답해서 PWM 제어 신호들을 발생시킨다. 전류 슬로프 제어 보상 로직은 전류 센서(214)와 모드 제어 로직(216)에 의해 제공되는 벅 부스트 컨버터(202) 내에 모니터링된 전류에 응답해서 에러 증폭기와 PWM 제어 로직(210)에 대해 VSUM 전압을 발생시킨다. 전류 센서(214)는 벅 부스트 컨버터(202)의 입력 노드(204)에서 제공된 입력 전류를 측정한다. 모드 제어 로직(216)은 PWM 제어 로직(210)에서 제공되는 PWM 신호들을 모니터링하는 것에 의해 벅 부스트 컨버터(202)가 동작의 벅 모드에서 동작하는지 또는 동작의 부스트 모드에서 동작하는지 여부를 판단한다. 모드 제어 로직(216)은 벅 부스트 컨버터(202) 내에 스위칭 트랜지스터들의 동작을 제어하기 위해 드라이브 로직(208)으로 모드 제어 신호들을 부가적으로 제공한다.Referring now to FIG. 2, there is a illustrated functional block diagram of a non-inverted buck boost converter operating in accordance with the present disclosure. Buck boost converter circuit 202 receives input voltage V IN at input node 204 and provides output voltage V OUT at node 206. The switching transistors in the buck boost converter 202 are driven in accordance with drive control signals provided by the drive logic 208. Drive logic 208 generates drive control signals with switching transistors in response to the PWM control signals provided by PWM control logic 210. The error amplifier and PWM control logic 210 generate PWM control signals in response to the output voltage monitored at node 206 and also in response to the current control voltage VSUM provided at current slope control compensation logic 212. Current slope control compensation logic generates a VSUM voltage for the error amplifier and PWM control logic 210 in response to the monitored current in the buck boost converter 202 provided by the current sensor 214 and the mode control logic 216. Let's do it. Current sensor 214 measures the input current provided at input node 204 of buck boost converter 202. The mode control logic 216 determines whether the buck boost converter 202 operates in the buck mode of operation or in the boost mode of operation by monitoring the PWM signals provided by the PWM control logic 210. The mode control logic 216 additionally provides mode control signals to the drive logic 208 to control the operation of the switching transistors in the buck boost converter 202.

이제 도 3에 관해 언급할 때, 본 개시의 비반전 벅 부스트 컨버터의 도시된 블록도가 있다. 벅 부스트 컨버터(302)는 입력 전압 VIN이 인가되는 입력 전압 노드(304)를 포함한다. 전류 센서(306)는 노드(304)를 통해 입력 전압 전류를 감지하고 감지된 입력 전류 ISNS을 제공한다. 하이 사이드 벅 트랜지스터(308)는 전류 센서(306)와 노드(310) 사이에 연결된다. 하이 사이드 벅 트랜지스터(308)는 P-채널 트랜지스터를 포함한다. 하이 사이드 벅 트랜지스터(308)는 드라이브 신호 HD_BUCK을 수신하도록 연결된다. 로우 사이드 벅 트랜지스터(312)는 노드(310)와 그라운드 노드(314) 사이에 연결된 드레인/소스 경로를 갖는 N-채널 트랜지스터를 포함한다. 로우 사이드 벅 트랜지스터(312)는 드라이브 제어 신호 LD_BUCK을 수신하도록 연결된다. 인덕터(316)는 노드(310)과 노드(318) 사이에 연결된다.Referring now to FIG. 3, there is a shown block diagram of a non-inverting buck boost converter of the present disclosure. Buck boost converter 302 includes an input voltage node 304 to which an input voltage V IN is applied. Current sensor 306 senses input voltage current through node 304 and provides a sensed input current ISNS. The high side buck transistor 308 is coupled between the current sensor 306 and the node 310. The high side buck transistor 308 includes a P-channel transistor. The high side buck transistor 308 is coupled to receive the drive signal HD_BUCK. Low side buck transistor 312 includes an N-channel transistor having a drain / source path coupled between node 310 and ground node 314. The low side buck transistor 312 is coupled to receive the drive control signal LD_BUCK. Inductor 316 is coupled between node 310 and node 318.

하이 사이드 부스트 트랜지스터(320)는 출력 전압 노드 VOUT(322)와 노드(318) 사이에 연결된 소스/드레인 경로를 갖는 P-채널 트랜지스터를 포함한다. 로우 사이드 부스트 트랜지스터(321)는 노드(318)과 노드(314) 사이에 연결된 드레인/소스 경로를 갖는 N-채널 트랜지스터를 포함한다. 트랜지스터(324)의 게이트는 드라이브 제어 신호 LD_BOOST를 수신하도록 연결된다. 하이 사이드 부스트 트랜지스터(320)의 게이트는 드라이브 제어 신호 HD_BOOST를 수신하도록 연결된다. 출력 커패시터(326)는 출력 전압 노드(322)와 그라운드 노드(314) 사이의 출력 전압 노드(322)에 연결된다. 부가적으로, 부하(328)가 출력 전압 노드(322)와 그라운드 노드(314) 사이의 출력 커패시턴스(326)와 병렬로 연결된다. High side boost transistor 320 includes a P-channel transistor having a source / drain path coupled between output voltage node V OUT 322 and node 318. Low side boost transistor 321 includes an N-channel transistor having a drain / source path coupled between node 318 and node 314. The gate of transistor 324 is connected to receive drive control signal LD_BOOST. The gate of the high side boost transistor 320 is connected to receive the drive control signal HD_BOOST. Output capacitor 326 is connected to output voltage node 322 between output voltage node 322 and ground node 314. Additionally, load 328 is connected in parallel with output capacitance 326 between output voltage node 322 and ground node 314.

하이 사이드 벅 트랜지스터(308), 로우 사이드 벅 트랜지스터(312), 하이 사이드 부스트 트랜지스터(320) 및 로우 사이드 부스트 트랜지스터(324)의 각각에 대한 드라이브 제어 신호들은 벅 모드 전류 로직 및 드라이버(330)들 및 부스트 모드 제어 로직 및 드라이버(332)들로부터 각각 제공된다. 벅 모드 제어 로직 및 드라이버(330)들은 SR 래치(334)에서 제공되는 PWM 신호(PWM_BUCK) 및 모드 제어 로직(336)에서 제공되는 모드 제어 신호에 응답해서 하이 사이드 벅 트랜지스터(308)에 대해 HD_BUCK 신호를 그리고 로우 사이드 벅 트랜지스터(312)에 대해 LD_BUCK 신호를 발생시킨다. 부스트 모드 제어 로직 및 드라이버(332)들은 SR 래치(338)로부터 PWM 제어 신호(PWM_BOOST)에 응답하여 그리고 모드 제어 로직(336)으로부터 모드 제어 신호에 응답하여 트랜지스터(320)에 대해 HD_BOOST 드라이브 신호를 그리고 트랜지스터(324)에 대해 LD_BOOST 드라이브 신호를 발생시킨다. 트랜지스터(308) 및 트랜지스터(312)는 동작의 벅 모드에서 벅 부스트 컨버터(302)에 대한 파워 스위치들이다. 동작의 벅 모드에서, 트랜지스터(320)는 항상 켜지고 트랜지스터(324)는 항상 꺼진다. 그와 유사하게, 동작의 부스트 모드에서, 벅 모드 제어 로직 및 드라이버(330)들 및 부스트 모드 제어 로직 및 드라이버(332)들은 파워 FET 스위치들을 포함하도록 부스트 트랜지스터(320)와 부스터 트랜지스터(324)를 제어한다. 동작의 부스트 모드에서 트랜지스터(312)가 꺼지는(turn off) 동안, 트랜지스터(308)는 항상 켜진다(turn on). Drive control signals for each of the high side buck transistor 308, the low side buck transistor 312, the high side boost transistor 320, and the low side boost transistor 324 may include buck mode current logic and drivers 330, and Boost mode control logic and drivers 332 are provided respectively. The buck mode control logic and drivers 330 signal the HD_BUCK signal to the high side buck transistor 308 in response to the PWM signal PWM_BUCK provided by the SR latch 334 and the mode control signal provided by the mode control logic 336. Then, LD_BUCK signal is generated for the low side buck transistor 312. The boost mode control logic and drivers 332 draw the HD_BOOST drive signal for the transistor 320 in response to the PWM control signal PWM_BOOST from the SR latch 338 and in response to the mode control signal from the mode control logic 336. An LD_BOOST drive signal is generated for the transistor 324. Transistor 308 and transistor 312 are power switches for buck boost converter 302 in the buck mode of operation. In the buck mode of operation, transistor 320 is always on and transistor 324 is always off. Similarly, in the boost mode of operation, the buck mode control logic and drivers 330 and the boost mode control logic and drivers 332 drive the boost transistor 320 and the booster transistor 324 to include power FET switches. To control. While transistor 312 is turned off in the boost mode of operation, transistor 308 is always turned on.

SR 래치(334)는 SR 래치(334)의 S 입력에서 제공되는 클록 신호 및 SR 래치(334)의 R 입력에 인가된 로직 신호에 응답해서 벅 모드 제어 로직 및 드라이버(330)들에 대해 벅 PWM 신호를 발생시킨다. PWM 신호 PWM_Boost는 SR 래치(338)의 R 입력에 제공되는 클록 입력과 SR 래치(338)의 S 입력에 제공되는 로직 입력에 응답해서 SR 래치(338)의 Q 출력으로부터 제공된다.SR latch 334 is a buck PWM for buck mode control logic and drivers 330 in response to a clock signal provided at the S input of SR latch 334 and a logic signal applied to the R input of SR latch 334. Generate a signal. The PWM signal PWM_Boost is provided from the Q output of the SR latch 338 in response to a clock input provided to the R input of the SR latch 338 and a logic input provided to the S input of the SR latch 338.

모드 제어 로직(336)은 벅 모드 제어 로직 및 드라이버(330)들과 부스트 모드 제어 로직 및 드라이버(332)들의 각각에 MODE 신호를 제공한다. 모드 제어 로직(336)은 SR 래치(334)와 SR 래치(338)의 출력들 각각으로부터 제공되는 PWM_BUCK 신호와 PWM_BOOST 신호에 응답해서 벅 모드 제어 로직 및 드라이버(330)들과 부스트 모드 제어 로직 및 드라이버(332)들의 각각에 출력 제어 신호 MODE를 발생시킨다. 최대 듀티 사이클 검출 회로(340)는 최대 듀티 사이클 조건이 입력 전압 VIN에 접근하는 출력 전압 VOUT에 응답해서 동작의 벅 모드와 부스트 모드 사이에 존재하는 때를 판단한다. 최대 듀티 사이클 조건이 검출될 때, 최대 듀티 사이클 검출 회로(340)는 모드 선택 로직(342)에 제공되는 MAX_D 신호에 대해 논리적으로 "하이(high)" 값을 발생시킨다. Mode control logic 336 provides a MODE signal to each of buck mode control logic and drivers 330 and boost mode control logic and driver 332. The mode control logic 336 is responsible for the buck mode control logic and drivers 330 and the boost mode control logic and driver in response to the PWM_BUCK and PWM_BOOST signals provided from the outputs of the SR latch 334 and the SR latch 338 respectively. Generate an output control signal MODE at each of 332. The maximum duty cycle detection circuit 340 determines when a maximum duty cycle condition exists between the buck mode and the boost mode of operation in response to the output voltage V OUT approaching the input voltage V IN . When the maximum duty cycle condition is detected, the maximum duty cycle detection circuit 340 generates a logically "high" value for the MAX_D signal provided to the mode selection logic 342.

모드 선택 로직(342)은 벅 부스트 컨버터(302)가 동작의 벅 모드 또는 동작의 부스트 모드 둘 중 어느 하나로 스위칭을 요구하는지 여부를 판단하고 이 변화를 나타내기 위해 모드 제어 신호 MODE를 발생시킨다. 벅 동작으로부터 부스트 동작으로 또는 부스트 동작으로부터 벅 동작으로 평활하게 스위칭하기 위해, 최대 듀티 사이클의 판단이 최대 듀티 사이클 검출 회로(340)에 의해 제어 스킴에 도입된다. 최대 듀티 사이클 조건이 검출되면 언제든지 MAX_D 신호는 논리적으로 "하이" 레벨로 간다. 입력 전압 VIN이 출력 전압 VOUT에 근접할 때 또는 부하 과도가 출력에서 발생할 때, 이것은 통상(normally) 일어난다. 모드 선택 로직(342)은 벅 부스트 컨버터(302)의 동작 모드가 벅 또는 부스트 둘 중 어느 것인지를 판단한다. 단순한 제어 방법이 MAX_D 논리적으로 "하이" 신호가 검출될 때마다, 동작 모드가 토글링되는 것과 같이 실행된다. 보다 정교한 제어 방법들이 다중 MAX_D 신호들을 사용하는 것에 의해 적용될 수 있다. 벅 또는 부스트 둘 어느 하나인 벅 부스트 컨버터 내에 동작하는 두개, 그리고 단지 두개의 모드들이 있다. 모드 선택 로직의 출력 "MODE" 신호는 컨버터가 동작의 벅 모드에 있는지 또는 부스트 모드에 있는지 여부에 따라 동작 회로들, 예를 들어, 전류 감지 및 스위치 드라이버 제어 로직을 선택하는 멀티플렉서 제어 신호처럼 거동한다. 따라서, MODE 제어 신호는 동작의 모드에 따라 벅 모드 제어 로직 드라이버(330)들 또는 부스트 모드 제어 로직 및 드라이버(332)들 둘 중 어느 하나를 선택하고 또한 멀티플렉서(334)의 출력으로부터 제공되는 전류 감지 보상 신호를 선택한다.The mode selection logic 342 determines whether the buck boost converter 302 requires switching to either a buck mode of operation or a boost mode of operation and generates a mode control signal MODE to indicate this change. In order to switch smoothly from buck operation to boost operation or from boost operation to buck operation, the determination of the maximum duty cycle is introduced by the maximum duty cycle detection circuit 340 into the control scheme. Whenever the maximum duty cycle condition is detected, the MAX_D signal logically goes to the "high" level. This normally occurs when the input voltage VIN approaches the output voltage VOUT or when a load transient occurs at the output. The mode selection logic 342 determines whether the operation mode of the buck boost converter 302 is buck or boost. A simple control method is implemented as if the MAX_D logically "high" signal is detected, the operating mode toggles. More sophisticated control methods can be applied by using multiple MAX_D signals. There are two operating in a buck boost converter, either buck or boost, and only two modes. The output "MODE" signal of the mode select logic behaves like a multiplexer control signal that selects operating circuits, e.g. current sensing and switch driver control logic, depending on whether the converter is in buck mode or boost mode of operation. . Thus, the MODE control signal selects either buck mode control logic drivers 330 or boost mode control logic and drivers 332 according to the mode of operation and also senses the current provided from the output of multiplexer 334. Select the compensation signal.

멀티플렉서(344)는 VSUM_BUCK 신호 또는 VSUM_BOOST 신호 둘 중 어느 하나를 수신하도록 연결된다. VSUM_BUCK 신호는 가산기 회로(346)에서 함께 더해지는 전류 센서(306)로부터 감지된 전류, 벅 모드 오프셋 신호 및 벅 슬로프 보상 신호의 합계를 포함한다. VSUM_BOOST 신호가 전류 센서(306)로부터의 ISNS 입력 전류 측정, 부스트 모드 오프셋 신호 및 부스트 슬로프 보상 신호를 함께 더하는 것에 의해 가산기 회로(348)에서 발생된다. 전류 센서(306)로부터 감지된 전류 ISNS는 에러 증폭기(352)가 적합한 DC 바이어스와 함께 동작중임을 보장하기 위해 벅 모드 오프셋 또는 부스트 모드 오프셋과 함께 합계된다. 벅 또는 부스트 보상 슬로프가 큰 듀티 사이클 동작들에서 저조파 발진(sub harmonic oscillation)을 회피하기 위해 감지된 전류에 더해진다. VSUM_BUCK 보상 신호 및 VSUM_BOOST 보상 신호의 각각은 멀티플렉서(344)의 일 입력에 제공된다. 벅 부스트 컨버터(302)가 동작의 벅 모드에서 동작중인지 또는 동작의 부스트 모드에서 동작중인지 여부에 따라 VSUM_BUCK(벅 모드) 또는 VSUM_BOOST(부스트 모드) 둘 중 어느 하나가 멀티플렉서(344)에서 MODE 신호에 대해 응답하여 선택되고 선택된 신호는 출력 전류 보상 신호 VSUM으로서 제공된다.Multiplexer 344 is coupled to receive either a VSUM_BUCK signal or a VSUM_BOOST signal. The VSUM_BUCK signal includes the sum of the current sensed from the current sensor 306 added together in the adder circuit 346, the buck mode offset signal, and the buck slope compensation signal. A VSUM_BOOST signal is generated at the adder circuit 348 by adding together the ISNS input current measurement from the current sensor 306, the boost mode offset signal, and the boost slope compensation signal. The current ISNS sensed from the current sensor 306 is summed with a buck mode offset or boost mode offset to ensure that the error amplifier 352 is operating with a suitable DC bias. A buck or boost compensation slope is added to the sensed current to avoid sub harmonic oscillation in large duty cycle operations. Each of the VSUM_BUCK compensation signal and the VSUM_BOOST compensation signal is provided to one input of the multiplexer 344. Either VSUM_BUCK (buck mode) or VSUM_BOOST (boost mode) depends on the MODE signal at multiplexer 344 depending on whether the buck boost converter 302 is operating in buck mode of operation or in boost mode of operation. In response, the selected and selected signal is provided as the output current compensation signal V SUM .

VSUM 신호는 멀티플렉서(344)로부터의 PWM 비교기(350)의 반전 입력에 대해 제공된다. PWM 비교기(350)의 비반전 입력이 에러 증폭기(352)로부터 전압 에러 신호 VCOMP를 수신하기 위해 연결된다. 에러 증폭기(352)의 출력이 레지스터(356)와 직렬로 커패시터(354)를 통해 그라운딩(ground)하도록 연결된다. 에러 증폭기(352)의 반전 입력은 노드(322)와 노드(360) 사이에 연결되는 레지스터(358)와 노드(360)와 그라운드 사이에 연결되는 레지스터로 구성되는 레지스터 디바이더(divider)를 통해 노드(322)에서 출력 전압 VOUT를 모니터링한다. 에러 증폭기(352)의 반전 입력은 노드(360)에 연결된다. 에러 증폭기(352)는 에러 신호 VCOMP를 발생시키기 위해 벅 부스트 컨버터(302)로부터의 출력 피드백 전압과 그것의 비반전 입력에 인가되는 기준 전압 VREF를 비교한다. VCOMP 신호는 벅 부스트 컨버터가 동작의 벅 모드에서 동작할 때 피크 전류 모드와 벅 부스트 컨버터가 동작의 부스트 모드에서 동작할 때 밸리 전류 모드 둘 모두에서 인덕터(316)를 통해 인덕터 전류를 판단하기 위해 사용된다. 벅 동작과 부스트 동작은 동일한 전압 에러 신호를 공유한다. 전압 에러 신호 VCOMP와 멀티플렉서(344)의 출력으로부터의 VSUM의 비교는 전력 트랜지스터(308, 312, 320 및 324)의 온/오프(on/off) 상태를 판단한다.The V SUM signal is provided to the inverting input of the PWM comparator 350 from the multiplexer 344. The non-inverting input of the PWM comparator 350 is connected to receive the voltage error signal V COMP from the error amplifier 352. An output of the error amplifier 352 is connected to ground through a capacitor 354 in series with the resistor 356. The inverting input of the error amplifier 352 is connected to a node through a register divider consisting of a register 358 connected between node 322 and node 360 and a register connected between node 360 and ground. Monitor the output voltage V OUT at 322. The inverting input of error amplifier 352 is connected to node 360. Error amplifier 352 compares the output feedback voltage from buck boost converter 302 with a reference voltage V REF applied to its non-inverting input to generate an error signal V COMP . The VCOMP signal is used to determine inductor current through inductor 316 in both peak current mode when the buck boost converter is operating in buck mode of operation and valley current mode when the buck boost converter is operating in boost mode of operation. do. The buck operation and the boost operation share the same voltage error signal. The comparison of the voltage error signal V COMP and V SUM from the output of the multiplexer 344 determines the on / off state of the power transistors 308, 312, 320 and 324.

PWM 비교기(350)의 출력(VCOMPOUT)은 인버터(362)에 대한 그리고 AND 게이트(364)의 제 1 입력에 대한 입력으로서 제공된다. 인버터(362)로부터 반전된 출력은 OR 게이트(366)의 제 1 입력에 제공된다. OR 게이트(366)의 다른 입력은 최대 듀티 사이클 검출 회로(340)의 출력으로부터 MAX_D 신호를 수신하도록 연결된다. OR 게이트(366)의 출력은 벅 PWM 신호의 발생이 가능하도록 래치(334)의 R 입력에 로직 신호를 제공한다. AND 게이트(364)의 다른 입력은 인버터(368)의 출력에 연결된다. 인버터(368)의 입력은 최대 듀티 사이클 보호 회로(340)로부터 MAX_D 신호를 수신하도록 연결된다. AND 게이트(364)의 출력은 또 다른 인버터(370)에 연결된다. 인터버(370)의 출력은 부스트 PWM 신호를 제공하기 위해 SR 래치(338)의 S 입력에 로직 신호를 제공한다. Output V COMPOUT of PWM comparator 350 is provided as an input to inverter 362 and to a first input of AND gate 364. The inverted output from inverter 362 is provided to a first input of OR gate 366. The other input of the OR gate 366 is connected to receive the MAX_D signal from the output of the maximum duty cycle detection circuit 340. The output of the OR gate 366 provides a logic signal to the R input of the latch 334 to enable generation of a buck PWM signal. The other input of AND gate 364 is connected to the output of inverter 368. The input of the inverter 368 is connected to receive the MAX_D signal from the maximum duty cycle protection circuit 340. The output of AND gate 364 is connected to another inverter 370. The output of interleaver 370 provides a logic signal to the S input of SR latch 338 to provide a boost PWM signal.

이제 도 4에 관해 언급할 때, 도 3의 벅 부스트 컨버터의 동작을 설명하는 도식화된 흐름도가 있다. 컨버터 동작이 단계(402)에서 시작될 때, 컨버터는 단계(404)에서 동작의 벅 모드에서 최초로 동작하고 동작의 피크 전류 제어 모드에서 동작한다. 조회 단계(406)는 최대 듀티 사이클에 대해 모니터링하고 만일 최대 듀티 사이클이 현재 검출되지 않는다면 제어는 단계(404)로 되돌아간다. 최대 듀티 사이클이 검출될 때, 컨버터는 단계(408)에서 동작의 부스트 모드로 진입하고 밸리 전류 제어 모드를 사용하여 동작한다. 조회 단계(410)는 최대 듀티 사이클에 대해 모니터링하고 만일 최대 듀티 사이클이 검출되지 않으면, 제어는 단계(408)로 되돌아간다. 최대 듀티 사이클이 검출될 때, 컨버터는 단계(404)에서 동작의 벅 모드에서 동작하도록 다시 변환한다. Referring now to FIG. 4, there is a schematic flow diagram illustrating the operation of the buck boost converter of FIG. 3. When the converter operation begins in step 402, the converter first operates in buck mode of operation in step 404 and in peak current control mode of operation. Inquiry step 406 monitors for the maximum duty cycle and if no maximum duty cycle is currently detected, control returns to step 404. When the maximum duty cycle is detected, the converter enters the boost mode of operation in step 408 and operates using the valley current control mode. Inquiry step 410 monitors for the maximum duty cycle and if no maximum duty cycle is detected, control returns to step 408. When the maximum duty cycle is detected, the converter again converts to operate in the buck mode of operation in step 404.

이제 도 5에 관해 언급할 때, 벅 부스트 컨버터가 동작의 벅 모드에서 동작의 부스트 모드로 트랜지션할 때, 벅 부스트 컨버터(302)와 관련된 도시화된 다양한 파형이 있다. 트랜지스터(308)와 트랜지스터(312)는 동작의 벅 모드에서 메인 파워 스위치들을 포함한다. 트랜지스터(320)는 동작의 벅 모드에서 항상 온 상태이고 트랜지스터(324)는 동작의 벅 모드에서 항상 오프 상태이다. 입력 전압 VIN(502)이 강하함에 따라, D~Vout/Vin이기 때문에 스위칭 듀티 사이클이 증가한다. 입력 전압 VIN(502)이 특정 값으로 강하함에 따라, 듀티 사이클이 최대 임계(최대 듀티 사이클)에 도달하고, 일 실시예에서 디지털 비교기를 포함하는 최대 듀티 사이클 검출 회로(340)가 이 조건에 대해 응답하고, 논리적으로 "하이" 레벨로 신호 MAX_D를 설정한다. 동시에, 하이 사이드 트랜지스터(308)가 꺼지고 트랜지스터(312)가 켜진다. 모드 선택 로직(342)은 다음 사이클을 알고 클록 신호가 SR 래치(334)의 입력에 나타날 때, 벅 부스트 컨버터(302)는 부스트 모드로 트랜지션할 것이다. 클록 펄스가 도달할 때, 제어 신호 MODE는 논리적으로 "하이" 레벨(부스트)로 설정되고 벅 부스트 컨버터는 이제 부스트 동작으로 구성된다. 그러나 이 조건에서 입력 전압 VIN(502)은 여전히 출력 전압 VOUT(504)보다 조금 더 높고, 그래서 동작의 부스트 모드가 너무 많은 에너지를 부하로 펌핑할 수 있고 또한 출력 전압 VOUT를 증가시킬 수 있다. 따라서, 벅 부스트 컨버터(302)는 부스트 사이클 이후 동작의 벅 모드로 돌아가고 출력 전압 VOUT(504)가 입력 전압 VIN 이하로 강하할 때까지 한(one) 사이클 이상 동안 동작의 벅 모드에 남겨진다. 이 방법으로 동작의 벅 모드에서 동작의 부스트 모드로의 평활 트랜지션이 제공된다. 도 5 역시 멀티플렉서(344)의 출력, VSUM(506), 에러 증폭기(error amplifier) VCOMP(508)의 출력 및 인덕터 전류(510)를 도시한다. Referring now to FIG. 5, when the buck boost converter transitions from the buck mode of operation to the boost mode of operation, there are various illustrated waveforms associated with the buck boost converter 302. Transistor 308 and transistor 312 include main power switches in buck mode of operation. Transistor 320 is always on in buck mode of operation and transistor 324 is always off in buck mode of operation. As the input voltage V IN 502 drops, the switching duty cycle increases because it is D to Vout / Vin. As the input voltage V IN 502 drops to a certain value, the duty cycle reaches a maximum threshold (maximum duty cycle), and in one embodiment the maximum duty cycle detection circuit 340 comprising a digital comparator is at this condition. And logically set the signal MAX_D to the "high" level. At the same time, high side transistor 308 is turned off and transistor 312 is turned on. The mode select logic 342 knows the next cycle and when the clock signal appears at the input of the SR latch 334, the buck boost converter 302 will transition to boost mode. When the clock pulse arrives, the control signal MODE is logically set to the "high" level (boost) and the buck boost converter is now configured for boost operation. In this condition, however, the input voltage V IN 502 is still slightly higher than the output voltage V OUT 504, so that the boost mode of operation can pump too much energy into the load and also increase the output voltage V OUT . have. Thus, the buck boost converter 302 returns to the buck mode of operation after the boost cycle and remains in the buck mode of operation for more than one cycle until the output voltage V OUT 504 drops below the input voltage V IN . . In this way a smooth transition from the buck mode of operation to the boost mode of operation is provided. 5 also shows the output of multiplexer 344, the V SUM 506, the output of error amplifier V COMP 508, and the inductor current 510.

이제 도 6에 관해 언급할 때, 동작의 부스트 모드에서 동작의 벅 모드로의 도시화된 벅 부스트 컨버터(302)의 변환이 있다. 입력 전압 VIN(602)이 출력 전압 VOUT(604)보다 훨씬 낮을 때, 벅 부스트 컨버터는 동작의 순수 부스트 모드에서 동작한다. 트랜지스터(308)가 항상 온 상태이고 트랜지스터(312)가 항상 오프인 동안 트랜지스터(320)와 트랜지스터(324)는 동작의 부스트 모드에서 메인 파워 스위치들을 포함한다. 입력 전압 VIN(602)이 증가함에 따라, 벅 부스트 컨버터(302)가 동작의 밸리 제어 모드에 있기 때문에 스위칭 듀티 사이클들이 증가한다. 입력 전압 VIN(602)이 듀티 사이클이 최대 임계 레벨(최대 듀티 사이클)에 도달하는 특정 레벨로 증가함에 따라, 디지털 비교기를 포함하는 최대 듀티 사이클 검출 회로(340)가 이 조건에 응답하고 논리적으로 "하이" 레벨로 신호 MAX_D를 설정한다. 동시에, 하이 사이드 트랜지스터(320)가 꺼지고 로우 사이드 트랜지스터(324)가 켜진다. 모드 선택 로직(342)은 다음 사이클을 알고, 클록 신호가 나타날 때, 컨버터는 벅 모드로 트랜스미팅(transmit)할 것이다. 클록 신호가 동작의 벅 모드에 도달할 때 신호 "MODE"는 논리적으로 "로우" 레벨(벅 모드)로 설정되고 전체 벅 부스트 컨버터가 동작의 벅 모드로 구성된다. 그러나 이 조건에서 입력 전압 VIN(602)은 출력 전압 VOUT(604)보다 여전히 더 낮다. 따라서, 동작의 벅 모드는 부하로 지나치게 많은 에너지를 끌어당길 수 있고 출력 전압 VOUT(604)은 감소한다. 따라서, 벅 부스트 컨버터(302)는 벅 사이클 이후에 동작의 부스트 모드로 돌아가고 출력 전압(604)이 증가할 때까지 한 사이클 이상 동안 동작의 부스트 모드에 남겨진다. 입력 전압 VIN(602)이 더 증가함에 따라, 더 많은 벅 사이클이 있을 수 있다. 이 방법으로 부스트에서 벅으로의 평활 트랜지션이 제공된다.Referring now to FIG. 6, there is a conversion of the illustrated buck boost converter 302 from the boost mode of operation to the buck mode of operation. When the input voltage V IN 602 is much lower than the output voltage V OUT 604, the buck boost converter operates in the pure boost mode of operation. Transistor 320 and transistor 324 include main power switches in the boost mode of operation while transistor 308 is always on and transistor 312 is always off. As the input voltage V IN 602 increases, the switching duty cycles increase because the buck boost converter 302 is in the valley control mode of operation. As the input voltage V IN 602 increases to a certain level where the duty cycle reaches the maximum threshold level (maximum duty cycle), the maximum duty cycle detection circuit 340 including the digital comparator responds to this condition and logically Set signal MAX_D to the "high" level. At the same time, the high side transistor 320 is turned off and the low side transistor 324 is turned on. Mode select logic 342 knows the next cycle, and when the clock signal appears, the converter will transmit to buck mode. When the clock signal reaches the buck mode of operation, the signal "MODE" is logically set to the "low" level (buck mode) and the entire buck boost converter is configured for buck mode of operation. In this condition, however, the input voltage V IN 602 is still lower than the output voltage V OUT 604. Thus, the buck mode of operation can attract too much energy to the load and the output voltage V OUT 604 is reduced. Thus, the buck boost converter 302 returns to the boost mode of operation after the buck cycle and remains in the boost mode of operation for one or more cycles until the output voltage 604 increases. As the input voltage V IN 602 increases further, there may be more buck cycles. In this way, a smooth transition from boost to buck is provided.

도 6의 도해는 또한 멀티플렉서(344)의 출력 VSUM(606), 에러 증폭기 출력 VCOMP(608) 및 인덕터 전류(610)를 도시한다.The illustration of FIG. 6 also shows the output V SUM 606, the error amplifier output V COMP 608, and the inductor current 610 of the multiplexer 344.

출력 전압 VOUT가 입력 전압 VIN에 가까워질 때, 벅 부스트 컨버터(302)는 벅에서 부스트로 그리고 벅 모드에서 부스트로 스위칭한다. 독립적인 벅-부스트 모드 단지 벅 모드 및 부스트 모드는 없다. 제어 방법은 동작의 벅 모드에서 피크 전류 제어 모드 및 동작의 부스트 모드에서 밸리 전류 제어 모드를 사용하여 평활 트랜지션을 보장한다. 이 방법의 주요 이점은 에러 신호 VCOMP가 모드 트랜지션 동안 임의 갑작스러운 변경들을 갖지 않는다는 것이다. VCOMP 신호가 출력 전압 VOUT의 직접 펑션(function)이기 때문에, 만일 에러 신호 VCOMP가 안정되면 출력 전압 VOUT이 안정된다. 앞서 언급된 바와 같이, 멀티플렉서 VSUM의 출력은 입력 전류 ISNS벅 또는 부스트 모드 오프셋 및 슬로프 보상 신호의 합계이다. 동작의 벅 및 부스트 모드들에서 오프셋들의 다른 값들이 풀(full) 사이클에서 최대 슬로프 보상에 기반해서 선택된다. 일반적으로 오프셋들의 다른 값은 최대 슬로프 보상 전압의 두배이다. 예를 들어, 만일 슬로프 보상이 1V/us이고 스위칭 주파수가 1MHz라면, 오프셋들의 다른 값은 2V인, 1V/us*1us*2이다. 그래서 만일 벅 모드에서 오프셋이 Vos라면, 그때 부스트 모드에 대한 오프셋은 Vos+2V)이다. 이 방법으로의 시스템 동작은 경부하 조건 및 중부하(heavy loading) 조건 둘 모두에서 우위(superior)인 라인 과도들을 제공한다. 출력 전압이 입력 전압에 가까울 때 전압 리플 역시 작다. 제어 방법은 단지 단일 집적 전류 센서 및 사이클 대 사이클 검출만을 단순히 요구한다.When the output voltage V OUT approaches the input voltage V IN , the buck boost converter 302 switches from buck to boost and from buck mode to boost. Independent Buck-Boost Mode There are no buck and boost modes. The control method uses a peak current control mode in the buck mode of operation and a valley current control mode in the boost mode of operation to ensure smooth transitions. The main advantage of this method is that the error signal V COMP does not have any sudden changes during the mode transition. Since the V COMP signal is a direct function (function) of the output voltage V OUT, the output voltage V OUT is stabilized If the error signal V COMP is stable. As mentioned earlier, the output of the multiplexer V SUM is the sum of the input current ISNS buck or boost mode offset and slope compensation signals. Different values of the offsets in the buck and boost modes of operation are selected based on the maximum slope compensation at full cycle. In general, the other value of the offsets is twice the maximum slope compensation voltage. For example, if the slope compensation is 1V / us and the switching frequency is 1MHz, the other value of the offsets is 1V / us * 1us * 2, which is 2V. So if the offset in buck mode is Vos, then the offset for boost mode is Vos + 2V). System operation in this way provides line transients that are superior in both light and heavy loading conditions. When the output voltage is close to the input voltage, the voltage ripple is also small. The control method simply requires only a single integrated current sensor and cycle to cycle detection.

이제 도 7에 관해 언급할 때, 다상 비반전 벅 부스트 컨버터의 도시화된 블록도가 있다. 에러 증폭기(702)는 다상 비반전 벅 부스트 컨버터에 피드백 전압 디바이더와 루프 보상을 제공한다. 에러 증폭기(702)는 다상 비반전 벅 부스트 컨버터의 각 위상과 관련된 변조기 및 드라이버 회로(704)들의 각각에 제공되는 보상 신호 VCOMP를 발생시킨다. 변조기 및 드라이버 회로(704)는 에러 증폭기(702)로부터의 VCOMP 신호와 관련된 전류 센서(708)들로부터의 전류 신호 ISNS에 응답하여 관련된 벅 부스트 컨버터(706)에 대해 드라이브 신호들을 발생시킨다. 전류 센서(708)들은 관련된 변조기 및 드라이버(704)로 ISNS 전압 신호를 발생시키기 위해 관련된 벅 부스트 컨버터(706)에 대해 입력 전류를 모니터링한다. 벅 부스트 컨버터(706)는 보상 전압 VCOMP를 발생시키기 위해서 에러 증폭기(702)에 의해 모니터링되는 출력 전압 VOUT를 발생시킨다. Referring now to FIG. 7, there is a illustrated block diagram of a multiphase non-inverting buck boost converter. Error amplifier 702 provides feedback voltage divider and loop compensation to the multiphase non-inverting buck boost converter. Error amplifier 702 generates a compensation signal V COMP provided to each of the modulator and driver circuits 704 associated with each phase of the polyphase non-inverting buck boost converter. The modulator and driver circuit 704 generates drive signals for the associated buck boost converter 706 in response to the current signal I SNS from the current sensors 708 associated with the V COMP signal from the error amplifier 702. Current sensors 708 monitor the input current for associated buck boost converter 706 to generate an I SNS voltage signal to associated modulator and driver 704. The buck boost converter 706 generates the output voltage V OUT monitored by the error amplifier 702 to generate the compensation voltage V COMP .

이제 도 8에 대해 언급할 때, 다상 비반전 벅 부스트 컨버터의 각 위상과 관련된 도시화된 변조기와 드라이버 회로(704)의 블록도가 있다. PWM 로직(802)은 드라이브 로직(804)과 모드 제어 로직(806)으로 PWM 제어 신호들을 발생시킨다. 드라이브 로직(804)은 PWM 로직(802)에 의해 제공된 PWM 제어 신호들에 응답하여 관련된 벅 부스트 컨버터의 스위칭 트랜지스터들로 드라이브 신호들을 발생시킨다. 모드 제어 로직(806)은 PWM 로직(802)으로부터 PWM 신호를 모니터링하는 것에 의해 벅 부스트 컨버터가 동작의 벅 모드에서 동작하는지 또는 동작의 부스트 모드에서 동작하는지 여부를 판단한다. 모드 제어 로직(806)은 벅 부스트 컨버터 내에 스위칭 트랜지스터들의 동작을 제어하기 위해 드라이브 로직(804)에 모드 제어 신호들을 부가적으로 제공한다. 전류 슬로프 보상 회로(808)는 전류 센서(708)(도 7)에 의해 벅 부스트 컨버터로부터 모니터링된 전류 ISNS에 응답하여 PWM 로직(802)으로 VSUM 전압을 발생시킨다.Referring now to FIG. 8, there is a block diagram of the illustrated modulator and driver circuit 704 associated with each phase of a polyphase non-inverting buck boost converter. PWM logic 802 generates PWM control signals with drive logic 804 and mode control logic 806. Drive logic 804 generates drive signals to the switching transistors of the associated buck boost converter in response to the PWM control signals provided by PWM logic 802. The mode control logic 806 determines whether the buck boost converter operates in the buck mode of operation or in the boost mode of operation by monitoring the PWM signal from the PWM logic 802. The mode control logic 806 additionally provides mode control signals to the drive logic 804 to control the operation of the switching transistors in the buck boost converter. Current slope compensation circuit 808 generates V SUM voltage to PWM logic 802 in response to current I SNS monitored from buck boost converter by current sensor 708 (FIG. 7).

이제 도 9에 대해 언급할 때, 벅 부스트 컨버터의 다른 위상 사이에 고유 전류 셰어링을 제공하는 다상 비반전 벅 부스트 컨버터에 관해 제공된 보다 상세한 블록도가 있다. 앞서 설명된 바와 같이, 에러 증폭기 일부(702)는 노드(902)에서 벅 부스트 컨버터(706)의 다중 위상들의 조합된 출력들로부터 출력 전압을 모니터링한다. 에러 증폭기 회로(702)는 노드(902)와 노드(906) 사이에 연결된 레지스터(904)와 노드(906)와 그라운드 사이에 연결된 레지스터(908)로 구성되는 전압 디바이더를 포함한다. 피드백 전압 VFB는 에러 증폭기(910)의 반전 입력에 의해 노드(906)에서 모니터링된다. 에러 증폭기(910)의 비반전 입력은 피드백 전압 VFB와의 비교를 위해 기준 전압 VREF를 수신한다. 에러 증폭기(910)의 출력은 다상 비반전 벅 부스트 컨버터의 각 위상과 관련된 변조기와 드라이버(704)의 각각에 VCOMP 입력을 제공하기 위해 노드(912)에 연결된다. 비교기(914)와 레지스터(916)의 직렬 연결은 노드(912)와 그라운드 사이에 연결된다. 비교기(914)는 노드(912)와 노드(918) 사이에 연결되고 레지스터(916)는 노드(918)과 그라운드 사이에 연결된다. 에러 증폭기(910)는 변조기와 드라이버 회로(704)의 각각에 공급되는 보상 신호 VCOMP를 발생시키는 트랜스 컨덕턴스 증폭기를 포함한다. 오직 단일 에러 증폭기(910)만이 시스템을 위해 요구된다. 그러나 다중 에러 증폭기(910)들은 병렬로 놓여질 수 있고 에러 증폭기의 총 이득은 에러 증폭기들의 각각의 합계를 포함할 수 있다. Referring now to FIG. 9, there is a more detailed block diagram provided for a multiphase non-inverting buck boost converter that provides inherent current sharing between different phases of the buck boost converter. As described above, the error amplifier portion 702 monitors the output voltage from the combined outputs of the multiple phases of the buck boost converter 706 at node 902. Error amplifier circuit 702 includes a voltage divider consisting of a resistor 904 coupled between node 902 and node 906 and a resistor 908 coupled between node 906 and ground. The feedback voltage V FB is monitored at node 906 by the inverting input of error amplifier 910. The non-inverting input of the error amplifier 910 receives a reference voltage V REF for comparison with the feedback voltage V FB . The output of error amplifier 910 is coupled to node 912 to provide a V COMP input to each of the modulators and drivers 704 associated with each phase of the polyphase non-inverting buck boost converter. The serial connection of comparator 914 and register 916 is connected between node 912 and ground. Comparator 914 is connected between node 912 and node 918 and register 916 is connected between node 918 and ground. The error amplifier 910 includes a transconductance amplifier that generates a compensation signal V COMP that is supplied to each of the modulator and driver circuit 704. Only a single error amplifier 910 is needed for the system. However, the multiple error amplifiers 910 may be placed in parallel and the total gain of the error amplifier may include the sum of each of the error amplifiers.

도 9에서 도시된 시스템의 제 2 일부는 변조기와 드라이버(704)들을 포함한다. 이들은 에러 증폭기(910)로부터 보상 신호 VCOMP와 다상 컨버터의 소정 위상과 관련된 벅 부스트 컨버터의 입력 전압 노드에서 감지된 입력 전류와 관련된 전류 감지 신호 ISNSN를 수신하기 위해 각각 연결된다. 인터리브된 인덕터 전류들 및 단일 위상 컨버터보다 더 작은 출력과 입력 리플을 발생시키도록 각 위상에 대한 클록 신호가 다르기 때문에 컨버터의 각 위상은 개별 변조기를 요구한다. N-위상 컨버터는 이상적으로 인접 위상들 사이에 360/n의 위상 시프트를 가질 수 있다. 각 위상 역시 ISNS1에서 ISNSn까지의 독립적인 전류 감지를 가진다. 이 구조는 고유 전류 밸런싱 메커니즘을 제공한다. 동작의 벅 모드에서의 피크 전류 모드 또는 동작의 부스트 모드에서의 밸리 전류 모드 제어 둘 중 어느 하나에서, 감지 전류 전압 ISNSn은 보상 신호 VCOMP와 비교된다. VCOMP는 각 변조기 사이에 공통 신호이기 때문에, 신호는 각 위상에 대해 전류를 밸런싱한다. 상위 성능을 획득하는 동안, 이것은 설계의 복잡성을 감소시키는 다상 컨버터 내에 커다란 혜택이다. 각 위상은 그것의 자체 최대 듀티 사이클 검출 회로 및 모드 선택 회로를 가진다. VIN이 VOUT에 가까울 때, 일부 위상들이 부스트 모드에서 동작하는 동안, 다른 것들은 벅 모드에서 동작할 수 있다. 각 위상을 위한 변조기 및 드라이버 회로(704)들은 관련된 위상을 위한 벅 부스트 컨버터와 관련된 스위칭 트랜지스터들의 각각을 위해 HD_BUCKn, LD_BUCKn, HD_BOOSTn 및 LD_BOOSTn을 발생시킨다. The second part of the system shown in FIG. 9 includes a modulator and drivers 704. These are respectively connected to receive from the error amplifier 910 a current sense signal I SNSN associated with the sensed signal V COMP and the sensed input current at the input voltage node of the buck boost converter associated with the desired phase of the polyphase converter. Each phase of the converter requires a separate modulator because the clock signal for each phase is different to produce less output and input ripple than interleaved inductor currents and single phase converters. The N-phase converter may ideally have a phase shift of 360 / n between adjacent phases. Each phase also has independent current sensing from I SNS1 to I SNSn . This structure provides a unique current balancing mechanism. In either peak current mode in the buck mode of operation or valley current mode control in the boost mode of operation, the sense current voltage I SNSn is compared with the compensation signal V COMP . Since VCOMP is a common signal between each modulator, the signal balances current for each phase. While acquiring higher performance, this is a huge benefit in polyphase converters, which reduces design complexity. Each phase has its own maximum duty cycle detection circuit and mode selection circuit. When VIN is close to VOUT, some phases may operate in boost mode while others may operate in buck mode. Modulator and driver circuits 704 for each phase generate HD_BUCKn, LD_BUCKn, HD_BOOSTn and LD_BOOSTn for each of the switching transistors associated with the buck boost converter for the associated phase.

이들 드라이버 출력들은 벅 부스트 컨버터(706)의 연관된 파워 스위칭 트랜지스터들에 제공된다. 각 벅 부스트 컨버터(706)는 조절되는 입력 전압이 제공되는 입력 전압 노드(915)를 포함한다. 전류 센서(917)는 노드(915)를 통해 입력 전압 전류를 감지하고 감지된 입력 전류 전압 ISNSn을 제공한다. 하이 사이드 벅 트랜지스터(919)는 전류 센서(917)와 노드(920) 사이에 연결된다. 하이 사이드 벅 트랜지스터(919)는 P-채널 트랜지스터를 포함한다. 하이 사이드 벅 트랜지스터(919)는 드라이브 신호 HD_BUCKn을 수신하기 위해 연결된다. 로우 사이드 벅 트랜지스터(922)는 노드(920)와 그라운드 노드(924) 사이에 연결된 드레인/소스 경로를 갖는 N-채널 트랜지스터를 포함한다. 로우 사이드 벅 트랜지스터(922)는 드라이브 제어 신호 LD_BUCKn을 수신하도록 연결된다. 인덕터(926)는 노드(920)와 노드(928) 사이에 연결된다. These driver outputs are provided to the associated power switching transistors of the buck boost converter 706. Each buck boost converter 706 includes an input voltage node 915 provided with a regulated input voltage. Current sensor 917 senses input voltage current through node 915 and provides a sensed input current voltage I SNSn . The high side buck transistor 919 is coupled between the current sensor 917 and the node 920. High side buck transistor 919 includes a P-channel transistor. The high side buck transistor 919 is connected to receive the drive signal HD_BUCKn. Low side buck transistor 922 includes an N-channel transistor having a drain / source path coupled between node 920 and ground node 924. The low side buck transistor 922 is coupled to receive the drive control signal LD_BUCKn. Inductor 926 is coupled between node 920 and node 928.

하이 사이드 부스트 트랜지스터(930)는 출력 전압 노드 VOUT(932)와 노드(928) 사이에 연결된 소스/드레인 경로를 갖는 P-채널 트랜지스터를 포함한다. 로우 사이드 부스트 트랜지스터(934)는 노드(928)와 그라운드 노드(924) 사이에 연결된 드레인/소스 경로를 갖는 N-채널 트랜지스터를 포함한다. 트랜지스터(934)의 게이트는 드라이브 제어 신호 HD_BOOSTn을 수신하기 위해 연결된다. 하이 및 로우 사이드 벅 및 부스트 스위칭 트랜지스터들 및 전류 센서는 다상 벅 부스트 컨버터의 각 위상과 관련된 벅 부스트 컨버터들의 각각 내에서 동일하다. 각 벅 부스트 컨버터는 노드(932)에 연결된 그것의 출력을 가진다. 부가적으로, 레지스터(935)로 구성되는 부하는 노드(932)와 그라운드 사이에 연결된다. 커패시터(936)는 노드(932)와 그라운드 사이에 연결된 레지스터(935)와 병렬로 연결된다.High side boost transistor 930 includes a P-channel transistor having a source / drain path coupled between output voltage node V OUT 932 and node 928. Low side boost transistor 934 includes an N-channel transistor having a drain / source path coupled between node 928 and ground node 924. The gate of transistor 934 is connected to receive drive control signal HD_BOOSTn. The high and low side buck and boost switching transistors and current sensor are the same in each of the buck boost converters associated with each phase of the multiphase buck boost converter. Each buck boost converter has its output connected to node 932. In addition, a load consisting of registers 935 is coupled between node 932 and ground. Capacitor 936 is connected in parallel with resistor 935 coupled between node 932 and ground.

하이 사이드 벅 트랜지스터(918), 로우 사이드 벅 트랜지스터(922), 하이 사이드 부스트 트랜지스터(930) 및 로우 사이드 부스트 트랜지스터(934)의 각각에 대한 드라이브 제어 신호들이 변조기와 드라이버 회로(704)로부터 제공된다. 이제 도 10에 대해 언급할 때, 보다 상세하게 도시된 이들 게이트 드라이브 스위칭 신호들을 발생시키기 위한 변조기와 드라이버 회로(704)의 도식화된 블록도가 있다. 벅 모드 제어 로직 및 드라이버(1002)들은 SR 래치(1004)로부터 제공된 PWM 신호(PWM_BUCK) 및 최대 듀티 사이클 검출 및 모드 선택 로직(1006)으로부터 제공된 모드 제어 신호에 응답하여 하이 사이드 벅 트랜지스터(918)에 대해 HD_BUCKn 신호를 그리고 로우 사이드 벅 트랜지스터(922)에 대해 LD_BUCKn 신호를 발생시킨다.Drive control signals for each of high side buck transistor 918, low side buck transistor 922, high side boost transistor 930, and low side boost transistor 934 are provided from modulator and driver circuit 704. Referring now to FIG. 10, there is a schematic block diagram of a modulator and driver circuit 704 for generating these gate drive switching signals shown in more detail. The buck mode control logic and drivers 1002 are coupled to the high side buck transistor 918 in response to the PWM signal PWM_BUCK provided from the SR latch 1004 and the mode control signal provided from the maximum duty cycle detection and mode selection logic 1006. Generates an HD_BUCKn signal and generates an LD_BUCKn signal for the low side buck transistor 922.

부스트 모드 제어 로직 및 드라이버(1008)들은 SR 래치(1010)로부터의 PWM 제어 신호(PWM_BOOST) 및 최대 듀티 사이클 검출과 모드 선택 로직(1006)으로부터의 모드 제어 신호에 응답하여 트랜지스터(930)에 대해 HD_부스트n 드라이브 신호를, 그리고 트랜지스터(934)에 대해 LD_BOOSTn 드라이브 신호를 발생시킨다. 트랜지스터(918)와 트랜지스터(922)는 동작의 벅 모드에서 벅 부스트 컨버터를 위한 파워 스위치들이다. 동작의 벅 모드에서, 트랜지스터(930)는 항상 켜지고 트랜지스터(934)는 항상 꺼진다. 유사하게, 동작의 부스트 모드에서, 벅 모드 제어 로직 및 드라이버(1002)들 및 부스트 모드 제어 로직 및 드라이버들은 파워 FET 스위치들을 포함하는 부스트 트랜지스터(320)와 부스트 트랜지스터(324)를 제어한다. 동작의 부스트 모드에서, 트랜지스터(922)가 항상 꺼지는 동안, 트랜지스터(918)는 항상 켜진다. SR 래치(1004)는 SR 래치(1004)의 S 입력에 제공되는 클록 신호 및 SR 래치(1004)의 R 입력에 인가되는 로직 신호에 응답하여 벅 모드 제어 로직 및 드라이버(1002)들에 대해 PWM_BUCK 신호를 발생시킨다. PWM 신호 PWM_BOOST는 SR 래치(1010)의 R 입력에서 수신된 클록 입력 및 S 입력에 제공된 로직 입력에 응답하여 SR 래치(1010)의 Q 출력으로부터 제공된다.Boost mode control logic and drivers 1008 are HD to transistor 930 in response to PWM control signal PWM_BOOST from SR latch 1010 and mode control signal from mode select logic 1006 and maximum duty cycle detection. A boost n drive signal and an LD_BOOSTn drive signal for transistor 934. Transistor 918 and transistor 922 are power switches for the buck boost converter in the buck mode of operation. In the buck mode of operation, transistor 930 is always on and transistor 934 is always off. Similarly, in boost mode of operation, buck mode control logic and drivers 1002 and boost mode control logic and drivers control boost transistor 320 and boost transistor 324 including power FET switches. In the boost mode of operation, transistor 918 is always on while transistor 922 is always off. The SR latch 1004 is a PWM_BUCK signal for the buck mode control logic and drivers 1002 in response to a clock signal provided to the S input of the SR latch 1004 and a logic signal applied to the R input of the SR latch 1004. Generates. The PWM signal PWM_BOOST is provided from the Q output of the SR latch 1010 in response to a clock input received at the R input of the SR latch 1010 and a logic input provided to the S input.

최대 듀티 사이클 검출 및 모드 선택 로직(1006)은 벅 모드 제어 로직 및 드라이버(1002)들과 부스트 모드 제어 로직 및 드라이버(1008)들의 각각에 모드 신호를 제공한다. 최대 듀티 사이클 검출 및 모드 선택 로직(1006)은 벅 모드 제어 로직 및 드라이버(1002)들과 부스트 모드 제어 로직 및 드라이버(1008)들의 각각에 대해 모드 신호를 제공한다. 최대 듀티 사이클 검출 및 모드 선택 로직(1006)은 SR 래치들(1004), (1010) 각각의 출력으로부터 제공되는 PWM_BUCK 및 PWM_BOOST 신호들에 응답해서 벅 모드 제어 로직 및 드라이버(1002)들과 부스트 모드 제어 로직 및 드라이버(1008)들의 각각에 대해 출력 제어 신호 MODE를 발생시킨다. 최대 듀티 사이클 검출 및 모드 선택 로직(1006)은 최대 듀티 사이클 조건이 입력 전압 VIN에 접근하는 출력 전압 VOUT에 응답해서 동작의 벅 모드와 부스트 모드 사이에 존재하는 때를 판단한다. 최대 듀티 사이클 조건이 검출될 때, 최대 듀티 사이클 검출 및 모드 선택 로직(1006)은 MAX_D 신호에 대해 논리적으로 "하이" 값을 발생시킨다.The maximum duty cycle detection and mode selection logic 1006 provides a mode signal to each of the buck mode control logic and drivers 1002 and the boost mode control logic and drivers 1008. The maximum duty cycle detection and mode selection logic 1006 provides a mode signal for each of the buck mode control logic and drivers 1002 and the boost mode control logic and drivers 1008. The maximum duty cycle detection and mode selection logic 1006 controls the buck mode control logic and driver 1002 and the boost mode control in response to the PWM_BUCK and PWM_BOOST signals provided from the output of the SR latches 1004, 1010, respectively. Generate an output control signal MODE for each of the logic and drivers 1008. The maximum duty cycle detection and mode selection logic 1006 determines when a maximum duty cycle condition exists between the buck and boost modes of operation in response to the output voltage V OUT approaching the input voltage V IN . When the maximum duty cycle condition is detected, the maximum duty cycle detection and mode selection logic 1006 generates a logically "high" value for the MAX_D signal.

최대 듀티 사이클 검출 및 모드 선택 로직(1006)은 벅 부스트 컨버터가 동작의 벅 모드 또는 동작의 부스트 모드 둘 중 어느 하나로 스위칭하는 것을 요구하는지 그리고 이 변경을 나타내기 위해 모드 제어 신호 MODE를 발생시키는지 여부를 판단한다. 벅 동작에서 부스트 동작으로 또는 부스트 동작에서 벅 동작으로 평활하게 스위칭하기 위해, 최대 듀티 사이클의 판단이 최대 듀티 사이클 검출 및 모드 선택 로직(1006)에 의해 제어 스킴에 도입된다. 최대 듀티 사이클 조건이 검출될 때 언제든지, MAX_D 신호는 논리적으로 "하이" 상태로 간다. 이것은 입력 전압 VIN이 출력 전압 VOUT에 가까울 때 또는 부하 과도들이 출력에서 발생할 때 통상 발생한다. 최대 듀티 사이클 검출 및 모드 선택 로직(1006)은 벅 부스트 컨버터의 동작 모드가 벅인지 또는 부스트인지를 판단한다. MAX_D 논리적으로 "하이" 신호가 검출될 때마다, 동작 모드가 토글링되는 것과 같은, 단순한 제어 방법이 실행된다. 더 정교화된 제어 방법들이 다중 MAX_D 신호들을 사용하는 것에 의해 적용될 수 있다. 벅 또는 부스트 둘 중 어느 하나인, 벅 부스트 컨버터 내에 동작하는 두개, 및 단지 두개의 모드들이 있다. Maximum duty cycle detection and mode selection logic 1006 requires the buck boost converter to switch to either the buck mode of operation or the boost mode of operation and whether to generate a mode control signal MODE to indicate this change. Judge. In order to switch smoothly from buck operation to boost operation or from boost operation to buck operation, the determination of the maximum duty cycle is introduced into the control scheme by the maximum duty cycle detection and mode selection logic 1006. Whenever a maximum duty cycle condition is detected, the MAX_D signal logically goes to a "high" state. This typically occurs when the input voltage V IN is close to the output voltage V OUT or when load transients occur at the output. The maximum duty cycle detection and mode selection logic 1006 determines whether the operation mode of the buck boost converter is buck or boost. Each time a MAX_D logically "high" signal is detected, a simple control method is implemented, such as the operating mode toggled. More sophisticated control methods can be applied by using multiple MAX_D signals. There are two operating in a buck boost converter, either buck or boost, and only two modes.

최대 듀티 사이클 검출 및 모드 선택 로직(1006)의 모드 출력 "MODE" 신호는 컨버터가 동작의 벅 모드에 있는지 또는 부스트 모드에 있는지 여부에 따라 동작 회로들, 예를 들어, 전류 감지 및 스위치 드라이버 제어 로직을 선택하는 멀티플렉서 제어 신호처럼 거동한다. 따라서, 모드 제어 신호는 동작의 모드에 따라 벅 모드 제어 로직 드라이버(1002)들 또는 부스트 모드 제어 로직 및 드라이버(1008)들 둘 중 어느 하나를 선택하고 또한 멀티플렉서(1012)의 출력으로부터 제공되는 전류 감지 보상 신호를 선택한다.The mode output “MODE” signal of the maximum duty cycle detection and mode selection logic 1006 depends on the operating circuits, eg, current sensing and switch driver control logic, depending on whether the converter is in buck mode or boost mode of operation. It behaves like a multiplexer control signal that selects. Thus, the mode control signal selects either buck mode control logic drivers 1002 or boost mode control logic and drivers 1008 depending on the mode of operation and also senses the current provided from the output of multiplexer 1012. Select the compensation signal.

멀티플렉서(1012)는 VSUM_BUCK 신호 또는 VSUM_BOOST 신호 둘 중 어느 하나를 출력하도록 연결된다. VSUM_BUCK 신호는 가산기 회로(1014)에서 함께 더해지는, 전류 센서(916)로부터 감지된 전류, 벅 모드 오프셋 신호 및 벅 슬로프 보상 신호의 합계를 포함한다. VSUM_BOOST 신호는 전류 센서(916)로부터 ISNS 입력 전류 측정 신호, 부스트 모드 오프셋 신호 및 부스트 슬로프 보상 신호를 함께 더하는 것에 의해 가산기(1016)에서 발생된다. 전류 센서(916)로부터 감지된 전류 전압 ISNS은 에러 증폭기(910)가 적합한 DC 바이어스와 함께 동작하는 것을 보장하기 위해 벅 모드 오프셋 또는 부스트 모드 오프셋과 함께 합계된다. 벅 보상 슬로프 또는 부스트 보상 슬로프가 큰 듀티 사이클 동작에서 저조파 발진을 회피하기 위해 감지된 전류에 더해진다. VSUM_BUCK 보상 신호 및 VSUM_BOOST 보상 신호의 각각이 멀티플렉서(1012)의 입력에 제공된다. 벅-부스트 컨버터가 동작의 벅 모드에서 동작하는지 또는 동작의 부스트 모드에서 동작하는지 여부에 따라, VSUM _ BUCK(벅 모드) 또는 VSUM _BOOST(부스트 모드) 둘 중 어느 하나가 멀티플렉서(1012)의 모드 신호에 응답하여 선택되고, 선택된 신호는 출력 전류 보상 신호 VSUM으로서 제공된다.Multiplexer 1012 is connected to output either of the two V SUM _BUCK signal or a signal V SUM _BOOST. The V SUM _ BUCK signal includes the sum of the current sensed from the current sensor 916, the buck mode offset signal, and the buck slope compensation signal added together in the adder circuit 1014. V SUM _BOOST signal is generated from the adder 1016 by adding the ISNS input current measurement signal, the boost mode, the offset signal and the boost slope compensation signal from the current sensor 916 together. The current voltage I SNS sensed from the current sensor 916 is summed together with the buck mode offset or boost mode offset to ensure that the error amplifier 910 operates with a suitable DC bias. A buck compensation slope or boost compensation slope is added to the sensed current to avoid low frequency oscillations in large duty cycle operation. Each of the V SUM _ BOCK compensation signal and the V SUM _ BOOST compensation signal is provided to an input of the multiplexer 1012. Depending on whether the buck-boost converter is operating in the buck mode of operation or in the boost mode of operation, either V SUM _ BUCK (buck mode) or V SUM _ BOOST (boost mode) is determined by the multiplexer 1012. Selected in response to the mode signal, the selected signal is provided as the output current compensation signal V SUM .

VSUM 신호는 PWM 비교기(1015)의 반전 입력에 제공된다. PWM 비교기(1015)의 비반전 입력은 에러 증폭기(910)로부터 전압 에러 신호 VCOMP를 수신하기 위해 연결된다. VCOMP 신호는 동작의 다상 모드에서 동작의 단일 위상 모드와 관련해서 앞서 설명된 바와 같이 사용된다. PWM 비교기(1015)의 출력이 인버터(1017)에 대한 입력으로서 제공된다. 인버터(1017)로부터 반전된 출력이 OR 게이트(1018)의 제 1 입력 및 AND 게이트(1020)의 제 1 입력에 제공된다. OR 게이트(1018)의 다른 입력이 최대 듀티 사이클 검출 및 모드 선택 로직(1006)의 출력으로부터 MAX_D 신호를 수신하도록 연결된다. AND 게이트(1020)의 다른 입력이 인버터(1022)로부터 반전된 MAX_D 신호를 수신하기 위해 연결된다. OR 게이트(1018)의 출력이 벅 PWM 신호의 발생을 가능하게 하도록 SR 래치(1004)의 R 입력에 로직 신호를 제공한다. AND 게이트(1020)의 출력이 인버터(1024)에 제공된다. 인버터(1024)의 출력이 부스트 PWM 신호의 발생에서 어시스트(assist)하기 위해 SR 래치(1010)에 S 입력을 제공한다. 최대 듀티 사이클 검출 및 모드 선택 로직(1006)은 SR 래치(1004)의 출력으로부터의 PWM_BUCK 신호, SR 래치(1010)로부터의 PWM_BOOST 신호 및 클록 입력 신호에 응답해서 MAX_D 제어 신호 및 모드 제어 신호를 발생시킨다.The V SUM signal is provided to the inverting input of the PWM comparator 1015. The non-inverting input of the PWM comparator 1015 is connected to receive the voltage error signal V COMP from the error amplifier 910. The V COMP signal is used as described above in connection with the single phase mode of operation in the polyphase mode of operation. The output of the PWM comparator 1015 is provided as an input to the inverter 1017. The inverted output from inverter 1017 is provided to a first input of OR gate 1018 and a first input of AND gate 1020. The other input of the OR gate 1018 is coupled to receive the MAX_D signal from the output of the maximum duty cycle detection and mode selection logic 1006. The other input of AND gate 1020 is connected to receive the inverted MAX_D signal from inverter 1022. The output of the OR gate 1018 provides a logic signal to the R input of the SR latch 1004 to enable generation of a buck PWM signal. The output of AND gate 1020 is provided to inverter 1024. The output of inverter 1024 provides an S input to SR latch 1010 to assist in the generation of a boost PWM signal. Maximum duty cycle detection and mode selection logic 1006 generates a MAX_D control signal and a mode control signal in response to a PWM_BUCK signal from the output of the SR latch 1004, a PWM_BOOST signal from the SR latch 1010, and a clock input signal. .

이제 도 11에 관해 언급할 때, 도시화된 최대 듀티 사이클 검출 및 모드 선택 로직(1006)의 실행이 있다. MAX_D 신호가 SR 래치(1102)의 S 입력에 제공된다. 클록 입력 CLK는 SR 래치(1102)의 R 입력에 제공된다. SR 래치(1102)의 Q 출력이 한쌍의 AND 게이트들 (1104), (1106)의 일 입력에 제공된다. AND 게이트(1104)는 PWM_BUCK 신호, 인버터(1108)로부터의 반전 모드 신호 입력 및 SR 래치(1102)의 출력을 그것의 입력들에서 수신한다. 유사하게, AND 게이트(1106)는 AND 게이트(1106)의 입력들에서 SR 래치(1102)의 출력, 모드 신호 및 인버터(1110)로부터의 PWM_BOOST 신호의 반전된 버전을 수신한다. AND 게이트(1104)의 출력이 SR 래치(1112)의 S 입력에 제공된다. SR 래치의 R 입력은 AND 게이트(1106)의 출력을 수신한다. SR 래치(1112)의 Q 출력은 지연 래치(1114)의 D 입력에 제공되는 MODE_PRE 신호를 제공한다. 지연 래치(1114)의 클록 입력이 CLK 신호를 수신하기 위해 연결되고 지연 래치(1114)의 Q 출력은 MODE 신호를 제공한다.Referring now to FIG. 11, there is an implementation of the illustrated maximum duty cycle detection and mode selection logic 1006. The MAX_D signal is provided to the S input of SR latch 1102. The clock input CLK is provided to the R input of the SR latch 1102. The Q output of the SR latch 1102 is provided to one input of the pair of AND gates 1104, 1106. AND gate 1104 receives at its inputs a PWM_BUCK signal, an inverted mode signal input from inverter 1108 and an output of SR latch 1102. Similarly, AND gate 1106 receives the output of SR latch 1102, the mode signal, and an inverted version of the PWM_BOOST signal from inverter 1110 at the inputs of AND gate 1106. The output of AND gate 1104 is provided to the S input of SR latch 1112. The R input of the SR latch receives the output of AND gate 1106. The Q output of SR latch 1112 provides the MODE_PRE signal provided to the D input of delay latch 1114. The clock input of delay latch 1114 is connected to receive the CLK signal and the Q output of delay latch 1114 provides a MODE signal.

도 11의 회로의 기본 동작은 다음과 같다. VIN이 VOUT에 가까워질 때, 듀티 사이클은 100%에 접근한다. 각 사이클에 대한 스위칭을 유지하기 위해서, 최대 듀티 사이클 신호(MAX_D)가 미리 설정된다. PWM 신호들(PWM_BUCK 및 PWM_BOOST)이 MAX_D 값에 도달하면 언제든지, 신호 MODE_PRE는 전류 동작 모드(벅 또는 부스트)에 따라 설정되거나 또는 재설정된다. 그러나 MODE_PRE는 최초로 변조기에 인가되지 않고 오직 다음 클록 신호 펄스의 수신 시에 유효하게 되며, 클록의 상승 에지는 모드 신호를 설정하고 변조기의 동작 모드를 조절한다. The basic operation of the circuit of FIG. 11 is as follows. When V IN approaches V OUT , the duty cycle approaches 100%. In order to maintain switching for each cycle, the maximum duty cycle signal MAX_D is preset. Whenever the PWM signals PWM_BUCK and PWM_BOOST reach the MAX_D value, the signal MODE_PRE is set or reset according to the current operating mode (buck or boost). However, MODE_PRE is not first applied to the modulator but only valid upon receipt of the next clock signal pulse, and the rising edge of the clock sets the mode signal and adjusts the modulator's operating mode.

이제 도 12에 관해 언급할 때, 도시화된 벅 모드 정상 상태에서 동작하는 두개의 위상 비반전 벅 부스트 컨버터가 있고 여기서 VIN은 VOUT보다 더 크다. 이들 파형들은 벅 모드에서 동작하는 벅 부스트 모드를 도시하고 여기서 VIN은 VOUT보다 더 크다. 인덕터 전류는 전류 셰어링 및 작은 출력 리플을 획득하기 위해 인터리브된다. 각 위상에서 전류가 밸런싱된다. Referring now to FIG. 12, there are two phase non-inverting buck boost converters operating in the illustrated buck mode steady state where V IN is greater than V OUT . These waveforms show a buck boost mode operating in buck mode where V IN is greater than V OUT . Inductor currents are interleaved to obtain current sharing and small output ripple. The current is balanced in each phase.

이제 도 13에 관해 언급할 때, 도시화된 동작의 벅 모드에서의 두개의 위상 비반전 벅 부스트 컨버터가 있다. 인덕터 전류는 순수 벅 모드 및 순수 부스트 모드보다 더 복잡화된 방법으로 인터리브된다. 이 동작 영역에서, 컨버터는 출력 전압을 조절하기 위해 벅 모드와 부스트 모드 사이에서 왔다갔다한다. 이 방법으로, 또 다른 위상이 부스트 모드에서 동작하는 동안 하나의 위상은 벅 모드에서 동작할 수 있다. 이 방법으로, 출력 리플이 감소된다.Referring now to FIG. 13, there are two phase non-inverting buck boost converters in the buck mode of the illustrated operation. Inductor currents are interleaved in a more complicated way than pure buck mode and pure boost mode. In this operating region, the converter moves back and forth between buck and boost modes to regulate the output voltage. In this way, one phase can operate in buck mode while another phase operates in boost mode. In this way, output ripple is reduced.

이제 도 14에 관해 언급할 때, 도시화된 벅 모드에서 동작하는 두개의 위상 비반전 벅 부스트 컨버터가 있고 여기서 VIN은 VOUT보다 더 작다. 인덕터 전류는 전류 쉐어링 및 작은 출력 리플을 획득하기 위해 인터리브된다. 각 위상에서 전류는 밸런싱된다. Referring now to FIG. 14, there are two phase non-inverting buck boost converters operating in the illustrated buck mode, where V IN is smaller than V OUT . Inductor currents are interleaved to obtain current sharing and small output ripple. In each phase, the current is balanced.

따라서, 병렬로 다중 벅 부스트 전력 스테이지들을 배치하는 것에 의해, 더 많은 전력이 획득된다. 설계는 전류 밸런싱 결과들을 획득하기 위해 요구되는 추가 회로들의 부가 없이 전류 밸런싱을 획득한다. 작은 출력 리플을 갖는 모두들 사이에 평활 라인 트랜지션이 역시 제공된다.Thus, by placing multiple buck boost power stages in parallel, more power is obtained. The design obtains current balancing without the addition of additional circuits required to obtain current balancing results. Smooth line transitions are also provided between everyone with small output ripple.

동작의 벅 모드와 부스트 모드 사이에서 트랜시션할 때 이 비반전 벅 부스트 전압 컨버터가 개선된 동작을 제공한다는 점이 본 개시의 혜택을 갖는 해당 기술분야의 당업자들에 의해 인정될 것이다. 도면들 및 구체화된 설명은 여기서 한정적이기보다는 설명적인 방법으로 간주되어야 하고, 개시된 소정 형태들 및 예시들에 대해 한정되는 것으로 의도되지 않는다는 점이 이해되어야만 한다. 반대로, 해당 기술분야의 당업자들에게 명백한 임의 또 다른 변형들, 변경들, 재배열들, 대체물들, 대안들, 설계 선택들, 및 실시예들이 다음의 청구항들에 의해 정의된 바와 같이, 본 발명의 사상 및 범위에서 벗어남 없이 포함된다. 따라서 다음의 청구항들이 모든 그러한 또 다른 변형들, 변경들, 재배열들, 대체물들, 대안들, 설계 선택들, 및 실시예들을 포함하는 것으로 해석된다는 점이 의도된다.It will be appreciated by those skilled in the art having the benefit of this disclosure that this non-inverting buck boost voltage converter provides improved operation when transitioning between buck and boost modes of operation. It is to be understood that the drawings and the detailed description are to be regarded in an illustrative rather than a restrictive sense, and are not intended to be limited to the forms and examples disclosed. On the contrary, any further modifications, changes, rearrangements, substitutions, alternatives, design choices, and embodiments apparent to those skilled in the art will be apparent, as defined by the following claims. It is included without departing from its spirit and scope. It is therefore intended that the following claims be interpreted to include all such further modifications, changes, rearrangements, substitutions, alternatives, design choices, and embodiments.

124: 벅 부스트 제어
202: 벅/부스트 컨버터
208: 드라이버 로직
210: 에러 증폭기 및 PWM 제어 로직
212: 전류 슬로프 보상 회로
214: 전류 센서
216: 모드 제어 로직
330: 벅 모드 제어 로직 및 드라이버들
332: 부스트 모드 제어 로직 및 드라이버들
340: 최대 듀티 사이클 검출
342: 모드 선택 로직
344, 1012: 멀티플렉서
702: 에러 증폭기
704: 변조기 및 드라이버
706: 벅 부스트 컨버터
708: 전류 센서
802: PWM 로직
804: 드라이브 로직
806: 모드 제어 로직
808: 전류 슬로프 보상 회로
1002: 벅 모드 제어 로직 및 드라이버들
1006: 최대 듀티 사이클 검출 및 모드 선택
1008: 부스트 모드 제어 로직 및 드라이버들124: buck boost control
202: buck / boost converter
208: driver logic
210: error amplifier and PWM control logic
212 current slope compensation circuit
214: current sensor
216: mode control logic
330: Buck Mode Control Logic and Drivers
332: Boost Mode Control Logic and Drivers
340: Maximum duty cycle detection
342: mode selection logic
344, 1012: multiplexer
702: error amplifier
704 modulators and drivers
706: buck boost converter
708: current sensor
802: PWM logic
804: drive logic
806: mode control logic
808: current slope compensation circuit
1002: Buck Mode Control Logic and Drivers
1006: Maximum Duty Cycle Detection and Mode Selection
1008: Boost Mode Control Logic and Drivers

Claims (20)

각각이 개별 위상과 연관된 복수의 벅 부스트 전압 레귤레이터로서, 입력 전압에 응답하여 조정된 출력 전압을 발생시키기 위한 상기 복수의 벅 부스트 전압 레귤레이터;
각각이 상기 복수의 벅 부스트 전압 레귤레이터 중 하나와 연관된 복수의 전류 센서로서, 연관된 벅 부스트 전압 레귤레이터로의 입력 전류를 모니터링하고 연관된 위상에 대하여 전류 감지 신호를 발생시키기 위한 상기 복수의 전류 센서;
각각이 상기 복수의 벅 부스트 전압 레귤레이터 중 하나와 연관된 복수의 벅 부스트 모드 제어 회로로서, 공통 에러 전압 및 연관된 전류 감지 신호에 응답하여 벅 동작 모드에서는 피크 전류 모드 제어를 그리고 부스트 동작 모드에서는 밸리 전류 모드 제어를 사용하여 연관된 벅 부스트 전압 레귤레이터를 제어하고 위상간 전류 밸런싱을 제공하는 상기 복수의 벅 부스트 모드 제어 회로; 및
상기 조정된 출력 전압에 응답하여 상기 공통 에러 전압을 발생시키기 위한 전압 에러 회로;를 포함하는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터.A plurality of buck boost voltage regulators, each associated with an individual phase, the buck boost voltage regulators for generating a regulated output voltage in response to an input voltage;
A plurality of current sensors, each associated with one of the plurality of buck boost voltage regulators, the plurality of current sensors for monitoring input current to an associated buck boost voltage regulator and generating a current sense signal for an associated phase;
A plurality of buck boost mode control circuits, each associated with one of said plurality of buck boost voltage regulators, for peak current mode control in buck operating mode and valley current mode in boost operating mode in response to a common error voltage and associated current sense signal; The plurality of buck boost mode control circuits using control to control an associated buck boost voltage regulator and provide interphase current balancing; And
And a voltage error circuit for generating the common error voltage in response to the regulated output voltage. 제 1항에 있어서,
전압 에러 회로는 조절된 출력 전압 및 기준 전압에 응답해서 공통 에러 전압을 발생시키기 위한 에러 증폭기를 더 포함하는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터.The method of claim 1,
The voltage error circuit further comprises an error amplifier for generating a common error voltage in response to the regulated output voltage and the reference voltage. 제 1항에 있어서,
상기 복수의 벅 부스트 모드 제어 회로들의 각각은:
최대 듀티 사이클 검출 신호, 상기 에러 전압 및 상기 전류 감지 신호에 응답해서 벅 PWM 제어 신호 및 부스트 PWM 제어 신호를 발생시키기 위한 PWM 제어 로직;
상기 벅 PWM 제어 신호 및 모드 신호에 응답해서 하이 사이드 벅 스위칭 트랜지스터 제어 신호 및 로우 사이드 벅 스위칭 트랜지스터 제어 신호를 발생시키기 위한 벅 모드 제어 및 드라이브 회로;
상기 부스트 PWM 제어 신호 및 상기 모드 신호에 응답해서 하이 사이드 부스트 스위칭 트랜지스터 제어 신호 및 로우 사이드 부스트 스위칭 트랜지스터 제어 신호를 발생시키기 위한 부스트 모드 제어 및 드라이브 회로; 및
상기 벅 PWM 제어 신호 및 상기 부스트 PWM 제어 신호에 응답해서 상기 최대 듀티 사이클 검출 신호 및 상기 모드 신호를 발생시키기 위한 모드 제어 로직을 더 포함하는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터.The method of claim 1,
Each of the plurality of buck boost mode control circuits is:
PWM control logic for generating a buck PWM control signal and a boost PWM control signal in response to a maximum duty cycle detection signal, the error voltage and the current sense signal;
A buck mode control and drive circuit for generating a high side buck switching transistor control signal and a low side buck switching transistor control signal in response to the buck PWM control signal and mode signal;
A boost mode control and drive circuit for generating a high side boost switching transistor control signal and a low side boost switching transistor control signal in response to the boost PWM control signal and the mode signal; And
And mode control logic for generating the maximum duty cycle detection signal and the mode signal in response to the buck PWM control signal and the boost PWM control signal. 제 3항에 있어서,
보상 전압을 발생시키기 위한 전류 제어 보상 회로를 더 포함하고, 제 1 상태에서 상기 모드 신호에 응답해서, 상기 보상 전압이 상기 모니터링된 입력 전류, 벅 모드 오프셋 신호 및 벅 모드 슬로프 보상 신호에 응답해서 발생되고, 그리고 제 2 상태에서 모드 신호에 응답해서, 상기 보상 전압이 상기 모니터링된 입력 전류, 부스트 모드 오프셋 신호 및 부스트 모드 슬로프 보상 신호에 응답해서 발생되는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터.The method of claim 3, wherein
And a current control compensation circuit for generating a compensation voltage, wherein in response to the mode signal in a first state, the compensation voltage is generated in response to the monitored input current, buck mode offset signal, and buck mode slope compensation signal. And in response to a mode signal in a second state, the compensation voltage is generated in response to the monitored input current, boost mode offset signal, and boost mode slope compensation signal. 제 4항에 있어서,
상기 전류 제어 보상 회로는:
벅 전압 보상 신호를 발생시키기 위해 상기 모니터링된 입력 전류, 상기 벅 모드 오프셋 신호 및 상기 벅 모드 슬로프 보상 신호를 더하기 위한 제 1 가산기;
부스트 전압 보상 신호를 발생시키기 위해 상기 모니터링된 입력 전류, 상기 부스트 모드 오프셋 신호 및 상기 부스트 모드 슬로프 보상 신호를 더하기 위한 제 2 가산기; 및
상기 모드 신호에 응답해서 전압 보상 신호로서 상기 벅 전압 보상 신호와 상기 부스트 전압 보상 신호 사이에서 선택하기 위한 멀티플렉서를 더 포함하는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터.The method of claim 4, wherein
The current control compensation circuit is:
A first adder for adding the monitored input current, the buck mode offset signal and the buck mode slope compensation signal to generate a buck voltage compensation signal;
A second adder for adding the monitored input current, the boost mode offset signal and the boost mode slope compensation signal to generate a boost voltage compensation signal; And
And a multiplexer for selecting between said buck voltage compensation signal and said boost voltage compensation signal as a voltage compensation signal in response to said mode signal. 제 3항에 있어서,
상기 모드 제어 로직은:
상기 벅 PWM 제어 신호 및 상기 부스트 PWM 제어 신호에 응답해서 최대 듀티 사이클 조건을 검출하고 상기 최대 듀티 사이클 검출 신호를 발생시키기 위한 최대 듀티 사이클 검출 회로; 및
상기 최대 듀티 사이클 검출 신호 및 클록 신호에 응답해서 부스트 동작 모드와 벅 동작 모드 중 하나에서의 동작을 나타내는 상기 모드 신호를 발생시키기 위한 모드 선택 회로를 더 포함하는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터.The method of claim 3, wherein
The mode control logic is:
A maximum duty cycle detection circuit for detecting a maximum duty cycle condition and generating the maximum duty cycle detection signal in response to the buck PWM control signal and the boost PWM control signal; And
And a mode selection circuit for generating said mode signal indicative of operation in one of a boost mode and a buck mode in response to said maximum duty cycle detection signal and a clock signal. Converter. 제 3항에 있어서,
상기 모드 제어 로직은:
최대 듀티 사이클 값에 도달하는 상기 벅 PWM 제어 신호 또는 상기 부스트 PWM 제어 신호에 응답해서 제 1 값을 설정하기 위한 제 1 제어 로직; 및
클록 신호에 응답해서 상기 모드 신호로서 상기 제 1 값을 출력하기 위한 제 2 제어 로직을 더 포함하는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터.The method of claim 3, wherein
The mode control logic is:
First control logic to set a first value in response to the buck PWM control signal or the boost PWM control signal reaching a maximum duty cycle value; And
And a second control logic for outputting the first value as the mode signal in response to a clock signal. 제 3항에 있어서,
벅 부스트 전압 조절 회로는:
하이 사이드 벅 스위칭 트랜지스터;
로우 사이드 벅 스위칭 트랜지스터;
하이 사이드 부스트 스위칭 트랜지스터;
로우 사이드 부스트 스위칭 트랜지스터를 더 포함하고;
동작의 벅 모드에서 하이 사이드 부스트 스위칭 트랜지스터 제어 신호 및 로우 사이드 부스트 스위칭 트랜지스터 제어 신호에 응답해서 상기 하이 사이드 부스트 스위칭 트랜지스터는 켜지고 상기 로우 사이드 부스트 스위칭 트랜지스터는 꺼지며 상기 하이 사이드 벅 스위칭 트랜지스터와 상기 로우 사이드 벅 스위칭 트랜지스터는 상기 하이 사이드 벅 스위칭 트랜지스터 제어 신호와 상기 로우 사이드 벅 스위칭 트랜지스터 제어 신호에 응답해서 선택적으로 스위칭되고; 그리고
동작의 부스트 모드에서 하이 사이드 벅 스위칭 트랜지스터 제어 신호 및 로우 사이드 벅 스위칭 트랜지스터 제어 신호에 응답해서 상기 하이 사이드 벅 스위칭 트랜지스터는 켜지고 상기 로우 사이드 벅 스위칭 트랜지스터는 꺼지며 상기 하이 사이드 부스트 스위칭 트랜지스터와 상기 로우 사이드 부스트 스위칭 트랜지스터는 상기 하이 사이드 부스트 스위칭 트랜지스터 제어 신호와 상기 로우 사이드 부스트 스위칭 트랜지스터 제어 신호에 응답해서 선택적으로 스위칭되는 것을 특징으로 하는 다상 비반전 벅 부스트 컨버터.The method of claim 3, wherein
Buck boost voltage regulation circuit:
High side buck switching transistors;
Low side buck switching transistor;
High side boost switching transistors;
Further comprising a low side boost switching transistor;
In response to the high side boost switching transistor control signal and the low side boost switching transistor control signal in a buck mode of operation, the high side boost switching transistor is turned on and the low side boost switching transistor is turned off and the high side buck switching transistor and the low side are A buck switching transistor is selectively switched in response to the high side buck switching transistor control signal and the low side buck switching transistor control signal; And
In the boost mode of operation, in response to the high side buck switching transistor control signal and the low side buck switching transistor control signal, the high side buck switching transistor is turned on, the low side buck switching transistor is turned off, and the high side boost switching transistor and the low side. A boost switching transistor is selectively switched in response to the high side boost switching transistor control signal and the low side boost switching transistor control signal. 제 3항에 있어서,
상기 PWM 제어 로직은:
보상 전압과 상기 에러 전압을 비교하고 그에 응답해서 PWM 신호를 발생시키기 위한 PWM 비교기;
상기 PWM 신호 및 상기 최대 듀티 사이클 검출 신호에 응답해서 제 1 PWM 신호 및 제 2 PWM 신호롤 발생시키기 위한 PWM 제어 로직;
상기 제 1 PWM 신호와 클록 신호에 응답해서 상기 벅 PWM 제어 신호를 발생시키기 위한 제 1 래치; 및
상기 제 2 PWM 신호 및 상기 클록 신호에 응답해서 상기 부스트 PWM 제어 신호를 발생시키기 위한 제 2 래치를 포함하는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터.The method of claim 3, wherein
The PWM control logic is:
A PWM comparator for comparing a compensation voltage with said error voltage and generating a PWM signal in response thereto;
PWM control logic for generating a first PWM signal and a second PWM signal in response to the PWM signal and the maximum duty cycle detection signal;
A first latch for generating the buck PWM control signal in response to the first PWM signal and a clock signal; And
And a second latch for generating said boost PWM control signal in response to said second PWM signal and said clock signal. 제 1항에 있어서,
상기 복수의 벅 부스트 모드 제어 회로들의 각각에 제공된 공통 전압 에러는 다중 위상들 사이에 상기 전류 밸런싱을 제공하는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터.The method of claim 1,
And a common voltage error provided to each of said plurality of buck boost mode control circuits provides said current balancing between multiple phases. 다상, 비반전 벅 부스트 전압 컨버터를 제어하기 위한 방법으로서,
개별 위상과 연관된 복수의 벅 부스트 컨버터 각각으로의 입력 전압에 응답해서 조절된 출력 전압을 발생시키는 단계;
상기 벅 부스트 컨버터들의 각각에 대한 입력 전류를 모니터링하는 단계;
상기 벅 부스트 컨버터들의 각각에 대해 전류 감지 신호를 발생시키는 단계;
상기 벅 부스트 컨버터와 관련된 에러 전압 및 상기 전류 감지 신호에 응답해서 동작의 벅 모드에서 피크 전류 모드 제어 및 동작의 부스트 모드에서 밸리 전류 모드 제어를 사용하여 각각의 상기 벅 부스트 전압 컨버터들을 제어하는 단계;
상기 벅 부스트 컨버터들의 각각과 상기 벅 부스트 컨버터의 상기 전류 감지 신호간에 에러 전압 공통에 응답해서 상기 복수의 벅 부스트 컨버터들의 각각 사이에 전류 밸런싱을 제공하는 단계를 포함하는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터의 제어 방법.A method for controlling a multiphase, non-inverting buck boost voltage converter,
Generating a regulated output voltage in response to an input voltage to each of the plurality of buck boost converters associated with the respective phases;
Monitoring an input current for each of the buck boost converters;
Generating a current sense signal for each of the buck boost converters;
Controlling each of the buck boost voltage converters using peak current mode control in a buck mode of operation and valley current mode control in a boost mode of operation in response to an error voltage and the current sense signal associated with the buck boost converter;
And providing current balancing between each of the buck boost converters in response to an error voltage common between each of the buck boost converters and the current sense signal of the buck boost converter. Control method of boost voltage converter. 제 11항에 있어서,
상기 조절된 출력 전압 및 기준 전압에 응답해서 상기 에러 전압을 발생시키는 단계를 더 포함하는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터의 제어 방법.12. The method of claim 11,
And generating the error voltage in response to the regulated output voltage and a reference voltage. 제 11항에 있어서,
상기 제어하는 단계는:
최대 듀티 사이클 검출 신호, 상기 에러 전압 및 보상 전압에 응답해서 벅 PWM 제어 신호를 발생시키는 단계; 및
상기 벅 PWM 제어 신호 및 모드 신호에 응답해서 하이 사이드 벅 스위칭 트랜지스터 제어 신호 및 로우 사이드 벅 스위칭 트랜지스터 제어 신호를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터의 제어 방법.12. The method of claim 11,
The controlling step is:
Generating a buck PWM control signal in response to a maximum duty cycle detection signal, the error voltage and a compensation voltage; And
Generating a high side buck switching transistor control signal and a low side buck switching transistor control signal in response to the buck PWM control signal and the mode signal. 제 13항에 있어서,
동작의 부스트 모드에서 상기 제어하는 단계는:
상기 최대 듀티 사이클 검출 신호, 상기 에러 전압 및 상기 보상 전압에 응답해서 부스트 PWM 제어 신호를 발생시키는 단계;
상기 부스트 PWM 제어 신호 및 상기 모드 신호에 응답해서 하이 사이드 부스트 스위칭 트랜지스터 제어 신호 및 로우 사이드 부스트 스위칭 트랜지스터 제어 신호를 발생시키는 단계; 및
상기 벅 PWM 제어 신호 및 상기 부스트 PWM 제어 신호에 응답해서 상기 최대 듀티 사이클 검출 신호 및 상기 모드 신호를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터의 제어 방법.The method of claim 13,
In the boost mode of operation the controlling step is:
Generating a boost PWM control signal in response to the maximum duty cycle detection signal, the error voltage, and the compensation voltage;
Generating a high side boost switching transistor control signal and a low side boost switching transistor control signal in response to the boost PWM control signal and the mode signal; And
And generating the maximum duty cycle detection signal and the mode signal in response to the buck PWM control signal and the boost PWM control signal. 제 14항에 있어서,
상기 보상 전압을 발생시키는 단계를 더 포함하고, 여기서 제 1 상태에서 상기 모드 신호에 응답해서, 보상 신호는 모니터링된 입력 전류, 벅 모드 오프셋 신호 및 벅 모드 슬로프 보상 신호를 포함하고 제 2 상태에서 상기 모드 신호에 응답해서, 상기 보상 신호는 상기 모니터링된 입력 전류, 부스트 모드 오프셋 신호 및 부스트 모드 슬로프 보상 신호를 포함하는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터의 제어 방법.The method of claim 14,
Generating the compensation voltage, wherein in response to the mode signal in a first state, the compensation signal comprises a monitored input current, a buck mode offset signal and a buck mode slope compensation signal and in the second state. In response to a mode signal, the compensation signal comprises the monitored input current, a boost mode offset signal, and a boost mode slope compensation signal. 제 15항에 있어서,
상기 보상 전압을 발생시키는 단계는:
벅 전압 보상 신호를 발생시키기 위해 상기 모니터링된 입력 전류, 상기 벅 모드 오프셋 신호 및 상기 벅 모드 슬로프 보상 신호를 더하는 단계;
부스트 전압 보상 신호를 발생시키기 위해 상기 모니터링된 입력 전류, 상기 부스트 모드 오프셋 신호 및 상기 부스트 모드 슬로프 보상 신호를 더하는 단계;
상기 모드 신호의 상기 제 1 상태 또는 상기 제 2 상태에 응답해서 전압 보상 신호로서 상기 벅 전압 보상 신호와 상기 부스트 전압 보상 신호 사이에서 선택하는 단계를 더 포함하는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터의 제어 방법.16. The method of claim 15,
Generating the compensation voltage may include:
Adding the monitored input current, the buck mode offset signal and the buck mode slope compensation signal to generate a buck voltage compensation signal;
Adding the monitored input current, the boost mode offset signal and the boost mode slope compensation signal to generate a boost voltage compensation signal;
And selecting between the buck voltage compensation signal and the boost voltage compensation signal as a voltage compensation signal in response to the first state or the second state of the mode signal. How to control the converter. 제 14항에 있어서,
상기 최대 듀티 사이클 검출 신호 및 상기 모드 신호를 상기 발생시키는 단계는:
상기 벅 PWM 신호 및 상기 부스트 PWM 신호에 응답해서 최대 듀티 사이클 조건을 검출하는 단계;
상기 검출된 최대 듀티 사이클 조건에 응답해서 상기 최대 듀티 사이클 검출 신호를 발생시키는 단계; 및
상기 최대 듀티 사이클 검출 신호 및 클록 신호에 응답해서 상기 부스트 동작 모드와 상기 벅 동작 모드 중 하나에서의 동작을 나타내는 상기 모드 신호를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터의 제어 방법.The method of claim 14,
The generating of the maximum duty cycle detection signal and the mode signal includes:
Detecting a maximum duty cycle condition in response to the buck PWM signal and the boost PWM signal;
Generating the maximum duty cycle detection signal in response to the detected maximum duty cycle condition; And
Generating the mode signal indicative of operation in one of the boost mode and the buck mode in response to the maximum duty cycle detection signal and a clock signal. Control method. 제 14항에 있어서,
상기 벅 PWM 제어 신호 및 상기 부스트 PWM 제어 신호를 발생시키는 단계는:
상기 보상 전압과 상기 에러 전압을 비교하고 그에 응답해서 PWM 신호를 발생시키는 단계;
상기 PWM 신호 및 상기 최대 듀티 사이클 검출 신호에 응답해서 제 1 PWM 신호 및 제 2 PWM 신호를 발생시키는 단계;
상기 제 1 PWM 신호와 클록 신호에 응답해서 상기 벅 PWM 제어 신호를 발생시키는 단계; 및
상기 제 2 PWM 신호와 상기 클록 신호에 응답해서 상기 부스트 PWM 제어 신호를 발생시키기 위한 제 2 래치를 더 포함하는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터의 제어 방법.The method of claim 14,
Generating the buck PWM control signal and the boost PWM control signal may include:
Comparing the compensation voltage with the error voltage and generating a PWM signal in response thereto;
Generating a first PWM signal and a second PWM signal in response to the PWM signal and the maximum duty cycle detection signal;
Generating the buck PWM control signal in response to the first PWM signal and a clock signal; And
And a second latch for generating the boost PWM control signal in response to the second PWM signal and the clock signal. 제 11항에 있어서,
상기 제어하는 단계는:
보상 전압과 상기 에러 전압을 비교하고 그에 응답해서 PWM 신호를 발생시키는 단계;
상기 PWM 신호 및 최대 듀티 사이클 검출 신호에 응답해서 제 1 PWM 신호와 제 2 PWM 신호를 발생시키는 단계;
상기 제 1 PWM 신호와 클록 신호에 응답해서 벅 PWM 제어 신호를 발생시키는 단계; 및
상기 제 2 PWM 신호와 상기 클록 신호에 응답해서 부스트 PWM 제어 신호를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터의 제어 방법.12. The method of claim 11,
The controlling step is:
Comparing a compensation voltage with said error voltage and generating a PWM signal in response thereto;
Generating a first PWM signal and a second PWM signal in response to the PWM signal and the maximum duty cycle detection signal;
Generating a buck PWM control signal in response to the first PWM signal and a clock signal; And
And generating a boost PWM control signal in response to the second PWM signal and the clock signal. 제 11항에 있어서,
상기 전류 밸런싱을 제공하는 단계는 상기 벅 부스트 컨버터의 각 위상의 상기 전류 감지 신호와 상기 벅 부스트 전압 컨버터의 상기 위상들의 각각과 관련된 공통 전압 에러를 비교하는 단계를 더 포함하는 것을 특징으로 하는 다상 비반전 벅 부스트 전압 컨버터의 제어 방법.
12. The method of claim 11,
Providing the current balancing further comprises comparing the current sense signal of each phase of the buck boost converter with a common voltage error associated with each of the phases of the buck boost voltage converter. Control method of inverted buck-boost voltage converter.
KR1020110076799A 2010-08-02 2011-08-02 Multi-phase non-inverting buck boost voltage converter KR101379047B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/848,579 2010-08-02
US12/848,579 US8305055B2 (en) 2010-01-29 2010-08-02 Non-inverting buck boost voltage converter
US13/160,162 2011-06-14
US13/160,162 US8896279B2 (en) 2010-01-29 2011-06-14 Multi-phase non-inverting buck boost voltage converter

Publications (2)

Publication Number Publication Date
KR20120012767A true KR20120012767A (en) 2012-02-10
KR101379047B1 KR101379047B1 (en) 2014-04-04

Family

ID=45546041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110076799A KR101379047B1 (en) 2010-08-02 2011-08-02 Multi-phase non-inverting buck boost voltage converter

Country Status (3)

Country Link
KR (1) KR101379047B1 (en)
CN (1) CN102347689B (en)
TW (2) TWI511436B (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014043642A1 (en) * 2012-09-17 2014-03-20 Intel Corporation Voltage regulator
US9462504B2 (en) 2013-11-19 2016-10-04 Intel IP Corporation Transmit time offset in uplink multi-user multiple input-multiple output system
US9477278B2 (en) 2011-10-01 2016-10-25 Intel Corporation Voltage regulator
KR20170027834A (en) * 2014-07-07 2017-03-10 자일링크스 인코포레이티드 High-speed analog comparator

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104122436A (en) * 2014-05-21 2014-10-29 帝奥微电子有限公司 Anti-interference narrow-pulse over-voltage detection circuit
CN104242662B (en) * 2014-08-18 2016-09-21 广州金升阳科技有限公司 The control method of four pipe Buck-Boost circuit and system
CN104600983B (en) * 2014-12-24 2017-07-18 成都芯源系统有限公司 Step-up and step-down switch power converter, control circuit and mode switching control unit
CN105048808B (en) * 2015-08-25 2018-06-26 华为技术有限公司 Voltage conversion circuit, method and Multiphase Parallel power-supply system
US9793800B1 (en) * 2016-04-15 2017-10-17 Linear Technology Corporation Multiphase switching power supply with robust current sensing and shared amplifier
TWI609571B (en) * 2016-11-28 2017-12-21 立積電子股份有限公司 Boost circuit for use in power amplifier
CN106685191B (en) * 2017-03-24 2019-03-05 阳光电源股份有限公司 A kind of multi-mode control method and device
KR20190067993A (en) 2017-12-08 2019-06-18 주식회사 한중엔시에스 Power apparatus
IT201800003339A1 (en) * 2018-03-07 2019-09-07 St Microelectronics Srl DRIVING CIRCUIT OF A HALF-BRIDGE, RELATIVE INTEGRATED CIRCUIT AND SYSTEM
US10734902B2 (en) * 2018-09-13 2020-08-04 Microchip Technology Incorporated Control of four-switch, single inductor, non-inverting buck-boost converters
US11183935B2 (en) * 2019-03-14 2021-11-23 Microchip Technology Incorporated Current control for buck-boost converters using conditional offsets
US20200321872A1 (en) * 2019-04-03 2020-10-08 Alpha And Omega Semiconductor (Cayman) Limited Phase multipliers in power converters
CN112467976B (en) * 2019-09-09 2022-02-15 圣邦微电子（北京）股份有限公司 Switch converter and control circuit and control method thereof
TWI756891B (en) * 2020-10-29 2022-03-01 和碩聯合科技股份有限公司 Buck-boost converter

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974141A (en) 1988-05-18 1990-11-27 Viteq Corporation AC to DC power converter with input current waveform control for buck-boost regualtion of output
TW538586B (en) * 2002-05-27 2003-06-21 Richtek Technology Corp Two-step ripple-free multi-phase converter and the converting method thereof
US6788033B2 (en) * 2002-08-08 2004-09-07 Vlt, Inc. Buck-boost DC-DC switching power conversion
US7288924B2 (en) 2004-07-16 2007-10-30 Cellex Power Products, Inc. Digital input current control for switch mode power supplies
GB2449914B (en) * 2007-06-07 2012-01-18 Wolfson Microelectronics Plc Improved buck-boost converter
US7804283B2 (en) * 2007-08-14 2010-09-28 Freescale Semiconductor, Inc. Mode transitioning in a DC/DC converter using a constant duty cycle difference
US8085011B1 (en) * 2007-08-24 2011-12-27 Intersil Americas Inc. Boost regulator using synthetic ripple regulation
US8319484B2 (en) * 2007-12-12 2012-11-27 Intersil Americas Inc. Voltage regulator system and method for efficiency optimization using duty cycle measurements
US7952900B2 (en) * 2008-04-16 2011-05-31 Analog Devices, Inc. H-bridge buck-boost converter
US7902807B2 (en) * 2008-07-22 2011-03-08 Texas Instruments Incorporated Multiple switch node power converter control scheme that avoids switching sub-harmonics

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9477278B2 (en) 2011-10-01 2016-10-25 Intel Corporation Voltage regulator
US10228756B2 (en) 2011-10-01 2019-03-12 Intel Corporation Voltage regulator having circuit to control super capacitor
WO2014043642A1 (en) * 2012-09-17 2014-03-20 Intel Corporation Voltage regulator
CN104797998A (en) * 2012-09-17 2015-07-22 英特尔公司 Voltage regulator
US9462504B2 (en) 2013-11-19 2016-10-04 Intel IP Corporation Transmit time offset in uplink multi-user multiple input-multiple output system
KR20170027834A (en) * 2014-07-07 2017-03-10 자일링크스 인코포레이티드 High-speed analog comparator

Also Published As

Publication number Publication date
CN102347689B (en) 2015-08-12
TWI511436B (en) 2015-12-01
TWI454037B (en) 2014-09-21
CN102347689A (en) 2012-02-08
TW201223110A (en) 2012-06-01
KR101379047B1 (en) 2014-04-04
TW201440409A (en) 2014-10-16

Similar Documents

Publication Publication Date Title
KR101379047B1 (en) Multi-phase non-inverting buck boost voltage converter
US8896279B2 (en) Multi-phase non-inverting buck boost voltage converter
US8305055B2 (en) Non-inverting buck boost voltage converter
US11005365B2 (en) Power converter using hysteretic boost architecture and method therefor
TWI479788B (en) Switching regulator controller and method of controlling switching regulator
US8330439B2 (en) System and method for PFM/PWM mode transition within a multi-phase buck converter
JP5735732B2 (en) DC / DC converter control circuit and DC / DC converter control method
US9088211B2 (en) Buck-boost converter with buck-boost transition switching control
JP5211959B2 (en) DC-DC converter
US9041363B2 (en) Windowless H-bridge buck-boost switching converter
KR101840412B1 (en) Buck switch-mode power converter large signal transient response optimizer
US8269471B2 (en) Method for DC/DC conversion and DC/DC converter arrangement including four switching phases
US10554127B2 (en) Control circuit and control method for multi-output DC-DC converter
US9985528B2 (en) Power converter with hysteretic buck-boost architecture and method therefor
CN108306489B (en) Drive circuit, control circuit and drive method of buck-boost switching converter
US10547240B2 (en) Power converter having low power operating mode
US20160164411A1 (en) Peak-buck peak-boost current-mode control for switched step-up step-down regulators
US10594218B1 (en) Hysteresis timing scheme for mode transition in a buck boost converter
US10644600B2 (en) Constant-time buck-boost switching regulator and control circuit and control method thereof
WO2010083202A1 (en) Sensor-less operation and detection of ccm and dcm operation modes in synchronous switching power converters
Zhang et al. Dual‐phase DC–DC buck converter with light‐load performance enhancement for portable applications
TWI482403B (en) Dc-dc converter operating in pulse width modulation mode or pulse-skipping mode and switching method thereof
Su et al. A novel phase shedding scheme for improved light load efficiency of interleaved DC/DC converters
Zhang et al. A 6A, 2.5 MHz integrated dual-phase DC-DC buck converter with low quiescent consumption for mobile devices
IT201900010662A1 (en) CIRCUIT, MULTI-PHASE CONVERTER DEVICE AND CORRESPONDING OPERATING PROCEDURE

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170315

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180308

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190312

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200311

Year of fee payment: 7