KR20110135274A - Dicing device and dicing method of semiconductor wafer - Google Patents
Dicing device and dicing method of semiconductor wafer Download PDFInfo
- Publication number
- KR20110135274A KR20110135274A KR1020100055086A KR20100055086A KR20110135274A KR 20110135274 A KR20110135274 A KR 20110135274A KR 1020100055086 A KR1020100055086 A KR 1020100055086A KR 20100055086 A KR20100055086 A KR 20100055086A KR 20110135274 A KR20110135274 A KR 20110135274A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- cutting
- cutting blade
- dressing
- dressing board
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000005520 cutting process Methods 0.000 claims abstract description 183
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 131
- 230000009471 action Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 12
- 239000010419 fine particle Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Grinding-Machine Dressing And Accessory Apparatuses (AREA)
- Dicing (AREA)
Abstract
Description
본 발명은 반도체 소자의 제조 장치 중 웨이퍼 절단 장치에 관한 것으로, 더욱 상세하게는, 절단 블레이드(blade)의 드레싱 보드(dressing board)가 웨이퍼 테이블의 외측에 배치된 반도체 웨이퍼의 절단 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer cutting device in a semiconductor device manufacturing apparatus, and more particularly to a cutting device for a semiconductor wafer in which a dressing board of a cutting blade is disposed outside the wafer table.
반도체 웨이퍼 상에는 다수 개의 반도체 칩들이 만들어진다. 반도체 웨이퍼 상에 만들어진 다수 개의 반도체 칩들은 절단 공정 즉 다이싱(dicing) 공정을 통하여 개개의 반도체 칩으로 개별화된다. 절단 공정은 반도체 웨이퍼를 고속으로 회전하는 절단 블레이드를 이용하여 개개의 반도체 칩으로 자르는 소잉(sawing) 공정이며, 절단 블레이드의 끝부분이 열화하는 경우 드레싱을 행하게 된다.A plurality of semiconductor chips are made on the semiconductor wafer. A plurality of semiconductor chips made on a semiconductor wafer are individualized into individual semiconductor chips through a cutting process, that is, a dicing process. A cutting process is a sawing process of cutting a semiconductor wafer into individual semiconductor chips using a cutting blade that rotates at a high speed, and dressing is performed when the cutting blade deteriorates.
본 발명이 이루고자 하는 기술적 과제는, 절단 블레이드의 드레싱을 효율적으로 수행하여 절단력을 일정하게 유지함으로써 웨이퍼 절단 기능을 일정하게 유지할 수 있는 반도체 웨이퍼의 절단 장치를 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a semiconductor wafer cutting device capable of maintaining a constant wafer cutting function by efficiently performing dressing of a cutting blade to maintain a constant cutting force.
본 발명이 이루고자 하는 또 다른 기술적 과제는, 상기 절단 장치를 이용하여, 웨이퍼 절단 과정 중 절단 블레이드 드레싱 공정을 수행하는 반도체 웨이퍼의 절단 방법을 제공하는 것이다. Another technical problem to be achieved by the present invention is to provide a method of cutting a semiconductor wafer using the cutting device to perform a cutting blade dressing process during a wafer cutting process.
본 발명의 일 형태에 따른 반도체 웨이퍼의 절단 장치가 제공된다. 상기 반도체 웨이퍼의 절단 장치는 상면에 웨이퍼가 위치하는 웨이퍼 테이블; 상기 웨이퍼를 절단할 수 있는 절단 블레이드; 및 상기 웨이퍼 테이블의 외측에 배치되고, 그 상면에 상기 절단 블레이드를 연마할 수 있는 그라인더를 포함하는 드레싱 보드;를 포함하고, 상기 드레싱 보드는 상기 웨이퍼의 절단 경로를 연장한 위치에서 상기 절단 블레이드를 연마하도록 구성되는 것을 특징으로 한다.A cutting device for semiconductor wafers of one embodiment of the present invention is provided. The cutting device of the semiconductor wafer includes a wafer table on which a wafer is located; A cutting blade capable of cutting the wafer; And a dressing board disposed on an outer side of the wafer table, the dressing board including a grinder on the upper surface of the wafer table, the dressing board extending the cutting path of the wafer. And configured to polish.
본 발명의 일부 실시예들에 있어서, 상기 드레싱 보드는 상기 웨이퍼 테이블 상의 상기 웨이퍼가 놓이는 영역의 둘레에 할로우(hollow) 형상으로 배치될 수 있다.In some embodiments of the present invention, the dressing board may be arranged in a hollow shape around a region on which the wafer is placed on the wafer table.
본 발명의 일부 실시예들에 있어서, 상기 반도체 웨이퍼의 절단 장치는 상기 드레싱 보드가 놓이는 드레싱 보드 테이블을 더 포함할 수 있다.In some embodiments of the present disclosure, the cutting device of the semiconductor wafer may further include a dressing board table on which the dressing board is placed.
본 발명에 따른 반도체 웨이퍼의 절단 방법이 제공된다. 상기 반도체 웨이퍼의 절단 방법은 웨이퍼를 웨이퍼 테이블 상에 로딩(loading)하는 단계; 상기 웨이퍼를 절단 블레이드를 이용하여 일 방향으로 절단하는 단계; 및 상기 절단 블레이드를 상기 웨이퍼 테이블의 외측에 배치되는 드레싱 보드 상에서, 상기 웨이퍼가 절단되는 방향의 연장된 방향으로 진행하여 드레싱하는 단계;를 포함한다.A method of cutting a semiconductor wafer according to the present invention is provided. The method of cutting a semiconductor wafer comprises the steps of loading a wafer onto a wafer table; Cutting the wafer in one direction using a cutting blade; And dressing the cutting blade in an extended direction in a direction in which the wafer is cut, on a dressing board disposed outside the wafer table.
본 발명의 일부 실시예들에 있어서, 상기 절단 블레이드를 드레싱하는 단계는, 상기 웨이퍼를 절단하는 단계를 복수 회 수행한 후, 수행될 수 있다.In some embodiments of the present disclosure, the dressing of the cutting blade may be performed after performing the cutting of the wafer a plurality of times.
본 발명의 일부 실시예들에 있어서, 상기 절단 블레이드를 드레싱하는 단계는, 상기 절단 블레이드는 고정되고, 상기 웨이퍼 테이블 및 상기 드레싱 보드를 상기 웨이퍼가 절단되는 방향의 반대 방향으로 이동하여 수행될 수 있다.In some embodiments of the present disclosure, the dressing of the cutting blade may be performed by fixing the cutting blade and moving the wafer table and the dressing board in a direction opposite to the direction in which the wafer is cut. .
본 발명의 반도체 웨이퍼의 절단 장치 및 절단 방법에 따르면, 절단 블레이드의 절단력을 일정하게 유지함으로써 균일한 품질의 반도체 칩 생산이 가능하며, 절단 작업 중에 드레싱 작업이 이루어질 수 있으므로 작업 효율을 향상시킬 수 있다.According to the cutting device and the cutting method of the semiconductor wafer of the present invention, by maintaining a constant cutting force of the cutting blade it is possible to produce a semiconductor chip of a uniform quality, the dressing operation can be made during the cutting operation can improve the work efficiency. .
도 1은 본 발명의 일 실시예에 따른 반도체 웨이퍼의 절단 장치를 도시한 사시도이다.
도 2는 절단 블레이드의 자생 작용을 도시하기 위해 도 1의 절단선 I-I'를 따라 취해진 절단 블레이드의 부분 단면도들이다.
도 3a 내지 도 3d는 자생 작용이 정상적으로 이루어지지 않은 절단 블레이드의 일부분을 도시한 정면도들 및 이를 확대한 사진들이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 웨이퍼의 절단 장치를 도시한 사시도이다.
도 5는 정상적으로 자생 작용이 이루어진 절단 블레이드의 일부분을 확대한 사진이다.
도 6은 본 발명에 따른 반도체 웨이퍼 절단 방법의 공정 순서를 보여주는 흐름도이다.1 is a perspective view illustrating an apparatus for cutting a semiconductor wafer according to an embodiment of the present invention.
FIG. 2 is a partial cross-sectional view of the cutting blade taken along the cutting line II ′ of FIG. 1 to illustrate the autogenous action of the cutting blade. FIG.
3A to 3D are front views showing a portion of a cutting blade in which autogenous action is not normally performed and enlarged photographs thereof.
4 is a perspective view illustrating an apparatus for cutting a semiconductor wafer according to another embodiment of the present invention.
5 is an enlarged photograph of a portion of a cutting blade in which autogenous action is normally performed.
6 is a flowchart showing a process sequence of a semiconductor wafer cutting method according to the present invention.
다음에 예시하는 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.The embodiments of the present invention illustrated in the following may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the invention are preferably interpreted to be provided to more completely explain the present invention to those skilled in the art. Like numbers refer to like elements all the time. Further, various elements and regions in the drawings are schematically drawn. Accordingly, the present invention is not limited by the relative size or spacing drawn in the accompanying drawings.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the expression “comprises” or “having” is intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and that one or more other features It should be understood that it does not exclude in advance the possibility of the presence or addition of numbers, operations, components, parts or combinations thereof.
일반적으로 반도체 제조 공정은, 웨이퍼에 확산, 사진, 식각 및 박막 공정을 실행하여 웨이퍼 표면에 회로 패턴을 형성하는 공정, 상기 회로 패턴들의 전기적 특성을 검사하는 공정 및 칩을 개별화하는 소잉 공정을 포함한다. In general, a semiconductor manufacturing process includes a process of forming a circuit pattern on a surface of a wafer by performing diffusion, photography, etching, and thin film processes on a wafer, a process of inspecting electrical characteristics of the circuit patterns, and a sawing process of individualizing chips. .
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 웨이퍼의 절단 장치를 도시한 사시도이고, 도 2는 절단 블레이드의 자생 작용을 도시하기 위해 도 1의 절단선 I-I'를 따라 취해진 절단 블레이드의 부분 단면도들이다. 1 is a perspective view illustrating a cutting device of a semiconductor wafer according to an embodiment of the inventive concept, and FIG. 2 is taken along the cutting line I-I 'of FIG. 1 to illustrate autogenous action of the cutting blade. Partial cross-sectional views of a cutting blade.
도 1을 참조하면, 반도체 웨이퍼의 절단 장치는 웨이퍼 테이블(110), 절단 블레이드(140) 및 웨이퍼 테이블(110)의 일 측면에 배치되어 있는 드레싱 보드(150)를 포함한다. 상기 웨이퍼 테이블(110)의 상부면에는 웨이퍼(130)를 안착시킨다. 상기 웨이퍼(130)는 활성면 상에 다수개의 반도체 칩(132)들을 정의하며, 절단선을 제공하는 스크라이브 라인(scribe line)(134)들을 포함한다. 상기 반도체 칩(132)들은 DRAM 소자, SRAM 소자, 상전이 메모리(PRAM) 소자, 및 플래시(flash) 메모리 소자와 같은 메모리 소자 또는 로직(logic) 소자와 같은 비메모리 소자 등의 집적 회로를 내장할 수 있다. 더욱 상세하게는, 상기 반도체 칩(132)들은 트랜지스터, 저항 및 배선을 포함할 수 있으며, 외부와 전기적으로 연결되도록 외부에 노출된 도전성 패드들을 포함할 수 있다. 웨이퍼(130)의 비활성면에는 웨이퍼(130)로부터 개개의 반도체 칩(132)을 절단하여 분리했을 때, 각각의 반도체 칩(132)이 흩어지지 않도록 테이프(120)가 부착될 수 있다. 절단 블레이드(140)는 통상 10,000 rpm 내지 50,000 rpm으로 회전하여 웨이퍼(130)의 스크라이브 라인(134)을 따라 웨이퍼(130)를 절단한다. 절단 블레이드(140)가 고정되고 웨이퍼 테이블(110)이 움직이는 방식을 취하거나, 웨이퍼 테이블(110)이 고정되고 절단 블레이드(140)가 이동하는 방식을 취할 수 있다. 절단 블레이드(140)는 절삭 시의 저항을 줄이고 웨이퍼(130)의 칩핑(chipping)을 억제할 수 있도록 다양한 모양을 구성할 수 있다. 상기 절단 블레이드(140)는 허브(hub) 타입이거나 허브리스(hubless) 타입일 수 있으며, 높은 내구성을 요구하는 특성상 다이아몬드 블레이드가 사용될 수 있다.Referring to FIG. 1, a cutting device of a semiconductor wafer includes a wafer table 110, a
도 1과 함께 도 2를 참조하면, 상기 절단 블레이드(140)는 모재(142)에 절단 미립자(144)가 배설된 구조를 가질 수 있다. 이 경우, 모재(142)는 니켈(Ni), 철(Fe), 코발트(Co) 또는 구리(Cu)일 수 있으며, 절단 미립자(144)는 다이아몬드일 수 있다. 절단 미립자(144)의 크기는 절단하려는 웨이퍼(130)의 종류에 따라 달라질 수 있으며, 실리콘(Si) 웨이퍼(130)의 경우는 4-6 ㎛이고, 갈륨비소(GaAs) 웨이퍼(130)의 경우는 2-4 ㎛일 수 있다. 절단 블레이드(140)는 끝단이 마모되거나 예리한 정도가 열화(degradation)하는 경우, 절단 능력이 저하되어, 절단된 웨이퍼(130)의 형상이 불균일해지고 절단 블레이드(140) 자체나 웨이퍼(130)에 칩핑(chipping) 또는 크랙(crack) 등이 발생될 수 있다. 장기적으로 안정된 절단 결과를 위해서는, 절단 시에 절단 블레이드(140)가 웨이퍼(130)에 가하게 되는 가공 부하를 일정하게 유지하고 절단 블레이드(140)의 자생 작용을 촉진시켜야 한다. 절단 블레이드(140)의 자생 작용은 상기와 같은 웨이퍼(130)의 절단 품질의 저하를 방지하고 일정한 절단력을 유지하도록 하기 위해서, 배설된 절단 미립자(144)가 새롭게 노출되는 작용을 말한다. 절단 블레이드(140)의 자생 작용에 의하면, 도 2에 도시된 것과 같이 모재(142)에 배설된 절단 미립자(144)가 마모되어도 이후에 새로운 절단 미립자(144)가 노출되어 일정한 절삭력을 유지하게 된다. Referring to FIG. 2 together with FIG. 1, the
드레싱 보드(150)는 절단 블레이드(140)를 드레싱 보드(150) 상에서 회전시켜 모재(142)가 연마되도록 함으로써 절단 미립자(144)를 효과적으로 노출시켜 자생 작용을 활성화하는 기능을 갖는다. 이에 따라, 드레싱 보드(150)는 절단 블레이드(140)를 연마하기 위한 그라인더(grinder)인 연마 물질을 포함하며, 그라인드 스톤(grind stone) 또는 연마포의 형태일 수도 있다. 본 발명에 따르면, 드레싱 보드(150)는 웨이퍼(130)의 절단 경로를 연장한 위치에서 절단 블레이드(140)를 연마하도록 배치될 수 있다. 따라서, 절단 블레이드(140)가 웨이퍼(130) 상의 스크라이브 라인(134)을 따라 일 열의 절단 작업을 수행한 후, 계속하여 절단 방향을 따라 웨이퍼 테이블(110) 측면의 드레싱 보드(150) 상을 지나면서 드레싱 될 수 있다. 한 장의 웨이퍼(130) 전부에 대한 절단 작업이 수행된 후 또는 절단 블레이드(140)의 교체 시에만 절단 블레이드(140)를 드레싱하는 것이 아니라, 웨이퍼(130)의 일 열에 대한 절단 공정과 후속의 열에 대한 절단 공정 사이에 절단 블레이드(140)를 드레싱할 수 있으므로, 절단 블레이드(140)의 예리함 정도를 일정하게 유지하기 용이하다. 최근 웨이퍼(130)의 사이즈가 200 mm에서 300 mm로 커지는 경향을 보이고 있으며, 본 발명의 절단 장치에 의하는 경우, 웨이퍼(130)의 절단 중에 절단 블레이드(140)의 드레싱 작업을 수행할 수 있어 웨이퍼(130)의 크기와 무관하게 동일한 수준의 절단 품질을 기대할 수 있게 된다. The
상기 드레싱 보드(150)는 웨이퍼 테이블(110) 측면이 일부분 확장되고 그 위에 부착되거나, 드레싱 보드(150)가 웨이퍼 테이블(110) 측면에 접해 있거나 부착된 형태일 수 있다. 웨이퍼(130)가 놓이는 부분과 드레싱 보드(150)가 놓이는 부분은 맞닿을 수 있다. 웨이퍼(130)의 상부면과 드레싱 보드(150)의 상부면이 동일한 높이에 있을 수 있으며, 이에 의해 절단 블레이드(140)에 의한 절단 작업 수행 후, 절단 블레이드(140)가 절단 진행 방향으로 단차없이 계속 이동하여 드레싱 작업이 이루어질 수 있다. 이 경우, 절단 블레이드(140)는 고정되고 웨이퍼 테이블(110)이 이동될 수도 있다. 드레싱 보드(150)는 웨이퍼 테이블(110)에 접하는 일 측면이 웨이퍼(130)의 곡률반경과 동일한 곡률반경을 갖는 곡선으로 이루어져, 웨이퍼(130) 또는 웨이퍼 테이블(110)과 맞닿을 수 있다. 드레싱 보드(150)의 모양 및 크기는 다양할 수 있으며, 도면에 도시된 형태에 한정되지 않는다.The
상기 드레싱 보드(150)를, 도 1과 같이 별도의 드레싱 보드 테이블(160) 상에 부착하고, 상기 드레싱 보드 테이블(160)을 웨이퍼 테이블(110)의 측면에 접하게 배치할 수 있다. 상기 웨이퍼 테이블(110) 및 드레싱 보드 테이블(160)은 진공에 의해 웨이퍼(130)를 흡착 고정하는 척(chuck) 테이블일 수 있다. 상기 척 테이블의 척은 공기 흡입구가 여러 개인 다공성 척일 수 있다. 웨이퍼 테이블(110) 및 드레싱 보드 테이블(160)이 척 테이블인 경우, 웨이퍼 테이블(110) 및 드레싱 보드 테이블(160)은 별개의 척을 사용하게 되므로, 하나의 척 테이블 상에, 웨이퍼(130)와 드레싱 보드(150)를 교체해서 사용하는 상황을 피할 수 있어 작업 시간이 절약될 수 있다. 또한, 웨이퍼 테이블(110)의 척 및 드레싱 보드 테이블(160)의 척이 별개로 제어될 수 있다.The dressing
도 3a 내지 도 3d는 자생 작용이 정상적으로 이루어지지 않은 절단 블레이드(140)의 일부분을 도시한 정면도들 및 이를 확대한 사진들이다. 이하에서, 도 1의 반도체 절단 장치의 구성 요소들을 참조한다. 3A to 3D are front views showing a part of the
도 3a 및 도 3b를 참조하면, 절단 블레이드(140)의 끝부분의 절단 미립자(144)들이 마모된 상태로서, 자생 작용에 의해 절단 미립자(144)가 노출되지 않은 상태를 보여준다. 최근, 모바일 제품용 SIP(System In Package), IC 카드 및 RFID 태그(tag) 등의 본격적인 도입에 따라 반도체 분야에서 100 ㎛ 이하 두께의 웨이퍼(130)를 사용한 제품이 실용화되고 있으며, 씬(thin) 웨이퍼(130)를 절단하는 기술의 중요성이 높아지고 있다. 피절삭재인 웨이퍼(130)가 얇아지면서, 후면 칩핑(backside chipping)이 커지는 경향을 보이며, 씬 웨이퍼(130)의 경우 가공 부하의 상승을 기대하기가 어렵기 때문에 절단 블레이드(140)의 자생 작용의 중요성이 커진다.3A and 3B, the cutting
도 3c 및 도 3d를 참조하면, 절단 블레이드(140)에 이물질이 끼인 상태를 보여준다. 저 유전체(low-k) 웨이퍼(130)의 경우 쉽게 깨어질 수 있어, 웨이퍼(130) 상의 금속 배선이나 파티클 등이 절단 블레이드(140)에 쉽게 끼일 수 있다. 이 경우, 자생 작용이 정상적으로 이루어지지 않으면, 웨이퍼(130) 절단 능력이 감소되고, 칩핑 또는 크랙의 발생 등으로 절단 품질이 저하되어 웨이퍼(130)의 불량의 원인이 될 수 있다. 따라서, 자생 작용이 일정하게 일어나도록 절단 블레이드(140)를 드레싱하는 공정의 중요성이 강조된다. 3C and 3D, the
도 4는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 웨이퍼의 절단 장치를 도시한 사시도이다. 4 is a perspective view illustrating an apparatus for cutting a semiconductor wafer according to another exemplary embodiment of the inventive concept.
도 4를 참조하면, 드레싱 보드(150)가 웨이퍼 테이블(110) 상의 웨이퍼(130)가 놓이는 영역의 둘레에 배치된다. 웨이퍼(130)의 상부면과 드레싱 보드(150)의 상부면이 동일한 높이일 수 있으며, 드레싱 보드(150)는 상기 웨이퍼(130)의 절단 경로를 연장한 위치에서 상기 절단 블레이드(140)를 드레싱할 수 있다. Referring to FIG. 4, a dressing
본 발명의 웨이퍼의 절단 장치에 따르면, 드레싱 공정을 위한 별도의 작업 테이블이 없이, 웨이퍼(130)의 절단과 절단 블레이드(140)의 드레싱이 동시에 진행될 수 있다. 따라서, 한 장의 웨이퍼(130)를 절단하는 중에 절단 블레이드(140)의 드레싱을 수행하기 위해 웨이퍼(130)와 드레싱 보드(150)를 교체하는 등의 공정이 요구되지 않는다. 또한, 각 열의 절단 작업 사이에도 절단 블레이드(140)의 드레싱이 가능하므로, 한 장의 웨이퍼(130)를 절단하는 중에 절단 블레이드(140)의 절단력이 저하되어도 블레이드 드레싱을 실시하지 못하는 위험을 피할 수 있다. According to the wafer cutting device of the present invention, the cutting of the
도 5는 정상적으로 자생 작용이 이루어진 절단 블레이드(140)의 일부분을 확대한 사진이다.5 is an enlarged photograph of a portion of the
도 5를 참조하면, 본 발명에 따른 반도체 웨이퍼의 절단 장치를 사용하여, 절단 블레이드(140)의 드레싱이 절단 작업 중에 수행되는 경우, 절단 블레이드(140)의 자생 작용이 일정하게 일어나므로, 절단 미립자(144)가 일정하게 노출된 상태를 유지할 수 있다.Referring to FIG. 5, when the dressing of the
도 6은 본 발명의 기술적 사상에 의한 반도체 웨이퍼의 절단 장치를 사용한 웨이퍼(130)의 절단 공정을 공정 순서대로 도시한 흐름도이다.6 is a flowchart illustrating a cutting process of the
반도체 웨이퍼(130)의 절단은, 피절삭재인 웨이퍼(130)를 웨이퍼 테이블(110)에 로딩(loading)하는 단계(S1)로 시작할 수 있다. 웨이퍼(130)는 웨이퍼 카세트로부터 예컨대 로봇암(robot arm) 또는 트랜스퍼 암(transfer arm)과 같은 이송 수단에 의해 웨이퍼 테이블(110)로 옮겨질 수 있다. 웨이퍼 테이블(110)은 진공에 의해 웨이퍼(130)를 고정하는 척 테이블일 수 있으며, 상부에는 웨이퍼(130)를 절단하기 위한 절단 블레이드(140)가 위치한다. Cutting of the
웨이퍼(130)가 로딩되면, 웨이퍼(130)의 정확한 절단을 위해 웨이퍼(130)의 위치를 정렬하는 단계(S2)를 거치게 된다. 스크라이브 라인(134)을 따라 일정한 간격으로 절단 작업을 수행하기 위함이다. When the
다음으로, 웨이퍼(130)의 절단 단계(S3)가 실행된다. 고속으로 회전하는 절단 블레이드(140)를 절단 방향으로 이동하거나, 웨이퍼 테이블(110)을 절단 진행의 반대 방향으로 이동하여 스크라이브 라인(134)을 따라 웨이퍼(130)의 하나 이상의 열에 대하여 본 절단 단계(S3)가 수행된다. Next, the cutting step S3 of the
상기 웨이퍼(130)의 절단 단계(S3) 후에, 절단 진행 방향으로 절단 블레이드(140)를 계속 이동하여 드레싱 보드(150) 상을 지나면서 절단 블레이드(140)의 드레싱 단계(S4)가 수행된다. 본 절단 블레이드(140)의 드레싱 단계(S4) 이후에 다시 웨이퍼(130)의 다음 열에 대한 절단 단계(S3)가 수행된다. 따라서, 웨이퍼(130)의 절단 단계(S3)와 절단 블레이드(140)의 드레싱 단계(S4)가 교대로 복수 회 반복될 수 있다. 상기 절단 블레이드(140)의 드레싱 단계(S4)는 웨이퍼(130)의 일 열의 절단 작업 전후마다 실시될 수 있으며, 두 개 이상의 열에 대한 절단이 수행된 전후에 실시될 수도 있다. 드레싱의 횟수 및 주기는 웨이퍼(130)의 재료, 두께 및 크기 등에 따라 변경될 수 있다. 별도의 광학 현미경과 같은 기구를 구비하여 절단 블레이드(140)의 마모 정도 또는 웨이퍼(130)의 절단면의 형태 등을 확인하고, 필요한 경우에 절단 블레이드(140)의 드레싱이 수행되도록 드레싱 보드 테이블을 이동할 수 있는 장비를 구성할 수 있으며, 소프트웨어를 이용할 수도 있다. 소프트웨어를 통해 구현하는 경우, 특정한 수의 열에 대한 웨이퍼(130) 절단 작업 수행 후, 웨이퍼(130) 또는 절단 블레이드(140)를 검사하여 일정 크기 이상의 칩핑이나 이물질이 인식되는 경우, 다음 열에 대한 절단 작업을 수행하기 전에, 드레싱 보드(150)의 위치를 이동하거나 절단 블레이드(140)를 이동하여 절단 블레이드(140)에 대한 드레싱을 수행하게 된다. After the cutting step S3 of the
한 장의 웨이퍼(130)에 대한 절단 작업이 끝난 후, 웨이퍼(130)가 웨이퍼 테이블(110)로부터 언로딩(unloading)되는 단계(S5)가 수행된다. After the cutting operation for one
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be clear to those who have knowledge of.
110: 웨이퍼 테이블
120: 테이프
130: 웨이퍼
132: 반도체 칩
134: 스크라이브 라인
140: 절단 블레이드
142: 모재
144: 절단 미립자
150: 드레싱 보드
160: 드레싱 보드 테이블110: wafer table
120: tape
130: wafer
132: semiconductor chip
134: scribe line
140: cutting blade
142: base material
144: cut particulate
150: dressing board
160: dressing board table
Claims (6)
상기 웨이퍼를 절단할 수 있는 절단 블레이드; 및
상기 웨이퍼 테이블의 외측에 배치되고, 그 상면에 상기 절단 블레이드를 연마할 수 있는 그라인더를 포함하는 드레싱 보드;
를 포함하고, 상기 드레싱 보드는 상기 웨이퍼의 절단 경로를 연장한 위치에서 상기 절단 블레이드를 연마하도록 구성되는 것을 특징으로 하는 반도체 웨이퍼의 절단 장치.A wafer table on which a wafer is located on an upper surface;
A cutting blade capable of cutting the wafer; And
A dressing board disposed outside the wafer table, the dressing board including a grinder on the upper surface thereof, the grinder capable of grinding the cutting blade;
And wherein the dressing board is configured to polish the cutting blade at a position extending the cutting path of the wafer.
상기 드레싱 보드는 상기 웨이퍼 테이블 상의 상기 웨이퍼가 놓이는 영역의 둘레에 할로우(hollow) 형상으로 배치되는 것을 특징으로 하는 반도체 웨이퍼의 절단 장치.The method of claim 1,
And the dressing board is arranged in a hollow shape around a region on which the wafer is placed on the wafer table.
상기 드레싱 보드가 놓이는 드레싱 보드 테이블을 더 포함하는 것을 특징으로 하는 반도체 웨이퍼의 절단 장치.The method of claim 1,
And a dressing board table on which the dressing board is placed.
상기 웨이퍼를 절단 블레이드를 이용하여 일 방향으로 절단하는 단계; 및
상기 절단 블레이드를 상기 웨이퍼 테이블의 외측에 배치되는 드레싱 보드 상에서, 상기 웨이퍼가 절단되는 방향의 연장된 방향으로 진행하여 드레싱하는 단계;
를 포함하는 반도체 웨이퍼의 절단 방법.Loading the wafer onto a wafer table;
Cutting the wafer in one direction using a cutting blade; And
Dressing the cutting blade in an extended direction in a direction in which the wafer is cut, on a dressing board disposed outside the wafer table;
Cutting method of a semiconductor wafer comprising a.
상기 절단 블레이드를 드레싱하는 단계는, 상기 웨이퍼를 절단하는 단계를 복수 회 수행한 후, 수행되는 것을 특징으로 하는 반도체 웨이퍼의 절단 방법.The method of claim 4, wherein
The step of dressing the cutting blade is performed after the step of cutting the wafer a plurality of times, characterized in that the method of cutting a semiconductor wafer.
상기 절단 블레이드를 드레싱하는 단계는, 상기 절단 블레이드는 고정되고, 상기 웨이퍼 테이블 및 상기 드레싱 보드를 상기 웨이퍼가 절단되는 방향의 반대 방향으로 이동하여 수행되는 것을 특징으로 하는 반도체 웨이퍼의 절단 방법.The method of claim 4, wherein
The step of dressing the cutting blade, the cutting blade is fixed, the cutting method of the semiconductor wafer, characterized in that performed by moving the wafer table and the dressing board in a direction opposite to the direction in which the wafer is cut.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100055086A KR20110135274A (en) | 2010-06-10 | 2010-06-10 | Dicing device and dicing method of semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100055086A KR20110135274A (en) | 2010-06-10 | 2010-06-10 | Dicing device and dicing method of semiconductor wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20110135274A true KR20110135274A (en) | 2011-12-16 |
Family
ID=45502282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100055086A KR20110135274A (en) | 2010-06-10 | 2010-06-10 | Dicing device and dicing method of semiconductor wafer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20110135274A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150123705A (en) * | 2014-04-25 | 2015-11-04 | 가부시기가이샤 디스코 | Cutting device |
JP2019118983A (en) * | 2017-12-28 | 2019-07-22 | 株式会社ディスコ | Dressing method of cutting blade |
CN113910476A (en) * | 2021-10-15 | 2022-01-11 | 蓝芯存储技术(赣州)有限公司 | Simple wafer cutting device and cutting method |
-
2010
- 2010-06-10 KR KR1020100055086A patent/KR20110135274A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150123705A (en) * | 2014-04-25 | 2015-11-04 | 가부시기가이샤 디스코 | Cutting device |
JP2019118983A (en) * | 2017-12-28 | 2019-07-22 | 株式会社ディスコ | Dressing method of cutting blade |
CN113910476A (en) * | 2021-10-15 | 2022-01-11 | 蓝芯存储技术(赣州)有限公司 | Simple wafer cutting device and cutting method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100815005B1 (en) | Cutting Blade | |
JP6723892B2 (en) | Wafer processing method | |
JP5963537B2 (en) | Processing method of silicon wafer | |
TWI824024B (en) | Grinding method of rectangular substrate | |
JP5498857B2 (en) | Wafer processing method | |
JP2017092135A (en) | Manufacturing method of device | |
JP7430108B2 (en) | Processing method and holding table | |
KR20110135274A (en) | Dicing device and dicing method of semiconductor wafer | |
KR20180037113A (en) | Wafer processing method and polishing apparatus | |
CN111799218A (en) | Method for dividing wafer | |
CN114619294A (en) | Method for grinding workpiece | |
KR20080113682A (en) | Grinding wheel for wafer and wafer back grinding apparatus having the same | |
JP7254425B2 (en) | Semiconductor wafer manufacturing method | |
JP2013258203A (en) | Processing method of wafer | |
JP2017157750A (en) | Processing method of wafer | |
US9824926B1 (en) | Wafer processing method | |
TWI855136B (en) | Wafer grinding method | |
JP2004356357A (en) | Cutting method | |
JP6941420B2 (en) | Wafer surface treatment equipment | |
JP7150400B2 (en) | Cutting blade dressing method and dresser board | |
TW202413002A (en) | Wafer processing method and wafer processing system | |
JP2006294855A (en) | Method and device for back grinding semiconductor wafer | |
KR100425471B1 (en) | Treatment apparatus for grinding and polishing backside of wafer | |
JP7337449B2 (en) | Method for manufacturing a dressing plate and method for dressing a cutting blade | |
JP2019160903A (en) | Workpiece grinding method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |