Nothing Special   »   [go: up one dir, main page]

KR20110125885A - Bipolar transistor and fabricating method thereof - Google Patents

Bipolar transistor and fabricating method thereof Download PDF

Info

Publication number
KR20110125885A
KR20110125885A KR1020100045513A KR20100045513A KR20110125885A KR 20110125885 A KR20110125885 A KR 20110125885A KR 1020100045513 A KR1020100045513 A KR 1020100045513A KR 20100045513 A KR20100045513 A KR 20100045513A KR 20110125885 A KR20110125885 A KR 20110125885A
Authority
KR
South Korea
Prior art keywords
region
base
emitter
insulating layer
metal
Prior art date
Application number
KR1020100045513A
Other languages
Korean (ko)
Inventor
강기태
김동수
윤석남
황경석
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR1020100045513A priority Critical patent/KR20110125885A/en
Publication of KR20110125885A publication Critical patent/KR20110125885A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

PURPOSE: A bipolar transistor and a manufacturing method thereof are provided to reduce leakage current of the bipolar transistor by completely covering an insulating layer corresponding to an emitter base junction area using base metal. CONSTITUTION: A base area(120) is formed within a collector domain(110). An emitter area(130) is formed within the base area. An insulating layer(140) is formed in the surface of the emitter area and base area. A base metal(150) is connected to the base area through a base contact domain. An emitter metal(160) is connected to the emitter area through an emitter contact domain. The base metal covers the insulating layer which copes with the base area and an emitter-base junction area while covering the insulating layer which copes with the emitter area.

Description

바이폴라 트랜지스터 및 그 제조 방법{Bipolar transistor and fabricating method thereof}Bipolar transistor and fabrication method thereof

본 발명은 바이폴라 트랜지스터 및 그 제조 방법에 관한 것이다.The present invention relates to a bipolar transistor and a method of manufacturing the same.

바이폴라 트랜지스터(bipolar transistor)는 MOS(metal oxide silicon) 트랜지스터와 함께 대표적인 반도체 소자이다. 이러한 바이폴라 트랜지스터는 디지털 집적 회로(Digital Integrated Circuit) 등의 주변에 파워 앰프(power amp)로 사용되거나, 단위 소자로 사용되기도 하는데, MOS 트랜지스터에 비해 단위 면적당 높은 전류 구동 능력을 갖는 장점이 있다.Bipolar transistors are representative semiconductor devices along with metal oxide silicon (MOS) transistors. The bipolar transistor is used as a power amplifier or a unit device around a digital integrated circuit or the like, and has a merit of having a higher current driving capability per unit area than a MOS transistor.

그런데, 종래의 콜렉터 영역, 베이스 영역 및 에미터 영역으로 이루어진 바이폴라 트랜지스터는 절연막 내의 모바일 전하(mobile charge)에 의한 에미터 베이스 접합 영역의 불안정성으로 인하여 바이폴라 트랜지스터의 동작시 누설 전류(leakage current)가 증가하고, 또한 hFE 특성이 열화되는(hFE 변동이 증가하는) 문제가 있다.However, in the conventional bipolar transistor including the collector region, the base region, and the emitter region, the leakage current increases during operation of the bipolar transistor due to instability of the emitter base junction region due to mobile charge in the insulating film. In addition, there is a problem that the hFE characteristics deteriorate (hFE fluctuations increase).

본 발명은 에미터 베이스 접합 영역과 대응되는 절연막의 불안정성을 개선한 바이폴라 트랜지스터 및 그 제조 방법을 제공한다.The present invention provides a bipolar transistor having improved instability of an insulating film corresponding to the emitter base junction region and a method of manufacturing the same.

본 발명에 따른 바이폴라 트랜지스터는 콜렉터 영역; 상기 콜렉터 영역내에 형성되는 베이스 영역; 상기 베이스 영역내에 형성되는 에미터 영역; 상기 베이스 영역 및 상기 에미터 영역의 표면에 형성되어 있되, 상기 베이스 영역에는 베이스 콘택 영역이 형성되고, 상기 에미터 영역에는 에미터 콘택 영역이 형성된 절연막; 상기 베이스 콘택 영역을 통하여 상기 베이스 영역에 접속된 베이스 메탈; 및, 상기 에미터 콘택 영역을 통하여 상기 에미터 영역에 접속된 에미터 메탈을 포함하고, 상기 베이스 메탈은 상기 베이스 영역 및 에미터 베이스 접합 영역과 대응되는 상기 절연막을 덮는 동시에, 상기 에미터 영역과 대응되는 절연막도 덮을 수 있다.A bipolar transistor according to the present invention includes a collector region; A base region formed in the collector region; An emitter region formed in the base region; An insulating layer formed on surfaces of the base region and the emitter region, wherein the base region has a base contact region, and the emitter region has an emitter contact region; A base metal connected to the base area through the base contact area; And an emitter metal connected to the emitter region through the emitter contact region, wherein the base metal covers the insulating layer corresponding to the base region and the emitter base junction region, and simultaneously with the emitter region. The corresponding insulating film may also be covered.

본 발명에 따른 바이폴라 트랜지스터의 제조 방법은 제1도전형 불순물을 도핑하여 콜렉터 영역을 형성하는 단계; 상기 콜렉터 영역내에 제2도전형 불순물을 도핑하여 베이스 영역을 형성하는 단계; 상기 베이스 영역내에 제1도전형 불순물을 도핑하여 에미터 영역을 형성하는 단계; 상기 베이스 영역 및 상기 에미터 영역의 표면에 절연막을 형성하되, 상기 베이스 영역에는 베이스 콘택 영역이 형성되고, 상기 에미터 영역에는 에미터 콘택 영역이 형성되도록 하는 단계; 상기 베이스 콘택 영역을 통하여 상기 베이스 영역에 접속된 베이스 메탈을 형성하고, 상기 에미터 콘택 영역을 통하여 상기 에미터 영역에 접속된 에미터 메탈을 형성하는 단계를 포함하고, 상기 베이스 메탈은 상기 베이스 영역 및 에미터 베이스 접합 영역과 대응되는 상기 절연막을 덮는 동시에, 상기 에미터 영역과 대응되는 절연막도 덮도록 함을 특징으로 한다.A method of manufacturing a bipolar transistor according to the present invention includes: doping a first conductive type impurity to form a collector region; Doping a second conductive type impurity into the collector region to form a base region; Doping a first conductive impurity into the base region to form an emitter region; Forming an insulating film on surfaces of the base region and the emitter region, wherein a base contact region is formed in the base region, and an emitter contact region is formed in the emitter region; Forming a base metal connected to the base region through the base contact region, and forming an emitter metal connected to the emitter region through the emitter contact region, wherein the base metal is the base region; And covering the insulating film corresponding to the emitter base junction region and also covering the insulating film corresponding to the emitter region.

본 발명은 에미터 베이스 접합 영역과 대응되는 절연막을 베이스 메탈로 완전히 덮음으로써, 에미터 베이스 접합 영역과 대응되는 절연막의 불안정성이 개선되고, 이에 따라 바이폴라 트랜지스터의 누설 전류가 감소하고, hFE 특성 열화(hFE 변동)도 작아진다.The present invention completely covers the insulating film corresponding to the emitter base junction region with the base metal, thereby improving the instability of the insulating film corresponding to the emitter base junction region, thereby reducing the leakage current of the bipolar transistor and deteriorating hFE characteristics ( hFE fluctuation) is also reduced.

도 1a 및 도 1b는 본 발명의 일 실시예에 따른 바이폴라 트랜지스터를 도시한 단면도 및 부분 평면도이다.
도 2는 본 발명의 다른 실시예에 따른 바이폴라 트랜지스터의 제조 방법을 도시한 플로우 챠트이다.
도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 바이폴라 트랜지스터의 제조 방법을 도시한 순차 단면도이다.1A and 1B are a cross-sectional view and a partial plan view of a bipolar transistor according to an embodiment of the present invention.
2 is a flowchart illustrating a method of manufacturing a bipolar transistor according to another embodiment of the present invention.
3A to 3E are sequential cross-sectional views illustrating a method of manufacturing a bipolar transistor according to another embodiment of the present invention.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

도 1a 및 도 1b는 본 발명의 일 실시예에 따른 바이폴라 트랜지스터(100)를 도시한 단면도 및 부분 평면도이다.1A and 1B are a cross-sectional view and a partial plan view of a bipolar transistor 100 according to an embodiment of the present invention.

도 1a에 도시된 바와 같이, 본 발명의 일 실시예에 따른 바이폴라 트랜지스터(100)는 콜렉터 영역(110), 베이스 영역(120), 에미터 영역(130), 절연막(140), 베이스 메탈(150), 에미터 메탈(160)을 포함한다. 여기서, 상기 베이스 메탈(150)은 에미터 베이스 접합 영역(170)과 대응되는 영역의 상기 절연막(140)을 덮는 동시에, 상기 에미터 영역(130)과 대응되는 영역의 상기 절연막(140)에까지 연장된 형태를 한다..As shown in FIG. 1A, a bipolar transistor 100 according to an exemplary embodiment of the present invention may include a collector region 110, a base region 120, an emitter region 130, an insulating layer 140, and a base metal 150. ), Emitter metal 160. Here, the base metal 150 covers the insulating layer 140 in the region corresponding to the emitter base junction region 170 and extends to the insulating layer 140 in the region corresponding to the emitter region 130. In the form of

상기 콜렉터 영역(110)은 예를 들면 고농도 n+형 반도체 기판(미도시)에 저농도 n-형으로 형성된다. 이때, n-형의 콜렉터 영역(110)은 반도체 기판내에서 소정 영역으로 한정된다. 여기서, 상기 콜렉터 영역(110)은 예를 들면 안티몬(Sb), 비소(As), 인(P)과 같은 제1도전형 불순물의 도핑 및 열처리에 의해 형성된다.The collector region 110 is formed in a low concentration n-type, for example, on a high concentration n + type semiconductor substrate (not shown). At this time, the n-type collector region 110 is limited to a predetermined region in the semiconductor substrate. Here, the collector region 110 is formed by doping and heat treatment of a first conductive impurity such as antimony (Sb), arsenic (As), phosphorus (P), for example.

상기 베이스 영역(120)은 상기 n-형의 콜렉터 영역(110)의 내부에 p형으로 형성된다. 이때, p형의 베이스 영역(120)은 콜렉터 영역(110)내에서 소정 영역으로 한정된다. 여기서, 베이스 영역(120)은 예를 들면 붕소(B), 갈륨(Ga), 인듐(In)과 같은 제2도전형 불순물의 도핑 및 열처리에 의해 형성된다.The base region 120 is formed in the p-type inside the n-type collector region 110. At this time, the p-type base region 120 is limited to a predetermined region in the collector region 110. Here, the base region 120 is formed by doping and heat treatment of a second conductive impurity such as, for example, boron (B), gallium (Ga), or indium (In).

상기 에미터 영역(130)은 상기 p형의 베이스 영역(120)의 내부에 n+형으로 형성된다. 이때, p형의 베이스 영역(120)은 에미터 영역(130)내에서 소정 영역으로 한정된다. 여기서, 에미터 영역(130)은 예를 들면 안티몬(Sb), 비소(As), 인(P)과 같은 제1도전형 불순물의 도핑 및 열처리에 의해 형성된다.The emitter region 130 is formed in the n + type inside the p-type base region 120. In this case, the p-type base region 120 is limited to a predetermined region in the emitter region 130. Here, the emitter region 130 is formed by doping and heat treatment of the first conductive impurities such as antimony (Sb), arsenic (As), and phosphorus (P).

상기 절연막(140)은 상기 콜렉터 영역(110), 베이스 영역(120) 및 에미터 영역(130)에 형성된다. 여기서, 베이스 영역(120)에는 베이스 콘택 영역이 형성되고, 에미터 영역(130)에는 에미터 콘택 영역이 형성된다. 물론, 도시되어 있지는 않지만 상기 콜렉터 영역(110)에도 콜렉터 콘택 영역이 형성된다. 더불어, 상기 절연막(140)은 산화막, 질화막, 산화막/질화막 및 그 등가물 중에서 선택된 어느 하나일 수 있다.The insulating layer 140 is formed in the collector region 110, the base region 120, and the emitter region 130. Here, a base contact region is formed in the base region 120, and an emitter contact region is formed in the emitter region 130. Of course, although not shown, a collector contact region is formed in the collector region 110. In addition, the insulating layer 140 may be any one selected from an oxide film, a nitride film, an oxide film / nitride film, and an equivalent thereof.

상기 베이스 메탈(150)은 상기 절연막(140)에 형성되는 동시에 상기 베이스 콘택에 접속된다. 상기 에미터 메탈(160)은 상기 절연막(140)에 형성되는 동시에 상기 에미터 콘택에 접속된다. 더불어, 도시되지는 않았지만 콜렉터 메탈이 상기 절연막(140)에 형성되는 동시에 상기 콜랙터 콘택에 접속될 수 있다. 물론, 이러한 콜렉터 메탈은 반도체 기판의 저면에 형성될 수도 있다. 더욱이, 이러한 베이스 메탈(150), 에미터 메탈(160) 및 콜렉터 메탈은 통상의 알루미늄, 구리, 금, 은 등의 금속일 수도 있으며, 여기서 그 재질을 한정하는 것은 아니다. The base metal 150 is formed on the insulating layer 140 and is connected to the base contact. The emitter metal 160 is formed on the insulating layer 140 and is connected to the emitter contact. In addition, although not shown, a collector metal may be formed on the insulating layer 140 and may be connected to the collector contact. Of course, such a collector metal may be formed on the bottom surface of the semiconductor substrate. In addition, the base metal 150, the emitter metal 160, and the collector metal may be a metal such as aluminum, copper, gold, silver, or the like, but the material is not limited thereto.

여기서, 상기 에미터 메탈(160)은 상기 에미터 영역(130)의 폭보다 작게 형성되고, 상기 베이스 메탈(150)은 상기 베이스 영역(120)뿐만 아니라 에미터 베이스 접합 영역(170)과 대응되는 상기 절연막(140)을 완전히 덮는다. 더욱이, 상기 베이스 메탈(150)은 상기 에미터 영역(130)과 대응되는 절연막(140)에까지 일정 길이 연장되어, 상기 에미터 영역(130)과 대응되는 절연막(140)을 덮을 수도 있다. 더불어, 도면에 도시되어 있지는 않지만, 상기 베이스 메탈(150)은 베이스 콜렉터 접합 영역 및 상기 콜렉터 영역(110)과 대응되는 절연막(140)도 덮음으로써, 트랜지스터 특성을 더욱 향상시킬 수도 있다.Here, the emitter metal 160 is formed smaller than the width of the emitter region 130, and the base metal 150 corresponds to the emitter base bonding region 170 as well as the base region 120. The insulating layer 140 is completely covered. In addition, the base metal 150 may extend to a predetermined length to the insulating layer 140 corresponding to the emitter region 130 to cover the insulating layer 140 corresponding to the emitter region 130. In addition, although not shown in the drawing, the base metal 150 may further improve transistor characteristics by covering the base collector junction region and the insulating layer 140 corresponding to the collector region 110.

도 1b에 도시된 바와 같이, 에미터 베이스 접합 영역(170)은 대략 포크 형태로 형성될 수 있다. 즉, 에미터 영역(130)과 베이스 영역(120)은 서로 맞물린 포크 형태로 형성될 수 있다. 그러나, 본 발명에서 상기 에미터 베이스 접합 영역을 포크 형태로 한정하는 것은 아니며, 일반 형태, MBIT(Multi Base Island TR) 형태도 가능함은 당연하다. 더불어, 상기 에미터 영역(130) 위의 절연막(140) 위에 형성된 에미터 메탈(160)은 상기 에미터 영역(130)의 폭보다 약간 작게 형성되어 있다. 더불어, 베이스 영역(120) 위의 절연막(140) 위에 형성된 베이스 메탈(150)은 상기 에미터 영역(130)과 대응되는 영역의 절연막(140)에까지 형성된다. 즉, 상기 베이스 메탈(150)은 상기 베이스 영역(120) 및 상기 에미터 베이스 접합 영역(170)과 대응되는 영역의 절연막(140)을 모두 완전히 덮을 뿐만 아니라, 상기 에미터 영역(130)과 대응되는 영역의 절연막(140)까지 덮을 수 있다. 물론, 상술한 바와 같이 상기 베이스 메탈(150)은 베이스 콜렉터 접합 영역 및 콜렉터 영역(110)과 대응되는 절연막(140)을 덮을 수도 있다.As shown in FIG. 1B, the emitter base junction region 170 may be formed approximately in the shape of a fork. That is, the emitter region 130 and the base region 120 may be formed in the shape of a fork engaged with each other. However, in the present invention, the emitter base bonding region is not limited to a fork shape, and a general shape and a multi base island TR (MBIT) shape are also possible. In addition, the emitter metal 160 formed on the insulating layer 140 on the emitter region 130 is slightly smaller than the width of the emitter region 130. In addition, the base metal 150 formed on the insulating layer 140 on the base region 120 is formed on the insulating layer 140 in the region corresponding to the emitter region 130. That is, the base metal 150 not only completely covers all of the insulating layer 140 in the region corresponding to the base region 120 and the emitter base junction region 170, but also corresponds to the emitter region 130. It can cover up to the insulating film 140 of the area | region which becomes. Of course, as described above, the base metal 150 may cover the base collector junction region and the insulating layer 140 corresponding to the collector region 110.

이러한 구성에 의해 본 발명에 따른 트랜지스터(100)는 에미터 베이스 접합 영역(170)과 대응되는 절연막(140)이 베이스 메탈(150)로 완전히 덮임으로써, 에미터 베이스 접합 영역(170)과 대응되는 절연막(140)의 불안전성이 개선된다. 즉, 트랜지스터(100)의 동작시 모바일 전하에 의한 영향이 감소되어, 누설 전류가 감소하고 hFE 특성 열화(hFE 변동)도 작아진다.
With this configuration, the transistor 100 according to the present invention is completely covered with the base metal 150 by the insulating film 140 corresponding to the emitter base junction region 170, thereby corresponding to the emitter base junction region 170. The instability of the insulating film 140 is improved. That is, the influence of the mobile charge during the operation of the transistor 100 is reduced, so that the leakage current is reduced and the hFE characteristic deterioration (hFE fluctuation) is also reduced.

도 2는 본 발명의 다른 실시예에 따른 바이폴라 트랜지스터(100)의 제조 방법을 도시한 플로우 챠트이다.2 is a flowchart illustrating a method of manufacturing the bipolar transistor 100 according to another embodiment of the present invention.

도 2에 도시된 바와 같이 본 발명의 다른 실시예에 따른 바이폴라 트랜지스터(100)의 제조 방법은 콜렉터 영역 형성 단계(S1), 베이스 영역 형성 단계(S2), 에미터 영역 형성 단계(S3), 절연막 형성 단계(S4), 베이스 메탈 및 에미터 메탈 형성 단계(S5)를 포함한다.
As shown in FIG. 2, the method of manufacturing the bipolar transistor 100 according to another exemplary embodiment of the present invention includes a collector region forming step S1, a base region forming step S2, an emitter region forming step S3, and an insulating film. Forming step (S4), base metal and emitter metal forming step (S5).

도 3a 내지 도 3e는 본 발명의 다른 실시예에 따른 바이폴라 트랜지스터(100)의 제조 방법을 도시한 순차 단면도이다. 여기서, 도 2를 함께 참조한다. 3A to 3E are sequential cross-sectional views illustrating a method of manufacturing the bipolar transistor 100 according to another embodiment of the present invention. Reference is made to FIG. 2 together.

도 3a에 도시된 바와 같이, 콜렉터 영역 형성 단계(S1)에서는, 반도체 기판(미도시)에 제1도전형 불순물을 도핑 및 열처리하여 콜렉터 영역(110)을 형성한다. 예를 들면, n+형 반도체 기판에 안티몬(Sb), 비소(As), 인(P)과 같은 제1도전형 불순물을 도핑하고, 이를 소정 온도로 열처리함으로써, 일정 영역의 콜렉터 영역(110)을 형성한다.As shown in FIG. 3A, in the collector region forming step S1, the collector region 110 is formed by doping and heat treating a first conductive impurity on a semiconductor substrate (not shown). For example, an n + type semiconductor substrate is doped with first conductive impurities such as antimony (Sb), arsenic (As), and phosphorus (P), and heat-treated to a predetermined temperature to thereby remove the collector region 110 in a predetermined region. Form.

도 3b에 도시된 바와 같이, 베이스 영역 형성 단계(S2)에서는, 콜렉터 영역(110)내에 제2도전형 불순물을 도핑 및 열처리하여 베이스 영역(120)을 형성한다. 예를 들면, n+형 콜렉터 영역(110)에 붕소(B), 갈륨(Ga), 인듐(In)과 같은 제2도전형 불순물을 도핑하고, 이를 소정 온도로 열처리함으로써, 콜렉터 영역(110) 내에서 일정 영역의 베이스 영역(120)을 형성한다.As shown in FIG. 3B, in the base region forming step S2, the base region 120 is formed by doping and heat-treating the second conductive type impurities in the collector region 110. For example, the n + type collector region 110 may be doped with a second conductive impurity such as boron (B), gallium (Ga), or indium (In), and then heat-treated to a predetermined temperature in the collector region 110. Forms a base region 120 of a predetermined region.

도 3c에 도시된 바와 같이, 에미터 영역 형성 단계(S3)에서는, 베이스 영역(120)내에 제1도전형 불순물을 도핑 및 열처리하여 에미터 영역(130)을 형성한다. 예를 들면, p형 베이스 영역(120)에 안티몬(Sb), 비소(As), 인(P)과 같은 제1도전형 불순물을 도핑하고, 이를 소정 온도로 열처리함으로써, 베이스 영역(120) 내에서 일정 영역의 에미터 영역(130)을 형성한다.As shown in FIG. 3C, in the emitter region forming step S3, the emitter region 130 is formed by doping and heat treating the first conductive type impurities in the base region 120. For example, the p-type base region 120 may be doped with a first conductive impurity such as antimony (Sb), arsenic (As), or phosphorus (P), and then heat-treated to a predetermined temperature in the base region 120. Form an emitter region 130 in a predetermined region.

여기서, 상기 에미터 영역(130)과 상기 베이스 영역(120) 사이에 형성되는 에미터 베이스 접합 영역(170)은 최대한 큰 접합 영역을 얻도록 대략 포크 형태로 형성되도록 할 수 있다. 즉, 에미터 영역(130)과 베이스 영역(120)이 서로 맞물린 포크 형태로 형성되도록 할 수 ㅇㅆ다.Here, the emitter base bonding region 170 formed between the emitter region 130 and the base region 120 may be formed in a substantially fork shape to obtain the largest bonding region. That is, the emitter region 130 and the base region 120 may be formed in the shape of a fork engaged with each other.

도 3d에 도시된 바와 같이, 절연막 형성 단계(S4)에서는, 상기 베이스 영역(120) 및 상기 에미터 영역(130)의 표면에 절연막(140)을 형성하되, 상기 베이스 영역(120)에는 베이스 콘택 영역이 형성되고, 상기 에미터 영역(130)에는 에미터 콘택 영역이 형성되도록 한다. 여기서, 상기 베이스 콘택 영역은 절연막(140)이 오픈되어 베이스 영역(120)이 노출된 영역이고, 상기 에미터 콘택 영역 역시 절연막(140)이 오픈되어 에미터 영역(130)이 노출된 영역이다. 더불어, 상기 콜렉터 영역(110)에도 절연막(140)을 형성하되, 콜렉터 콘택 영역이 형성되도록 할 수 있다. 물론, 이러한 콜렉터 콘택 영역은 반도체 기판의 저면에 형성될 수도 있다.As shown in FIG. 3D, in the insulating film forming step S4, an insulating film 140 is formed on the surfaces of the base region 120 and the emitter region 130, but the base contact 120 is formed on the base contact. A region is formed and an emitter contact region is formed in the emitter region 130. The base contact region is a region in which the insulating layer 140 is opened to expose the base region 120, and the emitter contact region is also a region in which the insulating layer 140 is opened to expose the emitter region 130. In addition, the insulating layer 140 may be formed in the collector region 110, but the collector contact region may be formed. Of course, such a collector contact region may be formed on the bottom surface of the semiconductor substrate.

도 3e에 도시된 바와 같이, 베이스 메탈 및 에미터 메탈 형성 단계(S5)에서는, 상기 베이스 콘택 영역을 통하여 상기 베이스 영역(120)에 접속된 베이스 메탈(150)을 형성하고, 상기 에미터 콘택 영역을 통하여 상기 에미터 영역(130)에 접속된 에미터 메탈(160)을 형성한다. 물론, 이때 콜렉터 콘택 영역을 통하여 상기 콜렉터 영역(110)에 접속된 콜렉터 메탈도 형성할 수 있다.As shown in FIG. 3E, in the base metal and emitter metal forming step S5, the base metal 150 connected to the base region 120 is formed through the base contact region, and the emitter contact region is formed. An emitter metal 160 connected to the emitter region 130 is formed through the emitter region 130. Of course, the collector metal connected to the collector region 110 through the collector contact region may also be formed.

한편, 상기 베이스 메탈(150)은 에미터 베이스 접합 영역(170)과 대응되는 영역에 형성된 절연막(140)을 완전히 덮도록 형성하고, 또한 상기 베이스 메탈(150)은 상기 에미터 영역(130)과 대응되는 영역의 절연막(140)에까지 일정 길이 연장되도록 형성한다.On the other hand, the base metal 150 is formed to completely cover the insulating film 140 formed in the region corresponding to the emitter base junction region 170, and the base metal 150 and the emitter region 130 It is formed to extend a predetermined length to the insulating film 140 of the corresponding region.

즉, 상술한 바와 같이 에미터 베이스 접합 영역(170)은 대략 포크 형태로 형성된다고 하였다. 따라서, 상기 에미터 영역(130) 위의 절연막(140) 위에 형성되는 에미터 메탈(160)과, 상기 베이스 영역(120) 위의 절연막(140) 위에 형성되는 베이스 메탈(150) 역시 대략 포크 형태로 형성된다. 즉, 에미터 메탈(160)과 베이스 메탈(150) 역시 서로 대략 맞물린 그러나 서로 접촉하지는 않는 포크 형태로 형성된다. 이때, 상기 베이스 메탈(150)은 상기 에미터 베이스 접합 영역(170)을 지나서 에미터 영역(130)에까지 형성되고, 이에 따라 상기 에미터 메탈(160)은 에미터 영역(130)의 폭보다 약간 작게 형성된다. 이와 같이하여, 에미터 베이스 접합 영역(170)과 대응되는 절연막(140)은 베이스 메탈(150)에 의해 완전히 덮이게 된다.
In other words, as described above, the emitter base bonding region 170 is formed in a substantially fork shape. Accordingly, the emitter metal 160 formed on the insulating layer 140 on the emitter region 130 and the base metal 150 formed on the insulating layer 140 on the base region 120 also have a substantially fork shape. Is formed. That is, the emitter metal 160 and the base metal 150 are also formed in the shape of a fork that is approximately engaged with each other but not in contact with each other. In this case, the base metal 150 is formed to pass through the emitter base junction region 170 to the emitter region 130, whereby the emitter metal 160 is slightly smaller than the width of the emitter region 130. It is formed small. In this manner, the insulating layer 140 corresponding to the emitter base junction region 170 is completely covered by the base metal 150.

이와 같이 하여 본 발명에 따른 트랜지스터(100)의 제조 방법은 에미터 베이스 접합 영역(170)과 대응되는 절연막(140)이 베이스 메탈(150)로 완전히 덮임으로써, 에미터 베이스 접합 영역(170)과 대응되는 절연막(140)의 불안전성이 개선된다. 즉, 트랜지스터(100)의 동작시 모바일 전하에 의한 영향이 감소되어, 누설 전류가 감소하고 hFE 특성 열화(hFE 변동량)도 작아진다.
As described above, in the method of manufacturing the transistor 100 according to the present invention, the insulating film 140 corresponding to the emitter base junction region 170 is completely covered with the base metal 150, thereby forming the emitter base junction region 170. The instability of the corresponding insulating layer 140 is improved. That is, the influence of the mobile charge during the operation of the transistor 100 is reduced, so that the leakage current is reduced and the hFE characteristic deterioration (hFE fluctuation amount) is also reduced.

이상에서 설명한 것은 본 발명에 따른 전력용 반도체 소자를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is only one embodiment for implementing the power semiconductor device according to the present invention, the present invention is not limited to the above-described embodiment, the subject matter of the present invention as claimed in the following claims Without departing from the technical spirit of the present invention to the extent that any person of ordinary skill in the art to which the present invention pertains various modifications can be made.

100; 본 발명에 따른 바이폴라 트랜지스터
110; 콜렉터 영역 120; 베이스 영역
130; 에미터 영역 140; 절연막
150; 베이스 메탈 160; 에미터 메탈
170; 에미터 베이스 접합 영역100; Bipolar transistor according to the present invention
110; Collector region 120; Base area
130; Emitter region 140; Insulating film
150; Base metal 160; Emitter metal
170; Emitter base junction area

Claims (2)

콜렉터 영역;
상기 콜렉터 영역내에 형성되는 베이스 영역;
상기 베이스 영역내에 형성되는 에미터 영역;
상기 베이스 영역 및 상기 에미터 영역의 표면에 형성되어 있되, 상기 베이스 영역에는 베이스 콘택 영역이 형성되고, 상기 에미터 영역에는 에미터 콘택 영역이 형성된 절연막;
상기 베이스 콘택 영역을 통하여 상기 베이스 영역에 접속된 베이스 메탈; 및,
상기 에미터 콘택 영역을 통하여 상기 에미터 영역에 접속된 에미터 메탈을 포함하고,
상기 베이스 메탈은 상기 베이스 영역 및 에미터 베이스 접합 영역과 대응되는 상기 절연막을 덮는 동시에, 상기 에미터 영역과 대응되는 절연막도 덮음을 특징으로 하는 바이폴라 트랜지스터.Collector region;
A base region formed in the collector region;
An emitter region formed in the base region;
An insulating layer formed on surfaces of the base region and the emitter region, wherein the base region has a base contact region, and the emitter region has an emitter contact region;
A base metal connected to the base area through the base contact area; And,
An emitter metal connected to said emitter region through said emitter contact region,
And the base metal covers the insulating layer corresponding to the base region and the emitter base junction region, and also covers the insulating layer corresponding to the emitter region. 제1도전형 불순물을 도핑하여 콜렉터 영역을 형성하는 단계;
상기 콜렉터 영역내에 제2도전형 불순물을 도핑하여 베이스 영역을 형성하는 단계;
상기 베이스 영역내에 제1도전형 불순물을 도핑하여 에미터 영역을 형성하는 단계;
상기 베이스 영역 및 상기 에미터 영역의 표면에 절연막을 형성하되, 상기 베이스 영역에는 베이스 콘택 영역이 형성되고, 상기 에미터 영역에는 에미터 콘택 영역이 형성되도록 하는 단계;
상기 베이스 콘택 영역을 통하여 상기 베이스 영역에 접속된 베이스 메탈을 형성하고, 상기 에미터 콘택 영역을 통하여 상기 에미터 영역에 접속된 에미터 메탈을 형성하는 단계를 포함하고,
상기 베이스 메탈은 상기 베이스 영역 및 에미터 베이스 접합 영역과 대응되는 상기 절연막을 덮는 동시에, 상기 에미터 영역과 대응되는 절연막까지 덮도록 함을 특징으로 하는 바이폴라 트랜지스터의 제조 방법.Doping the first conductive impurity to form a collector region;
Doping a second conductive type impurity into the collector region to form a base region;
Doping a first conductive impurity into the base region to form an emitter region;
Forming an insulating film on surfaces of the base region and the emitter region, wherein a base contact region is formed in the base region, and an emitter contact region is formed in the emitter region;
Forming a base metal connected to the base region through the base contact region, and forming an emitter metal connected to the emitter region through the emitter contact region,
And wherein the base metal covers the insulating layer corresponding to the base region and the emitter base junction region, and covers the insulating layer corresponding to the emitter region.
KR1020100045513A 2010-05-14 2010-05-14 Bipolar transistor and fabricating method thereof KR20110125885A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100045513A KR20110125885A (en) 2010-05-14 2010-05-14 Bipolar transistor and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100045513A KR20110125885A (en) 2010-05-14 2010-05-14 Bipolar transistor and fabricating method thereof

Publications (1)

Publication Number Publication Date
KR20110125885A true KR20110125885A (en) 2011-11-22

Family

ID=45395196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100045513A KR20110125885A (en) 2010-05-14 2010-05-14 Bipolar transistor and fabricating method thereof

Country Status (1)

Country Link
KR (1) KR20110125885A (en)

Similar Documents

Publication Publication Date Title
TWI414022B (en) Lateral bipolar junction transistor and fabricated method thereof
JP2013073992A (en) Semiconductor device
KR101480601B1 (en) Integrated circuit devices with well regions and methods for forming the same
US8754479B2 (en) Semiconductor device
TW201330284A (en) Schottky diode with extended forward current capability
CN206574713U (en) Back side illumination image sensor
JP7283768B2 (en) IGBT semiconductor structure
TW201740534A (en) Semiconductor device for electrostatic discharge protection
TWI621274B (en) Semiconductor device and manufacturing method thereof
CN103208521B (en) HVMOS device and forming method thereof
WO2018110093A1 (en) Semiconductor device, method of manufacturing same, and sensor
TWI707479B (en) High voltage semiconductor structure and method for fabricating the same
KR100928653B1 (en) Semiconductor device and method for manufacturing thereof
KR101621145B1 (en) Transient voltage suppressor and Integrated Circuit using the Same
KR100712507B1 (en) CMOS image sensor including two types' device isolation regions and method of fabricating the same
CN111430305B (en) Method for manufacturing electrostatic discharge protection device and electrostatic discharge protection device
KR20110125885A (en) Bipolar transistor and fabricating method thereof
KR100625362B1 (en) Transient voltage suppressor and its manufacturing method
JP2019012780A (en) Silicon carbide semiconductor device and manufacturing method thereof
TWI447906B (en) Semiconductor structure and method of manufacturing the same
JP2009277851A (en) Semiconductor device, method of manufacturing the same, and power amplifier element
KR100482950B1 (en) Semiconductor device and manufacturing method thereof
JP2009059785A (en) Semiconductor device
JP2009141071A (en) Semiconductor element for electrostatic protection
JP6301561B1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application