KR20110072140A - LCD Display - Google Patents
LCD Display Download PDFInfo
- Publication number
- KR20110072140A KR20110072140A KR1020090128962A KR20090128962A KR20110072140A KR 20110072140 A KR20110072140 A KR 20110072140A KR 1020090128962 A KR1020090128962 A KR 1020090128962A KR 20090128962 A KR20090128962 A KR 20090128962A KR 20110072140 A KR20110072140 A KR 20110072140A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- signal
- data
- digital data
- timing controller
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 27
- 238000005070 sampling Methods 0.000 claims abstract description 6
- 230000005540 biological transmission Effects 0.000 claims description 40
- 230000008054 signal transmission Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 5
- 230000003111 delayed effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 102100036725 Epithelial discoidin domain-containing receptor 1 Human genes 0.000 description 2
- 101710131668 Epithelial discoidin domain-containing receptor 1 Proteins 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 디지털 데이터 신호의 셋업 시간 및 홀드 시간을 충분히 확보할 수 있는 액정표시장치에 관한 것으로, 화상을 표현하기 위한 디지털 데이터 신호를 출력함과 아울러, 상기 디지털 데이터 신호를 샘플링하기 위한 클럭신호를 출력하는 타이밍 콘트롤러; 상기 타이밍 콘트롤러로부터 클럭신호를 공급받고 이의 위상을 지연시키는 클럭지연부; 외부로부터의 클럭선택신호에 따라 상기 타이밍 콘트롤러로부터의 클럭신호 및 상기 클럭지연부로부터의 클럭신호 중 어느 하나를 선택하여 상기 데이터 드라이브 집적회로로 공급하는 클럭선택부; 및, 상기 타이밍 콘트롤러로부터의 디지털 데이터 신호 및 상기 선택부로부터 선택된 하나의 클럭신호를 공급받아, 상기 디지털 데이터 신호를 상기 공급받은 클럭신호를 이용하여 샘플링하고, 이 샘플링된 디지털 데이터 신호에 해당하는 아날로그 화소 전압을 액정패널로 출력하는 적어도 하나의 데이터 드라이브 집적회로를 포함함을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device capable of sufficiently securing a setup time and a hold time of a digital data signal, and outputs a digital data signal for representing an image and a clock signal for sampling the digital data signal. Output timing controller; A clock delay unit receiving a clock signal from the timing controller and delaying a phase of the clock signal; A clock selector which selects one of a clock signal from the timing controller and a clock signal from the clock delay unit according to a clock selection signal from an external device and supplies the selected signal to the data drive integrated circuit; And receiving a digital data signal from the timing controller and a clock signal selected from the selector, sampling the digital data signal using the supplied clock signal, and analog corresponding to the sampled digital data signal. And at least one data drive integrated circuit outputting the pixel voltage to the liquid crystal panel.
액정표시장치, LVDS, 지연부, 클럭신호, 디지털 데이터 신호 LCD, LVDS, Delay Unit, Clock Signal, Digital Data Signal
Description
본 발명은 액정표시장치에 관한 것으로, 특히 디지털 데이터 신호의 셋업 시간 및 홀드 시간을 충분히 확보할 수 있는 액정표시장치에 대한 것이다. BACKGROUND OF THE
디지털 데이터 신호를 샘플링하기 위해서는, 이 디지털 데이터 신호를 샘플링하기 위한 클럭신호와 디지털 데이터 신호간의 위상차가 적절하게 유지되어야 한다. 그래야만, 디지털 데이터 신호의 셋업 시간 및 홀드 시간이 충분히 유지되기 때문이다. 타이밍 콘트롤러로부터의 클럭신호와 디지털 데이터 신호는 이 셋업 시간 및 홀드 시간이 충분히 유지되도록 그들간의 위상차가 적절하게 유지된 상태로 출력된다. 그러나, 디지털 데이터 신호가 전송되는 데이터전송라인과 클럭신호가 전송되는 클럭전송라인간의 저항 및 커패시턴스의 편차로 인해 각 전송라인들 통해 데이터 드라이버에 공급된 디지털 데이터 신호 및 클럭신호는 서로 다른 지연차를 갖게 된다. 이로 인해 디지털 데이터 신호와 클럭신호간의 위상차가 적정 수준을 벗어나게 되어, 디지털 데이터의 셋업 시간이 크게 줄어들거나 또는 홀드 시간이 크게 줄어드는 문제점이 발생하였다.In order to sample the digital data signal, the phase difference between the clock signal and the digital data signal for sampling the digital data signal must be properly maintained. This is because the setup time and hold time of the digital data signal are sufficiently maintained. The clock signal and the digital data signal from the timing controller are output with the phase difference between them maintained appropriately so that this setup time and hold time are sufficiently maintained. However, due to variations in resistance and capacitance between the data transmission line through which the digital data signal is transmitted and the clock transmission line through which the clock signal is transmitted, the digital data signal and the clock signal supplied to the data driver through the respective transmission lines have different delay differences. Will have As a result, the phase difference between the digital data signal and the clock signal is out of an appropriate level, thereby causing a problem that the setup time of the digital data is greatly reduced or the hold time is greatly reduced.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 데이터 드라이버로 공급되는 디지털 데이터 신호와 클럭신호간의 위상차가 적정 수준을 벗어난 것으로 판단될 경우, 지연부를 통해 타이밍 콘트롤러로부터 출력되는 클럭신호를 강제로 지연시킴으로써 실제로 데이터 드라이버에 공급되는 디지털 데이터 신호와 클럭신호간의 위상차가 적정 수준으로 유지되게 함으로써 셋업 시간 및 홀드 시간을 충분히 확보할 수 있는 액정표시장치를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and when it is determined that the phase difference between the digital data signal supplied to the data driver and the clock signal is out of an appropriate level, the clock signal output from the timing controller is forced through a delay unit. It is an object of the present invention to provide a liquid crystal display device capable of sufficiently securing a setup time and a hold time by maintaining a phase difference between a digital data signal and a clock signal actually supplied to a data driver by delaying it.
상술된 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 화상을 표현하기 위한 디지털 데이터 신호를 출력함과 아울러, 상기 디지털 데이터 신호를 샘플링하기 위한 클럭신호를 출력하는 타이밍 콘트롤러; 상기 타이밍 콘트롤러로부터 클럭신호를 공급받고 이의 위상을 지연시키는 클럭지연부; 외부로부터의 클럭선택신호에 따라 상기 타이밍 콘트롤러로부터의 클럭신호 및 상기 클럭지연부로부터의 클럭신호 중 어느 하나를 선택하여 상기 데이터 드라이브 집적회로로 공급하는 클럭선택부; 및, 상기 타이밍 콘트롤러로부터의 디지털 데이터 신호 및 상기 선택부로부터 선택된 하나의 클럭신호를 공급받아, 상기 디지털 데이터 신호를 상기 공급받은 클럭신호를 이용하여 샘플링하고, 이 샘플링된 디지털 데이터 신호에 해당하는 아날로그 화소 전압을 액정패널로 출력하는 적어도 하나의 데이터 드라이브 집적회로를 포함함을 특징으로 한다.According to an aspect of the present invention, a liquid crystal display device includes: a timing controller for outputting a digital data signal for representing an image and for outputting a clock signal for sampling the digital data signal; A clock delay unit receiving a clock signal from the timing controller and delaying a phase of the clock signal; A clock selector which selects one of a clock signal from the timing controller and a clock signal from the clock delay unit according to a clock selection signal from an external device and supplies the selected signal to the data drive integrated circuit; And receiving a digital data signal from the timing controller and a clock signal selected from the selector, sampling the digital data signal using the supplied clock signal, and analog corresponding to the sampled digital data signal. And at least one data drive integrated circuit outputting the pixel voltage to the liquid crystal panel.
상기 타이밍 콘트롤러가 실장된 콘트롤 인쇄회로기판; 상기 적어도 하나의 데이터 드라이브 집적회로를 통해 상기 액정패널에 연결된 적어도 하나의 소스 인쇄회로기판; 상기 적어도 하나의 소스 인쇄회로기판과 상기 콘트롤 인쇄회로기판간을 접속시키는 적어도 하나의 연결부를 더 포함함을 특징으로 한다.A control printed circuit board on which the timing controller is mounted; At least one source printed circuit board connected to the liquid crystal panel through the at least one data drive integrated circuit; And at least one connection unit connecting the at least one source printed circuit board and the control printed circuit board.
상기 타이밍 콘트롤러로부터의 디지털 데이터 신호를 상기 데이터 드라이브 집적회로로 공급하기 위한 적어도 하나의 데이터전송라인; 상기 타이밍 콘트롤러로부터의 클럭신호를 상기 데이터 드라이브 집적회로로 공급하기 위한 적어도 하나의 클럭전송라인을 더 포함하며; 상기 클럭전송라인의 일측이 상기 클럭선택부의 제 1 입력단자에 연결되며; 상기 클럭지연부의 입력단자가 상기 클럭전송라인의 일측에 연결되고, 이 클럭지연부의 출력단자가 상기 클럭선택부의 제 2 입력단자에 연결됨을 특징으로 한다.At least one data transmission line for supplying a digital data signal from the timing controller to the data drive integrated circuit; At least one clock transmission line for supplying a clock signal from the timing controller to the data drive integrated circuit; One side of the clock transmission line is connected to a first input terminal of the clock selector; An input terminal of the clock delay unit is connected to one side of the clock transmission line, and an output terminal of the clock delay unit is connected to a second input terminal of the clock selector.
상기 타이밍 콘트롤러로부터 제공되는 TTL(Transistor Transistor Logic) 형태의 디지털 데이터 신호 및 클럭신호를 LVDS(Low Voltage Differential Signal) 형태로 변환하는 mini-LVDS 송신부; 및, 상기 데이터전송라인을 통해 상기 mini-LVDS 송신부로부터 디지털 데이터 신호를 전송받음과 아울러 상기 클럭전송라인을 통해 상기 mimi-LVDS 송신부로부터 클럭신호를 공급받고, 이 공급받은 디지털 데이터 신호 및 클럭신호를 원래의 TTL 형태로 변환하는 mimi-LVDS 수신부를 더 포함하며; 하나의 데이터전송라인 및 하나의 클럭전송라인은 각각 2개의 차동신호전송라인들로 구성됨을 특징으로 한다.A mini-LVDS transmitter for converting a digital data signal and a clock signal of a TTL (transistor transistor logic) type provided from the timing controller into a low voltage differential signal (LVDS) type; And receiving a digital data signal from the mini-LVDS transmitter through the data transmission line, receiving a clock signal from the mimi-LVDS transmitter through the clock transmission line, and receiving the received digital data signal and clock signal. A mimi-LVDS receiver for converting to the original TTL form; One data transmission line and one clock transmission line are each characterized by being composed of two differential signal transmission lines.
상기 mini-LVDS 송신부, 신호지연부 및 선택부는 상기 타이밍 콘트롤러에 내 장되며; 그리고, 상기 mini-LVDS 수신부는 상기 데이터 드라이브 집적회로에 내장됨을 특징으로 한다.The mini-LVDS transmitter, signal delay unit and selection unit are built in the timing controller; The mini-LVDS receiver is built in the data drive integrated circuit.
상기 타이밍 콘트롤러로부터 디지털 데이터 신호를 공급받고 이의 위상을 지연시키는 데이터지연부; 및, 외부로부터의 데이터선택신호에 따라 상기 타이밍 콘트롤러로부터의 디지털 데이터 신호 및 상기 데이터지연부로부터의 디지털 데이터 신호 중 어느 하나를 선택하여 상기 데이터 드라이브 집적회로로 공급하는 데이터선택부를 더 포함함을 특징으로 한다.A data delay unit receiving a digital data signal from the timing controller and delaying a phase thereof; And a data selector configured to select one of a digital data signal from the timing controller and a digital data signal from the data delay unit and supply the selected data signal to the data drive integrated circuit according to a data selection signal from an external device. It is done.
본 발명에 따른 액정표시장치는 다음과 같은 효과를 갖는다.The liquid crystal display device according to the present invention has the following effects.
본 발명에서는 데이터 드라이버로 공급되는 디지털 데이터 신호와 클럭신호간의 위상차가 적정 수준을 벗어난 것으로 판단될 경우, 지연부를 통해 타이밍 콘트롤러로부터 출력되는 클럭신호를 강제로 지연시킴으로써 실제로 데이터 드라이버에 공급되는 디지털 데이터 신호와 클럭신호간의 위상차가 적정 수준으로 유지되게 함으로써 셋업 시간 및 홀드 시간을 충분히 확보할 수 있다.In the present invention, if it is determined that the phase difference between the digital data signal supplied to the data driver and the clock signal is out of an appropriate level, the digital data signal actually supplied to the data driver by forcibly delaying the clock signal output from the timing controller through the delay unit. By keeping the phase difference between the clock signal and the clock signal at an appropriate level, the setup time and hold time can be sufficiently secured.
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이다.1 is a view showing a liquid crystal display device according to an embodiment of the present invention.
본 발명의 실시예에 따른 표시장치는, 도 1에 도시된 바와 같이, 서로 교차하는 게이트 라인(GL)들 및 데이터 라인(DL)들과, 그리고 상기 각 게이트 라인(GL)과 각 데이터 라인(DL)간의 교차부에 형성된 박막트랜지스터(TFT)를 포함하는 액정패널(2)과, 상기 액정패널(2)의 데이터 라인(DL)들에 화소 전압을 입력하기 위한 데이터 드라이버(8)와, 상기 액정패널(2)의 게이트 라인(GL)들에 스캔펄스를 입력하기위한 게이트 드라이버(10)와, 상기 액정패널(2)에 광을 조사하기 위한 다수의 광원들을 포함하는 백라이트 유닛(4)과, 상기 백라이트 유닛(4)의 광원들을 구동하기 위한 램프 구동부(6)와, 상기 액정패널(2)의 데이터 드라이버(8), 게이트 드라이버(10), 및 램프 구동부(6)를 제어하기 위한 타이밍 컨트롤러(12)와, 액정패널(2)과 백라이트 유닛(4)에 필요한 전원을 공급하는 전원 발생부(14)를 포함한다.As shown in FIG. 1, a display device according to an exemplary embodiment of the present invention includes gate lines GL and data lines DL that cross each other, and each of the gate lines GL and each data line ( A
상기 액정패널(2)의 데이터 라인(DL)들과 게이트 라인(GL)들의 교차부에 형성된 박막트랜지스터(TFT)는 게이트 드라이버(10)로부터의 스캐닝 펄스에 응답하여 데이터 라인(DL)들 상의 화소 전압을 화소에 입력하게 된다. 이 박막트랜지스터(TFT)의 소스전극은 데이터 라인(DL)에 접속되며, 드레인전극은 화소의 화소전극에 접속된다. 그리고 박막트랜지스터(TFT)의 게이트전극은 게이트 라인(GL)에 접속된다. 상기 액정패널(2)은 액정층을 사이에 두고 서로 합착된 컬러필터 어레이 기판과 TFT 어레이 기판을 포함한다. 상기 컬러필터어레이 기판상에는 컬러필터 및 공통전극이 형성된다. 컬러필터는 적색, 녹색 및 청색의 컬러필터층이 배치되어 특정 파장대역의 광을 투과시킴으로써 컬러표시를 가능하게 한다. 인접한 색의 컬러필터사이에는 블랙 매트릭스(Black Matrix)가 형성된다.The thin film transistor TFT formed at the intersection of the data lines DL and the gate lines GL of the
각 화소는 한 프레임 기간동안 화소 전압을 유지하기 위한 액정용량 커패시터(Clc)와, 상기 화소 전압을 상기 한 프레임 기간동안 안정적으로 유지시키기 위한 보조용량 커패시터(Cst)를 포함한다.Each pixel includes a liquid crystal capacitor Clc for maintaining the pixel voltage for one frame period and a storage capacitor Cst for stably maintaining the pixel voltage for the one frame period.
타이밍 컨트롤러(12)는 시스템으로부터 입력되는 디지털 데이터 신호(Data) 를 적색화소 데이터(R), 녹색화소 데이터(G) 및 청색화소 데이터(B)별로 재정렬하게 된다. 타이밍 컨트롤러(12)에 의해 재정렬된 각 디지털 데이터 신호(Data)는 데이터 드라이버(8)에 입력된다. The
또한, 타이밍 컨트롤러(12)는 자신에게 입력되는 수평동기신호(H), 수직동기신호(V), 및 클럭신호(CLK)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 발생시켜 데이터 드라이버(8)와 게이트 드라이버(10)에 공급한다. 데이터 제어신호(DCS)는 도트클럭, 소스쉬프트클럭, 소스인에이블신호, 극성반전신호 등을 포함한다. 상기 게이트 제어신호(GCS)는 게이트 스타트 펄스, 게이트쉬프트클럭, 게이트출력인에이블 등을 포함하여 게이트 드라이버(10)에 입력된다. In addition, the
데이터 드라이버(8)는 타이밍 컨트롤러(12)로부터의 데이터 제어신호(DCS)에 따라 디지털 데이터 신호를 샘플링한후에, 샘플링된 디지털 데이터 신호를 수평기간(Horizontal Time : 1H, 2H, ...)마다 1 라인분식 래치하고 래치된 디지털 데이터 신호에 대응되는 화소 전압을 선택하여 데이터 라인(DL)들에 공급한다. 즉, 상기 데이터 드라이버(8)는 타이밍 컨트롤러(12)로부터의 디지털 데이터 신호(R, G, B)를 전원 발생부(14)로부터 입력되는 감마전압(GMA1~6)을 이용하여 아날로그 화소 전압으로 변환하여 데이터 라인(DL)들에 공급한다. After the
게이트 드라이버(10)는 타이밍 컨트롤러(12)로부터의 게이트 제어신호(GCS) 중 게이트 스타트 펄스에 응답하여 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 화소의 구동에 적합한 전압레벨로 쉬프트시키기 위한 레벨 쉬프터를 포함한다. 게이트 드라이버(10)는 게이트 제어신호(GCS)에 응답하여 게이트 라인(GL)들에 순차적으로 게이트 하이전압을 공급한다. The
전원 발생부(14)는 액정패널(2)에 공통전극전압(Vcom), 데이터 드라이버(8)에 감마전압(GMA1~6)을 공급한다.The
도 2는 도 1의 데이터 드라이버와 타이밍 콘트롤러간의 접속관계를 나타낸 도면이다.FIG. 2 is a diagram illustrating a connection relationship between a data driver and a timing controller of FIG. 1.
도 2에 도시된 바와 같이, 데이터 드라이버(8)는 다수의 데이터 라인들을 나누어 구동하기 위한 다수의 데이터 드라이브 집적회로(D-IC)들을 포함한다. 각 데이터 드라이브 집적회로(D-IC)는 테이프 캐리어 패키지(Tape Carrier Package)에 실장된다. 각 드라이브 집적회로(D-IC)는 제 1 및 제 2 소스 인쇄회로기판(S-PCB1, S-PCB2)과 액정패널(2)간을 접속시킨다.As shown in FIG. 2, the
타이밍 콘트롤러(12)는 콘트롤 인쇄회로기판(C-PCB)에 실장되어 있다. 이 콘트롤 인쇄회로기판(C-PCB)은 제 1 및 제 2 연결부(CN1, CN2)를 통해 제 1 및 제 2 소스 인쇄회로기판(S-PCB1, S-PCB2)에 접속된다. 타이밍 콘트롤러(12)는 제 1 연결부(CN1), 제 2 연결부(CN2), 제 1 소스 인쇄회로기판(S-PCB1), 제 2 소스 인쇄회로기판(S-PCB2) 및 다수의 테이프 캐리어 패키지(TCP)를 통해 디지털 데이터 신호(Data) 및 클럭신호(CLK)를 각 데이터 드라이브 집적회로(D-IC)로 공급한다.The
도 3은 도 2의 타이밍 콘트롤러(12)와 어느 하나의 데이터 드라이브 집적회로(D-IC)간의 접속관계를 나타낸 도면이다.FIG. 3 is a diagram illustrating a connection relationship between the
도 3에 도시된 바와 같이, 타이밍 콘트롤러(12)는 인터페이스부(IF)를 통해 데이터 드라이브 집적회로(D-IC)로 디지털 데이터 신호(Data) 및 클럭신호(CLK)를 전송한다.As shown in FIG. 3, the
이 인터페이스부(IF)는 mini-LVDS 송신부(33), mini-LVDS 수신부(44), 그리고 이 mini-LVDS 송신부(33)와 mini-LVDS 수신부(44)간을 연결하는 다수의 데이터전송라인들(DTL1 내지 DTL3) 및 클럭전송라인(CTL)을 포함한다.The interface unit IF includes a
타이밍 콘트롤러(12)로는 데이터전송라인들(DTL1 내지 DTL3)을 통해 디지털 데이터 신호(Data)를 상기 데이터 드라이브 집적회로(D-IC)로 공급하며, 클럭전송라인(CTL)을 통해 클럭신호(CLK)를 상기 데이터 드라이브 집적회로(D-IC)로 공급한다.The
이때, 이 타이밍 콘트롤러(12)로부터의 디지털 데이터 신호(Data) 및 클럭신호(CLK)는 mini-LVDS 송신부(33)를 통해 변조되어 mini-LVDS 수신부(44)로 제공된다.At this time, the digital data signal Data and the clock signal CLK from the
mini-LVDS 송신부(33)는 타이밍 콘트롤러(12)로부터 제공되는 TTL(Transistor Transistor Logic) 형태의 디지털 데이터 신호(Data) 및 클럭신호(CLK)를 LVDS(Low Voltage Differential Signal) 형태로 변환한다. 이 mini-LVDS 송신부(33)는 상기 타이밍 콘트롤러(12)에 내장될 수 있다. The
mini-LVDS 수신부(44)는 상기 데이터전송라인을 통해 상기 mini-LVDS 송신부(33)로부터 디지털 데이터 신호(Data)를 전송받음과 아울러 상기 클럭전송라인(CTL)을 통해 상기 mini-LVDS 송신부(33)로부터 클럭신호(CLK)를 공급받고, 이 공급받은 디지털 데이터 신호(Data) 및 클럭신호(CLK)를 원래의 TTL 형태로 변환한다. 이 mini-LVDS 수신부(44)는 상기 데이터 드라이브 집적회로(D-IC)에 내장될 수 있다.The
본 발명에 따른 액정표시장치는 클럭지연부(CDR) 및 클럭선택부(CM)를 포함한다.The liquid crystal display according to the present invention includes a clock delay unit (CDR) and a clock selector (CM).
클럭지연부(CDR)는 타이밍 콘트롤러(12)로부터 클럭신호(CLK)를 공급받고 이의 위상을 지연시킨다.The clock delay unit CDR receives the clock signal CLK from the
클럭선택부(CM)는 외부로부터의 클럭선택신호(CS)에 따라 타이밍 콘트롤러(12)로부터의 클럭신호(CLK) 및 상기 클럭지연부(CDR)로부터의 클럭신호(CLK) 중 어느 하나를 선택하여 상기 데이터 드라이브 집적회로(D-IC)로 공급한다.The clock selector CM selects any one of a clock signal CLK from the
여기서, 클럭전송라인(CTL)의 일측은 클럭선택부(CM)의 제 1 입력단자에 연결되며, 클럭지연부(CDR)의 입력단자는 이 클럭전송라인(CTL)의 일측에 연결되며, 그리고 이 클럭지연부(CDR)의 출력단자는 클럭선택부(CM)의 제 2 입력단자에 연결된다.Here, one side of the clock transmission line CTL is connected to the first input terminal of the clock selector CM, the input terminal of the clock delay unit CDR is connected to one side of the clock transmission line CTL, and The output terminal of the clock delay unit CDR is connected to the second input terminal of the clock selector CM.
또한, 본 발명에 따른 액정표시장치는, 도 3에 도시된 바와 같이, 다수의 데이터지연부들(DDR1 내지 DDR3) 및 다수의 데이터선택부들(DM1 내지 DM3)을 더 포함할 수 있다.In addition, the liquid crystal display according to the present invention may further include a plurality of data delay units DDR1 to DDR3 and a plurality of data selection units DM1 to DM3 as shown in FIG. 3.
하나의 데이터지연부는 타이밍 콘트롤러(12)로부터 디지털 데이터 신호(Data)를 공급받고 이의 위상을 지연시킨다.One data delay unit receives the digital data signal Data from the
하나의 데이터선택부는 외부로부터의 데이터선택신호에 따라 상기 타이밍 콘트롤러(12)로부터의 디지털 데이터 신호(Data) 및 해당 데이터지연부로부터의 디지털 데이터 신호(Data) 중 어느 하나를 선택하여 상기 데이터 드라이브 집적회로(D- IC)로 공급한다.One data selection unit selects any one of the digital data signal Data from the
각 데이터선택부(DM1 내지 DM3)는 서로 다른 데이터선택신호(DS1 내지 DS3)에 의해 독립적으로 제어된다. 따라서, 몇 개의 데이터선택부들(DM1 내지 DM3)은 지연된 디지털 데이터 신호(Data)들을 출력하도록 하고, 나머지 다른 데이터선택부들은 지연되지 않은 디지털 데이터 신호(Data)들을 출력하도록 제어할 수 있다.Each data selection unit DM1 to DM3 is independently controlled by different data selection signals DS1 to DS3. Therefore, some of the data selectors DM1 to DM3 may output delayed digital data signals Data, and the other data selectors may control to output non-delayed digital data signals Data.
도 4는 도 3의 mini-LVDS 송신부(33), mini-LVDS 수신부(44), 클럭전송라인(CTL), 클럭지연부(CDR) 및 클럭선택부(CM)의 상세 구성도이다.4 is a detailed block diagram of the
하나의 클럭전송라인(CTL)은, 도 4에 도시된 바와 같이, 두 개의 차동신호라인들(La, Lb)로 구성된다. 두 차동신호라인들(La, Lb) 사이에는 종단저항(RT)이 접속된다. 도시되지 않았지만, 각 데이터전송라인(DTL1 내지 DTL3)도 두 개의 차동신호라인들(La, Lb)로 구성된다.One clock transmission line CTL is composed of two differential signal lines La and Lb, as shown in FIG. 4. A termination resistor RT is connected between the two differential signal lines La and Lb. Although not shown, each data transmission line DTL1 to DTL3 also includes two differential signal lines La and Lb.
mini-LVDS 송신부(33)는 다수의 송신기들을 포함하는 바, 도 4에는 설명의 편의상 하나의 송신기(Tx)만을 나타내었다. 마찬가지로, mini-LVDS 수신부(44)는 다수의 수신기들을 포함하는 바, 도 4에는 설명의 편의상 하나의 수신기(Rx)만을 나타내었다.The
클럭신호(CLK)를 공급받은 송신기(Tx)는 이 클럭신호(CLK)에 대응되는 제 1 및 차동클럭신호와 제 2 차동클럭신호를 생성하고, 제 1 차동클럭신호를 제 1 차동신호라인(La)으로 출력하고, 그리고 제 2 차동클럭신호를 제 2 차동신호라인(Lb)으로 출력한다. 제 1 및 제 2 차동신호라인(La, Lb)으로부터의 제 1 및 제 2 차동클럭신호는 클럭선택부(CM)로 제공된다.The transmitter Tx supplied with the clock signal CLK generates the first and differential clock signals and the second differential clock signal corresponding to the clock signal CLK, and converts the first differential clock signal into the first differential signal line. La), and outputs the second differential clock signal to the second differential signal line Lb. The first and second differential clock signals from the first and second differential signal lines La and Lb are provided to the clock selector CM.
도 4에 도시된 바와 같이, 클럭지연부(CDR)는 두 개의 클럭지연회로들(DR1, DR2)을 포함한다. 제 1 클럭지연회로(DR1)는 제 1 차동신호라인(La)으로부터의 제 1 차동클럭신호를 지연시켜 클럭선택부(CM)로 출력하고, 제 2 클럭지연회로(DR2)는 제 2 차동신호라인(Lb)으로부터의 제 2 차동클럭신호를 지연시켜 클럭선택부(CM)로 출력한다.As shown in FIG. 4, the clock delay unit CDR includes two clock delay circuits DR1 and DR2. The first clock delay circuit DR1 delays the first differential clock signal from the first differential signal line La and outputs it to the clock selector CM. The second clock delay circuit DR2 outputs the second differential signal. The second differential clock signal from the line Lb is delayed and outputted to the clock selector CM.
클럭선택부(CM)는 외부로부터의 클럭선택신호(CS)가 하이논리값을 가질 경우, 제 1 및 제 2 클럭지연회로(DR1, DR2)를 통해 지연된 제 1 및 제 2 차동클럭신호를 선택하여 수신기(Rx)로 공급한다. 반면, 이 클럭선택부(CM)는 외부로부터의 클럭선택신호(CS)가 로우논리값을 가질 경우, 제 1 및 제 2 차동신호라인(La, Lb)으로부터 직접 제공된 제 1 및 제 2 차동클럭신호(La, Lb)를 선택하여 수신기(Rx)로 공급한다.The clock selector CM selects the first and second differential clock signals delayed through the first and second clock delay circuits DR1 and DR2 when the external clock selection signal CS has a high logic value. To the receiver Rx. On the other hand, when the clock selection signal CS from the outside has a low logic value, the clock selector CM provides first and second differential clocks directly provided from the first and second differential signal lines La and Lb. The signals La and Lb are selected and supplied to the receiver Rx.
한편, 각 데이터전송라인들(DTL1 내지 DTL3)은 상기 클럭전송라인(CTL)과 동일한 구성을 가지며, 각 데이터지연부(DDR1 내지 DDR3)는 상기 클럭지연부(CDR)와 동일한 구성을 가지며, 그리고 각 데이터선택부(DM1 내지 DM3)는 상기 클럭선택부(CM)와 동일한 구성을 갖는다.Meanwhile, each of the data transmission lines DTL1 to DTL3 has the same configuration as that of the clock transmission line CTL, and each of the data delay units DDR1 to DDR3 has the same configuration as that of the clock delay unit CDR. Each data selector DM1 to DM3 has the same configuration as the clock selector CM.
본 발명에서는 클럭선택신호(CS) 및 데이터선택신호의 논리값을 자유롭게 변경함으로써 독립적으로 클럭신호(CLK) 및 디지털 데이터 신호(Data)를 지연시킬 수 있다. 따라서, 클럭신호(CLK)와 디지털 데이터 신호(Data)간의 적절한 셋업 시간 및 홀드 시간을 확보할 수 있다.In the present invention, the clock signal CLK and the digital data signal Data can be independently delayed by freely changing the logic values of the clock selection signal CS and the data selection signal. Therefore, an appropriate setup time and hold time between the clock signal CLK and the digital data signal Data can be secured.
도 5는 도 3의 a, b 및 c 지점에서의 클럭신호(CLK)와 디지털 데이터 신 호(Data)의 파형을 나타낸 도면이다.5 is a diagram illustrating waveforms of a clock signal CLK and a digital data signal Data at points a, b, and c of FIG. 3.
도 5의 (a)에 도시된 바와 같이, 타이밍 콘트롤러(12)로부터 출력된 클럭신호(CLK) 및 디지털 데이터 신호(Data)는 적정 수준의 위상차를 유지하고 있다. 클럭전송라인(CTL) 및 데이터전송라인간의 저항 및 커패시턴스 편차가 거의 없을 경우, 이 타이밍 콘트롤러(12)로부터 출력된 클럭신호(CLK) 및 디지털 데이터 신호(Data)는 데이터 드라이브 집적회로(D-IC)에 공급될 때도 그 적정 위상차를 유지하고 있을 것이다. 이와 같은 경우에는 클럭선택신호(CS)를 로우논리값으로 주어 클럭선택부(CM)가 지연되지 않은 클럭신호(CLK)를 그대로 출력하도록 한다. As shown in FIG. 5A, the clock signal CLK and the digital data signal Data output from the
그러나, 클럭전송라인(CTL) 및 데이터전송라인간의 저항 및 커패시턴스 편차가 클 경우, 클럭신호(CLK) 및 디지털 데이터 신호(Data)가 클럭전송라인(CTL) 및 데이터전송라인간의 저항 및 커패시턴스 편차로 인해 실제로 데이터 드라이브 집적회로(D-IC)에 공급된 클럭신호(CLK) 및 디지털 데이터 신호(Data)간의 적정 위상차가 유지되지 않을 수 있다. 이와 같은 경우에는 클럭선택신호(CS)를 하이논리값으로 주어, 도 5의 (b)에 도시된 바와 같이, 클럭선택부(CM)가 지연된 클럭신호(CLK)를 출력하도록 한다. 그러면, 이 지연된 클럭신호(CLK)와 디지털 데이터 신호(Data)가 상기 클럭전송라인(CTL) 및 데이터전송라인의 저항 및 커패시턴스에 의해서 왜곡되면서, 도 5의 (c)에 도시된 바와 같이, 실제로 데이터 드라이브 집적회로(D-IC)의 입력되기 바로 전에 이 클럭신호(CLK)와 디지털 데이터 신호(Data)가 적정 수준의 위상차를 유지하게 된다. 따라서, 데이터 드라이브 집적회로(D-IC)는 상기 클럭신호(CLK)를 이용하여 이 디지털 데이터 신호(Data)를 정확한 타이밍에 샘플링할 수 있다.However, when the resistance and capacitance deviations between the clock transmission line CTL and the data transmission line are large, the clock signal CLK and the digital data signal Data may be caused by the resistance and capacitance deviations between the clock transmission line CTL and the data transmission line. Therefore, the proper phase difference between the clock signal CLK and the digital data signal Data supplied to the data drive integrated circuit D-IC may not be maintained. In this case, the clock select signal CS is given as a high logic value, so that the clock selector CM outputs the delayed clock signal CLK, as shown in FIG. Then, the delayed clock signal CLK and the digital data signal Data are distorted by the resistance and capacitance of the clock transmission line CTL and the data transmission line, and as shown in FIG. Just before the data drive integrated circuit D-IC is input, the clock signal CLK and the digital data signal Data maintain an appropriate level of phase difference. Therefore, the data drive integrated circuit D-IC may sample the digital data signal Data at the correct timing by using the clock signal CLK.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면1 is a view showing a liquid crystal display device according to an embodiment of the present invention.
도 2는 도 1의 데이터 드라이버와 타이밍 콘트롤러간의 접속관계를 나타낸 도면FIG. 2 is a diagram illustrating a connection relationship between a data driver and a timing controller of FIG. 1.
도 3은 도 2의 타이밍 콘트롤러와 어느 하나의 데이터 드라이브 집적회로간의 접속관계를 나타낸 도면3 is a diagram illustrating a connection relationship between a timing controller of FIG. 2 and any one data drive integrated circuit;
도 4는 도 3의 mini-LVDS 송신부, mini-LVDS 수신부, 클럭전송라인, 클럭지연부 및 클럭선택부의 상세 구성도4 is a detailed configuration diagram of the mini-LVDS transmitter, mini-LVDS receiver, clock transmission line, clock delay unit, and clock selector of FIG.
도 5는 도 3의 a, b 및 c 지점에서의 클럭신호와 디지털 데이터 신호의 파형을 나타낸 도면5 illustrates waveforms of a clock signal and a digital data signal at points a, b, and c of FIG.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090128962A KR101641361B1 (en) | 2009-12-22 | 2009-12-22 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090128962A KR101641361B1 (en) | 2009-12-22 | 2009-12-22 | Liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110072140A true KR20110072140A (en) | 2011-06-29 |
KR101641361B1 KR101641361B1 (en) | 2016-07-29 |
Family
ID=44403107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090128962A KR101641361B1 (en) | 2009-12-22 | 2009-12-22 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101641361B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160017358A (en) * | 2014-08-05 | 2016-02-16 | 엘지디스플레이 주식회사 | Display device |
KR20240004203A (en) * | 2018-11-07 | 2024-01-11 | 엘지디스플레이 주식회사 | Image display device and method for driving the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010113004A (en) * | 2000-06-15 | 2001-12-24 | 다카야마 요시 | Image display apparatus |
KR20050048496A (en) * | 2003-11-18 | 2005-05-24 | 소니 가부시끼 가이샤 | Display device and projection type display device |
KR20070078555A (en) * | 2006-01-27 | 2007-08-01 | 삼성전자주식회사 | Data input method and apparatus and liquid crystal display using the same |
KR20070094372A (en) * | 2006-03-17 | 2007-09-20 | 엘지.필립스 엘시디 주식회사 | Driving circuit of liquid crystal display |
-
2009
- 2009-12-22 KR KR1020090128962A patent/KR101641361B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010113004A (en) * | 2000-06-15 | 2001-12-24 | 다카야마 요시 | Image display apparatus |
KR20050048496A (en) * | 2003-11-18 | 2005-05-24 | 소니 가부시끼 가이샤 | Display device and projection type display device |
KR20070078555A (en) * | 2006-01-27 | 2007-08-01 | 삼성전자주식회사 | Data input method and apparatus and liquid crystal display using the same |
KR20070094372A (en) * | 2006-03-17 | 2007-09-20 | 엘지.필립스 엘시디 주식회사 | Driving circuit of liquid crystal display |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160017358A (en) * | 2014-08-05 | 2016-02-16 | 엘지디스플레이 주식회사 | Display device |
KR20240004203A (en) * | 2018-11-07 | 2024-01-11 | 엘지디스플레이 주식회사 | Image display device and method for driving the same |
Also Published As
Publication number | Publication date |
---|---|
KR101641361B1 (en) | 2016-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI690911B (en) | Display interface device | |
KR100496545B1 (en) | Connector And Apparatus Of Driving Liquid Crystal Display Using The Same | |
KR101286541B1 (en) | Liquid crystal display | |
KR102396469B1 (en) | Display device | |
KR101258900B1 (en) | Liquid crystal display device and data driving circuit therof | |
JP4597950B2 (en) | Liquid crystal display device and driving method thereof | |
KR20150125145A (en) | Display Device | |
JP2004301946A (en) | Driving device and display module equipped with the same | |
KR20110094839A (en) | Skew correction device between data signal and clock signal and display device using same | |
KR20090034740A (en) | Electro-optical devices and electronics | |
US20090085858A1 (en) | Driving circuit and related driving method of display panel | |
KR102459705B1 (en) | Liquid crystal display device | |
KR101641361B1 (en) | Liquid crystal display device | |
KR102027170B1 (en) | Liquid crystal display device and driving method thereof | |
TW200614140A (en) | Liquid crystal display device and method for driving the same | |
US8289314B2 (en) | Method of modulating/demodulating a signal, apparatus for performing the method and display apparatus having the apparatus | |
US10304406B2 (en) | Display apparatus with reduced flash noise, and a method of driving the display apparatus | |
KR102494149B1 (en) | Data driving circuit and image display device | |
KR101315500B1 (en) | Liquid crystal display panel and device | |
KR101715855B1 (en) | Timing controller of liquid crystal display device | |
KR101761417B1 (en) | Liquid crystal display | |
KR20170025650A (en) | Liquid crystal display device and method for driving the same | |
KR20110074811A (en) | LCD and its driving method | |
KR20140041023A (en) | Liquid crystal display and method of driving the same | |
KR20110064131A (en) | LCD Display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20091222 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20141205 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20091222 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20151021 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20160630 |
|
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20160714 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20160715 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20190617 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20190617 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20200617 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20210614 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20220615 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20240617 Start annual number: 9 End annual number: 9 |