KR20110024705A - 모스 게이트 전력 반도체 소자 - Google Patents
모스 게이트 전력 반도체 소자 Download PDFInfo
- Publication number
- KR20110024705A KR20110024705A KR1020090082820A KR20090082820A KR20110024705A KR 20110024705 A KR20110024705 A KR 20110024705A KR 1020090082820 A KR1020090082820 A KR 1020090082820A KR 20090082820 A KR20090082820 A KR 20090082820A KR 20110024705 A KR20110024705 A KR 20110024705A
- Authority
- KR
- South Korea
- Prior art keywords
- type well
- gate
- semiconductor device
- power semiconductor
- electrically connected
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 138
- 239000002184 metal Substances 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 16
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 230000006378 damage Effects 0.000 abstract description 8
- 230000006866 deterioration Effects 0.000 abstract description 6
- 230000002159 abnormal effect Effects 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000009795 derivation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012772 sequence design Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
- H01L21/041—Making n- or p-doped regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/411—PN diodes having planar bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Inverter Devices (AREA)
Abstract
모스 게이트 전력 반도체 소자가 개시된다. 모스 게이트 전력 반도체 소자는 게이트 금속 전극 및 게이트 버스 라인 중 하나 이상의 하부에 형성되고, 에미터 금속 전극에 전기적으로 연결되는 하나 이상의 P형 웰; 및 상기 P형 웰의 내부에 형성되고, 상기 게이트 금속 전극 및 상기 게이트 버스 라인 중 하나 이상에 전기적으로 연결되는 하나 이상의 N형 웰을 포함할 수 있다. 본 발명에 의하여, 과전류 발생에 따른 소자의 열화 및/또는 파괴를 억제할 수 있다.
반도체 소자, 전력 반도체, IGBT, MOSFET
Description
본 발명은 반도체 소자에 관한 것으로, 특히 모스 게이트 전력 반도체 소자 에 관한 것이다.
IGBT(Insulated Gate Bipolar Transistor, 절연 게이트 바이폴라 트랜지스터)나 MOSFET(Metal-Oxide Semiconductor Field Effect Transistor, 금속 산화막 반도체 전계 효과 트랜지스터) 등과 같은 반도체 소자는 전력 전자 응용 분야에서 반도체 스위칭 소자로 주로 이용된다. 즉, 전술한 반도체 소자는 H-브리지 인버터, 하프-브리지(half-Bridge) 인버터, 3상(phase) 인버터, 멀티레벨(multi-level) 인버터, 컨버터 등의 전력 전자 응용 분야에서 반도체 스위칭 소자로 이용되고 있다.
그러나, 반도체 스위칭 소자(즉, 반도체 스위칭 소자로 이용되는 반도체 소자)를 포함하는 회로에서, 구동 회로 제어상의 문제로 인해 회로상에 과전류가 흐르는 등의 문제가 발생되면 반도체 스위칭 소자가 열화되거나 파괴되는 경우가 발생된다. 이와 같은 회로의 치명적 결함(fail mode) 발생 및 반도체 스위칭 소자의 열화 및/또는 파괴를 방지하기 위한 방안이 요구된다.
이하, 반도체 스위칭 소자를 이용하는 H-브리지(bridge) 인버터(inverter) 회로의 동작 과정을 예로 들어 설명하기로 하며, 회로상의 치명적 결함의 일 예인 상단락(shoot-through)에 관해서도 함께 설명하기로 한다.
도 1a 및 1b는 각각 종래 기술에 따른 IGBT를 이용한 H-브리지 인버터 회로와 전압 특성에 대한 그래프를 나타낸 도면이다.
도 1a에 도시된 바와 같이, H-브리지 인버터 회로는 네 개의 반도체 스위칭 소자(M1 내지 M4)와 반도체 스위칭 소자들 사이의 출력 노드(110)에 연결된 부하(120)를 포함하여 구성된다. 도 1a에는 반도체 스위칭 소자의 예시로서 IGBT가 도시되어 있으나, MOSFET과 같은 반도체 스위칭 소자가 이용될 수도 있음은 당연하다.
H-브리지 인버터 회로에 포함되는 반도체 스위칭 소자들(M1 내지 M4)은 각 반도체 스위칭 소자 사이의 출력 노드(110)에 연결된 부하(120)에 교류 전력을 공급하기 위해 스위칭 시퀀스에 따라 교대로 턴 온/오프 된다. 여기서, 반도체 스위칭 소자들의 각 쌍은 암(arm), 레그(leg) 등으로 지칭될 수 있다.
반도체 스위칭 소자의 구동 회로 제어에 의해, 반도체 스위칭 소자 M1과 M3가 턴 온(turn on)되고 반도체 스위칭 소자 M2와 M4가 턴 오프(turn off)되도록 하면 전류는 A방향으로 흐르게 되고, 반대로 반도체 스위칭 소자 M2과 M4가 턴 온되고 반도체 스위칭 소자 M1와 M3가 턴 오프되도록 하면 전류는 B방향으로 흐르게 된다.
따라서, 도 1b에 도시된 바와 같이, 스위칭 주기(T)의 1/2동안 M1, M3가 온 상태로 유지되도록 하고, 나머지 1/2동안 M2와 M4가 온 상태로 유지되도록 하면 부하(120)에 나타나는 출력 전압은 극성이 변화되는 교류 전압의 형태로 나타나게 된다. 이와 같이, 정상적인 구동 회로 제어에 의해 반도체 스위칭 소자의 턴 온/오프가 이루어지는 경우 A방향 또는 B 방향의 전류가 부하에 공급된다.
이 때, 동일한 암에 위치하는 반도체 스위칭 소자들, 즉 M1및 M4 (또는 M2 및 M3)가 동시에 온 상태에 놓여있지 않기 위해 도 1b에 예시된 바와 같이, M1이 턴 오프된 후 M4가 턴 온되기 전까지 또는 M4가 턴 오프된 후 M1이 턴 온 되기 전까지 (M2 및 M3의 경우도 동일함) M1 및 M4 가 모두 오프 상태로 유지되는 시간인 데드타임(dead time)이 존재하도록 반도체 스위칭 소자들이 제어된다.
왜냐하면, 동일한 암에 위치하는 반도체 스위칭 소자들이 동시에 온 상태에 놓여지게 되면 동일한 암에 위치하는 반도체 스위칭 소자들을 통해 단락 회로(short circuit)가 형성되어 상단락(shoot-through) 현상이 발생되기 때문이다. 즉, 형성된 단락 회로를 통해 매우 큰 값의 단락 전류(short current)가 흐르게 되며, 이는 반도체 스위칭 소자들의 열화 및/또는 파괴의 원인이 된다.
도 2는 일반적인 반도체 스위칭 소자의 평면도이고, 도 3은 종래 기술에 따른 도 2의 a-b 부분 단면도이다.
도 2 및 도 3을 참조하면, 실리콘으로 이루어진 반도체 기판(200)은 서로 대향하는 상측면과 하측면을 가지며, 상측면에는 게이트 패드 전극(210), 전류 도통을 위한 다수의 셀을 포함하는 액티브 영역(220) 및 고내압을 지지하기 위한 에지 터미네이션 영역(230)이 형성되고, 하측면에는 컬렉터 금속 전극(310)이 형성된다. 액티브 영역(220)에는 게이트 폴리 전극과 에미터 금속 전극을 포함하는 단위 셀들이 배치되며, 게이트 패드와 전기적으로 연결되어 게이트 신호를 전달하는 게이트 버스 라인(240)이 게이트 패드 전극(210)으로부터 연장되어 액티브 영역(220)의 주위를 따라 형성된다. 예를 들어, 게이트 버스 라인(240)은 환형(closed loop)으로 형성될 수도 있으나, 그 형성 형태가 환형으로 제한되지 않음은 당연하다.
도 2의 a-b 부분의 단면도가 도시된 도 3을 참조하면, 반도체 소자는 N형 반도체 기판(315) 위에 다수의 P형 웰들(320, 322)이 형성되고, P형 웰(322) 내부에는 선택적으로 n형 웰들(325)이 형성된다. P형 웰(322)은 게이트 산화막(330) 및 게이트 폴리 전극(335)과 함께 반도체 소자의 도통시 전류의 통로가 되는 액티브 셀을 이루게 되며, 일정 수준 이상의 게이트 전압이 인가되면 반도체 기판(315)와 N형 웰(325)을 연결하여 전류가 흐를 수 있도록 하는 채널(channel)을 형성할 수 있다. 게이트 폴리 전극(335)이 내부에 포함되도록 층간 절연막(340)이 형성되며, 그 상부에 액티브 셀들을 내부에 포함하도록 에미터 금속 전극(345)이 형성된다. N형 반도체 기판(315)의 하부에는 컬렉터 영역(350)이 형성되며, 컬렉터 영역(350)의 하부에는 배면 금속 공정에 의한 컬렉터 금속 전극(310)이 형성된다. 컬렉터 영역(350)은 IGBT의 경우 P 형 영역으로 형성되나, MOSFET의 경우 드레인 영역으로서 N형 영역으로 형성된다.
도 3에 도시된 반도체 스위칭 소자가 도 1a의 반도체 스위칭 소자 M1인 경우를 가정하면, 컬렉터 금속 전극(310)에는 입력 전압의 (+) 단자가 연결되며, 에미터 금속 전극(345)는 전기적으로 출력 노드(110)와 연결되어, 반도체 스위칭 소자가 온 상태인 경우 전류는 출력 노드(110)쪽으로 흐르게 된다.
이때, 상술한 상단락 현상 등과 같은 비정상 상태에서 에미터 금속 전극(345)을 통해 과전류가 외부로 흐르게 되고, 이로 인해 반도체 스위칭 소자는 열화 또는/및 파괴될 수 있다.
이와 같은 상단락 현상을 방지하기 위해 데드타임이 존재하도록 반도체 스위칭 소자들이 제어되지만, 구동 회로 제어 시퀀스 설계가 정상적으로 이루어지지 않았거나 반도체 스위칭 소자의 구동 회로 이상 등의 다양한 비정상적인 상황에서 상단락 현상이 발생될 위험성이 완전히 배제될 수는 없다.
특히 IGBT는 소자의 특성상 꼬리 전류(tail current)가 존재하기 때문에 상단락 방지를 위해서는 충분한 데드타임이 요구되지만, 데드타임의 증가는 인버터 출력 파형의 왜곡에 따른 고조파(harmonics)를 증가시키는 등 인버터의 성능을 감소시키는 원인도 된다.
따라서, 회로에서 발생될 수 있는 상단락 현상 등의 비정상 상태에서 자신의 동작 상태를 오프 상태로 전환 또는 유지하여 반도체 스위치의 열화 및/또는 파괴를 방지하고, 더 나아가 구동 회로의 치명적 결함 발생을 억제할 수 있는 방안이 요구된다.
전술한 배경기술은 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술 정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.
본 발명은 회로에서 발생될 수 있는 상단락 현상 등의 비정상 상태에서 자신의 동작 상태를 오프 상태로 전환 또는 유지하여 반도체 스위치의 열화 및/또는 파괴를 방지하고, 더 나아가 구동 회로의 치명적 결함 발생을 억제할 수 있는 모스 게이트 전력 반도체 소자를 제공하기 위한 것이다.
본 발명은 인버터 회로 등에서의 상단락(shoot-through) 현상의 발생을 근본적으로 억제할 수 있는 모스 게이트 전력 반도체 소자를 제공하기 위한 것이다.
또한, 본 발명은 별도의 다이오드 소자와 결합하여 구현되지 않고 반도체 스위칭 소자 내에 자기 보호 기능을 내장함으로써 전력 전자 회로의 경박단소(輕薄短小)화 경향에 부합하도록 하는 모스 게이트 전력 반도체 소자를 제공하기 위한 것이다.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
본 발명의 일 측면에 따르면, 모스 게이트 전력 반도체 소자로서, 게이트 금속 전극 및 게이트 버스 라인 중 하나 이상의 하부에 형성되고, 에미터 금속 전극에 전기적으로 연결되는 하나 이상의 P형 웰; 및 상기 P형 웰의 내부에 형성되고, 상기 게이트 금속 전극 및 상기 게이트 버스 라인 중 하나 이상에 전기적으로 연결되는 하나 이상의 N형 웰을 포함하는 모스 게이트 전력 반도체 소자가 제공된다.
상기 P형 웰은 다이오드의 애노드로 기능하고, 상기 N형 웰은 상기 다이오드의 캐소드로 기능할 수 있다.
상기 P형 웰 및 상기 N형 웰은 반도체 기판에 대한 이온 주입 및 확산 공정에 의해 형성될 수 있다.
상기 P형 웰의 P형 이온 및 상기 N형 웰의 N형 이온에 의해 형성되는 복수의 다이오드는 상기 모스 게이트 전력 반도체 소자의 게이트 단자와 에미터 단자 사이에서 직렬 및 병렬 중 하나 이상의 연결 관계를 가지도록 배치될 수 있다.
상기 모스 게이트 전력 반도체 소자는 절연 게이트 바이폴라 트랜지스터(IGBT) 및 금속 산화막 반도체 계 효과 트랜지스터(MOSFET) 중 하나 이상일 수 있다.
본 발명의 다른 측면에 따르면, 모스 게이트 전력 반도체 소자로서, 상기 모스 게이트 전력 반도체 소자의 표면에 노출되어 형성되는 애노드 금속 패드에 전기적으로 연결되도록 반도체 기판에 형성되는 하나 이상의 P형 웰; 및 상기 표면에 노출되어 형성되는 캐소드 금속 패드에 전기적으로 연결되도록 상기 반도체 기판에 형성되는 하나 이상의 N형 웰을 포함하는 모스 게이트 전력 반도체 소자가 제공된다.
상기 애노드 금속 패드는 에미터 금속 전극에 전기적으로 연결되도록 배선 처리되고, 상기 캐소드 금속 패드는 게이트 금속 전극 및 게이트 버스 라인 중 하나 이상에 전기적으로 연결되도록 배선 처리될 수 있다.
상기 P형 웰 및 상기 N형 웰은 상기 반도체 기판에 대한 이온 주입 및 확산 공정에 의해 형성될 수 있다.
PN 접합 다이오드로 기능하도록 상기 N형 웰은 상기 P형 웰의 내부에 형성될 수 있다.
상기 P형 웰 및 상기 N형 웰은 에지 터미네이션 영역 이외의 영역에 형성될 수 있다.
상기 모스 게이트 전력 반도체 소자의 액티브 영역 내에 하나 이상의 애노드 금속 패드 및 하나 이상의 캐소드 금속 패드가 노출되어 형성될 수 있다.
상기 애노드 금속 패드 및 상기 캐소드 금속 패드에 대한 배선 처리에 의해 복수의 다이오드가 상기 모스 게이트 전력 반도체 소자의 게이트 금속 단자와 에미터 금속 단자 사이에서 직렬 및 병렬 중 하나 이상의 연결 관계를 가지도록 구성될 수 있다.
상기 모스 게이트 전력 반도체 소자는 절연 게이트 바이폴라 트랜지스터(IGBT) 및 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET) 중 하나 이상일 수 있다.
본 발명의 실시예에 따르면, 회로에서 발생될 수 있는 상단락 현상 등의 비정상 상태에서 자신의 동작 상태를 오프 상태로 전환 또는 유지하여 반도체 스위치의 열화 및/또는 파괴를 방지하고, 더 나아가 구동 회로의 치명적 결함 발생을 억제할 수 있는 효과가 있다.
또한, 인버터 회로 등에서의 상단락(shoot-through) 현상의 발생을 근본적으로 억제할 수 있는 효과도 있다.
또한, 별도의 다이오드 소자와 결합하여 구현되지 않고 반도체 스위칭 소자 내에 자기 보호 기능을 내장함으로써 전력 전자 회로의 경박단소(輕薄短小)화 경향 에 부합하도록 하는 효과도 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
층, 영역 또는 기판과 같은 요소가 다른 요소 "위(on)"에 존재하는 것으로 또는 "위로(onto)" 확장되는 것으로 기술되는 경우, 그 요소는 다른 요소의 직접 위에 있거나 직접 위로 확장될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소 "바로 위(directly on)"에 있거나 "바로 위로(directly onto)" 확장된다고 언급되는 경우, 다른 중간 요소들은 존재하지 않는다. 또한, 하나의 요소가 다른 요소에 "연결(connected)"되거나 "결합(coupled)"된다고 기술되는 경우, 그 요소는 다른 요소에 직접 연결되거나 직접 결합될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소에 "직접 연결(directly connected)"되거나 "직접 결합(directly coupled)"된다고 기술되는 경우에는 다른 중간 요소가 존재하지 않는다.
"아래의(below)" 또는 "위의(above)" 또는 "상부의(upper)" 또는 "하부의(lower)" 또는 "수평의(horizontal)" 또는 "측면의(lateral)" 또는 "수직의(vertical)"와 같은 상대적인 용어들은 여기에서 도면에 도시된 바와 같이 하나의 요소, 층 또는 영역의 다른 요소, 층 또는 영역에 대한 관계를 기술하는데 사용될 수 있다. 이들 용어들은 도면에 묘사된 방향(orientation)에 부가하여 장치의 다른 방향을 포괄하기 위한 의도를 갖는 것으로 이해되어야 한다.
이하, 본 발명의 실시예에 대해 관련 도면들을 참조하여 상세히 설명하기로 한다. 다만, 이하에서는 H-브리지(bridge) 인버터(inverter) 회로에서 반도체 스위칭 소자로 사용되는 IGBT의 경우를 중심으로 설명하지만, 동일한 기술 사상의 반도체 스위칭 소자가 하프-브리지(half-Bridge) 인버터, 3상(phase) 인버터, 멀티레벨(multi-level) 인버터, 컨버터 등의 다양한 전력 전자 응용 분야에 제한없이 적용될 수 있음은 당연하다.
도 4는 본 발명의 일 실시예에 따른 인버터의 암(arm)을 나타내는 회로도이다.
도 4에 도시된 바와 같이, 인버터의 암은 전원 공급 라인을 가로질러 직렬로 연결되는 상측 반도체 스위칭 소자(M1)와 하측 반도체 스위칭 소자(M4)를 포함한다. 반도체 스위칭 소자는 예시된 바와 같이 IGBT일 수도 있으나, 전력 MOSFET 등으로 대체될 수도 있다.
상측 반도체 스위칭 소자(M1)와 하측 반도체 스위칭 소자(M4) 사이에는 부하(120)에 전류를 공급하기 위한 출력 노드(110)가 위치된다.
출력 노드(110)와 연결 노드(410) 사이에는 다이오드(420)가 삽입되며, 연결 노드(410)는 상측 반도체 스위칭 소자(M1)의 게이트 단자와 도전 라인(430)을 통해 연결된다. 따라서, 다이오드(420)는 상측 반도체 스위칭 소자(M1)의 에미터 단자와 게이트 단자 사이 및 상측 반도체 스위칭 소자(M1)의 에미터 단자와 하측 반도체 스위칭 소자(M4)의 컬렉터 단자 사이에 삽입된다. 만일, 상측 반도체 스위칭 소자(M1)가 전력 MOSFET인 경우, 다이오드(420)는 상측 반도체 스위칭 소자(M1)의 소스 단자와 게이트 단자 사이 및 상측 반도체 스위칭 소자(M1)의 소스 단자와 하측 반도체 스위칭 소자(M4)의 드레인 단자 사이에 삽입될 것이다.
전술한 다이오드(420)는 하나의 암에 위치된 두 개의 반도체 스위칭 소자가 동시에 도통되는 상단락 현상을 방지하도록 기능하여, 상측 및 하측 반도체 스위칭 소자(M1, M4)에 과전류가 흘러 스위칭 소자가 열화 및/또는 파괴됨을 방지한다.
예를 들어, 하나의 암에 위치된 두 개의 반도체 스위칭 소자가 동시에 도통되는 회로의 이상 동작 상황에서 상측 반도체 스위칭 소자(M1)의 게이트 전위는 다이오드(420)의 도통으로 인한 전압 강하(약 0.7V)에 의해 에미터 전위보다 낮아지게 된다. 따라서, 상측 반도체 스위칭 소자(M1)의 게이트 전위는 문턱 전압 이상의 값을 유지할 수 없어 상측 반도체 스위칭 소자(M1)는 강제적으로 턴 오프 되어지며 이로써 상단락 현상이 방지될 수 있게 된다.
상술한 다이오드의 역방향 항복 전압(breakdown voltage)은 반도체 스위칭 소자에서 요구하는 게이트 절연 내압 이상이 되도록 구현되고, 도통시 순방향 전압 강하가 작도록 구현됨이 바람직할 것이다.
도 5는 본 발명의 일 실시예에 따른 도 2의 a-b 부분 단면도이며, 도 6은 본 발명의 일 실시예에 따른 반도체 소자의 개념 평면도이다.
도 2의 a-b 부분의 단면도가 도시된 도 5를 참조하면, 반도체 스위칭 소자(600)는 N형 반도체 기판(315) 위에 다수의 P형 웰들(320, 322)이 형성되고, P형 웰(322) 내부에는 선택적으로 n형 웰들(325)이 형성된다. P형 웰(322)은 게이트 산화막(330) 및 게이트 폴리 전극(335)과 함께 반도체 스위칭 소자(600)의 도통시 전류의 통로가 되는 액티브 셀을 이루게 되며, 일정 수준 이상의 게이트 전압이 인가되면 반도체 기판(315)와 N형 웰(325)을 연결하여 전류가 흐를 수 있도록 하는 채널(channel)을 형성할 수 있다. 게이트 폴리 전극(335)이 내부에 포함되도록 층간 절연막(340)이 형성되며, 그 상부에 액티브 셀들을 내부에 포함하도록 에미터 금속 전극(345)이 형성된다. N형 반도체 기판(315)의 하부에는 컬렉터 영역(350)이 형성되며, 컬렉터 영역(350)의 하부에는 배면 금속 공정에 의한 컬렉터 금속 전극(310)이 형성된다. 컬렉터 영역(350)은 IGBT의 경우 P 형 영역으로 형성되나, MOSFET의 경우 드레인 영역으로서 N형 영역으로 형성된다.
또한, N형 반도체 기판(315) 위에 형성된 P형 웰(320) 내부에 PN 접합 다이오드 형성을 위한 N형 웰(510)이 형성된다. P형 웰(320)과 N형 웰(510)상부에는 전술한 게이트 산화막(330)이 형성되며, 게이트 산화막(330) 상부에는 게이트 폴리 패드 (365)가 형성된다. 게이트 폴리 패드(365)는 금속 재질의 게이트 패드 전극(210)과 전기적으로 연결된다. 다만, 필요에 따라 게이트 폴리 패드(365)의 형성은 생략될 수도 있고, 게이트 산화막 두께 또한 다양하게 변경될 수 있다.
도 5에 도시된 바와 같이, 반도체 스위칭 소자(600)에 내장되는 다이오드는 PN 접합(junction)으로 형성되며, 애노드(anode)는 하나 이상의 P 형 웰로 구성되고, 캐소드는 각각의 애노드 내부에 형성되는 하나 이상의 N 형 웰로 구성될 수 있다. 즉, 반도체 스위칭 소자(600)는 다수의 다이오드를 내장하도록 형성될 수도 있으며, 각 다이오드는 반도체 스위칭 소자(600)의 에미터 단자와 게이트 단자 사이에서 직렬 및 병렬 중 하나 이상의 결합 관계로서 상호 연결되도록 형성될 수 있다.
여기서, 애노드로 기능하는 P형 웰은 에미터 금속 전극(345)과 직접적 또는 간접적으로 전기적 연결되며, 캐소드로 기능하는 N형 웰은 게이트 금속 전극(210)과 직접적 또는 간접적으로 전기적 연결된다. 예를 들어, P형 웰은 컨택 홀을 통해 전기적으로 에미터 금속 전극(345)에 연결되고, N형 웰은 컨택 홀을 통해 전기적으로 게이트 패드 전극(210)과 연결될 수 있다.
이와 같이 구성된 반도체 스위칭 소자(600)의 레이아웃은 개념상 도 6과 같이 표현될 수 있다. 즉, 반도체 스위칭 소자(600)는 액티브 영역(220)에서 게이트 패드 전극(210)을 향하는 방향으로 다이오드(420)를 내장한다.
도 5 및 도 6에 도시된 반도체 스위칭 소자(600)가 다이오드(420)를 내장하는 도 4의 반도체 스위칭 소자 M1인 경우를 가정하면, 컬렉터 금속 전극(310)에는 입력 전압의 (+) 단자가 연결되며, 정상적인 동작 상태에서 부하(120)측으로 전류를 공급하는 에미터 금속 전극(345)는 전기적으로 출력 노드(110)와 연결되며, 에미터 금속 전극(345)과 게이트 금속 전극(210)간에는 PN 접합에 의해 형성된 다이오드(420)가 배치되고, 게이트 금속 전극(210)과 하측 반도체 스위칭 소자(M4)의 컬렉터 금속 전극이 연결된다.
따라서, 정상 상태에서 상측 반도체 스위칭 소자(M1)은 에미터 금속 전극(345)을 통해 부하(120) 측으로 전류를 공급한다. 그러나, 비정상 상태로서 상측 반도체 스위칭 소자(M1) 및 하측 반도체 스위칭 소자(M4)가 모두 온 상태로서 상단락 현상이 발생될 가능성이 있는 경우 에미터 전극(345)으로부터 흘러나가는 전류는 내장된 다이오드(420)을 통해 게이트 금속 전극(210)으로 흐르게 된다. 이 경우, 다이오드(420)에서 전압 강하가 발생하게 되어 게이트 전위가 에미터 전위보 다 낮아지게 된다. 따라서, 상측 반도체 스위칭 소자(M1)의 게이트 전위는 문턱 전압 이상의 값을 유지할 수 없어 상측 반도체 스위칭 소자(M1)는 강제적으로 턴 오프된다. 상측 반도체 스위칭 소자(M1)의 턴 오프에 의해 상측 반도체 소자(M1)의 열화 및/또는 파괴가 방지되고, 더 나아가 상단락 현상의 발생이 예방된다.
도 7은 본 발명의 다른 실시예에 따른 반도체 소자의 평면도이다.
반도체 소자(700)에 내장되는 다이오드의 애노드와 캐소드는 에미터 금속 전극(345) 및 게이트 금속 전극(210)과의 전기적 연결을 위해 전기 배선(wire bonding)이 가능하도록 하는 금속 전극을 가지도록 구성할 수도 있다.
도 7을 참조하면, 반도체 소자(700)는 전기적으로 분리된 게이트 금속 전극(210)과 에미터 전극(345, 도 5 참조)를 상측면에 구비하고 있으며, 액티브 영역(220)의 일 부분에 내장된 다이오드(420)가 반도체 소자(700)의 게이트 금속 전극(210) 및 에미터 금속 전극(345)에 각각 전기적 연결되도록 하기 위한 캐소드 패드(710)과 애노드 패드(720)를 상측면에 더 구비할 수 있다. 반도체 소자(700)의 단면 구성은 앞서 설명한 도 5의 단면도를 참조하여 쉽게 이해할 수 있으므로 이에 대한 설명은 생략한다.
PN 접합 다이오드로 기능하기 위해 액티브 영역(220) 하부에 형성되는 P형 웰 및 N형 웰은 전술한 바와 같이, P형 웰 내부에 N형 웰이 포함되도록 형성되고, P형 웰은 애노드 패드(720)에 전기적으로 연결되고, N형 웰은 캐소드 패드(710)에 전기적 연결될 수 있다.
이와 같이 형성된 캐소드 패드(710)는 금속 배선을 이용하여 반도체 소자(700)의 게이트 금속 전극(210)에 전기적 연결되고, 애노드 패드(720)는 금속 배선을 이용하여 반도체 소자(700)의 에미터 금속 전극(345)에 전기적 연결된다. 여기서, 반도체 소자가 MOSFET인 경우, 에미터가 소스에 대응됨은 자명하다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1a 및 1b는 각각 종래 기술에 따른 IGBT를 이용한 H-브리지 인버터 회로와 전압 특성에 대한 그래프를 나타낸 도면.
도 2는 일반적인 반도체 스위칭 소자의 평면도.
도 3은 종래 기술에 따른 도 2의 a-b 부분 단면도.
도 4는 본 발명의 일 실시예에 따른 인버터의 암(arm)을 나타내는 회로도.
도 5는 본 발명의 일 실시예에 따른 도 2의 a-b 부분 단면도.
도 6은 본 발명의 일 실시예에 따른 반도체 소자의 개념 평면도.
도 7은 본 발명의 다른 실시예에 따른 반도체 소자의 평면도.
Claims (13)
- 모스 게이트 전력 반도체 소자로서,게이트 금속 전극 및 게이트 버스 라인 중 하나 이상의 하부에 형성되고, 에미터 금속 전극에 전기적으로 연결되는 하나 이상의 P형 웰; 및상기 P형 웰의 내부에 형성되고, 상기 게이트 금속 전극 및 상기 게이트 버스 라인 중 하나 이상에 전기적으로 연결되는 하나 이상의 N형 웰을 포함하는 모스 게이트 전력 반도체 소자.
- 제1항에 있어서,상기 P형 웰은 다이오드의 애노드로 기능하고, 상기 N형 웰은 상기 다이오드의 캐소드로 기능하는 것을 특징으로 하는 모스 게이트 전력 반도체 소자.
- 제1항에 있어서,상기 P형 웰 및 상기 N형 웰은 반도체 기판에 대한 이온 주입 및 확산 공정에 의해 형성되는 것을 특징으로 하는 모스 게이트 전력 반도체 소자.
- 제1항에 있어서,상기 P형 웰의 P형 이온 및 상기 N형 웰의 N형 이온에 의해 형성되는 복수의 다이오드는 상기 모스 게이트 전력 반도체 소자의 게이트 단자와 에미터 단자 사이에서 직렬 및 병렬 중 하나 이상의 연결 관계를 가지도록 배치되는 것을 특징으로 하는 모스 게이트 전력 반도체 소자.
- 제1항에 있어서,상기 모스 게이트 전력 반도체 소자는 절연 게이트 바이폴라 트랜지스터(IGBT) 및 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET) 중 하나 이상인 것을 특징으로 하는 모스 게이트 전력 반도체 소자.
- 모스 게이트 전력 반도체 소자로서,상기 모스 게이트 전력 반도체 소자의 표면에 노출되어 형성되는 애노드 금속 패드에 전기적으로 연결되도록 반도체 기판에 형성되는 하나 이상의 P형 웰; 및상기 표면에 노출되어 형성되는 캐소드 금속 패드에 전기적으로 연결되도록 상기 반도체 기판에 형성되는 하나 이상의 N형 웰을 포함하는 모스 게이트 전력 반도체 소자.
- 제6항에 있어서,상기 애노드 금속 패드는 에미터 금속 전극에 전기적으로 연결되도록 배선 처리되고, 상기 캐소드 금속 패드는 게이트 금속 전극 및 게이트 버스 라인 중 하나 이상에 전기적으로 연결되도록 배선 처리되는 것을 특징으로 하는 모스 게이트 전력 반도체 소자.
- 제6항에 있어서,상기 P형 웰 및 상기 N형 웰은 상기 반도체 기판에 대한 이온 주입 및 확산 공정에 의해 형성되는 것을 특징으로 하는 모스 게이트 전력 반도체 소자.
- 제8항에 있어서,PN 접합 다이오드로 기능하도록 상기 N형 웰은 상기 P형 웰의 내부에 형성되는 것을 특징으로 하는 모스 게이트 전력 반도체 소자.
- 제8항에 있어서,상기 P형 웰 및 상기 N형 웰은 에지 터미네이션 영역 이외의 영역에 형성되는 것을 특징으로 하는 모스 게이트 전력 반도체 소자.
- 제6항에 있어서,상기 모스 게이트 전력 반도체 소자의 액티브 영역 내에 하나 이상의 애노드 금속 패드 및 하나 이상의 캐소드 금속 패드가 노출되어 형성되는 것을 특징으로 하는 모스 게이트 전력 반도체 소자.
- 제11항에 있어서,상기 애노드 금속 패드 및 상기 캐소드 금속 패드에 대한 배선 처리에 의해 복수의 다이오드가 상기 모스 게이트 전력 반도체 소자의 게이트 금속 단자와 에미터 금속 단자 사이에서 직렬 및 병렬 중 하나 이상의 연결 관계를 가지는 것을 특징으로 하는 모스 게이트 전력 반도체 소자.
- 제6항에 있어서,상기 모스 게이트 전력 반도체 소자는 절연 게이트 바이폴라 트랜지스터(IGBT) 및 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET) 중 하나 이상인 것을 특징으로 하는 모스 게이트 전력 반도체 소자.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090082820A KR101060127B1 (ko) | 2009-09-03 | 2009-09-03 | 모스 게이트 전력 반도체 소자 |
| US12/699,662 US20110049563A1 (en) | 2009-09-03 | 2010-02-03 | Mos gate power semiconductor device |
| CN2010101252158A CN102005455A (zh) | 2009-09-03 | 2010-03-16 | Mos-栅功率半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090082820A KR101060127B1 (ko) | 2009-09-03 | 2009-09-03 | 모스 게이트 전력 반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110024705A true KR20110024705A (ko) | 2011-03-09 |
| KR101060127B1 KR101060127B1 (ko) | 2011-08-29 |
Family
ID=43623520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090082820A KR101060127B1 (ko) | 2009-09-03 | 2009-09-03 | 모스 게이트 전력 반도체 소자 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20110049563A1 (ko) |
| KR (1) | KR101060127B1 (ko) |
| CN (1) | CN102005455A (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8264058B2 (en) * | 2009-02-13 | 2012-09-11 | University Of South Carolina | MOS-driver compatible JFET structure with enhanced gate source characteristics |
| CN102842610B (zh) * | 2011-06-22 | 2016-02-17 | 中国科学院微电子研究所 | Igbt芯片及其制作方法 |
| KR101492861B1 (ko) | 2013-08-05 | 2015-02-12 | 서울대학교산학협력단 | 반도체 소자 및 그 제조 방법 |
| CN103730460A (zh) * | 2013-12-27 | 2014-04-16 | 西安龙腾新能源科技发展有限公司 | 一种超结功率器件版图结构及制作方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3730394B2 (ja) * | 1997-03-18 | 2006-01-05 | 株式会社東芝 | 高耐圧半導体装置 |
| US5859519A (en) * | 1997-05-29 | 1999-01-12 | General Electric Company | Single phase motor drive |
| US6909620B2 (en) * | 2003-04-25 | 2005-06-21 | Wisconsin Alumni Research Foundation | Inverter configurations with shoot-through immunity |
| US7361950B2 (en) * | 2005-09-12 | 2008-04-22 | International Business Machines Corporation | Integration of a MIM capacitor with a plate formed in a well region and with a high-k dielectric |
| US7645659B2 (en) * | 2005-11-30 | 2010-01-12 | Fairchild Korea Semiconductor, Ltd. | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same |
| US7649414B2 (en) * | 2006-08-10 | 2010-01-19 | Texas Instruments Incorporated | Methods and apparatus to reduce substrate voltage bounces and spike voltages in switching amplifiers |
| JP5271515B2 (ja) * | 2007-07-13 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8264058B2 (en) * | 2009-02-13 | 2012-09-11 | University Of South Carolina | MOS-driver compatible JFET structure with enhanced gate source characteristics |
-
2009
- 2009-09-03 KR KR1020090082820A patent/KR101060127B1/ko active IP Right Grant
-
2010
- 2010-02-03 US US12/699,662 patent/US20110049563A1/en not_active Abandoned
- 2010-03-16 CN CN2010101252158A patent/CN102005455A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR101060127B1 (ko) | 2011-08-29 |
| CN102005455A (zh) | 2011-04-06 |
| US20110049563A1 (en) | 2011-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9818686B2 (en) | Semiconductor modules and methods of forming the same | |
| US8264057B2 (en) | Semiconductor device driving bridge-connected power transistor | |
| JP4644730B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
| JP4185157B2 (ja) | 半導体素子及び電気機器 | |
| JP4167294B2 (ja) | 半導体素子及び電気機器 | |
| CN105321944B (zh) | 半导体集成电路装置 | |
| CN103715273B (zh) | 半导体装置 | |
| CN108463888A (zh) | 半导体装置 | |
| CN108110001B (zh) | 半导体器件 | |
| KR101060128B1 (ko) | 모스 게이트 전력 반도체 소자 | |
| US10541624B2 (en) | Three-level I-type inverter and semiconductor module | |
| US11043943B2 (en) | Switching of paralleled reverse conducting IGBT and wide bandgap switch | |
| CN113632238B (zh) | 半导体装置 | |
| KR101060127B1 (ko) | 모스 게이트 전력 반도체 소자 | |
| JP5825443B2 (ja) | 半導体装置およびそれを用いた電力変換装置 | |
| JP5196794B2 (ja) | 半導体装置 | |
| CN117178370A (zh) | 半导体装置以及使用它的电力变换装置、半导体装置的制造方法 | |
| JP2017120801A (ja) | 半導体装置およびそれを用いる電力変換装置 | |
| US20230143001A1 (en) | Semiconductor module and failed element determination method therefor | |
| US20250072046A1 (en) | Semiconductor device, method of manufacturing semiconductor device, and power conversion device | |
| JP2019047010A (ja) | 半導体装置、電力変換装置ならびに半導体装置の駆動方法 | |
| TW202339186A (zh) | 半導體裝置及電力變換裝置 | |
| JP2023087192A (ja) | 半導体装置および電力変換装置 | |
| TW202339187A (zh) | 半導體裝置及電力轉換裝置 | |
| WO2023188559A1 (ja) | 半導体装置、半導体装置の製造方法および電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20090903 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110114 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20110822 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20110823 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20110823 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20140814 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140814 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150805 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150805 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160808 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160808 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170822 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170822 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180814 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180814 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200813 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210810 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230809 Start annual number: 13 End annual number: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240822 Start annual number: 14 End annual number: 14 |