KR20100056613A

KR20100056613A - 표시 기판 및 이를 포함하는 표시 패널

Info

Publication number: KR20100056613A
Application number: KR1020080115492A
Authority: KR
Inventors: 정미혜; 신용환; 김경태; 정재원; 정진수
Original assignee: 삼성전자주식회사
Priority date: 2008-11-20
Filing date: 2008-11-20
Publication date: 2010-05-28
Also published as: US20100123867A1; US8314910B2

Abstract

표시 기판은 화소 전극 및 광배향막을 포함한다. 화소 전극은 베이스 기판 상에 배치되고, 제1 서브 전극과 제1 서브 전극과 이격된 제2 서브 전극을 포함하고 제1 및 제2 서브 전극 중 적어도 하나에 마이크로 슬릿패턴이 형성된다. 광배향막은 상기 화소 전극 위에 배치되어, 제1 및 제2 서브 전극이 형성된 영역 각각을 복수의 도메인으로 나눈다. 마이크로 슬릿패턴을 갖는 화소 전극을 가짐으로써 투과율이 저하되지 않고 광시야각 특성을 얻을 수 있다.

마이크로 슬릿패턴, 화소 전극, 서브 전극, 광시야각, 멀티 도메인

Description

표시 기판 및 이를 포함하는 표시 패널{DISPLAY SUBSTRATE AND DISPLAY PANEL HAVING THE SAME}

본 발명은 표시 기판 및 이를 포함하는 표시 패널에 관한 것으로, 보다 상세하게는 액정표시장치에 사용된 표시 기판 및 이를 포함하는 표시 패널에 관한 것이다.

일반적으로 액정표시장치는 액정분자의 광학적 이방성과 분극 성질을 이용한다. 즉, 가늘고 긴 분자 구조를 가진 액정에 인위적으로 전압을 인가하면 액정 분자의 배열을 변화시킬 수 있고, 그 결과 액정을 통과하는 광량을 제어할 수 있게 된다. 액정표시장치는 이러한 액정의 광학적 이방성에 의하여 편광된 빛을 임의로 변조함으로써 원하는 화상정보를 표시한다.

상기 액정표시장치의 표시 패널은 두개의 기판 사이에 액정을 주입하여 형성되는데, 표시 장치로서의 기능을 수행하기 위해서는 액정 분자의 배향이 균일하게 제어되어야 한다. 예를 들면, 액정 분자를 수직전계를 이용하여 배열하는 VA 모드와 수평전계를 이용하여 배열하는 IPS 모드 등이 있다.

상기 VA 모드에서 액정 분자가 배열되는 도메인을 다수로 설정하여 광시야각 을 만들기 위한 방식으로 상기 표시 패널의 상부 기판에 배치된 공통 전극을 패터닝하는 PVA 모드와 상기 상부 기판에 돌기와 같은 구조물을 배치한 MVA 모드 등이 개발되었다. 최근에는 배향막에 형성되는 선경사(Pre-tilt)를 조절하여 멀티 도메인(Multi-domain)을 구현하여 광배향 VA 모드가 개발되고 있다.

상기 광배향 VA 모드는 하부 기판의 화소 전극 및 상부 기판의 공통 전극을 패터닝하지 않으므로 상기 PVA 모드 보다 투과율 및 개구율 특성이 우수하고, 또한 상기 상부 기판에 돌기가 배치된 MVA 모드 보다 투과율 및 개구율 특성이 우수한다. 반면, 광시야각 특성은 수평전계를 이용하는 상기 IPS 모드 보다 낮은 단점을 갖는다.

본 발명은 이러한 점에서 착안된 것으로, 본 발명의 목적은 측면 시인성을 향상시키기 위한 표시 기판을 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 기판을 포함하는 표시 패널을 제공하는 것이다.

상기한 본 발명의 목적을 달성하기 위한 일 실시예에 따른 표시 기판은 화소 전극 및 광배향막을 포함한다. 상기 화소 전극은 베이스 기판 상에 배치되고, 제1 서브 전극과 상기 제1 서브 전극과 이격된 제2 서브 전극을 포함하고 상기 제1 및 제2 서브 전극 중 적어도 하나에 마이크로 슬릿패턴이 형성된다. 상기 광배향막은 상기 화소 전극 위에 배치되어, 상기 제1 및 제2 서브 전극이 형성된 영역 각각을 복수의 도메인으로 나눈다.

상기한 본 발명의 목적을 달성하기 위한 일 실시예에 따른 표시 패널은 표시 기판 및 대향 기판을 포함한다. 상기 표시 기판은 베이스 기판 상에 배치되고, 제1 서브 전극과 상기 제1 서브 전극과 이격된 제2 서브 전극을 포함하고 마이크로 슬릿패턴이 형성된 화소 전극, 및 상기 화소 전극 위에 배치되어 상기 제1 및 제2 서브 전극이 형성된 영역 각각을 복수의 도메인으로 나누는 광배향막을 포함하다. 상기 대향 기판은 상기 표시 기판과 결합하여 액정층을 수용하고, 상기 화소 전극과 마주하는 공통 전극을 포함한다.

본 발명에 따르면, 마이크로 슬릿패턴을 갖는 화소 전극을 가짐으로써 투과율이 저하되지 않고 광시야각 특성을 얻을 수 있다.

이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

실시예 1

도 1은 본 발명의 실시예 1에 따른 표시 패널의 평면도이다. 도 2는 도 1의 I-I'선을 따라 절단한 표시 패널의 단면도이다. 도 3은 도 1에 도시된 화소 전극의 평면도이다.

도 1 내지 도 3을 참조하면, 상기 표시 패널은 표시 기판(100), 상기 표시 기판(100)과 마주하여 결합하는 대향 기판(200) 및 상기 기판들(100, 200) 사이에 개재된 액정층(300)을 포함한다.

상기 표시 기판(100)은 복수의 화소 영역들이 정의된 제1 베이스 기판(101)을 포함한다. 상기 표시 기판(100)은 제1 베이스 기판(101) 위에 제1 금속층으로 형성된 게이트 배선(GL), 게이트 전극(111) 및 스토리지 전극(113)을 포함하는 제1 금속패턴을 포함한다. 상기 게이트 배선(GL)은 제1 방향으로 연장되고, 상기 게이트 전극(111)은 상기 게이트 배선(GL)으로부터 연장된다. 상기 스토리지 전극(113)은 각 화소 영역(PA)내에 배치되어 공통 전압이 인가된다.

상기 표시 기판(100)은 상기 제1 금속 패턴 위에 배치된 게이트 절연층(120)을 포함하고, 상기 게이트 절연층(120) 위에는 채널 패턴(130)이 배치된다. 상기 채널 패턴(130)은 상기 게이트 전극(111) 위에 배치되고, 불순물이 도핑된 반도체층과 상기 반도체층 위에 배치된 저항성 접촉층을 포함한다.

상기 표시 기판(100)은 제2 금속층으로 형성된 제1 데이터 배선(DL1), 제2 데이터 배선(DL2), 소스 전극(141), 드레인 전극(142), 제1 연결 전극(144) 및 제2 연결 전극(146)을 포함하는 제2 금속 패턴을 포함한다. 상기 제1 및 제2 데이터 배선(DL1, DL2)은 상기 제1 방향과 교차하는 제2 방향으로 연장된다. 상기 소스 전극(141)은 상기 제1 데이터 배선(DL)으로부터 연장되고, 상기 드레인 전극(142)은 상기 소스 전극(141)과 이격되어 상기 채널 패턴(130)을 노출시킨다. 상기 제1 연결 전극(144)은 상기 제1 데이터 배선(DL1)과 전기적으로 연결된 제1 트랜지스 터(TR)의 드레인 전극(142)으로부터 연장된다. 상기 제2 연결 전극(146)은 상기 제2 데이터 배선(DL2)과 전기적으로 연결된 제2 트랜지스터(TR2)의 드레인 전극으로부터 연장된다.

상기 표시 기판(100)은 상기 제2 금속 패턴 위에 배치된 보호층(150) 및 컬러 필터층(160)을 포함한다. 상기 보호층(150) 및 컬러 필터층(160)은 복수의 개구부들(H1, H2, H3, H4)을 포함한다. 제1 개구부(H1)는 상기 제1 연결 전극(144) 위에 배치되어 상기 제1 연결 전극(144)을 노출시킨다. 제2 개구부(H2)는 상기 제2 연결 전극(146) 위에 배치되어 상기 제2 연결 전극(146)을 노출시킨다. 제3 및 제4 개구부들(H3, H4)은 상기 스토리지 전극(113) 위에 배치되어 상기 스토리지 전극(113)에 대응하는 보호층(150)을 노출시킨다. 상기 컬러 필터층(160)은 형성되지 않을 수 있고, 또는 투명한 유기막으로 형성될 수 있다.

상기 표시 기판(100)은 차광 패턴(170)을 더 포함한다. 상기 차광 패턴(170)은 상기 제1 및 제2 트랜지스터들(TR1, TR2), 상기 제1 및 제2 데이터 배선들(DL1, DL2), 상기 게이트 배선(GL)이 형성된 영역에 대응하여 배치되어, 광을 차단한다.

상기 표시 기판(100)은 각 화소 영역에 투명한 도전성 물질로 이루어진 화소 전극(PE)을 포함한다. 상기 화소 전극(PE)은 마이크로 슬릿패턴(MS)을 포함한다. 상기 마이크로 슬릿패턴(MS)은 수 마이크로미터(㎛)로 이격된 간격(s)을 갖는 복수의 마이크로 전극들을 포함하고, 각 마이크로 전극은 수 마이크로미터(㎛)의 폭(w)을 갖는다. 예를 들면, 상기 폭(w) 및 간격(s) 각각은 패널의 셀갭(d)의 2.5배보다 작게 형성되며, 바람직하게는 약 3 ㎛ 내지 4 ㎛ 가 적당하다.

도 3에 도시된 바와 같이, 상기 화소 전극(PE)은 제1 서브 영역에 배치된 제1 서브 전극(181)과 제2 서브 영역에 배치되고 상기 제1 서브 전극(181)과 이격된 제2 서브 전극(183)을 포함한다. 상기 제1 서브 전극(181)은 상기 제1 개구부(H1)를 통해 상기 제1 연결 전극(144)과 접촉된다. 상기 제2 서브 전극(183)은 상기 제2 개구부(H2)를 통해 상기 제2 연결 전극(146)과 접촉된다. 상기 제1 서브 전극(181)은 제3 개구부(H3)를 통해 상기 스토리지 전극(113) 위의 상기 보호층(150)과 접촉되어 상기 제1 스토리지 커패시터를 정의한다. 상기 제2 서브 전극(183)은 제4 개구부(H4)를 통해 상기 스토리지 전극(113) 위의 상기 보호층(150)과 접촉되어 제2 스토리지 커패시터를 정의한다.

예를 들면, 상기 제2 서브 전극(183)은 상기 화소 영역(PA)의 중심부에 배치되고, 상기 제1 서브 전극(181)은 상기 제2 서브 전극(183)의 상부 및 하부 영역에 전기적으로 연결되어 배치된다. 상기 제1 서브 전극(181)은 상기 마이크로 슬릿패턴(MS)을 포함한다. 상기 마이크로 슬릿패턴(MS)이 상기 제2 서브 전극(183)에 포함되거나, 상기 제1 및 제2 서브 전극(181, 183)에 모두 포함될 수 있다.

도시되지는 않았으나, 상기 화소 전극(PE) 아래에는 상기 컬러 필터층(160) 및 상기 차광 패턴(170)을 덮는 캡핑층을 형성할 수 있다. 상기 캡핑층은 상기 컬러 필터층(160) 및 상기 차광 패턴(170)으로부터 발생된 불순물 이온 및 아웃 개싱(Out-gassing)을 차단한다.

상기 표시 기판(100)은 상기 화소 전극(PE) 위에 배치되어 상기 화소 영역(PA)을 멀티 도메인으로 정의하는 광배향막(190)을 포함한다. 도 3에 도시된 바 와 같이, 상기 광배향막(190)은 상기 제1 서브 전극(181)이 배치된 제1 서브 영역을 복수의 도메인(LD1, LD2, LD3, LD4)으로 나누고, 상기 제2 서브 전극(183)이 배치된 제2 서브 영역을 복수의 도메인(HD1, HD2, HD3, HD4)으로 나눈다. 상기 제1 광배향막(190)은 광 배향된 광반응기(미도시)를 포함한다. 상기 광반응기는 자외선의 조사 방향에 대응하는 선경사각을 갖는다. 따라서 상기 자외선의 조사 방향을 제어하여 멀티 도메인(LD1 내지 LD4, HD1 내지 HD4)을 구현할 수 있다.

한편, 상기 마이크로 슬릿패턴(MS)은 화소 전극(PE)의 장변 방향과 일정한 각도를 가지고 연장된 마이크로 전극(E)을 포함한다. 상기 마이크로 전극의 기울기는 상기 화소 영역(PA)의 중심을 기준으로 상기 복수의 도메인별(LD1 내지 LD4, 또는 HD1 내지 HD4)로 서로 다른 각을 갖는다.

도 3에 도시된 바와 같이, 상기 제1 서브 전극(181)의 제1 도메인(LD1)에 배치된 제1 마이크로 전극(E1)은 45도 기울어진 장축을 가지며, 상기 제1 서브 전극(181)의 제2 도메인(LD2)에 배치된 제2 마이크로 전극(E2)은 135도 기울어진 장축을 가지며, 상기 제1 서브 전극(181)의 제3 도메인(LD3)에 배치된 제3 마이크로 전극(E3)은 225도 기울어진 장축을 가지며, 상기 제1 서브 전극(181)의 제4 도메인(LD4)에 배치된 제4 마이크로 전극(E4)은 315도 기울어진 장축을 갖는다. 서로 인접한 도메인에 배치된 상기 마이크로 전극의 장축 방향의 기울기는 서로 직교한다.

결과적으로 상기 화소 전극(PE)이 배치된 상기 화소 영역(PA)은 제1 및 제2 서브 전극(181, 183)에 인가되는 전압의 차에 의해 두 개의 도메인으로 구분되고, 상기 광배향막(190)의 선경사각에 의해 최종 8 개의 도메인으로 구분될 수 있다.

상기 대향 기판(200)은 복수의 화소 영역들이 정의된 제2 베이스 기판(201)을 포함한다. 상기 대향 기판(200)은 공통 전극(230) 및 광배향막(240)을 포함한다. 상기 공통 전극(230)은 상기 제2 베이스 기판(201) 위에 배치되어, 상기 화소 전극(PE)과 마주하는 공통 전극(230)을 포함한다. 상기 제2 광배향막(240)은 상기 제1 광배향막(190)과 동일한 물질로 동일한 방식으로 멀티 도메인을 정의한다.

상기 액정층(300)은 상기 표시 기판(100)의 제1 광배향막(190)과 상기 대향 기판(200)의 제2 광배향막(240)에 의해 상기 멀티 도메인(HD1 내지 HD4, LD1 내지 LD4)으로 나누어진다. 상기 액정층(300)은 상기 화소 전극(PE)과 상기 공통 전극(230) 사이에 형성된 전계에 의해 배열이 조절되고, 조절된 상기 액정이 배열을 투과하는 광량에 의해 계조를 표시한다. 상기 액정층(300)은 VA 모드의 액정 분자를 포함한다.

상기 마이크로 슬릿패턴(MS)이 형성된 제1 서브 전극(181)과 상기 통판 구조를 갖는 제2 서브 전극(183)에 의해 형성된 전계가 서로 다르기 때문에 상기 액정층(300)의 액정 분자의 배열각이 서로 다르므로 측면 시인성을 향상시킬 수 있다. 또한, 상기 제1 서브 전극(181)의 마이크로 전극(E1)이 형성된 부분과 상기 마이크로 전극(E1)이 형성되지 않은 부분 간의 전계가 서로 다르므로 역시 액정 분자의 배열이 달라져 상기 측면 시인성을 향상시킬 수 있다.

또한, 상기 액정층(300)의 액정 분자는 상기 전계가 강하게 형성되는 경우 상기 마이크로 전극(E1 내지 E4) 위에 상기 마이크로 전극의 장축 방향으로 평행하 게 눕게 되어 투과율 저하를 막을 수 있다.

도 4a 내지 도 4c는 도 2의 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.

도 2 및 도 4a를 참조하면, 베이스 기판(101) 위에 제1 금속층을 형성한다. 상기 제1 금속층을 제1 금속패턴으로 패터닝한다. 상기 제1 금속패턴은 상기 게이트 배선(GL), 상기 게이트 전극(111) 및 상기 스토리지 전극(113)을 포함한다. 상기 제1 금속패턴이 형성된 베이스 기판(101) 위에 게이트 절연층(120)을 형성한다.

상기 게이트 절연층(120)이 형성된 베이스 기판(101) 위에 채널층을 형성하고, 상기 채널층을 패터닝하여 상기 게이트 전극(111) 위에 상기 채널 패턴(130)을 형성한다. 상기 채널 패턴(130)이 형성된 베이스 기판(101) 위에 제2 금속층을 형성한다. 상기 제2 금속층을 제2 금속패턴으로 패터닝한다. 상기 제2 금속패턴은 상기 제1 데이터 배선(DL1), 제2 데이터 배선(DL2), 소스 전극(141), 드레인 전극(142), 제1 연결 전극(144) 및 제2 연결 전극(146)을 포함한다.

한편, 도시되지는 않았으나, 상기 게이트 절연층(120)이 형성된 베이스 기판(101) 위에 채널층 및 제2 금속층을 순차적으로 형성하고, 상기 채널층 및 제2 금속층을 하나의 마스크를 이용해 패터닝하여 상기 제2 금속 패턴을 형성할 수 있다. 이 경우, 상기 제1 및 제2 데이터 배선들(DL1, DL2), 소스 전극(141), 드레인 전극(142), 제1 및 제2 연결 전극들(144, 146)을 포함하는 상기 제2 금속 패턴은 상기 채널층과 제2 금속층으로 이루어진다.

상기 제2 금속 패턴이 형성된 베이스 기판(101) 위에 보호층(150)을 형성한 다. 이에 따라서, 상기 베이스 기판(101) 위에는 상기 게이트 배선(GL), 제1 데이터 배선(DL1) 및 제2 데이터 배선(DL2)에 연결된 제1 및 제2 트랜지스터들(TR1, TR2)을 포함하는 트랜지스터층(TL)이 형성된다.

도 2 및 도 4b를 참조하면, 상기 트랜지스터층(TL)이 형성된 베이스 기판(101) 위에 상기 컬러 필터층(160) 및 상기 차광 패턴(170)을 형성한다. 예를 들면, 상기 제1 내지 제4 개구부들(H1 내지 H4)을 포함하는 상기 컬러 필터층(160)을 형성한다. 또한, 상기 컬러 필터층(160)은 상기 게이트 배선(GL), 상기 제1 데이터 배선(DL1), 상기 제2 데이터 배선(DL2), 상기 제1 및 제2 트랜지스터들(TR1, TR2)이 형성된 영역에 대응하여 트렌치(trench : T)가 형성된다.

이후, 상기 컬러 필터층(160)이 형성된 베이스 기판(101) 위에 차광층을 형성하고, 상기 차광층을 패터닝하여 상기 트렌치(T) 내에 상기 차광 패턴(170)을 형성한다. 여기서는 상기 컬러 필터층(160)을 형성하고 이어 상기 차광 패턴(170)을 형성하는 것을 예시하였으나, 상기 차광 패턴(170)을 형성한 후 상기 컬러 필터층(160)을 형성할 수 있다.

도시되지는 않았으나, 상기 컬러 필터층(160) 및 상기 차광 패턴(170)이 형성된 베이스 기판(101) 위에 상기 컬러 필터층(160)과 상기 차광 패턴(170)을 덮는 캡핑층을 형성할 수 있다.

투명 도전층을 상기 베이스 기판(101) 위에 형성한다. 상기 투명 도전층은 상기 제1 및 제2 개구부들(H1, H2)을 통해 상기 제1 및 제2 연결 전극들(144, 146)과 접촉되고, 상기 제3 및 제4 개구부들(H3, H4)을 통해 상기 스토리지 전극(113) 위의 상기 보호층(150)과 접촉된다. 상기 투명 도전층을 패터닝하여 상기 화소 영역(PA)에 상기 화소 전극(PE)을 형성한다. 상기 화소 전극(PE)은 제1 서브 영역에 상기 마이크로 슬릿패턴(MS)을 포함하는 제1 서브 전극(181)을 형성하고, 제2 서브 영역에 상기 제1 서브 전극(181)과 이격된 상기 제2 서브 전극(183)을 형성한다.

도 2 및 도 4c를 참조하면, 상기 화소 전극(PE)이 형성된 베이스 기판(101) 위에 광배향층(190a)을 형성한다. 상기 광배향층(190a)은 고분자 물질로 이루어지고, 상기 고분자 물질의 예로서는 폴리이미드(Polyimide), 폴리아믹 엑시드(Polyamic acid), 폴리노보넨페닐말레이미드 공중합체, 폴리비닐신나메이트(Polyvinylcinnamate), 폴리아조벤젠(Polyazobenzene), 폴리에틸렌이민(Polyethyleneimine), 폴리비닐알콜(Polyvinylalcohol), 폴리아미드(Polyamide), 폴리에틸렌(Polyethylene), 폴리스틸렌(Polystylene), 폴리페닐렌프탈아미드(Polyphenylenephthalamide), 폴리에스테르(Polyester), 폴리우레탄(Polyurethane), 폴리메틸메타크릴레이트(Polymethylmethacrylate) 등을 들 수 있다.

상기 광배향층(190a) 위에 마스크(500)를 배치하고 자외선을 조사하여 상기 광배향층(190a)에 상기 자외선의 조사 방향에 대응하는 선경사각을 갖는 광반응기(190b)를 형성한다. 예를 들면, 상기 화소 전극(PE) 위의 광배향층(190a)을 멀티 도메인(LD1 내지 LD4, HD1 내지 HD4)으로 나누기 위해서는 각 영역별로 서로 다른 방향으로 편광된 자외선을 조사하여 서로 다른 선경사각을 갖는 광반응기(190b)를 형성한다.

예를 들면 도시된 바와 같이, 상기 제1 서브 전극(181)의 제3 도메인(LD3)을 제외한 나머지 화소 영역을 마스크(500)로 가린 후, 편광된 자외선을 조사하여 상기 제1 서브 전극(181)의 제3 도메인(LD3)에 선경사각을 갖는 광반응기(190b)를 형성한다. 같은 방식으로 상기 멀티 도메인(LD1 내지 LD4, HD1 내지 HD4)에 서로 다른 선경사각을 갖는 광반응기(190b)를 형성한다. 이에 의해 상기 화소 전극(PE) 위에는 멀티 도메인이 정의된 상기 광배향막(190)이 형성된다.

실시예 2

도 5는 본 발명의 실시예 2에 따른 표시 패널의 평면도이다. 도 6은 도 5의 II-II'을 따라 절단한 표시 패널의 단면도이다. 도 7은 도 5에 도시된 화소 전극의 평면도이다. 이하에서는 상기 실시예 1과 동일한 구성요소에 대해서는 동일한 도면 부호를 부여하고 반복되는 상세한 설명은 생략한다.

도 5 내지 도 7을 참조하면, 상기 표시 패널은 표시 기판(100), 대향 기판(200) 및 액정층(300)을 포함한다.

상기 표시 기판(100)은 제1 베이스 기판(101), 게이트 배선(GL), 게이트 전극(111), 스토리지 전극(113), 게이트 절연층(120), 채널 패턴(130), 제1 데이터 배선(DL1), 제2 데이터 배선(DL2), 소스 전극(141), 드레인 전극(142), 제1 연결 전극(144) 및 제2 연결 전극(146), 보호층(150), 화소 전극(PE) 및 제1 광배향막(190)을 포함한다. 상기 대향 기판(200)은 제2 베이스 기판(201), 차광 패턴(210), 컬러 필터층(220), 공통 전극(230) 및 제2 광배향막(240)을 포함한다.

도 2에 도시된 상기 실시예 1의 표시 패널과 비교할 때, 상기 실시예 2의 표시 패널은 상기 차광 패턴(210) 및 컬러 필터층(220)이 상기 표시 기판(100) 대신 상기 대향 기판(200)에 포함된다.

도 7에 도시된 바와 같이, 상기 화소 전극(PE)은 제1 서브 영역에 배치된 제1 서브 전극(181)과 제2 서브 영역에 배치되고 상기 제1 서브 전극(181)과 이격된 제2 서브 전극(183)을 포함한다. 상기 제1 서브 전극(181) 및 제2 서브 전극(183)각각은 마이크로 슬릿패턴(MS)이 전체적으로 형성된다.

상기 제1 서브 전극(181)은 상기 제1 개구부(H1)를 통해 상기 제1 연결 전극(144)과 접촉된다. 상기 제2 서브 전극(183)은 상기 제2 개구부(H2)를 통해 상기 제2 연결 전극(146)과 접촉된다. 상기 제1 서브 전극(181)은 제3 개구부(H3)를 통해 상기 스토리지 전극(113) 위의 상기 보호층(150)과 접촉되어 상기 제1 스토리지 커패시터를 정의한다. 상기 제2 서브 전극(183)은 제4 개구부(H4)를 통해 상기 스토리지 전극(113) 위의 상기 보호층(150)과 접촉되어 제2 스토리지 커패시터를 정의한다.

상기 표시 기판(100)은 상기 화소 전극(PE) 위에 배치되어 상기 화소 영역(PA)을 멀티 도메인으로 정의하는 광배향막(190)을 포함한다. 도 7에 도시된 바와 같이, 상기 광배항막(190)은 상기 제1 서브 전극(181)이 배치된 제1 서브 영역을 복수의 도메인(LD1, LD2, LD3, LD4)으로 나누고, 상기 제2 서브 전극(183)이 배치된 제2 서브 영역을 복수의 도메인(HD1, HD2, HD3, HD4)으로 나눈다. 상기 제1 광배향막(190)은 상기 멀티 도메인에 대응하여 서로 다른 선경사각을 갖는 광반응 기를 포함한다.

한편, 상기 마이크로 슬릿패턴(MS)은 화소 전극(PE)의 장변 방향과 일정한 각도를 가지고 연장된 마이크로 전극(E)을 포함한다. 상기 마이크로 전극의 장축 기울기는 상기 화소 영역(PA)의 중심을 기준으로 상기 복수의 도메인별(LD1 내지 LD4, 또는 HD1 내지 HD4)로 서로 다른 각을 갖는다.

예를 들면, 도 7에 도시된 바와 같이, 상기 제1 서브 전극(181)의 제1 도메인(LD1)에 배치된 제1 마이크로 전극(E1)은 315도로 기울어진 장축을 가지며, 상기 제1 서브 전극(181)의 제2 도메인(LD2)에 배치된 제2 마이크로 전극(E2)은 225도로 기울어진 장축을 가지며, 상기 제1 서브 전극(181)의 제3 도메인(LD3)에 배치된 제3 마이크로 전극(E3)은 135도로 기울어진 장축을 가지며, 상기 제1 서브 전극(181)의 제4 도메인(LD4)에 배치된 제4 마이크로 전극(E4)은 45도 기울어진 장축을 갖는다. 상기 제2 서브 전극(183)의 제1 도메인(HD1)에 배치된 제1 마이크로 전극(E1)은 315도 기울어진 장축을 가지며, 상기 제2 서브 전극(183)의 제2 도메인(HD2)에 배치된 제2 마이크로 전극(E2)은 225도 기울어진 장축을 가지며, 상기 제2 서브 전극(183)의 제3 도메인(HD3)에 배치된 제3 마이크로 전극(E3)은 135도 기울어진 장축을 가지며, 상기 제2 서브 전극(183)의 제4 도메인(HD4)에 배치된 제4 마이크로 전극(E4)은 45도 기울어진 장축을 갖는다.

서로 인접한 도메인에 배치된 상기 마이크로 전극의 장축 기울기는 서로 직교한다. 또한, 상기 제1 및 제2 서브 영역 각각의 복수의 도메인들에 배치된 상기 마이크로 전극들의 장축 기울기들은 사각형을 이룬다.

상기 제1 및 제2 서브 전극(181, 183)에 의해 상기 제1 서브 영역과 제2 서브 영역에 형성된 전계가 서로 다르고 이에 따라서 상기 제1 및 제2 서브 영역에 배치된 액정 분자의 배열각이 다르게 되어 측면 시인성을 향상시킬 수 있다. 또한, 각 서브 영역에서 마이크로 전극(E1)이 형성된 부분과 상기 마이크로 전극(E1)이 형성되지 않은 부분 간의 전계차에 의해 상기 액정 분자의 배열각이 다르게 되어 측면 시인성을 더욱 향상시킬 수 있다.

한편, 상기 액정 분자는 상기 전계가 강하게 형성되는 경우 상기 마이크로 전극(E1 내지 E4) 위에 상기 장축 방향으로 눕게 되어 투과율 저하를 막을 수 있다.

상기 실시예 2에 따른 표시 기판(100)의 제조 방법은 도 4a 및 도 4c를 참조하여 설명한다.

도 6 및 도 4a를 참조하면, 상기 베이스 기판(101) 위에 상기 게이트 배선(GL), 상기 게이트 전극(111) 및 상기 스토리지 전극(113)을 포함하는 제1 금속 패턴을 형성한다. 상기 제1 금속 패턴이 형성된 베이스 기판(101) 위에 상기 게이트 절연층(120)을 형성한다. 상기 게이트 절연층(120)이 형성된 베이스 기판(101) 위에 상기 채널 패턴(130)을 형성한다. 상기 채널 패턴(130)이 형성된 베이스 기판(101) 위에 상기 제1 및 제2 데이터 배선들(DL1, DL2), 소스 전극(141), 드레인 전극(142), 제1 및 제2 연결 전극들(144, 146)을 포함하는 제2 금속 패턴을 형성한다. 상기 제2 금속 패턴이 형성된 베이스 기판(101) 위에 상기 보호층(150)을 형성한다. 이에 따라서, 상기 게이트 배선(GL), 제1 데이터 배선(DL1) 및 제2 데이터 배선(DL2)에 연결된 제1 및 제2 트랜지스터들(TR1, TR2)을 포함하는 트랜지스터층(TL)이 형성된다.

한편, 도시되지는 않았으나, 상기 게이트 절연층(120)이 형성된 베이스 기판(101) 위에 채널층 및 제2 금속층을 순차적으로 형성하고, 상기 채널층 및 제2 금속층을 하나의 마스크를 이용해 패터닝하여 상기 제2 금속 패턴을 형성할 수 있다.

도 6 및 도 4c를 참조하면, 상기 보호층(150)은 상기 제1 및 제2 연결 전극(144, 146)을 노출시키는 개구부들(H1, H2)을 포함한다. 상기 투명 도전층을 상기 베이스 기판(101) 위에 형성한다. 상기 투명 도전층은 상기 개구부들(H1, H2)을 통해 상기 제1 및 제2 연결 전극들(144, 146)과 접촉된다. 상기 투명 도전층을 패터닝하여 상기 화소 영역(PA)에 상기 화소 전극(PE)을 형성한다. 상기 화소 전극(PE)은 상기 화소 영역의 제1 서브 영역에 상기 마이크로 슬릿패턴(MS)을 포함하는 제1 서브 전극(181)을 형성하고, 상기 화소 영역의 제2 서브 영역에 상기 제1 서브 전극(181)과 이격되고 상기 마이크로 슬릿패턴(MS)을 포함하는 상기 제2 서브 전극(183)을 형성한다.

상기 화소 전극(PE)이 형성된 베이스 기판(101) 위에 광배향층(190a)을 형성한다. 상기 광배향층(190a) 위에 마스크(500)를 배치하고 자외선을 조사하여 상기 광배향층(190a)에 상기 자외선의 조사 방향에 대응하는 선경사각을 갖는 광반응기(190b)를 형성한다. 상기 광반응기(109b)는 멀티 도메인(LD1 내지 LD4, HD1 내지 HD4)에 서로 다른 선경사각을 갖는다.

실시예 3

도 8은 본 발명의 실시예 3에 따른 화소 전극의 평면도이다.

도 2 및 도 8을 참조하면, 상기 화소 전극(PE)은 화소 영역(PA)의 제1 서브 영역에 배치된 제1 서브 전극(181)과 상기 화소 영역(PA)의 제2 서브 영역에 배치된 제2 서브 전극(183)을 포함한다. 상기 화소 전극(PE) 위에는 상기 화소 영역(PA)을 멀티 도메인으로 정의하는 상기 광배향막(도 2의 도면부호 '190')이 배치된다. 상기 화소 전극(PE)은 전계시 액정 분자가 눕기 시작하는 방향에 대응하여 부분적으로 형성된 마이크로 슬릿패턴(MS)을 포함한다. 상기 마이크로 슬릿패턴은 상기 화소 전극(PE)의 가장자리부터 상기 화소 전극(PE)의 내부로 6 ㎛ 내지 25 ㎛의 깊이로 형성될 수 있다.

예를 들면, 상기 제1 서브 전극(181)이 형성된 제1 서브 영역은 복수의 도메인(LD1 내지 LD4)으로 나누어지고, 상기 제2 서브 전극(183)이 형성된 제2 서브 영역은 복수의 도메인(LD1 내지 LD4)으로 나누어진다.

상기 제1 서브 전극(181)은 제1 도메인(LD1)의 측부에 대응하는 가장자리에 제1 마이크로 전극(E1)을 포함하는 제1 마이크로 슬릿패턴(MS11)이 형성되고, 제2 도메인(LD2)의 상부에 대응하는 가장자리에 제2 마이크로 전극(E2)을 포함하는 제2 마이크로 슬릿패턴(MS12)이 형성되고, 제3 도메인(LD3)의 측부에 대응하는 가장자리에 제3 마이크로 전극(E3)을 포함하는 제3 마이크로 슬릿패턴(MS13)이 형성되며, 제4 도메인(LD4)의 하부에 대응하는 가장자리에 제4 마이크로 전극(E4)을 포함하는 제4 마이크로 슬릿패턴(MS14)이 형성된다.

상기 제1 마이크로 슬릿패턴(MS11)은 상기 제1 서브 전극(181)의 제1 측부 가장자리부터 제1 깊이(L11)로 형성되고, 상기 제2 마이크로 슬릿패턴(MS12)은 상기 제1 서브 전극의 상부 가장자리로부터 제2 깊이(L12)로 형성되고, 상기 제3 마이크로 슬릿패턴(MS13)은 상기 제1 서브 전극의 제2 측부 가장자리로부터 제3 깊이(L13)로 형성되며, 상기 제4 마이크로 슬릿패턴(MS14)은 상기 제1 서브 전극의 하부 가장자리로부터 제4 깊이(L14)로 형성된다. 상기 제1 깊이(L11)는 약 15.75 ㎛ 이고, 상기 제2 깊이(L12)는 약 12 ㎛ 이고, 상기 제3 깊이(L13)는 약 15.25 ㎛ 이며, 상기 제4 깊이(L14)는 약 23 ㎛ 내지 18.25 ㎛ 이다.

상기 제2 서브 전극(183)은 제1 도메인(HD1)의 측부에 대응하는 가장자리에 제1 마이크로 전극(E1)을 포함하는 제1 마이크로 슬릿패턴(MS21)이 형성되고, 제2 도메인(HD2)의 상부에 대응하는 가장자리에 제2 마이크로 전극(E2)을 포함하는 제2 마이크로 슬릿패턴(MS22)이 형성되고, 제3 도메인(HD3)의 측부에 대응하는 가장자리에 제3 마이크로 전극(E3)을 포함하는 제3 마이크로 슬릿패턴(MS23)이 형성되며, 제4 도메인(HD4)의 하부에 대응하는 가장자리에 제4 마이크로 전극(E4)을 포함하는 제4 마이크로 슬릿패턴(MS24)이 형성된다.

상기 제1 마이크로 슬릿패턴(MS21)은 상기 제2 서브 전극(183)의 제1 측부 가장자리부터 제1 깊이(L21)로 형성되고, 상기 제2 마이크로 슬릿패턴(MS12)은 상기 제2 서브 전극(183)의 상부 가장자리로부터 제2 깊이(L22)로 형성되고, 상기 제3 마이크로 슬릿패턴(MS23)은 상기 제2 서브 전극(183)의 제2 측부 가장자리로부터 제3 깊이(L23)로 형성되며, 상기 제4 마이크로 슬릿패턴(MS14)은 상기 제2 서브 전극(183)의 하부 가장자리로부터 제4 깊이(L24)로 형성된다. 상기 제1 깊이(L21)는 약 9 ㎛ 이고, 상기 제2 깊이(L22)는 약 8.5 ㎛ 이고, 상기 제3 깊이(L23)는 약 8 ㎛ 이며, 상기 제4 깊이(L24)는 약 9 ㎛ 이다.

예를 들면, 상기 폭(w) 및 간격(s) 각각은 패널의 셀갭(d)의 2.5배보다 작게 형성되며 바람직하게는 약 3 ㎛ 내지 4 ㎛가 적당하다. 상기 마이크로 슬릿패턴은 상기 서브 전극의 가장자리부터 상기 서브 전극의 내부로 6 ㎛ 내지 25 ㎛의 깊이로 형성될 수 있다.

서로 인접한 도메인에 배치된 상기 마이크로 전극의 장축 기울기는 서로 직교한다. 상기 제1, 제2, 제3 및 제4 마이크로 전극(E1, E2, E3, E4)의 장축 기울기는 도 7에서 설명된 실시예 2와 동일하게 하거나 또는 다르게 할 수 있다.

여기서는 상기 마이크로 슬릿패턴을 상기 제1 및 제2 서브 전극(181, 183)의 가장자리에 부분적으로 형성하는 것을 예시하였으나, 상기 마이크로 슬릿패턴을 상기 제1 및 제2 서브 전극(181, 183) 중 하나의 가장자리에 부분적으로 형성할 수 있다.

한편, 상기 화소 전극(PE)의 가장자리에 상기 마이크로 슬릿패턴이 부분적으로 형성됨에 따라서 상기 실시예 1 및 실시예 2 보다 투과율을 향상시킬 수 있다.

상기 실시예 3의 화소 전극(PE)이 적용된 표시 패널은 상기 실시예 1의 표시 패널(도 2에 도시됨) 및 상기 실시예 2의 표시 패널(도 6에 도시됨)에서 화소 전극을 상기 도 8에 도시된 화소 전극으로 대신한 구조와 실질적으로 동일한 구성 요소를 가질 수 있다. 또한, 상기 실시예 3의 화소 전극이 적용된 표시 기판(100)의 제조 방법 역시, 상기 실시예 1 및 실시예 2와 실질적으로 동일한 방법에 의해 제조할 수 있다. 따라서, 동일한 구성 요소에 대한 반복되는 설명은 생략한다.

실시예 4

도 9는 본 발명의 실시예 4에 따른 화소 전극의 평면도이다.

도 9를 참조하면, 상기 화소 전극(PE)은 화소 영역(PA)의 제1 서브 영역에 배치된 제1 서브 전극(181)과 상기 화소 영역(PA)의 제2 서브 영역에 배치된 제2 서브 전극(183)을 포함한다. 상기 화소 전극(PE) 위에는 멀티 도메인을 정의하는 상기 광배향막(도 2의 도면부호 '190')이 배치된다. 예를 들면, 상기 광배향막(190)은 상기 제1 서브 전극(181)이 배치된 제1 서브 영역을 복수의 도메인(LD1 내지 LD4)으로 나누어지고, 상기 제2 서브 전극(183)이 배치된 제2 서브 영역을 복수의 도메인(HD1 내지 HD4)으로 나누어진다.

상기 제1 및 제2 서브 전극들(181, 183)에는 복수의 홀 패턴(187)이 형성된 다. 상기 홀 패턴(187)은 마이크로 미터의 크기로 랜덤(random)하게 배치된다. 상기 홀 패턴(187)의 크기는 약 3 ㎛ × 3 ㎛ 이다.

상기 제1 및 제2 서브 전극(181, 183)에 의해 상기 제1 서브 영역과 제2 서브 영역에 형성된 전계가 서로 다르고 이에 따라서 상기 제1 및 제2 서브 영역에 배치된 액정 분자의 배열각이 다르게 되어 측면 시인성을 향상시킬 수 있다. 또한, 각 서브 영역에서 상기 홀 패턴(187)이 형성된 부분과 상기 홀 패턴(187)이 형성되지 않은 부분 간의 전계차에 의해 상기 액정 분자의 배열각이 다르게 되어 측면 시인성을 더욱 향상시킬 수 있다.

한편, 상기 화소 전극(PE)에 미세한 크기의 홀 패턴(187)을 형성함에 따라서 상기 실시예 1 및 실시예 2 보다 투과율을 향상시킬 수 있다.

상기 실시예 4의 화소 전극(PE)이 적용된 표시 패널은 상기 실시예 1의 표시 패널(도 2에 도시됨) 및 상기 실시예 2의 표시 패널(도 6에 도시됨)에서 화소 전극을 상기 도 8에 도시된 화소 전극으로 대신한 구조와 실질적으로 동일한 구성 요소를 가질 수 있다. 또한, 상기 실시예 4의 화소 전극이 적용된 표시 기판(100)의 제조 방법 역시, 상기 실시예 1 및 실시예 2와 실질적으로 동일한 방법에 의해 제조할 수 있다. 따라서, 동일한 구성 요소에 대한 반복되는 설명은 생략한다.

도 10a 및 도 10b는 계조에 따른 정규화 감마값을 측정한 그래프이다.

도 10a는 마이크로 슬릿패턴(MS)이 화소 전극에 부분적으로 형성된 경우(16 %), 계조에 따른 정면 감마값과 측면 감마값을 나타낸 그래프들(C1, C2)이다. 상기 정면 감마값(C1)은 타겟 감마 곡선(Cr)에 대응하는 감마값과 거의 일치하였 다. 반면, 측면 감마값(C2)은 중간 계조 범위에서 상기 타겟 감마 곡선(Cr)에 대응하는 감마값과 차이가 있었다.

한편, 도 10b는 상기 마이크로 슬릿패턴(MS)이 화소 전극에 전체적으로 형성된 경우(100 %), 계조에 따른 정면 감마값과 측면 감마값을 나타낸 그래프들(C3, C4)이다. 상기 정면 감마값(C3)은 상기 타겟 감마 곡선(Cr)에 대응하는 감마값과 거의 일치하였다. 반면, 측면 감마값(C4)은 중간 계조 범위에서 상기 타겟 감마 곡선(Cr)에 대응하는 감마값과 차이가 있었다.

한편, 상기 마이크로 슬릿패턴(MS)이 부분적으로 형성된 경우의 측면 감마값(C2)과 상기 마이크로 슬릿패턴(MS)이 전체적으로 형성된 경우의 측면 감마값(C4)을 비교하며, 상기 마이크로 슬릿패턴(MS)이 부분적으로 형성된 경우의 측면 감마값(C2)이 상기 타겟 감마 곡선(Cr)에 대응하는 감마값에 근접하였다.

따라서, 상기 마이크로 슬릿패턴을 전체적으로 형성하는 경우 보다 부분적으로 형성하는 경우 측면 시인성이 우수함을 확인할 수 있었다.

다음의 표 1은 마이크로 슬릿패턴의 형성 비율에 대한 투과율 및 오차 평균치를 나타낸 것이다.

상기 표 1을 참조하면, 상기 마이크로 슬릿패턴이 상기 화소 전극에 형성하지 않았을 경우( 0 % MS), 상기 투과율은 5.7 % 이고, 상기 오차 평균치는 0.276 이었다. 여기서, 오차 평균치란 계조별 정면 및 측면의 정규화 감마값들의 차에 대한 평균값으로서, 상기 오차 평균치가 작을수록 측면 시인성이 우수함을 나타낸다. 상기 마이크로 슬릿패턴이 상기 화소 전극의 면적 대비 16 % 로 부분적으로 형성하였을 경우( 16 % MS), 상기 투과율은 5.6 % 이고 상기 오차 평균치는 0.19 이었다. 또한, 상기 마이크로 슬릿패턴이 상기 화소 전극에 대해 전체적으로 형성하였을 경우( 100 % MS), 상기 투과율은 5.6 % 이고, 상기 오차 평균치는 0.203 이었다.

상기 표 1에 따르면, 상기 마이크로 슬릿패턴을 포함하는 화소 전극의 투과율은 상기 마이크로 슬릿패턴이 형성되지 않은 화소 전극의 투과율과 거의 비슷하였다. 또한, 상기 마이크로 슬릿패턴을 포함하는 화소 전극의 오차 평균치는 상기 마이크로 슬릿패턴이 형성되지 않은 화소 전극의 오차 평균치 보다 작았다. 즉 상기 마이크로 슬릿패턴을 포함하는 화소 전극의 측면 시인성이 우수함을 확인할 수 있었다.

본 발명의 실시예들에 따르면, 화소 전극에 부분적으로 또는 전체적으로 마이크로 슬릿패턴을 형성함으로써 측면 시인성을 향상시킬 수 있다. 또한, 전계시 액정 분자가 상기 마이크로 슬릿패턴의 장축 방향으로 눕는 특성을 이용함으로써 투과율이 저하되는 것을 막을 수 있다.

이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당 업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 본 발명의 실시예 1에 따른 표시 패널의 평면도이다.

도 2는 도 1의 I-I'선을 따라 절단한 표시 패널의 단면도이다.

도 3은 도 1에 도시된 화소 전극의 평면도이다.

도 5는 본 발명의 실시예 2에 따른 표시 패널의 평면도이다.

도 6은 도 5의 II-II'을 따라 절단한 표시 패널의 단면도이다.

도 7은 도 5에 도시된 화소 전극의 평면도이다.

도 8은 본 발명의 실시예 3에 따른 화소 전극의 평면도이다.

도 9는 본 발명의 실시예 4에 따른 화소 전극의 평면도이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 표시 기판 111 : 게이트 전극

113 : 스토리지 전극 141 : 소스 전극

142 : 드레인 전극 144 : 제1 연결전극

146 : 제2 연결전극 TR1, TR2 : 제1, 제2 트랜지스터

181 : 제1 서브 전극 183 : 제2 서브 전극

PE : 화소 전극 200 : 대향 기판

300 : 액정층 MS : 마이크로 슬릿패턴

Claims

베이스 기판 상에 배치되고, 제1 서브 전극과 상기 제1 서브 전극과 이격된 제2 서브 전극을 포함하고, 상기 제1 및 제2 서브 전극 중 적어도 하나에 마이크로 슬릿패턴이 형성된 화소 전극; 및

상기 화소 전극 위에 배치되어, 상기 제1 및 제2 서브 전극이 형성된 영역 각각을 복수의 도메인으로 나누는 광배향막을 포함하는 표시 기판.
제1항에 있어서, 상기 마이크로 슬릿패턴은 상기 제1 및 제2 서브 전극 중 적어도 하나에 전체적으로 형성된 것을 특징으로 하는 표시 기판.
제1항에 있어서, 상기 마이크로 슬릿패턴은 상기 제1 및 제2 서브 전극 중 적어도 하나에 부분적으로 형성된 것을 특징으로 하는 표시 기판.
제1항에 있어서, 상기 마이크로 슬릿패턴은 장축 방향을 갖는 마이크로 전극을 포함하고,

상기 마이크로 전극의 장축 기울기는 상기 복수의 도메인 별로 서로 다른 것을 특징으로 하는 표시 기판.
제4항에 있어서, 상기 복수의 도메인 중 인접한 도메인에 배치된 상기 마이 크로 전극의 장축 기울기는 서로 직교하는 것을 특징을 하는 표시 기판.
제5항에 있어서, 상기 복수의 도메인에 배치된 마이크로 전극들 중 서로 마주하는 마이크로 전극들은 평행한 것을 특징으로 하는 표시 기판.
제4항에 있어서, 상기 마이크로 전극의 폭과, 서로 이웃한 마이크로 전극들 간의 간격 각각은 3 ㎛ 내지 4 ㎛ 인 것을 특징으로 하는 표시 기판.
제1항에 있어서,

게이트 배선과 상기 게이트 배선과 교차하는 제1 데이터 배선에 연결되고, 상기 제1 데이터 배선으로부터 전달된 전압을 상기 제1 서브 전극에 출력하는 제1 트랜지스터; 및

상기 게이트 배선과 상기 제1 데이터 배선과 인접한 제2 데이터 배선에 연결되고, 상기 제2 데이터 배선으로부터 전달된 전압을 상기 제2 서브 전극에 출력하는 제2 트랜지스터를 더 포함하는 표시 기판.
제8항에 있어서, 상기 베이스 기판과 상기 화소 전극 사이에 개재된 컬러 필터층; 및

상기 데이터 배선과 상기 제1 트랜지스터 및 상기 제2 트랜지스터가 형성된 상기 베이스 기판 위에 형성된 차광 패턴을 더 포함하는 표시 기판.
베이스 기판 상에 배치되고, 제1 서브 전극과 상기 제1 서브 전극과 이격된 제2 서브 전극을 포함하고 마이크로 슬릿패턴이 형성된 화소 전극, 및 상기 화소 전극 위에 배치되어 상기 제1 및 제2 서브 전극이 형성된 영역 각각을 복수의 도메인으로 나누는 광배향막을 포함하는 표시 기판; 및

상기 표시 기판과 결합하여 액정층을 수용하고, 상기 화소 전극과 마주하는 공통 전극을 포함하는 대향 기판을 포함하는 표시 패널.
제10항에 있어서, 상기 마이크로 슬릿패턴은 상기 제1 및 제2 서브 전극 중 적어도 하나에 전체적으로 형성된 것을 특징으로 하는 표시 패널.
제10항에 있어서, 상기 마이크로 슬릿패턴은 상기 제1 및 제2 서브 전극 중 적어도 하나에 부분적으로 형성된 것을 특징으로 하는 표시 패널.
제12항에 있어서, 상기 마이크로 슬릿패턴은 상기 서브 전극의 가장자리부터 상기 서브 전극의 내부로 6 ㎛ 내지 25 ㎛의 깊이로 형성된 것을 특징으로 하는 표시 패널.
제10항에 있어서, 상기 마이크로 슬릿패턴은 상기 화소 전극의 장변 방향과 일정한 각도를 가지고 연장된 마이크로 전극을 포함하고,

상기 마이크로 전극의 장축 기울기는 상기 복수의 도메인 별로 서로 다른 것을 특징으로 하는 표시 패널.
제14항에 있어서, 상기 복수의 도메인 중 인접한 도메인에 배치된 상기 마이크로 전극의 장축 기울기는 서로 직교하는 것을 특징을 하는 표시 패널.
제15항에 있어서, 상기 복수의 도메인에 배치된 마이크로 전극들 중 서로 마주하는 마이크로 전극들은 평행한 것을 특징으로 하는 표시 패널.
제10항에 있어서,

게이트 배선과 상기 게이트 배선과 교차하는 제1 데이터 배선에 연결되고, 상기 제1 데이터 배선으로부터 전달된 전압을 상기 제1 서브 전극에 출력하는 제1 트랜지스터; 및

상기 게이트 배선과 상기 제1 데이터 배선과 인접한 제2 데이터 배선에 연결되고, 상기 제2 데이터 배선으로부터 전달된 전압을 상기 제2 서브 전극에 출력하는 제2 트랜지스터를 더 포함하는 표시 패널.
제17항에 있어서, 상기 표시 기판은

상기 베이스 기판과 상기 화소 전극 사이에 개재된 컬러 필터층; 및

상기 데이터 배선과 상기 제1 트랜지스터 및 상기 제2 트랜지스터가 형성된 상기 베이스 기판 위에 형성된 차광 패턴을 더 포함하는 표시 패널.
제17항에 있어서, 상기 대향 기판은

상기 화소 전극이 형성된 영역에 대응하여 형성된 컬러 필터층; 및

상기 데이터 배선과 상기 제1 트랜지스터 및 상기 제2 트랜지스터가 형성된 영역에 대응하여 형성된 차광 패턴을 더 포함하는 표시 패널.