KR20100008752A - Semiconductor device and method for manufacturing the same - Google Patents
Semiconductor device and method for manufacturing the same Download PDFInfo
- Publication number
- KR20100008752A KR20100008752A KR1020090053886A KR20090053886A KR20100008752A KR 20100008752 A KR20100008752 A KR 20100008752A KR 1020090053886 A KR1020090053886 A KR 1020090053886A KR 20090053886 A KR20090053886 A KR 20090053886A KR 20100008752 A KR20100008752 A KR 20100008752A
- Authority
- KR
- South Korea
- Prior art keywords
- range
- heat dissipation
- semiconductor device
- dissipation means
- protective film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 143
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 230000017525 heat dissipation Effects 0.000 claims abstract description 153
- 230000001681 protective effect Effects 0.000 claims abstract description 96
- 229910052751 metal Inorganic materials 0.000 claims abstract description 81
- 239000002184 metal Substances 0.000 claims abstract description 81
- 229920001721 polyimide Polymers 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 239000004642 Polyimide Substances 0.000 claims abstract description 66
- 239000010410 layer Substances 0.000 claims description 80
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 33
- 239000012790 adhesive layer Substances 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 19
- 238000009434 installation Methods 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 238000000611 regression analysis Methods 0.000 claims description 13
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 230000005855 radiation Effects 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 230000003746 surface roughness Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000005476 soldering Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 2
- 230000020169 heat generation Effects 0.000 abstract description 6
- 239000011889 copper foil Substances 0.000 description 20
- 239000000463 material Substances 0.000 description 13
- 238000007789 sealing Methods 0.000 description 11
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 230000008859 change Effects 0.000 description 7
- 239000011241 protective layer Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000491 multivariate analysis Methods 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
각각 사이즈나 발열량이 상이한 전자 부품이 실장된 반도체 장치라도, 각각을 소정 온도 이하로 할 수 있어 소정의 기능을 달성할 수 있는 반도체 장치 및 반도체 장치의 제조 방법을 제공하는 것을 과제로 한다. 본 발명에 따른 반도체 장치는, 폴리이미드 기판과, 상기 폴리이미드 기판의 표면에 형성된 배선 패턴과, 상기 배선 패턴의 내부 리드에 접합된 전자 부품을 구비하고, 상기 배선 패턴의 리드 부분을 제외한 표면에 절연 보호막이 피복되는 반도체 장치로서, 상기 절연 보호막의 표면에, 두께, 면적, 및 금속의 종류 중 어느 하나를 조정함으로써 전자 부품의 실측 표면 온도를 상정 표면 온도로 낮출 수 있는 금속층으로 이루어지는 방열 수단을 갖는다.An object of the present invention is to provide a semiconductor device and a method for manufacturing a semiconductor device, each of which is equipped with an electronic component having a different size and heat generation amount, which can be set to a predetermined temperature or less and achieve a predetermined function. The semiconductor device which concerns on this invention is equipped with the polyimide board | substrate, the wiring pattern formed in the surface of the said polyimide board | substrate, and the electronic component joined to the internal lead of the said wiring pattern, and has it on the surface except the lead part of the said wiring pattern. A semiconductor device coated with an insulating protective film, comprising: a heat dissipation means comprising a metal layer capable of lowering the measured surface temperature of an electronic component to an assumed surface temperature by adjusting any one of thickness, area, and metal on the surface of the insulating protective film. Have
Description
본 발명은 기판상에 실장된 전자 부품에서 발생하는 열을 효율적으로 방열(放熱)할 수 있는 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device capable of efficiently dissipating heat generated from an electronic component mounted on a substrate.
종래부터, 예를 들면 폴리이미드 기판의 표면에 배선 패턴을 형성하고, 이 배선 패턴의 내부 리드 부분에 전자 부품이 실장된 반도체 장치가 널리 이용되고 있다.Background Art Conventionally, for example, a semiconductor device in which a wiring pattern is formed on a surface of a polyimide substrate and an electronic component is mounted on an inner lead portion of the wiring pattern has been widely used.
이와 같은 반도체 장치는, 실장된 전자 부품이 구동에 의해 발열하는 것인데, 발열에 의한 열량은 전자 부품의 표면, 나아가서 이 전자 부품에 접속되어 있는 배선 패턴 등을 통해 방열되게 된다.In such a semiconductor device, the mounted electronic component generates heat by driving, and the amount of heat generated by heat generation is dissipated through the surface of the electronic component and further, a wiring pattern connected to the electronic component.
그러나, 최근의 전자 부품은 고밀도화·고집적화의 일로를 걷고 있고, 이에 수반하여 전자 부품이 구동할 때에 발생하는 열량이 커져, 고온 상태가 계속되면 반도체 장치가 소정의 기능을 달성할 수 없는 경우가 발생할 수 있다.However, in recent years, the electronic components are becoming denser and highly integrated, and as a result, the amount of heat generated when the electronic components are driven increases, and a semiconductor device may not be able to achieve a predetermined function when a high temperature condition continues. Can be.
이 문제를 해결하기 위해, 특허 문헌 1에 기재된 반도체 장치(100)에서는, 도 9의 (a) 및 (b)에 도시한 바와 같이, 폴리이미드 기판(102)의 표면에 형성된 배 선 패턴(104)의 내부 리드(106) 부분과 외부 리드(108) 부분을 제외한 표면에, 접착제(110)를 개재하여 동박(112)으로 이루어지는 보호층(114)을 형성하고, 이 보호층(114)에 의해 내부 리드(106)에 접속된 전자 부품(116)이 발하는 열을 효율적으로 방열하도록 하고 있다.In order to solve this problem, in the
이와 같은 동박(112)으로 이루어지는 보호층(114)은 열전도율이 높아 전자 부품(116)이 발하는 열을 방열하는데 효과적이며, 이에 따라 전자 부품(116)이 소정 온도 이상으로는 되지 않아 확실히 소정 기능을 달성할 수 있게 된다.The
[특허 문헌 1] 일본 특허공개 2007-258197호 공보[Patent Document 1] Japanese Patent Application Laid-Open No. 2007-258197
그러나, 특허 문헌 1에 개시된 반도체 장치(100)에서는, 사이즈나 발열량 등이 각각 상이한 전자 부품(116)에 대해 어떻게 배선 패턴(104)의 표면에 보호층(114)을 마련하면 되는지가 전혀 불명하다. 단순히 배선 패턴(104)의 표면에 보호층(114)을 마련했다는 것 만으로는 여러 가지 전자 부품(116) 전부를 소정 온도 이하로 하지 못하여, 이 문제를 해결하기 위한 연구가 더욱 이루어지고 있는 실정이다.However, in the
본 발명은 이와 같은 실정을 감안하여, 각각 사이즈나 발열량이 상이한 전자 부품이 실장된 반도체 장치라도 각각을 소정 온도 이하로 할 수 있어, 소정 기능을 달성할 수 있는 반도체 장치 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION In view of such a situation, the present invention provides a semiconductor device and a method for manufacturing the semiconductor device, which can each achieve a predetermined temperature or less, even if the semiconductor device is mounted with electronic components having different sizes and heat generation amounts, respectively. It aims to provide.
본 발명은, 전술한 종래 기술의 과제 및 목적을 달성하기 위해 발명된 것으로서, 본 발명의 반도체 장치는 폴리이미드 기판과, 상기 폴리이미드 기판의 표면에 형성된 배선 패턴과, 상기 배선 패턴의 내부 리드에 접합된 전자 부품을 구비하고, 상기 배선 패턴의 리드 부분을 제외한 표면에 절연 보호막이 피복되어 이루어지는 반도체 장치로서, 상기 절연 보호막의 표면에, 두께, 면적, 및 금속의 종류 중 어느 하나를 조정함으로써 전자 부품의 실측 표면 온도를 상정 표면 온도로 낮출 수 있는 금속층으로 이루어지는 방열 수단을 갖는 것을 특징으로 한다.SUMMARY OF THE INVENTION The present invention has been invented to attain the objects and objects of the prior art as described above, and the semiconductor device of the present invention includes a polyimide substrate, a wiring pattern formed on a surface of the polyimide substrate, and an internal lead of the wiring pattern. A semiconductor device comprising a bonded electronic component and wherein an insulating protective film is coated on a surface except for the lead portion of the wiring pattern, wherein the surface of the insulating protective film is adjusted by adjusting any one of thickness, area, and metal. It is characterized by having the heat dissipation means which consists of a metal layer which can lower the measured surface temperature of a component to assumed surface temperature.
또한, 본 발명의 반도체 장치의 제조 방법은, 적어도, 폴리이미드 기판의 표면에 배선 패턴을 형성하고, 상기 배선 패턴의 내부 리드에 전자 부품을 실장하는 공정과, 상기 배선 패턴의 리드 부분을 제외한 표면에 절연 보호막을 피복하는 공정을 갖는 반도체 장치의 제조 방법으로서, 상기 절연 보호막의 표면에, 두께, 면적, 및 금속의 종류 중 어느 하나를 조정함으로써 전자 부품의 실측 표면 온도를 상정 표면 온도로 낮출 수 있는 금속층으로 이루어지는 방열 수단을 형성하는 공정을 갖는 것을 특징으로 한다.Moreover, at least the manufacturing method of the semiconductor device of this invention forms the wiring pattern on the surface of a polyimide board | substrate, mounts an electronic component in the internal lead of the said wiring pattern, and the surface except the lead part of the said wiring pattern. A method of manufacturing a semiconductor device having a step of coating an insulating protective film on the surface, wherein the actual surface temperature of the electronic component can be lowered to an assumed surface temperature by adjusting any one of thickness, area, and metal on the surface of the insulating protective film. It is characterized by having the process of forming the heat radiating means which consists of a metal layer which exists.
이와 같이 절연 보호막의 표면에, 두께, 면적, 및 금속의 종류 중 어느 하나를 조정한 방열 수단을 마련하면, 전자 부품을 확실히 소정 온도 이하로 할 수 있다.Thus, if the heat dissipation means which adjusted any one of thickness, area, and a kind of metal is provided in the surface of an insulating protective film, an electronic component can be reliably made below predetermined temperature.
게다가, 각각 사이즈나 발열량이 상이한 전자 부품이 실장된 반도체 장치라도, 방열 수단의 두께, 면적, 및 금속의 종류 중 어느 하나를 조정함으로써 여러 가지 전자 부품의 온도를 소정 온도 이하로 할 수 있어, 각각의 반도체 장치에 있어서 소정의 기능을 달성할 수 있다.In addition, even in a semiconductor device in which electronic components having different sizes and heat generation amounts are mounted, the temperature of various electronic components can be set to a predetermined temperature or less by adjusting any one of the thickness, area, and metal type of the heat dissipation means. The semiconductor device can achieve a predetermined function.
또한, 본 발명의 반도체 장치는, 폴리이미드 기판과, 상기 폴리이미드 기판의 표면에 형성된 배선 패턴과, 상기 배선 패턴의 내부 리드에 접합된 전자 부품을 구비하고, 상기 배선 패턴의 리드 부분을 제외한 표면에 절연 보호막이 피복되어 이루어지는 반도체 장치로서, 상기 폴리이미드 기판의 이면에, 접착제층을 사이에 두고 두께, 면적, 및 금속의 종류 중 어느 하나를 조정함으로써 전자 부품의 실측 표면 온도를 상정 표면 온도로 낮출 수 있는 금속층으로 이루어지는 방열 수단을 갖는 것을 특징으로 한다.Moreover, the semiconductor device of this invention is equipped with the polyimide board | substrate, the wiring pattern formed in the surface of the said polyimide board | substrate, and the electronic component joined to the internal lead of the said wiring pattern, The surface except the lead part of the said wiring pattern. A semiconductor device having an insulating protective film coated thereon, wherein the actual surface temperature of an electronic component is adjusted to an assumed surface temperature by adjusting any one of a thickness, an area, and a type of metal on the back surface of the polyimide substrate with an adhesive layer interposed therebetween. It is characterized by having the heat dissipation means which consists of a metal layer which can be lowered.
또한, 본 발명의 반도체 장치의 제조 방법은, 적어도, 폴리이미드 기판의 표면에 배선 패턴을 형성하고, 상기 배선 패턴의 내부 리드에 전자 부품을 실장하는 공정과, 상기 배선 패턴의 리드 부분을 제외한 표면에 절연 보호막을 피복하는 공정을 갖는 반도체 장치의 제조 방법으로서, 상기 폴리이미드 기판의 이면에, 두께, 면적, 및 금속의 종류 중 어느 하나를 조정함으로써 전자 부품의 실측 표면 온도를 상정 표면 온도로 낮출 수 있는 금속층으로 이루어지는 방열 수단을, 접착제층을 개재하여 형성하는 공정을 갖는 것을 특징으로 한다.Moreover, at least the manufacturing method of the semiconductor device of this invention forms the wiring pattern on the surface of a polyimide board | substrate, mounts an electronic component in the internal lead of the said wiring pattern, and the surface except the lead part of the said wiring pattern. A method for manufacturing a semiconductor device having a step of coating an insulating protective film on the substrate, wherein the actual surface temperature of the electronic component is lowered to an assumed surface temperature by adjusting any one of a thickness, an area, and a type of metal on the back surface of the polyimide substrate. The heat radiation means which consists of a metal layer which can be provided has a process of forming it through an adhesive bond layer, It is characterized by the above-mentioned.
이와 같이 폴리이미드 기판의 이면에, 두께, 면적, 및 금속의 종류 중 어느 하나를 조정한 방열 수단을 접착제층을 사이에 두고 마련하면, 전자 부품을 확실히 소정 온도 이하로 할 수 있다.Thus, if the heat dissipation means which adjusted any one of thickness, area, and a kind of metal is provided in the back surface of a polyimide board | substrate through an adhesive bond layer, an electronic component can be reliably made below predetermined temperature.
게다가, 각각 사이즈나 발열량이 상이한 전자 부품이 실장된 반도체 장치라도, 방열 수단의 두께, 면적, 및 금속의 종류 중 어느 하나를 조정함으로써 여러 가지 전자 부품의 온도를 소정 온도 이하로 할 수 있어, 각각의 반도체 장치에 있어서 소정의 기능을 달성할 수 있다.In addition, even in a semiconductor device in which electronic components having different sizes and heat generation amounts are mounted, the temperature of various electronic components can be set to a predetermined temperature or less by adjusting any one of the thickness, area, and metal type of the heat dissipation means. The semiconductor device can achieve a predetermined function.
또한, 본 발명의 반도체 장치 혹은 반도체 장치의 제조 방법에 있어서는, 상기 방열 수단의 금속층을 형성하는 금속의 열전도 계수가 50 내지 450W/m·K의 범위 내에 있는 것이 바람직하다.Moreover, in the semiconductor device or the manufacturing method of a semiconductor device of this invention, it is preferable that the heat conductivity coefficient of the metal which forms the metal layer of the said heat radiating means exists in the range of 50-450 W / m * K.
이와 같은 범위 내의 열전도 계수를 갖는 금속층이면, 전자 부품의 열을 효율적으로 방열할 수 있다.If it is a metal layer which has a thermal conductivity coefficient within such a range, the heat of an electronic component can be dissipated efficiently.
또한, 본 발명의 반도체 장치 혹은 반도체 장치의 제조 방법은, 상기 방열 수단의 금속층이 동층(예를 들면 동박) 또는 알루미늄층(예를 들면 알루미늄박)으로 형성되는 것이 바람직하다.Moreover, in the semiconductor device or the manufacturing method of a semiconductor device of this invention, it is preferable that the metal layer of the said heat radiating means is formed with the copper layer (for example, copper foil) or an aluminum layer (for example, aluminum foil).
이와 같이, 상기 범위 내의 열전도 계수를 갖는 금속층이 동층 또는 알루미늄층이면, 특히 열전도 계수가 높고 취급이 용이하기 때문에 매우 적합하다.As described above, if the metal layer having the thermal conductivity coefficient within the above range is the copper layer or the aluminum layer, it is particularly suitable because the thermal conductivity coefficient is high and the handling is easy.
또한, 본 발명의 반도체 장치 혹은 반도체 장치의 제조 방법에 있어서는, 상기 방열 수단의 금속층의 두께가 5 내지 100㎛의 범위 내에 있는 것이 바람직하다.Moreover, in the semiconductor device or the manufacturing method of a semiconductor device of this invention, it is preferable that the thickness of the metal layer of the said heat radiating means exists in the range of 5-100 micrometers.
이와 같은 범위 내에 금속층의 두께를 설정하면, 유연성이 손상되지 않고, 또한 전자 부품의 온도를 소정 온도 이하로 하는 것이 용이하다.If the thickness of the metal layer is set within such a range, the flexibility is not impaired, and it is easy to bring the temperature of the electronic component to a predetermined temperature or less.
또한, 본 발명의 반도체 장치 혹은 반도체 장치의 제조 방법에 있어서는, 상기 방열 수단의 금속층의 형성 면적이 상기 절연 보호막의 총 면적의 1 내지 100%의 범위 내에 있는 것이 바람직하다.Moreover, in the semiconductor device or the manufacturing method of a semiconductor device of this invention, it is preferable that the formation area of the metal layer of the said heat radiating means exists in 1 to 100% of the total area of the said insulating protective film.
이와 같은 범위 내에서 방열 수단을 마련하면, 전자 부품의 온도를 소정 온도 이하로 하는 것이 용이하다. 한편, 금속층의 면적이 비교적 작은 경우에는 금속층을 두껍게 함으로써 전자 부품의 온도를 소정 온도 이하로 할 수 있고, 반대로 금속층의 면적이 비교적 큰 경우에는 금속층의 두께를 작게 한 채로 전자 부품의 온도를 소정 온도 이하로 할 수 있다.If a heat dissipation means is provided within such a range, it is easy to make the temperature of an electronic component below predetermined temperature. On the other hand, when the area of the metal layer is relatively small, the temperature of the electronic component can be lowered to a predetermined temperature or less by thickening the metal layer. On the contrary, when the area of the metal layer is relatively large, the temperature of the electronic component can be kept at a predetermined temperature with a small thickness of the metal layer. It can be set as follows.
또한, 본 발명의 반도체 장치 혹은 반도체 장치의 제조 방법에 있어서는, 상기 절연 보호막이 커버레이 또는 솔더 레지스트인 것을 특징으로 한다.Moreover, in the semiconductor device or the manufacturing method of a semiconductor device of this invention, the said insulating protective film is a coverlay or a soldering resist, It is characterized by the above-mentioned.
이와 같이 절연 보호막이 커버레이 또는 솔더 레지스트이면, 배선 패턴과 방 열 수단의 사이가 확실히 절연되기 때문에, 쇼트되지 않고 전자 부품의 온도를 소정 온도 이하로 할 수 있다.Thus, if an insulating protective film is a coverlay or a soldering resist, since the wiring pattern and a heat radiating means are insulated reliably, the temperature of an electronic component can be made below predetermined temperature, without shorting.
또한, 본 발명의 반도체 장치 혹은 반도체 장치의 제조 방법에 있어서는, 상기 절연 보호막의 두께가 5 내지 100㎛의 범위 내에 있는 것이 바람직하다.Moreover, in the semiconductor device or the manufacturing method of a semiconductor device of this invention, it is preferable that the thickness of the said insulating protective film exists in the range of 5-100 micrometers.
이와 같은 범위로 절연 보호막의 두께를 조정하면, 유연성을 해치지 않고 전자 부품의 온도를 소정 온도 이하로 할 수 있다.If the thickness of the insulating protective film is adjusted in such a range, the temperature of the electronic component can be made below the predetermined temperature without impairing the flexibility.
또한, 본 발명의 반도체 장치 혹은 반도체 장치의 제조 방법에 있어서는, 상기 배선 패턴이 동 혹은 동합금으로 형성되는 것이 바람직하다.Moreover, in the semiconductor device or the manufacturing method of a semiconductor device of this invention, it is preferable that the said wiring pattern is formed with copper or copper alloy.
이와 같이 배선 패턴이 동 혹은 동합금으로 형성되면, 도전성이 양호하여 반도체 장치에서의 소정 기능을 확실히 완수할 수 있다.In this way, when the wiring pattern is formed of copper or copper alloy, the conductivity is good, and the predetermined function in the semiconductor device can be surely completed.
또한, 본 발명의 반도체 장치 혹은 반도체 장치의 제조 방법에 있어서는, 상기 배선 패턴의 내부 리드의 선폭이 5 내지 40㎛의 범위 내에 있는 것이 바람직하다.Moreover, in the semiconductor device or the manufacturing method of a semiconductor device of this invention, it is preferable that the line width of the internal lead of the said wiring pattern exists in the range of 5-40 micrometers.
이와 같은 범위로 내부 리드의 선폭을 설정하면, 고밀도화·고집적화 전자 부품과의 도통을 확실하게 할 뿐만 아니라 단락의 걱정이 없어, 반도체 장치에서의 소정 기능을 확실히 완수할 수 있다.By setting the line width of the inner lead in such a range, not only the conduction with the densified and highly integrated electronic component is ensured, but there is no worry of short circuit, and the predetermined function in the semiconductor device can be reliably completed.
또한, 본 발명의 반도체 장치 혹은 반도체 장치의 제조 방법에 있어서는, 상기 금속층에서 상기 절연 보호막과 접촉하지 않는 쪽의 금속층 표면의 평균 표면 조도(Rz)가 0.1 내지 5.0㎛의 범위 내에 있는 것이 바람직하다.Moreover, in the semiconductor device or the manufacturing method of a semiconductor device of this invention, it is preferable that the average surface roughness Rz of the surface of the metal layer of the side which does not contact the said insulating protective film in the said metal layer exists in the range of 0.1-5.0 micrometers.
이와 같이 금속층 표면의 평균 표면 조도(Rz)의 범위를 설정하면, 방열성이 양호하여 전자 부품의 온도를 소정 온도 이하로 하는 것이 용이하다.Thus, when the range of average surface roughness Rz of the surface of a metal layer is set, heat dissipation is favorable and it is easy to make temperature of an electronic component below predetermined temperature.
또한, 본 발명의 반도체 장치 혹은 반도체 장치의 제조 방법에 있어서는, 상기 전자 부품의 실측 표면 온도를 상정 표면 온도로 낮출 수 있는 금속층으로 이루어지는 방열 수단을 상기 절연 보호막의 표면에 마련하고, 상기 방열 수단을 하기 수식 (1)에 의해 설정하는 것이 바람직하다.Moreover, in the semiconductor device or the manufacturing method of a semiconductor device of this invention, the heat radiation means which consists of a metal layer which can lower the actual surface temperature of the said electronic component to assumed surface temperature is provided in the surface of the said insulating protective film, It is preferable to set by following formula (1).
T=e1×W-( a1 )×tMe-( b1 )×tR( c1 ) … 수식 (1)T = e1 × W − ( a1 ) x tMe- ( b1 ) x tR ( c1 ) . Formula (1)
(단, 수식 (1)에 있어서, T는 전자 부품의 상정 표면 온도(℃), W는 열전도 계수(W/m·K), tMe는 방열 수단의 두께(㎛), tR은 절연 보호막의 두께(㎛)를 나타내고, e1은 절연 보호막의 표면에 방열 수단이 마련되었을 때의 중회귀 분석에 의해 얻어진 계수로서 50 내지 250의 범위 내에 있고, 또한 a1은 0.12 내지 0.07의 범위 내, b1은 0.12 내지 0.07의 범위 내, c1은 0.011 내지 0.005의 범위 내에 있다)However, in Equation (1), T is assumed surface temperature (° C.) of the electronic component, W is thermal conductivity coefficient (W / m · K), tMe is the thickness of the heat dissipation means (µm), and tR is the thickness of the insulating protective film. (Μm), e1 is a coefficient obtained by polyregressive analysis when the heat dissipation means is provided on the surface of the insulating protective film, and is in the range of 50 to 250, a1 is in the range of 0.12 to 0.07, and b1 is 0.12 to In the range of 0.07, c1 is in the range of 0.011 to 0.005)
이와 같이 방열 수단을 수식 (1)에 의해 설정하면, 예를 들면 같은 반도체 장치에서 전자 부품이 발하는 열의 방열량을 현재보다 많게 하고자 하는 경우에, 방열 수단의 두께를 어떻게 변화시키면 되는지, 또는 방열 수단의 면적을 어떻게 하면 되는지 등을 바로 알 수 있어, 설계 변경 등의 경우에 신속한 대응이 가능하다.If the heat dissipation means is set by the formula (1) in this way, for example, in the case where it is desired to increase the heat dissipation amount of heat generated by the electronic component in the same semiconductor device than the present, how should the thickness of the heat dissipation means be changed or It is possible to immediately know what to do with the area, and it is possible to respond quickly in case of design change.
또한, 본 발명의 반도체 장치 혹은 반도체 장치의 제조 방법에 있어서는, 상기 전자 부품의 실측 표면 온도를 상정 표면 온도로 낮출 수 있는 금속층으로 이루 어지는 방열 수단을 상기 절연 보호막의 표면에 부분적으로 마련하고, 상기 방열 수단을 하기 수식 (2)에 의해 설정하는 것이 바람직하다.In addition, in the semiconductor device or the manufacturing method of the semiconductor device of the present invention, a heat dissipation means composed of a metal layer capable of lowering the actual surface temperature of the electronic component to an assumed surface temperature is partially provided on the surface of the insulating protective film. It is preferable to set the heat radiating means by following formula (2).
T=e2×W-( a2 )×tMe-( b2 )×tR( c2 )×S-( d1 ) … 수식 (2)T = e2 x W- ( a2 ) x tMe- ( b2 ) x tR ( c2 ) x S- ( d1 ) . Formula (2)
(단, 수식 (2)에 있어서, T는 전자 부품의 상정 표면 온도(℃), W는 열전도 계수(W/m·K), tMe는 방열 수단의 두께(㎛), tR은 절연 보호막의 두께(㎛), S는 방열 수단의 설치 면적률(방열 수단의 설치 면적/절연 보호막의 총 면적)을 나타내고, e2는 절연 보호막의 전체 면에 방열 수단이 마련되었을 때의 중회귀 분석에 의해 얻어진 계수로서 50 내지 250의 범위 내에 있고, 또한 a2는 0.12 내지 0.07의 범위 내, b2는 0.12 내지 0.07의 범위 내, c2는 0.011 내지 0.005, d1은 0.11 내지 0.06의 범위 내에 있다)However, in Equation (2), T is assumed surface temperature (° C.) of the electronic component, W is thermal conductivity coefficient (W / m · K), tMe is the thickness of the heat radiating means (µm), and tR is the thickness of the insulating protective film. (Μm), S denotes the installation area ratio of the heat dissipation means (the total area of the heat dissipation means / total area of the insulating protective film), and e2 is the coefficient obtained by the multiple regression analysis when the heat dissipation means is provided on the entire surface of the insulating protective film. In the range of 50 to 250, a2 in the range of 0.12 to 0.07, b2 in the range of 0.12 to 0.07, c2 in the range of 0.011 to 0.005, d1 in the range of 0.11 to 0.06)
이와 같이 방열 수단을 수식 (2)에 의해 설정하면, 예를 들면 같은 반도체 장치에서 전자 부품이 발하는 열의 방열량을 현재보다 많게 하고자 하는 경우에, 방열 수단의 두께를 어떻게 변화시키면 되는지, 또는 방열 수단의 면적을 어떻게 하면 되는지 등을 바로 알 수 있어, 설계 변경 등의 경우에 신속한 대응이 가능하다.When the heat dissipation means is set by the formula (2) in this way, for example, in the case where it is desired to increase the heat dissipation amount of heat generated by the electronic component in the same semiconductor device than the present, how should the thickness of the heat dissipation means be changed or It is possible to immediately know what to do with the area, and it is possible to respond quickly in case of design change.
또한, 본 발명의 반도체 장치 혹은 반도체 장치의 제조 방법에 있어서는, 상기 전자 부품의 실측 표면 온도를 상정 표면 온도로 낮출 수 있는 금속층으로 이루어지는 방열 수단을 상기 접착제층을 사이에 두고 상기 폴리이미드 기판의 이면에 마련하고, 상기 방열 수단을 하기 수식 (3)에 의해 설정하는 것이 바람직하다.Moreover, in the semiconductor device or the manufacturing method of a semiconductor device of this invention, the back surface of the said polyimide board | substrate has the heat dissipation means which consists of a metal layer which can lower the actual surface temperature of the said electronic component to assumed surface temperature between the said adhesive bond layers. It is preferable to provide in the above, and to set the said heat radiating means by following formula (3).
T=e3×W-( a3 )×tMe-( b3 )×tP( f1 ) … 수식 (3)T = e3 x W- ( a3 ) x tMe- ( b3 ) x tP ( f1 ) . Formula (3)
(단, 수식 (3)에 있어서, T는 전자 부품의 상정 표면 온도(℃), W는 열전도 계수(W/m·K), tMe는 방열 수단의 두께(㎛), tP는 폴리이미드 기판과 접착제층의 합계 두께(㎛)를 나타내고, e3은 절연 보호막의 표면에 방열 수단이 마련되었을 때의 중회귀 분석에 의해 얻어진 계수로서 50 내지 250의 범위 내에 있고, 또한 a3은 0.12 내지 0.07의 범위 내, b3은 0.12 내지 0.07의 범위 내, f1은 0.011 내지 0.005의 범위 내에 있다)(In the formula (3), T is assumed surface temperature (° C) of the electronic component, W is the thermal conductivity coefficient (W / mK), tMe is the thickness of the heat radiation means (μm), tP is a polyimide substrate and The total thickness (μm) of the adhesive layer is shown, e3 is in the range of 50 to 250 as a coefficient obtained by the multiple regression analysis when the heat dissipation means is provided on the surface of the insulating protective film, and a3 is in the range of 0.12 to 0.07. , b3 is in the range of 0.12 to 0.07, f1 is in the range of 0.011 to 0.005)
이와 같이 방열 수단을 수식 (3)에 의해 설정하면, 예를 들면 같은 반도체 장치에서 전자 부품이 발하는 열의 방열량을 현재보다 많게 하고자 하는 경우에, 방열 수단의 두께를 어떻게 변화시키면 되는지, 또는 방열 수단의 면적을 어떻게 하면 되는지 등을 바로 알 수 있어, 설계 변경 등의 경우에 신속한 대응이 가능하다.When the heat dissipation means is set in accordance with Equation (3) in this way, for example, when the amount of heat dissipation of heat generated by an electronic component in the same semiconductor device is greater than the present, how should the thickness of the heat dissipation means be changed? It is possible to immediately know what to do with the area, and it is possible to respond quickly in case of design change.
또한, 본 발명의 반도체 장치 혹은 반도체 장치의 제조 방법에 있어서는, 상기 전자 부품의 실측 표면 온도를 상정 표면 온도로 낮출 수 있는 금속층으로 이루어지는 방열 수단을 상기 접착제층을 사이에 두고 상기 폴리이미드 기판의 이면에 부분적으로 마련하고, 상기 방열 수단을 하기 수식 (4)에 의해 설정하는 것이 바람직하다.Moreover, in the semiconductor device or the manufacturing method of a semiconductor device of this invention, the back surface of the said polyimide board | substrate has the heat dissipation means which consists of a metal layer which can lower the actual surface temperature of the said electronic component to assumed surface temperature between the said adhesive bond layers. It is preferable to provide at least partially and to set the heat dissipation means by the following formula (4).
T=e4×W-( a4 )×tMe-( b4 )×tP( f2 )×S-( d2 ) … 수식 (4)T = e4 x W- ( a4 ) x tMe- ( b4 ) x tP ( f2 ) x S- ( d2 ) . Formula (4)
(단, 수식 (4)에 있어서, T는 전자 부품의 상정 표면 온도(℃), W는 열전도 계수(W/m·K), tMe는 방열 수단의 두께(㎛), tP는 폴리이미드 기판과 접착제층의 합계 두께(㎛), S는 방열 수단의 설치 면적률(방열 수단의 설치 면적/폴리이미드 기판의 면적)을 나타내고, e4는 절연 보호막의 전면에 방열 수단이 마련되었을 때의 중회귀 분석에 의해 얻어진 계수로서 50 내지 250의 범위 내에 있고, 또한 a4는 0.12 내지 0.07의 범위 내, b4는 0.12 내지 0.07의 범위 내, f2는 0.011 내지 0.005, d2는 0.11 내지 0.06의 범위 내에 있다)(In formula (4), T is assumed surface temperature (° C.) of the electronic component, W is thermal conductivity coefficient (W / m · K), tMe is the thickness of the heat dissipation means (µm), and tP is the polyimide substrate). The total thickness of the adhesive layer (µm) and S represent the installation area ratio of the heat dissipation means (the area of the heat dissipation means / area of the polyimide substrate), and e4 is the multiple regression analysis when the heat dissipation means is provided on the entire surface of the insulating protective film. Is a coefficient obtained in the range of 50 to 250, a4 is in the range of 0.12 to 0.07, b4 is in the range of 0.12 to 0.07, f2 is in the range of 0.011 to 0.005, d2 is in the range of 0.11 to 0.06)
이와 같이 방열 수단을 수식 (4)에 의해 설정하면, 예를 들면 같은 반도체 장치에서 전자 부품이 발하는 열의 방열량을 현재보다 많게 하고자 하는 경우에, 방열 수단의 두께를 어떻게 변화시키면 되는지, 또는 방열 수단의 면적을 어떻게 하면 되는지 등을 바로 알 수 있어, 설계 변경 등의 경우에 신속한 대응이 가능하다.When the heat dissipation means is set in accordance with Equation (4) in this way, for example, when the heat dissipation amount of heat generated by an electronic component in the same semiconductor device is to be greater than the present, how should the thickness of the heat dissipation means be changed or It is possible to immediately know what to do with the area, and it is possible to respond quickly in case of design change.
본 발명에 따르면, 각각 사이즈나 발열량이 상이한 전자 부품이 실장된 반도체 장치라도, 절연 보호막의 표면 또는 폴리이미드 기판의 이면에, 두께, 면적, 및 금속의 종류 중 어느 하나를 조정한 방열 수단을 마련하면, 각각의 전자 부품을 소정 온도 이하로 할 수 있어 소정의 기능을 달성할 수 있는 반도체 장치 및 반도체 장치의 제조 방법을 제공할 수 있다.According to the present invention, even in a semiconductor device in which electronic components having different sizes and heat generation amounts are mounted, the heat dissipation means in which any one of thickness, area, and metal is adjusted is provided on the surface of the insulating protective film or the back surface of the polyimide substrate. In this case, it is possible to provide a semiconductor device and a method for manufacturing the semiconductor device, in which each electronic component can be set to a predetermined temperature or less and can achieve a predetermined function.
이하, 본 발명의 실시 형태(실시예)를 도면에 기초하여 보다 상세하게 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment (example) of this invention is described in detail based on drawing.
도 1은 본 발명의 실시예인 반도체 장치를 설명하기 위한 설명도로서, (a)는 정면도이고, (b)는 (a)의 두께 방향의 단면도이다.BRIEF DESCRIPTION OF THE DRAWINGS It is explanatory drawing for demonstrating the semiconductor device which is an Example of this invention, (a) is a front view, (b) is sectional drawing of the thickness direction of (a).
본 발명은 기판상에 실장된 전자 부품에서 발생하는 열을 효율적으로 방열할 수 있는 반도체 장치 및 반도체 장치의 제조 방법이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is a semiconductor device and a method for manufacturing a semiconductor device capable of efficiently dissipating heat generated from an electronic component mounted on a substrate.
한편, 본 명세서에서 "전자 부품의 실측 표면 온도"란, 방열 수단이 없는 상태에서 반도체 장치를 기동했을 때의 전자 부품 표면의 최고 도달 온도를 말한다.In addition, in this specification, "measured surface temperature of an electronic component" means the highest achieved temperature of the surface of an electronic component when a semiconductor device is started in the absence of a heat dissipation means.
또한 "전자 부품의 상정 표면 온도"란, 방열 수단이 형성된 반도체 장치를 기동했을 때에 상정되는 전자 부품의 표면 온도이다.In addition, "an assumed surface temperature of an electronic component" is the surface temperature of the electronic component assumed when starting the semiconductor device in which the heat radiating means was formed.
〈반도체 장치(10)〉<
도 1에 도시한 바와 같이, 본 발명의 반도체 장치(10)는 폴리이미드 기판(12)과, 폴리이미드 기판(12)의 표면에 형성된 배선 패턴(14)과, 배선 패턴(14)의 내부 리드(16)에 접합된 반도체 칩 등의 전자 부품(20)을 구비하고, 전자 부품(20)과 내부 리드(16) 부분의 사이는 밀봉 수지(32)로 밀봉되며, 또한 배선 패턴(14)의 내부 리드(16) 및 외부 리드(18)를 제외한 표면에 절연 보호막(22)이 피복된다.As shown in FIG. 1, the
그리고, 절연 보호막(22)의 표면에는 금속층으로 이루어지는 방열 수단(24)이 형성되어 있어, 본 반도체 장치(10)에서는 이 방열 수단(24)이 특히 특징적이다.And the heat radiation means 24 which consists of a metal layer is formed in the surface of the insulating
방열 수단(24)은 두께, 면적, 및 금속의 종류 중 어느 하나가 조정된 것으로서, 이에 따라 각각 상이한 전자 부품(20)의 실측 표면 온도를 모두 상정 표면 온 도로 낮출 수 있게 된다.The heat dissipation means 24 is one in which the thickness, the area, and the type of the metal are adjusted, so that the measured surface temperatures of the different
한편, 금속층으로 이루어지는 방열 수단(24)의 두께 및 면적에 대해서는, 특정 범위 내로 조정하는 것이 바람직하다. 구체적인 방열 수단(24)의 두께는, 5 내지 100㎛의 범위 내인 것이 바람직하고, 면적은 절연 보호막(22) 총 면적의 1 내지 100%의 범위 내인 것이 바람직하며, 5 내지 98%의 범위 내인 것이 더욱 바람직하다. 이 범위가 1% 미만일 때는 절연 보호막(22)에의 부착이 곤란해진다. 여기에서의 절연 보호막(22)이란, 커버레이 또는 솔더 레지스트이다.On the other hand, it is preferable to adjust the thickness and area of the heat dissipation means 24 which consist of a metal layer within a specific range. It is preferable that the thickness of the specific heat dissipation means 24 exists in the range of 5-100 micrometers, It is preferable that the area exists in the range of 1 to 100% of the total area of the insulating
한편, 도 1에 도시한 반도체 장치(10)에서는, 절연 보호막(22)과 방열 수단(24)이 같은 면적인 듯한 도면이지만, 실제의 방열 수단(24)은 상기한 바와 같은 범위 내의 면적을 갖는다.On the other hand, in the
또한, 방열 수단(24)의 금속층을 형성하는 금속은, 열전도 계수가 50 내지 450W/m·K의 범위 내인 것이 바람직하고, 구체적으로는 전해 동박이나 압연 동박과 같은 동층 또는 알루미늄박과 같은 알루미늄층인 것이 바람직하다. 이 경우에는 절연 보호막(22)과 접촉하지 않는 쪽의 금속층 표면의 평균 표면 조도(Rz)가, 0.1 내지 5.0㎛의 범위 내인 금속층, 특히 전해 동박을 이용하는 것이 바람직하다.Moreover, it is preferable that the metal which forms the metal layer of the heat dissipation means 24 exists in the range of 50-450 W / m * K, and specifically, the copper layer like electrolytic copper foil and rolled copper foil, or the aluminum layer like aluminum foil. Is preferably. In this case, it is preferable to use the metal layer especially electrolytic copper foil whose average surface roughness Rz of the surface of the metal layer of the side which is not in contact with the insulating
또한, 상기 반도체 장치(10)에서의 절연 보호막(22)의 두께는 5 내지 50㎛의 범위 내인 것이 바람직하고, 절연 보호막(22)의 재질로는 특별히 한정되는 것은 아니지만, 예를 들면 폴리이미드, 우레탄 수지, 에폭시 수지 등의 열경화성 수지로 이루어지는 절연 보호막(22)을 이용하는 것이 바람직하다.In addition, it is preferable that the thickness of the insulating
또한, 배선 패턴(14)은 동 혹은 동합금으로 형성되는 것이 바람직하고, 배선 패턴(14)의 내부 리드(16)의 선폭은 5 내지 40㎛의 범위 내인 것이 바람직하다.In addition, the
또한, 밀봉 수지(32)의 재질로는 특별히 한정되는 것은 아니지만, 예를 들면 에폭시 수지 등으로 이루어지는 밀봉 수지(32)를 이용하는 것이 바람직하다.In addition, it is although it does not specifically limit as a material of sealing
그런데, 상기한 바와 같이 방열 수단(24)의 두께나 면적은, 반도체 장치(10)의 크기나 탑재되는 전자 부품(20)으로부터 발생하는 열량, 또는 방열 수단(24)의 재질, 요구되는 반도체 장치(10)의 사양 등에 의해, 전술한 수치 범위 내에서 변동한다.By the way, as mentioned above, the thickness and area of the heat dissipation means 24 are the magnitude | size of the
이 때문에, 변동하는 수치의 상관성을 식으로서 미리 준비함으로써, 예를 들면 같은 반도체 장치(10)에서 전자 부품(20)이 발하는 열의 방열량을 현재보다 많게 하고자 하는 경우, 방열 수단(24)의 두께를 어떻게 변화시키면 되는지 또는 방열 수단(24)의 면적을 어떻게 하면 되는지 등을 바로 알 수 있어, 설계 변경 등의 경우에 신속한 대응이 가능하다.For this reason, by preparing in advance as a correlation of fluctuating numerical values, the thickness of the heat dissipation means 24 is increased if, for example, the heat dissipation amount of heat generated by the
여기에서,From here,
T=전자 부품의 상정 표면 온도(℃)T = assumed surface temperature of electronic components (° C)
W=열전도 계수(W/m·K)W = thermal conductivity coefficient (W / mK)
tMe=방열 수단의 두께(㎛)tMe = thickness of the heat dissipation means (µm)
tR=절연 보호막의 두께(㎛)tR = thickness of insulating protective film (μm)
라고 하고, 방열 수단(24)의 형성 면적을 절연 보호막(22)의 총 면적과 대략 같은 면적으로 한 경우의 상관식은, 다음 식과 같다.The correlation equation in the case where the area for forming the heat dissipation means 24 is approximately equal to the total area of the insulating
T=e1×W-( a1 )×tMe-( b1 )×tR( c1 ) … 수식 (1)T = e1 × W − ( a1 ) x tMe- ( b1 ) x tR ( c1 ) . Formula (1)
상기 수식 (1)에 있어서, e1은 50 내지 250의 범위 내에 있는 것이 바람직하고, 100 내지 200의 범위 내에 있는 것이 보다 바람직하고, 140 내지 180의 범위 내에 있는 것이 특히 바람직하다. 또한, a1은 0.12 내지 0.07의 범위 내에 있는 것이 바람직하고, 0.11 내지 0.08의 범위 내에 있는 것이 보다 바람직하고, O.10 내지 0.09의 범위 내에 있는 것이 특히 바람직하다. 또한, b1은 0.12 내지 0.07의 범위 내에 있는 것이 바람직하고, 0.11 내지 0.08의 범위 내에 있는 것이 보다 바람직하고, 0.10 내지 0.09의 범위 내에 있는 것이 특히 바람직하다. 또한, c1은 0.011 내지 0.005의 범위 내에 있는 것이 바람직하고, 0.010 내지 0.006의 범위 내에 있는 것이 보다 바람직하고, 0.009 내지 0.007의 범위 내에 있는 것이 특히 바람직하다.In the above formula (1), e1 is preferably in the range of 50 to 250, more preferably in the range of 100 to 200, and particularly preferably in the range of 140 to 180. In addition, a1 is preferably in the range of 0.12 to 0.07, more preferably in the range of 0.11 to 0.08, and particularly preferably in the range of 0.1 to 0.09. Further, b1 is preferably in the range of 0.12 to 0.07, more preferably in the range of 0.11 to 0.08, and particularly preferably in the range of 0.10 to 0.09. In addition, c1 is preferably in the range of 0.011 to 0.005, more preferably in the range of 0.010 to 0.006, and particularly preferably in the range of 0.009 to 0.007.
한편, 상기한 e1의 값은 다변량 해석의 하나인 중회귀 분석에 의해 얻어진 수치이다.In addition, said value of e1 is a numerical value obtained by the multiple regression analysis which is one of multivariate analysis.
특히 수식 (1)의 e1, a1, b1, c1을 다음에 나타내는 수식 (1-1)과 같은 수치 범위로 하면, 각각의 소재의 종류에 상관없이 높은 정확도로 원하는 전자 부품(20)의 상정 표면 온도를 산정할 수 있다.In particular, when e1, a1, b1, and c1 of Equation (1) are set to the same numerical range as Equation (1-1) shown below, the assumed surface of the desired
T=(140∼180)×W-(0.10∼0.09)×tMe-(0.10∼0.09)×tR(0.009∼0.007) … 수식 (1-1)T = (140 to 180) x W- (0.10 to 0.09) x tMe-(0.10 to 0.09) x tR (0.009 to 0.007) Formula (1-1)
가령 방열 수단(24)의 금속층의 재질로서 동박(동의 열전도 계수(W)=381)을 사용하고, 절연 보호막(22)의 두께(tR)를 예를 들면 40㎛로 하고, 방열 수단(24)의 두께(tMe)를 약 16㎛로 하여, 이들 수치를 수식 (1-1)에 대입해 식을 풀면, 전자 부품의 상정 표면 온도(T)는 대략 60℃ 내지 85℃의 범위로 산출되어, 수식 (1-1)이 적정한 수치 범위인 것이 설명된다.For example, copper foil (copper thermal conductivity coefficient (W) = 381) is used as a material of the metal layer of the heat dissipation means 24, and the thickness tR of the insulating
특히 e1=160.06, a1=0.0995, b1=0.0979, c1=O.0085로 설정하고, 열전도 계수(W), 방열 수단의 두께(tMe), 절연 보호막의 두께(tR)를 상기한 것과 같은 수치로 하여 수식 (1)을 풀면, 상정 표면 온도 T는 69.7℃가 된다.In particular, e1 = 160.06, a1 = 0.0995, b1 = 0.0979, c1 = O.0085, and the thermal conductivity coefficient (W), the thickness of the heat dissipation means (tMe), and the thickness of the insulating protective film (tR) are the same as those described above. By solving Formula (1), the assumed surface temperature T is 69.7 ° C.
실제로 이 조건으로 반도체 장치(10)를 제조하고 실장된 전자 부품(20)의 표면 온도를 측정하면 거의 72.5℃로서, 수식 (1)에 상기 수치를 대입해 얻어진 상정 표면 온도(T)와 실측된 표면 온도의 값이 근사하는 것을 알 수 있다.In fact, when the
또한, 도 2에 도시한 바와 같이 방열 수단(24)의 형성 면적이 절연 보호막(22)의 총 면적에 대해 작고, 이에 대한 방열 수단(24)의 면적 비율이 결정되어 있는 경우에는, 다음 식을 이용할 수 있다.In addition, as shown in FIG. 2, when the formation area of the heat dissipation means 24 is small with respect to the total area of the insulating
T=e2×W-( a2 )×tMe-( b2 )×tR( c2 )×S-( d1 ) … 수식 (2)T = e2 x W- ( a2 ) x tMe- ( b2 ) x tR ( c2 ) x S- ( d1 ) . Formula (2)
한편, 수식 (2)에서 S는 방열 수단의 설치 면적률(방열 수단의 설치 면적/절연 보호막의 총 면적)이고, 그 이외의 T, W, tMe, tR은 수식 (1)과 마찬가지이다.On the other hand, in Equation (2), S is the installation area ratio of the heat dissipation means (total area of the heat dissipation means / total area of the insulating protective film), and T, W, tMe, and tR other than that are the same as in Equation (1).
상기 수식 (2)에 있어서, e2는 50 내지 250의 범위 내에 있는 것이 바람직하고, 100 내지 200의 범위 내에 있는 것이 보다 바람직하고, 140 내지 180의 범위 내에 있는 것이 특히 바람직하다. 또한, a2는 0.12 내지 0.07의 범위 내에 있는 것이 바람직하고, 0.11 내지 0.08의 범위 내에 있는 것이 보다 바람직하고, O.10 내 지 0.09의 범위 내에 있는 것이 특히 바람직하다. 또한, b2는 0.12 내지 0.07의 범위 내에 있는 것이 바람직하고, 0.11 내지 0.08의 범위 내에 있는 것이 보다 바람직하고, 0.10 내지 0.09의 범위 내에 있는 것이 특히 바람직하다. 또한, c2는 0.011 내지 0.005의 범위 내에 있는 것이 바람직하고, 0.010 내지 0.006 범위 내에 있는 것이 보다 바람직하고, 0.009 내지 0.007의 범위 내로 하는 것이 특히 바람직하며, d1은 0.11 내지 0.06의 범위 내에 있는 것이 바람직하고, 0.10 내지 0.07의 범위 내에 있는 것이 보다 바람직하고, 0.09 내지 0.08의 범위 내로 하는 것이 특히 바람직하다.In the above formula (2), e2 is preferably in the range of 50 to 250, more preferably in the range of 100 to 200, and particularly preferably in the range of 140 to 180. In addition, a2 is preferably in the range of 0.12 to 0.07, more preferably in the range of 0.11 to 0.08, and particularly preferably in the range of 0.1 to 0.09. Further, b2 is preferably in the range of 0.12 to 0.07, more preferably in the range of 0.11 to 0.08, and particularly preferably in the range of 0.10 to 0.09. Further, c2 is preferably in the range of 0.011 to 0.005, more preferably in the range of 0.010 to 0.006, particularly preferably in the range of 0.009 to 0.007, and d1 is preferably in the range of 0.11 to 0.06. It is more preferable to exist in the range of 0.10-0.07, and it is especially preferable to carry out in the range of 0.09-0.08.
한편, 상기한 e2의 값에 대해서는, 수식 (1)의 e1과 마찬가지로 다변량 해석의 하나인 중회귀 분석에 의해 얻어진 수치이다.In addition, about the value of said e2, it is a numerical value obtained by the multiple regression analysis which is one of multivariate analysis similarly to e1 of Formula (1).
특히, 수식 (2)를 다음에 나타내는 수식 (2-1)로 함으로써, 각각의 소재의 종류에 상관없이 높은 정확도로 원하는 전자 부품의 상정 표면 온도를 산정할 수 있다.In particular, by setting the formula (2) to the following formula (2-1), the assumed surface temperature of the desired electronic component can be calculated with high accuracy regardless of the kind of each material.
T=(140∼180)×W-(O.10∼0.09)×tMe-(0.10∼0.09)×tR(0.009∼0.007)×S-(0.09∼0.08) … 수식 (2-1)T = (140 to 180) x W- (0.10 to 0.09) x tMe-(0.10 to 0.09) x tR (0.009 to 0.007) x S- (0.09 to 0.08) Formula (2-1)
가령 방열 수단(24)의 금속층의 재질로서 동박(동의 열전도 계수(W)=381)을 사용하고, 절연 보호막(22)의 두께(tR)를 예를 들면 40㎛로 하고, 방열 수단(24)의 설치 면적률(S)을 0.7로 하고, 방열 수단(24)의 두께(tMe)를 약 18㎛로 하여, 이들 수치를 수식 (2-1)에 대입해 식을 풀면, 전자 부품의 상정 표면 온도(T)는 대략 60 ℃ 내지 85℃의 범위로 산출되어, 수식 (2-1)이 적정한 수치 범위인 것이 설명된다.For example, copper foil (copper thermal conductivity coefficient (W) = 381) is used as a material of the metal layer of the heat dissipation means 24, and the thickness tR of the insulating
특히 e2=157.52, a2=0.0995, b2=0.0979, c2=0.0085, d1=0.0851로 설정하고, 열전도 계수(W), 방열 수단의 두께(tMe), 절연 보호막의 두께(tR), 방열 수단의 설치 면적률(S)을 상기한 것과 같은 수치로 하여 수식 (2)를 풀면, 상정 표면 온도 T는 69.9℃가 된다.In particular, e2 = 157.52, a2 = 0.0995, b2 = 0.0979, c2 = 0.0085, d1 = 0.0851, and set the thermal conductivity coefficient (W), the thickness of the heat dissipation means (tMe), the thickness of the insulating protective film (tR), and the installation of the heat dissipation means. When formula (2) is solved by making area ratio S the same numerical value as mentioned above, assumed surface temperature T will be 69.9 degreeC.
실제로 이 조건으로 반도체 장치(10)를 제조하고 실장된 전자 부품(20)의 표면 온도를 측정하면 거의 73.4℃로서, 수식 (2)에 상기 수치를 대입하여 얻어지는 상정 표면 온도(T)와 실측된 표면 온도의 값이 근사하는 것을 알 수 있다.In practice, when the
이와 같이, 도 1 및 도 2를 이용하여 설명한 본 발명의 실시예에 따르면, 방열에 관여하는 절연 보호막(22) 및 이 절연 보호막(22)의 표면에 배치되는 방열 수단(24)의 종류, 두께, 면적을 미리 설정함으로써, 전자 부품(20)의 발열량에 상관없이 전자 부품(20) 표면의 실측 표면 온도를 일정한 온도(상정 표면 온도)로 할 수 있다.As described above, according to the embodiment of the present invention described with reference to FIGS. 1 and 2, the type and thickness of the insulating
계속해서, 본 발명의 다른 실시예에 대해 설명한다.Subsequently, another embodiment of the present invention will be described.
도 3 및 도 4에 도시한 본 발명의 다른 실시예는, 방열 수단(24)을 접착제층(34)을 사이에 두고 폴리이미드 기판(12)의 이면에 마련하는 것 이외는, 기본적으로 도 1 및 도 2를 이용해 설명한 상기의 실시예와 마찬가지이다.In another embodiment of the present invention shown in Figs. 3 and 4, basically, except that the heat dissipation means 24 is provided on the rear surface of the
도 3 및 도 4에 도시한 반도체 장치(10)에서는, 폴리이미드 기판(12)의 이면에 두께, 면적, 및 금속의 종류 중 어느 하나가 조정된 방열 수단(24)이 접착제 층(34)을 사이에 두고 마련되어, 이 방열 수단(24)에 의해 전자 부품(20)을 소정 온도 이하로 할 수 있게 되어 있다.In the
한편, 도 3에 도시한 반도체 장치(10)에서는, 폴리이미드 기판(12)의 이면에 접착제층(34)을 사이에 두고 마련된 방열 수단(24)은 폴리이미드 기판(12)의 이면 전체에 마련되었지만, 도 4에 도시한 바와 같이 폴리이미드 기판(12)의 이면에 부분적으로 마련해도 된다.On the other hand, in the
여기에서 도 3에 도시한 바와 같이, 방열 수단(24)을 접착제층(34)을 사이에 두고 폴리이미드 기판(12)의 이면 전체에 마련한 경우에는, 다음 식을 이용할 수 있다.3, when the heat dissipation means 24 is provided on the entire rear surface of the
T=e3×W-( a3 )×tMe-( b3 )×tP( f1 ) … 수식 (3)T = e3 x W- ( a3 ) x tMe- ( b3 ) x tP ( f1 ) . Formula (3)
한편, 수식 (3)에서 tP는 폴리이미드 기판(12)과 접착제층(34)의 합계 두께(㎛)이고, 그 이외의 T, W, tMe는 수식 (1)과 마찬가지이다.In addition, in Formula (3), tP is the total thickness (micrometer) of the polyimide board |
상기 수식 (3)에 있어서, e3은 50 내지 250의 범위 내에 있는 것이 바람직하고, 100 내지 200의 범위 내에 있는 것이 보다 바람직하고, 140 내지 180의 범위 내에 있는 것이 특히 바람직하다. 또한, a3은 0.12 내지 0.07의 범위 내에 있는 것이 바람직하고, 0.11 내지 0.08의 범위 내에 있는 것이 보다 바람직하고, O.10 내지 0.09의 범위 내에 있는 것이 특히 바람직하다. 또한, b3은 0.12 내지 0.07의 범위 내에 있는 것이 바람직하고, 0.11 내지 0.08의 범위 내에 있는 것이 보다 바람직하고, 0.10 내지 0.09의 범위 내에 있는 것이 특히 바람직하다. 또한, f1은 0.011 내지 0.005의 범위 내에 있는 것이 바람직하고, 0.010 내지 0.006의 범위 내에 있는 것이 보다 바람직하고, 0.009 내지 0.007의 범위 내로 하는 것이 특히 바람직하다.In the above formula (3), e3 is preferably in the range of 50 to 250, more preferably in the range of 100 to 200, and particularly preferably in the range of 140 to 180. In addition, a3 is preferably in the range of 0.12 to 0.07, more preferably in the range of 0.11 to 0.08, and particularly preferably in the range of 0.1 to 0.09. Further, b3 is preferably in the range of 0.12 to 0.07, more preferably in the range of 0.11 to 0.08, and particularly preferably in the range of 0.10 to 0.09. In addition, f1 is preferably in the range of 0.011 to 0.005, more preferably in the range of 0.010 to 0.006, and particularly preferably in the range of 0.009 to 0.007.
한편, 상기한 e3의 값에 대해서는, 수식 (1)의 e1과 마찬가지로 다변량 해석의 하나인 중회귀 분석에 의해 얻어진 수치이다.In addition, about the value of said e3, it is a numerical value obtained by the multiple regression analysis which is one of multivariate analysis similarly to e1 of Formula (1).
특히, 수식 (3)을 다음에 나타내는 수식 (3-1)으로 함으로써, 각각의 소재의 종류에 상관없이 높은 정확도로 원하는 전자 부품의 상정 표면 온도를 산정할 수 있다.In particular, by setting the formula (3) to the formula (3-1) shown below, the assumed surface temperature of the desired electronic component can be calculated with high accuracy regardless of the type of each material.
T=(140∼180)×W-(0.10-0.09)×tMe-(O.10∼0.09)×tP(0.009∼0.007) … 수식 (3-1)T = (140 to 180) x W- (0.10-0.09) x tMe-(O.10 to 0.09) x tP (0.009 to 0.007) Formula (3-1)
가령 방열 수단(24)의 금속층의 재질로서 동박(동의 열전도 계수(W)=381)을 사용하고, 폴리이미드 기판(12)과 접착제층(34)의 합계 두께(tP)를 예를 들면 70㎛로 하고, 방열 수단(24)의 두께(tMe)를 약 18㎛로 하고, 이들 수치를 수식 (3-1)에 대입해 식을 풀면, 전자 부품의 상정 표면 온도(T)는 대략 60℃ 내지 85℃의 범위로 산출되어, 수식 (3-1)이 적정한 수치 범위인 것이 설명된다.For example, copper foil (copper thermal conductivity (W) = 381) is used as a material of the metal layer of the heat radiating means 24, and the total thickness tP of the
특히 e3=157.4, a3=0.0995, b3=0.0898, f1=0.0085로 설정하고, 열전도 계수(W), 방열 수단의 두께(tMe), 폴리이미드 기판과 접착제층의 합계 두께(tP)를 상기한 것과 같은 수치로 하여 수식 (3)을 풀면, 상정 표면 온도 T는 69.7℃가 된다.In particular, e3 = 157.4, a3 = 0.0995, b3 = 0.0898, f1 = 0.0085, and the thermal conductivity coefficient (W), the thickness (tMe) of the heat dissipation means, and the total thickness (tP) of the polyimide substrate and the adhesive layer were the same as those described above. If equation (3) is solved by the same numerical value, the assumed surface temperature T will be 69.7 degreeC.
실제로 이 조건으로 반도체 장치(10)를 제조하고 실장된 전자 부품(20)의 표면 온도를 측정하면 거의 73.1℃로서, 수식 (3)에 상기 수치를 대입하여 얻어지는 상정 표면 온도(T)와 실측된 표면 온도의 값이 근사하는 것을 알 수 있다.In fact, when the
또한, 도 4에 도시한 바와 같이 방열 수단(24)의 형성 면적이 절연 보호막(22)의 총 면적에 대해 작고, 이에 대한 방열 수단(24)의 면적의 비율이 결정되어 있는 경우에는, 다음 식을 이용할 수 있다.In addition, as shown in FIG. 4, when the formation area of the heat dissipation means 24 is small with respect to the total area of the insulating
T=e4×W-( a4 )×tMe-( b4 )×tP( f2 )×S-( d2 ) … 수식 (4)T = e4 x W- ( a4 ) x tMe- ( b4 ) x tP ( f2 ) x S- ( d2 ) . Formula (4)
한편, 수식 (4)에서 S는 방열 수단의 설치 면적률(방열 수단의 설치 면적/폴리이미드 기판의 면적)이고, 그 이외의 T, W, tMe, tP는 수식 (3)과 마찬가지이다.In Formula (4), S is the installation area ratio of the heat dissipation means (the installation area of the heat dissipation means / area of the polyimide substrate), and T, W, tMe, and tP other than that are the same as in Formula (3).
상기 수식 (4)에 있어서, e4는 50 내지 250의 범위 내에 있는 것이 바람직하고, 100 내지 200의 범위 내에 있는 것이 보다 바람직하고, 140 내지 180의 범위 내에 있는 것이 특히 바람직하다. 또한, a4는 0.12 내지 0.07의 범위 내에 있는 것이 바람직하고, 0.11 내지 0.08의 범위 내에 있는 것이 보다 바람직하고, 0.10 내지 0.09의 범위 내에 있는 것이 특히 바람직하다. 또한, b4는 0.12 내지 0.07의 범위 내에 있는 것이 바람직하고, 0.11 내지 0.08의 범위 내에 있는 것이 보다 바람직하고, 0.10 내지 0.09의 범위 내에 있는 것이 특히 바람직하다. 또한, f2는 0.011 내지 0.005의 범위 내에 있는 것이 바람직하고, 0.010 내지 0.006의 범위 내에 있는 것이 보다 바람직하고, 0.009 내지 0.007의 범위 내로 하는 것이 특히 바람직하며, d2는 0.11 내지 0.06의 범위 내에 있는 것이 바람직하고, 0.10 내지 0.07의 범위 내에 있는 것이 보다 바람직하고, 0.09 내지 0.08의 범위 내로 하는 것이 특히 바람직하다.In the above formula (4), e4 is preferably in the range of 50 to 250, more preferably in the range of 100 to 200, and particularly preferably in the range of 140 to 180. In addition, a4 is preferably in the range of 0.12 to 0.07, more preferably in the range of 0.11 to 0.08, and particularly preferably in the range of 0.10 to 0.09. Further, b4 is preferably in the range of 0.12 to 0.07, more preferably in the range of 0.11 to 0.08, and particularly preferably in the range of 0.10 to 0.09. Further, f2 is preferably in the range of 0.011 to 0.005, more preferably in the range of 0.010 to 0.006, particularly preferably in the range of 0.009 to 0.007, and d2 is preferably in the range of 0.11 to 0.06. It is more preferable to exist in the range of 0.10 to 0.07, and it is especially preferable to carry out in the range of 0.09 to 0.08.
한편, 상기한 e4의 값에 대해서는, 수식 (1)의 e1과 마찬가지로 다변량 해석의 하나인 중회귀 분석에 의해 얻어진 수치이다.In addition, about the value of said e4, it is a numerical value obtained by the multiple regression analysis which is one of multivariate analysis similarly to e1 of Formula (1).
특히, 수식 (4)를 다음에 나타내는 수식 (4-1)로 함으로써, 각각의 소재의 종류에 상관없이 높은 정확도로 원하는 전자 부품의 상정 표면 온도를 산정할 수 있다.In particular, by setting the formula (4) to the following formula (4-1), the assumed surface temperature of the desired electronic component can be calculated with high accuracy regardless of the kind of each material.
T=(140∼180)×W-(O.10∼0.09)×tMe-(0.10∼0.09)×tP(0.009∼0.007)×S-(0.09∼0.08) … 수식 (4-1)T = (140 to 180) x W- (0.10 to 0.09) x tMe-(0.10 to 0.09) x tP (0.009 to 0.007) x S- (0.09 to 0.08) Formula (4-1)
가령 방열 수단(24)의 금속층의 재질로서 동박(동의 열전도 계수(W)=381)을 사용하고, 폴리이미드 기판(12)과 접착제층(34)의 합계 두께(tp)를 예를 들면 70㎛로 하고, 방열 수단(24)의 설치 면적률(S)을 0.7로 하고, 방열 수단(24)의 두께(tMe)를 약 20㎛로 하고, 이들 수치를 수식 (4-1)에 대입해 식을 풀면, 전자 부품의 상정 표면 온도(T)는 대략 60℃ 내지 85℃의 범위로 산출되어, 수식 (4-1)이 적정한 수치 범위인 것이 설명된다.For example, copper foil (copper thermal conductivity (W) = 381) is used as a material of the metal layer of the heat dissipation means 24, and the total thickness (tp) of the
특히 e4=154.90, a4=0.0995, b4=0.0898, f2=0.0085, d2=0.0851로 설정하고, 열전도 계수(W), 방열 수단의 두께(tMe), 폴리이미드 기판과 접착제층의 합계 두께(tp), 방열 수단의 설치 면적률(S)을 상기한 것과 같은 수치로 하여 수식 (4)를 풀면, 상정 표면 온도 T는 70.0℃가 된다.In particular, e4 = 154.90, a4 = 0.0995, b4 = 0.0898, f2 = 0.0085, d2 = 0.0851, and the thermal conductivity coefficient (W), the thickness of the heat dissipation means (tMe), the total thickness of the polyimide substrate and the adhesive layer (tp) When formula (4) is solved by setting the installation area ratio S of the heat dissipation means to the same value as described above, the assumed surface temperature T is 70.0 ° C.
실제로 이 조건으로 반도체 장치(10)를 제조하고 실장된 전자 부품(20)의 표면 온도를 측정하면 거의 73.5℃로서, 수식 (4)에 상기 수치를 대입하여 얻어지는 상정 표면 온도(T)와 실측된 표면 온도의 값이 근사하는 것을 알 수 있다.In fact, when the
이와 같이, 도 3 및 도 4를 이용하여 설명한 본 발명의 다른 실시예에 따르면, 방열에 관여하는 절연 보호막(22) 및 폴리이미드 기판(12)의 이면에 배치되는 방열 수단(24)의 종류, 두께, 면적을 미리 설정함으로써, 전자 부품(20)의 발열량에 상관없이 전자 부품(20) 표면의 실측 표면 온도를 일정한 온도(상정 표면 온도)로 할 수 있다.As described above, according to another exemplary embodiment of the present invention described with reference to FIGS. 3 and 4, the type of heat dissipation means 24 disposed on the rear surface of the insulating
본 발명은 실제로 시작(試作)해 전자 부품을 실장하고, 이 전자 부품을 구동시켜 표면 온도를 측정하는 것 이외에 반도체 장치의 방열성을 파악할 수 없었던 종래 기술에 비교하여, 특정 식에 전자 부품(20)의 재질 등에 의해 정해지는 몇 개의 값을 대입함으로써 반도체 장치(10)가 구동되었을 때의 전자 부품(20)의 표면 온도를 높은 정확도로 산정할 수 있다.The present invention actually starts and mounts an electronic component, drives the electronic component to measure the surface temperature, and compares the
따라서, 본 발명의 반도체 장치(10)에서는, 상기한 바와 같이 두께, 면적, 및 금속의 종류 중 어느 하나를 조정한 방열 수단(24)을 이용함으로써, 각각 상이한 전자 부품(20)을 모두 소정 온도 이하로 할 수 있어 소정의 기능을 달성할 수 있게 되어 있다.Therefore, in the
〈반도체 장치(10)의 제조 방법〉<Method for
상기한 바와 같이, 도 1 또는 도 2에 도시한 절연 보호막(22)의 표면에 방열 수단(24)을 갖는 반도체 장치(10)는, 예를 들면 이하와 같이 하여 제조된다.As described above, the
우선, 도 5의 (a)에 도시한 바와 같이, 폴리이미드 기판(12)상에 배선 패턴(14)을 형성한다.First, as shown in FIG. 5A, the
계속해서 도 5의 (b)에 도시한 바와 같이, 절연 보호막(22)과 방열 수단(24)이 적층된 적층체(28)를 폴리이미드 기판(12)의 상면에 배치하고, 이 적층체(28)를 펀칭 등의 방법으로 소정 형상으로 뚫는다.Subsequently, as shown in FIG. 5B, the laminate 28 in which the insulating
그리고, 도 5의 (c)에 도시한 바와 같이, 상기 공정에 의해 펀칭된 절연 보호막(22)과 방열 수단(24)의 적층체(28)를 배선 패턴(14)의 소정 개소에 배치한다.And as shown in FIG.5 (c), the
마지막으로, 도 5의 (d)에 도시한 바와 같이, IC 칩 등의 전자 부품(20)을 통상적인 방법에 의해 배선 패턴(14)의 내부 리드(16) 부분에 실장하고, 전자 부품(20)과 내부 리드(16) 부분의 사이를 밀봉 수지(32)로 밀봉함으로써 반도체 장치(10)가 형성된다.Finally, as shown in Fig. 5D, an
한편, 방열 수단(24)의 면적을 절연 보호막(22)의 총 면적보다 작게 설정하는 경우에는, 도 5의 (b)에 도시한 공정 대신에 도 6의 (a)에 도시한 바와 같이 적층체(28)의 방열 수단(24)에 절개선(26)을 마련하여 이것을 펀칭 가공하고, 다시 도 6의 (b)에 도시한 바와 같이 배선 패턴(14)상에 절연 보호막(22)과 방열 수단(24)의 적층체(28)를 배치한 후, 방열 수단(24)의 불필요한 부분(30)을 제거하도록 하면 된다.On the other hand, when setting the area of the heat dissipation means 24 smaller than the total area of the insulating
계속해서, 도 3 또는 도 4에 도시한 폴리이미드 기판(12)의 이면에 방열 수단(24)을 갖는 반도체 장치(10)의 제조 방법에 대해 설명한다.Next, the manufacturing method of the
도 3 및 도 4에 도시한 반도체 장치(10)의 제조 방법에서는, 도 7의 (a)에 도시한 바와 같이, 우선 폴리이미드 기판(12)의 이면 전체에 미리 접착제층(34)을 사이에 두고 방열 수단(24)이 형성된 적층체를 준비하고, 이 폴리이미드 기판(12) 의 표면상에 배선 패턴(14)을 형성한다.In the manufacturing method of the
계속해서 도 7의 (b)에 도시한 바와 같이, 절연 보호막(22)을 폴리이미드 기판(12)의 상면에 배치하고, 이 절연 보호막(22)을 펀칭 등의 방법으로 소정 형상으로 뚫는다.Subsequently, as shown in FIG. 7B, the insulating
그리고, 도 7의 (c)에 도시한 바와 같이, 상기 공정에 의해 펀칭된 절연 보호막(22)을 배선 패턴(14)의 소정 개소에 배치한다. 혹은, 스크린 인쇄법으로 솔더 레지스트액을 도포하고 건조·경화해도 된다.And as shown in FIG.7 (c), the insulating
마지막으로 도 7의 (d)에 도시한 바와 같이, IC 칩 등의 전자 부품(20)을 통상적인 방법에 의해 배선 패턴(14)의 내부 리드(16) 부분에 실장하고, 전자 부품(20)과 내부 리드(16) 부분의 사이를 밀봉 수지(32)로 밀봉함으로써 반도체 장치(10)가 형성된다.Finally, as shown in FIG. 7D, an
한편, 방열 수단(24)의 면적을 절연 보호막(22)의 총 면적보다 작게 설정하는 경우에는, 도 7의 (a)에 도시한 공정 대신에 도 8에 도시한 바와 같이 폴리이미드 기판(12)의 이면에 부분적으로 접착제층(34)을 사이에 두고 방열 수단(24)이 형성된 적층체를 준비해 두고, 이 폴리이미드 기판(12)의 표면에 배선 패턴(14)을 형성하면 된다.On the other hand, when setting the area of the heat dissipation means 24 smaller than the total area of the insulating
이상, 본 발명의 바람직한 형태에 대해 설명하였는데, 본 발명은 상기의 형태로 한정되는 것은 아니다. 예를 들면, 절연 보호막의 표면과 폴리이미드 기판의 이면의 양면에 금속층으로 이루어지는 방열 수단을 형성할 수도 있다. 또한, 상기한 제조 방법 이외의 방법으로도 본원 발명의 반도체 장치를 제조할 수 있다. 요점 은 두께, 면적, 및 금속의 종류 중 어느 하나를 조정한 방열 수단을 이용하는 것 이외에 대해서는, 본 발명의 목적을 일탈하지 않는 범위에서의 여러 가지 변경이 가능하다는 것이다.As mentioned above, although the preferable form of this invention was described, this invention is not limited to said aspect. For example, the heat dissipation means which consists of a metal layer can also be formed in the both surfaces of the insulating protective film and the back surface of a polyimide substrate. Moreover, the semiconductor device of this invention can be manufactured also by methods other than the above-mentioned manufacturing method. The point is that various modifications can be made without departing from the object of the present invention, except for using a heat dissipation means in which any one of thickness, area, and metal is adjusted.
〈실시예〉<Example>
다음으로 본 발명의 반도체 장치의 실시예를 들어 본 발명을 한층 더 상세하게 설명하는데, 본 발명은 이들로 한정되는 것은 아니다.Next, although an Example of the semiconductor device of this invention is given and this invention is demonstrated in more detail, this invention is not limited to these.
[제1 실시예][First Embodiment]
두께 40㎛의 폴리이미드 필름에 두께 8㎛의 동박을 적층하고, 이 동박의 표면에 포토레지스트층을 도포하였다. 포토레지스트층을 건조시킨 후, 소정 형상의 패턴이 형성된 마스크를 포토레지스트층 위에 배치하고, 노광·현상하여 포토레지스트로 이루어지는 패턴을 형성하였다. 이 포토레지스트로 이루어지는 패턴을 마스킹재로 하여 동박을 통상적인 방법으로 에칭해 배선 패턴을 형성하였다.The copper foil of thickness 8micrometer was laminated | stacked on the polyimide film of thickness 40micrometer, and the photoresist layer was apply | coated on the surface of this copper foil. After drying the photoresist layer, the mask in which the pattern of the predetermined shape was formed was arrange | positioned on the photoresist layer, and it exposed and developed and formed the pattern which consists of photoresists. Copper foil was etched by the conventional method using the pattern which consists of this photoresist as a masking material, and the wiring pattern was formed.
배선 패턴의 내부 리드에는 500mW의 소비 전력을 갖는 전자 부품이 실장된다. 이 전자 부품에 통전한 경우, 단열 상태에서 그 표면 온도를 측정하면 98.7℃가 되지만, 이 전자 부품의 최적 구동 온도는 70℃이므로, 이 전자 부품의 상정 표면 온도 T를 70℃로 설정하였다.An electronic component having a power consumption of 500 mW is mounted on the inner lead of the wiring pattern. In the case where the electronic component was energized, the surface temperature of the electronic component was measured to be 98.7 占 폚. However, since the optimum driving temperature of the electronic component was 70 占 폚, the assumed surface temperature T of the electronic component was set to 70 占 폚.
하기 수식 (1)에 e1=160.06, a1=0.0995, b1=0.0979, c1=0.0085를 대입하고, 상정 표면 온도(T)=70.0℃, 동의 열전도 계수(W)=381, 절연 보호막인 커버레이의 두께(tR)=40㎛를 대입하여 방열 수단의 두께(tMe)를 산정하였다.Substituting e1 = 160.06, a1 = 0.0995, b1 = 0.0979, c1 = 0.0085 in the following formula (1), assumed surface temperature (T) = 70.0 ° C., copper thermal conductivity coefficient (W) = 381, The thickness tMe of the heat dissipation means was calculated by substituting the thickness tR = 40 mu m.
T=e1×W-( a1 )×tMe-( b1 )×tR( c1 ) … 수식 (1)T = e1 × W − ( a1 ) x tMe- ( b1 ) x tR ( c1 ) . Formula (1)
수식 (1)에 상기한 수치를 대입하여 계산한 결과, 동박으로 이루어지는 방열 수단의 두께(tMe)는 15.3㎛라는 결과를 얻었다.As a result of substituting the above-mentioned numerical value into Formula (1), the thickness tMe of the heat dissipation means which consists of copper foil was 15.3 micrometers.
이 때문에, 형성된 배선 패턴의 표면에 주석 도금층을 형성하고, 계속해서 내부 리드 및 외부 리드가 노출되도록, 커버레이의 표면에 두께 16㎛의 전해 동박으로 이루어지는 방열 수단이 적층된 커버레이를 부착하였다. 전해 동박의 커버레이와 접촉하지 않는 쪽의 표면의 평균 표면 조도(Rz)는 0.9㎛였다.For this reason, the tin-plated layer was formed in the surface of the formed wiring pattern, and the coverlay which laminated | stacked the heat dissipation means which consists of an electrolytic copper foil with a thickness of 16 micrometers was laminated | stacked on the surface of a coverlay so that an internal lead and an external lead might be exposed. The average surface roughness (Rz) of the surface of the side not in contact with the coverlay of the electrolytic copper foil was 0.9 µm.
이렇게 하여 방열 수단이 부착된 커버레이를 배선 패턴상에 부착한 후, 전자 부품을 실장하고 밀봉 수지로 밀봉하여, 이 전자 부품에 500mW의 전력을 통전하여 전자 부품의 표면 온도(실측 표면 온도)를 측정한 결과, 전자 부품의 실측 표면 온도는 69.7℃로서, 상기 수식 (1)에 대입한 상정 표면 온도(T)와 일치하였다.After attaching the coverlay with the heat dissipation means on the wiring pattern, the electronic component is mounted and sealed with a sealing resin, and 500 mW of electric power is supplied to the electronic component to improve the surface temperature (actual surface temperature) of the electronic component. As a result of measurement, the measured surface temperature of an electronic component was 69.7 degreeC, and was consistent with the assumed surface temperature T substituted into the said Formula (1).
[제2 실시예]Second Embodiment
이용하는 수식을 이하의 수식 (2)로 하여, e2의 값을 157.52, d1의 값을 O.0851로 하고, 방열 수단(24)의 설치 면적률(S)(방열 수단의 설치 면적/절연 보호막의 총 면적)을 0.9로 하고, a2, b2, c2의 값을 제1 실시예의 a1, b1, c1의 값과 같게 한 것 외에는 제1 실시예와 동일한 방법 및 동일한 수치를 이용하여 반도체 장치를 제조하였다.The formula to be used is the following formula (2), the value of e2 is 157.52 and the value of d1 is 0.0851, and the installation area ratio S of the heat dissipation means 24 (the installation area of the heat dissipation means / insulation protective film) Total area) was 0.9, and the semiconductor device was manufactured using the same method and the same numerical value as in the first embodiment except that the values of a2, b2 and c2 were the same as the values of a1, b1 and c1 of the first embodiment. .
T=e2×W-( a2 )×tMe-( b2 )×tR( c2 )×S-( d1 ) … 수식 (2)T = e2 x W- ( a2 ) x tMe- ( b2 ) x tR ( c2 ) x S- ( d1 ) . Formula (2)
한편, 수식 (2)에 상기한 수치를 대입하면 동박으로 이루어지는 방열 수단의 두께(tMe)는 14.2㎛로 산출된다.On the other hand, when the said numerical value is substituted into Formula (2), the thickness tMe of the heat radiating means which consists of copper foil is computed as 14.2 micrometer.
제2 실시예에 의해 제조된 반도체 장치의 전자 부품의 표면 온도(실측 표면 온도)를 측정한 결과, 전자 부품의 실측 표면 온도는 73.4℃로서, 상기 수식 (2)에 대입한 상정 표면 온도(T)와 일치하였다.As a result of measuring the surface temperature (actual surface temperature) of the electronic component of the semiconductor device manufactured by the second embodiment, the actual surface temperature of the electronic component was 73.4 ° C, and the assumed surface temperature (T) substituted into Equation (2). ).
[제3 실시예]Third Embodiment
이용하는 수식을 이하의 수식 (3)으로 하여, e3의 값을 157.4로 하고, 절연 보호막(22)인 커버레이의 두께(tR) 대신에 폴리이미드 필름과 접착제층의 합계 두께(tP)를 이용하여, 폴리이미드 필름과 접착제층의 합계 두께(tP)의 값을 70㎛(폴리이미드 필름의 두께 40㎛+접착제층의 두께 30㎛)로 하고, a3, b3, f1의 값을 제1 실시예의 a1, b1, c1의 값과 같게 한 것 외에는 제1 실시예와 동일한 방법 및 동일한 수치를 이용하여 반도체 장치를 제조하였다.Using the formula (3) below, the value of e3 is 157.4, and the total thickness (tP) of the polyimide film and the adhesive layer is used instead of the thickness tR of the coverlay which is the insulating
T=e3×W-( a3 )×tMe-( b3 )×tP( f1 ) … 수식 (3)T = e3 x W- ( a3 ) x tMe- ( b3 ) x tP ( f1 ) . Formula (3)
한편, 수식 (3)에 상기한 수치를 대입하면 동박으로 이루어지는 방열 수단의 두께(tMe)는 13.5㎛로 산출된다.On the other hand, when the said numerical value is substituted into Formula (3), the thickness tMe of the heat radiating means which consists of copper foil is computed to 13.5 micrometers.
제3 실시예에 의해 제조된 반도체 장치의 전자 부품의 표면 온도(실측 표면 온도)를 측정한 결과, 전자 부품의 실측 표면 온도는 73.4℃로서, 상기 수식 (3)에 대입한 상정 표면 온도(T)와 일치하였다.As a result of measuring the surface temperature (actual surface temperature) of the electronic component of the semiconductor device manufactured by the third embodiment, the actual surface temperature of the electronic component was 73.4 ° C, and the assumed surface temperature (T) substituted into Equation (3). ).
[제4 실시예][Example 4]
이용하는 수식을 이하의 수식 (4)로 하여, e4의 값을 154.90, d2의 값을 O.0851로 하고, 방열 수단(24)의 설치 면적률(S)(방열 수단의 설치 면적/폴리이미드 기판의 면적)을 0.9로 하고, a4, b4, f2의 값을 제1 실시예의 a1, b1, c1의 값과 같게 한 것 외에는 제3 실시예와 동일한 방법 및 동일한 수치를 이용하여 반도체 장치를 제조하였다.The formula to be used is the following formula (4), the value of e4 is 154.90 and the value of d2 is 0.8851, and the installation area ratio S of the heat dissipation means 24 (installation area / polyimide substrate of the heat dissipation means). The semiconductor device was manufactured using the same method and the same numerical value as in the third embodiment, except that the area of? Was 0.9, and the values of a4, b4, and f2 were the same as the values of a1, b1, and c1 of the first embodiment. .
T=e4×W-( a4 )×tMe-( b4 )×tP( f2 )×S-( d2 ) … 수식 (4)T = e4 x W- ( a4 ) x tMe- ( b4 ) x tP ( f2 ) x S- ( d2 ) . Formula (4)
한편, 수식 (4)에 상기한 수치를 대입하면 동박으로 이루어지는 방열 수단의 두께(tMe)는 12.6㎛로 산출된다.On the other hand, when the said numerical value is substituted into Formula (4), the thickness tMe of the heat radiating means which consists of copper foil is computed as 12.6 micrometers.
제4 실시예에 의해 제조된 반도체 장치의 전자 부품의 표면 온도(실측 표면 온도)를 측정한 결과, 전자 부품의 실측 표면 온도는 72.9℃로서, 상기 수식 (4)에 대입한 상정 표면 온도(T)와 일치하였다.As a result of measuring the surface temperature (actual surface temperature) of the electronic component of the semiconductor device manufactured by the fourth embodiment, the actual surface temperature of the electronic component was 72.9 ° C, and the assumed surface temperature (T) substituted in Equation (4). ).
도 1은 본 발명의 실시예인 반도체 장치를 설명하기 위한 설명도로서, (a)는 정면도이고, (b)는 (a)의 두께 방향의 단면도이다.BRIEF DESCRIPTION OF THE DRAWINGS It is explanatory drawing for demonstrating the semiconductor device which is an Example of this invention, (a) is a front view, (b) is sectional drawing of the thickness direction of (a).
도 2는 본 발명의 다른 실시예인 반도체 장치를 설명하기 위한 설명도로서, (a)는 정면도이고, (b)는 (a)의 두께 방향의 단면도이다.FIG. 2 is an explanatory view for explaining a semiconductor device according to another embodiment of the present invention, where (a) is a front view and (b) is a cross-sectional view in the thickness direction of (a).
도 3은 본 발명의 다른 실시예인 반도체 장치를 설명하기 위한 설명도로서, (a)는 정면도이고, (b)는 (a)의 두께 방향의 단면도이다.3 is an explanatory view for explaining a semiconductor device according to another embodiment of the present invention, where (a) is a front view and (b) is a cross-sectional view in the thickness direction of (a).
도 4는 본 발명의 다른 실시예인 반도체 장치를 설명하기 위한 설명도로서, (a)는 정면도이고, (b)는 (a)의 두께 방향의 단면도이다.4 is an explanatory view for explaining a semiconductor device according to another embodiment of the present invention, where (a) is a front view and (b) is a cross-sectional view in the thickness direction of (a).
도 5는 본 발명의 실시예인 반도체 장치의 제조 방법을 설명하기 위한 공정도로서, (a)는 폴리이미드 기판에 배선 패턴을 형성한 상태를 설명하는 공정도이고, (b)는 배선 패턴상에, 방열 수단과 절연 보호막의 적층체를 펀칭한 상태를 설명하는 공정도이고, (c)는 배선 패턴상에 방열 수단과 절연 보호막을 형성하는 상태를 설명하는 공정도이고, (d)는 내부 리드 부분에 전자 부품을 실장하고, 전자 부품과 내부 리드 부분 사이를 밀봉 수지로 밀봉하여 반도체 장치를 완성시킨 상태를 설명하는 공정도이다.FIG. 5 is a process chart for explaining a method for manufacturing a semiconductor device according to an embodiment of the present invention, where (a) is a process diagram illustrating a state in which a wiring pattern is formed on a polyimide substrate, and (b) is heat radiation on the wiring pattern. (C) is a process chart explaining a state of forming a heat dissipation means and an insulation protection film on a wiring pattern, and (d) is an electronic component in the inner lead portion. Is a process diagram illustrating a state in which a semiconductor device is completed by sealing a sealing resin between an electronic component and an internal lead portion.
도 6은 본 발명의 다른 실시예인 반도체 장치의 제조 방법을 설명하기 위한 공정도로서, (a)는 배선 패턴상에, 방열 수단과 절연 보호막의 적층체의 방열 수단에만 절개선을 넣어, 절개선이 들어간 방열 수단과 절연 보호막의 적층체를 펀칭한 상태를 설명하는 공정도이고, (b)는 배선 패턴상에 방열 수단과 절연 보호막의 적 층체를 형성한 후, 방열 수단의 절개선 외측의 불필요한 부분을 제거한 상태를 설명하는 공정도이다.Fig. 6 is a process chart for explaining a method of manufacturing a semiconductor device according to another embodiment of the present invention, in which (a) a cut line is placed only on the heat dissipation means of the laminate of the heat dissipation means and the insulating protective film on the wiring pattern. The process drawing explaining the state which punched in the laminated body of the heat dissipation means and insulation protective film which were entered, (b), after forming the laminated body of a heat dissipation means and an insulation protective film on a wiring pattern, unnecessary part outside the cut line of a heat dissipation means is removed. It is a process chart explaining the removed state.
도 7은 본 발명의 다른 실시예인 반도체 장치의 제조 방법을 설명하기 위한 공정도로서, (a)는 이면 전체에 접착제층을 사이에 두고 방열 수단이 형성된 폴리이미드 기판의 표면에 배선 패턴을 형성한 상태를 설명하는 공정도이고, (b)는 배선 패턴상에 절연 보호막을 펀칭한 상태를 설명하는 공정도이고, (c)는 배선 패턴상에 절연 보호막을 형성하는 상태를 설명하는 공정도이고, (d)는 내부 리드 부분에 전자 부품을 실장하고, 전자 부품과 내부 리드 사이를 밀봉 수지로 밀봉하여 반도체 장치를 완성시킨 상태를 설명하는 공정도이다.FIG. 7 is a process diagram for explaining a method of manufacturing a semiconductor device according to another embodiment of the present invention, in which (a) is a state in which a wiring pattern is formed on a surface of a polyimide substrate on which a heat dissipation means is formed with an adhesive layer interposed therebetween. Is a process chart explaining the state which punched the insulating protective film on a wiring pattern, (c) is the process chart explaining the state which forms an insulating protective film on a wiring pattern, (d) It is a process drawing explaining the state which mounted an electronic component in the internal lead part, sealed the electronic component and the internal lead with sealing resin, and completed the semiconductor device.
도 8은 본 발명의 다른 실시예인 반도체 장치의 제조 방법을 설명하기 위한 공정도로서, 이면의 일부분에 접착제층을 사이에 두고 방열 수단이 형성된 폴리이미드 기판의 표면에, 배선 패턴을 형성한 상태를 설명하는 공정도이다.FIG. 8 is a flowchart for explaining a method of manufacturing a semiconductor device according to another embodiment of the present invention, illustrating a state in which a wiring pattern is formed on a surface of a polyimide substrate on which a heat dissipation means is formed with an adhesive layer interposed therebetween. It is a process chart.
도 9는 종래의 반도체 장치를 설명하기 위한 설명도로서, (a)는 정면도이고, (b)는 (a)의 두께 방향의 단면도이다.9 is an explanatory diagram for explaining a conventional semiconductor device, where (a) is a front view and (b) is a cross-sectional view in the thickness direction of (a).
〈부호의 설명〉<Explanation of sign>
10, 100 반도체 장치10, 100 semiconductor devices
12, 102 폴리이미드 기판12, 102 polyimide substrate
14, 104 배선 패턴14, 104 wiring pattern
16, 106 내부 리드16, 106 internal leads
18, 108 외부 리드18, 108 external leads
20 전자 부품20 electronic components
22 절연 보호막22 Insulation Shield
24 방열 수단24 Heat dissipation means
26 절개선26 incisions
28 적층체28 laminate
30 불필요한 부분30 unnecessary parts
32 밀봉 수지32 sealing resin
34 접착제층34 adhesive layer
110 접착제110 glue
112 동박112 copper foil
114 보호층114 protective layer
116 전자 부품116 electronic components
Claims (26)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008184920 | 2008-07-16 | ||
| JPJP-P-2008-184920 | 2008-07-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100008752A true KR20100008752A (en) | 2010-01-26 |
Family
ID=41817313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090053886A KR20100008752A (en) | 2008-07-16 | 2009-06-17 | Semiconductor device and method for manufacturing the same |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2010045325A (en) |
| KR (1) | KR20100008752A (en) |
| TW (1) | TW201005889A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160026129A (en) | 2014-08-29 | 2016-03-09 | 주식회사 트리스 | A steel tube uncoiling device for drum drawing machine |
| KR20190046435A (en) * | 2017-10-26 | 2019-05-07 | 주식회사 실리콘웍스 | Chip-on-film package |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5463205B2 (en) * | 2010-05-27 | 2014-04-09 | 日本メクトロン株式会社 | Flexible circuit board |
| JP2012119563A (en) * | 2010-12-02 | 2012-06-21 | Mitsui Mining & Smelting Co Ltd | Flexible substrate for semiconductor device, and semiconductor device |
| KR101994931B1 (en) | 2012-07-19 | 2019-07-01 | 삼성전자주식회사 | Storage device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133741A (en) * | 1998-10-22 | 2000-05-12 | Hitachi Cable Ltd | Semiconductor device |
| JP4055614B2 (en) * | 2003-03-18 | 2008-03-05 | 東レ株式会社 | Laminated film with metal foil and semiconductor device using the same |
| JP2007150168A (en) * | 2005-11-30 | 2007-06-14 | Renesas Technology Corp | Semiconductor device |
| JP2007258197A (en) * | 2006-03-20 | 2007-10-04 | Hitachi Cable Ltd | Tape carrier for semiconductor device and manufacturing method thereof |
-
2009
- 2009-03-19 JP JP2009068051A patent/JP2010045325A/en active Pending
- 2009-05-26 TW TW098117399A patent/TW201005889A/en unknown
- 2009-06-17 KR KR1020090053886A patent/KR20100008752A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160026129A (en) | 2014-08-29 | 2016-03-09 | 주식회사 트리스 | A steel tube uncoiling device for drum drawing machine |
| KR20190046435A (en) * | 2017-10-26 | 2019-05-07 | 주식회사 실리콘웍스 | Chip-on-film package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010045325A (en) | 2010-02-25 |
| TW201005889A (en) | 2010-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4159861B2 (en) | Method for manufacturing heat dissipation structure of printed circuit board | |
| KR20150104033A (en) | Ultra-thin embedded semiconductor device package and method of manufacturing therof | |
| US20110088936A1 (en) | Method for manufacturing an electronic assembly | |
| CN106255308B (en) | Printed circuit board and electronic device | |
| JP2010109036A (en) | Printed circuit board and circuit device | |
| WO2017104517A1 (en) | Circuit structure, and electrical connection box | |
| KR20100008752A (en) | Semiconductor device and method for manufacturing the same | |
| CN109327957B (en) | Heat-conducting copper substrate and manufacturing method thereof | |
| JP2004274035A (en) | Module having built-in electronic parts and method of manufacturing same | |
| US10356909B1 (en) | Embedded circuit board and method of making same | |
| TW457545B (en) | Substrate to form electronic package | |
| KR101897069B1 (en) | Manufacturing method of chip package member and manufacturing method of chip package | |
| JP2007273835A (en) | Metal base board and electronic component mounting structure equipped therewith | |
| JP2012023283A (en) | Heat dissipation substrate and method for manufacturing the same | |
| CN216752232U (en) | Flexible aluminum base material and LED lamp bead connecting structure | |
| JP2007273648A (en) | Printed wiring board and its manufacturing method | |
| KR200363858Y1 (en) | Film typed thermistor temperature sensor | |
| US8330049B2 (en) | Circuit board module and method of manufacturing the same | |
| JPH0446479B2 (en) | ||
| JP2770485B2 (en) | Circuit board | |
| CN114364118A (en) | Flexible aluminum base material, LED lamp bead connecting structure and preparation process thereof | |
| JPH1197587A (en) | Semiconductor device | |
| US7827679B1 (en) | Thermal management circuit board and methods of producing the same | |
| JP2009164479A (en) | Printed wiring board | |
| JP4663161B2 (en) | Metal base circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20090617 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |