Nothing Special   »   [go: up one dir, main page]

KR20090104232A - 화소 회로, 이를 포함하는 디스플레이 장치 및 화소 회로의동작 방법 - Google Patents

화소 회로, 이를 포함하는 디스플레이 장치 및 화소 회로의동작 방법 Download PDF

Info

Publication number
KR20090104232A
KR20090104232A KR1020080029555A KR20080029555A KR20090104232A KR 20090104232 A KR20090104232 A KR 20090104232A KR 1020080029555 A KR1020080029555 A KR 1020080029555A KR 20080029555 A KR20080029555 A KR 20080029555A KR 20090104232 A KR20090104232 A KR 20090104232A
Authority
KR
South Korea
Prior art keywords
voltage
pixel circuit
pixel
scan line
data line
Prior art date
Application number
KR1020080029555A
Other languages
English (en)
Other versions
KR100932205B1 (ko
Inventor
권오경
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020080029555A priority Critical patent/KR100932205B1/ko
Priority to PCT/KR2009/001593 priority patent/WO2009145430A2/ko
Priority to TW098110655A priority patent/TWI408658B/zh
Publication of KR20090104232A publication Critical patent/KR20090104232A/ko
Application granted granted Critical
Publication of KR100932205B1 publication Critical patent/KR100932205B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

투명 절연 기판에 형성된 디스플레이 장치의 화소 회로는 광감지를 위한 센싱 화소 회로를 내장하며, 센싱 동작을 위해 한개의 제어 라인을 R, G, B 화소 영역에 형성하여 개구율 감소를 줄일 수 있다. 상기 화소 회로는 커패시터, 수광소자 및 방전부를 포함한다. 수광 소자는 제어 라인 신호에 응답하여 순방향 바이어스시 상기 커패시터를 제1 전압으로 충전시키고 역방향 바이어스시 상기 커패시터에 충전된 제1 전압을 축적 구간(integration period)동안 제1 방전시킨다. 방전부는 상기 축적 구간 이후에 프리차지 전압으로 제1 프리차지된 데이터 라인의 전압을 제2 방전시켜 제1 샘플링 전압을 출력 노드에 제공하고, 상기 제2 방전후 상기 프리차지 전압으로 제2 프리차지된 데이터라인의 전압을 제3 방전시켜 제2 샘플링 전압을 상기 출력 노드에 제공한다.
화소, 개구율, AMLCD, 센싱, 센서

Description

화소 회로, 이를 포함하는 디스플레이 장치 및 화소 회로의 동작 방법{Pixel Circuit, Display Device having Pixel Circuit, and Method of Operating Pixel Circuit}
본 발명은 화소 회로에 관한 것으로서, 보다 상세하게는 디스플레이 동작 및 센싱 동작을 수행할 수 있는 화소 회로, 이를 포함하는 디스플레이 장치 및 화소 회로의 동작 방법에 관한 것이다.
최근 휴대용 전자기기의 수요가 증가함에 따라 휴대용 전자기기에 디스플레이 이외의 다양한 기능을 포함시키기 위한 노력이 계속되고 있다. 그 중 외부의 빛이나 디스플레이 자체의 빛을 감지하는 광 센서를 이용하여 다양한 기능을 구현하기 위한 연구가 진행되고 있다.
대표적으로 디스플레이 주변의 빛을 감지하여 디스플레이의 밝기를 조절하는 주변광 감지 회로, 디스플레이 주변의 빛이나 디스플레이 자체의 빛을 이용하여 손으로 가려진 부분을 감지하는 터치 패널 회로, 디스플레이 자체의 빛을 문서에 반사시켜 이를 감지하는 광 스캐너 등에서 다기능 디스플레이를 위해 광 센서를 사용하고 있다.
광 센서에서 빛 신호를 받아 전기 신호로 전환 시켜 주는 것은 포토 다이오드 같은 수광 소자이며, 최근 유리기판상 별도의 필름 없이 터치 패널 기능이나 이미지 스캐너, 스타일러스 기능을 구현하기 위해 수광 소자를 사용하는 기술들에 관한 연구와 개발이 진행되고 있다.
수광 소자로 빛의 세기를 감지하여 터치나 스캐닝 기능을 구현하기 때문에 수광 소자가 포함된 센서(sensor) 회로는 디스플레이 화소와 같이 집적되어야 한다.
수광소자를 포함한 센서가 디스플레이 화소와 함께 집적됨에 따라 디스플레이 화소의 개구율이 감소한다는 문제가 발생된다.
도 1은 종래의 AMLCD(Active Matrix Liquid Crystal Display)용 액정 패널에 사용되는 화소 구조를 나타낸다. 도 1을 참조하면, 상기 화소는 LCD 화소과 센싱 화소 회로로 이루어진다. LCD 화소는 1 트랜지스터 TR (또는 TG, TB) 및 1 커패시터 CSR(또는 CSG, CSB)로 이루어진다. 센싱 화소 회로는 LCD 픽셀과, 1개의 TFT(Thin Film Transistor) T1, 1개의 p-i-n(p-intrinsic-n) 다이오드, 1개의 커패시터(capacitor) CST를 포함한다.
상기 센싱 화소 회로는 기존의 데이터(data) 구동 신호선을 리드아웃(readout) 신호선으로 사용하고, RST, RWS 2개의 제어 신호선이 추가된 구조를 가지며, 리셋(reset) 동작은 p-i-n 다이오드의 순방향 동작을 이용하고, 라인 선택 동작은 RWS 제어 신호선과 커패시터 CST의 커플링 효과를 이용하여 2개의 TFT를 줄 인 구조를 가진다.
그러나, 상기 종래의 화소 구조는 실제 화소에서 TFT를 줄임으로써 감소되는 개구율보다 화소에 인가되는 제어 신호선을 줄임으로써 감소되는 개구율이 더 크고, p-i-n 다이오드 제조시 p-타입(type)과 n-타입(type) 공정이 모두 필요하므로 공정 비용이 증가하는 단점을 갖고 있다.
따라서, 본 발명의 제1 목적은 디스플레이 동작 및 센싱 동작을 수행할 수 있는 화소 회로에 적용될 경우 개구율 감소를 줄일 수 있는 화소 회로를 제공하는 것이다.
또한, 본 발명의 제2 목적은 상기 화소 회로를 포함하는 디스플레이 장치 장치를 제공하는 것이다.
또한, 본 발명의 제3 목적은 상기 화소 회로의 동작 방법을 제공하는 것이다.
상기한 본 발명의 제1 목적을 달성하기 위한 본 발명의 일측면에 따른 화소 회로는 커패시터와, 제어 라인 신호에 응답하여 순방향 바이어스시 상기 커패시터를 제1 전압으로 충전시키고 역방향 바이어스시 상기 커패시터에 충전된 제1 전압을 축적 구간(integration period)동안 제1 방전시키는 수광소자와, 상기 축적 구간 이후에 프리차지 전압으로 제1 프리차지된 데이터 라인의 전압을 제2 방전시켜 제1 샘플링 전압을 출력 노드에 제공하고, 상기 제2 방전후 상기 프리차지 전압으 로 제2 프리차지된 데이터라인의 전압을 제3 방전시켜 제2 샘플링 전압을 상기 출력 노드에 제공하는 방전부를 가지는 센싱 화소 회로를 포함한다. 상기 화소 회로는 상기 제1 샘플링 전압과 상기 제2 샘플링 전압간의 차이를 검출하여 센싱 동작을 수행할 수 있다. 상기 방전부는 상기 축적 구간 이후에 상기 데이터 라인이 상기 프리차지 전압으로 제1 프리차지된 경우 상기 스캔 라인을 통하여 전달된 스캔 라인 신호에 응답하여 상기 제1 프리차지된 데이터라인의 전압을 상기 스캔라인으로 제2 방전시켜 상기 제1 샘플링 전압을 출력 노드에 제공할 수 있고, 상기 제2 방전후 상기 데이터 라인이 상기 프리차지 전압으로 제2 프리차지된 경우 상기 스캔 라인 신호에 응답하여 상기 제2 프리차지된 데이터라인의 전압을 상기 스캔라인으로 제3 방전시켜 상기 제2 샘플링 전압을 상기 출력 노드에 제공할 수 있다. 상기 방전부는 상기 스캔 라인에 결합된 제1 전극, 상기 커패시터의 일단에 결합된 제어 전극을 가지는 제1 트랜지스터와, 상기 제1 트랜지스터의 제2 전극에 결합된 제1 전극, 상기 스캔 라인에 결합된 제어 전극, 상기 출력 노드 및 상기 데이터 라인에 결합된 제2 전극을 가지는 제2 트랜지스터를 포함할 수 있다. 상기 방전부는 상기 제2 방전 및 상기 제3 방전시 소스 폴로어(source follower)로 동작하는 제1 트랜지스터와, 스캔라인을 통해 전달되는 스캔 라인 신호에 응답하여 스위칭 동작을 하는 제2 트랜지스터를 포함할 수 있다. 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 LTPS(Low Temperature Poly-Si) P-타입(type) TFT(Thin Film Transistor)가 될 수 있다. 상기 수광소자는 역방향 바이어스시 외부광의 세기에 대응하는 광누설전류가 흘러 상기 커패시터에 충전된 제1 전압을 상기 축적 구간(integration period)동안 제1 방전시키는 p-i-m(p-intrinsic-metal) 다이오드가 될 수 있다. 상기 화소 회로는 R(Red) 픽셀, G(Green) 픽셀 및 B(Blue) 픽셀로 이루어진 유닛 픽셀당 한개씩 구비될 수 있다. 상기 화소 회로는 R(Red) 픽셀, G(Green) 픽셀 및 B(Blue) 픽셀 중 하나의 픽셀당 한개씩 구비될 수 있다. 상기 화소 회로는 상기 데이터 라인 및 상기 스캔 라인과 결합되어 상기 데이터 라인을 통해 전달된 화상 신호에 대응하여 발광소자에 의한 디스플레이 동작을 수행하는 화소를 더 포함할 수 있다. 상기 화소는 AMLCD(Active Matrix Liquid Crystal Display) 화소가 될 수 있으며, 상기 커패시터는 상기 AMLCD 화소의 액정셀에 전기적으로 연결된 공통 전원 전압에 전기적으로 연결될 수 있다. 상기 화소는 OLED(Organic Light Emitting Diode) 화소가 될 수 있으며, 상기 커패시터는 상기 OLED 화소에 전원 전압을 공급하는 전원 전압 라인에 전기적으로 연결될 수 있다. N 번째(N은 자연수) 스캔 라인에 연결된 화소는 광 방출 동작을 수행하며, N+1 번째 스캔 라인에 연결된 센싱 화소 회로는 센싱 동작을 수행할 수 있다.
또한, 본 발명의 제2 목적을 달성하기 위한 본 발명의 일측면에 따른 디스플레이 장치는 스캔 라인 신호를 전달하는 스캔 라인과, 화상 신호를 전달하는 데이터 라인과, 상기 스캔 라인을 제어하기 위한 스캔 구동부와, 상기 데이터 라인을 구동하기 위한 데이터 구동부와, 상기 스캔 라인 및 상기 데이터 라인에 전기적으로 결합되어 센싱 동작을 수행하는 센싱 화소 회로를 포함하되, 상기 센싱 화소 회로는 커패시터와, 제어 라인 신호에 응답하여 순방향 바이어스시 상기 커패시터를 제1 전압으로 충전시키고 역방향 바이어스시 상기 커패시터에 충전된 제1 전압을 축적 구간(integration period)동안 제1 방전시키는 수광소자와, 상기 축적 구간 이후에 프리차지 전압으로 제1 프리차지된 데이터 라인의 전압을 제2 방전시켜 제1 샘플링 전압을 출력 노드에 제공하고, 상기 제2 방전후 상기 프리차지 전압으로 제2 프리차지된 데이터라인의 전압을 제3 방전시켜 제2 샘플링 전압을 상기 출력 노드에 제공하는 방전부를 포함한다. 상기 화소 회로는 상기 제1 샘플링 전압과 상기 제2 샘플링 전압간의 차이를 검출하여 센싱 동작을 수행할 수 있다. 상기 디스플레이 장치는 상기 데이터 라인 및 상기 스캔 라인과 결합되어 상기 데이터 라인을 통해 전달된 화상 신호에 대응하여 발광소자에 의한 디스플레이 동작을 수행하는 화소와, 상기 스캔 구동부와 데이터 구동부를 제어하기 위한 타이밍 제어부를 더 포함할 수 있다.
또한, 본 발명의 제2 목적을 달성하기 위한 본 발명의 일측면에 따른 스캔 라인 및 데이터 라인과 전기적으로 결합된 센싱 화소 회로와 화소를 포함하는 화소 회로의 동작 방법은, 상기 센싱 화소 회로에서 제어 라인에 전기적으로 결합된 수광소자가 상기 제어 라인의 신호에 응답하여 커패시터를 제1 전압으로 충전시키는 단계와, 상기 센싱 화소 회로의 수광소자에서 상기 커패시터에 충전된 제1 전압을 축적 구간(integration period)동안 제1 방전시키는 단계와, 상기 센싱 화소 회로에서 상기 축적 구간 이후에 프리차지 전압으로 제1 프리차지된 데이터 라인의 전압을 제2 방전시켜 제1 샘플링 전압을 제공하는 단계와, 상기 센싱 화소 회로에서 상기 제2 방전후 상기 프리차지 전압으로 제2 프리차지된 데이터 라인의 전압을 제3 방전시켜 제2 샘플링 전압을 제공하는 단계와, 상기 센싱 화소 회로에서 상기 제 1 샘플링 전압과 상기 제2 샘플링 전압간의 차이를 검출하여 센싱 동작을 수행하는 단계를 포함한다. 상기 센싱 화소 회로에서 상기 축적 구간 이후에 프리차지 전압으로 제1 프리차지된 데이터 라인의 전압을 제2 방전시켜 제1 샘플링 전압을 제공하는 단계는 상기 축적 구간 이후에 상기 데이터 라인이 상기 프리차지 전압으로 제1 프리차지된 경우 상기 스캔 라인을 통하여 전달된 스캔 라인 신호에 응답하여 상기 제1 프리차지된 데이터라인의 전압을 상기 스캔라인으로 제2 방전시켜 상기 제1 샘플링 전압을 제공할 수 있다. 상기 센싱 화소 회로에서 상기 제2 방전후 상기 프리차지 전압으로 제2 프리차지된 데이터 라인의 전압을 제3 방전시켜 제2 샘플링 전압을 제공하는 단계는 상기 제2 방전후 상기 데이터 라인이 상기 프리차지 전압으로 제2 프리차지된 경우 상기 스캔 라인 신호에 응답하여 상기 제2 프리차지된 데이터 라인의 전압을 상기 스캔라인으로 제3 방전시켜 상기 제2 샘플링 전압을 제공할 수 있다. 상기 센싱 화소 회로의 수광소자에서 상기 커패시터에 충전된 제1 전압을 축적 구간(integration period)동안 제1 방전시키는 단계는 상기 수광소자에 역방향 바이어스가 걸린 경우 외부광의 세기에 대응하는 광누설전류가 상기 수광 소자에 흘러 상기 커패시터에 충전된 제1 전압을 상기 축적 구간(integration period)동안 제1 방전시킬 수 있다. 상기 화소 회로의 동작 방법은 상기 데이터 라인 및 상기 스캔 라인과 결합된 화소에서 상기 데이터 라인을 통해 전달된 화상 신호에 대응하여 발광소자에 의한 디스플레이 동작을 수행하는 단계를 더 포함할 수 있다. N 번째(N은 자연수) 스캔 라인에 연결된 화소에서는 광 방출 동작을 수행하고, N+1 번째 스캔 라인에 연결된 센싱 화소 회로에서는 상기 센싱 동작을 수행할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따르면 센싱 동작을 위해 한개의 제어 라인이 R, G, B 화소 영역에 형성됨으로써 기존의 센싱 화소 회로에서 2개의 제어 신호선을 사용하는 경우에 비해 개구율(aperture ratio) 감소를 줄일 수 있다.
또한, 센싱 회로의 트랜지스터들을 모두 p-타입(type) TFT로 구현하고, 센싱 화소 회로의 수광 소자를 p-i-n(p-intrinsic-n) 다이오드로 구현함으로써 공정 비용을 줄일 수 있다.
또한, 화소 회로는 광감지를 위한 센싱 화소 회로를 내장하여 이미지 스캐너 및/또는 터치 패널의 부가 기능을 제공할 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면 번호에 상관없이 동일한 수단에 대해서는 동일한 참조 번호를 사용하기로 한다.
도 2는 본 발명의 일실시예에 따른 이미지 스캐너 기능을 가지는 평판 표시 장치용 화소 회로를 나타낸다. 도 16은 본 발명의 일실시예에 따른 평판 표시 장치를 나타낸 블록도이다.
도 16을 참조하면, 본 발명의 일실시예에 따른 이미지 스캐너 기능을 가지는 평판 표시 장치는 스캔 구동부(200), 데이터 구동부(300), 타이밍 제어부(400) 및 화소부(500)를 포함한다.
타이밍 제어부(400)는 스캔 제어 신호를 생성하여 스캔 구동부(200)를 제어하고, 데이터 제어 신호를 생성하여 데이터 구동부(300)를 제어한다.
스캔 구동부(200)는 복수의 스캔 라인들 중 적어도 하나를 선택하기 위한 복수의 스캔 라인 신호(scan1, ..., scan N)와 센싱 동작을 제어하기 위한 복수의 제어 신호(REF1, ..., REF N)을 화소부(500)로 제공한다.
데이터 구동부(300)는 화상 신호를 복수의 데이터 라인들(data1, data2, ..., data M-1, data M)을 통해 화소부(500)로 제공한다.
화소부(500)는 복수의 화소 회로(100)로 구성된다.
도 2는 본 발명의 일실시예에 따른 이미지 스캐너 기능을 가지는 평판 표시 장치로서 AMLCD를 사용할 경우 평판 표시 장치의 화소부를 구성하는 N X M 개의 화소(pixel) 회로들 중 하나를 대표적으로 도시한 것이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 이미지 스캐너 기능을 가지는 평판 표시 장치의 화소 회로(100)는 센싱 화소 회로(10) 및 LCD 화소(20)으로 이루어진다. 센싱 화소 회로(10)는 LCD 화소(20)와 동일한 투명 절연 기판에 형성될 수 있다.
LCD 화소(20)는 트랜지스터 P1, 커패시터 CS 및 액정셀(LC)로 이루어진다.
센싱 화소 회로(10)는 수광 소자(12), 커패시터 CST 및 방전부(14)를 포함한다.
방전부(14)는 도 2에 도시된 바와 같이 2개의 TFT(Thin Film Transistor) P2, P3로 이루어질 수 있다.
트랜지스터 P2는 리드아웃(readout)을 위해 소스 폴로어(source follower) 동작을 수행한다. 트랜지스터 P2는 소스 폴로어 동작을 수행하여 프리 차지된 데이터 라인의 전압을 스캔 라인으로 방전시킨다.
트랜지스터 P3의 게이트는 스캔 라인에 연결되고, 드레인은 데이터 라인에 연결되어 스캔 라인 신호에 따라서 스캔 라인을 선택하기 위한 스위치로 동작한다.
수광 소자(12)는 다이오드 D로 이루어질 수 있다.
공정 비용을 줄이기 위해 LCD 화소(20)의 트랜지스터 P1과 센싱 화소 회 로(10)의 2개의 TFT P2, P3는 p-타입(type) TFT로 구현할 수 있다. 여기서, P2, P3는 LTPS(Low Temperature Poly-Si) p-type TFT로 구현할 수 있다. 또한, 공정 비용을 줄이기 위해 센싱 화소 회로(10)의 수광 소자(12)는 p-i-m(p-intrinsic-metal) 다이오드로 구현할 수 있다.
데이터 라인을 리드아웃 신호선으로 사용하며, 소스 폴로어로 동작하는 트랜지스터 P2의 방전 경로는 다른 데이터 신호선이 아닌 스캔 라인을 사용한다. 즉, 스캔 라인은 라인 선택을 위한 제어선으로의 동작뿐 아니라 방전 경로로도 사용된다.
도 3a는 본 발명의 일실시예에 따른 이미지 스캐너 기능을 가지는 평판 표시 장치의 화소 회로의 동작을 설명하기 위한 개념도이고, 도 3b는 본 발명의 일실시예에 따른 이미지 스캐너 기능을 가지는 평판 표시 장치의 화소 회로의 센싱 모드 동작 타이밍도를 나타낸다.
본 발명의 일실시예에 따른 화소회로가 디스플레이 모드로 동작시에는 스캔 라인과 데이터 라인이 쇼트가 되지 않도록 REF 제어 신호를 하이(high)로 유지하여 트랜지스터 P2를 오프 상태로 유지시킨다.
센싱 모드에서는 본 발명의 일실시예에 따른 평판 표시 장치는 이미지 스캐너 동작을 수행한다. LCD 표면상에 놓인 문서는 백라이트로부터의 빛을 반사시키고, 상기 반사된 빛의 세기(intensity)는 상기 문서 상의 이미지의 그레이 레벨(gray level)에 의해 결정된다. 상기 센싱 화소 회로(10)는 상기 반사된 빛의 세기를 검출한다. 따라서, 본 발명의 일실시예에 따른 평판 표시 장치의 LCD 패널은 광 방출(light emission)을 통한 디스플레이 동작뿐만 아니라 동시에 반사된 광을 검출하는 센싱 동작을 수행할 수 있다.
도 3a를 참조하면, 홀수 라인(Line N, Line N+2, ...) 픽셀들은 광 방출 동작을 수행하며, 짝수 라인(Line N+1, Line N+3, ...) 픽셀들은 센싱 동작을 수행한다. 짝수 라인 필셀들은 스캔 타임(scan time) 및 스캔 타임 동안의 리드 아웃 동작을 제외하고는 프레임 타임(frame time) 동안 축적(integration) 동작을 수행한다.
이하, 본 발명의 일실시예에 따른 화소 회로의 동작을 도 2 및 도 3b를 참조하여 설명한다.
먼저, 초기 리셋 구간(reset period)에서, 제어 신호 REF가 'high'(VREF,high)가 되면 p-i-m 다이오드 D가 순방향 상태에서 동작하여 노드 N1이 VREF,high-VON,p-i-m으로 충전되므로 트랜지스터 P2는 턴오프된다. 구체적으로, p-i-m 다이오드 D에 순방향 바이어스가 인가되므로 노드 N1 전압-즉 p-i-m 다이오드 D의 음극 전압(또는 트랜지스터 P2의 게이트 노드 전압 VG,P2)-이 VREF,high-VON,p-i-m으로 충전되고(구간 T2 참조), 상기 VREF,high-VON,p-i-m 전압은 커패시터 CST에 저장된다. p-i-m 다이오드 D의 순방향 바이어스 특성을 이용하여 셀프-리셋(self-reset) 동작을 수행하며, 제어 신호 REF가 'high'인 구간을 조절함으로써 후술할 축적 구간(integration period) 시간을 조절할 수 있다. 리셋(reset) 동작은 p-i-m 다이오드 D의 순방향 특성을 이용하여 별도의 TFT없이 이루어지며, p-i-m 다이오드 D는 순방향 바이어스(forward bias) 특성을 이용하여 셀프-리셋(self-reset) 동작을 수행한다.
이후, 축적 구간(integration period, T3)에서, 제어 신호 REF가 'low'(VREF,low)가 되면 p-i-m 다이오드 D는 역방향 바이어스 상태에 놓이게 되고, 상기 역방향 전압은 VREF,high-VON,p-i-m-VREF,low가 된다. 축적 구간동안 외부에서 인가되는 빛이나 LCD 패널위의 물체에 반사된 빛에 의해 p-i-m 다이오드 D에서 광 누설 전류가 흐르게 되고 광 누설 전류는 인가되는 빛의 세기에 의해 증가하게 된다. 광 누설 전류에 의해 CST에 저장된 전압이 방전되기 시작한다.
정해진 축적 시간(integration time)후 축적 구간의 끝에서 광 누설 전류에 의해 방전된 전압을 ΔV라 하면, 트랜지스터 P2의 게이트 노드 전압은 VREF,high-VON,p-i-m -ΔV가 된다. 상기 방전된 전압 ΔV는 축적 시간(integration time), CST, 광 누설 전류의 크기(또는 인가되는 빛의 세기)에 의해 결정된다. 이때 리드아웃(readout) 신호선 역할을 하는 데이터 라인은 프리차지 신호 PRE에 의해서 전압 VPRE로 프리차징된다.
이어서, 샘플링 구간(sampling period, 또는 readout period)의 제1 샘플링 구간(구간 T4)에서, 스캔 신호가 'low'가 되면, 트랜지스터 P3가 턴온되어 선택된 수평 라인의 센서 화소 회로들이 제1 샘플링 동작을 수행하게 된다(구간 T5 참조). VPRE로 프리차징된 데이터 라인의 전압은 소스 폴로어인 P2에 의해 'low' 레벨인 스캔 라인으로 방전된다. 첫 번째 방전된 데이터 라인의 전압(첫번째 샘플링된 VOUT) 은 트랜지스터 P2의 게이트 노드 전압보다 P2의 문턱전압만큼 높은 VREF,high-VON,p-i-m-ΔV+Vth,P2가 된다.
이후, 'high' 프리 차지 신호 PRE에 의해 다시 데이터 라인이 프리차징되고, 샘플링 구간의 제2 샘플링 구간(구간 T5)에서, 제어 신호 REF가 'high'가 되어 트랜지스터 P2의 게이트 노드가 VREF,high-VON,p-i-m으로 충전된다. 프리차지 PRE 신호가 'high'가 되면 소스 폴로어 P2에 의해 두 번째 리셋(reset) 전압 리드아웃(readout) 동작이 수행되고, 두 번째 방전된 데이터 라인의 전압(두번째 샘플링된 VOUT)은 VREF,high-VON,p-i-m+Vth,P2가 된다.
상기와 같은 두 번에 걸친 샘플링 동작에 의한 샘플링 전압은 상관이중샘플링(CDS, Correlated Double Sampling) 회로로 전달된다. 상기 CDS 회로는 두 번째 방전된 데이터 라인의 전압(두번째 샘플링된 VOUT)과 첫 번째 방전된 데이터 라인의 전압(첫번째 샘플링된 VOUT)간의 차이를 얻어낸다. 따라서, CDS 회로에서 처리된 최종 출력은 ΔV가 되어, 결과적으로 소스 폴로어인 P2의 불균일한 문턱전압특성이 제거되고 ΔV만을 추출해낼 수 있게 된다. 즉, CDS 회로에서 처리된 최종 출력은 소스 폴로어인 P2의 문턱전압에 의존하지 않으며, 축적 시간(integration time), CST, 광 누설 전류의 크기(또는 인가되는 빛의 세기)에 의해 결정된다.
본 발명의 일실시예에 따른 이미지 스캐너 기능을 가지는 평판 표시 장치용 센서 화소 회로는 R(Red), G(Green), B(Blue) 각 서브 픽셀(sub-pixel) 마다 하나 씩 형성하거나 또는 R, G, B로 이루어진 유닛 픽셀(unit-pixel) 마다 하나씩 형성할 수 있다.
도 4a는 본 발명의 일실시예에 따른 이미지 스캐너 기능을 가지는 평판 표시 장치용 센서 화소 회로가 유닛 픽셀(unit-pixel) 마다 하나씩 형성된 경우의 회로도이다. 도 4b는 도 4a의 화소 회로의 레이아웃을 나타낸다.
도 4a를 참조하면, 화소 회로(400)는 R 화소, G 화소, B 화소 및 센싱 화소 회로로 이루어져, R 화소, G 화소 및 B 화소로 이루어진 유닛 픽셀(unit-pixel)에 대해 하나의 센싱 화소 회로가 형성된다. 2개의 TFT(Thin Film Transistor) P2, P3, 1개의 다이오드 D, 1개의 커패시터(capacitor) CST를 포함한다.
도 4b에 도시된 바와 같이, 본 발명의 일실시예에 따른 화소 회로(400)는 제어 라인 REF 1개만이 R, G, B 화소 영역에 형성됨으로써 도 1의 기존의 2개의 제어 라인을 사용하는 경우보다 화소 개구율(aperture ratio)을 높일 수 있다.
즉, 본 발명의 일실시예에 따른 센싱 화소 회로(20)는 도 1의 기존의 센싱 화소 회로 구조보다 TFT가 1개 더 사용되었지만 추가적인 제어 신호선으로 REF 1개만을 사용함으로써 도 1의 기존의 센싱 화소 회로에서 2개의 제어 신호선을 사용하는 경우에 비해 개구율(aperture ratio) 감소를 최소화할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 평판 표시 장치용 화소 회로를 나타낸다. 도 5는 본 발명의 다른 실시예에 따른 평판 표시 장치로서 OLED(Organic Light Emitting Diode)를 사용할 경우 평판 표시 장치의 화소부를 구성하는 N X M 개의 화소(pixel)들 중 하나를 대표적으로 도시한 것이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 평판 표시 장치의 화소 회로(500)는 센싱 화소 회로(510), R(Red) OLED 화소(520), G(Green) OLED 화소(530),B(Blue) OLED 화소(540)으로 이루어진다. 도 5는 센서 화소 회로가 유닛 픽셀(unit-pixel) 마다 하나씩 형성된 경우를 나타낸다. 센서 화소 회로는 단위 픽셀 마다 하나씩 형성될 수 도 있다.
센싱 화소 회로(510)는 R(Red) OLED 화소(520), G(Green) OLED 화소(530),B(Blue) OLED 화소(540)와 동일한 투명 절연 기판에 형성될 수 있다.
각 OLED 화소(520, 530, 540)는 3개의 트랜지스터, 1개의 커패시터 CS2 및 OLED셀로 이루어진다. 상기 각 OLED 화소(520, 530, 540)의 트랜지스터는 P-타입 TFT(Thin Film Transistor)로 구현할 수 있다.
센싱 화소 회로(510)는 수광 소자(512), 커패시터 C21 및 방전부(514)를 포함한다.
방전부(14)는 도 5에 도시된 바와 같이 2개의 TFT(Thin Film Transistor) P22, P23로 이루어질 수 있다.
공정 비용을 줄이기 위해 각 OLED 화소의 트랜지스터들과 센싱 화소 회로(510)의 2개의 TFT P22, P23는 p-타입(type) TFT로 구현할 수 있다. 여기서, P22, P23는 LTPS(Low Temperature Poly-Si) p-type TFT로 구현할 수 있다. 또한, 공정 비용을 줄이기 위해 센싱 화소 회로(510)의 다이오드 D2는 p-i-m (p- intrinsic-metal) 다이오드로 구현할 수 있다.
센싱 화소 회로(510)는 OLED 화소 구조에 맞도록 도 2의 센싱 화소 회로(10)의 구조를 변형한 것으로서, 커패시터 C21의 일단이 전원 라인 ELVDD에 연결되는 점을 제외하고는 도 2의 센싱 화소 회로(10)와 동일한 구조를 가지므로 자세한 설명은 생략한다.
본 발명의 다른 실시예에 따른 센싱 화소 회로(510)는 제어 신호선으로 REF 1개만을 사용함으로써 2개 이상의 제어 신호선을 사용하는 경우에 비해 개구율(aperture ratio) 감소를 최소화할 수 있다.
도 6은 도 5의 화소 회로의 디스플레이 모드 및 센싱 모드 동작을 나타내는 타이밍도이고, 도 7은 도 5의 화소 회로의 동작을 설명하기 위한 개념도이다.
본 발명의 다른 실시예에 따른 화소회로가 디스플레이 모드로 동작시에는, R 픽셀을 예로들어 설명하면, n 번째 스캔 라인 신호가 'low'가 되고 제어 신호 em이 'high'가 되면 스위칭 트랜지스터 T1R이 턴온되어 데이터 라인을 통하여 화상 신호에 상응하는 전압이 커패시터 CS2에 충전된다. 이후, n 번째 스캔 라인 신호가 'high'가 되고 제어 신호 em이 'low'가 되면 스위칭 트랜지스터 T1R이 턴오프되고 스위칭 트랜지스터 T3R이 턴온되며 상기 커패시터 CS2에 충전된 전압이 구동 트랜지스터 T2R의 게이트에 인가되어 구동 트랜지스터 T2R의 드레인으로부터 소오스로 상기 게이트로 인가된 전압에 대응하는 전류가 흐르게 된다. 구동 트랜지스터 T2R에 흐르 는 전류와 동일한 순방향의 전류가 유기발광다이오드(OLED)에 흐르고, 상기 전류에 대응하는 세기의 빛이 발광(emission)하게 된다.
제어 신호 em가 'high'인 상태에서는 스위칭 트랜지스터 T3R이 턴오프되어 유기발광다이오드(OLED)에 전류가 흐르지 않으므로 유기발광다이오드(OLED)에서 빛이 발광하지 못하며(Black frame), 도 7에 도시된 바와 같이 1 프레임 시간(frame time) 내에 이러한 블랙 프레임(Black frame) 구간을 삽입함으로써 디스플레이 모드와 터치 패널로 동작하기 위한 센싱 모드를 모두 구현할 수 있다.
본 발명의 다른 실시예에 따른 화소회로가 센싱 모드로 동작시에는, 도 3b에서 설명한 바와 같이 리셋 구간(reset period), 축적 구간(integration period) 및 2번의 샘플링 동작 구간을 거쳐서 얻어진 샘플링 전압을 이용하여 상관이중샘플링(CDS, Correlated Double Sampling) 회로에서 두번째 샘플링된 VOUT과 첫 번째 샘플링된 VOUT간의 차이(ΔV)를 얻을 수 있다. 결과적으로, 소스 폴로어인 P22의 불균일한 문턱전압특성이 제거되고 소스 폴로어인 P22의 문턱 전압에 의존하지 않는 ΔV만을 추출해낼 수 있게 된다.
도 8은 본 발명의 일실시예에 따른 도 4a의 센싱 화소 회로의 시뮬레이션 결과이다. 도 8은 p-i-m 다이오드 D에 흐르는 광 누설 전류를 0.6, 2.6, 12.0, 52.0 pA로 가정하였을 때의 도 4a의 센싱 화소 회로의 시뮬레이션 결과로서, 첫 번째 샘플링 전압과 두 번째 샘플링 전압의 차이인 ΔV를 광 누설 전류(IPIM)를 가로축으로에 하고 ΔV를 세로축으로 하여 나타낸 결과이다.
도 8을 참조하면, 소스 폴로어로 동작하는 트랜지스터 P12의 문턱 전압(Vth,P12)이
Figure 112008023073265-PAT00001
0.7 V, 이동도(mobility)가
Figure 112008023073265-PAT00002
20 % 씩 각각 변하여도 85 mV이내의 오차를 갖는다는 것을 확인할 수 있다.
도 9는 본 발명의 일실시예에 따른 도 4a의 센싱 화소 회로의 출력 전압을 측정한 파형을 나타낸 그래프이다.
도 8을 참조하면, 외부에서 인가되는 빛의 세기를 0 부터 10,000 lx 까지 증가시킬수록 첫 번째 샘플링 동작에 의한 첫 번째 샘플링(1st sampling) 전압이 감소되는 것을 확인 할 수 있다.
두 번째 샘플링 구간은 소스 폴로어를 리셋시킨 후의 리셋 전압을 샘플링하는 구간으로서, 두 번째 샘플링 구간에서의 샘플링 전압이 인가되는 빛 세기에 따라 조금씩 변하는 현상을 도 8에서 확인할 수 있다. 이는 인가되는 빛에 따라 p-i-m 다이오드 D의 순방향 전류 특성이나 소스 폴로어로 동작하는 트랜지스터 P2의 특성이 조금씩 변하기 때문이다.
그러나, 이러한 트랜지스터 P2의 특성 변화도 전술한 바와 같이 CDS 회로를 통해 보상된다. 본 발명의 일실시예에 따른 센싱 화소 회로의 동작상 한 번의 샘플링은 수평라인 선택시간 (row line selection time) 의 절반의 시간인 13μs 이내에 이루어져야 하나 측정 환경에 존재하는 기생 부하로 인해 정확한 측정이 어려우므로 도 8에서는 샘플링 시간만 인위적으로 0.5 ms로 조절하여 측정을 수행하였다. 샘플링되는 전압 레벨은 제어 라인 REF로 인가되는 전압의 레벨을 조절함으로써 변 경시킬 수 있다.
제작된 본 발명의 일실시예에 따른 센싱 화소 회로들은 모두 도 8과 같은 출력 전압 파형을 가지며, 각 화소 회로별로 수광 소자인 p-i-m 다이오드 D와 커패시터 CST의 크기가 다르기 때문에 빛 세기에 따른 출력 전압 변화량과 출력 전압 범위가 달라진다.
표 1은 제작된 본 발명의 일실시예에 따른 AMLCD에 사용되는 센싱 화소 회로들의 설계 조건을 나타낸다.
Type 1 Type 2 Type 3 Type 4
panel size 5-inch 5-inch 5-inch 5-inch
Resolution 640ㅧ480 (VGA) 640ㅧ480 (VGA) 640ㅧ480 (VGA) 640ㅧ480 (VGA)
p-i-m diode 40μm/6μm 50μm/6μm 60μm/6μm 70μm/6μm
C ST 0.2pF 0.3pF 0.4pF 0.7pF
Aperture ratio 40% 37% 35% 31%
각각의 화소 회로들은 각기 다른 사이즈의 p-i-m 다이오드, CST 및 개구율(AR)을 갖는다. 제작된 화소 회로의 성능을 측정하기 위하여 암실에서 광원으로 빛의 세기를 조절하면서 외부 입력을 인가하였고, TDS7104를 이용하여 출력 전압을 측정하였다. 자세한 측정 조건들은 다음의 표 2와 같다.
Feature Specification
light intensity 0 ~ 10,000 lx
integration time 16.5 ms
V PRE 5 Volt
V REF -5 ~ -3 Volt
도 10 내지 도 14는 각 화소 회로별로 측정된 빛 세기에 따른 출력 전압 변화량 ΔV을 나타낸다.
도 10 내지 도 14를 참조하면, 측정을 통해 본 발명의 실시예들에 따른 센싱 화소 회로들은 모두 30dB 이상의 센시티비티(sensitivity)를 갖음을 확인하였고 각 type별 센싱 화소 회로가 갖는 오차는 type 1이 77 mV, type 2가 84 mV, type 3가 59 mV, type 4가 32 mV 임을 확인할 수 있었다.
Type 3가 가장 큰 CST를 갖기 때문에 type 3의 오차가 가장 작지만 반대로 출력 전압의 범위는 가장 작음을 알 수 있다. 인가된 0 내지 10,000 lx의 빛 세기 내에서 각 type별 출력 전압의 범위는 type 1이 1.5 Volt, type 2가 1.4 V, type 3가 1.2 V, type 4가 0.7 V로 type 1이 가장 크다.
개구율 또한 type 1이 가장 큰 40 %의 개구율을 갖기 때문에 센싱 화소 회로 기능이 내장된 AMLCD 화소로서 type 1의 설계 조건을 갖는 센싱 화소 회로가 가장 바람직하다.
도 15는 5-인치 VGA급 해상도 및 7-인치 VGA급 해상도에 각각에 대해 서로 다른 4가지 타입의 화소 회로별로 측정된 빛 세기에 따른 출력 전압 변화량 ΔV을 서로 비교할 수 있도록 나타낸 그래프이다.
본 발명의 실시예들에 따른 화소 회로는 AMLCD 화소를 가지는 이미지 스캐너에 적용할 수 있다. 또한, 본 발명의 실시예들에 따른 화소 회로는 OLED 화소를 가지는 이미지 스캐너 또는 OLED 화소를 가지는 터치 패널에 적용할 수 있다.
상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대해 통상의 지식을 가진 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래의 AMLCD(Active Matrix Liquid Crystal Display)용 액정 패널에 사용되는 화소 구조를 나타낸다.
도 2는 본 발명의 일실시예에 따른 이미지 스캐너 기능을 가지는 평판 표시 장치용 화소 회로를 나타낸다.
도 3a는 본 발명의 일실시예에 따른 이미지 스캐너 기능을 가지는 평판 표시 장치의 화소 회로의 동작을 설명하기 위한 개념도이다.
도 3b는 본 발명의 일실시예에 따른 이미지 스캐너 기능을 가지는 평판 표시 장치의 화소 회로의 센싱 모드 동작 타이밍도를 나타낸다.
도 4a는 본 발명의 일실시예에 따른 이미지 스캐너 기능을 가지는 평판 표시 장치용 센서 화소 회로가 유닛 픽셀(unit-pixel) 마다 하나씩 형성된 경우의 회로도이다.
도 4b는 도 4a의 화소 회로의 레이아웃도이다.
도 5는 본 발명의 다른 실시예에 따른 평판 표시 장치용 화소 회로를 나타낸다.
도 6은 도 5의 화소 회로의 디스플레이 모드 및 센싱 모드 동작을 나타내는 타이밍도이다.
도 7은 도 5의 화소 회로의 동작을 설명하기 위한 개념도이다.
도 8은 본 발명의 일실시예에 따른 도 4a의 센싱 화소 회로의 시뮬레이션 결과이다.
도 9는 본 발명의 일실시예에 따른 도 4a의 센싱 화소 회로의 출력 전압을 측정한 파형을 나타낸 그래프이다.
도 10 내지 도 14는 표 1의 4가지 타입의 화소 회로별로 측정된 빛 세기에 따른 출력 전압 변화량 ΔV을 나타낸다.
도 15는 5-인치 VGA 및 7-인치 VGA의 경우 서로 다른 타입의 화소 회로별로 측정된 빛 세기에 따른 출력 전압 변화량 ΔV을 나타낸다.
도 16은 본 발명의 일실시예에 따른 평판 표시 장치를 나타낸 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 센싱 화소 회로 20: LCD 화소
12: 수광 소자 14: 방전부
100, 500: 화소 회로

Claims (24)

  1. 커패시터;
    제어 라인 신호에 응답하여 순방향 바이어스시 상기 커패시터를 제1 전압으로 충전시키고 역방향 바이어스시 상기 커패시터에 충전된 제1 전압을 축적 구간(integration period)동안 제1 방전시키는 수광소자; 및
    상기 축적 구간 이후에 프리차지 전압으로 제1 프리차지된 데이터 라인의 전압을 제2 방전시켜 제1 샘플링 전압을 출력 노드에 제공하고, 상기 제2 방전후 상기 프리차지 전압으로 제2 프리차지된 데이터라인의 전압을 제3 방전시켜 제2 샘플링 전압을 상기 출력 노드에 제공하는 방전부
    를 가지는 센싱 화소 회로를 포함하는 것을 특징으로 하는 화소 회로.
  2. 제1항에 있어서, 상기 화소 회로는 상기 제1 샘플링 전압과 상기 제2 샘플링 전압간의 차이를 검출하여 센싱 동작을 수행하는 것을 특징으로 하는 화소 회로.
  3. 제1항에 있어서, 상기 방전부는
    상기 축적 구간 이후에 상기 데이터 라인이 상기 프리차지 전압으로 제1 프리차지된 경우 상기 스캔 라인을 통하여 전달된 스캔 라인 신호에 응답하여 상기 제1 프리차지된 데이터라인의 전압을 상기 스캔라인으로 제2 방전시켜 상기 제1 샘플링 전압을 출력 노드에 제공하고, 상기 제2 방전후 상기 데이터 라인이 상기 프 리차지 전압으로 제2 프리차지된 경우 상기 스캔 라인 신호에 응답하여 상기 제2 프리차지된 데이터라인의 전압을 상기 스캔라인으로 제3 방전시켜 상기 제2 샘플링 전압을 상기 출력 노드에 제공하는 것을 특징으로 하는 평판 표시 장치용 화소 회로.
  4. 제1항에 있어서, 상기 방전부는
    상기 스캔 라인에 결합된 제1 전극, 상기 커패시터의 일단에 결합된 제어 전극을 가지는 제1 트랜지스터; 및
    상기 제1 트랜지스터의 제2 전극에 결합된 제1 전극, 상기 스캔 라인에 결합된 제어 전극, 상기 출력 노드 및 상기 데이터 라인에 결합된 제2 전극을 가지는 제2 트랜지스터를 포함하는 것을 특징으로 하는 화소 회로.
  5. 제1항에 있어서, 상기 방전부는
    상기 제2 방전 및 상기 제3 방전시 소스 폴로어(source follower)로 동작하는 제1 트랜지스터; 및
    스캔라인을 통해 전달되는 스캔 라인 신호에 응답하여 스위칭 동작을 하는 제2 트랜지스터를 포함하는 것을 특징으로 하는 화소 회로.
  6. 제5항에 있어서, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 LTPS(Low Temperature Poly-Si) P-타입(type) TFT(Thin Film Transistor)인 것을 특징으로 하는 화소 회로.
  7. 제1항에 있어서, 상기 수광소자는 역방향 바이어스시 외부광의 세기에 대응하는 광누설전류가 흘러 상기 커패시터에 충전된 제1 전압을 상기 축적 구간(integration period)동안 제1 방전시키는 p-i-m(p-intrinsic-metal) 다이오드인 것을 특징으로 하는 화소 회로.
  8. 제1항에 있어서, 상기 화소 회로는 R(Red) 픽셀, G(Green) 픽셀 및 B(Blue) 픽셀로 이루어진 유닛 픽셀당 한개씩 구비되는 것을 특징으로 하는 화소 회로.
  9. 제1항에 있어서, 상기 화소 회로는 R(Red) 픽셀, G(Green) 픽셀 및 B(Blue) 픽셀 중 하나의 픽셀당 한개씩 구비되는 것을 특징으로 하는 화소 회로.
  10. 제1항에 있어서, 상기 화소 회로는 상기 데이터 라인 및 상기 스캔 라인과 결합되어 상기 데이터 라인을 통해 전달된 화상 신호에 대응하여 발광소자에 의한 디스플레이 동작을 수행하는 화소를 더 포함하는 것을 특징으로 하는 화소 회로.
  11. 제10항에 있어서, 상기 화소는 AMLCD(Active Matrix Liquid Crystal Display) 화소인 것을 특징으로 하는 화소 회로.
  12. 제11항에 있어서, 상기 커패시터는 상기 AMLCD 화소의 액정셀에 전기적으로 연결된 공통 전원 전압에 전기적으로 연결된 것을 특징으로 하는 화소 회로.
  13. 제10항에 있어서, 상기 화소는 OLED(Organic Light Emitting Diode) 화소인 것을 특징으로 하는 화소 회로.
  14. 제13에 있어서, 상기 커패시터는 상기 OLED 화소에 전원 전압을 공급하는 전원 전압 라인에 전기적으로 연결되는 것을 특징으로 하는 화소 회로.
  15. 제10항에 있어서, N 번째(N은 자연수) 스캔 라인에 연결된 화소는 광 방출 동작을 수행하며, N+1 번째 스캔 라인에 연결된 센싱 화소 회로는 센싱 동작을 수행하는 것을 특징으로 하는 화소 회로.
  16. 스캔 라인 신호를 전달하는 스캔 라인;
    화상 신호를 전달하는 데이터 라인;
    상기 스캔 라인을 제어하기 위한 스캔 구동부;
    상기 데이터 라인을 구동하기 위한 데이터 구동부; 및
    상기 스캔 라인 및 상기 데이터 라인에 전기적으로 결합되어 센싱 동작을 수행하는 센싱 화소 회로를 포함하되, 상기 센싱 화소 회로는
    커패시터;
    제어 라인 신호에 응답하여 순방향 바이어스시 상기 커패시터를 제1 전압으로 충전시키고 역방향 바이어스시 상기 커패시터에 충전된 제1 전압을 축적 구간(integration period)동안 제1 방전시키는 수광소자; 및
    상기 축적 구간 이후에 프리차지 전압으로 제1 프리차지된 데이터 라인의 전압을 제2 방전시켜 제1 샘플링 전압을 출력 노드에 제공하고, 상기 제2 방전후 상기 프리차지 전압으로 제2 프리차지된 데이터라인의 전압을 제3 방전시켜 제2 샘플링 전압을 상기 출력 노드에 제공하는 방전부를 포함하는 것을 특징으로 하는 디스플레이 장치.
  17. 제16항에 있어서, 상기 화소 회로는 상기 제1 샘플링 전압과 상기 제2 샘플링 전압간의 차이를 검출하여 센싱 동작을 수행하는 것을 특징으로 하는 디스플레이 장치.
  18. 제16항에 있어서,
    상기 데이터 라인 및 상기 스캔 라인과 결합되어 상기 데이터 라인을 통해 전달된 화상 신호에 대응하여 발광소자에 의한 디스플레이 동작을 수행하는 화소; 및
    상기 스캔 구동부와 데이터 구동부를 제어하기 위한 타이밍 제어부를 더 포함하는 것을 특징으로 하는 디스플레이 장치.
  19. 스캔 라인 및 데이터 라인과 전기적으로 결합된 센싱 화소 회로와 화소를 포함하는 화소 회로의 동작 방법에 있어서,
    상기 센싱 화소 회로에서 제어 라인에 전기적으로 결합된 수광소자가 상기 제어 라인의 신호에 응답하여 커패시터를 제1 전압으로 충전시키는 단계;
    상기 센싱 화소 회로의 수광소자에서 상기 커패시터에 충전된 제1 전압을 축적 구간(integration period)동안 제1 방전시키는 단계;
    상기 센싱 화소 회로에서 상기 축적 구간 이후에 프리차지 전압으로 제1 프리차지된 데이터 라인의 전압을 제2 방전시켜 제1 샘플링 전압을 제공하는 단계;
    상기 센싱 화소 회로에서 상기 제2 방전후 상기 프리차지 전압으로 제2 프리차지된 데이터 라인의 전압을 제3 방전시켜 제2 샘플링 전압을 제공하는 단계; 및
    상기 센싱 화소 회로에서 상기 제1 샘플링 전압과 상기 제2 샘플링 전압간의 차이를 검출하여 센싱 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 화소 회로의 동작 방법.
  20. 제19항에 있어서, 상기 센싱 화소 회로에서 상기 축적 구간 이후에 프리차지 전압으로 제1 프리차지된 데이터 라인의 전압을 제2 방전시켜 제1 샘플링 전압을 제공하는 단계는
    상기 축적 구간 이후에 상기 데이터 라인이 상기 프리차지 전압으로 제1 프리차지된 경우 상기 스캔 라인을 통하여 전달된 스캔 라인 신호에 응답하여 상기 제1 프리차지된 데이터라인의 전압을 상기 스캔라인으로 제2 방전시켜 상기 제1 샘 플링 전압을 제공하는 것을 특징으로 하는 화소 회로의 동작 방법.
  21. 제20항에 있어서, 상기 센싱 화소 회로에서 상기 제2 방전후 상기 프리차지 전압으로 제2 프리차지된 데이터 라인의 전압을 제3 방전시켜 제2 샘플링 전압을 제공하는 단계는
    상기 제2 방전후 상기 데이터 라인이 상기 프리차지 전압으로 제2 프리차지된 경우 상기 스캔 라인 신호에 응답하여 상기 제2 프리차지된 데이터 라인의 전압을 상기 스캔라인으로 제3 방전시켜 상기 제2 샘플링 전압을 제공하는 것을 특징으로 하는 화소 회로의 동작 방법.
  22. 제19항에 있어서, 상기 센싱 화소 회로의 수광소자에서 상기 커패시터에 충전된 제1 전압을 축적 구간(integration period)동안 제1 방전시키는 단계는
    상기 수광소자에 역방향 바이어스가 걸린 경우 외부광의 세기에 대응하는 광누설전류가 상기 수광 소자에 흘러 상기 커패시터에 충전된 제1 전압을 상기 축적 구간(integration period)동안 제1 방전시키는 것을 특징으로 하는 화소 회로의 동작 방법.
  23. 제19항에 있어서, 상기 데이터 라인 및 상기 스캔 라인과 결합된 화소에서 상기 데이터 라인을 통해 전달된 화상 신호에 대응하여 발광소자에 의한 디스플레이 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 화소 회로의 동작 방 법.
  24. 제19항에 있어서, N 번째(N은 자연수) 스캔 라인에 연결된 화소에서는 광 방출 동작을 수행하고, N+1 번째 스캔 라인에 연결된 센싱 화소 회로에서는 상기 센싱 동작을 수행하는 것을 특징으로 하는 화소 회로의 동작 방법.
KR1020080029555A 2008-03-31 2008-03-31 화소 회로, 이를 포함하는 디스플레이 장치 및 화소 회로의동작 방법 KR100932205B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080029555A KR100932205B1 (ko) 2008-03-31 2008-03-31 화소 회로, 이를 포함하는 디스플레이 장치 및 화소 회로의동작 방법
PCT/KR2009/001593 WO2009145430A2 (ko) 2008-03-31 2009-03-30 화소 회로, 이를 포함하는 디스플레이 장치 및 화소 회로의 동작 방법
TW098110655A TWI408658B (zh) 2008-03-31 2009-03-31 畫素電路、具有畫素電路的顯示裝置以及操作畫素電路的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080029555A KR100932205B1 (ko) 2008-03-31 2008-03-31 화소 회로, 이를 포함하는 디스플레이 장치 및 화소 회로의동작 방법

Publications (2)

Publication Number Publication Date
KR20090104232A true KR20090104232A (ko) 2009-10-06
KR100932205B1 KR100932205B1 (ko) 2009-12-16

Family

ID=41377702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080029555A KR100932205B1 (ko) 2008-03-31 2008-03-31 화소 회로, 이를 포함하는 디스플레이 장치 및 화소 회로의동작 방법

Country Status (3)

Country Link
KR (1) KR100932205B1 (ko)
TW (1) TWI408658B (ko)
WO (1) WO2009145430A2 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101415725B1 (ko) * 2008-05-21 2014-07-21 서울대학교산학협력단 표시 장치와 그 구동 방법
KR20190067454A (ko) * 2017-12-07 2019-06-17 엘지디스플레이 주식회사 소스 드라이버 ic 및 이를 포함하는 유기 발광 표시 장치
CN112703554A (zh) * 2018-09-21 2021-04-23 株式会社半导体能源研究所 显示装置及电子设备
KR20210057532A (ko) * 2019-11-12 2021-05-21 엘지디스플레이 주식회사 표시장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011099343A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI418908B (zh) * 2010-06-15 2013-12-11 Ind Tech Res Inst 主動式光感測畫素、主動式光感測陣列以及光感測方法
US8823624B2 (en) * 2010-08-13 2014-09-02 Au Optronics Corporation Display device having memory in pixels
KR101969436B1 (ko) 2012-12-20 2019-04-16 엘지디스플레이 주식회사 유기 발광 디스플레이 장치의 구동 방법
KR102522423B1 (ko) 2018-07-30 2023-04-19 삼성디스플레이 주식회사 디스플레이 장치 및 그의 영상 처리 방법
TWI863249B (zh) * 2020-05-05 2024-11-21 矽創電子股份有限公司 光感測電路
KR20230046331A (ko) 2021-09-29 2023-04-06 삼성디스플레이 주식회사 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3267218B2 (ja) * 1997-11-27 2002-03-18 松下電器産業株式会社 画像読み取り機能付き液晶表示装置
US6747638B2 (en) * 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4112184B2 (ja) 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
JP3959454B2 (ja) * 2001-10-22 2007-08-15 シャープ株式会社 入力装置および入出力装置
JP4521176B2 (ja) * 2003-10-31 2010-08-11 東芝モバイルディスプレイ株式会社 表示装置
US7612818B2 (en) * 2004-03-29 2009-11-03 Toshiba Matsushita Display Technology Co., Ltd. Input sensor containing display device and method for driving the same
KR20060056118A (ko) * 2004-11-19 2006-05-24 현대자동차주식회사 네비게이션을 이용한 태양 및 북극성 표시 시스템 및 그방법
KR101213808B1 (ko) * 2006-06-21 2012-12-18 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101415725B1 (ko) * 2008-05-21 2014-07-21 서울대학교산학협력단 표시 장치와 그 구동 방법
KR20190067454A (ko) * 2017-12-07 2019-06-17 엘지디스플레이 주식회사 소스 드라이버 ic 및 이를 포함하는 유기 발광 표시 장치
CN112703554A (zh) * 2018-09-21 2021-04-23 株式会社半导体能源研究所 显示装置及电子设备
US11435637B2 (en) 2018-09-21 2022-09-06 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and electronic device
KR20210057532A (ko) * 2019-11-12 2021-05-21 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
WO2009145430A3 (ko) 2010-01-21
KR100932205B1 (ko) 2009-12-16
TWI408658B (zh) 2013-09-11
WO2009145430A2 (ko) 2009-12-03
TW200951933A (en) 2009-12-16

Similar Documents

Publication Publication Date Title
KR100932205B1 (ko) 화소 회로, 이를 포함하는 디스플레이 장치 및 화소 회로의동작 방법
US11341906B2 (en) Pixel circuit, method, and AMOLED display with optical touch sensing
US7924249B2 (en) Method and system for light emitting device displays
KR100952111B1 (ko) 광 감지 기능을 가지는 유기발광다이오드(ｏｌｅｄ)의 화소회로, 이를 포함하는 디스플레이 장치
US20100053045A1 (en) Active matrix light emitting display device and driving method thereof
KR101821519B1 (ko) 픽셀 회로, 그 구동 방법 및 디스플레이 디바이스
EP2033178B1 (en) Active matrix display compensating apparatus
US9058775B2 (en) Method and system for driving an active matrix display circuit
US8174466B2 (en) Display device and driving method thereof
EP2033177B1 (en) Active matrix display compensation
US8847935B2 (en) Display device and electronic product having light sensors in plural pixel regions
US11257406B2 (en) Aging detection circuit, aging compensation circuit, display panel and aging compensation method
JP4161373B2 (ja) 表示装置
US20210327353A1 (en) Electrical signal detection module, driving method, pixel circuit and display device
US20100220069A1 (en) Light sensing circuit, method of controlling the same, and touch panel comprising the light sensing circuit
CN111210771A (zh) 像素电路及其驱动方法、显示装置
JP4048497B2 (ja) 表示装置及びその駆動制御方法
EP2907128A1 (en) Method and system for driving an active matrix display circuit
US11817058B2 (en) Light emitting display device and method of driving the same

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080331

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090703

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20091204

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20091208

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20091208

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20121011

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20121011

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20141008

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20141008

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20151012

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20151012

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20161004

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20170926

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20170926

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20181105

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20181105

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20190905

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20190905

Start annual number: 11

End annual number: 11

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210919