KR20090065613A - 다중양자웰 구조의 활성 영역을 갖는 발광 다이오드 - Google Patents

Abstract

다중양자웰 구조의 활성 영역을 갖는 발광 다이오드가 개시된다. 이 활성 영역은 질화갈륨 계열의 N형 및 P형 화합물 반도체층 사이에 위치한다. 한편, 상기 활성 영역 내의 장벽층들 중 적어도 하나는 언도프트-InGaN층 및 Si-도핑된 GaN층을 포함하고, 상기 Si-도핑된 GaN층이 상기 P형 화합물 반도체층 쪽의 웰층에 접한다. 이에 따라, 캐리어 오버플로우 및 양자속박효과를 감소시킬 수 있어 전자-홀 재결합율을 향상시킬 수 있다.

발광 다이오드, 양자웰, 질화갈륨, 장벽층, 캐리어 오버플로우(carrier overflow), 양자속박효과(QCSE)

Description

다중양자웰 구조의 활성 영역을 갖는 발광 다이오드{LIGHT EMITTING DIODE HAVING ACTIVE REGION OF MULTI QUANTUM WELL STRUCTURE}

본 발명은 발광 다이오드에 관한 것으로, 특히 다중양자웰 구조의 활성 영역을 갖는 발광 다이오드에 관한 것이다.

일반적으로 질화갈륨(GaN), 질화알루미늄(AlN), 질화인듐갈륨(InGaN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 최근 청색 및 자외선 영역의 발광 다이오드용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN) 화합물 반도체는 좁은 밴드 갭에 기인하여 많은 주목을 받고 있다. 이러한 질화갈륨 계열의 화합물 반도체를 이용한 발광 다이오드는 대규모 천연색 평판 표시 장치, 백라이트 광원, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.

도 1 및 도 2는 종래의 다중양자웰 구조의 활성 영역을 갖는 발광 다이오드를 설명하기 위한 단면도 및 개략적인 밴드 다이어그램이다. 도 2의 (a)는 각층들의 밴드 다이어그램을 단순히 나타낸 것이고 (b)는 평형상태에서의 밴드 다이어그 램을 나타낸 것이다. 한편, 도 3은 도 2의 발광 다이오드에 순방향 전압인 인가되었을 때의 개략적인 밴드 다이어그램을 나타낸다.

도 1 및 도 2를 참조하면, 발광 다이오드는 N형 반도체층(17)과 P형 반도체층(23)을 포함하고, 상기 N형 및 P형 반도체층들(17, 23) 사이에 활성 영역(19)이 개재된다. 또한, 전자와 정공의 재결합 효율을 높이기 위해 P형 반도체층(23)과 활성 영역(19) 사이에 상대적으로 넓은 밴드갭을 갖는 블로킹층(21)이 개재될 수 있다.

상기 N형 반도체층 및 P형 반도체층은 III족 원소의 질화물 반도체층, 예컨대 GaN로 형성된다. 한편, 활성 영역(19)은 일반적으로, 웰층(19a) 및 장벽층(19b)이 교대로 적층된 다중양자웰 구조로 형성된다. InGaN 발광 다이오드에 있어서, 다중양자웰 구조의 활성 영역은 일반적으로 InGaN 웰층(19a)과 InGaN 장벽층(19b)이 교대로 적층되어 형성된다. 상기 웰층(19a)은 N형 및 P형 반도체층들(17, 19) 및 장벽층(19b)에 비해 밴드갭이 작은 반도체층으로 형성되어 전자와 정공이 재결합되는 양자 웰을 제공한다.

여기서, 질화갈륨 계열의 반도체층들로 형성된 활성영역은 피에조 전기장(piezo electric field)에 의해 분극(polarization)이 발생되므로, 도 2(b)에 분극을 고려하여 웰층(19a)의 밴드들이 장벽층(19b)의 밴드들과 다른 방향으로 경사지는 것으로 도시하였다. 피에조 전기장에 의해 발생되는 이러한 분극 현상은 일반적으로 양자속박효과(Quantum Confined Stark Effect; QCSE)로 알려져 있다. 양자속박효과에 의해 전자와 홀의 재결합율이 감소하여 발광효율이 떨어진다.

도 3을 참조하면, 상기 발광 다이오드에 순방향 전압(Vf)이 인가될 경우, N형 반도체층(17)의 밴드들이 위로 이동된다. 순방향 전압이 P형 반도체층(23)의 밴드갭에 유사하거나 그것보다 더 높은 전압으로 인가될 경우, 상기 N형 반도체층(17)의 전도대(conduction band, Ec)는 상기 P형 반도체층(23)의 전도대(Ec)보다 더 높게 위치하게 된다. 이때, 상기 활성영역 내의 장벽층들(19b)의 각 전도대들은 도시한 바와 같이 N형 반도체층(17)에 가까울수록 높게 위치한다. 이러한 장벽층들(19b)의 밴드들 배치는 N형 반도체층(17)에서 주입된 캐리어들이 활성영역(19) 내에서 재결합을 거치지 않고 P형 반도체층(23)으로 유입될 수 있는 구동력을 제공하고, 따라서 점선 화살표로 나타낸 바와 같은 캐리어 오버플로우(carrier overflow)를 발생시킨다. 이러한 캐리어 오버플로우의 과다 발생은 전자-홀의 재결합율을 떨어뜨려 발광효율을 감소시킨다.

한편, 상기 블로킹층(21)은 캐리어 오버플로우를 감소시키기 위해 채택된다. 상기 블로킹층(21)을 밴드갭이 더 넓은 반도체로 형성하여 캐리어 오버플로우를 방지할 수 있겠으나, 밴드갭이 더 넓은 반도체로 형성된 블로킹층(21)은 P형 반도체층(23)과 격자 불일치가 증가되어 블로킹층(21) 상에 성장되는 P형 반도체층(23)의 결정질을 떨어뜨린다. 따라서, 블로킹층(21)을 이용하여 캐리어 오버플로우를 방지하는 것에는 일정한 한계가 있다.

또한, 일반 조명 분야 등 발광 다이오드의 적용분야가 확대됨에 따라, 발광 다이오드에 인가되는 순방향 전압(Vf)이 기존 3V 내외에 한정되지 않고 계속해서 증가하고 있다. 이러한 구동 전압의 증가는 캐리어 오버플로우를 더욱 증가시켜 발 광 다이오드의 발광효율을 더욱 감소시킨다. 따라서, 고전압(또는 고전류) 하에서 동작할 수 있는 발광 다이오드에 있어서, 블로킹층(21) 이외에 캐리어 오버플로우를 방지할 수 있는 새로운 기술이 요구되며, 발광 다이오드의 구동전압을 낮출 수 있는 기술이 요구된다.

본 발명이 해결하고자 하는 과제는 양자속박효과 및/또는 캐리어 오버플로우를 감소시켜 전자-홀 재결합율을 향상시킬 수 있는 발광 다이오드를 제공하는 것이다.

본 발명이 해결하고자 하는 다른 과제는 구동전압을 감소시킬 수 있는 발광 다이오드를 제공하는 것이다.

상기 과제를 해결하기 위해, 본 발명은 다중양자웰 구조의 활성 영역을 갖는 발광 다이오드를 제공한다. 본 발명의 실시예들에 따른 발광 다이오드는 질화갈륨 계열의 N형 화합물 반도체층, 질화갈륨 계열의 P형 화합물 반도체층, 및 상기 N형 및 P형 화합물 반도체층들 사이에 개재되고, 웰층과 장벽층이 교대로 적층된 다중양자웰 구조의 활성 영역을 포함한다. 한편, 상기 활성 영역 내의 장벽층들 중 적어도 하나는 언도프트-InGaN층 및 Si-도핑된 GaN층을 포함하고, 상기 Si-도핑된 GaN층이 상기 언도프트-InGaN층보다 상기 P형 화합물 반도체층 쪽에 인접한다.

또한, 상기 장벽층들 중 적어도 상기 웰층들 사이에 위치하는 장벽층들은 각각 언도프트-InGaN층 및 Si-도핑된 GaN층을 포함할 수 있다.

본 발명의 실시예들에 따르면, 상대적으로 좁은 밴드갭을 갖는 InGaN층을 장벽층으로 채택함으로써 캐리어 오버플로우를 완화시킬 수 있으며, Si-도핑된 GaN층을 채택하여 그것이 접하는 웰층의 양자속박효과(Quantum Confined Stark Effect; QCSE)를 감소시킬 수 있어 전자와 홀의 재결합율을 향상시킬 수 있다. 또한, Si-도핑된 GaN층을 채택함으로써 장벽층의 비저항을 감소시키어 구동전압을 낮출 수 있다.

상기 Si-도핑된 장벽층은 상기 언도프트-InGaN층에 비해 상대적으로 얇은 두께를 가질 수 있다. Si 도핑된 장벽층이 언도프트-InGaN층에 비해 더 두꺼우면 캐리어 오버플로우를 방지하기 어렵다.

한편, 상기 장벽층들 중 복수개의 장벽층들이 각각 언도프트-InGaN층을 포함할 수 있으며, 상기 언드프트-InGaN층들은 상기 N형 화합물 반도체층에 가까울수록 더 좁은 밴드갭을 가질 수 있다. 이에 따라, 장벽층들의 밴드들 배치에 의해 캐리어를 이동시키는 구동력을 제거 또는 감소시킬 수 있어 캐리어 오버플로우를 더욱 감소시킬 수 있다.

이에 더하여, 상기 복수개의 장벽층들 중 적어도 웰층들 사이에 위치하는 장벽층들은 각각 Si-도핑된 GaN층을 포함할 수 있다.

한편, 블로킹층이 상기 P형 화합물 반도체층과 상기 활성 영역 사이에 개재될 수 있다. 상기 블로킹층은 전자의 이동을 제한하여 활성 영역 내에서 전자-홀의 재결합을 돕는다. 상기 블로킹층은 AlGaN로 형성될 수 있다.

본 발명의 실시예들에 따르면, 언도프트-InGaN층과 Si 도핑된 GaN층을 갖는 장벽층을 채택하여, 캐리어 오버플로우 및 양자속박효과를 감소시키어 발광 다이오드의 발광효율을 향상시킬 수 있으며, 발광 다이오드의 구동전압을 감소시킬 수 있 다.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 4는 본 발명의 일 실시예에 따른 다중양자웰 구조의 활성 영역을 갖는 발광 다이오드를 설명하기 위한 단면도이고, 도 5는 본 발명의 일 실시예에 따른 다중양자웰 구조의 활성 영역을 갖는 발광 다이오드를 설명하기 위한 개략적인 밴드 다이어그램이고, 도 6은 본 발명의 일 실시예에 따른 다중양자웰 구조의 활성 영역을 갖는 발광 다이오드에 순방향 전압이 인가되었을 때의 개략적인 밴드 다이어그램이다.

도 4를 참조하면, 기판(51) 상에 N형 화합물 반도체층(57)이 위치한다. 또한, 기판(51)과 N형 화합물 반도체층(57) 사이에 버퍼층이 개재될 수 있으며, 상기 버퍼층은 저온 버퍼층(53) 및 고온 버퍼층(55)을 포함할 수 있다. 상기 기판(51)은 특별히 한정되지 않으며, 예컨대 사파이어, 스피넬, 탄화실리콘 기판 등일 수 있다. 한편, 저온 버퍼층(53)은 일반적으로 Al_xGa_{1 - x}N(0≤x≤1)로 형성될 수 있고, 상 기 고온 버퍼층(55)은 예컨대 언도프트 GaN 또는 N형불순물이 도핑된 N형 GaN일 수 있다.

상기 N형 화합물 반도체층(57) 상부에 P형 화합물 반도체층(63)이 위치하고, 상기 N형 화합물 반도체층(57)과 P형 화합물 반도체층(63) 사이에 활성 영역(59)이 개재된다. 상기 N형 화합물 반도체층 및 P형 화합물 반도체층은 (Al, In, Ga)N 계열의 III족 질화물 반도체층으로 형성될 수 있다. 예컨대, 상기 N형 화합물 반도체층(57) 및 P형 화합물 반도체층(63)은 각각 N형 및 P형 GaN, 또는 N형 및 P형 AlGaN일 수 있다. 이에 더하여, 상기 P형 화합물 반도체층(63)과 활성 영역(59) 사이에 블로킹층(61)이 개재될 수 있다. 상기 블로킹층(61) 또한 (Al, In, Ga)N 계열의 III족 질화물 반도체층으로 형성될 수 있으며, 예컨대 AlGaN로 형성될 수 있다. 또한, N형 화합물 반도체층(57)과 활성 영역(59) 사이에 다른 블로킹층(도시하지 않음)이 개재될 수 있다.

한편, 상기 활성 영역(59)은 교대로 적층된 웰층들(59a)과 장벽층들(74)을 포함하는 다중양자웰 구조를 갖는다. 상기 웰층(71)은 InGaN로 형성되며, 요구되는 광의 파장에 따라 그 조성비가 선택될 수 있다. 한편, 상기 장벽층들(74) 중 적어도 하나는 언도프트-InGaN층(73)과 Si 도핑된 GaN층(75)을 포함한다. 이에 더하여, 웰층들(71) 사이에 위치하는 장벽층들(74)은 모두 언도프트-InGaN층(73)과 Si 도핑된 GaN층(75)을 포함할 수 있다. 도시된 바와 같이, Si 도핑된 GaN층(75)이 언도프트-InGaN층(73)보다 P형 화합물 반도체층(63) 쪽에 인접한다. 상기 언도프트-InGaN층(73)은 N형 화합물 반도체층(57) 쪽의 웰층(59a)에 접할 수 있다.

한편, 상기 Si-도핑된 GaN층(75)은 언도프트-InGaN층(73)에 비해 상대적으로 두껍다. 그 반대의 경우, 상대적으로 밴드갭이 넓은 GaN층(75) 때문에, 캐리어 오버플로우를 방지하기 어렵다.

상기 블로킹층(61) 또는 P형 화합물 반도체층(63)과 최상부 웰층(59a) 사이에 InGaN층(73)이 개재될 수 있으며, N형 화합물 반도체층(57)과 최하부 웰층(59a) 사이에 InGaN층(도시하지 않음)이 개재될 수 있다. 즉, 상기 N형 화합물 반도체층(57)에 웰층(71)이 접하는 것으로 도시하였으나, InGaN층(73)이 접할 수 있다. 또한, 상기 블로킹층(61)에 InGaN층(73)이 접하는 것으로 도시하였으나, 웰층(71)이 접할 수도 있다.

도 5를 참조하면, 다중 양자웰 구조의 활성 영역(59)은 N형 화합물 반도체층(57)과 P형 화합물 반도체층(63, 또는 블로킹층(61)) 사이에 위치한다. 상기 활성 영역(59)은 상대적으로 좁은 밴드갭을 갖는 웰층(71)과 상대적으로 넓은 밴드갭을 갖는 장벽층들(74)이 교대로 적층되어 형성된다.

상기 장벽층들(74) 중 적어도 하나는 언도프트-InGaN층(73) 및 Si-도핑된 GaN층(75)을 포함한다. 상기 GaN층(75)이 P형 화합물 반도체층 쪽의 웰층(71)에 접한다. 이러한 장벽층들(74)은 복수개 형성될 수 있다.

또한, 상기 언도프트-InGaN층(73)으로 이루어진 장벽층이 P형 화합물 반도체층(63, 또는 블로킹층(61))과 웰층(71) 사이에 위치할 수 있다.

도 6을 참조하면, 발광 다이오드에 순방향 전압(Vf)이 인가된 경우, N형 반도체층(57)의 밴드들이 위로 이동된다. 순방향 전압이 P형 반도체층(63)의 밴드갭 에 유사하거나 그것보다 더 높은 전압으로 인가될 경우, 상기 N형 반도체층(57)의 전도대(conduction band, Ec)는 상기 P형 반도체층(63)의 전도대(Ec)보다 더 높게 위치하게 된다.

동일한 물질로 형성된 종래의 장벽층들은 고전압의 순방향 전압이 인가될 경우, 장벽층들(19b)의 전도대들이 도 3에 도시된 바와 같이 N형 반도체층(17)에 가까울수록 높게 위치한다. 이러한 전도대들의 밴드 경사는 N형 반도체층(17)에서 유입된 캐리어(전자)를 P형 반도체층(23) 방향으로 이동시키는 구동력을 제공하여 캐리어 오버플로우를 쉽게 발생시킨다.

그러나, 본 발명의 실시예들에 따르면, 장벽층들(74)이 InGaN층과 GaN층을 포함하므로, InGaN층(73)과 GaN층(75) 사이의 밴드갭 차이에 의해 전자 이동을 제한하여 캐리어 오버플로우를 방지한다. 더욱이, 상대적으로 밴드갭이 좁은 InGaN층(73)을 GaN층(75)에 비해 두껍게 형성함으로써, 활성 영역(59) 내의 전도대를 전체적으로 낮추어 캐리어 오버 플로우를 효율적으로 방지할 수 있다.

이에 더하여, P형 화합물 반도체층(63) 쪽의 웰층(71)에 접하는 GaN층(75)에 Si을 도핑함으로써, InGaN층의 스트레인을 완화시켜 피에조 전기장의 영향을 감소시킬 수 있다. 그 결과, 양자속박효과(Quantum Confined Stark Effect; QCSE)가 감소되어 전자와 홀의 재결합율이 향상된다. 더욱이, 언드프트-InGaN 장벽층의 일부를 Si-도핑된 GaN층으로 대체함으로써 장벽층의 전체 비저항을 낮출 수 있어 언도프트-InGaN 장벽층을 채택하는 종래기술에 비해 발광 다이오드의 구동전압을 낮출 수 있다.

도 7은 본 발명의 다른 실시예에 따른 다중양자웰 구조의 활성 영역을 갖는 발광 다이오드를 설명하기 위한 단면도이고, 도 8은 본 발명의 다른 실시예에 따른 다중양자웰 구조의 활성 영역을 갖는 발광 다이오드를 설명하기 위한 개략적인 밴드 다이어그램이고, 도 9는 본 발명의 다른 실시예에 따른 다중양자웰 구조의 활성 영역을 갖는 발광 다이오드에 순방향 전압이 인가되었을 때의 개략적인 밴드 다이어그램이다. 본 실시예에 따른 발광 다이오드는, 활성 영역(89)을 제외하면, 도 4를 참조하여 설명한 발광 다이오드와 동일하다. 이하에서는 그 차이점에 대해 주로 설명한다.

도 7을 참조하면, 상기 활성 영역(89)은 교대로 적층된 웰층들(71)과 장벽층들(84a, 84b, 83c)을 포함하는 다중양자웰 구조를 갖는다. 상기 장벽층들(84a, 84b, 83c)은 각각 언도프트-InGaN층들(83a, 83b, 83c)을 포함한다. 또한, 상기 장벽층들(84a, 84b) 중 적어도 하나는 Si 도핑된 GaN층(75)을 포함한다. 이에 더하여, 웰층들(71) 사이에 위치하는 장벽층들(84a, 84b)은 모두 Si 도핑된 GaN층(75)을 포함할 수 있다.

도시된 바와 같이, 각 장벽층들에서 Si 도핑된 GaN층(75)이 언도프트-InGaN층(83a, 83b 또는 83c)보다 P형 화합물 반도체층(63) 쪽에 인접한다. 상기 언도프트-InGaN층들(83a, 83b, 83c)은 각각 N형 화합물 반도체층(57) 쪽의 웰층(71)에 접할 수 있다. 한편, 상기 Si-도핑된 GaN층(75)은 언도프트-InGaN층(83a, 83b)에 비해 상대적으로 두껍다.

도 8을 참조하면, 다중 양자웰 구조의 활성 영역(89)은 N형 화합물 반도체 층(57)과 P형 화합물 반도체층(63, 또는 블로킹층(61)) 사이에 위치한다. 상기 활성 영역(89)은 상대적으로 좁은 밴드갭을 갖는 웰층(71)과 상대적으로 넓은 밴드갭을 갖는 장벽층(84a, 84b, 83c)이 교대로 적층되어 형성된다. 한편, 상기 장벽층들(84a, 84b, 83c)은 각각 언도프트-InGaN층들(83a, 83b, 83c)을 포함하고, 상기 장벽층들(84a, 84b)은 Si 도핑된 GaN층(75)을 포함한다.

상기 언도프트-InGaN층들(83a, 83b, 83c)은 N형 화합물 반도체층(57)에 가까울수록 더 좁은 밴드갭을 갖도록 형성된다. 즉, 언도프트-InGaN층(83a), 언도프트-InGaN층(83b) 및 언도프트-InGaN층(83c) 순으로 밴드갭이 증가한다. 일반적으로, Ga의 조성비가 증가할수록 InGaN층의 밴드갭이 증가하고, In의 조성비가 증가할수록 InGaN층의 밴드갭이 감소한다. 따라서, Ga과 In의 조성비를 변화시키어 상기 N형 화합물 반도체층에 가까울수록 더 좁은 밴드갭을 갖도록 상기 InGaN층들이 형성될 수 있다.

도 9를 참조하면, 발광 다이오드에 순방향 전압(Vf)이 인가된 경우, N형 반도체층(57)의 밴드들이 위로 이동된다. 순방향 전압이 P형 반도체층(63)의 밴드갭에 유사하거나 그것보다 더 높은 전압으로 인가될 경우, 상기 N형 반도체층(57)의 전도대(conduction band, Ec)는 상기 P형 반도체층(63)의 전도대(Ec)보다 더 높게 위치하게 된다.

동일한 물질로 형성된 종래의 장벽층들은 고전압의 순방향 전압이 인가될 경우, 장벽층들(19b)의 전도대들이 도 3에 도시된 바와 같이 N형 반도체층(17)에 가까울수록 높게 위치한다. 이러한 전도대들의 밴드 경사는 N형 반도체층(17)에서 유 입된 캐리어(전자)를 P형 반도체층(23) 방향으로 이동시키는 구동력을 제공하여 캐리어 오버플로우를 쉽게 발생시킨다.

그러나, 본 발명의 실시예들에 따른 발광 다이오드는 N형 반도체층(57)에 가까운 장벽층(84a)의 InGaN층(83a)이 P형 반도체층(63)에 가까운 InGaN층(83c)에 비해 더 좁은 밴드갭을 가지므로, 고전압의 순방향 전압이 인가되어도 장벽층들의 밴드 경사를 감소시킬 수 있다. 특히, 순방향 전압이 인가되었을 때 상기 장벽층들의 전도대들이 대체로 동일한 에너지 레벨에 위치하도록, InGaN층들(83a, 83b, 83c)의 밴드갭을 조절할 수 있다. 따라서, Si-도핑된 GaN층(75)에 의해 양자속박효과를 감소시키는 것에 더하여, 활성영역(89) 내에서 캐리어 오버플로우를 유발하는 구동력을 제거하여, 전자-홀의 재결합율을 더욱 향상시킬 수 있다.

본 실시예에 있어서, 세개의 장벽층들을 도시 및 설명하였으나, 이에 한정되는 것은 아니며, 더 많은 수의 장벽층들이 웰층과 교대로 적층될 수 있다. 또한, 상기 장벽층들 중 복수개의 장벽층들이 각각 언도프트 InGaN층을 포함할 수 있으며, 이러한 InGaN층들은 N형 반도체층(57)에 가까울 수록 더 좁은 밴드갭을 갖도록 형성될 수 있다.

도 1은 종래의 다중 양자웰 구조의 활성영역을 갖는 발광 다이오드를 설명하기 위한 단면도이다.

도 2는 종래의 다중 양자웰 구조의 활성 영역을 갖는 발광 다이오드를 설명하기 위한 개략적인 밴드 다이어그램들이다.

도 3은 종래의 다중 양자웰 구조의 활성 영역을 갖는 발광 다이오드에 순방향 전압이 인가되었을 때의 개략적인 밴드 다이어그램이다.

도 4는 본 발명의 일 실시예에 따른 다중 양자웰 구조의 활성 영역을 갖는 발광 다이오드를 설명하기 위한 단면도이다.

도 5는 본 발명의 일 실시예에 따른 다중 양자웰 구조의 활성 영역을 갖는 발광 다이오드를 설명하기 위한 개략적인 밴드 다이어그램이다.

도 6은 본 발명의 일 실시예에 따른 다중양자웰 구조의 활성 영역을 갖는 발광 다이오드에 순방향 전압이 인가되었을 때의 개략적인 밴드 다이어그램이다.

도 7은 본 발명의 다른 실시예에 따른 다중 양자웰 구조의 활성 영역을 갖는 발광 다이오드를 설명하기 위한 단면도이다.

도 8은 본 발명의 일 실시예에 따른 다중 양자웰 구조의 활성 영역을 갖는 발광 다이오드를 설명하기 위한 개략적인 밴드 다이어그램이다.

도 9는 본 발명의 일 실시예에 따른 다중양자웰 구조의 활성 영역을 갖는 발광 다이오드에 순방향 전압이 인가되었을 때의 개략적인 밴드 다이어그램이다.

Claims (5)

1. 질화갈륨 계열의 N형 화합물 반도체층;

   질화갈륨 계열의 P형 화합물 반도체층; 및

   상기 N형 및 P형 화합물 반도체층들 사이에 개재되고, InGaN 웰층들과 장벽층들이 교대로 적층된 다중양자웰 구조의 활성 영역을 포함하고,

   상기 활성 영역 내의 장벽층들 중 적어도 하나는 언도프트-InGaN층 및 Si-도핑된 GaN층을 포함하고,

   상기 Si-도핑된 GaN층이 상기 언도프트-InGaN층보다 상기 P형 화합물 반도체층 쪽에 인접하는 발광 다이오드.
2. 청구항 1에 있어서,

   상기 Si-도핑된 GaN층은 상기 언도프트-InGaN층보다 더 얇은 두께를 갖는 발광 다이오드.
3. 청구항 1에 있어서,

   상기 장벽층들 중 적어도 상기 웰층들 사이에 위치하는 장벽층들은 각각 언도프트-InGaN층 및 Si-도핑된 GaN층을 포함하는 발광 다이오드.
4. 청구항 1에 있어서,

   상기 장벽층들 중 복수개의 장벽층들이 각각 언도프트-InGaN층을 포함하고,

   상기 언드프트-InGaN층들은 상기 N형 화합물 반도체층에 가까울수록 더 좁은 밴드갭을 갖는 발광 다이오드.
5. 청구항 4에 있어서,

   상기 복수개의 장벽층들 중 적어도 웰층들 사이에 위치하는 장벽층들은 각각 Si-도핑된 GaN층을 포함하는 발광 다이오드.

Images