Nothing Special   »   [go: up one dir, main page]

KR20090039411A - 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법 - Google Patents

솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법 Download PDF

Info

Publication number
KR20090039411A
KR20090039411A KR1020070105040A KR20070105040A KR20090039411A KR 20090039411 A KR20090039411 A KR 20090039411A KR 1020070105040 A KR1020070105040 A KR 1020070105040A KR 20070105040 A KR20070105040 A KR 20070105040A KR 20090039411 A KR20090039411 A KR 20090039411A
Authority
KR
South Korea
Prior art keywords
chip
semiconductor
semiconductor chip
circuit board
pad
Prior art date
Application number
KR1020070105040A
Other languages
English (en)
Inventor
김혜진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070105040A priority Critical patent/KR20090039411A/ko
Priority to TW097139379A priority patent/TW200929454A/zh
Priority to US12/251,534 priority patent/US8026584B2/en
Publication of KR20090039411A publication Critical patent/KR20090039411A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09572—Solder filled plated through-hole in the final product
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지의 구조, 그 제조방법, 반도체 패키지 모듈 및 시스템이 제공된다. 회로 기판은 내부에 관통 구멍을 가지며 상기 관통 구멍의 측벽에는 도전체가 형성되어 있다. 제1 칩 패드를 포함하는 제1 반도체 칩은 상기 회로 기판 상부에 실장되고, 솔더 볼(solder ball)은 상기 관통 구멍 하부에 배치되며 상기 도전체와 상기 제1 칩 패드에 접합된다. 따라서 반도체 패키지에서 언더필(underfill)을 제거하고 두께를 더욱 얇게 할 수 있다.
반도체 패키지, 회로 기판, 관통 구멍, 솔더 볼, 칩 패드

Description

솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지, 모듈, 시스템 및 그 제조방법{Semiconductor package, module, system having a solder ball being coupled to a chip pad and manufacturing method thereof}
본 발명은 반도체 소자의 구조 및 그 제조 방법에 관한 것으로서, 특히 솔더 볼을 사용하는 BGA(Ball Grid Array) 반도체 패키지, 반도체 패키지 모듈, 시스템의 구조 및 그 제조방법에 관한 것이다.
일반적인 플립 칩 패키지(Flip chip package) 조립 공정은, 반도체 칩 상에 범프를 형성하는 공정, 반도체 웨이퍼를 단위 반도체 칩으로 절단하는 웨이퍼 소잉(wafer sawing) 공정과, 상기 절단된 반도체 칩의 범프 형성 면을 인쇄 회로 기판(PCB) 또는 테이프 배선기판과 같이 반도체 패키지의 기본 골격재로 사용되는 회로 기판 위에 부착하는 플립 칩 접합(Flip chip attach) 공정과, 상기 반도체 칩과 회로기판 사이를 절연 물질로 채우는 언더필(underfill) 공정과, 상기 반도체 칩 및 회로 기판의 일부를 봉지재로 덮는 몰딩(molding) 공정 및 상기 회로기판 아래에 있는 솔더 볼 패드에 솔더 볼을 부착하는 솔더 볼 부착공정 등으로 이루어진다.
도 15는 종래 기술에 따른 플립 칩 패키지를 나타낸 단면도이다.
도 15를 참조하면, 일반적인 플립 칩 패키지(1)는, 반도체 칩(24)의 칩 패드(22) 상에 범프(20)를 형성하고, 상기 범프(20)를 기판 배선(12)이 형성되어 있는 회로 기판(14)에 있는 기판 패드에 직접 솔더를 통하여 접합한다. 상기 범프(20)와 접합되는 회로 기판(14)의 반대면에는 상기 기판 배선(12)이 연장되어 솔더 볼 패드를 형성하며, 상기 솔더 볼 패드에 솔더 볼이 부착됨으로써, 완성된 형태의 BGA(Ball Grid Array) 패키지를 구현하게 된다. 이후 범프(20)의 열 스트레스(thermal stress)를 분산시키고 외부 환경으로부터 반도체 칩(24)의 동작면(active surface)과 범프(20)를 보호하기 위하여 언더필(16)을 회로 기판(14)과 반도체 칩(24) 사이에 형성하고 봉지재(18)로 반도체 칩(24)과 회로 기판(14)을 몰딩(molding)하여 플립 칩 패키지(1)를 완성한다.
그러나 회로 기판(14)과 반도체 칩(24) 사이에 형성되는 언더필(16)이 솔더와 비슷한 열팽창계수(CTE: Coefficient of Thermal expansion)를 갖지 않을 경우, 열 스트레스(thermal stress)로부터 범프를 보호하지 못하며, 적정한 유리전이온도(Tg: Glass Transition Temperature)와 모듈러스(modulus)를 갖지 못하면 언더필 큐어(cure) 후 패키지 휨(warpage) 발생과 같은 결함을 야기할 수 있다. 그리고 반도체 칩 또는 회로 기판과의 접착력이 낮을 경우, 패키지 박리(delamination) 결함의 발생을 유발할 수 있으며, 유동성(flowability)이 좋지 않으면 언더필이 제대로 채워지지 않아 보이드(void) 결함을 발생시켜 반도체 패키지의 신뢰성 저하를 가져오게 된다. 또한 플립 칩 패키지 구조에서 범프를 적용함에 따라 범프 높이만큼 패키지 전체 높이(height)는 증가하는 구조를 가지게 된다.
이에, 본 발명이 이루고자 하는 기술적 과제는 언더필에 의한 반도체 패키지 신뢰성 저하를 방지할 수 있는 반도체 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 반도체 패키지의 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 반도체 패키지를 이용한 반도체 패키지들의 모듈을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 반도체 패키지 혹은 상기 반도체 패키지 모듈을 포함하는 시스템을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 반도체 패키지는, 내부에 관통 구멍이 형성되어 있는 회로 기판과, 상기 관통 구멍의 측벽에 형성되어 있는 도전체와, 상기 회로 기판에 실장된 제1 칩 패드를 포함하는 제1 반도체 칩 및 상기 관통 구멍에 배치되며 상기 도전체와 상기 제1 칩 패드에 접합된 솔더 볼 (solder ball)을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 반도체 패키지는 상기 제1 칩 패드와 상기 솔더 볼의 계면에서 상기 제1 칩 패드와 상기 솔더 볼 및 상기 도전체의 합금(alloy)이 형성될 수 있다.
본 발명의 바람직한 실시예에 의하면, 상기 반도체 패키지는, 상기 제1 반도 체 칩에 적층된 제2 칩 패드를 포함하는 제2 반도체 칩과, 상기 제1 반도체 칩과 상기 제2 반도체 칩을 전기적으로 연결하는 도전 부재 및 상기 회로 기판과 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 감싸는 봉지재를 더 포함할 수 있다. 여기서, 상기 도전부재는 와이어 혹은 관통전극이 될 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 의한 반도체 패키지 제조방법은, 내부에 관통 구멍이 형성되어 있는 회로 기판을 준비하는 단계와, 상기 관통 구멍 위에 제1 반도체 칩 상부에 형성된 제1 칩 패드를 실장(mounting)하는 단계와, 상기 관통 구멍 아래에 솔더 볼 (solder ball)을 배치하는 단계 및 상기 솔더 볼과 상기 제1 칩 패드를 접합하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 관통 구멍의 측벽에는 도전체가 형성되어 있는 것이 적합하고, 상기 솔더 볼과 상기 제1 칩 패드를 접합하는 단계에서 상기 제1 칩 패드와 상기 솔더 볼의 계면에 상기 제1 칩 패드와 상기 솔더 볼 및 상기 도전체의 합금(alloy)이 형성되는 것이 적합하다.
바람직하게는, 본 발명의 다른 실시예에 의한 반도체 패키지 제조방법은, 상기 제1 반도체 칩에 제2 칩 패드를 포함하는 제2 반도체 칩을 적층하는 단계와, 상기 제1 반도체 칩과 상기 제2 반도체 칩을 전기적으로 연결하는 도전 부재를 형성하는 단계와, 상기 관통 구멍에 솔더 볼 (solder ball)을 부착하는 단계와, 상기 회로 기판과 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 감싸는 봉지재를 형성하는 단계를 더 진행할 수 있다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 의한 반도체 패키지 모듈은, 반도체 소자가 실장될 수 있는 모듈 기판과, 상기 모듈 기판에 실장된 복수개의 반도체 패키지를 구비하고, 상기 반도체 패키지는, 내부에 관통 구멍이 형성되어 있는 회로 기판과, 상기 관통 구멍의 측벽에 형성되어 있는 도전체와, 상기 회로 기판에 실장된 제1 칩 패드를 포함하는 제1 반도체 칩과, 상기 관통 구멍 하부에 배치되며 상기 도전체와 상기 제1 칩 패드를 연결하는 솔더 볼 (solder ball)을 포함하는 것을 특징으로 한다.
바람직하게는 상기 복수개의 반도체 패키지 중 최소한 한 개 이상은 멀티 칩 반도체 패키지일 수 있다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 시스템은, 상술한 본 발명에 의한 반도체 패키지를 포함하는 메모리와, 상기 메모리와 버스를 통해서 통신하는 프로세서 및 상기 버스와 통신하는 입출력 장치를 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 패키지에 있어서, 반도체 칩과 회로 기판 사이에 형성되는 언더필(underfill)을 제거할 수 있다. 따라서 첫째 반도체 패키지의 신뢰성을 향상시킬 수 있고, 제조 비용을 감소시킬 수 있다. 둘째 칩 패드와 솔더 볼을 직접 접합시키므로 반도체 패키지의 두께를 감소시킬 수 있어 소형 전자 제품에 유리하다. 추가적으로 동일한 두께를 갖는 플립 칩 패키지에서 더 많은 반도체 칩을 실장 할 수 있고, 이러한 패키지들이 실장된 반도체 패키지 모듈은 고용량의 소형 전자 제품에 이용될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장될 수 있다.
도 1은 본 발명의 첫번째 실시예에 따른 반도체 패키지(100)를 보여주는 개략적인 단면도이다.
도 1을 참조하면, 회로 기판(110)은 서로 반대된 제1 면(118) 및 제2 면(119)을 포함할 수 있다. 예를 들어, 회로 기판(110)은 판상 구조를 갖고, 제1 면(118)은 상면을 지칭하고 제2 면(119)은 바닥면을 지칭할 수 있다. 회로 기판(110)은 FR4 또는 BT 수지(resin)로 이루어진 고상의 기판(rigid substrate)일 수 있고 혹은 플렉시불 기판(Flexible substrate)일 수 있다. 이러한 회로 기판(110)의 일 예로는 인쇄회로기판(PCB), 액정 폴리머(liquid crystal polymer; LCP) 필름 또는 폴리이미드(polyimide; PI) 필름 등이 될 수 있다.
회로 기판(110)은 관통 구멍(도 10의 106)을 포함하며, 관통 구멍(도 10의106)의 측벽에는 회로 기판(110)의 배선 역할 및 솔더 볼(105)과 회로 기판(110)의 접합력 증대를 위한 도전체(112)가 형성되어 있다.
제1 칩 패드(122)를 가지는 제1 반도체 칩(120)은 회로 기판(110) 내부에 형성된 도전체(112)와 대향하도록 회로기판(110)의 제1면(118)에 실장 될 수 있다. 나아가 제1 칩 패드(122)와 도전체(112)는 직접 접촉될 수도 있다.
복수의 솔더 볼(105)들은 회로 기판(110)의 제2면(119) 관통 구멍(도 10의 106)에 배치되고 제1 칩 패드(122)와 접합되어 반도체 패키지(100)의 외부 단자 역할을 하게 된다. 솔더 볼(105)과 제1 칩 패드(122)의 접합 과정에서 솔더 볼(105)과 제1 칩 패드(122) 및 도전체(112)가 전기적으로 서로 연결되며, 제1 칩 패드(122)와 솔더 볼(105) 계면에는 제1 칩 패드(122)와 솔더 볼(105) 및 도전체(112)의 합금이 형성된다. 이러한 합금은 IMC(Inter Metal Compound)로 불리며 솔더 조인트(solder joint)를 강화시킨다. 바람직하게는 제1 칩 패드(122)와 도전체(112)는 서로 다른 물질로 형성될 수 있다. 일례로, 제1 칩 패드(122)가 금(Au)으로 형성되는 경우 도전체(112)는 구리(Cu)로 형성될 수 있다. 그러나 제1 칩 패드(122)와 도전체(112)가 같은 물질로 형성되는 경우에도 솔더 볼(105)과 제1 칩 패드(122)의 계면에는 솔더와 제1 칩 패드(122) 물질의 합금이 존재하기 때문에 솔더 조인트는 향상될 수 있다.
이러한 합금의 형성을 위하여 상기 제1 칩 패드(122)는 표면에 UBM(Under Bump Metallurgy)층 처리가 된 것이 바람직하다. 이러한 UBM층은 다층 금속층으로, 접합층, 확산방지층 및 ??어블층(wettable layer)으로 이루어지며, 금(Au)을 포함하여 이루어지는 것이 적합하다.
도면에는 도시하지 않았으나 추가적으로 봉지재를 제1 반도체 칩(120)과 회 로 기판(110)상에 형성하여 반도체 패키지(100)를 보호할 수도 있다. 봉지재는 절연 수지, 예컨대 에폭시 몰딩 컴파운드(epoxy molding compound; EMC)를 포함할 수 있다.
도 2는 본 발명의 두번째 실시예에 따른 반도체 패키지(100)을 보여주는 개략적인 단면도이다. 반도체 패키지(100)는 도 1의 반도체 패키지(100)를 참조할 수 있고, 따라서 상기 제1 반도체 패키지(100)와 서로 중복된 부분의 설명은 생략된다.
도 2를 참조하면, 제1 반도체 칩(120)에서 제1 칩 패드(122)의 일부가 관통 구멍(도 10의 106) 내부에 배치되어 있다. 이에 따라 제1 칩 패드(122)와 관통 구멍의 측벽에 형성된 도전체(112)가 직접 접촉할 수 있으며, 솔더 볼(105) 접합 시 합금 형성이 용이할 수 있다. 또한 제1 반도체 칩(120)과 회로 기판(110) 사이의 간격이 줄어들어 전체 패키지 높이가 감소될 수 있다.
도 3은 본 발명의 세번째 실시예에 따른 반도체 패키지(200)을 보여주는 개략적인 단면도이다. 반도체 패키지(200)는 도 1의 반도체 패키지(100)를 참조할 수 있고, 따라서 제1 반도체 패키지(100)와 서로 중복된 부분의 설명은 생략된다.
도 3을 참조하면, 제1 반도체 칩(120)을 회로 기판(110)에 실장할 때 제1 반도체 칩(120)이 움직이지 않고 고정될 수 있도록 접착 부재(116, 118)를 제1 반도체 칩(120)의 주변부 및/또는 동작면과 회로 기판(110) 사이에 형성할 수 있다. 접착 부재(116, 118)로는 에폭시(epoxy) 계열의 물질을 사용하거나 접착 테이프를 붙여서 사용할 수 있다. 일 예로 제1 반도체 칩(120)의 주변부에 형성되는 접착 부 재(116)는 에폭시 계열의 부재를 사용하고, 제1 반도체 칩(120)의 동작면과 회로 기판(110) 사이에 형성되는 접착 부재(118)로는 접착 테이프를 사용할 수 있고, 그 반대의 경우로 형성 할 수도 있다.
도 4는 본 발명의 네번째 실시예에 따른 반도체 패키지(300)를 보여주는 개략적인 단면도이다. 반도체 패키지(300)는 도 1의 반도체 패키지(100)를 참조할 수 있고, 따라서 제1 반도체 패키지(100)와 서로 중복된 부분의 설명은 생략된다.
도 4를 참조하면, 제1 반도체 칩(120) 활성면의 반대면에 접착층(144)을 형성하고 접착층(144) 상부에 하나 이상의 제2 반도체 칩(150)을 적층할 수 있다. 제2 반도체 칩(150)은 내부에 제2 칩 패드(152)를 구비한다. 제2 반도체 칩(150)과 회로 기판(110)은 제2 칩 패드(152)와 기판 패드(114) 사이를 전기적으로 연결하는 도전부재는 와이어(160)와 같은 도전 물질이 될 수 있다. 추가적으로 봉지재(130)를 제1 반도체 칩(120) 및 제2 반도체 칩(150)과 회로 기판(110)상부를 밀봉하도록 형성하여 반도체 패키지(300)를 보호한다. 기판 패드(114)는 내부에 형성된 기판 배선(미도시)을 통해 도전체(112)와 연결되어 제1 칩 패드(122)와 연결된 솔더 볼(105)과 연결되거나 제1 칩 패드(122)와 연결되지 않은 솔더 볼(미도시)과 연결되어 단독으로 외부 전자 장치(미도시)와 전기적으로 연결될 수 있다. 제1 반도체 칩(120)과 제2 반도체 칩(150)은 동일 한 종류의 제품이거나 또는 다른 제품일 수 있다.
예를 들어, 제1 반도체 칩(120) 및 제2 반도체 칩(150)은 모두 메모리 제품일 수 있다. 다른 예로, 제1 반도체 칩(120)은 메모리 제품이고, 제2 반도체 칩(150)은 로직 제품 혹은 LSI 기능의 제품으로, 시스템 인 패키지(SIP) 형태로 제공될 수 있다.
도 5는 본 발명의 다섯번째 실시예에 따른 반도체 패키지(400)를 보여주는 개략적인 단면도이다. 반도체 패키지(400)는 도 4의 반도체 패키지(300)를 참조할 수 있고, 따라서 제4 실시예의 반도체 패키지(300)와 서로 중복된 부분의 설명은 생략된다.
도 5를 참조하면, 제1 반도체 칩(120) 활성면의 반대면에 접착층(144)을 형성하고 접착층(144) 상부에 하나 이상의 제2 칩 패드(154)를 가지는 제2 반도체 칩(150)을 적층할 수 있다. 제2 반도체 칩(150)은 내부에 제2 칩 패드(154)를 구비한다. 제2 반도체 칩(150)은 활성면이 도면과 반대로 아래로 향하도록 변형될 수도 있다. 제2 반도체 칩(150)과 제1 반도체 칩(120)은 각각의 반도체 칩에 형성된 관통 전극(162)과 같은 도전 부재에 의해서 전기적으로 연결될 수 있다. 관통 전극(162)은 제1 반도체 칩(120)과 제2 반도체 칩(150)을 적층한 후 레이저 드릴링 공정 또는 식각 공정으로 칩 관통 구멍을 형성하고 도전 물질을 채워 형성할 수 있다. 또한 각각의 반도체 칩(120, 150)에 접착층의 절반 정도 두께까지 관통 전극이 돌출되도록 형성하고, 반도체 칩(120, 150)들을 서로 적층하여 제1 반도체 칩(120)과 제2 반도체 칩(150)을 전기적으로 연결할 수 있다. 추가적으로 봉지재(130)를 제1 반도체 칩(120) 및 제2 반도체 칩(150)과 회로 기판(110)상부를 밀봉하도록 형성하여 반도체 패키지(400)를 보호한다. 제1 칩 패드(124)는 솔더 볼(105)과 직접 연결되어 외부 전자 장치(미도시)와 전기적으로 연결될 수 있다. 제1 반도체 칩(120)과 제2 반도체 칩(150)은 동일 한 종류의 제품이거나 또는 다른 제품일 수 있다.
또한, 도 4 및 도 5에서는 2개의 반도체 칩을 적층하는 것을 일 예로 설명하였으나, 반도체 칩의 개수는 3개 혹은 그 이상을 적층하는 방식으로 변경이 가능하다.
도 6은 본 발명의 여섯번째 실시예에 따른 반도체 패키지(500)를 보여주는 개략적인 단면도이다. 반도체 패키지(500)는 도 4 및 도 5의 반도체 패키지(300,400)를 참조할 수 있고, 따라서 이와 중복된 부분의 설명은 생략된다.
도 6을 참조하면, 본 발명의 다섯번째 실시예에 따른 반도체 패키지(400)를 제1 반도체 패키지로 구비하고, 본 발명의 네번째 실시예에 따른 반도체 패키지(300)와 동일한 형태의 제2 반도체 패키지를 적층하여 적층형 반도체 패키지(500)를 제공할 수 있다. 구체적으로, 제1 반도체 패키지(400)는, 제1 반도체 칩(120) 활성면의 반대면에 접착층(144)을 형성하고 접착층(144) 상부에 하나 이상의 제2 반도체 칩(150)을 적층할 수 있다. 제2 반도체 칩(150)은 내부에 제2 칩 패드(154)를 구비한다. 제2 반도체 칩(150)과 제1 반도체 칩(120)은 각각의 반도체 칩에 형성된 관통 전극(162)과 같은 도전 부재에 의해서 전기적으로 연결될 수 있다. 추가적으로 봉지재(130)를 제1 반도체 칩(120) 및 제2 반도체 칩(150)과 제1 회로 기판(110)상부를 밀봉하도록 형성하여 반도체 패키지(400)를 보호한다. 제1 반도체 패키지의 솔더 볼(105)은 제1 칩 패드(124) 및 제1 도전체(112)와 직접 연결되어 외부 전자 장치(미도시)와 전기적으로 연결될 수 있다. 한편, 본 발명의 바 람직한 실시예에 의하면, 제1 반도체 칩(120)과 제2 반도체 칩(150)은 동일 한 종류의 제품이거나 또는 다른 제품일 수 있다.
제2 반도체 패키지는, 제3 반도체 칩(121) 활성면의 반대면에 접착층(144)을 형성하고 접착층(144) 상부에 하나 이상의 제4 반도체 칩(151)을 적층할 수 있다. 제4 반도체 칩(151)은 내부에 형성된 반도체 소자(미도시)와 전기적으로 연결된 제4 칩 패드(156)를 구비한다. 제4 반도체 칩(151)과 제2 회로 기판(110)은 제4 칩 패드(156)와 기판 패드(114) 사이에 형성된 와이어(160)와 같은 도전 부재에 의해 전기적으로 서로 연결될 수 있다. 추가적으로 봉지재(131)를 제3 반도체 칩(121) 및 제4 반도체 칩(151)과 제2 회로 기판(110) 상부를 밀봉하도록 형성하여 제2 반도체 패키지를 완성한다. 한편, 기판 패드(114)는 내부에 형성된 기판 배선(미도시)을 통해 제2 도전체(112)와 연결되어 제3 칩 패드(126)와 연결된 솔더 볼(105)과 연결되거나 제3 칩 패드(126)와 연결되지 않은 솔더 볼(미도시)과 연결되어 제1 반도체 패키지(400)와 연결될 수 있다. 이때 제1 반도체 패키지와 제2 반도체 패키지의 적층은 제2 칩 패드(154)가 노출되도록 제1 반도체 패키지(400)의 봉지재(130) 일부를 제거한 후 솔더 접합 공정을 통하여 적층될 수 있다. 또한 제2 칩 패드(154) 각각에 대응되는 본딩 패드(미도시)를 제1 반도체 패키지의 봉지재(130) 상부에 형성하고 이에 대응되는 제2 반도체 패키지의 솔더 볼(105)를 접합하여 본 발명의 제6 실시예에 의한 적층형 반도체 패키지(500)를 구현할 수도 있다. 여기서 제3 반도체 칩(121)과 제2 반도체 칩(151)은 동일 한 종류의 제품이거나 또는 다른 제품일 수 있다.
도 7은 본 발명의 일곱번째 실시예에 따른 반도체 패키지(600)를 보여주는 개략적인 단면도이다. 반도체 패키지(600)는 도 4 및 도 5의 반도체 패키지(300,400)를 참조할 수 있고, 따라서 중복된 설명은 생략된다.
도 7을 참조하면, 회로 기판(110) 상의 일 영역에 적층된 제1 반도체 칩(120)과 제2 반도체 칩(150)이 실장되고, 제5 칩 패드(157)를 구비하는 제5 반도체 칩(153)이 회로 기판(110)의 다른 영역에 실장될 수 있다. 제5 반도체 칩(153)은 제5 칩 패드(157)와 기판 패드(114)에 연결된 와이어(160)와 같은 도전 부재에 의해 회로 기판과 전기적으로 연결된다. 기판 패드(114)는 도전체(112)를 통하여 솔더 볼(105)과 연결될 수 있다. 도면에는 도시되지 않았으나, 기판 패드(114)는 회로 기판(110)에 형성된 기판 배선을 통해 제1 칩 패드(124)와 접합된 솔더 볼과 서로 선택적으로 연결될 수 있다. 추가적으로 봉지재(130)를 제1 반도체 칩(120), 제2 반도체 칩(150), 제5 반도체 칩(153) 및 회로 기판(110) 상부를 밀봉하도록 형성하여 반도체 패키지(600)를 보호한다.
도 8은 본 발명에 따른 반도체 패키지 모듈(700)의 일 실시예를 나타낸 개략적인 단면도이다. 반도체 패키지 모듈(700)은 도 1의 반도체 패키지(100)를 참조할 수 있고, 따라서 서로 중복된 부분의 설명은 생략된다
도 8을 참조하면, 본 발명은 상술한 본 발명의 바람직한 실시예에 의한 반도체 패키지 중에서 하나 이상의 반도체 패키지, 예를 들어 제1 실시예에 의한 반도체 패키지(101)가 모듈 보드(140) 상에 수평방향으로 복수개가 실장되어 반도체 패키지 모듈(700)을 구성할 수 있다. 이때, 반도체 패키지(101)의 솔더 볼(105)이 모듈 보드(140)의 보드 패드(142)와 접합하여 모듈 보드(140)와 전기신호 교환이 가능하다. 또한 도면에서는 회로 기판(110)을 사용하는 반도체 패키지(101)만을 도시하였으나, 이를 변형하여 리드 프레임(lead frame)을 사용하는 반도체 패키지, 예를 들어 TQFP(Thin Quad Flat Package)와 본 발명의 제1 실시예에 의한 반도체 패키지(101)를 함께 실장되어 반도체 패키지 모듈을 구성할 수도 있다.
도 9는 본 발명에 따른 반도체 패키지 모듈(800)의 두번째 실시예를 나타낸 개략적인 단면도이다. 본 실시예에 의한 반도체 패키지 모듈(800)은 도 4 및 도 5의 반도체 패키지를 참조할 수 있고, 따라서 서로 중복된 부분의 설명은 생략한다.
도 9를 참조하면, 모듈 보드(140) 상에 멀티 칩 패키지(Multi Chip Package, MCP) 형태를 갖는 하나 이상의 반도체 패키지(300, 400)가 실장될 수 있다. 모듈 보드(140) 상에 실장되는 멀티 칩 패키지의 내부는 와이어 본딩 구조(300)로 형성될 수 있다. 또한 관통 전극 구조(400)를 가질 수도 있으며, 와이어와 관통 전극의 조합으로 이루어질 수도 있다. 본 실시예에 의하여 실장되는 반도체 패키지(300, 400)는 모듈 보드(140)의 보드 패드(142)와 접합하여 모듈 보드(140)와 전기신호를 교환할 수 있다.
도 10 내지 도 13은 본 발명의 첫번째 실시예에 따른 반도체 패키지의 제조 방법을 보여주는 개략적인 단면도들이다.
도 10을 참조하면, 관통 구멍(106)이 형성되어 있는 회로 기판(110)을 준비한다. 회로 기판(110)은 폴리머(polymer) 또는 절연 수지(insulating resin) 등으로 이루어진 절연층(109)과 에폭시(epoxy)와 실리카(silica) 등으로 이루어진 솔더 레지스트층(111)으로 구분될 수 있다. 관통 구멍(106)의 측벽에는 도전체(112)가 형성되어 있다. 도전체(112)는 통상적인 도금 방식에 의해서 형성할 수 있다. 추가적으로 회로 기판(110) 내부에 기판 배선(미도시)이 형성될 수도 있다.
도 11을 참조하면, 관통 구멍(106)에 제1 반도체 칩(120)의 제1 칩 패드(122)를 정렬하여 실장한다. 제1 반도체 칩(120)과 회로 기판(110)의 접합을 위해 제1 칩 패드(122)와 도전체(112)를 솔더링 할 수 있다. 한편, 도3과 같이 제1 반도체 칩(120)과 회로 기판(110)의 고정을 위해 제1 반도체 칩(120)의 가장자리에 접착 부재(도3의 116)를 더 형성할 수 있다. 또한 제1 반도체 칩(120)과 회로 기판(110)이 마주보는 면 사이에도 접착 부재(도3의 118)를 추가하여 제1 반도체 칩(120)을 회로 기판(110)에 강하게 고정시킬 수 있다.
도 12를 참조하면, 관통 구멍(106)에 솔더 볼(105)을 배치하고 솔더 볼(105)과 제1 칩 패드(122) 및 도전체(112)의 접합 공정을 진행한다. 솔더 볼(105) 접합 공정은 노(furnace)에서 열을 인가하여 접합하는 통상적인 공정과 적외선(IR) 웨이브(wave)를 인가하는 적외선(IR) 리플로우(Reflow) 공정을 적용할 수 있다. 솔더 볼(105)이 제1 칩 패드(122) 및 도전체(112)와 접합하면서 제1 칩 패드(122)와 솔더 볼(105)의 계면에 제1 칩 패드(122), 도전체(112) 및 솔더의 합금이 형성되어 솔더 조인트를 강화시킬 수 있다.
도 13을 참조하면, 제1 반도체 칩(120)과 회로 기판(110)을 덮도록 봉지재(130)를 형성하는 공정을 더 진행할 수 있다. 상기 봉지재(130)의 재료는 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)를 사용하거나, 기타 수지 재질의 앤 캡슐런트(Encapsulant)를 사용하는 방식으로 변형할 수도 있다.
도 14는 본 발명의 반도체 패키지 또는 반도체 패키지 모듈의 일 실시예에 따른 시스템(900)을 보여주는 블록도이다.
도 14를 참조하면, 프로세서(210), 입/출력 장치(230) 및 메모리(520)는 버스(bus, 240)를 이용하여 서로 데이터 통신을 할 수 있다. 프로세서(210)는 프로그램을 실행하고, 시스템(900)을 제어하는 역할을 할 수 있다. 입/출력 장치(230)는 시스템(900)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(900)은 입/출력 장치(230)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다.
메모리(220)는 상술한 본 발명의 바람직한 실시예에 기재된 반도체 패키지(100, 100, 200, 300, 400, 500, 600) 또는 반도체 패키지 모듈(700, 800)을 포함할 수 있다. 예를 들어, 메모리(220)는 프로세서(210)의 동작을 위한 코드 및 데이터를 저장할 수 있다.
예를 들어, 이러한 시스템(900)은 모바일 폰(mobile phone), MP3 플레이어,네비게이션(navigation), 고상 디스크(solid state disk; SSD) 또는 가전 제품(household appliances)에 이용될 수 있다.
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 따라서, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
도 1은 본 발명에 따른 반도체 패키지의 첫번째 실시예를 나타내낸 단면도이다.
도 2는 본 발명에 따른 반도체 패키지의 두번째 실시예를 나타낸 단면도이다.
도 3은 본 발명에 따른 반도체 패키지의 세번째 실시예를 나타낸 단면도이다.
도 4는 본 발명에 따른 반도체 패키지의 네번째 실시예를 나타낸 단면도이다.
도 5는 본 발명에 따른 반도체 패키지의 다섯번째 실시예를 나타낸 단면도이다.
도 6은 본 발명에 따른 반도체 패키지의 여섯번째 실시예를 나타낸 단면도이다.
도 7은 본 발명에 따른 반도체 패키지의 일곱번째 실시예를 나타낸 단면도이다.
도 8은 본 발명에 따른 반도체 패키지 모듈의 일 실시예를 나타낸 단면도이다.
도 9는 본 발명에 따른 반도체 패키지 모듈의 두번째 실시예를 나타낸 단면도이다.
도 10 내지 도 13은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법 을 보여주는 단면도들이다.
도 14는 본 발명에 따른 반도체 패키지를 포함하는 반도체 소자의 응용예를 설명하기 위한 블록도이다.
도 15는 종래 기술에 따른 반도체 패키지 구조를 나타낸 단면도이다.
<도면 주요 부분에 대한 설명>
100:반도체 패키지, 105:솔더 볼,
110:회로 기판, 112:도전체,
114:기판 패드, 120:제1 반도체 칩,
122:제1 칩 패드, 130:봉지재,
140:모듈 보드, 142:모듈 보드 패드,
144:접착층 150:제2 반도체 칩
152:제2 칩 패드

Claims (41)

  1. 내부에 관통 구멍이 형성되어 있는 회로 기판;
    상기 관통 구멍의 측벽에 형성되어 있는 도전체;
    상기 회로 기판에 실장된 제1 칩 패드를 포함하는 제1 반도체 칩; 및
    상기 관통 구멍에 배치되며 상기 도전체와 상기 제1 칩 패드에 접합된 솔더 볼 (solder ball)을 포함하는 반도체 패키지.
  2. 제1 항에 있어서,
    상기 제1 칩 패드는 상기 도전체와 직접 접촉하는 반도체 패키지.
  3. 제2 항에 있어서,
    상기 제1 칩 패드는 상기 도전체 상부에서 접촉하는 반도체 패키지.
  4. 제2 항에 있어서,
    상기 제1 칩 패드의 일부는 상기 관통 구멍 내부에 위치한 반도체 패키지.
  5. 제1 항에 있어서,
    상기 제1 칩 패드와 상기 솔더 볼의 계면에는 상기 제1 칩 패드와 상기 솔더 볼 및 상기 도전체의 합금(alloy)이 형성되어 있는 반도체 패키지.
  6. 제1 항에 있어서,
    상기 반도체 패키지는 상기 회로기판 상부와 상기 제1 반도체 칩을 밀봉하는 봉지재를 더 구비하는 반도체 패키지.
  7. 제6 항에 있어서,
    상기 제1 칩 패드는 금(Au)으로 형성된 반도체 패키지.
  8. 제1 항에 있어서,
    상기 제1 반도체 칩은 접착 부재에 의해 상기 회로 기판에 고정되어 있는 반도체 패키지.
  9. 제8 항에 있어서,
    상기 접착 부재는 상기 제1 반도체 칩의 가장자리에 형성되어 있는 반도체 패키지.
  10. 제8 항에 있어서,
    상기 접착 부재는 상기 제1 반도체 칩과 상기 회로 기판 사이에 형성된 반도체 패키지.
  11. 제1 항에 있어서,
    상기 제1 반도체 칩에 적층된 제2 칩 패드를 포함하는 제2 반도체 칩;
    상기 제1 반도체 칩과 상기 제2 반도체 칩을 전기적으로 연결하는 도전 부재; 및
    상기 회로 기판과 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 감싸는 봉지재를 더 포함하는 반도체 패키지.
  12. 제 11항에 있어서,
    상기 제1 칩 패드는 상기 도전체와 직접 접촉하는 반도체 패키지.
  13. 제 11항에 있어서,
    상기 제1 칩 패드와 상기 솔더 볼의 계면에는 상기 제1 칩 패드와 상기 솔더 볼 및 상기 도전체의 합금(alloy)이 형성되어 있는 반도체 패키지.
  14. 제 11항에 있어서,
    상기 회로 기판은 상기 도전 부재와 연결되는 기판 패드를 더 포함하는 반도체 패키지.
  15. 제 14항에 있어서,
    상기 도전 부재는 상기 제2 칩 패드와 상기 기판 패드를 연결하는 와이어인 반도체 패키지.
  16. 제11 항에 있어서,
    상기 도전 부재는 상기 제1 반도체 칩과 상기 제2 반도체 칩을 관통하는 관통 전극인 반도체 패키지.
  17. 제11 항에 있어서,
    상기 반도체 패키지는 상기 회로 기판에 수평방향의 평면에 실장된 다른 반도체 칩을 더 포함하는 반도체 패키지.
  18. 내부에 제1 관통 구멍이 형성되어 있는 제1 회로 기판과, 상기 제1 관통 구멍의 측벽에 형성되어 있는 제1 도전체와, 상기 제1 회로 기판에 실장된 제1 칩 패드를 포함하는 제1 반도체 칩과, 상기 제1 반도체 칩에 적층된 제2 칩 패드를 포함하는 제2 반도체 칩과, 상기 제1 반도체 칩과 상기 제2 반도체 칩을 전기적으로 연결하는 관통 전극과, 상기 제1 관통 구멍에 배치되며 상기 제1 도전체와 상기 제1 칩 패드를 연결하는 제1 솔더 볼 (solder ball)과, 상기 제1 회로 기판과 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 감싸는 봉지재를 포함하는 제1 반도체 패키지; 및
    상기 제1 반도체 패키지 상부에 적층되며 내부의 제2 솔더볼이 상기 제1 반도체 패키지와 전기적으로 연결되는 제2 반도체 패키지를 구비하고,
    상기 제2 반도체 패키지는,
    내부에 제2 관통 구멍이 형성되어 있는 제2 회로 기판과, 상기 제2 관통 구멍의 측벽에 형성되어 있는 제2 도전체와, 상기 제2 회로 기판에 실장된 제3 칩 패드를 포함하는 제3 반도체 칩과, 상기 제3 반도체 칩에 적층된 제4 칩 패드를 포함하는 제4 반도체 칩과, 상기 제3 반도체 칩과 상기 제4 반도체 칩을 전기적으로 연결하는 도전 부재와, 상기 제2 관통 구멍에 배치되며 상기 제2 도전체와 상기 제3 칩 패드를 연결하는 제2 솔더 볼 및 상기 제2 회로 기판과 상기 제3 반도체 칩 및 상기 제4 반도체 칩을 감싸는 봉지재를 포함하는 제2 반도체 패키지를 포함하는 반도체 패키지.
  19. 제18 항에 있어서,
    상기 제1 칩 패드 또는 상기 제3 칩 패드가 각각에 대응되는 상기 제1 도전체 또는 상기 제2 도전체와 직접 접촉하는 반도체 패키지.
  20. 제18 항에 있어서,
    상기 제2 솔더 볼은 상기 제2 칩 패드와 직접 접촉하는 반도체 패키지.
  21. 반도체 소자가 실장될 수 있는 모듈 기판; 및
    상기 모듈 기판에 실장된 복수개의 반도체 패키지를 구비하고,
    상기 반도체 패키지는, 내부에 관통 구멍이 형성되어 있는 회로 기판과, 상 기 관통 구멍의 측벽에 형성되어 있는 도전체와, 상기 회로 기판에 실장된 제1 칩 패드를 포함하는 제1 반도체 칩과, 상기 관통 구멍 하부에 배치되며 상기 도전체와 상기 제1 칩 패드를 연결하는 솔더 볼 (solder ball)을 포함하는 반도체 패키지 모듈.
  22. 제 21항에 있어서,
    상기 칩 패드는 상기 도전체와 직접 접촉하는 반도체 패키지 모듈.
  23. 제 22항에 있어서,
    상기 반도체 패키지는 상기 회로기판 상부 및 제1 반도체 칩을 밀봉하는 봉지재를 더 구비하는 반도체 패키지 모듈.
  24. 제 21항에 있어서,
    상기 복수개의 반도체 패키지 중 최소한 한 개 이상은 멀티 칩 (multi chip) 반도체 패키지인 반도체 패키지 모듈.
  25. 제 1항 내지 제 20항의 어느 한 항에 따른 반도체 패키지를 갖는 메모리;
    상기 메모리와 버스를 통해서 통신하는 프로세서; 및
    상기 버스와 통신하는 입출력 장치를 포함하는 것을 특징으로 하는 시스템.
  26. 내부에 관통 구멍이 형성되어 있는 회로 기판을 준비하는 단계;
    상기 관통 구멍 위에 제1 반도체 칩 상부에 형성된 제1 칩 패드를 실장(mounting)하는 단계;
    상기 관통 구멍 아래에 솔더 볼 (solder ball)을 배치하는 단계; 및
    상기 솔더 볼과 상기 제1 칩 패드를 접합하는 단계를 포함하는 반도체 패키지 제조 방법.
  27. 제 26항에 있어서,
    상기 관통 구멍의 측벽에는 도전체가 형성되어 있는 것을 포함하는 반도체 패키지 제조 방법.
  28. 제 27항에 있어서,
    상기 제1 칩 패드는 상기 도전체와 직접 접촉하는 반도체 패키지 제조 방법.
  29. 제 27항에 있어서,
    상기 솔더 볼과 상기 제1 칩 패드를 접합하는 단계는, 상기 제1 칩 패드와 상기 솔더 볼의 계면에는 상기 제1 칩 패드와 상기 솔더 볼 및 상기 도전체의 합금(alloy)이 형성되는 반도체 패키지 제조 방법.
  30. 제 26항에 있어서,
    상기 반도체 패키지 제조방법은,
    상기 회로기판 상부 및 상기 제1 반도체 칩을 밀봉하는 봉지재를 형성하는 단계를 더 구비하는 반도체 패키지 제조 방법.
  31. 제 26항에 있어서,
    상기 제1 반도체 칩에 제2 칩 패드를 포함하는 제2 반도체 칩을 적층하는 단계;
    상기 제1 반도체 칩과 상기 제2 반도체 칩을 전기적으로 연결하는 도전 부재를 형성하는 단계;
    상기 관통 구멍에 솔더 볼 (solder ball)을 부착하는 단계; 및
    상기 회로 기판과 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 감싸는 봉지재를 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  32. 제 31항에 있어서,
    상기 관통 구멍의 측벽에는 도전체가 형성되어 있는 반도체 패키지 제조 방법.
  33. 제 32항에 있어서,
    상기 제1 칩 패드는 상기 도전체와 직접 접촉하는 반도체 패키지 제조 방법.
  34. 제 32항에 있어서,
    상기 솔더 볼과 상기 제1 칩 패드를 접합하는 단계는 상기 제1 칩 패드와 상기 솔더 볼의 계면에는 상기 제1 칩 패드와 상기 솔더 볼 및 상기 도전체의 합금(alloy)이 형성되는 반도체 패키지 제조 방법.
  35. 제 32항에 있어서,
    상기 회로 기판은 상기 도전 부재와 연결되는 기판 패드를 더 포함하는 반도체 패키지 제조 방법.
  36. 제 35항에 있어서,
    상기 도전 부재는 상기 제2 칩 패드와 상기 기판 패드를 연결하는 와이어인 반도체 패키지 제조 방법.
  37. 제32 항에 있어서,
    상기 도전 부재는 상기 제1 반도체 칩과 상기 제2 반도체 칩을 관통하는 관통 전극인 반도체 패키지 제조 방법.
  38. 제32 항에 있어서,
    상기 회로 기판에 상기 제1 반도체 칩과 수평방향의 평면으로 다른 반도체 칩을 실장하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  39. 내부에 제1 도전체로 둘러싸인 제1 관통 구멍이 형성되어 있는 제1 회로 기판을 준비하고, 상기 제1 회로 기판에 제1 칩 패드를 포함하는 제1 반도체 칩을 실장하고, 상기 제1 반도체 칩에 제2 칩 패드를 포함하는 제2 반도체 칩을 적층하고, 상기 제1 관통 구멍에 상기 제1 도전체와 상기 제1 칩 패드를 연결하기 위해 제1 솔더 볼 (solder ball)을 배치하고, 상기 제1 회로 기판과 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 봉지재로 감싸 제1 반도체 패키지를 형성하는 단계;
    내부에 제2 도전체로 둘러싸인 제2 관통 구멍이 형성되어 있는 제2 회로 기판을 준비하고, 상기 제2 회로 기판에 제3 칩 패드를 포함하는 제3 반도체 칩을 실장하고, 상기 제3 반도체 칩에 제4 칩 패드를 포함하는 제4 반도체 칩을 적층하고, 상기 제3 반도체 칩과 상기 제4 반도체 칩을 전기적으로 연결하는 도전 부재를 형성하고, 상기 제2 관통 구멍에 상기 제2 도전체와 상기 제3 칩 패드를 연결하기 위해 제2 솔더 볼을 배치하고, 상기 제2 회로 기판과 상기 제3 반도체 칩 및 상기 제4 반도체 칩을 봉지재로 감싸 제2 반도체 패키지를 형성하는 단계; 및
    상기 제2 반도체 패키지를 상기 제1 반도체 패키지 상부에 적층하여 상기 제1반도체 패키지와 상기 제2 반도체 패키지를 전기적으로 연결하는 단계를 포함하는 반도체 패키지 제조 방법.
  40. 제39 항에 있어서,
    상기 제1 칩 패드 또는 상기 제3 칩 패드가 각각에 대응되는 상기 제1 도전 체 또는 상기 제2 도전체와 직접 접촉하는 반도체 패키지 제조 방법.
  41. 제39 항에 있어서,
    상기 제2 솔더 볼은 상기 제2 칩 패드와 직접 접촉하는 반도체 패키지 제조 방법.
KR1020070105040A 2007-10-18 2007-10-18 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법 KR20090039411A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070105040A KR20090039411A (ko) 2007-10-18 2007-10-18 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
TW097139379A TW200929454A (en) 2007-10-18 2008-10-14 Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof
US12/251,534 US8026584B2 (en) 2007-10-18 2008-10-15 Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070105040A KR20090039411A (ko) 2007-10-18 2007-10-18 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20090039411A true KR20090039411A (ko) 2009-04-22

Family

ID=40562645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070105040A KR20090039411A (ko) 2007-10-18 2007-10-18 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법

Country Status (3)

Country Link
US (1) US8026584B2 (ko)
KR (1) KR20090039411A (ko)
TW (1) TW200929454A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100963201B1 (ko) * 2008-03-13 2010-06-16 전자부품연구원 칩 내장형 기판 및 그의 제조 방법
KR20110091194A (ko) * 2010-02-05 2011-08-11 주식회사 하이닉스반도체 적층 반도체 패키지
KR20110099555A (ko) * 2010-03-02 2011-09-08 삼성전자주식회사 적층형 반도체 패키지

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026740B2 (en) 2008-03-21 2011-09-27 Micron Technology, Inc. Multi-level signaling for low power, short channel applications
GB2458907A (en) * 2008-04-01 2009-10-07 Sharp Kk Device interconnects
GB2459251A (en) * 2008-04-01 2009-10-21 Sharp Kk Semiconductor nanowire devices
US8259461B2 (en) * 2008-11-25 2012-09-04 Micron Technology, Inc. Apparatus for bypassing faulty connections
KR101624973B1 (ko) * 2009-09-23 2016-05-30 삼성전자주식회사 패키지 온 패키지 타입의 반도체 패키지 및 그 제조방법
KR20120093588A (ko) * 2011-02-15 2012-08-23 에스케이하이닉스 주식회사 범프 및 이를 갖는 반도체 장치
KR101140113B1 (ko) * 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
JP6028449B2 (ja) * 2011-10-05 2016-11-16 富士通株式会社 半導体装置、電子装置、半導体装置の製造方法
KR101818507B1 (ko) 2012-01-11 2018-01-15 삼성전자 주식회사 반도체 패키지
US8969730B2 (en) * 2012-08-16 2015-03-03 Apple Inc. Printed circuit solder connections
US9209156B2 (en) 2012-09-28 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuits stacking approach
US9287204B2 (en) * 2012-12-20 2016-03-15 Stats Chippac, Ltd. Semiconductor device and method of bonding semiconductor die to substrate in reconstituted wafer form
WO2014123556A1 (en) * 2013-02-05 2014-08-14 Sound Technology Inc. Ultrasound device
CN104051389B (zh) * 2013-03-12 2018-05-15 台湾积体电路制造股份有限公司 具有焊盘连接件上通孔的叠层封装件
US9287248B2 (en) 2013-12-12 2016-03-15 Intel Corporation Embedded memory and power management subpackage
KR102245825B1 (ko) * 2014-09-04 2021-04-30 삼성전자주식회사 반도체 패키지
KR101656269B1 (ko) * 2014-12-30 2016-09-12 주식회사 네패스 반도체 패키지 및 그 제조방법
KR101665242B1 (ko) * 2015-03-20 2016-10-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
US10787303B2 (en) 2016-05-29 2020-09-29 Cellulose Material Solutions, LLC Packaging insulation products and methods of making and using same
US11078007B2 (en) 2016-06-27 2021-08-03 Cellulose Material Solutions, LLC Thermoplastic packaging insulation products and methods of making and using same
FR3061827B1 (fr) * 2017-01-06 2021-06-18 Commissariat Energie Atomique Module electrique tridimensionnel comportant un condensateur de decouplage
KR102659093B1 (ko) * 2018-03-08 2024-04-22 삼성전자주식회사 배선을 전기적으로 연결하는 도전성 구조물을 포함하는 회로 기판 및 이를 포함하는 전자 장치
JP2019165046A (ja) * 2018-03-19 2019-09-26 東芝メモリ株式会社 半導体装置およびその製造方法
KR20210081891A (ko) 2019-12-24 2021-07-02 삼성전자주식회사 반도체 패키지
US12009351B2 (en) * 2021-11-12 2024-06-11 Advanced Semiconductor Engineering, Inc. Plurality of semiconductor devices between stacked substrates

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2727605B2 (ja) * 1988-11-21 1998-03-11 日本電気株式会社 半導体装置及びその製造方法
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JPH05183019A (ja) * 1991-12-27 1993-07-23 Hitachi Ltd 半導体装置およびその製造方法
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
JPH06338539A (ja) 1993-05-28 1994-12-06 Nippon Chemicon Corp 半導体素子の接続方法
JPH07122589A (ja) 1993-10-22 1995-05-12 Sharp Corp 半導体装置及びその製造方法
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
KR100351504B1 (ko) * 2000-06-05 2002-09-05 삼성전자 주식회사 캐쉬 메모리, 그의 전력 소비 절감 방법 그리고 캐쉬메모리를 구비하는 데이터 처리 시스템
DE10046296C2 (de) * 2000-07-17 2002-10-10 Infineon Technologies Ag Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
KR100435813B1 (ko) * 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
TWI237354B (en) * 2002-01-31 2005-08-01 Advanced Semiconductor Eng Stacked package structure
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
JP2005251784A (ja) * 2004-03-01 2005-09-15 Renesas Technology Corp 半導体モジュールおよびその製造方法
US20070235862A1 (en) * 2006-03-29 2007-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid flip-chip and wire-bond connection package system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100963201B1 (ko) * 2008-03-13 2010-06-16 전자부품연구원 칩 내장형 기판 및 그의 제조 방법
KR20110091194A (ko) * 2010-02-05 2011-08-11 주식회사 하이닉스반도체 적층 반도체 패키지
KR20110099555A (ko) * 2010-03-02 2011-09-08 삼성전자주식회사 적층형 반도체 패키지

Also Published As

Publication number Publication date
US20090102037A1 (en) 2009-04-23
TW200929454A (en) 2009-07-01
US8026584B2 (en) 2011-09-27

Similar Documents

Publication Publication Date Title
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
KR100885924B1 (ko) 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US7579690B2 (en) Semiconductor package structure
US8941225B2 (en) Integrated circuit package and method for manufacturing the same
TWI614865B (zh) 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成
JP5420505B2 (ja) 半導体装置の製造方法
JP4830120B2 (ja) 電子パッケージ及びその製造方法
US7888785B2 (en) Semiconductor package embedded in substrate, system including the same and associated methods
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
KR101837511B1 (ko) 반도체 패키지 및 그 제조방법
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
KR20160012589A (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
JP2000269408A (ja) 半導体装置及びその製造方法
KR20100075204A (ko) 스터드 범프를 이용한 적층형 반도체 패키지, 반도체 패키지 모듈, 및 그 제조방법
JP2006049569A (ja) スタック型半導体装置パッケージおよびその製造方法
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
KR101712459B1 (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
TWI627689B (zh) 半導體裝置
US20050110166A1 (en) Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device
KR20010063236A (ko) 적층 패키지와 그 제조 방법
KR101514525B1 (ko) 반도체 패키지 및 그 제조 방법
JP4324773B2 (ja) 半導体装置の製造方法
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN118645440A (zh) 封装结构的形成方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid