KR20090015652A - Unit pixel suppressing dead zone and afterimage - Google Patents
Unit pixel suppressing dead zone and afterimage Download PDFInfo
- Publication number
- KR20090015652A KR20090015652A KR1020070080165A KR20070080165A KR20090015652A KR 20090015652 A KR20090015652 A KR 20090015652A KR 1020070080165 A KR1020070080165 A KR 1020070080165A KR 20070080165 A KR20070080165 A KR 20070080165A KR 20090015652 A KR20090015652 A KR 20090015652A
- Authority
- KR
- South Korea
- Prior art keywords
- photodiode
- transfer transistor
- unit pixel
- gate terminal
- impurity ions
- Prior art date
Links
- 206010047571 Visual impairment Diseases 0.000 title abstract description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 40
- 239000012535 impurity Substances 0.000 claims abstract description 39
- 230000004044 response Effects 0.000 claims abstract description 5
- 150000002500 ions Chemical class 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000005036 potential barrier Methods 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 13
- 239000000370 acceptor Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- High Energy & Nuclear Physics (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
본 발명은 단위픽셀에 관한 것으로, 특히 데드영역 및 잔상을 억제하는 단위픽셀에 관한 것이다. The present invention relates to a unit pixel, and more particularly, to a unit pixel for suppressing dead areas and afterimages.
이미지센서(Image Sensor)는 입사되는 영상신호를 이에 대응되는 전기신호로 변환시키는 영상신호 변환장치이다. 이미지센서는 입사되는 영상신호를 전기신호로 변환하는 복수 개의 단위픽셀을 2차원으로 배열하여 사용하는데, 단위픽셀에는 입사되는 영상신호에 대응되는 전하를 생성하는 포토다이오드(Photo Diode)를 구비하고 있다. 반도체 공정을 이용하여 기판(Substrate)에 포토다이오드를 생성시키기 위해서는, 먼저 포토다이오드가 형성될 기판의 일정 영역을 정의하고 상기 정의된 영역에 해당 불순물 이온을 주입(implant)한 후 어닐링(annealing) 하여 P형 및 N형 확산영역이 접합된 다이오드(diode)를 형성시킨다. 상기와 같은 과정을 거쳐 생성된 다이오드가 영상신호를 처리한다고 하여 포토다이오드라 한다. The image sensor is an image signal conversion apparatus for converting an incident image signal into an electrical signal corresponding thereto. The image sensor uses a plurality of unit pixels for converting an incident image signal into an electrical signal in two dimensions. The image sensor includes a photo diode for generating charge corresponding to the incident image signal. . In order to generate a photodiode on a substrate using a semiconductor process, first, a region of the substrate on which the photodiode is to be formed is defined, and the impurity ions are implanted into the defined region, followed by annealing. P-type and N-type diffusion regions are formed to form a diode. A diode produced through the above process processes an image signal and is called a photodiode.
도 1은 불순물 이온을 주입하여 확산영역을 형성시키는 과정 중 불순물 이온 주입과정을 설명한다. 1 illustrates a process of implanting impurity ions in a process of implanting impurity ions to form a diffusion region.
도 1을 참조하면, 기판에 주입되는 불순물 이온(ion)의 종류는 형성시키고자 하는 확산영역의 전기적 성질에 따라 결정되는데, P형 확산영역을 형성시키기 위해서는 5가의 도너(Donor)를 주입하여야 하고, N형 확산영역을 형성시키기 위해서는 3가의 억셉터(Acceptor)를 주입하여야 한다. Referring to FIG. 1, the type of impurity ions implanted into the substrate is determined according to the electrical properties of the diffusion region to be formed. To form the P-type diffusion region, a pentavalent donor should be implanted. In order to form an N-type diffusion region, a trivalent acceptor must be injected.
도 1에는 P- 기판에 N형 확산영역을 형성시키기 위해 억셉터를 주입하는 것으로 도시되어 있다. 여기서 -(minus)는 기판에 주입된 불순물 이온의 농도가 높지 않다는 것을 의미한다. 도 1은 기판의 절단면을 도시한 것이기 때문에 불순물 이온이 일정한 두께를 가지는 선으로 표시되어 있지만, 불순물 이온은 일정한 에너지로 기판에 2차원 적으로 주입(Implant)되기 때문에 일정한 두께의 판(plate) 형태가 된다. In Fig. 1, the acceptor is implanted to form an N-type diffusion region in the P − substrate. Here, minus means that the concentration of impurity ions implanted into the substrate is not high. Figure 1 shows the cut surface of the substrate, the impurity ions are represented by a line having a constant thickness, but since the impurity ions are implanted two-dimensionally (implant) to the substrate with a constant energy (plate) of a constant thickness Becomes
도 2는 어닐링 과정을 설명한다. 2 illustrates the annealing process.
도 2를 참조하면, 도 1의 공정에서 주입된 판 형태의 불순물 이온들을 기판에 확산(diffusion)시키기 위하여 어닐링 공정을 수행한다. 어닐링 공정에서는 주입된 불순물 이온들에 일정한 열에너지를 가하며, 열에너지를 전달받은 불순물 이온들은 기판의 상하 좌우 방향으로 균일하게 확산된다. 도 2를 참조하면 기판의 농도(P-)에 비해 확산영역의 농도(N+)가 더 높다는 것을 알 수 있다. Referring to FIG. 2, an annealing process is performed to diffuse the plate-type impurity ions implanted in the process of FIG. 1 onto a substrate. In the annealing process, a predetermined thermal energy is applied to the implanted impurity ions, and the impurity ions received with the thermal energy are uniformly diffused in the up, down, left, and right directions of the substrate. Referring to FIG. 2, it can be seen that the concentration N + of the diffusion region is higher than that of the substrate P − .
도 3은 확산영역 내부의 등전위면의 수직단면도이다. 3 is a vertical sectional view of an equipotential surface inside the diffusion region.
도 3을 참조하면, 확산영역 내부의 등전위면(점선)의 전압준위는 확산영역의 중앙 부분이 가장 낮고 방사 방향으로 외부로 갈수록 높아진다. 불순물 이온들은 하나의 평면에 균일하게 주입되었지만 어닐링 과정에서 모든 불순물 이온들이 상하 및 좌우로 확산될 때, 불순물 이온들이 중앙으로 집중된다. 이는 동일 평면에 존재하는 모든 전하들이 상하 및 좌우 방향으로 확산되지만 판의 4개의 모서리 부분에 존재하는 불순물 이온들 중 상당한 량의 이온들이 결국 중앙으로 모이게 되기 때문이다. Referring to FIG. 3, the voltage level of the equipotential surface (dotted line) inside the diffusion region is the lowest in the central portion of the diffusion region and increases toward the outside in the radial direction. Impurity ions are uniformly implanted in one plane, but when all the impurity ions diffuse up, down, left and right in the annealing process, impurity ions are concentrated in the center. This is because all the charges present in the same plane diffuse in the vertical and horizontal directions, but a considerable amount of the ions of impurity ions present in the four corner portions of the plate eventually converge to the center.
도 4는 확산영역 내부의 등전위면의 평면도이다. 4 is a plan view of an equipotential surface inside the diffusion region.
도 4를 참조하면 확산영역 내부의 등전위면(점선)의 전압준위는 확산영역의 정 중앙이 가장 낮고 방사방향으로 외부로 갈수록 높아진다. 이러한 현상은 상술한 바와 같이 4 모서리에 있던 불순물 이온들이 중앙 부분에 가장 밀집되기 때문이다. Referring to FIG. 4, the voltage level of the equipotential surface (dotted line) inside the diffusion region is the lowest at the center of the diffusion region and increases toward the outside in the radial direction. This phenomenon is because the impurity ions at the four corners are most concentrated in the central portion as described above.
도 5는 완성된 단위픽셀의 단면도이다. 5 is a cross-sectional view of the completed unit pixel.
일반적으로 단위픽셀의 필수 구성요소는 포토다이오드와 영상신호 변환회로이며, 영상신호 변환회로는 전달트랜지스터, 리셋트랜지스터 및 변환트랜지스터를 구비한다. 도 5에는 단위픽셀의 필수 구성요소 중 포토다이오드(PD) 및 전달트랜지스터(TX)를 표시한 것이다. In general, essential components of a unit pixel are a photodiode and an image signal conversion circuit, and the image signal conversion circuit includes a transfer transistor, a reset transistor, and a conversion transistor. FIG. 5 shows photodiodes PD and transfer transistors TX among the essential components of a unit pixel.
단위픽셀의 기능 및 동작은 일반적으로 알려져 있으므로, 여기서는 포토다이오드(PD)를 구성하는 P형 확산영역(N+)의 등전위면(점선) 및 전달트랜지스터의 게이트단자(M1)에 인가되는 전달제어신호(TX)의 전압준위에 의해 발생하는 게이트단자(M1)의 하부와 포토다이오드(PD) 영역에서의 등전위면(점선)에 대해서만 설명한다. Since the function and operation of the unit pixel are generally known, the transfer control signal applied to the equipotential surface (dotted line) of the P-type diffusion region N + constituting the photodiode PD and the gate terminal M1 of the transfer transistor. Only the equipotential surface (dotted line) in the lower portion of the gate terminal M1 and the photodiode PD region generated by the voltage level of (TX) will be described.
포토다이오드(PD)의 등전위면의 형태는 도 3의 설명을 참조하면 된다. The shape of the equipotential surface of the photodiode PD may be referred to the description of FIG. 3.
전달트랜지스터(M1)의 일 단자에는 포토다이오드(PD)가 연결되어 있고, 다른 일 단자에는 플로팅확산영역(FD)이 연결되어 있는데, 플로팅확산영역(D)이 N+이므로, 전달트랜지스터(M1)의 게이트 하부에는 N 채널이 형성될 것이다. 따라서 전달트랜지스터의 게이트단자(M1)의 하부 즉 채널이 형성되는 부분에서의 등전위면의 전압준위가 가장 낮고 기판의 아래 방향으로 갈수록 높아진다. The photodiode PD is connected to one terminal of the transfer transistor M1, and the floating diffusion region FD is connected to the other terminal. Since the floating diffusion region D is N + , the transfer transistor M1 is connected. An N channel will be formed below the gate. Therefore, the voltage level of the equipotential surface at the lower portion of the transfer terminal M1 of the transfer terminal M1, that is, the channel is formed, is the lowest and increases toward the bottom of the substrate.
포토다이오드(PD)의 등전위면과 게이트단자(M1)에 의한 등전위면은 화살표가 지적하는 경계 부근에서 서로 만나게 된다. The equipotential surface of the photodiode PD and the equipotential surface by the gate terminal M1 meet each other near the boundary indicated by the arrow.
도 6은 포토다이오드(PD)의 등전위면과 게이트단자(M1)에 의한 등전위면이 만나는 부분에서의 에너지 다이어그램이다. 6 is an energy diagram at a portion where the equipotential surface of the photodiode PD and the equipotential surface formed by the gate terminal M1 meet.
도 6을 참조하면, 도 5에 화살표로 표시한 포토다이오드(PD)의 등전위면과 게이트단자(M1)에 의한 등전위면이 만나는 부분에는 일정한 포텐셜 장벽(Potential Wall)이 존재하게 되어, 포토다이오드(PD)에서 생성된 전하들 중 상기 장벽에 비해 낮은 에너지를 가지는 사선 영역 내부의 전하들은 오른 쪽의 플로팅확산영역(FD)으로 이동하지 못하는 경우가 발생하게 된다. Referring to FIG. 6, a constant potential wall is present at a portion where an equipotential surface of the photodiode PD indicated by an arrow in FIG. 5 and an equipotential surface formed by the gate terminal M1 meet each other. Among the charges generated in PD), the charges inside the diagonal region having a lower energy than the barrier do not move to the right floating diffusion region FD.
전압준위가 가장 높은 등전위면은 포토다이오드(PD)의 중앙부에 존재하므로, 포토다이오드(PD)의 등전위면과 게이트단자(M1)에 의한 등전위면이 만나는 부분에서는, 포토다이오드(PD) 영역에서의 등전위면의 전압준위가 게이트단자(M1)에 의한 등전위면의 전압준위에 비해 상대적으로 높아진다. 따라서 도 6에 도시된 바와 같 이, 두 개의 등전위면이 만나는 곳에서 에너지 장벽이 형성된다. Since the equipotential surface having the highest voltage level exists in the center of the photodiode PD, at the portion where the equipotential surface of the photodiode PD and the equipotential surface by the gate terminal M1 meet in the photodiode PD region. The voltage level of the equipotential surface is relatively higher than the voltage level of the equipotential surface by the gate terminal M1. Thus, as shown in Figure 6, an energy barrier is formed where the two equipotential surfaces meet.
상기와 같은 장벽을 통과하지 못하는 전하들은 잔상(afterimage)으로 남게 되거나 데드 영역(Dead Zone)을 형성시킨다. 여기서 잔상이라 함은 현재의 프레임(Frame)에서 전달되지 못하고 잔류하는 전하들이 다음 프레임의 신호에 포함되어 전달되기 때문에 나타나는 현상이다. 데드 영역은 현재의 프레임에서 대응되는 전기신호로 변환되어야 할 전하들이 상기 장벽을 넘을 만한 에너지를 갖기 못하기 때문에 변환되지 못하게 되는 영역을 정의한다. Charges that do not pass through such barriers remain as afterimages or form dead zones. Here, the afterimage refers to a phenomenon that occurs because electric charges remaining in the current frame are transmitted in the signal of the next frame. The dead area defines an area that cannot be converted because the electric charges to be converted into the corresponding electric signal in the current frame do not have energy to exceed the barrier.
본 발명이 해결하고자 하는 기술적 과제는, 데드영역 및 잔상을 억제하는 단위픽셀을 제공하는데 있다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a unit pixel for suppressing dead areas and afterimages.
본 발명이 해결하고자 하는 다른 기술적 과제는, 데드영역 및 잔상을 억제하는 이미지센서를 제공하는데 있다. Another technical problem to be solved by the present invention is to provide an image sensor for suppressing dead areas and afterimages.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 데드영역 및 잔상을 억제하는 단위픽셀 제조방법을 제공하는데 있다. Another technical problem to be solved by the present invention is to provide a method for manufacturing a unit pixel to suppress dead areas and afterimages.
상기 기술적 과제를 이루기 위한 본 발명에 따른 단위픽셀은, 적어도 하나의 포토다이오드 및 전달트랜지스터를 구비한다. 상기 적어도 하나의 포토다이오드는 수신한 영상신호에 대응하는 영상전하를 생성하며, 상기 전달트랜지스터는 전달제어신호에 응답하여 상기 영상전하를 플로팅확산영역으로 스위칭한다. 여기서 상기 적어도 하나의 포토다이오드 영역 중 상기 전달트랜지스터의 게이트단자에 가까운 부분은 나머지 부분에 비해 불순물 이온의 농도가 높거나, 등전위면 중 가장 높거나 가장 낮은 전압준위를 가지는 등전위면이 상기 포토다이오드 영역 중 상기 전달트랜지스터의 게이트단자에 가까운 부분에 위치하거나, 및 상기 포토다이오드 영역 중 상기 전달트랜지스터의 게이트단자에 가까운 부분의 깊이가 포토다이오드의 나머지 영역에 비해 깊다. The unit pixel according to the present invention for achieving the above technical problem is provided with at least one photodiode and a transfer transistor. The at least one photodiode generates an image charge corresponding to the received image signal, and the transfer transistor switches the image charge to a floating diffusion region in response to a transfer control signal. Here, the portion of the at least one photodiode region close to the gate terminal of the transfer transistor has a higher concentration of impurity ions or a higher or lowest voltage level of the equipotential surface than the remaining portion of the photodiode region. The depth of the portion of the transfer transistor, which is located close to the gate terminal, or the portion of the photodiode, which is close to the gate terminal of the transfer transistor, is deeper than the rest of the photodiode.
상기 다른 기술적 과제를 이루기 위한 본 발명에 따른 이미지센서는, 적어도 하나의 포토다이오드 및 전달트랜지스터를 구비하는 복수 개의 단위픽셀을 구비한다. 상기 적어도 하나의 포토다이오드는 수신한 영상신호에 대응하는 영상전하를 생성하며, 상기 전달트랜지스터는 전달제어신호에 응답하여 상기 영상전하를 플로팅확산영역으로 스위칭한다. 여기서 상기 적어도 하나의 포토다이오드 영역 중 상기 전달트랜지스터의 게이트단자에 가까운 부분은 나머지 부분에 비해 불순물 이온의 농도가 높거나, 등전위면 중 가장 높거나 가장 낮은 전압준위를 가지는 등전위면이 상기 포토다이오드 영역 중 상기 전달트랜지스터의 게이트단자에 가까운 부분에 위치하거나, 및 상기 포토다이오드 영역 중 상기 전달트랜지스터의 게이트단자에 가까운 부분의 깊이가 포토다이오드의 나머지 영역에 비해 깊다. According to another aspect of the present invention, an image sensor includes a plurality of unit pixels including at least one photodiode and a transfer transistor. The at least one photodiode generates an image charge corresponding to the received image signal, and the transfer transistor switches the image charge to a floating diffusion region in response to a transfer control signal. Here, the portion of the at least one photodiode region close to the gate terminal of the transfer transistor has a higher concentration of impurity ions or a higher or lowest voltage level of the equipotential surface than the remaining portion of the photodiode region. The depth of the portion of the transfer transistor, which is located near the gate terminal, or the portion of the photodiode, which is close to the gate terminal of the transfer transistor, is deeper than that of the rest of the photodiode.
상기 또 다른 기술적 과제를 이루기 위한 본 발명에 따른 단위픽셀 제조방법은, 포토다이오드 및 영상신호 변환회로를 포함하는 단위픽셀을 제조하며, 포토다이오드의 전체 영역을 정의하는 제1마스크 및 상기 포토다이오드의 영역 중 전달트랜지스터와 접촉된 일정부분을 정의하는 제2마스크를 사용하며, 상기 제1마스크로 정의된 부분에 불순물 이온을 주입하는 단계, 상기 제2마스크로 정의된 부분에 상기 불순물 이온과 동일한 불순물 이온을 주입하는 단계 및 상기 2개의 단계를 수행한 이 후 어닐링을 수행하는 단계를 구비한다. According to another aspect of the present invention, there is provided a method of manufacturing a unit pixel, including: manufacturing a unit pixel including a photodiode and an image signal conversion circuit, and defining a whole area of the photodiode. Using a second mask defining a portion of the region in contact with the transfer transistor, and implanting impurity ions into the portion defined by the first mask; impurity identical to the impurity ions in the portion defined by the second mask Implanting ions and performing annealing after performing the two steps.
본 발명은 포토다이오드의 등전위면과 전달트랜지스터의 등전위면이 만나는 곳에 포텐셜 장벽이 발생하기 않도록 하여 데드영역 및 잔상이 발생되지 않는 장점이 있다. The present invention has the advantage that the potential barrier does not occur where the equipotential surface of the photodiode meets the equipotential surface of the transfer transistor so that dead areas and afterimages do not occur.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다. Hereinafter, specific embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 7은 본 발명에 따른 단위픽셀의 레이아웃이다. 7 is a layout of a unit pixel according to the present invention.
도 7을 참조하면, 상기 단위픽셀은, 포토다이오드(PD), 전달트랜지스터(M1), 리셋트랜지스터(M2), 변환트랜지스터(M3) 및 선택트랜지스터(M4)를 구비한다. Referring to FIG. 7, the unit pixel includes a photodiode PD, a transfer transistor M1, a reset transistor M2, a conversion transistor M3, and a selection transistor M4.
전달트랜지스터(M1)의 게이트에는 전달제어신호(TX)가 인가되고, 리셋트랜지스터의 게이트에는 리셋제어신호(RX)가 인가되며, 선택트랜지스터(M4)의 게이트에는 선택제어신호(SX)가 인가된다. 변환트랜지스터(M3)의 게이트는 플로팅확산영역에 연결된다. The transfer control signal TX is applied to the gate of the transfer transistor M1, the reset control signal RX is applied to the gate of the reset transistor, and the selection control signal SX is applied to the gate of the selection transistor M4. . The gate of the conversion transistor M3 is connected to the floating diffusion region.
포토다이오드(PD)와 전달트랜지스터(M1)가 겹치는 부분에 도시된 점선 사각형으로 정의된 영역은 포토다이오드의 등전위면의 형태를 종래의 것과 다르게 하기 위하여 사용되는 영역이다. The area defined by the dotted rectangle shown in the overlapping portion of the photodiode PD and the transfer transistor M1 is an area used to change the shape of the equipotential surface of the photodiode from the conventional one.
도 8은 도 7에 도시된 단위픽셀의 AA'방향 수직 단면도이다. FIG. 8 is a vertical cross-sectional view taken along line AA ′ of the unit pixel illustrated in FIG. 7.
도 8을 참조하면, 포토다이오드는 기판의 표면에 형성된 P형 확산영역과 P형 확산영역의 아래 부분에 접합된 N형 확산영역으로 구성된다. 설명의 편의를 위해 P형 확산영역은 종래의 방식을 그대로 따라 형성시킨다고 가정한다. N형 확산영역의 형태는 종래의 것과 다른데, 이 부분이 본 발명의 핵심 아이디어가 적용된 부분이다. Referring to FIG. 8, the photodiode is composed of a P-type diffusion region formed on a surface of a substrate and an N-type diffusion region bonded to a lower portion of the P-type diffusion region. For convenience of explanation, it is assumed that the P-type diffusion region is formed in the conventional manner. The shape of the N-type diffusion region is different from the conventional one, and this is the part to which the core idea of the present invention is applied.
도 8을 참조하면, 점선으로 표시한 N형 확산영역의 등전위면은 가장 작은 원으로 표시한 등전위면의 전압준위가 가장 낮고 외부로 갈수록 전압준위가 높아진다. 도 8에 도시된 가장 작은 점선원은 도 3에 도시된 가장 작은 점선원의 위치에 비해 오른 쪽 즉 전달트랜지스터 쪽으로 이동하였음을 알 수 있다. Referring to FIG. 8, the equipotential surface of the N-type diffusion region indicated by the dotted line has the lowest voltage level of the equipotential surface indicated by the smallest circle, and the voltage level increases toward the outside. It can be seen that the smallest dotted circle shown in FIG. 8 has moved to the right side, that is, toward the transfer transistor, relative to the position of the smallest dotted circle shown in FIG.
도 8에 도시된 것과 같은 형태의 N형 확산영역을 생성시키기 위해서는, 도 7에 도시된 점선 사각형으로 정의된 CC' 부근에 주입된 억셉터의 농도가 나머지 포토다이오드 영역에 주입된 억셉터의 농도에 비해 높게 하면 된다. In order to generate an N-type diffusion region having a shape as shown in FIG. 8, the concentration of the acceptor injected near the CC ′ defined by the dotted rectangle shown in FIG. 7 is the concentration of the acceptor injected into the remaining photodiode region. It can be higher than.
이 때 도 7에 도시된 점선 사각형 영역을 정의하는 마스크(MASK)를 추가로 사용할 수도 있다. 즉, 하나의 마스크에 의해 포토다이오드로 정의된 부분에 판 형태로 동일한 농도의 억셉터를 주입한 후, 다른 하나의 마스크로 정의된 부분(점선 사각형)에 억셉터를 추가로 주입한다. 상기와 같이 2번의 억셉터의 주입 후 어닐링을 수행하면 도 8에 도시된 형태의 N형 확산영역을 얻을 수 있다. 이 때 2번째로 주입되는 억셉터의 깊이는 첫 번째에 주입된 억셉터의 깊이 보다 더 깊게 할 수도 있다. 이는 불순물 주입 에너지를 조절함으로서 가능하다. In this case, a mask MASK may be additionally used to define the dotted rectangular region illustrated in FIG. 7. That is, after injecting the same concentration of acceptor in the form of a plate into the portion defined by the photodiode by one mask, the acceptor is further injected into the portion (dashed rectangle) defined by the other mask. As described above, annealing is performed after the injection of the two acceptors to obtain an N-type diffusion region of the type shown in FIG. 8. At this time, the depth of the second injected acceptor may be deeper than the depth of the first injected acceptor. This is possible by controlling the impurity implantation energy.
도 9는 도 7에 도시된 단위픽셀의 포토다이오드의 등전위면의 평면도를 나타낸다. FIG. 9 is a plan view of an equipotential surface of the photodiode of the unit pixel illustrated in FIG. 7.
도 9를 참조하면, 포토다이오드의 평면 방향의 등전위면의 중심부가 도 4에 도시된 경우에 비해 전달트랜지스터 쪽으로 이동하였음을 알 수 있다. Referring to FIG. 9, it can be seen that the center of the equipotential surface of the photodiode has moved toward the transfer transistor compared to the case shown in FIG. 4.
도 10은 도 7에 도시된 단위픽셀의 BB'방향 수직 단면도이다. FIG. 10 is a vertical cross-sectional view taken along line BB ′ of the unit pixel illustrated in FIG. 7.
도 10을 참조하면, 포토다이오드의 등전위면의 중심점이 전달트랜지스터 쪽으로 이동하여 있기 때문에, 포토다이오드의 등전위면과 전달트랜지스터의 게이트에 인가되는 전압에 의해 형성되는 채널에 의한 등전위면이 서로 만나는 부분(화살표)에서 포텐셜 장벽이 존재하지 않게 되어 포토다이오드에서 생성된 전하들이 용이하게 채널을 따라 플로팅확산영역으로 전달되기 때문에, 데드 영역이나 잔상이 발생하지 않게 된다. Referring to FIG. 10, since the center point of the equipotential surface of the photodiode moves toward the transfer transistor, a portion where the equipotential surface of the photodiode and the equipotential surface by a channel formed by a voltage applied to the gate of the transfer transistor meet each other ( In the arrow), there is no potential barrier so that charges generated in the photodiode are easily transferred along the channel to the floating diffusion region, so that no dead region or afterimage occurs.
상기와 같이 2개의 등전위면이 만나는 부분에서 포텐셜 장벽이 발생하지 않도록 하기 위해서는 2번째 주입되는 불순물 이온의 양, 불순물 이온의 에너지, 어닐링 시간 등을 조절하여 얻을 수 있다. As described above, in order to prevent the potential barrier from occurring at the part where the two equipotential surfaces meet, the amount of impurity ions to be injected, the energy of the impurity ions, and the annealing time may be obtained.
도 7에는 단위픽셀의 필수 구성요소로 포토다이오드(PD) 및 영상신호 변환회로를 구성하는 복수 개의 트랜지스터들이 레이아웃 되어 있다. 그러나 최근에는 상기 단위픽셀의 필수 구성요소를 분리하여 2개의 칩에 구현하는 분리형 단위픽셀 기술이 제안되었는데, 상기 분리형 단위픽셀 기술은 하나의 칩(Chip)에는 포토다이오드 및 전달트랜지스터를 구현시키고, 다른 하나의 칩에는 나머지 트랜지스터들을 구현하고 이를 전기적으로 결합시켜 사용하는 기술이다. 또한 분리형 단위픽셀 기 술은 더 발전하여 복수 개의 포토다이오드에 각각 연결된 전달트랜지스터를 하나의 공통 플로팅 확산영역(FD)에 공통으로 연결시키고, 상기 복수 개의 전달트랜지스터를 시 분할 방식으로 스위칭 시킴으로서, 칩의 면적을 감소시키거나 포토다이오드에 할당하는 면적을 증가시키는 기술도 제안되었다. In FIG. 7, a plurality of transistors constituting a photodiode PD and an image signal conversion circuit are laid out as essential components of a unit pixel. Recently, however, a separate unit pixel technology has been proposed in which the essential components of the unit pixel are separated and implemented on two chips. The separate unit pixel technology implements a photodiode and a transfer transistor on one chip, and the other. One chip implements the remaining transistors and electrically combines them. In addition, the discrete unit pixel technology is further developed to connect the transfer transistors respectively connected to the plurality of photodiodes in common to one common floating diffusion region (FD), and to switch the plurality of transfer transistors in a time division manner, thereby Techniques have been proposed to reduce the area or increase the area allocated to the photodiode.
따라서 분리형 단위픽셀의 경우 적어도 하나의 포토다이오드와 상기 적어도 하나의 포토다이오드에 공통으로 연결된 하나의 공통 전달트랜지스터가 필수 구성요소가 되는 것도 가능하다. Therefore, in the case of a separate unit pixel, at least one photodiode and one common transfer transistor connected to the at least one photodiode in common may be essential components.
상기의 설명은 P형 기판에 형성된 포토다이오드에 대한 것이지만, N형 기판이라면 포토다이오드의 P형 확산영역과 N형 확산영역의 위치는 서로 바뀔 수도 있으며, 이 때 불순물의 종류 및 주입 에너지 달라진다. 이러한 차이는 당업자라면 상기의 설명으로부터 용이하게 변형시켜 사용할 수 있는 기술적 범위에 속하므로, 여기서는 자세하게 설명하지 않을 것이다. Although the above description is about a photodiode formed on a P-type substrate, in the case of an N-type substrate, the positions of the P-type diffusion region and the N-type diffusion region of the photodiode may be interchanged with each other. These differences belong to the technical scope that those skilled in the art can easily use from the above description, and will not be described in detail herein.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다. In the above description, the technical idea of the present invention has been described with the accompanying drawings, which illustrate exemplary embodiments of the present invention by way of example and do not limit the present invention. In addition, it is apparent that any person having ordinary knowledge in the technical field to which the present invention belongs may make various modifications and imitations without departing from the scope of the technical idea of the present invention.
도 1은 불순물 이온을 주입하여 확산영역을 형성시키는 과정 중 불순물 이온 주입과정을 설명한다. 1 illustrates a process of implanting impurity ions in a process of implanting impurity ions to form a diffusion region.
도 2는 어닐링 과정을 설명한다. 2 illustrates the annealing process.
도 3은 확산영역 내부의 등전위면의 수직단면도이다. 3 is a vertical sectional view of an equipotential surface inside the diffusion region.
도 4는 확산영역 내부의 등전위면의 평면도이다. 4 is a plan view of an equipotential surface inside the diffusion region.
도 5는 완성된 단위픽셀의 단면도이다. 5 is a cross-sectional view of the completed unit pixel.
도 6은 포토다이오드(PD)의 등전위면과 게이트단자(M1)에 의한 등전위면이 만나는 부분에서의 에너지 다이어그램이다. 6 is an energy diagram at a portion where the equipotential surface of the photodiode PD and the equipotential surface formed by the gate terminal M1 meet.
도 7은 본 발명에 따른 단위픽셀의 레이아웃이다. 7 is a layout of a unit pixel according to the present invention.
도 8은 도 7에 도시된 단위픽셀의 AA'방향 수직 단면도이다. FIG. 8 is a vertical cross-sectional view taken along line AA ′ of the unit pixel illustrated in FIG. 7.
도 9는 도 7에 도시된 단위픽셀의 포토다이오드의 등전위면의 평면도를 나타낸다. FIG. 9 is a plan view of an equipotential surface of the photodiode of the unit pixel illustrated in FIG. 7.
도 10은 도 7에 도시된 단위픽셀의 BB'방향 수직 단면도이다. FIG. 10 is a vertical cross-sectional view taken along line BB ′ of the unit pixel illustrated in FIG. 7.
Claims (7)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070080165A KR20090015652A (en) | 2007-08-09 | 2007-08-09 | Unit pixel suppressing dead zone and afterimage |
PCT/KR2008/004509 WO2009020318A2 (en) | 2007-08-09 | 2008-08-04 | Unit pixel suppressing dead zone and afterimage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070080165A KR20090015652A (en) | 2007-08-09 | 2007-08-09 | Unit pixel suppressing dead zone and afterimage |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090015652A true KR20090015652A (en) | 2009-02-12 |
Family
ID=40341885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070080165A KR20090015652A (en) | 2007-08-09 | 2007-08-09 | Unit pixel suppressing dead zone and afterimage |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR20090015652A (en) |
WO (1) | WO2009020318A2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9117723B2 (en) | 2012-07-13 | 2015-08-25 | Samsung Electronics Co., Ltd. | Image sensors including well regions of different concentrations |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102222679A (en) * | 2011-07-05 | 2011-10-19 | 上海宏力半导体制造有限公司 | CMOS (complementary metal-oxide-semiconductor transistor) image sensor and manufacturing method thereof |
CN103311260A (en) * | 2013-06-08 | 2013-09-18 | 上海集成电路研发中心有限公司 | CMOS (complementary metal oxide semiconductor) image sensor, pixel unit of CMOS image sensor, and production method of pixel unit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW516184B (en) * | 2000-06-20 | 2003-01-01 | Pixelplus Co Ltd | CMOS active pixel for improving sensitivity |
KR20020048705A (en) * | 2000-12-18 | 2002-06-24 | 박종섭 | Image sensor capable of improving low light characteristics and method for forming the same |
KR101003246B1 (en) * | 2004-04-28 | 2010-12-21 | 크로스텍 캐피탈, 엘엘씨 | CMOS image sensor |
KR20060064722A (en) * | 2004-12-09 | 2006-06-14 | 삼성전자주식회사 | Cmos image sensor |
-
2007
- 2007-08-09 KR KR1020070080165A patent/KR20090015652A/en not_active Application Discontinuation
-
2008
- 2008-08-04 WO PCT/KR2008/004509 patent/WO2009020318A2/en active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9117723B2 (en) | 2012-07-13 | 2015-08-25 | Samsung Electronics Co., Ltd. | Image sensors including well regions of different concentrations |
US9466636B2 (en) | 2012-07-13 | 2016-10-11 | Samsung Electronics Co., Ltd. | Image sensors including well regions of different concentrations and methods of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
WO2009020318A2 (en) | 2009-02-12 |
WO2009020318A3 (en) | 2009-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100997326B1 (en) | Image Sensor and Methof for Manufacturing Thereof | |
US6765246B2 (en) | Solid-state imaging device with multiple impurity regions and method for manufacturing the same | |
US7855406B2 (en) | Solid-state imaging device and method of manufacturing the same | |
US9620545B2 (en) | Solid-state image pickup device and method for producing the same | |
US7554141B2 (en) | Solid-state image pickup device and method of manufacturing the same | |
KR100959435B1 (en) | Image Sensor and Methof for Manufacturing Thereof | |
JP4785963B2 (en) | Solid-state imaging device | |
KR20030040859A (en) | Image sensor and method of fabricating the same | |
CN103456752A (en) | Cmos image sensor and method for forming the same | |
JP2011171511A (en) | Solid-state image pickup device and method of manufacturing solid-state image pickup device | |
JP5713956B2 (en) | CMOS image sensor and manufacturing method thereof | |
CN102544042A (en) | Pixel unit of high-speed CMOS (complementary metal oxide semiconductor) image sensor and manufacturing method of pixel unit | |
KR101115092B1 (en) | Image sensor with improved charge transfer efficiency and method for fabrication thereof | |
US20080157145A1 (en) | Method of fabricating image sensor | |
KR20090015652A (en) | Unit pixel suppressing dead zone and afterimage | |
US7531391B2 (en) | CMOS image sensor and method for manufacturing the same | |
JP5312511B2 (en) | Solid-state imaging device | |
CN101471365B (en) | Image sensor and method for manufacturing the sensor | |
US7595519B2 (en) | Image sensor and method of manufacturing the same | |
KR100922930B1 (en) | Image sensor and method of manufacturing image sensor | |
JP5377590B2 (en) | Solid-state imaging device | |
KR20110000959A (en) | Image sensor and fabricating method thereof | |
JP5623349B2 (en) | Solid-state imaging device | |
KR20030057709A (en) | Image sensor and method for fabricating the same | |
KR940008027B1 (en) | Ccd solid state imager and fabricating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |